En arquitectura de computadores, el bus (o canal) es un sistema digital que transfiere

datos entre los componentes de unacomputadora o entre varias computadoras. Est

formado por cables o pistas en un circuito impreso, dispositivos
como resistoresy condensadores adems de circuitos integrados.
En los primeros computadores electrnicos, todos los buses eran de tipo paralelo, de
manera que la comunicacin entre las partes del computador se haca por medio de cintas
o muchas pistas en el circuito impreso, en los cuales cada conductor tiene una funcin fija
y la conexin es sencilla requiriendo nicamente puertos de entrada y de salida para cada
dispositivo.
La tendencia en los ltimos aos se hacia uso de buses seriales como
el USB, Firewire para comunicaciones con perifricosreemplazando los buses paralelos,
incluyendo el caso como el del microprocesador con el chipset en la placa base. Esto a
pesar de que el bus serial posee una lgica compleja (requiriendo mayor poder de
cmputo que el bus paralelo) a cambio de velocidades y eficacias mayores.
Existen diversas especificaciones de que un bus se define en un conjunto de
caractersticas mecnicas como conectores, cables y tarjetas, adems de protocolos
elctricos y de seales.

Funcionamiento

La funcin del bus es la de permitir la conexin lgica entre distintos subsistemas de un

sistema digital, enviando datos entre dispositivos de distintos rdenes: desde dentro de los
mismos circuitos integrados, hasta equipos digitales completos que forman parte de
supercomputadoras.
La mayora de los buses estn basados en conductores metlicos por los cuales se
trasmiten seales elctricas que son enviadas y recibidas con la ayuda de integrados que
poseen una interfaz del bus dado y se encargan de manejar las seales y entregarlas
como datos tiles. Las seales digitales que se trasmiten son de datos, de direcciones o
seales de control.
Los buses definen su capacidad de acuerdo a la frecuencia mxima de envo y al ancho de
los datos. Por lo general estos valores son inversamente proporcionales: si se tiene una
alta frecuencia, el ancho de datos debe ser pequeo. Esto se debe a que la interferencia
entre las seales (crosstalk) y la dificultad de sincronizarlas, crecen con la frecuencia, de

manera que un bus con pocas seales es menos susceptible a esos problemas y puede
funcionar a alta velocidad.
Todos los buses de computador tienen funciones especiales como las interrupciones y
las DMA que permiten que un dispositivo perifrico acceda a una CPU o a la memoria
usando el mnimo de recursos.

Primera generacin
Los primeros computadores tenan 2 sistemas de buses, uno para la memoria y otro para
los dems dispositivos. La CPU tena que acceder a dos sistemas con instrucciones para
cada uno, protocolos y sincronizaciones diferentes.
La empresa DEC not que el uso de dos buses no era necesario si se combinaban las
direcciones de memoria con las de los perifricos en un solo espacio de memoria (mapeo),
de manera que la arquitectura se simplificaba ahorrando costos de fabricacin en equipos
fabricados en masa, como eran los primeros minicomputadores.
Los primeros microcomputadores se basaban en la conexin de varias tarjetas de circuito
impreso a un bus Backplane pasivo que serva de eje al sistema. En ese bus se conectaba
la tarjeta de PU que realiza las funciones de rbitro de las comunicaciones con las dems
tarjetas de dispositivo conectadas; las tarjetas incluan la memoria, controladoras de
disquete y disco, adaptadores de vdeo. La CPU escriba o lea los datos apuntando a la
direccin que tuviera el dispositivo buscado en el espacio nico de direcciones haciendo
que la informacin fluyera a travs del bus principal.
Entre las implementaciones ms conocidas, estn los buses Bus S-100 y el Bus
ISA usados en varios microcomputadores de los aos 70 y 80. En ambos, el bus era
simplemente una extensin del bus del procesador de manera que funcionaba a la misma
frecuencia. Por ejemplo en los sistemas con procesador Intel 80286 el bus ISA tena 6 u
8 megahercios de frecuencia dependiendo del procesador.1

Segunda generacin[editar]

Jerarqua de diversos buses en un equipo relativamente moderno: SATA, FSB, AGP, USB entre otros.

El hecho de que el bus fuera pasivo y que usara la CPU como control, representaba varios
problemas para la ampliacin y modernizacin de cualquier sistema con esa arquitectura.
Adems que la CPU utilizaba una parte considerable de su potencia en controlar el bus.
Desde que los procesadores empezaron a funcionar con frecuencias ms altas, se hizo
necesario jerarquizar los buses de acuerdo a su frecuencia: se cre el concepto de bus de
sistema (conexin entre el procesador y la RAM) y de buses de expansin, haciendo
necesario el uso de un chipset.
El bus ISA utilizado como backplane en el PC IBM original pas de ser un bus de sistema
a uno de expansin, dejando su arbitraje a un integrado del chipset e implementando un
bus a una frecuencia ms alta para conectar la memoria con el procesador.
En cambio, el bus Nubus era independiente desde su creacin, tena un controlador propio
y presentaba una interfaz estndar al resto del sistema, permitiendo su inclusin en
diferentes arquitecturas. Fue usado en diversos equipos, incluyendo algunos deApple y se
caracterizaba por tener un ancho de 32 bits y algunas capacidades Plug and
Play (autoconfiguracin), que lo hacan muy verstil y adelantado a su tiempo. Entre otros
ejemplos de estos buses autnomos, estn el AGP y el bus PCI.

Tercera generacin[editar]
Los buses de tercera generacin se caracterizan por tener conexiones punto a punto, a
diferencia de los buses arriba nombrados en los que se comparten seales de reloj. Esto
se logra reduciendo fuertemente el nmero de conexiones que presenta cada dispositivo
usando interfaces seriales. Entonces cada dispositivo puede negociar las caractersticas
de enlace al inicio de la conexin y en algunos casos de manera dinmica, al igual que

sucede en las redes de comunicaciones. Entre los ejemplos ms notables, estn los
busesPCI-Express, el Infiniband y el HyperTransport.

Tipos de bus[editar]
Existen dos grandes tipos clasificados por el mtodo de envo de la informacin: bus
paralelo o bus serie.
Hay diferencias en el desempeo y hasta hace unos aos se consideraba que el uso
apropiado dependa de la longitud fsica de la conexin: para cortas distancias el bus
paralelo, para largas el serial.

Bus paralelo[editar]
Es un bus en el cual los datos son enviados por bytes al mismo tiempo, con la ayuda de
varias lneas que tienen funciones fijas. La cantidad de datos enviada es bastante grande
con una frecuencia moderada y es igual al ancho de los datos por la frecuencia de
funcionamiento. En los computadores ha sido usado de manera intensiva, desde el bus del
procesador, los buses de discos duros, tarjetas de expansin y de vdeo, hasta las
impresoras.
El front-side bus de los procesadores Intel es un bus de este tipo y como cualquier bus
presenta unas funciones en lneas dedicadas:

Las lneas de direccin son las encargadas de indicar la posicin de memoria o el

dispositivo con el que se desea establecer comunicacin.

Las lneas de control son las encargadas de enviar seales de arbitraje entre los
dispositivos. Entre las ms importantes estn las lneas de interrupcin, DMA y los
indicadores de estado.

Las lneas de datos transmiten los bits de forma aleatoria de manera que por lo
general un bus tiene un ancho que es potencia de 2.

Un bus paralelo tiene conexiones fsicas complejas, pero la lgica es sencilla, que lo hace
til en sistemas con poco poder de cmputo. En los primeros microcomputadores, el bus
era simplemente la extensin del bus del procesador y los dems integrados "escuchan"
las lnea de direcciones, en espera de recibir instrucciones. En el PC IBM original, el
diseo del bus fue determinante a la hora de elegir un procesador con I/O de 8 bits (Intel
8088), sobre uno de 16 (el 8086), porque era posible usar hardware diseado para otros
procesadores, abaratando el producto.

Bus serial[editar]
En este los datos son enviados, bit a bit y se reconstruyen por medio de registros o rutinas
de software. Est formado por pocos conductores y su ancho de banda depende de la
frecuencia. Es usado desde hace menos de 10 aos en buses para discos duros, unidades
de estado slido, tarjetas de expansin y para el bus del procesador.

Buses: de control, de direcciones y de datos[editar]

Diagrama de bus backplane como extensin del bus delmicroprocesador donde se grafican los buses de
direcciones, de datos, y de control, que van desde la CPU a la RAM, ROM,E/S y otros.

Bus de control[editar]
El bus de control gobierna el uso y acceso a las lneas de datos y de direcciones. Como
stas lneas estn compartidas por todos los componentes, tiene que proveerse de
determinados mecanismos que controlen su utilizacin. Las seales de control transmiten
tanto rdenes como informacin de temporizacin entre los mdulos. Mejor dicho, es el
que permite que no haya colisin de informacin en el sistema.

Bus de direcciones[editar]
El bus de direcciones es un canal del microprocesador totalmente independiente del bus
de datos donde se establece la direccin de memoria del dato en trnsito.
El bus de direccin consiste en el conjunto de lneas elctricas necesarias para establecer
una direccin. La capacidad de la memoria que se puede direccionar depende de la
cantidad de bits que conforman el bus de direcciones, siendo 2 n el tamao mximo en bits
del banco de memoria que se podr direccionar con n lneas. Por ejemplo, para direccionar
una memoria de 256 bits, son necesarias al menos 8 lneas, pues 2 8 = 256. Adicionalmente
pueden ser necesarias lneas de control para sealar cuando la direccin est disponible
en el bus. Esto depende del diseo del propio bus.
Las direcciones de memoria[editar]
Las direcciones son nmeros naturales (en hexadecimal) que indican la posicin de
los datos dentro de la memoria principal o del espacio de direcciones de la unidad de

entrada/salida. Las direcciones son generadas por la CPU que es quien decide a qu dato
se debe acceder en cada momento.

Bus de datos[editar]
Buses multiplexados[editar]
Algunos diseos utilizan lneas elctricas multiplexadas para el bus de direcciones y el bus
de datos. Esto significa que un mismo conjunto de lneas elctricas se comportan unas
veces como bus de direcciones y otras veces como bus de datos, pero nunca al mismo
tiempo. Una lnea de control permite discernir cual de las dos funciones est activa.

ntroduccin al concepto de bus

Se denomina bus, en informtica, al conjunto de conexiones fsicas (cables, placa de circuito
impreso, etc.) que pueden compartirse con mltiples componentes de hardware para que se
comuniquen entre s.
El propsito de los buses es reducir el nmero de rutas necesarias para la comunicacin entre
los distintos componentes, al realizar las comunicaciones a travs de un solo canal de datos.
sta es la razn por la que, a veces, se utiliza la metfora "autopista de datos".

En el caso en que slo dos componentes de hardware se comuniquen a travs de la lnea,

podemos hablar de puerto hardware ( puerto serial o puerto paralelo).

Caractersticas de un bus
Un bus se caracteriza por la cantidad de informacin que se transmite en forma simultnea.
Este volumen se expresa en bits y corresponde al nmero de lneas fsicas mediante las cuales
se enva la informacin en forma simultnea. Un cable plano de 32 hilos permite la transmisin
de 32 bits en paralelo. El trmino "ancho" se utiliza para designar el nmero de bits que un bus
puede transmitir simultneamente.

Por otra parte, la velocidad del bus se define a travs de su frecuencia (que se expresa en
Hercios o Hertz), es decir el nmero de paquetes de datos que pueden ser enviados o recibidos
por segundo. Cada vez que se envan o reciben estos datos podemos hablar de ciclo.
De esta manera, es posible hallar la velocidad de transferencia mxima del bus (la cantidad
de datos que puede transportar por unidad de tiempo) al multiplicar su ancho por la frecuencia.
Por lo tanto, un bus con un ancho de 16 bits y una frecuencia de 133 MHz, tiene una velocidad
de transferencia de:
16 * 133.106 = 2128*106 bit/s, o 2128*106/8 = 266*106 bytes/s o
266*106 /1000 = 266*103 KB/s o 259.7*103 /1000 = 266 MB/s

Subconjunto de un bus
En realidad, cada bus se halla generalmente constituido por entre 50 y 100 lneas fsicas
distintas que se dividen a su vez en tres subconjuntos:

El bus de direcciones, (tambin conocido como bus de memoria) transporta las

direcciones de memoria al que el procesador desea acceder, para leer o escribir datos. Se
trata de un bus unidireccional.
El bus de datos transfiere tanto las instrucciones que provienen del procesador como

las que se dirigen hacia l. Se trata de un bus bidireccional.

El bus de control (en ocasiones denominado bus de comando) transporta las rdenes
y las seales de sincronizacin que provienen de la unidad de control y viajan hacia los
distintos componentes de hardware. Se trata de un bus bidireccional en la medida en que
tambin transmite seales de respuesta del hardware.

Los buses principales

Por lo general, dentro de un equipo, se distinguen dos buses principales:

el bus interno o sistema (que tambin se conoce como bus frontal o FSB). El bus
interno permite al procesador comunicarse con la memoria central del sistema (la
memoria RAM).
el bus de expansin (llamado algunas veces bus de entrada/salida) permite a
diversos componentes de la placa madre (USB, puerto serial o paralelo, tarjetas insertadas
en conectores PCI, discos duros, unidades de CD-ROM y CD-RW, etc.) comunicarse entre
s. Sin embargo, permite principalmente agregar nuevos dispositivos por medio de
las ranuras de expansin que estn a su vez conectadas al bus de entrada/salida.

El conjunto de chips
El conjunto de chips es el componente que enva datos entre los distintos buses del equipo
para que todos los componentes que forman el equipo puedan a su vez comunicarse entre s.

Originalmente, el conjunto de chips estaba compuesto por un gran nmero de chips

electrnicos (de all su nombre). Por lo general, presenta dos componentes:

El Puente Norte (que tambin se conoce como controlador de memoria, se encarga de

controlar las transferencias entre el procesador y la memoria RAM. Se encuentra ubicado

fsicamente cerca del procesador. Tambin se lo conoce como GMCH que
significa Concentrador de controladores grficos y de memoria.
El Puente Sur (tambin denominado controlador de entrada/salida ocontrolador de
expansin) administra las comunicaciones entre los distintos dispositivos perifricos de
entrada-salida. Tambin se lo conoce como ICH(Concentrador controlador de E/S). Por lo
general, se utiliza el trminopuente para designar un componente de interconexin entre
dos buses.

Es interesante tener en cuenta que para que dos buses se comuniquen entre si, deben poseer
el mismo ancho. Esto explica por qu los mdulos de memoria RAM a veces deben instalarse
en pares (por ejemplo, los primeros chips Pentium que tenan buses de procesador de 64 bits,
necesitaban dos mdulos de memoria con un ancho de 32 bits cada uno).
A continuacin encontrar una tabla con las especificaciones relativas a los buses ms
comunes:

Norma

Ancho del
bus (bits)

Velocidad del
bus (MHz)

Ancho de
banda
(MB/seg.)

ISA 8 bits

8,3

7,9

ISA 16 bits

16

8,3

15,9

Arquitectura estndar industrial extendida

(EISA, Extended Industry Standard
Architecture)

32

8,3

31,8

Bus local VESA (VESA Local Bus)

32

33

127,2

PCI 32 bits

32

33

127,2

PCI 64 bits 2,1

64

66

508,6

AGP

32

66

254,3

AGP (Modo x2)

32

66x2

528

AGP (Modo x4)

32

66x4

1056

AGP (Modo x8)

32

66x8

2112

ATA33

16

33

33

ATA100

16

50

100

ATA133

16

66

133

ATA serial (S-ATA, Serial ATA)

180

ATA serial II (S-ATA2, Serial ATA II)

380

USB

1,5

USB 2,0

60

FireWire

100

FireWire 2

200

SCSI-1

4,77

SCSI-2 - Fast

10

10

SCSI-2 - Wide

16

10

20

SCSI-2 - Fast Wide 32 bits

32

10

40

SCSI-3 - Ultra

20

20

SCSI-3 - Ultra Wide

16

20

40

SCSI-3 - Ultra 2

40

40

SCSI-3 - Ultra 2 Wide

16

40

80

SCSI-3 - Ultra 160 (Ultra 3)

16

80

160

SCSI-3 - Ultra 320 (Ultra 4)

16

80 DDR

320

SCSI-3 - Ultra 640 (Ultra 5)

16

80 QDR

640

Consulta este artculo sin tener que estar conectado, descrgalo gratis aqu en formato PDF:

Buscar

Los buses
Publicado por iker lander roberto
La comunicacin del microprocesador con los perifricos tiene lugar a travs de cables
especiales denominados buses.
Los buses son los caminos por los que fluye la informacin; podran compararse con las
autopistas por las que circulan los coches.
Utilizando este smil, se pueden considerar dos factores importantes que determinan la calidad:
el nmero de carriles y la velocidad a la que circular por ella. Del mismo modo la calidad de los
buses depende delnmero de bits que pueden fluir al mismo tiempo y de la velocidad con la que
stos lo hacen.

Clases de buses:
Bus de datos
Mueve los datos entre los dispositivos del hardware de Entrada como el teclado, el ratn, etc.; de
salida como la Impresora, el Monitor; y de Almacenamiento como el Disco Duro, el Disquete o
la Memoria-Flash. Estas transferencias que se dan a travs del Bus de Datos son gobernadas por
varios dispositivos y mtodos, de los cuales el Controlador PCI, "Peripheral Component
Interconnect", Interconexin de componentes Perifricos, es uno de los principales. Su trabajo
equivale, simplificando mucho el asunto, a una central de semforos para el trfico en las calles
de una ciudad.

Bus de direcciones

El Bus de Direcciones, por otra parte, est vinculado al bloque de Control de la CPU para tomar
y colocar datos en el Sub-sistema de Memoria durante la ejecucin de los procesos de cmputo.
Para el Bus de Direcciones, el "ancho de canal" explica as mismo la cantidad de ubicaciones o
Direcciones diferentes que el microprocesador puede alcanzar. Esa cantidad de ubicaciones
resulta de elevar el 2 a la 32 potencia. "2" porque son dos las seales binarias, los bits 1 y 0; y
"32 potencia" porque las 32 pistas del Bus de Direcciones son, en un instante dado, un
conjunto de 32 bits. Nos sirve para calcular la capacidad de memoria en el CPU.

Bus de control
Este bus transporta seales de estado de las operaciones efectuadas por la CPU. El mtodo
utilizado por el ordenador para sincronizar las distintas operaciones es por medio de un reloj
interno que posee el ordenador y facilita la sincronizacin y evita las colisiones de operaciones
(unidad de control). Estas operaciones se transmiten en un modo bidireccional y unidireccional.

BUS
En el diseo de la computadora se utiliza el concepto de Bus que consiste en la transferencia entre dos
dispositivos, mientras tanto los dispositivos restantes que estn conectados al bus se deben comportar
como si no existieran. La ventaja de utilizar a un grupo de lneas con la filosofa del Bus es por su
capacidad de conectar varios dispositivos digitales para recibir enviar informacin.
Se denomina bus, en informtica, al conjunto de conexiones fsicas (cables, lneas de cobre, placa de
circuito impreso, etc.) que pueden compartirse con mltiples componentes de hardware para que se
comuniquen entre s.
La propia palabra Bus ya est anunciando el transporte de algo, y en este caso, se refiere a datos para
procesarse por un equipo informtico. El Bus de Datos soporta tanto la informacin como las
instrucciones declaradas sobre la misma, de tal forma de gestionar operaciones.
El propsito de los buses es reducir el nmero de rutas necesarias para la comunicacin entre los
distintos componentes, al realizar las comunicaciones a travs de un solo canal de datos. sta es la razn
por la que, a veces, se utiliza la metfora "autopista de datos".

Funciones
El bus, por lo general supervisado por el microprocesador, se especializa en el transporte de diferentes
tipos de informacin. Por ejemplo, un grupo de lneas (en realidad trazos conductores sobre una placa de
circuito impreso) transporta los datos, otro las direcciones (ubicaciones) en las que puede encontrarse
informacin especfica, y otro las seales de control para asegurar que las diferentes partes del sistema
utilizan su ruta compartida sin conflictos.
El Bus es la ruta electrnica por la cual se envan las seales desde una parte de la computadora a otra.
Una computadora personal contiene varios buses (entre dispositivos), cada uno de los cuales se usa para
un propsito diferente:

El BUS de direccin asigna las direcciones de memoria.

El BUS de datos (data BUS) transporta los datos entre el procesador y la memoria.

El BUS de control (control BUS) transporta las seales desde la unidad de control.

El Conjunto de Chipset
El conjunto de chips es el componente que enva datos entre los distintos buses del equipo para que
todos los componentes que forman el equipo puedan a su vez comunicarse entre s. Originalmente, el
conjunto de chips estaba compuesto por un gran nmero de chips electrnicos (de all su nombre). Por lo
general, presenta dos componentes:
El Puente Norte (que tambin se conoce como controlador de memoria, se encarga de controlar

las transferencias entre el procesador y la memoria RAM. Se encuentra ubicado fsicamente cerca
del procesador. Tambin se lo conoce como GMCH que significa Concentrador de controladores
grficos y de memoria.
El Puente Sur (tambin denominado controlador de entrada/salida o controlador de expansin)

administra las comunicaciones entre los distintos dispositivos perifricos de entrada-salida. Tambin
se lo conoce como ICH (Concentrador controlador de E/S).
Por lo general, se utiliza el trmino puente para designar un componente de interconexin entre dos
buses. Es interesante tener en cuenta que para que dos buses se comuniquen entre si, deben poseer el
mismo ancho. Esto explica por qu los mdulos de memoria RAM a veces deben instalarse en pares (por
ejemplo, los primeros chips Pentium que tenan buses de procesador de 64 bits, necesitaban dos mdulos
de memoria con un ancho de 32 bits cada uno).

Caractersticas de un Bus
Un bus se caracteriza por la cantidad de informacin que se transmite en forma simultnea. Este

volumen se expresa en bits y corresponde al nmero de lneas fsicas mediante las cuales se enva la
informacin en forma simultnea. Un cable plano de 32 hilos permite la transmisin de 32 bits en
paralelo. El trmino "ancho" se utiliza para designar el nmero de bits que un bus puede transmitir
simultneamente.

Un equipo con un bus de 8 bits de datos, por ejemplo, transmite 8 bits de datos cada
vez, mientras que uno con un BUS de 16 bits de datos transmite 16 bits de datos
simultneamente. Como el BUS es parte integral de la transmisin interna de datos y como los
usuarios suelen tener que aadir componentes adicionales al sistema, la mayora de los buses
de los equipos informticos pueden ampliarse mediante uno o ms zcalos de expansin
(conectores para placas de circuito aadidas). Al agregarse estas placas permiten la conexin
elctrica con el BUS y se convierten en parte efectiva del sistema.

BUS

El nmero de bits que pueden transferir a la vez; una computadora con un BUS de

datos [data BUS] de 16 bits puede transferir 16 bits a la vez.

Por otra parte, la velocidad del bus se define a travs de su frecuencia (que se expresa en
Hercios o Hertz), es decir el nmero de paquetes de datos que pueden ser enviados o recibidos por
segundo. Cada vez que se envan o reciben estos datos podemos hablar de ciclo. De esta manera,
es posible hallar la velocidad de transferencia mxima del bus (la cantidad de datos que puede
transportar por unidad de tiempo) al multiplicar su ancho por la frecuencia.

En las computadoras personales, algunos buses estn disponibles, tales como:

ISA

EISA

bus de VL

PCI

PC

Interconexin de componentes perifricos. Especificacin introducida por Intel que define un BUS local
[local BUS] el cual permite que hasta diez tarjetas de expansin --que cumplan con la especificacin para
la Interconexin de componentes perifricos o PCI-- estn conectadas a la computadora. Una de estas
diez tarjetas tiene que ser la tarjeta controladora PCI, pero las dems puede que sea una tarjeta de vdeo,
una tarjeta de interfaz de red, una interfaz SCSI cualesquiera otra funcin bsica de entrada/salida.
Las tarjetas madres tienen muchos buses: el de memoria, el de cach, el de ISA y el PCI etc. Aunque las
CPU actuales de clase Pentium corren a velocidades de 75 o 200 MHZ, la memoria y l cach estn
limitados a 50, 60 o 66 MHZ. La velocidad a la que corre el subsistema de memoria se denomina
velocidad de la tarjeta madre, y el procesador tiene un reloj multiplicado para correr de 1.5 a 3 veces ms
rpido.
La disparidad entre las velocidades del CPU y el subsistema de memoria crea cuellos de botellas,
especialmente en CPUs muy veloces. Para ayudar a solucionar este problema, la velocidad de la tarjeta
madre debe ser incrementada a 75 MGZ y aun ms. Esto no es una tarea tan sencilla: a 75MGZ, la
interferencia electromagntica se convierte en un problema significativo. Cyrix ha declarado que esta
elaborando una tarjeta madre de 75MHz junto con otro fabricante, pero este diseo aun no se ha visto.
La diferencia entre un BUS a 66MHZ y uno a 60 MHZ quiz parezca poca, pero la velocidad delta se
esfuma. El BUS PCI se divide usando el reloj de la tarjeta madre. En apariencia, una PC a 120 MHZ
debera correr solo un poco mas lento que una a 133MHZ, pero en realidad la combinacin de una CPU,
un subsistema de memoria y un BUS PCI ms lentos hacen a una Pentium 120 solo un poco ms veloz
que un Pentium 100.

El BUS Serial Universal es un nuevo BUS diseado para proporcionar una sola interfaz para conectar el
ratn, joysticks, teclados y dispositivos de telecomunicaciones. El ncleo de energa del USB opera a 12
Mbps, mientras que un canal secundario de baja velocidad corre a 1.5 Mbps.
l permite encadenar en margarita hasta 127 dispositivos, similar a la forma en que Macintosh lo hace en
la actualidad. Pero no crea que los conectores seriales, paralelos y el puerto para juegos se discontinen
con rapidez. Literalmente millones de ratones, joysticks, impresoras y modems en uso todava tienen esos
conectores.

Los

Buses

Principales

Por lo general, dentro de un equipo, se distinguen dos buses principales:

El bus interno o sistema (que tambin se conoce como bus frontal o FSB). El bus interno permite
al procesador comunicarse con la memoria central del sistema (la memoria RAM).

El bus de expansin (llamado algunas veces bus de entrada/salida) permite a diversos

componentes de la placa madre (USB, puerto serial o paralelo, tarjetas insertadas en conectores PCI,
discos duros, unidades de CD-ROM y CD-RW, etc.) comunicarse entre s. Sin embargo, permite
principalmente agregar nuevos dispositivos por medio de las ranuras de expansin que estn a su
vez conectadas al bus de entrada/salida.

En realidad, cada bus se halla generalmente constituido por entre 50 y 100 lneas fsicas distintas que se
dividen a su vez en tres subconjuntos:

El bus de direcciones, (tambin conocido como bus de memoria) transporta las direcciones de
memoria a la que el procesador desea acceder, para leer o escribir datos. Se trata de un bus
unidireccional.

El bus de datos transfiere tanto las instrucciones y datos que provienen del procesador como las
que se dirigen hacia l. Se trata de un bus bidireccional. En las arquitecturas de ordenadores
personales, el procesador (CPU), que es el que controla y procesa todas las operaciones, debe
comunicarse con el resto de dispositivos (y algunos entre ellos tambin) para poder recibir la
informacin, transmitirla procesada, as como mandar rdenes a otros dispositivos. Por ese motivo
est conectado al chip Northbridge (Puente Norte) mediante un bus de datos fundamental: el FSB.

Esquema Bus de Datos

El bus de control (en ocasiones denominado bus de comando) transporta las rdenes y las

seales de sincronizacin que provienen de la unidad de control y viajan hacia los distintos
componentes de hardware. Se trata de un bus bidireccional en la medida en que tambin transmite
seales de respuesta del hardware.

Tipos de Buses
AGP
Este nuevo BUS es capaz de paliar el cuello de botella que existe entre el microprocesador y la tarjeta
grfica. Se tiene en cuenta que el actual BUS PCI va a 33 MHz. (132 Mb/s mximo), una velocidad
bastante inferior a la del microprocesador. AGP incorpora un nuevo sistema de transferencia de datos a
ms velocidad, gracias al uso de la memoria principal del PC. Las placas base que lo soportan (slo
contienen 1 slot de este tipo) son las de Pentium II con chipset de Intel 440LX AGPset y 440BX. Ya estn
apareciendo las placas base Super 7, con el fin de hacer el estndar compatible con procesadores que
van conectados con el zcalo Socket 7, tales como los Pentium, Pentium MMX y los procesadores de
AMD y Cyrix.
Para que el sistema funcione, se necesita una tarjeta grfica compatible con el slot AGP, por lo que
una tarjeta PCI no nos valdr. En este caso vara la velocidad. Existen tarjetas 1x, velocidad estndar, es
decir, 66 MHz (264 Mb/s mximo). Las nuevas AGP llegan con 2x a 133 MHz (dobla al anterior, y alcanza
de mxima 528 Mb/s); y un ltimo tipo de 4x a 400 MHz (ya que la velocidad interna se aumenta a 100
MHz). Aunque el chipset BX de Intel en teora lo soporta, no saldrn tarjetas de este tipo hasta principios
de 1999.
El BUS AGP permite cargar texturas en la RAM principal, es decir, ya no se limita a la capacidad de la
memoria de la tarjeta grfica; y adems se apreciar de un aumento de imgenes por segundo, mayor
calidad grfica y la reproduccin de vdeo ms ntida. En teora, un juego de 30 fps con una PCI
alcanzara con una AGP 240 fps. Microsoft dice que su API DirectDraw incluido en DirectX 5.0 es
compatible con esta tecnologa.
Beneficios del AGP

El ancho de banda pico es cuatro veces mayor que el del BUS PCI gracias a todas las tcnicas
usadas.

Los mapas de textura se ejecutan directamente desde la memoria del sistema. El AGP permite
que el controlador grfico haga accesos de alta velocidad a esta memoria, en lugar de obligarlo a
precargar los datos de la textura en su memoria local.

Se reduce la congestin del BUS PCI, que queda disponible para el uso de nuevos dispositivos
de alta velocidad. Adems, los accesos de la CPU a la memoria del sistema pueden seguir
realizndose a la vez que el controlador grfico accede a la memoria AGP.

Se mejora el rendimiento total del sistema debido a que el procesador puede realizar otras
actividades mientras el chip grfico accede a los datos de textura en la memoria del sistema.

PCI
La tecnologa PCI fue desarrollada por Intel para su microprocesador Pentium, pero se extendi hasta las
placas para 486 (sobre todo las de la ltima generacin que soportaban 486DX4). El funcionamiento es
similar al del BUS VESA. La diferencia es que todos los slots de expansin se conectan al
microprocesador indirectamente a travs de una circuitera que controla las transferencias. Este diseo
permite conectar (tericamente) hasta 10 placas de expansin en PCI. En julio de 1992 Intel introdujo su
variante de BUS local llamado PCI (Peripheral Component Interconnect) como un sistema de conexin
directa entre el procesador y los circuitos de soporte. Su retraso en establecerse en el mercado se debi,
en gran medida, al silencio por parte de sus creadores en cuanto al pin-out de su conector, frenando
indiscutiblemente la fabricacin de tarjetas para el mismo. Esta situacin cambi en 1993 con una
especificacin mejorada PCI 2.0 que extendi el diseo para ser empleado como un completo BUS local y
que adems ampliaba el ancho del BUS a 64 bits dejndolo listo para la nueva generacin de
procesadores como el Pentium.
Sin duda la mayor virtud del PCI es que acomod su estructura a lo ms avanzado en el campo del
diseo hoy en da, combinando la velocidad del VLB con el arbitraje avanzado del EISA. Su capacidad de
manejo del BUS permite que una tarjeta PCI pueda tomar el control sobre el BUS del procesador
descargando a este de trabajo y accediendo directamente a la memoria del sistema o a sus perifricos;
permitiendo as el uso de multiprocesamiento y de perifricos de alto nivel de prestaciones. Adems una
de sus mayores ventajas es que est concebido para ser independiente del procesador por lo que lo
puede operar con CPU tan diversas como las Alpha de DEC y el PowerPC (IBM-Motorola); a propsito
IBM no ha querido arriesgar con el MCA y ha adoptado la arquitectura del BUS PCI para sus ordenadores
con el PowerPC.
A diferencia de VLB el PCI puede coexistir junto con los estndares actuales de BUS de forma
independiente. Su conector es de 124 pines (2x62) para la variante de 32bits y 188 pines (2x94) para la
variante de 32 bits y est preparado para trabajar no solo a 5V sino tambin a 3.3V para los diseos de
bajo consumo, soportando el modo de suspensin(SM). Su presencia se limita a 3 4 slots por las
razones vistas anteriormente.
El PCI es un BUS multiplexado en el tiempo, es decir las lneas de datos y direcciones comparten las
mismas conexiones, lo que requiere dos ciclos de reloj para completar una transferencia individual sin
embargo cuenta con el modo rfaga (burst) que permite indicar una direccin y a continuacin un bloque
de ciclos con datos, realizando as una transferencia por ciclo. Con este mtodo y funcionando
sincrnicamente con el reloj del procesador a velocidad de 33MHz logra razones de transferencia de
132MB/s y 264MB/s esta ltima para la variante de 64 bits.
Como MCA y EISA , PCI permite configuraciones sin la necesidad de jumpers ni switches y cada tarjeta
debe incluir un registro donde se almacene la informacin de la misma adecundose mejor a la tecnologa
Plug and Play (PnP). El PnP es una especificacin realizada en 1993 por varias compaas como Intel,
Microsoft, Compaq y Phoenix para definir un medio por el cual los perifricos de una mquina puedan
comunicarse con el BIOS y el sistema operativo para resolver los conflictos de recursos con la mnima
intervencin del usuario.
Muchas de estas capacidades son ya una parte integral de las tarjetas de expansin PCI, la
especificacin PnP adems extiende las tcnicas de autoconfiguracin al BUS ISA. Para aprovechar
todas las ventajas del PnP se necesitar un BIOS, tarjetas de expansin y un sistema operativo
diseados para soportarlo, no obstante PnP funciona con el equipamiento anterior pero de una forma
limitada.

Al igual que el VLB el PCI ha supuesto tambin una revitalizacin de la interfase IDE para el control de
discos duros. Utilizando unidades que soporten la especificacin de IDE mejorada (EIDE), y activando el
modo de transferencia rpida del controlador (PIO 3) se pueden alcanzar altas velocidades de
transferencia con un ancho de 32 bits entre el driver de control y la interfase IDE. Dado que el EIDE
contempla el manejo de unidades con capacidad superior a 504MB, los discos IDE gozarn todava de
buenas perspectivas frente a los SCSI, ya que su rendimiento resulta superior y han pasado la barrera de
la limitada capacidad que era su obstculo ms serio para seguir mantenindose en el mercado.
En 1993 tambin Intel saca al mercado el Pentium con BUS de datos de 64bits, s amplia la cach L1 a
16KB (8KB para datos y 8KB para instrucciones), se introduce una arquitectura superescalar que permite
ejecutar hasta dos instrucciones por ciclo de reloj, se mejora la unidad de punto flotante y se eleva la
velocidad hasta 166MHz. A fines de 1995 sale el Pentium Pro el cual adopta una tecnologa CISC/RISC,
con un diseo superescalar y un pipeline de 14 etapas que le permiten ejecutar hasta 3 instrucciones por
ciclo de reloj, adems incorpora ejecucin especulativa y fuera de orden.
Incluye un cach L1 de 16KB y un cach L2 de 256KB en un dado adicional dentro del mismo
encapsulado y que se comunica con el BUS del procesador a travs de un BUS de 64 bits que corre a la
misma velocidad del procesador (backside BUS). La frecuencia de reloj se elev hasta 200MHz. Gracias
en gran medida al empuje logrado por los sistemas basados en Pentium con un abundante parque de
ordenadores que incorporan el BUS PCI, la oferta de perifricos en este terreno ha crecido
espectacularmente, llevando sus precios a niveles comparables a los de las tarjetas VLB, desapareciendo
as una de las pocas ventajas con la que contaban estas ltimas.
La oferta de Intel mediante un conjunto de integrados de soporte PCI y adecuados para su acoplamiento
a los Pentium, simplifica notablemente la complejidad del diseo de la placa madre. Este conjunto de
integrados ofrece adems un excelente rendimiento, superior en principio a otros similares construidos
por firmas como Opti, SiS o ALI.
Aunque Intel suministra a estos fabricantes las especificaciones tcnicas necesarias para adecuarse a las
nuevas normas, por lo general logra colocar en el mercado sus productos con una cierta antelacin. As
algunas de las placas elaboradas sobre otros conjuntos de integrados son en una primera fase la
adaptacin de modelos anteriores diseados originalmente para procesadores menos potentes o veloces.
Y para completar Intel ofrece tambin placas madre elaboradas alrededor de su conjunto de chips
(chipset) de soporte PCI.

PC
No es ms que una extensin de las seales del micro 8088 bufereadas que le permiten tener la
suficiente potencia para conectar circuitos externos; demultiplexadas de forma tal que las seales del
micro que comparten iguales pines pueden tener su propia conexin en el BUS y establecidas en un
conector estndar de la industria que permite una va fcil de conectar otros componentes.
El diseo puso al micro en contacto y en control directo con toda la ranura de expansin. Debido a esta
conexin local la frecuencia operativa del BUS PC se corresponda exactamente con la del micro. Esto
significa igual velocidad e igual ruta de datos(4.77MHz de velocidad y 1 byte de ruta de datos). Ahora, la
mxima velocidad en que la informacin puede ser transferida es de 2.38 Mb/seg. ya que cada ciclo de
BUS requiere de dos pulsos del reloj del sistema(con el primero se coloca la direccin en el BUS, con el
segundo se mueven los datos).
En este BUS, IBM utiliz las 10 seales de direcciones menos significativas para direccionar puertos por
lo que solo se puede acceder a 1024 de los 65536 puertos de I/O.

ISA
Abreviatura de (Arquitectura estndar de la industria). Diseo del BUS de 16 bits utilizado por primera vez
en las computadoras PC/AT de IBM. La Arquitectura estndar extendida de la industria (EISA), es una
extensin de 32 bits que fue hecha a este estndar de BUS en 1984. La arquitectura estndar de la
industria o ISA tiene una velocidad de BUS de 8 MHz, y un caudal de procesamiento (de datos) mximo
de 8 megabytes por segundo.

EISA
(Arquitectura estndar extendida de la industria). BUS estndar de una computadora personal que
extiende el BUS AT tradicional a 32 bits y le permite a ms de un procesador compartir el BUS. La
Arquitectura estndar extendida de la industria (EISA), fue desarrollada por la llamada Pandilla de Nueve
en respuesta a la introduccin, por IBM. La Arquitectura estndar extendida de la industria (EISA),
mantiene la compatibilidad con la Arquitectura estndar de la industria (ISA), que la precedi, y tambin
proporciona caractersticas adicionales introducidas por IBM en la Arquitectura de estndar. La
Arquitectura estndar extendida de la (EISA), acepta las tarjetas de expansin ISA, y, a diferencia de la
Arquitectura de Microcanal, son compatible con los sistemas que la precedieron.

VL BUS
Tambin conocido como BUS VL local. Abreviatura de VESA local BUS, arquitectura de BUS introducida
por la Asociacin de Normas para Videoelectrnica (VESA), en la cual se incluyen hasta tres ranuras para
adaptadores en la tarjeta o circuito impreso madre. El BUS VL permite el dominio del BUS.
El BUS VL es un BUS de 32 bits que funciona a 33 40 MHz. El mximo caudal de procesamiento, es de
133 megabytes por segundo a 33 MHz, o de 148 megabytes por segundo a 40 MHz. Los adaptadores de
BUS de VL ms comunes son los adaptadores de vdeo, los controladores de disco duro y las tarjetas de
interfaz de red. VESA BUS local.
Un grupo de fabricantes anunci formalmente el 28 de agosto de 1992 un Estndar para BUS local
llamado VESA en honor al nombre del grupo- Video Electrnics Estndar Association (Asociacin de
estndar de vdeo electrnico).
El BUS VESA dio a la industria de las PC lo que ellos queran: un conector estndar y un protocolo para
sistemas con BUS local adicionando un potencial de adaptadores de vdeo intercambiables(y otras
tarjetas de expansin).
Las ranuras de BUS local actualmente dan soporte a tres tipo de tarjetas: tarjetas de memoria, tarjetas de
vdeo y tarjeta controladoras de disco.
La gente de VESA desarroll un Estndar de BUS local porque no todas las ranuras de BUS local estn
destinadas a vdeo, como una vez lo estuvieron.
La segunda solucin al problema de evitar reducir la velocidad es poniendo enchufes para memoria
directamente en la tarjeta madre, obviando la necesidad de tratar con ranuras de expansin (algunas PC
tambin incluyen VGA integrado en la tarjeta madre; puede indicar vdeo de BUS local rpido, pero puede
no serlo- muchos VGA integrados son bastante lentos).
VESA dise tres estndar fsicos para las tarjetas madres VL BUS: uno para ISA, otro para MCA y otro
para EISA. Las tarjetas VL BUS incluyen (aunque no obligatoriamente) dos conectores, uno para el VL

BUS y el otro para el BUS tradicional. Los perifricos VL BUS toman los recursos de otros Buses
(interrupciones, control de DMA, etc.) de los cuales no est provisto el VL BUS. El VL permite la operacin
de BUS mastering utilizando la capacidad construida dentro del 486, pero usa sealizacin ligeramente
diferente.
Cuando el bus mster quiere tomar el control del Bus, l enva una seal especial especfica (LRQ(x)-pin
A50) al sistema principal. l puede tomar el control cuando recibe la seal de confirmacin (LGNT(x)-pin
A52) del sistema principal. A diferencia del MCA o el EISA las especificaciones el VL Bus no establece las
prioridades de los dispositivos de Bus mastering. Las peticiones de arbitraje para usar el Bus se dejan a la
tarjeta madre y a las peticiones de sus diseadores. VL Bus soporta hasta tres Bus mster por
subsistemas. La configuracin automtica no es parte de la especificacin del VL Bus. El VL Bus es
invisible al software. La configuracin de los productos VL Bus es igual a los ISA usando switchs.
La ms importante innovacin inherente al VL Bus es una alta velocidad de operacin. En realidad, la alta
velocidad del VL Bus viene dada por su burst mode que consiste en: un ciclo sencillo de direccionamiento
seguido por cuatros ciclos de datos (5 ciclos para transferir cuatro palabras dobles). Para otras (non-burst)
transferencias VL Bus requiere de los mismos dos ciclos (direccin y luego datos) para cada transferencia
como hacen otros Buses.

Bus USB
El Universal Serial Bus (Bus Serie Universal), ms conocido por sus siglas USB, est diseado para la
conexin de dispositivos externos que no necesitan un ancho de banda demasiado elevado.
La arquitectura del USB se ha definido atenindose a los siguientes criterios:

Facilidad de uso para aadir dispositivos perifricos al PC

Solucin de bajo costo que soporta valores de transferencia hasta 12Mbps

Soporte vlido para datos en tiempo real para voz, audio y compresin de vdeo

Flexibilidad del protocolo en el modo mixto de transferencia iscrona

(garantiza el ancho de banda asignado a un perifrico, lo que representa una caracterstica clave para las
aplicaciones de audio, telefona y videoconferencia) y mensajera asncrona *Ofrece una interfaz estndar
de rpida difusin entre productos para PC *Permite conectar al PC nuevos perifricos
Fue originalmente concebido por un grupo de siete grandes compaas de computacin incluyendo a
Intel, Microsoft, NEC e IBM. Es capaz de conectar a un solo puerto hasta 127 perifricos externos, de
naturaleza tan diversa como los monitores, teclados, scanners, CD-ROM, mdems y cmaras digitales.
Combina las mejores caractersticas de la interfaz SCSI con el estndar Plug and Play. Su velocidad de
transferencia de datos alcanza desde 1.5 Megabits por segundo hasta 12 Mbps, mucho mayor que la de
las actuales interfaces series (115.2 Kbps).
Todos los perifricos conectados por medio de una interfaz USB son manejados por un controlador USB
incorporado en la propia tarjeta madre o en una tarjeta PCI. Este toma en sus manos el control de los
dispositivos, reduciendo la carga del procesador y aumentando el rendimiento del sistema. El controlador
se enlaza a un conector, que proporciona la salida externa necesaria para incorporar los perifricos
deseados.

El enlace fsico con los perifricos se realiza mediante un sencillo conector rectangular y un cable que
puede alcanzar hasta 5 metros de longitud Este cable tiene cuatro hilos y a travs del mismo se transfiere
seales y la alimentacin. La informacin circula en modo diferencial por el par trenzado D+ y D-. Los
hilos VBus y GND (con tensin nominal de +5v) son los de alimentacin. El reloj se transmite junto a los
datos diferenciales. Para asegurar la sincronizacin de relojes dentro del USB, los datos se transmiten
segn el esquema de codificacin NRZI (Non Return to Zero Invert), incluyendo bits de relleno para
asegurar transiciones adecuadas.
El USB permite dos modos de conexin diferentes. Para el primero slo necesita un puerto USB en su
computadora y un cable con los conectores apropiados; y consiste en enlazar todos los perifricos, uno
tras otro, en un tipo de conexin conocido como daisy-chain. La segunda variante centraliza todas las
conexiones en un dispositivo llamado hub, parecido a los usados en las redes locales de par trenzado. El
hub es un dispositivo con un nmero determinado de puertos, que permite distribuir las conexiones de los
diversos perifricos y se encarga de manipular el flujo de datos entre stos y el controlador USB ubicado
en la PC.
El USB se presenta como una ventajosa opcin para la conexin de perifricos, al ofrecer una interfaz
nica para los ms diversos tipos de dispositivos. Por medio de un solo puerto y con una envidiable
economa de recursos, podrn ser manejados todos los perifricos que hoy requieren del uso de
conectores, puertos, tarjetas, slots, interrupciones, direcciones individuales, simplificando de forma
considerable la adicin de hardware a su PC y el manejo de los dispositivos instalados. IEEE 1394
Su nombre se debe al nmero que recibi del Institute of Electrical and Electronics Engineers. Su
principal ventaja radica en una alta velocidad de transferencia, que alcanza desde 100 Mbps hasta 400
Mbps, resultando excelente para la conexin de cmaras de vdeo y digitales, televisores, tarjetas de red,
modems, dispositivos de almacenamiento y todo tipo de perifricos que requieran la transferencia de una
gran cantidad de datos de altas velocidades. El IEEE 1394 posee tambin soporte para el estndar Plug
and Play. Sin embargo, a diferencia del USB, no ofrece la posibilidad de utilizar hubs externos para las
conexiones de los perifricos.
El IEEE 1394, en su versin actual, es capaz de manejar hasta 67 perifricos externos. Utiliza un cable de
seis conductores que puede alcanzar 4.5 metros de longitud y contiene dos lneas de transmisin de par
trenzado y dos cables para la alimentacin de los dispositivos.

Bus de la PC/XT (ISA de 8 bits)

Este Bus fue introducido con la primera IBM PC en 1981 y estuvo basado en el MultiBus, un Bus popular
en los sistemas a microprocesadores de 8 bits. El mismo fue utilizado en la PC original, la XT y la mayora
de los modelos de PC compatibles basados en los procesadores 8088 y 8086 de Intel o compatibles.
Es bueno sealar que aunque Intel haba fabricado el P 8086(1978) con Bus de datos de 16 bits,
desarroll el 8088(1979) el cual era una versin del primero con Bus de datos de 8 bits que se adaptaba
mejor a la gran cantidad de perifricos de 8 bits que existan en esa poca. De ah que IBM escogiera
este ltimo para su diseo .Este Bus tiene un total de 62 lneas identificadas por los cdigos A1-A31 y B1B31. El lado A (componentes) est a la derecha y el B (soldadura) a la izquierda en las tarjetas de
expansin con la numeracin de atrs hacia adelante. Como puede verse el Bus ISA de 8 bits como se le
denomin luego, tiene un diseo simple.
Bsicamente, a travs de l se mueven todas las seales utilizadas por el P buffereadas , ms seales
de interrupcin y DMA. Es un Bus sincrnico , con proteccin de paridad e interrupciones manejadas por
flanco, lo que implicaba que cada lnea de interrupcin poda ser utilizada por una nica tarjeta de

expansin. No tena soporte para la inclusin de algn mster de Bus externo; en todo momento, el Bus
solamente poda estar controlado o por la CPU principal del sistema o por el controlador de DMA de la
tarjeta del sistema.

Bus ISA de 16 bits (PC AT)

En 1984 sale al mercado el IBM PC AT, cuya CPU era el 80286 de Intel. Este P era compatible en
instrucciones al 8086/8088 de la PC/XT pero adems inclua el modo protegido de trabajo, lo que permita
una mejor administracin de la memoria , y a su vez sistemas operativos ms slidos . El 80286 consta de
16 lneas de datos y 24 de direcciones lo que le permita direccionar 16MB de memoria fsica y 1GB de
memoria virtual.
De esta forma se hizo necesaria una ampliacin del Bus, la cual se diseo de manera que se mantuviera
compatibilidad con el Bus de la PC (8 bits) para poderse utilizar todo el hardware de expansin construido
anteriormente. Se aadi un segundo conector debajo del anterior con 2 filas de 18 pines cada una, para
un total de 36 seales adicionales numeradas de C1-C18 y D1-D18 de forma anloga a los nmeros del
Bus de la PC.
Se aadieron 8 lneas de datos, 7 de direcciones (3 de ellas ya presentes en el Bus PC, pero en este caso
sin latchear),5 lneas de interrupcin y 4 de DMA. Debido a que el 80286 de la AT corra ms rpido que el
8088 de la PC original se incluy un generador de estados de espera para hacer ms lentos los ciclos de
Bus y a la lnea B8 previamente no usada en el conector original se la asign la funcin -0WS (cero
estados de espera). Cuando esta lnea se activa los estados de espera generados por la tarjeta del
sistema de la AT se eliminan. Esta seal en el conector original permita que se disearan tarjetas de 8
bits tan rpidas como las tarjetas de 16 bits.
La velocidad del reloj del Bus es de 8MHz, y a diferencia del Bus PC/XT puede ser independiente del reloj
del P, lo que permite la utilizacin de procesadores ms rpidos. No obstante, como IBM nunca ha
publicado las especificaciones tcnicas del Bus ISA la estandarizacin no ha sido total y muchos
fabricantes de clones han variado la velocidad del reloj del Bus.
Aunque el Bus de la AT aade nuevas facilidades como el gobierno del Bus por otros dispositivos (Bus
mastering), su operacin no se diferencia en forma significativa al de la PC, arrastrando algunas
limitaciones de la misma. Si varios dispositivos de expansin demandan atencin de forma simultnea la
nica forma de resolver este conflicto es a travs del software, de manera que el P de la AT tiene que
dedicar tiempo al manejo de las tareas del Bus o arbitraje.

BUS Perifrico
Seleccionar el correcto Bus perifrico es un elemento clave en el diseo de la PC perfecta. Este canal de
comunicacin entre una computadora y sus componentes juega un papel muy importante en el buen
desempeo de la computadora.
El Bus sencillo para dispositivos de almacenamiento es ATA/EIDE (dispositivos electrnicos mejorados e
integrados de unidad). Pueden correr hasta cuatro dispositivos a una velocidad respetable y, desde finales
de 1980, la mayora de los usuarios lo utilizan en las necesidades diarias de una computadora. EIDE le
permite aadir dos discos duros, unidades CD-ROM y unidades para respaldo en cinta con muy poco
trabajo. Casi todas las tarjetas madres vienen con dos interfaces IDE integradas, por lo que el costo es
casi inexistente.

Al igual que las antiguas tarjetas VGA, los dispositivos EIDE permiten al CPU de la computadora hacer la
mayor parte del trabajo. Pero a lo largo de los aos se han hecho mejoras, pues ha crecido l limite
terico del caudal de procesamiento de los originales 3.3 Mbps hasta 16.7 Mbps, aunque hemos
alcanzado solo cercar de la mitad de eso en el uso actual. Eso suena muy bien, pero EIDE es un
drenador de la PC y debe usar mtodos torpes para manejar grandes discos duros o perifricos
demandantes.
Cuando se trata de velocidad terica y l numero de dispositivos soportados, SCSI (interfaz de sistema
pequeo de computadora) es el rey de la montaa. La mayor parte de los dispositivos disponibles hoy en
da son construidos para la especificacin SCSI2. Fast SCSI2 usa una ruta de datos de 8 bits y un nivel
de transferencia de 10 Mbps. Fast/wide SCSI2 libera 20 MBps en un Bus de 16 bits. La variedad, mas
reciente Ultra Wide SCSI3, tiene un rendimiento limite de 40 Mbps. Al igual que los modernos
adaptadores Windows de despliegue, los adaptadores de anfitrin SCSI mejoran el rendimiento al
encargarse de tareas del CPU. La mayor parte puede hacer mas de un trabajo a la vez.
Al utilizar aplicaciones de negocios de la actual generacin en el escenario del mundo real es difcil ver
una gran ventaja en rendimientos de SCSI sobre EIDE. Los antiguos sistemas operativos de 16 bits
podan hacer solo una cosa a la vez. Y aunque OS/2, Windows 95 y Windows NT son ambientes reales
multitareas y multilectura, para la mayora de los usuarios, no existe una ventaja clara de SCIS: EIDE esta
perfectamente adecuando y es mas barato.
SCSI es el ganador respecto al numero y magnitud de dispositivos que puede conectar. Una sola tarjeta
puede conectar hasta siete dispositivos por canal, con hasta tres canales. Virtualmente todas las unidades
CD-ROM, escaneres y arreglos RAID trabajan solo con interfaces SCSI. Si usted necesita mas velocidad,
mas espacio en disco duro o planea conectar muchos dispositivos, SCSI es la solucin.
A finales de este ao la ecuacin comenzar a cambiar en la medida en que dos nuevas tecnologas de
Bus perifricos entren al mercado. Aunque la transicin quiz tarde un par de aos, estn contados los
das de la tradicional tecnologa EIDE y de la SCSI actual. El Bus Serial Universal es un estndar de 12
Mbps para conectar equipos como teclado, monitores, dispositivos de entrada y cmaras a una PC.
Para altos vuelos, EIDE 1394 es un estndar SCSI serial de alta velocidad que esta llamando
poderosamente la atencin. Tiene todas las ventajas de la actual interfaz SCSI y un excelente caudal de
procesamiento: permitir niveles de transferencia de 100 a 400 MBps, y algunos diseadores estn
adelantando que cuando este optimado, podra correr hasta 1.6 Gbps. Los primeros dispositivos en usar
el 1394 son las cmaras digitales de vdeo y cosas por el estilo, donde el caudal de procesamiento es
importante.

Buses isocrnicos
Desde aproximadamente principio de 1997 han ido apareciendo especificaciones de nuevos Buses, que
poco a poco se han ido aadiendo a la configuracin base de cualquier ordenador compatible PC.
Bsicamente se trata de Buses que intentan mejorar tanto el rendimiento del ordenador y de los
perifricos que a l se conectan como facilitar al usuario la conexin y configuracin de dispositivos, ya
que todos los nuevos Buses se basan en la filosofa del estndar Plug and Play.

Un bus de datos es un sistema que se encarga de transferir datos entre

componentes de una computadora o red de computadoras.
En simples palabras, el bus permite la conexin entre diferentes
elementos (o sub sistemas) de un sistema digital principal, y enva
datos entre dichos elementos. Estos datos se encuentran en formas de
seales (digitales) que pueden ser precisamente de datos, de direcciones o
de control.
Como todo lo relacionado a la tecnologa, y principalmente lo ligado a la
informtica, podemos descifrar que elementos como un bus de datos ha ido
evolucionando con el tiempo. Y as es efectivamente. Los primeros buses de
datos se denominaban paralelos, por lo cual la conexin entre elementos de
una misma computadora (o sistema digital) se realizaba mediante cintas que
conectaban unos y otros elementos.
En cambio, los ordenadores ms modernos, a partir del desarrollo de la
conexin USB, los buses de datos ahora se denominan seriales y ofrece este
cambio una mayor velocidad de respuesta y eficacia potenciada.
El sistema de medicin de la capacidad de un bus de datos est ligada a
su frecuencia mxima de envo posee y el ancho de datos. En general,
ambas variables son inversamente proporcionales (cuando asciende una,
descienda la otra, y a la inversa): si el bus de datos posee una alta frecuencia,
el ancho de datos deber entonces ser pequeo. Por ello, un bus de datos con
pocas seales (o datos) puede funcionar a altas velocidades.
En cuanto a la evolucin de los buses de datos podemos identificar tres
generaciones: la primera de ellas, remite a aquellos sistemas digitales o
computadores que posean dos buses de datos, uno de ellos asignado a la
memoria, y el otro asignado a los dems dispositivos. Esta primera generacin
de buses de datos fue desarrollada entre la dcada del 70 y 80. Recordemos
que los buses siempre enviaban datos a la CPU, y su accin era en combinacin
con la misma. Los buses de segunda generacin, poseen mayor autonoma,
algunos integrados al chipset del sistema y otros con controladores
instalados en el propio bus, que permita mayor velocidad.
La tercera generacin est signada por el tipo de buses seriales, que tienen
como objetivo reducir el nmero de conexiones de cada dispositivo que se
conecta a la computadora. El trmite es directamente entre el
dispositivo conectado (mediante conexin USB, por ejemplo) y el bus de
datos que recibe las rdenes.

desde Definicion.mx: http://definicion.mx/bus-de-datos/#ixzz3C5R4tYp3