INTRODUCCIN.

La memoria es uno de los componentes principales de cualquier sistema y

por tanto su estructura tiene un gran impacto en el rendimiento general del
mismo.
La mayor parte de las unidades funcionales segmentadas producen un
resultado por ciclo de reloj. La produccin de un resultado por ciclo de reloj y la
ejecucin paralela de diversos unidades funcionales provocan una alta carga
de accesos y almacenamientos en memoria.
No obstante, la memoria es mucho ms lenta que las unidades funcionales
ya que emplea varios ciclos de reloj en almacenar o servir datos. Por tanto, los
resultados generados por las unidades funcionales deben esperar en una cola.
Como posibles soluciones al problema del rendimiento del sistema podemos
optar por el aumento de registros o de la memoria cach debido a su mayor
velocidad, pero estas dos memorias son mucho ms caras y por tanto ms
pequeas que la memoria principal. Por este motivo la solucin ms comn a
este problema es la utilizacin de bancos o mdulos de memoria.
Es por todo lo antes expuesto, que en este trabajo de investigacin se
estudia la memoria entrelazada y su organizacin.

CASO DE ESTUDIO: MEMORIA ENTRELAZADA:

Las mejoras en la organizacin de la memoria principal, pueden reducir el
costo de un fallo de cach (por ejemplo, cuando se produce un error al copiar a
memoria cach un bloque de datos

desde la memoria principal o de la

actualizacin de un bloque de memoria principal.

Para atender las mejoras, es necesario tener en cuenta que la memoria
principal de un computador se construye habitualmente empleando varios
dispositivos o chips de memoria. (Garca, 2006:91),. Esto permite paralelismo
en los accesos a los dispositivos. Es decir, se puede acceder simultneamente
a varios de estos dispositivos, lo que representa una ventaja frente a aquellas
organizaciones de memoria en las que solo se puede acceder a un dispositivo
a la vez, lo que implica desperdicio de recursos.
La concurrencia del acceso a los mdulos de memoria, es tpico de las
organizaciones de memorias entrelazadas. Este tipo de organizacin permite
incrementar la velocidad conjunta de transmisin de datos a y desde la
memoria principal, con la consecuente reduccin en el costo de fallos para
accesos a la memoria cach.

MOD. III, UNID.8, OBJ.8:

Aplique los conceptos de las arquitecturas computacionales avanzadas
en el caso de estudio antes sealado y desarrolle los siguientes aspectos:

Memoria entrelazada.

Entrelazado de orden superior.

Entrelazado de orden inferior.

Memoria entrelazada de organizacin S.

Memoria entrelazada de organizacin C.

Memoria entrelazada:
La memoria entrelazada es una tcnica que permite el acceso segmentado
a mdulos de memoria paralelos (bancos de memoria) ampliando, de esta
manera, la anchura de banda de memoria a ms palabras por unidad de
tiempo.
Es importante destacar, que mediante la memoria entrelazada se consigue
equilibrar el ancho de banda de la memoria, el bus y el procesador. De tal
manera, que al equilibrar el ancho de banda de estos tres subsistemas del
computador, se consigue un sistema ms eficaz, ya que se eliminan los cuellos
de botellas originados por los subsistemas ms lentos, como en este caso era
la memoria normal frente a las unidades funcionales segmentadas.
No obstante, cuando se presenta una direccin a un mdulo de memoria,
esta devuelve la palabra correspondiente. Es posible presentar diferentes
direcciones a diferentes mdulos de memoria de manera que se puede realizar

un acceso paralelo a diferentes mdulos, o tambin de forma paralela pero

segmentada.
Se puede decir, que la memoria entrelazada est compuesta de una
memoria principal con m (2a) mdulos de memoria (bancos de memoria), cada
uno de los cuales tiene w (2b) palabras. La capacidad total de la memoria es de
mw (2a+b) palabras. A estas palabras se les asignan direcciones de forma lineal.
Las diferentes formas en las que se asignan linealmente las direcciones
producen diferentes formas de organizar la memoria.
La memoria principal se encuentra constituida por varios mdulos. Estos
mdulos de memoria se encuentran normalmente conectados al bus del
sistema, o a una red de interconexin, a la cul se conectan otros dispositivos
como procesadores o sistemas de entrada/salida.
En el siguiente esquema se puede visualizar claramente una memoria
entrelazada:

Memoria entrelazada.
Existen varias formas de direccionamiento en la memoria entrelazada. Estas
dos formas son las siguientes:

Entrelazamiento de orden inferior.

Entrelazamiento de orden superior.

Entrelazado de orden Inferior:

En este tipo de direccionamiento, los bits (a) de orden inferior de la direccin

de memoria identifican al mdulo, mientras que los bits (b) de orden superior
identifican palabras (desplazamientos) dentro de cada mdulo.

El entrelazamiento de orden inferior reparte las localizaciones contiguas de

memoria entre los m mdulos de forma horizontal. Hay que resaltar que la
misma direccin de palabra es aplicable a todos los mdulos simultneamente.
Para distribuir tales direcciones, se utiliza el decodificador de direcciones de
mdulos.
As, por ejemplo, podemos tener datos almacenados en posiciones
correlativas de memoria, que fsicamente se encuentren en bancos sucesivos,
y direccionarlos con la misma direccin de palabra (mismo desplazamiento
dentro del bloque) y distinta direccin de mdulo (distinto banco).
Este formato soporta el acceso a bloques de forma segmentada (pipelined)
y no es bueno para soportar tolerancia a fallos.

En el siguiente esquema se puede visualizar claramente un entrelazado de

orden inferior:

Entrelazado de orden Inferior.

Entrelazado de orden Superior:

En este tipo de direccionamiento, los bits (a) de orden superior de la

direccin de memoria identifican al mdulo, mientras que los bits (b) de orden
inferior identifican palabras (desplazamiento) en cada mdulo. Este esquema
se utiliza normalmente para tolerancia a fallos.
Con esta forma, un mismo mdulo contiene localizaciones contiguas en la
memoria. En un ciclo de memoria, slo se accede a una palabra del mdulo.

Por lo tanto, el entrelazado de orden superior no permite el acceso en

bloque a posiciones contiguas de memoria.
En el siguiente esquema se puede visualizar un entrelazado de orden
superior:

Entrelazado de orden Superior.

Memoria entrelazada de organizacin S.

La memoria entrelazada de organizacin S, se basa en simultanear los

accesos en todos los mdulos, de igual manera trata de superponer ese tiempo
con la salida de los datos de la memoria.
Es importante destacar, que en los accesos a memoria podemos distinguir
claramente dos tiempos: el tiempo de acceso dentro de cada modulo (ciclo

mayor, Ta) y el tiempo de transferencia entre el buffer de memoria y el registro

donde se necesita la informacin (ciclo menor, T). La organizacin S basa su
funcionamiento en superponer, en la medida de lo posible, ambos ciclos: los m
mdulos de memoria acceden todos simultneamente y mientras se esta
realizando

el

siguiente

acceso,

se

aprovecha

para

ir

transfiriendo

secuencialmente los datos a travs del multiplexor.

De tal manera, se debe procurar que (mt < Ta), porque sino se produce
rebase de datos, de manera que el rendimiento de la memoria es mejor cuanto
mas se acerque mt a Ta, siempre que no lo sobrepase (esto se puede controlar
dando el valor mas adecuado a m). Este tipo de memoria funciona muy bien
cuando los datos a los que accede son consecutivos. El tiempo total que se
necesita para acceder a K palabras consecutivas, comenzando en el modulo i,
ser:
Ta + Kt

i+km

2Ta + (K - m + i) T,

i + k > m, con (k m)

T=

La explicacin del caso en que i + k > m, se basa en que se necesita dos

lecturas; una para leer las m i primeras palabras, y otra para leer las
restantes que sern K (m i) = K m + i; de tal manera que los ciclos
menores de los primeros accesos se superpondrn con el ciclo mayor de las
siguientes por lo que su tiempo no se deber contabilizar.
Es importante destacar, que la organizacin S (sencilla), utiliza entrelazado
de orden inferior, accediendo simultneamente con la misma direccin local a
la misma palabra de cada uno de los mdulos.

10

No obstante, la memoria entrelazada con organizacin S, es ideal para

acceder a vectores contiguos o para la bsqueda de instrucciones
secuenciales, resaltando que este tipo de memoria pierde notablemente su
rendimiento si las palabras accedidas no estn en direcciones contiguas.

En el siguiente esquema se puede visualizar una organizacin S:

Organizacin S

Memoria entrelazada de organizacin C.

En este tipo de memoria entrelazada de organizacin C, cada modulo puede

trabajar por separado, de forma asncrona leyendo direcciones diferentes. De

11

tal manera que cada modulo tiene su propio registro de direccin (incluso
podra tener su propio registro de direccin (incluso podra tener una cola de
direcciones, y podra ir trabajando paralelamente a los dems. Evidentemente,
el hardware necesario para controlar las peticiones ser mucho mas
complicado que una memoria entrelazada con organizacin S.

En el siguiente esquema se puede visualizar una organizacin C:

Organizacin C

12

CONCLUSIONES.
En este trabajo de investigacin se presentaron los conceptos relacionados
con memoria entrelazada, entrelazado de orden inferior, entrelazado de orden
superior, memoria entrelazada de organizacin S y memoria entrelazada de
organizacin C, la cual son de suma importancia para mejorar la organizacin
de la memoria principal con el objetivo de reducir el costo de un fallo de cach
(por ejemplo, cuando se produce un error al copiar a memoria cach un bloque
de datos desde la memoria principal o de la actualizacin de un bloque de
memoria principal.

13

BIBLIOGRAFA.

Textos:
Hamacher, C; Vranesic, Z y Zaky, S. Organizacin de computadores. (5ta
Edicin). McGraw Hill.
Jaime M, Garza y Jorge A; Olvera R. Organizacin y arquitectura de
computadoras. (Primera Edicin). Prentice Hall, mexico, 2000.
Direcciones electrnicas:
www.Organizacin y Arquitecturas de Computadoras/Memorias Entrelazadas.
http//atc2.aut.uah.es/juani/documentos/capitulo6.pdf.

14