Derin

w
.e

em
de
r

sn
o

tla

ri.
co

SAYISAL ELEKTRONK

BLM 1
Derin

Bu blmde aadki konu balklar incelenecektir.

Temel elektronik kavramlar

tla

Saysal elektronik,Analog elektronik

ri.
co

SAYISAL ELEKTRONK

Sinyal,Saysal eelktronik dalga formlar ve seviyeleri

w
.e

em
de
r

sn
o

Pozitif Mantk,Negatif Mantk

SAYISAL ELEKTRONK

Derin

1.1.SAYISAL (DJTAL) ELEKTRONK

+
-

Rp

12V

+
-

Vout

sn
o

12V

tla

ri.
co

Gnmz Elektronii Analog ve Saysal olmak zere iki temel trde incelenebilir.
Analog byklkler sonsuz sayda deeri iermesine ramen Saysal byklkler
sadece iki deer alabilirler. Analog byklklere rnek olarak Basn,Scaklk gibi bir
ok fiziksel bykl rnek olarak verebiliriz. ekil1.1 deki Elektrik devresinde k
gerilimi ayarl direncin deitirilmesi ile birlikte 0 ile 12 Volt arasnda sonsuz sayda
deer alabilir. ekil 2.2deki devrenin k gerilimi sadece iki gerilim seviyesinde
tanmlanabilir. Eer anahtar aksa 0 Volt, anahtar kapal ise 12 Volt devrenin k
geriliminin alabilecei deerlerdir.

Vout

ekil.1.2.

em
de
r

ekil.1.1

Saysal bir sistemde bilgiler sinyal ad verilen fiziksel niceliklerle temsil edilir. Saysal
Sistemlerin ou sadece iki deeri olan sinyallerle alyorsa bir hesap makinesinin
sadece iki voltaj seviyesini kullanarak nasl 1974 gibi bir sayy nasl
tanmlayabilmektedir. Byle bir sorunun cevab ise Saysal Sistemlerin normal
hayatta kullandmz Decimal (Onluk) say sistemini deil Binary (kilik) tabanda
kodlanm say sistemini kullanddr.

1.2. SAYISAL MANTIK SEVYELER VE DALGA FORMLARI

w
.e

Bir Saysal Sistem iki gerilim seviyesine gre alr. Bu nedenle her Saysal
Sistemin bu iki gerilim seviyesine karlk gelen bir biimi olmaldr. Bu nedenle
Saysal Devreler Binary (kilik) Say sisteminde kullanlan 1 ve 0 ile tanmlanmak
zorundadr. Bu Saysal Sistemin girdilerinin ikilik koda dnmesini salar.

Aadaki Pozitif Mantk ifadelerini kullanarak Saysal kavramlar tanmlayabileceiz.

rnein bir anahtarn kapal olmas saysal sistemde 1 veya 5Va eit olacaktr.

SAYISAL ELEKTRONK

Derin

Alak
0
Yanl
0V
Ak

ri.
co

Yksek
1
Doru
+5V
Kapal

Pozitif Mantk

tla

Bir kare dalgann ykseleme ve dmesinin ok kk zaman diliminde olduu

dnlrse kare dalga saysal sinyallere gzel bir rnek olabilir. Aada bir kare
dalga zerindeki Lojik seviyeler gsterilmitir.
High (Lojik1)

sn
o

Low (Lojik0)
ekil 1.3

em
de
r

Saysal devrelerde negatif mantk kullanm baz uygulamalarda tasarmcya byk

kolaylklar salamaktadr. rnein elektriksel grlt problemi yaanan sistemlerin
tasarmnda Negatif mantk kullanm grlt probleminin ortadan kalkmasn
salayabilir.
Negatif Mantk

Alak

0
Doru
0V
Ak

1
Yanl
+5V
Kapal

High(Lojik0)

Low(Lojik1)
ekil.1.4

w
.e

Yksek

BLM 2
Derin

SAYISAL ELEKTRONK

ri.
co

Bir nceki blmde Saysal Sistemlerin sadece iki gerilim seviyesinde altn ve bu
nedenle gndelik hayatta kullandmz say sistemleri yerine Binary (kilik) say
sisteminin kullanldn anlatlmt. Bir tasarmc say sistemleri arasndaki ilikiyi
kavrayabilmek ve dnmlere hakim olabilmek zorundadr. Bu blmde say
sistemleri, dnmler , drt ilem ve Saysal Sistemlerde kullanlan Saysal Kodlar
anlatlacaktr. Bu blmde aadaki konular anlatlacaktr.

tla

Decimal (Onlu) Say Sistemi,Binary (kili) Say sistemi,Octal (Sekizli) Say

sistemi ve Hexadecimal (Onaltl)Say sistemi
Say sistemleri dnm

w
.e

em
de
r

Kodlar ve kodlama

sn
o

Say sistemleri aritmetei

SAYISAL ELEKTRONK

Derin

2.1.DECMAL(ONLU) SAYI SSTEM

ri.
co

Decimal(Onlu) Say sistemi gnlk hayatta kullandmz 0,1,2,3,4,5,6,7,8,9

rakamlarndan oluur. Decimal(Onlu) Say sisteminde her say bulunduu basamaa
gre deer alr. Sistemin taban 10dur.

tla

rnein 128 says ;

128=1x10 + 2x10 + 8x10
128=1x100 + 2x10 + 8x1
128=100 + 20 + 8

em
de
r

Not: 10=1 olduu unutulmamal.

sn
o

eklinde yazlacaktr. rnekten grld gibi Decimal(Onlu) bir sayda her basamak
farkl stel ifadelerle gsterilmitir. Bu stel ifade o basaman arl olarak
adlandrlr. O halde Decimal(Onlu) bir sayy analiz ederken basamaklardaki rakam ile
basamak arln arpmamz gerekiyor. rnekte 3. basamaktaki 1says 100 ile, 2.
basamaktaki 2 says 10 ile ve 1. Basamaktaki 8 says 1 ile arplr. Her basamaktaki
arpm sonucu toplanarak analiz sonlandrlr.

n. basamak ..... 4. basamak 3. basamak 2. basamak 1. basamak

stel deer 10n-1 ........
103
102
101
100
Arlk
10n-1 ........
1000
100
10
1
rnek:

w
.e

Decimal(Onlu) 2784 saysnn analizini yapalm;

2784= 2x10+7x10+8x10+4x10
2784=2x1000+3x100+8x10+4x1
2784=2000+700+80+4
2784=2784
eklinde tanmlayabiliriz.

2.1.1.ONDALIKLI DECMAL(ONLU) SAYILAR

Eer verilen Decimal(Onlu) say ondalkl ise bu durumda normal analiz ilemi devam
eder yalnz ondalkl ifadeyi 0 takip eden negatif saylarla tanmlarz.

SAYISAL ELEKTRONK

Derin

rnek:
568,25 saysnn analizini yapnz.

ri.
co

568,25=5x10+6x10+8x10+2x10- +5x10-
568,25=500+60+8+0,2+0,05
568,25=568,25
eklinde tamamlanabilir.

tla

2.2. BNARY (KLK) SAYI SSTEM

sn
o

Binary (kilik) Say sisteminin taban 2dir.Ve bu sistemde sadece 0 ve 1 rakamlar

kullanlmaktadr. Binary Say sisteminde de Decimal(Onlu) Say sisteminde olduu
gibi her say bulunduu basaman konum arl ile arplr.

em
de
r

Binary(kilik) Say Sisteminde bulunan her 0 veya 1 rakamlar BT (BInary DigiT)

ad ile tanmlanr.Binary(kili) saylar yazlrken en sadaki basamaa en dk
deerlikli bit (Least Significant Bit-LSB),en soldaki basamaa en yksek deerlikli bit
(Most Significant Bit-MSB) ad verilir.
(1000100000101)

MSB

LSB

w
.e

Decimal(Onlu) Sayllar sadece iki rakamdan oluan Binary(kilik) saylarla

tanmlayabilmemiz
Saysal Sistemlerin iki voltaj seviyesini kullanarak farkl
byklkleri tanmlanmasnn anlalmasn salamaktadr.
2.2.1.BNARY SAYILARIN YAZILII VE DECMAL SAYILARA EVRLMES

Binary saylarn yazmnda tabann iki olduu unutulmamaldr. Binary(ikili) saylar

Decimal(Onlu) saylara dntrrken her bir bit basamak arl ile arplp bu
sonularn toplanmas gerekir.
n.basamak
stel deer
2n-1
Arlk
2n-1

4.basamak
23
8

3.basamak
22
4

2.basamak
21
2

1.basamak
20
1

Birka rnekle hem Binary saylarn yazmn ve Decimal(Onlu) saylara dnmn

inceleyelim.
7

SAYISAL ELEKTRONK

Derin

= ( ? )10
= 1 x 23 + 0 x 22 + 1 x 21 + 0 x 20
= 8+0+2+0
= 10

rnek:

tla

(11001)2 = ( ? )10
(11001)2 = 1x 24+1x 23+0x 22+0x 21+1x 20
(11001)2 = 16 + 8 + 0 + 0 + 1
(11001)2 = 25

ri.
co

(1010)2
(1010)2
(1010)2
(1010)2

rnek:

Not:

sn
o

Binary (kilik) saylarn Decimal(Onlu) karlklar bulunurken her basamak kendi

basamak arl ile arplr. arpm sonular toplanarak dnm tamamlanr.
rnek:

em
de
r

Aada verilen Binary(kilik) saylarn Decimal(Onlu) (Onlu ) karlklarn bulunuz.

a-( 101 )2
b-(1101) 2
c-(10011) 2
d-(111) 2
e-(0110) 2
f-(11101) 2

=
=
=
=
=
=

(
(
(
(
(
(

) 10
) 10
) 10
) 10
) 10
) 10

w
.e

2.2.2.ONDALIKLI BNARY SAYILARIN DECMAL SAYILARA DNTRLMES

Ondalkl Binary (ikilik) saylar Decimal (onlu) saylara dntrmek iin izlenilecek yol
arpm iki metodudur. Ondalkl ksma kadar olan ksm normal analiz yntemini
kullanarak dntrrken ondalkl ksmn basamak arl 0 takip eden negatif
saylar olarak belirlenir.
rnek:
( 111,101 )2
( 111,101 )2
( 111,101 )2
( 111,101 )2
( 111,101 )2

=
=
=
=
=

(?)10
1x2+1x2+1x2+1x2+0x2+1x2
1x4+1x2+1x1+1x+0x+1x
4+2+1+0,5+0+0,125
(7,625)10

SAYISAL ELEKTRONK

Derin

rnek:

( 10,01)2
(101,10) 2
(1,1101) 2
(110,11 ) 2
(1001,101) 2
(11,001) 2

=
=
=
=
=
=

(
(
(
(
(
(

) 10
) 10
) 10
) 10
) 10

) 10

tla

abcdef-

ri.
co

Aada verilen Ondalkl Binary (kilik) saylarn Decimal(Onlu) karlklarn bulunuz.

2.2.3.DECMAL SAYILARIN BNARY SAYILARA EVRLMES

rnek:

em
de
r

(33)10 = ( ? )2

sn
o

Decimal(Onlu) saylar Binary(kilik) saylara evirirken Blme-2 metodu kullanlr.

kan sonu tersinden yazlr.

Blnen
332
162
82
42
22
12

Blm
16
8
4
2
1
0

Kalan
1
0
0
0
0
1

LSB

MSB

w
.e

(33)10 = (100001 )2

(100001) 2

SAYISAL ELEKTRONK

Derin

(172)10 = ( ? )2
Kalan
0
0
1
1
1
1
0
1

ri.
co

Blm
86
43
21
10
5
2
1
0

tla

Blnen
1722
862
432
212
102
52
22
12

rnek:

sn
o

(172)10 = (10111100)2 sonucu elde edilir.

Aada Tablo 2.1de 0dan 15e kadar olan Decimal (Onlu) saylarn Binary (kilik)
karlklar verilmitir.

w
.e

em
de
r

Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Binary
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

Tablo 2.1

kili say sistemi, saysal sistemlerin bilgiyi tanmlayabilmesi iin yeterli olmasna
ramen fazla sayda basamak kullanlmas, bu say sistemi ile ilgili ilemlerin ok uzun
srmesi hata olasln beraberinde getirmektedir .

10

SAYISAL ELEKTRONK

Derin

ri.
co

Aada verilen Decimal(Onlu) saylarn Binary (kilik ) karlklarn bulunuz.

a-(13)10
= (
)2
b-(78)10
= (
)2
c-(239)10
= (
)2
d-(256)10
= (
)2
e-(512)10
= (
)2
f-(1971)10
= (
)2

rnek:

tla

2.2.4.ONDALIKLI DECMAL SAYILARIN BNARY SAYILARA

DNTRLMES

sn
o

Ondalkl Decimal(Onlu) Saylarn Binary(kilik) karlklar bulunurken ondalkl ksma

kadar olan blm iin normal evirim yntemi uygulanr. Ondalkl ksm, kesirli ksmn
sfra veya sfra yakn bir deere ulancaya kadar 2 ile arplr.
rnek:

em
de
r

(7,8125)10 = ( ? )2

ondalkl decimal(onluk) saysnn binary(ikilik) karln yaznz.

zm:

w
.e

lk nce tam ksmlar daha sonra ondalkl ksmlar evirelim.

Blm
Kalan
72= 3
1
32= 1
1
(7)10 = ( 111 )2
12= 0
1
0,8125

2
1,625

0, 625

2
1,250

0,250

2
0,500

Yazm sras (0,8125) 10 = ( 0,1101 )2

0,500

2
1,000
1
olarak gsterilebilir.

(7,8125)10=(111,1101) olarak yazlabilir.

11

SAYISAL ELEKTRONK

Derin

ri.
co

Aadaki Ondalkl Decimal saylar Binary Saylara dntrn;

a-(0,125)10
= ( ? )2
b-(11,1451)10 = ( ? )2
c-(125,65)10 = ( ? )2

tla

2.2.5. BNARY SAYI SSTEM ARTMET

2.2.5.1. BNARY SAYILARDA TOPLAMA

rnek:

sn
o

Binary(kilik) say sistemindeki temel toplama kurallar;

0+0
= 0
Elde 0
Toplam 0
0+1
= 1
Elde 0
Toplam 1
1+0
= 1
Elde 0
Toplam 1
1+1
= 10
Elde 1
Toplam 0
1+1+1 = 11
Elde 1 Toplam 1

em
de
r

eklinde belirtilebilir. Binary say sisteminde de iki say toplandnda eer sonu bir
haneye smyorsa bir elde(cary) oluur.
rnek:

Aadaki iki Binary(kilik) Sayy toplaynz.

w
.e

(011)2
+(001)2

zm:

(011)2
+(001)2

Toplama ilemine Decimal(Onluk) Saylarda olduu gibi nce en dk basamaktan

balarz.
1
0
+0
1
Toplam

1
1 1
0 1
0 0
Elde
12

SAYISAL ELEKTRONK
1

oluan elde bir st basamakla

oluan elde bir st basamakla

ri.
co

En sadaki stun 1 + 1 =
toplanr
Ortadaki stn 1 + 1 + 0 =
toplanr
En soldaki stun 1 +0 + 0 =

Derin

Not:

Eer en yksek deerlikli basamaklarn toplamnda bir elde olumu olsayd, bu

toplam sonucunun en yksek deerlikli biti olarak karmza kard.

tla

rnek:

3 b- (100)2
+ 3 + (11)2
6
(111)2

c- (111)2
+ (11)2
(1010)2

em
de
r

a- (11)2
+ (11)2
(110)2

sn
o

Aada verilen toplama ilemlerini gerekletirin.

d- (0110)2
+ (1111)2
(10101)2

c- (11101)2
(1001)2
+ (111)2
(101101)2

rnek:

Aada verilen toplama ilemlerini gerekletirin

a- (101)2
+ ( 11)2
(
)2

b- (110)2
+ (10)2
(
)2

c- (1111)2
+ (111)2
(
)2

d- (1111)2
+ (1111)2
(
)2

c- (10111)2
(1101)2
+ (101)2
(
)2

w
.e

2.2.5.2 BNARY SAYILARDA IKARMA

Binary(kilik) say sistemindeki temel karma kurallar;

0-0 =0
Bor 0
Sonu 0
1-1 = 0
Bor 0
Sonu 0
1-0 = 1
Bor 0
Sonu 1
0-1 = 1
Bor 1
Sonu 1

eklinde belirtilebilir. Binary say sisteminde de kk deerlikli bir basamaktan byk

deerlikli bir basamak karldnda,bir stteki basamaktan bir bor(borrov) alnr ve
karma ilemi tamamlanr.

13

SAYISAL ELEKTRONK

Derin

rnek:
Aada verilen iki Binary(kilik) Sayy karn.

Bir alt basamaa

1 bor verildiinden
(0 0= 0 )

ri.
co

5
- 3
2

Bir st basmaktan bor

alndnda bu stun 10 olur
(10 1 = 1 )

tla

(011)2
- (001)2
(010)2

sn
o

0
1 10 1
-0 1 1
0 1 0
rnek:

em
de
r

Aada verilen karma ilemlerini gerekletirin.

a- (11)2
- (10)2
( 01)2

b- (100)2
- (011)2
(001)2

c- (101)2
- (011)2
(010)2

d- (1010)2
- (0011)2
(0111)2

rnek:

w
.e

Aada verilen karma ilemlerini gerekletirin

b- (110)2
- (10)2
(
)2

c- (1111)2
- (0111)2
(
)2

a- (111)2
- (011)2
(
)2

14

d- (1011)2
+ (1001)2
(
)2

SAYISAL ELEKTRONK

Derin

2.2.5.2.1TAMAMLAYICI (KOMPLEMENTER) ARTMET

ri.
co

Say sistemlerinde direkt karma yaplaca gibi Tamamlayc (Komplementer)

yntemiyle de karma yaplabilir Tamamlayc (Komplementer) yntemiyle karma
ilemi aslnda bir toplama ilemidir. Bu ilemde bir st basamaktan bor alnmaz. Her
say sistemine ilikin iki adet tmleyen (komplementer) bulunabilir. Bunlar; r say
sisteminin tabann gstermek zere
1. r-1. Komplementer
2. r. Komplementer

sn
o

r-1 Tmleyen (komplementer)

tla

olarak gsterilebilir. Taban yerine konduunda bu iki tmleyen (komplementer)

Binary(kilik) saylarda 1. ve 2. Tmleyen (komplementer), Decimal(Onlu) saylarda
9. ve 10. Tmleyen (komplementer) adn alr.

em
de
r

n haneli bir tamsay ksm ve m haneli bir kesiri bulunan r tabannda bir N pozitif
say iin:
r-1. Komplementeri = rn-r-m-N
olur.
r. Tmleyen (komplementer)

n haneli bir tamsay ksm bulunan r tabannda bir N pozitif say iin , N in
r. Komplementeri = rn- N
eklinde bulunur.
Not:

w
.e

Binary saylarda kolay bir yntem olarak 2 ye tmleyen 1e tmleyene 1 eklenerek

elde edilebilir.
2ye tmleyen = 1 e tmleyen+1
Bire-Tmleyenle karma:

Bir Binary(ikilik) saynn 1. Komplementeri basite her bir bitin tersinin

alnmas ile bulunur. ki Binary(kilik) sayy 1.Tmleyen (komplementer) yardm ile
karmak iin;
a) kan saynn 1. Tmleyen (komplementer)i bulunur. 1. Tmleyen
(komplementer) bulunurken kan say ile karlan saynn basamak saysnn
eit olmas gerekir.

15

SAYISAL ELEKTRONK

Derin

b) karlan say ile kan saynn 1. Tmleyen (komplementer)i toplanr.

c) En byk deerlikli basamakta elde 1 oluursa bu ilem sonucunun pozitif

olduu anlamna gelir

ri.
co

d) Doru sonuca ulamak iin elde 1 buradan alnarak en kk deerlikli

basamakla toplanr.

e) Eer elde 1 olumamsa sonu negatiftir doru cevab bulmak iin sonu

tla

terslenerek yazlr.

rnek:

sn
o

Aadaki iki Binary(kilik) sayy 1. Tmleyen (komplementer) yardm karn.

(01100)2

em
de
r

(11001)2 kan saynn

(10011)2
-(10011)2 1.Tmleyen
(komplementer)i
11001
+ 01100
1 00101

Eer elde 1 olumusa sonu pozitiftir ve gerek sonu

eldenin en sadaki basamaa eklenmesi ile bulunur.

1
(00110)2

rnek:

w
.e

Aadaki iki Binary(kilik) sayy 1. Tmleyen (komplementer) yardm karn.

(1001)2
- (1101)2

kan saynn
1.Tmleyen

1001
+ 0010
1011

(1101)2

(0010)2

Eer elde 1 olumamsa sonu negatiftir ve gerek sonu

kan sonucun terslenmesi ile bulunur.

-(0100)2

16

SAYISAL ELEKTRONK

Derin

rnek:

b- (011011)2
- (100111)2

a- ( 10011 )2
- ( 10000)2

ri.
co

Aadaki karma ilemlerini 1. Tmleyen (komplementer) yntemi ile gerekletirin.

c- (10001)
- (111)2

tla

kiye-Tmleyenle karma:

Binary saynn 2. Tmleyen (komplementer)i o saynn 1. Tmleyene (komplementer)

1 eklenerek bulunur.

sn
o

2. Tmleyen (komplementer)= 1. Tmleyen (komplementer)+1

ki Binary sayy 2. Tmleyen (komplementer) yardm ile birbirinden karmak iin;
a) kan saynn 2. Tmleyen (komplementer)i bulunur. kan say ile karlan

em
de
r

saynn basamak saylar eit olmaldr.

b) karlan say ile kan saynn 2. tmleyen (komplementer)i toplanr.

c) Eer toplama ilemi sonucunda en yksek deerlikli basamakta bir elde
olumusa kan sonu pozitiftir, elde atlarak gerek sonuca ulalr.
d) Toplam sonucunda bir elde olumamsa sonu negatiftir. kan sonucun
tersi alndktan sonra 1 eklenerek gerek sonuca ulalr.

rnek:

w
.e

Aadaki iki Binary(kilik) sayy 2. Tmleyen (komplementer) yardm

karn.
(10100)2

1.Tmleyen

-(10011)2 (komplementer)

11001
+ 01101
1 00110

10011

01100

2.Tmleyen

+
1
01101

Eer elde 1 olumusa sonu pozitiftir ve gerek

sonu eldenin atlmas ile bulunur.

(00110)2

17

SAYISAL ELEKTRONK

Derin

(1011)2 1.Komplementeri
- (1111 )2

0000
+
1
0001

2.
Komplementer

ri.
co

1011
+ 0001
1100

1111

rnek:
Aadaki iki Binary(kilik) sayy 2. Tmleyen (komplementer) yardm karn.

Eer elde 1 olumamsa sonu negatiftir ve gerek sonu

kan sonucun tersine 1 eklenmesi ile bulunur.

sn
o

rnek:

tla

0011
+
1
(- 0100)2 olur.

Aadaki karma ilemlerini 2. Tmleyen (komplementer) yntemi ile gerekletirin.

b- (001100)2
- (101000)2

c- (11011)
- (101)2

em
de
r

a- ( 11101 )2
- ( 11010)2

2.2.5.3 BNARY (KLK) SAYILARDA ARPMA

w
.e

Binary(kilik) Saylarla arpma ilemi Decimal(Onluk) say sisteminin ayns olup temel
arpma kurallar aadaki gibidir.
0x0=0
0x1=0
1x0=0
1x1=1
rnek:

Aadaki iki Binary(kilik) Sayynn arpmn hesaplaynz.

(11)2
x (11)2

3
x 3
9

arpma ilemi Decimal saylardaki gibi gerekleir.

18

1
x
1
1
+ 1 1
1 0 0

1
1
1
1

SAYISAL ELEKTRONK

Derin

rnek:
Aada verilen arpma ilemlerini gerekletirin.
b- (100)2
x (011)2
(1100)2

c- (101)2
x (011)2
(1111)2

(1010)2
x (1001)2
(1011010)2

tla

rnek:

d-

ri.
co

a- (11)2
x (10)2
(11 0)2

Aada verilen arpma ilemlerini gerekletirin

b- (110)2
x (110)2
(
)2

c- (1111)2
x (111)2
(

d- (1011)2
x (1001)2
)2 (

sn
o

a- (111)2
x (101)2
(
)2

)2

em
de
r

2.2.5.4 BNARY (KLK) SAYILARDA BLME

Binary(kilik) Saylarda kullanlan temel blme kurallar aadaki gibidir. Binary(kilik)

Saylardaki blme ilemi Decimal (Onluk) Say sisteminin aynsdr.
00=0
01=0
1 0= 0
1 1= 1

w
.e

rnek:

Aadaki Blme ilemini gerekletirin.

(1100)2 (100)2
1100 100

-100
0100
- 100
00

11

4
12
- 12 3
00

19

SAYISAL ELEKTRONK

Derin

2.3. OCTAL (SEKZL) SAYI SSTEM

ri.
co

Aada verilen blme ilemlerini gerekletirin.

a- (110)2 (11)2
b- (110)2 (10)2
c- (1101)2 (1010)2

rnek:

sn
o

tla

Saysal Sistemler hernekadar ikilik say sistemini kullansalar da bir tasarmc iin
Binary (kilik) saylarla ilem yapmak zahmetli bir ilem olmas nedeniyle farkl say
sistemlerinin kullanm tasarmclar arasnda yaygnlamtr. Kullanlan bu say
sistemlerinden Octal (Sekizli) Say sisteminin taban sekiz olup 0,1,2,3,4,5,6,7
rakamlar bu say sisteminde kullanlr.
2.3.1. OCTAL(SEKZL) SAYILARIN YAZILII VE DECMAL(ONLU) SAYILARA
EVRLMES

em
de
r

Octal(Sekizli) saylar Decimal(Onlu) saylara evirmek iin her say bulunduu

basaman konum arl ile arplr.Bu arpm sonular toplanarak sonu elde edilir.
n.basamak
stel deer
8n-1
Arlk
8n-1

4.basamak
83
512

3.basamak
82
64

2.basamak
81
8

1.basamak
80
8

rnek:

w
.e

( 47 )8 = (?)10
( 47 )8 =
( 47 )8 =
( 47 )8 =
( 47 )8 =

dnmn gerekletirin?
4x8+7x8
4x8+7x1
32+7
(39)10

rnek:

Aada verilen Octal(Sekizli) saylarn Decimal(Onluk) karlklarn bulunuz.

a-(13)8
= (
)10
b-(78)8
= (
) 10
c-(139)8
= (
) 10
d-(512)8
= (
) 10
e-(1971)8
= (
) 10

20

SAYISAL ELEKTRONK

Derin

2.3.2.ONDALIKLI OCTAL(SEKZL) SAYILARIN DECMAL(ONLUK) SAYILARA

EVRLMES

ri.
co

Ondalkl Octal(Sekizli) saylar Decimal (onluk) saylara dntrmek iin izlenilecek

yol arpm 8 metodudur. Ondalkl ksma kadar olan ksm normal analiz yntemini
kullanarak dntrrken ondalkl ksmn basamak arl 0 takip eden negatif
saylar olarak belirlenir.
rnek:

sn
o

tla

( 153,51 )8 = (?)10 dnmn gerekletirin?

( 153,51 )8 =1x8+5x8+3x8+5x8+1x8
( 153,51 )8 = 1x64+5x8+3x1+5x0,125+1x0,0156
( 153,51 )8 = 64+40+3+0,625+0,0156
( 153,51 )8 =(103,6406)10
rnek:

em
de
r

Aada verilen Ondalkl Octal(Sekizli) saylarn Decimal(Onluk) karlklarn

bulunuz.
a-(19,25)8 = (
b-(137,45) 8 = (

)10
)10

2.3.3.DECMAL(ONLU) SAYILARIN OCTAL(SEKZL) SAYILARA EVRLMES

w
.e

Decimal(Onluk) sistemden Octal(Sekizli) sisteme dnm Blme-8 metodu ile

yaplr. kan sonu tersinden yazlr.
rnek:

(247)10

= ( ? )8

Blnen

Blm

Kalan

2478
308
38

30
3
0

7
6
3

LSB
MSB

21

(367) 8

SAYISAL ELEKTRONK

Derin

Aada verilen Decimal(Onluk) saylarn Octal(Sekizli) karlklarn bulunuz.

=
=
=
=
=

(
(
(
(
(

)8
)8
)8
)8
)8

ri.
co

a-(13)10
b-(78)10
c-(239)10
d-(512)10
e-(1971)10

rnek:

tla

2.3.4.ONDALIKLI DECMAL(ONLU) SAYILARIN OCTAL(SEKZL) SAYILARA

EVRLMES

sn
o

Ondalkl Decimal(Onlu) Saylar Octal(Sekizli) saylara dntrrken ondalkl ksma

kadar olan blm iin normal evirim yntemi uygulanr. Ondalkl ksm ise 8 ile
arplr. Bu ilem kesirli ksm sfra veya yakn bir deere ulancaya kadar devam
eder.

em
de
r

rnek:

(153,513)10 = ( ? )8

lk nce tam ksmlar daha sonra ondalkl ksmlar evirelim.

Blm

Kalan

1538
198
38

19
2
0

1
3
2

w
.e

Blnen

0,513

8
4,104

0,104

8
0,832
0

LSB
MSB

(231) 8

0, 832

8
6,656
6

0,656

8
5,248
5

(0,513) 10 = ( 0,40651 )2 olarak gsterilebilir.

(153,513)10 = ( 231,40651 )2

22

0,248

8
1,984
1

SAYISAL ELEKTRONK

Derin

rnek:
Aada verilen Ondalkl Decimal(Onluk) saylarn Octal(Sekizli) karlklarn
bulunuz.
= (
= (

)8
)8

ri.
co

a-(13,132)10
b-(1971,56)10

tla

2.3.5.BNARY(KLK) SAYILARIN OCTAL(SEKZL) SAYILARA EVRLMES

rnek:
(101110011)2= ( ? )8

sn
o

Binary(kilik) saylar Octal(Sekizli) saylara dntrrken,Binary say sadan

balayarak sola doru erli gruplara ayrlr. Her grubun Octal karl bulunarak
evirme ilemi tamamlanm olur.

em
de
r

lknce Binary say sadan sola doru erli gruplara ayrlr:

101

110

011

5
6
3
Bu erli gruplarn Octal Karlklar yazlarak ilem tamamlanr.
(101110011)2= ( 563 )8

w
.e

Not: erli gruplandrmay salamak iin en sola gerektii kadar 0 ilave edilir.

rnek:
(10110)2= ( ? )8
En sola eklenen
Sfr l grup
Olumasn salar

010

110

(10110)2= ( 26 )8 dnm salanr.

23

SAYISAL ELEKTRONK

Derin

Tam ve kesirli ksm olan bir Binary say halinde tam ksm iin,virglden balayarak
sola doru, kesirli ksm iinse virglden balayarak saa doru erli gruplar
hazrlanr.

ri.
co

rnek:
(010111,101001)2= ( ? )8

111

101

001

sn
o

010

tla

Tam ksm sadan sola doru, ondalkl ksm soldan saa doru erli
gruplara ayralm

(010111,101001)2= ( 27,51 )8

em
de
r

rnek:

Aadaki Binary(kilik) Octal Dnmlerini gerekletirin

=
=
=
=
=

(
(
(
(
(

w
.e

a-(11)2
b-(11011)2
c-(101111)2
d-(111,11)2
e-(1110,101)2

)8
)8
)8
)8
)8

2.3.6. OCTAL(SEKZL) SAYILARIN BNARY(KLK) SAYILARA EVRLMES

Octal (Sekizli) saylar Binary(kilik) saylara ; her Octal (Sekizli) saynn bitlik
Binary (kilik) karl yazlmas ile evirim gerekletirilir.

24

SAYISAL ELEKTRONK

Derin

rnek:
( 237)8 =(?)2

010

011

111

tla

ri.
co

Her Octal Sayy bitlik Binary karlklar ile ifade edelim.

( 237)8 =(010011111)2 eklinde bulunur.

sn
o

Aada Tablo 2.3de 0dan 15e kadar olan Decimal(Onlu) ve Binary(kilik) saylarn
Octal (Sekizlik) karlklar verilmitir.
Binary
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

Tablo2.2

w
.e

em
de
r

Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

25

Octal
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17

SAYISAL ELEKTRONK

Derin

rnek:

a-(16)8
b-(110)8
c-(1763)8
d-(37618)8

=
=
=
=

(
(
(
(

)8
)8
)8
)8

tla

2.3.7. OCTAL (SEKZL) SAYI SSTEM ARTMET

ri.
co

Aadaki Binary(kilik) Octal Dnmlerini gerekletirin

2.3.7.1. OCTAL (SEKZL) SAYILARDA TOPLAMA

sn
o

Decimal say sistemindeki btn toplama kurallar Octal say sisteminde de geerlidir.
rnek:

em
de
r

Aada verilen toplama ilemlerini gerekletirin.

a- (263)8
+ (157)8
(442)2

lemin
yapl

1. Haneler
2. Haneler
3. Haneler

3+7=2
Elde 1
Elde1+6+5=4 Elde 1
Elde1+2+1=4

Bu aritmetik ilemi ,sekizli sayy

bilinen bir say sistemine dntrerek
gerekletirebiliriz. Aada Octal saynn Binary karlklar yazlarak Aritmetik ilem
geekletirilmitir.
(2 6 3)8

110 011 001

w
.e

010

(010110011)2
+ (001101111)2
(100100010)2

101 111

rnek:

Aada verilen toplama ilemlerini gerekletirin

(1 5 7)8

a- (17)8
+ (33)8
(
)8

b- (260)8
+ (21)8
(
)8

26

c- (1736)8
+ (345)8
(
)8

100 100
4

010
2

SAYISAL ELEKTRONK

Derin

2.3.7.2 OCTAL (SEKZL) SAYILARDA IKARMA

Decimal say sistemindeki btn karma kurallar Octal say sisteminde geerlidir.

ri.
co

rnek:
Aada verilen karma ilemini gerekletirin.
lemin
yapl

1. Haneler
2. Haneler
3. Haneler

rnek:

b- (1347)8
-(1274)8
(
)8

c- (2642)8
- (6114)8
(
)8

em
de
r

a- (57)8
- (43)8
(
)8

sn
o

Aada verilen karma ilemlerini gerekletirin

4 -2=2
(Bor8+1)-5=4
Kalan4 -4=0

tla

a- (514)8
- (452)8
( 042)8

2.4.HEXADECIMAL (ONALTILI) SAYI SSTEM

w
.e

Hexadecimal (Onaltlk) say sisteminin taban 16 olup,0-9a kadar rakamlar ve A-F ye

kadar harfler bu say sisteminde tanmldr. Bu say sisteminde rakamlar bu
sembollerin yan yana yazlmasndan elde edilir. Hanelerin basamak arlklar sadan
sola doru 16nn artan kuvvetleri belirtilir. Aadaki tablo 0-15 aras Decimal(Onlu)
saylarn Hexadecimal karlklarn vermektedir.

Decimal
0
1
2
3
4
5
6
7

Hexadecimal
0
1
2
3
4
5
6
7

Decimal
8
9
10
11
12
13
14
15

Tablo 2.4

27

Hexadecimal
8
9
A
B
C
D
E
F

SAYISAL ELEKTRONK

Derin

2.4.1.HEXADECMAL (ONALTILIK) SAYILARIN YAZILII VE DECMAL(ONLU)

SAYILARA EVRLMES

ri.
co

Hexadecimal (Onaltlk) saylar Decimal(Onlu) saylara evirmek iin her say

bulunduu basaman konum arl ile arplr.Bu arpm sonular toplanarak
sonu elde edilir.
n.basamak .....
3.basamak 2.basamak 1.basamak
n-1
stel deer 16
........ 162
161
160
Arlk
16n-1
........ 256
16
1

tla

rnek:

sn
o

( 39 )16 = (?)10 dnmn gerekletiriniz.

( 39 )16 = 3x16+9x16
( 39 )16 = 48+9
( 39 )16 = (57)10

em
de
r

rnek:

( 1A3 )16 = (?)10

dnmn gerekletirin?

( 1A3 )16 = 1x16+Ax16+3x16

A=10 ise

( 1A3 )16 = 1x256+10x16+3x1

( 1A3 )16 = 256+160+3
( 1A3 )16 = (419)10

w
.e

rnek:

Aada verilen
bulunuz.
=
=
=
=

(
(
(
(

)10
) 10
) 10
) 10

a-(13)16
b-(B8)16
c-(1C9)16
d-(ABF)16

Hexadecimal(Onaltlk)

28

saylarn

Decimal(Onluk)

karlklarn

SAYISAL ELEKTRONK

Derin

2.5.2.ONDALIKLI HEXADECMAL(ONALTILIK) SAYILARIN DECMAL(ONLUK)

SAYILARA EVRLMES

rnek:

tla

= (?)10 dnmn gerekletirin?

= Ax16+3x16
= 10x1+3x0,0625
= 10+0,1875
= (10,1875)10

sn
o

( A,3 )16
( A,3 )16
( A,3 )16
( A,3 )16
( A,3 )16

ri.
co

Ondalkl Hexadecimal(Onaltlk) saylar Decimal (onluk) saylara dntrmek iin

izlenilecek yol arpm 16 metodudur. Ondalkl ksma kadar olan blm normal analiz
yntemini kullanarak dntrlrken ondalkl ksmn basamak arl 0 takip eden
negatif saylar olarak belirlenir.

2.5.3.DECMAL(ONLU) SAYILARIN HEXADECMAL(ONALTILIK) SAYILARA

EVRLMES

em
de
r

Decimal(Onlu) sistemden Hexadecimal(Onaltlk) sisteme dnm Blme-16

metodu ile yaplr. kan sonu tersinden yazlr.
rnek:

(1357) 10 = (?) 16
Blm

Kalan

135716
8416
516

84
5
0

13(D)
4
5

w
.e

Blnen

LSB

MSB

(54D) 16

(1357) 10 = (54D) 16

rnek:

Aada
bulunuz.
a-(13)10
=
b-(78)10
=
c-(239)10
=
d-(1512)10 =

verilen Decimal(Onluk) saylarn Hexadecimal(Onaltlk) karlklarn

(
(
(
(

)16
)16
)16
)16
29

SAYISAL ELEKTRONK

Derin

2.5.4.ONDALIKLI DECMAL(ONLU) SAYILARIN HEXADECMAL(ONALTILIK)

SAYILARA EVRLMES

ri.
co

Ondalkl Decimal(Onlu) Saylar Hexadecimal(Onaltlk) saylara dntrrken

ondalkl ksma kadar olan blm iin normal evirim yntemi uygulanr. Ondalkl ksm
ise 16 ile arplr. Bu ilem kesirli ksm sfra veya sfra en yakn deere ulancaya
kadar devam eder.
rnek:

Blm

Kalan

2516
116

1
0

9
1

(19) 16

(0,125)10 = (0,2 )16

(25,125)10 = ( 19,2 )16 olarak yazlr.

em
de
r

0,125

16
2,00

LSB
MSB

sn
o

Blnen

tla

(25,125)10 = ( ? )16
lk nce tam ksmlar daha sonra ondalkl ksmlar evirelim.

2.5.5.BNARY(KLK) SAYILARIN HEXADECMAL(ONALTILIK) SAYILARA

EVRLMES

w
.e

Binary(kilik) saylar Hexadecimal(Onaltlk) saylara dntrrken,Binary say

sadan balayarak sola doru drderli gruplara ayrlr. Her grubun Hexadecimal
karl bulunarak evirme ilemi tamamlanm olur.

rnek:

(100111000011)2= ( ? )16
lknce Binary say sadan sola doru drderli gruplara ayrlr:
1001

1100

0011

9
C
3
Bu drderli gruplarn Hexadecimal karlklar yazlarak ilem tamamlanr.
(100111000011)2= ( 9C3 )16

30

SAYISAL ELEKTRONK

Derin

Not:Drderli gruplandrmay salamak iin en sola gerektii kadar 0 ilave edilir.

(101110)2= ( ? )16
En sola eklenen
0010
ki sfr drtl
Grup olumasn salar

1110

tla

2
E
(10110)2= ( 2E )16 dnm salanr.

ri.
co

rnek:

sn
o

Tam ve kesirli ksm olan bir Binary say halinde tam ksm iin,virglden balayarak
sola doru, kesirli ksm iinse virglden balayarak saa doru drderli gruplar
hazrlanr.
rnek:

em
de
r

(10110111,101001)2= ( ? )16
Tam ksm sadan sola doru, ondalkl ksm soldan saa doru drderli
gruplara ayralm
1011

0111

1010

0100

w
.e

(10110111,101001)2= ( B7,A4 )16

Aadaki Binary(kilik) Hexadecimal(Onaltlk) Dnmlerini gerekletirin

a-(17)2
= (
)16
b-(101111)2 = (
)16
c-(1110,101)2
= (
)16

rnek:

31

SAYISAL ELEKTRONK

Derin

2.5.6. HEXADECMAL(ONALTILI) SAYILARIN BNARY(KLK) SAYILARA

EVRLMES

ri.
co

Hexadecimal (Onaltl) saylar Binary(kilik) saylara ; her Hexadecimal (Onaltl)

(Sekizli) saynn drt bitlik Binary (kilik) karl yazlmas ile evirim gerekletirilir.
rnek:

1111

0111

sn
o

tla

( F7C)16 =(?)2
Her Hexadecimal Sayy drt bitlik Binary karlklar ile ifade edelim.

1100

( F7C)16 =(111101111100)2 eklinde bulunur.

em
de
r

rnek:

Aadaki Hexadecimal(Onaltl) Binary(kilik) Dnmlerini gerekletirin

a-(16)16
= (
)2
b-(CB1)16
= (
)2
c-(1763)16 = (
)2
d-(FA18)16 = (
)2

w
.e

Aada Tablo 2.5de 0dan 15e kadar olan Decimal(Onlu) ve Binary(kilik) ,

Octal(Sekizlik) saylarn Hexadecimal(Onaltlk) karlklar verilmitir.

32

Hexadecimal
0
1
2
3
4
5
6
7
8
9
A
B
C
D
E
F

ri.
co

Octal
0
1
2
3
4
5
6
7
10
11
12
13
14
15
16
17

tla

Binary
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

sn
o

Decimal
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

Derin

SAYISAL ELEKTRONK

Tablo 2.5

em
de
r

2.5.7. HEXADECMAL (ONALTILIK) SAYI SSTEM ARTMET

2.5.7.1HEXADECMAL (ONALTILIK) SAYILARDA TOPLAMA
Hexadecimal saylarla iki ekilde toplama ilemini gerekletirebiliriz.Birinci yntem
saynn direk toplanmas, dier bir yntem ise Hexadecimal saynn herhangi bir say
sistemine dntrlerekmeden toplama ileminin gerekletirilmesi. Aadaki
rnekte her iki ekilde gsterilmektedir.
rnek:

w
.e

Aada verilen toplama ilemlerini gerekletirin.

lemin
yapl

1. Haneler
2. Haneler
3. Haneler

3+7=10(A)
1+F=0
Elde 1
Elde1+A+1=C

a- (A17)16
+ (1F3)16
(C0A)16

Hexadecimal saylarda ikili saylara evrilerek toplama ilemi gerekletirilebilir.

rnek:
Aadaki iki Hexadecimal sayy ikilik saylara evirerek toplayn.
(56B)16
(9E5)16
+ (47A)
16
33

SAYISAL ELEKTRONK

Derin

(47A)16

(010101101011) 2
+(010001111010) 2
(10011100101) 2

0101 0110 1011 0100 0111 1010

(56B)16
+ (47A)16
(9E5)16
c- (7FFF)16
+
(7FF)16
(
)16

d- (6734)16
+ (A7C9)16
(
)16

tla

b- (DEB0)16
+ (1C0)16
(
)16

sn
o

a- (2101)16
+ (CE)16
(
)16

(100111100101) 2

ri.
co

(56B)16

rnek: Aada verilen toplama ilemlerini gerekletirin

2.5.7.2 HEXADECMAL (ONALTILIK) SAYILARDA IKARMA

em
de
r

Temel karma kurallar geerli olmak zere Hexadecimal (Onaltlk) Saylarla karma
ilemi yaparken saylarn direk karlmas, Tmleyen aritmetii gibi yntemler
izlenebilecei gibi bilinen bir say sistemine dnm gerekletirerek bu say
sisteminde karma ilemi yaplabilir.
rnek:

Aada verilen karma ilemini gerekletirin.

zm:

w
.e

Hexadecimal B yerine
Hexadecimal A yerine
11 saysn yazarz.
10 saysn yazarz
lemin 1. Haneler
11 -10=1
a- (56B)16
- (47A)16
yapl 2. Haneler (Bor16+6)-7=15(F)
( 0F1)16
3. Haneler Kalan4 -4=0

Hexadecimal saylarda ikilik saylara evrilerek karma ilemi gerekletirilebilir

34

SAYISAL ELEKTRONK

Derin

Tmleyen (komplementer) (Tmleyen) Yntemi le Hexadecimal Saylarn

karlmas

ri.
co

Hexadecimal saylar 15. ve 16. olmak zere iki adet tmleyen (komplementer)e
sahiptir. Bu iki Tmleyen (komplementer) yardm ile karma ilemi gerekletirmek
iin ;
1) Hexadecimal Saynn 15. Tmleyen (komplementer)i her basaman F
saysndan karlmas ile bulunur.

(komplementer)e 1 eklenerek bulunur.

15. Tmleyen

tla

2) Hexadecimal Saynn 16. Tmleyen (komplementer)i

rnek:

sn
o

eklinde Hexadecimal saylarn Komplementeleri bulunur.

Aada verilen Hexadecimal saynn 15. Tmleyen (komplementer)ini bulunuz.

Saynn
15.Komplementeri

em
de
r

(C51)16

F F F
-C 5 1
(3 A E)16

rnek:

Aada verilen Hexadecimal saynn 16. Komplementerini bulunuz.

Saynn
15.Komplementeri

F F F
-1 B 3
(E 4 C)16

E4C
+
1
(E 4 D)16

w
.e

(1B3)16

Hexadecimal (Onaltlk) saylar Tmleyen yardmyla karmak iin;

1) kan saynn 15. veya 16. Tmleyen (komplementer)i bulunur.

2) Ana say ile kan saynn15. veya 16. Tmleyen (komplementer)i toplanr.
3) Toplam sonunda bir elde olumusa sonu pozitiftir;
a) lem 15. Tmleyen (komplementer) yardm ile yaplyorsa oluan elde en

sadaki basamak ile toplanarak gerek sonuca ulalr.

b) lem 16. Tmleyen (komplementer) yardm ile yaplyorsa oluan bu elde
dikkate alnmaz.
35

SAYISAL ELEKTRONK

Derin

4- Toplam sonunda bir elde olumamsa sonu negatiftir;

a) lem 15. Tmleyen (komplementer) yardm ile yaplyorsa gerek sonu
toplam sonucunun 15. Tmleyen (komplementer)idir.
toplam sonucunun 16. Tmleyen (komplementer)dir.

tla

rnek:

ri.
co

b) lem 16. Tmleyen (komplementer) yardm ile yaplyorsa gerek sonu

sn
o

Aada verilen Hexadecimal (0naltlk) saylar tmleyen(komplementer) yardmyla

karn.
(784)16
- (62A)16
(
)16
zm:

em
de
r

Bu ilem iin ncelikle hangi tmleyen (komplementeri) kullanacamza karar

vermeliyiz.Bu ilem iin 15. tmleyen (komplementeri) kullanalm
(62A)16

Saynn
15.Komplementeri

F F F
-6 2 A
(9 D 5)16

Bir sonraki ilem olarak ana say ile kan saynn 15. tmleyeni
(komplementer) ile toplayalm.
lemin
yapl

w
.e

784
+ 9D5
11 59

1. Haneler
2. Haneler
3. Haneler

5+4=9
8+D=5
1+7+9=1

Elde 1
Elde 1

Oluan bu elde sonucu pozitif olduunu gsterir.15. tmleyen

(komplementer) kullandmzdan gerek sonu toplam sonucuna bu
eldenin eklenmesi ile bulunur.
159
+ 1
(15A)16

Elde toplam sonucuna eklenir

36

SAYISAL ELEKTRONK

Derin

2.6.KODLAR VE KODLAMA

2.6.1SAYISAL KODLAR

tla

saysal ve alfanmerik olmak zere iki temel trde

sn
o

Kodlar kendi arasnda

incelenebilir.

ri.
co

Saysal sistemler iin oluturulmu birok farkl kod vardr ve her biri tasarlanm
olduklar iler iin en ideal zmleri sunmaktadrlar. Temel olarak kodlama iki kme
arasnda karl tanmlanm temel kurallar dizini olarak tanmlanr. Saysal
sistemlerin ikili mantk seviyesi ile tanmlanmalar saysal tasarmclarn Binary say
sistemini ve aritmetiini bilmelerini zorunlu hale getirmitir. Ancak her uygulama iin
Binary Saylarla almak fazla basamak says, uzun ilemler ve yksek hata
olasln ortaya karmtr. Bu nedenle kodlar saysal tasarmclara daha kolay ve
kullanl zmler sunmaktadrlar.

Yalnzca Saysal karakterler iin tanml olan kodlara

verilebilir.Temel saysal kodlar aada anlatlmaktadr.

saysal

kodlar

ad

em
de
r

2.6.1.1.BCD KODU (BNARY CODED DECMAL CODE)

BCD kodlamada Decimal( Onlu ) say sistemindeki her bir basamak kodlamadaki
basamak arl yardm ile drt bitlik karlklar yazlarak bulunur. Aada en ok
kullanlan BCD kodlar anlatlmtr.
2.6.1.1.A 8421 BCD KODU

w
.e

Adndan anlalabilecei gibi bu kodlamada en yksek basamak arl (23) 8,

nc basamak (22) 4, ikinci basamak (21) 2 ve en dk basamak arl (20) 1
olarak belirlenmitir. Buna gre her bir Decimal Saynn drt bitlik karl yazlarak
kodlama tamamlanr.

Aadaki Tablo 2.6da Decimal rakamlarn 8-4-2-1 BCD Kod karl verilmitir.

37

Derin

ri.
co

8421
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001

tla

Decimal
0
1
2
3
4
5
6
7
8
9

SAYISAL ELEKTRONK

Tablo 2.6

sn
o

rnek:

Aada verilen Decimal saynn 8421 BCD kod karln bulun

(19)10 = ( )8421

em
de
r

Dntrme ilemi her bir Decimal rakamn drt bitlik 8421 BCD karl yazlarak
bulunur;
1
9
(19)10 = (00011001)8421
0001
1001
rnek:

w
.e

Aada verilen Decimal saylarn 8421 BCD kod karlklarn bulunuz.

a- (23,4)10 = (
)8421
b- (79)10
=(
)8421
c- (158)10
=(
)8421
d-(6231)10 =(
)8421

2.6.1.1.B 84-2-1 BCD KODU

Bu kodlama temelinde 8421 BCD koduna benzemekle beraber basamak arlklarnn

bir blmn negatiftir. En yksek basamak arl (23) 8, nc basamak (22) 4,
ikinci basamak (-21) -2 ve en dk basamak arl (-20) -1 olarak belirlenmitir.
Buna gre her bir Decimal Saynn drt bitlik karl yazlarak kodlama tamamlanr.

38

SAYISAL ELEKTRONK

Derin

sn
o

Tablo 2.7

ri.
co

84-2-1
0000
0111
0110
0101
0100
1011
1010
1001
1000
1111

tla

Decimal
0
1
2
3
4
5
6
7
8
9

Aadaki tabloda Decimal rakamlarn 84-2-1 BCD Kod karl verilmitir.

rnek:

Aada verilen Decimal saynn 84-2-1 BCD kod karln bulun

(275)10 = ( )84-2-1

em
de
r

zm:

Dntrme ilemi her bir Decimal rakamn drt bitlik 84-2-1 BCD karl yazlarak
bulunur;
2
7
5
0110

1001

1011

(275)10 = (011010011011)84-2-1

w
.e

rnek:

a- (19,7)10
b- (57)10
c- (618)10
d-(4239)10

=(
=(
=(
=(

)84-2-1
)84-2-1
)84-2-1
)84-2-1

Aada verilen Decimal saylarn 84-2-1 BCD kod karlklarn bulunuz.

39

SAYISAL ELEKTRONK

Derin

2.6.1.1.B 2421 BCD KODU

tla

2421
0000
0001
0010
0011
0100
1011
1100
1101
1110
1111

sn
o

Decimal
0
1
2
3
4
5
6
7
8
9
Tablo 2.8

ri.
co

Bu kodlamada basamak arlklar en yksek basamak arl (21) 2, nc

basamak (22) 4, ikinci basamak (21) 2 ve en dk basamak arl (20) 1 olarak
belirlenmitir. Decimal Saynn bu basamak arlklarna gre drt bitlik karl
yazlarak kodlama tamamlanr. Aada Tablo 2.8de Decimal rakamlarn 2421 BCD
Kod karl verilmitir.

em
de
r

rnek:

Aada verilen Decimal saynn 2421 BCD kod karln bulun

(49)10 = ( )2421

Dntrme ilemi her bir Decimal rakamn drt bitlik 2421 BCD karl yazlarak
bulunur;
4
9

w
.e

0100

1111

(49)10 = (01001111)2421

rnek:

Aada verilen Decimal saylarn 8421 BCD kod karlklarn bulunuz.

a- (15)10
=(
)2421
b- (43)10
=(
)2421
c- (918)10
=(
)2421
d-(7319)10 =(
)2421

40

SAYISAL ELEKTRONK

Derin

2.6.1.2.ARTIK-3 (EXCESS-3) KODU

tla

Xs-3
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100

sn
o

Decimal 8421
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
Tablo 2.9

ri.
co

Decimal saylarn 8421 BCD kod karlklarna 3(0011) eklenerek elde edilir. Bu
kodlama baz aritmetik ilemlerde kolaylk salamasna ramen tmleyen almadaki
glkleri kullanmda azalamaya yol amtr.Aada Tablo 2.9da Decimal
rakamlarn Artk-3 kod karlklar verilmitir.

em
de
r

rnek:

Aadaki Decimal saylar Artk-3 koduna dntrn.

a-(5)10 = ( )Xs-3
5
+ 3
8

0101
+0011
0100

(5)10 = (0100)Xs-3

w
.e

rnek:

Aada verilen Decimal saylarn Artk-3 kod karlklarn bulunuz.

a- (11,4)10 = (
)Xs-3
b- (36)10
=(
)Xs-3
c- (721)10
=(
)Xs-3
d-(3315)10 =(
)Xs-3

41

SAYISAL ELEKTRONK

Derin

2.6.1.3.GRAY KODU

ri.
co

Yansmal kodlar adyla anlan Gray kodunda saylar arasndaki geite sadece bir bit
deiir. Bu kodlamann basamak arl olmadndan aritmetik ilemlerde
kullanlmas mmkn deildir. Ancak hatay azaltndan zellikle Analog-Saysal
dntrclerde, bilgisayar kontroll cihazlarda olduka tercih edilen bir kodlamadr.
2.6.1.3.1 BNARY(KLK) SAYILARIN GRAY KODUNA DNTRLMES

En yksek deerlikli (MSB) bit aa indirilir .

Her bit solundaki bitle elde dikkate alnmakszn toplanr.
Bu ilem en dk deerlikli (LSB) bite kadar devam eder.
Elde edilen say, Binary saynn Gray kod karldr.

sn
o

a)
b)
c)
d)

tla

Binay(kilik) saylar Gray Koduna dntrrken;

Not Decimal Saylarn Gray koduna dntrlmesi istenirse

ncelikle Binary karl bulunur.

em
de
r

rnek:

Decimal Saynn

Aadaki Decimal saylar Gray koduna dntrn.

zm:

(45)10 = ( )GRAY saysnn Binary karl

(45)10 = (101101)2 olacaktr.

w
.e

I.Adm
oluturur.

II.Adm
toplanr

En yksek deerlikli bit MSB Gray Kodunun 1. basaman

Binary
Gray

En yksek deerlikli bit sandaki bitle elde dikkate alnmakszn

1

+ 0

Binary
Gray

42

Derin

III. Adm toplama ilemi bir sonraki bitler iin devam eder
1
0 + 1
1
0
1
Binary
1

Gray

ri.
co

SAYISAL ELEKTRONK

tla

IV. Adm toplama ilemi bir sonraki bitler iin devam eder
1
0
1 + 1
0
1
Binary
0

Gray

em
de
r

sn
o

V. Adm toplama ilemi bir sonraki bitler iin devam eder

1
0
1
1 + 0
1
Binary
Gray

VI. Adm toplama ilemi en dk deerlikli bite kadar devam eder

1
0
1
1
0 + 1
Binary
1

Dnm ilemi tamamlanm oldu

w
.e

(45)10 = (111011)GRAY

Aadaki saylarn Gray karlklarn bulunuz

a- (31)10
=(
)GRAY
b- (456)10
=(
)GRAY
c- (1001011)2= (
)GRAY

rnek:

43

Gray

SAYISAL ELEKTRONK

Derin

2.6.1.3.2 GRAY KODLU SAYILARIN BNAY(KLK) SAYILARA

DNTRLMES
Gray Kodlu Saylar Binay(kilik) Saylara dntrrken;

toplanr.
b) Toplam

sonucu

ile

bir

sonraki

alnmakszn toplanr.

ri.
co

a) En soldaki bit bir sonraki basamaktaki say elde dikkate alnmakszn

basamaktaki

say elde

dikkate

tla

c) Bu ileme en sadaki basamaa kadar devam edilir.

rnek:

sn
o

Aadaki Decimal saylar Gray koduna dntrn.

a-(11011)GRAY = ( )10

em
de
r

I.Adm En soldaki basamak Binary saynn en yksek deerlikli bitini ( MSB)

oluturur.
1
1
0
1
1
Gray
1

Binary

II.Adm En soldaki basamak bir sonraki bitle elde dikkate alnmakszn toplanr
1
1
0
1
1
Gray
+

w
.e

Binary

III.Adm Toplam sonucu bir sonraki bitle elde dikkate alnmakszn toplanr
1
1
0
1
1
Gray
+
0

Binary

IV.Adm Toplam sonucu bir sonraki bitle elde dikkate alnmakszn toplanr
1
1
0
1
1
Gray
+
1

Binary

44

Derin

IV.Adm lem en son basamaa kadar devam eder.

1
1
0
1
1
Gray
+
0

Binary

ri.
co

SAYISAL ELEKTRONK

(11011)GRAY = (10010 )2
(11011)GRAY = (18)10

tla

rnek:

sn
o

Aadaki Gray kodlu saylarn karlklarn bulunuz

=(
)2
a- (1101)GRAY
b- (1110110)GRAY = (
)10
c- (101011011)GRAY = (
)10

Aada Tablo 2.10 da Decimal rakamlarn Gray Kod karl verilmitir

w
.e

em
de
r

Decimal Binary
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
Tablo 2.10

2.6.1.4.Parity Kodu (Hata Tesbit Kodu)

Saysal sistemler birbirleri ile haberleirken bilginin deimesi olduka sklkla
karlalan bir konudur. Bilgi deiimlerini kontrol edebilmek ve gnderilen bilginin
doruluunu kontrol etmek amac ile Parity Kodu (Hata Tesbit ) kodlar ortaya
kmtr.

Gray
0000
0001
0011
0010
0110
0111
0101
0100
1100
1101

45

SAYISAL ELEKTRONK

Derin

Tek Elik Biti ift Elik Biti

tla

1
0
0
1
0
1
1
0
0
1
0
0
1
0
0
1

sn
o

Gnderilecek
Bilgi
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

em
de
r

Decimal
Say
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

ri.
co

Veriye zel bir bit ekleme yntemi ile veri tmletirme salanabilir. Fazladan eklenen
elik biti (parity bit)i verilen kod kelimesindeki hatann bulunmasn salayacaktr.
Basit bir elik bitinin kodlanmas tek yada ift taban zerine yaplr. Tek elik bitinde
veri iindeki 1 lerin says tek, ift elik bitinde ise 1lerin says ifttir.

0
1
1
0
1
0
0
1
1
0
1
1
0
1
1
0

Tablo 2.11

Not: Tek elik biti ile ift elik bitinin birbirinin tmleyeni olduu tablodan grlmelidir.

w
.e

2.6.2.ALFANMERK KODLAR

Alfanmerik kodlar; saylar, harfler, noktalama iaretleri ve kontrol karekterlerinin

tanmlanabildii kodlardr.

Yaygn olarak kullanlan iki tr alfanmerik kodlama tr vardr. Bunlar ASCII

(American Standart Code for Information Interchange - Bilgi al verisi iin standart
Amerikan Kodu) ve EBCDIC (Extended Binary Coded Decimal Intechange Code
Geniletilmi ikilik kodlu onluk alveri kodu) olarak saylabilir.

46

SAYISAL ELEKTRONK

Derin

2.6.2.1.ASCII (AMERCAN STANDART CODE FOR INFORMATON

INTERCHANGE)

MSB
011 3 100 4
0
@
1
A
2
B
3
C
4
D
5
E
6
F
7
G
8
H
9
I
:
J
;
K
<
L
=
M
>
N
?
O
Tablo 2.12

w
.e

101 5
P
Q
R
S
T
U
V
W
X
Y
Z
[
\
]

sn
o

010 2
SP
!
"
#
$
%
&

(
)
*
+
,

em
de
r

LSB
000 0 001 1
0000 0
NUL
DLE
0001 1
SOH
DC1
0010 2
STX
DC2
0011 3
ETX
DC3
0100 4
EOT
DC4
0101 5
ENQ
NAK
0110 6
ACK
SYN
0111 7
BEL
ETB
1000 8
BS
CAN
1001 9
HT
EM
1010 A
LF
SUB
1011 B
VT
ESC
1100 C
FF
FS
1101 D
CR
GS
1110 E
S0
RS
1111 F
S1
US

tla

Aadaki tabloda ASCII kod karlklar verilmitir;

ri.
co

ASCII kodu 7 bitlik bir koddur. Btn byk ve kk harfler, rakamlar, noktalama
iaretleri ve kontrol karakterleri bu kodlamada tanmlanmtr. Sadece byk harfler
rakamlar ve baz kontrol karakterleri kullanlmak istenirse ilk alt bitin yeterli olmas
amacyla kod zel olarak dzenlenmitir. Baz durumlarda hata kontrol amacyla 7bitlik kodun en yksek deerlikli
(MSB) bitine bir elik biti (parity biti) eklenir. rnein tek elik biti ile iletilecek A
harfinin ASCII kod karl 11000001 dir.

110 6 111 7

p
a
q
b
r
c
s
d
t
e
u
f
v
g
w
h
x
i
y
j
z
k
{
l
|
m
}
n
~
o
DEL

ASCII kodlu bir mesajn anlamn bulmak iin ; gnderilen 7-bitlik mesajn yksek
deerlikli ilk 3-biti iin tablodan MSB ile gsterilen en yksek deerlikli stn
bulunur.Daha sonra kalan 4-bit iin LSB ile gsterilen satr bulunur. Bu satr ve stn
bileimine ait tablodaki deer mesajn ASCII kod karldr.
rnek:

Aada Binary (kilik) formda gnderilen ASCII kodlanm mesajn

bulunuz
1010011
1000101
1001100
1000001
1001101

47

karln

SAYISAL ELEKTRONK

Derin

Tablodan herbir 7-bitlik bilginin karl bulunarak mesajn karl bulunur.

1000101
4316
E

1001100
4C16
L

1000001
4116
A

rnek:

1001101
4D16
M

ri.
co

1010011
5316
S

zm:

zm:

sn
o

tla

Aada Basic dilinde yazlm programn bir satr verilmitir. Bilgisayar belleinde bu
programn ASCII kod karl yazldna gre bu yerleimi yaznz.
30
PRNT " A = " ;Y

Tablodan btn karekterlerin ASCII kod karl bulunarak bellek yerleimi yazlr
ASCII
0110011
0110000
0100000
1010000
1010010
1001001
1001110
1010100
0100000
0100010
1000001
0111101
0100010
0111011
1011001

w
.e

em
de
r

Karekter
3
0
Boluk
P
R
I
N
T
Boluk
"
A
=
"
;
Y

Aada ASCII kodlamada kullanlan kontrol karakter sembollerinin anlamlar

verilmektedir.

Hexadecimal
3316
3016
2016
5016
5216
4916
4E16
5416
2016
2216
4116
3D16
2216
3B16
5916

NUL
SOH
STX
ETX
EOT
ENQ

BOLUK
BALIIN BAI
YAZIYA BALA
YAZIYI BTR
LETM SONU
SORUTURMA

S1
DLE
DC1-4
NAK
SYN
ETB

48

DEKLE GR
VER BAI KAMA
DORUDAN KONTROL
NEGATF ALINDI
SENKRON BOTA
LETM BLOU SONU

ALINDI
ZL
BR KAREKTER GER
YATAY TAB
SATIR BESLEME
DEY TAB
SAYFA BESLEME
SATIRBAI
DEKL IKAR

CAN
EM
SUB
ESC
FS
GS
RS
US
DEL

PTAL
ORTAM SONU
DETR
KAMA
SAYFA AYIRICI
GRUP AYIRICI
KAYIT AYIRICI
BRM AYIRICI
SADAK KAREKTER SL

ri.
co

ACK
BEL
BS
HT
LF
VT
FF
CR
S0

Derin

SAYISAL ELEKTRONK

tla

2.6.2.2. EBCDIC (EXTENDED BNARY CODED DECMAL INTECHANGE CODE)

sn
o

IBM cihazlarnda sklkla karlalan bir dier alfanmerik kod Geniletilmi kilikKodlu Onluk alveri kodudur (EBCDIC Extended Binary Coded Decimal Intechange
Code). Elik biti olayan 8-bitlik bu koda hata tesbiti amacyla 9. bir bit eklenebilir.
Aadaki tablo da EBCDIC kod karlklar verilmitir.
Binary
00000000
00000001
00000010
00000011
00110111
00101101
00101110
00101111
00010110
00000101
00100101
00001011
00001100
00001101
00001110
00001111
00010000
00010001
00010010
00010011
00110101
00111101
00110010
00100110

Karakter
&

(
)
*
+
,

/
0
1
2
3
4
5
6
7
8
9
:
;
<
W

w
.e

em
de
r

Karakter Hexadecimal
NUL
00
SOH
01
STX
02
ETX
03
EOT
37
ENQ
2D
ACK
2E
BEL
2F
BS
16
HT
05
LF
25
VT
0B
FF
0C
CR
0D
S0
0E
S1
0F
DLE
10
DC1
11
DC2
12
DC3
13
DC4
35
NAK
3D
SYN
32
EOB
26

49

Hexadecimal
50
7D
4D
5D
5C
4E
6B
60
4B
61
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
7A
5E
4C
E6

Binary
01010000
01111101
01001101
01011101
01011100
01001110
01101011
01100000
01001011
01100001
11110000
11110001
11110010
11110011
11110100
11110101
11110110
11110111
11111000
11111001
01111010
01011110
01001100
1110110

SAYISAL ELEKTRONK

Karekter
f
g
h
i
j
k
l
m
n
o
p
q
r
s
t
u
v
w
x
y
z
{
|
}

DEL

w
.e

11100111
11101000
11101001
10101101
00010101
11011101
01011111
01101101
00010100
10000001
10000010
10000011
10000100
10000101

Hexadecimal
86
87
88
89
91
92
93
94
95
96
97
98
99
A2
A3
A4
A5
A6
A7
A8
A9
8B
4F
9B
4A
07

Binary
10000110
10000111
10001000
10001001
10010001
10010010
10010011
10010100
10010101
10010110
10010111
10011000
10011001
10100010
10100011
10100100
10100101
10100110
10100111
10101000
10101001
10111011
01001111
10011011
01001010
00000111

50

Binary
01111110
01011110
01011111
01111100
11000001
11000010
11000011
11000100
11000101
11000110
11000111
11001000
11001001
11010001
11010010
11010011
11010100
11010101
11010110
11010111
11011000
11011001
11100010
11100011
11100100
11100101

E7
E8
E9
AD
15
DD
5F
6D
14
81
82
83
84
85

ri.
co

X
Y
Z
[
NL
]

_
RES
a
b
c
d
e

em
de
r

Karakter Hexadecimal
=
7E
>
6E
?
6F
@
7C
A
C1
B
C2
C
C3
D
C4
E
C5
F
C6
G
C7
H
C8
I
C9
J
D1
K
D2
L
D3
M
D4
N
D5
O
D6
P
D7
Q
D8
R
D9
S
E2
T
E3
U
E4
V
E5

00011000
00011001
00111111
00100100
00011100
00011101
00011110
00011111
01000000
01011010
01111111
01111011
01011011
01101100

tla

18
19
3F
24
1C
1D
1E
1F
40
5A
7F
7B
5B
6C

sn
o

CAN
EM
SUB
BYP
FLS
GS
RDS
US
SP
!
"
#
$
%

Derin

SAYISAL ELEKTRONK

Derin

11001000

11000101

11010011

11010111

zm:

Tablodan her 8-bitlik bilginin karl bulunarak mesajn anlam bulunur.

11000101

11010011

11010111

C816

C516

D316

D716
P

sn
o

w
.e

em
de
r

tla

11001000

51

karln

ri.
co

Aada Binary (kilik) formda gnderilen EBCDIC kodlanm mesajn

bulunuz

rnek:

BLM 3
Derin

SAYISAL ELEKTRONK

ri.
co

VE DEVRELER LOJK KAPILAR

w
.e

em
de
r

sn
o

tla

Saysal devrelerin tasarmnda kullanlan temel devre elemanlarna Lojik kaplar ad

verilir. Bir lojik kap bir k, bir veya birden fazla giri hattna sahiptir. k, giri
hatlarnn durumuna bal olarak Lojik-1 veya Lojik-0 olabilir. Bir Lojik kapnn
girilerine uygulanan sinyale bal olarak knn ne olacan gsteren tabloya
doruluk tablosu (truth table) ad verilir. VE(AND), VEYA(OR), DEL(NOT),
VEDEL(NAND), VEYADEL(NOR), ZELVEYA(EXOR) ve ZELVEYA
DEL(EXNOR) temel lojik kaplardr.

52

SAYISAL ELEKTRONK

Derin

3.1. DORULUK TABLOLARI (TRUTH TABLE)

tla

ri.
co

Doruluk tablolar saysal devrelerin tasarmnda ve analizinde kullanlan en basit ve

faydal yntemdir. Doruluk tablosu giri deikenlerinin alabilecei olas btn
durumlar iin k ifadesinin ne olduunu gsteren tablodur.
Bir
doruluk
tablosunda eer n sayda giri deikeni varsa bu deikenler olas 2n sayda deiik
durum alabilirler. rnein bir saysal devrenin iki (n=2) giri deikeni varsa bu
deikenlerin alabilecei durum says 22=4 iken, giri deikeni (n=3) iin 23=8
farkl durum yazlabilir. Saysal devreleri tasarlarken en nemli ilerden birisi doruluk
tablosunun oluturulmasdr. Doruluk tablosu olutururken belli bir ama iin
tasarlanacak devrenin giri deiken says bulunduktan sonra bu giri
deikenlerinin alaca olas durumlarda devre knn ne olmas gerektii tabloya
yazlmaldr.

sn
o

Aada ekil 7.1de A ve B iki giri deikeni, Q ise k gstermek zere iki giri
deikeni iin oluturulmu olan doruluk tablosu verilmitir.
Giriler

em
de
r

A
0

1
1
1
ekil 7.1 ki giri deikenli doruluk tablosu

3.1. MANTIK KAPILARI (LOGIC GATES)

w
.e

3.1.1 VE KAPISI(AND GATE)

VE kapsnn bir k, iki veya daha fazla giri hatt vardr. ekil 3.1de iki giri,bir
kl VE kapsnn sembol, doruluk tablosu ve elektrik edeer devresi
verilmitir.

53

A
B

Giriler

(a) Sembol

0
0

+
-

ri.
co

12V

Derin

SAYISAL ELEKTRONK

(b) Doruluk Tablosu

tla

(c) Denk anahtar devresi

sn
o

ekil 3.1
ki girili VE Kaps

Bir VE kapsnn almasn denk anahtar devresi yardm ile aklayalm

I- r A ve B anahtarlar ak ise (A=0, B=1) lamba yanmayacaktr (Q=0) .
B

em
de
r

12V

+
-

ekil 3.2

12V

+
-

R
ekil 3.3

w
.e

II- Eer A anahtar ak (A=0), B anahtar kapal(B=1) ise, lamba yanmayacaktr

(Q=0) .

54

SAYISAL ELEKTRONK

Derin

12V

+
-

ri.
co

III- Eer A anahtar kapal (A=1),B anahtar ak(B=0) ise, lamba yanmayacaktr
(Q=0) .

R
ekil 3.4

tla

IV- Eer A ve B anahtarlar kapal (A=1,B=1) ise,lamba yanacaktr (Q=1).

12V

sn
o

+
-

em
de
r

ekil 3.5

k Boolen ifadesi eklinde Q= A. B yazlr. Q eit A VE B eklinde okunur.

Buna gre bir VE kapsnn almas yle zetlenebilir;
Bir VE kapsnn girilerinin tamam lojik-1 ise k lojik-1, eer girilerden biri veya
tamam lojik-0 ise k lojik-0 olur.
rnek:

w
.e

-girili bir VE kapsna ait Lojik ifadeyi yazarak doruluk tablosunu oluturunuz.

zm:

Girilere A,B,C dersek (n=3) oluturulacak doruluk tablosunda 23 = 8 farkl durumun

yazlmas gerekir.

55

Derin

tla

Q= A.B.C eklinde olacaktr.

C
0
1
0
1
0
1
0
1

k
Q
0
0
0
0
0
0
0
1

ri.
co

A
0
0
0
0
1
1
1
1

Lojik ifade ise;

Giriler
B
0
0
1
1
0
0
1
1

SAYISAL ELEKTRONK

rnek:

sn
o

Aada dalga ekilleri verilen A ve B iaretleri bir VE kaps girilerine uygulanrsa;

a) k dalga ekli nasl olacaktr?
b) LED hangi zaman aralklarnda yanacaktr?

em
de
r

w
.e

56

A
B

SAYISAL ELEKTRONK

Derin

zm:

Lojik-1
Lojik-0

Lojik-1
B
Lojik-0

tla

Lojik-1

ri.
co

a- kapsnn doruluk tablosu yardm ile k;

sn
o

Lojik-0

t0

t1

t2

t3

t4

t5

t6

b- LED k ifadesinin Lojik-1 olduu zaman aralklarnda k verecektir.

LED k verir (Q=1)
LED k vermez (Q=0)
LED k verir (Q=1)
LED k vermez (Q=0)
LED k vermez (Q=0)
LED k vermez (Q=0)

em
de
r

t0 - t1
t1 - t2
t2 - t3
t3 - t4
t4 - t5
t 5 t6

3.1.2 VEYA KAPISI (OR GATE)

w
.e

Bir VEYA kapsnn iki veya daha fazla giri, bir k hatt vardr. ekil-3.6da iki giri
bir kl VEYA kapsnn lojik sembol, doruluk tablosu ve denk anahtar devresi
verilmitir.

57

SAYISAL ELEKTRONK

Giriler

(a) Sembol

+
-

(b) Doruluk Tablosu

tla

12V

ri.
co

A
B

Derin

(c) Denk anahtar devresi

sn
o

ekil 3.6
ki girili VEYA Kaps

Denk anahtar devresi ile VEYA kapsnn almasn aklayalm

em
de
r

I- Eer A ve B anahtarlar ak ise (A=0, B=1) lamba yanmayacaktr (Q=0) .

A

12V

+
-

w
.e

ekil 3.7

II- Eer A anahtar ak (A=0), B anahtar kapal(B=1) ise, lamba yanacaktr (Q=1) .
A

12V

+
-

B
R
ekil 3.8

58

SAYISAL ELEKTRONK

Derin

III-Eer A anahtar kapal (A=1), B anahtar ak (B=0) ise, lamba yanacaktr (Q=0) .

12V

+
-

ri.
co

R
ekil 3.9

12V

sn
o

tla

IV- Eer A ve B anahtarlar kapal (A=1,B=1) ise,lamba yanacaktr (Q=1).

+
-

em
de
r

ekil 3.10

k Boolen ifadesi eklinde Q= A + B eklinde yazlr. Q eit A VEYA B eklinde

okunur.
Bir VEYA kapsnn almasn yle zetleyebiliriz;
Eer bir VEYA kapsnn girilerinden biri veya tamam Lojik-1 ise k Lojik-1,her iki
giriin birden Lojik-0 olmas halinde k Lojik-0 olur.

w
.e

rnek:

Aada dalga ekilleri verilen A ve B iaretleri bir VEYA kaps girilerine

uygulanrsa;
a) k dalga ekli nasl olacaktr?

b) LED hangi zaman aralklarnda k verecektir?

59

t1

t2

t3

t4

t5

t6

tla

t0

A
B

ri.
co

Derin

zm:

Lojik-0

em
de
r

Lojik-1

sn
o

a- Doruluk tablosu yardm ile k dalga ekli izilirse;

Lojik-1

Lojik-0

Lojik-1

Lojik-0

w
.e

t0

t1

t2

t3

t4

t5

t6

b- LED, k dalga eklinin Lojik-1 olduu zamanlarda k verecektir.

t0 - t1
t1 - t2
t2 - t3
t3 - t4
t4 - t5
t 5 t6

LED k verir (Q=1)

LED k vermez (Q=1)
LED k verir (Q=1)
LED k vermez (Q=0)
LED k vermez (Q=1)
LED k vermez (Q=1)

60

SAYISAL ELEKTRONK

SAYISAL ELEKTRONK

Derin

3.1.3 DEL KAPISI (NOT GATE- INVERTER)

Giri

(a) Sembol

tla

k
Q

(b) Doruluk Tablosu

sn
o

+
12V
-

ri.
co

DEL kaps bir giri, bir k hattna sahiptir. k iareti giri iaretinin tersi
(deili-tmleyeni) olur. ekil 3.11de standart deil kaps sembol,doruluk tablosu
ve denk anahtar devresi verilmitir.

(c) Denk anahtar devresi

em
de
r

ekil 3.11
DEL (NOT) Kaps

Denk anahtar devresi yardm ile DEL kapsnn almasn aklayalm;

I - Eer A anahtar aksa (A=0) akm devresini Q lambas zerinden
tamamlayacandan lamba yanacaktr(Q=1).
R

12V

+
-

w
.e

ekil 3.12

II - Eer A anahtar kapal ise (A=1) akm devresini A anahtar zerinden

tamamlayacandan lamba yanmayacaktr (Q=0)
R

12V

+
-

ekil 3.13

k Boolen ifadesi olarak Q = A olarak yazlr. Q eit Ann deili eklinde

okunur.
61

SAYISAL ELEKTRONK

Derin

rnek:

ri.
co

Aada verilen dalga ekli bir DEL kaps giriine uygulanrsa k dalga ekli ne
olur.
A

t1

t2

t3

t4

t5

sn
o

t0

tla

zm:

em
de
r

DEL kapsnn doruluk tablosu yardm ile k dalga ekli aadaki gibi
olacaktr.
Lojik-1

Lojik-0
Lojik-1

Lojik-0

t1

w
.e

t0

t2

t3

t4

t5

3.1.4 VE DEL KAPISI (NAND GATE)

VE DEL kapsnn en az iki giri ve bir k vardr. Lojik fonksiyon olarak VE

fonksiyonunun DELi olarak tanmlayabiliriz. ekil 3.14de iki giri, bir kl
VEDEL kapsnn sembol,doruluk tablosu ve denk anahtar devresi verilmitir.

62

Derin

A
Q B

Q
Giriler

(a) Sembol

12V

ri.
co

A
B

1
1
0

R
(c) Elektrik edeer devresi

SAYISAL ELEKTRONK

tla

(b) Doruluk Tablosu

sn
o

ekil 3.14
ki girili VE DEL Kaps

Denk anahtar devresi yardm ile VEDEL kapsnn doruluk tablosu elde edilebilir;

em
de
r

I - Eer A ve B anahtarlar ak (A=0,B=0) ise akm devresini Q lambas

zerinden tamamlar lamba yanar(Q=1).

12V

+
-

A
Q
B

ekil 3.15

w
.e

II - Eer A anahtar ak(A=0), B anahtar kapal(B=1) ise akm devresini Q lambas

zerinden tamamlar lamba yanar(Q=1).

12V

B
R

ekil 3.16

63

SAYISAL ELEKTRONK

Derin

B
R

tla

ekil 3.17

ri.
co

12V

III - Eer A anahtar kapal(A=1), B anahtar ak ise akm devresini Q lambas

zerinden tamamlar lamba yanar (Q=1).

12V

sn
o

VI - Eer A ve B anahtarlar kapal ise(A=1,B=1) ise akm devresini anahtar

zerinden tamamlar Q lambas yanmaz (Q=0).

em
de
r

ekil 3.18

k Boolen ifadesi olarak Q = A B

okunur.

yazlr. Q eit A VEDEL B ekilnde

VEDEL kapsnn girilerinden birisi veya tamam Lojik-0 ise k Lojik-1, her iki
giri birden Lojik-1 ise k Lojik-0 olur.

w
.e

rnek:

Aada verilen dalga ekilleri bir VE DEL kaps girilerine uygulanrsa k dalga
ekli ne olur.

t0

t1

t2

t3

t4

64

A
B

t5

t6

SAYISAL ELEKTRONK

Derin

zm:

ri.
co

Girilere uygulanan dalga ekillerinin Lojik seviyelerine baklarak k dalga ekli

aadaki gibi olacaktr
Lojik-1
A
Lojik-0

A
B

Lojik-1
Lojik-0

tla

Lojik-0

t1

t2

t3

t4

t5

w
.e

em
de
r

t0

sn
o

Lojik-1
Q

65

t6

SAYISAL ELEKTRONK

Derin

3.1.5 VEYA DEL KAPISI (NOR GATE)

A
Q B

A
B

Giriler

1Q
0

sn
o

12V

tla

(a) Sembol

ri.
co

VEYA DEL kapsnn en az iki giri ve bir k hatt vardr. Lojik fonksiyon olarak
VEYA fonksiyonunun DELi olarak tanmlayabiliriz. ekil 3.15de iki giri, bir kl
VEYA DEL kapsnn sembol,doruluk tablosu ve elektrik edeer devresi
verilmitir.

(b) Doruluk Tablosu

(c) Elektrik edeer devresi

em
de
r

ekil 3.15
ki girili VE DEL Kaps

Denk anahtar devresi yardm ile VEDEL kapsnn doruluk tablosu elde edilebilir;

12V

w
.e

I - Eer A ve B anahtarlar ak (A=0,B=0) ise akm devresini Q lambas zerinden

tamamlar lamba yanar(Q=1).

66

SAYISAL ELEKTRONK

Derin

12V

ri.
co

II - Eer A anahtar ak(A=0), B anahtar kapal(B=1) ise akm devresini B anahtar

zerinden tamamlar Q lambas yanmaz(Q=0).

12V

+
-

sn
o

tla

III - Eer A anahtar kapal(A=1), B anahtar ak ise akm devresini A anahtar

zerinden tamamlar Q lambas yanmaz (Q=0).

em
de
r

IV - Eer A ve B anahtarlar kapal ise(A=1,B=1) ise akm devresini anahtar

zerinden tamamlar Q lambas yanmaz (Q=0).

12V

w
.e

k Boolen ifadesi olarak Q = A + B yazlr. Q eit A VEYA DEL B eklinde

okunur.
VEYA DEL kapsnn girilerinden birisi veya tamam Lojik-1 ise k Lojik-0, her
iki giri birden Lojik-0 ise k Lojik-1 olur.

67

SAYISAL ELEKTRONK

Derin

rnek:

t1

t2

t3

t4

t5

t6

sn
o

t0

A
B

tla

ri.
co

Aada verilen dalga ekilleri bir VEYA DEL kaps girilerine uygulanrsa k
dalga ekli ne olur.

zm:

em
de
r

VEYA DEL kapsnn girilerinden birisi veya tamam Lojik-1 ise k Lojik-0, her
iki giri birden Lojik-0 ise k Lojik-1 oluyordu. Girilere uygulanan dalga ekillerinin
Lojik seviyelerine gre k dalga ekli aadaki gibi olacaktr

Lojik-1

Lojik-0

Lojik-1

w
.e

Lojik-0

Lojik-1

Q
Lojik-0

t0

t1

t2

t3

t4

t5

t6

SAYISAL ELEKTRONK

Derin

3.1.6 ZEL VEYA KAPISI (XOR GATE)

A
B

Giriler

0Q

sn
o

12V +

tla

(a) Sembol

ri.
co

Bir ZEL VEYA kapsnn iki veya daha fazla giri, bir k hatt vardr. ekil-3.16da
iki giri bir kl ZELVEYA kapsnn lojik sembol, doruluk tablosu ve denk
anahtar devresi verilmitir.

(b) Doruluk Tablosu

(c) Elektrik edeer devresi

em
de
r

ekil 3.16
ki girili ZELVEYA Kaps

Denk anahtar devresi yardm ile ZEL VEYA kapsnn doruluk tablosu elde
edilebilir

w
.e

I - Eer A ve B anahtarlar ak (A=0,B=0) ise akm devresini tamamlamaz ve lamba

yanmayacaktr(Q=0).
A

12V

SAYISAL ELEKTRONK

Derin

+
12V
-

B
1
Q

tla

ri.
co

II -Eer A anahtar ak(A=0), B anahtar kapal(B=1) ise akm devresini tamamlar Q

lambas yanar(Q=1).

III - Eer A anahtar kapal(A=1), B anahtar ak (B=0) ise akm devresini tamamlar
Q lambas yanar (Q=0).
0

em
de
r

12V +
-

sn
o
A

IV - Eer A ve B anahtarlar kapal ise(A=1,B=1) ise akm devresini anahtar

zerinden tamamlar Q lambas yanmaz (Q=0).

w
.e

12V

+
-

B
1
Q

k Boolen ifadesi olarak ; Q = A B veya eklinde yazlr. Q eit A ZEL

VEYA B eklinde okunur.
ZEL VEYA kaps DEL-VE-VEYA kaplar ile ifade edilebilir.Bu durumda bir
ZEL VEYA fonsiyonunu;

Q = A B + A B eklinde tanmlayabiliriz.

SAYISAL ELEKTRONK

tla

ekil 3.17
DEL-VE-VEYA kaplar ile
ZEL VEYA kaps

ri.
co

Derin

sn
o

ZEL VEYA kapsnn girileri ayn lojik seviyede ise k Lojik-0, her iki giri farkl
lojik seviyede ise k Lojik-1 olur.
rnek:

a) Aada verilen dalga ekilleri bir ZEL VEYA kaps girilerine uygulanrsa

em
de
r

k dalga ekli ne olur.

b) ka bir LED balanrsa hangi zaman aralklarnda LED k verecektir.

w
.e

t0

t1

t2

t3

t4

A
B

t5

t6

SAYISAL ELEKTRONK

Derin

zm:

sn
o

Lojik1
A
Lojik0

Lojik1
Lojik0
Lojik1
Q
Lojik0

t0

t1

t2

tla

ri.
co

a- ZEL VEYA kapsnn girileri ayn Lojik seviyede ise k Lojik-0, her iki giri
farkl lojik seviyede ise k Lojik-1 oluyordu. Girilere uygulanan dalga ekillerinin
Lojik seviyelerine gre k dalga ekli aadaki gibi olacaktr

t3

t4

t5

t6

em
de
r

b - LED kn Lojik-1 olduu zaman aralklarnda k verecektir.

w
.e

t0 - t1
t1 - t2
t2 - t3
t3 - t4
t4 - t5
t 5 t6

LED k verir (Q=0)

LED k vermez (Q=1)
LED k verir (Q=0)
LED k vermez (Q=1)
LED k vermez (Q=0)
LED k vermez (Q=1)

SAYISAL ELEKTRONK

Derin

3.1.7 ZEL VEYA DEL KAPISI (XNOR GATE)

A
B

A
B

Giriler

A
1

+
-

Q
1
R B

1Q

sn
o

12V

tla

(a) Sembol

ri.
co

Bir ZEL VEYA DEL kapsnn iki veya daha fazla giri, bir k hatt vardr. Lojik
fonksiyon olarak ZEL VEYA ileminin deildir. ekil-3.17dE iki giri bir kl
ZEL VEYA DEL kapsnn lojik sembol, doruluk tablosu ve denk anahtar
devresi verilmitir.

(b) Doruluk Tablosu

(c) Elektrik edeer devresi

em
de
r

ekil 3.18
ki girili ZELVEYA DELKaps

Denk anahtar devresi yardm ile ZEL VEYA kapsnn doruluk tablosu elde
edilebilir;
I - Eer A ve B anahtarlar 0 konumunda ise akm devresini lamba zerinden
tamamlar(Q=1).
A

w
.e

12V

+
-

1
R

SAYISAL ELEKTRONK

Derin

A
1
12V

1
RB

tla

ri.
co

II - Eer A anahtar 0konumunda, B anahtar 1 konumunda ise akm devresini

anahtarlar zerinden tamamlar Q lambas yanmaz(Q=0).

sn
o

III - Eer A anahtar kapal(A=1), B anahtar ak (B=0) ise akm devresini tamamlar
Q lambas yanar (Q=0).

12V

+
-

1
RB

em
de
r

VI - Eer A ve B anahtarlar 1 konumunda ise akm devresini lamba zerinden

tamamlar(Q=1)
A

w
.e

12V

+
-

1
RB

k Boolen ifadesi olarak ; Q = A B

ZEL VEYA DEL B eklinde okunur.

veya eklinde

yazlr. Q eit A

SAYISAL ELEKTRONK

Derin

ri.
co

ZEL VEYA-Deil kaps DEL-VE-VEYA kaplar ile ifade edilebilir.Bu durumda bir
ZEL VEYA- Deil fonksiyonunu; Q = A B + A B eklinde tanmlayabiliriz.

tla

sn
o

ekil 3.17
DEL-VE-VEYA kaplar ile
ZEL VEYA DEL kaps

ZEL VEYA DEL kapsnn girileri ayn lojik seviyede ise k Lojik-1, her iki
giri farkl lojik seviyede ise k Lojik-0 olur.

em
de
r

rnek:

Aada verilen dalga ekilleri bir ZEL VEYA DEL kaps girilerine uygulanrsa
k dalga ekli ne olur.

w
.e

t0

t1

t2

t3

t4

t5

A
B

t6

SAYISAL ELEKTRONK

Derin

k dalga ekli doruluk tablosu yardm ile izilirse aadaki gibi olacaktr.

A
Lojik-0

Lojik-1
0

Lojik-1
Q

t0

sn
o

Lojik-0

tla

B
Lojik-0

ri.
co

Lojik-1

t1

t2

zm:

t3

t4

t5

t6

3.2 ENTEGRE DEVRE MANTIK ALELER

em
de
r

Bir nceki blmde saysal devrelerin tasarmnda kullanlan temel lojik kaplar
inceledik. Lojik kaplar saysal sistemlerin temel elemanlardr. Bir ok lojik kapnn
oluturduu bir saysal devre bir silisyum yonga zerine entegre devre (integrated
circuit IC) olarak yaplr.
Tek bir yonga iersine yerletirilen kap saysna gre entegre devreler entegresyon
leini gstermesi asnda drt ayr grupta incelenebilirler.
I. SSI (Kk lekli Entegrasyon - Small Scale Integration) En fazla 20

w
.e

lojik kap ieren entegre devrelerdir.

II. MSI(Orta lekli Entegrasyon - Medium Scale Integration) 1000 bellek

bitinden daha az ve20 ila 100 kap ieren entegre devrelerdir. rnein
sayclar, kaydrmal kaydediciler, kod zcler v.b.

III. LSI (Byk lekli Entegrasyon Large Scale Integration) 1000den

16000e kadar

bellek biti, 100 ila 5000 lojik kap ieren entegre

devreleridir. rnein 8-bitlik mikroilemci, bellek yongalar v.b.

SAYISAL ELEKTRONK

Derin

IV. VLSI (ok Byk lekli Entegrasyon Very Large Scale Integration)
5000 lojik kapdan daha fazla kap ieren entegre devreleridir. rnein 16-

ri.
co

bitlik mikroilemci , yksek younluklu bellek yongalar v.b.

Bu blmde ise saysal devre tasarmlarnda en fazla kullanlan iki farkl tip TTL ve
CMOS mantk aileleri devreleri incelenecektir.
3.2.1 TTL (TRANSSTOR-TRANSSTOR LOGC)

tla

Terim olarak TTL transistor-transistor logic ifadesinin ksaltlmas olarak

kullanlmaktadr. Entegre devrelerinin tasarmnda bipolar transistorler kullanlmtr.
TTL mantk ailesi hz ve g parametreleri asndan yedi alt gruba ayrlrlar:

sn
o

I. Standart TTL
II. Yksek Gl TTL
III. Dk-Gl TTL
IV. Schottky TTL

em
de
r

V. Dk-Gl Schottky TTL

VI. Gelimi Dk-Gl Schottky TTL

VII. Gelimi Schottky TTL

TTL mantk ailesi 54 veya 74 numaral nekine sahiptirler. 54 serisi askeri

amaldr.alma scakl aral -55C ile +125C arasnda iken, 74 serisi
entegreler iin bu aralk 0C ila +70C arasndadr.

w
.e

Bu mantk ailesindeki entegreler genellikle AA74YYXXX eklinde tanmlanrlar. AA

harfleri entegreyi reten firmay gsteren harf veya harflerdir. Texas Insturuments n
ek olarak SN, National Semiconductor
DM, Signetics S ksaltmalarn
kullanmaktadrlar. YY harfleri entegrenin hangi TTL alt grubuna ait olduunu gsterir.
XXX entegrenin fonksiyonunu gsteren iki veya basamakl bir saydr.

retici firma
National Semiconductor
kaps

DM74LS08
Alt grup
Fonksiyon
Dk-Gl SchottkyTTL 4-tane iki girili VE kaps

SAYISAL ELEKTRONK

Derin

54ALS veya
74ALS04 (altl DEL
74ALS
kaps)
54AS veya 74ALS 74AS04 (altl DEL kaps)

sn
o

Gelitirilmi Schottky TTL

rnek Entegre
7404 (altl DEL kaps)
74H04 (altl DEL kaps)
74L04 (altl DEL kaps)
74S04 (altl DEL kaps)
74LS04 (altl DEL kaps)

ri.
co

Gelitirilmi dk-gl
Schottky TTL

nek
54 veya 74
54H veya 74H
54L veya 74L
54S veya 74S
54LS veya 74LS

tla

TTL Serisi
Standart TTL
Yksek-gl TTL
Dk-gl TTL
Schottky TTL
Dk-gl Schottky TTL

Aada TTL alt gruplarna ait ksaltma tablosu verilmitir.

3.2.2 CMOS ( TAMAMLAYICI MOS LOJK)

w
.e

em
de
r

CMOS terim olarak tamamlayc MOS Lojik

(Complementary Metal Oxide
Semiconductor) ifadesinin ksaltlmas olarak kullanlmaktadr. Entegre devrelerinin
tasarmnda alan etkili transistrler kullanlmtr. Logic fonksiyonlar ayn kalmakla
beraber TTL ve CMOS yapm teknolojilerinde kullanlan aralar farkldr. Devre
teknolojileri lojik fonksiyonlarda deil sadece performans karakteristiklerinde
deiiklik gsterir. CMOS ailesi temel olarak metal kapl CMOS ve silikon kapl
CMOS olmak zere iki ayr ilem teknolojisi katagorisine ayrlr. Eski metal kapl
teknoloji 4000 serisinden oluurken, yeni silikon kapl teknolojiler ise 74C, 74HC
,74HCT serisinden oluur. CMOS ailesine ait btn 74 serisi, TTL ler ile bacak ve
fonksiyon uyumludur. Yani TTL ve CMOS entegreler ayn sayda ve benzer giri,
k, besleme gerilimine (Vcc) sahiptir. Ayrca 74HCT serisi TTL ile voltaj seviyesi
uyumludur. 74HCT serisinin 74C ve 74HC serileri ile balanmas iin zel bir
gereksinim yoktur. TTL ile CMOS ailesi
arasndaki farkllklar performans
karakteristiklerinde yatar.
3.2.3 PERFORMANS KARAKTERSTKLER

Yaylm Gecikmesi (Propagasyon Delay) lojik devrelerde karlalan en nemli

karakteristiklerden biridir. Lojik devrenin veya kapnn hz limitleri bu karakteristik ile
belirlenir. Lojik devrelerde kullanlan yksek hzl veya dk hzl terimleri yaylm
gecikmesi referans alnarak belirlenir. Eer bir lojik devrenin veya kapnn yaylm
gecikmesi ne kadar ksa ise devrenin veya kapnn hz o kadar yksektir.
Yaylm gecikmesi saysal devrenin veya kapnn girilerindeki deiime bal olarak
kta meydan gelen deiim arasndaki zaman farkdr. Mantk kaplarnda iki
yaylm gecikmesi sresi tanmlanr.

SAYISAL ELEKTRONK

Derin

tPHL : k sinyalinin Lojik-1den Lojik-0a geme sresi. Bu sre giri sinyali

zerinde belirlenen genel bir referans noktas ile k sinyali zerindeki ayn referans
noktas arasndaki fark olarak belirlenir.

ri.
co

tPLH : k sinyalinin Lojik-0dan Lojik-1e geme sresi. Bu sre giri sinyali

zerinde belirlenen genel bir referans noktas ile k sinyali zerindeki ayn referans
noktas arasndaki fark olarak belirlenir.
ekil -3.18 bir DEL kapsnda yaylm gecikme srelerinin gstermektedir
Giri

tla

em
de
r

sn
o

Giri

t PHL

t PLH

w
.e

G Harcamas (Power Dissipation): Bir lojik kapda harcanan g miktardr.

Harcanan g dc besleme gerilimi ile ekilen akmn arpm ile elde edilir ve mW
cinsinden ifade edilir. Bir lojik kap tarafndan ekilen akm kn durumuna gre
deieceinden harcana g, kn Lojik-1 ve Lojik-0 olduu iki durum iin
hesaplanan glerin ortalamas alnarak bulunabilir.
k Kapasitesi (Fan Out): Bir lojik kapnn ayn entegre ailesinden srebilecei
maximum yk saysna k kapasitesi (Fan Out) ad verilir.

rnein bir standart TTL kapsnn k kapasitesi 10 ise bu kapnn srebilecei

maximum yk says standart TTL ailesinden 10 adet kap giriidir. Bundan fazla kap
girii balanmas durumunda giriin srlmesi iin yeterli akm salanamayacaktr.

SAYISAL ELEKTRONK

Derin

Ana Entegre

Ykler

ri.
co

1
2

tla

sn
o

10

ekil 3.19 Standart TTL ailesinde fan-out gsterimi

em
de
r

Hz-G retimi (Speed Power Product): Saysal devrelerin performansn lmek

zere reticiler tarafndan zel olarak eklenen bir karakteristiktir. Yaylm
gecikmesinin ve zel ferkanslardaki g harcamasnn arpmndan elde edilir. HzG retimi(SPP) Joule ile tanmlanr, J sembol ile gsterilir. rnein TTL ailesine
ait 74LS serisi iin 100kHz frekansndaki Hz-G retimi aadaki gibi hesaplanr;
SPP=(10ns).(2mW) =20pJ

Aada Tablo 3.? TTL ve CMOS ailelerine ait performans karakteristiklerini

vermektedir.

w
.e

Teknoloji
Seri

G Harcamas
Statik
100kHZ iin
Yaylm
Gecikmesi

CMOS
(silikon
kapl)

CMOS
(metal
kapl)

TTL
Std

TTL
LS

TTL
S

74HC

4000B

74

74S

74S

2,5nW
0,17mW

1W
0,1mW

8ns

50ns

TTL
ALS

TTL
AS

74ALS

74AS

10mW 2mW 19mW 1mW

10mW 2mW 19mw 1mW

10ns

10ns

3ns

4ns

8,5mW
8,5mW

1,5ns

Derin

10

20

20

20

40

ri.
co

Fan-Out

SAYISAL ELEKTRONK

w
.e

em
de
r

sn
o

tla

Not: CMOS ailesinde yaylm gecikmesi (propagasyon delay) besleme gerilimine

(Vcc) baldr. G harcamas(power dissipation) ve k kapasitesi (fan out) ise
frekansn bir fonksiyonudur.

BLM 4
Derin

SAYISAL ELEKTRONK

ri.
co

BOOLEAN MATEMAT

tla

ngiliz matematiki George Bole tarafndan 1854 ylnda gelitirilen

BOOLEAN matematii saysal devrelerin tasarmnda ve analizinde
kullanlmas 1938 ylnda Claude Shanon tarafndan gerekletirildi.
BOOLEAN matematii saysal devrelerin k ifadelerinin giri deikenleri
cinsinden ifade edilmesi ve elde edilen ifadenin en basit haline ulamas iin
kullanlr. Bu blmde aadaki konular anlatlacaktr.
DEL,VE,VEYA,VEDEL ve VEYADEL kaplarnn, BOOLEAN Matematii
ifadeleri

sn
o

BOOLEAN matematiinde temel kurallarn ve kanunlarn uygulanmas

BOOLEAN ifadelerinde DeMorgan teoreminin uygulanmas
BOOLEAN ifadelerinden saysal devrenin izilmesi,bir saysal devreden Boolean

em
de
r

ifadesinin elde edilmesi

BOOLEAN ifadelerinin kanunlar ve kurallar yardm ile sadeletirilmesi

BOOLEAN ifadelerinin doruluk tablolarndan elde edilmesi ve BOOLEAN

almlar ve standart ifadeler..

BOOLEAN almlarn birbirlerine dnm.

w
.e

Saysal ilemler

82

SAYISAL ELEKTRONK

Derin

4.1. BOOLEAN LEMLER

ri.
co

Boolean matematii saysal sistemlerin analizinde ve anlalmasnda kullanlan temel

sistemdir. Bu blmde temel Boolean ilemleri ve bunlarn saysal devrelerde nasl
kullanld anlatlacaktr.
4.1.1 BOOLEAN MATEMAT SEMBOLLER

tla

Boolean matematiinde kullanlan deikenler veya fonksiyonlar byk harfler

kullanlarak gsterilmitir. Saysal olarak bir deiken veya fonksiyon iki deer
alabilir. Bu deerler 1 veya 0 olacaktr. Deikenlerin veya fonksiyonlarn ald bu
deerler saysal devrelerde eer 1 ise YKSEK gerilim seviyesi , 0 ise ALAK
gerilim seviyesini gsterecektir.

sn
o

Deil veya tmleyen (komplement), boolean matematiinde deikenin zerine

izilen bir izgi ile gsterilir. rnein A
ifadesi A nn deili veya Ann
komplementi eklinde okunur. Eer A=1 ise A =0, A=0 ise A =1 olur. Tmleyen
(komplement) veya deil iin A eklinde yazm kullanlabilir.

em
de
r

A ve B girilere uygulanan iki deikeni gsterirse VE fonksiyonu Boolen ifadesi

olarak A.B eklinde yazlrken, VEYA fonksiyonu iin A+B eklinde yazlacaktr.
4.1.2 BOOLEAN TOPLAMA VE ARPMA

w
.e

Boolean toplamaya ilikin temel kurallar aada verilmitir.

0

Boolean matematiinin saysal devre uygulamalarnda Boolean toplama VEYA

fonksiyonu ile tanmlanacaktr.

Boolen arpma ilemi ise VE fonksiyonu ile ifade edilir. Boolean arpma ilemine
ilikin temel kurallar aada verilmitir.
0

83

SAYISAL ELEKTRONK

Derin

4.2. BOOLEAN KANUNLARI

YER DETRME KANUNU( COMMUTATVE LAWS)

ri.
co

Boolen matematiinin temel kanunu: Yer deitirme kanunu( Commutative Laws),

Birleme kanunu (Associative Laws) ve Dalma Kanunu (Distributive Laws) adn
alrlar.

A+B = B+A

tla

ki giri deikeni iin Boolean toplamaya ait yer deitirme kanunu aadaki gibi
yazlr

A+B

B
A

B+A

em
de
r

A
B

sn
o

ki girili bir VEYA kapsnn girilerine uygulanan deikenler yer deiirse k

deeri deimez. Yer deitirme kanunun VEYA kaps uygulamas ekil 4.1de
verilmitir.

ekil 4.1 Yerdeitirme kanunun VEYA kaps uygulamas

ki giri deikeni iin Boolean arpmaya ait yer deitirme kanunu aadaki gibi
yazlr
A.B = B.A

A
B

A.B

B
A

B.A

ekil 4.2 Yerdeitirme kanunun VE kaps uygulamas

w
.e

ki girili bir VE kapsnn girilerine uygulanan deikenler yer deiirse k deeri

deimez. Yer deitirme kanunun VE kaps uygulamas ekil 4.2de verilmitir.

84

SAYISAL ELEKTRONK

Derin

BRLEME KANUNU (ASSOCATVE LAWS)

A + (B + C) = (A + B) + C

ri.
co

Boolean toplama ilemine ilikin birleme kanunu A,B,C giri deikenlerini

gstermek zere aadaki gibi yazlr.

A + B+ C

B
C

A
B
C

A +B

A+ B+ C

sn
o

B+ C

tla

Bir VEYA kapsnn girilerine uygulanan deikenlerin gruplandrlmalar deiirse

k deeri deimeyecektir. ekil 4.3 birleme kanununun VEYA kaps
uygulamasn gstermektedir.

ekil 4.3 Birleme kanununun VEYA kaps uygulamas

em
de
r

Boolean arpma ilemine ilikin birleme kanunu A,B,C giri deikenlerini

gstermek zere aadaki gibi yazlr.
A. (B.C)=(A.B).C

Bir VEYA kapsnn girilerine uygulanan deikenlerin gruplandrlmalar deiirse

k deeri deimeyecektir. ekil 4.4 birleme kanununun VE kaps uygulamasn
gstermektedir.
A

w
.e

B
C

A. B. C

A
B

A.B

B. C

ekil 4.4 Birleme kanununun VE kaps uygulamas

85

A. B. C

SAYISAL ELEKTRONK

Derin

DAILMA KANUNU (DISTRIBUTIVE LAW)

A,B,C giri deikenlerini gstermek zere dalma kanunu aadaki gibi yazlr.

ri.
co

A . ( B + C ) = A . B + A .C

VEYA lanm B,C deikenlerinin A ile VE lenmesi ile elde edilen ifade , A
deikeninin B, C deikenleri ile VE lenmesi sonucu VEYA lanmasndan elde
edilen ifadeye eittir.

B
C

B+C

A
B

sn
o

A.(B+C)

tla

ekil 4.5 dalma kanununu gstermektedir

A.B + A.C

A
C

em
de
r

ekil 4.5 Dalma kanununun mantk kaplar ile uygulanmas

4.3 BOOLEAN MATEMAT KURALLARI

w
.e

Tablo 4.1 Lojik ifadelerin indirgenmesinde

gstermektedir.

kullanlan temel Boolean kurallarn

1.a- A +
0
= A
b- A +
1
= 1
c- A + A
= 1
d- A + A = A
2.a- A .
0
= 0
b- A .
1
= A
c- A .
= 0
A
d- A .
A = A
3.
A
A =
4.
A + A.B = A
5.
A + A.B = A+B
6.
(A+B).(A+C)=A+B.C
Tablo 4.1

86

SAYISAL ELEKTRONK

Derin

Kural 1- VEYA zdelikleri

a) Bir VEYA kapsnn girilerinden biri 0 ise k ifadesi A nn durumuna
baldr. Eer A=0 ise k 0, A=1 ise k 1 olur.

ri.
co

b) Bir VEYA kapsnn girilerinden biri 1 ise , A nn durumu ne olursa olsun

k daima 1 olur.

c) Bir VEYA kapsnn girilerine deikenin deili ile kendisi uygulanrsa k

Ann durumu ne olursa olsun daima 1 olur.

F=0

A = 1
0

F=1

A = 1
1

em
de
r

a- A+0 = A

A = 0
1

sn
o

A = 0
0

tla

d) Bir VEYA kapsnn her iki giriine ayn deiken uygulanrsa k Ann
durumuna baldr. Eer A=0 ise k 0, A=1 ise k 1 olur.

A = 0
A = 1

A = 1
A = 0

F=1

F=1

F= 1

F=1

b-A+1=1

A = 0
A = 0

F=0

A = 1
A = 1

F=1

c- A + A = 1

d- A+A=A

ekil 4.6. VEYA zdelikleri

Kural 2- VE zdelikleri

w
.e

a) Bir VE kapsnn girilerinden biri 0 ise, A nn durumu ne olursa olsun k

daima 0olur.
b) Bir VE kapsnn girilerinden biri 1 ise k ifadesi A nn durumuna baldr.
Eer A=0 ise k 0, A=1 ise k 1 olur.

c) Bir VE kapsnn girilerine deikenin deili(tmleyeni) ile kendisi uygulanrsa

k Ann durumu ne olursa olsun daima 0 olur.
d) Bir VE kapsnn her iki giriine ayn deiken uygulanrsa k Ann
durumuna baldr. Eer A=0 ise k 0, A=1 ise k 1 olur.

87

A = 1
0

F=0

A = 0
1

F=0

F=0

A = 1
1

F=1

ri.
co

A = 0
0

Derin

a- A . 0 = 0

A = 1
A = 0

b- A . 1 = A

F=0

A = 0
A = 0

F=0

F=0

A = 1
A = 1

F=1

tla

A = 0
A = 1

SAYISAL ELEKTRONK

c- A..A = 0

d- A . A = A

Kural 3- ift tersleme kural

sn
o

ekil 4.7. VE zdelikleri

em
de
r

Bir Lojik ifadenin veya deikenin iki defa deili alnrsa (terslenirse) lojik ifadenin
veya deikenin asl elde edilir.

A =1

A=0

A=1

A=0

A=0=A

A = 1= A

w
.e

ekil 4.8. ift tersleme kural

Kural 4- Yutma kural

Bu kural dalma kanunu ve VEYA, VE zdelikleri yardm ile aklayalm. Eer

ifadeyi A ortak parantezine alrsak aadaki dnm salanm olur.
A + A.B = A ( 1 + B )

Dalma kanunu, VEYA zdelikleri

= A.1

VE zdelikleri

= A

88

Derin

A.B

A + A.B

SAYISAL ELEKTRONK

ri.
co

Tablo 4.2 de A + A.B ifadesine ait

doruluk tablosu gsterilmitir. Giri
deikenlerinin durumuna bal olarak k
ifadesi yazlabilir. A+A.B knn A giri
ifadesine eit olduu Tablo 4.2den
grlmelidir.

tla

Tablo 4.2
Kural 5

sn
o

Bu kural yutma, VE, VEYA zdelikleri, ift tersleme kurallar yardm ile aklayalm.
A + A.B = (A + A.B) + A.B

Yutma kural
VE zdelii

= A.A + A.B + A.A + A.B

ift tersleme

em
de
r

= (A.A + A.B) + A.B

= ( A + A ). ( A + B)

VEYA zdelii

= 1. ( A + B)

VE zdelii

=A+B

w
.e

Kural-5e ait doruluk tablosu

Tablo 4.3de verilmitir. Giri deikenlerinin
durumlarna bal olarak A + A.B ifadesi ve A+B ifadesi yazlrsa, bu iki ifadenin
eitlii tablodan grlebilir.
A

A.B

A + A.B

A+B

Tablo 4.3

89

SAYISAL ELEKTRONK

Derin

Kural 6
Bu kural dalma kanunu, VE zdelii, VEYA zdelii yardm ile aklayalm:

= A + A.C + A.B + B.C

ri.
co

( A + B ) . ( A + C )= A.A + A.C + A.B +B.C

= A. ( 1 + C) + A.B + B.C
= A.1 + A.B +B.C
= A + B.C

A +B

1
1

1
1

( A + B ).( A + C )

B.C

A + B.C

em
de
r

A+C

sn
o

tla

= A. ( 1 + B ) + B.C

Tablo 4.4

w
.e

Tablo 4.4de girilerin durumuna bal olarak ( A + B) . ( A + C ) ile A + B.C

ifadelerinin durumlar yazlmtr. Bu iki ifadenin eitlii tablodan grlebilir.

4.4 DEMORGAN TEOREMLER

DeMorgan teoremleri Boolean matematiinin en nemli teoremleridir. ki deiken

iin DeMorgan teoremleri aadaki gibi yazlr.
Teorem-1

A.B = A + B

Teorem-2

A + B = A.B

90

SAYISAL ELEKTRONK

Derin

Teorem-1

4.8

Teorem-1e

ait

kap

A.B

ve

A+B

a-Kap eitlii

sn
o

A
B

eitliini

doruluk

tablosunu

tla

Aada ekil
gstermektedir.

ri.
co

Bu teoremi aklamadan nce Boolean arpma ve Boolean toplama ilemi

arasndaki ilikiyi aklayalm.
Boolean matematiinde arpma ileminin komplementeri toplama ilemine eittir.
A, B gibi iki deikenin VEDEL kapsna uygulanmas ile elde edilen ifade bu iki
deikenin deilinin alnmasndan sonra VEYAlanmas ile elde edilen ifadeye eittir.
( Teorem -1 )
A.B = A + B

A B A.B A + B
0 0
1
1
0 0
1
1
1 0
1 1

1
0

1
0

b-Doruluk tablosu

em
de
r

ekil 4.9 Teorem-1e ait kap eitlii ve doruluk tablosu

Teorem-2

Boolean matematiinde toplama ileminin komplementeri arpma ilemine eittir.

A, B gibi iki deikenin VEYA DEL kapsna uygulanmas ile elde edilen ifade bu
iki deikenin deilinin alnmasndan sonra VE lenmasi ile elde edilen ifadeye eittir.
A + B = A.B

w
.e

Aada ekil 4.9

gstermektedir.

A
B

Teorem-2ye

ait

( Teorem-2 )

kap

eitliini

A +B

A.B

ve

doruluk

A B A + B A.B
0 0
1
1
0 0
0
0
1 0
1 1

a-Kap eitlii

tablosunu

0
0

0
0

b-Doruluk tablosu

ekil 4.10 Teorem-2ye ait kap eitlii ve doruluk tablosu

91

Derin

rnek:

ri.
co

Aadaki Lojik ifadelere DeMorgan teoremlerini uygulaynz.

SAYISAL ELEKTRONK

a- Q= A + B + C = A.B.C
b- Q= A.B.C = A + B + C

tla

Eer verilen lojik ifade fazla sayda deiken ve ilem ieriyorsa bu durumda
ifadenin basitletirilmesi iin lojik ifade iersindeki farkl deiken tanmlayarak
DeMorgan teoremleri uygulanabilir.

sn
o

rnek:

Aadaki Lojik ifadeye DeMorgan teoremini uygulaynz.

Q = ( A + B.C ).(D.E)

em
de
r

zm:

lemi adm adm anlatalm.

I. Adm: Lojik ifade iindeki ilemleri farkl bir deiken kullanarak tanmlayalm
X = A + B.C ve Y = D.E dnmleri yaplr.

II.Adm: Basitletirilmi eitlik

w
.e

Q = X.Y olur.

III.Adm: Bu ifadeye DeMorgan teoremini uygularsak

Q = X + Y olacaktr. X ve Y deikenlerini fonksiyona tekrar yazarsak Q eitlii

Q = ( A + B.C ) + D.E olur.

IV.Adm: A + B.C ifadesinde Z=A ve W = B.C dnm yaplrsa

V. Adm: Z.W = Z + W olacaktr.Q ifadesi ise;
Q = A.(B + C) + D.E olacaktr.

92

SAYISAL ELEKTRONK

Derin

rnek:
Aadaki lojik ifadelere DeMorgan teoremini uygulaynz.

ri.
co

a- Q = ( A + B + C).D
b- Q = A.B.C + D.E.F
zm:

tla

a- A+B+C=X ve D=Y dnmleri yaplrsa;

X.Y = X + Y olacaktr.

sn
o

( A + B + C).D = ( A + B + C) + D olur.

( A + B + C) ifadesine DeMorgan teoremi uygulanrsa

em
de
r

( A + B + C) + D = A.B.C + D olacaktr.

b- A.B.C = X ve D.E.F=Y dnmleri yaplrsa.

X.Y = X + Y olacaktr.

A.B.C + D.E.F = ( A + B + C).( D + E + F )

w
.e

ifadesi elde edilir

4.5 SAYISAL DEVRE TASARIMI

Boolean ifadesinden mantk kaplar arasnda uygun balantlar yaplmas ile saysal
devrenin elde edilmesi ilemine saysal devre tasarm ad verilir. Bu blmde verilen
bir Boolean ifadesinden saysal devrenin izimi ve saysal devrelerden Boolean
ifadesinin elde edilmesi anlatlacaktr.

4.5.1 BOOLEAN FADESNDEN SAYISAL DEVRELERN ZLMES

Bu ksmda verilen bir Boolean ifadesinden saysal devrelerin izilmesi anlatlacaktr.
Devre tasarlanrken ilk nce Boolean ifadesinde ka tane giri deikenin olduu,
daha sonra bu deikenlerin hangi Boolean ilemine uyguland bulunmaldr. izim

93

SAYISAL ELEKTRONK

Derin

srasnda Boolean matematii ilem sras takip edilmelidir. lem sras parantez
,DEL,VE, VEYA eklindedir.

ri.
co

rnek:

Q = A.B + C ifadesini gerekletirecek saysal devreyi tasarlaynz.

zm:
Q = A.B + C

ifadesinde A,B,C giri deikenini, Q ise k deikenini

tla

gstermektedir. lemin gerekletirilmesine Boolean arpma ile balanr. Boolean

arpma ilemi VE kaps ile gerekleeceinden, ilk admda A ile B deikenlerinin

sn
o

VE kapsna uygulanmas gerekir. Boolean arpma ilemi ile elde edilen ifade (A. B),
dier giri deikeni ile Boolean toplama ilemine tabi tutulur. Boolean toplama ilemi

em
de
r

VEYA kaps ile gerekleeceinden A.B ifadesi C ile VEYA kapsna uygulanr.

A
B

ekil 4.10 Q=A.B+C ifadesine ait saysal devre

w
.e

Verilen Q = A.B + C boolean ifadesi A VE B VEYA C eklinde okunur.

rnek:

Q = A.B + A.B.C ifadesini gerekletirecek saysal devreyi tasarlaynz.

94

SAYISAL ELEKTRONK

Derin

zm:
Verilen Boolean ifadesinin izimine ncelikle VE kaplar ile ifade edilen Boolean

ri.
co

arpma ilemi ile balarz. Ancak VE kaplarna uygulanacak deikenlerden DEL

olan varsa, ncelikle bu deiken DEL kapsna uygulanarak
gerekletirilir.

bu ilem ( A )

DELi alnan deiken dier deiken(B) ile VE kapsna ( A.B )

uygulanr. Elde edilmek istenen A.B.C ifadesinde deikenin VE kapsna

uygulanmas gerektiinden girili bir VE kaps ve iki girili iki VE kapsnn ard

tla

ardna balanmas ile bu ilem gerekletirilir. Elde edilen bu iki ifade VEYA kapsna
uygulanarak devrenin izimi tamamlanr.

A.

A.B
B

A.B + A.B.C

A.

A.B.C

(a) girili VE kaplar kullanarak devre

izimi

A.B

em
de
r

sn
o

ekil 4.11de Q = A.B + A.B.C ifadesine ait saysal devre hem iki ve girili VE
kaplar ile hemde sadece iki girili VE kaplar kullanlarak izilmitir.

A.B + A.B.C
A.B.

A.B.C

(b) ki girili VE kaplar kullanarak devre

izimi

w
.e

ekil 4.11. Q = A.B + A.B.C ifadesine ait devre izimleri

4.5.2 SAYISAL DEVREDEN BOOLEAN FADESNN ELDE EDLMES

izilmi bir saysal devreden Boolean ifadesinin elde edilebilmesi iin ilk nce kap
girilerine uygulanan deikenler belirlenir. Her kap kna ait Boolean ifadesi
yazlr. Bu ilem devredeki en son kapya kadar srdrlr.

95

Derin

rnek:

B
C

ri.
co

Aada verilen saysal devrenin kna ait Boolean ifadesini bulunuz.

SAYISAL ELEKTRONK

sn
o

ekil 4.12

tla

zm:

em
de
r

Her bir kap giri ve k ifadesi devredeki son kapya kadar yazlarak ifade elde
edilir.
B

B+C

Q = A.( B + C)

w
.e

4.6 BOOLEAN FADELERNN SADELETRLMES

ou zaman saysal bir devre iin elde edilen Boolean ifadesi uzun ve karmak
olabilir. Devreyi bu haliyle tasarlamak ilemin maliyetinin artmasn ve hata yapma
olasln beraberinde getirmektedir. Boolean teorem, kural ve kanunular yardm ile
ifadeler sadeletirilerek daha az sayda mantk kaps ile saysal devreler
tasarlanabilir.

96

SAYISAL ELEKTRONK

Derin

ifadesini Boolean teoremleri yardm ile indirgeyiniz.

zm:
Sadeletirme ilemini eitli admlarla gsterelim

ri.
co

Q = B.C + B.(C + A ) + C.( B + A )

rnek:

I.Adm: Dalma kanununu ikinci ve nc terimlere uygularsak ifade aadaki gibi

olacaktr.

tla

Q = B.C + B.C + A.B + B.C + A.C

II.Adm: Birinci ve ikinci terimi B deikeni ortak parantezine alrsak ifade

sn
o

Q = B.(C + C) + A.B + B.C + A.C

III.Adm: VEYA zdelikleri ile (C+C=C)

em
de
r

Q = B.C + A.B + B.C + A.C

IV.Adm: Birinci ve nc terimi C deikeni ortak parantezine alrsak

Q = C(B + B ) + A.B + A.C

V.Adm: VEYA zdelikleri ile (B + B = 1)

Q= C + A.B + A.C

w
.e

VI.Adm: Birinci ve nc terimi C ile ortak paranteze alrsak

VII.Adm: VEYA zdelikleri yardm ile (1+A=1)

Q= C( 1 + A ) + A.B

olacaktr. ekil 4.13

gstermektedir.

Q= C + A.B
ifadenin indirgenmemi ve indirgenmi haliyle devreleri

(a)

(b)

97

SAYISAL ELEKTRONK

Derin

B
A

B.C + B.(C + A ) + C( B + A )

ri.
co

C
A
B

A.B+C

tla

ekil 4.13 fadenin sadelemeden nce (a) ve sadeletirildikten (b)sonra tasarm

sn
o

4.7. BOOLEAN FADELERNN ELDE EDLMES

em
de
r

Bir doruluk tablosu tasarmc tarafndan saysal devrenin almasna ynelik

oluturulmu ve giri deikenlerinin durumuna bal olarak kn ne olmas
gerektii anlatan tablodur. Tasarm aamasnda en nemli ilemlerden biri olan
doruluk tablosunu oluturduktan sonra ifadenin mantk kaplar ve bu kaplarn
birbirleriyle olan balantlarnn elde edilebilmesi iin tablodan Boolean ifadesinin
elde edilmesi gerekmektedir. nceki ksmlarda bu ifadelerin sadeletirilmesi ve
devrelerin izilmesi anlatld. Bu blmde Boolean ifadelerinin doruluk tablosundan
elde edilmesi konusu anlatlacaktr.
4.7.1. BOOLEAN AILIMLARI VE STANDART FORMLAR

w
.e

Boolean ifadeleri fonksiyonun doruluk tablosundan elde edilen iki temel almdr.
Bu ifadeler eer bir sadeletirme ilemi uygulanmazsa az sayda deiken iermesi
ender olarak karlalan bir durumdur. Boolean ifadelerinin yazld iki temel alm
minterimlerin toplam ve maxterimlerin arpm olarak gsterilebilirler.
4.7.1.1 MNTERM VE MAXTERM

kili bir deiken Boolean ifadesi olarak deikenin kendisi (A) veya deikenin deili
( A ) eklinde gsterilebilir. VE kapsna uygulanan A ve B deikenlerinin iki ekilde
Boolean ifadesi yazlabileceinden bu deikenlerin alabilecei drt durum sz
konusudur. Bu drt durum minimum terim veya standart arpm adn alr. Benzer
ekilde n sayda deiken iin 2n kadar minimum terim yazlabilir.Tablo 4.5
deikene ait minimum terimleri gstermektedir.

98

SAYISAL ELEKTRONK

Derin

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

Minterimler

Tablo 4.5

Terim

Sembol

A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C
A.B.C

m0
m1
m2
m3
m4
m5
m6
m7

ri.
co

tla

em
de
r

sn
o

deikenin alabilecei sekiz (23) durum olduundan 0dan 7ye kadar olan onluk
saylarn ikilik karlklar, yazlabilecek durumlar vermektedir. Her bir deiken ikilik
sayda eer 0 ise deili 1 ise deikenin kendisi yazlarak bulunur. Minimum terim
Boolean ifadesini 1 yapan terimdir.Her bir minimum terim mj eklinde gsterilir.
Burada j indisi ilgili ikilik saynn onluk karldr.

w
.e

Benzer biimde n kadar deiken iin deikenin kendisi ve deili olmak zere
VEYA ilemini ile birletirilmi 2n kadar durum yazlabilir. VEYA ilemi ile birletirilmi
bu durumlar ise maksimum terimler veya standart toplama adn alrlar. deikene
ait maksimum terimler Tablo 4.6da verilmitir. Her maxterim deikenin VEYA
ilemi ile birletirilmi halinden elde edilir ve burada ikilik sayda deiken 0 ise
deikenin kendisi, 1 ise deikenin deili yazlarak bulunabilir.
A

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

Maxterimler

Terim

Sembol

A +B+C

M0
M1
M2
M3
M4
M5
M6
M7

A +B + C
A +B +C
A+B+C
A +B +C
A +B + C
A +B +C
A+B+C

Tablo 4.6

99

SAYISAL ELEKTRONK

Derin

4.7.1.2. MNTERMLERN TOPLAMI

ri.
co

Bir nceki konuda n sayda deikene ait 2n sayda minimum terim yazlabileceini
ve bu minimum terimlerin fonksiyonu 1 yapan terimler olduu anlatlmt. Boolean
fonksiyonunu minterimlerin toplam (arpmlarn toplam) cinsinden ifade edebilmek
iin fonksiyonun 1 olduu her durum iin minimum terimler bulunur. Bulunan bu
minimum terimler VEYAlanarak fonksiyon minterimlerin toplam(arpmlarn toplam)
cinsinden yazlabilir.

tla

rnek:

Aadaki doruluk tablosundan lojik ifadeyi minterimler cinsinden bulunuz.

C
0
1
0
1
0
1
0
1

Q
1
1
0
0
0
1
0
1

sn
o

B
0
0
1
1
0
0
1
1

em
de
r

A
0
0
0
0
1
1
1
1

zm:

w
.e

Doruluk tablosunda k ifadesinin 1 olduu her duruma ait miniterim bulunduktan

sonra bu terimler VEYA lanarak lojik ifade elde edilir.
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

Q
1
1
0
0
0
1
0
1

100

A.B.C
A.B.C

m0
m1

A.B.C

m5

A.B.C

m7

SAYISAL ELEKTRONK

Derin

Q = A.B.C + A.B.C + A.B.C + A.B.C

veya

ri.
co

Yazlan minterimlerin her birisinin

k 1 yapan terimler olduu doruluk
tablosundan grlmelidir. Miniterimlerin VEYA lanmas ile elde edilen ifade kn 1
olduu tm durumlar kapsayacaktr.

Q= m0 + m1+ m5 +m7 eklinde yazlabilir

tla

ou durumda doruluk tablosunu vermek yerine aadaki gsterimde kullanlabilir.

sn
o

Q(A,B,C)=(0,1,5,7)

Burada sembol parantez iinde verilen minimum terimlerin VEYA lanmas ile lojik
ifadenin elde edileceini anlatr. k ifadesini gsteren terimden (Q) sonra gelen
parantez bu fonksiyonda ka deikenin (A,B,C) olduunu gstermektedir.

em
de
r

Baz durumlarda Boolean ifadesi minterimlerin toplam formunda olmayabilir.

Fonksiyonu VE terimlerinin VEYA lanmas ile bu forma dntrlr. Daha sonra
her terimde eksik deiken olup olmad kontrol edilir. Eer terimde eksik deiken
veya deikenler varsa, A eksik deikeni gstermek zere A + A ifadesi terimle
VElenerek eksik deiken eklenmi olur. Bu ilem terim iinde eksik deiken
kalmayana kadar devam eder.
Not:
Eksik bir deiken veya deikenlerin terime eklenilmesi ileminde;

w
.e

Teorem1.c.

Teorem 2.d.

A.1 = A

A+A =A

teoremleri kullanlmaktadr.

rnek:

Q = A + B.C fonksiyonunu minterimlerin toplam eklinde ifade edin.

zm:
Fonksiyon A,B ve C olmak zere deikene sahiptir. lk terim A de B ve C
deikenlerinin ikisi bulunmamaktadr. Bu deikenleri terime eklemek iin:

101

SAYISAL ELEKTRONK

Derin

A = A.1 = A.(B + B ) = A.B + A.B

yazlabilir. Ancak terimde hala C deikeni eksiktir.

ri.
co

A = A.B(C + C ) + A.B.(C + C )

= A.B.C + A.B.C + A.B.C + A.B.C

kinci terim B.C de ise A deikeni eksiktir.

eklinde yazlabilir. Btn terimleri birletirirsek:

tla

B.C = B.C.( A + A ) = A.B.C + A.B.C

sn
o

Q = A.B.C + A.B.C + A.B.C + A.B.C + A.B.C + A.B.C

sonucu elde edilir. A.B.C ifadesi fonksiyonda iki defa grlr, bu nedenle (A+A=A)
eklinde ifade edilen Teorem 1.d ye gre bunlardan birini kararak sadeletirme
gerekleir. Minterimleri artan sraya gre yazarsak.

em
de
r

Q = A.B.C + A.B.C + A.B.C + A.B.C + A.B.C

Q = m0 + m1 + m2 + m3 + m6

Q(A, B, C, ) = (0,1,2,3,6 )

eklinde yazlr.

rnek:

a) F = A.B + B.C

b) Q = X + Y + X.Y.Z
c) Q = A.B.C + A.C + B.C.D

d) Q = ( A.B + C).( A + B.D )

w
.e

Aada verilen Boolean ifadelerini minterimlerin toplam formunda yaznz

102

SAYISAL ELEKTRONK

Derin

4.7.1.3. MAXTERMLERN ARPIMI

ri.
co

Boolean fonksiyonlar maxterimlerin arpm olarak da ifade edilebilirler. n sayda

deikene ait 2n sayda maxterim yazlabilir. Bu maxterimler fonksiyonun 0 olmasn
salayan terimlerdir. Boolean fonksiyonunu maxterimlerin arpm formunda yazmak
iin fonksiyonun 0 olduu her duruma ait maxterimler bulunur. Bulunan bu
maxterimler VE lanarak fonksiyon maxterimlerin apm formunda yazlabilir.

rnek:

C
0
1
0
1
0
1
0
1

Q
0
1
1
1
0
0
1
1

sn
o

B
0
0
1
1
0
0
1
1

em
de
r

A
0
0
0
0
1
1
1
1

tla

Aadaki doruluk tablosundan lojik ifadeyi maxiterimler cinsinden bulunuz.

w
.e

zm:
Doruluk tablosunun k ifadesinin 0 olduu her duruma ait maksimum terim
bulunduktan sonra bu terimler VE lenerek lojik ifade elde edilir.
A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

Q
0
1
1
1
0
0
1
1

A +B+C

A +B +C
A +B + C

Yazlan minimum terimlerin kn 0 olmasn salayan terimler olduu doruluk

tablosundan grlmelidir.
Q = ( A + B + C).( A + B + C).( A + B + C )

Q= M0.M4.M5
eklinde yazlabilir.ou durumda doruluk tablosu yerine
Q(A,B,C)=(0,4,5)

103

SAYISAL ELEKTRONK

Derin

eklinde fonksiyon verilebilir. sembol parantez iindeki maxiterimlere VE

ileminin uygulanacan gsterirken, k ifadesini (Q) takip eden parantez
deikenleri (A,B,C) gstermektedir.

ri.
co

Boolean fonksiyonlarn maxterimlerin arpm (toplamlarn arpm) olarak ifade

edebilmek iin fonksiyonu VEYA terimleri haline getirmek gerekir. Bu ilem:
(A+B).(A+C) = A+B.C

tla

dalma kanunu kullanlarak gerekletirilir.Daha sonra her bir VEYA teriminde eksik
deiken varsa , A eksik deikeni gstermek zere, terim A.A ile VEYAlanr.

rnek:

sn
o

Q = A.B + B.C fonksiyonunu maxiterimlerin arpm olarak ifade ediniz.

zm:

lk nce dalma yasas kullanlarak fonksiyonu VEYA terimlerine evirelim

em
de
r

Q = A.B + B.C = ( A + B.C).( B + B.C)

Q = ( A + B).( A + C).( B + B).( B + C)

B +B =1

olduundan

Q = ( A + B).( A + C).( B + C)

w
.e

eklinde VEYA terimlerine dntrlr. Fonksiyon A,B ve C olmak zere

deikenden olumutur. Her bir VEYA teriminde eksik deiken varsa bu
deikenler eklenir.
A + B = A + B + C.C = ( A + B + C).( A + B + C )

A + C = A + C + B.B = ( A + B + C).( A + B + C)

B + C = B + C + A.A = ( A + B + C).( A + B + C)

Elde edilen terimler birletirilip fonksiyonda ayn terimlerden biri atlp sadelemi
fonksiyon yazlrsa:
Q = ( A + B + C).( A + B + C ).( A + B + C).( A + B + C)
Q = M0.M1.M2.M6
Q = (0,1,2,6)

eklinde yazlabilir.
104

SAYISAL ELEKTRONK

Derin

Aada verilen Boolean ifadelerini maxterimlerin toplam formunda yaznz

ri.
co

a) F = A.B + B.C

rnek:

b) Q = X + Y + X.Y.Z
c) Q = A.B.C + A.C + B.C.D

tla

4.7.1.4 BOOLEAN AILIMLARININ BRBRLERNE DNTRLMES

sn
o

ki temel Boolean almda kullanlan minterim ve maxterimler ifade edili bakmndan

birbirlerinin tmleyeni olduu grlebilir. Bunun nedeni fonksiyonu 1 yapan
terimlere ait minimum terimler bulunurken, fonksiyonu 0 yapan minimum terimlerin
tmleyeninin fonksiyonu 1 yapmasdr. rnein :
F(A,B,C)= (0,2,5,7)

em
de
r

fonksiyonu minterimlerin toplam eklinde aadaki gibi yazlabilir.

F(A,B,C)= m0+m2+m5+m7

Bu fonsiyonun tmleyeni aadaki gibi olacaktr:

F(A,B,C)= m1+m3+m4+m6

Elde edilen fonksiyona DeMORGAN teoremi ile F fonksiyonun deilini alarak F

fonksiyonu elde etmek istersek :

w
.e

F(A,B,C)=( m1+m3+m4+m6)

F(A,B,C)= m1.m3.m4.m6

Minterim ve maxterimlere ait Tablo4.5 ve Tablo 4.6 incelenirse mi = Mj olduu

kolaylkla grlebilir.
F(A,B,C)= M1.M3.M4.M6
F(A,B,C)=(1,3,4,6)

eklinde olacaktr. Bu durumda

mi = Mj
ilikisi yazlabilir.Yani bir maksimum terim ayn alt indise sahip bir minterimin
tmleyenine eittir. Bu ifadenin terside dorudur.

105

SAYISAL ELEKTRONK

Derin

Boolean almlarnn birbirleri arasndaki dnmde;

I - Dnm ilemine gre

ri.
co

a) Eer minterimden maxterime dnm isteniyorsa sembol

ile sembol ile deitirilir.
b) Eer maxterimden minterime dnm isteniyorsa sembol
ile sembol ile deitirilir.

tla

II - Fonksiyonda saylar seklinde verilen terimlerin yerlerine fonksiyonda

bulunmayan saylar yazlr.

sn
o

admlar takip edilebilir.

rnek :

em
de
r

Aada minterimler cinsinden verilen fonksiyonu maxterimler cinsinden yaznz.

Q(x,y,z,w)=(0,2,3,7,9,11,12,13,15)

zm:

Dnm ilemi maxterimden minterime olduuna gre sembol sembol ile yer
deiecektir. Fonksiyonda olmayan saylar yazlarak dnm ilemi tamamlanm
olur.

w
.e

Q(x,y,z,w)= (1,4,5,6,8,10,14)

4.7.1.5. STANDART FADELER

Boolean fonksiyonlarn elde etmenin bir dier yolu standart formlardr. Bu formda
fonksiyonu oluturan terimler deikenlerin tamam iermetebilir. ki temel tip standart
form vardr, arpmlarn toplam (Sum of Product-SOP) ve toplamlarn arpm
(Product of Sum-POS).

106

SAYISAL ELEKTRONK

Derin

ri.
co

arpmlarn toplam formu, bir veya daha fazla deikenden oluan arpm terimleri
olarak adlandrlan VE terimlerinden olumu Boolean ifadesi gsterimidir.Toplam,
elde edilen VE terimlerinin VEYA landn gstermektedir.Bu forma bir rnek
aada gsterilmitir.
F = A + B.C + A.C.D

Boolean ifadesi A,B,C,D gibi drt deikene sahip olup ,srayla bir,iki ve
deikenden olumu VE teriminin VEYA lanmasndan olumutur.

tla

Toplamlarn arpm formu ise, bir veya daha fazla deikenden oluan toplam
terimleri olarak adlandrlan VEYA terimlerinden
olumu Boolean ifadesi
gsterimidir.arpm, elde edilen VEYA terimlerinin VE lendiini gstermektedir.Bu
forma bir rnek aada gsterilmitir.

sn
o

Q = A.(B + C ).( A + B + D)

Boolean ifadesi A,B,C,D gibi drt deikene sahip olup ,srayla bir,iki ve
deikenden olumu VEYA teriminin VE lenmasinden olumutur. Baz
durumlarda verilen ifade her iki formda olmayabilir. rnein:

em
de
r

F = ( A.B + C.D).( A.B + C.D)

fonksiyonu her iki formda deildir. Bu ifade dalma kanunu kullanlarak

parantezlerin kaldrlmas halinde standart forma dntrlebilir.
F = A.B.C.D + A.B.C.D

4.7.2 DER SAYISAL LEMLER

w
.e

n kadar deikene sahip bir Boolean fonksiyonu iin 2n olas durum yazlabildii iin,

n kadar deiken iin yazlabilecek fonksiyon says 2

n=2 olduundan yazlabilecek fonksiyon says 16dr.

2n

kadardr. ki deiken iin

X ve y gibi iki deikene ait yazlabilecek 16 fonksiyona ait doruluk tablolar Tablo 4.
7de verilmitir.Tabloda F0dan F15e kadar olan 16 stndan her birisi x ve y
deikenlerinden oluan fonksiyonlardan birinin doruluk tablosunu gstermektedir.
Fonksiyonlar Fin alabilecei 16 durumdan elde edilmitir. Fonksiyonlarn bazlarnda
ilemci sembol vardr. rmein F1, Ve ilemine ilikin doruluk tablosunu
vermektedir ve ilem sembol . olarak verilmitir.

107

SAYISAL ELEKTRONK

Derin

F0 F1 F2 F3 F4 F5 F6 F7 F8 F9 F10 F11 F12 F13 F14 F15

Tablo 4.7
Tablo

4.8

doruluk

tablosu

verilen

16

fonksiyona

ri.
co

tla

lem
sembol

ait

Boolean

ifadelerini

sn
o

gstermektedir. Boolean ifadeleri en az sayda deiken ierecek biimde

sadeletirilmitir. Tabloda grlen fonksiyonlarn bir blm (VE,VEYA,DEL vb.)
Boolean ilemcileri ile ifade edilebilmelerine ramen dier fonksiyonlarn ( zel
VEYA, x deil ve y vb.) ifade edilebilmeleri iin zel ilem sembol kullanlmtr.

em
de
r

zel-Veya ilemi dndaki ilem sembolleri tasarmclar tarafndan pek kullanlmaz.

Tablo 4.8da verilen 16 fonksiyon ana gurupta incelenebilir:
I. ki fonksiyon 0 veya 1 gibi bir sabit retir.
II. Drt fonksiyon tmleyen ve transfer ilemini verir.
III. On

fonksiyon

VE,VEYA,VEDEL,VEYADEL,zel-VEYA,

w
.e

DEL, engelleme ve ierme olmak zere sekiz ilemi gsterir.

108

zel-VEYA

SAYISAL ELEKTRONK
lem
Ad
Bo

kilik sabit 0

F1=x.y

x.y

VE

x ve y

F2=x.y

x/y

Engelleme

x ve y deil

Transfer

F3=x
F4=x.y

Aklama

y/x

Engelleme

x deil ve y

Transfer

F5=y

x veya y fakat ikisi birden

zel-VEYA

F7=x+y

x+y

VEYA

F8=(x+y)

xy

VEYA DEL

F9=x.y+x.y

x y

zel-VEYA DEL

x eit y

F10=y

Deil

y nin deili

F11=x+y

x y

erme

x veya y deil

Deil

x in deili

tla

F6=x.y+x.y

x y

deil

sn
o

x veya y

VEYA deil

F13=x+y

x y

ierme

x deil veya y

F14=(x.y)

xy

VE DEL

VEnin deili

Birim eleman

kilik sabit 1

em
de
r
F12=x

F15=1

lem
Sembol

ri.
co

Boolean
Fonksiyonu
F0=0

Derin

w
.e

kilik bir fonksiyon sadece 1 veya 0 deerlerini alabilir. Tmleyen fonksiyonu ikilik
deikenlerden (x ,y) her birisinin tmleyenini(x,y) verir. Giriin deikenlerinden
birine eit olan fonksiyona transfer fonksiyonu denir. Engeleme ve ierme ilemleri
saysal tasarmclar tarafndan kullanlsada bilgisayar mantnda nadiren kullanlr.
VE,VEYA,VE deil,VEYA deil,zel-VEYA ve zel-VEYA deil ilemleri saysal
sistemlerin tasarmnda yaygn olarak kullanlmaktadr.

109

BLM 5
Derin

SAYISAL ELEKTRONK

ri.
co

KARNOUGH HARITALARI

tla

Boolean
fonksiyonlarn
teoremler,kurallar
ve
zdelikler
yardm
ile
indirgeyebileceimizi bir nceki blmde grdk. Ancak yaplan bu sadeletirme
ileminde birbirini izleyen her adm iin farkl bir ilem yapma gereklilii indirgemenin
tam olarak yaplamamasna ve indirgemede hata yapma olasln arttrmaktadr.
Karnough haritalama yntemi Boolean fonksiyonlarnn indirgenmesinde basit ve
dolaysz bir yntem salar.

sn
o

Harita karelerden oluan bir emadr. Her bir kare bir minterimi gsterir. Bir Boolean
fonksiyonunu doruluk tablosundan minterimlerin VEYA lanmas (arpmlarn
toplam) olarak ifade edildii iin haritada fonksiyonun minimum terimleri ierdii
karelerle evrili bir alanlarla tanmlanabilir. Tasarmc bu alanlarda uygun bilekeler
alarak en sade ifadeyi elde edebilir.Karnough haritalama yntemi en fazla alt
deikenli ifadelerin sadeletirilmesinde kullanlmaktadr. Daha fazla deiken ieren
fonksiyonlarn indirgenmesi iin Tablo yntemi kullanlmaktadr.

em
de
r

Karnough haritasndaki kare says giri deiken says n ise 2n olarak bulunabilir.
rnein giri deikeni 2 ise oluturulacak Karnough haritasndaki kare says 22=4
olarak bulunabilir. Karnough haritalarnda dey dorultudaki hcrelere stn, yatay
dorultudaki hcrelere satr ad verilir.
5.1. K , VE DRT DEKENL DYAGRAMLAR

w
.e

ki giri deikeni iin drt minterim yazlabilir, dolays ile haritada her minterime
karlk gelen bir kare olmak zere drt kare vardr. ekil 5.1 iki giri deikeni iin
oluturulmu Karnough haritasn gstermektedir.

B
0

m0

m1

m2

m3

(a)

A.B

A.B

A.B

A.B

(b)

ekil 5.1 ki deikenli Karnough haritas

110

SAYISAL ELEKTRONK

Derin

A.B

Aad
.B

A.B

A.B

A=0,B=1
durumuna
karlk
gelen kare

tla

ri.
co

ekil 5.1 ki deikenli Karnough haritas Kareler ve karlk gelen deikenler (b)de
gsterilmitir. Her satr ve stndaki 1 ve 0 lar deikenlerin alabilecei
durumlar gstermektedir. Her bir satr ve stnn bileiminden elde edilen ikilik ifade
deikenlerin bulunduklar kareye ait durumunu gstermektedir.

ekil 5.2 A=0,B=1 durumuna karlk gelen karenin gsterimi

sn
o

Karnough haritalarnn indirgemedeki yararn anlamak iin birbiriyle bitiik iki kareyi
incelemekte yarar vardr. Haritada bitiik her iki kareye ait minimum terim incelenirse
deikenin 0 olduu kare deikenin deilini,1 olduu kare ise deikeni
tanmlamaktadr. Eer bitiik iki kareye ait minterimlere VEYA ilemi uygulanrsa elde
edilen ifade.
= A.B + A.B
= B.( A + A )
= B

em
de
r

m1+m3

olacaktr. Bitiik iki kare VEYAlanrsa ifade tek terime indirgenir. lerleyen blmlerde
bitiik kareler komu olarak adlandrlacaktr.
giri deikeni iin sekiz (23=8) minterim yazlabilir, dolays ile harita sekiz
kareden olumaktadr. ekil 5.1 iki giri deikeni iin oluturulmu Karnough
haritasn gstermektedir.
01

11

10

B.C
A

m0

m1

m3

m2

A.B.C A.B.C A.B.C A.B.C

m4

m5

m7

m6

A.B.C A.B.C A.B.C A.B.C

w
.e

B.C
A
00

(a)

00

01

11

10

(b)

ekil 5.4 deikenli Karnough haritas

Minterimlerin yazlm srasna dikkat edilirse, bitiik her bir satr veya stn da
deikenin alabilecei deer 1 den 0 a yada 0 dan 1 geer. Bu ise iki bitiik
karenin birbiri ile komu olmasn salar.

111

SAYISAL ELEKTRONK

Derin

00

01

11

10

A.B.C A.B.C A.B.C A.B.C

A.B.C A.B.C A.B.C A.B.C

tla

ekil 5.5

ri.
co

B.C
A

Bu iki sra arasnda C=0dan C=1 gemi. B

deikenin durumunda deiim yok

01

11

10

m1

m3

m2

C.D

A.B

00

em
de
r

C.D
00
A.B
m0
00

sn
o

Drt giri deikeni iin oluturulan Karnough haritas ekil 5.6 da verilmitir. Drt
giri deikeni haritann on alt kareden (24 =16) olumasn salar. ekil 5.6 (a) 16
minterim ve yerleimini gsterilirken, (b)de ise minterimler Boolean ifadesi eklinde
haritaya yeniden yazlmtr.

01
11

m4

m5

m7

m6

01

m12

m13

m 15

m16

11

10

m8

m9

m10

10

m 11

00

01

11

10

A.B.C.D A.B.C.D

A.B.C.D A.B.C.D

A.B.C.D A.B.C.D

A.B.C.D A.B.C.D

A.B.C.D A.B.C.D

A.B.C.D A.B.C.D

A.B.C.D A.B.C.D A.B.C.D A.B.C.D

(b)

(a)

ekil 5.6 Drt deikenli Karnough haritas

w
.e

Karelerin hangi minterime karlk geldiini deikenlerin satr ve stuna ait ikilik
ifadesinin onluk karl yazlarak bulunabilir.

C.D
00
A.B
m0
00

01

11

10

m1

m3

m2
.

01
11

m4

m5

m7

m6

m12

m13

m 15

m16

10

m8

m9

m 11

A=0,B=1
C=1,D=0
(0110) 2= 6
m6 yazlmaldr

m10

ekil 5.7 Karnough haritasnda minterimlerin yerleimi

112

SAYISAL ELEKTRONK

Derin

5.2 KARNOUGH HARTALARINA YERLEM

ri.
co

Karnough haritalarnda her bir karenin Boolean ifadesi ve minimum terim cinsinden
anlam bulunduktan sonra doruluk tablosundan veya bir lojik ifadeden bilgilerin
haritaya aktarlmas gerekmektedir. Doruluk tablosunda k ifadesi tercih edilen
indirgeme ekline gre 1 veya 0 olduu durumlar Karnough haritasnda uygun
karelere yazlr.

Verilen bir Lojik ifadeden veya doruluk tablosundan bilginin haritaya aktarm iin:

tla

a) Lojik ifade veya doruluk tablosundaki giri deiken says bulunmaldr.

b) Karnough haritas giri deiken saysna uygun olacak ekilde hazrlanr.

sn
o

c) Eitlik Karnough haritasna aktarlr.

I. Lojik ifadeden Karnough haritasna bilgileri aktarrken, ifadeyi

oluturan minterimler bulunur. Minterimlere ait karelere 1 dier
karelere 0 yazlr.

em
de
r

II. Doruluk tablosundan bilgileri Karnough haritasna aktarrken, k

ifadesine ait durumlar Karnough haritasndaki uygun karelere yazlr.

rnek:

Aada verilen lojik ifadeyi Karnough haritalarna aktarnz.

Q = A + A.B

w
.e

zm:

I. Adm: Lojik ifadede bulunun giri deiken says bulunur.

Q = A + A.B ifadesi A ve B deikenlerinden olutuundan giri deiken says
ikidir.

II.Adm: Giri deiken says iki (n=2) ise Karnough haritas drt (2n =4) kareden
olumaldr. Aada iki deikenli Karnough haritas gsterilmitir.

113

SAYISAL ELEKTRONK

Derin

A.B

ri.
co

III.Adm: Lojik ifadenin her bir teriminin hangi minimum terime karlk geldii
bulunur. Minterime ait kareye 1, dier karelere 0 yazlr.

sn
o

tla

Q = A + A.B ifadesinin hangi minterimlerden olutuunu bulmak iin ifadeyi oluturan

terimlerde eksik deiken varsa bu deiken ilgili terime eklenerek ifadenin
basitletirilmemi haline ulalr. Q = A + A.B ifadesi bir deikenli bir terim ( A ) ve iki
deikenli bir terimden (A.B) olumutur. lk terim A de, dier B deikeni
bulunmamaktadr.Bu deikeni bu terime eklemek iin ;
A = A.(B + B ) = A.B + A.B

dnm yaplr. Bu dnm fonksiyona eklenirse ifade

Q = A.B + A.B + A.B

em
de
r

sonucunu elde ederiz.Bu durunda fonksiyon

Q = A.B + A.B + A.B

= m0 + m1 + m3
olacaktr. Minterimlere ait karelere 1, dier karelere 0 yazarak yerletirme ilemi
tamamlanm olur.
0

A1
.B

w
.e

114

Derin

rnek:

tla

C
0
1
0
1
0
1
0
1

k
Q
1
0
1
1
0
0
1
0

sn
o

A
0
0
0
0
1
1
1
1

Giriler
B
0
0
1
1
0
0
1
1

ri.
co

Aada verilen doruluk tablosundaki bilgileri Karnough haritasna aktarnz.

zm:

SAYISAL ELEKTRONK

em
de
r

k ifadesine ait durumlar Karnough haritasndaki uygun karelere yazlarak akt

arma ilemi tamamlanm olur.
B
0
0
1
1
0
0
1
1

C
0
1
0
1
0
1
0
1

Q
1
0
1
1
0
0
1
0

A.B.C

A.B.C
A.B.C

A.B.C

w
.e

A
0
0
0
0
1
1
1
1

115

B.C
A
0

00

01

11

10

SAYISAL ELEKTRONK

Derin

5.3 KARNOUGH HARTALARI YARDIMI LE LOJK FADELERN

SADELETRLMES

tla

5.3.1 ARPIMLARIN TOPLAMI LE SADELETRME

ri.
co

Karnough haritalar yardm ile yaplan sadeletirme ilemi indirgenmi ifadenin

formuna gre arpmlarn toplam veya toplamlarn arpm olmak zere iki ayr
ekilde olabilir. Aksi belirtilmedik yaplan indirgeler arpmlarn toplam formunda
kabul edilecektir.

Lojik ifadeleri Karnough haritalar yardm ile arpmlarn toplam formunda

indirgerken

sn
o

I. Doruluk tablosundan alnan deerler Karnough haritasna aktarlr.

II. Karnough haritasnda 1 olan kareler uygun bilekelere alnr.
iinde 1 olan karelerin says 2n kadar

em
de
r

a) Bileke olutururken
olmaldr.

b) Bir kare birden fazla bileke iinde bulunabilir.

c) Karelerin bileke oluturabilmeleri iin birbirlerine komu olmalar

gerekmektedir.

d) Karlkl ke ve kenarlardaki kareler birbirlerine komu kare

saylrlar.

w
.e

III - Bileke sonular VEYAlanr ve indirgenmi eitlik elde edilir.

a) Bileke iinde durum deitiren degitiren deikenler varsa ( 1den 0a
veya 0dan 1e) bu deikenler dikkate alnmaz.
b) Bileke iindeki karelerinde durum deitirmeyen deikenler varsa
indirgemede bu deikenler dikkate alnr. Eer durum deitirmeye
deikenler Lojik-0 ise deikenlerin deili, Lojik-1 ise deikenlerin kendisi
yazlr.

116

Derin

rnek:

ri.
co

Aadaki Boolean fonksiyonun apmlarn toplam formunda sadeletiriniz.

SAYISAL ELEKTRONK

Q(A,B,C,D)=(0,1,2,3,4,5,6,7,13,15)
zm:

tla

Verilen Boolean fonksiyonundaki minterimler haritada 1 ile temsil edilen yeleri

gstermektedir. Fonksiyonu arpmlarn toplam formunda indirgemek iin verilen
minterimler haritada uygun yerlere yazlr. Haritada 1 olan kareler uygun bilekelere
alnarak indirgenmi eitlik arpmlarn toplam formunda yazlr.
A.B

01

11

10

em
de
r

01
11

sn
o

C.D
00
A.B
1
00

10

B.D

A.D

Q = A.B + A.D + B.D

w
.e

olacaktr.

5.3.2.Toplamlarn arpm ile Sadeletirme

Lojik ifadeleri Karnough haritalar yardm arpmlarn toplam formunda sadeletirme

yapmak iin aadaki ilem sras takip edilir:
I. Doruluk tablosundan alnan deerler Karnough haritasna aktarlr.
II. Karnough haritasnda 0 olan kareler uygun bilekelere alnr.
III. Bileke sonular VEYAlanr ve indirgenmi eitlik elde edilir.

117

SAYISAL ELEKTRONK

Derin

a) Bileke iinde durum deitiren deikenler varsa ( 1den 0a veya

0dan 1e) bu deikenler dikkate alnmaz.

ri.
co

b) Bileke iindeki karelerde durum deitirmeyen deikenler varsa

indirgemede bu deikenler dikkate alnr.eer durun deitirmeyen
deikenler Lojik-0 ise deikenin deili, Lojik-1 ise deikenin kendisi
yazlr.

tla

VI - Elde edilen bu ifade gerek fonksiyonun deilidir. fadenin bir kez daha deili
alnarak gerek fonksiyon toplamlarn arpm formuna dntrlr.

rnek:

sn
o

Aadaki Boolean fonksiyonunu toplamlarn arpm eklinde sadeletirin.

Q(A,B,C,D)=(0,2,4,6,9,11,12,14)
zm:

em
de
r

Verilen Boolean fonksiyonundaki minterimler haritada 1 ile temsil edilen yeleri

gstermektedir.Fonksiyonda bulunmayan minterimler haritada 0 olan ve bu nedenle
Q fonksiyonunun tmleyenini gstermektedir. Fonksiyonu toplamlarn arpm
eklinde sadeletirmek iin , fonksiyonun 0 olduu durumlar Karnough haritasnda
uygun karelere yazlr.
Haritadaki 0 olan karelerin bilekelerinden elde edilen indirgenmi ifade Q
fonksiyonun deildir.
A.D

w
.e

C.D
00
A.B

01

11

00

01
11

10

0
00

A.D

118

10

0
0

A.B

SAYISAL ELEKTRONK

Derin
uygulayp

sadeleen

Q = Q = ( A + D ).( A + B ).( A + D)

FADENN

VE-DEL

VEYA

VEYA-DEL

LOJK

tla

DYAGRAMLARINA DNTRLMES

ri.
co

Q = A.D + A.B + A.D

5.4.LOJK

fonksiyon

ndirgenmi ifadeye DeMorgan teoremlerini

toplamlarn arpm eklinde olacaktr.

VE-Deil

VE

VEYA-Deil

A+B

( A.B)

( A + B)

A+B
A +B

( A.B)

A.B
A.B

( A.B )

A.B

(A + B )

A +B

( A.B )

A.B

(A + B )

em
de
r

VEYA

sn
o

Saysal tasarmclar tasarladklar devrelerde ou zaman VE-Deil yada VEYA-Deil

kaplarn, VE yada VEYA kaplarndan daha fazla kullanrlar. Bunun nedenleri VEDeil,VEYA-Deil kaplarnn retiminin daha kolay olmas ve btn saysal mantk
ailelerinde kullanlan temel kaplar olmasdr.VE,VEYA ve DEL kaplar ile verilen
Boolean fonksiyonlarn edeer VE-Deil ve VEYA-Deil mantk emalarna
dntrmek gerekir. Aada Tablo 5.1 DeMorgan teoremleri temel dnmleri
gstermektedir.

( A + B)

Tablo 5.1

w
.e

ekil 5.8 Mantk kaplarnn VE-Deil ve VEYA-Deil karlklarn gstermektedir. Bu

karlklar tasarmlarda, kaplarn VE-Deil ve VEYA-Deil edeerinin iziminde
kullanlabilinir.
5.4.1. VE-DEL LOJK DYAGRAMLAR

Karnough haritalar ile elde edilien sadeletirlmi eitliklerin VE-Deil (NAND) lojik
diyagramlarna dntrlmesi iin:
I. Karnough haritas arpmlarn toplam formunda sadeletirilir.
II. Elde edilen sadelemi eitlikte terimler birden fazla deikenli VE
ifadelerinden oluuyorsa her bir terimin VE-Deil edeeri yazlr.
III. VE-Deile dntrlm terimler deitirilmeden terimler arasndaki
VEYA ifadeleri fonksiyonun deili alnarak VE ifadelerine dntrlr.
IV. fadenin bir daha deili alnarak gerek fonksiyona ulalr.

119

120

A.B

VEYA-Deil Edeeri

ri.
co

tla

sn
o

A.B

VE-Deil Edeeri

em
de
r

Sembol

ekil 5.8 Mantk kaplarnn VE-Deil ve VEYA-Deil Karlklar

VEYA-Deil(NOR)
Kaps

VE-Deil(NAND)
Kaps

VEYA (OR)
Kaps

VE (AND)
Kaps

DEL(NOT)
Kaps

Kap Ad

w
.e

w
SAYISAL ELEKTRONK
Derin

Derin

rnek:
Q(A,B,C)=(1,2,3,4,5,7)
zm:
Fonksiyon arpmlarn toplam formunda sadeletirilir.

00

01

11

10

Q1 = A.B

sn
o

tla

B.C

ri.
co

Aada verilen lojik fonksiyonu VE-Deil kaplarn kullanarak gerekletirin

SAYISAL ELEKTRONK

Q1 = C

Q2 = A.B

em
de
r

Sadelemi fonksiyon u ekilde olacaktr:

Q = C + A.B + A.B

fadenin bir kez deili alnrsa ifade iersindeki btn VEYA ilemleri VE ilemine, VE
ilemleri ise VE-Deil ilemine dnecektir,
Q = C + A.B + A.B

w
.e

Q = ( C ).( A.B ).( A.B)

ifadenin birkez daha deili alnarak fonksiyon VE-Deil olarak ifade edilebilir.
Q = Q = ( C ).( A.B ).( A.B)

A
B

Q = C + A.B + A .B

(a)Devrenin arpmlarn toplam formunda gsterimi

121

SAYISAL ELEKTRONK

Derin

ri.
co

Q = Q = ( C ).( A.B ).( A.B)

tla

(b) ki girili VE-Deil kaplar ile devre uygulamas

A
B

sn
o

Q = Q = ( C ).( A .B ).( A.B )

em
de
r

(c)ki ve girili VE-Deil kaplar ile devre uygulamas

5.4.1. VEYA-DEL LOJK DYAGRAMLAR

Karnough haritalar ile elde edilen sadeletirilmi eitliklerin VEYA-Deil (NOR) lojik
diyagramlarna dntrlmesi iin:
I. Karnough haritas toplamlarn arpm formunda sadeletirilir.
ifadelerinden oluuyorsa her bir terimin VE-Deil edeeri yazlr.

III. VE-Deile dntrlm terimler deitirilmeden terimler arasndaki

VEYA

ifadeleri

fonksiyonun

birkez

deil

alnarak

dntrlr.

IV. fadenin birkez deili alnarak gerek fonksiyona ulalr.

w
.e

II. Elde edilen sadelemi eitlikte terimler birden fazla deikenli VE

122

VE

ifadelerine

Derin

rnek:
Q(A,B,C)=(0,1,2,4,6,7)
zm:
Fonksiyon toplamlarn arpm formunda sadeletirilir.

B.C

11

10

em
de
r

01

sn
o

00

tla

Q2 = A.B

Q3 = A .B

ri.
co

Aada verilen lojik fonksiyonu VE-Deil kaplarn kullanarak gerekletirin

SAYISAL ELEKTRONK

Q1 = C
Elde edilen ifade gerek fonksiyonun deilidir.

Q = C + A . B + A .B

fade iindeki VEli terimlerin VEYA-Deil karllar yazlr.

A.B = ( A + B )

A.B = ( A + B)

w
.e

Q = C + ( A + B ) + ( A + B)

olacaktr. fadenin birkez daha deili alnarak fonksiyon VEYA-deil olarak ifade
edilebilir.
Q = Q = C + ( A + B ) + ( A + B)

A
B

Q = C + (A + B ) + ( A + B)
C

123

SAYISAL ELEKTRONK

Derin

(a) ki girili VEYA-Deil kaplar ile devre uygulamas

ri.
co

A
B

Q = C + ( A + B ) + ( A + B)

tla

(b) ki ve girili VEYA-Deil kaplar ile devre uygulamas

sn
o

5.5. DKKATE ALINMAYAN (DONT CARE) DURUMLAR

em
de
r

Bir doruluk tablosunda giri deikenlerinin durumlarna bal olarak k

deikeninin ald durumlar (1 veya 0) devreye ait fonksiyon iin nemlidir.
Karnough haritas yardm ile lojik ifade elde edilirken genellikle k ifadesinin 1
olduu durumlar uygun bilekelere alnr.Haritadaki dier durumlarda fonksiyon k
ifadesinin 0 olduu kabul edilir. Bu kabullenme her zaman doru deildir. rnein
drt bitle ifade edilen BCD kodu 0-9 arasndaki rakamlar iin ifade edilir. Geri kalan
alt durum hi kullanlmayacaktr. Bu durumlarn hibir zaman olmayaca
varsaylarak fonksiyonun daha ileri dzeyde sadelemesi iin bu durumlar nemli
dikkate alnmayan(dont care) durumlar olarak tanmlayabiliriz
Dikkate alnmayan durumlar Karnough haritas zerinde 1 olarak gstermek giri
deikenlerinin ald bu durumda fonksiyonun daima 1 olaca anlamna gelirki bu
doru deildir.Ayn ekilde 0 yazmakta fonksiyonun daima 0 olduu anlamna
gelecektir. Dikkate alnmaz durumlar Karnough haritasnda X ile gsterilecektir.

w
.e

Dikkate alnmaz durumlar eer sadeletirme iin uygun bilekeler olumasn

salyorsa 1, sadeletirme ileminde ie yaramyorsa 0 kabul etmek, fonksiyonu en
basit haline indirgemede kullanldr.nemli olan hangi durumun en basit ifadeyi
verdiidir. Bununla beraber dikkate alnmaz durumlar hi kullanlmayabilir. Burada
yaplacak eim hangisinin indirgemeye fayda saladdr.

rnek:
Aada verilen Boolean fonksiyonlarn sadeletiriniz.
Q(A,B,C,D)=(1,5,9,11,13)
dikkate alnmaz durumlar ise

124

SAYISAL ELEKTRONK

Derin

d(A,B,C,D)=(0,2,8,15)
zm:

01
11

11

10

F 2 = C.D

sn
o

10

01

tla

C.D
00
A.B
00
X

ri.
co

Burada Q fonksiyonun 1 yapan minterimleri,d ise dikkate alnmaz durumlara ait

minterimleri vermektedir. Terimleri Karnough haritasn aktararak sadeletirme
ilemini yapalm.

F1 = A.D

em
de
r

Sadeletirme ileminde bilekeler oluturulabilecek en fazla kareden olumutur.

Dikkate alnmaz durumlarn tmn veya bir ksmn dahil etmek zorunluluu yoktur.
Sadece herhangibir sadeletirme ileminde yararl olanlar kullanlmtr. Yaplan
sadeletirme ileminde m152ci minterime ait dikkate alnmaz durum kullanlm dier
durumlar kullanlmamtr. Sadeletirilmi ifade
Q = A.D + C.D

w
.e

olacaktr. Dikkat edilirse eer dikkate almaz durumu indirgemede kullanmam

olsaydk F1 = A.B.D olacaktr.
C.D
00
A.B
00
X
01
11
10

01

11

10

F 2 = C.D

F1 = A.B .C

125

SAYISAL ELEKTRONK

Derin

5.6. SAYISAL DEVRE TASARIMI

ri.
co

Saysal devre tasarmnda dikkat edilmesi gereken nokta, tasarm istenen devrenin
almasnn anlalmasdr. Devrenin almas,yani girilerin durumuna bal olarak
kn ne olmas gerektiinin belirlenmesi gerekmektedir. Bu durumlara bal olarak
doruluk tablosu hazrlanr. Doruluk tablosundan elde edilen bu deerler Karnough
haritalar yardm ile sadeletirildikten sonra devre izilerek tasarm tamamlanr.
rnek:

tla

Bir saysal devrenin almas drt anahtarla kontrol edilecektir.Eer anahtarlardan

sadece herhangi ikisi kapal ise devre knn 1,dier btn durumlarda devre
knn 0 olmas istenmektedir. Gerekli devreyi tasarlaynz.
zm:

em
de
r

sn
o

Devre tasarlanrken yaplacak ilk ilem devrenin ka giri deikenine sahip

olduunun bulunmasdr. Saysal devrenin almas drt anahtarla kontrol edilmek
isteniyorsa giri deiken says drt tane olmak zorundadr.Bu deikenleri A,B,C ve
D harfleri ile gsterelim. Bu anahtar devrenin almasn kontrol
edilecektir.Gerekli koul saland zaman devre knn 1,geri kalan dier btn
durumlarda devre knn 0 olmas istenmektedir. Bu durumda k ifadesi bir
deikenle tanmlanmaldr. Devre kn Q harfi ile gsterelim.
Bu durumda devreye ait doruluk tablosu aadaki gibi olacaktr.
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

w
.e

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Q
0
0
0
1
0
1
1
0
0
1
1
0
1
0
0
0

Doruluk tablosundan alnan deerler Karnough

haritasna aktarlarak sadeletirme ilemi yaplr.

C.D
00
A.B

A.B.C.D

01

10

00
01
11

11

10

A.B.C.D

A.B.C.D

126

A.B.C.D

A.B.C.D

A.B.C.D

SAYISAL ELEKTRONK

Derin

Q=m3+m5+m6+m9+m11+m12

ri.
co

Q = A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D + A.B.C.D

olacaktr.en son adm olarak devre izilerek tasarm tamamlanr.

A

tla

B
C

w
.e

em
de
r

sn
o

127

Lojik ifade:

BLM 6

w
.e

em
de
r

sn
o

tla

BRLEK DEVRELER (COMBNATIONAL)

Derin

ri.
co

SAYISAL ELEKTRONK

128

SAYISAL ELEKTRONK

Derin

6.1 ARTMETK NTELER

ri.
co

Toplama, karma,arpma ve blme gibi aritmetik ilemleri yapan saysal devrelere

aritmetik devreler ad verilir. Saysal sistemlerde temel aritmetik ilemler toplama ve
karma ilemidir. arpma ilemi tekrarlanan toplama, blme ilemi ise tekrarlanan
karma ilemi ile tanmlanr.
6.1.1 TOPLAYICI DEVRELER (ADDERS)

+
+
+
+

0
1
0
1

=
=
=
=

Elde(Carry) Sonu(Sum)
0
0
0
1
0
1
1
0

sn
o

0
0
1
1

tla

Saysal devreler iin toplama ilemini gerekletiren devrelere toplayclar (adders)

ad verilir. Aada Binary (ikilik) saylarn toplamna ilikin temel kurallar verilmitir.

em
de
r

Not: Toplama ilemi sonunda oluan eldenin ilem sonucunun en yksek deerlikli
basama olduu unutulmamaldr.
6.1.1.1 YARIM TOPLAYICI (HALF ADDER)

Bir bitlik iki veriyi toplayan devrelere yarm toplayc (half adder) ad verilir. Bir yarm
toplaycn birer bitlik iki veri girii iin iki giri, toplam ve oluan eldenin gsterimi iin
iki tane k vardr. Aada bir yarm toplaycnn tasarm anlatlmtr;

w
.e

Bir bitlik iki veri P Ve Q ile adlandrrsak tasarlanacak devrenin iki binary saynn
toplanmas ilemini gerekletirmesi istenir. Toplama ileminin gsterimi iin sonu (
Sum -S ) ve elde (Carry -C) olmak zere iki tane k olmas gerekir.
Q

Doruluk tablosu yardm ile klar yazmak istersek;

S = P. Q + P. Q = P Q
C=P.Q
ifadeleri elde edilir.
Tablo 6.1

129

SAYISAL ELEKTRONK

Derin

Not : klara ait Lojik ifadeyi elde ederken Her bir ka ait olan minimum terimin
yazld grlmelidir.

P
Q

ri.
co

Aada bir yarm toplaycnn (Half Adder) Lojik diyagram ve sembol verilmitir

S(Sum)

P HA S

C(Carry)

ekil-6.2

sn
o

tla

ekil-6.1

6.1.1.2 TAM TOPLAYICI (FULL ADDER)

P
0
0
0

Cin Cout

Doruluk tablosundan klara ait Lojik ifadeler ise ;

S = Cin ( P Q )

0
0
1
1

0
1
0
0

0
1
1
1

1
0
0
1

w
.e

em
de
r

kinci temel tr toplayc derelere tam toplayc (full adder) ad verilir. bitlik
verilerin toplanmas ilemini gerekletiren devrelerdir. Devrenin toplama ilemi iin
giri, sonucun gsterimi iin iki tane k vardr. Girilerden ikisi toplama ilemini
yaplaca iki veriyi gsterirken dier giri dk deerlikli basamaktan oluan elde
girii iindir. Aada bir tam toplaycnn doruluk tablosu verilmitir;

1
1
1
1

Doruluk tablosunda ;
Cin Bir nceki ilemden oluan elde
Cout Toplama ilemi sonrasnda oluan eldeyi
gstermektedir

Cout = P. Q + Cin . ( P Q )
ifadeleri elde edilir.

Aada bir tam toplaycnn lojik diyagram ve sembol verilmitir;

130

SAYISAL ELEKTRONK

Derin

FA

C out

ekil-6.4

tla

ekil-6.3

C out

ri.
co

C in

P
Q
C in

Aada iki yarm toplayc ve harici bir VEYA kaps kullanlarak elde edilmi tam
toplayc devresi verilmitir.
P HA S

em
de
r

Cin

P HA S

sn
o

Cout

ekil 6.5

C in
P
Q

HA

HA

Cout

w
.e

ekil 6.6

6.1.1.3 PARALEL TOPLAYICILAR (PARALLEL ADDERS)

Bir n-bitlik paralel toplayc n tane tam toplaycnn birbirine paralel balanmas ile
elde edilebilinir. Her bir tam toplaycnn elde k (Cout) daha yksek deerli
toplaycnn elde giriine balanr. Bylece dk deerlikli basamaklarn
toplamndan oluan elde (Cout) bir sonraki toplam yaplacak basamaklara etki
edebilecektir.

131

SAYISAL ELEKTRONK

Derin

6.1.1.3.A K BT PARALEL TOPLAYICI

2 1 0

Q1

P0

Cin

C out

2 1

em
de
r

Q0

tla

P1 P0
Q 1 Q0

P1

sn
o

Toplama ilemine ilikin

genel format

ri.
co

Byle bir devre ile iki bitlik verilerin toplama ilemi gerekletirilir. ki bitlik iki verinin
toplanmasn salamak iin iki tam toplaycya ihtiya vardr. Toplam ilemini en
dk deerlikli bitlerin toplam ile balayacaktr. Bu toplam ileminden oluan elde
(0 veya 1) bir sonraki toplama ilemine eklenmek zorundadr.ki bitlik P ile Q
verilerinin toplanmas ile ilemi aklayalm;
Aada iki tam toplaycnn paralel balanmas ile elde edilmi iki-bit paralel toplayc
devresi ve sembol verilmitir. En yksek deerlikli bitlerin toplamndan oluan elde
toplama sonucunun en yksek basamadr.

C in

Cout

ekil 6.7

w
.e

Not: En dk deerlikli basamaklarn toplamna hibir zaman bir elde girii

olmadndan birinci tam toplaycnn Cin girii topraa (Lojik-0) balanmtr.

132

SAYISAL ELEKTRONK

Derin

C in
P0

Q0
Q1

(13)
(3)
(14)
(5)

}
}

(1)
(12)

tla

P1

(2)

Cin

C out

(10)

(a) Lojik Sembol

sn
o

P0

ri.
co

Q0

em
de
r

Q1

C out

(b) Lojik diyagram

ekil 6.8
ki bit binary paralel toplayc

w
.e

P1

133

SAYISAL ELEKTRONK

Derin

6.1.1.3.A DRT- BT PARALEL TOPLAYICI

P3 Q3

P2 Q 2

P1 Q1

Toplama ilemine ilikin

genel format

4 32 1 0

Cin

C out

C in

Cout

Cin

C out

sn
o

4 3

P0 Q 0

tla

P3 P2 P1 P0
Q 3Q 2Q1 Q 0

ri.
co

ekil 5.10 da drt-bit paralel toplaycnn blok diyagram ve sembol

verilmitir.Toplama ilemi iin nce en dk deerlikli bitler en sadaki tam toplayc
girilerine uygulanr. Btn tam toplayclarn elde klar (Cout) bir sonraki toplama
ileminin yaplaca tam toplaycnn elde girilerine (Cin) balanmtr.

C in

C out

(a) Blok diagram

P0
P1

em
de
r

P2
P3

Q0
Q1

2
1
0

Q2
Q3

C out

w
.e

(b) Lojik sembol

ekil 6.9
Drt-bit paralel toplayc

rnek:

ki tane 7482 ki-bit paralel toplayc kullanarak Drt-bit paralel toplayc elde ediniz.

134

SAYISAL ELEKTRONK

Derin

zm:

ri.
co

ki 7482 kullanarak drt-bit paralel toplaycnn elde edilmesi ekil 5.11de

gsterilmitir. Dk deerlikli iki bit birinci paralel toplayc girilerinde toplanr.
Yksek deerlikli iki bitin toplam ise ikinci paralel toplaycda gerekletirilir. Bu
toplamdan oluan elde toplama ileminin en yksek basama olur.

Q 3 Q 2 P3 P2

C out

C in

Cout

sn
o

P3 P2 P1 P 0
+ Q3 Q2 Q1 Q 0
3 2 1 0

P1 P0

tla

Cin

Q 1 Q0

1 0

em
de
r

ekil 6.10
ki 7482 ile Drt-bit Paralel Toplayc

6.2 KARILATIRICILAR( COMPARATORS)

Karlatrma ilemi giriindeki saysal bilgilerden birinin dierine gre byk,kk
veya eit olma durumlarnn belirlenmesidir.

w
.e

En temel karlatrc devreleri zel-Veya (Xor) kaplardr. Bir zel-Veya kapsnn

girileri farkl iken k Lojik-1,girileri ayn iken k Lojik-0dr. ekil 5.12 zelVeya kaps ile temel karlatrma ilemini gstermektedir.

0
0

0
1

Giriler birbirine eit

Giriler birbirine eit deil

1
0

Giriler birbirine eit deil

1
1

Giriler birbirine eit

ekil 6.12
Temel Karlatrma ilemi

135

SAYISAL ELEKTRONK

Derin

zel-Veya kaps ile girilerindeki iki bitlik bilginin eit olup olmad grlr.
Ancak bir karlatrcnn eitlik durumu ile birlikte bilginin kk veya byk olmas
durumlarn gstermesi beklenir.

ri.
co

rnek:

Bir bitlik A ve B verilerini karlatran bu karlatrma sonunda A>B, A=B, A<B

durumlarn gsteren devreyi tasarlaynz.

klar

A>B

A=B

A<B

tablosu

yardm

ile

klar

(A>B)= A.B

(A=B)= A.B + A.B = A B

(A<B)= A.B

em
de
r

Doruluk
yazlrsa,

sn
o

Giriler

tla

Devreye ait doruluk tablosu aadaki gibi olacaktr;

olacaktr. Byle bir devre ile bir bitlik iki

verinin A>B, A=B, A<B durumlar belirlenecektir.

w
.e

ekil 5.13de bir-bitlik byklk karlatrcnn Lojik diyagram ve sembol

verilmitir.

136

SAYISAL ELEKTRONK

ri.
co

Derin

A>B

COMP

A>B
A=B

A=B

A<B

tla

A<B

sn
o

(b)Lojik Sembol

(a) Lojik Diyagram

em
de
r

ekil 6.13
Bir-bitlik byklk karlatrc

6.3.KOD ZCLER(DECODERS)

w
.e

Saysal sistemlerde bilgiler ikilik kodlarla tanmlanrlar. n bitlik bir ikilik kod ile 2n
kadar farkl durum tanmlanabilir. Bir kod zc, n giri hattndan gelen ikilik bilgileri
maximum 2n kadar farkl k hattna dntren birleik bir devredir. Bir kod
zcnn n kadar girii varsa 2n kadar k vardr. Kullanlmayan veya dikkate
alnmaz durumlar varsa kod zc k 2n den az olacaktr.
6.3.1 K BTLK KOD ZC

ki bitlik bir kod zcnn 2 girii 4 k vardr. Byle bir devre iin girilerin
durumuna bal olarak sadece tek bir k doru olacaktr. Aada 2x4 Kod
zcnn doruluk tablosu ,Lojik diyagram ve sembol verilmitir.
A
0
0
1
1

B
0
1
0
1

D0 D1 D2 D3
1 0 0 0
0 1 0 0
0 0 1 0
0 0 0 1

137

SAYISAL ELEKTRONK

D0 = A . B

D1 = A . B

D0

2x4

D1

DECODER

D2
D3

tla

D2 = A . B

ri.
co

Derin

D3 = A . B

6.3.2. BTLK KOD ZC

sn
o

ekil 6.14 ki bitlik kod zc

em
de
r

bitlik kod zcde(decoder) giriin kodu zlerek sekiz k retir. Her k

bu giri deikenine ait bir minimum terimle tanmlanr. Girilerin durumuna bal
olarak sadece tek bir k dorudur.
A

D0

D1

D2

D3

D4

D5

D6

D7

0
1
2
3
4
5
6
7

0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

1
0
0
0
0
0
0
0

0
1
0
0
0
0
0
0

0
0
1
0
0
0
0
0

0
0
0
1
0
0
0
0

0
0
0
0
1
0
0
0

0
0
0
0
0
1
0
0

0
0
0
0
0
0
1
0

0
0
0
0
0
0
0
1

w
.e

Decimal

138

SAYISAL ELEKTRONK

Derin

A
D1 = A . B . C
B
D2 = A . B . C

D2

3x8
DECODER

D3
D4

D5
D6

D7

sn
o

D4 = A . B . C

D1

tla

D3 = A . B . C

ri.
co

D0

D0 = A . B .C

D5 = A . B . C

em
de
r

D6 = A . B . C

D7 = A . B . C

6.15. bitlik kod zc

6.3.3. YETK GRL KOD ZCLER

w
.e

Kod zclerin tamam olmasada byk bir blm bir veya birden ok yetki
(enable) girii ierir. Kod zc (decoder) sadece yetkilendiinde (enable giriine
gelen Lojik-1 veya Lojik-0 ) kod zme ilemini gerekletirir. Dier btn durumlarda
kod zc (decoder) klar Lojik-1 veya Lojik-0 olur.

Not: Yetkilendirme, allan decoder zelliine gre Lojik-1 veya Lojik-0 da olabilir.

139

SAYISAL ELEKTRONK

Derin

B C

D0
0
1
0
0
0
0
0
0
0

D1
0
0
1
0
0
0
0
0
0

D2
0
0
0
1
0
0
0
0
0

D3
0
0
0
0
1
0
0
0
0

D4
0
0
0
0
0
1
0
0
0

D5
0
0
0
0
0
0
1
0
0

D6
0
0
0
0
0
0
0
1
0

D7
0
0
0
0
0
0
0
0
1

ri.
co

C
X
0
1
0
1
0
1
0
1

tla

B
X
0
0
1
1
0
0
1
1

em
de
r

E A

A
X
0
0
0
0
1
1
1
1

sn
o

E
1
0
0
0
0
0
0
0
0

Aada Lojik-0 da yetkilenen 3x8 Decodern doruluk tablosu verilmitir.

D0
D1
D2
D3

A
B
C

w
.e

D4
D5

3x8
DECODER

D0
D1
D2
D3
D4
D5
D6
D7

D6
D7

ekil 6.16
Aada yetki girili 4x16 Decoder olan 4514 entegresinin doruluk tablosu ve Lojik
sembol verilmitir.Inhibit (INH) adl giri Decoder iin yetkilendirme giriidir. Eer bu
giri Lojik-1 e ekilmezse kodzme ilemi gerekletirilmez ve btn klar Lojik-0
olur.Harici bir giri olan Strobe (ST) devre iindeki bir Latche (Mandal- Veri tutucu)

140

Derin

almasna kumanda etmektedir.Eer bu giri Lojik-1e ekilmezse

girilerdeki (D,C,B,A) deisim ne olursa olsun eski durum korunacaktr.

dier

INH

D4

D3

S10
S9
S8
S7
S6
S5
S4
S3
S2
S1
S0
D1
D2

S11

S12

S13

S14

S15

1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
X

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
X

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
X

0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0
0

0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
0

0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0

tla

0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

sn
o

1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

w
.e

em
de
r

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X

ri.
co

ST

SAYISAL ELEKTRONK

141

SAYISAL ELEKTRONK

Derin

S0
S1
S2
S3
S4
S5
S6
S7
S8
S9
S10
S11
S12
S13
S14
S15

ST
INH

11
9
10
8
7
6
5
4
18
17
20
19
14
13
16
15

1
23

D1
D2
D3
D4

ri.
co

2
3
21
22

ekil 6.17

sn
o

6.3.4. BCD DECMAL KOD ZC

tla

4514

em
de
r

BCD kodu 0 9 arasndaki Decimal(Onluk) saylarn 4-Bitlik Binary(kilik)

karlklarnn yazlmas ile tanmlanm bir kodlamadr. Bu durumda tasarlanacak
kod zcnn 4 giri hatt olmas, BCD kodu 0-9 arasndaki Decimal(Onluk) saylar
arasnda tanml olduundan 10 k hattnn olmas gerekmektedir. Geri kalan
durumlar dont care (dikkate alnmaz durumlar) olarak tanmlanacaktr.
Aada BCD-Decimal Decoderin Lojik diyagram ve Blok gsterimi verilmitir.
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

C
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

w
.e

A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

D
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

D0
1
0
0
0
0
0
0
0
0
0
X
X
X
X
X
X

D1
0
1
0
0
0
0
0
0
0
0
X
X
X
X
X
X

D2
0
0
1
0
0
0
0
0
0
0
X
X
X
X
X
X

D3
0
0
0
1
0
0
0
0
0
0
X
X
X
X
X
X

142

D4
0
0
0
0
1
0
0
0
0
0
X
X
X
X
X
X

D5
0
0
0
0
0
1
0
0
0
0
X
X
X
X
X
X

D6
0
0
0
0
0
0
1
0
0
0
X
X
X
X
X
X

D7
0
0
0
0
0
0
0
1
0
0
X
X
X
X
X
X

D8
0
0
0
0
0
0
0
0
1
0
X
X
X
X
X
X

D9
0
0
0
0
0
0
0
0
0
1
X
X
X
X
X
X

SAYISAL ELEKTRONK

Derin

ri.
co

A B C D

D 0 =A.B.C.D
D 1 =A.B.C.D

D 3 =A.B.C.D

A
B

BCD/DEC
DECODER

sn
o

D 4 =A.B.C.D

tla

D 2 =A.B.C.D

D 5 =A.B.C.D

D 6 =A.B.C.D

em
de
r

D 7 =A.B.C.D

D0
D1
D2
D3
D4
D5
D6
D7
D8
D9

D 8 =A.B.C.D
D 9 =A.B.C.D

w
.e

ekil 6.18 BCD/DEC Kod zc

4028 BCD-DECMAL DECODER

Aada BCD- Decimal Kod zc olan 4028 entegresinin doruluk tablosu ve Lojik
sembol verilmitir.

143

A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0

1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0

2
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0

3
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0

4
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0

5
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0

10

BCD/Dec Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
Q8
Q9

em
de
r

13

12
11

C
D

6
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0

7
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0

8
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0

9
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1

ri.
co

B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

tla

C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

sn
o

D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

Derin

SAYISAL ELEKTRONK

3
14
2
15
1
6
7
4
9
5

4028

6.19. 4028 BCD/Dec kod zc

w
.e

6.3.5. BCD SEVEN SEGMENT KOD ZC

ekil 6.20 Seven Segment Display gsterimi

Yedi ayr Ledin uygun balanmas ile 0-9 arasndaki saylar grntleyebiliriz. Bu
ilemi yapan devre elemanna yedi paral gsterge(seven segment display) ad
verilir. Display led balantlarna gre ortak anot veya ortak katotlu olabilir.

b
g

144

SAYISAL ELEKTRONK

Derin

f
b
g

e
c
d

e
c
d

ri.
co

f
b
g

tla

sn
o

+Vcc

ekil 6.20 Ortak Anot Display

ekil 6.21 Ortak katot Display

A
0
0
0
0
0
0
0
0
1
1

B
0
0
0
0
1
1
1
1
0
0

C
0
0
1
1
0
0
1
1
0
0

D
0
1
0
1
0
1
0
1
0
1

a
1
0
1
1
0
1
1
1
1
1

b
1
1
1
1
1
0
0
1
1
1

c
1
1
0
1
1
1
1
1
1
1

d
1
0
1
1
0
1
1
0
1
1

e
1
0
1
0
0
0
1
0
1
0

w
.e

Dec
0
1
2
3
4
5
6
7
8
9

em
de
r

Aada Ortak Katotlu Display iin BCD- Seven Segment Decoder doruluk tablosu
verilmitir

145

f
1
0
0
0
1
1
1
0
1
1

g
0
0
1
1
1
1
1
0
1
1

A
B

BCD- 7 Seg

DECODER

a
b
c
d
e
f
g

ekil 6.21 BCD/Seven

segment kod zc

SAYISAL ELEKTRONK

Derin

D
X
X
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
X

C
X
X
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
X

B
X
X
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
X

A
X
X
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X

a
1
0
1
0
1
1
0
1
0
1
1
1
0
0
0
0
0
0
0

b
1
0
1
1
1
1
1
0
0
1
1
1
0
0
0
0
0
0
0

c
1
0
1
1
0
1
1
1
1
1
1
1
0
0
0
0
0
0
0

w
.e

7
1
2
6
3
4
5

a
b
c
d
e
f
g

A
B
C
D

LT
BI
LE

4511

ekil 6.22

d
1
0
1
0
1
1
0
1
1
0
1
0
0
0
0
0
0
0
0

e
1
0
1
0
1
0
0
0
1
0
1
0
0
0
0
0
0
0
0

f
1
0
1
0
0
0
1
1
1
0
1
1
0
0
0
0
0
0
0

ri.
co

LT
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

sn
o

BI
X
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1

em
de
r

LE
X
X
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1

Outputs

146

g
1
0
0
0
1
1
1
1
1
0
1
1
0
0
0
0
0
0
0

Display
B
0
1
2
3
4
5
6
7
8
9

tla

Inputs

Aada ortak katotlu display iin BCD- Seven Segment Decoder olan 4511
entegresinin doruluk tablosu ve lojik sembol verilmitir.

13
12
11
10
9
15
14

SAYISAL ELEKTRONK

Derin

MULTPLEXERS(DATA SELECTORS-OULLAYICILAR)

S0
0
1
0
1

Y
D0
D1
D2
D3

Data S1
Seme S0

Data
Girileri

tla

Select Data Output

4x1
MUX

D0
D1
D2
D3

Data
k

sn
o

Data
Inputs
S1
0
0
1
1

ri.
co

oullama ok saydaki bilginin,daha az sayda kanal veya hat zerinden iletilmesi

anlamna gelir. Saysal oullayc, birok giri hattnn birisinden gelen ikilik bilgileri
seen ve tekbir k hattna ynlendiren birleik bir devredir. Belli bir giriin seilmesi
bir dizi seme hatt ile kontrol edilir. Bir oulayc iin 2n sayda giri hatt varsa
hangi giriin seileceini belirleyen n kadar seme hatt vardr.

em
de
r

ekil 6.23

Baz durumlarda kod zclerde olduu gibi Multiplexler iinde almay kontrol
eden bir yetkilendirme (enable) girii bulunabilir. Multiplex (oullayc) ancak
yetkilendirildiinde oullama ilemini gerekletirir. Yetkilendirme girii, iki veya
daha fazla sayda Multiplex in birletirilerek daha ok sayda girili bir saysal
oullaycnn elde edilmesinde kullanlr.Aada yetki girili bir Multilex olan 4051
entegresinin doruluk tablosu ve Lojik sembol verilmitir. Yetkilendirme girii Inhibit
(INH) olarak adlandrlmtr.

X0
X1
X2
X3
X4
X5
X6
X7

w
.e

13
14
15
12
1
5
2
4
6
11
10
9

8x1

MUX

INH
A
B
C

4051

ekil 6.24

Input States
INH
C
0
0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
1
X

147

B
0
0
1
1
0
0
1
1
X

A
0
1
0
1
0
1
0
1
X

Output
X
X0
X1
X2
X3
X4
X5
X6
X7
*

SAYISAL ELEKTRONK

Derin

6.5 DEMULTIPLEXLER(BLG DAITICILAR-DATA DISTRIBUTORS)

ri.
co

Demultiplex (Bilgi Datc) tek bir hattan bilgi alan ve bu bilgiyi olas 2n sayda k
hattndan birisi zerinden ileten bir devredir.Belli bir k hattnn eimi n kadar k
hattnn durumlar tarafndan kontrol edilir.
Aada iki seme hatt ve drt k hatt olan bir DEMUX un doruluk tablosu ve
lojik sembol verilmektedir.

S1
0
0
1
1

em
de
r

ekil 6.25

D0
D1
D2
D3

S0

D0

D1

D2

D3

Din

Din

0
1

0
0

0
0

Din
0

0
Din

tla

Din

1x4
DEMU
X

sn
o

S1
S0

6.6. ENCODER (KODLAYICILAR)

w
.e

Kodlayc devre (encoder circuit ) kod zc devrenin tersi ilemi yapar. Bu devreler,
decimal veya bilinen klasik ekillerdeki bilgileri saysal devrelerin ilem yapabilecei
ekle dntrrler. Bir kodlaycnn (encoder) 2n (yada daha az) giri hatt ve n
sayda k hatt retir.

148

SAYISAL ELEKTRONK

Derin

6.6.1. DECMAL-BCD ENCODER

ri.
co

Decimal BCD encoder giriindeki decimal bilgiyi kodlayarak BCD kod karln
drt kta gsterir. Aada 10x4 encoder lojik sembol ve doruluk tablosu
verilmitir.
BCD Kodu

BCD/DEC

A2

A1

A0

1
2
3

0
0
0

0
0
0

0
1
1

1
0
1

4
5

0
0

1
1

0
0

0
1

7
8
9

0
1
1

1
0
0

1
0
0

1
0
1

BCD
klar

em
de
r

ekil 6.26

A3

tla

A3
A2
A1
A0

Decimal
Digit

sn
o

Decimal
Giriler

D0
D1
D2
D3
D4
D5
D6
D7
D8
D9

klar Lojik ifade doruluk tablosundan yazmak istersek;

A3 =
A2 =
A1 =
A0 =

D8 + D9
D4 + D5 + D6 + D7
D2 + D3 + D6 + D7
D1 + D3 + D5 + D7 + D9

w
.e

Aada Decimal-BCD Encoder in Lojik diyagram verilmitir.

149

SAYISAL ELEKTRONK

Derin

D1
D2
D3

A0

ri.
co

A1

D4
D5
D6
D7

tla

A2

D8
D9

sn
o

A3

ekil 6.27

6.6.2 DECMAL- BCD NCELKL KODLAYICI (PRIORITY ENCODER)

em
de
r

Decimal-BCD ncelikli kodlayc(Priorty Encoder) giriindeki ncelik srasna bal

olarak kodlama yapan devre elemanlardr.Yksek sayl giriten itibaren ncelik sras
verilmitir. Aada 74147 Decimal- BCD ncelikli kodlaycnn doruluk tablosu ve
Lojik sembol verilmitir.
GRLER

IKILAR

IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 IN9

w
.e

150

SAYISAL ELEKTRONK

Derin

A
B
C
D

74147

ekil 6.28

IN1
IN2
IN3
IN4
IN5
IN6
IN7
IN8
IN9

7
6
14

ri.
co

11
12
13
1
2
3
4
5
10

sn
o

tla

Yukardaki doruluk tablosu yardmyla kodlaycnn almas anlalabilinir. Eer

ncelikli girilerden birisine Lojik-0 gelmisse dier girilerin durumuna baklmakszn
giriin deillenmi BCD kod karl gsterilir. rnein IN6 giriine gelen Lojik-0 ile
daha az ncelikli girilerin durumlar nemsiz olur.

em
de
r

Aada Decimal- BCD ncelikli kodlayc ile yaplm basit bir on tulu klavye
uygulamas verilmitir. Encoderin btn giriler pull-up direnleri ile
Lojik-1e
ekilmitir. Klavyedeki herhangi bir tua baslmas ile ilgili giri Lojik-0a ekilir ve
giriteki Decimal deerin terslenmi BCD kod karl BCD klarnda verilecektir.

w
.e

Not: Klavyedeki hibir tua baslmamas veya hibir girie bal olmayan 0 nolu tua
baslmas ile girilerde bir deiiklik olmayacak ve kta 0 rakamnn terslenmi
BCD kod karl verilecektir.

151

SAYISAL ELEKTRONK

Derin

IN1
IN2
IN3
IN4
IN5
IN6
IN7
IN8
IN9

em
de
r

sn
o

tla

ri.
co

+Vcc

BCD

IKILAR

74147

Bal deil(No Connection)

w
.e

ekil 6.29

6.7 PARITY GENARATORS/ CHECKERS

Saysal sistemlerin birbirleri ile haberlemesi srasnda iletilen bilginin deimesi

olduka sklkla karlalan bir konudur. Bilgi deiimlerini kontrol edebilmek ve
gnderilen bilginin doruluunu kontrol etmek amac ile Parity Kodu (Hata Tesbit )
kodlar ortaya kmtr.

152

SAYISAL ELEKTRONK

Derin

Tek Elik Biti ift Elik Biti

tla

1
0
0
1
0
1
1
0
0
1
0
0
1
0
0
1

sn
o

Gnderilecek
Bilgi
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

em
de
r

Decimal
Say
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15

ri.
co

Veriye zel bir bit ekleme yntemi ile veri tmletirme salanabilir. Fazladan eklenen
elik biti (parity bit)i verilen kod kelimesindeki hatann bulunmasn salayacaktr.
Basit bir elik bitinin kodlanmas tek yada ift taban zerine yaplr. Tek elik bitinde
veri iindeki 1 lerin says tek, ift elik bitinde ise 1lerin says ifttir.

0
1
1
0
1
0
0
1
1
0
1
1
0
1
1
0

Tablo 2.11

Not: Tek elik biti ile ift elik bitinin birbirinin tmleyeni olduu tablodan grlmelidir.

w
.e

Saysal devreler iin party biti reten devrelere parity genarator ad verilir.
Aada 74180 On-Bit parity genarator/ checker entegresinin doruluk tablosu ve
lojik sembol verilmitir.

153

SAYISAL ELEKTRONK

Derin

ODD

GRLER

ODD

E
F
G
H

74180

FT(EVEN)
TEK (ODD)
FT(EVEN)
TEK (ODD)
X
X

1
1
0
0
1
0

w
.e

em
de
r

ekil 6.30

154

EVEN ODD

ri.
co

EVEN

EVEN ODD
(FT) (TEK)
0
0
1
1
1
0

sn
o

IKILAR

1
0
0
1
0
1

tla

A-H iindeki
1 says

EVEN

0
1
1
0
0
1

BLM 7

Derin

SAYISAL ELEKTRONK

ri.
co

(OSLATRLER) MULTVBBRATRLER

tla

Bu blmde aadaki konular anlatlacaktr.

Multivibratr(Osilatrler)

sn
o

Monostable (tek kararl) Multivibratrler,

Yeniden tetiklenmeyen (Nonretrigerrable) Monostable Multivibratrler,

Yeniden tetiklenen (Retrigerrable) Monostable Multivibratrler,
Astable ( serbest alan)Multivibratrler,

w
.e

em
de
r

Entegre zamanlama devreleri

155

SAYISAL ELEKTRONK

Derin

GR

I. Tek kararl (Monostable) multivibratrler,

II. Serbest alan (Astable) multivibratrler,
III. ift kararl (Bistable) multivibratrler.

ri.
co

Saysal devrelerde tetikleme sinyali olarak kullanlan kare,dikdrtgen sinyali reten

devrelere multivibratr (osilatr) ad verilir. Multivibratrler grupta incelenirler.

tla

7.1. MONOSTABLE (TEK KARARLI) MULTVBRATRLER

em
de
r

Tetikleme
Sinyali

sn
o

Monostable multivibratrler girilerine uygulanan iarete bal olarak sadece tek bir
darbe eklinde k iareti verirler. Bu devreler one-shot olarak adlandrlrlar. k
iaretinin sresi , dardan balanacak olan zamanlama (diren ve kondansatr)
elemanlarnn deerlerine baldr. ekil 7.1de bir monosatable multivibratrn giri
(tetikleme) ve k iaret gerilimleri gsterilmitir. Tetikleme sinyalinin sresi k
darbesinden bamsz olarak byk veya kk olabilir.k darbesinin sresi, giri
darbesinden geni olabilir.

Ty

ekil 7.1 Monostale multivibratrde giri ve k

w
.e

Aada ekil 7.2 transistrl monostable multivibratr devresini gstermektedir.

Balangta R1 direnci zerinden beyz polarmas alan T1 tranzistr iletimde,T2
tranzistr kesimdedir. Bu srada C kondansatr ekildeki gibi arj olacaktr.
Tetikleme giriinden pozitif bir tetikleme sinyali verildii anda T2 tranzistr iletime
geecek, C kondansatr R1 ve T2 tranzistr zerinden dearj olacak ve beyz
polarmas alamayan T1 transiztr kesime gidecektir. Bu durum kondansatr deerj
olana kadar devam edecektir. Kondansatr dearj olduunda T1 tranzistr tekrar
iletime geecek ve T2 tranzistr kesime gidecektir.Bir sonraki tetikleme sinyaline
kadar bu durum korunacaktr.

156

SAYISAL ELEKTRONK

Derin

ekil 7.2 Transiztrl Monostable

Multivibratr

T1

R1

R2

- +

RC 2

ri.
co

RC 1
Q

+VCC

T2

R3

D1

tla

Tetikleme
girii

sn
o

eitli lojik kaplardan elde edilmi monostable multivibratrlerde vardr. ekil 7.3-a
VEYA-Deil (NOR) ve DEL(NOT) kapsndan olumu bir monostable multivibratr
devresini ve 7.3-b ise lojik semboln gstermektedir.
+V
t1

t2
R

G2

G1

t1

t2

t1

t2

CX

t1

t2

(a)

RX/CX

em
de
r

Tetikleme girii
(trigger-T)

+V

T
Q

(b)

ekil 7.3. Basit bir monostable multivibratr

(a) Lojik diyagram (one-shot);

(b) Blok diyagram

w
.e

ekil 7.3deki devrenin tetikleme giriine uygulanan tetikleme sinyalinin yksek lojik
seviyesi (lojik-1) G1 kapsnn kn alak seviyeye (lojik-0), G2 kapsnn kn
yksek seviyeye (lojik-1) ekecektir. Bu durumda C kondansatr R direnci
zerinden arj olmaya balayacak ve G2 giriindeki gerilim artacaktr. C kondansatr
arj olunca G2 giriindeki gerilim yksek seviyeye (lojik-1) ekilecek ve G2 kap k
alak seviyeye (lojik-0) ekilecektir. G1 kapsnn her iki giriide alak seviyeye (lojik0) ekildiinden k yksek (lojik-1) olacaktr. kta oluan darbenin sresi R-C
eleman tarafndan belirlenmektedir.

157

SAYISAL ELEKTRONK

Derin

7.1.1. Monostable Multivibrator Entegre Devreleri

ri.
co

Monostable multivibratrler entegre devreleri yeniden tetiklenebilen (retriggerable)

ve yeniden tetiklenmeyen (nontriggerable) olmak zere iki temel trdedir. Bu iki temel
trdeki ayrm ilk tetikleme ile balayan k dalga sresince gelen bir sonraki
tetikleme sinyaline verilen cevapla ilgilidir. ekil 7.4
yeniden tetiklenmeyen
(nontriggerable) trdeki devrelere ait k dalga ekillerini gstermektedir. ekil 7.4.
a gelen ilk tetikleme sinyali ile yeniden tetiklenmeyen (nonretriggerable) monostable
multivibratrn k dalga eklini gstermektedir.
T

tla

(a)

Q
tw

sn
o

k sinyali devam ettiinden,

tetikleme sinyali kabul edilmez

T
Q
tw

(b)

em
de
r

ekil 7.4

ekil 7.4. b ise ilk tetikleme sinyali ile oluan k devam ederken gelen ikinci bir
tetikleme sinyalinin yeni bir tetikleme sinyali olarak kabul edilmediini gstermektedir.
Bu durumda yeni bir tetikleme gereklemez ve k iareti tw sresince devam
edecektir.
T

w
.e

(a)

tw

Yeniden tetikleme

(b)

tw

ekil 7.5

ekil 7.5 yeniden tetiklenen (retriggerable) monostable multivibratrlerde tetikleme

sonras k dalga ekillerini gstermektedir. ekil 7.5 a gelen ilk tetikleme sinyali ile
yeniden tetiklenen (retriggerable) monostable multivibratrn k dalga eklini
gstermektedir. ekil 7.5.b ise ilk tetikleme sonras k iareti devam ederken gelen
ikinci bir tetikleme sonras
k iaretinin
tw sresince devam etmesini
gstermektedir.

158

SAYISAL ELEKTRONK

Derin

74121 Yeniden Tetiklenmeyen (Nonretriggerable) Monostable Multivibratr

A1
(4)
A2

(6)

(5)

RNT (9)
(10)
C EXT

2K

RI
CX
RX/CX

(11)

REXT /C EXT

(1)

B
X
H
L
X
H
H
H

klar
Q
Q
L
H
L
H
L
H
L
H

(b) Doruluk tablosu

em
de
r

(a)Blok diyagram

sn
o

Giriler
A1 A2
L
X
X
L
X
X
H
H
H

L
X
X
L

tla

(3)

ri.
co

Yeniden tetiklenmeyen (nontriggerable) monostable multivibrator entegrelerine ekil

7.7de gsterilen 74121 verilebilir. A1,A2 ve B ile gsterilen giriler tetikleme
girileridir. Harici olarak zamanlama elemanlarnn balanabilmesi iin REXT ve CEXT
adl iki girie sahiptir. RINT ile gsterilen giri dahili zamanlama diren giriidir.

ekil 7.6 74121 Yeniden tetiklenmeyen (nonretriggerable) Monostable multivibrator

k sinyalinin deeri harici zamanlama elemanlar tarafndan belirlenir. Harici R-C
zamanlama elemanlarnn kullanlmamas halinde(ekil 7.7. a) k sinyalinin sresi
30ns olacaktr. Harici zamanlama elemanlar yardm ile bu aralk 40ns ile 28s olabilir.
Harici olarak balanabilen zamanlama elemanlar; REXT 1,4 ile 40K,
CEXT, 0 ile 1000F aralnda seilmelidir.

w
.e

ekil 7.7 (b) dahili diren (2K) ve harici kondansatrn balantsn gstermektedir.
ekil 7.7 (c) ise harici R ve C elemanlarnn balantsn gstermektedir. Dalga genlii;
tw= 0,7.R.CEXT

olarak hesaplanabilir. Eer harici diren REXT balanmamsa R=2K alnacaktr.

159

SAYISAL ELEKTRONK

(6)

(5)

(9)

+Vcc

A1
(4)
A2
B

2K

RI
CX
RX/CX

(10)
(11)

2K

(1)

C EXT

RI
CX
RX/CX

(1)

(b) Dahili R ve CEXT

A1

tla

A2
B

2K

RI
CX
RX/CX

sn
o

C EXT
R EXT

(6)

(5)

(a) Harici bir eleman bal deil

(tw=30ns)

+Vcc

(3)

ri.
co

(3)

A1
(4)
A2

Derin

(c) REXT ve CEXT

em
de
r

ekil 7.7 Bir 74121 ile dalga genlii ayar farkl balant

rnek:

k dalga genlii 10ms olan bir monostable multivibrator devresini 74121

kullanarak gerekletiriniz.
zm:

w
.e

Byle bir devre iin harici olarak balanmas gereken REXT diren deerini 10K
olarak seersek bu durumda CEXT deerinin hesaplanmas gerekecektir.
tw= 0,7.REXT.CEXT

CEXT =

tw
0,7.REXT

ifadesinden CEXT deeri hesaplanabilir.

CEXT =

10 10 3
6
= 14,285 10 - = 14,285F
0,7.(10 10 +3 )

bulunur.

160

Derin

A1

+5V

2K

RI
CX
RX/CX

0,7F
10K

tla

ekil 7.8

10ms

ri.
co

A2

SAYISAL ELEKTRONK

74122 Yeniden Tetiklenebilir (Retriggerable) Monostable Multivibrator

em
de
r

(1)

sn
o

Yeniden tetiklenebilir (retriggerable) monostable multivibrator entegrelerine rnek

TTL ailesinden 74122 verilebilir. A1,A2 ve B1 , B2 ile gsterilen tetikleme girileri ile
birlikte dk lojik seviyede aktif olan silme ( CLR ) giriine sahiptir. Harici olarak
zamanlama elemanlarnn balanabilmesi iin REXT ve CEXT adl iki girie sahiptir.
RINT ile gsterilen giri dahili zamanlama diren giriidir.
A1
A2

(2)

B1

B2

w
.e

CLR

(3)
(4)

R NT

(9)

C EXT

(10)

R EXT /CEXT

(11)

RI

CX

RX/CX

(6)

(5)

ekil 7.9 Yeniden tetiklenen(retrigerable)

monostable multivibrator lojik sembol

k dalga genlii harici olarak balanan diren (REXT) ve kondansatr (CEXT) ile
ayarlanabilir. k dalga genlii;

(8)

0,7

tw = K.REXT.CEXT.1 +

REXT

olarak bulunabilir. Burada K kullanlan monostable multivabrator iin retici

sayfalarnda verilen sabittir. 74122 iin K sabiti 0,32dir.

161

veri

SAYISAL ELEKTRONK

Derin

zm:

74122 iin retici veri sayfasnda K=0,32 olarak verildiine gre;

tla

0,7

tw = K.REXT.CEXT.1 +

REXT
ifadesinde CEXT= 200pF seilirse;

sn
o

0,7

tw = K.REXT.CEXT.1 +

REXT

em
de
r

K.REXT.CEXT
tw = K.REXT.CEXT + 0,7

REXT

tw = K.REXT.CEXT + 0,7.K.CEXT

tw 0,7.K.CEXT
tw
=
0,7
K.CEXT
K.CEXT
10 10 6
REXT =
0,7
(0,32).(200 10 12 )
REXT = 156,250K
REXT =

w
.e

bulunur. Standart diren deeri olarak

seilebilir.

REXT=160K

162

monostable

ri.
co

k dalga genlii 10sn olan yeniden tetiklenen (retriggerable)

multivibratoru 74122 kullanarak elde ediniz.

rnek:

SAYISAL ELEKTRONK

Derin

7.2. SERBEST ALIAN (ASTABLE) MULTVBRATRLER

A
RC 1
Q1

R1

R1

R C2

C2

tla

ekil 7.10
Transistorl Astable Multivibratr

C1

+V CC

ri.
co

Bir dier tr multivibrator devresi astable (serbest alan) multivibrator adn alr.
alma gerilimi uyguland andan itibaren zamanlama elemanlarnn belirledii
srelerde durum deitiren devrelerdir. Astable multivibrator zamanlama devrelerinde
tetikleme sinyali amal bir kare dalga osilatr olarak kullanlrlar.

Q2

T2

sn
o

T1

em
de
r

ekil 7.10 transistorl astable multivibrator devresini gstermektedir. Devrede

birbirine simetrik bal iki npn transistr vardr. Devredeki elemanlar T1=T2, C1=C2,
Rc1=Rc2 ve R1=R2 seilse bile , g uyguland zaman transistorlerden biri iletimde
dieri kesimde olacaktr.
+VCC

RC 1
Q1

I2

R1
C1

- +

I1

C2

- +

w
.e

T1
(Kesimde)

R2

RC 1

RC 2

Q2

Q1

+VCC

R1
C1
+

T2
T1
(Doyumda) (Kesimde)

(a)

R2

C2

R C2
Q2

+ T2
(Doyumda)

(b)
ekil 7.11

Devrenin almasn aklamak iin g verildii anda T1 transistrnn kesim ve T2

transistrnn iletimde olmasn (ekil 7.11 a)
kabul edelim. Bu anda C1
kondansatr dearj ve C2 kondansatr sarj olmu durumdadr. Bundan sonra C1
kondansatr RC1 direnci zerinden arja, C2 kondansatr R2 direnci zerinden

163

SAYISAL ELEKTRONK

Derin

+VCC

C1
+

I3
C2

R C1

RC 2
Q2

Q1

T2

(Doyumda)

(Kesimde)

(a)

R1

- +

+ -

T1

C1

T1
(Doyumda)

R2

C2

R C2

Q2

tla

Q1

R1 R2

+VCC

T2

(Kesimde)

sn
o

R C1

I4

ri.
co

dearja balayacaktr. Bir sre sonra C2 kondansatr T1 transistrn iletime

sokacak ekilde dearj , C1 kondansatr T2 transistrn kesime gtrecek ekilde
arj olacaktr. ekil 7.11 b bu durumda kondansatrlerin polaritelerini
gstermektedir.

(b)

ekil 7.12

em
de
r

ekil 7.12 a da grld gibi T1 transistr doyuma, T2 transistr kesime gidecektir.

Bu andan sonra C1 kondansatr R1 direnci zerinden dearja ve C2 kondansatr RC2
direnci zerinden arja balayacaktr. Bir sre sonra C1 kondansatr T2 transistrn
doyuma gtrecek ekilde dearj , C2 kondansatr T1 transistrn iletime sokacak
ekilde arj
olacaktr. ekil 7.12 b bu durumda kondansatrlerin polaritelerini
gstermektedir.

w
.e

Transistorlerin iletimde olma sreleri kondansatrlerin dearj srelerine baldr. Yani T1

transistr R2-C2 , T2 transistr R1-C1 zamanlama elemanlarnn belirledii srelerde
kesimde ve doyumda olacaktr. Astable multivibratorn osilasyon peryodu;
T=0,7.(R1.C1+R2.C2)
sresi ile belirlenir.

Lojik kaplar ile gerekletirilmi basit bir astable multivibrator devresi ekil 7.13 ada
gsterilmitir. Devre tek bir schmitt trigger inverter ve RC devresinden olumutur.

164

SAYISAL ELEKTRONK

Derin

R
VC

VT-

VOH
Vout
VOL

(b)

tla

(a)

ri.
co

0V

Vout
VC

Vcc
VT+

ekil 7.13 Schmitt trigger astable multivibratr ve k dalga formlar

Devreye g verildii an kondansatr zerindeki gerilim Vc =0V olduundan k

gerilimi Vout yksek gerilim seviyesine ekilecektir.
Kondansatr k geri beslemesi ile R direnci zerinden sarj olacaktr.
Kondansatr sarj gerilimi inverter pozitif eik gerilimine (VT+) ulanca, inverter k
konum deitirerek dk gerilim seviyesine ekilecektir.
Vout=0V olduundan , kondansatr diren zerinden dearj olmaya balayacaktr.
Kondansatr zerindeki dearj gerilimi iverter negatif eik gerilimine(VT-) ulanca
k gerilimi yksek gerilim seviyesine ekilecektir.

em
de
r

sn
o

Devrenin almas aadaki gibi olacaktr,

w
.e

k dalga formlar ekil 7.13 bde gsterilmitir. Bu durumda kn yksek gerilim

seviyesinde kalma sresi (tH) ve kn dk gerilim seviyesinde kalma sreleri
aadaki gibi hesaplanmaldr.
tH = R C ln

VOH - VT VOH - VT +

tL = R C ln

VOL - VT +
VOL - VT -

eklinde olacaktr.

165

SAYISAL ELEKTRONK

Derin

rnek:

Vcc =5V

10K
VC

VT+ =2,75V
VT-=1,67 V
0V

Vout
74HC14

Vout

VH =5V

VL=0V

tla

0,022F

ri.
co

74HC14 yksek-hzl CMOS Schmitt inverter ile yaplm bir astable multivibrator
devresi ve k dalga ekilleri verilmitir.

tOH

tOL

zm:

sn
o

k sinyalinin yksekte kald sre (tOH), sinyalin alakta kald sre (tOL), k
sinyalinin peryodu ve frekansn hesaplaynz.-

em
de
r

k sinyalinin yksekte kald sre (tOH),

tOH = R C ln

VOH - VT VOH - VT +

= (10K) (0,022F) ln

5 - 1,67
5 - 2,75

= 86,2s

k sinyalinin alakta kald sre (tOL),

w
.e

tOL = R C ln

VOL - VT +
VOL - VT -

= (10K) (0,022F) ln

0 - 2,75
0 - 1,67

= 110s

k sinyalinin peryodu ve frekans,

T =86,2+110
=196,2sf =
olacaktr.

166

1
f
T

=5,1 KHz

SAYISAL ELEKTRONK

Derin

7.3. FT KARARLI (BSTABLE) MULTVBRATRLER

ri.
co

Dardan bir tetikleme sinyali gelmedii mddete durumlarn koruyan devrelere ift
kararl (bistable) multivibrator ad verilir. Dardan uygulanan her tetikleme sinyalinde
devre konum deitirecektir.
+VCC

RC1

R1

tla

ekil 7.14
Transistrl Bistable Multivibratr

RC 2

R2

T1

T2

R3

S1 S2

sn
o

R4

em
de
r

ekil 7.14 transistrl bistable multivibrator devresini gstermektedir. Devrede

birbirine simetrik bal iki npn transistr vardr. Devredeki elemanlar T1=T2, Rc1=Rc2,
R1=R2 ve R3=R4 seilse bile , g uyguland zaman transistorlerden biri iletimde
dieri kesimde olacaktr. Devrenin almasn aklamak iin g verildii anda T1
transistrnn doyumda, T2 transistrnn kesimde olduunu kabul edelim. Bu
durumda Q=1 ve Q = 0 durumu (ekil 7.15 a) klarda grlecektir. Devreye bir
tetikleme sinyali gelmedii mddete transistorler bu durumlarn koruyacaktr.

+VCC

R1

R2

w
.e

RC 1

Q=0

T1
(Doyumda)

Q=1
T2
(Kesimde)

S1 S2

Q =1

R1

I1

R C2

R2

Q=0

T1
(Kesimde)

R3

T2
(Doyumda)
R4

S 1 S2

R3

R4

R C1

R C2

+VCC

(a)

(b)
ekil 7.15

167

SAYISAL ELEKTRONK

Derin

ri.
co

Devrenin konumunu deitirmek iin S1 anahtarna basp T1 transistrnn beyzine

negatif bir tetikleme sinyali verilirse (ekil 7.15 b), bu durumda T1 transistr
kesime,T2 transistr doyuma geecektir. Bu durumda klar Q=0 ve Q = 1
olacaktr. Bir sonraki tetikleme sinyaline kadar klar bu durumlarn koruyacaktr.
Devrenin konumunu deitirmek iin S2 anahtarna baslrsa (ekil 7.16 a), T2
transistrnn beyzine negatif tetikleme sinyali uygulanr. Bu durumda T2 transistr
kesime,T1 transistr doyuma gideceinden (ekil 7.16 b)
klar konum
deitirecek, Q=1 ve Q = 0 olacaktr.
+V CC

R2

T1

RC 2

RC 1

Q=0

T2
(Doyumda)

(Kesimde)
S1 S2

R3

Q =0

I2

R1

R2

T1
(Doyumda)

R4

em
de
r

R4

tla

Q =1

R1

sn
o

R C1

+VCC

(a)

S1 S2

RC 2
Q=1

T2
(Kesimde)
R3

(b)

ekil 7.16

w
.e

Devrenin durumunu deitirecek olan tetikleme girii o an doyumda olan trnsistrn

beyzine bal olan giritir. Devrenin anahtarlama zamanlarn azaltmak, devrenin
alma frekansnn arttrlmas iin R1 ve R2 direnlerine 100pF lk kondansatrler
balanmaldr.ift kararl multivibratr devreleri Flip-Flop olarak adlandrlr. Ve
sayc devreleri,kaydedici devreleri, bellek devreleri gibi uygulama alanlarnda
sklkla kullanlrlar.

7.4. ENTEGRE ZAMANLAMA DEVRELER

Osilatr (multivibrator) devrelerinin yapmnda hazr entegre zamanlama

devrelerinden faydalanlr. En ok kullanlan zamanlama entegresi NE555 devresidir.
Maliyeti ucuz olup ok farkl uygulama alan vardr. ekil 7.17 555 entegresini
gstermektedir.

168

SAYISAL ELEKTRONK

Derin

R
Eik (6)
Kontrol Gerilimi
(5)

+
1

R
+

Tetikleme (2)

k (3)

tla

ri.
co

+Vcc (8)

k kat

sn
o

Dearj (7)

Dearj
transistr

Toprak (1)

em
de
r

Reset (4)

ekil 7.17

Besleme gerilimi +5V ile +18V arasnda herhangi bir gerilim olabilir. devrenin
srlebilmesi iin besleme geriliminin her voltuna karlk 0,7mA akm gerekir. Yani
besleme gerilimi 10V ise kaynaktan 7mA akm ekilir. Maximum g kayb 600mW
tr.
555in k ucu 3 nolu u olup kn 1 veya 0 olduu her iki durum iin 10
luk direnler zerinden topraa veya kaynaa balanr (ekil 7.18). Kaynaktan
ekilebilecek maximum akm 200mA olup, 0 seviyesi iin bu akm en ok 10mA
olabilir.

w
.e

+Vcc

+Vcc

10
RL

1
0
10

ekil 7.18

169

SAYISAL ELEKTRONK
Eik geriliminin uygulanaca 6 nolu u gerilimi, kaynak geriliminin

2
Vcc ye eit
3

Derin

veya byk iken 1. Karlatrc k deiir. Flip-Flop Reset girii 1 olacandan

Tetikleme girii 2 numaral u olup, bu utaki gerilim

ri.
co

k 0 olacak ve dearj transistr iletime geecektir.

1
Vcc ye eit veya kk
3

olduunda Flip-Flop k tetiklenir, buna bal olarak k (3 nolu u) 1 olur.

tla

Ve dearj transistor kesime gidecektir.

Sfrlama (Reset) girii 4 numaral utur. Bu u kullanlmad zaman +Vccye

sn
o

balanmaldr. Toprakland zaman veya 0,4V tun altnda ki bir gerilimde

7numaral dearj ucu yaklak olarak sfr potansiyelinde olur. k 1 seviyesinde
ise bu reset ucu topraklanrsa k 0 seviyesine ekilir.
kn 0 seviyesinde

olduu srece dardan balanm zamanlama

em
de
r

kondansatrnn dearj 7 numaral u zerinden olur. k 1 seviyesinde iken

kondansatr dardan balanm diren zerinden arj olur.
+Vcc

+Vcc

w
.e

(7)

(7)

Id

10

VC C

Id=Dearj akm

(a)

(b)

ekil 7.19 Kondansatrn arj ve dearj

170

SAYISAL ELEKTRONK

5 nolu kontrol girii ile toprak arasna 0,01F kondansatr balanr. Bylece eitli

Derin

grlt ve besleme kaynandaki titreimlerin etkisi azaltlr. Bu u ayn zamanda

ri.
co

tetikleme ve eik gerilim seviyelerini deitirmek iin kullanlr.

7.4.1. Monostable (Tek kararl) alma

tla

Baz uygulamalarda belirli sreli tek bir kare dalga gereklidir. 555 zamanlama
entegresini monostable multivibrator olarak altrarak kontroll tek dalga veya
senkronize peryodik iaretler elde etmek mmkndr. Bu almaya ait balant ekil
7.20de gsterilmitir
Vcc

sn
o

RA

ekil 7.20

555

555 zamanlama entegresi ile

Monostable multivibratr devresi

4
3

Vout

em
de
r

2 1

Tetikleme
girii

0,01F

Tetikleme giriine uygulanan tetikleme iaretinin den kenarnda

dearj olan C

kondansatr arj olmaya balayacaktr. Bu durumda k yksek gerilim seviyesine

ekilecektir. Kondansatr zerindeki gerilim RxC zaman sabiti sresince dolacaktr.
2
Vcc ye ulanca 1 numaral karlatrc konum
3

w
.e

Kondansatr zerindeki gerilim

deitirecek ve k alak gerilim seviyesine ekilecektir.

Dalga ekilleri aada gsterilmitir.

171

SAYISAL ELEKTRONK

Derin

Vcc

ri.
co

Vc

Vtetikleme

2
Vcc
3

Vout

0,1V

sn
o

tla

Vcc-1,5V

ekil 7.21 Monostable multivibratr dalga ekilleri

k geriliminin yksek gerilim seviyesinde kalma sresi,

em
de
r

T= 1,1x RAxC

dir. k darbesinin frekans ise,

f=

1
1
=
T 1,1 RA C

w
.e

olacaktr.RA ve C deerleri uygun olarak seilerek

edilebilir.
1K<RA<3,3M
C>500pF
aralnda seilmesi gereklidir.

172

istenilen zaman sresi elde

SAYISAL ELEKTRONK

Derin

rnek:

ri.
co

Aada verilen monostable multivibrator devresinde RA=9,1K ve C=0,1 F seilirse

k darbesinin periyodunu bulunuz.
Vcc

7
6

555

0,1F

2 1

zm:

Vout

sn
o

Tetikleme
girii

tla

9,1K

0,01F

em
de
r

Monostable multivibrator k darbe sresi,

T= 1,1x RAxC

Deerleri formlde yerine yazarsak,

T=1,1x9,1x103x0,1x10-6

= 1ms

w
.e

olacaktr. k darbesinin frekans,

f=

1
1
=
= 1KHz
T 1 10 3

olacaktr.

173

SAYISAL ELEKTRONK

Derin

7.4.1. Astable (Tek kararl) alma

Bir 555 zamanlayc entegresi ile astable (kararsz) multivibrator elde etmek iin
gerekli balant ekil 7.22de gsterilmitir.

RA

ekil 7.22
RB

555

4
3

Vout

tla

555 zamanlama entegresi ile

astable multivibrator devresi

ri.
co

Vcc

sn
o

0,01F

Devrede tetikleme girii ile eik gerilim girii birbirine ksa devre edilmitir. C
kondansatr

RA ve RB direnleri zerinden arj, RB direnci ve 7 numaral

em
de
r

zerinden topraa dearj olur.

Kondansatr RA ve RB direnci zerinden arj olurken k yksek gerilim

seviyesindedir. Kondansatr arj gerilimi

2
Vcc ye ulanca 1 numaral karlatrc
3

k konum deitirerek kn dk gerilim seviyesine ekilmesini salar.

Kondansatr RB direnci zerinden dearj olmaya balar. Kondansatr dearj gerilimi
1
Vcc olunca 2 numaral karlatrc konum deitirecek ve k yksek gerilim
3

w
.e

seviyesine ekilecektir.

k geriliminin yksek gerlim seviyesinde kalma sresi kondansatr

1
2
Vcc den Vcc ye kadar arj olma sresidir. Bu sre,
3
3

geriliminin

tH= 0,7(RA+RB)C

olacaktr. kn dk gerilim seviyesinde kalma sresi ise kondansatrn

2
1
Vccden
Vcc ye kadar dearj olma sresidir. Yani ,
3
3
olacaktr.

tL=0,7RBC

174

SAYISAL ELEKTRONK

Derin

k sinyalinin toplam peryodu,

T= tH + tL = 0,7(RA+2RB)C

f=

1
1
=
T 0,7(RA + 2RB )C

ri.
co

olacaktr. Frekans ise,

eklinde yazlabilir. Kullanlan zamanlama elemanlarnn seimi,

RA>1K

sn
o

RB>1K

tla

RA+RB<3,3M

C500Pf

aralnda olmaldr. ekil 7.23 555 zamanlama entegresi ile elde edilmi bir astable
multivibrator devresine ait dalga ekilleri gsterilmitir.

em
de
r

= (RA + RB ) C

= RB C

Vcc

2
Vcc
3

Vc

1
Vcc
3

tL

tH

Vcc -1,5V

w
.e

Vout

0,1V

ekil 7.23 555 astable multivibrator devresi

dalga ekilleri

Byle bir titreimin sfr seviyesinde kalma sresinin, titreimin peryoda oran dalga
boluk oran (dalga boluk yzdesi) diye adlandrlr.
D=

tL
RB
=
T RA + 2RB

175

SAYISAL ELEKTRONK

Derin
1
= %50 yaplamaz. Yani tL =tH eitlii
2

Eitlikten grlecei gibi bu oran D =

salanamaz. Bu eitliin salanabilmesi iin RA direncinin 0 olmas gerekmektedir.

ri.
co

Bu durumda dearj transistor kaynaa balanm olacandan dearj annda

devreden yksek akm akacaktr. Bu durum transistor n tahrip olmasna yol aar.
Transistor zerinden akacak olan akm maxsimum 0,2A dir. Bu durumda RA

direncinin minimum deeri RA(min)=5Vcc olmaldr. Duty scale deerinin %50 den

byk yapmak iin RB direncine paralel ve anodu 7 no lu uca gelecek ekilde bir

tla

diyot balanmaldr.

sn
o

Dolays ile kondansatr yalnz RA zerinden arj ve RB zerinden dearj olacaktr. Bu

devreye ait byklkler,
tH=0,7RAC
tL=0,7RBC

em
de
r

T=0,7(RA+RB)

olacaktr. Eer RA=RB ise D=%50 ve k iareti kare dalga olacaktr.

rnek:

w
.e

Aada verilen astable multivibrator devresinin tL, tH , dalga boluk oran ve

frekansn hesaplaynz.
12V

4,7K

8
7

10K

555

4
3

6
680pF

5
0,01F

176

Vout

SAYISAL ELEKTRONK

Derin

zm:

ri.
co

tL = 0,7RBC

Verilen deerleri ifadelerde yerine yazarsak,

= 0,71010368010-12
= 4,76s

tla

tH= 0,7(RA+RB)C

= 0,7(10103+4,7103) 68010-12

D=

tL
t H + tL

D=

4,76s
6,99s + 4,76s

em
de
r

Dalga boluk oran ise,

sn
o

= 6,99s

D = 0,405
D = %40,5

w
.e

olacaktr.k darbe frekans,

f =

1
T

f =

1
tH + tL

f =

1
6,99s + 4,76s

f = 85,1KHz
olacaktr.

177

BLM 8
Derin

SAYISAL ELEKTRONK

Bu blmde aadaki konular anlatlacaktr

Mandallar(Latches),R-S Mandal, D Mandal

ri.
co

MANDAL(LATCH) VE FLP-FLOPLAR

tla

Kontak sramasnn mandallar yardm ile engellenmesi

Flip-Floplar,R-S Flip-Flop, D Flip-Flop, J-K Flip-Flop, T Flip-Flop

Tetikleme sinyali (Clock pulse)

sn
o

Flip-Floplarda asenkron giriler

Ana-Uydu Flip-Flop (Master Slave Flip-Flop)

w
.e

em
de
r

Flip-Flop uyarma (gei ) tablolar

178

SAYISAL ELEKTRONK

Derin

GR

ri.
co

Bu blme kadar birleik devreler ele alnd. Bir birleik devrenin k o anda
girilerin durumuna baldr. Saysal devrelerde ou zaman birleik devreler bulunsa
bile bilginin saklanmas ve ilenmesi iin bir sral devreye ihtiya vardr.

tla

Sral bir devre birleik bir devre ve oluan bilginin saklamas iin bellek
elemanlarndan oluur. Bylelikle belli bir zaman ve srada ikili durumlarn olumas
salanabilir. Bellek elemannn bellibir anda saklanan ikili bilgiler sral devrenin o
andaki durumunu belirler. Sral bir devrenin k ise o anda sadece girilerin
durumu ile deil ayn zamanda bellek elmanlarnda saklanan ikili bilgiye de baldr.
En fazla karlalan sral devre uygulamalar sayclar (counters), kaydediciler
(registers),belleklerdir (memory).

8.1

em
de
r

sn
o

ki temel sral devre tr vardr. Snflandrma sral devrenin bilgiyi ileyebilmesi iin
gerekli olan zamanlama sinyaline baldr. Senkron sral devre, bellek elemanlarnn
etkilenmesi ayn anda olacaktr. Bunu salamann bir yolu sistemin tamamnda ayn
tetikleme sinyalnin kullanlmasdr. Asenkron sral devre ise giri sinyallerinin
deiim srasna baldr. Bu yzden asenkron sral devrelerde saysal devrele
elemanlarndaki yaylm gecikmesi sresi kullanlr.Sral devrelerde kullanlan devre
elemanlar mandal (latch) veya Flip-Floplardr. Bu devre elemanlar zerindeki ikili
bir bilgiyi saklayabilen hcrelerdir. Bir mandal (latch) veya flip-flopun saklanan bilgiyi
ve saklana bilginin deilini gsteren iki ayr k vardr. Aada kullanlan eitli
mandal ve flip-flop trleri incelenecektir.

MANDALLAR ( LATCHS)

w
.e

Bir mandal (latch) devresi bir giri sinyali ile durumu deimedike ikili bir bilgiyi g
verildii mddete saklayabilen devre elemanlardr. eitli mandal (mandal)
devreleri arasndaki fark, giri says ve kn girilerin durumuna gre etkilenme
eklidir.
8.1.1 R-S Mandal (R-S Latch)

Temel olarak bir R-S Mandal VEYA Deil (NOR) ve VE Deil (NAND) kaplar olmak
zere iki temel kap tr ile elde edilebilir. R (Reset) ve S (Set) olmak zere iki girii
ve Q ve Q ile gsterilen iki k vardr.Bu iki k normal alma durumlarnda
birbirinin tersidir. Temel olarak R-S Mandalnn iki farkl k durumu vardr. Bu
durumlar Q=0 olduu duruma silme, Q=1 durumuna kurma ad verilir. Aada ekil
7.1 R-S mandalna ait lojik diyagram,sembol ve doruluk tablosunu gstermektedir.

179

(a) VEYA DEL kapl

(b) VE DEL kapl

Giriler

klar

ri.
co

(c) Sembol

tla

Derin

SAYISAL ELEKTRONK

Durum

Qn+1 Q n+1

Qn

Qn

Deime yok

Silme

Kurma

Tanmsz

sn
o

0
1
1

em
de
r

(d) Doruluk tablosu

ekil 8.1 R-S Mandal

8.1.2 D Mandal ( D Latch)

Bir R-S mandalnn S ve R girileri arasna DEL kaps balanarak D (Data)

mandal elde edilebilinir. Aada D mandalna ait lojik diyagram, sembol, doruluk
tablosu ekil 7.2de verilmitir.

(a) VEYA DEL kapl

(b) VEDEL kapl

w
.e

180

(c) Sembol

SAYISAL ELEKTRONK

Derin

Qn

Qn

(d) Doruluk tablosu

tla

ekil 8.2 D Mandal (D Latch)

ri.
co

8.1.3 Kontak Sramasnn Mandal (Latch) Yardm ile nlenmesi

sn
o

Mandallarda kontak sramas

sinyal kayna olarak
mekanik anahtarlarn
kullanmnda olduka sk grlen bir olaydr. Kontak sramas tek bir balant
yaplmadan nce anahtarn mekanik yaps nedeni ile ortaya kan farkl k
darbeleridir.

em
de
r

+V

ekil 8.3

Mekanik anahtarlarda kontak sramas

Anahtar kapandnda k

w
.e

Kontak sramalar zellikle sral devrelerin almasn etkileyen en nemli

faktrlerdir.Bir seri darbe devre almasna etki eden girileri olutururlar. Kontak
sramasnn etkisini nlemek iin kullanlan S-R Mandal devresi ekil 7.4de
gsterilmitir.
Eer anahtar 1 pozisyonunda ise R girii 0 , S girii 1 olacandan(silme durumu)
k 0 olacaktr. Anahtar 2 pozisyonuna alnrsa R girii pull-up direnci ile 1e
ekilecek ve S girii 0 olacaktr. ok ksa sre S giriinde kontak sramas
grlecek ( S =0) ancak bu durumda mandal bir nceki konumunu
koruyacaktr.aada ekil 8.4 Kontak srama etkisini ortadan kaldrmak iin
kullanlan S-R mandal devresini gstermektedir.

+V

181

SAYISAL ELEKTRONK

Derin

R1

+V

2
1

Anahtar
1-2

ri.
co

R2

Anahtar
2-1

tla

ekil 8.4 Kontak srama etkisini ortadan kaldran

S-R Mandal devresi

sn
o

8.1.4 Yetki Girili R-S Mandal

em
de
r

Baz tip mandallarda yetki girii (enable input- EN) bulunmaktadr. ekil 8.5 yeki
girili bir R-S Mandaln gstermektedir. R-S girilerinin durumuna bal olarak kn
konum deitirebilmesi iin EN giriinin yetkilenmesi gerekmektedir. Yetkilenme EN
giriine Lojik-1 uygulanmas ile gerekleecektir.
S

EN

EN
R

w
.e

(a)Lojik diyagram

EN
0
1
1
1

S
x
0
0
1

R
x
0
1
0

(b) Lojik sembol

Q n+1
Qn
Qn
0
1

Q n+1
Qn
Qn
1
0

(c)-Doruluk tablosu
ekil 8.5 Yetki Girili R-S Mandal

182

SAYISAL ELEKTRONK

Derin

8.1.5. Yetki Girili D Mandal

ri.
co

Bir dier yetki girili mandal tr D mandaldr. D giriine uygulanan iarete bal
olarak
kn
deimesi
iin
yetkilendirme
ileminin
yaplmas
gerekmektedir.Yetkilendirme
EN giriine lojik-1 uygulayarak gerekletirilir.
Yetkilendirme ilemi yaplmazsa klarda bir nceki durum korunacaktr. ekil 8.6
Yetki girli D mandaln gstermektedir.
Q

EN
2

b-Lojik sembol

Q
D
x
Q0
0
0
1
1
c-Doruluk tablosu

Q
Q0
1
0

em
de
r

EN
0
1
1

sn
o

a- Lojik diyagram

tla

EN

ekil 8.6 Yetki girili D Mandal

7475 Drt-Bit D Mandal

w
.e

D mandal iin bir IC rnek 7475 drt bit D mandal gsterilebilir. ekil 8.7 lojik
sembol ve doruluk tablosunu gstermektedir. Tekbir entegre iinde drt tane D
mandal bulunmaktadr. ki mandal iin tek bir yetki girii vardr.Doruluk tablosunda
x ile gsterilen durumlar dikkate alnmaz durumlar(dont care) gstermektedir. Eer
yetkilendirme ilemi gereklemezse girilerin durumlar ne olursa olsun mandal bir
nceki durumunu koruyacaktr.

Giriler
D
EN
0
1
1
1
x
0

klar
Q
Q
0
1
1
0
Q0
Q0

1Q

16
Q

D
EN

Silme
Kurma
Deiim yok

EN
1-2 GND 3 Q 3Q
13
12
11
10

2Q
14

3
2D

EN

Q
2
1D

EN

1
1Q

a- Doruluk tablosu
ekil 8.7

2Q
15

4
EN
1-2

183

Q
7
4D

b-Lojik sembol
7475 Drt bit D Mandal

EN

Q
5
6
Vcc 3D

4Q

8
4Q

SAYISAL ELEKTRONK

Derin

8.2.1 FLIP- FLOPLAR (FLIP-FLOPS)

ri.
co

Temel bir mandal (latch) asenkron sral bir devredir. Girilerin deiimine bal
olarak k deeri deiecektir. Temel bir mandal devresinin giriine kap eklemek
suretiyle mandaln knn harici bir saat darbesi (clock pulse- CP) ile girilerin
deiimine tepki vermesi salanabilir. Flip-Floplarn bu anlk deiimine tetiklenme
ad verilir. Ve bu deiimi salayan duruma ise flip-flopun tetiklenmesi denir.

tla

Saat darbesi belli bir frekansta 0 ve 1 arasnda deien bir kare dalga sinyalidir.
Flip-Floplarn tetiklenmesi, saat darbesinin (CP) 1 veya 0 dzeyinde
gerekleebilir.

Flip-Flop

a-Saat darbesi (Clock Pulse)

sn
o

CP

Flip-Flop

CP

b- 1 dzeyinde tetikleme c-0 dzeyinde tetikleme

em
de
r

ekil 8.8 Tetikleme sinyali ve dzey tetiklemeleri

Bir dier tr tetikleme biimi kenar tetiklemesidir. Bu tr flip-floplar kenar tetiklemeli
flip-floplar olarak adlandrlrlar. Tetikleme saat darbesinin 1 den 0 a ykselen
kenarnda gerekleiyorsa ykselen kenar tetiklemeli flip-flop, 0 dan 1 e den
kenarda gerekleiyorsa den kenar tetiklemeli flip-flop adn alrlar.

CP

Flip
Flop

(b) Den kenar

(c) Ykselen kenar tetiklemeli

(d) Den kenar tetiklemeli

ekil 8.9 Kenar tetiklemesi

w
.e

(a) Ykselen kenar

Flip
Flop

8.2.1 R-S (Reset-Set) Flip-Flop

Bir R-S mandalnn girilerine harici VE kaplar eklemek suretiyle R-S flip-flopu elde
edilebilir. Aada ekil 8.10 ykselen kenar tetiklemeli R-S Filip-Flopa ait lojik
diyagram , sembol ve doruluk tablosunu gstermektedir.

184

Derin

CP

ri.
co

CP
Q

(a) Lojik diyagram

(c) Sembol

Qn

Qn

Deiim yok

Qn

Deiim yok

Silme

Kurma

Tanmsz

em
de
r

Qn

sn
o

tla

CP S

SAYISAL ELEKTRONK

(d) Doruluk tablosu

ekil 8.10 Ykselen kenar tetiklemeli R-S Flip-Flop

Bir flip-flopun tetiklenmemesi halinde bir nceki durumunu koruyaca doruluk

tablosundan grlmelidir.
8.2.2 D (Data) Flip-Flop

w
.e

Bir R-S flip-flopun S giriine DEL kaps balanarak R giriine balanmas halnda
D flip-flop elde edilebilir. Aada ekil 8.11de ykselen kenar tetiklemeli D flip-flopa
ait lojik diyagram, sembol ve doruluk tablosu gsterilmektedir.
R

R
1

CP

(a) Lojik diyagram

= CP

CP
2

(b) Sembol ve R-S denklii

185

SAYISAL ELEKTRONK

Derin

Qn

Qn

Qn+1 Q n + 1
Deiim yok
Silme

ri.
co

CP D

Kurma

(c) Doruluk tablosu

tla

ekil 8.11 Ykselen kenar tetiklemeli D Flip-Flop

8.2.3 J-K Flip-Flop

em
de
r

sn
o

J-K filp-flop R-S flip-flop tipindeki tanmsz durumun ortadan kaldrlmas asndan
bu tipin gelimi bir ekli denilebilir. J ve K girileri gsterirken, Q ve Q olmak zere
iki k vardr. Aada ekil 8.12de ykselen kenar tetiklemeli J-K flip-flopa ait lojik
diyagram, sembol ve doruluk tablosu gsterilmektedir.

CP

w
.e

CP

(a) Lojik Diyagram

(b) Sembol

CP

Qn+1 Q n + 1

Qn

Qn

Deiim yok

Qn

Qn

Deiim yok

Silme

Kurma

Qn

Qn

Tmleyen

(c) Doruluk Tablosu

ekil.8.12 Ykselen kenar tetiklemeli J-K Flip-Flop

186

SAYISAL ELEKTRONK

Derin

ri.
co

Doruluk tablosu incelenirse R-S Flip-Flop doruluk tablosuna ok yakn olduu

grlecektir. Ancak R-S Flip-Flopun tanmsz olduu durum J-K Flip-Flopta tanml
hale gelmitir, k bir nceki durumun tersi olmaktadr(Toggle-Tmleyen alma).
Bu zelliinden dolay J-K flip-Floplar en fazla tercih edilen trlerin banda yer
almaktadr.
8.2.4 T (Toggle) Flip-Flop

sn
o

tla

Bir J-K flip-flop un iki giriini ksa devre ederek T (Toggle) Flip Flop elde edilebilir.
T Flip-Flop un kullanl iki durumu vardr eer giri 0 ise kta bir nceki durum
(Qn), eer giri 1 ise kta bir nceki durumun tersi grnecektir(Q). Aada ekil
8.13de T flip-flopa ait lojik diyagram, sembol ve doruluk tablosu gsterilmektedir.

CP

CP

em
de
r

(b) Sembol

Qn

Qn

Deiim yok

Qn

Qn

Deiim yok

Qn

Qn Tmleyen (Toggle)

(c) Doruluk Tablosu

ekil 8.13 Ykselen kenar tetiklemeli T Flip-Flop

187

CP

CP

w
.e

(a)Lojik Diyagram

SAYISAL ELEKTRONK

Derin

8.2.5. Flip-Flop Trleri

7474 kili D flip-flop

Vcc

12

11

10

CLEAR

CLOCK

Preset Clear

CLEAR

GND

b-Doruluk tablosu

em
de
r

a-Lojik sembol

Q
PRESET

CLOCK

Q
PRESET

tla

13

sn
o

14

ri.
co

Bu TTL entegresi iki D flip-flop tek bir chip ierisinde bulunur. Vcc ve GND ile
adlandrlan iki besleme giriine sahiptir. Ykselen kenar tetiklemeli olan bu tr flipflop lojik-0da yetkilenen preset ve clear ile adlandrlan iki ayr asenkron girie
sahiptir.

ekil 8.15 7474 kil D Flip-Flop

74LS112A kili J-K Flip-Flop

erisinde iki tane den kenar tetiklemeli J-K flip-flop olan TTL entegresi preset ve
clear ile adlandrlan iki asenkron girie sahiptir. Lojik sembol ve doruluk tablosu
ekil 8.16da verilmitir.
PR1

(4)

SET

w
.e

J1

(2)

CP1
K1

CLR 1

PR2
J2

CP 2
K2

CLR 2

(1)

(16)

(15)

Q1

PR
0
1
0
1
1
1
1
1

CP

(3)

CLR

(14)

Q1

(7)
(9)

(6)
(12)
(8)

SET

(11)

Q2

CP

CLR

(10)

Q2

a-Lojik diyagram

Giriler
CLR
1
0
0
1
1
1
1
1

CP
x
x
x

klar
J
x
x
x
0
1
0
1
x

K
x
x
x
0
0
1
1
x

Q
1
0
1
Q0
1
0
Q0
Q0

b-Doruluk tablosu

ekil 8.16. 74LS112A kili J-K Flip-Flop

188

Q
0
1
1
Q0
0
1
Q0
Q0

SAYISAL ELEKTRONK

Derin

4027 kili J-K Flip-Flop

(10)
(13)

CP 1
K1
RESET1
SET2
J2

(11)

K2

(15)

Giriler

Q1

CLR

(14)

Q1

(7)
(6)

(5)
(4)

SET

(1)

Q2

CP

CLR

(2)

Q2

SET
1
0
1
0
0
0
0
0

em
de
r

RESET2

SET

CP

(12)

(3)

CP2

RESET
0
1
1
0
0
0
0
0

CP
x
x
x

klar

J
x
x
x
0
1
0
1
x

K
x
x
x
0
0
1
1
x

tla

J1

(9)

sn
o

SET1

ri.
co

erisinde iki tane ykselen kenar tetiklemeli J-K flip-flop olan bu entegre CMOS
mantk ailesinden olup Set ve Reset diye adlandrlan iki tane asenkron girie
sahiptir. Set ve Reset girileri lojik-1 seviyesinde aktif olmaktadr. ekil 8.17
entegrenin lojik diyagramn ve doruluk tablosunu gstermektedir.

Q
1
0
1
Q0
1
0
Q0
Q0

Q
0
1
1

Q0
0
1
Q0
Q0

8.3 Flip-Floplarda Asenkron Giriler

w
.e

Filp-Floplarda tetikleme sinyali (CP) ile senkron (e zamanl) alan griler olduu
gibi tetikleme sinyalinden bamsz asenkron (e zamanl olmayan) girilere
sahiptirler. Bu giriler Flip-Flop k 1 yapan kurma (Set) ve k 0 yapan silme
(Reset) adn alrlar. Bu giriler Filp-Flopun durumunu tetikleme sinyali ve senkron
girilerin durumuna baklmakszn belirlerler. ekil 8.14 Set (kurma) ve Reset(Silme )
asenkron girilerine sahip ykselen kenar tetiklemeli J-K Flip Flop sembol ve
doruluk tablosunu gstermektedir. ekildeki devrede asenkron giriler 1 de
yetkilenir. Her iki giriin 0 olduu anda J-K Flip-Flop alma gerekleecei
doruluk tablosundan grlmelidir.

189

S Q

CP
K R Q

S
0
1
0
0
0
0
0

K Qn+1 Q n + 1
x
0
1
x
1
0
x Qn
Qn
0 Qn
Qn
1
0
1
0
1
0
1 Qn
Qn

b-Doruluk tablosu

tla

a-Lojik Sembol

R CP J
1 x x
0 x x
0 x
0 0
0 0
0 1
0 1

ri.
co

Derin

SAYISAL ELEKTRONK

ekil 8.14 Set ve Reset asenkron girili ykselen kenar tetiklemeli J-K Flip-Flop

sn
o

ekil 8.15 Set (kurma) ve Reset ( Silme ) asenkron girilerine sahip den kenar
tetiklemeli J-K Flip Flop sembol ve doruluk tablosunu gstermektedir. ekildeki
devrede asenkron giriler 0 da yetkilenir. Her iki giriin 1 olduu anda J-K Flip-Flop
alma gerekleecei doruluk tablosundan grlmelidir.
R CP J
0 x x
1 x x
1 x
1 0
1 0
1 1
1 1

em
de
r
J

CP

S
1
0
1
1
1
1
1

S Q

K R Q

b-Doruluk tablosu

w
.e

a-Lojik Sembol

K Qn+1 Q n + 1
x
0
1
x
1
0
x Qn
Qn
0 Qn
Qn
1
0
1
0
1
0
1 Qn
Qn

ekil 8.14 Set ve Reset asenkron girili ykselen kenar tetiklemeli J-K Flip-Flop

190

SAYISAL ELEKTRONK

ANA- UYDU (MASTER-SLAVE) FLP-FLOP

8.4

Derin

Ana
(Master)

CP
(Tetikleme Girii)

Q
Q

Uydu
(Slave)

sn
o

tla

ri.
co

Bir Ana-Uydu Flip-Flop devresi iki R-S Flip-Flop ve harici bir DEL kapsndan
oluur. oluur. Birinci Flip-Flop ana, ikinci Flip-Flop ise uydu Flip-Flopu oluturur.
ekil 7.10 Ana-Uydu Flip-Flop devresini gstermektedir.

ekil 7.10 Ana-Uydu (Master-Slave) Flip-Flop devresi

em
de
r

Tetikleme girii (CP) den kenar () olduu zaman DEL kaps k uydu FlipFlop tetikleme giriini (CP) ykselen kenar () yapacandan uydu Flip-Flop
yetkilenir ve R-S girilerinde ana flip-flopun klar olan Y ve Y grlecektir. Bu
durumda uydu flip-Flopun Q knda Y, Q knda Y grlecektir. Ana Flip-Flop
tetikleme giriinde bir den kenar olduundan giriteki deiim ne olursa olsun bir
nceki durum korunacaktr.

w
.e

Tetikleme giriinin bir ykselen kenar () olmas halinde uydu tetikleme girii bir
den kenar () olacandan girilerdeki deiin ne olursa olsun ka
yansmayacaktr. Ana Flip-Flop tetikleneceinde klarda girilere uygulanan
deerlere eit olacaktr.

8.5

FLP-FLOP GE (UYARMA) TABLOLARI

Flip-Flop doruluk tablolar girilerin durumuna bal olarak klarn ne olmas

gerektiini anlatan tablolardr. Ksaca bir doruluk tablosu Flip-Flop alma eklini
ve zelliklerini tanmlar. Gei(uyarma) tablosu ise Flip-Flopun nceki konumdan bir
sonraki konuma gemesi iin girilerin ne olmas gerektiini gsterir. Doruluk
tablolar yardm ile gei (uyarma) tablolar kolaylkla karlabilir. Tabloda Qn
mevcut durumu, Qn+1 ise bir sonraki durumu gstermektedir.

191

Qn+1
0
1
0
1

S
0
1
0
x

R
x
0
1
0

S
0
0
1
1

R
0
1
0
1

Qn
Qn
Qn
Qn
0
1
1
0
Tanmsz

ri.
co

Qn
0
0
1
1

Derin

(b) Doruluk tablosu

(a) Gei (uyarma) Tablosu

Tablo 7.1 R-S Flip-Flop Gei(Uyarma) ve Doruluk tablolar

D
0
1
0
1

D
0
1

Qn
0
1

Qn

tla

Qn+1
0
1
0
1

1
0

sn
o

Qn
0
0
1
1

(a) Gei(uyarma) tablosu

(b) Doruluk tablosu

em
de
r

Tablo 7.2 D Flip-Flop Gei(Uyarma) ve Doruluk tablola

Qn
Qn+1
J
K
0
0
0
x
0
1
1
x
1
0
x
1
1
1
x
0
(a) Gei (uyarma) Tablosu

J
0
0
1
1

K
Qn
Qn
0
Qn
Qn
1
0
1
0
1
0
1
Qn
Qn
(b) Doruluk tablosu

w
.e

Tablo 7.3 J-K Flip-Flop Gei(Uyarma) ve Doruluk tablolar

Qn
0
0
1
1

Qn+1
0
1
0
1

T
0
1
1
0

D
0
1

Qn
Qn

Qn

Qn

Qn

Qn

Tablo 7.4 T Flip-Flop Gei(Uyarma) ve Doruluk tablolar

192

SAYISAL ELEKTRONK

BLM 9

Derin

SAYISAL ELEKTRONK

Sayclarda Mod kavram

Asenkron sayclar

sn
o

Asenkron yukar sayc (Up counter)

Asenkron aa sayc (Down counter)

Asenkron sayclarda sfrlama

w
.e

em
de
r

Senkron sayclar

tla

Bu blmde aadaki konular anlatlacaktr

ri.
co

(COUNTERS) SAYICILAR

193

SAYISAL ELEKTRONK

Derin

GR

a- Tetikleme sinyalinin uygulanmasna gre

Asenkron Sayclar

II.

Senkron Sayclar

tla

I.

ri.
co

Giri darbelerine bal olarak belirli bir durum dizisini tekrarlayan devrelere sayc
(counters) ad verilir. Geni bir uygulama alan bulan sayc devreleri zamanlama
(frekans blme vb.) ve kontrol ( kodlama, bilgi depolama vb.) devrelerinde
kullanlmaktadr. Genel olarak sayc devrelerini aadaki gibi snflandrabiliriz.

b- Sayma ynne gre

Yukar leri Sayclar (Up Counters)

II.

Aa Geri Sayclar (Down Counters)

III.

Yukar / Aa Sayclar (Up / Down Conters )

sn
o

I.

c- Elde edilen saynn kodlanmasna gre

kilik Sayc (Binary Counter)

II.

BCD Sayc (BCD Counter)

III.

Onluk Sayc (Decimal Counter)

em
de
r

I.

Bir saycnn tekrar yapmadan alabildii durum saysna veya sayabildii say
miktarna o saycnn mod u ad verilir. rnein Mod-13 sayc tekrar yapmadan on
deiik durum alabilir. Yani Mod-13 sayc 0-12 aras saylar sayacak ve tekrar
0a dnecektir.

w
.e

9.1. ASENKRON SAYICILAR (ASYNCHROUNS COUNTERS)

Asenkron sayclar dalgack sayclar veya seri sayclar olarak adlandrlmaktadr. Bu

tip sayclarda flip-floplarn tetikleme sinyali bir nceki flip-flop klarndan alnr.
Btn flip-floplarn CP girileri (en dk deerlikli bite ait flip-flop hari) gelen harici
tetikleme sinyali ile deil nceki flip-flop k deiimleri ile tetiklenir. Bu alma
zelliklerinden dolay Asenkron sayclarn tasarmnda kullanlan Flip-Flop tetikleme
sinyalinin tr (Ykselen kenar veya Den kenar tetiklemeli) saycnn almasnda
belirleyicidir. Asenkron sayclarda kullanlan flip-floplarn gelen her darbe ile konum
deitirmesi (toggle-tmleyen alma) istendiinden J-K veya T flip-flop kullanlr. Bu
tip sayc devrelerinde tetikleme bir nceki flip-flop kndan alnacandan devreye
her bir flip-flopun yaylm gecikmesi (propagasyon delay) flip-flop adedi ile arplmas
sonucu elde edilen sre sonrasnda en sondaki flip-flop konum deitirecektir.

194

SAYISAL ELEKTRONK

Derin

Asenkron sayclar;

ri.
co

a- Yukar Sayclar (Up Counters)

b- Aa Sayclar (Down Counters)
c- Yukar / Aa Sayclar (Up/Down Counters)
olmak zere snflandrabiliriz.

9.1.1 Asenkron Yukar Sayclar (Asynchrouns Up Counters)

+Vcc
J

CP

SET

CP

B
K

CLR

sn
o

+Vcc

tla

Aada ekil 9.1 Ykselen kenar tetiklemeli J-K Flip-Flop kullanlarak elde edilmi iki
bitlik (Mod-4) asenkron yukar sayc devresini gstermektedir. Bu devre iki bitlik
asenkron yukar sayc olarak da adlandrlabilir.

SET

QB

CLR

Q B

+V cc

em
de
r

+Vcc

w
.e

(a) Lojik Diyagram

QA

t0

t1

t2

t3

t4

(b) k dalga ekli

CP QA QB
0
0
0
1
0
1
2
1
0
3
1
1
4
0
0
(c) Durum tablosu

ekil. 9.1 ki bitlik (Mod-4) Asenkron yukar sayc

Sayc devresi iin ykselen kenar tetiklemeli J-K Flip-Flop kullanlm olup btn
Flip-Floplar tmleyen (toggle) olarak altrlmtr. Tetikleme sinyalinin ykselen
kenarnda ilgili Flip-Flop konum deitirecektir. En dk deerlikli biti tayan B FlipFlopunun Q k yksek deerlikli biti tayan A Flip-Flop una uygulanacak olan
tetikleme sinyali grevini grmektedir. En dk deerlikli biti tayan B Flip-Flop u
gelen tetikleme sinyalinin ilk ykselen kenarnda (t0 zaman) konum deitirecek ve

195

SAYISAL ELEKTRONK

Derin

ri.
co

QB k 1 olacaktr. B Flip-Flop un QB k 0 olduundan A Flip-Flop u konum

deitirmeyecektir. Tetikleme sinyalinin ikinci ykselen kenarnda (t1 zaman) FlipFloplar tmleyen (toggle) olarak altndan B Flip-Flop u konum deitirecek ve
QB k 0 ve QB k 1 olacaktr. Bu durumda A Flip-Flop unun tetikleme giriine
bir ykselen kenar uygulandndan QA k 1 olacaktr. Gelen tetikleme darbelerine
bal olarak k dalga ekilleri izilirse (ekil.8.1.b) deki k dalga ekilleri
oluacaktr. Bu almaya ait tablo oluturulursa (ekil 8.1.c) iki bitlik sayma ilemi
grlecektir.

tla

Saycda bulunan her bir Flip-Flop klarna ait dalga ekilleri(ekil 8.1. b)
incelenirse Flip-Floplarn klarndaki sinyalin tetikleme giriine uygulana sinyalin
frekansnn yars olduu grlmektedir. rnein ekil 8.1de gsterilen Mod-4
asenkron saycya 10KHzlik bir tetikleme sinyali (CP) uygulandnda 1.Flip-Flop
knda 5Khz, 2. Flip-Flop knda 2,5KHz lik bir sinyal edilmi olur. Bu
zelliklerinden dolay asenkron sayclara dalgack sayclar da denmektedir.

sn
o

Genel olarak n tane Flip-Floptan olumu bir Mod-2n asenkron saycda en dk

deerli biti tayan Flip-Flop girilerine uygulanan tetikleme sinyali (CP) en son FlipFlop knda 2n e blnm haliyle grlecektir.

em
de
r

Aada n tane ykselen kenar tetiklemeli J-K Flip- Flop tan olumu Mod-2n
asenkron yukar saycya ait prensip emas verilmitir.
+Vcc

+Vcc

CP

S ET

+Vcc

C LR

SET

+Vcc

CLR

SE T

n
Q

Q n-1

+Vcc

w
.e

+Vcc

CLR

SET

+Vcc

C LR

+Vcc

ekil.9.2. Ykselen kenar tetiklemeli J-K Flip-Flop ile

Asenkron yukar sayc prensip emas

Den kenar tetiklemeli Flip-Flop kullanarak asenkron yukar sayc tasarmnda en

dk deerlili biti tayan Flip-flop hari tm Flip-Floplarn tetikleme sinyali bir
nceki Flip-Flopun Q klarndan alnmaldr.ekil 8.3. n tane den kenar
tetiklemeli J-K Flip-Floptan olumu Mod-2n asenkron saycy gstermektedir.

196

SAYISAL ELEKTRONK

J
CP

SET

+Vcc

0
K

CL R

SE T

+Vcc

+Vcc

C LR

SE T

+Vcc

Q n-1

+Vcc

C LR

SET

ri.
co

+Vcc

Derin

+Vcc

CL R

+Vcc

tla

ekil 9.3. Den kenar tetiklemeli J-K Flip-Flop ile

asenkron yukar sayc prensip emas

sn
o

Not: Asenkron yukar sayc tasarlarken;

Flip-Flop ykselen kenar tetiklemeli ise en dk deerlikli biti tayan FlipFlop hari dier btn Flip-Floplarn tetikleme sinyali bir nceki FlipFlopun Q kndan alnr.

II-

Flip-Flop den kenar tetiklemeli ise en dk deerlikli biti tayan FlipFlop hari dier btn Flip-Flop larn tetikleme sinyali bir nceki FlipFlop un Q kndan alnr.

em
de
r

I-

rnek:

Mod-16 asenkron yukar saycy (up counter) ykselen kenar tetiklemeli J-K FlipFlop kullanarak tasarlaynz.

w
.e

zm:

Mod-16 asenkron yukar sayc 0-15 arasndaki saylar sayacak ve tekrar 0 saysna
dnecektir. Sayma ilemi 16 durum(2n=16) ierdiinden saycda kullanacamz FlipFlop adedi n=4 olacaktr. Sayma ilemine ait durum tablosu aadaki gibi olacaktr.
Dec
0
1
2
3
4
5
6

A
0
0
0
0
0
0
0

B
0
0
0
0
1
1
1

197

C
0
0
1
1
0
0
1

D
0
1
0
1
0
1
0

SAYISAL ELEKTRONK

Derin

CP

SET

QC

+V cc

D
K

CL R

SE T

+V cc

+Vcc

QB

SE T

C LR

C LR

QA

+V cc

SE T

+V cc

em
de
r

+V cc

1
0
1
0
1
0
1
0
1

1
0
0
1
1
0
0
1
1

sn
o

1
0
0
0
0
1
1
1
1

ri.
co

QD

+V cc

0
1
1
1
1
1
1
1
1

tla

7
8
9
10
11
12
13
14
15

C LR

+Vcc

9.1.2 Asenkron Aa Sayclar(Asynchrouns Down Counters)

Aada ekil 9.4 ykselen kenar tetiklemeli J-K Flip-Flop kullanlarak elde edilmi iki
bitlik (Mod-4) asenkron aa sayc devresini gstermektedir. Bu devre iki bitlik
asenkron aa sayc (down counters) olarak da adlandrlabilir.

+V cc

+V cc

SET

w
.e

CP

CLR

SET

A
Q

+V cc

CLR

CP

QB

QA

+Vcc

(a) Lojik Diyagram

t0

t1

t2

(b) k dalga ekli

198

t3

t4

SAYISAL ELEKTRONK

Derin

QA
0
1
1
0
0

QB
0
1
0
1
0

(c) Durum tablosu

ri.
co

CP
0
1
2
3
4

tla

ekil. 9.4 ki bitlik (Mod-4) Asenkron aa sayc

em
de
r

sn
o

Sayc devresi iin ykselen kenar tetiklemeli J-K Flip-Flop kullanlmtr . Btn FlipFloplar tmleyen (toggle) olarak altrlmtr. Tetikleme sinyalinin ykselen
kenarnda ilgili Flip-Flop konum deitirecektir. En dk deerlikli biti tayan B FlipFlopunun Q k yksek deerlikli biti tayan A Flip-Flop unun tetikleme sinyali
grevini grmektedir. En dk deerlikli biti tayan B Flip-Flop u gelen tetikleme
sinyalinin ilk ykselen kenarnda (t0 zaman) konum deitirecek ve QB k 1
olacaktr. QB k 1 olduundan A Flip-Flop u konum deitirecek ve QA k 1
olcaktr. Tetikleme sinyalinin ikinci ykselen kenarnda (t1 zaman) Flip-Floplar
tmleyen (toggle) olarak altndan B Flip-Flop u konum deitirecek ve QB k
0 olacaktr. Bu durumda A Flip-Flop unun tetikleme giriine bir den kenar
uygulandndan QA k konum deitirmeyecektir. Gelen tetikleme darbelerine
bal olarak k dalga ekilleri izilirse (ekil.9.4 b) deki k dalga ekilleri
oluacaktr. Bu almaya ait tablo oluturulursa (ekil 9.4 c) iki bitlik aa sayma
ilemi grlecektir.
Aada n tane ykselen kenar tetiklemeli J-K Flip- Flop tan olumu Mod-n
Asenkron aa saycya ait prensip emas verilmitir.
+Vcc

w
.e

+Vcc

CP

S ET

+Vcc

+Vcc

C LR

SET

+Vcc

CLR

SET

+Vcc
Q

Qn-1

2
Q

CLR

n
Q

+Vcc

ekil. 9.5 Ykselen kenar tetiklemeli J-K Flip-Flop ile

asenkron aa sayc prensip emas

199

SE T

+Vcc

C LR

SAYISAL ELEKTRONK

Derin

+Vcc
J

CP

SET

+Vcc
J

0
K

CL R

SE T

+Vcc

1
Q

+Vcc

+Vcc

C LR

SE T

2
Q

C LR

+Vcc

SET

Q n-1

tla

+Vcc

ri.
co

Den kenar tetiklemeli Flip-Flop kullanarak asenkron aa sayc tasarmnda en

dk deerlili biti tayan Flip-flop hari tm Flip-Floplarn tetikleme sinyali bir
nceki Flip-Flopun Q klarndan alnmaldr.ekil 8.6 n tane den kenar
tetiklemeli J-K Flip-Floptan olumu Mod-2n asenkron aa saycy (down counter)
gstermektedir.

CL R

+Vcc

sn
o

ekil 9.6. Den kenar tetiklemeli J-K Flip-Flop ile

asenkron aa sayc prensip emas

I-

II-

em
de
r

Not: Asenkron aa sayc tasarlarken;

Flip-Flop ykselen kenar tetiklemeli ise en dk deerlikli biti tayan FlipFlop hari dier btn Flip-Flop larn tetikleme sinyali bir nceki FlipFlopun Q kndan alnr.
Flip-Flop den kenar tetiklemeli ise en dk deerlikli biti tayan FlipFlop hari dier btn Flip-Flop larn tetikleme sinyali bir nceki FlipFlop un Q kndan alnr.

w
.e

rnek:

Mod-16 asenkron aa saycy(down counter) den kenar tetiklemeli T Flip-Flop

kullanarak tasarlaynz.

zm:

Mod-16 asenkron aa sayc 15-0 arasndaki saylar sayacak ve tekrar 15

saysna dnecektir. Sayma ilemi 16 durum(2n=16) ierdiinden saycda
kullanacamz Flip-Flop adedi n=4 olacaktr. Sayma ilemine ait durum tablosu
aadaki gibi olacaktr.

200

SAYISAL ELEKTRONK

Derin

QD
J

CP

SET

QC

+Vcc

CL R

SE T

QB

+Vcc

+Vcc

D
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

ri.
co

C
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0

tla

B
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0

em
de
r

+Vcc

A
1
1
1
1
1
1
1
1
0
0
0
0
0
0
0
0

sn
o

Dec
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0

C LR

+Vcc

+Vcc

SE T

QA

+Vcc

B
K

C LR

SE T

A
Q

C LR

+Vcc

w
.e

9.1.3 Asenkron Sayclarda Sfrlama ve nkurma Dzenekleri

Flip-Floplarda asenkron giriler diye adlandrlan kurma (SET-PRESET) ve silme

(CLR-RESET) adnda iki giri olduu bir nceki blmde anlatlmt. Bu giriler
yardm ile asenkron saycnn istenilen bir deerde sfrlama veya istenilen bir
deerden sayma ilemine balamas (nkurma) ilemi gerekletirilebilir.

ekil 9.7 Sfrlama girili asenkron yukar sayc gsterilmitir. Sfrlama ileminde,
btn Flip-Floplarn sfrlama (CLR) girilerine S1,R1 ve C1 elemanlarndan oluan
sfrlama devresi eklenmitir.Sfrlama ileminin g verildii anda gerekletirilmesi
iin S1 anahtar devrenin alma anahtar ile ezamanl almaldr. Kullanlan FlipFloplarn sfrlama (CLR) girileri Lojik-1 seviyesinde aktif olduu devreden
grlmelidir. Devreye g verildii anda S1 anahtarnn kapatlmas ile seri R-C
devresi zerinden akan yksek arj akm R1 direnci zerinde +Vcc geriliminin

201

SAYISAL ELEKTRONK

Derin

QD +Vcc

CP

SET

D
K

CL R

SE T

+Vcc

C
Q

+Vcc

+Vcc

CLR

QB
SE T

+Vcc

+Vcc

QA

QA

SE T

CLR

sn
o

QC

tla

+Vcc

ri.
co

grlmesini salayacaktr. R1 direnci zerindeki bu gerilim btn Flip-Floplarn

sfrlama (CLR) girilerini Lojik-1 seviyesine ekeceinden tm Flip-Floplarn klar
0 olacaktr. Yani sayc sfrlanacaktr. Bu ilem C1 kondansatrnn sarj olmasna
kadar devam edecektir. Kondansatrn giri gerilimine sarj olmas ile devreden akan
akm sfrlanacandan R1 direnci zerindeki gerilim 0 Volt olacak ve sayma ilemi
balayacaktr.

+Vcc

CLR

+Vcc

S1
C1

R1

em
de
r

ekil 9.7 Sfrlamal Asenkron yukar sayc

w
.e

Kullanlan Flip-Floplarn sfrlama girilerinin Lojik-0 seviyesinde aktif olmas

durumunda sfrlama devresindeki R1 ve C1 elamanlarnn yer deitirilmesi yeterli
olacaktr. Devreye g verildii anda S1 anahtarnn kapatlmas ile seri R-C devresi
zerinden akan yksek arj akm R1 direnci zerinde +Vcc geriliminin grlmesini
salayacaktr. R1 direncinin dier ucu C1 kondansatr sarj olana kadar 0 Volt
olacaktr. Bu gerilim btn Flip-Floplarn sfrlama (CLR) girilerini Lojik-0 seviyesine
ekecek ve tm Flip-Floplarn klar 0 olacaktr. Yani sayc sfrlanacaktr. Bu
ilem C1 kondansatrnn sarj olmasna kadar devam edecektir. Kondansatrn giri
gerilimine sarj olmas ile btn Flip-floplarn silme (CLR) girileri Lojik-1e ekilecek
ve sayma ilemi balayacaktr.

202

SAYISAL ELEKTRONK

J
CP

SET

QD

+Vcc

+Vcc

SET

D
K

CLR

QC

+Vcc

+Vcc

C
CLR

SET

QB

B
CLR

QA

+Vcc

+Vcc

SET

A
Q

+Vcc

+Vcc

S1

ri.
co

+Vcc

Derin

CLR

R1

+Vcc

+Vcc

+Vcc

+Vcc

tla

C1

ekil 9.8 Sfrlamal Asenkron yukar sayc

em
de
r

sn
o

Sayma ileminin istenilen bir deerden balanaca tr asenkron sayclara

nkurmal (presetlemeli) asenkron sayclar denir.
Bu devrelerde saycnn
balayaca deer bulunduktan sonra, kurulmas istenilen flip-floplarn SET girileri
ile, sfrlanmas istenilen flip-floplarn CLR girileri ksa devre edilerek R-C devresine
balanmaldr. Devreye g verilmesi ile birlikte devredeki flip-floplar istenilen
deere kurulacak ve sayc bu deerden itibaren saymaya devam edecektir. ekil 8.9
(0010)2=2 saysnda saymaya balayan n kurmal asenkron sayc devresini
gstermektedir.

+Vcc

+Vcc

CP

SET

+Vcc

CLR

CLR

SET

+Vcc

+Vcc

B
K

CLR

SET

A
Q

CLR

+Vcc
S1
R1

+Vcc

+V cc

+Vcc
C1

+Vcc

SET

w
.e

+Vcc

+Vcc

ekil 9.9 (0010)2 saysndan balayan asenkron yukar sayc

203

SAYISAL ELEKTRONK

Derin

ri.
co

Sayma ileminin balayaca deeri istee gre ayarlanabilen devrelere ok

seenekli n kurmal asenkron yukar sayc denir. Sayma ileminin balayaca
saynn ikilik karl ABCD diye adlandrlan kurma girilerine uygulanr.

PRE

+Vcc

SET

+Vcc

CLR

CLR

SET

CLR

SET

A
K

CLR

sn
o

D
CP

SET

+Vcc

tla

+Vcc

ekil 9.10 ok seenekli nkurmal sayc

em
de
r

9.1.4 Asenkron Yukar/ Aa Sayclar(Asynchrouns Up/DownCounters)

Asenkron sayclarn yukar veya aa sayma ilemini tetikleme sinyalinin bir nceki
Flip-Flopun hangi kndan alndna gre belirlendii nceki konularda anlatld.
ekil 9.11 Drt bitlik (Mod-16) Yukar/Aa asenkron sayc devresini
gstermektedir.

+Vcc

+Vcc

S ET

w
.e

CP

C LR

SET

+Vcc
J

C
Q

CL R

SE T

B
Q

CL R

+Vcc

+Vcc

Up/ Down
Kontrol Girii

ekil.9.11. Drt bitlik (Mod-16) Asenkron yukar aa sayc

204

SET

+Vcc

+Vcc

+Vcc

CL R

SAYISAL ELEKTRONK

Derin

ri.
co

9.1.4 Asenkron Sayclarn Modlara Gre Belirlenmesi

Up/Down girii 1 yaplrsa Flip-Flop lara etkiyen tetikleme sinyali bir nceki FlipFlop un Q k olacandan devre yukar sayc olarak alacaktr. Up/Down girii
0 olursa bu durumda tetikleme sinyali bir nceki Flip-Flopun Q kndan
alnacandan devre aa sayc olarak alacaktr.

tla

Bir Asenkron saycnn Modu n Flip-Flop adedini gstermek zere 2n ifadesinden

bulunabilir. Eer bir asenkron sayc drt Flip-Flop tan olumusa bu sayc Mod-16
asenkron saycdr. Yani 0 ila 15 aras sayma ilemini gerekletirebilir. Bu durumda
Mod-2n saycnn tasarm n bitlik Asenkron saycya ait
devre izilerek
n
gerekletirilebir. Ancak sayma ileminin Mod-2 dnda bir deer(Mod-10,Mod-13
gibi) olmas durumunda Mod-2n sayc devresine bir sfrlama kaps eklenmesi
gerekmektedir. Bu ynteme Modlara gre sfrlama yntemi ad verilir.

V-

Sayma ilemine ait tablo oluturulur.

Tablonun en altna sfrlamann yaplaca say yazlr.
Saycda kullanlacak Flip-Flop adedi ve tr belirlenir.
n saycda kullanlacak Flip-Flop adedini gstermek zere Mod-2n saycya
ait prensip emas izilir.
Sfrlama kaps btn Flip-Floplarn Clear (Reset) girilerine uygulanarak
sfrlama ilemi gerekletirilir.

em
de
r

IIIIIIIV-

sn
o

Bu yntemle yaplacak tasarmda;

rnek:

Mod-10 Asenkron yukar saycy ykselen kenar tetiklemeli J-K Flip-Flop kullanarak
tasarlaynz.

w
.e

zm:

Mod-10 sayc sayma ilemini 0 ila 9 arasndaki saylar iin gerekletirir. Sayma
ilemine ait tabloyu oluturalm

205

QC

QD

10

ri.
co

QB

tla

QA

Sfrlama ileminin yaplaca say (1010)2 =10

sn
o

CP

Derin

SAYISAL ELEKTRONK

em
de
r

Sayma ileminden grld gibi byle bir saycy elde edebilmek iin drt tane FlipFlop kullanmak zorundayz. Drt bitlik bir sayc ile 0-15 aras (24=16) sayan bir sayc
elde ederiz. Fakat tasarm istenen saycnn sayma ilemini 0-9 arasnda
gerekletirmesi ve 10 saysna gemeden sfrlamann gereklemesi isteniyor.

+Vcc

+Vcc

CP

SET

+Vcc

CLR

+V cc

CLR

+Vcc

SET

B
K

CLR

SET

A
CLR

+Vcc

1K

Sfrlama
kaps

ekil.9.12. Mod-10 Asenkron sayc

w
.e

+Vcc

SET

+Vcc

Yukardaki devrede sayc 0-9a kadar sayacak, 10 saysn grd zaman sfrlama
kapsn her iki girii Lojik-1 seviyesine ekileceinden k 1 olacak ve bu k
btn sfrlama (CLR) girilerine uygulandndan
sayc tekrar 0 saysna
dnecektir.

206

SAYISAL ELEKTRONK

Derin

9.2 SENKRON SAYICILAR (SYNCHROUNS COUNTERS)

ri.
co

Senkron sayclar ezamanl veya paralel sayclar olarak adlandrlrlar. Tetikleme

sinyalinin btn Flip-Floplarn CP girilerine uygulanmas andan Asenkron
sayclardan farkllk gsterir. Ortak darbe dalgack saycda olduu gibi srasyla
Flip-Flop lar srasyla tetiklemek yerine btn Flip-Floplar ayn anda tetikler. Bir
Flip-Flopun konum deitirmesi o srada Flip-Flop girilerinde belirlenir.

tla

Senkron sayclar alma hz asndan asenkron sayclara stnl vardr.Her bir

durum iin ulanlan sral devre elemannn yaylm gecikmesi (propagasyon delay)
sresi kadar gecikmesi vardr. Ancak tasarmda kullanlan devre elemanlar asenkron
sayclara gre fazladr.
9.2.1 ki Bitlik Senkron Yukar Sayc ( Synchrouns Up Counter)

sn
o

Aada ekil 9.7 de iki bitlik senkron saycya ait Lojik emay ve k dalga
ekillerini gstermektedir. Sayc devresinin balang annda her iki knn 0
olduu kabul edilerek devre almas aklanmtr.
CP

em
de
r

+Vcc
J

SET

CP

CLR

SET

CLR

QA

(a) Lojik Diyagram

w
.e

QB

t0

t1

t2

t3

t4

(b) Dalga ekilleri

ekil 9.7 ki Bit Senkron Yukar Sayc

Gelen ilk tetikleme darbesi ile tmleyen (toggle) alan B Flip-Flop u tetiklenir ve QB
k 1 olur. A Flip-Flopu ayn tetikleme sinyali uygulanacandan ve J-K girilerine
0 uygulandndan QA k 0 olur. Bu tetikleme annda sayc klar QA = 0 ve
QB=1 olur.
kinci tetikleme sinyalin ile J-K girilerinde 1 olan B Flip-Flopu tetiklenir QB k 0
olur. A Flip-Flopunun girilerinde 1 olduundan A flip-Flop u konum deitirir ve QA
k 1 olur. Bu tetikleme annda sayc klar QA = 1 ve QB=0 olur.

nc tetikleme sinyali ile B Flip-Flopu konum deitirir QB=1, A Flip-Flopu

girilerinde 0 olduundan konum deitirmez ve QA=1 olur. Bu tetikleme annda
sayc klar QA =1 ve QB=1 olur.

207

SAYISAL ELEKTRONK

Derin

Drdnc tetikleme sinyalinde her iki Flip-Flop girilerinde 1 olduundan her iki
Flip-Flop konum deitirerek balang deerlerine QA=0 ve QB=0 dner.

ri.
co

8.2.2 Senkron Sayclarn Tasarm

alma program verilen bir Senkron sayncn tasarmnda aadaki ilem sralar
izlenmelidir;

V-

tla

IV-

Tasarmda kullanlacak Flip-Flop tr ve adedi belirlenir

Sayma ilemine ilikin alma tablosu oluturulur.
Flip-Flop gei(uyarma) tablolar kullanlarak her bir Flip-Flop iin
geilere ait gerekli giri deerleri bulunur.
Her bir Flip-flop iin bulunan giri deerleri Karnough haritalama yntemi
ile sadeletirilir.
ndirgenmi eitliklerden Senkron sayc devresi izilir.

sn
o

IIIIII-

Not: Senkron sayclarn tasarmnda kullanlan Flip-Floplarn tetikleme tr

tasarm iin belirleyici bir zellik deildir

em
de
r

rnek:

Mod-7 Senkron saycy J-K Flip-Flop kullanarak tasarlaynz.

zm:
I.

Tasarmda kullanlacak Flip-Flop tr ve adedi belirlenir.

II.

Sayma ilemine ilikin alma tablosunu oluturalm.

III.

alma tablosu bize saycnn mevcut durumunu ve gelen tetikleme

sinyali ile gemesi gereken sonraki durumu gstermelidir.

w
.e

Mod-7 senkron sayc sayma ilemini 0 ila 6 arasndaki saylar iin gerekletirir.
Sayma ilemindeki en byk say olan 6 saysn ka bitle ifade ediyorsak o kadar
Flip-Flop kullanmak zorundayz.
(6) = (110)2
olduuna gre tasarmda tane Flip-Flop kullanmak zorundayz. stenilen tr
soruda J-K olarak belirlenmitir.

208

Mevcut
Durum
CP A B C

Sonraki
Durum
A B C

JA KA JB KB JC KC

B.C

00

0
1

11

10

0
1

ri.
co

00

01

11

10

10

K C= +VCC

JC = A + B

B.C

00

w
.e

tla
B.C

01

em
de
r

Her bir Flip-Flop iin alma tablosundan elde edilen geiler Karnough
haritasna yerletirilir. Ve her bir girie ait indirgenmi eitlik elde edilir.

sn
o

IV.

Derin

SAYISAL ELEKTRONK

B.C

01

11

10

00

01

11

10

K B = A+C

11

B.C

10

0
1

01

JB = C

B.C

00

0
x

00

01

11

J A= B.C

K A=B.C

209

SAYISAL ELEKTRONK

Senkron saycnn izimi ile devre tasarm tamamlanr.

S ET

C
C LR

C LR

+Vcc

w
.e

em
de
r

sn
o

CP

210

SE T

B
Q

tla

S ET

ri.
co

V.

Derin

CL R

SAYISAL ELEKTRONK

Derin

SORULAR

Krmz
Krmz-Sar
Yeil

em
de
r

4s
6s
5sn

sn
o

tla

ri.
co

1. Mod-8 Asenkron yukar saycy ykselen kenar tetiklemeli T flip-flop

kullanarak tasarlaynz.
2. Mod-11 Asenkron yukar saycy ykselen kenar tetiklemeli J-K flip-flop
kullanarak tasarlaynz.
3. Mod-13 Asenkron aa yukar saycy ykselen kenar tetiklemeli J-K filp-flop
kullanarak tasarlaynz.
4. Mod-16 Asenkron aa saycy den kenar tetiklemeli T flip-flop kullanarak
tasarlaynz.
5. Asenkron sayclar ile senkron sayclar arasndaki farklar nelerdir.
6. Mod-9 Senkron yukar saycy J-K flip-flop kullanarak tasarlaynz.
7. Mod-11 Senkron aa saycy D flip-flop kullanarak tasarlaynz.
8. Mod-13 Senkron yukar saycy T filip-flop kullanarak tasarlaynz.
9. 0-4-3-9-2-1-7-0 durumlarn gerekletiren senkron sral devreyi tasarlaynz.
10. 9-11-6-5-1-0-7-7 durumlarn gerekletiren senkron sral devreyi tasarlaynz.
11. 0-1-3-7-15-14-12-8-0 durumlarn gerekletiren devreyi D filp-flop kullanarak
tasarlaynz.
12. Bir kavaktaki trafik lambalarnn aada itenilen sra ve srelerde yanmas
isteniyor;

w
.e

a) Gerekli tetikleme sinyali devresini tasarlaynz.

b) Gerekili sral devreyi tasarlaynz.

211