Lojik Devreler - MEGEP Flip&Flop Konu Anlatımı

sn
tla
ri.
co
T.C.
MLL ETM BAKANLII
em
de
r
BLM TEKNOLOJLER
FLP-FLOP
w
.e
523EO0026
Ankara, 2011
m
ri.
co
tla
Bu modl, mesleki ve teknik eitim okul/kurumlarnda uygulanan ereve

retim Programlarnda yer alan yeterlikleri kazandrmaya ynelik olarak
rencilere rehberlik etmek amacyla hazrlanm bireysel renme
materyalidir.
Mill Eitim Bakanlnca cretsiz olarak verilmitir.
PARA LE SATILMAZ.
w
.e
em
de
r
sn
o
NDEKLER
w
.e
em
de
r
sn
o
tla
ri.
co
AIKLAMALAR ....................................................................................................................ii
GR ....................................................................................................................................... 1
RENME FAALYET1 .................................................................................................... 3
1.1. Osilatr.......................................................................................................................... 3
1.1.1. Osilatr eitleri.................................................................................................... 4
1.2. Multivibratrler........................................................................................................... 13
1.2.1. Multivibratr eitleri ......................................................................................... 13
1.3. Entegre Zamanlama Devreleri .................................................................................... 18
1.3.1. Monostable (Tek kararl) alma ....................................................................... 20
1.3.2. Astable (Kararsz) alma.................................................................................. 22
UYGULAMA FAALYET .............................................................................................. 27
LME VE DEERLENDRME .................................................................................... 37
RENME FAALYET2 .................................................................................................. 41
2. FLIP- FLOPLAR................................................................................................................ 41
2.1. Flip Flop zellikleri.................................................................................................... 42
2.2. Flip-Floplarn Tetiklenmesi ve Tetikleme eitleri.................................................... 43
2.3. Flip-Flop eitleri ....................................................................................................... 46
2.3.1. RS Flip-Flop ........................................................................................................ 46
2.3.2. JK Flip-Flop......................................................................................................... 51
2.3.3. T(Toggle) Flip Flop ............................................................................................. 52
2.3.4. D Flip Flop........................................................................................................... 54
2.3.5. Preset/Clear Girili Flip Floplar........................................................................... 55
2.4. Flip-Floplar ile Devre Tasarm .................................................................................. 58
2.4.1. Flip-Floplarla Devre Tasarm Aamalar............................................................ 59
2.4.2. Flip-Floplarla Tasarm rnekleri......................................................................... 70
UYGULAMA FAALYET .............................................................................................. 76
LME VE DEERLENDRME .................................................................................... 78
MODL DEERLENDRME .............................................................................................. 80
CEVAP ANAHTARLARI ..................................................................................................... 84
NERLEN KAYNAKLAR.................................................................................................. 85
KAYNAKA ......................................................................................................................... 86
AIKLAMALAR
ALAN
DAL/MESLEK
MODLN ADI
Biliim Teknolojileri
Bilgisayar Teknik Servisi
Flip-Flop
Bilgisayar kartlar zerinde kullanlan tmleik devrelerin
alma mantn, bu tip elemanlarn montaj ve demontaj
ilemlerini, dijital elektroniin nemli bir parasn oluturan
Flip-Flop devrelerinin yapsn, zelliklerini, almasn,
kullanmn ve bu entegrelerle yaplacak lojik devre tasarmn
anlatan renme materyalidir.
40/32
tla
Flip - floplar ile alma yapmak
Genel Ama
Bu modl ile gerekli ortam salandnda, bilgisayar
kartlar zerinde kullanlan tmleik devrelerin alma
mantn bilerek gerektiinde bu tip elemanlarn montaj ve
demontaj ilemlerini gerekletirebileceksiniz. Ayrca bilgisayar
ile kontrol edilen bir takm devreler yaplmas gerektiinde bu
tip devre uygulamalarn gerekletirebilecek bilgi ve beceriye
sahip olabileceksiniz.
Amalar
1. 555 entegresini kullanarak ihtiya duyduunuz osilatr
devresini kurabilecek ve de istediiniz saat sinyalini ihtiya
duyulan devrelerde kullanabileceksiniz.
2. Flip-Flop elemanlar ile istediiniz tip mantk devresini
oluturabileceksiniz.
em
de
r
YETERLK
sn
o
SRE
N KOUL
ri.
co
523EO0026
MODLN TANIMI
MODLN AMACI
ETM RETM
ORTAMLARI VE
DONANIMLARI
w
.e
AIKLAMALAR
KOD
LME VE
DEERLENDRME
Atlye ortam, lojik entegre kataloglar, elektronik devre

elemanlar kataloglar, lojik entegreler (flip-flop entegreleri),
uygulamalarda gerekli elektronik devre elemanlar (diren,
kondansatr, LED vb.), bredbord, g kayna, balant ara
gereleri (krokodil, banana jak vb.), voltmetre, osilaskop, el
takm aletleri ve lehimleme malzemeleri gereklidir.
Her renim faaliyeti sonrasnda o faliyetle ilgili lme
ve
deerlendirme
sorular
ile
kendi
kendinizi
deerlendireceksiniz.
Her modl sonunda, kazandnz bilgi ve becerileri
belirlemek amacyla, retmeniniz tarafndan hazrlanacak
lme aracyla deerlendirileceksiniz.
ii
GR
ri.
co
GR
Sevgili renci,
Bu modl sonunda edineceiniz bilgi ve beceriler ile dijital elektroniin temel

elemanlar olan flip-floplar, flip floplarla devre tasarmnn nasl yapldn osilatr
devreleri ve eitleri ile multivibratr devrelerini reneceksiniz.
tla
Dijital elektronik, birok uygulama sahas ile elektronik endstrisinin vazgeilmez

unsurlarndan biri olmutur. Kolay anlalabilir ve renilebilir olmas, devre tasarmnn
kolay ve esnek olmas, farkl tasarm ve dizaynlarla ayn ilemleri yapabilen birok devre
tasarlanabilmesi dijital elektronii cazip klan zelliklerdir.
sn
o
Flip-floplar lojik devre tasarmnda lojik kaplar gibi ska kullanlan elemanlardandr.
Flip-floplarla devre tasarmn rendiinizde, karnza kabilecek birok probleme are
olabilecek zmler rettiinizi greceksiniz. rnein hrsz alarm devresi, otomatik alan
devreler, sayclar gibi birok devreyi flip-floplarla tasarlayabilirsiniz. Lojik kaplar ve flipfloplar legonun birer paralar gibidir. Deiik ekillerde birletirerek ok deiik ve
kullanl devreler gerekletirebilirsiniz.
w
.e
em
de
r
Dijital elektronik her zaman, deien dnyann parlayan yldz olacak ve dijital
konularn bilenler, aranan kiiler olmaya devam edecektir.
w
.e
w
em
de
r
ri.
co
tla
sn
o
RENME FAALYET1
ri.
co
AMA
RENME FAALYET1
Uygun ortam salandnda, 555 entegresini kullanarak ihtiya duyduunuz osilatr

devresini kurabilecek ve de istediiniz saat sinyalini ihtiya duyulan devrelerde
kullanabileceksiniz.
tla
ARATIRMA
Bu faaliyet ncesinde yapmanz gereken aratrmalar unlardr.
Elektronikte osilatrlere niin ihtiya duyulur?

Osilatrlerden elde ettiimiz sinyali nasl izleyebiliriz?
555 entegresinin i yapsn ve katalog bilgilerini aratrnz.
sn
o
em
de
r
Aratrma ilemleri iin nternet ortamnda aratrma yapmanz, elektronik malzeme

satm yaplan maazalar gezmeniz ve deiik elektronik malzeme reten irketlerin
kataloglarn incelemeniz gerekmektedir. Ayrca elektronik kart tamirat ile uraan
kiilerden n bilgi edininiz.
1. OSLATRLER
1.1. Osilatr
w
.e
Osilatr ayarland frekansta ya da sabit bir frekansta srekli k veren devrelere

denir. Trke karl salnga olup isteyen bu ekilde de kullanmaktadr. Bir osilatr her
hangi bir ekilde giri sinyali uygulanmadan periyodik AC k reten bir entegre devredir.
Pek ok tr vardr. Bu trler yaplarna gre ve rettikleri k dalga ekillerine gre
isimlendirilir. Burada kullanlan osilatr kelimesi, genellikle sins dalgasn ifade eden bir
sinyal jeneratrdr. Aslnda bir osilatr, kendi giri sinyalini kendi temin eden bir ykselte
devresidir.
Genel olarak osilatrler, sinzoidal osilatrler ve sinzoidal olmayan osilatrler olmak

zere 2 snfa ayrlr. Sinzoidal osilatrler, knda sinzoidal sinyal, sinzoidal olmayan
osilatrler ise kare, dikdrtgen, gen ve testere dii gibi sinyaller retir. Kare dalga reten
osilatr devrelerine ayn zamanda "multivibrator" ad verilir.
ekil 1.1: Temel Osilatr Blok Diyagram
tla
ri.
co
Bir osilatr devresinin meydana getirdii sinyallerin veya osilasyonlarn (salnm)

devam edebilmesi iin Ykseltme, Geri Besleme ve Frekans Tespit Ediciye ihtiya vardr.
Bir osilatr devresinde kn bir miktar ekil 1.1 de grld gibi girie geri beslenmesi
gerekir. Devre kayplarnn nne geebilmek iin girie geri beslenmesi gerekir. Devre
kayplarnn nne geebilmek ve osilasyonlarn devamll iin kullanlmas gereken geri
besleme pozitif geri besleme olmaldr. Bir osilatrn nceden belirlenecek bir frekansta
osilasyon yapabilmesi iin bir frekans tespit ediciye ihtiya vardr. Bu frekans tespit edici
devre, filtre devresi olup istenen sinyalleri geip, istenmeyenleri bastrr. Osilatr kndaki
sinyalin, genlik ve frekansnn sabit tutulabilmesi iin, osilatr devresindeki ykseltecin,
k yk ve pozitif geri besleme iin yeterli kazanc salamas gerekir. Genellikle g
kazancnn byk olmas, giri ve k empedansnn birbirine kolayca uydurulabilecei
tertip olarak emiteri ortak balant olarak kullanlr.
1.1.1. Osilatr eitleri
sn
o
Geri besleme, bir sistemde yksek seviye noktasndan alak seviye noktasna enerji
transferidir. Geri besleme girii artrc ynde ise pozitif, azaltc ynde ise negatif geri
beslemedir. Bir osilatrn ihtiyac, pozitif geri beslemedir. Bir osilatrdeki geri besleme,
frekans tespit edici devredeki zayflamay dengeler.
em
de
r
Osilatrler;
1-RC osilatrler,
2-LC osilatrler,
3-Kristal osilatrler olmak zere ana balk altnda incelenebilir.
1.1.1.1. RC Osilatr
knda sinzoidal sinyal reten osilatrler, alak frekanslardan (birka hertz),

yksek frekanslara (109 Hz) kadar sinyal retir. Alak frekans osilatr tiplerinde frekans
tespit edici devre iin diren ve kondansatrler kullanlyor ise bu tip osilatrlere "RC
OSLATRLER" ad verilir. RC osilatrler, 20 Hz - 20KHz arasndaki ses frekans sahasnda
geni uygulama alanna sahiptir.
w
.e
ekil 1.2deki blok diyagramda RC osilatrn blok diyagram gsterilmitir. Blok

diyagramda RC devresi hem pozitif geri beslemeyi, hem de frekans tespit edici devreyi
salar.
Blok diyagramdaki ykselte devresi, emiteri ortak ykselte devresi olduu iin A
noktasndaki kolektr sinyali ile beyz (base) zerindeki sinyal 180 faz farkldr. Sinyal, C1
zerinden R1 zerine (B noktas) uygulandnda bir faz kaydrma meydana gelir. (Yaklak
60) Faz kayma meydana geldii iin genlikte de bir miktar azalma olur. B noktasndaki
sinyal C2 zerinden R2ye uygulanr. Bylece, yaklak 120 lik bir faz kayma meydana
gelir ve genlikte de azalma olur. C noktasndaki sinyal C3 zerinden R3 e uygulanrken (D
noktas) 180 faz kaydrmaya maruz kalr. 3 adet RC devresinin her biri 60 faz kaydrp
toplam 180 lik faz kaydrmaya neden olmutur. D noktasndaki sinyal, transistrn beyzine
uygulanan pozitif geri besleme sinyalidir.
m
ri.
co
tla
sn
o
ekil 1.2: RC osilatrn blok diyagram
w
.e
em
de
r
ekil 1.3te ortak emiterli bir ykselte devresi grlmektedir. Bu ykselte devresini
gelitirerek bir osilatr devresine dntrebiliriz. Ortak emiterli ykselte devresinde;
ykselte giriine uygulanan iaret ile kndan alnan iaret arasnda 180 faz fark
olduunu biliyoruz.
ekil 1.3: Ortak emiterli ykselte devresi
Ortak emiterli ykselte devresini bir osilatr haline dntrmek iin ykselte
kndan alnacak iaretin bir ksm, pozitif geri besleme ile ykselte giriine
uygulanmaldr. Bu osilasyonun sreklilii iin gereklidir. Osilasyonun balamas RC
devreleri ile gerekletirilir. Osilasyon ilemi iin bir kondansatrn arj ve dearj
sresinden faydalanlr.
ri.
co
Ykselte k gerilimini; girie geri besleyerek osilasyon elde edebilmek iin, k

iaretini 180 faz kaydrmak gerekmektedir. RC faz kaydrmal osilatr devresinin temel
prensibi bu koula dayanmaktadr. ekil 1.4te RC faz kaydrmal osilatr devresi verilmitir.
Devre dikkatlice incelendiinde k iaretinin bir ksm RC geri besleme elemanlar ile
girie geri beslenmitir.
Her bir RC hcresi; k iaretinin bir ksmn 60 faz kaydrmaktadr. k ile giri
arasnda 3 adet faz kaydrma devresi kullanlmtr. Dolaysyla k iaretinin faz 180
kaydrlarak girie pozitif geri besleme yaplmtr.
tla
+VCC=12V
R3
10K
RC
10nF
10nF
10K
10nF
R2
10K
T1
BC108
R4
RE
5.6K
10K
em
de
r
R1
C3
sn
o
C2
5.6K
CC
C1
Faz Kaydrc
10F
CE
47F
Ortak Emiterli Ykselte
ekil 1.4: RC faz kaydrmal osilatr devresi
Her bir RC devresinin 60 faz kaydrmas istenirse R1=R2=Rg ve C1=C2=C3 olarak

seilmelidir. Rg, ortak emiterli ykseltecin giri empedansdr.
w
.e
Giri empedansnn R1 ve R2ye eit olmas gerekmektedir. Bu koullar saland

zaman, k iaretinin frekans aadaki forml yardm ile bulunur.
f=
1
2C
6 R12 + 4 R1 RC
Osilasyonlarn genlii, geri besleme oranna ve ykseltecin kazancna baldr. Geri

besleme oran seri RC devrelerinin toplam empedansna baldr. Bu empedans arttka geri
besleme oran decek ve k iaretinin (osilasyonun) genlii azalacaktr.
1.1.1.2. LC Osilatr
ri.
co
RC osilatrlerle elde edilemeyen yksek frekansl osilasyonlar LC osilatrlerle elde

edilir. Bilindii gibi RC osilatrler 1 MHze kadar olan sinyalleri retebiliyordu. LC
osilatrlerle MHz seviyesinde yksek frekansl sinzoidal sinyaller elde edilir. Paralel bobin
ve kondansatrden oluan devreye TANK DEVRES ad verilir. imdi tank devresinden
osilasyonun nasl olutuunu aklayalm.
em
de
r
sn
o
tla
Bir kondansatr, DC bir bataryaya, kutuplar ekil 1.5 ada grld gibi
balayalm. Kondansatr arj olacaktr. Bataryay kaldrp arjl kondansatr ekil 1.5 bde
grld gibi balarsak devrede kondansatr kaynak grevini alr. Kondansatr, bobin
zerinden dearj olduka, bobinden akan akm, bobin etrafnda bir manyetik alan olumasna
neden olur. Bu olay, ekilde grld gibi bobinin ime olaydr. nk kondansatr
zerindeki potansiyeli, bobine manyetik alan oluturarak aktarmtr. u anda kondansatr
tam olarak dearj olmutur.
(a)
(b)
ekil 1.5: LC osilatrn almas
Kondansatr tam olarak dearj olduktan sonra bobin ekil 1.5 bdeki gibi zerindeki
manyetik alan azalmaya balar. Kondansatre bu sefer L bobini kaynak grevi gsterir ve
manyetik alan tamamen bitinceye kadar akm devaml akacak, kondansatr ters ynde arj
olacaktr. Devrede, elemanlar birbirine irtibatlamada kullanlan iletken tellerin az da olsa bir
direnci olduundan, u andaki kondansatrn zerindeki arj miktar, bir ncekine gre daha
az miktardadr.
w
.e
imdi kondansatr, tekrar bobin ekil 1.6a daki gibi zerinden dearj olacaktr. Dearj
akmnn yn bir nceki akm ynne gre terstir. Bu dearj akm bobinin etrafnda tekrar
bir manyetik alann olumasna yani bobinin imesine neden olacaktr.
(a)
(b)
ekil 1.6: LC osilatrn almas
Bu kez ien bobin zerindeki manyetik alan azalmaya balayacak ve kondansatrn

arj olmasna neden olacaktr. Kondansatr arj olduu zaman, plakalarnn kutuplar, DC
bataryaya arj edildii andaki kutuplarnn aynsdr.
em
de
r
sn
o
tla
ri.
co
Kondansatrn, bobin zerinden arj ve dearj olay L ve C nin deeriyle orantl

olarak 1.7 (a)da grld gibi devam eder. Tank devresi zerinden bir sinzoidal sinyal
alnr. Fakat, byle snmsz bir sinzoidal dalga, devrede direncin bulunmad, iletken
tellerin direncinin sfr olduu ideal bir ortamda elde edilir.
w
.e
ekil 1.7: LC osilatrde snmn tesiri
Gerek uygulamalarda her rezonans devresi bir miktar diren ierir. Bobinin sarld
emaye telin ve devrede elemanlar irtibatlamakta kullanlan iletken tellerin dahi bir direnci
vardr. Varolan byle dhili direnler, tank devresinden elde edilen snisoidal sinyalin
snmesine, giderek sfra gitmesine neden olur. Bu olaya SNM (Damping) ad verilir.
Osiatrlerde, bu snmn nne pozitif geri besleme ile geilir. Bir tank devresi,
osilasyonlar meydana getirmek iin kullanld zaman, osilatrn rettii sinzoidal
sinyalin frekans, tank devresinin rezonans frekans olup f = 1 / (2L.C) forml ile
bulunabilir.
+VCC=12V
C2
R1
10K
3mH
L1
C3
ri.
co
Aadaki kolpits tipi bir LC osilatrn emas ayrntl olarak verilmitir. Bu

osilatrler bir ok uygulamada yaygn olarak kullanlmaktadr. Bu osilatrlerin rezonans
devresi (tank devresi) L ve C elemanlarndan olumaktadr.
4.7nF
2.2nF
2.2F
R2
2.2K
2.2K
R3
V1
sn
o
C1
tla
V2
T1
BC108
ekil 1.8: Kolpits tipi LC osilatr devresi
em
de
r
Devrenin almasn ksaca anlatalm; Osilatr devresinde Q1 transistr ortak beyzli

bir ykselte olarak alr. L, C2 ve C3 rezonans devresi yk empedansdr. Osilatr
devresinin empedans ve amplifikasyonu rezonans frekansnda yksektir.
Ykselte k iaretinin bir ksm, emitere geri beslendiinde, devre osilasyon
yapmaya balar. Geri beslemenin miktar (oran), C2 ve C3 kondansatrlerinin arasndaki
oranla belirlenir. Geri besleme kkse, emiter gerilimi gibi kolektr akm da sinzodial
formda olacaktr.
w
.e
Ayrca LC osilatrler ;
Colpits osilatr ,
Hartley osilatr,
Kollektr akortlu osilatr
Tikler osilatr olmak zere deiik eitleri de vardr.
1.1.1.3. Kristal Osilatr
Osilatrlerde frekans kararll ok nemlidir. Bir osilatrn sabit frekansta kalabilme

zelliine "Frekans Kararll" denir. RC ve LC osilatrle de frekans kararll iyi deildir.
Bir osilatr, bir alc ya da verici sabit bir frekansta alacaksa yani alt frekansta az da
olsa bir deiiklik olmayacaksa verici devrelerinde, tahsis edilen frekansta yayn yapabilmesi
iin frekans kararll en iyi olan kristal kontroll osilatrler kullanlmas en iyi yntemdir.
RC veya LC osilatrlerde, L, C ve R deerlerindeki deikenlikler, transistrl ykseltecin
statik alma noktasndaki deiiklikler, scaklk ve nem gibi evresel deiimlere bal
olarak frekans kararll deiir.
ri.
co
Kristal osilatrn ana paras olan piezoelektrik kristal ounlukla kuvars madeninden
yaplr. Bunun yannda Rochelle tuzu ve turmalin de doal kristal elemanlardr. Kuvars,
eitli byklklerde kesilerek, yontularak eitli frekanslar iin retilir. Genellikle kristal
mikrofonlarda Rochelle tuzu kullanlrken osilatrlerde frekans kararll nedeniyle kuvars
kullanlr. Osilatr iin retilmi bir kuvars yuvarlak vitamin haplarna ya da kk
dikdrtgen prizmaya benzer.
tla
Bir kuvars kristaline basn uygularsak iki kenar arasnda bir gerilim oluturur.
Kuvars benzeri maddelerle yaplm akmaklar buna bir rnektir. Tersi biimde bir kuvars
kristaline DC gerilim uygularsak bu kez de burkulur. DC gerilimin yn deirilirse bu defa
dier ynde burkulur. AC bir gerilim uygularsak, uygulanan AC gerilimin frekansnda her
iki yne burkulur yani titreir. Uygulanan AC gerilimin frekans, kristalin bir kesim zellii
olan rezonans frekansnda ise o zaman en byk titreim elde edilir.
w
.e
em
de
r
sn
o
Kristallerde etki iki trldr. Mekanik titreimlerin elektrikli salnmlar; elektriki

salnmlarn mekanik titreimler retmesine "Piezoelektrik Etki" ad verilir. Bir kristale,
rezonans frekansndan veya buna yakn bir frekansta AC bir sinyal uygulandnda, kristal
mekanik salnmlar yapmaya balar. Mekanik titreimlerin bykl, uygulanan gerilimin
bykl ile doru orantldr.
ekil 1.9: Kristal sembol ve e deer devresi
Kristalin sembol ve e deer devresi ekil 1.9da gsterilmitir. E deer devredeki

her bir eleman, kristalin mekanik bir zelliinin karldr. Cm, kristalin mekanik
montajndan kaynaklanan kristalin elektrotlar arasnda varolan kapasitans gsterir. E deer
devredeki C, kristalin mekanik yumuaklna (esneklik, elastisite) e deerdir. E deer
devredeki L, titreim yapan kristalin ktlesini, R ise kristal yapsnn i srtnmesinin
elektriksel e deerini gsterir. R ile gsterilen kristal kayplar ok kk olduundan,
kristallerin Q kalite faktr 20.000 gibi ok byk bir deerdedir. LC tank devrelerinde elde
edilemeyen yksek kalite faktr kristal kontroll osilatrlerde elde edilir. Bu da kristalli
osilatrlerin yksek kararlln ve kesinliini gsterir.
10
sn
o
tla
ri.
co
Bir kristalin, bir seri ve bir de paralel e deer devresi olduu iin iki rezonans
frekans vardr (Seri, paralel). Seri rezonans devresi R, L ve C 'den, paralel rezonans ise L ve
Cm 'den oluur.
ekil 1.10: Kristal empedansnn frekans ile deimesi
em
de
r
Kristalin e deer devresi seri ve paralel olmak zere iki rezonans devresinden
olutuuna gre ekil 1.10 da grld gibi iki rezonans frekans vardr. Seri rezonans
devresinde empedans R 'ye eit olduundan kktr, f1 deerindeki frekansta empedans
ok kktr. L ve Cm, paralel rezonans devresini oluturduundan, f2 rezonans frekans
deerinde empedans yksektir. Bir kristal, devre uygulamasna bal olarak gerek seri
gerekse de paralel rezonans frekansnda alabilir.
ekil 1.9un sol taraf bir seri rezonans devresidir. Bu seri ksm kristalin hibir
balant ucu olmayan halini temsil eder. Sa taraftaki Cm ise kristalin balant elektrotlar ve
elektronik devreye balayan balant telleri arasndaki kapasiteyi temsil eder. Piezoelektrik
kristallerin Q deerleri ok yksek olur, tipik bir deer olarak 5000 diyebiliriz.
Sa tarafta seri rezonans devresine paralel bir Cm kondansatr vardr. Bu

kondansatrn deeri seri rezonans ksmndaki kondansatrden ok byktr. Bir rnek
verecek olursak, tipik bir kristalde C=0,025pf Cm=3,5pf gibi. Bu durumda kristalin paralel
devre olarak rezonans frekans;
w
.e
L ve C kristalin rezonans frekansdr ve kesim ekli ve bykl ile belirlenir. R

direnci ise kristalin mekanik salnmna yapt direnmedir. R direnci ihmal edilirse seri
ksmn rezonans frekans;
11
ri.
co
Paralel rezonansta oluan frekans, seri rezonansta oluan frekanstan biraz daha
yksektir. Tipik olarak seri rezonans frekans paralel rezonans frekansnn 0,9 kat daha
ddr. Kristali paralel rezonansta altrmann bir avantaj vardr. Cj kondansatr
kristalin balantlar ile ilgili olduu iin kristale dardan ayarl bir kondansatr takarak
(trimer kondansatr) frekans ok az aa ya da yukar ekmek mmkndr. Bu deiim ok
fazla olmamak koulu ile ince ayar iin oka kullanlr.
em
de
r
sn
o
tla
Kristal bir ktleye sahiptir. Bu nedenle snd ya da souduu zaman hacmi

dolaysyla frekans deiir. Bu deiim az olmasna ramen hassas devrelerde istenmez.
Isya bal frekans kaymasn nlemek iin kristaller sabit sda altrlr. Sabit s, iinde
kristal ve termostatl stc bulunan kk frnlarla salanr. Aada eitli kristal osilatr
devreleri grlmektedir.
ekil 1.11: Kristalli osilatr kullanrak yaplm osilatr devreleri
Transistrl kristal osilatr devresinde ise kristal seri rezonans devresi olarak alr.
Dikkat edilirse kristal devrede geri besleme eleman olarak kullanlmaktadr. Kristal
rezonans frekansnda minimum empedans gsterecek ve maksimum geri besleme yapacaktr.
Devrenin dier malzemelerden olabilecek kararsz durumlar osilatrn alma frekansn
etkilemeyecektir. C1 kondansatr byk deerli rnein 10nF gibi seilir. RFC ise byk
deerli ok turlu bir bobin olup osilatrn frekansna yksek empedans gstererek besleme
kaynandan ksa devre olmasn engeller.
w
.e
Kristalli miller osilatr devresinde kristal paralel rezonans devresi olarak altrlr.
Bu durumda kristal ok yksek empedans gsterecektir. FET transistrn aka tarafndaki L
C kristal frekansna yakn bir deere ayarlanr.
12
1.2. Multivibratrler
Multivibratrler 3e ayrlr.
1.2.1. Multivibratr eitleri
tla
Tek kararl (Monostable) multivibratrler,

Serbest alan (Astable) multivibratrler,
ift kararl (Bistable) multivibratrler.
sn
o
ri.
co
Saysal devrelerde tetikleme sinyali olarak kullanlan kare, dikdrtgen sinyali reten
devrelere multivibratr (osilatr) ad verilir. Flip flop devrelerimizde gerekli olan kare dalga
sinyalini yani tetikleme sinyalini bu devreler salar. Ayrca flip-floplarn temelini
oluturmaktadr. Bir devreye bal bir LEDin, durmadan pei sra yanmas ve snmesi flipflop olarak adlandrlr. LEDin yanma hali flip, snme hali flop olarak isimlendirilir.
Aslnda incelediimizde greceiniz gibi bir flip-flop bir kare dalga reteci eididir.
1.2.1.1. Monostable (Tek Kararl) Multivibratrler
em
de
r
Monostable multivibratrler girilerine uygulanan iarete bal olarak sadece tek bir
darbe eklinde k iareti verir. Bu devreler one-shot olarak adlandrlr. k iaretinin
sresi, dardan balanacak olan zamanlama (diren ve kondansatr) elemanlarnn
deerlerine baldr. ekil 1.12de bir monostable multivibratrn giri (tetikleme) ve k
iaret gerilimleri gsterilmitir. Tetikleme sinyalinin sresi k darbesinden bamsz
olarak byk veya kk olabilir. k darbesinin sresi, giri darbesinden geni olabilir.
Tek Kararl
Multivibratr
w
.e
ekil 1.12: Monostable multivibratr blok diyagram ve giri ve k grafigi
Aada ekil 1.13te transistrl monostable multivibratr devresini gstermektedir.

Balangta R1 direnci zerinden beyz polarmas alan T1 transistr iletimde,T2 transistr
kesimdedir. Bu srada C kondansatr ekildeki gibi arj olacaktr. Tetikleme giriinden
pozitif bir tetikleme sinyali verildii anda T2 transistr iletime geecek, C kondansatr
R1 ve T2 transistr zerinden dearj olacak ve beyz polarmas alamayan T1 transistr
kesime gidecektir. Bu durum kondansatr dearj olana kadar devam edecektir. Kondansatr
dearj olduunda T1 transistr tekrar iletime geecek ve T2 transistr kesime gidecektir.
Bir sonraki tetikleme sinyaline kadar bu durum korunacaktr.
13
m
tla
ri.
co
sn
o
ekil 1.13: Transistrl monostable multivibratr
em
de
r
eitli lojik kaplardan elde edilmi monostable multivibratrler de vardr. ekil 1.14a VEYA-DEL (NOR) ve DEL(NOT) kapsndan olumu bir monostable multivibratr
devresini ve 1.14-b ise lojik semboln gstermektedir.
(b)
ekil 1.14 Basit bir monostable multivibratr

(a) Lojik diyagram (one-shot);
(b) Blok diyagram
ekil 1.14teki devrenin tetikleme giriine uygulanan tetikleme sinyalinin yksek lojik
seviyesi (lojik-1) G1 kapsnn kn alak seviyeye (lojik-0), G2 kapsnn kn yksek
seviyeye (lojik-1) ekecektir. Bu durumda C kondansatr R direnci zerinden arj olmaya
balayacak ve G2 giriindeki gerilim artacaktr. C kondansatr arj olunca G2 giriindeki
gerilim yksek seviyeye (lojik-1) ekilecek ve G2 kap k alak seviyeye (lojik-0)
ekilecektir. G1 kapsnn her iki girii de alak seviyeye (lojik-0) ekildiinden k yksek
(lojik-1) olacaktr. kta oluan darbenin sresi RC eleman tarafndan belirlenmektedir.
w
.e
(a)
14
1.2.1.2. Serbest alan (Astable) Multivibratrler
Q
Q
sn
o
Kararsz
Multivibratr
tla
ri.
co
Bir dier tr multivibrator devresi astable (serbest alan) multivibrator adn alr.
alma gerilimi uyguland andan itibaren zamanlama elemanlarnn belirledii srelerde
durum deitiren devrelerdir. Astable multivibratr zamanlama devrelerinde tetikleme
sinyali amal bir kare dalga osilatr olarak kullanlr.
ekil 1.15: Kararsz multivibratrn blok emas ve transistrl astable multivibratr
w
.e
em
de
r
ekil 1.15te transistrl astable multivibratr devresini gstermektedir. Devrede

birbirine simetrik bal iki npn transistr vardr. Devredeki elemanlar T1=T2, C1=C2,
Rc1=Rc2 ve R1=R2 seilse bile, g uyguland zaman transistrlerden biri iletimde dieri
kesimde olacaktr.
(a)
(b)
ekil 1.16: Kararsz multivibratrn almas
Devrenin almasn aklamak iin g verildii anda T1 transistrnn kesim ve T2

transistrnn iletimde olmasn (ekil 1.16 a) kabul edelim. Bu anda C1 kondansatr
dearj ve C2 kondansatr sarj olmu durumdadr. Bundan sonra C1 kondansatr RC1
direnci zerinden arja, C2 kondansatr R2 direnci zerinden dearja balayacaktr. Bir sre
sonra C2 kondansatr T1 transistrn iletime sokacak ekilde dearj, C1 kondansatr T2
15
tla
ri.
co
transistrn kesime gtrecek ekilde arj olacaktr. ekil 1.16 b bu durumda

kondansatrlerin polaritelerini gstermektedir.
sn
o
(a)
(b)
ekil 1. 17: Kararsz multivibratrn almas
em
de
r
ekil 1.17 a da grld gibi T1 transistr doyuma, T2 transistr kesime

gidecektir. Bu andan sonra C1 kondansatr R1 direnci zerinden dearja ve C2
kondansatr RC2 direnci zerinden arja balayacaktr. Bir sre sonra C1 kondansatr T2
transistrn doyuma gtrecek ekilde dearj, C2 kondansatr T1 transistrn iletime
sokacak ekilde arj olacaktr. ekil 1.17. b bu durumda kondansatrlerin polaritelerini
gstermektedir.
Transistrlerin iletimde olma sreleri kondansatrlerin dearj srelerine baldr. Yani
T1 transistr R2-C2, T2 transistr R1-C1 zamanlama elemanlarnn belirledii srelerde
kesimde ve doyumda olacaktr. Astable multivibratorn osilasyon peryodu;
T=0,7.(R1.C1+R2.C2) sresi ile belirlenir.
w
.e
1.2.1.3. ift Kararl (Bistable) Multivibratrler

Dardan bir tetikleme sinyali gelmedii mddete durumlarn koruyan devrelere ift
kararl (bistable) multivibratr ad verilir. Dardan uygulanan her tetikleme sinyalinde
devre konum deitirecektir.
S1
S2
ift Kararl
Multivibratr
ekil 1.18: ift kararl multivibratr blok emas
16
m
ri.
co
tla
sn
o
ekil 1.19: Transistrl bistable multivibratr
em
de
r
ekil 1.19 transistrl bistable multivibratr devresini gstermektedir. Devrede

birbirine simetrik bal iki npn transistr vardr. Devredeki elemanlar T1=T2, Rc1=Rc2,
R1=R2 ve R3=R4 seilse bile, g uyguland zaman transistrlerden biri iletimde dieri
kesimde olacaktr. Devrenin almasn aklamak iin g verildii anda T1 transistrnn
doyumda, T2 transistrnn kesimde olduunu kabul edelim. Bu durumda Q=1 ve Q 0
durumu (ekil 1.20 a) klarda grlecektir. Devreye bir tetikleme sinyali gelmedii
mddete transistrler bu durumlarn koruyacaktr.
Q =1
w
.e
Q=0
(a)
(b)
ekil 1.20: Transistrl bistable multivibratr almas
Devrenin konumunu deitirmek iin S1 anahtarna basp T1 transistrnn beyzine

negatif bir tetikleme sinyali verilirse (ekil 1.20 b), bu durumda T1 transistr kesime,T2
17
transistr doyuma geecektir. Bu durumda klar Q=0 ve Q 1 olacaktr. Bir sonraki

tetikleme sinyaline kadar klar bu durumlarn koruyacaktr.
Q =0
em
de
r
sn
o
Q =1
tla
ri.
co
Devrenin konumunu deitirmek iin S2 anahtarna baslrsa (ekil 1.21 a), T2

transistrnn beyzine negatif tetikleme sinyali uygulanr. Bu durumda T2 transistr
kesime,T1 transistr doyuma gideceinden (ekil 1.21 b) klar konum deitirecek, Q=1
ve Q 0 olacaktr.
(a)
(b)
ekil 1.21: Transistrl bistable multivibratr almas
Devrenin durumunu deitirecek olan tetikleme girii o an doyumda olan transistrn

beyzine bal olan giritir. Devrenin anahtarlama zamanlarn azaltmak, devrenin alma
frekansnn artrlmas iin R1 ve R2 direnlerine 100pF lk kondansatrler balanmaldr.
ift kararl multivibratr devreleri Flip-Flop olarak adlandrlr ve sayc devreleri,
kaydedici devreleri, bellek devreleri gibi uygulama alanlarnda sklkla kullanlr.
w
.e
1.3. Entegre Zamanlama Devreleri
Osilatr (multivibrator) devrelerinin yapmnda hazr entegre zamanlama

devrelerinden faydalanlr. En ok kullanlan zamanlama entegresi NE555 devresidir.
Maliyeti ucuz olup ok farkl uygulama alan vardr. ekil 1.22de 555 entegresi
gsterilmektedir.
18
m
ri.
co
em
de
r
sn
o
tla
ekil 1.22: 555 entegresinin i yaps
Besleme gerilimi +5V ile +18V arasnda herhangi bir gerilim olabilir. devrenin
srlebilmesi iin besleme geriliminin her voltuna karlk 0,7mA akm gerekir. Yani
besleme gerilimi 10V ise kaynaktan 7mA akm ekilir. Maximum g kayb 600mW tr.
555in k ucu 3 nu.l u olup kn 1 veya 0 olduu her iki durum iin
10 luk direnler zerinden topraa veya kaynaa balanr. Kaynaktan
ekilebilecek maximum akm 200mA olup 0 seviyesi iin bu akm en ok
10mA olabilir.
Eik geriliminin uygulanaca 6 nu.l u gerilimi, kaynak geriliminin
w
.e
2
Vcc ye
3
eit veya byk iken 1. karlatrc k deiir. Flip-Flop Reset girii 1

olacandan k 0 olacak ve dearj transistr iletime geecektir.
Tetikleme girii 2 numaral u olup bu utaki gerilim
1
Vcc ye eit veya
3
kk olduunda Flip-Flop k tetiklenir, buna bal olarak k (3 nu.l u)

1 olur ve dearj transistor kesime gidecektir.
Sfrlama (Reset) girii 4 numaral utur. Bu u kullanlmad zaman +Vccye
balanmaldr. Toprakland zaman veya 0,4Vun altndaki bir gerilimde 7
numaral dearj ucu yaklak olarak sfr potansiyelinde olur. k 1
seviyesinde ise bu reset ucu topraklanrsa k 0 seviyesine ekilir.
19
k 0 seviyesinde olduu srece dardan balanm zamanlama

kondansatrnn dearj 7 numaral u zerinden olur. k 1 seviyesinde
iken kondansatr dardan balanm diren zerinden arj olur.
tla
ri.
co
(a)
sn
o
10
(b)
em
de
r
ekil 1.23: Kondansatrn arj ve dearj
5 nu.l kontrol girii ile toprak arasna 0,01F kondansatr balanr. Bylece
eitli grlt ve besleme kaynandaki titreimlerin etkisi azaltlr. Bu u ayn
zamanda tetikleme ve eik gerilim seviyelerini deitirmek iin kullanlr.
1.3.1. Monostable (Tek kararl) alma
w
.e
Baz uygulamalarda belirli sreli tek bir kare dalga gereklidir. 555 zamanlama
entegresini monostable multivibrator olarak altrarak kontroll tek dalga veya senkronize
peryodik iaretler elde etmek mmkndr. Bu almaya ait balant ekil 1.24te
gsterilmitir
ekil 1.24: 555 zamanlama entegresi ile monostable multivibratr devresi
20
2
Vccye ulanca 1 numaral karlatrc konum
3
ri.
co
Kondansatr zerindeki gerilim
Tetikleme giriine uygulanan tetikleme iaretinin den kenarnda dearj olan C

kondansatr arj olmaya balayacaktr. Bu durumda k yksek gerilim seviyesine
ekilecektir. Kondansatr zerindeki gerilim RAxC zaman sabiti sresince dolacaktr.
sn
o
em
de
r
2
3
tla
deitirecek ve k alak gerilim seviyesine ekilecektir. Dalga ekilleri aada

gsterilmitir.
ekil 1.25: Monostable multivibratr dalga ekilleri
k geriliminin yksek gerilim seviyesinde kalma sresi,

T= 1,1x RAxC
1
1
T 1,1 RA C
olacaktr. RA ve C deerleri uygun olarak seilerek istenilen zaman sresi elde

edilebilir.
1K<RA<3,3M
C>500pF
aralnda seilmesi gereklidir.
w
.e
dir. k darbesinin frekans ise,
21
ri.
co
rnek
Aada verilen monostable multivibrator devresinde RA=9,1K ve C=0,1 F
seilirse k darbesinin periyodunu bulunuz.
tla
9,1K
sn
o
0,1F
em
de
r
zm:
Monostable multivibrator k darbe sresi,
T= 1,1x RAxC
Deerleri formlde yerine yazarsak,
T=1,1x9,1x103 x0,1x10-6 = 1ms olacaktr. k darbesinin frekans,
1
1
1KHz
T 1 10 3
olacaktr.
1.3.2. Astable (Kararsz) alma
w
.e
Bir 555 zamanlayc entegresi ile astable (kararsz) multivibrator elde etmek iin
gerekli balant ekil 1.26da gsterilmitir.
ekil 1.26: 555 zamanlama entegresi ile astable multivibrator devresi
22
2
Vcc ye ulanca 1 numaral
3
ri.
co
gerilim seviyesindedir. Kondansatr arj gerilimi
Devrede tetikleme girii ile eik gerilim girii birbirine ksa devre edilmitir. C
kondansatr RA ve RB direnleri zerinden arj, RB direnci ve 7 numaral u zerinden
topraa dearj olur. Kondansatr RA ve RB direnci zerinden arj olurken k yksek
karlatrc k konum deitirerek kn dk gerilim seviyesine ekilmesini salar.

Kondansatr RB direnci zerinden dearj olmaya balar. Kondansatr dearj gerilimi
1
Vcc
3
olunca 2 numaral karlatrc konum deitirecek ve k yksek gerilim seviyesine

ekilecektir. k geriliminin yksek gerilim seviyesinde kalma sresi kondansatr
1
2
Vcc den Vcc ye kadar arj olma sresidir. Bu sre,
3
3
tla
geriliminin
sn
o
tH= 0,7(RA+RB)C
olacaktr. kn dk gerilim seviyesinde kalma sresi ise kondansatrn
2
1
Vccden
Vcc ye kadar dearj olma sresidir. Yani , tL=0,7RBC olacaktr.
3
3
em
de
r
k sinyalinin toplam peryodu,

T= tH + tL = 0,7(RA+2RB)C
olacaktr.
Frekans ise,
1
1
T 0,7( RA 2 RB )C
eklinde yazlabilir. Kullanlan zamanlama elemanlarnn seimi,
w
.e
RA+RB<3,3M
RB>1K
RA>1K
C500Pf
aralnda olmaldr. ekil 1.27 555 zamanlama entegresi ile elde edilmi bir astable
multivibrator devresine ait dalga ekilleri gsterilmitir.
23
= RB C
sn
o
tla
ri.
co
2
Vcc
3
1
Vcc
3
= (RA + RB) C
ekil 1.27: 555 astable multivibratr devresi dalga ekilleri
em
de
r
Byle bir titreimin sfr seviyesinde kalma sresinin, titreimin periyoduna oran
dalga boluk oran (dalga boluk yzdesi) diye adlandrlr.
tL
RB
T RA 2 RB
1
Eitlikten grlecei gibi bu oran D %50 yaplamaz. Yani tL =tH eitlii
2
D
w
.e
salanamaz. Bu eitliin salanabilmesi iin RA direncinin 0 olmas gerekmektedir. Bu

durumda dearj transistr kaynaa balanm olacandan dearj annda devreden yksek
akm akacaktr. Bu durum transistrn tahrip olmasna yol aar. Transistr zerinden akacak
olan akm maxsimum 0,2A dir. Bu durumda RA direncinin minimum deeri RB(min)=5Vcc
olmaldr. Grev evirimi (Duty cycle) deerinin %50 den byk yapmak iin RB direncine
paralel ve anodu 7 nul uca gelecek ekilde bir diyot balanmaldr.
Dolays ile kondansatr yalnz RA zerinden arj ve RB zerinden dearj olacaktr. Bu
devreye ait byklkler,
tH=0,7RAC
tL=0,7RBC
T=0,7((RA+RB)C)
olacaktr. Eer RA=RB ise D=%50 ve k iareti kare dalga olacaktr.
24
rnek
12V
8
7
10K
555
tla
4,7K
0,01F
em
de
r
zm:
Verilen deerleri ifadelerde yerine yazarsak,

tL
=
=
=0,7RBC
0,71010368010-12
4,76s
tH=
=
=
0,7RAC
0,74,7103 68010 -12
2,237s
w
.e
Vout
sn
o
6
680pF
ri.
co
Aada verilen astable multivibratr devresinin tL, tH , dalga boluk oran ve

frekansn hesaplaynz.
Dalga boluk oran ise,
tL
tH tL
4,76 s
D
2,237 s 4,76 s
D 0,680
D
D %68
olacaktr.
25
1
T
1
tH t L
1
2,237 s 4,76 s
= 142,9KHz
ri.
co
w
.e
em
de
r
sn
o
tla
k darbe frekans,
26
UYGULAMA FAALYET
UYGULAMA FAALYET
ri.
co
1. OSLATRLER
Deney 1: Faz Kaymal Rc Osilatr
Gerekli Donanm:
sn
o
tla
G Kayna: 12VDC
Transistr
: BC108C veya Muadili
Diren
: 1K, 2x2.2, 3.3, 5.6K, 4x10K, 22K, 33K
Kondansatr: 3x10nF, 10F, 47F
+VCC=12V
R3
10K
10nF
C3
em
de
r
C2
RC
10nF
R1
T1
BC108
10F
V
10nF
R2
10K
5.6K
CC
C1
10K
R4
10K
Faz Kaydrc
RE
5.6K
CE
47F
Ortak Emiterli Ykselte
ekil 1.28: RC faz kaydrmal osilatr devresi
w
.e
DENEYN YAPILII:
ekil 1.28deki faz kaymal osilatr devresini deney seti zerine kurunuz. Osilatrn
k iaretini gzlemlemek iin gerekli osilaskop balantsn yapnz.
Osilatr k iaretinin (V) ve Q1 transistrnn beyzindeki iaretin dalga
biimlerini ekil 1.29daki diyagrama orantl olarak iziniz.
aretin tepeden tepeye deerini ve frekansn lerek elde ettiiniz sonucu ilgili yere
kaydediniz.
f=
Herz
V =
27
volt
m
ri.
co
T/DIV=
V/DIV=
T/DIV=
tla
V/DIV=
ekil 1.29: RC osilatrn k ve beyz iaretlerinin dalga biimleri
sn
o
Osilatr k iareti ile transistrn beyzindeki iareti ayn anda osilaskopta

gzleyiniz. Bu iki iaret arasnda faz fark var m? Varsa ilgili yere not ediniz.
=______________
em
de
r
ekil 1.29daki deney devresinde RE diren deerini tablo 1.1de verilen deerlerle
sra ile deitiriniz. Her deer iin k iaretinin tepeden tepeye deerini ve frekansn
lerek tablo1deki ilgili yerlere kaydediniz.
Osilatr devresini ekil 1.29daki ilk haline getiriniz. Devredeki R1 direnci yerine
22K luk bir diren balaynz. Bu durumda k iaretinin genlii ve frekansndaki
deiimi gzleyerek sonucu ilgili yere not ediniz.
w
.e
RE ()
6.6K
5.6K
3.2K
V =
V t-t (volt)
F (Herz)
Tablo 1.1: Osilatr kazancnn etkileri
volt
f=
Herz
Sorular:
1.Osilatr devresinin osilasyona balamas iin k ve geri beslenen giri iaretleri

arasndaki faz fark nasl salanmtr? Aklaynz.
2.Osilatrn almasna RE direncinin etkisini belirtiniz. RE direncinin deiimi

osilatr k iaretinde ne gibi deiimler salar? Aklaynz.
28
Deney 2 : Kolpits Osilatr
ri.
co
Gerekli Donanm:
G kayna: 12VDC
Transistr: BC108C veya muadili
Diren: 2x2K, 10K
Kondansatr: 2n2F, 4n7F, 10nF, 22nF, 47nF, 0.1F, 0.22F, 0.47F, 1F
Bobin (indktans): 3mH, 10mH, 30mH
tla
+VCC=12V
C2
R1
10K
L1
3mH
4.7nF
T1
BC108
2.2F
R2
2.2K
V2
V1
2.2K
R3
em
de
r
C1
2.2nF
sn
o
C3
ekil 1.30: Kolpits osilatr devresi
Deneyin Yapl:
ekil 1.30daki kolpits osilatr devresi verilmitir. Bu devreyi deney seti zerine
kurunuz. Devreye g uygulaynz.
w
.e
Devre kndaki iaretleri (V1 ve V2) incelemek iin gerekli osilaskop balantlarn
yapnz. Doru bir lme iin, osilaskopta gerekli kalibrasyon ayarlarn yapnz.
Osilatr kndaki V1 geriliminin dalga biimini osilaskopla inceleyiniz ve elde

ettiiniz iareti ekil 1.31deki diyagrama orantl olarak iziniz.
29
m
V/DIV=
ri.
co
T/DIV=
T/DIV=
tla
V/DIV=
ekil 1.31: V1 ve V2 gerilimlerinin dalga biimleri
f=
1
2
LC
f (hesaplanan)=
Hz
f (len ) =
Hz
em
de
r
Sonucu kaydediniz.
sn
o
V1 iaretinin frekansn aadaki forml kullanarak hesaplaynz.
C; rezonans devresinin toplam kapasite deeridir. Toplam kapasite; C =
C 2 xC 3
C2 C3
forml yardmyla bulunur.
Ayn ilemleri V2 iareti iinde tekrarlayarak sonular ilgili yerlere kaydediniz. V2

iaretinin frekansn aadaki forml kullanarak hesaplaynz.
f=
f (hesaplanan)=
Hz
f (len)
Hz
LC
=
Osilatr devresinde kullanlan L1, C2 ve C3 elemanlarn tablo 1.2de belirtilen

deerlerle sra ile deitiriniz. Her deer iin k iaretinin frekansn lerek sonular
tablodaki ilgili yerlere kaydediniz.
w
.e
Sonucu kaydediniz. V2 iaretinin dalga biimini ekil 1.32deki diyagrama orantl

olarak iziniz.
30
4.7
10
4.7
22
10
22
10
22
100
10
47
220
10
100
47
30
470
220
30
470
1000
F (KHz) llen
F (KHz) Hesaplanan
C2 (nF) C3 (nF) C (toplam)
sn
o
tla
ri.
co
L1
(mH)
Tablo 1.2: Kolpits osilatr karakteristikleri
em
de
r
ekil 1.30daki osilatr devresinde; L=3mH, C2=10nF ve C3=47nF deerleri iin, V1

ve V2 gerilimlerinin dalga biimlerini zamann bir fonksiyonu olarak ekil 1.32deki
diyagrama orantl olarak iziniz.
T/DIV=
V/DIV=
ekil 1.32: V1ve V2 gerilimlerinin dalga biimleri
w
.e
V/DIV=
31
T/DIV=
2. MULTVBRATRLER
Deney 1 : Astable Multivibratr
ri.
co
Gerekli Donanm:
G Kayna: 12VDC
Transistr: 2xBC108C
LED: 5mm standart led
Diren: 2x100, 2x470, 2x1K, 2x2.2K, 2x4.7K, 2x10K
Kondansatr: 2x22nF, 2X100nF, 2x100F, 2x2200F
R1
R2
100
tla
+Vcc=12V
R3
2.2K
0.1F
VCE1
2.2K
C2
sn
o
C1
R4
100
0.1F
Q1
VBE1
VCE2
VBE2
em
de
r
Q2
ekil 1.33: Kararsz (astable) multivibratr devresi
ekil 1.33teki kararsz multivibratr devresini deney seti zerine kurunuz. Osilaskop
kullanarak kararsz multivibratr devresinde VCE1, VBE1 gerilimlerinin dalga biimlerini
ekil 1.34 ada grlen diyagrama iziniz.
Q2 veya Q1 transistrnn k dalga biimlerini inceleyiniz. Q1 ve Q2

transistrlerinin kesim (T1) ve doyum anndaki (T2) periyotlarn lerek tablo 1.3teki ilgili
yerlere kaydediniz.
ekil 1.33teki kararsz multivibratr devresinde R1, R2 direnlerini ve C1, C2
kondansatrlerini tablo 1.4te belirtilen deerlerle sra ile deitiriniz.
w
.e
VCE2, VBE2 gerilimlerinin dalga biimlerini ise ekil 1.34 bdeki diyagrama orantl
olarak iziniz.
32
m
V/DIV=
ri.
co
T/DIV=
T/DIV=
tla
V/DIV=
Transistr
Q1
Q2
T1
sn
o
ekil 1.34 a ve b : Kararsz multivibratrn dalga biimleri
T2
T1+T2
em
de
r
Tablo 1.3: Multivibratr dalga ekilleri
Deitirdiiniz her deer iin k iaretlerinin T1, T2 deerlerini ve toplam periyot

deerini (T=T1+T2) lerek tablo 1.4teki ilgili yerlere kaydediniz.
R3 ()
100
100
2K2
2K2
100
100
4K7
4K7
w
.e
C1 (nF) C2 (nF) R2 ()
100
100
1K
1K
22
22
1K
1K
22
22
2K2
2K2
100
100
2K2
4K7
100
100
4K7
2K2
T1 (s) T2 (s) T=T1+T2 F=1/T
Tablo 1.4: Kararsz multivibratr devresinin eitli deerler altnda karakteristikleri
33
Deney 2: Kararsz Multivibratrl Flar Devresi
+Vcc=12V
LED1
R1
R3
2.2K
2.2K
C1
R4
470
C2
2200F
2200F
tla
VCE1
LED2
R2
470
ri.
co
Bu deneyde dengesiz multivibratr kullanarak bir flar devresi tasarlayacaz.

Bylece multivibratrn almasn grsel olarak daha iyi anlayacaz. Uygulamas
yaplacak olan flar devresi ekil 1.35te verilmitir.
Q1
VCE2
Q2
VBE1
VBE2
sn
o
ekil 1.35: Dengesiz multivibratr ile yaplan flar devresi
ekil 1.35teki devreyi deney seti zerine kurunuz. Devreye enerji vererek almasn
LED'lerin yanp snmesine bakarak irdeleyiniz.
em
de
r
Devredeki C1 ve C2 kondansatrlerini 100F yapnz. Devrenin almasn

gzlemleyiniz. Devrenin almasnda ne gibi deiiklikler olmutur? Neden? Aklaynz.
Deney 3: ift Dengeli Multivibratr
Bu deneyde ift dengeli multivibratr devresinin almasn ve zelliklerini

inceleyeceiz. Deneyde kullanacamz ift dengeli multivibratr devresi ekil 1.36da
verilmitir.
+Vcc=12V
1K
w
.e
R1
VQ1
R3
R4
2.2K
1K
R5
R2
4.7K
4.7K
Q1
Q2
R3
R6
100
SET
VQ2
100
RESET
ekil 1.36: ift dengeli (Bistable) multivibratr devresi
ekil 1.36daki ift dengeli multivibratr devresi grlmektedir. Bu devreyi deney seti
zerine kurunuz.
34
SAYISAL DEER
GR
IKI
0
V=0V
V<2 volt
ri.
co
Tablo 1.5te belirtilen saysal deerleri ksa bir sre iin devrenin RESET ve SET
girilerine uygulaynz. R ve S girilerinden uygulayabileceiniz iaretin ve transistr
klarndan alacanz analog deerlerin saysal karlklar da tablo 1.5te verilmitir.
1
V=12V
V>9 volt
Tablo 1.5: Saysal verilerin analog karlklar
SET
VQ1
VQ2
sn
o
RESET
tla
Bu almada ve tablo 1.6da belirtilen deerler analog olarak tablo 1.5te verilen
deerlere karlk gelmektedir. Elde ettiiniz sonularn saysal deerlerini tablo 1.6daki
ilgili yerlere kaydediniz.
em
de
r
Tablo 1.6: Bistable multivibratrn almas
Sonuta;
w
.e
ift kararl multivibratrler bistable multivibrators olarak da bilinir.

ift kararl multivibratr, bir sonraki renme faaliyetinde greceimiz temel
RS flip flop devresini oluturmaktadr.
ki transistrden meydana gelen bu devre bilgi saklanmasnda kullanlr.
35
w
.e
em
de
r
sn
o
tla
ri.
co
lem Basamaklar
neriler
Kuracanz
devreyi
inceleyerek Uygulamaya balamadan nce konu
zelliklerini reniniz ve nemli
hakknda
eitli
kaynaklardan
grdnz noktalar not alnz.
aratrmalar yapnz ve bulduunuz
sonular yannzda bulundurunuz.
alma alannz fiziksel ve elektriksel
olarak temizleyiniz. Ksa devre Temizlie
ve
statik
elektrik
olumamas iin gerekli tedbirleri
olmamasna dikkat ediniz. alma
alnz.
alanndaki paralar devrenizde ksa
devre oluturabilir. Dikkat ediniz!
nlnz giyiniz ve gerekli i
gvenlii kurallarna uyunuz.
nlnzn dmelerini kapatmay
unutmaynz.
Devreyi
kurmak
iin
gerekli
malzemeleri tespit ediniz.
G kayna, balant problar, AVO
metre gibi cihazlar unutmaynz.
zel elemanlarn ve entegrelerin
katalog bilgilerini reniniz.
Kataloglar
ve
interneti
kullanabilirsiniz.
Devre
elemanlarnn
salamlk
kontrollerini yapnz.
Elemanlar bredborda takarak kontrol
ediniz.
Devreleri bredbord zerine emaya
bakarak tekniine uygun ekilde Elemanlarn
bacaklarn
doru
kurunuz.
balamak iin katalog bilgilerini
kullannz. Yaptnz iin kaliteli
Kurduunuz devreyi, AVO metreyi
olmasna ve ii zamannda yapmaya
kullanarak ve devre emasndan takip
zen gsteriniz.
ederek balantlarn doru olup
olmadn kontrol ediniz.
Kopukluk ve ksa devre olmamasna
dikkat ediniz.
Devrenin
besleme
gerilimlerini
balaynz.
Gereinden fazla gerilim vermek
elemanlar bozacaktr. nce kaynak
klara bal LEDlerin durumuna
gerilimini lerek kontrol ediniz.
bakarak devrenin doru alp
almadn kontrol ediniz.
Bir kronometre ile sreyi lebilirsiniz.
UYGULAMA FAALYET
36
LME VE DEERLENDRME
LME VE DEERLENDRME
A. FAALYET LME SORULARI

Aadaki sorularda doru olan kk iaretleyiniz.
ri.
co
Aadaki sorular cevaplayarak faaliyette kazandnz bilgi ve becerileri lnz.
Aadakilerden hangisi bir multivibratr eidi deildir?

A) Tek kararl
B) ift kararl
C) kararl
D) Kararsz
2.
kndan durmadan kare dalga veren multivibratr aadakilerden hangisidir?

A) Tek kararl multivibratr
B) ift kararl multivibratr
C) kararl multivibratr
D) Kararsz multivibratr
3.
k dalga ekli, butona baslmad srece sabit kalan multivibratr aadakilerden

hangisidir?
B) Drt kararl multivibratr
sn
o
em
de
r
Kararsz multivibratr devresinde,
aadakilerden hangisine baldr?
A) Dirence
B) Kondansatre
C) Gerilim kaynana
D) Diren ve kondansatre
transistrlerin
iletimde
kalma
sreleri
w
.e
4.
tla
1.
5.
Tek kararl multivibratr devresinde, butona baslnca aadakilerden hangisi olur?

A) k 1 durumuna geer ve bir mddet sonra tekrar 0 durumuna geer.
B) k 1 durumuna geer ve hep yle kalr.
C) k 0 durumuna geer.
D) k deimez.
6.
ift kararl multivibratr devresinin knda oluan kare dalgann 0 ve 1 olarak

kalma sreleri aadakilerden hangisine baldr?
A) Dirence
B) Kondansatre
C) Gerilim kaynana
D) Hibirine
37
ift kararl multivibratr devresinde ka tane buton vardr?

A) 1
B) 2
C) 3
D) 4
8.
Transistrn iletimde olmas durumunda aadakilerden hangisi oluur?

A) C-E aras ksa devre olur.
B) C-E aras ak devre olur.
C) B-E aras ksa devre olur.
D) B-E aras ak devre olur.
9.
Transistrn yaltmda olmas durumunda aadakilerden hangisi oluur?

10.
Tek kararl multivibratr devresinde kondansatrn deerini artrrsak k dalga

ekline aadakilerden hangisi olur?
A) 0 iken 1 olur.
B) Periyodu artar.
C) Frekans artar.
D) 1 iken 0 olur.
em
de
r
sn
o
tla
ri.
co
7.
DEERLENDRME
w
.e
Cevaplarnz cevap anahtar ile karlatrnz. Doru cevap saynz belirleyerek

kendinizi deerlendiriniz. Yanl cevap verdiiniz ya da cevap verirken tereddt yaadnz
sorularla ilgili konular faaliyete dnerek tekrar inceleyiniz.
Tm sorulara doru cevap verdiyseniz dier faaliyete geiniz.
38
B. PERFORMANS TEST
KONTROL LSTES
ri.
co
Bir arkadanzla birlikte yaptnz uygulamay deerlendirme leine gre

deerlendirerek, eksik veya hatal grdnz davranlar tamamlaynz.
Modl Eitimini
Flip-Flop
Gerekli ortam salandnda, bilgisayar Alann:
kartlar zerinde kullanlan tmleik
devrelerin alma mantn bilerek
gerektiinde bu tip elemanlarn montaj Ad ve Soyad
ve
demontaj
ilemlerini
gerekletirebileceksiniz.
Ayrca
bilgisayar ile kontrol edilen birtakm
devreler yaplmas gerektiinde bu tip
devre
uygulamalarn
gerekletirebilecek bilgi ve beceriye
sahip olabileceksiniz.
AIKLAMA: Aada listelenen davranlarn her birinin arkadanz tarafndan yaplp
yaplmadn gzlemleyiniz. Eer yapldysa evet kutucuunun hizasna X iareti koyunuz.
Yaplmadysa hayr kutucuunun hizasna X iareti koyunuz.
sn
o
tla
Modln Ad
Ama
DEERLENDRME LTLER
Osilatr devrelerinin zelliklerini rendiniz mi?
em
de
r
1
2
3
4
Osilatr devreleri ile ilgili zel elemanlarn katalog bilgilerini

aratrp rendiniz mi?
Deneylerde kullanacanz ara gerelerin adlarn ve zelliklerini
rendiniz mi?
Uygulamalar yapmadaki amac ve sonuta elde edilmesi
gereken sonular biliyor musunuz?
Uygulamalar yaparken gerekli gvenlik tedbirlerini aldnz m?
Uygulamalar yapmak iin gerekli cihazlar tanyp seebildiniz mi?
Kullanacanz elemanlarn salamlk kontrollerini tekniine uygun

ekilde yapabildiniz mi?
Devreleri, devre emasndan takip ederek ve doru olarak tekniine
uygun ekilde bredbord zerine kurabildiniz mi?
Bredbord zerine kurduunuz devrelerde gerekli lmeleri
yapabildiniz mi?
w
.e
7
8
9
10 Meslee uygun kyafet giydiniz mi?

11 alma alann ve aletleri tertipli ve dzenli kullandnz m?
12 Zaman iyi kullandnz m?
DNCELER
...
39
Evet
Hayr
C. UYGULAMA DEERLENDRMES
w
.e
em
de
r
sn
o
tla
ri.
co
Yaptnz deerlendirme sonunda hayr eklindeki cevaplarnz bir daha gzden

geiriniz. Kendinizi yeterli grmyorsanz renme faaliyetini tekrar ediniz. Eksiklerinizi
aratrarak ya da retmeninizden yardm alarak tamamlayabilirsiniz. Cevaplarnzn tamam
evet ise bir sonraki faaliyete geiniz.
40
RENME FAALYET2
ri.
co
AMA
RENME FAALYET2
Uygun ortam salandnda, flip-flop entegreleri ve devreleri tanyacak, zelliklerini

bilecek ve bu entegreler ile istediiniz tipte mantk devresinin tasarmn yapabileceksiniz.
ARATIRMA
Flip-floplara neden ihtiyac duyulmaktadr ve kullanm yerleri nerelerdir?

Flip-flop entegrelerini, kataloglar ve interneti kullanarak inceleyeniz, eitleri,
isimleri hakknda bilgi toplaynz ve entegre grnmleri izerek doruluk ve
fonksiyon tablolarn oluturunuz.
sn
o
tla
Bu faaliyet ncesinde yapmanz gereken aratrmalar unlardr:
Aratrma ilemleri iin nternet ortamnda aratrma yapnz. Elektronik kart tamirat
ve tasarm ile uraan kiilerden n bilgi edininiz. Bunun iin serviste bulunan yetkili
teknik eleman ve elektronik mhendislerinin bilgisine bavurabilirsiniz.
em
de
r
2. FLIP- FLOPLAR
Flip-floplar yapsnda lojik kaplar olan, yani lojik kaplar ile gerekletirilmi zel
elemanlardr. Girilerin deiimine bal olarak k deeri deiir. Flip-floplarn bu anlk
deiimine tetiklenme ad verilir ve bu deiimi salayan duruma ise flip-flopbun
tetiklenmesi denir. Flip-floplar da ardl devrelerde kullanlr ve bir zamanlama palsi vardr.
Ayrca flip floplarn en nemli zellii k deerlerinin bir nceki ka da bal olmasdr.
Tabi burada aklanacak ok kavram var. Burada ksaca deineceimiz ana kavramlar konu
ilerledike daha iyi anlayacaksnz.
w
.e
Lojik devreler, kombinasyonel (combinational) ve ardl (sequential) olmak zere 2

blmde incelenebilir. Kombinasyonel devrelerde, herhangi bir andaki k, sadece o andaki
giriler tarafndan belirlenir. nceki k deerlerinin sonraki ka hibir etkisi sz konusu
deildir. Ardl devrelerde ise bir nceki k, mevcut girilerle birlikte sonraki k tayin
eder. Baka bir deyile ardl devrelerin bellek zellii vardr. Yani klar aklnda tutar ve
giri olarak kullanr.
Bu modlde, flip-floplarla devre tasarmnn genel mantn anlatacaz ama, aslnda

flip floplarla devre tasarmn daha ok sayclar konusunda greceksiniz. nk sayclarn
tasarm flip-floplarla gerekletirilmektedir. Ayrca kaydedicinin (register) yapsnda ve
hafza (memory) biriminin yapsnda da flip-flop vardr.
Bu renme faaliyetinde ileyeceimiz konulardan aklnzda kalmas gereken en
nemli hususlar, flip floplarn sembolleri ve doruluk tablolar (yani flip floplarn girileri ne
olursa knn ne olaca) olmaldr. Flip-floplarn temel zellikleri ile, tetikleme eitleri
bilinmeli ve flip floplarla tasarm konusu, aamalar ile birlikte ok iyi anlalmaldr.
41
2.1. Flip Flop zellikleri
ri.
co
Flip floplarn genel zellikleri unlardr: Her birinde clock (saat) girii bulunmaktadr.
Bu girie kare dalda eklindeki tetikleme sinyali balanr ve flip-flop bu sinyal ile klarn
deitirir. Daha nceki devrelerimizde giriler deiince klar hemen deiiyordu. Flipfloplarda ise klarn deimesi iin girilerin deimesi yetmez. Bu deiim emrini
tetikleme sinyali verir. Bunun nasl olduunu ve eitlerini, flip-floplarn tetiklenmesi
konusunda greceksiniz.
tla
Flip-flobun verecei k girilere bal olmakla birlikte, ayn zamanda bir nceki
ka da baldr. Yani bir geri besleme sz konusudur. Bir nceki k, sanki bir sonraki
kn girii gibi dnlr. Flip-floplarn doruluk tablolarn incelediimizde daha iyi
anlayacaksnz. Flip-floplar;
Girilerine uygulanan sinyal deimedii mddete k durumunu korur.
Flip-floplar 1 bitlik bilgiyi saklayabilir.
Giri sinyallerine gre k ya lojik 0 ya da lojik 1 olur.
Her bir flip flobun Q ve Q olmak zere 2 k vardr. Q k 1 ise Q
sn
o
em
de
r
0 , Q k 0 ise Q 1 olmaktadr. Uygulamada hangi k iimize

yarayacaksa o kullanlr. Esas k Q kdr. Eer Q knn deilini
kullanmak gerekirse ayrca bir DEL kaps kullanmaya gerek yoktur.
Flip floplar ardl devrelerin temel elemandr.
w
.e
Flip floplar bir eit ift kararl multivibratrlerdir. Multivibratrler konusu bir nceki
renme faaliyetinde anlatlmtr. Flip floplarla tasarlanacak devre emas genel olarak u
ekildedir:
Tetikleme Sinyali
IKILAR
Q3 Q2 Q0
TASARIMI
YAPILACAK
DEVRE
ekil 2. 1: Flip-flop ile tasarlanacak devre emas
Burada dikkatimizi ekecek olan nokta tetikleme sinyali dnda bir giri olmamasdr.
Bu ekilde tasarlanm bir devre klar, gelen her tetikleme sinyali ile birlikte sras ile
ardl olarak deiir durur. Tasarm konusunda daha ayrntl incelenecektir.
42
2.2. Flip-Floplarn Tetiklenmesi ve Tetikleme eitleri
ri.
co
Flip-floplar clock (saat) palsi veya tetikleme palsi denilen kare dalga sinyal ile
tetiklenir. FFlerin CLK girilerine bu kare dalga sinyal balanr. Bu kare dalga sinyaller ise
osilatr devreleri ile retilir. Yani flip-floplar kullanabilmek iin bir kare dalga osilatrne
ihtiya vardr. leride size bu osilatr devreleri verilecektir.
Tetikleme palsi, 0V ila 5V arasnda deien bir kare dalgadr. Yani lojik 0 ile lojik
1 arasnda deien bir iarettir. Deiik frekanslarda olabilir.
tla
5V
0V
sn
o
ekil 2.2: Kare dalga ekli
Temelde 3 eit tetikleme ekli vardr. Bunlar; pozitif kenar (kan kenar) tetiklemesi,
negatif kenar (inen kenar) tetiklemesi ve dzey tetiklemedir.
em
de
r
Kare dalgann 0 durumundan 1 durumuna getii andaki tetiklemeye pozitif kenar

tetiklemesi denir. klar kare dalgann, her sfrdan birer geiinde konum deitirir. Yani
BALA sesinin geldii anlar bu anlardr. Aadaki ekilden inceleyecek olursak, bu kare
dalgann RS flip flobun CLK giriine uygulandn dnelim. t1, t2 ve t3 anlarnda RS flipflop klar, girilere ve u andaki ka bal olarak deiecektir.
5V
0V
t0
t1
t2
w
.e
ekil 2.3: Pozitif kenar tetiklemesi ve gsterimi
rnein RS FFin t0 anndaki knn 0 ve girilerinin S=1, R=0 olduunu

dnelim. Eer RS FFin doruluk tablosu incelenirse S=1, R=0 iken kn 1 olmas
gerektiini greceksiniz. t0 anndan t1 anna gelinceye kadar geen srede S=1, R=0 olduu
halde RS FFin k 0 olarak kalacaktr. Ama t1 anna gelindiinde k hemen 1
olacaktr ve k bu konumunu yani 1 durumunu t2 anna gelinceye kadar srdrecektir.
Eer t2 anna kadar girilerde bir deiiklik yaplmaz ise k, konumunu t2 an gese bile
srdrmeye devam edecektir. Biz t1 anndan hemen sonra girileri deitirdiimizi ve S=0
ve R=1 yaptmz dnelim. Bu durumda t2 an geldiinde Q k 0 olacaktr. t2
anndan sonra da klar S=0 ve R=0 yaptmz dnrsek, t3 anna gelindiinde o
andaki k ne ise aynen kaldn greceiz. t2 ile t3 arasndaki zamanda k 0
olduundan, t3 anndan sonra da k 0 olarak kalacaktr. Eer t2 ile t3 arasndaki
zamanda k 1 olsayd, t3 anndan sonraki k da 1 olacakt.
43
ri.
co
Bylece tetikleme kavram ile birlikte, bir nceki k ve bir sonraki k

kavramlarn daha iyi anladnz umuyorum. t1den t2ye kadar geen sre ne kadardr? Biz
bu srede girileri nasl deitireceiz? gibi sorular aklnza geliyorsa bunlarn cevabn
ilerde reneceksiniz.
Kare dalgann 1 durumundan 0 durumuna getii andaki tetiklemeye negatif

kenar tetiklemesi denir. klar, kare dalgann, her birden sfra geiinde konum deitirir.
Yani BALA sinyalinin geldii anlar bu anlardr. Yukarda anlattmz rnek nda
negatif kenar tetiklemeyi dnebilirsiniz.
tla
5V
0V
t1
t2
sn
o
t0
ekil 2.4: Negatif kenar tetiklemesi ve gsterimi
em
de
r
Kataloglarda veya birok kullanm alannda 0 ve 1 ler sz ile ifade edilmektense

ekil ile gsterilir. imdi bununla ilgili bir rnek yapacaz. Ltfen rnei dikkatlice
inceleyerek anlamaya alnz.
rnek: Bir negatif kenar tetiklemeli RS FFin giri dalga ekilleri ve doruluk tablosu
aada gsterildii gibi ise, k dalga eklini iziniz. (t0 anndaki k 0 olarak alnz.)
Qn
Qn
w
.e
CLK
Tetikleme
Palsi
5V
0
1
0V
5V
0
1
0V
5V
0
1
0V
5V
0V
R Girii
S Girii
IKI
t0
t1
t2
t3
t4
ekil 2.5: rnek sorudaki RS FFin doruluk tablosu ve giri dalga ekilleri
zm: Bu problemi zebilmek iin sadece t1, t2, t3 ve t4 anlarndaki deerlere

bakmak yeterli olacaktr.
t1 annda R=1, S=0 ve Q=0dr. Bu durumda t1 annda k 0 olacaktr. Bu

durum t2 anna kadar devam edecektir.
44
t2 annda R=0, S=1 ve Q=0dr. Bu durumda t2 annda k 1 olacaktr. Bu

t3 annda R=1, S=0 ve Q=1dir. Bu durumda t3 annda k 0 olacaktr. Bu

t4 annda R=0, S=0 ve Q=0dr. Bu durumda t4 annda k 0 olarak kalmaya

devam edecektir. Bu durum bir sonraki tetikleme zamanna kadar srecektir. Bu
aklamalar nda k eklini izebiliriz.
5V
tla
Tetikleme
Palsi
ri.
co
0
1
0V
5V
R Girii
0V
5V
sn
o
0
1
S Girii
0
1
em
de
r
IKI
0V
5V
t0
t1
t2
0V
t4
t3
ekil 2.6: rnek sorudaki RS FFin girie gre k dalga ekli
Kare dalgann 1 olarak kald veya 0 olarak kald durumlarda kn

deimesine dzey tetikleme denir.
5V
0V
5V
0V
ekil 2.7: Dzey tetikleme
w
.e
45
tla
ri.
co
Flip-floplar tetikleme ekillerine gre de eitlere ayrlr ve sembollerinden hangi

tetikleme ile alt anlalabilir.
ekil 2.8: Tetikleme ekillerine gre flip-flop sembolleri
2.3. Flip-Flop eitleri
sn
o
Bir flip-flobun hangi tetikleme ile altn anlamak iin CLK giriindeki ekle
bakmak gerekir. Yukardaki sembollerde hangi eklin neyi temsil ettii grlmektedir.
em
de
r
Flip floplar balca 4 eittir. Bunlar;
RS flip-flop
JK flip-flop
D flip-flop
T flip-flop
Bir de bunlara ilave olarak Preset/Clear girili flip-floplar vardr. Her bir flip-flop
eidinin Preset/Clear girili olan vardr. Yani Preset/Clear girili RS flip-flop, Preset/Clear
girili JK flip-flop, Preset/Clear girili D flip-flop ve Preset/Clear girili T flip-flop
vardr.Her bir flip-flop ilerde konu olarak teker teker ilenecek ve zellikleri belirtilecektir.
w
.e
2.3.1. RS Flip-Flop
RS flip-flop aadaki sembolde grld gibi S (Set=Kur) ve R (Reset=Sfrla)

isimlerinde 2 girie sahip bir flip-flopdur.
(a) Lojik diyagram
(b) Sembol
46
Qn
Qn
Deiim yok
Qn
Qn
Deiim yok
ri.
co
Silme
Kurma
tla
CLK
Tanmsz
(c) Doruluk tablosu
sn
o
ekil 2.9: Ykselen kenar tetiklemeli bir RS Flip Flop
em
de
r
Burada anlatacamz RS flip-flobun tetikleme sinyali yoktur. nk tetiklemesiz RS

flip-flop, flip-floplarn temelini oluturmaktadr. Ama unu unutmayn ki, aslnda flipfloplarda tetikleme girii vardr. RS flip-flobun deiik gerekletirme yntemleri vardr.
rnein VEYADEL (NOR) kapsyla gerekletirilebildii gibi VEDEL (NAND)
kapsyla da gerekletirilebilir. Her iki lojik devre ve doruluk tablolar u ekildedir:
VEYADEL kaplar ile yaplm RS flip flop
w
.e
Giriler
S
R
0
0
0
1
1
0
1
1
klar
Q + Q+
Q
Q
0
1
1
0
0
0
stenmeyen
Durum
ekil 2.10: RS flip-flop lojik devresi ve doruluk tablosu
Doruluk tablosunun satrlarn incelersek;
1. satrda, S=0 ve R=0dr. Bunun anlam ka hibir mdahale olmasn. k ayn

konumunda kalmaya devam etsin. Yani k 1 ise 1 olarak kalsn, 0 ise 0 olarak
kalsn demektir. Bir baka ifade ile bir nceki k ne ise o deimesin demektir.
nemli Not: Buradaki tabloda daha sonra ok kullanlacak olan bir Q+ ve Q+
hususu ifadelerini aklamak istiyorum. Doruluk tablosuna dikkat ettiyseniz 1. satrdaki
klarda 0 veya 1 ifadeleri yerine Q ve Q ifadeleri bulunmaktadr. Ayrca klar
47
ri.
co
gsteren ifadeler Q+ ve Q+ eklinde gsterilmektedir. Burada + ile gsterilen klar bir

sonraki k anlamndadr. Yani Q+ bir sonraki k, Q ise imdiki durumu ifade
etmektedir. Tablonun birinci satrn bu bilgiler nda tekrar okuyacak olursak unu
sylememiz gerekir: Eer S=0 ve R=0 girilerini uygularsak k deeri deimez. u
andaki k ne ise aynen kalr.
tla
2. satrda, S=0 ve R=1dir. Bilindii gibi R girii RESET (SIFIRLA) anlamndaki

giritir ve bu giriin 1 olmas demek, k sfrla demektir. Sfrlamak, k 0 yapmak
demektir. Burada esas kn Q olduunu ve dier kn Qnun deili olduunu
unutmaynz. Devreyi inceleyecek olursak kn sfrlanacan grebiliriz. R=1
olduundan A kaps k 0 olur. nk VEDEL kapsnn girilerinden en az
birisinin 1 olmas demek VEDEL kapsnn knn 0 olmas demektir.
sn
o
3. satrda, S=1 ve R=0dr. Bilindii gibi S girii SET (KUR) anlamndaki giritir ve
bu giriin 1 olmas demek, k kur demektir. Kurmak, k 1 yapmak demektir.
Devreyi inceleyecek olursak kn 1 olacan grebiliriz. S=1 olduundan B kaps k
0 olacak demektir. Yukarda da sylediimiz gibi VEDEL kapsnn girilerinden en
az birisinin 1 olmas demek VEDEL kapsnn knn 0 olmas demektir. A
kapsnn girilerine bakarsak R=0 ve B kapsnn kndan gelen 0 olduunu grrz. Bir
VEYADEL kapsnn girileri (00) oluyorsa k 1 olacak demektir.
w
.e
em
de
r
4. satrda ise istenmeyen bir durum vardr. Tabloya baktmzda her iki kn da
0 olduunu grrz. Hlbuki klar birbirinin tersi olmalyd. Yani biri 0 iken dieri
1, biri 1 iken dieri 0 olmalyd. Devreyi incelersek S=0 ve R=0 deerlerine karlk
her iki kn da 0 olacan rahatlkla grebiliriz. nk bildiiniz gibi, VEDEL
kapsnn girilerinden en az birisinin 1 olmas demek VEDEL kapsnn knn 0
olmas demektir. Bu art her iki kap iin de gereklemi durumdadr. Her iki kn sfr
olmas durumu istenmeyen bir durum olduundan S=1 ve R=1 girileri kullanlmaz. Zaten
bu sfrla ve kur mantna da aykrdr. S=1 olunca k 1 yapacakt ve R=1
olduunda ise k 0 yapacakt. Her ikisinin birden emir vermesi kn ne olaca
konusunda kararszlk meydana getirir. Bu durum bir askere rtbeleri ayn 2 komutann, 2
ayr komut vermesi gibidir. Komutanlardan biri askere Yr emrini verirken dieri Dur
emri vermektedir. Sizce asker hangisini yapsn? Bence 2 komutan yerine 1 komutan olmas
daha iyidir. Eer illaki 2 komutan olacaksa, biri emir verirken dieri susmaldr. Yani S=1
iken R=0 veya R=1 iken S=0 olmaldr.
VEDEL kaplar ile yaplm RS flip-flop
S
Giriler
S
R
0
0
0
1
1
0
1
1
klar
Q + Q+
Q
Q
0
1
1
0
1
1
ekil 2.11: RS flip-flop lojik devresi ve doruluk tablosu
48
stenmeyen
Durum
ri.
co
Burada da satrlar yukardaki mantk ile inceleyebilirsiniz. Bildiiniz gibi

VEDEL kapsnn girilerinden en az birinin 0 olmas demek , kn 1 olmas
demektir. S=1 ve R=1 uygulandnda A ve B kaplarnn girilerine 0 uygulanm olur ve
her iki kapnn k da 1 olur. Yine bu durum istenmeyen ve kullanlmayacak durumdur.
Uygulama :
em
de
r
sn
o
tla
Eer isterseniz aadaki devre balant emasn kullanarak RS FFleri daha iyi
inceleyebilirsiniz.
ekil 2.12: RS flip-flop uygulama emas
Tetiklemeli RS flip-flop
w
.e
VEYADEL kaplar ile yaplm RS flip-flobun girilerine VE kaplar ilave ederek

veya VEDEL kaplar ile yaplm RS flip-flobun nne VEDEL kaplar ekleyerek
tetiklemeli RS flip-flop yapabiliriz. Bundan sonra ileyeceimiz konularda VEYADEL
kaplar ile yaplm flip-floplar temel alp ekilleri izilecektir. Eer isterseniz bu konu ile
ilgili kitaplardan VEDEL ile izilmi flip-flop devrelerini de bulabilirisiniz.
ekil 2.13: Tetiklemeli RS flip flop blok emas ve lojik devresi
49
Q+
tla
Q
0
sn
o
CLK
ri.
co
Buradaki CLK (Clock) girii tetikleme sinyalini gireceimiz yerdir. Bu giriten kare
dalga uygulanr. Flip-flobun klarnn deiebilmesi iin bu kare dalgaya ihtiya vardr. R
ve S girileri deimi olsalar dahi kare dalgann 1 palsi gelmeden k konum deitirmez.
R ve S deitiinde flip-flop klarn deitirmek iin hazr bekler. Bu aynen kou yarna
balayacak olan koucularn durumu gibidir. Nasl ki, koucular nce hazr hale gelirler ve
beklerler. Ondan sonra da BALA komutunu bildiren ses ile yara balarlar. te aynen
koucularda olduu gibi burada da klar konum deitirmek iin CLK sinyalini bekler.
Clock (saat) palsine gre konum deitirme entegrenin yapsna gre 3 ekilde olabilir. Bu
konuyu Flip-Floplarn Tetiklenmesi balyla ileyeceiz.
Tablo 2.1 Ykselen kenar tetiklemeli RS flip-flop doruluk tablosu
em
de
r
Not: Bundan sonra karklk olmamas asndan doruluk tablolarnda yalnzca Q k

gsterilecektir. Dier kn ise Q knn deili olduu unutulmamaldr.
Doruluk tablosunun okunmas:
Clock palsi geldiinde S=0 ve R=0 ise k deimemektedir.
Clock palsi geldiinde S=0 ve R=1 ise k 0 olmaktadr.
Clock palsi geldiinde S=1 ve R=0 ise k 1 olmaktadr.
Clock palsi geldiinde S=1 ve R=1 ise istenmeyen durumdur.
w
.e
rnek olmas asndan bir RS FF entegresi aada verilmitir. Siz de baka RS FF

entegrelerin katalog bilgilerini inceleyebilirsiniz. (FF=Flip-Flop anlamndadr.)
ekil 2.14: DM74L71N RS flip-flop entegresi
50
ri.
co
Dier RS FF entegrelerini internette RS Flip Flop yazarak aratabilirsiniz.

Yukardaki entegre dzey tetiklemelidir. imdi isterseniz yeri gelmiken dier flip flop
eitlerine gemeden tetikleme konusunu inceleyelim. nk flip floplarn nasl altn
anlayabilmek iin tetikleme konusunu anlamak gerekiyor.
2.3.2. JK Flip-Flop
sn
o
tla
Bildiiniz gibi RS FFlerde R=1 ve S=1 olduunda belirsizlik durumu oluuyordu ve

bu girilerin kullanlmamas gerekiyordu. te bu durumu yok etmek iin RS FF gelitirilerek
JK, D ve T flip-floplar bulunmutur. Bu flip-floplarda belirsizlik durumu yoktur ve eer
yaplarn incelerseniz, RS flip floba ilaveler yaplarak gelitirildiini grebilirsiniz. JK flipflop iin, RS flip-flobun gelitirilmi modelidir. diyebiliriz. JK flip-flobun da, RS flip flop
gibi iki girii vardr. Bu giriler mantk olarak RS girilerine benzemektedir. Burada J girii
Kur girii, K ise Sfrla girii gibi dnlebilir. JK FFin RS FFden tek fark J=1, K=1
durumunda belirsizlik olmamasdr. Bu durumda k, bir nceki kn tersi olmaktadr.
Yani J=1, K=1 olduunda k 0 ise 1, 1 ise 0 olmaktadr. Dier durumlarda ise JK
FFin klar RS FF gibidir. Yani;
em
de
r
J=0, K=0 olduunda k deimemektedir. (S=0, R=0 olduunda olduu gibi)

J=0, K=1 olduunda k 0 olmaktadr. (S=0, R=1 olduunda olduu gibi)
J=1, K=0 olduunda k 1 olmaktadr. (S=1, R=0 olduunda olduu gibi)
Q olmaktadr. (S=0, R=1 olduunda belirsizlik
J=1, K=1 olduunda k
oluyordu.)
w
.e
(a) Lojik Diyagram
CLK
(b) Sembol
Qn+1 Q n + 1
Deiim yok
Qn
Qn
Qn
Qn
Deiim yok
Silme
Kurma
Qn
Tmleyen
Qn
(c) Doruluk Tablosu
ekil 2.15: Ykselen kenar tetiklemeli J-K Flip-Flop
51
m
ri.
co
tla
ekil 2.16: DM74LS76N entegresi
sn
o
Uygulama:
JK flip-flop entegresi kullanarak devreyi kurunuz.

CK giriine kare dalga osilatrnn kn balaynz.
Girileri ve klar gzlemleyebilmek iin, giri ve klara LED balaynz.
Girilere 0 ve 1 verebilmek iin anahtar balaynz.
Doruluk tablosundaki giri deerlerini vererek klar gzlemleyeceksiniz.
em
de
r
Bu uygulamay yaparken kurduunuz devrenin doruluk tablosundaki deerleri verip

vermediini kontrol etmenin yannda, giri akm ve gerilim deerleri ile, k akm ve
gerilim deerlerini lmenizi ve doruluk tablosuna eklemenizi tavsiye ederim.
Not: Genelde flip flop entegreleri preset/clear girili olarak retilir. Preset/Clear girili
entegreleri ilerde reneceksiniz. O yzden bu uygulamay preset/clear girili flip floplar
rendikten sonrada yapabilirsiniz.
2.3.3. T(Toggle) Flip Flop
w
.e
T flip-flop, JK flip-flobun giri ular ksa devre edilerek tek girili hale getirilmi
eklidir. O yzden T FF entegresi yerine, JK FF entegresi alnp girileri ksa devre edilerek
T FF entegresi yaplabilir. Zaten piyasada T flip flop yerine, JK flip-flop kullanlmaktadr.
(a) Lojik Diyagram
(b) Sembol
52
Qn
Qn
Deiim yok
Qn
Qn
Deiim yok
Qn
Qn
Tmleyen (Toggle)
tla
(c) Doruluk tablosu
ri.
co
CLK
ekil 2.17: Ykselen kenar tetiklemeli T Flip-Flop
sn
o
JK FFin girilerinin birbirine balanarak tek girili hale getirilmesi demek, J ve K

girilerinden ayr ayr deerler girilemeyecek yani biri ne ise dieri de o olacak demektir.
T=0 ise J=0 ve K=0 demektir ki, bunun sonucunda k Q+ = Q olur.
T=1 ise J=1 ve K=1 demektir ki, bunun sonucunda k Q+ = Q olur.
em
de
r
Bunun anlam T FFin giriine 0 verilirse k deimez, 1 verilirse k, bir

nceki kn tersi olur demektir. Baka bir ifadeyle;
T=0 durumunda; u andaki k 0 ise 0 olarak kalmaya devam edecek, u

andaki k 1 ise 1 olarak kalmaya devam edecek demektir.
T=1 durumunda; u andaki k 0 ise 1 olacak, u andaki k 1 ise 0

olacak demektir.
w
.e
Burada ilgin bir rnek vermek istiyorum. Eer bir T flip flobun giriine her zaman
1 verirseniz k ifadesi u ekilde deiecektir. Her tetikleme sinyali geldiinde T FFin
k 1 ise 0 olacak, 0 ise 1 olacaktr. Yani T FFin k sra ile 0 ve 1 olup
duracaktr. Bu mant ilerde sayclar ksmnda kullanacaksnz. Aklnzda tutmaya
alrsanz iyi olur. imdi szle anlattmz bu durumu birde dalga ekilleri ile anlatalm.
rnek: Aada verilen balant durumuna gre k dalga eklini iziniz.
53
ekilden de anlalaca gibi bir T FFin giriine 1 verilmi, yani bu giri +5Va
balanmtr. Ayrca ekildeki T FFin negatif kenar tetiklemeli bir FF olduuna dikkatinizi
ekmek istiyorum.
Tetikleme
Palsi
ri.
co
Cevap: T=1 olduuna gre k, tetikleme sinyalinin her inen kenarnda 0 ise 1,
1 ise 0 olup duracaktr.
5V
1
0
1
0V
5V
tla
T Girii
0V
5V
0
1
0
t0
t1
0V
sn
o
IKI
t2
t4
t3
ekil 2.18: rnek sorunun k dalga ekilleri
Not: Ayn rnein J=1 ve K=1 ile elde edilebileceini unutmaynz.
em
de
r
2.3.4. D Flip Flop
w
.e
D (Data) tipi flip-flop, bilgi kaydetmede kullanlan bir flip-floptur ve genellikle

register (kaydedici) devrelerinde kullanlr. D tipi flip-flop, JK tipi flip-floba bir DEL
kaps eklenip girileri birletirilerek elde edilir. D tipi flip-flopda giri ne ise, her gelen
tetikleme palsi ile k o olur.
(a) Lojik Diyagram
(b) Sembol
CLK D
Qn+1 Q n 1
Qn
Qn
Deiim yok
Silme
Kurma
(c) Doruluk tablosu

ekil 2.19: Ykselen kenar tetiklemeli D Flip-Flop
54
m
ri.
co
tla
ekil 2.20: DM7474N entegresi
2.3.5. Preset/Clear Girili Flip Floplar
sn
o
Daha ncede sylediimiz gibi her flip-flobun birde preset/clear girili olan eidi
vardr. Mantk ayn olduundan burada her birini teker teker aklamayacak, JK flip-flop
zerinde konuyu anlatacam. Preset/clear girili JK flip-flop en gelimi flip-floptur
diyebiliriz. nk bu flip-flop ile dier tm flip-floplar kolaylkla elde edebiliriz.
CLR (Clear)
em
de
r
JK-FF
CK
PR (Preset)
ekil 2.21: Preset/Clear girili JK flip-flop blok emas
w
.e
ekilde de grld gibi J,K ve CLK girilerine birde PR (preset) ve CLR (clear)
girileri eklenmitir. Bu girilerin Trke karlklarn sylememiz gerekirse preset=n
kurma ve clear=temizle anlamndadr. n kurma, st seviye kurma anlamndadr. Daha nce
set (kurma) ileminin ne demek olduunu RS FFleri incelerken grmtk. Kurma, k
1 yapma anlamna gelmekteydi. PR girii de k 1 yapan giritir. Dierinden fark
daha st bir yetkiye sahip olmasdr. CLR girii ise, ayn reset giriinde olduu gibi, k
temizleyen yani 0 yapan giritir. Yine bu giriin fark bir st yetkiye sahip olmasdr. Yani
askeriyede olduu gibi ast st ilikisi vardr giriler arasnda. imdi bu ast st ilikisini biraz
aalm. Bildiimiz gibi askerde en st rtbeli komutan ne derse o olmaktadr. Nasl ki, onun
altnda rtbedeki kiiler ne derse desin, en st rtbelinin sz geerli olmaktaysa, burada da
en st rtbeli komutanlar PR ve CLR girileridir. Eer bu giriler bize bir ey yapmamz
emrediyorsa, dier giriler ne olursa olsun k, PR ve CLR girilerinin emirleri
dorultusunda olacaktr. unu da unutmamak gerekir ki, st rtbeliler her zaman unu
yapn diye kesin emirler vermezler. Bazen de alt rtbedeki subayn arp ona: Askerleri
aln ve ne isterseniz o eitimi yaptrn. Yetkiyi size brakyorum Askeri tabirle Emir
komuta sizde. derler. te bu anlattmz hikyenin nda, PR ve CLR girilerini en st
55
rtbeli komutan olarak, CLK giriini bir alt rtbeli komutan olarak, J ve K girilerini ise en
dk rtbeli asker olarak dnecek olursak u sonuca varabiliriz:
tla
ri.
co
PR girii, ka 1 olmasn emreden bir giritir. Eer PR girii aktif ise dier giriler
her ne olursa olsun, hatta CLK sinyali bile olmasn, k 1 olacaktr ve PR girii aktif
olduu srece k deimeyecek 1 olarak kalmaya devam edecektir. Eer burada
dikkatinizi ektiyse, PR girii aktif olduu srece tabirini kullandm. Yani PR girii 1
olduu srece eklinde kullanmadm. Bunun bir sebebi var. nk PR girii ters mantk ile
alan bir giritir. Eer ekle bakarsanz bu girite o eklinde bir sembol vardr. Bu o
giriin ters mantk ile altn gsterir. Dz mantkta PR=1 olmas k 1 yap demek
olduuna gre, ters mantkta PR=0 olmas k 1 yap demek olacaktr. Yani PR=0 olmas
emir vermesi, PR=1 olmas ise susmas, emir vermemesi anlamndadr. Bu kadar kark
cmlelerden sonra zetle unu syleyelim:
PR=0 olduunda PR girii aktif demektir ve dier giriler ne olursa olsun k
1 olacak demektir.
PR=1 olduunda ise PR girii aktif deil demektir.
CLR girii ise, ka 0 olmasn emreden bir giritir. Bu girite PR girii gibi
ters manta gre almaktadr.
CLR=0 olduunda CLR girii aktif demektir ve dier giriler ne olursa olsun
k 0 olacak demektir.
CLR=1 olduunda ise CLR girii aktif deil demektir.
em
de
r
sn
o
w
.e
Burada yine bir sorun karmza kyor. PR ve CLR girileri ayn rtbelere sahip
girilerdir. Eer ikisi birden emir verirse ne olacak? Yani PR=0 ve CLR=0 olursa ne olacak?
Komutanlardan biri k 0 yap diyor, dieri ise 1 yap diyor. Bu durumu yine
istenmeyen durum olarak ilan edeceiz ve bu ekildeki girileri kullanmayacaz. PR ve
CLR girilerinin her ikisinin birden susmas durumunda, yani PR=1 ve CLR=1 olmas
durumunda ise, daha nce rendiimiz kurallar geerlidir. Yani emir komuta CLK
giriindedir. Eer CLK giriinde tetikleme palsi yok ise, k deeri deimeyecektir. CLK
giriine tetikleme palsi geldiinde ise J, K girilerine gre k deiecektir. Bunun
doruluk tablosunu daha nce incelemitik.
56
CLK
Q+
CLR
ri.
co
PR
---Q
0
tla
Tablo 2.2: Preset / Clear Girili JK flip-flop doruluk tablosu.
sn
o
Not: Daha nceden de bildiiniz gibi X fark etmez anlamndadr.Tablonun son 4

satrnn JK FFin doruluk tablosu ile ayn olduunu grebilirsiniz.
Uygulama:
JK flip-flop entegresi kullanarak devreyi kurunuz.

CK giriine kare dalga osilatrnn kn balaynz.
Girilere ve klara, gzlemleyebilmek iin LED balaynz.
Girilere 0 ve 1 verebilmek iin anahtar balaynz.
Doruluk tablosundaki giri deerlerini vererek klar gzlemleyeceksiniz.
em
de
r
w
.e
Bu uygulamay yaparken kurduunuz devrenin doruluk tablosundaki deerleri verip

vermediini kontrol etmenin yannda, giri akm ve gerilim deerleri ile, k akm ve
gerilim deerlerini lmenizi ve doruluk tablosuna eklemenizi tavsiye ederim.
Aada verilen devre emas size uygulamay yapmak iin yardmc olacaktr.
ekil 2.22: Preset/Clear Girili JK flip-flop uygulama devre emas
Not: Bu devrede, 1 numaral bacaa, kare dalga osilatrn kn balamanz

gerekiyor. Daha nce verdiimiz osilatr devrelerinden birini kullanabilirsiniz.
57
sn
o
tla
ri.
co
Aratrma: Yukarda verilen devredeki entegre, eer ekli incelerseniz greceiniz

gibi, negatif kenar tetiklemesi ile alan bir entegredir. Eer 1 numaral bacaa, yani
entegrenin CK giriine, daha nce verdiimiz el ile alan osilatr devresinin kn
balarsanz mantk olarak unu gzlemlemeniz gerekir. Bu entegre, tetikleme sinyalinin her
1 den 0a iniinde klarn deitirdiine gre ve el ile tetiklemeli osilatr devresinde
butona basmamak 0 vermek, butona basl tutmak ise 1 vermek olduuna gre,
entegrenin klar butona bastmz anda deil, butondan elimizi ektiimiz anda
deiecektir. Yani butona bastmzda entegrenin CLK giriinden +5 V girecek, butona
basl tuttuumuz sre iersinde +5 V girmeye devam edecek, ne zamanki butondan elimizi
ektik, ite o an CK giriinden giren tetikleme sinyali +5Vtan 0Va decektir. Lojik
tabiriyle 1 den 0a decektir. Bu durum den kenar tetiklemesi meydana getirecei iin
klar girilere bal olarak deiecektir. Sizden bu durumun gerekleip gereklemediini
gzlemlemenizi istiyorum. Ayrca unu not olarak belirteyim ki, yukardaki entegre
ierisinde 2 adet JK flip flop bulunmaktadr. Uygulamadaki devre balant emasnda,
soldaki flip flop kullanlmtr. Bu durum daha nceden alkn olduunuz bir durumdur.
Ayrca flip flobun negatif kenar tetiklemesi ile altn, ierisindeki ekle bakarak
anlayabilirsiniz.
em
de
r
Not: Sizlere ok bilinen baz flip flop entegrelerinin isimlerini vermek istiyorum. Her
reticinin kendine gre kodlar olduunu unutmaynz. rnein DM ile balayanlar Fairchild
ve National firmalarnn rettii entegreler, SN ile balayanlar Texas irketinin rettii
entegrelerdir. Ayrca baka harflerle balayan ve deiik iler yapan entegreler de vardr.
rnein DM7473 entegresi JK flip-flop iken, IRF7473 mosfet, TDA7473 reglatr
entegreleridir. renme faaliyeti bandaki aratrma konusunu yapanlar bunu bileceklerdir.
2.4. Flip-Floplar ile Devre Tasarm
w
.e
Flip-floplarla devre tasarmndan nce tasarm ile ilgili baz hususlar hatrlatmak
istiyorum. Tasarm yapabilmek, i hayatnda karnza kabilecek bir probleme zm
bulabilmek demektir. Biz burada temel baz rnekleri inceleyeceiz. Sizden beklediimiz
davran ise, bu temel bilgiler nda kendinizi gelitirmeniz, size alan pencereden etrafa
bakp dnmeniz ve kendinizden de bir eyler katarak bu bilgi dnyasna katkda
bulunmanzdr. Hayatta zme giden birok yol vardr ve bu yollarn hibiri kesin ve en son
zmler deildir. Her ey gelimeye msaittir. Dnyada hibir ey mkemmel deildir ama
mkemmellie doru bir gidi vardr. Bize den grev, karmza kan problemlere en
aklc, en uzun sreli, en ekonomik ve optimal zmler bulmaktr. Baz renciler, sanki
dnyada her ey bulunmu, bulunacak bir ey kalmam dncesindeler. Evet u andaki
ilim, gemile kyasla ok ileridedir ama bu ilimde son noktaya gelindii anlamna gelmez.
Ksaca sizlere unu sylemek istiyorum. Daha bulunacak ok ey var, kat edilecek ok yol
var ve bunu yapacak olanlar sizlersiniz.
58
2.4.1. Flip-Floplarla Devre Tasarm Aamalar
ri.
co
Aama-1: Tasarm ile ilgili szel problemin alnmas.
hayatndaki problemler karmza soru olarak gelir. Sizin bir otomasyon sistemleri
uzman olduunuzu, bir i yerinizin olduunu ve bir mteri geldiini dnelim. Mteri,
otomasyon sistemlerinden, elektronikten anlamad iin size gelmitir. imdi mteri ile
sizin (Uzman) aranzda geecek u konumay inceleyelim:
tla
-Mteri: yi gnler.
-Uzman: yi gnler. Ho geldiniz. Buyrun.
sn
o
-Mteri: Ben bir proje zerinde alyorum ve 3 adet elektrik motorunun, benim
istediim ekilde otomatik olarak almasn istiyorum. Onunla ilgili devre yapabilir misiniz
diye soracaktm.
-Uzman: Tabi olabilir. Siz ne istediinizi tam olarak anlatrsanz yapabiliriz.
-Mteri: Ben bir makine yapmaya alyorum ve bu 3 motora bal eitli cihazlar
var. Eer bu 3 motor benim istediim ekilde alrsa, yaptm makine dzgn alacak.
in mekanik ksmn tasarladm ama elektronik devre tasarmna ihtiyacm var.
em
de
r
-Uzman: Motorlarn hangi sra ile almasn istiyorsunuz?

-Mteri: Eer motorlar MOTOR1, MOTOR2 ve MOTOR3 diye isimlendirirsek,
nce her 3 motorun da suskun olmasn, ardndan yalnzca MOTOR1in almasn, sonra
MOTOR1 ile MOTOR3n beraber almasn, sonra yalnzca MOTOR2nin almasn,
sonra MOTOR2 ile MOTOR3n beraber almasn, sonra yalnzca MOTOR3n
almasn, sonra tekrar tm motorlarn susmasn ve bunun bu ekilde srekli olarak devam
etmesini istiyorum.
w
.e
-Uzman: Peki bu anlattnz her bir periyotta motorlarn alma sreleri nedir? Yani
diyelim ki MOTOR1 alyor. MOTOR1 ne kadar sre altktan sonra, MOTOR1 ile
MOTOR3 beraber almaya balayacaklar? Arada bekleme sresi olacak m?
-Mteri: Her aamann 5 sn. olmasn istiyorum. Yani 5 sn. MOTOR1 alacak,
ardndan bekleme olmadan 5 sn. MOTOR1 ile MOTOR3 alacak, bunun ardndan 5 sn.
MOTOR2 alacak... gibi devam edip gidecek. Ayrca unu eklemek istiyorum. Ayr bir
ama kapama anahtar olmasn, anahtar atmda sistemin almasn, kapattmda ise
sistemin durmasn istiyorum.
-Uzman: Tabi olabilir. Srelerin ayn olmas gzel. Bu devrenin tasarmn
kolaylatrr. Peki kullandnz motorlarn zellikleri nedir?
Bu konumay burada kesiyorum. Mteri gerekli dier detaylar uzmana anlatr ve

uzman tasarm yapmaya balar. Bylece szel soruyu alm olduk. imdi sizlere konumada
geen rnein nasl tasarlanacan anlatacam.
Aama-2:Yaplacak olan devrenin n tasarmnn yaplmas.
59
sn
o
tla
ri.
co
Sz ile ifade edilmi problemi mteriden alan uzman, nce bu problemi hangi mantk ile
zeceini, zmde hangi malzemeleri kullanacan dnr. Devreyi flip-floplar ile
tasarlamak bu problemle ilgili en kolay olandr. Bizim konumuz bu olduu iin biz bu
zm zerinde duracaz. Biz burada konumuz gerei, flip-floplarla tasarm yapmaya karar
vermitik. imdi sra Tasarmda hangi flip-flobu kullanacaz ve ka tane flip-floba
ihtiyacmz var? sorusunun cevabn bulmaya geldi. Ben bu tasarmda preset/clear girili JK
flip-flop kullanmann uygun olacan dnyorum. Eer istenirse dier flip-floplar ile de
tasarm yaplabilir. Piyasada kolay bulunan entegre kullanmak mantkl olabilir ama bu
tamamen size kalmtr. Ka tane entegre kullanacaz? sorusunun cevab ise 3tr. nk
3 adet motor demek 3 adet k gerek demektir. Her bir flip-flopta 1 adet k olduuna
gre, 3 adet JK FF kullanlacaktr. rnekleri inceledike bunun ne demek olduunu daha iyi
anlayacaksnz. Ben daha nceden flip-flop ile tasarlanan devre nasl bir devredir bildiim
iin Ka tane flip-flop gerekir? sorusunu kolayca cevaplayabiliyorum. Siz de deiik
tasarm rneklerini inceledike ve rendike bunun gibi sorular kolaylkla
cevaplayabileceksiniz. Umarm artk bu szden sonra Neden bu konuyu reniyoruz, ne
iimize yarayacak? gibi sorular sormazsnz.
w
.e
em
de
r
Tasarlamay planladm devrenin genel ekli az ok bellidir. nk flip-floplar ile

tasarlanacak devre eklinin baz temel zellikleri vardr. Flip-flop zellikleri konusunu
anlatrken size flip-floplarla tasarlanacak devre emas vermitim. Orada dikkat ederseniz
giri olarak tetikleme sinyali vard ve k olarak da Q3 Q2 Q1 klar vard. Bu klar her
bir flip-flobun ayr ayr klardr. Demek ki, daha nce verdiim blok diyagramn da, 3
adet flip-flop kullanldn dnerek izmiim. Bizim rneimizde de 3 adet flip-flop
kullanlmas gerekmektedir. Bu tamamen tesadfi bir durumdur. Yoksa flip-floplarla devre
tasarm, istediimiz sayda flip-flopla gerekletirilebilir.
ekil 2.23: Tasarlanacak devrenin blok emas
Daha nceki blok diyagram daha kapal bir ekildi. Yukardaki ekilde ise baz
balantlarn nasl olaca daha imdiden gsterilmitir.
60
ekle dikkat ederseniz tm CLR girileri birletirilip tek bir CLR girii haline
getirilmitir. Bunun anlam CLR giriinden girilecek 0 deeri tm flip-floplar
etkileyecek ve Q1 Q2 Q3 klar 0 olacak demektir. Hatrlarsanz mteri
rneimizde ayr bir ama kapama anahtar istemiti. te buradaki CLR girii
mterinin bu isteini yerine getirebilir. Bu girie doru balanacak bir anahtar
ile sistemin almas kontrol edilebilir. CLR=0 olduunda tm klar 0
olacak, CLR=1 olduunda ise sistem normal almasna devam edecektir.
nk PR girileri de birletirilip tek giri haline getirilmi ve bu girie 1

verilmitir. Unutmaynz ki, 1 vermek demek, bu giri +5V hattna
balanacak demektir. PR=1 olduuna gre, klara emir verebilecek yksek
rtbeli tek komutan CLR giriidir.
CLK girileri de birletirilip tek giri haline getirilmitir. Bunun anlam, gelen
tetikleme sinyali, tm flip-floplara ayn anda verilecek demektir. Bu ekilde
senkronizasyon yani flip-floplarn ayn anda almas salanm olur. Eer her
bir flip-flop inen kenarl flip-flop ise, gelen tetikleme sinyalinin, her 1den
0a iniinde, 3 flip-flop da ayn anda konum deitirecektir, daha dorusu her
3 flip-flobun klar ayn anda deiecektir. Tetikleme sinyalinin nemini daha
iyi grm olmalsnz. Bu sinyale clock yani saat sinyali denilmesinin sebebi
zaman belirlemesindendir. Bu sinyal, flip-floplarn ne zaman klarn
deitireceklerini belirlemektedir. Dijital elektronik devrelerinde zaman ok
nemlidir.
em
de
r
sn
o
tla
ri.
co
Mterimizin isteklerinden bir tanesi de motorlarn alma srelerinin 5 sn.

olmas idi. Bunu salamann yolu, tetikleme sinyalinin periyodunu 5 sn.
yapmak olacaktr. Bylece her 5 saniyede bir inen kenar durumu oluacak ve
motorlar 5 sn. alm olacaktr. Bu durumu, ileriki aamalarda verilecek olan
devre knn sinyal ile gsterimi eklini inceleyerek daha iyi anlayabilirsiniz.
Tetikleme sinyalinin periyodunun 5 sn. olabilmesi iin frekansnn f=1/5=0,2
Hertz olmas gerekmektedir. Devremize balanacak osilatr devresinin k bu
frekansa ayarl olmaldr. Yoksa motorlar istenilen sreler iersinde almaz.
w
.e
5V
f=0,2 Hz.
0V
T=Periyot
T=Periyot
T=5 sn.
T=5 sn.
ekil 2.24: rnekte kullanlacak tetikleme sinyalinin ekli
Bunlarn dnda ekilde dikkat etmemiz gereken ey klardr. Her bir flipflobun k ayr ayr alnm ve bu klar devrenin kn meydana
getirmitir. Bu klara mterinin motorlar balanacaktr. Hangi ka hangi
motorun balanaca nemlidir. nk tasarm ona gre yaplacaktr. Buna
karar verecek olan ise tasarmcdr. Ben burada kolaylk olmas asndan
klar Q1 Q2 Q3 diye isimlendirdim. Tahmin edeceiniz gibi, MOTOR1 Q1
kna, MOTOR2 Q2 kna ve MOTOR3 Q3 kna balanacaktr. Devreyi
61
Gelelim J ve K girilerine. Grdnz gibi bu girilere u anda bir ey

yaplmamtr. Peki ne olacak bu giriler? Neden bu girileri de dierleri gibi
birletirip tek giri haline getirmedik? nk bu girileri nasl balayacamz
henz bilmiyoruz. Tasarm iin nmzde daha yapmamz gereken aamalar
var. Tasarlayacamz devrenin istediimiz klar vermesi, tamamen bu
girileri nasl balayacamza baldr. Bundan sonraki aamalarda
yapacamz hatalar girileri yanl balamamza ve sonu olarak da klarn
yanl olmasna sebep olur.
sn
o
tla
ri.
co
tasarlayp yaptktan sonra mteriye verirken bu husus belirtilmelidir. Eer

mteri motor balantlarn bu ekilde gerekletirmezse projesi istedii gibi
almayacaktr. Burada u hususu da ksaca belirtmek istiyorum. Motorlar bu
klara direk balanamaz. nk bizim devremizin k akm motorlar
srmek iin yeterli deildir. Bu sebeple klar, motor src entegrelerine
balanr ve bu entegreler motorlar srer. Bu konu u anda bizi
ilgilendirmemektedir ve elektroniin ayr bir konusudur. Demek ki, sadece
dijital elektronik renmek yetmemektedir.
Aama-3:Yaplacak olan devrenin doruluk tablosunun oluturulmas.
em
de
r
Doruluk tablosu yaplacak olan devrenin nasl altn gsteren bir tablodur. Eer
kendinizi bu konularda gelitirirseniz 1. ve 2. aamalar atlayarak direkt bu aamadan
balayabilirsiniz. Mteriden problemi szel olarak alp direkt doruluk tablosuna
ileyebilirsiniz. Mteri bizden klarn sra ile u ekilde olmasn istemiti:
w
.e
Q1
0
1
1
0
0
0
Q2
0
0
0
1
1
0
Q3
0
0
1
0
1
1
0
1
ekil 2.25: rnek problemin k deerleri tablosu
kn 1 olmas buraya bal olan motorun alacan, 0 olmas ise

almayacan gstermektedir. Eer istenirse bunun tersi de alnarak tasarm yaplabilir. Bu
ekildeki tasarm dz manta gre yaplm tasarmdr. Dieri ise ters manta gre yaplm
tasarm olacaktr. Eer mteriden bu konuya zel bir istek gelmemise dz manta gre
tasarm yapmak daha kolay olacaktr. Ama bu konu da mteriye aklanmak zorundadr.
Devrenin zelliklerini devreyi yapan bilir ve bu zellikler belirtilmelidir. Bazen renciler
gelip Hocam u entegrenin zellikleri nelerdir? gibi sorular veya bulduu bir devreyi
getirip Hocam bu devre nasl almaktadr? gibi sorular sormaktadrlar. Tabi ki ok
kullanlan ve temel devre ve entegrelerin zellikleri hemen sylenebilir ama yz binlerce
devre, yz binlerce entegre olduu dnlrse bu sorulara hemen cevap vermek zor
62
olacaktr. En iyisi retmeninize gitmeden nce katalog bilgilerini aratrmak, yannzda

bulundurmak ve burada anlamadnz konular retmeninize sormak olacaktr.
ri.
co
Yukardaki tabloyu incelersek, klarn sra ile 000, 100, 101, 010, 011, 001 ve tekrar
000, 100, 101... eklinde devam edeceini grebilirsiniz. Daha dorusu byle olmasn
mterimiz istemektedir. Her tetikleme sinyali geldiinde klar konum deitirecektir.
Burada kn hangi durumdan hangi duruma getii nemlidir. Birazdan bunu
kullanacaz. Devrenin almasn u ekilde de syleyebiliriz: klar sra ile,
sn
o
tla
000dan 100 durumuna,

101den 010 durumuna,
011den 001 durumuna,
001den 000 balang durumuna gemitir.
w
.e
em
de
r
imdi sra geldi bu bilgiler nda doruluk tablosunu oluturmaya. Bizim

devremizde 3 adet k olduuna gre bu klar 23 = 8 farkl ekilde olabilir. Bizim
devremizde ise bu 8 farkl ekillerden 6 tanesi mevcuttur. Yani bizim devremizde olmayan
110 ve 111 klarnn kullanlmas istenmemektedir. imdi doruluk tablosunu yazacam
ve daha sonra nasl yazdm aklayacam. lk yaplacak i 8 adet k tabloya
yerletirmek olacaktr.
Q3 Q1+ Q2+ Q3+
Q1
Q2
Tablo 2.3: rnek problemin doruluk tablosu
Not: Buradaki X lerin anlam fark etmez demektir. Bizim devremizde 110 ve 111
klar olmayaca iin bu klarn nereye gidecei fark etmez.
Aslnda buradaki tablo, daha nce verdiimiz, rnek problemin k deerleri

tablosunun aynsdr. Sadece gsterim fark vardr. Daha nceki tabloyu Her clock palsi
geldiinde, k, bir alttaki ka dnmektedir. eklinde okumak gerekirken, imdi
verdiimiz tabloyu Clock palsi geldiinde Q1 Q2 Q3 klar Q1+ Q2+ Q3+ klarna
dnr. eklinde okuruz. Q1+ Q2+ Q3+ klar bir sonraki k, Q1 Q2 Q3 klar ise
63
Q1 k
1
0
Q2 k
1
0
ri.
co
1
0
tla
Tetikleme
Palsi
imdiki klar gstermektedir. Bunu daha nceki flip-flop doruluk tablolarnda da

grmtk. Devrenin klar doruluk tablosu eklinde gsterilebilecei gibi, k
sinyalleri eklinde de gsterilebilir.
Q3 k 1
000
100
101
010
011
001
000
100
101
t=40 sn.
t=35 sn.
t=30 sn.
t=25 sn.
t=20 sn.
t=15 sn
t=10 sn.
t=5 sn.
t=0 sn.
sn
o
em
de
r
ekil 2.26: rnek problemin k dalga ekilleri
rnek problemin k dalga ekillerinin nasl izildiini anladnz umuyorum.

Bundan sonra size verilecek olan problemler, szel olabilir, doruluk tablosu verilerek
sorulabilir veya k dalga ekilleri verilerek sorulabilir. Bu ey arasnda nasl bir ba
olduunu, aslnda nn de ayn eyi farkl ekillerde anlattn anlamaya alnz. Eer
buraya kadar olan ksm iyi anlarsanz, tasarmn temellerini anlamsnz demektir. Bundan
sonra yapacamz eyler, kalp halindeki belirli prosedrlerdir.
Aama4: Tasarm tablosu hazrlanr.
w
.e
Tasarm tablosu, bize J ve K giri ularnn deerlerinin ne olmas gerektiini

gsteren, devrenin tasarmnda kullanlacak tablodur.
Q 3 Q 1 + Q2 + Q 3 +
Q1
Q2
J1
K1
Tablo 2. 4: Tasarm tablosu
64
J2
K2
J3
K3
Tablo 2. 5: JK flip-flop gei tablosu
ri.
co
eklinde bir tablo belirlenir. Burada J1,K1, J2,K2 ve J3,K3 3 adet flip-flobun girileridir. imdi
sra bu kutucuklar doldurmaya geldi. Bunlar doldurabilmek iin JK flip-flobun gei
tablosuna ihtiyacmz var.
Q
Q+
J
K
0
0
0
X
1
X
0
1
X
1
1
0
X
0
1
1
tla
Bu gei tablosu bize, JK flip-flobun knn istenilen ekilde durum deitirmesi

iin girilerin ne olmas gerektiini syler. Gei tablosunun satrlarn inceleyecek olursak:
1. satr bize, kn 0 iken 0 olarak kalmas iin, girilerden Jnin 0

olmas gerektiini, Knn ise ne olursa olsun fark etmeyeceini syler.
2. satr bize, kn 0 iken 1 olmas iin, girilerden Jnin 1 olmas

gerektiini, Knn ise ne olursa olsun fark etmeyeceini syler.
3. satr bize, kn 1 iken 0 olmas iin, girilerden Knn 1 olmas

gerektiini, Jnin ise ne olursa olsun fark etmeyeceini syler.
4. satr bize, kn 1 iken 1 olarak kalmas iin, girilerden Knn 0

olmas gerektiini, Jnin ise ne olursa olsun fark etmeyeceini syler.
em
de
r
sn
o
Not: Bu konu daha ayrntl olarak ilenecektir.
JK flip- flobun gei tablosunu kullanarak J ve K deerlerini yazabiliriz. Dikkat

etmemiz gereken husus:
J1 ve K1 deerleri iin Q1 den Q1+ya geii kullanmamz gerektii,
J2 ve K2 deerleri iin Q2 den Q2+ya geii kullanmamz gerektii,
J3 ve K3 deerleri iin Q3 den Q3+ya geii kullanmamz gerektiidir.
w
.e
Q 3 Q 1 + Q2 + Q 3 +
Q1
Q2
J1
K1
J2
K2
J3
Tablo 2.6: J1, K1 deerleri yazlm tasarm tablosu
65
K3
imdi Q1den Q1+ya geie bakarak J1 ve K1 deerlerini yazalm.
1. satrda, FF1in k 0 dan 1 e gemitir. Gei tablosuna bakarsak,

kn 0 dan 1 e gemesi iin J1=1 ve K1=X olmas gerektiini
grebilirsiniz. (Gei tablosundaki 2. satrdan yararlandk.)
2. satrda, FF1in k 0 dan 0 a gemitir. Gei tablosuna bakarsak,

kn 0 dan 0 a gemesi iin J1=0 ve K1=X olmas gerektiini
3. satr da 2. satr gibidir. yleyse J1=0 ve K1=X olmaldr.
4. satr da 2. satr gibidir. yleyse J1=0 ve K1=X olmaldr.
5. satrda, FF1in k 1 den 1 e gemitir. Gei tablosuna bakarsak,

kn 1 den 1 e gemesi iin J1=X ve K1=0 olmas gerektiini
6. satrda, FF1in k 1 den 0a gemitir. Gei tablosuna bakarsak,

kn 1 den 0 a gemesi iin J1=X ve K1=1 olmas gerektiini
sn
o
tla
ri.
co
em
de
r
7. ve 8. satrlarda bir gei yoktur. Daha dorusu k, nereden nereye geerse gesin
fark etmez. Bu sebeple J1 ve K1 deerleri ne olursa olsun fark etmeyecektir. Yani 7. ve 8.
satrlar iin J1=X ve K1=X olarak alnr. Ayn ekilde J2, K2 ve J3, K3 deerleri bulunur.
w
.e
Not: Burada yaplan ilemi iyi anlamaya alnz. Kark gibi grnse de
yaplacaklar rendikten sonra kolayca yaplabilecek bir ilem. Eer anlayamadnz
hususlar varsa, arkadalarnzdan veya retmeninizden yardm isteyebilirsiniz.
Q1
Q2
Q 3 Q 1 + Q2 + Q 3 +
J1
K1
J2
K2
J3
66
K3
K1
J2
K2
J3
K3
ri.
co
J1
tla
Q2
Q 3 Q 1 + Q2 + Q 3 +
Q1
sn
o
Bylece tasarm tablomuzu hazrlam olduk. Bo tabloyu alarak, burada rendiiniz

ekilde tasarm tablosunu doldurmaya alnz ve aadaki tablo ile karlatrnz.
Q3 Q1+ Q2+ Q3+
Q1
Q2
J1
K1
J2
K2
J3
K3
em
de
r
w
.e
Tablo 2.9: rnek problemin tasarm tablosu
Aama-5: Karnough haritalar kullanlarak indirgenmi fonksiyonlar elde edilir.
imdi sra geldi karnough haritalarn kullanarak J ve K girilerinin indirgenmi

fonksiyonlarn bulmaya. Daha nceki uygulamalarmzda, k ifadelerinin indirgenmi
fonksiyonlarn buluyorduk. imdi ise J1 K1, J2 K2 ve J3 K3 deerleri iin indirgenmi
fonksiyonlar bulacaz ve her bir J ve K deeri iin ayr ayr karno haritas kullanacaz.
Bunun anlam 6 adet karnough haritas kullanacaz ve 6 adet indirgenmi fonksiyon elde
edeceiz demektir. Karnough haritalar iin tasarm tablosunu kullanacaz ama tasarm
tablosunun Q+ olan stunlar burada iimize yaramadndan karacaz.
67
J1
K1
J2
K2
J3
K3
Q2 Q3
0
ri.
co
tla
Q1
sn
o
Tablo 2.10: Karnough haritas iin yeniden dzenlenmi tasarm tablosu
imdi sra ile karno haritalarn dolduracaz. Eer karno haritalar ile indirgeme
konusunda kendinizi eksik hissediyorsanz Lojik Uygulamalar-1 modlne bakabilirsiniz.
em
de
r
nemli Not: Burada karnonun deikenleri olarak Q1, Q2 ve Q3 deerleri kullanlacak

ve J1 K1, J2 K2 ve J3 K3 iin ayr ayr 6 adet karno hazrlanacaktr. Kullanlacak olan
karnonun l karno olacan unutmaynz. nk bizim devremizin 3 adet k vardr. Bu
husus ilerde unutulabilecek ve kartrlabilecek bir husustur. O yzden iyi anlamaya
alnz.
J1
J1 ve K1 iin karnonun hazrlanmas:
Q1 ,
Q2
00
Q3
01
w
.e
J2
K1
Q1 ,
Q2
00
Q3
11
10
01
11
10
K1= Q3
J1= Q2 . Q3
Q1 ,
Q2
00
Q3
K2
01
11
10
Q1 ,
Q2
00
Q3
01
11
10
K2= Q3
J 2 = Q1 . Q 3
68
tla
ri.
co
w
.e
em
de
r
sn
o
Bylece tm indirgenmi fonksiyonlar bulmu olduk. Artk devremizi yapmaya

balayabiliriz, nk J ve K lar nereye balayacamz biliyoruz. Burada yaptmz karno
ile indirgeme ve indirgenmi fonksiyonlar bulma ilemini daha nceden renmitiniz ama
ben yine de size baz nemli noktalarn hatrlatmak istiyorum.
ekil 2.27: rnek problemin devre emas
Buradaki emada ok fazla balant olduundan, CLK girilerinin birletirilmesi

gsterilmemitir. Daha nceki devre emasna bakarak nasl olacan anlayabilirsiniz.
Bylece mterinin istedii devreyi gerekletirmi olduk. Geriye sadece bu devreyi plaket
zerine yerletirmek kald.
69
2.4.2. Flip-Floplarla Tasarm rnekleri
ri.
co
imdi sizlere bir rnek problem zm daha vereceim. Bu sefer her bir basama
uzun uzun aklamadan ksaca zme gideceim. Bu ekilde ilem basamaklarnn aslnda
okta uzun olmadn ve ne kadar kolay olduunu grm olacaksnz.
rnek soru: klarn sra ile 00, 11, 10 ve 01 olmasn istediimiz devreyi D flipflop kullanarak tasarlaynz. Devrenin doruluk tablosu:
Q2
0
sn
o
tla
Q1
em
de
r
Not: Soru direkt doruluk tablosu eklinde verildii iin 1. 2. ve 3. aamalar geilmi
durumdadr. Yani sorunun szel olarak alnd, tasarmda D FF kullanlaca, doruluk
tablosunun oluturulduu kabul edilmektedir.
Cevap: Doruluk tablosundaki klar sra ile vermesi gereken bu devrede:
2 adet k olduu iin 2 adet D FF kullanlacaktr.
Sre ile ilgili bir ey verilmediinden sre gz nnde bulundurulmayacaktr.
Devreyi ap kapatan anahtar istenmediinden, PR ve CLR girileri

kullanlmayacaktr. Yani PR=1 ve CLR=1 yaplarak pasif konuma alnacaktr.
PR ve CLR girii olmayan FF de kullanlabilir.
w
.e
Yine 2 FFinde CLK girileri birletirilerek tek CLK girii haline getirilecek ve
buradan kare dalga verilecektir.
Aama-4: Tasarm tablosunun oluturulmas.
Bildiiniz gibi tasarm tablosunu oluturabilmemiz iin flip- flop gei tablosuna
ihtiyacmz var. Burada D FF kullandmzdan, D FFin gei tablosuna bakarak tasarm
tablosunu hazrlyoruz.
70
D2
Q1
Q2
D1
D2
D1
ri.
co
Q1 Q2 Q1+ Q2+
tla
Not: D1 ve D2 deerlerinin Q1+ ve Q2+ deerleri ile ayn olduuna dikkat ediniz.
Hatrlatma
em
de
r
sn
o
Ara Not: Tasarm tablosu hazrlanrken Q1 ve Q2 deerlerinin doruluk tablosundaki

sra ile deil de, tabloda grdnz gibi dzgn bir mantk iinde hazrlandna dikkat
ediniz. Doruluk tablosuna bakarsanz Q1 ve Q2 deerleri yukardan aaya doru 00, 11, 10
ve 01 eklindedir. Bu devrenin klarnn sra ile gsterimidir. Ama bu gsterim tasarm
tablosunda farkl ekilde olmutur. Ltfen her 2 tabloyu inceleyerek bu ayrntya dikkat
ediniz. Tasarm tablosunun bu ekilde oluturulmasnn sebebi, bu tablonun karno
haritalarnda kullanlacak olmasndandr. Q1 ve Q2 deerleri dzgn mantkla sralandnda,
karnoya 1 leri ve X leri yerletirmek daha kolay olmaktadr. Tasarm tablosunun ilk
satr, karnonun 1. kutucuunu, 2. satr 2. kutucuunu, 3. satr 3. kutucuunu ve 4. satr 4.
kutucuunu gstermektedir.
Tasarm tablosunda Q1 ve Q2lerin dzgn mantkla yazlmas dedik. Bundan kast
Q1
Q2
Q3
Q1
Q2
w
.e
udur:
71
1. KUTU 3. KUTU
(00)
(10)
2. KUTU 4. KUTU
(01)
(11)
J1
Q1 ,
Q2
00
Q3
1 ,Q
3 ,Q 2
4
00
01
11
10
1. KUTU 3. KUTU 7. KUTU 5. KUTU

(010)
(110)
(000)
(100)
2. KUTU 4. KUTU 8. KUTU 6. KUTU

(001)
(011)
(101)
(111)
01
11
10
1. KUTU 5. KUTU 13.KUTU 9. KUTU

(0000)
(0100)
(1100)
(1000)
2. KUTU 6. KUTU 14.KUTU 10.KUTU

(0001)
(0101)
(1001)
(1101)

(0011)
(0111)
(1111)
(1011)
em
de
r
11
00
01
ri.
co
Q1
Q2
tla
J1
sn
o
J1
Karnolarn kutu numaralar: Tasarm tablosundaki 1. satr 1. kutuya, 5. satr 5. kutuya

eklinde yazlacaktr.
10

(0010)
(0110)
(1010)
(1110)
nemli Not: Tasarm tablosu oluturulurken baz satrlarn bir sonraki k deerleri
bo kalabilir. Bu normal bir durumdur ve bu satrlarn bir sonraki klar X ile iaretlenir.
lk yaptmz rnekte de bu ekilde olduunu hatrlaynz. Ama bunu yaparken dikkat etmek
gerekir. Eer ok fazla k X ile iaretleniyorsa ve devrenin ilk balang deerleri 0
deil ise, devre istediimiz gibi almayabilir. nceden bunun kontroln yapmak gerekir.
u anda yapm olduumuz rnekte ise, tm klarn kullanldna dikkat ediniz.
w
.e
2 kl devrenin 4 satr, 3 kl devrenin 8 satr ve 4 kl devrenin 16 satr

olmaktadr. Bunlar devrenin klarnn alabilecei farkl deerlerdir. Tasarm tablosu
hazrlanrken her bir k deerinin karsna, bir sonraki k deeri yazlr. Bunun iin
doruluk tablosundan yararlanlr. nk doruluk tablosunda klar olmas istenen sra ile
yazlmtr ve 1. satrn bir sonraki k 2. satr, 2. satrn bir sonraki k 3. satr eklinde
gitmektedir. Yani bir sonraki k, bir alttaki ktr. En alt satrdaki kn bir sonraki
k ise ilk satrdr.
72
D2
Q1
Q2
Q1
Q2
ri.
co
D1
Aama5: Karno haritalar kullanarak indirgenmi fonksiyon bulma.
D2= Q2
tla
D1= Q1.Q2+Q1.Q2
Not: D1 ifadesinin hi indirgenmediine dikkat ediniz.
em
de
r
sn
o
Aama6: ndirgenmi fonksiyonlara bakarak devrenin izilmesi.
w
.e
Tasarmn genel mantn rendiinizi umuyorum. Yaptmz 2 rnekte, JK FF ve

D FF ile tasarm yaptnz. Ayrca ikili ve l k iin tasarm rnei grm oldunuz.
Bunlarn dnda T FF ve RS FF ile tasarm rneklerini drt kl bir devre iin
yapabilirsiniz. Yapacanz rnekleri size verilen aamalar dorultusunda gerekletiriniz ve
u hususlarn rneinizde bulunmasna dikkat ediniz:
Devrenin n tasarm ekli.
Devrenin doruluk tablosu
Devrenin k ifadelerinin dalga ekilleri ile gsterimi.
Tetikleme sinyalinin zellikleri ve ekli.
Devrenin tasarm tablosu.
Karno ile indirgenmi fonksiyonlar.
Devre balant emas.
Eer isterseniz uygulama devre emasn izebilirsiniz. (Burada, FFlerin blok

emalar yerine, FF entegre ekilleri kullanlacaktr.)
73
ri.
co
Bu konu ile ilgili ne kadar ok rnek yaparsanz o kadar iyi kavrarsnz. Tecrbe en iyi
bilgidir. Baz kavramlar rnekleri yaptka anlalr, nk rnek yaptka karmza baz
problemler kar ve biz bu problemler iin zm yollar ararz. Problemler karsnda
bulduumuz zmler, bilgi hanemize art olarak ilenir ve bundan sonraki rneklerde
karmza kabilecek problemleri, hem nceden bilerek tedbir alm, hem de problemleri
zecek yntemleri renmi oluruz. Ben nasl olsa flip-floplar ile tasarmn genel
mantn rendim, bundan sonra bu konu ile ilgili ne sorulsa yaparm. demeden nce bol
bol rnek yapmanz neririm.
tla
rnekler konusunda, retmeninizden yardm alabileceiniz gibi, dijital elektronik

kitaplarndan da yararlanabilirsiniz. Ben yine de size baz rnek sorular vereceim.
Bulduunuz cevaplarn doru olup olmadn,
ncelikle devreyi kurup salamasn yaparak test ediniz.
Arkadalarnzla
tartabilirsiniz.
Devreyi, Multisim gibi programlarda kurarak sonucu gzlemleyebilir ve

devrenin doruluk tablosu ile karlatrabilirsiniz.
Devreyi, bord zerine kurup sonucu gzlemleyebilir ve devrenin doruluk

tablosu ile karlatrabilirsiniz.
retmeninizden bu konuda yardm alabilirsiniz.
rnei
yapp
cevaplarnz
karlatrabilir
ve
em
de
r
sn
o
ayn
w
.e
rnek Soru 1: Aada doruluk tablosu verilen devreyi, T FFler ile tasarlaynz ve
k dalga ekillerini iziniz. (Ykselen kenar ile alan T FF kullannz.)
Q1
Q2
Q3
Q4
Not: Tasarm tablosu hazrlarken, T FFin gei tablosunu kullanacanz, karno ile
indirgeme yaparken drtl karno kullanacanz unutmaynz.
74
rnek Soru 2: Birinci soruda verilen devreyi JK FF, D FF ve RS FF ile ayr ayr
tasarlaynz ve devreleri karlatrnz.
Q3
tla
Q2
sn
o
Q1
ri.
co
rnek Soru 3: Aada doruluk tablosu verilen devreyi, RS FFler ile tasarlaynz ve
k dalga ekillerini iziniz. (Ykselen kenar ile alan RS FF kullannz.)
em
de
r
rnek Soru 4: nc soruda verilen devreyi JK FF, D FF ve T FF ile ayr ayr

tasarlaynz ve devreleri karlatrnz.
rnek Soru 5: Aada doruluk tablosu verilen devreyi, JK FFler ile tasarlaynz ve
k dalga ekillerini iziniz. (Den kenar ile alan JK FF kullannz.)
w
.e
Q1
Q2 Q3
Q4
75
UYGULAMA FAALYET
ri.
co
UYGULAMA FAALYET
Q2
Q3
PR=1 ve CLR=1 alnz.
sn
o
Q1
tla
Aada verilen doruluk tablosunu gerekletirecek olan devreyi, JK flip- flop

kullanarak tasarlaynz ve tasarladnz devreyi delikli plakete lehimleyerek kurunuz.
em
de
r
lem Basamaklar
neriler
Kuracanz
devreyi
inceleyerek Uygulamaya balamadan nce konu
zelliklerini reniniz ve nemli
hakknda
eitli
kaynaklardan
grdnz noktalar not alnz.
aratrmalar yapnz ve bulduunuz
sonular yannzda bulundurunuz.
w
.e
alma alannz fiziksel ve elektriksel Temizlie ve statik elektrik olmamasna

olarak
temizleyiniz.
Ksa
devre
dikkat ediniz. alma alanndaki
olumamas iin gerekli tedbirleri alnz.
paralar
devrenizde
ksa
devre
oluturabilir. Dikkat ediniz!
nlnz giyiniz ve gerekli i
gvenlii kurallarna uyunuz.
nlnzn dmelerini kapatmay
unutmaynz.
Devreyi
kurmak
iin
gerekli
malzemeleri tespit ediniz.
G kayna, balant problar, AVO
metre gibi cihazlar unutmaynz.
zel elemanlarn ve entegrelerin katalog
bilgilerini reniniz.
Kataloglar ve interneti kullanabilirsiniz.
Devre
elemanlarnn
kontrollerini yapnz.
salamlk Elemanlar bredborda takarak kontrol

ediniz.
Devreyi delikli plaket zerine emaya Elemanlarn bacaklarn doru balamak

bakarak tekniine uygun ekilde
iin katalog bilgilerini kullannz.
lehimleyerek kurunuz.
Yaptnz iin kaliteli olmasna ve ii
zamannda yapmaya zen gsteriniz.
76
Entegrelerin
balaynz.
besleme
ri.
co
Kurduunuz devreyi, AVO metreyi Souk lehim ve ksa devre olmamasna

kullanarak ve devre emasndan takip
dikkat ediniz.
ederek
balantlarn
doru
olup
olmadn kontrol ediniz.
gerilimlerini Gereinden fazla gerilim vermek
entegreyi bozacaktr. nce kaynak
gerilimini lerek kontrol ediniz.
w
.e
em
de
r
sn
o
tla
klara bal LEDlerin durumuna k LEDlerinden hangisinin, hangi

bakarak devrenin doruluk tablosuna
ka ait olduuna dikkat ediniz.
gre alp almadn kontrol ediniz.
77
LME VE DEERLENDRME
Aadaki sorularda doru klar iaretleyiniz.
Aadakilerden hangisi flip-flobun bir zellii deildir?

A) Flip-floplar ardl devrelerde kullanlr.
B) Flip-floplarn yapsnda lojik kaplar vardr.
C) Flip-floplarn knn ne olaca yalnzca girilere baldr.
D) Flip-floplar sayc devrelerinin tasarmnda kullanlrlar.
2.
Aadakilerden hangisi bir flip- flop eidi deildir?

A) RS flip-flop
B) K flip-flop
C) T flip-flop
D) D flip-flop
3.
Aadakilerden hangisi RS flip-flop iin belirsizlik durumudur?

A) R=0, S=0
B) R=1, S=1
C) R=0, S=1
D) R=1, S=0
sn
o
em
de
r
RS flip-flobun girilerinden R=0 ve S=0 verdiimizde k ne olur?

A)0 olur.
B) 1 olur.
C) k deimez.
D) Bir nceki kn tersi olur.
Aadakilerden hangisi flip- floplarn tetikleme ekillerindendir?
A) Dz tetikleme
C) nen kenar tetiklemesi
B) Ters tetikleme
D)0 tetiklemesi
w
.e
5.
tla
1.
4.
ri.
co
A- OBJEKTF TESTLER (LME SORULARI)
LME VE DEERLENDRME
6.
JK flip-flobun knn, bir nceki kn tersi olmas iin girileri aadakilerden

hangisi olmaldr?
A) J=1, K=1
B) J=0, K=1
C) J=1, K=0
D) J=0, K=0
78
I . T=1 ve Q=0 iken tetikleme sinyali geldiinde

II . T=1 ve Q=1 iken tetikleme sinyali geldiinde
III. T=0 ve Q=0 iken tetikleme sinyali geldiinde
IV. T=0 ve Q=1 iken tetikleme sinyali geldiinde
tla
A) I ve IV
B) I ve II
C) III ve IV
D) II ve III
Aadaki durumlarn hangisinde T flip-flobun k 1 olur?
ri.
co
7.
D flip-flop iin aadakilerden hangisi dorudur?

A) D flip-flobun 2 girii, 1 k vardr.
C) D flip-flop ile devre tasarm yaplamaz.
B) D flip-flop her zaman 1 kn verir.
D) D flip-flobun girii ne ise, k da o olur.
9.
Flip-floplardaki PR ve CLR girileri iin aadakilerden hangisi yanltr?

A) PR ve CLR girileri en st dzey girileridir.
B) PR girii 1 ise klar 1 olur.
C) CLR girii 1 ise klar 1 olur.
D) PR=1 ve CLR=1 durumu istenmeyen durumdur.
em
de
r
sn
o
8.
JK flip-flopta kn 1 iken 0 olmas iin aadakilerden hangisi olmaldr?

A) K ne olursa olsun J=0 olmaldr.
B) K ne olursa olsun J=1 olmaldr.
C) J ne olursa olsun K=0 olmaldr.
D) J ne olursa olsun K=1 olmaldr.
DEERLENDRME
sorularla ilgili konular faaliyete geri dnerek tekrar inceleyiniz
w
.e
10.
79
MODL DEERLENDRME
MODL DEERLENDRME
ri.
co
A.OBJEKTF TESTLER (LME SORULARI)

Aadaki sorular da doru kk iaretleyiniz.
kndan durmadan kare dalga veren multivibratr aadakilerden hangisidir?

B) ift kararl multivibratr
2.
Kararsz multivibratr devresinde,

aadakilerden hangisine baldr?
A) Dirence
B) Kondansatre
C) Gerilim kaynana
D) Diren ve kondansatre
3.
ift kararl multivibratr devresinde knda oluan kare dalgann 0 olarak kalma
ve 1 olarak kalma sreleri aadakilerden hangisine baldr?
A) Dirence
B) Kondansatre
C) Gerilim kaynana
D) Hibirine
iletimde
kalma
sreleri
em
de
r
sn
o
transistrlerin
Transistrn iletimde olmas durumu aadakilerden hangisidir?

w
.e
4.
tla
1.
5.
Tek kararl multivibratr devresinde kondansatrn deerini artrrsak k dalga

ekline aadakilerden hangisi olur?
A) 0 iken 1 olur.
B) Periyodu artar.
C) Frekans artar.
D) 1 iken 0 olur.
6.
Aadakilerden hangisi flip- flobun bir zellii deildir?

A) Flip- floplar ardl devrelerde kullanlr.
B) Flip- floplarn yapsnda lojik kaplar vardr.
C) Flip- floplarn knn ne olaca yalnzca girilere baldr.
D) Flip- floplar sayc devrelerinin tasarmnda kullanlr.
80
8.
Aadakilerden hangisi flip- floplarn tetikleme ekillerindendir?

A) Dz tetikleme
B) Ters tetikleme
C) nen kenar tetiklemesi
D)0 tetiklemesi
9.
Aadaki durumlarn hangisinde T flip-flobun k 1 olur?

I . T=1 ve Q=0 iken tetikleme sinyali geldiinde
II . T=1 ve Q=1 iken tetikleme sinyali geldiinde
III. T=0 ve Q=0 iken tetikleme sinyali geldiinde
IV. T=0 ve Q=1 iken tetikleme sinyali geldiinde
Aadakilerden hangisi RS flip- flop iin belirsizlik durumudur?

A) R=0, S=0
B) R=1, S=1
C) R=0, S=1
D) R=1, S=0
em
de
r
A) I ve IV
B) I ve II
C) III ve IV
D) II ve III
sn
o
tla
ri.
co
7.
10.
Flip- floplardaki PR ve CLR girileri iin aadakilerden hangisi dorudur?

A) PR ve CLR girileri en st dzey girileridir.
B) PR girii 1 ise klar 1 olur.
C) CLR girii 1 ise klar 1 olur.
D) PR=1 ve CLR=1 durumu istenmeyen durumdur.
w
.e
DEERLENDRME

sorularla ilgili konular faaliyete geri dnerek tekrar inceleyiniz. Tm sorulara doru cevap
verdiyseniz performans testine geiniz.
81
RLENDRME
B.MODL YETERLK LME (PERFORMANS TEST)
Flip--Flop modl
renci, gerekli ortam salandnda, bilgisayar
kartlar zerinde kullanlan tmleik devrelerin rencini
alma mantn bilerek gerektiinde bu tip n
elemanlarn montaj ve demontaj ilemlerini Ad:

Ama
Soyad:
gerekletirebilecektir. Ayrca bilgisayar ile kontrol
edilen bir takm devreler yaplmas gerektiinde bu Snf :

tip devre uygulamalarn gerekletirebilecek bilgi No.:
ve beceriye sahip olabileceksiniz.
AIKLAMA: Aada listelenen davranlarn her birini rencide gzlemleyemediyseniz
(0), Zayf nitelikli gzlemlediyseniz (1), Orta dzeyde gzlemlediyseniz (2) ve iyi nitelikte
gzlemlediyseniz (3) rakamn altndaki ilgili kutucua X iareti koyunuz.
DEERLENDRME LTLER
Evet
Hayr
1.Osilatr devrelerinin zelliklerini rendiniz mi?
2.Multivibratr eitlerini ve alma prensiplerini biliyor musunuz?
3.Flip-flop eitlerini ve genel zelliklerini biliyor musunuz?
4.RS flip-flob zelliklerini ve doruluk tablosunu biliyor musunuz?
5.Tetiklemeli RS-FF zelliklerini ve doruluk tablosunu biliyor
musunuz?
6.Tetiklemeli JK-FF zelliklerini ve doruluk tablosunu biliyor
musunuz?
7.Tetiklemeli T-FF zelliklerini ve doruluk tablosunu biliyor
musunuz?
8.Tetiklemeli D-FF zelliklerini ve doruluk tablosunu biliyor
musunuz?
9.Flip-floplarn nasl tetiklendiini ve eitlerini biliyor musunuz?
10.Preset-Clear zelliklerini ve doruluk tablosunu biliyor musunuz?
11.Flip-flop entegrelerini biliyormusunuz?
12.Herhangi bir FFyi board zerine kurup inceleye biliyormusunuz?
13.Flip-floplarla ilgili verilen szel bir problemin doruluk tablosunu
oluturabiliyor musunuz?
14.Verilen problemde ka tane flip-flobun ve hangi flip-floplarn
kullanacanz belirleyebiliyor musunuz?
15.Doruluk tablosu ile tasarm tablosu hazrlayabiliyor musunuz?
16.Tasarm tablosuna bakarak ve karno haritalarn kullanarak verilen
probleme ait indirgenmi fonksiyonlar elde edebiliyor musunuz?
17. ndirgenmi fonksiyonlara bakarak probleme ait lojik devreyi
izebiliyor musunuz?
18. izilmi olan lojik devrenin uygulamasn yapabiliyor musunuz?
TOPLAM PUAN
w
.e
em
de
r
sn
o
tla
ri.
co
Modl
DEERLENDRME
Arkadanz
derecelendirme
lei
listesindeki
davranlar
srasyla
uygulayabilmelidir. Hangi davrantan 0 ve 1 deer leini iaretlediyseniz o konuyla ilgili
faaliyeti tekrar etmesini isteyiniz.
82
C. MODL DEERLENDRME
w
.e
em
de
r
sn
o
tla
ri.
co
Teorik bilgilerle ilgili testi doru olarak cevapladktan sonra, yeterlik testi sonucunda,
tm sorulara evet cevab verdiyseniz bir sonraki modle geiniz. Eer baz sorulara hayr
eklinde cevap verdiyseniz eksiklerinizle ilgili blmleri tekrar ederek yeterlik testini
yeniden yapnz.
83
CEVAP ANAHTARLARI
CEVAP ANAHTARLARI
ri.
co
Sorulara verdiiniz cevaplar ile cevap anahtarnz (deerlendirme kriterleri)

karlatrnz, cevaplarnz doru ise bir sonraki renme faaliyetine geiniz. Yanl cevap
verdiyseniz renme faaliyetinin ilgili blmne dnerek konuyu tekrar ediniz.
RENME FAALYET-1 CEVAP ANAHTARI

C
D
A
D
A
D
B
A
B
B
sn
o
tla
1
2
3
4
5
6
7
8
9
10
RENME FAALYET -2 CEVAP ANAHTARI
em
de
r
1
2
3
4
5
6
7
8
9
10
C
B
B
C
C
A
A
D
A
D
w
.e
RENME FAALYET -3 CEVAP ANAHTARI

1
2
3
4
5
6
7
8
9
10
D
D
D
A
B
C
B
C
A
A
Cevaplarnz cevap anahtarlar ile karlatrarak kendinizi deerlendiriniz.

84
NERLEN KAYNAKLAR
ri.
co
Dijital elektronik kataloglar, elektronik kart tasarm yapan irketler,

niversitelerin elektrik elektronik mhendislii blmleri, nternet ortam,
dijital elektronik ders kitab ve yaynlanan dergiler.
w
.e
em
de
r
sn
o
tla
NERLEN KAYNAKLAR
85
KAYNAKA
KAYNAKA
ARSLAN Recai, Dijital Elektronik, Yce Yaynlar, stanbul 1998.
BEREKET Metin, Engin TEKN, Dijital Elektronik, Mavi Kitaplar, zmir

2004.
BEREKET Metin, Engin TEKN, Atelye ve Laboratuvar2, Mavi Kitaplar,

zmir 2004.
YARCI Kemal, Dijital Elektronik, Yce Yaynlar, stanbul 1998.
Megep Elektrik-Elektronik Teknolojisi Lojik Uygulamalar II modl, 2006
www.alldatasheet.com (Eriim tarihi 14.08.2006)
w
.e
em
de
r
sn
o
tla
ri.
co
86

Lojik Devreler - MEGEP Flip&amp;Flop Konu Anlatımı

Uploaded by

Document Information

Copyright

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Lojik Devreler - MEGEP Flip&amp;Flop Konu Anlatımı

Uploaded by

Copyright:

sn

Bu modl, mesleki ve teknik eitim okul/kurumlarnda uygulanan ereve

Mill Eitim Bakanlnca cretsiz olarak verilmitir.

Flip - floplar ile alma yapmak

Atlye ortam, lojik entegre kataloglar, elektronik devre

Bu modl sonunda edineceiniz bilgi ve beceriler ile dijital elektroniin temel

Dijital elektronik, birok uygulama sahas ile elektronik endstrisinin vazgeilmez

Uygun ortam salandnda, 555 entegresini kullanarak ihtiya duyduunuz osilatr

Bu faaliyet ncesinde yapmanz gereken aratrmalar unlardr.

Elektronikte osilatrlere niin ihtiya duyulur?

Aratrma ilemleri iin nternet ortamnda aratrma yapmanz, elektronik malzeme

Osilatr ayarland frekansta ya da sabit bir frekansta srekli k veren devrelere

Genel olarak osilatrler, sinzoidal osilatrler ve sinzoidal olmayan osilatrler olmak

ekil 1.1: Temel Osilatr Blok Diyagram

Bir osilatr devresinin meydana getirdii sinyallerin veya osilasyonlarn (salnm)

1.1.1. Osilatr eitleri

knda sinzoidal sinyal reten osilatrler, alak frekanslardan (birka hertz),

ekil 1.2deki blok diyagramda RC osilatrn blok diyagram gsterilmitir. Blok

ekil 1.2: RC osilatrn blok diyagram

ekil 1.3: Ortak emiterli ykselte devresi

Ykselte k gerilimini; girie geri besleyerek osilasyon elde edebilmek iin, k

Ortak Emiterli Ykselte

ekil 1.4: RC faz kaydrmal osilatr devresi

Her bir RC devresinin 60 faz kaydrmas istenirse R1=R2=Rg ve C1=C2=C3 olarak

Giri empedansnn R1 ve R2ye eit olmas gerekmektedir. Bu koullar saland

Osilasyonlarn genlii, geri besleme oranna ve ykseltecin kazancna baldr. Geri

RC osilatrlerle elde edilemeyen yksek frekansl osilasyonlar LC osilatrlerle elde

Bu kez ien bobin zerindeki manyetik alan azalmaya balayacak ve kondansatrn

Kondansatrn, bobin zerinden arj ve dearj olay L ve C nin deeriyle orantl

ekil 1.7: LC osilatrde snmn tesiri

Aadaki kolpits tipi bir LC osilatrn emas ayrntl olarak verilmitir. Bu

ekil 1.8: Kolpits tipi LC osilatr devresi

Devrenin almasn ksaca anlatalm; Osilatr devresinde Q1 transistr ortak beyzli

Kollektr akortlu osilatr

Tikler osilatr olmak zere deiik eitleri de vardr.

1.1.1.3. Kristal Osilatr

Osilatrlerde frekans kararll ok nemlidir. Bir osilatrn sabit frekansta kalabilme

Kristallerde etki iki trldr. Mekanik titreimlerin elektrikli salnmlar; elektriki

ekil 1.9: Kristal sembol ve e deer devresi

Kristalin sembol ve e deer devresi ekil 1.9da gsterilmitir. E deer devredeki

ekil 1.10: Kristal empedansnn frekans ile deimesi

Sa tarafta seri rezonans devresine paralel bir Cm kondansatr vardr. Bu

L ve C kristalin rezonans frekansdr ve kesim ekli ve bykl ile belirlenir. R

Kristal bir ktleye sahiptir. Bu nedenle snd ya da souduu zaman hacmi

ekil 1.11: Kristalli osilatr kullanrak yaplm osilatr devreleri

1.2.1. Multivibratr eitleri

Tek kararl (Monostable) multivibratrler,

1.2.1.1. Monostable (Tek Kararl) Multivibratrler

ekil 1.12: Monostable multivibratr blok diyagram ve giri ve k grafigi

Aada ekil 1.13te transistrl monostable multivibratr devresini gstermektedir.

ekil 1.13: Transistrl monostable multivibratr

ekil 1.14 Basit bir monostable multivibratr

1.2.1.2. Serbest alan (Astable) Multivibratrler

ekil 1.15: Kararsz multivibratrn blok emas ve transistrl astable multivibratr

ekil 1.15te transistrl astable multivibratr devresini gstermektedir. Devrede

ekil 1.16: Kararsz multivibratrn almas

Devrenin almasn aklamak iin g verildii anda T1 transistrnn kesim ve T2

transistrn kesime gtrecek ekilde arj olacaktr. ekil 1.16 b bu durumda

ekil 1. 17: Kararsz multivibratrn almas

ekil 1.17 a da grld gibi T1 transistr doyuma, T2 transistr kesime

1.2.1.3. ift Kararl (Bistable) Multivibratrler

ekil 1.18: ift kararl multivibratr blok emas

ekil 1.19: Transistrl bistable multivibratr

ekil 1.19 transistrl bistable multivibratr devresini gstermektedir. Devrede

Devrenin konumunu deitirmek iin S1 anahtarna basp T1 transistrnn beyzine

transistr doyuma geecektir. Bu durumda klar Q=0 ve Q 1 olacaktr. Bir sonraki

Devrenin konumunu deitirmek iin S2 anahtarna baslrsa (ekil 1.21 a), T2

Lojik Devreler - MEGEP Flip&Flop Konu Anlatımı

Lojik Devreler - MEGEP Flip&Flop Konu Anlatımı