Professional Documents
Culture Documents
1 tugas Multiplexer
3.5.2 Data Tabel Kebenaran Multiplexer
Input
Output
Keterangan :
S : Selector 1
R : selector 2
X : kondisi dont care
A:0
B:1
C:2
D:3
Y : Output
3.5.3 Rangkaian
Persamaannya :
Y=(SRA)+(SRB)+(SRC)+(SRD)
begin
Y<= (not S and not R and A) or (not S and R and B) or (S and not R and C) or (S and R
and D);
end Behavioral;
TABLE OF CONTENTS
===============================================================
==========
*
===============================================================
==========
---- Source Parameters
: "multiplexer1.prj"
: "multiplexer1"
Output Format
: NGC
Target Device
: xa7a100t-2I-csg324
: multiplexer1
: YES
: Auto
Safe Implementation
FSM Style
: No
: LUT
RAM Extraction
RAM Style
: Yes
: Auto
ROM Extraction
: Yes
: YES
: Auto
Resource Sharing
: YES
Asynchronous To Synchronous
Shift Register Minimum Size
Use DSP Block
:2
: Auto
: NO
: No
LUT Combining
: Auto
: Auto
Add IO Buffers
: YES
: 100000
: 32
: YES
: Auto
: Auto
: Auto
: Auto
: YES
: Speed
Optimization Effort
:1
Power Reduction
: NO
Keep Hierarchy
: No
Netlist Hierarchy
: As_Optimized
RTL Output
: Yes
Global Optimization
Read Cores
: AllClockNets
: YES
: NO
: NO
:/
: <>
Case Specifier
: Maintain
: 100
: 100
: 100
: NO
:5
===============================================================
==========
===============================================================
==========
*
HDL Parsing
===============================================================
==========
Parsing VHDL file "D:\Project xilinx\bab32\multiplexer1.vhd" into library work
Parsing entity <multiplexer1>.
Parsing architecture <Behavioral> of entity <multiplexer1>.
===============================================================
==========
*
HDL Elaboration
===============================================================
==========
===============================================================
==========
*
HDL Synthesis
===============================================================
==========
===============================================================
==========
HDL Synthesis Report
Found no macro
===============================================================
==========
===============================================================
==========
*
===============================================================
==========
WARNING:Xst - The specified part-type was not generated at build time. XST is loading
the full part-type and will therefore consume more CPU and memory.
===============================================================
==========
Advanced HDL Synthesis Report
Found no macro
===============================================================
==========
===============================================================
==========
*
===============================================================
==========
===============================================================
==========
Found no macro
===============================================================
==========
===============================================================
==========
*
Partition Report
===============================================================
==========
-------------------------------
===============================================================
==========
*
Design Summary
===============================================================
==========
: multiplexer1.ngc
-----------------------------# BELS
:1
:1
LUT6
# IO Buffers
#
IBUF
OBUF
:7
:6
:1
1 out of 63400
0%
1 out of 63400
0%
1 out of
1 100%
0 out of
IO Utilization:
Number of IOs:
0 out of
0%
1
0%
7 out of 210
3%
---------------------------
===============================================================
==========
Timing Report
Clock Information:
-----------------No clock signals found in this design
Timing Summary:
--------------Speed Grade: -2
Timing Details:
--------------All values displayed in nanoseconds (ns)
===============================================================
==========
Timing constraint: Default path analysis
Total number of paths / destination ports: 6 / 1
------------------------------------------------------------------------Delay:
Source:
Destination:
Data Path: R to Y
Gate
Net
Cell:in->out
---------------------------------------- -----------IBUF:I->O
LUT6:I0->O
OBUF:I->O
0.000
Y_OBUF (Y)
---------------------------------------Total
===============================================================
==========
===============================================================
==========
-->
Number of warnings :
Number of infos :
1 ( 0 filtered)
0 ( 0 filtered)
Tanda (-) berfungsi untuk sebagai petunjuk pengguna dan tidak membaca
program
maka Y akan bernilai 1 dan pada saat R dan S bernilai 1 Y akan bernilai 1, selain
itu Y akan berlogika 1.
3.1.8 Kesimpulan
Multiplexer adalah dari banyak masukan akan diseleksi oleh pemilih untuk
kasus di sini menggunakan Selector yang nantinya akan dikeluarkan data atau
nilainya ke keluaran.Cara kerjamultipleksera dalah memilih input yang akan
diteruskan kebagian output dengan mengaturlogik akendalinya. . Dengan
menggunakan selector, kita dapat memilih salah satu inputnya untuk dijadikan
output.Sehingga dapat dikatakan bahwa multiplexer ini mempunyai 4 input, 2
selector ,dan 1 output.