Dijital Elektronik

Blm 1: Say Sistemleri
A. Giri: Dijital elektronii anlayabilmek iin temel matematik ilemlerini ve say sistemlerini
bilmek gerekir.
B. Temel Bilgiler
1. Lojik (Mantk)
ne srlen dncelere gre karar vermeye
mantk denir. Elektrikli ve elektronik devrelerde
iki olaslk sz konusudur. Yani retece bal
lmba anahtar kapalyken yanar anahtar akken
ise sner. Devre anlatm yaplrken kolay
anlamay salamak iin anahtarn kapal
olmasna 1, ak olmasna ise 0 denir. Lmbann
yanma durumu H (high), snk hli ise L (low)
ile de gsterilebilir.
2. Analog (rneksel) Sinyal
Analog byklkler minimum ile maksimum
arasnda ok eitli seviyelerde olabilir. ekil
1.1-a'da verilen sinyal incelendiinde, srekli
olarak deiik deerlerin sz konusu olduu
grlr. Ev ve i yerlerinde kullanlan AC enerji
analog sinyale rnek olarak verilebilir.
3. Dijital Sinyal
Dijital zellikli sinyaller sadece 0 volt ve
maksimum volt deerlerini alr. Yani dijital
sinyallerde iki durum sz konusudur. ekil 1.1b'de verilen sinyal incelendiinde gerilimin '0'
ya da '1' olmak zere iki durumunun olduu, ara
deerlerin olmad anlalr.
Dijital (saysal) temelli elektronik devreler
tamamen dijital sinyallerle alrlar.
Dijital elektrik sinyalleri adm adm deiir.
Buna zplayarak deime de denilebilir. Bu
devrelerde kullanlan elektrik sinyalinin 0'dan
1'e deiimi pozitif ynde ise buna 'pozitif lojik',
an deiim negatif ynde ise buna 'negatif lojik'
denir. ekil 1.2 ve ekil 1.3'e baknz.
ekil 1.1: Analog ve dijital sinyaller
Resim 1.1: Dijital elektronik temelli

devrelere sahip eitli aygtlar
U (V)
I (A)
t (s)
t (s)
ekil 1.2: Pozitif

lojik sinyal
U (V)
I (A)
ekil 1.3: Negatif

lojik sinyal
4. Dijital Elektronik Devreleri

Yar iletkenlerin ucuzlamas, retim tekniklerinin hzlanmas sonucu gnlk yaamda ve
iyerlerinde kullanlan cihazlarn byk bir blm dijital elektronik devreli olarak retilmeye
balamtr.
1
Dijital devreler hassas alt, az yer kaplad, az g harcad iin tercih edilmektedir.
Bilgisayar, yazar kasa, barkod (izgi kod) okuyucu, saat, telefon vb. gibi cihazlarn devrelerinin
byk bir blm dijital esasldr.
Temel elektronik ve endstriyel elektronik kitaplarnda aklanan konular iyi anlayan bir
teknik eleman, dijital elektronik sistemleri renmede pek zorluk ekmez.
5. Analog ve Dijital Devrelerin Geliimi
1950'li yllardan sonra gelimeye
entegre (chip)
balayan elektronik bilim dalnda ilk
plastik
zamanlar devrelerin ou analog
klf
esaslyd. 1970'li yllardan sonra ise
dijital devreler yaygnlamaya balad.
entegreden
ayaklara
balant
6. Dijital Elektroniin
metal
entik
ayaklar
Yaygnlamasnn Baz Nedenleri
(oyuk)
kk
-Devre tasarm daha kolaydr.
nokta
1 numaral ayak
-Bilgi (data) saklamak kolaydr.
-Birden ok devreyi birbirine
ekil 1.4: Entegrenin yapsnn basit olarak gsterilmesi
balamak mmkndr.
-Grltden (parazitik sinyaller) etkilenme oranlar dktr.
7. Bilgisayar
amzn en yararl aygtlarndan olan bilgisayar, dijital elektronik devrelerin birleiminden
olumaktadr. Savunma, ticaret, elence, ulam, iletiim, retim vb. gibi alanlarda bilgisayar
olmadan hzl ve verimli alma olana yoktur.
8. Bilgisayarlarn Geliimi
lk bilgisayarlar tamamen mekanik yaplyd. 1925 ylnda mekanik sistem brakld ve elektrik
motorlaryla hareket ettirilen diferansiyel analiz sistemine geildi. 1940'l yllarda yar iletken
maddeler (germanyum, silisyum) bulundu. Ad geen iki yar iletken ve eitli katk maddeleri
kullanlarak dorultma diyodu, zener diyod, led diyod, transistr, FET, MOSFET, tristr, triyak
vb. gibi devre elemanlar retildi. Ardndan bu elemanlar ok kk boyutlu gvdeler iinde
birletirilerek entegreler (tmleik devre, yonga, chip) yapld.
9. Dijital Temelli Bilgisayarlarn Ana Elemanlar
Dijital yapl bilgisayarlar drt temel birimden oluur. Bunlar; giri, ilem, kontrol ve k
birimleridir.
a. Giri Elemanlar: Klvye, fare, kamera, tarayc, mikrofon, faks/modem vb.
b. k Elemanlar: Yazc, izici, ekran, hoparlr, faks/modem vb.
C. Say Sistemleri
Dijital elektronik devrelerin tasarm, retim ve onarm srelerini anlayabilmek iin matematik
kurallarn ve saylar bilmek arttr. Bu blmde dijital devrelerde kullanlan say sistemleri
hakknda temel bilgiler verilecektir.
1. Onlu (Desimal, 10 Tabanl, Decimal) Say Sistemi
Gnlk yaamda kullandmz say sistemi 10 tabanna gredir. Yani bu sistemde 0-1-2-32
4-5-6-7-8-9 saylar mevcuttur. Burada verilen 0 ile 9 arasndaki saylarn her biri 'digit' olarak
adlandrlmaktadr.
Not: Digit szcnn Trke karl saydr.
Onlu say sistemi izelge 1.1'de grld gibi konumsal bir sistemdir. Yani bir rakam
bulunduu konuma (basamaa) gre deiik byklkte saylar temsil eder.
basamak
basamak
basamak
basamak
izelge 1.1: Onlu say sisteminde basamaklarn konum arlklar
rnein 55 saysn ele alalm: Burada iki adet 5 onlu says kullanlmtr. Bu rakamlardan
sadaki 5, 5 saysn, soldaki 5 ise 50 saysn temsil etmektedir. Bu aklamaya gre, ayn
rakam yer ald basamaa gre farkl saylar ifade etmektedir.
Baka bir deyile konumsal say sisteminde her konumun bir arl vardr.
Onlu say sisteminde konum taban 10, konum arlklar ise en sadaki basamaktan itibaren,
0
10 , 101, 102, 103, 104... eklindedir.
Onlu say sisteminde rakamlarn bulunduu konumda temsil ettikleri say, basaman konum
arlyla arplarak bulunur. Daha sonra btn rakamlarn temsil ettii saylar toplanarak
sonu elde edilir.
Yukarda verilen bilgiler nda 125 saysn inceleyelim. En sadaki 5 says 1. basamaktadr.
Bu basaman konum arl 100=1 dir. 5 says konum arlyla arplr ve 5 rakam bulunur.
kinci basamakta bulunan 2 says bu saynn konum arl olan 101 ile arplr ve 20 says
bulunur. nc basamakta bulunan 1 says bu saynn konum arl olan 10 2 ile arplr ve
100 says bulunur.
125 saysnn konum arlklaryla arplarak bulunan 5, 20 ve 100 rakamlar topland
zaman 125 says elde edilir.
rnek: 26510 saysn konum arlklarn gstererek ifade ediniz.
zm: 2.102 + 6.101 + 5.100 = 2.100 + 6.10 + 5.1 = 200 + 60 + 5 = 265
b. Onlu Saylarda karma

2 3 4
1 83
5 7
1 22
0 6 1
1 7 7
a. Onlu Saylarda Toplama

6
1 4 3
3 6 5
1 2 4
5 0 8
8 8 5
Ek Bilgi
Kimi bilim tarihileri 10 tabanna gre olan say sisteminin k nedenini insanolunun 10
parmakl olmasna balarlar. Bunlarn yaklamna gre insanolu sayma ilemini parmaklarn
kullanarak renmitir. Eer insann iki parma olsayd bugn belki de 10 tabanl say sistemi
kullanlmayp iki tabanl saylar kullanlacakt.
2. kili (Binary, 2 Tabanl) Say Sistemi
kili say sisteminde sadece 2 sembol kullanlr. Bunlar 0 ve 1'dir. kili saylarda da izelge
1.2'de grld gibi her basaman konumsal bir deeri sz konusudur.
3
zelge 1.2: kili say sisteminde basamaklarn konum arlklar
a. kili Saynn Onlu Sayya evrilmesi

Taban 2 olan ikili saylarn onlu deerini bulabilmek iin basamaklar sadan sola doru 20,
1
2 , 22, 23, 24... saylaryla arplr. arpm sonucu bulunan deerler toplanarak ikili saynn onlu
karl belirlenir.
rnek: 1012 ikili saysn onlu sayya eviriniz.
zm: 1.22 + 0.21 + 1.20 = 1.4 + 0.2 + 1.1 = 510
zm: 1.22 + 1.21 + 1.20 = 1.4 + 1.2 + 1.1 = 710
zm: 1.24 + 1.23 + 1.22 + 0.21 + 1.20 = 1.16 + 1.8 + 1.4 + 0 + 1 = 2910
b. Onlu Saynn kili Sayya evrilmesi
Onlu saylar ikili sayya evrilirken 2'ye blme yntemi kullanlr.
Not: MSD: lk yazlan say LSD: En son yazlan say
c. Kesirli Onlu Saynn kili Sayya evrilmesi

Kesirli onlu say ikili sayya evrilirken saynn tam ve kesirli ksm ayr ayr ele alnr.
zm yaplrken tam say 2'ye blnerek, kesirli say ise 2 ile arplarak ikili say bulunur.
4
0,37510 onlu saysn

ikili sayya eviriniz.
0,375x2
0,75x2
0,5x2
MSD
=0,75
=1,5
=1,0
LSD
zm ynteminin aklanmas
Kesirli say 2 ile arplr. Bulunan saynn tam
blm alnr. (Bu, 1 ya da 0 olabilir.) Kesirli ksm
ise yeniden 2 ile arplr. Sonucun tam say ksm
alnp kesirli ksm yeniden 2 ile arplr. Yaplan
arpma ilemlerinin sonucu 1,0 kt anda ileme
son verilir.
d. Kesirli kili Saynn Onlu Sayya evrilmesi

rnek: 101,012 ikili saysn onlu sayya eviriniz.
zm: 101,012 = 1.22 + 0.2.1 + 1.20 + 0.2-1 + 1.2-2 = 1.4 + 0.2 + 1.1 + 0.(1/2) + 1.(1/4) =
= 4 + 0 + 1 + 0.(0,5) + 1.(0,25) = 4 + 1 + 0,25 = 5,2510
rnek: 0,10112 ikili saysn onlu sayya eviriniz.
zm: 0,10112 = 1.2-1 + 0.2-2 + 1.2-3 + 1.2-4 = 1.(1/2) +0.(1/4) + 1.(1/8) +1.(1/16) =
= 1.0,5 + 0.0,25 + 1.0,125 + 1.0,0625 = 0,5 + 0 + 0,125 + 0,0625 =
= 0,687510
e. kili Saylarda Drt lem
kili say sisteminde 0 ve 1 saylar vardr. Bunlarn drt ileminde ikili saylarn drt ileminde
kullanlan kurallar geerlidir:
I. kili Saylarda Toplama
kili saylarn toplanmasnda geerli kurallar:
0 + 0 = 0, 0 + 1 = 1, 1 + 0 = 1, 1 + 1 = 10 eklindedir.
Burada dikkat edilmesi gereken tek ilem 1+1 = 10'dr. ki tane 1'i toplayp 1+1 = 2 diye
yazamayz. Bu ilem yaplrken 1+1 = 0 elde 1 denir. Elde szc ngilizce'de caryy ile ifade
edildiinden lojik devre anlatmlarnda elde deeri C harfiyle gsterilir.
rnekler:
II. kili Saylarda karma

kili saylarn karmasnda geerli olan kurallar:
0 - 0 = 0, 1 - 0 = 1, 1 - 1 = 0, 0 - 1 = 1 eklindedir.
Not: 0 - 1 = 1 ileminde soldaki stundan 1 alnr ve bu ilemin yapld stuna 2 olarak
aktarlr.
rnekler:
-
III. kili Saylarda arpma

kili saylarn arplmasnda geerli olan
kurallar:
0 x 0 = 0, 0 x 1 = 0, 1 x 0 = 0,
1 x 1 = 1 eklindedir.
rnekler:
IV. kili Saylarda Blme

kili saylarn blnmesinde geerli olan
kurallar:
0/0 = 0, 0/1 = 0,
1/ 0 = 0, 1/1 = 1
eklindedir.
rnek:
kili saylarn blme ileminde, blnenden

blenin karlmas ilemine, sonu '0'
kncaya kadar devam edilir. Yanda verilen
rnekte 1001 saysnn 11 saysna blnmesi
aklanmtr.
f. kili Saylarn Tamamlayclar (Two's Complement)
Mikroilemciler, bilgisayarlar ve PLC aygtlar 2'ye tmleyen (tamamlayan) olarak
adlandrlan bir yntem kullanrlar. Bu yntemi kullanarak yaplan hesaplama ilemlerinde
daha sade bir donanm (devre) kullanlr.
kili saylarn karma ilemlerinde, kan saynn tamamlaycsn bulmakla, karma
ileminin sonucuna ulalabilir.
ki eit tamamlayc vardr. Bunlar, 1 tamamlaycs ve 2 tamamlaycsdr.
Herhangi bir N saysnn 1 tamamlaycs bulunurken verilen sayda, 0'n yerine 1, 1'in yerine
0 yazlr.
2 tamamlaycs bulunurken daha nce bulunan 1 tamamlaycsna 1 eklenir.
N = 1010 ikili saysnn 2'ye
tamamlaycsn (tmleyenini) bulunuz.
Bir saynn 2'ye tmleyenini bulmann
yararn bir rnek zerinde aklayalm.
a) 1111 ikili saysndan 111 ikili saysn klsik karma kurallarn uygulayarak
karnz. b) 1111 ikili saysndan 111 saysn karma ilemini 2'ye tmleyen say yntemini
kullanarak yapnz.
Grld gibi klsik karma yntemi kullanlarak 1000 sonucu kolayca bulunmutur. Ayn
ilem 2'ye tmleyen yntemiyle yaplmak istenirse, u kurallara uyulur:
zm:
a.
1111
111
1000
-karlan sayyla kan saynn basamaklar eit hle getirilir.

-kan saynn 2'ye tmleyeni bulunur.
-karlan say ile son bulunan say toplanr.
-Sonu olarak bulunan saynn basamak says ilem yaplan saylardan fazla
kmsa en soldaki say atlr (yok saylr).
6
b) Yukarda verilen drt kurallardan hareket ederek 1111 saysndan 111 saysn karmay
2'ye tmleyen yntemiyle yapalm.
nce 111 saysnn soluna 0 eklenerek bu say da drt basamakl hle getirilir.
Sonra 0111 saysnn 2'ye tmleyeni bulunur.
0111 saysnn 1'e tmleyeni 1000'dr. 1000 saysnn 2'ye tmleyeni ise 1001'dir.
Daha sonra 1111 saysyla 1001 says toplanr. Toplamann sonucunda bulunan 11000 says
be basamakl olduu iin 11000 saysndaki en byk basamak (sol bataki) atlr. En soldaki
basamak atlnca 1111 ve 1001 saysnn fark olan 1000 says belirlenmi olur.
Yaplan aklamalarda grld gibi a ve b klarnda yaplan iki zm ynteminde de
ayn sonu bulunmaktadr. rnekte b kknda aklanan ikinci yntem biraz karmaktr. Ancak
ikinci yntemin bir faydas vardr. yle ki; toplama yapmak zere tasarlanm dijital bir devre
ile 2'ye tmleyen kural uygulanarak karma da yaplabilmektedir.
g. kili Saylarn Pozitif ya da Negatif Olarak Gsterilii
kili saylar dijital elektronik devrelerde (+) ve (-) olarak gsterilirken en soldaki (bataki)
rakam kullanlr. En soldaki rakam 0 ise (+) iaretini, 1 ise (-) iaretini gsterir. aret biti (bit:
binary digit, ikili say) olarak fazladan kullanlan bu bit, ikili saylarn iaretli olarak
gsterilmesinde kullanlr.
0 1101 = +13
1 1101 = -13
Negatif saylarn gsterilmesinde yntem kullanlmaktadr:
I. Gerek Byklkte Gsterme
Daha nce akland gibi 1 says (-) iaretini gsterir.
1 11101 = -29 olduu halde,
11101 = +29 deerini gsterir.
II. 1'in Tersi Olarak Gsterme
Dijital elektronikte 1'in tersi alnarak toplama ve karma ilemlerini yapmak ok kolaylk
salamaktadr. Ayrca bu yntem kullanlarak dijital devre daha basit olarak
dzenlenebilmektedir. kili saylar 1'in tersi olarak gsterilirken, bu saydaki 1'lerin yerine 0,
0'larn yerine 1 yazlr. Rakamlarn tersleri alnr. En soldaki bit (en byk deerli bit) 1 ise, bu
say negatif, 0 ise say pozitiftir.
110101 saysnn 1'in tersi eklinde yazl: 001010'dr.
(normal gsterim)
-157
(1'in tersi olarak gsterim)
(normal gsterim)
(1'in tersi olarak gsterim)
III. 2'nin Tersi ile Gsterme

nce ikili sayda 1'in tersi alnr. Sonra en kk deerli rakama 1 eklenir. Bu yntemde bir
7
saynn en byk deerli (en soldaki bit) biti iaret biti ilemi yapar. En soldaki bit 1 ise, bu say
negatiftir. Bu bit 0 ise say pozitiftir.
1710 = 000100012
1'in tersi
= 11101110
2'nin tersi
= 11101001
Saynn karl = -1710
3. Sekizli (Oktal, 8 Tabanl, Octal) Say Sistemi

Sekizli saylar baz PLC'lerin ve bilgisayarlarn (IBM7090, DECPDP-8 vb.)
programlanmasnda kullanlmaktadr. Bu say sisteminde 0, 1, 2, 3, 4, 5, 6, 7 sembolleri kullanlr.
Sekizli saylarda basamaklarn konum arlklar en sadan itibaren 80, 81, 82, 83, 84... eklindedir.
a. Onlu Saynn Sekizli Sayya evrilmesi
Onlu bir say sekizli sayya evrilirken 8'e blme yntemi kullanlr.
21710 onlu saysn

sekizli sayya eviriniz.
zm: 217 : 8 = 27 Kalan 1

27 : 8 = 3 kalan
3:8=0
Kalan 1
b. Sekizli Saynn Onlu Sayya evrilmesi

Sekiz tabanl bir say on tabanl sayya evrilirken sadan itibaren her basamaktaki rakam
8'in kuvvetleriyle arplr.
368 sekizli saysn onlu sayya evriniz.
zm: 368 = 3.81 + 6.80 = 24 + 6 = 3010
zm: 678 = 6.81 + 7.80 = 48 + 7 = 5510
zm: 2518 = 2.82 + 5.81 + 1.80 = 2.64 + 5.8 + 1.1 = 16910
c. kili Saynn Sekizli Sayya evrilmesi
kili say sistemine ait bir say sekizli sayya evrilirken, ikili say sadan sola doru erli
kmelere ayrlr. En soldaki kmede bulunan bitlerin says ten az ise sola doru 0 eklenerek
e tamamlama yaplr.
110011110111012 ikili saysn sekizli sayya evriniz.
zm: nce erli kmeler oluturulur. 011 001 111 011 101. Daha sonra her kmenin
onlu karl yazlr.
3
1 7
3
5
Bu ynteme gre, 110011110111012 ikili saysnn sekizli karl 317358 dir.
8
d. Sekizli Saynn kili Sayya evrilmesi

Sekizli say sistemine ait bir say ikili sayya evrilirken, her bir basamaktaki saynn karl
olan ikili say 3 bitlik gruplar eklinde yazlr. Gruplar hlinde yazlan saylar bir araya
getirildiinde ise ikili say elde edilmi olur.
6738 sekizli saysn ikili sayya eviriniz.
zm: 6 = 110, 7 = 111 3 = 011
Sonu: 1101110112
4. Onaltl (Heksadesimal, 16 Tabanl, Hexadecimal) Say Sistemi
Onaltl say sisteminin taban 16'dr. Bu say sisteminde 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D,
E, F sembolleri kullanlr. Onaltl saylarda basamaklarn konum arlklar en sadan itibaren
160, 161, 162, 163, 164... eklindedir.
Onaltl saylar mikroilemci temelli dijital elektronik devrelerde (IBM sistem 370, Honeywell
200, RCA Spectra 70 vb. gibi) yaygn olarak kullanlmaktadr.
a. Onaltl Saynn Onlu Sayya evrilmesi
Bu ilem yaplrken onaltl saynn basmaklar 16'nn kuvvetleriyle arplr.
2616 onaltl saysn onlu sayya eviriniz.
zm: 2.161 + 6.160 = 2.16 + 6.1 = 32 + 6 = 3810
2B16 onaltl saysn onlu sayya eviriniz.
zm: 2.161 + B.160 = 2.16 + 11.1 = 32 + 11 = 4310
2FF16 onaltl saysn onlu sayya eviriniz.
zm: 2.162 + F.161 + F.160 = 2.256 + 15.16 + 15.1 = 512 + 240 + 15 = 76710
yazm sras
8E16
yazm sras
b. Onlu Saynn Onaltl Sayya evrilmesi

Onlu saylar onaltl saysa evrilirken 16'ya blme yntemi uygulanr.
c. Onaltl Saynn kili Sayya evrilmesi

Onaltl say ikili sayya evrilirken, her basamaktaki saynn karl olan ikili say 4 bit
eklinde yazlr. 4 bitlik gruplar bir araya getirilerek ikili say bulunur.
5D1D6916 onaltl saysn ikili sayya eviriniz.
9
zm: 5 = 0101, D = 1100, 1 = 0001, D = 1100, 6 = 0110, 9 = 1001

5D1D6916 = 0101110000011100011010012
d. kili Saynn Onaltl Sayya evrilmesi
kili say drderli gruplara ayrlr. Her grupdaki saylarn onaltl karlklar yazlr.
Gruplandrma ilemine en sadan balanr ve en sondaki gruba 0 eklenerek drt bite tamamlanr.
Gruplardaki saylarn karlklar olan saylar yazlnca, onaltl say bulunmu olur.
101111011100001111012 ikili saysn onaltl sayya eviriniz.
zm: 1011 = B, 1101 = D, 1100 = C, 0011 = 3, 1101 = D Sonu: BDC3D 16
f. Onaltl
Saylarda karma
e. Onaltl
Saylarda Toplama
h. Onaltl
Saylarda Blme
7A 3
6
28
1A
18
02
g. Onaltl
Saylarda arpma
A
x 5
32
6F9
- 8B
66E
C4
- 26
9E
C4
+ 26
EA
A
+ 5
F
73
x 52
E6
x23F
24D6
5D9 4A
4A 14
139
128
0011
Baz Onlu Saylarn kili ve Onaltl Karlklar

D
0 = 0000 = 0
1 = 0001 = 1
2 = 0010 = 2
3 = 0011 = 3
10 = 1010 = A
11 = 1011 = B
12 = 1100 = C
13 = 1101 = D
14 = 1110 = E
15 = 1111 = F
16 = 10000 = 10
17 = 10001 = 12
18 = 10010 = 13
25 = 11001 = 19
30 = 11110 = 1E
5. Dijital Verilerle lgili Temel Kavramlar

a. Bit
0 ve 1'den oluan say. kili say sisteminde saylarn her bir basama bit olarak adlandrlr.
rnein 101 bitlik bir saydr. Bit szc binary digit kelimelerinin ksaltlmasyla
tretilmitir.
kili say sisteminde ifade edilen saylarda en sadaki bit, LSB (least significant bit, en az
arlkl bit), en soldaki bit ise MSB (most significant bit, en ok arlkl bit) olarak adlandrlr.
b. Byte (Bayt)
Sekiz bitten oluan ikili sayya bayt denir. Yani 1 bayt = 8 bit denilebilir.
1 baytlk say rnei: 11001001
Not: 1 bayt, drt bitlik iki gruba ayrldnda her gruba nibble (nibl) ad verilir.
10
c. Kilobyte (Kilobayt), Megabyte (Megabayt) ve Gigabyte (Gigabayt) Kavramlar

Byte birimi ok kk bir deer olduundan uygulamada baytn 1024 kat kilobayt, 1048.576
kat megabayt ve 1073.741.824 kat gigabayt daha ok kullanlr.
d. Bellek Kelimesi (Memory Word)
Bit ve baytlardan oluan grup. Kelime bykl 4 ile 64 bit arasnda olabilir.
e. Kapasite
Belirli bir bellek elemanna (entegre, disket, CD-ROM, sabit disk, DVD-ROM vb.) ka bit
saklanabileceini belirtir.
rnein 4096x20 ifadesi, bellek nitesinin kapasitesinin 81620 bit olduunu belirtir. Burada
ilk say (4096) kelime saysn, ikinci say (20) her kelimedeki bit saysn (yani kelime
bykln) bildirir.
Bellek kapasitesi belirtilirken 1 k ksaltmas kullanlr. 1 k, 1024 biti ifade eder. Buna gre
4kx20 ifadesinden bellein kapasitesinin 4096x20 olduu anlalr.
f. Karakter
Saylar yazmada kullanlan 0-9 aras say, A'dan Z'ye kadar harfler ve elli kadar olan eitli
karaktere (+, -, ?, !, /, (, ), [, ], %, &, #, $, @, \ * vb.) bu ad verilir.
D. Kodlama ve Kodlar
Kodlama; grlebilen, okunabilen yaz, say ve iaretlerin deitirilmesidir. Deitirme ilemi
eitli yntemlerle yaplabilir.
Karmak yapl dijital devreler ve bilgisayarlarn byk bir blm ikili saylar kullanarak
ilem yapar. lemler yaplrken ikili saylar eitli deiimlere uratlr. te belli kurallara
bal kalnarak yaplan ilemlere kodlama denir.
1. Desimal in Binary Kodlamas (BCD, 8421 Kodu)
En basit kodlama sistemidir. Bu kodlamada 0 ile 9 aras
saylar drt adet 0, 1 ikili saysyla ifade edilir. Rakamlarn
dndaki karakterler ise 6 bitlik ikili say gruplaryla
gsterilir.
BCD kodlama sisteminde onlu saydaki her rakam, ayr
ayr ikili say kodlar hlinde gsterilir.
rnein 638 onlu saysn BCD koduyla yle
gsterebiliriz:
6 = 0110, 3 = 0011, 8 = 1000
. rnekte grld gibi her
Sonu:
izelge 1.3: 0-9 aras onlu
onlu say iin 4 bitlik ikili say kodu yeterlidir. Ancak
saylarn BCD koduyla yazl
karakterler iin 4 bit yeterli deildir. nk karakter says
yaklak 50 olduundan hepsini kodlayabilmek iin en az 6 bit gereklidir.
141 onlu saysn a) kili say koduyla, b) BCD koduyla gsteriniz.
zm: a) 10001101 b) 0001 0100 0001
11
a) 8 ve 7 onlu saylarn toplaynz.

b) Toplamann sonucunu BCD koduyla ifade ediniz.
zm: a) Onlu toplama: 8+7 = 15. kili toplama: 1000 + 0111 = 1111
b) 1111 ikili saysnn BCD koduyla gsterilii: 0001 0101
2. Oktal Kodu (Sekizli Kod)
Bu kodlama sisteminde sekizli saylar, 3 bitlik ikili saylarla ifade edilir. Oktal kodunda dijital
bilgiler bilgisayara 24 bitlik bir dizi hlinde uygulanr.
Diziliin ekli: 101 011 010 100 010 111 010 000
5
3
2
4
2
7
2
0
Oktal kodunun kullanld PDP-8 sisteminde kapasite 12 bittir. Byle bir sisteme aadaki
gibi 4 sekizli say uygulanabilir.
011 110 111 100
3
6
7
4
Herhangi bir sekizli saynn kodlanmas aadaki rnekte aklanmtr.
1763 onlu saysn oktal koduyla gsteriniz.
zm: 1 = 001, 7 = 111, 6 = 110, 3 = 011
1763 = 001 111 110 011
3. Heksadesimal Kodu (Onaltl Kodu)
Bu kodlama oktal koduna benzer. Tek fark, her karakter iin 4 bit kullanlmasdr. IBM 370
sisteminde 8 bitli bir giri grubu kullanlr. rnein; 1010 0001 gibi. Bu saylarn onaltl
karlklar ise yledir: 1010 = A, 0001 = 1 Sonu: A1
B7 onaltl saysn ikili say formu ile kodlaynz.
zm: B = 1011, 7 = 0111 Sonu: 1011 0111
IBM 1130 sistemi 16 bitlik bir bellee sahiptir. Byle bir sistemde uygulanabilecek ikili say
16 bitlik olabilir. rnein, 1011101001010001 gibi. Bu onaltl saynn deerini okuyabilmek
iin 4 bitlik gruplar hlinde sralamamz gerekir. kili sayy bu kurala gre yazacak olursak:
olur.
4. Gray (Grey) Kodu

Bu kodlama stun taramas esasna gre alan cihazlarda (optik okuyucu vb.) yaygn olarak
kullanlmaktadr.
Gray kodunda da 1 ve 0 bitleri kullanlr. Bu yntemde bir bilgiden dier bir bilgiye geerken
sadece bir hnede deiiklik olur. Bu sayede rakam deiimi az olduundan hata oran da ok
az olmaktadr.
rnein 0101 saysndan 0110 saysna geerken iki hnede deiiklik olmaktadr. Bu iki
deeri optik ynteme gre alan dijital elektronik yapl bir devrenin okuduunu varsayarsak
hatal okuma olabilir. yle ki; eer birinci hnedeki deiikli ikinci hnedeki deiiklikten
nce gerekleirse ksa bir sre iin optik sensr 0100 saysn okur. Bu da 4 saysna karlk
geldiinden devre yanl yarglara (sonulara) varabilir.
Ancak BCD kodundaki saylar gray koduna evrilerek optik sensre okutulursa, bir saydan
dier bir sayya geerken yalnzca bir hnede deiim olduundan hata olasl en az deere
12
indirilmi olur.
kili say kodlaryla gray kodlarnn birbirine evrilmesinde benzerlik ve toplama yntemleri
kullanlr.
a. Benzerlik Yntemi Kullanlarak Yaplan kili Kodlu-Gray Kodlu Say evrimleri
I. kili Kodlu Saynn Gray Kodlu Sayya evrilmesi
lem yaplrken:
-En soldaki ikili say rakam gray kodunun ilk rakam olarak yazlr.
-kili saynn en soldaki birinci ve ikinci rakamlar birbirinin benzeriyse, ikinci gray rakam
olarak 0, eer rakamlar farkl ise, ikinci gray rakam olarak 1 yazlr. (Aadaki rnee baknz.)
-kinci ve nc binary say rakam benzer ise nc gray rakam olarak 0, farkl ise 1
yazlr. Ayn ileme dier rakamlar iin de devam edilir.
zm:
101011 ikili saysn

gray koduna eviriniz.
II. Gray Kodlu Saynn kili Kodlu Sayya evrilmesi

lem yaplrken:
-En soldaki gray kodu rakam, birinci ikili say rakam olarak yazlr.
-kinci gray rakam 0 ise, ikinci ikili say rakam ilk ikili say rakamnn ayns yazlr. Gray
rakam 1 ise, ikinci ikili rakam ilk ikili say rakamnn tersi olur. Ayn ilem dier basamaklardaki
saylara da uygulanr.
11011 gray kodlu sayy
ikili say koduna eviriniz.
zm: 1 1
1 0
b. Toplama Yntemi Kullanlarak Yaplan kili Kodlu-Gray Kodlu Say evrimleri

Bu yntemin anlalabilmesi iin, 0+0 = 0, 0+1 = 1, 1+0 = 1, 1+1 = 0 (elde kullanlmyor)
eklindeki toplama kurallarnn aklda tutulmas gerekir.
I. kili Kodlu Saynn Gray Kodlu Sayya evrilmesi
lem yaplrken:
-En soldaki ikili say rakam gray kodunun ilk rakam olarak yazlr.
-kili saynn ikinci rakamyla nc rakam toplanr ve sonu ikinci gray rakam olarak
yazlr.
-kili saynn ikinci rakamyla nc rakam toplanr ve nc gray rakam olarak yazlr.
Ayn ilem kalan dier basamaklarda da yaplr. (14. sayfadaki rnee baknz.)
13
1110110 ikili kodlu sayy

gray koduna eviriniz.
zm: 1
1 0
II. Gray Kodlu Saynn kili Kodlu Sayya evrilmesi

lem yaplrken:
-En soldaki gray kodu rakam ikili saynn ilk rakam olarak yazlr.
-Gray kodunun ikinci rakam aaya indirilen ikili saynn ilk rakamyla toplanr ve ikili
saynn ikinci rakam bulunmu olur.
-Gray kodunun nc rakamyla bulunan ikili saynn ikinci rakam toplanr ve ikili saynn
nc rakam bulunmu olur. Ayn ilem kalan rakamlara da uygulanr.
11000111 gray kodlu sayy
ikili say koduna eviriniz.
zm: 1
1 0
0
0
5. Parity (Hata Bulma, Hata Dzeltme) Kodu

Dijital yapl devrelerde hatalar ounlukla devreler arasnda bilgi (data) transferi yaplrken
oluur. Yani gnderilen bilgi yerine ulatnda deimi olabilir. te bu tip gnderme hatalarnn
nlenmesi iin gnderilen bilgiye parity biti elik ettirilir.
Parity kodunun alma ilkesi yledir:
Gnderilen bilgideki 1'lerin tek ya da ift sayda olup olmadklar kontrol edilir ve kar
tarafa parity biti yardmyla bildirilir. Bilgiyi alan taraf yine ayn ekilde bilgideki 1'lerin tek ya
da ift sayda olup olmadn kontrol eder. Eer gnderilen bilgideki 1'lerin durumuyla alnan
bilgideki durumu birbirini tutuyorsa gnderme srasnda bir hata olumam demektir.
Baz devrelerde gnderilen bilgideki 1'lerin ift sayda olup olmad kontrol edilir ve buna
ift parity (even parity) ad verilir.
Baz devrelerde ise 1'lerin tek sayda olup olmad kontrol edilir ve buna da tek parity (odd
parity) ad verilir.
Parity biti ile hata bulma ynteminde ancak 1 bit seviyesinde hata belirlemesi yaplabilir.
Yani bilginin gnderilmesi annda birden ok bit deiiklie uramsa hata tesbiti yaplamaz.
ekil 1.5'te verilen blok emada grld gibi, gnderilmek istenen bilgi, bir parity bit
retecine uygulanr. Data'daki 1'lerin tek ya da ift oluuna gre uygun parity biti retilir. Bu
parity biti gnderilmek istenen 4 bitlik bilgi ile birlikte alc tarafa gnderilir. Kar tarafta
bilgideki bitlerin durumu tekrar kontrol edilir ve parity bitinin durumuyla karlatrlr. Herhangi
bir yanllk yoksa tesbit edilen durumla parity bitinin iaret ettii durum birbirine uygun
olacaktr. Eer bilgiler birbirini tutmuyorsa hata var demektir. Bu hata eitli dijital devreler
tarafndan dzeltilir.
14
data
gnderici
devre
A
B
C
D
A
B
C
D
parity
bit
reteci
data
alc
devre
data gnderme hatt

hata
bulma
devresi
parity biti
hata
alarm
ekil 1.5: Parity biti kullanlarak hata kontrolnn yaplna ilikin blok ema
ift parity ynteminde gnderilen bilgideki 1'ler ift

saydaysa parity biti olarak 0 retilip kar tarafa gnderilir.
Yanda verilen izelge 1.4'te drt basamakl binary datalarn
ift parity sistemine gre kodlanmas grlmektedir.
izelge 1.4'te ilk satrdaki bilgide 2 adet 1 vardr. Yani 1'ler
ift saydadr. Bu nedenle parity bit rete devresi 0 reterek
alc devreye gnderir.
izelge 1.4'te ikinci satrdaki bilgide 1 adet 1 vardr. Yani
1 says tekdir. Bu nedenle parity bit rete devresi 1 reterek
alc devreye gnderir.
Tek parity sisteminde ise yukarda aklanan hususlardan
farkl olarak 1'lerin miktar tek sayyla ifade ediliyorsa parity
biti olarak 0, tersi durumdaysa parity biti olarak 1 retilerek
alc tarafa gnderilir.
zelge 1.4
Onlu say
6. Fazlalkl Kod (Excess Three Code, Excess 3, lave

3 Kodu)
fazlalkl kodlama BCD koduna ok benzer. Tek fark,
kodlanacak onlu sayya izelge 1.5'te grld gibi nce 3
eklenir. Sonra kodlama yaplr. Bu kodlama sistemi sadece
0-9 arasndaki desimal saylarda kullanlr.
Desimal 4 saysn fazlalkl koda eviriniz.
zelge 1.5
zm: 4 saysna nce 3 ekleyip 7'yi buluruz. Sonra 7 saysn 4 bitlik ikili koduna eviririz.
4+3 = 7 Sonu: 7 = 0111
Onlu 9 saysn fazlalkl koda eviriniz.
zm: 9 saysna nce 3 ekleyip 12'yi buluruz. Sonra 12 saysn 4 bitlik ikili koduna
eviririz.
9+3 = 12
1 = 0001, 2 = 0010
lave 3 koduna gre yazl: 1 = 0100 2 = 0101
Sonu: 0100 0101
Yanda verilen izelge 1.5'te 0-9 aras onlu saylarn drt bitlik ikili say ve 4 bitlik 3 ilave
kodlu ikili say olarak yazl verilmitir.
15
7. Alfasaysal (Alfanmerik) Kodlar

kili saylar kullanlarak alfabedeki btn harfleri, noktalama iaretlerini ve zel karakterleri
kodlamak mmkndr.
Alfasaysal iaretlerin kodlanmasnda ASCII (American Standard Code for Information Interchange) ve EBCDIC (ExtendedBinary Coded Decimal Interchange Code) kodlamalar
kullanlmaktadr.
Baz ifadelerin ASCII kodlar
a. ASCII Karakter
Kodu
Alfanmerik
karakterlerin
kodlanmasnda birlii
salamak zere
gelitirilmitir. ASCII
szc, American
Standard Code for Information Interchange
cmlesinin ksaltlm
hlidir. Bu kodlama daha
ok bilgisayarlarda bilgi
giri ve k devrelerinde
kullanlr.
Bilgisayarlarn klvye,
yazc, ekran gibi giri
k birimleri ASCII
zelge 1.6
kodlarn kullanr. ASCII
kodu klvyedeki
karakterlerle programlama
dilleri arasnda araclk
Baz EBCDIC kodlar
yapar. Bu kodlamada tm
karakterler 7 bit
uzunluunda ikili saylarla
ifade edilir.
Yanda verilen izelge
1.6'da grld gibi A
harfinin ASCII kodu
'1000001', B harfinin
ASCII kodu ise
'1000010'dr.
te yandan, A harfinin
heksadesimal karl 41,
zelge 1.7
B harfinin heksadesimal
karl ise 42'dir.
b. EBCDIC Kodu
EBCDIC szc "extended binary coded decimal interchange code" szcklerinin ba
harflerinden tretilmitir. Bu kodlama gelimi bilgisayar devrelerinde kullanlr. Kodlamada
karakterler 8 bitlik ikili saylardan oluur.
16
Sorular
1. Analog ve dijital sinyal kavramlarn aklaynz.
2. Bilgisayarn giri ve k birimlerini yaznz.
3. 1101001 ikili saysn onlu sayya eviriniz.
4. 24 onlu saysn ikili sayya eviriniz.
5. 0,75 onlu saysn ikili sayya eviriniz.
6. 101,01 ikili saysn onlu sayya eviriniz.
7. 111 ve 110 ikili saylarn toplaynz.
8. 1001 ikili saysn 11 ikili saysna blnz.
9. 243 onlu saysn BCD koduna gre yaznz.
10. 10111011 ile 110 ikili saylarn toplaynz.
11. 317 onlu saysn sekizli sayya eviriniz.
12. 111000111 ikili saysn sekizli sayya eviriniz.
13. 28 onaltl saysn onlu sayya eviriniz.
14. 4B onaltl saysn onlu sayya eviriniz.
15. Bit ve byte (bayt) szcklerinin anlamlarn yaznz.
17
A. Giri
B. Temel Bilgiler
1. Lojik (Mantk)
2. Analog Sinyal
3. Dijital Sinyal
4. Dijital Elektronik Devreleri
5. Analog ve Dijital Devrelerin Geliimi
6. Dijital Elektroniin Yaygnlamasnn Baz Nedenleri
7. Bilgisayar
8. Bilgisayarlarn Geliimi
9. Dijital Temelli Bilgisayarlarn Ana Elemanlar
a. Giri Elemanlar
b. k Elemanlar
C. Say Sistemleri
1. Onluk (Desimal, 10 Tabanl, Decimal) Say Sistemi
a. Onluk Saylarda Toplama
b. Onluk Saylarda karma
2. kilik (Binary, 2 Tabanl, kili) Say Sistemi
a. kilik Saynn Onluk Sayya evrilmesi
b. Onluk Saynn kilik Sayya evrilmesi
c. Kesirli Onluk Saynn kilik Sayya evrilmesi
d. Kesirli kilik Saynn Onluk Sayya evrilmesi
e. kilik Saylarda Drt lem
I. kilik Saylarda Toplama
II. kilik Saylarda karma
III. kilik Saylarda arpma
IV. kilik Saylarda Blme
f. kilik Saylarn Tamamlayclar (Two's Complement)
g. kilik Saylarn Pozitif ya da Negatif Olarak Gsterilii
I. Gerek Byklkte Gsterme
II. 1'in Tersi Olarak Gsterme
III. 2'nin Tersi ile Gsterme
3. Sekizlik (Oktal, 8 Tabanl, Octal) Say Sistemi
a. Onluk Saynn Sekizlik Sayya evrilmesi
b. Sekizlik Saynn Onluk Sayya evrilmesi
c. kilik Saynn Sekizlik Sayya evrilmesi
d. Sekizlik Saynn kilik Sayya evrilmesi
4. Onaltlk (Heksadesimal, 16 Tabanl, Onaltl, Hexadecimal) Say Sistemi

a. Onaltlk Saynn Onluk Sayya evrilmesi
b. Onluk Saynn Onaltlk Sayya evrilmesi
c. Onaltlk Saynn kilik Sayya evrilmesi

d. kilik Saynn Onaltlk Sayya evrilmesi
e. Onaltlk Saylarda Toplama
f. Onaltlk Saylarda karma
g. Onaltlk Saylarda arpma
h. Onaltlk Saylarda Blme
5. Dijital Verilerle lgili Temel Kavramlar
a. Bit
b. Byte (Bayt)
c. Kilobyte (Kilobayt), Megabyte (Megabayt) ve Gigabyte (Gigabayt) Kavramlar
d. Bellek Kelimesi (Memory Word)
e. Kapasite
d. Karakter
D. Kodlama ve Kodlar
1. Onluk in kilik Kodlamas (BCD, 8421 Kodu)
2. Oktal Kodu (Sekizlik Kod)
3. Heksadesimal Kodu (Onaltlk Kod)
4. Gray (Grey) Kodu
a. Benzerlik Yntemi Kullanlarak Yaplan Binary Kodlu-Gray Kodlu Say evrimleri
I. Binary Kodlu Saynn Gray Kodlu Sayya evrilmesi
II. Gray Kodlu Saynn Binary Kodlu Sayya evrilmesi
b. Toplama Yntemi Kullanlarak Yaplan Binary Kodlu-Gray Kodlu Say evrimleri
I. Binary Kodlu Saynn Gray Kodlu Sayya evrilmesi
II. Gray Kodlu Saynn Binary Kodlu Sayya evrilmesi
5. Parity (Hata Bulma, Hata Dzeltme) Kodu
6. Fazlalkl Kod (Excess Three Code, Excess 3, lave 3 Kodu)
7. Alfasaysal (Alfanmerik) Kodlar
a. ASCII Karakter Kodu
b. EBCDIC Kodu
Sorular
Blm 2: Boolean Matematii (Cebiri)

A. Giri
Devre matematiinin temeli, George Boolean'n (1815-1864) 1847'de mantn
matematiksel analizi zerine yazd eserle atlmtr.
G. Boolean tarafndan bulanan denklemler ilk kez 1938 ylnda Bell firmasnn
lboratuvarlarnda rleli devrelerle gerekletirilmi ve telefon sistemlerinde kullanlmaya
balamtr.
Gnmzde tm dijital devreler G. Boolean tarafndan ortaya konmu kuramlara (teoremlere)
gre almaktadr.
Boolean matematiinde yer alan kurallar sayesinde bir ok dijital devre kurulmadan
hesaplamalarla denenebilmektedir.
Boolean matematiinde esas olarak NOT, AND ve OR ilemleri vardr. Dier ilemlerin
tamam bu kapnn birleiminden olumaktadr.
Boolean cebirinde sadece 0 ve 1 deerleri kullanlr. 74xx serisi lojik kapl devrelerde 0-0,8
volt arasndaki gerilimler lojik 0 bilgisi olarak deerlendirilirken, 2-5 volt arasndaki gerilimler
lojik 1 bilgisi olarak deerlendirilir.
Lojik 0 deerinin eitli ekillerde ifade edilii: Yanl, ak, alak, hayr, low, L
Lojik 1 deerinin eitli ekillerde ifade edilii: Doru, kapal, yksek, evet, high, H
B. Boolean Matematiiyle lgili Temel Tanmlar
1. NOT (DEL, INVERT) lemi
Lojik 1 deerinin lojik 0'a evrilmesidir. A = eklinde yazlr ve
tersi) diye okunur.
2. AND (VE) lemi
VE ileminde iki boolean
deikeni vardr. A ve B
deerleri Y = A.B olarak
yazlr. VE ileminde A ve B
1 olduunda k
Y = 1 olur.
izelge 2.1: Lojik NOT

(DEL) ileminin
doruluk izelgesi
harfi, A'nn bar (A'nn
izelge 2.2: Lojik AND

(VE) ileminin
doruluk izelgesi
izelge 2.3: Lojik

OR (VEYA) ileminin
doruluk izelgesi
3. OR (VEYA) lemi
VEYA ileminde iki boolean deikeni vardr. A ve B deerleri, Y = A+B olarak yazlr.
VEYA ileminde A ya da B'den biri 1 olduunda k, Y = 1 olur.
C. Boolean zdelikleri ve Kanunlar
Boolean cebirinde aada belirtilen kurallar geerlidir.
Not: Aada verilen eitliklerde (.) iareti VE ilemini, (+) iareti ise VEYA ilemini ifade
etmektedir.
1. Temel zdelikler
a) A + 0 = A b) A + 1 = 1
f) A.1 = A
g) A.A = A
j) 0 + 0 = 0 k) 0 + 1 = 1
c) A + A = A
h) A. = 0
l) = A
18
d) A + = 1
) 0.0 = 0
e) A.0 = 0
i) 0.1 = 0
a)
+
U
-
+
U
-
A+0=A
e)
+
U
-
+
U
-
i) 0
0.0 = 0
0.1 = 0
j)
+
U
-
A+A=1
h)
+
U
-
A.A = A
+
U
-
+
U
-
+
U
-
A.1 = A
g) A
d)
A+A=A
+
U
-
A.0 = 0
)
f) A
c)
A+1=1
+
U
-
b)
0+0=0
A.A = 0
k)
+
U
-
0+1=1
ekil 2.1: Boolean zdeliklerinin elektrik devreleriyle gsterilmesi
2. Temel Kanunlar
a. Yer Deitirme Kanunu (Commutative Law)
I. A + B = B + A (ekil 2.2-a)
II. A.B = B.A (ekil 2.2-b)
Aklama: Boolean matematiinde ifadelerin yer al srasnn nemi yoktur.

b. Birleme Kanunu (Associative Law)
I. (A.B).C = A.(B.C) (ekil 2.2-c)
II. (A+B) + C = A + (B +C) (ekil 2.2-d)
Aklama: Ayn tip ilemlerin uygulan sras nemli deildir.

c. Dalm Kanunu (Distributive Law)
I. A.(B+C) = AB + AC (ekil 2.2-e)
II. A+(B.C) = (A +B).(A + C) (ekil 2.2-f)
Aklama: Parantezin dndaki deiken parantezin iindeki terimlere dalr.

d. Gereksizlik Kanunu (Redundance Law)
I. A + A.B = A (ekil 2.2-g)
III.
(ekil 2.2-)
II. A.(A+B) = A
(ekil 2.2-h)
IV. A.( +B) = A.B (ekil 2.2-i)
e. De Morgan Kanunu (De Morgan Law)

19
Y = A.(A.B + C) denklemini boolean kurallarn kullanarak sadeletiriniz.

zm: Y = A.(A.B + C) = A.A.B + A.C = A.B + A.C = A.(B + C)
Aklama: A.A = A'dr.
Y = .B + A + A.B denklemini boolean kurallarn kullanarak sadeletiriniz.
zm: Y = .B + A + A.B = (A + A.B) + .B = A + .B = A+B
Aklama: A + A.B = A ve A + .B = A + B'dir.
denklemini boolean kurallarn kullanarak sadeletiriniz.
= .
= .( + )
zm:
=
Aklama:
ve
=( +
)'dir.
denklemini boolean kurallarn kullanarak sadeletiriniz.

zm:
.
= (A + ).( +B) = A. + A.B +
= 0 + A.B + . + 0 = A.B + .
Aklama:
= A,
= B,
A. = 0,
. +
.B
.B = 0
Y = .B.C + B + A.C denklemini boolean kurallarn kullanarak sadeletiriniz.

zm: Y = .B.C + B + A.C = .B.(C + ) + A.C = .B.(1) + A.C = .B + A.C
Aklama: C + = 1
Sorular
1. a) A + A + 0 = ?
b) A + A + A = ?
2. a) A.1.1 = ?
b) A. .A = ?
3. Y =
4.
c) A + A +
=?
d) A.A.0 = ?
.B + A + A.B + A.B denklemini boolean kurallarn kullanarak sadeletiriniz.

eitliinin doruluunu doruluk izelgesi hazrlayarak ispatlaynz.
21
A. Giri
B. Boolean Matematiiyle lgili Temel Tanmlar
1. NOT (DEL, INVERT) lemi
2. AND (VE) lemi
3. OR (VEYA) lemi
C. Boolean zdelikleri ve Kanunlar
1. Temel zdelikler
2. Temel Kanunlar
a. Yer Deitirme Kanunu (Commutative Law)
b. Birleme Kanunu (Associative Law)
c. Dalm Kanunu (Distributive Law)
d. Gereksizlik Kanunu (Redundance Law)
e. De Morgan Kanunu (De Morgan Law)
D. Boolean Teoremlerinin Doruluk Tablosu karlarak spatlanmas

E. Boolean Kurallarn Kullanarak Lojik Denklemlerin Sadeletirilmesi
Sorular
Blm 3: Lojik (Mantk) Kaplar

A. Giri: Lojik kap entegreleri dijital devrelerin temelini olutururlar. Entegre (IC, integrated circuit, tmleik devre, yonga, chip) olarak retilen lojik kaplar (logic gates) eitli
elektronik devre elemanlarnn birletirilmesiyle ortaya kar.
Lojik kap entegreleri ikili saylarla ilem yapar. Lojik kap giriine uygulanan ikili say 0 volt
ve maksimum volt eklinde iki trdr.
rnein, +5 volt ile alan TTL serisi lojik kap entegrelerinde 0-0,8 volt aras gerilimler
entegre tarafndan 0 olarak alglanrken, 2-5 volt aras gerilimler l olarak alglanr.
B. Lojik Kap eitleri
g. ki girili AND lojik kap

entegresinin giri ularna
uygulanan elektrik
sinyallerine gre k
ucundaki sinyalin ekli
A
t (s)
t (s)
Y
t2
t3
t4
t (s)
e. ki girili AND lojik

kap entegresinin i yaps
(TTL serisi)
i. ki girili AND lojik kap

deney balant emas
h. girili AND lojik

kapsnn sembol
A
B
C
+5 V
. ki girili AND lojik

kaplaryla girili
AND lojik kapsnn
elde edilmesi
A
B
f. ki girili AND lojik

kapsnn Alman (DIN)
standardna gre sembol
1/4 7408
B
L1
L2
L3
220W
d. ki girili AND lojik

kapsnn elektrik devresi
t1
Y = A.B
220W
A
B
c. ki girili AND
lojik kapsnn
doruluk izelgesi
(truth table)
b. ki girili AND lojik

kapsnn boolean denklemi
(matematiksel ifadesi)
220W
1. AND (VE) Lojik Kaps

a. ki girili AND lojik
kapsnn sembol (ANSI*
normu)
Not: Deneyi yaparken 5 voltluk DC

besleme kaynann (+) ucunu 7408
entegresinin 14 numaral ayana, (-)
ucunu ise 7 numaral ayana
balaynz.
*ANSI: American National Standards Institute (Amerikan Ulusal Standartlar Enstits)

22
c. ki girili OR lojik
kapsnn doruluk
izelgesi
f. ki girili OR lojik
kapsnn Alman (DIN)
e. ki girili OR lojik kap

entegresinin i yaps
(TTL serisi)
d. ki girili OR lojik
+UCC
ase (-)
g. ki girili OR lojik kap

uygulanan elektrik
sinyallerine gre k
i. Drt girili OR lojik

(CMOS serisi)
+UCC
h. girili OR lojik
kapsnn sembol
j. girili OR lojik
kapsnn doruluk
izelgesi
. ki girili OR lojik
kaplaryla girili OR
lojik kapsnn elde
edilmesi
k. ki girili OR lojik kap

deney balant emas
NC

balaynz.
NC ase (-)
NC: Bo u
23
b. NOT (DEL) lojik kapsnn boolean denklemi

3. NOT (DEL)
Lojik Kaps
a. NOT lojik
kapsnn sembol
A
c. NOT lojik
kapsnn doruluk
izelgesi
Y=
d. NOT lojik kapsnn

elektrik devresi
f. NOT lojik kapsnn

Alman (DIN) standardna
gre sembol
e. NOT lojik kap

entegresinin i yaps
TTL serisi entegre
+UCC
U= 5 V
R 220 W
+
-
IC 7404
ase (-)
h. NOT lojik kap

entegresinin i yaps
(CMOS serisi)
NC
13
IC 4049
t (s)
t2
t3
t4
+UCC
4. NAND (VEDEL)
Lojik Kaps
a. ki girili NAND lojik
kapsnn sembol
A
B
ase (-)
b. ki girili NAND lojik

Not: Deneyi yaparken 5 voltluk

DC besleme kaynann (+)
ucunu 7408 entegresinin 14
numaral ayana, (-) ucunu ise 7
numaral ayana balaynz.
c. ki girili NAND
lojik kapsnn
doruluk izelgesi
B L
TTL serisi entegre
+UCC
IC 7400
f. ki girili NAND lojik

kapsnn Alman (DIN)
e. ki girili NAND lojik

R 220 W
U= 5 V
L2
d. ki girili NAND
lojik kapsnn elektrik
devresi
+
-
L1
220W
220W
14
t (s)
t1
1/6 7404
+5 V A
NC
. NOT lojik kap deney

balant emas
CMOS serisi entegre
g. NOT lojik kap

uygulanan elektrik
sinyallerine gre k
ase (-)
24
A
B
&
NC
t (s)
Y
t (s)
t2
t3

besleme kaynann (+) ucunu
7404 entegresinin 14 numaral
ayana, (-) ucunu ise 7 numaral
ayana balaynz.
ase (-)
t4
5. NOR (VEYADEL) b. ki girili NOR lojik

Lojik Kaps
a. ki girili NOR lojik
kapsnn sembol
A
B
c. ki girili NOR
lojik kapsnn
doruluk izelgesi
f. ki girili NOR lojik

kapsnn Alman (DIN)
e. ki girili NOR lojik

d. ki girili NOR lojik

TTL serisi entegre
+UCC
U= 5 V
R 220 W
+
-
L3
L2
220W
L1
220W
IC 4011
t (s)
CMOS serisi entegre
1/4 7400
+5 V
+UCC
t1
k. ki girili NAND lojik

kap deney balant emas
j. ki girili NAND lojik

(CMOS serisi)
220W
i. ki girili NAND lojik

kap entegresinin giri
ularna uygulanan elektrik
sinyallerine gre k
IC 7402
A
Y
B
ase (-)
t1
t2
t3
ase (-)
t4
25
L1
L2
L3
220W
IC 4025
t (s)
t (s)
+UCC
B
Y
1/4 7402
220W
t (s)
k. ki girili NOR lojik kap

deney balant emas
220W
j. girili NOR lojik

(CMOS serisi)
+5 V
CMOS serisi entegre
i. ki girili NOR lojik kap

uygulanan elektrik
sinyallerine gre k

ayana balaynz.
6. EX-OR (ZELVEYA)
Lojik Kaps
a. EX-OR lojik
kapsnn sembol
A
B
b. EX-OR
lojik kapsnn
boolean denklemi
c. EX-OR lojik
kapsnn doruluk
izelgesi
Y=A+B
Y = A.B + A.B
f. EX-OR lojik kapsnn

gre sembol
e. EX-OR lojik kap

entegresinin i yaps
d. EX-OR lojik kapsnn

elektrik devresi
+UCC
U= 5 V
B
1 R
L
IC 7486
=1
TTL serisi
entegre
0
220W
220W
ase (-)
. EX-OR lojik kap deney

balant emas
+5 V
+UCC
t (s)
t1 t2 t3 t
4
t5
t6
B
K1
K2
L2
L3
j. EX-OR lojik kapsnn NOT, AND ve OR

kap entegreleriyle yaplmas
K1
K1
K2
K2
L1

balaynz.
ase (-)
i. EX-OR lojik kapsnn

rleli elektrik devresi
220W
IC 4070
t (s)
CMOS serisi
entegre
t (s)
220W
1
0
U= 5 V
1
0
1/4 7486
220W
h. EX-OR lojik kap

entegresinin i yaps
(CMOS serisi)
220W
g. EX-OR lojik kap

uygulanan elektrik
sinyallerine gre k
A.B
Y = A.B + A.B
26
A.B
7. EX-NOR
(ZELVEYADEL)
Lojik Kaps
a. EX-NOR lojik
kapsnn sembol
A
B
c. EX-NOR lojik
kapsnn doruluk
izelgesi
b. EX-NOR
lojik kapsnn
boolean denklemi
Y=A+B
Y = A.B . A.B
f. EX-NOR lojik kapsnn

gre sembol
e. EX-NOR lojik kap

entegresinin i yaps
d. EX-NOR lojik kapsnn elektrik devresi
+UCC
220W
IC 74266
TTL serisi
entegre
U= 5 V
ase (-)
0
1
0
A
B
IC 4077
Y
t5
t6
i. EX-NOR lojik kapsnn rleli elektrik devresi
B
K1
K2
K1
K2
K2
L2
L3
j. EX-NOR lojik kapsnn NOT, AND ve

OR kap entegreleriyle yaplmas
K1
220W
U= 5 V
L1

ase (-) 74266 entegresinin 14 numaral
ayana balaynz.
t (s)
t1 t2 t3 t
4
t (s)
t (s)
220W
+UCC
1/4 74266
220W
+5 V
TTL serisi
entegre
. EX-NOR lojik kap deney

balant emas
h. EX-NOR lojik kap

entegresinin i yaps
(CMOS serisi)
220W
g. EX-NOR lojik kap

uygulanan elektrik
sinyallerine gre k
A
B
Y = A.B . A.B
R
Y
27
8. TAMPON (BUFER) Lojik Kaps: TAMPON kapsnn bir giri ve bir k ucu
vardr. Aslnda BUFER kaps kap snfnda deerlendirilmez. Bu eleman katlar ve kaplar
arasnda empedans uygunluu salar. Empedans uygunsuzluu nedeniyle ortaya kan kayplar
nler. Bir devre katnn k empedans dier katn giri empedansna eit olmazsa katlar arasnda
maksimum (azam) enerji transferi gereklemez.
c. TAMPON lojik
kapsnn doruluk
izelgesi
b. TAMPON
lojik kapsnn
boolean denklemi
a. TAMPON lojik
kapsnn sembol
Y=A
d. TAMPON lojik kapsnn elektrik devresi
e. TAMPON lojik kap

entegresinin i yaps
f. TAMPON lojik kap

deney balant emas
+5 V
+UCC
1/6 7407
IC 7407
ase (-)
g. TAMPON lojik kap

uygulanan elektrik
sinyallerine gre k
h. TAMPON lojik kap

entegresinin i yaps
(CMOS serisi)
+UCC
L1
L2
220W
220W
U= 5 V
220W
+
-
TTL serisi
entegre

ayana balaynz.
. TAMPON lojik
kapsnn AND kap
entegresinden yaplmas
NC
A
t (s)
Y
t (s)
t1
t2
t3
t4
CMOS serisi
entegre
A
IC 4010
ase (-)
NC
28
9. DURUMLU TAMPON (THREE STATE BUFFER) Lojik Kaps: Bir

lojik (mantk) devresinde eitli birimlere veri (data) gnderilmesinde ve bu birimlerden gelen
verilerin iletilmesinde ortak hatlar ya da ortak yol kullanlmasnda nemli grevler yapan kapdr.
DURUMLU TAMPON kaplar, tersleyen (inverting) ve terslemeyen olmak zere iki
grupta incelenir.
yetki
(enable)
giri
giri
A
yetki
E
yetki
(enable)
k (Y)
k girilerden
kopmu durumda
1
0
giri
giri
A
yetki
E
1
1
0
0
k (Y)
k girilerden
kopmu durumda
1
0
(b)
(a)
1. Tersleyen DURUMLU TAMPON Kaps: Yukarda verilen iki doruluk
izelgesine baktmzda, a'da "yetki" girii 0 iken tampon kapsnn k yksek empedansl
hle gelmektedir. Yetki girii 1 olduunda ise giri bilgisi ktan terslenerek alnmaktadr.
b'de "yetki" girii 1 iken tampon kapsnn k yksek empedansl hle gelmektedir. Yetki
girii 0 olduunda ise giri bilgisi ktan terslenerek alnmaktadr.
yetki
(enable)
giri
giri
A
yetki
E
yetki
(enable)
k (Y)
k girilerden
kopmu durumda
0
1
giri
giri
A
yetki
E
1
1
0
0
k (Y)
k girilerden
kopmu durumda
0
1
(b)
(a)
14
13
12
11
10
TTL serisi
entegre
baktmzda, a'da "yetki" girii 0 iken tampon

kapsnn k yksek empedansl hle gelmektedir.
Yetki girii 1 olduunda ise giri bilgisi ktan aynen
alnmaktadr.
b'de "yetki" girii 1 iken DURUMLU TAMPON
kapsnn k yksek empedansl hle gelmektedir.
Yetki girii 0 olduunda ise giri bilgisi ktan aynen
alnmaktadr.
+UCC
IC 74125
2. Terslemeyen DURUMLU TAMPON

Kaps: Yukarda verilen iki doruluk tablosuna
ase (-)
74125 kodlu DURUMLU TAMPON lojik kap entegresinin i yaps
DURUMLU TAMPON kaplar zellikle

mikroilemcilerde, ilemci, bellek ve kontrol devresi arasndaki veri iletiimini salayan veri
yolu (data bus) sistemlerinde ok kullanlr.
29
DURUMLU TAMPON Kap

Deneyi: Aada verilen 74365 kodlu
durumlu tampon lojik kap entegresinde iki
kontrol ucu vardr. Bu elemann 1 ve 15
numaral ularna
ayn anda lojik
1 uygulandnda klar ak devre (yksek
empedans) zellii gsterir.
74365 adl DURUMLU TAMPON
kapsnn alabilmesi iin
kontrol ularna lojik 0 uygulamak gerekir.
Bu yapld zaman k giriin ayns olur.
OE1
IC 74365
OE2
220W
b. DURUMLU TAMPON
lojik kap deney balant emas
+U cc
IC 74365
Notlar
Z: k girilerden
kopmu durumda
X
ase
a. 74365 DURUMLU TAMPON lojik

kap entegresinin ayaklarnn dizilii
X: 0 ya da 1
c. DURUMLU TAMPON lojik

kap deneyinin doruluk tablosu
Sorular
1. ki girili AND (VE) kapsnn, semboln, boolean denklemini, doruluk izelgesini ve
elektrik devre edeerini yaznz.
2. ki girili OR kapsnn deney devresini iziniz.
3. EX-OR lojik kapsnn, semboln, boolean denklemini, doruluk izelgesini yaznz.
4. Y = A.B + A.C.(A.B.C) + B.C eklindeki eitliin lojik devre karln iziniz.
5. ki girili NAND (VEDEL) kapsnn elektrik devresini izerek doruluk izelgesini
karnz.
30
Blm 4: Lojik Devrelerin Tasarm

A. Giri: Lojik kaplar birbirine balanarak eitli dijital devreler yaplabilir. Bu blmde
lojik devre dizayn (tasarm) zerinde durulacaktr.
B. Lojik Kaplarla Yaplan eitli Dijital Devreler

Y1 = C.D
A
B
C
D
220W
1. ki girili AND
kap entegreleri
kullanlarak drt
girili AND
kapsnn yaplmas
Y2 =
C.D
a. Lojik devre
b. Doruluk izelgesi
2. ki girili OR ve NOT
kaps kullanlarak NOR
kapsnn yaplmas
b. Doruluk
izelgesi
a. Lojik devre
3. ki girili NOR kaplar

kullanlarak girili NOR
kapsnn yaplmas
A
B
C
b. Doruluk izelgesi
a. Lojik devre
4. ki girili OR kaplar
kullanlarak drt girili OR
kapsnn yaplmas
5. NAND ve NOT kaplar

kullanlarak AND kapsnn yaplmas
Y
Y
a. Lojik devre
a. Lojik devre
31
b. Doruluk izelgesi
C. Boolean fadelerinden Yararlanarak Lojik Devrelerin izilmesi

rnek: Y = A + B.C denkleminin
lojik kapl devresini iziniz.
rnek: Y = [(A + B).C] + D

denkleminin lojik kapl devresini iziniz.
zm:
zm:
rnek: Y = (A.B) + C + ( . ) denkleminin

zm:
rnek:
zm:
rnek: Y = A.B + .C
zm:
rnek:
rnek: Y = A. denkleminin lojik kapl

devresini iziniz.
zm:
rnek:
denkleminin
zm:
zm:
32
Y = A. + . .C+ .B.
Y = [(B+ )+ .B].C
zm:
zm:
Y = .(C+ )+ .C denkleminin
Y = +C. +A.
zm:
zm:
C
B
Y = + . denkleminin lojik
kapl devresini iziniz.
Y = +(A+B)
zm:
A
B
zm:
A
Y = .A. denkleminin lojik

kapl devresini iziniz.
Y = (A+C).( +( .B)
zm:
zm:
A
B
C
A
C
A
C
33
D. Lojik Devrelerden Yararlanarak Boolean fadelerin Yazlmas

Verilen lojik devrenin boolean
ifadesini yaznz.

ifadesini yaznz.
B
Y
zm: Y = [(A +B).C] + (D)
zm: Y = A.B + B.C

ifadesini yaznz.

ifadesini yaznz.
A
B
D
E
zm: Y = B.C + B.C + A
zm: Y = (A+B).(C+D).E

ifadesini yaznz.

ifadesini yaznz.
A
B
Y
Y
C
zm: Y = (A+B) + (A+B).C
zm: Y = [(A.B).B] . [(A.C).C]

ifadesini yaznz.

ifadesini yaznz.
A
A
B
C
zm: Y = [(A+B)+(B+C)] + (C+D)
zm: Y = (A.B)+( . )+B. +B.A

34
E. Lojik Kaplarn Sembollerinin Basit Olarak izilmesi
Karmak yapl lojik devrelerde NOT kapsnn sembol daire eklinde ifade edilebilir.
Verilen lojik devrede bulunan NOT
kapsn basit olarak iziniz.
zm:
Verilen lojik devrede bulunan NOT

kapsn basit olarak iziniz.
zm:
A
Y =A.B
Y =A.B
Y =A+B
Y=A+B
F. Lojik Kapl Devrelerin Boolean Teoremleriyle Sadeletirilmesi
Dijital devrelerin en az eleman kullanlarak yaplmas istenir. Lojik kaplarla yaplan tasarmlar
boolean teoremleri kullanlarak sadeletirilebilir.
Y = A. .C+ .B.C+B. +ABC
a. Lojik ifadenin sadelememi devresini
iziniz.
b. Lojik ifadeyi boolean teoremlerinden
yararlanarak sadeletiriniz.
c. Sadelemi ifadenin lojik devresini iziniz.
zm:
A
a.
B
C
A
B
C
Y = ( +A.B.C).(A+ )
iziniz.
zm:
a.
A
B
C
Y
A
B
C
b. Y = ( +A.B.C).(A+ )
= .A+ . +A.A.B.C+A.B.C.
= 0+ . +A.B.C+0
= . +A.B.C
b. Y = A. .C+ .B.C+B. +ABC+ABC

Denkleme A.B.C ilave edersek deerlerde
deime olmaz.
= (A+ ).(B.C)+( +B).(A.C)+B.

= B.C+AC+B.
= A.C+B.(C+ ) = A.C + B
c.
A
C
c.
A
B
C
Y
A
C
35
Y = (A. ).(B+ ).
iziniz.
zm:
a.
A
Y = ( +A.B.C).(A+ )
iziniz.
zm:
a.
A
B
Y
B
C
C
A
C
A
b. Y = ( +A.B.C).(A+ )
= .A+ . +A.A.B.C+A.B.C.
= 0+ . +A.B.C+0
= . +A.B.C
b. Y = (A. ).(B+ ). = ( + ).(B+ ).

= ( +C).(B+ ). = ( +C).(B. + . )
= ( +C). . = . . + .C.
= . .
c.
A
B
C
c.
A
C
Y = A+A. .C+A.B.C+B.C+ .
iziniz.
zm:
c.
a. A
Y = A.( + )
iziniz.
zm:
a.
A
C
B
C
b. Y = A.( + ) = A. +A.C = 0+A.C = A.C

c.
A
C
A
B
C
A
B
b. Y = A+A. .C+A.B.C+B.C+ .
= A+A.C(B+ )+B.C+ .
= A+A.C+B.C+ .
= A.(1+C)+B.C+ .
=A+B.C+ .
36
G. Lojik Kaplarn ve Devrelerin NAND Kapsndan Elde Edilmesi
Bileimsel (kombinasyonel) lojik devreler yaplrken sadece NAND kapsn kullanmak yeterli
olmaktadr. Her kapy gerekletirmede kullanlabilen NAND kapsna bu nedenle "niversal
kap" ad da verilmektedir.
1. NAND Kapsndan NOT Elde Edilmesi
A
2. NAND Kapsndan BUFER Elde Edilmesi
3. NAND Kapsndan OR Elde Edilmesi
Y=A.B = A+B
4. NAND Kapsndan NOR Elde Edilmesi
Y=A.B = A+B
H. Lojik Kaplarn ve Devrelerin NOR Kapsndan Elde Edilmesi

NOR kaplar kullanlarak dier kap ve devrelerin retilmesi mmkndr.
2. NOR Kapsndan OR Elde Edilmesi
1. NOR Kapsndan NOT Elde Edilmesi

Y
A
B
Y = A+B
3. NOR Kapsndan AND Elde Edilmesi

A
Y = A.B
B
Y = A+B = A.B = A.B
Sorular
1. Y = [(A + B).
] + D eklindeki boolean ifadesinin lojik devresini iziniz.
2. Y = A+A. .C+A+ . eklindeki boolean ifadesinin lojik devresini iziniz.

3. ki girili OR kaplar kullanarak drt girili OR kaps iziniz.
4. NAND kaplar kullanarak iki girili AND kaps oluturunuz.
37
Blm 5: Lojik Kap Entegrelerinin

Snflandrlmas ve Teknik zellikleri
A. Giri: Bu blmde, dijital elektronik devrelerin kurulmasnda kullanlan lojik kap
entegrelerinin zellikleri, alma ekilleri, kullanm kurallar vb. hakknda bilgi verilecektir.
1. Entegre Trleri
Uygulamada kullanlan entegreler iki ana grupta toplanr.
a. Lineer Entegreler
Srekli sinyallerle alan bu elemanlar, ykselte, op-amp gibi elektronik fonksiyonlar
(ilevleri) gerekletirirler.
b. Dijital Entegreler
Lojik kaplar ieren elemanlardr. Bunlar, sayma, karlatrma, toplama, karma, arpma,
karar verme, veri saklama vb. gibi ilemleri yaparlar.
2. Dijital Entegre eitleri
a. Kk Boy Entegreler (SSI, Small Scale Integration)
12 adetten az kap ieren entegrelerdir.
b. Orta Boy Entegreler (MSI, Medium Scale Integration)
12-100 adet aras kap ieren entegrelerdir.
c. Byk Boy Entegreler (LSI, Large Scale Integration)
100-1000 adet aras kap ieren entegrelerdir.
d. ok Byk Boy Entegreler (VLSI, Very Large Scale Integration)
1000 adetten fazla kap ieren entegrelerdir.
B. Lojik Kap Entegrelerinin Yapld Malzemeye Gre Snflandrlmas
1. RDL (Resistor-Diode Logic, Diren-Diyod Lojik)
Diyod ve diren kullanlarak yaplm entegre trdr.
a. RDL AND (VE) Kapsnn Yaps
ekil 5.1'de grld gibi A ve B girileri 1 olduunda led yanar. Yani k 1 olur.
b. RDL OR (VEYA) Kapsnn Yaps
ekil 5.2'de grld gibi A ve B girilerinden herhangi birisi 1 olduunda led yanar. Yani
k 1 olur.
Not: RDL serisi entegreler uygulama alanndan kalkmtr.
ekil 5.2: RDL serisi OR

kaps ve doruluk izelgesi
ekil 5.1: RDL serisi AND

38
R1
R3
NPN
10 k
10 k
NPN
R2
NPN
ekil 5.4: RTL serisi NOR

UCC=3-3,6 V +
R3
R1
10 k
A
NPN
10 k
R2
10 k
10 k
NPN
ekil 5.5: RTL serisi AND

10 k
R2
NPN
10 k
R2
UCC=3-3,6 V
+
100W
R3
100W
UCC=3-3,6 V
NPN
R2
ekil 5.3: RTL serisi OR kaps

ve doruluk izelgesi
R1
R1
100W
UCC=3-3,6 V
100W
100W
UCC=3-3,6 V +
R3
10 k
R1
NPN
NPN
ekil 5.6: RTL serisi NAND

ekil 5.7: RTL serisi NOT

2. RTL (Resistor-Transistor Logic, Diren-Transistr Lojik)

Diren ve transistr kullanlarak yaplm entegre trdr.
Bu tip entegreler, 3-3,6 volt gerilimle alr. Kodlanmas 700 ve 900'l saylarla balar.
700 ile kodlanm RTL entegreler 0 ile 70 C arasnda alabilir. 900'le kodlanm RTL
entegreler ise -55 C ile +120 C aras scaklklarda alabilir. rnein 703, 0 C ile 70 C
arasnda alabilen 3 girili bir OR (VEYA) kap entegresidir. 903 ise, -55 C ile +120 C
aras scaklklarda alabilen 3 girili bir OR (VEYA) kap entegresidir.
Yukarda verilen 5 ekilde, OR, NOR, AND, NAND ve NOT lojik kaplarnn diren ve
transistr kullanlarak yaplm emalar ve doruluk izelgeleri grlmektedir.
Not: RTL serisi entegreler uygulama alanndan kalkmtr.
3. DTL (Diode - Transistor Logic, Diyod - Transistr Lojik)
DTL tipi lojik entegreler, 830 ve 930 saylaryla kodlanmtr. 830 ile kodlanm DTL
entegreler 0 ile 70 C arasnda, 930'la kodlanm DTL entegreler ise -55 C ile +120 C aras
scaklklarda alabilir.
ekil 5.8'de DTL serisi NAND kaps verilmitir. Not: DTL serisi entegreler uygulama
alanndan kalkmtr.
39
D1
10 k
R1
220W
+ UCC=5 V
NPN
D3
5k
A
B
R2
R3
D2
ekil 5.8: DTL serisi NAND kaps ve doruluk izelgesi
4. HTL (High Threshold Logic, Yksek Eikli Lojik, Yksek Grlt Baklna
Sahip Lojik)
HTL serisi entegreler basit olarak DTL NAND kap devresinde D3 diyodu yerine zener diyod
balanarak elde edilir. HTL grubu entegrelerin alma gerilimi 15 V tur. Bu elemanlar 660
saysyla kodlanmtr.
Endstride eitli elektromekanik
+15V
(kontaktr, rle vb.) aygtlarn kontrol
R1
devrelerinde kullanlacak mantk
devrelerinin, ortamda mevcut elektriksel
R3
R2
D1
T1
grltden (manyetik alan) en az
A
Y
etkilenmeleri iin, grlt emniyet
6,9 V
T
paylarnn byk olmas gerekir. Bu
2
B
zener
D2
uygulama iin gelitirilmi olan entegre
diyod
R4
grubu HTL ailesidir.
ekil 5.9'da HTL teknolojisijle
ekil 5.9: HTL teknolojisiyle yaplm NAND kaps
retilmi NAND kaps grlmektedir.
5. TTL (Transistor-Transistor Logic, Transistr-Transistr Lojik)

Gnmzde en yaygn olarak kullanlan dijital entegre grubudur. TTL ailesinin besleme
gerilimi + 5 V tur. 0,25 V luk gerilim deiimi almay olumsuz etkilemez.
TTL serisi entegrelerin giriine uygulanan gerilim 0 ile 0,8 V arasnda olduunda kap girii
bu deeri 0 olarak alglar. Kapnn giriine gelen gerilimin deeri 2 ile 5 V aras bir deerde ise
entegre bunu 1 olarak alglar.
TTL ailesi endstriyel ve asker amal olmak zere iki modelde retilir. Endstriyel amal
TTL kaplar 74xx ile, asker amal TTL kaplar ise 54xx ile kodlanmtr.
74xx serisi TTL entegreler 0 ile 70C arasnda alabilirken, 54xx serisi TTL entegreler
-55 C ile +125 C aras scaklklarda alabilir.
TTL Ailesi 7 Alt Gruba Ayrlmaktadr
I. Standart TTL,
II. Dk gl TTL,
III. Yksek gl TTL,
IV. Schottky (otki) TTL,
V. Dk gl schottky TTL,
VI. leri (gelitirilmi) schottky TTL,
VII. Dk gl gelitirilmi schottky TTL
Not: TTL ailesi, entegre parametreleri aklandktan sonra geni olarak anlatlacaktr.
40
6. ECL (Emitter-Coupled Logic, Emiter Kuplajl Lojik)

ECL ailesi ok yksek hz istenen dijital devrelerde kullanlr. ECL ailesi hzldr ancak g
harcamalar ve grlt
bakl bakmndan
UCC2 = ase
UCC1
dier ailelere oranlara en
kt olan entegre
grubudur.
907 W
245 W
ECL grubu
220 W
entegrelerin bir dier
OR
zellii ise OR ve NOR
fonksiyonlarn ayn anda
NOR
D1
gerekletirebilmesidir.
Yani bu tip kap
D2
entegrelerinde iki k
4,98 k
ucu bulunur. (ekil
4,7 k
50 k
6,1 k
50 k
50 k
50 k
5.10'da OR ve NOR
k veren kapnn ECL
UEE = -5,2 V
devresi ve sembol
verilmitir.) ECL serisi
NOR
entegrelerin retimi 1962
OR
ylndan balamtr. O
ekil 5.10: ECL serisi OR, NOR kaps
zamandan bu yana ECL
entegre yapmnda eitli
gelimeler olmu ve bu gelimeler sonucunda 4 ana ECL alt grubu ortaya kmtr.
ECL ailesinin alt gruplar unlardr:
a. 8 Nanosaniye (ns) ECL Alt Grubu
MECL I olarak da bilinir. 300 ve 350'li saylarla kodlanmlardr. Bu alt gruptaki devreler
kap bana 8 ns gecikmeye ve 30 MHz hza sahiptirler. Kap bana harcanan g 35 miliwatt
dolayndadr.
b. 4 Nanosaniye ECL Alt Grubu
Bu alt grubun dier bir ad da MECL II'dir. Bu seri, MECL I'in gelitirilmiidir. Bu alt
gruptaki devreler kap bana 4 ns gecikmeye, 75 MHz hza ve 22 mW g harcamasna
sahiptirler. 1000 ve 1200'l saylarla kodlanmlardr.
c. 2 Nanosaniye ECL Alt Grubu
Bu alt gruptaki devreler, kap bana 2 ns gecikmeye, 125 MHz hza sahiptirler. Kap bana
harcanan g 25 mW tr. Bu grubun bir dier adlandrl da ECL 10.000 eklindedir. ECL alt
gruplar iinde en yaygn olarak bu grup kullanlr. 2 nanosaniyelik ECL grubu entegreler 10000'li
saylarla kodlanmtr.
d. 1 Nanosaniye ECL Alt Grubu
MECL III olarak da bilinir. Alt gruplar iinde en ok g harcamas olan kap ailesidir. Buna
karlk kap bana gecikme 1 ns, hz, 400 MHz dir.
7. MOS (Complementary Metal Oxide Semiconductor Logic, Tamamlamal Metal

Oksit Yar letken Lojik)
Bu grup, 1970'li yllarn banda bulunmutur. Yapm teknii asndan dier gruplardan
41
farkldr. CMOS grubu iin MOS yapm

teknii kullanlmtr.
MOS, alan etkili transistr (FET)
retiminde kullanlan bir teknolojidir.
FET'ler G ularna uygulanan gerilime
gre D-S ular arasndaki kanal
daraltp genileterek akm kontrol
yaparlar. (ekil 5.11'de FET'in yaps
verilmitir.)
MOS teknolojisiyle retilmi
entegreler dierlerine gre daha az yer
kaplamaktadr.
MOSFET transistrler ekil 5.12 ve
5.13'te grld gibi, azaltan ve
oaltan kanall olmak zere iki tipte
yaplrlar. Bu elemanlarda G ucu
silisyum oksit ve silisyum nitrat adl iki
ince tabakayla yar iletkenden
yaltlmtr. Bu sayede G ucu hi akm
ekmez Yani bu elemanlar 'gerilim'
kontrolldr.
CMOS tipi entegrelerin retimi TTL
entegrelerinin retiminden daha basittir.
Ayrca bu serideki entegreler TTL'den
daha ucuzdur.
a. MOSFET'li Lojik Kap
rnekleri
I. MOSFET'li NOT (DEL)
Kaps
A giriine 0 uygulandnda N
kanall MOSFET kesimde, P kanall
MOSFET ise iletimde olacandan
kta 1 grlr. A girii 1 olduunda
ise, bu kez, P kanall MOSFET
kesimde, N kanall MOSFET iletimde
olacandan k '0' olur. ekil 5.14'e
baknz.
S
S
ekil 5.11: FET'lerin yar iletken yaps

D
P tipi taban
ekil 5.12: Azaltan kanall MOSFET'lerin yaps
S metal
silisyum oksit
silisyum nitrat
P tipi taban
ekil 5.13: oaltan kanall MOSFET'lerin yaps
+UDD
II. MOSFET'li NAND

(VEDEL) Kaps
A ve B girii 0 olduunda T1 ve
T2 MOSFET'leri iletime geer ve Y
k 1 olur.
A ve B girii 1 olduunda T3 ve
T4 MOSFET'leri iletime geer ve Y
k 0 olur. ekil 5.15'e baknz.
+3-18V
S
D
P
kanall
MOSFET
Y
D
S
N
kanall
MOSFET
ekil 5.14: MOS-FET'li NOT kaps

42
+UDD
+3-18V
T1
P
kanall
MOSFET
T2
P
kanall
MOSFET
T1
P
kanall
MOSFET
N
kanall
MOSFET
T3
T4
N
kanall
MOSFET
+UDD +3-18V
P
kanall
MOSFET
T2
Y
N
kanall
MOSFET
N
kanall
MOSFET
T3
T4
ekil 5.16: MOSFET'li NOR kaps

ve doruluk izelgesi
ekil 5.15: MOSFET'li NAND kaps

ve doruluk izelgesi
III. MOSFET'li NOR (VEYADEL) Kaps

A ve B girii 0 olduunda T1 ve T2 MOSFET'leri iletime geer ve Y k 1 olur.
A ve B girii 1 olduunda T3 ve T4 MOSFET'leri iletime geer ve Y k 0 olur. (ekil
5.16'ya baknz.)
b. CMOS Serisi Entegrelerin Baz zellikleri

I. G harcamas ok dktr. Bu deer, kap bana 0,01 mW dzeyindedir.
II. Besleme gerilimi olduka esnektir. 3 V ile 15 V arasnda bir deer seilebilir. Bu gerilim
deerleri CD40xxA ve CD40xxB tipi CMOS entegreler iin 3-18 V arasnda olabilir. CMOS
serisinde besleme gerilimiyle devrenin alma hz arasnda doru orant vardr.
III. Grlt emniyet pay olduka yksektir. Bu zelliiyle HTL grubundan sonra en yksek
grlt bakl zellii tar.
IV. Yksek frekanslarda almas iyi deildir. Bu nedenle 5 MHz den yksek frekanslarda
altrlmaz.
V. Gecikmesi (propogation delay) fazladr. Yksek besleme geriliminde dah gecikme 50 ns
dolayndadr.
VI. Giri gerilimi UDD (besleme) gerilimini amamaldr. (4049 ve 4050 entegreleri hari.)
VII. CMOS ve TTL serisi entegrelerde kullanlmayan girilerin tm (+) ya da (-) beslemeye
balanmaldr. Bu balantlar yaplmad zaman entegrenin almas kararszlamakta ve
elemann ektii akm artmaktadr.
VIII. Besleme yokken entegrenin giriine sinyal (akm) uygulanmamaldr.
IX. CMOS entegreleri FET ve MOSFET'lerle yapldndan giri empedenslar yksektir.
Elle dokunulduunda, statik elektrik dearj (boalmas) olur.
X. Karakteristik deerler UDD gerilimine baldr. Besleme gerilimi arttka g kayb
artmakta, propagasyon (yaylm) gecikmesi azalmaktadr.
c. MOS ve CMOS Entegreler Kullanlrken Alnmas Gereken nlemler
MOS ve CMOS elemanlar elektrostatik yklere kar ok hassastr. Bu nedenle insan
bedeninde toplanan elektrostatik ykler bu elemanlar bozabilir. Ayrca, bunlarn giri direnleri
ok yksek olduundan statik elektrik, giri katn bozabilmektedir. retim annda statik elektrie
kar koruyucu devreler eklenmise de ou zaman bu yeterli olmamaktadr.
CMOS elemanlar antistatik kaplarda saklanmal ve tanmaldr. CMOS elemanlar plastik
snger, kpk ya da plastik raylar ierisinde korunmaldr.
43
Bir devrede kullanlmad ya da iletken kpkte saklanmad zaman, ayaklar aada

olacak biimde alminyum levha zerine konulmaldr.
Lehimlemede kullanlan havya ve el aletleri toprakl olmaldr.
CMOS elemanlar topraklanm masaya konulmaldr. Devreyi kuran kii bedenini
topraklamaldr. (Ayak ve kol bilei topraa balanmaldr.)
Naylon ya da dier statik elektrik reten maddeler CMOS ile temas ettirilmemelidir.
Fra ve sprey ile temizlik yaplmamaldr.
Devrede elektrik varken skp takma yaplmamaldr.
+5V
CMOS
ekil 5.17: CMOS kap

entegresinin TTL kap
entegresine balan
+5V
8. I 2L (Integrated Injection Logic, Entegre

Enjeksiyonlu Lojik)
En son bulunan lojik kap ailesidir. Daha ok byk
lekli (LSI) entegrelerde kullanlr. Baz kk farklar
olmasna ramen alma ilkesi RTL ailesine ok benzer.
TTL
ekil 5.18: TTL kap

entegresinin CMOS kap
entegresine balan
+
VBB = 1,5 V
T1
giri
T2
ekil 5.19: I2L ailesinin yapsnn

basit olarak gsterilmesi
C. Entegrelerde Kullanlan Baz Ksaltmalarn Anlamlar

C: CMOS
L (low power TTL logic): TTL'nin alt ailesi
S (schottky TTL logic): TTL'nin alt ailesi
44
CMOS
klar
I2L Ailesininin RTL'den Farkl Ynleri

I. Kolektr direnci yerine PNP transistr kullanlmtr.
II. Beyz ucunda diren yoktur.
III. ok kolektrl transistrler kullanlmtr.
ekil 5.19'da I2L ailesinde kaplarn yapl basit olarak
gsterilmitir. Devrede 1,5 V luk besleme gerilimine bal
T1 transistr beyz devresini oluturur. T2 transistr
klar iin birden ok kolektre sahiptir.
I2L ailesi ile kompleks (karmak) dijital fonksiyonlar
iin bir yonga (chip) zerine daha ok devre yerletirilmesi
mmkndr.
TTL
2.2 k
d. CMOS Entegrelerle lgili Ek Bilgiler

CMOS serisi dijital entegreler 40xx'li ve 74Cxx (54Cxx)'li
saylarla kodlanr. 74Cxx (54Cxx)'li CMOS entegreler National firmas tarafndan gelitirilmi olup 74xx (54xx)'li TTL
entegrelerle birlikte kullanlmak zere retilmitir. 40xx'li ve
74Cxx'li CMOS devreler arasndaki fark, 74Cxx'li
entegrelerin kna k kapasitesini (fan out) artrc
transistr konulmu olmasdr. Bu nedenle 74Cxx'li entegreler
40xx'li entegrelerden daha fazla g harcarlar.
Hem TTL ve hem de CMOS dijital entegreler ok yaygn
olarak kullanldklarndan, bazen bu iki entegrenin birbirini
srmesi (tetiklemesi) gerekebilir. Bu durumda iki entegre
grubunu birbirine balamak iin ekil 5.17 ve ekil 5.18'de
verilen balama yntemleri kullanlr.
CMOS serisi entegreler sadece dk gl TTL
entegreleri srebilir.
LS (low power schottky TTL logic): TTL'nin alt ailesi, dk gl

ALS (advanced low power schottky): TTL lojiin alt ailesi
H (high speed TTL logic): TTL'nin alt ailesi
HCT (high speed CMOS logic): CMOS ailesinden olup TTL girilidir.
D. Lojik Entegre
Parametreleri
Lojik entegre parametresi
kavramndan belli bir
teknolojiye gre retilmi
olan entegrelerin alma
zellikleri anlalr.
1. Lojik Gerilim
Seviyeleri
Lojik bir sinyalde 0 ve 1
seviyelerini temsil eden
gerilim deerleridir. 1
seviyesinin high (H) ve 0
seviyesinin low (L) ile
gsterildiini kabul edersek,
gerilim seviyeleri ekil
5.20'deki deerlere sahip
olur.
ekil 5.20'de kullanlan
ksaltmalarn anlamlar
yledir:
UIHmaks
5V
'1' blgesi
UIHmin
UILmaks
belirsiz (kararsz)
blge
'1' blgesi
2V
UIHmin
0,8 V
UILmaks
'0' blgesi
U OLmaks
belirsiz (kararsz)
blge
'0' blgesi
TTL (k)
1,5 V
CMOS (giri)
5V
UOHmaks
2,4 V
UOHmin
0,4 V
U OLmaks
alma
gerilimine
bal
'1' blgesi
'1' blgesi
UOHmin
3,5 V
belirsiz (kararsz)
blge
'0' blgesi
TTL (giri)
UOHmaks
alma
gerilimine
bal
UIHmaks
belirsiz (kararsz)
blge
3,5 V
1,5 V
'0' blgesi
CMOS (k)
ekil 5.20: TTL ve CMOS entegrelerinin

giri ve k gerilim seviyeleri
UIHmaks: Giriin 1 olmas iin uygulanabilecek en yksek gerilim seviyesi,

UIHmin: Giriin 1 olmas iin uygulanabilecek en dk gerilim seviyesi,
UILmaks: Giriin 0 olmas iin uygulanabilecek en yksek gerilim seviyesi,
UOHmaks: kn 1 olmas iin olabilecek en yksek gerilim seviyesi,
UOHmaks: kn 1 olmas iin olabilecek en dk gerilim seviyesi,
UOLmaks: kn 0 olmas iin olabilecek en yksek gerilim seviyesi,
UOHmin: kn 1 olmas iin gereken en dk gerilim seviyesidir.
2. Yaylm Gecikmesi ve Hz (Propogation Delay and Speed)
Bir kap ya da flip-flop devresinin girilerine uygulanan sinyal ile bu girilere uygun olarak
kta belirmesi gereken lojik deerin olumas arasnda geen zaman olarak tanmlanr. Bu
kavram nanosaniye (ns) olarak belirtilir. rnein NOT (DEL) kapsnn yaylm gecikmesi
10 ns olarak tanmlanm olsun. Bu demektir ki; NOT kapsnn giriine 1 uygulandktan 10 ns
sonra kta 0 oluacaktr. Yaylm gecikmesi ne kadar kk olursa o kadar iyidir.
CMOS serisi entegrelerin yaylm gecikmesi TTL ailesinden daha fazladr. Buna gre TTL
entegreler CMOS entegrelerden daha hzldr. te bu nedenle sayc, kronometre, dijital saat
vb. devrelerin yapmnda TTL serisi entegreler yelenir.
Entegrelerde hz ise yaylm gecikmesiyle dorudan ilgilidir. Hz, MHz birimiyle ifade edilir.
rnein bir flip-flopun hz 20 MHz denildiinde, sz konusu elemann hata yapmadan en ok
45
20 MHz lik bir sklkta tetiklenebilecei anlalr.

3. Grlt Bakl / Snr (Noise Immunity / Margin)
Lojik devre alrken entegrenin etkilenebilecei en byk grlt seviyesine grlt
bakl denir.
Endstriyel aygtlardan (motor, trafo, rle vb.) gelen istenmeyen elektriksel parazitler
(manyetik alanlar) lojik kap entegrelerin alma sistemini bozabilir. te lojik kap entegrelerinin
normal alma dzenini bozmayan maksimum elektriksel grltye grlt snr denir. Grlt
snr kavram milivolt (mV) cinsinden ifade edilir.
CMOS entegrelerin grlt bakl TTL entegrelerden ok yksektir. Yani bu elemanlar
daha yksek deerli d etkilere (parazit) dayanabilirler ve hata yapmazlar.
4. G Harcamas (Power Dissipation)
Bir lojik kapnn harcad g miktardr. Bu deer miliwatt (mW) cinsinden ifade edilir.
Lojik kap entegrelerinin hz ile harcad g doru orantldr.
Gruplardan birindeki bir devre, dier bir grupdaki e devreden daha ok g harcyorsa
genellikle daha hzl (yaylm gecikmesi daha ksa) demektir.
5. k Kapasitesi (Fan Out)
Normal alma koullarnda bir lojik kapnn kna balanabilen lojik kap saysn belirtir.
rnein standart TTL entegrelerde k kapasitesi 10'dur. Buna gre k kapasitesi 10 olan
bir kap ile 10 adet ayn zellikte kapnn giriine tetikleme yaplabilir.
Bir kapnn kna belirlenenden ok kap balanrsa devre hatal alr. Bir kap ile daha
fazla kap girii tetiklenmek istendiinde TAMPON (BUFER) kaplar kullanlr. (Baz
uygulamalarda src kapya paralel olarak ikinci bir kap balanr.)
6. Giri Kapasitesi (Fan In)
Lojik devrelerde girie balanacak kaplarn da belirli sayda olmas gerekir Bu say
kataloglarda fan in olarak belirtilir. Lojik kapnn giriine balanan kap says katalogda belirtilen
adetin zerine karsa devre hatal alr.
7. Besleme Voltaj (Power Supply Voltage)
Entegrenin besleme gerilimini belirler. Bu deer her seride farkl olmaktadr. En yaygn
olarak kullanlan TTL serisi entegrelerin besleme gerilimi 5 V, CMOS serisi entegrelerin besleme
gerilimi ise 3-18 V arasndadr.
8. Hz-G retimi (Speed-Power Product)
Dijital entegreler balangtan beri dk yaylm hz ve kk g harcamas zellikleriyle
tanmlanrlar. Lojik entegre aileleri ok deiik hz-g harcamas oranna sahiptirler. Bu nedenle
dijital entegreleri kyaslamada kullanlacak zelliklerden birisi hz-g retimi olarak
adlandrlan ve kap yaylm gecikmesi ile kap g harcamasnn arpmndan elde edilen deerdir.
rnein, bir entegrede yaylm gecikmesi 10 ns ve ortalama g harcamas 50 mW ise:
Hz-g retimi = 10 ns.50 mW = 50 pikowattsaniye (pWs) olarak bulunur.
Dijital entegrelerin seiminde dk hz-g tketimi olanlar tercih edilir.
46
9. Pals Frekans (Clock Frequency)

Dijital devrenin giriine uygulanacak tetikleme palsinin MHz cinsinden frekansn belirler.
Bu deer her entegre ailesinde farkl olmaktadr.
E. yi Bir Lojik Kap Entegresinde Bulunmas Gereken zellikler
I. Hzl almaldr.
II. G harcamas ok az olmaldr.
III. Fiyat ucuz olmaldr.
IV. Scaklk deimelerinden az etkilenmelidir.
V. D manyetik alanlardan (elektriksel parazitlerden) fazla etkilenmemelidir.
F. TTL Lojik Entegrelerinin Alt Gruplarnn zellikleri
TTL lojik entegreleri dijital elektronik sistemlerde en yaygn kullanm alanna sahiptir.
TTL serisi entegreler birbirinden kk farklarla ayrlan ve deiik zellikler gsteren alt
gruplar hlinde retilmektedirler.
1. Standart TTL Yapl
Entegreler (74xx)
En yaygn olarak kullanlan
TTL alt grubudur.
Bu entegrelerin kap bana
g tketimi 10 mW, yaylm
gecikmesi 10 ns, maksimum
hz 35 MHz dir.
ekil 5.21'de verilen
standart TTL NAND
kapsnda girilerden birisi ya
da ikisi 0 olduunda, T1
iletime geer. T2'nin beyz ucu
T1 zerinden 0'a balanr. Bu
nedenle T3'te kesime gider.
k, Y = 1 olur. Bu devrede
k gerilimi T4
transistrnn C-E ular
arasndaki gerilim ve R4
zerindeki UR4 gerilim
dm nedeniyle yaklak 3,5
V olur.
Her iki giri 1 yapldnda
T1 kesimde T2 iletimde alr.
T3 iletime ve T4 kesime girer.
k 0 olur.
R4 130 W
1,6 k
4k
1k
ekil 5.21: Standart TTL

NAND kapsnn yaps
40 k
ekil 5.22: ki emiterli

transistrn yaps
20 k
500 W
12 k
2. Dk Gl TTL Yapl
ekil 5.23: Dk gl TTL NAND kapsnn yaps
Entegreler (74Lxx)
ekil 5.21'deki devrenin ekil
5.23'teki gibi deitirilmesiyle dk g tketen TTL alt grubu elde edilmitir. ekil 5.23'teki
devrede grlebilecei gibi tm direnlerin deeri bytlerek kapnn daha az akm ekmesi
47
salanmtr. Ayrca D1 diyodu da kaldrlmtr.

Bu tip entegrelerde g harcamas kap bana 1 mW a dm, ancak gecikme (1 kap
iin) 33 ns ye ykselmitir. Ayrca maksimum hz 3 MHz e inmitir.
Grld gibi, dijital kap entegrelerinde g harcamasyla hz arasnda doru orant
vardr.
3. Yksek Gl TTL
Yapl Entegreler (74H
Serisi)
28 k
160 W
58 W
ekil 5.24'te verilen yksek

gl TTL entegrede tm
diren deerleri kltlm
ve T3 ile T4 transistrleri
darlington balanarak T4'n
durum deitirme hz
ykseltilmitir.
Yksek gl TTL'de kap
bana g harcamas 22 mW,
gecikme 6 ns ve hz 50 MHz
dir.
Devrede girilere
balanm olan D1 ve D2
diyodlar koruma amacyla
konulmutur. Bu diyodlar,
devre yksek hzda alrken
oluacak distorsiyonlar
nlerler.
470 W
4k
ekil 5.24: Yksek gl TTL NAND kapsnn yaps
2,8 k
160 W
58 W
Transistrn B-C
ular arasna
schottky diyodu
balanrsa
elemann alma
hz artar.
4. Schottky (otki) TTL

3,5 k
Yapl Entegreler (74S
Serisi)
Standart, 74L, 74H serisi
entegrelerin tm, kullanlan
B-C arasna
470 W 4 k
transistrlerin doyum
schottky diyod
durumlarnda oluan
bal transistrn
T3
anahtarlama yntemlerini
sembol
kullanrlar. Bu durum
transistrn doyum-kesim
ekil 5.25: Schottky TTL NAND kapsnn yaps
durum deiimi annda bir
zaman gecikmesine neden olur. Bu, devrenin anahtarlama (a-kapa) hzn snrlar.
74S serisi TTL devre, transistrn tam olarak kesime gitmesini engelleyerek zaman
gecikmesini azaltr.
ekil 5.25'te verilen schottky TTL yapl NAND kapsnda T6 dndaki tm transistrlerde
B-C arasna schottky diyodu balanmtr. Bu sayede, sz konusu transistrlerin kesimden
doyuma ve doyumdan kesime gei sreleri ksaltlm ve kapnn hz artrlmtr.
Schottky TTL serisinde kap bana g harcamas 19 mW, gecikme 3 ns ve hz 125 MHz
dir.
48
Ek Bilgi
Schottky (otki) Diyod
Dk gerilim, yksek akml g
kaynaklaryla AC/DC
dntrcde, radar
sistemlerinde, kartrc ve
dedektr devrelerinde kullanlan
diyoddur.
Bu elemanda yar iletken olarak
N tipi silisyum kullanlr.
Molibden, platin krom ya da
tungsten gibi farkl metallerden
katklama yaplr. Schottky diyod,
nokta temasl diyoda gre daha
salam bir yap arz etmektedir. Bu
elemann e deer devresi ideal
diyoda paralel balanm
kondansatre benzetilebilir.
D
C
ekil 5.26: Schottky diyodun e deer devresi
25 k
8k
200 W
4k
3k
470 W
5. Dk Gl Schottky TTL
Yapl Entegreler (74LS Serisi)
Bu seride direnler schottky
TTL'dekinden daha yksektir.
ekil 5.27: Dk gl schottky TTL
Ayrca giri transistr yerine
NAND kapsnn yaps
schottky diyodlar kullanlmtr.
Bu alt grupta kap bana g harcamas 2 mW, gecikme 10 ns, hz ise 35 MHz dir.
Dk gl schottky TTL g tketiminin az olmasnn istendii yerlerde kullanlr.
6. leri (Gelitirilmi) Schottky TTL Yapl Entegreler (74AS Serisi)

Bu serideki lojik kap entegreleri TTL serisi entegrelerin en hzlsdr. 74AS serisi lojik
entegreler yeni bulunmu olduklarndan piyasada yaygn olarak bulunmazlar.
7. Dk Gl Gelitirilmi Schottky TTL Yapl Entegreler (74ALS Serisi)
74LS serisi entegrelere gre hz ve g tketimi asndan stndrler. TTL ailesi iinde en
dk hz-g oranna sahiptirler. Bunlarda kap bana g tketimi 1 mW dzeyindedir.
74ALS serisi lojik entegreler yeni bulunmu olduklarndan piyasada yaygn olarak
bulunmazlar. Ancak gn getike dier kaplarn yerine gemektedirler.
G. TTL Serisi Lojik Kap Entegreleriyle lgili Ek Bilgiler
TTL grubu 74xx ve 54xx saylaryla kodlanr. 54xx eklindeki kodlama -55 C ile +125 C
arasnda alabilen TTL'ler iin, 74xx eklindeki kodlama ise 0 C ile +70 C arasnda
alabilen TTL'ler iin kullanlr.
1. TTL Serisinde Alt Gruplarn Kodlanmas
-74xx (54xx): Standart TTL,
-74Lxx (54Lxx): Dk gl TTL,
-74Hxx (54Hxx): Yksek gl TTL,
-74Sxx (54Sxx): Schottky TTL,
49
-74LSxx (54LSxx): Dk gl schottky TTL,

-74ASxx (54ASxx): Gelitirilmi schottky TTL,
-74ALSxx (54ALSxx): Dk gl gelitirilmi schottky TTL
3. TTL Serisi Entegrelerde Tetikleme Sinyalinin

ekli
TTL entegrelerine uygulanan kare eklindeki
tetikleme sinyallerinin ykselme ve dme sreleri ok
ksa olmaldr. Tetikleme sinyalinin dme ve ykselme
sresi 1ms den daha byk olursa kap knda
osilasyonlar grlebilir.
Flip flop, osilatr ve sayc vb. gibi devrelerde,
osilasyon hatal almaya neden olabilir.
Yava ykselen ve den sinyaller devrede schmitt
tetikleyicisi kullanlarak ekil 5.29'da grld gibi
hzl ykselen ve den sinyal hline getirilir.
1k
+5 V
kullanlmayan ular
ekil 5.28: Kullanlmayan

ularn balan
kt sinyal
2. TTL Serisi Entegrelerde Bo Kalan Giri ve

klar
TTL entegrelerde herhangi bir giri bota ise, yani,
ase ya da art uca balanmamsa, bu kap girii 1
durumundaym gibi davranr. Bu durumda eleman normal grevini yapamaz.
Bu nedenle, hassas alma yapan lojik devrelerde
bota kalan ular, AND ve NAND kaplarnda ekil
5.28'de grld gibi +5 V'a, OR ve NOR kaplar ise
aseye (-) balanr.
kullanlan ular
ykselen kenar
den
kenar
schmitt trigger NOT
iyi sinyal
rnekler:
7490: Standart desimal (onlu) sayc entegresi
74L90: Dk gl desimal sayc entegresi
74LS90: Dk gl schottky desimal sayc
entegresi
schmitt trigger k
ekil 5.29: Hatal ve dzgn tetikleme sinyalleri
4. Akm Geileri
TTL serisi entegreli devrelerde sinyaller 0 konumundan 1 konumuna geerken istenmeyen
sinyal remeleri (arklar) olabilmektedir. zellikle totem direi olarak adlandrlan klar
olan TTL entegrelerin yaratt arklar (parazitik sinyal) nlemek iin bir kapya 2000 pF olmak
zere kullanlan eleman says kadar kapasiteye sahip
kondansatr ase ile art besleme arasna balanmaldr.
5. Koruma Diyodlar
TTL tipi entegrelerin giriine, ters negatif gerilimden
koruma amacyla ekil 5.30'da grld gibi diyodlar
balanr.
6. Ak Kolektrl (Open Collector) TTL
Dijital elektronikte devre elemanlarnn klarn
50
A
B
D1
T1
D2
ekil 5.30: TTL entegre girilerine

diyodlarn balan
ekil 5.31-a'daki gibi dorudan birletirmek hatalara

neden olabilir. Kap kndan birisi 0 konumuna
getiinde, kap klarnn ortak noktas 0 olmaldr.
Oysa ekil 5.31-a'daki devrede ortak nokta 1 konumunda
kalr. Ancak her iki k 0 olunca k 0 olacaktr. te
bu nedenle ekil 5.31-a'daki devre ile
ilemi gerekletirilemez. ekil 5.31-a'daki devre ekil
5.31-b'deki gibi kurulursa
ilemi
gerekletirilir.
A
B
A
B
A
B
A
B
a)
b)
ekil 5.31: TTL entegre

klarnn balan
H. Lojik Kap Entegrelerinin Adlandrlmas

Dijital entegrelerin baz zellikleri gvde zerinde yazldr. Entegre zerindeki yaz okunacak
ekilde tutulduunda sol tarafta entik ya da nokta grlr. entik ya da noktann bulunduu
ksmn altndaki u (pin) birinci ayaktr.
retici firma
eleman numaras
retici firma
7402
entik
entik
8629
benek
balang
aya (1)
DM
4013
8732
benek
tarih kodu
86: 1986 yl
29: 29. hafta
eleman numaras
balang
aya (1)
tarih kodu
87: 1987 yl
32: 32. hafta
ekil 5.33: CMOS entegrelerin

ayaklarnn dizilii ve entegre
zelliklerinin gvde zerine yazl
ekil 5.32: TTL entegrelerin ayaklarnn

dizilii ve entegre zelliklerinin gvde
zerine yazl
Entegre zerindeki yazlarn anlamlar yledir:

DM7408N entegresinde:
DM: retici firma (National) kodu, 74: TTL serisi (ticar), 08: Dijital entegrenin fonksiyonu
(drt adet iki girili AND kaps), N: retici kodu
SN74LS08J entegresinde:
SN: retici firma (Texas Instruments) kodu, 74: TTL serisi (ticar), LS: Dk gl otki
entegre, 08: Dijital entegrenin fonksiyonu (drt adet iki girili AND kaps), J: Seramik klf
74xx serisi entegrelerde yukarda aklanan iki rnekteki gibi rakamlarn arasnda harflerde
bulunabilir. Bu harfler entegrenin yapm teknii, hz, g harcamas vb. gibi bilgileri verir.
Entegrelerde iki rakamdan sonra gelen harflerin anlamlar unlardr:
74ACxx: Bu kodlama 74 saysyla balamasna karn CMOS tipi bir entegredir. En yeni
ve en gelimi gruplardan biridir. rnein 74AC00 entegresi CMOS tipi NAND'dr.
74ACTxx: Bu seri de CMOS entegresidir. Ancak, TTL deerine sahiptir. rnek: 74ACT00.
74HCxx: 74 rakamyla balamasna karn CMOS tipi entegredir. Hz yksektir.
Uygulamada yaygn olarak kullanlr. rnek: 74HC47
51
74Lxx: Dk gl TTL entegre

74LSxx: Dk gl schottky tipi TTL entegre. Hem hzl alr hem de az g tketir.
lk yllarda retilen CMOS serisi lojik kaplarn tm 40 ile balyordu. rnein 4017, 4027
vb. gibi.
Gnmzde TTL uyumlu CMOS entegreler de retiliyor ve bunlar da 74 rakamyla
balyorlar. Bu tr entegrelerin hangi seriye dhil olduklar kullanlan baz harflerden
anlalabilmektedir.
rnein 74 saysndan sonra, C, HC, AC, ACT harfleri geliyorsa bu elemann CMOS serisine
ait olduu anlalabilir.
UCC = + 5 V
I. Lojik Kap Entegrelerinde k Teknikleri

Dijital devrelerin retilmesinde kullanlan lojik kap
entegrelerinin klar yap olarak iki ekilde dizayn
edilmektedir.
1. Totem pole tipi k, 2. Ak kolektr tipi k
1. Totem Pole Tipi (Yukar ekici) k
Bu yntemde ekil 5.34'te grld gibi iki transistr
kullanlr. Giriteki lojik sinyalin durumuna gre bu
transistrlerin biri iletimde, teki kesimde alr.
k gerilimi olarak UCC reteci kullanlr. Bu da
entegrenin besleme gerilimidir.
Devrede T 2 transistr iletimde, T3 transistr
kesimdeyken k 1 olur. Y kndaki +5 V luk gerilim
kullanlarak bir eleman (lmba, rle vb.) srlebilir.
T 2 transistr kesimde, T 3 transistr iletimde
olduunda ise k '0' olur. Bu durumda k ase (eksi)
gibi kullanlarak akm geirilebilir.
R1
T2
R3
T1
T3
R2
ekil 5.34: Totem pole tipi k

UCC = + 5 V
R1
2. Ak Kolektr Tipi k
Y
Bu yntemde ekil 5.35'te grld gibi ktaki
transistrn kolektr ucu bo braklmtr. Dolaysyla kap
T2
T1
girilerindeki lojik deerlere gre kta otomatik olarak
lojik 0 ya da lojik 1 deerleri olumaz.
Y noktasnda 1 ya da 0 deerlerini elde edebilmek iin
R2
dardan bir gerilim kaynann balanmas gerekir. Bu
yaplmazsa kta 0 ya da 1 bilgisi olumaz.
ekil 5.36'da ak kolektr tipi bir entegrenin kna ekil 5.35: Ak kolektr tipi k
ledin balan verilmitir. Bu devrede T2 transistr
iletime getiinde Y k lojik 0 dzeyine (yani aseye)
gelir. Y noktas ase seviyesinde olunca yk olarak balanan led alr. T2 transistr kesime
girdiinde ise led almaz.
Devrede ledi sren akmn elde edildii gerilimin bir d reteten elde edildiine dikkat
ediniz. Bu sayede Y noktas entegrenin besleme devresinden ar akm ekmez.
Ak kolektr tipi balant sayesinde bir alcy srerken 5 volttan farkl bir gerilim kullanmak
mmkndr. ekil 5.37'de 12 V ile alan bir rlenin ak kolektr tipi bir entegreye balan
verilmitir. Devrede girie gelen 0 ya da 1 sinyaline gre T2 transistr iletim ya da kesimde
52
olur.
UCC = + 5 V + 5 V
+ 12 V
UCC = + 5 V
Hemen hemen tm kap
entegrelerinin totem pole ve ak
R3
R1
R1
kolektr
tipi
modelleri
rle
retilmektedir. rnein, TTL
T1
7404 entegresi totem pole kl
T1
Y
NOT (DEL) kaps, TTL
T2
7405 entegresi ise ak kolektr
R2
T2
tipi k balantl NOT kaps
R2
olarak retilmitir.
Entegre kataloglarnda ak
ekil 5.37: Ak kolektr tipi
ekil 5.36: Ak kolektr
kolektr tipi entegrelerin
ka 12 V luk rlenin balan
tipi
ka
ledin
balan
sembollerinin zerinde *
(asteriks) iareti bulunur.
Uygulamada totem pole kl entegreler daha ok kullanlr.
. Dijital Kap Entegrelerinde Giri ve k Akmlar
Dijital entegre kataloglarna bakldnda iki farkl giri ve k akm belirtilir. imdi bunlar
inceleyelim:
IIH: Lojik 1 seviyesi iin giri akm. Bir lojik kapnn giri ularndan birine lojik 1 geldiinde
o ucun ekecei maksimum akmdr.
IIL: Lojik 0 seviyesi iin giri akm. Bir lojik kapnn giri ularndan birine lojik 0 (0-0,8 V)
geldiinde o ucun ekecei maksimum akmdr.
IOH: Lojik 1 seviyesi iin k akm. Bir lojik kapnn k lojik 1 seviyesindeyken ktan
alnabilecek maksimum akmdr.
I OL : Lojik 0 seviyesi iin k akm. Bir lojik kapnn k lojik 0 (0-0,8 V)
seviyesindeyken ktan alnabilecek maksimum akmdr.
1. Standart TTL Serisi Entegrelerin Akm Deerleri
IOH (k akm): 400 mA
IIH (giri akm): 40 mA
IOL (k akm): 16 mA
IIL (giri akm): 1,6 mA
Standart TTL Serisinin Akm Deerlerinin Yorumlanmas
IOH (k Akm): 400 mA. Bu entegrelerin knda lojik 1 seviyesi varken maksimum
400 mA k akm alabiliriz.
IOL (k Akm): 16 mA. kta lojik 0 (0-0,8 V) seviyesi varken maksimum 16 mA
k akm alabiliriz.
IIH (Giri Akm): 40 mA. Giri ularndan birine lojik 1 geldiinde bu giri 40 mA akm
eker.
IIL (Giri Akm): 1,6 mA. Giri ularndan birine lojik 0 geldiinde bu giri 1,6 mA akm eker.
2. Dk Gl Schottky TTL Serisi Entegrelerin Akm Deerleri
IOH (k akm): 400 mA
IOL (k akm): 8 mA
IIL (giri akm): 400 mA
3. CMOS 40xx Serisi Entegrelerin Akm Deerleri
IOH (k akm): 400 mA
IOL (k akm): 400 mA
IIL (giri akm): 1 mA
53
Verilen deerlere bakldnda hem lojik 1 hem de lojik 0 seviyelerinde k akmlar giri
akmlarnn 10 kat kadardr. rnein, lojik 1 seviyesinde k akm IOH: 400 mA, buna
karlk giri akm IIH: 40 mA deerindedir. Bu nedenle, standart TTL entegrelerde bir kapnn
kna 10 kap girii balanabilir. Yani bir kap 10 kapy srebilir. Baka bir deyile standart
TTL serisinde fan out (k kapasitesi) 10'dur. Dk gl schottky TTL serisinin k
kapasitesi 20, CMOS 40xx serisinin k kapasitesi ise 40-50 dolayndadr.
J. TTL ve CMOS Lojik Kaplarn Birbirine Balan
Dijital devrelerde hem CMOS hem de TTL birlikte kullanlabilir. Devrenin salkl
alabilmesi iin, gz nne alnmas gereken baz nemli noktalar bilinmelidir.
1. CMOS Lojik Kapnn TTL Kapy Srmesi
CMOS serisi entegreler TTL serisi entegreleri srecei zaman ekil 5.38'de verilen balantlar
yaplr.
+5V
+5V
giri
+5V
+ 3...15 V
k
CMOS
TTL
CMOS
TTL
besleme gerilimleri ayn olduu

zaman yaplan balant
CMOS
TTL

zaman yaplan balant
4049 ya da 4050
CMOS
besleme gerilimleri farkl olduu
zaman yaplan balant
ekil 5.38: CMOS lojik kapnn TTL kapy srmesi
2. TTL Lojik Kapnn CMOS Kapy Srmesi

TTL k '0' seviyesinde CMOS'u srerken bir sorun olmaz. TTL k '1' seviyesindeyken
gerilimi 3,6 V kadardr. Bu gerilim CMOS giriini '1'de tutmak iin yeterlidir. Ancak devrenin
grlt bakl 0,1 V a der. (TTL k 3,6 V, CMOS iin en az giri gerilimi '1' seviyesinde
3,5 V tur. 3,6-3,5 = 0,1 V kalr.) Grlt bakln iyiletirmek iin ekil 5.39'daki gibi R
direnci balanr.
+5V
R
giri
TTL
+ 3...5 V
+5V
CMOS
besleme gerilimleri ayn olduu zaman yaplan balant
R1
k
1 k - 4,7 k
zaman yaplan balant
giri
1k
10 k
k
R2
besleme gerilimleri farkl olduu
zaman yaplan balant
ekil 5.39: TTL lojik kapnn CMOS kapy srmesi
K. TTL ve CMOS Serisi Kaplarn Tek Konumlu Anahtar ile Tetiklenii

TTL ve CMOS serisi lojik kaplar tek konumlu anahtarlarla tetiklendiinde ekil 5.40'ta
verilen balantlar uygulanr. ekil 5.40-a'da A anahtar ak iken NAND kapsnn giriine
R direnci zerinden lojik 1 gider. A kapatldnda ise NAND'n girii 0 olur. ekil 5.40-b'de
54
A anahtar akken NOR

kapsnn giriine R direnci
zerinden lojik 1 gider. A
kapatldnda ise NOR'un
girii 0 olur. ekil 5.40-c'de
A anahtar ak iken NOR
kapsnn giriine R direnci
zerinden lojik 0 gider. A
kapatldnda ise NOR'un
girii 1 olur.
3,3 k
10 k
10 k
ekil 5.40: TTL ve CMOS serisi kaplarn

tek konumlu anahtar ile tetiklenmesi
470 nF
L. Schmitt Trigger (Tetikleme) Kaps

Schmitt tetikleme devresinin i yaps ekil 5.41'de grld gibidir. lk anda giri gerilimi
0 V ya da negatif bir deerde olsun. Bu durumda T 1 kesimde, T2 ise tam iletim (doyum)
durumundadr. T2'nin
iletimde olmas kn 0 V a
+UCC
yakn bir deere inmesine
yol aar.
R1
R3
Giri gerilimi 0 V tan
itibaren yava yava
R2
Uk
artrlacak olursa belli bir
T2
U1 deerinde T1 iletime, T2
Ugiri
kesime gider. T2'nin
T1
kesimde olmas kn
besleme gerilimi deerine
kmasna yol aar. Bundan
sonra giri gerilimi ne kadar
R4
R5
artrlrsa artrlsn, k
geriliminde deime olmaz.
Giri gerilimi 0 V a doru
ekil 5.41: Schmitt tetikleme devresinin i yaps
azaltlrsa, giri geriliminin
Uk
belli bir U2 deerinde T1
R 10 k
kesime, T2 iletime geer.
k gerilimi 0 V dzeyine
iner.
Ugiri
Y
4093
U1
U2
C
transistrl devredeki
+UCC
elemanlarn deerini
deitirmek sretiyle
ekil 5.42: Schmitt tetikleme
ekil 5.43: Lojik kapl schmitt
balantda gerilim deiimleri
tetikleme deney devresi
U1=U2 yaplabilir. U1 ve
U2 gerilim seviyelerinin
farkl olmasna histerisiz ad
verilir. Bu schmitt tetikleyicilerin en nemli zelliidir.
rnek olarak schmitt tetikleyicinin kna bir rle balanp U1=U2 eklinde ayarlama
yaplacak olursa iaret zerine binecek grlt vb. nedeniyle devre titreim eklinde bir k
verir. Oysa, U1 ve U2 gerilimlerinin ayn noktada olmayp farkl noktalarda olmas, uyar noktas
ile uyary kaldrma noktas arasnda belirli bir fark yaratacandan, byle ufak deimelerden
devrenin etkilenmesi sz konusu olmayacaktr. Bu sayede rle kontaklar titremeden alp
kapanr.
55
Schmitt tetikleme devreleri

UCC
alcnn ok hzl olarak iletim ya da
kesime gitmesini salamak iin
kullanlr.
Dijital elektronik devrelerinde ise
transistrl devre yerine zel yapl
schmitt tetikleyici kaplar kullanlr.
ase
ekil 5.44'te drt adet schmitt
ekil 5.44: CMOS schmitt tetikleme kap entegresi
trigger kaps ieren 4093
entegresinin i yaps verilmitir.
ekil 5.43'te verilen devrenin kna osilaskop balanarak gzlem yaplacak olursa ok
dzgn bir kare dalgann olutuu grlebilir.
Yaygn olarak kullanlan TTL ve
CMOS serisi lojik kaplar
Sorular
1. RDL AND ve OR kaplarn
iziniz.
2. RTL NAND ve NOT kaplarn
iziniz.
3. CMOS serisi entegrelerin be
zelliini yaznz.
4. Yaylm gecikmesi nedir?
Anlatnz.
5. k kapasitesi (fan-out) nedir?
Aklaynz.
74S11, 74LS11
74LS266
NOT
BUFER
7404
7407
74LS04 4049
74LS07 4010
izelge 5.1
56
Blm 6: Lojik Denklemlerin Sadeletirilmesi

A. Giri: Karnough (karno) haritalar 1953 ylnda M. Karnough tarafndan dijital devrelerde
kullanlmak zere ortaya konmutur. Bu yntemle dijital devreleri en az kap ile kurmak
mmkndr.
Dijital devre denklemleri boolean teoremleriyle sadeletirilebildii gibi karnough haritas
yntemiyle de en az elemanl hle getirilebilmektedir.
Karno haritalar iyi anlalrsa, dijital devrelerle ilgili pek ok devre ksa srede tasarlanabilir.
Karno ynteminde kutulardan oluan diyagramlar kullanlr. Bu yntem genellikle "arpmlarn
toplam" eklindeki lojik denklemlerin sadeletirilmesinde kullanlr. Ancak, istenirse
"toplamlarn arpm" eklindeki lojik denklemlerin sdeletirme ilemi de yaplabilir.
Karno haritas yntemi en ok 6 deikenli lojik denklemlerin sadeletirilmesinde kullanlr.
1 deikenli denklemde: A
2 deikenli denklemde: A, B
3 deikenli denklemde, A, B, C
4 deikenli denklemde, A, B, C, D
5 deikenli denklemde, A, B, C, D, E
6 deikenli denklemde, A, B, C, D, E, F girileri bulunur.
B. Deiken Saysna Gre Karno Haritasnn Hazrlanmas
Hazrlanacak karno haritasndaki kutu says 2n denklemiyle bulunur. (n: Deiken says)
1. Tek Deikenli Karno Haritas
izelge 6.1'de verilen tek deikenli karno

haritasnda iki kutu vardr. A deikeni 0 ve 1
deerlerini almaktadr. Kutucuklarn sa alt
kelerinde bulunan eik (italik) yazlm rakamlar
ise haritann kutularnn sra numarasn
gstermektedir.
A
0
sra no
A
1
A
0
0
sra no
izelge 6.1: Tek deikenli karno

haritasnn iki ekilde gsterilmesi
Not: Tek deikenli karno haritas ok basit olduundan devre sadeletirme ilemlerinde
kullanlmaz.
2. ki Deikenli Karno Haritas
ki deikenli karno haritas 2n = 22 = 4 kutucuktan oluur. A ve B deikenleri izelge

6.2'de verildii gibi kutucuklara yerleir.
Karno haritasnn st srasna A deikeninin ald 0 ve 1 deerleri yazlr. Sol yandaki
stuna ise B deikeninin ald 0 ve 1 deerleri yazlr.
izelge 6.2-c'deki haritaya baklacak olursa, A = 0, B = 0 durumu, bu iki deerin akt 0
numaral kutucua yazlmtr. A = 0, B = 1 durumu bu iki deerin akt 1 numaral kutucua
yazlr. A ve B'nin dier ihtimalleri de ayn kurala gre 2 ve 3 numaral kutucuklara yazlr.
57
B
0
1
(a)
A.B
A.B
A.B
A.B
(c)
(b)
izelge 6.2: ki deikenli karno haritasnn farkl ekilde gsterilmesi
Y = .B + A.B ifadesini karno

haritasna yerletiriniz.
Y = A +
zm: .B
deeri haritaya
yazlrken = 0 ve
B = 1 olan kutu
seilir. A.B deeri
yazlrken ise A = 1
ve B = 1 olan kutu
seilir.
zm: Bu
denklemde A'y
haritaya aktarrken
A'nn 1 olduu tm
kutulara 1 yazlr.
.B deeri
yazlrken ise = 0
ve B = 1 olan kutuya
1 yazlr.
A
1
A
0
B 0
B 1
A.B
A.B
izelge 6.3
Y = A.B + A.
ifadesini karno
B
zm:
B 0
B 1
A.B
izelge 6.4
zm:
0
1
A
1
A
0
Y = . + A.B ifadesini karno

.B ifadesini karno
1
1
izelge 6.6
izelge 6.5
3. Deikenli Karno Haritas
deikenli karno haritas 2n = 23 = 8 kutucuktan oluur. A, B ve C deikenleri izelge

6.7'de verildii gibi kutulara yerleir.
C
A.B
0
1
01
00
11
10
(a)
A.B
01
00
11
10
0 A.B.C A.B.C A.B.C A.B.C

0
1 A.B.C A.B.C A.B.C A.B.C

1
(b)
izelge 6.7: deikenli karno haritasnn iki farkl ekilde gsterilmesi

58
Y = . .C +
.B.C + A. .C ifadesini karno
A.B
0
zm: izelge 6.8'de grld gibi,

Y = . .C + .B.C + A. .C denklemi 1, 3 ve 5.
kutulara yerlemektedir.
01
00
0
10
11
izelge 6.8
rnek: Y = A + .B.C + B.
yerletiriniz.
ifadesini karno haritasna

C
A.B
A.B
11
01
10
C.D
00
00
0
12
13
15
11
01
10
6
14
10
10
6
. . .D
. .C.D
1
5
10
A.B. .
4
A. . .
8
12
.B. .D A.B. .D A. . .D
5
13
.B.C.D A.B.C.D A. .C.D

7
A. . .D
. .C.
2
15
11
. . .D A. .C.
14
izelge 6.11: Drt deikenli karno haritasnn iki farkl ekilde gsterilmesi
59
11
.B. .
. . .
10
1
0
01
11
00
(b)
11
11
izelge 6.10
01
(a)
A.B
01
00
Drt deikenli karno haritas 2n = 24 = 16 kutucuktan

oluur. A, B, C ve D deikenleri ekil 6.4'te verildii
gibi kutulara yerleir.
00
.B.C
4. Drt Deikenli Karno Haritas
A.B
izelge 6.9
C.D
B.
1
6
10
rnek: Y = . . + .B. +A.B.C+A. .C ifadesini karno

zm: izelge 6.10'da grld gibi,
Y = . . + .B. +A.B.C+A. .C denklemi 0, 2, 5 ve 7.
kutulara yerlemektedir.
11
zm: izelge 6.9'da verilen haritada grld gibi,

*A'nn 1 olduu kutulara 1 yazlr.
* .B.C yazlrken = 0, B = 1, C = 1 olan kutulara 1
yazlr.
*B. yazlrken ise B = 1 ve = 0 olan kutulara 1 yazlr.
01
00
10
rnek:
Y=A.B+ .B.C.D+B.C
ifadesini karno haritasna
yerletiriniz.
.B.C.D
B.C
zm:
Y=A.B+ .B.C.D+B.C
denklemi, karno
haritasna yanda
grld gibi
yerlemektedir.
A.B
1
1
izelge 6.12
5. Be Deikenli
Karno Haritas
Be deikenli karno
haritas
2n = 25 = 32
kutucuktan oluur. A, B,
C, D ve E deikenleri
izelge 6.13'te verildii
gibi kutulara yerleir.
(Be deikenli karno
haritas az kullanlr.)
6. Alt Deikenli
Karno Haritas
izelge 6.13: Be deikenli karno haritas
Alt deikenli karno

haritas 2n = 26 = 64
kutucuktan oluur. A, B,
C, D, E ve F
deikenlerinin yerleimi
izelge 6.14'te verildii
olur. (Alt deikenli
karno haritas az
kullanlr.)
C. ki Deikenli
Denklemin
Doruluk Tablosu
ve Karno Haritas
izelge 6.15'te iki

deikenli bir doruluk
tablosu grlmektedir.
izelge 6.14
60
izelgede A ve B giri, Y ktr. Doruluk

izelgesine uygun karno haritas da izelgenin
yannda grlmektedir.
B
0
1. ki Deikenli Doruluk
izelgesinin Karno Haritasna
Geirilmesi
0
0
Verilen doruluk izelgesinde kn 1

olduu kademeler karno haritasnda uygun yere
konulur.
izelge 6.15: ki deikenli doruluk

izelgesi ve karno haritas
1
0
1
1
rnek: izelge 6.16'da verilen doruluk

izelgesini karno haritas zerinde gsteriniz.
zm: izelge 6.16'da verilen doruluk
izelgesinin karno haritasna aktarl izelge
6.17'de gsterilmitir.
0
1
1
1
zm: izelge 6.18'de verilen doruluk

izelgesinin karno haritasna aktarl izelge
6.19'da gsterilmitir.
izelge 6.17
1
0
1
1
0
0
0
1
D. Karno Haritalar Kullanlarak

Lojik Denklemlerin Sadeletirilmesi
Lojik denklemler karno haritasyla

sadeletirilirken haritadaki 1'ler uygun
bilekelere alndktan sonra bu deerler toplanp
sonu bulunur.
. .
.B.
.B.C
A.B.C
izelge 6.18
1. ki Deikenli Lojik Denklemlerin

Karno Haritasyla Sadeletirilmesi: Bu
C
I. inde 1 olan kutucuklar birli ya da ikili

bileke oluturabilir.
II. Bileke oluturmann amac en sade devreyi
elde etmektir. Buna gre bir kutucuk birden ok
bilekeye dhil edilebilir.
= A.B
= A.B
izelge 6.16
rnek: izelge 6.18'de verilen deikenli

doruluk izelgesini karno haritasna aktarnz.
yntemde u kurallar geerlidir:
= A.B
A.B
0
1
01
00
1
0
11
2
1
1
10
6
1
3
izelge 6.19
III. Bilekeler ancak birbirine komu kutucuklar arasnda yaplabilir. apraz bileke
oluturulamaz.
61
Yukarda belirtilen kurallara gre bilekeler oluturulduktan sonra en uygun denklem yazlr.
Bileke sonular deerlendirilirken, bilekeye dhil olan deikenlerin durum deitirip
deitirmedikleri kontrol edilir. Yani bileke iindeki kutucuklarda bulunan deikenlerden durum deitirenler varsa bunlar dikkate alnmaz.
Y= . +A.
eklindeki lojik
denklemi karno
haritas kullanarak
sadeletiriniz.
1
1
Y= . + .B+A.B
eklindeki lojik
denklemi karno
haritas kullanarak
sadeletiriniz.
1
1
zm: Y = +B
zm: Y =
izelge 6.21
izelge 6.20
Y=A + .B
eklindeki lojik
denklemi karno
haritas kullanarak
sadeletiriniz.
0
0
1
1
zm: Y =A+B
1
1
A.B
zm: Y= . +A.B
izelge 6.23
Not: Denklemde
sadeleme olmamtr.
izelge 6.22
Y= . +A.B
eklindeki lojik
denklemi karno
haritas kullanarak
sadeletiriniz.
2. Deikenli Lojik Denklemlerin Karno Haritasyla Sadeletirilmesi:
Bu yntemde u kurallar geerlidir:

I. Bitiik drt kutucukdaki 1'ler tek bileke olarak gruplanr.
II. Bitiik iki kutucukdaki 1'ler iki bileke olarak gruplanr.
III. Her kutucuk deikenli bileke olarak ifade ierir.
IV. Kenarlarda bulunan 1'ler, harita silindir gibi kabul edilerek dier kede bulunan 1'lerle
ikili ya da drtl bileke oluturabilir.
Y= . . +A. . + .B.C+A.B.C
eklindeki lojik denklemi karno haritas
kullanarak sadeletiriniz.
zm: Y = . + B.C
A.B
0
1
Y = . . + .B. +A.B.C+A. .C
zm: Y = . +A.C
.
01
00
1
11
10
1
0
B.C
izelge 6.24
11
6
1
7
A.C
izelge 6.25
62
10
1
7
01
00
1
1
A.B
Y= . . +A.B. + .B. +A. . + .B.C+A.B.C

A.B
0
11
10
zm: Y = B +
01
00
1
7
B
izelge 6.26
Y = .B. + .B.C+A. . +A.B.C

zm: Y =
A.B
0
.B + A.
11
01
00
0
10
1
5
A.
.B
izelge 6.27
3. Drt Deikenli Lojik

Denklemlerin Karno Haritasyla
Sadeletirilmesi: Bu yntemde u kurallar
geerlidir:
I. Bitiik 8 kutucukdaki 1'ler tek bileke olarak
gruplanr.
II. Bitiik drt kutucukdaki 1'ler iki deikenli
bileke olarak gruplanr.
III. Bitiik iki kutucukdaki 1'ler deikenli
bileke olarak gruplanr.
IV. Her kutucuk drt deikenli bileke olarak
ifade edilir.
V. Kenarlarda bulunan 1'ler harita, "kre" gibi
kabul edilerek dier kede bulunan 1'lerle ikili
ya da drtl bileke oluturabilir.
C.D
A.B
00
11
01
00
1 Y1
0
01
10
12
Y2 1
13
15
11
10
11
1
14
Y3
10
Y1=A.B. , Y2= . .D, Y3=A.C.

izelge 6.28
Y = . . .D+A.B. . +A. . .D+A.B.C. +A. .C.

haritas kullanarak sadeletiriniz.
eklindeki lojik denklemi karno
zm: Y = A.B. + . .D+A.C.
E. Karnough Haritasyla Lojik Devre Tasarm

Lojik kaplar kullanlarak eitli endstriyel devreler retmek mmkndr.
Lojik kaplarla devre tasarm yaplrken u kurallara uyulur:
63
Yaplmak istenen iin tm ayrntlar belirlenir.

Yaplmak istenen ie gre doruluk tablosu hazrlanr.
Doruluk tablosunun knn 1 olduu kademelerin doruluk tablosu yazlr.
Doruluk tablosundan elde edilen lojik denklem boolean ya da karno haritas teoremlerinden
yararlanlarak sadeletirilir.
Sadelemi denklemin lojik kapl devresi izildikten sonra TTL ya da CMOS entegrelerle
retim yaplr.
anahtarl giriin sz konusu olduu dijital bir devrede anahtarlardan ikisinin ya
da nn '1' konumunda olmas durumunda ledin (alcnn) almas istenmektedir.
a. Yaplmak istenilen ilemin doruluk izelgesini hazrlaynz.
b. Doruluk izelgesine gre lojik denklemi yaznz.
c. Lojik denklemin kapl devresini iziniz.
d. Lojik denklemi deikenli karno haritas kullanarak sadeletiriniz.
e. Karno haritasndan elde edilen denklemin lojik kapl devresini iziniz.
zm:
b. Y =
a.
0
0
0
1
0
1
1
1
c.
= .B.C
=A. .C
=A.B.
=A.B.C
0
1
01
00
11
Y1
Y2
10
6
C
A
Y3
1
7
Y = A.B + B.C + A.C
A
B
B
A
B
C
e.
C
A
B
C
A
B
C
A
B
C
d.
A.B
.B.C + A. .C + A.B. + A.B.C
Aklama: Verilen rnekte grld

gibi 7 adet lojik kap ile kurulabilen devre
karno haritas yntemiyle sadeletirilince 4
lojik kap ile kurulabilmektedir.
3 adet alc (lmba, motor, rle, led vb.) u ekilde alacaktr.

-A, B, C girilerinden '0' ya da '1' olduunda 1. motor alacaktr.
-Girilerden bir tanesi '1' olduunda 2. motor, girilerden iki tanesi '1' olduunda hem 2. motor
hem de 3. motor alacaktr.
64
a. Yaplmak istenilen ilemin doruluk

tablosunu hazrlaynz.
b. Doruluk tablosuna gre lojik
denklemi yaznz.
c. Lojik denklemin kapl devresini
iziniz.
anahtarl giriin sz
konusu olduu dijital bir devrede 2,3,4
ve 5. kademelerde ktaki alcnn
almas istenmektedir.
a. Yaplmak istenilen ilemin doruluk
tablosunu hazrlaynz.
b. Doruluk tablosuna gre lojik
denklemi yaznz.
c. Lojik denklemin kapl devresini
iziniz.
d. Lojik denklemi deikenli karno
haritas kullanarak sadeletiriniz.
e. Karno haritasndan elde edilen
denklemin lojik kapl devresini iziniz.
zm:
a.
zm:
a.
b. 1. motorun lojik denklemi:

Y1 = . . +A.B.C
2. motorun lojik denklemi:
Y2= . .C+ .B. + .B.C+A. . +A. .C+A.B.
I
III
II
III
I
II
= .C.( +B)+B. .( +A)+A. .( +C)
= .C + B. + A.
Y3= .B.C+A. .C+A.B.
c.
Y1
M1
Y2
M2
Y3
M3
b. Y= .B. + .B.C+A. . +A. .C
65
c.
d.
A.B
0
1
11
10
Y1
Y2
1
1
Y = Y1 + Y2
Y = .B + A.
e.
01
00
Aklama: 12 adet lojik kap ile

kurulabilen devre karno haritas yntemiyle
sadeletirilince 5 lojik kap ile
kurulabilmektedir.
Sorular
1. Y= .B + . ifadesini karno haritas yntemini kullanarak sadeletiriniz.
2. Y= . .C + .B.C ifadesini karno haritas yntemini kullanarak sadeletiriniz.
3. Y= . . +A. . +A.B.C ifadesini karno haritas yntemini kullanarak sadeletiriniz.
Sadelemi denklemin lojik kapl devresini iziniz.
66
Blm 7: Bileimsel (Kombinasyonel) Devreler

A. Giri: Kod zc, kodlayc, karlatrc, ROM, PROM vb. gibi lojik sistemlere
kombinasyonel (bileimsel, combinational) devre denir.
Lojik devreler bileimsel ve srasal olarak iki alt blmde incelenebilir. Bileimsel devrelerde
herhangi bir andaki k sadece o andaki giriler tarafndan belirlenir. nceki k deerinin
sonraki ka bir etkisi yoktur. Srasal devrelerde ise bir nceki k, mevcut girilerle birlikte
sonraki k belirler. Baka bir deyile srasal devrelerde bellek zellii vardr.
B. Kod zc (Decoder) Devreleri

Giriine gelen ikili bilgiye gre klarndan birini ya da bir kan aktif yapan devredir.
(a)
(c)
(b)
ekil 7.1: ki giri drt kl kod zcnn, a) Blok emas b) Lojik devresi c) Doruluk izelgesi
1. ki Giri (Deikenli) Drt kl Kod zc Devresi

ki girili kod zcnn 22 = 4 k vardr. ekil 7.1'de verilen doruluk izelgesine baklrsa
her olaslk iin yalnzca bir kn aktif olduu grlr.
A, B girilerinden ikili (binary) 0 ve 1 bilgileri lojik kapl devreye uygulandnda giri
kodlar zlerek yalnzca tek bir ktan bilgi alnr.
Uygulamada kullanlan kod zcler iki tiptedir:
I. klar 1 konumunda aktif olan kod zcler.
II. klar 0 konumunda aktif olan kod zcler. ekil 7.1'de verilen devre klar 1
olan kod zcye rnektir. ekil 7.2'de grlen devre ise klar 0 olan kod zcye rnektir.
ekil 7.2: ki giri drt kl kod zcnn lojik devresi ve doruluk izelgesi
67
Not: Kod zclerin sembollerine bakldnda klarda grlen kk dairelerden, k

0 konumundayken aktif almann sz konusu olduu anlalr. Sembollerin knda kk
daire yoksa, bu kod zc knn 1 konumunda aktif alt anlalr.
+5V
74139
B
6x220W
ekil 7.3: ki giri drt kl kod zcnn doruluk

izelgesi ve 74139 entegresiyle yaplm devresi
Uygulamada 74139 entegresi 2 girii 4 kl kod zc eleman olarak kullanlabilir.

ekil 7.3'te iki giri drt kl kod zc devresinin deney balant emas ve doruluk
izelgesi verilmitir.
C
C
1
. .
A. .
.B.
4 A.B.
5
. .C
6 A. .C
7
.B.C
8 A.B.C
ekil 7.4: giri sekiz kl kod zcnn doruluk izelgesi ve lojik devresi
2. Girili (Deikenli) Sekiz kl Kod zc Devresi

girili kod zcnn 23 = 8 k vardr. ekil 7.4'te verilen doruluk izelgesine baklrsa
her olaslk iin yalnzca bir kn aktif olduu grlr. Devrede NAND kaplar kullanlarak
kn 0'da aktif olmas salanmtr.
68
Uygulamada 74138 entegresi 3 girii 8 k kod zc eleman olarak kullanlabilir.

ekil 7.5'te giri sekiz kl kod zc devresinin deney balant emas verilmitir.
+5V
A
74138
C
B
11x220W
ekil 7.5: giri sekiz kl kod zcnn 74138 entegresiyle yaplm devresi
3. Drt Girili (Deikenli) On kl Kod zc Devresi

Drt girili kod zcnn 24 = 16 k vermesi gerekir. Ancak ekil 7.6'da verilen lojik
devrede de grld gibi drt girili kod zcler 10 k verecek ekilde retilirler.
11, 12, 13, 14, 15 ve 16. klar lojik 1 verecek ekilde dzenlenir. Lojik 1 aktif olmadndan
bu durumda k olmayacaktr.
D
Giriler
klar
D C B A 1 2 3 4 5 6 7 8 9 10
0
0
0
0
0 1 1 1
0 0 1 1 0 1 1
0 1 0 1 1 0 1
0 1 1 1 1 1 0
1 0 0 1 1 1 1
0 0 0
1 1 1 1 1
1 1 1 1 1 1
1 1 1 1 1 1
1 1 1 1 1 1
3
4
0
1
1
k
sras
0 1 1 1 1 1
1 0 1 1 1 1 1 1 0 1 1 1 1
1 1 0 1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 1 1 1 1 1 0 1 1
0 0 0 1 1 1 1 1 1 1 1 0 1
2A
6
7
4 AB
8
9
0 1 1 1 1 1 1 1 1 1 1
10
6A C
1 0
1 0
1 1
1 0 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1
0 0 1 1 1 1 1 1 1 1 1
1
1
1
11
12
13
0 1 1 1 1 1 1 1 1 1 1
1 1
1 1
1 0 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1
1
1
BC
14
15
8 ABC
16
10 A
ekil 7.6: Drt giri on kl kod zcnn doruluk izelgesi ve lojik devresi
ekil 7.6: 4 giri 10 kl kod zcnn doruluk izelgesi ve lojik devresi
69
klar
Giriler
+5V
giriler
A
klar
D
7445
D C B A 0 1 2 3 4 5 6 7 8 9
0
0
0
0
0
0
0
klar
k
sras
0
1
1
0 0 0 0 1 1
0 0 1 1 0 1
0 1 0 1 1 0
0 1 1 1 1 1
1 1 1 1 1 1
1 1 1 1 1 1 1
1 1 1 1 1 1 1
0 1 1 1 1 1 1
1
2
3
1 0 0 1 1 1 1 0 1 1 1 1 1
1 0 1 1 1 1 1 1 0 1 1 1 1
1 1 0 1 1 1 1 1 1 0 1 1 1
1 1 1 1 1 1 1 1 1 1 0 1
0 0 0 1 1 1 1 1 1 1 1 0
0 0 1 1 1 1 1 1 1 1 1 1
1
1
7
8
5
6
ekil 7.7: 7445 BCD-desimal (onlu) kod zc entegresi ve doruluk izelgesi
C. Ledli Display'ler (Rakam/Harf

Gstergeler)
ekil 7.9'da grld gibi led
kullanlarak yaplan rakam, harf gsterici
devre elemanlarna display denir. Yaygn
olan yedi paral led gstergeler anodu
ase (ortak) ve katodu ase olmak zere
iki tipte retilir.
B
C
BCD-7 k kod
zc entegresi
A
BCD giri
5. BCD Giri, 7 kl Kod

zcler
BCD giri, 7 kl kod zc
entegreleri 7 paral display'lerin
srlmesinde kullanlr. 7 paral ledli
display'leri sren entegrelere rnek olarak
7446, 7447, 7448, 4511 verilebilir.
Not: 7446 ve 7447 entegreleri ortak
anotlu ledli display'leri srerken, 7448 ve
4511 entegreleri ise ortak katotlu ledli
display'leri srerler.
b
c
d
e
f
g
7 paral displeye giden ular
4. BCD-Desimal (Onlu) Kod zc

Bu devre giriindeki BCD bilgileri onlu sayya evirir. BCD kod zc devresinin 10 k
vardr.
rnein girie BCD kodunda '0000' ikili says geldiinde kdaki sfr (0) numaral k
0, dier btn klar 1 olur. Girie gelen ikilik say 0110 say olduunda ise kta 6 numaral
u sfr (0), dier btn klar 1 olur. ekil 7.7'ye baknz.
ekil 7.8: BCD giri 7 paral display'e k kod

zc entegresinin blok emas
ortak anot
ortak katot
ekil 7.9: Display'lerin i yaps ve eitli display'ler
1. Anodu ase (Common Anode) Display'ler

Bu tip display'lerin iinde bulunan tm ledlerin anodlar gvde iinde birbiriyle
birletirilmitir. (ekil 7.10'a baknz). Eleman altrlrken art (+) besleme ortak anoda
70
uygulanr. Dier ulara uygulanan eksi (-) beslemelere gre display'de eitli rakamlar oluur.
b c d
g
DP
DP: Nokta ledi
DP: Nokta ledi
DP
e f
b c d
ekil 7.10:Anodu ase

display'lerin yaps
ekil 7.11: Katodu ase

display'lerin yaps
2. Katodu ase (Common Cathode) Display'ler

Anodu asenin tam tersi zelliktedir. Yani gvde iindeki ledlerin tmnn katot ular birbirine
baldr. ekil 7.11'e baknz.
Not: 5 V ile alan devrelerde kullanlan display'lerin iindeki ledleri yksek akm ve gerilime
kar korumak iin 220-330 W luk n direnler kullanlr.
Anodu ase bir display'de ortak uca (+) besleme uygulanr. Display'de onlu 0 saysn
grebilmek iin, a, b, c, d, e, f ledlerine kod zc entegre tarafndan 0 V (yani ase) gnderilir.
Display'de desimal (onlu) 1 says grlmek istendiinde ise b ve c ledlerine 0 V uygulanr.
Kod zc olarak alan entegre bunu kendiliinden yapamaz. Yani ekil 7.8'de grlen
emada grlebilecei gibi A, B, C, D girilerine ikili
sinyal uygulanmas gerekir. Bu yaklama gre ABCD
A
anot
giriine 0101 eklinde bir elektrik sinyali uygulandnda
entegrenin a, c, d, f, g k ularnda 0 V oluur.
Katodu ase display'de ortak uca (-) besleme (ase)
K
katot
uygulanr. Kod zc entegrenin giriine uygulanan
ekil 7.12: Led diyod sembolleri
ikili say formundaki bilgilere gre k ularnda 1
bilgisi (yani + 5 V) doar ve display'de onlu saylar
grlr.
D. Ledler (Light Emitting Diode, Ik
Yayan Diyod, SSL, Solid State Lamp)
1. Ledlerin Yaps ve zellikleri
DC uygulandnda k (foton) yayan elemandr.
Uygulamada krmz, yeil, sar, turuncu, pembe vb.
renkli ledler kullanlr.
Ledlerin alma gerilimi 1,5-2,4 V arasnda
deimektedir. Yksek DC ile beslenecek ledlere seri
olarak n diren balanr. rnein 5 V luk DC ile
beslenen lede 220-330 ohm aras bir n diren
balanrken, 12 V luk DC ile beslenen lede ise 22071
effaf
plstik
P-N birleimi
yanstc
gvde
katot
anot
anot
katot
ekil 7.13: Led diyodlar
1000 ohm aras deerde n diren balanr. Ledlerin mrleri normal gerilim ve scaklkta
ortalama 100.000 saattir. Bu sre scaklk ve uygulanan gerilim ykseldike dmektedir. Yaygn
olarak kullanlan ledlerin gvde aplar 3, 5 ve 10 mm dir.
Krmz led en az 1,5 - 1,6 V ile alrken, turuncu 1,7 V, sar 1,8 V, yeil 2,2 - 2,4 V ta k
yaymaya balar. Yaklak 2,5 - 4 V tan yksek gerilimler ledlerde bozucu etki yapar. Yksek
DC gerilimlere balanacak ledlere ekil 7.14'te grld gibi seri olarak n diren balanr.
Lede balanmas gereken n direncin deeri,
W]
Rn = (Besleme gerilimi - Led gerilimi) / Led akm [W
denklemiyle bulunur.
Baka bir deyile,
Not: Pratik hesaplamalarda Iled = 10 - 20 mA (0,01- 0,02 A) olarak kabul edilir.

12 V luk devrede krmz lede seri balanacak koruma direncinin deerini bulunuz.
(Uled= 1,5 V)
zm: Rn = (12-1,5)/0,01 = 10,5/0,01 = 1050 W = 1000 W = 1 kW
Ledin ektii akm mA dzeyinde olduundan elemana seri olarak balanacak direncin
gcnn 1/4 W olmas yeterlidir.
+
anot 1 anot 2
Rn
DC
L1
(a)
led
L2
ortak
katot
katot 1 katot 2
L1
(b)
L2
ortak
anot
ekil 7.14: Ledin seri n

direnle altrlmas
krmz anot
(c)
ortak katot
yeil anot
ekil 7.15: ok renkli led diyodlarn

yaps ve ok renkli led rnekleri
2. ok Renkli Ledler
Uygulamada iki ya da ledin bir gvde iinde birletirilmesiyle oluturulmu, iki hatta
renk yayan ledler de kullanlmaktadr.
ekil 7.15-a'daki ledden farkl renk elde edilebilir. Anot 1 ve anot 2'ye DC retecin art
(+) ucunu, ortak katoda ise DC retecin eksi (-) ucunu balarsak, gvde iinde bulunan iki
ledin almas sonucu karma bir renk (nc renk) oluur. Anot 1 ile ortak katoda DC
uygulandnda L1 k yayar. Anot 2 ile ortak katoda DC uygulandnda ise L2 k yayar.
3. Led Diyodlarn Salamlk Testi
Dorultma diyoduyla ayndr. Ohmmetreyle yaplan lmde bir ynde 300 W - 3000 W ,
dier ynde 50 kW - 200 kW okunmaldr.
4. 7447 Kod zc / Display Src Entegresiyle Anodu ase Display'in Srlmesi
ekil 7.16'da i yaps, ekil 7.17'de anodu ase display'e balants, izelge 7.1'de doruluk
izelgesi, ekil 7.18'de i yaps verilen 7447 entegresi anodu ase display'leri altrabilir.
Entegrenin 7, 1, 2, 6 numaral girilerinden A, B, C, D ikili sinyalleri uygulanr. Girie gelen
ikili sinyallere gre k ularnda 0 volt (ase) gerilimleri doar ve display'in iindeki ledler
72
k yayar. Display'de oluan 0 ile 9 arasndaki saylar anlalabilir. A, B, C, D girilerine

uygulanan ikili say 1010, 1011, 1100, 1101, 1110 ve 1111 olduunda ise display'de anlamsz
karakterler grlr.
UCC
7447
7447
ase
kod zc entegresinin display'de

oluturduu karakterler (0000 ile 1111 aras
ikili say girilerinin onlu karlklar
ekil 7.16: 7447 kod zc/display src entegresinin ayaklarnn adlar
ve bu entegrenin display'de oluturduu onlu (desimal) karakterler
anodu ase display src

(kod zc) entegresi
+5V
B
C
D
7447
a
f
b
g
ortak anot
a 220W a
e
d
ekil 7.17: 7447 entegreli binary/desimal

kod zc devresi ve doruluk tablosu
izelge 7.1
A
ase
(-)
(-)
a
ekil 7.18: 7447 entegresinin i yaps

73
giri
display
kodlayc
devre
kod
zc
tu
takm
ekil 7.19: Kodlama ve kod zme
E. Kodlayclar (Encoder)
2. Diyod Matrisli Kodlayc Devresi

ekil 7.21'de verilen basit devre, 0 ile 9 arasndaki
desimal saylar binary sayya evirir.
Devrede hibir butona baslmad zaman ABCD
knda 0000 bilgisi oluur. 1 numaral butona basld
zaman D1 diyodundan geen akm RA zerinde 1 bilgisi
oluturur. A k 1 iken B, C, D klar ise 0 olur.
A, B, C, D klarna ekil 7.17'deki devre eklenirse
giriten uygulanan onlu saynn ne olduu display'de
grlebilir.
DC B A
1
2
3
4
5
6
7
8
9
0
1
2
3
4
5
6
7
8
9
0
kodlayc
1. Giri: Bilindii gibi hesap makinesi, bilgisayar, vb.

gibi aygtlar ikili saylarla ilem yaparlar. kili say
formunda olmayan bilgilerle ad geen aygtlara ilem
yaptrabilmek iin giri bilgilerini ikili sayya evirmek
gerekir.
te onlu bilgileri ikili ya da baka bir say sistemine
eviren devrelere kodlayc denir. Baka bir deyile,
kodlayclar, kod zclerin yapt iin tersini yaparlar.
ekil 7.19'da grlen hesap makinesinin blok emasn
inceleyelim. Burada giri birimi tu takmdr. Tularla
ilem devresi arasnda kodlayc vardr. Tu takmndan
herhangi bir rakama basldnda kodlayc devresi onlu
saynn ikili say karln reterek ilem devresine
gnderir. lem devresi giriten gelen komutlara gre binary (ikili) say formunda k retir. kdaki binary
bilgi, kod zc (decoder) devresi ile tekrar desimal (onlu)
bilgiye dnerek display'i altrr.
ekil 7.20'de kodlayc devrelerinin blok emas
grlmektedir.
D
C
B
A
ekil 7.20: Kodlaycnn

blok emas
D: 1N4001
0
1
2
D1
D2
D3
D4
D5
D6
D8
D9
D10
D11 D12
9
5V
D7
D13
D14
1k
D15
RD
D
RC
C
RB
B
ekil 7.21: Diyod matrisli
RA
A
3. Lojik Kapl Kodlayc (Encoder) Devreleri

kodlayc devresi
a. 2 Bitlik Kodlayc
kta 2 bitlik ikili say elde edebilmek iin devrenin 4 giriinin olmas gerekir. 2 bitlik
kodlayc devrelerine 4'ten 2'ye kodlayc da denir. ekil 7.22'de iki bitlik kodlayc devresi ve
doruluk izelgesi verilmitir.
74
Giriler
klar
Onlu
say
2
1
0
ekil 7.22: ki bitlik kodlayc devresi ve doruluk izelgesi
b. 3 Bitlik Kodlayc
3 bitlik ikili say elde edebilmek iin devrenin 8 giriinin olmas gerekir. 3 bitlik kodlayc
devrelerine 8'ten 3'e kodlayc da denir. ekil 7.23'te bitlik kodlayc devresi ve doruluk
1 0
7
Giriler
klar
6
5
Desimal
say
4
3
2
1
0
ekil 7.23: bitlik kodlayc devresi ve doruluk izelgesi
c. 4 Bitlik Kodlayc
ekil 7.24'te grlen 4 bitlik kodlaycda giri says 10'dur. nk kodlayc devresinin
giriinde tu takm vardr. Tu takmnda ise 0-9 eklinde 10 tu vardr.
1
9
8
Giriler
klar
7
6
5
4
3
2
1
0
ekil 7.24: Drt bitlik kodlayc devresi ve doruluk izelgesi
75
Desimal
say
8 giri 3 kl
kodlayc
4. Lojik Entegreli
Kodlayc (Encoder)
Devreleri
a. 8 Giri 3 kl
Kodlayc Entegresi (74148)
74148 entegresi 8 girideki
bilgiyi 3 kl ikili bilgiye
dntrr. ekil 7.26'da
74148 entegresinin
ayaklarnn dizilii
verilmitir.
Not: 74148 ile 8 giri 3
kl kodlayc devresi
deneyi yaplaca zaman, G0
ile G7 ayaklarna 8 adet iki
yollu anahtar balanr. 6, 7, 9
numaral k ularna ise
led balanarak izelge
7.2'deki doruluk tablosunun
basamaklar uygulanr.
UCC
74148
ase
ekil 7.26: 8 giri 3 kl

kodlayc (74148) entegresinin ayaklarnn dizilii
ekil 7.25: 8 giri 3

kl kodlayc (74148)
entegresinin blok emas
klar
Giriler
EI G0 G1 G2 G3 G4 G5 G6 G7 A2 A1 A0 GS
1
0
0
0
0
0
0
0
0
0
x
1
x
x
x
x
x
x
x
0
x
1
x
x
x
x
x
x
0
1
x
1
x
x
x
x
x
0
1
1
x
1
x
x
x
x
0
1
1
1
x
1
x
x
x
0
1
1
1
1
x
1
x
x
0
1
1
1
1
1
x
1
x
0
1
1
1
1
1
1
x
1
0
1
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
1
1
0
0
1
1
0
0
1
1
1
1
0
1
0
1
0
1
0
1
1
1
0
0
0
0
0
0
0
0
E0
1
0
1
1
1
1
1
1
1
1
izelge 7.2: 8 giri 3 kl kodlayc (74148) entegresinin

doruluk izelgesi
desimal giri
BCD k
kodlayc
b. Desimal (Onlu) Giri BCD k Kodlayc Entegresi (74147)

74147 entegresi 9 girili 4 kl kodlayc olarak alr. Entegrede herhangi bir giriin
aktif olmas iin o girie lojik 0 bilgisi uygulamak gerekir. Bota kalan giriler entegre
tarafndan lojik 1 olarak alglanr.
74147 entegresinin giriindeki G7, yani, 7 numaral anahtarn konumu 0'a getirildiinde kta
1000 bilgisi grlr. Dikkat edilirse 1000 says 0111 saysnn tersidir. Bu nedenle 74147
entegresinin kndaki bilgi NOT kaplaryla ters evrilerek (invert'lenerek) kullanlr.
ekil 7.27'de desimal (onlu) giri BCD kl kodlayc devresinin blok emas, ekil 7.28'de
74147 entegresinin ayaklarnn dizilii, ekil 7.29'da 74147 entegresiyle yaplan desimal (onlu)
giri BCD k kodlayc devresi ve izelge 7.3'te desimal (onlu) giri BCD k kodlayc
devresinin doruluk izelgesi verilmitir.
UCC
74147
ase
ekil 7.28: Desimal giri BCD

k kodlayc (74147)
entegresinin ayaklarnn dizilii
ekil 7.27: Desimal giri BCD

kl kodlayc devresinin blok
emas
76
F. Multiplekser (Multiplexer, Veri Seici) ve

Demultiplekser
(Demultiplexer, Veri
Datc) Devreleri
+5V
UCC
G1
74147
G2
ase
G3
1. Multiplekserler (Veri
Seiciler)
ok saydaki giriten sadece
birisini ka aktaran dijital
devredir. Multiplekser
devresinde hangi giriin ka
gnderileceini seici giriler
belirler. Multiplekser devreleri
esasnda ok konumlu dijital
anahtar gibi alrlar.
a. ki Girili Multiplekser
ekil 7.31'de verilen basit
devre S (seici) anahtarn
durumuna gre G0 ya da G1
giriini ka gndermektedir.
b. Drt Girili Multiplekser
ekil 7.32'de verilen devre S
(seici) anahtarlarnn
durumuna gre G0, G1, G2, G3
girilerinden birisini ka
gndermektedir.
ekil 7.33'te verilen 74153
entegresi 2 adet 4x1
multiplekser ierir.
2 ve 14 numaral giriler
G6
G7
G8
G9
ekil 7.29: 74147 entegresiyle yaplan desimal

giri BCD k kodlayc devresi
izelge 7.3: Desimal giri BCD k kodlayc

devresinin doruluk izelgesi
G0
G1
Demultiplekser: Birden oa
artrma, veri datc
G5
giriler
Multiplekser: oktan bire

indirme, veri seici
G4
220W
Multiplekser ve
demultiplekser devreleri dijital
elektronikte veri (data) iletiimi
ilemlerinde yaygn olarak
kullanlrlar.
Gn
seici girileri
ekil 7.30: Multiplekserin blok emas

G1
G0
S (seici)
ekil 7.31: ki girili multiplekser devresi

77
G3
Y
G1
4x1
multiplekser
giriler
G2
G0
seici girileri
S1
S0
ekil 7.32: Drt girili multiplekser devresi, doruluk izelgesi ve blok emas
bilgi seicidir.
ST ile gsterilen 1 numaral u birinci multiplekserin strobe (izin) ucudur.
Entegrenin iinde bulunan iki multiplekser birbirinin ayn zelliklere sahiptir.
A ve B bilgi seici girileri her iki multiplekseri de kontrol eder.
ekil 7.33'te verilen doruluk izelgesinde de grlebilecei gibi ST (strobe, izin) ucu 1
olduunda giriler ne olursa olsun k 0 olmaktadr. Multiplekserin bilgi datm yapabilmesi
iin ST (G) ucuna lojik 0 uygulanmaldr. ST (G) ucu 0 olduunda hangi giriin ka aktarlaca
A, B seici girileri tarafndan belirlenir.
Y2
UCC
74153
+5V
Y1 ase
UCC
74153
ase
B
A
G1
G2
G31
G4
220W
Y1
ekil 7.33: Drt girili multiplekser entegresinin ayaklarnn

dizilii, doruluk izelgesi ve deney balant emas
2. Demultiplekserler (Veri Datclar)

Bir girii (veriyi) birden fazla ka aktaran devredir. Bu devrelerde verinin hangi ka
aktarlacan seici giriler belirler.
78
klar
giri
Y0
giri
Y1
seici
girileri
ekil 7.35: 2 kl demultiplekser
devresi ve doruluk izelgesi
ekil 7.34: Demultiplekserin blok emas
a . 2 kl Veri Datc (1x2 Demultiplekser)

ekil 7.35'te verilen basit devre girideki datay seiciye gelen bilgiye bal olarak iki ktan
birisine gnderir.
A
Y0
B
Y1
Y2
giri
Y3
ekil 7.36: 4 kl demultiplekser devresi ve doruluk izelgesi
b. 4 kl Veri Datc (1x4 Demultiplekser)

ekil 7.36'da verilen devre girideki datay seiciye gelen bilgiye bal olarak drt ktan
birisine gnderir.
ekil 7.37'de verilen 74155 adl entegrenin iinde birbirinden bamsz olarak alabilen iki
adet 1x4 demultiplekser vardr. Bu demultiplekserlerden birisi girideki bilgiyi tersleyerek
klardan birine gnderir. Dieri ise tersleme yapmaz.
klar
ikinci demul.
74155
birinci demul.
ase
klar
ekil 7.37: 74155 demultiplekser
izelge 7.4: 74155 demultiplekser entegresinin

tersleyen knn doruluk izelgesi
79
74155'te 1G ile gsterilen ayak izin ucudur. Bu uca uygulanan sinyal lojik '0' seviyesinde
tutulursa girideki veri klardan birisine terslenerek aktarlr.
Entegrede giri sinyali (veri) 1C adl ayaa uygulanr. Girideki verinin hangi ka
aktarlaca A, B ularna uygulanan ikili sinyale gre deiir.
74155'in iindeki ikinci demultiplekser ise veriyi ters evirmeden ka aktarr. Bu devrede
2G ucu izin ayadr. Bu uca uygulanan ikili sinyal lojik 0 seviyesinde tutulduunda girideki
veri klardan birine aktarlr. Giri verisi 2C ucuna uygulanr. Giriin hangi ka aktarlaca
A, B seici girilerine uygulanan bilgiye gre belirlenir.
G. Karlatrclar (Comparator)
1. Giri: Girilerdeki iki saydan hangisinin byk, hangisinin kk ya da eit olup
olmadn belirleyen devrelere karlatrc denir.
A
B
A=B
A>B
A<B
ekil 7.38: Bir bitlik karlatrc devresi ve doruluk izelgesi
a. ki Bitlik Karlatrc
ekil 7.38'de verilen lojik devre A, B girilerine gelen ikili saylarn karlatrmasn yapar.
Devrede A, B'ye eit ise EX-NOR kapsnn k 1 olur. A = 1, B = 0 olduunda A>B k
1 olur. A = 0, B = 1 olduunda ise A<B k 1 olur.
b. Drt Bitlik Karlatrc
Drt bitlik iki ikili saynn
karlatrlmasnda kullanlan
entegre 7485'dir. Bu eleman 8
giriine uygulanan iki farkl 4
bitlik ikili saynn karlatrma
ilemini yapabilir.
ekil 7.39'da verilen deney
balant emas uygulanacak
olursa girie gelen saylarn
durumuna gre klardaki
ledlerden sadece birisi yanar.
rnein A ile gsterilen
girilere 1100 ve B ile gsterilen
girilere 0101 bilgisi geldiinde
A>B olduundan A>B
kndaki led yanar.
220W
7485
+5V
ekil 7.39: Drt bitlik iki sayy karlatran devre
80
H. Aritmetik nite Devreleri

1. Giri: kili saylarla toplama, karma,
arpma ve blme gibi aritmetik ilemleri
yapan devrelere aritmetik nite denir.
Dijital yapl hesap makinesi, bilgisayar vb.
gibi aygtlarda esas ilemler toplama ve
karmadr. arpma ilemi, tekrarlanan
toplama ilemleriyle, blme ilemi ise
tekrarlanan karma ilemleriyle yaplr.
a. Toplayc (Adder) Devreleri
kili saylarn toplamasn yapan
devrelerdir. kili saylarn toplanmasnda
geerli olan kurallar: 0 + 0 = 0, 0 + 1 = 1,
1 + 0 = 1, 1 + 1 = 10 eklindedir.
Burada dikkat edilmesi gereken tek ilem
1+1 = 10'dr. ki tane 1'i toplayp 1+1 = 2
diye yazamayz. Bu ilem yaplrken
1+1 = 0 elde 1 denir. Elde szc
ngilizce'de caryy ile ifade edildiinden
lojik devre anlatmlarnda elde deeri C
harfiyle gsterilir.
A
B
yarm
toplayc
(half adder)
C0
A : Birinci rakam
B : kinci rakam
S : k
C0: Elde k
ekil 7.40: Yarm toplaycnn blok emas
A
B
B
C0
ekil 7.41: Yarm
toplayc devresinin
EX-OR ve AND
kaplaryla yaplmas
C0
ekil 7.42: Yarm
toplayc devresinin
NOT, AND ve OR
kaplaryla yaplmas
C0
I. Yarm Toplayc (Half Adder)

izelge 7.5: Yarm toplayc
En basit toplayc olan bu devrenin iki
devresinin doruluk izelgesi
giri ve iki k vardr. ekil 7.40'ta yarm
toplaycnn blok emas, ekil 7.41 ile ekil 7.42'de lojik kapl devreleri ve izelge 7.5'te
II. Tam Toplayc (Full Adder)
adet ikili saynn toplama ilemini yapan devrelere tam toplayc denir.
ekil 7.43'te tam toplaycnn blok emas, ekil 7.44'te lojik kapl devresi ve izelge 7.6'da
A
B
C
tam
toplayc
(full adder)
A: Birinci rakam
B: kinci rakam
C: nc
C0 rakam
S: k
C0: Elde k
ekil 7.43:Tam toplaycnn blok emas
C0
A
B
ekil 7.44: Tam

toplayc devresi
81
izelge 7.6: Tam

toplayc devresinin
doruluk izelgesi
Tam toplaycda A ve B ular say girileri C girii ise bir sadaki stundan gelen elde giriidir.
Toplama ileminde bazen toplama ilave olarak elde 1 bulunduunu biliyoruz. te bu C girii bir
sadaki stundan gelebilecek olan elde saysn alr. Devrenin iki adet k vardr. klardan
biri toplam k dieri ise elde k olur. Yarm toplayc iki ikili saynn en sadaki
basamaklarn toplayabilir. Tam toplayc ise sadan gelebilecek eldeleri de alabilecei iin
herhangi bir basmakta bulunan saylar toplayabilir.
III. Paralel Toplayc
ki ikili saynn btn
basamaklarnn
toplanp
sonucun elde edilebilmesi iin
tam toplayclarla yaplan
devredir.
ekil 7.45'te drt bitlik iki
ikili sayy toplayabilen 4 bit
paralel toplaycnn blok emas
verilmitir.
1001 ve 1001
saylarn toplayabilen
paralel toplayc
devresini iziniz ve
sonucu bulunuz.
B4
C4
A4
B3
A3
B2
A2
C3
tam
toplayc
C2
tam
toplayc
C1
tam
toplayc
S4
S3
S2
B1
A1
tam
toplayc
Ci
S1
ekil 7.45: 4 bitlik paralel toplayc devresinin blok emas
zm:
tam
toplayc
tam
toplayc
tam
toplayc
tam
toplayc
IV. 7483 Entegresiyle Yaplan 4 Bit Paralel Toplayc Devresi

ekil 7.46'da verilen
devrede birinci ikili say A0,
+5V
A1, A2, A3 girilerine, ikinci
UCC
10
ikili say B0, B1, B2, B3
15 S
4
11
girilerine uygulanr. Bu iki
2 S
8
3
saynn toplam S1, S2, S3, S4
4 bit tam
6 S
ularndan alnr. Entegrede
7
2
toplayc
bulunan C sadaki
3
9
entegresi
S
1
basamaktan gelen eldeyi alr.
4
14
C0 ise soldaki basamaa
7483 C0
1
aktarlacak olan elde kdr.
elde
16
k
Birden ok 7483 entegresi
13
elde
Ci
paralel balanarak 8, 16, 32 ve
girii
10
daha fazla bitlik ikili saylar
da toplanabilir.
ekil 7.46: 7483 entegresiyle yaplan tam toplayc devresi
Not: ekil 7.46'daki deney balant emasyla drt bitlik iki ikili saynn toplama ilemi
yaplrken 13 numaral C elde girii 0'a balanmaldr.
82
b. karc (Subtractor) Devreleri

Lojik devrelerde yarm ve tam olmak zere
iki adet karc devresi kullanlr.
Yarm karc iki bit saynn, tam karc
ise bit saynn karma ileminin
yaplmasnda kullanlr.
A
B
yarm
karc
B0
A : Birinci rakam
B : kinci rakam
S : k
B0: Bor k
ekil 7.47: Yarm karcnn blok emas
I. Yarm karc (Half Subtractor)
A
B
ki adet tek basamakl ikili saynn karma

ilemini yapan devrelere yarm karc denir.
kili saylarn karmasnda geerli olan
kurallar: 0 - 0 = 0, 1 - 0 = 1, 1 - 1 = 0,
0 - 1 = 1 eklindedir.
B0
izelge 7.7: Yarm
karc devresinin
doruluk izelgesi
ekil 7.48: Yarm

karc devresi
lemlerde grld gibi 0'dan 1

karlrken bir soldaki stundan 1 alnarak
ilem yaplan stuna 2 olarak aktarlr. Bu
nedenle fark 1, dn 1 olur.
ekil 7.47'de bir bitlik iki ikili sayy karan devrenin blok emas, ekil 7.48'de lojik kapl
karma devresi ve izelge 7.7'de doruluk izelgesi verilmitir.
II. Tam karc (Full Subtractor)
Bu devre iki yarm karc ve bir OR kapsnn birleiminden oluur.
ekil 7.49'da tam karcnn blok emas, ekil 7.50'de lojik kapl tam karc devresi ve
izelge 7.8'de tam karcnn doruluk izelgesi verilmitir.
A
tam
karc
B
Bi
B0
A : Birinci rakam
B : kinci rakam
Bi : Bor girii
S : Fark k
B0: Bor k
ekil 7.49: Tam

karcnn blok emas
B0
B
A
Bi
ekil 7.50: Tam

karc devresi
izelge 7.8: Tam

karc devresinin
doruluk izelgesi
III. Entegreli Paralel karclar

Devre uygulamalarnda paralel karc olarak 7483 entegresi kullanlr. ekil 7.51'de verilen
devre, drt bitlik iki ikili saynn farkn bulur.
Verilen devrede 13 numaral Ci girii lojik 1 seviyesine balanarak drt bitlik iki ikili saynn
karma ilemi yaplabilir.
83
c. arpma Devresi
arpma ilemi tekrarlanan toplama ilemleri ile
gerekletirilir.
I. arpma Devresi Tasarm rnekleri
2 bitlik ikili saynn karesini alan lojik devreyi
tasarlaynz.
zm: Lojik devrenin iki girii vardr. 22 = 4 deiik
durum bulunur. nemli olan bu lojik devrenin ka k
deikeninin olmasdr. Bunu belirlemenin en basit yolu
udur: Giri deikenlerinin en by alnr. Bu rnekte
giriin en byk deeri onluk 3 saysdr. Bunun karesi olan
9 says en az drt bit olarak yazlacandan bu devrenin
k 4 adet olacaktr. k fonksiyonu da doruluk
izelgesinde kn her bir deikeni iin 1 olan yerlerin
ifadesi yazlr.
+5V
C
A1
B1
A2
B2
A3
B3
A4
B4
Y1
7483
Birden fazla paralel karc devresi paralel balanarak,

8, 16, 32... bitlik saylarn karma ilemi yaplabilir.
Y2
Y3
Y4
ekil 7.51: Drt bitlik iki ikili

saynn farkn bulan devre
A B
Y3
Y2
Y1
Y3 = A.B
Y0 =
Y2 = A.
.B + A.B = B.(
Y1 = 0
Y0
+ A) = B
ekil 7.52: ki bitlik ikili saynn

karesini alan lojik devre
Bu klardan sadece F0 k deikeni sadeletii iin

bu devrenin en sade lojik diyagram ekil 7.52'deki gibi
olacaktr.
ekil 7.52'de verilen devrede A giriine 1, B giriine 0
uygulandnda ktan 10 saysnn karesi olan 0100 says
alnr.
A ve B giriine 1 uygulandnda izelge 7.9'da
grld gibi ktan 11 saysnn karesi olan 1001 says
alnr.
Y3 Y2 Y1 Y
0
izelge 7.9: ki bitlik ikili

saynn karesini alan lojik
devrenin doruluk tablosu
3 bitlik ikili saynn karesini alan lojik devreyi

tasarlaynz.
zm: Bu lojik devrenin k 5 bit olmaldr. nk giri deikenlerinden en byk
say olan (7)10 = (111)2 saysnn karesi olan (49)10 says ikili olarak en az 5 bit olarak
yazlabilir.
Y5=A.B. +A.B.C=A.B
Y4= A. . +A. .C+A.B.C
=A.( +C)
Y3= .B.C+A. .C=C.( .B+A. )=C.
84
Y2= .B. +A.B. =B. ( +A)=B.

Y1=0
Y0= . .C+ .B.C+A. .C+A.B.C=C
ekil 7.53'te verilen devreye 101 says uygulandnda ktan 011001 says alnr. nk
5 saysnn karesi 25'tir.
A
Y5
Y4
Y3
Y2
1
1
Y1
Y0
ekil 7.53: bitlik ikili saynn

karesini alan lojik devre
1
1
1
0
0
0 1
1
0
1
0 1
0
izelge 7.10: bitlik ikili

saynn karesini alan lojik
devrenin doruluk izelgesi
Sorular
1. ki giri drt kl kod zc devresini iziniz.
2. Anodu ase ledli display'in i yapsn iziniz.
3. Diyod matrisli kodlayc devresini iziniz.
4. ki girili multiplekser devresini iziniz.
5. ki bitlik karlatrc devresini iziniz.
6. Yarm toplayc devresini iziniz.
85
1
1
11
1
Blm 8: Srasal (Sequential) Devreler

A. Giri: Srasal devrelerde herhangi bir andaki k, o andaki girilerle bir nceki k
tarafndan belirlenir. Dier bir deyile, bir nceki kn bir sonraki ka etkisi olmaktadr.
Srasal devrelerin temel eleman multivibratrlerdir.
1. Multivibratrler (Flip Floplar)
Bilgileri ka aktarrken klardan birisini lojik 1, tekini lojik 0 yapan devrelere
multivibratr (MV) denir.
Multivibratrler bilgi saklamada, sayclarda, kare (ya da dikdrtgen) dalga retelerinde
vb. yaygn olarak kullanlr.
Multivibratr devreleri ilk nceleri tamamen transistrlerle yaplyordu. Ancak gnmzde
bu devreler entegrelerle yaplmaktadr.
Multivibratr devresi eitleri
unlardr:
a. Astable (Kararsz, Serbest
alan) Multivibratr
lk anda T2'nin iletken olduunu
varsayalm. Bu durumda, L2 alrken,
C2, T2 transistr zerinden eksi (-)
alp ters olarak, C1 ise, T2nin beyzi
zerinden doru olarak arj olmaya
balar. Bir sre sonra dolan C2, T1i
iletime sokar. T1 iletime geince doru
arj olan C1'in akm T2yi hzlca
kesime sokar.
T1in iletime gemesi L1i altrr.
L1 alrken biraz nce boalan C1 bu
kez ters, C2 ise doru polariteli olarak
dolmaya balar. C 1 dolunca T 2 yi
srer. C 2 zerinde birikmi olan
elektrik yk ise T1'i kesime sokar.
Devre bu ekilde almasn srdrr.
Ledlerin yanma sresi R2, R3 ya da
C 1, C 2 nin deerleri deitirilerek
ayarlanabilir.
zetlersek, kararsz
multivibratrlerde T1 ve T2
transistrleri diren ve kondansatr
ikilisiyle srekli olarak iletim kesime
sokulduundan devre klar srekli
konum deitirir. Bu tip devreler
22 k
22 k
ekil 8.1: Kararsz multivibratr (flip flop)

UCE1
UCE2
UBE1
UBE2
T1
T2
ekil 8.2: Kararsz multivibratr devresinin
eitli noktalarndaki dalga ekilleri
86
+5...12 V
5,6-22 k
2,2 k
b. Stable (Kararl) Multivibratrler

I. Monostable (Tek Kararl)
Multivibratr
Bu tip devreler alcy belli bir sre
altrabilmektedir. Yani tek kararl
devrelerde ka bal alcnn alma
sresi geici bir durum arz etmektedir.
Baka bir deyile bu devreler, uygulanan
tetikleme palsinden sonra belirli bir sre
devam eden tek pals retirler.
ekil 8.3'te verilen devreye DC
uygulannca ilk anda T2 transistr iletken
olur. L yanar. R6 direnci zerinde oluan
gerilimin geri besleme etkisiyle T1 iletime
geemez. T2 iletimdeyken C kondansatr
T2'nin B-E eklemi zerinden geen akmla
arj olur. Bir sre sonra butona baslrsa T1
iletime geer. C'de biriken elektrik yknn
akm T2'nin B-E eklemini ters ynde
polarize eder ve T2 kesime gider. C bir sre
sonra boalacandan T2 tekrar iletime
geer.
4,7-22 k
alabilmek iin, herhangi bir tetikleme palsine gerek duymazlar. Devrenin Q ve

klarna osilskop balanacak olursa kare dalga eklinde sinyaller grlr.
BC547
BC547
1k
flmanl
lmba
flmanl
lmba
+5...12 V
ekil 8.3: Tek kararl multivibratr
1,5 k
4,7 k
1k
1k
II. Bistable (ki Kararl) Multivibratr

ekil 8.4: ki kararl multivibratr devresi
Bistable tip multivibratrlerde
transistrlerden biri kesimdeyken dieri
doyumda beklemektedir. Dardan giri (S ve R) ularna tetikleme sinyali uygulandnda
ise devredeki transistrler konum deitirmektedir.
ekil 8.4'te verilen devrede S'ye baslnca T1 kesime gider. Q noktasnda oluan yksek
deerli polarma gerilimi T2'yi tetiklemeye balar ve L2 yanar. T2 iletimdeyken
noktasnn
gerilimi azaldndan T1 kesinlikle iletime geemez. R'ye baslrsa T2 kesime gider. noktasnda
oluan yksek deerli polarma gerilimi T1'i tetikler ve L1 yanar.
Bu devrede iki transistrn de ayn anda iletime gemesi mmkn deildir. Yani devrenin Q
ve noktalarnda iki durum vardr. Bunlar, 1 ve 0 bilgilerini saklayan noktalar olarak tanmlanr.
Not: Devrede L1 ve L2 lmbalarnn yerine 1 kW luk direnler balanabilir.
c. eitli Multivibratr Devresi rnekleri
I. NAND Kapl Kararsz Multivibratr
ekil 8.5'te verilen devrede iki yollu anahtar
1 konumundayken kta kare dalga oluumu
balar. Anahtar 0 konumuna alnnca kta
sinyal olumaz.
Devrede kullanlan kondansatrn deerine
87
+5V
1
0
220 W
680 W
680 W
220 W
C
ekil 8.5: NAND kapl kararsz

multivibratr devresi
bal olarak k sinyalinin frekans deiir. rnein C 100 pF olarak seilirse k sinyalinin
frekans yaklak 5 MHz olur. Kondansatr 10 mF olursa devre 70 Hz lik bir sinyal retir.
II. 555 Entegreli Multivibratrler

555 Entegresinin Baz zellikleri
Hem monostable (tek atml), hem de kare dalga reteci (osiltr) gibi alan, bir ka
mikrosaniyeden bir ka saate kadar geni zaman geciktirmesi yapabilen entegredir.
555'lerin alma gerilimi DC 4,5-16 V arasnda olabilir ve k ucu 300 miliampere kadar
akm verebilir. Entegrenin kendi i harcamas ise yaklak 10 miliamperdir.
555 entegresi 8 ya da 14 bacakl olarak retilir. Ancak yaygn olan tip 8 bacakl olandr. ki
adet 555in birletirilmesiyle ise 556 entegresi yaplmtr.
555 entegresinin iinde komparatr (karlatrc, kyaslayc), RS flip flop devresi, BUFER
(tampon) ve boaltc (dearj) niteleri vardr. ekil 8.7'ye baknz.
+U
boaltma
eik
6
+U
FM giri
FM: Frekans modleli

sinyal girii
R1
1 nolu
kyaslayc
FM giri
R2
eik
555
1 nolu
kyaslayc
R3
reset
tetikleme
R-S
flip-flop
boaltma
3
tetikleme k
tampon
4
reset
ekil 8.7: 555'in i

yapsnn blok emas
ekil 8.6: 555 entegresinin

ayaklarnn dizilii
I. 555 Entegreli Kararsz

Multivibratr
ekil 8.8'de verilen devre 555'e
dardan balanan diren ve
kondansatrn deerine bal olarak 3
numaral k ucunda srekli olarak
deien bir sinyal retir. Kare dalga
biiminde olan k sinyali
+5V
R1
R2
1-10 k
10-100 k
555 Entegresi ki Trl alr

I. Kararsz (astable) multivibratr
II. Tek kararl (monostable)
multivibratr
ase
555
C
100 nF-100 mF
ekil 8.8: 555'li kararsz multivibratr
88
kullanlarak bir ok devre tasarlanabilir. En basit olarak, ka bir led balanrsa belli
aralklarla yanp snen flr devresi yaplm olur. ekil 8.8'de verilen devrenin kndan
alnan sinyalin frekans
[W ]
+5V
denklemiyle bulunur.
100 k
II. 555 Entegreli Tek Kararl

Multivibratr
ekil 8.9'da verilen devrede B butonuna
ksa sre baslrsa 555'in 2 numaral
ayana 0 V (lojik 0) uygulanm olur.
Bunun sonucunda 3 numaral kn
gerilim deeri maksimum olur ve alc
alr.
C kondansatrnn gerilimi belli bir
seviyeye ulatnda entegrenin k
tekrar 0 V olur.
C
47 mF
555
1
tetikleme
ekil 8.9: 555'li tek kararl multivibratr
III. Kristal (X-Tall) Kontroll Kararsz

Multivibratr
retilen kare dalgann frekansnn
hassasiyetinin ok nemli olduu devrelerde
kristal kontroll osiltrler kullanlr. ekil
8.10'da kristal kontroll osiltr devresi
verilmitir.
680 W
C
f=100 kHz
100 kHz 22 pF
ekil 8.10: Kristal kontroll

kararsz multivibratr
IV. CMOS 4049 NOT Kapl Kararsz

Multivibratr
ekil 8.11'de verilen devre CMOS serisi
kaplarla kurulduu iin kdaki kare
dalgann tepeden tepeye gerilim deeri,
entegreye uygulanan besleme gerilimine eit
deerde olur.
100 kW
150 pF
470 kW
f=10 kHz
ekil 8.11: CMOS serisi NOT kapsyla

yaplan kararsz multivibratr devresi
B. Lojik Kapl Flip Floplar
giriler
Lojik kaplarla yaplan flip floplar bilgi saklama yaparlar. ki kararl multivibratr olarak
alan FF'ler dijital elektroniin nemli bir elemandr. Bir FF, bir bitlik bilgiyi saklayabilir.
Bir FF devresinde, biri saklanan bitin deeri, dieri de tmleyeni (ztt) olmak zere iki k
(Q ve ) vardr. Flip flobun k deeri,
hafzada bulunan bir nceki giri deerine
normal
baldr. Giriler ka kare dalga palsleriyle
Q
k
(clock pulse) aktarlr. Giri bilgileri
FF
deitiinde, k bilgileri de deiir.
ters
k
Flip-flop devreleri lojik kaplarla retilir.
Bu elemanlar, sayc, bilgi kaydrc, bellek,
ekil 8.12: Flip floplarn blok emas
PLC, bilgisayar, alarm, yryen k vb. gibi
89
devrelerde kullanlr.
Lojik Kapl Flip Flop eitleri
Uygulamada deiik zelliklere sahip FF devreleri kullanlr. imdi bunlar inceleyelim:
1. RS Flip Flop (RS FF)
RS ismi, reset (sfrlama) ve set (kurma) kelimelerinin ilk harflerinden olumutur. RS FF
devresinin iki giri, iki k ucu vardr. Giriler R, S, klar ise Q ve 'dur. Q ve ularndaki
k bilgileri daima birbirinin tersi olur.
S
S
Deiim olmaz.
(hafza)
RS FF
R
ekil 8.14: NOR kapl
RS flip flop devresi
ekil 8.13: NOR kapl

RS FF'nin sembol
Yasak (belirsiz)
izelge 8.1: NOR kapl RS

flip flobun doruluk izelgesi
RS tipi FF'ler iki kararl (bistable) multivibratrn aynsdr. Bu elemanlar bir bitlik bilgi
saklayabilir.
a. NOR Kaplaryla Yaplm RS Flip-Flop Devresi
NOR kapl FF devresinde R ve S girilerine ayn anda 1 verilmez. Bu yaplrsa devrenin
klarnn konumu belirsizleir (bilinemez). O nedenle bu durumdan kanlmaldr. ekil
8.13'te NOR kapl RS FF devresi ve izelge 8.1'de doruluk izelgesi verilmitir.
S
S
Yasak (belirsiz)
R
ekil 8.15: NAND kapl
RS FF'nin sembol
ekil 8.16: NAND kapl

RS flip flop devresi
Deiim olmaz.
(hafza)
izelge 8.2: NAND kapl RS

flip flobun doruluk izelgesi
b. NAND Kaplaryla Yaplm RS Flip-Flop Devresi

NAND kapl FF devresinde R ve S girilerine ayn anda '0' verilmez. Bu yaplrsa devrenin
klarnn konumu belirsizleir (bilinemez). O nedenle bu durumdan kanlmaldr. ekil
8.16'da NAND kapl RS FF devresi ve izelge 8.2'de doruluk izelgesi verilmitir.
2. Tetiklemeli (Clock Palsli) RS Flip Flop
Tetikleme sinyali uygulanan RS FF devresidir. Bu tip FF'lerde tetikleme giriine kare dalga
(saat darbesi) uygulanmad srece giri bilgileri k deitirmez. ekil 8.18'de verilen
90
S
clock
Cp
Deiim olmaz. (hafza)
clock
ekil 8.17: Tetiklemeli

RS FF'nin sembol
stenmeyen durum (belirsiz)
R
RS FF devresi
izelge 8.3: Tetiklemeli

RS FF'nin doruluk izelgesi
devrede clock (saat) giriine kare dalga uyguland zaman S ve R girilerine gelen 1 bilgisi
AND kaplarn iletime sokar. rnein S = 1, R = 0 olduunda clock ucuna kare dalga uygulanrsa
Q k 1, k ise 0 olur.
lojik 1 seviyesi
pozitif
(ykselen)
kenar
negatif
(den)
kenar
a. Dzey
tetiklemeli FF
Cp
Cp
Cp
b. Pozitif kenar
tetiklemeli FF
c. Negatif kenar
tetiklemeli FF
ekil 8.20: Tetikleme sinyalini alglama

durumuna gre FF sembolleri
ekil 8.19: Tetikleme palsi
Dijital FF devrelerinde clock palsi (saat darbesi, cp) devreyi tetikleme grevi yapar. Cp
sayesinde devredeki FF'ler kontrol altna alnabilir.
Flip Floplarn Tetikleme Sinyalini Alglama ekline Gre Snflandrlmas
Flip floplar tetiklemede kullanlan kare dalgann hli vardr. Bunlar, pozitif kenar, lojik
1 ve negatif kanardr.
Uygulamada kullanlan FF'lerin byk bir blm tetikleme palsinin negatif (den) kenarnda
tetiklenir. Bir FF'nin, hangi tr sinyalle tetiklendii sembolnden anlalabilir.
Q
Cp
Deime yok.
Deime yok.
ekil 8.21: D tipi

FF'nin sembol
ekil 8.22: D tipi FF devresi
izelge 8.4: D tipi FF'nin

doruluk izelgesi
ekil 8.19'da tetikleme palsinin hli, ekil 8.20-a-b-c'de ise, FF'lerin kare dalgann hangi
annda tetiklendiinin sembollerle ifade edilii verilmitir.
3. D (Data) Tipi Flip Flop
Bellek (hafza) olarak kullanlan FF'dir. D, data (bilgi, veri) szcnn ba harfidir. Bu
FF'nin bir giri, iki k ucu vardr. D tipi FF'de girideki bilgi clock palsi uyguland zaman
ka aktarlr.
91
D tipi FF devresi tetiklemeli RS FF'ye NOT

kaps eklenerek yaplr. Bu devrede NOT kaps
sayesinde giri ularna ayn anda 1 uygulamak
imknszdr.
T
Cp
ekil 8.23: T tipi FF'nin sembol
4. T (Toggle) Tipi Flip Flop

Bir girii, iki k olan FF devresidir. T girii 0
ise k deimez. T girii 1 ise k tersine
evrilir. rnein herhangi bir anda Q knn 1
olduunu varsayalm. Bu anda T giriine 1
uygulanr ve tetikleme giriinden de bir pals
uygulanrsa k 0 olur. T giriinden 0 uygulanrsa
k deimez.
ekil 8.24: T tipi FF devresi
Toggle flip flop gerek bir saya ya da binary

(ikili) devredir. Bu devrenin saat girii saya girii
olmaktadr. Toggle flip flopta klarn belirsiz
olmas sz konusu deildir.
T (toggle) flip flobunun k sinyalinin frekans

giri sinyalinin frekansnn yars kadardr. Bu
nedenle T tipi FF'ye ikiye blen devre de denir.
ekil 8.24'te T tipi FF devresi, izelge 8.5'te T
tipi FF'nin doruluk izelgesi, ekil 8.25, ekil 8.26
ve ekil 8.27'de dier FF'lerden T tipi FF'nin elde
edilii verilmitir.
Cp
nceki konum
Deime yok.
Deime yok.
Deime var.
izelge 8.5: T tipi FF'nin

doruluk izelgesi
Q
Cp
Cp
Cp
ekil 8.25: Tetiklemeli RS FF'den

T tipi FF'nin elde edilmesi
ekil 8.26: D tipi FF'den T

tipi FF'nin elde edilmesi
Q
ekil 8.27: JK tipi FF'den
T tipi FF'nin elde edilmesi
5. JK Flip Flop
RS FF'nin gelimi hlidir. Dijital devrelerde ok yaygn olarak kullanlr. J ve K harflerinin
zel bir anlam yoktur. Ancak J, kurma, K, silme anlamnda kullanlr. JK FF'nin k verebilmesi
iin clock (saat) palsinin 1 olmas gerekir.
JK FF'lerde belirsiz durumlar ortaya kmaz. Yani her giri durumunda klar 1 ya da 0 olur.
ekil 8.27'de JK FF'nin sembol, ekil 8.28'de JK FF devresi ve izelge 8.6'da JK FF'nin doruluk
JK FF'nin bacak balantlarnda ufak deiiklikler yaplarak dier FF'ler elde edilebilir. rnein
JK FF'nin J ve K girileri birletirilir ve bu girilere lojik 1 uygulanrsa eleman T tipi FF olarak
alr. T tipi almada girie gelen her tetikleme palsinde k konum deitirir.
92
Deime olmaz.
Cp
ekil 8.28: JK tipi

FF'nin sembol
Bir nceki konuma gre deiir.
ekil 8.29: JK tipi FF devresi
JK FF'ler dier FF'lerin yerine

kullanlabildii iin niversal FF
olarak da anlr.
Not: JK FF'de J ve K girilerini
bo braktmzda FF bunu 1
olarak alglar.
6. Master-Slave (AnaUydu) Tipi JK Flip Flop
M-S
tipi ff
Master, pozitif kenar, slave,

negatif kenar tetiklenmelidir.
Ayn tetikleme palsinin pozitif
kenarnda giriler alnmakta,
negatif kenarnda ise klar
retilmektedir. Yani pozitif
clock palsleri master'a uygulanr.
Bu pals slave'e uygulanmadan
nce deil ilemine tbi tutulur.
Bu durumda K = 1'dir ve master
kontrol durumundadr. Bu anda
Cp = 0 olup slave konum
deitirmez. Q, tetikleme palsinin
zaman boyunca konum
deitirmez. Cp = 0 olduunda
NOT kapsnn knda 1
oluur ve slave kontrol
durumuna geer. Master konum
deitirmez.
MQ
SQ
Cp
ekil 8.30: M-S

tipi FF'nin sembol
master
JK FF'nin knda tetikleme

palsinin zamanyla ilgili baz
sorunlar ortaya kmaktadr.
Master-slave (ana-uydu) tipi
FF'ler JK FF'nin gelitirilmiidir.
izelge 8.6: JK tipi FF'nin

doruluk izelgesi
ekil 8.31: M-S tipi

FF'nin blok emas
slave
ekil 8.32: M-S tipi FF'nin devre emas

master
slave
Deime yok.
izelge 8.7: M-S tipi FF'nin doruluk izelgesi
ekil 8.32'de grlen master-slave tipi FF'ler ok iyi bilgi (data) saklarlar. Bu zellikleri
nedeniyle, bilgi kaydrma, saklama, sayma vb. gibi devrelerde ok kullanlrlar.
93
C. Flip Floplarda
Asenkron Giriler
Q
Cp
Q
clear
clear
ekil 8.33: JK FF'de preset ve clear girilerinin
gsterilmesi

RS FF'de preset ve clear
girilerinin gsterilmesi
+5V
1k
iki yollu
anahtar
Buraya dein incelenen FF'lerdeki

giriler (R, S, D, T, J, K) senkron giri
olarak anlr. Ancak FF'lerde, preset (n
ayar) ve clear (silme) girileri de
bulunur. Bu ulara asenkron giri ad
verilir. Asenkron giriler yardmyla
dier girileri dikkate almadan
F F kn istediimiz ekilde
deitirebiliriz.
Flip flop devresini normal giri
ularyla kontrol etmek istediimiz
zaman asenkron girilere lojik '1'
uygulayarak altrma yaparz.
ekil 8.33'te grld gibi preset ve
clear girileri kk daire ile FF'ye
balanmtr. Kk daire negatif
seviye anlamna gelmektedir. Yani preset ve clear girileri lojik 0 olduunda
grev yapar. JK FF'de preset giriine '0'
uygulandnda J ve K girileri ne
olursa olsun Q k 1 olur. Clear
giriine 0 uygulandnda ise dier
giriler ne olursa olsun Q k 0 olur.
Not: Preset ve clear girilerine ayn
anda 0 uygulanrsa hatal alma olur.
preset
preset
1k
+5V
ekil 8.35: Anahtarl tetikleme palsi retme devresi
10 k
+5V
7414
1k
D. Dijital Devrelerin Manuel

(El Kumandal) Devrelerle
Tetiklenmesi
10 mF
ekil 8.36: TTL 7414 ile yaplm

manuel tetikleme devresi
Sayc ve kaydedici devreleri kare

dalgaya benzeyen palslerle
tetiklendiklerinde alrlar. Tetikleme
sinyalini retmek iin ounlukla
transistrl, 555 entegreli ya da lojik
kapl astable multivibratr devreleri
kullanlr.
Ancak, baz lojik devre
uygulamalarnda anahtarl tetikleme
devresi kullanmak gerekebilir.
Anahtarl tetikleme devrelerine
manuel (elle) tetikleme ad verilir.
Manuel tetikleme yapld zaman
anahtarn kapanp alma anlarnda FF
devresine istenilen saydan fazla pals
gitmesi sz konusu olabilir. te bu
+UCC 14
13
12
11
10
7 ase
ekil 8.37: TTL 7414 schmitt trigger

zellikli NOT kapsnn i yaps
94
sakncay gidermek iin anahtar ile FF devresi arasna lojik kapl titreim nleme devresi
konur.
ekil 8.35'te verilen NAND kapl devrede anahtara her basta kta sadece bir pals oluur.
Butona bas annda kontaklarn zplamas nedeniyle oluacak elektriksel grlt NAND'l RS
FF devresi tarafndan yok edilir.
ekil 8.35'te verilen devrenin yapt iin ayns ekil 8.36'da verilen TTL 7414 schmitt
tetikleme zellikli kap entegresiyle oluturulmu devreyle de yaplabilir.
S Q
Cp
b. RS tipi FF'nin T tipi

FF'ye dntrlmesi
Cp
d. D tipi FF'nin JK tipi

FF'ye dntrlmesi
a. RS tipi FF'nin D tipi

FF'ye dntrlmesi
Cp
Cp
Cp
c. RS tipi FF'nin JK tipi

FF'ye dntrlmesi
Cp
f. JK tipi FF'nin T tipi

FF'ye dntrlmesi
e. JK tipi FF'nin D tipi

FF'ye dntrlmesi
ekil 8.37: Flip floplarn birbirine dntrlmesine ilikin rnekler
E. Flip Flop Devrelerinin Birbirine Dntrlmesi

Dijital devrelerde flip floplar bazen birbirine dntrlerek kullanlr. ekil 8.37'de FF'lerin
birbirine dntrlmesine ilikin rnekler verilmitir.
ase
ase
7473
7476
15
7474
clock clear
clock clear
a. ift JK flip flop
clear
clock preset
b. ift D flip flop
ase
c. ift JK flip flop
ekil 8.38: Baz flip flop entegrelerinin ayaklarnn dizilii
F. Baz Flip Flop Entegrelerinin Yaps

ekil 8.38'de yaygn olarak kullanlan flip flop entegresinin i yaps verilmitir.
Sorular
1. Transistrl kararsz multivibratr devresini izerek almasn anlatnz
2. Transistrl iki kararl multivibratr devresini izerek almasn anlatnz
3. Flip floplarda preset ve clear girilerinin grevi nedir? Aklaynz.
4. NOR kapl RS flip-flop devresini iziniz.
5. NAND kapl JK flip flop devresini iziniz.
6. RS tipi FF'yi JK tipi FF'ye eviren emay iziniz.
95
Blm 9: Sayclar (Counters)

A. Giri: Flip floplarn arka arkaya zel yntemler kullanlarak balanmasyla elde edilen
dijital devrelere sayc denir. Baka bir deyile flip floplarn en ok kullanld devreler
sayclardr.
Sayclarn kullanm alanlar unlardr:
Girideki palsleri istenilen koda dntrme ve bu kodu saklama,
zel ardk kodlar retme,
Zaman gecikmesi elde etme
Sayclar clock (saat) palsleriyle alr. Yani sayclar girilerine uygulanan clock palslerini
sayarlar.
Uygulamada, asenkron (uyumsuz) ve senkron (uyumlu) olmak zere iki eit sayc
kullanlmaktadr.
Asenkron sayclarn yaps ok basittir. Ancak alma hzlar dktr. O nedenle yksek
hzda sayma yapamazlar. Asenkron saycy oluturan flip floplarn clock palsleri bir nceki flip
flopun kndan alnmaktadr. e bu durum bir zaman gecikmesine neden olmaktadr.
Senkron sayclar asenkron sayclardan daha hzl ve hatasz alrlar.
Senkron sayclar paralel asenkron sayclar ise seri sayc olarak da adlandrlr.
Uygulamada kullanlan sayclar, yukar, aa ve yukar/aa olmak zere farkl ekilde
altrlabilir.
B. Sayc eitleri
1. Asenkron Sayclar
Bu sayclar JK tipi FF'lerin arka arkaya balanmasyla retilir. Devrede clock palsi en bataki
(birinci) FF'ye uygulanr. Birinci FF'nin k ikinci FF'yi srer. Flip floplarn tetikleme palsleri
bir nceki FF'den geldii iin (en bataki FF hari) bu tip devrelere asenkron sayc ad verilmitir.
Asenkron sayclarda kullanlan FF says arttka devrenin hz der. Bir FF'nin yaylm
gecikmesi (girie gelen bilginin ka aktarlma sresi) yaklak 10 ns dir. Buna gre devrede
4 FF kullanld zaman yaylm gecikmesi 40 ns olacaktr. Yani saycnn 0000 konumundan
1111 konumuna gemesi 40 ns lik gecikmeyle olacaktr.
Asenkron Sayc Devresi rnekleri
a. Bitlik Asenkron Yukar Sayc (Mod 8 Sayc)
ekil 9.2'de verilen devre adet JK FF'den olumutur. Balangta tm FF'lerin klar '0'
konumundadr. lk tetikleme palsi (cp) uygulandnda 1. FF'nin k 1 olur. 2. ve 3. FF'nin
klar ayn kalr. Devrenin klarnda 001 says grlr.
kinci tetikleme palsinde FF1'in Q1 k 0 olur. Q1 k 0'a derken FF2'nin giriini
tetikler ve Q2 k 1 olur. kinci tetikleme palsiyle sayc devresinin knda 010 says
grlr.
nc tetikleme palsinde FF1'in Q1 k 1 olur. Q2 k vermeye devam eder. (FF'ler
96
Not: ekil 9.1'de verilen

sayc devresi yaplrken Q1,
Q2, Q3 klarna 220 W luk
diren ve led seri olarak
balanabilir.
b. Drt Bitlik Asenkron

Yukar Sayc (Mod 16
Sayc)
ekil 9.2'de verilen drt
FF'li asenkron yukar sayc
devresi 0000'dan balar ve
1111'e kadar sayma ilemi
yaptktan sonra yine 0000
konumuna dner.
Devrenin alma ilkesi
bitlik asenkron yukar
saycnn aynsdr.
Q2
Q1
Cp
FF1
Q3
FF2
FF3
IC: 7476
lojik 1 (5 V)
Cp
Q1
Q2
Q3
ekil 9.1: bitlik asenkron yukar sayc devresi ve

FF'lerin k ularndan alnan sinyallerin ekli
Q1
Q2
Q4
Q3
Cp
FF1
FF3
FF2
FF4
IC: 7476
lojik 1 (5 V)
Cp
Q1
Q2
Q3
Q4
ekil 9.2: Drt bitlik asenkron yukar sayc devresi ve

Q2
Q1
Cp
FF1
FF2
Q3
FF3
ekil 9.3: D tipi FF'lerle yaplm bitlik

asenkron yukar sayc devresi
IC: 7474
negatif kenar tetiklemeli

olduundan FF'nin giriine
pozitif kenar tetiklemesi
geldiinde kta deime
olmaz.) nc tetikleme
palsinin gelmesiyle sayc
devresinin knda 011
says grlr.
Devrede sayma ilemi
tm klar 111 oluncaya
dein srer. Sayc 3 bitlik
olduundan devrenin
knda 000'dan 111'e
kadar 8 sayma ilemi
gerekleir (23 = 8).
Sekizinci tetikleme
palsinde Q1, 1'den 0'a
deiir ve 2. FF'yi
tetikleyerek Q2'yi 0 yapar.
Q2'nin 1'den 0'a inmesi
Q3'n de 0 olmasn salar.
3 FF'li sayc 8 deiik
k verdii iin mod 8
sayc olarak da anlr.
c. D Tipi FF'lerle
Yaplan Bitlik Asenkron Yukar Sayc (Mod 8 Sayc)
ekil 9.3'te D tipi FF'lerle yaplm bitlik asenkron yukar sayc devresi verilmitir. Devrenin
alma ilkesi JK FF'lerle yaplan sayclarla ayndr.
97
Bilindii gibi D tipi FF'ler girideki bilgiyi tetikleme palsi geldiinde ka aktarr.
Devrede ilk anda Q1 = 0, 1 = 1 deerindedir. Birinci tetikleme palsinden sonra D girii 1'e
bal olduu iin buradaki 1 bilgisini Q1'e aktaracaktr. Q1 = 1 olunca 1 = 0 olacaktr. Q1 =
0'dan 1'e ykselmitir. Bu u ikinci FF'nin clock giriine bal olmasna ramen, ykselen kenar
oluturan bu deiim, ikinci FF'de bir deiime yol amaz. Bu ise Q2 ile Q3'n 0 seviyesinde
kalmasn salar. Sonu olarak ilk tetikleme palsinde k ularnda 001 says grlr.
kinci tetikleme palsinde 1 = 0 olduu iin buraya bal olan D girii bu veriyi Q1'e aktarr.
Q1 = 0, 1 = 1 deerini alr. Q1'in 1'den 0'a deimesi Q1'e bal olan ikinci FF'nin tetikleme
giriinde den kenarl bir deiime yol aacandan bu eleman tetiklenir ve 2 kndaki 1
bilgisi D ucundan Q2 ucuna aktarlr. Q2'nin 0'dan bire ykselmesi nc FF'nin konumunda
deiiklik yapmaz. Sonu olarak ikinci tetikleme palsinde k ularnda 010 says grlr.
nc tetikleme palsinde Q1 0'dan 1'e ykselirken dier klar Q 2 ve Q3 klar
durumlarn korurlar. kta 011 says grlr.
Drdnc tetikleme palsinde Q1 1'den 0'a der ve bu ikinci FF'yi tetikler. Q2 k 1'den
'0'a deiir. Bu deiim de nc
FF'yi tetikleyerek Q 3 ' 0'dan 1'e
Q2
Q1
Q3
lojik 1 (5 V)
deitirir. kta 100 says grlr.
Devredeki sral deiim, sayc
Q
Q
Q
k 111 oluncaya dein srer. Tm
Cp
FF3
FF2
FF1
klar 111 olduktan sonra yeni bir
tetikleme palsi geldiinde tm
IC: 7476
FF'lerin klar 0 olur.
Cp
e. Drt Bitlik Asenkron Aa

Sayc (Mod 16 Sayc)
ekil 9.5'te verilen devre
1111'den 0000'a doru sayar.
f. Bitlik Asenkron Aa/
Yukar Sayc (T Tipi FF'li)
ekil 9.6'da verilen devre
aaya ya da yukarya sayabilir.
Devrenin aaya doru
sayabilmesi iin aa giriine
Q2
Q3
ekil 9.4: bitlik asenkron aa sayc devresi ve

Cp
Q
FF1
Q3
Q2
Q1
lojik 1 (5 V)
Q
FF2
Q
FF3
Q4
Q
FF4
Cp
Q1
Q2
Q3
Q4
ekil 9.5: bitlik asenkron aa sayc devresi ve

98
IC: 7476
d. Bitlik Asenkron Aa
Sayc (Mod 8 Sayc)
ekil 9.4'te verilen devre yukar
saycnn tersidir.Sayma ilemi
111'den 000'a doru ilerler. lk anda
tm FF klar 1'dir. Devreye birinci
tetikleme palsi uygulandnda 1 = 0,
2 = 1 ve 3 = 1 olur.
Q1
FF1
FF3
FF2
yukar
IC: 7476
Cp
Q3
Q2
Q1
Cp
aa
ekil 9.6: bitlik asenkron aa/yukar sayc devresi
ekil 9.7: JK tipi FF'den T

tipi FF'nin elde edilmesi
IC: 7476
lojik 1, yukar giriine ise lojik 0 uygulanmaldr. Yukar saydrma iin ise yukar giriine 1,
aa giriine 0 verilmesi gerekir.
Devredeki kaplarn balants incelenirse, yukar sayc girii 1 yapldnda ilk OR kap
k 1 olur. lk anda sayc knn 000 olduu kabul edilirse, dier kap klarnn tm 0
olacaktr. Sadece birinci FF'nin k 1 olur. T tipi FF'lerde tetikleme sinyali 1 olduunda
sadece girii 1 olan FF'nin knn konum deitirdii anmsanrsa, ilk tetikleme sinyali sonunda
yalnzca Q1 k 1 olacaktr. Bu srada sayc k 001 olur.
Her tetikleme palsinde Q1 konum deitirirken Q2 yalnzca Q1 1 iken gelen tetikleme
sinyalinde konum deitirir. Devrede Q3'n konum deitirebilmesi iin Q1 ve Q2'nin 1 olmas
gerekir.
Devrenin aa sayc olarak
Q3
Q2
almasnda mantk 'e gre
Q1
dnlmelidir. lk anda sayc
kn 000 kabul edersek, tm
Q
Q
cp
Q
OR kaps klarnn 1 olduu
FF3
FF2
grlr. Her tetikleme palsinde
FF1
Q1 konum deitirir. Q2 ise Q1
1
0 iken gelen tetikleme
S
palsleriyle konum deitirir.
0
Devrede Q3'n konum
lojik 1 (5 V)
deitirebilmesi iin Q1 ve
ekil 9.8: bitlik asenkron aa-yukar sayc devresi
Q2'nin 0 olmas gerekir.
ekil 9.6'da verilen aa/yukar sayc devresini ekil 9.8'de verildii gibi daha basit olarak
izmek mmkndr. Verilen devrede S adl kontrol girii 1 konumundaysa ileriye doru saym
olacandan her FF bir ncekinin Q kyla tetiklenir. Kontrol girii 0 konumuna alndnda
ise geri doru saym olacandan her FF bir nceki FF'nin kyla tetiklenir.
ekil 9.8'de verilen devreye daha fazla sayda FF eklenerek sayma deeri artrlabilir.
g. Programlanabilen Asenkron Sayclar
stenilen deere kadar sayp sfr deerine dnen sayclara programlanabilir sayc denir.
rnein, 3 FF'den oluan bir yukar sayc 000 deerinden balar 111 deerine kadar sekiz
farkl say k retip yeniden 000 deerine dner. Bu tip bir devreye mod 8 sayc ad verilir.
3 FF'li yukar sayc devresinin 101 deerinden sonra 000 deerini gstermesini istediimiz
zaman mod 6 olarak alan bir sayc yapm oluruz. Mod 6 sayc devresi altnda, 000,
001, 010, 011, 100, 101 olmak zere alt eit say k retir.
99
cp
Q1
Q2
Q
FF1
FF2
clear
clear
Q3
Q
FF3
IC: 7476
lojik 1
clear
ekil 9.9: Mod 6 asenkron yukar sayc devresi
Cp
Q2
Q1
lojik '1'
J
FF1
Q
FF2
clear
clear
Q4
Q3
Q
J
K
FF3
clear
Q
FF4
clear
IC: 7476
Sayc devrelerini
programl hle
getirmek iin FF'lerin
clear (silme) ularna
lojik 0 bilgisi
uygulanr.
ekil 9.9'da verilen
mod 6 sayc devresi
110 bilgisini rettii
an, NAND kapsnn
knda 0 bilgisi
oluur. Bu bilgi tm
FF'lerin clear
girilerine uygulanm
olacandan sayc
devresi 110' kta
gsteremeden 000
konumuna dner.

drt FF'li devre ise
ekil 9.10: Mod 10 asenkron yukar sayc devresi
0000'dan 1001
deerine kadar
saydktan sonra yine
mod 10
mod 6
0000 deerine dner.
sayc
sayc
tetikleme
Saycnn knda 10
tetikleme
(0...10)
palsi
(0...5)
deiik say grld
girii
iin buna mod 10 sayc
ekil 9.11: 0-59 yukar saycnn blok emas
ad verilir.
Devre knda 1010
deeri olutuu anda NAND kaps tm FF'lerin clear (silme) girilerine 0 bilgisi gnderir ve
devre en baa dner.
Modlu sayclarn tasarmnn yapl anlald zaman istenilen deere kadar sayan sayc
devrelerinin retimi yaplabilir. rnein 0'dan 59'a kadar sayan bir devre yaplmak istenirse
ekil 9.11'deki blok ema uygulanr. 0-59 aras sayma yapan devre 1 Hz lik bir kare dalgayla
tetiklenecek olursa dijital saat devresinin saniye ksm elde edilmi olur.
ekil 9.11'deki devrede sadaki sayc 0-9 arasnda sayma yapmaktadr. Sadaki sayc 9'dan
sonra tekrar 0 deerine geerken solundaki 0-5 aras sayan saycy tetikler. Bylece sadaki
sayc her 9 saysn gsterdiinde soldaki sayc bir basamak ilerler. Soldaki sayc 5 (101)
durumundan 6 (110) durumuna geerken her iki sayc da 0 durumuna gelir.
h. BCD Sayclar
Asenkron sayclar kullanlan FF saysna bal olarak tm klar 1 olana dek sayar ve
yeniden 0'a dner. Programlanabilir sayclar ise istenilen bir deerden 0'a dnebilir.
Tm klar 1 olduktan sonra 0 deerine dnen sayclar ikili sayc olarak adlandrlr.
0'dan balayp 9 deerine kadar sayan devrelere ise BCD sayc ad verilir.
100
ekil 9.13'teki devrenin

sayma hz, 555
entegresine bal R1, R2
ve C'nin deeri
deitirilerek
ayarlanabilir.
anodu ase
display
giri A
Q1
Q4 ase Q
2
Q3
UCC
giri B
7447
7490
555
R2
ortak
anot
220 W
4.7 KW
R1
4.7 KW
ekil 9.12: TTL 7490 BCD sayc

+5 V
Uygulamada kullanlan
sayc devrelerinde birden
ok FF ieren entegreler
kullanlr.
rnein 7490 entegresi
0-9 sayc devrelerinde
kullanlmak zere
retilmitir. Bu eleman
ekil 9.13'te grld
gibi BCD sayc olarak
kullanlaca zaman
tetikleme sinyali 14
numaral ayaa
uygulanmal, 1 ile 12
numaral ular
birletirilmeli ve 2, 3, 6, 7
numaral ular lojik 0'a
balanmaldr.
anodu ase
display
100 mF
ekil 9.13: TTL 7490 entegreli 0-9 sayc devresi
anodu ase
display
anodu ase
display
7x220 W
7x220 W
7x220 W
7447
7447
7447
7490
7490
7490
clock
palsi
reset
ekil 9.14: 0-999 sayc devresi
101
IC: 7476
ekil 9.14'te verilen devre ise 0 ile 999 arasnda yukar sayma yapar. Devrede en soldaki
display, 7447 ve 7490 iptal
edilirse 0-99 sayc yaplm
D
A
C
B
olur.
. Belirli Bir
Q1
Q3
Q2
Q4
Deerden Balayan
preset FF1
preset FF
preset FF
preset FF
4
2
3
Asenkron Yukar
Q
Q
Cp
Q
Q
Sayclar (Presetlemeli,
n Kurmal Sayclar)
lojik 1
Ayarlandklar deerden
saymaya balayan
devrelere n kurmal
ekil 9.15: n kurmal yukar sayc devresi
sayc denir.
ekil 9.15'te verilen
devrede A, B, C, D ularna bir say girilmedii zaman devre 0000 deerinden 1111 deerine
kadar sayma yapar. Devrede B, C girilerine 1, A ve D girilerine '0' uygulandnda sayc
6'dan saymaya balar ve 15'ten tekrar 6'ya dner.
2. Senkron (E Zamanl, Paralel) Sayclar

Asenkron sayclar hzl sayma devrelerinde hata yaptndan senkron sayclar gelitirilmitir.
Senkron sayclarda tetikleme sinyali tm
FF'lere ayn anda uygulanr. Tetikleme sinyali ayn
Q1
Q2
anda uyguland iin bu tr devrelere uyumlu
(senkron) sayc ad verilmitir.
Q
IC: 7476
a. ki Bitlik Senkron Yukar Sayc

FF2
lojik 1
FF1
ekil 9.16'da verilen iki FF'li senkron sayc
Cp
devresi 00, 01, 10 klarn retir.
ekil 9.16: ki bitlik senkron sayc devresi
Tetikleme palsi yokken devre k 00'dr.
Devreye ilk tetikleme palsi geldiinde sadaki FF'nin k 1 olur. kinci tetikleme palsinde
sadaki FF'nin k 0 olurken soldaki FF'nin k 1 olur.
b. Bitlik Senkron Yukar Sayc (Mod 8 Sayc)
ekil 9.17'de verilen devre srekli olarak 000'dan 111'e kadar sayar. Devreye ilk tetikleme
palsi uygulandnda sadece birinci FF'nin k 1 olur. kinci tetikleme palsinde FF1 k 0
olurken FF2 k 1 olur. nc tetikleme palsi geldiinde FF1 k yeniden 1 olur. Drdnc
Cp
Q2
FF2
Q1
Cp
Q1
Q
FF1
lojik 1
IC: 7476
FF3
Q3
Q2
Q3
ekil 9.17: bitlik senkron sayc devresi ve k ularndaki sinyallerin ekli
102
tetikleme sinyali geldiinde FF1 ve FF2 k 0 olurken AND kaps zerinden JK ularna 1
bilgisi gider FF3'n k 1 olur. Devrenin almas bu mantk zerine devam eder.
c. Drt Bitlik Senkron
Yukar Sayc (Mod 16
Sayc)
ekil 9.18'de verilen devre
srekli olarak 0000'dan
1111'e kadar sayar.
Birinci tetikleme palsinde
FF1'in Q1 k (JK
ularna lojik 1 uyguland
Cp
iin) 0'dan 1'e gei
Q1
yapacaktr. kinci FF k
Q2
(Q2) ilk tetikleme palsi
Q3
uygulandnda (JK
ularnda lojik 0 olduu
Q4
iin) 0 olarak kalacaktr.
nc FF'nin JK ular bir
ekil 9.18: Drt bitlik senkron sayc devresi
AND kaps zerinden Q1
ve k ularndaki sinyallerin ekli
ve Q2 ucuna baldr. lk
anda Q1 ve Q2'nin 0 olmas
AND kapsnn kn 0
yapacaktr. AND kapsnn
knn 0 olmas FF3'n
JK ularnda lojik 0
olmasna neden olacaktr.
lk anda Q1, Q2 ve Q3
klar 0 olduundan
FF4'n JK girilerinde de 0
ekil 9.19: Mod 7 senkron yukar sayc devresi
bilgisinin olmasn
salayacaktr.
Devrenin almas bitlik senkron yukar saycnn aynsdr.
d. Mod 7 Senkron
Yukar Sayc
senkron sayc devresi 110
deerini rettikten sonra 000
deerine dn yapar. lk
tetikleme palsi geldiinde
FF1'in k 1 olur. kinci
tetikleme sinyali geldiinde
ekil 9.20: Mod 8 senkron aa sayc devresi
FF 1 'in k 0 olurken,
FF2'nin k 1 olur. Devrenin almas bu ekilde srp gider.
e. 3 Bitlik Senkron Aa Sayc (Mod 8 Sayc)
ekil 9.20'de verilen devre srekli olarak 111'den 000'a doru sayar.
103
Q2
Q1
FF4
FF3
FF2
FF1
IC: 7476
Q3
Q4
lojik 1
Cp
ekil 9.21: Drt bitlik senkron aa sayc devresi
3. Halka Sayc (Ring

Counter, Dner Sayc)
Q3
Q2
FF2
FF1
En sondaki FF'nin
knn ilk bataki FF'nin
giriine balanmasyla
retilen devrelere ring
sayc denir. Ring sayclara
Johnson ya da Moebius
sayc da denir. Bu devreler
kod srasnn simetrik
olmasnn istendii
devrelerde kullanlrlar.
Uygulamada iki tip ring
sayc kullanlmaktadr.
FF3
Cp
ekil 9.22: Standart ring sayc
Q1
FF4
FF3
FF2
FF1
Q4
Q3
Q2
Cp
IC: 7474
a. Standart Ring Sayc

ekil 9.22'de grlen
standart ring sayclarda ilk
anda tm FF'lerin klar
0'dr. Birinci tetikleme
palsinde FF1 k 1 iken
FF2 ve FF3 k 0'dr.
kinci tetikleme palsinde
FF1 k 0, FF2 k 1 ve
FF3 k 0'dr. nc
tetikleme palsinde FF1
k 0, FF2 k 0 ve FF3
k 1 olur. Drdnc
tetikleme palsinde ise tm
FF klar 0 olur.
Q1
IC: 7476
f. 4 Bitlik Senkron Aa Sayc (Mod 16 Sayc)

srekli olarak 1111'den
0000'a doru sayar.
ekil 9.23: Yryen ring sayc

clock
elde
+ UDD reset clock enable k
Cp
ase
ekil 9.24: 4017 entegresinin ayaklarnn dizilii
104
b. Yryen Ring Sayclar
Uygulamada ring sayc olarak ekil

9.24'te ayaklarnn dizilii verilen
4017 entegresi kullanlabilir.
ekil 9.25'te 4017entegresiyle
yaplm yryen k devresi
verilmitir.
4017 entegresinin 10 adet k ucu
vardr. Herhangi bir anda klardan
sadece biri 1 dierleri 0 olmaktadr.
Entegrenin klar, Q0, Q1, Q2, Q3,
Q4, Q5, Q6, Q7, Q8, Q9 eklindedir.
Devre alrken 10 adet k srayla
1 olur. Dng ileminin daha nce
olmas istenirse bir sonraki k 15
numaral uca balanr.
+9-12 V
1k
10 x led
Cp
Entegreyi
tetiklemede
kullanlan
devre
transistrl
ya da 555'li
astable
multivibratr
olabilir.
4017
ekil 9.23'te grlen yryen ring

sayclar, en sondaki FF'nin knn
ilk FF'nin D giriine balanmasyla
retilir. ekil 9.23'teki devrede
klara balanacak alclar (led,
lmba vb.) srayla yanar. Sonra snp
tekrar almaya balarlar. Yani, nce
Q1, ardndan Q2, sonra Q3 en son
olarak da Q4 k 1 olur. Tm
klar 1 olduktan sonra hepsi birden
0 olur.
reset
ekil 9.25: 4017 entegreli yryen k devresi
yukar
FF1
aa
FF2
ekil 9.25'te verilen devreyle daha

fazla akm eken alclar beslenmek
istenirse direnlerin k
transistrlerin beyz ucuna, alclar ise
kolektre balanr.
FF3
Q1
Q2
Q3
4. Senkron Aa/Yukar Sayclar

FF4
ekil 9.26'da verilen senkron sayc
Q4
devresi yukar ve aa sayma ilemini
Cp
yapabilir. Devrede yukar ucuna 1
uygulanrsa sayc yukar sayar.
ekil 9.26: Senkron aa/yukar sayc devresi
Yukar ucuna 0, aa ucuna 1
uygulandnda ise devre aa sayar.
Her iki uca 0 uygulandnda ise sayc o andaki konumunu muhafaza eder. Her iki girie 1
verildiinde ise sayc yine yukar sayar.
105
data A clear bor elde yk data C data D
anodu
ase
display
anodu
ase
display
data B
geri
ileri
saym saym
ase
1k
7447
ase
7447
ase
yukar
(up)
1k
74192
74192
1k
reset
reset
aa
(down)
reset
1k
ekil 9.27: 74192 entegreli senkron aa / yukar sayc devresi
Uygulamada aa/yukar saydrma ilemleri iin gelitirilmi 74192 entegresi kullanlr.

Bu entegre tetikleme palsinin pozitif kenarnda tetiklenir. ekil 9.27'de 74192 ile yaplm
sayc rnei verilmitir.
Sorular
1. adet JK flip flop kullanarak asenkron yukar sayc devresini ve k sinyallerini iziniz.
2. Drt adet JK flip flop kullanarak asenkron aa sayc devresini ve k sinyallerini iziniz.
3. adet JK flip flop kullanarak asenkron mod 4 yukar sayc devresini ve k sinyallerini
iziniz.
4. bitlik senkron yukar sayc devresini ve k sinyallerini iziniz.
106
Blm 10: Kaydrmal Kaydediciler (Shift Register)

A. Giri: Kaydrmal kaydediciler dijital devrelerde (hesap makinesi, bilgisayar, PLC vb.)
yaygn olarak kullanlmaktadr.
Bilgi kaydrma devrelerinin ilevini hesap makinesi
rneiyle aklayalm. Makineye 479 saysn girerken
4 tuuna basnca display'de 4 says grnr. Ardndan
7 saysna baslnca 4 sola kayar, onun yerine 7 gelir.
Son olarak 9 saysna basldnda 4 ile 7 birer basamak
ekil 10.1: Hesap makinesinde
sola kayar, en saa 9 yerleir. 479 says hesap
rakamlarn sola doru kaymas
makinesine girilirken dijital devre hem bilgi kaydetme
(bellek) hem de kaydrma (shift) yapmaktadr.
Kaydrmal kaydedici devreleri flip floplardan oluur.
Kaydrmal kaydedici entegresi rnekleri
rnein 8 bitlik veriyi (ikili say) kaydetmek iin 8
adet FF kullanlr. kili say bitleri kaydedilirken iki
yntemden birisi kullanlr.
Birinci Yntem: Veriyi bir bit olarak tetikleme
sinyaliyle kaydrarak kaydetmek. Bu ynteme seri
izelge 10.1: Kaydrmal kaykaydetme denir.
dedici entegresi rnekleri
kinci Yntem: Btn veri ayn anda tetikleme
palsiyle kaydedilir. Bu ynteme paralel kaydetme denir.
Shift Registerlerin Snflandrlmas
1. Bilgiyi Kaydrma Ynnden Snflandrma
a. Saa kaydrmal kaydediciler (shift right register),
b. Sola kaydrmal kaydediciler (shift left register),
c. Saa-sola kaydrmal kaydediciler
2. Kaydrmal Kaydedicilerin Bilginin Giri ve
kna Gre Snflandrlmas
a. Seri giri-seri kl kaydrmal kaydediciler (SISO),
b. Seri giri-paralel kl kaydrmal kaydediciler (SIPO),
c. Paralel giri-seri kl kaydrmal kaydediciler (PIPO),
d. Paralel giri-paralel kl kaydrmal
kaydediciler (PISO)
a. Seri Giri-Seri kl Kaydrmal Kaydediciler
Flip flop kullanlarak yaplan kaydrmal
kaydedicilerde RS, JK ya da D tipi FF'ler
kullanlabilir.
107
ekil 10.2: Kaydrmal

kaydedici tiplerinin blok
ema hlinde gsterilmesi
II. JK Tipi FF'li Drt Bitlik

Kaydrmal Kaydedici Devresi
Cp
veri
girii
J
K
Q
cp (kaydrma palsi)
ekil 10.3: JK tipi FF ile bir bitin kaydedilii
FF1
seri veri girii
I. JK Tipi FF'li Bir Bitlik

ekil 10.3'te JK FF ile bir bitlik
bilginin kaydetme devresi verilmitir.
JK FF'nin kaydedici olarak
kullanlmasnda lojik 0 ve lojik 1'in
kaydedilmesi yle olur:
* JK FF'ye lojik 0 kaydetmek iin
J=0, K=1 iken bir tetikleme palsi
uygulanr.
* JK FF'ye lojik 1 kaydetmek iin
J=1, K=0 iken bir tetikleme palsi
uygulanr.
Qa
FF4
FF3
Qb
Qc
Qd
b b
cp (kaydrma palsi)
ekil 10.4'te verilen drt bitlik seri

giri-seri kl kaydrmal kaydedici
devresinde balangta tm FF'ler reset
konumundadr. Bylece tm J girileri
0, K girileri 1 olur.
Cp
J
K
Birinci tetikleme palsinde J a =0,

Ka=1 olduu iin kaydediciye 0 girii
yaplmaktadr.
Devrede ikinci tetikleme palsi de ayn
zelliktedir.
Qa
nc tetikleme palsinde Ja=1 ve

Ka=0 olduu iin kaydedicinin ilk bitine
1 alnr. Bu bit ayn zamanda hem Qa
k hem de Jb giriidir.
Drdnc tetikleme palsinde Ja=0 ve
Ka=1 olduu iin Qa=0, Qb=1 olur.
Qb
III. D Tipi FF'li Bir Bitlik

ekil 10.5'te verilen iki devrede D
giriindeki bilgi tetikleme palsinden
sonra Q kndan alnr. D giriinde 1
varsa tetikleme palsiyle Q k da 1
olur.
FF2
Qc
Qd
ekil 10.4: Drt bit seri giri- seri kl kaydrmal

kaydedici devresi ve devrenin giri klarndaki
bilgilerin gsterilii
veri
girii
cp (kaydrma palsi)
J(D) Q
veri
girii
cp (kaydrma palsi)
ekil 10.5: D tipi FF ile bir bitin kaydedilii
108
seri veri k
IV. D Tipi FF'li Seri Giri-Seri kl Drt Bitlik Saa Kaydrmal Kaydedici Devresi
ekil 10.6'da verilen devrede seri giriten 0101 bilgisinin girdiini varsayalm. Burada en az
arlkl bit (LSB) 1'dir. Seri giriten en
nce 1 gnderilir. En ok arlkl bit
FF2
FF3
FF4
FF1
(MSB) ise 0'dr. Bu bit, FF 1 'in D a
veri
Qc
Q
Qb
a Qa
giriine en son olarak gelir.
d d
b
c
girii
lk anda tm FF klar 0'dr. 1 biti
c
d
a
b
FF1'in giriine uyguland anda
devreye bir de tetikleme palsi gelirse
cp (kaydrma palsi)
bu 1 deeri FF1'in kna aktarlr.
Bu durumda FF1'in knda 1, dier
ekil 10.6: D tipi FF ile drt bit seri giri-seri
kl saa kaydrmal kaydedici devresi
FF'lerin klarnda ise 0
bulunmaktadr.
Seri giren bilgide sadan ikinci
bitin '0' olduunu biliyoruz. Bu
durumda FF1'in giriinde 0
bulunmaktadr. kinci tetikleme sinyali
uygulandnda FF1'in knda
bulunan 1, FF2'nin kna aktarlr.
FF1'in giriinde bulunan 0 ise FF1'in
kna aktarlm olur.
Drdnc tetikleme palsinden
sonra FF'lerin klar, FF1=0, FF2=1,
izelge 10.2: Bilginin seri olarak tanmas
FF3=0, FF4=1 olur. Devreye
uygulanan drdnc tetikleme
palsinin sonunda FF'lerin knda 0101 bilgisi oluur. Tetikleme palsleri srdrlrse
soldan giren bilgi sadan srayla kacaktr. Bu kaydrmal kaydedici devresi saa kaydrmal
olarak almaktadr. Ayn devrede en sadaki FF en sola, en soldaki FF en saa balanacak
ekilde kurulur, bilgi sadan uygulanrsa devre sola kaydrmal kaydedici olarak alr.
ekil 10.6'daki devrede k en sondaki FF kndan alnrsa buna seri giri-seri kl
kaydrmal kaydedici denir. k, FF1, FF2, FF3, FF4 klarndan paralel olarak alnrsa
buna, seri giri-paralel kl kaydrmal kaydedici denir.
b. Seri Giri-Paralel kl Kaydrmal Kaydediciler
ekil 10.7'de verilen devrede ilk FF'nin D giriine veri (0, 1) uygulanr ve tm FF'lerin Q
klarndan da ayn anda bilgiler alnr. Yani bu tr devrelerde bilgi girii seri, bilgi k ise
paraleldir.
ekil 10.7'de verilen devreye srasyla 1, 1, 0, 0 bilgileri uygulandnda drt pals sonunda
veri
girii
FF1
FF2
FF3
FF4
cp (kaydrma palsi)
ekil 10.7: Drt bit seri giri paralel kl saa kaydrmal kaydedici devresi
109
ktan izelge 10.3'te

grlebilecei gibi
0011 bilgisi alnr.
d. Paralel GiriSeri kl
Kaydrmal
Kaydediciler
ekil 10.9'da
verilen bu tip
devrelerde bilgi
paralel olarak
kaydedilir ve seri
olarak okunur.
ekil 10.10'da
verilen devreye srayla
0, 1, 1, 0 bilgilerini
yklediimizi
varsayarsak, ikinci
kaydrma palsinin
FF2
FF3
FF4
paralel veri girileri
FF1
FF2
FF3
FF4
paralel veri k
izelge 10.3: Bilginin paralel olarak tanmas
cp (kaydrma palsi)
ekil 10.8: Drt bit paralel giri-paralel kl saa

kaydrmal kaydedici devresi
izelge 10.4: Drt bit paralel giri-paralel kl saa

kaydrmal kaydedici devresinde bilgi kaydrma
paralel veri girii
FF2
FF1
FF3
FF4
cp (kaydrma palsi)
ekil 10.9: Drt bit paralel giri-seri kl saa

110
seri veri k
c. Paralel GiriParalel kl
Kaydrmal
Kaydediciler
Bu devrelerde her
FF'nin preset giriine
ayr bir hat balanr.
Preset girileri
araclyla uygun
FF'ler lojik 1
durumuna ayarlanarak
btn verilerin ayn
anda yklenmesi
salanr.
ekil 10.8'de
verilen devreye 0, 1, 1,
0 bilgilerini
yklediimizi
varsayarsak, nc
kaydrma palsinin
sonunda klarda
izelge 10.4'te
grld gibi 0000
bilgisi oluur.
seri veri
FF1
girii
cp
sonunda seri veri

knda izelge
10.5'te grld gibi
1 bilgisi oluur.
FF2
FF3
FF4
izelge 10.5: Paralel giri parale kl kaydrmal

kaydedici devresinde bilgi kaydrma
seri
k
paralel klar
seri
k
sa-sol shift register
seri
giri
seri
giri
kaydrma
(sa-sol)
cp
ekil 10.10: Saa-sola kaydrmal kaydedicinin blok emas
UCC (16)
A (3)
paralel
giriler
B (4)
QA
C (5)
D (6)
QB
saa kaydrmal (2) Dsr

sola kaydrmal (7) Dsl
74194
3. Saa-Sola
Kaydrmal
Kaydediciler
ki ynde bilgi yer
deitirmesi yapabilen
kaydrmal
kaydediciler aritmetik
ilem yapan
devrelerin temel
elemandr. rnein
arpma ilemi sola
doru kaydrmal
kaydediciyle yaplr.
Saa doru
kaydrmal kaydedici
ise blme ilemini
yapar. ekil 10.10'da
verilen blok emada
kaydrma kontrol 1
durumundayken girie
uygulanan bilgi
tetikleme palsleriyle
(Cp) sola doru yer
deitirir. Kaydrma
kontrol 0
durumundayken ikinci
girie uygulanan bilgi,
tetikleme palsleriyle
saa doru yer
deitirir.
FF1
C1
(11)
QC
QD
tetikleme
Cp
clear (1) Clr
S0 S1
mod
kontrol
klar
B C
(15)
(14)
(13)
(12)
ase (8)
(9) (10)
ekil 10.11: TTL 74194 niversal kaydrmal kaydedici entegresi
a. 74194 Saa-Sola Kaydrmal Kaydedici Entegresi (niversal Kaydrmal

Kaydedici)
74194 entegresi kontrol sinyallerinin deimesiyle seri girilen bilgiyi saa ya da sola
kaydrabilir. Ayn ekilde k seri ya da paralel olarak alnabilir.
ekil 10.11'de verilen devrede A, B, C, D ular paralel. Dsr ve Dsl girileri ise seri bilgi
girileridir. Dsr ucundan saa kaydrlacak bilgi girilir ve girilen ilk bit A kna gnderilir.
Dsl ucundan ise sola kaydrlacak bilgi girilir. Girilen ilk bit D kna iletilir ve sola kaydrlr.
Tetikleme palsinin pozitif kenar entegreyi tetikler. Clear giriinden uygulanan 0 sinyali tm
klar 0 yapar.
S0 ve S1 girileri devrenin modunu kontrol eder. S0=0, S1=0 durumunda devre hold (tutma)
111
modundadr ve hi bir ilem yapmadan yalnzca kndaki bilgileri korur. S0=0, S1=1 durumunda
devre sola kaydrmal kaydedici olarak alr. S0=1, S1=0 durumunda ise saa kaymal kaydedici
olarak alr.
S0 = 0, S1 = 0 durumunda entegre paralel giri paralel kl kaydedici olarak alr. A, B,
C, D girilerinden paralel olarak uygulanan bilgi, tetikleme palsinin pozitif kenarnda ka
gnderilir.
B
C
74194
iki yollu (toggle)

anahtarlar
klar
(led)
Cp
+5V (16) ase (8)
ekil 10.12: Saa kaymal

kaydedici devresi
74194
klar
(led)
Cp
+5V (16) ase (8)
ekil 10.13: Sola kaymal

kaydedici devresi
klar
(led)
74194
c. Paralel Giri Paralel kl Kaydrmal

Kaydedici Deneyi
ekil 10.14'te verilen devrede S1=1, S0=1 yaparak
devreyi paralel giri, paralel kl kaydrmal
kaydedici hline getiriniz. Clear giriini 0 yaparak
tm klar 0 yapnz. Sonra clear giriini 1 yaparak
silmeyi pasif (l) hle getiriniz. IA=0, IB=1, IC=1,
I D =0 olacak biimde A, B, C, D anahtarlarn
hazrlaynz.Tetikleme butonuna basarak girie
uygulanan bilgilerin ka aktarln gzleyiniz.
Giri anahtarlaryla farkl bilgiler uygulayarak
klar gzleyiniz.
iki yollu (toggle)

anahtarlar
b. Sola Kaydrmal Kaydedici Deneyi

ekil 10.13'te verilen devrede S0=0, S1=1 yaparak
devreyi sola kaydrmal kaydedici hline getiriniz.
Deneyde bilgi, QD'den QA'ya doru kayacak ekilde
hazrlanmtr. Clear giriini 0 yaparak tm klar
0 yapnz. Sonra clear giriini 1 yaparak silmeyi pasif
(l) hle getiriniz. SLSI kaydediciyi (sola kaydrma
girii) 1 yapnz. Tetikleme anahtaryla 4 kez pals
gnderiniz. Bu durumda bilgi, sola doru kayacaktr.
+5V
iki yollu (toggle) anahtarlar
4. Kaydrmal Kaydedici Deneyleri

a. Saa Kaydrmal Kaydedici Deneyi
ekil 10.12'de verilen devrede S0=1, S1=0 yaparak
devreyi saa kaydrmal kaydedici hline getiriniz.
Deneyde bilgi QA'dan QD'ye doru kayacak ekilde
hazrlanmtr. Clear giriini 0 yaparak tm klar
0 yapnz. Sonra clear giriini 1 yaparak silmeyi pasif
(l) hle getiriniz. SRSI kaydediciyi (saa kaydrma
girii) 1 yapnz. Tetikleme anahtaryla 4 kez pals
gnderiniz. Bu durumda bilgi saa doru kayacaktr.
Bilgi kaydediciden ktktan sonra geri dnmez.
nk geri besleme yoktur.
Cp
+5V (16) ase (8)
ekil 10.14: Paralel giri paralel kl

Not: Kitabn 104 ve 105. sayfasnda aklanan ring sayclar kaydrmal kaydedicilerin bir
uygulamasndan ibarettir. Yaygn olarak kullanlan 4017 entegresiyle yaplan yryen k
devrelerinde de grlebilecei gibi herhangi bir anda klardan sadece birisi lojik 1, dierleri
112
ise lojik 0 seviyesindedir.

Entegrenin giriine uygulanan tetikleme palsiyle lojik 1 seviyesi bir yandaki ka kayar.
Dier klarn tm yine 0 dzeyinde kalr.
B. Bilgi Kaydediciler (Data Register, Data Latch)

Dijital devreye (yazar kasa, hesap makinesi, bilgisayar, PLC vb.) girilen bilgileri devrede
geici olarak saklayan dzeneklere bilgi kaydedici denir.
ekil 10.15'te verilen lojik devre bir bitlik bilgiyi muhafaza edebilir. Devrede veri giriinden
uygulanan bir bitlik dijital say, enable girii 0 olduunda Q kna ular. Enable girii 1
yapldnda ise veri giriiyle Q k birbirinden yaltlm olur. Yani, E giriinin 1 olmas Q
kndaki bilgiyi muhafaza edebilmeyi salar. Veri giriine gelen bir bilgiyi Q kna
gnderebilmek iin E giriine lojik 0 uygulamak gerekir. E girii 1 olarak tutulduu srece Q
k mevcut durumunu korur
yani hatrlar.
veri
ekil 10.16'da ise D tipi
FF'lerle yaplm 4 bitlik bilgi
Q
kaydedici devresi verilmitir.
Devrenin DA, DB, DC, DD
girilerine bilgi paralel olarak
E (enable, izin)
uygulanr. Tetikleme palsi bir
ekil 10.15: Bir bitlik bilgi kaydedici
kez uygulandnda
girilerdeki bilgiler A, B, C, D
klarna aktarlr. Yeni bir
FF2 B
FF1 A
FF3 C
FF4 D
tetikleme palsi verilmedii
srece kdaki bilgiler
deimeden kalr. Devrede
Cp
girie yeni gelen bilgilerin
DB
DA
DC
DD
klara aktarlabilmesi iin
tetikleme palsinin bir kere
ekil 10.16: Drt bitlik bilgi kaydedici devresi
uygulanmas gerekir.
Veri tutucular (data latch) en
ok D tipi FF devreleriyle
ase
yaplr. Bu elemann tetikleme
palsi 0 iken veri girii ne olursa
olsun kta deime olmaz.
7475
Tetikleme palsi 1 olduunda veri
0 ise Q k 0, veri girii 1 ise
Q k 1 olmaktadr.
ekil 10.17'de ayaklarnn
U
CC
dizilii verilen TTL 7475
ekil 10.17: TTL 7475 entegresinin ayaklarnn dizilii
entegresi 4 bitlik bilgi kaydedici
olarak alr. Bu elemanda drt
adet D tipi FF vardr. Entegrede FF'ler ikili olarak gruplandrlm ve ikisine birer enable ucu
balanmtr. Bir bitlik bilginin giriten ka aktarlabilmesi iin enable giriine lojik 1
uygulanmaldr. Enable (E) girii lojik 0 olduunda giri ile k arasndaki balant kesilir ve
nceki k korunur.
113
iki yollu (toggle) anahtarlar
TTL 7475 Veri Tutucu Entegresinin zelliklerinin ncelenmesi

1. E ve F anahtarlarn 1, A ile D arasndaki anahtarlar 0 yapnz.
2. A ve D anahtarlarn 1'e getirerek Q4 ve
ledler
Q 1 klarna bal ledlerin yanmasn
gzleyiniz.
3. A ve D anahtarlarn 0'a getirerek Q4 ve
Q 1 klarna bal ledlerin snmesini
gzleyiniz.
7475
4. B ve C anahtarlarn nce 1 sonra 0
konumuna getirerek Q3 ve Q2 klarndaki
ledlerin yanmasn ve daha sonra snmesini
ase (12)
+5V (5)
gzleyiniz.
5. Enable 1 olduu zaman, hangi giriin
kendisini Q knda gsterdiinden emin
ekil 10.18: 7475 veri tutucu deneyi devresi
oluncaya kadar A ile D arasndaki anahtar bir
mantk seviyesinden dierine geirerek deneyi yapnz.
6. A ile D arasndaki anahtarlar 1 konumuna getiriniz.
7. Enable (3-4) anahtarn 0 yapnz.
8. A ile D arasndaki anahtarlar 0 yaparak klar gzleyiniz.
Enable (1-2) 1 olduu iin Q2 ve Q4 deiir.
Enable (3-4) 0 olduu iin Q3 ve Q4 deimez.
9. C ve D anahtarlarn 1 yapnz. Q2 ve Q1'in deiimini gzlemleyiniz.
10. Enable (1-2) anahtarn 0 yapnz. C ve D anahtarlarn 0 yaparak Q 2 ve Q 1 'in
deimediini gzleyiniz.
Sorular
1. Kaydrmal kaydedicilerin grevi nedir? Aklaynz.
2. D tipi FF'de D ucundaki bilginin Q kna nasl aktarldn ekil izerek aklaynz.
114
Blm 11: Dijital/Analog (DAC) ve Analog/Dijital (ADC) eviriciler
A. Giri: Elektronik devreler analog ve dijital olmak zere iki blmde incelenir. Analog
sinyaller srekli farkl deerler alr. Dijital sinyallerde ise minimum (0) ve maksimum (1)
deerleri sz konusudur.
Dijital kl bir devreyi analog yapl bir devreye balayabilmek iin DAC, analog kl
bir devreyi dijital yapl devreye balamak iin ise ADC devreleri yaplmtr.
Bu blmde DAC (digital/analog converter) va ADC (analog/digital converter) devrelerinin
yaps, almas, kullanm alanlar ve zellikleri hakknda temel bilgiler verilecektir.
1. Analog Sinyal Deiimlerine likin rnekler
I. Devreye bal bir PTC sndka zerinden geen akm azalr. Buna gre PTC'nin zerindeki
gerilim analog olarak deimektedir.
II. LDR zerine den k arttka bu elemann direnci azalr ve zerinden geen akm
artar. Bu elemann zerinde den gerilimin deiimi de analog zellik gsterir.
III. Mikrofonun diyaframna ses dalgalar arptnda diyafram ve buna bal bobin titreir.
Bobin ularna osilaskop balanarak gzlem yaplacak olursa ses dalgalarnn AC zellikli (farkl
frekanslarda) elektrik sinyallerine dnt grlr.
2. Dijital Sinyal Deiimlerine likin rnekler
I. Devrede anahtarn alp kapanmas akmn geiini salar ya da keser.
II. Transistrn tam kesim ya da tam iletimde (doyumda) olmas dijital k retir.
Teyp band sesleri analog olarak kaydeder. Yani bant yzeyindeki demir tozlarnn mknatsiyeti
her yerde farkl iddettedir. Teybin okuyucu kafas hareketli bant zerine getirildiinde kafann
iindeki bobinde manyetik alanlarn iddetiyle doru orantl bir AC gerilim oluur.
Disket bilgileri dijital olarak kaydeder. Yani disketin tekerleinin yzeyindeki demir tozlarnn
mknatsl minimum ya da maksimum iddettedir.
CD-ROM da bilgileri dijital olarak kaydeder. Yani, CD'nin tekerleinin yzeyindeki noktacklar
yank ya da parlaktr. Yank olan blmler yanstmad iin buralarda lojik '0' bilgisi,
yank olmayan noktalarda ise lojik '1' bilgisi saklanr. CD-ROM'da saklanm dijital bilgilerin
mzik olduunu varsayalm. Dijital olarak saklanm sesler hoparlre gnderilirse hibir ey
anlalmaz. Ama CD-ROM'dan alnan lojik sinyaller dijital analog evirici devresinden
geirildikten sonra hoparlre uygulanrsa tm sesler kulak tarafndan alglanabilir.
B. Dijital/Analog eviriciler (DAC, Digital/Analog Converter)
Dijital zellikli sinyalleri analog sinyallere dntren devrelere DAC denir. DAC
devrelerinin basit yapl olanlarnda op-amplar kullanlr.
ki eit op-ampl DAC devresi gelitirilmitir. imdi bunlar inceleyelim.
115
+5 V
Arlk direnli DAC devresinde girie gelen dijital

deerlerin analog karl u denklemler kullanlarak
bulunabilir.
Op-ampn kazanc:
Rgb
+5 V
2 kW
+5 V
4 kW
C
B
+5 V
1 kW
1 kW
8 kW
2
3
+U
7
741
Uk
1. Arlkl Direnli Dijital/Analog evirici

Devresi
Bu devrelerde girilere balanan direnler giri
sinyalinin dijital arlna gre hesaplanr. Girie verilen
dijital sinyalin lojik 0 konumu 0 volt, 1 konumu ise +5
V tur. ekil 11.1'de verilen ema aslnda op-ampl eviren
toplayc devresidir.
6
4
-U
LSB
ekil 11.1: Drt bit girili arlk

direnli DAC devresi
Giriler
Uk
Op-ampn kndaki gerilimin deeri:

Uk = Av.Ugiri. Bu denklemi yle de yazabiliriz:
Uk = -
[V]
DAC devresinde girie 1011 deeri

uygulandnda Uk ka volt olur?
zm: Uk = -(5 + 1/2.(0) + (1/4).5 + (1/8).5)
= -6,875 V
Not: k deerindeki "-", sinyalin op-amp
tarafndan ters evrildiini vurgulamaktadr. k
gerilimi pozitif yaplmak istenirse devre kna bir adet
op-ampl eviren ykselte devresi balanr.
izelge 11.1: Drt bit girili

arlk direnli DAC devresinin
k gerilimi deerleri
Drt bit girili op-ampl DAC devresinde girie uygulanan dijital deerlerin analog gerilim
karl yanda grlen izelge 11.1'de verilmitir.
2. Merdiven (R-2R) Tipi Direnli Dijital/Analog evirici Devresi

ekil 11.2'de verilen DAC devresi arlkl direnli DAC'dan daha hassas alr. Devrede
Uref (referans gerilimi) istenilen DC deere getirilerek analog kn seviyesi deitirilebilir.
rnein Uref gerilimi 16 volt olarak uygulanrsa tm girilere 0 V olduunda Uk 0 V
olur. Giriler 1000 olduunda Uk -8 V, Giriler 1111 olduunda ise, Uk -15 V olur.
Merdiven tipi direnli DAC devresinde girie gelen dijital deerlerin analog karl u
denklem kullanlarak bulunabilir.
Uk = -(A.1 + B.2 + C.4 + D.8) [V]
116
U ref
MSB
LSB
10 kW
R5
10 kW
R6
R3
20 kW
20 kW
R2
Rgb 1
R4
10 kW
R7
ekil 11.2: Merdiven tipi DAC devresi
kW
+U
7
741
Uk
20 kW
R1
B
20 kW
20 kW
6
4
-U
izelge 11.2: Drt bit girili

merdiven tipi DAC devresinin
k gerilimi deerleri
C. DAC Entegreleri
analog k iin ase

dijital giri iin ase
+U
Ucc
CC (+4,5...+16,5 V)
ekil 11.3: DAC entegresi
Uk
9
AD558
1. AD558 Entegresi
ekil 11.3'te ayaklarnn dizilii verilen
ADC558 entegresi 8 bitlik giri deeri olup
ktan analog sinyal verir. Entegrenin besleme
gerilimi +5 V ile +15 V arasnda olabilir. k
gerilimi ise entegrenin bacaklarnn balantsna
bal olarak 0...+2,55 V ile 0...+10 V arasnda
deiir.
Uk noktasnda grlecek tam skala deeri
2,55 V olacaksa 14, 15 ve 16. ayaklar birletirilir.
Eer tam skala deerinin 10 V olmas
isteniliyorsa 15 ile 16 ve 13 ile 14 numaral
ayaklar birletirilir.
k geriliminin 0 ile 2,55 V arasnda deitii
durumda besleme gerilimi 5-15 V aras, k
voltajnn 0-10 volt aras deitii durumda ise
12-15 V arasnda olmaldr.
AD558
Uk
10
14
15
16
ase
2. AD558 Entegresinin DAC Olarak

+UCC
Kullanlnn ncelenmesi
ekil 11.4: AD558 entegresiyle
ekil 11.4'te verilen devre kurulduktan sonra
yaplan DAC devresi
girilere bal iki yollu anahtarlarla entegreye
dijital deerler uygulandnda ktan izelge
11.3'te grld gibi 0 V ile 2,55 V aras gerilimler alnr.
117
D. Analog/Dijital eviriciler (ADC,

Analog/Digital Converter)
Alternatr, mikrofon, NTC, PTC, LDR,
fototransistr, fotodiyod, osilatr vb. gibi
elemanlar analog zellikli sinyal retirler.
Analog sinyallerin dijital devrelere
uygulanabilmesi iin araya ADC devresi
konur.
ekil 11.5'te analog/dijital eviricinin
blok emas verilmitir.
Analog/dijital evirici eitleri
unlardr:
izelge 11.3: AD558 entegresiyle

yaplan DAC devresinde girie gelen
dijital bilgilerin baz analog karlklar
A B C D
1. Saycl Analog/Dijital eviriciler

Bu tip devreler, karlatrc, sayc,
DAC ve AND kapsnn birleiminden
oluur.
ekil 11.6'da blok ema olarak verilen
ADC devresinde girie analog zellikli
sinyal uygulanmaktadr. Karlatrcnn
2. giriine ise DAC eviricinin k
balanmtr.
ADC
ADC
ekil 11.5: Analog/dijital

eviricinin basit emas
1
0-3 V
Cp
DAC
tetikleme
palsi
Cp
yukar sayc
op-ampl
karlatrc
Op-ampl karlatrc devresi yle

alr:
1. giriin gerilimi 2. giriin geriliminden
byk olursa 3 numaral kn gerilimi
lojik 1 dzeyinde olur.
1. giriin gerilimi 2. giriin geriliminden
kk olursa 3 numaral kn gerilimi
lojik 0 dzeyinde olur.
1. giriin gerilimi 2. giriin gerilimine
eit olursa 3 numaral kn gerilimi lojik
0 dzeyinde olur.
0-3 V
ekil 11.6: Analog/dijital

evirici devresinin blok emas
ekil 11.6'da ADC devresinin giriine

0,6 V luk bir gerilim geldiini kabul edelim. ABCD k ilk anda 0000 deerindedir. Bu
nedenle DAC devresinin knda 0 V olur. Bu durumda karlatrcnn 3 numaral knda
lojik 1 dzeyinde gerilim oluur. AND kapsnn alt ucuna lojik 1, st ucuna tetikleme sinyali
geldii anda bu elemann knda kare dalga eklinde bir sinyal oluur. AND kapsnn k
sayc devresini tetikler ve ABCD knda 0001 bilgisi oluur.
ADC devresinin kndaki 0001 deeri DAC devresinin knda 0,6 V domasna yol
aar. DAC'n knn 0,6 V olmas karlatrc devresinin kn lojik 0 yapar. AND kapsnn
k 0 olaca iin sayc durur.
118
ADC devresinin giriine uygulanan gerilim 1,2 V yaplrsa ikili saynn k deeri 0110
olana dek sayc yukar sayar.
ADC devresinin giriine uygulanan gerilim 2,8 V yaplrsa ikili saynn k deeri 1110
olana dek sayc yukar sayar.
ADC 0804
2. ADC
ikilik k
UCC = 5 V
Ureferans = 5 V
Entegreleri
20
a. ADC 0804
10 k
analog
giri
Entegresi
Uygulamada ADC
ilemini yapmak iin
ADC 0804 entegresi
kullanlabilir. Bu
10 k
entegrenin giriine 0 start
5 V aras gerilim
uygulanr.
ADC 0804
entegreli analog/dijital
evirme devresinin
ekil 11.7: Analog/dijital evirici devresi
giriine 0 V
uygulandnda
ktan 00000000 ikili say deeri alnr. Giri gerilimi 0,02 V olduunda k 00000001
olur. +5 V uygulandnda ise k 11111111 olur. Baka bir ifadeyle girite 0,02 V luk
gerilim deiimi k deerini bir basamak deitirir.
ADC 0804 entegresi CMOS ailesinden olup, mikro ilemci tipi bir elemandr. Bu zellii
sayesinde 8080, 8085, Z80 gibi entegrelere direkt olarak balanabilir. ADC 0804'n RD, WR,
INTR adl ayaklar sadece mikro ilemci denetimli devrelerde kullanlr.
ekil 11.7'de verilen devrede nce start anahtar kapatlr. Bu yapldktan sonra devre girideki
analog sinyal 8 bitlik dijital deere evirir.
Devrede bulunan 10 kW luk diren ve 150 pF lk kondansatr entegrenin iinde bulunan
kare dalga retecini altrmay salar.
b. Analog/Dijital evirme Yapan Devre rnei
ekil 11.8'de verilen devre, buraya kadar anlatlan konularn uygulamasna rnektir. Girie
uygulanan analog gerilim dijital bilgiye evrildikten sonra display'de okunabilir.
Devrede op-ampn giriine uygulanan analog sinyal evirmeyen ykselte olarak alan
ilemsel ykseltecin kna geer. Op-amp kna balanm olan 4 voltluk zener diyod
AND kapsnn giriine giden gerilimi krparak 4 volta indirger.
AND kapsnn giriine tetikleme palsi geldii zaman bu kap iletime k reterek sayc
entegresini tetikler. Sayc entegresinin knda oluan ikilik bilgiler 7447 entegresi tarafndan
onluk bilgiye evrilerek display srlr.Sayc entegresinin kndaki ikilik bilgiler ayn
zamanda arlk direnli DAC devresinin giriine uygulanr. DAC devresi girie gelen ikilik
bilgileri analog sinyal hline getirerek evirmeyen ykselte olarak alan birinci op-ampn
giri ucuna uygular. Birinci op-ampn giriine gelen gerilimlerin polaritesi birbirine eit olduu
anda op-amp k veremez ve sayc en son konumunda kalr.
Not: Devre deneysel amaldr.
119
input
input
7493
220 W
10 k
anodu ortak display
Cp
tetikleme
palsi
7447
reset
sayma
reset
+ 10 V
analog giri
150 k
10 k
op-amp
- 10 V
1k
75 k
4V
op-amp
37,5 k
18,7 k
DAC
devresi
ekil 11.8: Analog giri gerilimin dijital olarak gsteren basit voltmetre devresi
c. 7106 Entegresiyle Yaplan Dijital Termometre Devresi

ekil 11.9'da verilen devre ile ortam scakl (-40 C ile +125 C) ok doru olarak llebilir.
Gsterge olarak ledli display balanacaksa 7107 entegresi kullanlmaldr.
Not: Devrede kullanlan direnlerin tolerans % 1, trimpotlar ok turlu tipte olursa lm daha
doru olur.
P1 P2
100 k 221 k
100 k
100 k
475 k
5,6 k
P2, 0 C ta display'de 0 grlmesini

salayan ayarlamay yapar.
100 k
1,5 k
NTC
7106
3
hneli
standart
LCD
ekil 11.9: 7106 ADC entegresiyle yaplan dijital termometre devresi
Sorular
1. Arlk direnli DAC devresini izerek almasn anlatnz.
2. Saycl ADC devresini izerek almasn anlatnz.
120
Blm 12: Lojik Kaplarla Kumanda Devrelerinin Kurulmas
A. Giri: Endstriyel tesislerde kullanlan alclar, pako alter, kontaktr gibi elemanlarla
kontrol edilir. Bu aygtlar, ok yer kaplar, s yayar, manyetik alan oluturur, yksek dzeyde
ilave g tketirler. te bu nedenle gnmzde yaplan kumanda devreleri lojik kap, tristr,
triyak, optokuplr, yaklam sensr, yar iletken rle (solid state relay, SSR), PLC cihaz vb.
gibi elemanlarla kurulmaktadr.
1. Kumanda Devrelerini Lojik Devreye Dntrme Yntemi
ekil 12.1'de verilen 3 fazl asenkron motorlara yol vermede kullanlan bir start, bir stop
butonlu devrede start
butonuna baslnca M
kontaktr enerjilenir ve
kontaklar konum deitirir.
M kontaktrnn normalde
ak kontaklarnn
kapanmas, start butonuna
paralel balanan M kontan
da kapatarak mhrleme
ilemini gerekletirir. Start
ekil 12.1: fazl asenkron motora bir start bir stop
butonu eski konumuna dnse
butonuyla yol verme devresinin a) kumanda b) g emas
bile M kontaktr almaya
devam eder. Stop butonuna basldnda ise devre durur.
Kontaktrl otomatik kumanda devreleri lojik kapl devrelere dntrlrken nce lojik
denklemler yazlr. Lojik denklemler karlrken u temel kurallara uyulur:
I. Birbirine paralel bal olan kontaklar ya da butonlar OR kapsyla ifade edilir (A+B).
II. Birbirine seri bal olan kontaklar ya da butonlar AND kapsyla ifade edilir (A.B).
III. Devredeki kapal kontaklar ve butonlar NOT kapsyla ifade edilir ( ).
2. Bir Start Bir Stoplu Kumanda Devresinin Lojik Denklemi
M = (START+M).
Bu denkleme gre kumanda devresini ekil 12.2'de verildii gibi
izebiliriz.
Devreyi tek yollu butonlarla oluturmak istersek ekil 12.3'te verilen emay kullanabiliriz.
ekil 12.2'de verilen emada starta basldnda OR kapsnn k 1 olur. NOT kapsnn
k 1 olduundan AND kapsnn knda 1 oluur ve alc (rle, triyak, SSR vb.) alr.
AND kapsnn kndaki 1, OR kapsna geri besleme (mhrleme) yapar. Start butonu eski
konumuna gelse dah kn deeri deimez.
Stop butonuna baslnca NOT kapsnn k 0 olacandan AND kapsnn knda da 0
oluur.
Bir start bir stop butonlu devre ekil 12.3'te verildii gibi tek yollu butonlarla da izilebilir.
Bu devrede 3,3 kW luk direnler sayesinde kap girilerinde 1 bilgisi vardr. Starta baslnca
NOT ve OR kapsnn knda 1 oluur. AND kapsnn iki giriine de 1 geldii iin kta 1
121
stop
stop
(START+M).
start
3,3 k
01
ekil 12.2: Bir start bir stoplu motor

kontrol devresinin iki yollu butonlarla
yaplan lojik kapl emas
oluur. AND kapsnn kndaki

lojik 1 seviyesi alcy (rle, triyak,
transistr, SSR) altrr.
ekil 12.2 ve ekil 12.3'te
verilen lojik devreler ekil 12.4'te
grlebilecei gibi sadece NAND
kaplar kullanlarak da izilebilir.
3. Dijital Kumanda
Devrelerinin Kararl almas
in Gereken Devreler
a. Grlt Filtreleme Devreleri
Hassas elektronik devrelere
herhangi bir nedenle istenmeyen
parazitik sinyaller karabilir.
Parizitik sinyaller lojik devrelerin
klarnn hatal olmasna yol
aar. stenmeyen sinyallerin
bastrlmasnda u yntemler
kullanlr:
+5 V
3,3 k
1N4001
start
5 V mini rle
stop
ekil 12.3: Bir start bir stoplu motor kontrol devresinin

tek yollu butonlarla yaplan lojik kapl emas
01
OR
start
AND
M
stop
NOT
ekil 12.4: Bir start bir stoplu motor kontrol

devresinin sadece NAND kaplaryla izilmesi
UCC
A
R1
R2
Uk
ekil 12.5: letkenlerin birbirine sarlarak

parazitik sinyallerin bastrlmas
I. letkenleri Birbirine Sarma

Devrede kullanlan kablolar ekil 12.5'te grld gibi birbirine sarlarak parazitik sinyallerin
azaltlmas mmkndr. Bu yntem iyi sonu vermedii iin pek kullanlmaz.
II. Koaksiyel (rgl) Kablo Kullanma
Bu yntemde kablonun d
ksmndaki bakr iletkenler ekran
(hrici manyetik alanlarn etkisini
nleyici) grevi yaparak hassas
devrelere elektriksel grltlerin
gitmesini nler.
rg
yaltkan
iletken
Resim 12.1: Koaksiyel kablo
III. Filtreleme: Dijital devrelerde kullanlan hatlarn eitli blmlerine diren (R), bobin
(L), kondansatr (C), gibi elemanlar kullanlarak yaplm pasif filtreler yerletirilir.
122
ekil 12.8: R-C'li yksek

frekanslar geiren filtre
ekil 12.7: R-L'li alak

giri
giri
giri
giri
ekil 12.6: R-C'li alak

ekil 12.9: R-L'li yksek

III-a. R-C ile Yaplan Alak Frekanslar Geiren Pasif Filtre

ekil 12.6'da verilen devre sadece alak frekanslar geirir. Yksek frekanslar aseye
verir. Frekans ykseldike kondansatrn kapasitif reaktans klr. nk, XC = 1/ 2.p.f.C [W ]
dur. Reaktansn klmesi sinyallerin ka ulamasn engeller.
III-b. R-L ile Yaplan Alak Frekanslar Geiren Pasif Filtre
ekil 12.7'de verilen devrede kullanlan bobinin indktif reaktans XL=2.p.f.L denklemine
gre frekans ykseldike byr. Bu nedenle yksek frekansl sinyaller bobinden geemez.
III-c. R-C ile Yaplan Yksek Frekanslar Geiren Pasif Filtre
ekil 12.8'de verilen devrede yksek frekanslarda kondansatrn kapasitif reaktans
byk olduundan alak frekansl sinyaller ka ulaamaz.
III-d. R-L ile Yaplan Yksek Frekanslar Geiren Pasif Filtreler
ekil 12.9'da verilen devrede alak frekansl sinyallerde bobinin indktif reaktans kk
olduundan sadece yksek frekansl sinyaller ka ulaabilir.
IV. Schmitt Trigger (Tetikleme) Yntemi

Schmitt tetikleme devresi bir seviye kontrol sistemidir. Bu devre tetikleme giri sinyalinin
en alt ile en st seviyesi arasnda tetikleme yapar.
ekil 12.10'da verilen devrede iki adet NOT
kaps kullanlmtr. Sinyal gerilimi dk
UCC
R4
deerde olduu zaman, A noktas ve ayn
R3
zamanda 1 numaral kap girii eik geriliminin
R1
altndadr. Bylece 2 numaral kap k R4
A
direnci zerinden 0 deerdedir. Sinyal gerilimi
Ugr
Uk
ykseldii zaman A noktasndaki gerilim de
ykselir. 1 numaral kapnn giri gerilim
R2
deeri eik gerilimine ulat anda kap k
0 olur. 2 numaral kap k ise 1 olur. Bu
ekil 12.10: Schmitt tetikleme devresi
gerilim R 4 direnci zerinden bir akm
geirerek A noktasndaki gerilim deerinin
daha yksek olmasn salar. 2 numaral kap knda dk deer ve yksek deer gerilimleri
arasndaki gei ok hzl bir ekilde olur. Eer sinyal gerilimi azalrsa, bu azalmann en az
deere kadar olmas gerekir. nk hl A noktas R4 direnci zerinden geri besleme ile bir
gerilim deerine sahiptir. A noktasnn gerilim deeri eik gerilim deerinin altna indiinde,
k hzlca 0 gerilim dzeyine iner. Sonuta, girite bozuk bir sinyal olsa dah kta dzgn
bir kare dalga oluur.
123
Schmitt tetikleme devresi lojik kaplarla yaplabildii gibi

entegre olarak retilmi elemanlar da kullanlabilir. rnek:
CMOS 4093, TTL 7414, TTL 7413, TTL 7417 vb. gibi
ekil 12.11'de schmitt tetikleyici olarak alan CMOS 4093
ve TTL 7414 lojik kap entegrelerinin sembolleri verilmitir.
b. Balang Reset Devresi
Mhrleme devresinde, devrenin ilk anda mutlaka reset
durumunda olmas gerekir. Bu yaplmazsa devre k vererek
alclarn istem d almasna neden olur. te devrenin
kendiliinden almasn nlemek iin balang reset devresi
kullanlr. ekil 12.12'de balang reset devresi verilmitir.
4093
4714
ekil 12.11: Schmitt

tetikleme kaplar
buton
giri
UCC
R
Uk
ekil 12.12: Balang

reset devresi
c. Titreim nleme Devreleri

Lojik devreler bazen, buton, anahtar, rle konta ile kumanda edilebilir. Bu elemanlarn
alp kapanmas annda kontak sramas olarak tanmlanan fiziksel olay nedeniyle istenilenden
fazla tetikleme iareti lojik devreye gider. Bu ise, devrenin yanl almasna neden olur.
Manuel (elle) kumanda olarak tanmlanan tetiklemelerde lojik devrede oluan istem d
almalar ortadan kaldrmak iin eitli tetikleme devreleri yaplmtr. ekil 12.13-a-b-c'de
dzgn bir tetikleme palsi reten devre rneklerine yer verilmitir.
1k
1k
4011
A
B
a) Tek yollu butonlu

devreler iin titreim
nleme devresi
iki yollu
anahtar
+5V
1k
10
10 Kk
+5V
1k
1k
b) ki yollu (toggle) anahtarl

devreler iin titreim nleme
devresi
c) Tek yollu butonlu devreler iin

schmitt tetiklemeli titreim nleme
devresi
ekil 12.13: Titreim nleme devreleri
d. Tampon (Buffer, Src) Devresi

Dk akm kl lojik devrelerde kapnn kna lmba, rle gibi elemanlar balanaca
zaman araya ak kolektr tipi TAMPON (bufer) src olan 7406 ya da 7407 NOT kap
entegresi konur.
Bu kap konulduu zaman alcnn gerilimi entegrenin besleme gerilimine bal kalmakszn
30 V a kadar olabilir.
ekil 12.14'te TTL 7406 tampon NOT kapsnn ayaklarnn dizilii, ekil 12.15'te ak kolektr
tipi yapda retilmi 7406 entegresinin i yaps, ekil 12.16'da ise lmba ve rlenin tampon
NOT kapsnn kna balan verilmitir.
124
UCC
UCC
7406
100 W
ase
ase
ekil 12.15: 7406 tampon NOT i yaps
ekil 12.14: 7406 tampon NOT

kapsnn ayaklarnn dizilii
UCC
UCC 0-30 V
0-30 V
7406
7406
ekil 12.16: 7406 tampon NOT kapsnn

kna lmba ve rlenin balan
e. Yasaklama Devresi
ki girili AND kapsnn girilerinden birine NOT
kaps konularak yaplan devredir. NOT eklenmi
(deillenmi) giri yasaklama ilemini yapar.
Yasaklama devresinin zelliini kontaktrl
kumanda devresi zerinde aklayalm.
ekil 12.17'de verilen devrede A ve B kontaktr
alrken M kontaktr asla alamaz. M
almaynca ise L yanmaz.
L'nin yanabilmesi iin A kontaktr alrken B
kontaktrnn almamas gerekir.
Yasaklama devresinin kullanm alanlarndan birisi
3 fazl asenkron motorlarn devir ynnn
deitirilmesinde kullanlan kontak kilitlemeli
devredir.
ekil 12.18'de verilen devrede A 1 iken B'nin 0
olmas durumunda M k 1 olur.
Mp
A=A
B=B
M=A.B
ekil 12.17: Yasaklama devresinin

kontaktrl kumanda devresiyle yapl
f. Kilitleme Devresi
B
Bu tip devrelerde iki giri sinyali ayn anda
ekil 12.18: Yasaklama
devreye uygulanamaz. Yani sinyallerden birisi
devresinin lojik kaplarla yapl
devreye uygulandnda dier giri sinyali devreye
ulaamaz.
Bu bilgilerin nda kilitleme devresini kontaktrl kumanda devresi zerinde inceleyelim
ve lojik kapl devresini karalm.
ekil 12.19'da verilen devrede A butonuna baslyken B butonuna baslrsa sistemde hibir
deiiklik olmaz. nk A'ya baslnca M kontaktrnn ak kontaklar kapanr, kapal
125
kontaklar alr. Bu da
N'nin enerjilenmesini
engeller. Ayn durum
B'ye basldnda A iin
de geerlidir. Yani B'ye
baslnca A etkisiz hle
gelir.
lojik kapl devrede M
k 1 iken N knn
1 olma ihtimali yoktur.
ekil 12.19: Kilitleme

devresinin kontaktrl
kumanda devresiyle yapl
I. Kilitleme
Devresine Sahip Lojik
Kapl Kumanda
Devresi rnei
devrede butonlardan
birine basldnda dier
buton etkisiz hle gelir.
II. 3 Fazl Asenkron
Motorlarn Devir
Ynnn
Deitirilmesine
likin Kumanda
Devresinin Lojik
Kaplarla Kurulmas
kumanda devresinin
lojik denklemlerini
yazacak olursak:
ve
bulunur.
Lojik denklemlerden
yararlanarak dijital
devreyi ekil 12.23'te
grld gibi
oluturabiliriz.
lojik devrede yalnzca
kilitleme ve mhrleme
devreleri vardr.
Bu emay dier
gvenlik devrelerini de
ekleyerek sadece NAND
ve NOT kaplaryla
ekil 12.20: Kilitleme

devresinin lojik kaplarla
yapl
ekil 12.21: Kilitleme devresine sahip lojik

kapl motor kumanda devresi rnei
R
D
Mp
R S T
BG
ekil 12.22: fazl asenkron motorun ileri geri

altrlmasn salayan kontaktrl kumanda ve g devresi

altrlmasn salayan devrenin lojik kaplarla yapl
126
yeniden dzenleyelim.
ki farkl ekilde izilen (ekil 12.24, ekil 12.25) devrelerde:
1 numara ile gsterilen blm balang reset devresidir.
2 numara ile gsterilen blm yasaklama devresidir.
3 numara ile gsterilen blm mhrleme devresidir.
4 numara ile gsterilen blm ise kilitleme devresidir.

balang
1 reset devresi
+5 V
mhrleme
devresi
+5V
22 k
+5V
yasaklama
devresi
100 pF
giri
kilitleme
devresi
mhrleme
devresi
k devresi

127
U
1
2
Rdearj
Ubesleme
R-C seri devrede

akmn art
erisi
R
XC
R-C seri devrede

akmn azal
erisi
t (s)
5t
ekil 12.27: R-C seri devreye uygulanan
DC akmn "art" ve "azal" erileri
ekil 12.26: R-C seri devre
C. Zaman Geciktirme Devreleri

Kumanda devrelerinde baz kontaktrler belli bir sre altktan sonra durur ya da belli bir
sre sonra almaya balar. Zaman geciktirmesi olarak adlandrlan olay zaman rlesi
kullanlarak gerekletirilir.
Lojik kapl kumanda devrelerindeki zaman geciktirme ilemi ise diren (R) kondansatr
(C) ikilisi kullanlarak elde edilir.
Bir diren zerinden devreye bal olan kondansatrn dolma zaman 5 t (tau) luk zaman
almaktadr. Kondansatrn zaman sabitesi olarak anlan t deeri ise t = R.C [s] denklemiyle
bulunabilmektedir.
ekil 12.26'da verilen devrede anahtar 1 konumuna alndnda 5tluk zaman iinde kondansatr
tam olarak dolar. Anahtar 2 konumuna alndnda C bu kez 5t luk zaman iinde boalr.
rnek: ekil 12.26'da verilen devrede 1000 mF lk kondansatr, 10 kW luk diren zerinden
arj olmaktadr.
a. Kondansatrn zaman sabitesini, b. Kondansatrn tam olarak dolmas iin geen zaman
bulunuz.
zm: a. t = R.C = 10000.0,001 = 10 s b. Kondansatrn dolma zaman = 5.t = 50 s
1. Lojik Kapl Zaman

Geciktirme Devresi
ekil 12.28'de verilen devrede
zaman gecikmesi Ry ayarl
direnciyle istenilen ekilde
dzenlenebilir.
2. 555 Entegreli Monostable
alan Zaman Geciktirme
Devresi
ekil 12.29'da verilen devre B
butonuyla tetiklendikten sonra
lojik 1 k verir. k gerilimi
R ve C'nin deerine bal olarak
a)
ZR
ZR
ZR
b)
ZR
ZR
ZR
ekil 12.28: Lojik kapl zaman geciktirme

devresinin a) ak b) kapal emas
128
belli bir sre sonra yeniden 0 olur.
+5 V
3. Zaman Geciktirmeli Lojik Kapl Kumanda

Devrelerinin ncelenmesi
100 k
ekil 12.30'da verilen basit kumanda

devresinin lojik kapl karlnn izilmesi.
zm: ekil 12.30'da verilen devrede BB butonu
basl olarak tutulursa ZR almaya balar. ZR'nin
gecikmeli alan (GA) kontandan geen akm B
kontaktrnn altrr. Belli bir sre sonra ZR'nin
normalde kapal konta alr ve normalde ak
konta kapanr. Bu ilem sonucu B kontaktr durur,
A kontaktr almaya balar.
tetikleme
ekil 12.29: 555'li tek kararl

alan zaman geciktirme devresi
ekil 12.31'de verilen kumanda devresinin

lojik kapl karlnn izilmesi.
zm: ekil 12.31'de verilen devrede B (start)
butonuna basldnda M kontaktr enerjilenir. M
kontaktrnn start butonuna paralel bal olan
mhrleme konta kapanr. Start (B) butonundan
elimizi eksek bile M kontaktr almaya devam
eder. M'nin almas ayn zamanda ZR'yi de altrr.
Ayarlanan sre sonunda ZR'nin GK (gecikmeli
kapanan) konta kapanarak L'yi altrr.
Yukarda aklanan kumanda devresinin aynsn
yapan lojik devrede, B'ye lojik 1 uygulannca OR
kapsnn k 1 olur. NOT kapsnn knda lojik
1 olduundan AND kaps M noktasnda 1 oluturur.
Zaman geciktiricinin giriinde oluan 1 bir sre sonra
bu devrenin knn 1 olmasn salar.
Mp
M = ZR
ekil 12.30: Kontaktrl zaman

geciktirme devresi ve devrenin lojik
kapl karl
ekil 12.31: Alcy (L) belli bir sre altran kontaktrl

kumanda devresi ve bunun lojik kapl karl
129
4. 3 Fazl Asenkron Motorlara Yldz/gen Yol Verme Devresinin Lojik Kaplarla

Yaplmas
4 kW tan byk gl fazl
asenkron motorlar ilk kalk
annda, anma (nominal)
akmlarnn 4-10 kat fazla akm
ekerler. Motorun kalk annda
ektii yksek akm ebekede
istenmeyen dalgalanmalara,
rulmanlarn zorlanmasna, hatlarn
yknn artmasna, gerilim
dne vb. neden olur.
te bu nedenle byk gl
asenkron motorlarn ilk kalk
akmn drc yntemler
gelitirilmitir. Bunlar,
I. Direnle yol verme,
II. Ototransformatryle yol
verme,
III. Soft starter (elektronik aygt)
ile yol verme,
IV. Yldz/gen yol verme
olarak sralanabilir.
lk yol verme ynteminde
ekil 12.32: fazl asenkron motora yldz/gen
olarak yol vermeyi salayan kontaktrl kumanda
ilave donanmlara gerek
devresi ve bunun lojik kapl karl
duyulduundan uygulamada en ok
yldz/gen yol verme yntemi
kullanlr.
ekil 12.32'de verilen devrede BB'ye baslnca M kontaktryle ZR ve yldz kontaktr
almaya balar. 2-4 saniye sonra yldz kontaktr durur, gen kontaktr devreye girer.
Not: Yldz / gen yol verme devresiyle ilgili ek bilgi alabilmek iin endstriyel elektronik
kitabna baknz.
D. Lojik Kaplarla Yaplan eitli Motor Kontrol Devreleri

1. Bir Fazl Motora Direkt Yol Verme
ekil 12.33'te verilen devre bir fazl motorun kontaktrl ve lojik kapl kumandasnn
yaplmasna ilikindir.
Devrede balatma (B) butonuna basld zaman OR (VEYA) kapsnn k 1 olur. OR'un
knn 1 olmas NOT (DEL) kapsnn kndan 1 almakta olan AND (VE) kapsnn
knda 1 oluur. AND kapsnn kndaki 1 yani 5 volt triyak srer ve motor almaya
balar. AND kapsnn kndaki 1 bilgisi OR kapsnn giriine giderek bu kapnn knn
srekli olarak 1 olmasn salar. OR kapsnn knn 1 olarak kalmas (mhrleme) AND
kapsnn knn srekli olarak 1 seviyesinde kalmasn salar.
Durdurma (D) butonuna basldnda NOT kapsnn giriine 1 gider. NOT kapsnn giriinin
1 olmas bu kapnn kn 0 yapar. NOT kapsnn knn 0 olmas AND kapsnn kn
0 yapar ve motor durur.
130
1N4001
Mp
1 fazl
motor
1 fazl
motor
ekil 12.33: Bir fazl asenkron motoru altrp durduran

kontaktrl kumanda devresi ve bunun lojik kapl karl
ekil 12.33'te verilen lojik kapl devreyi

daha gvenli olarak altrmak iin ekil
12.34'te verilen balant uygulanabilir. Bu
balantda AND kapsnn knda lojik 1
(5 volt) olutuunda optokuplrn enfraruj
diyodu iletime geerek fototransistr
iletime sokar. Fototransistr ise rleyi
altrr. Rlenin kontana bal olan
kontaktr bobini g kontaklarn kapatarak
motorun almasn salar.
5V 0
+ 5-12 V
B
220 W
4N25
Alcy
besleyen
kontaktrn
bobini
buraya
balanr.
ekil 12.34: Bir fazl asenkron motoru

altrp durduran lojik kapl kumanda
devresinin optokuplrl olarak yapl
AC 220 V
2. AND Kaps ve JK FF'li Alc

(Motor, Lmba vb.) Kontrol Devresi
ekil 12.35'te verilen devre tek
+5 V
butonludur. emada birinci AND
M
kapsnn girilerinde ilk anda 1 ve 0
3.3 k
7408
A
2
2
deerleri vardr. B'ye baslnca AND
7408
Q
triyak
J
4
15
B
kapsnn knda 1 oluur. Butondan el
G A1
1
BT136
16 14 Q
ekilince AND kapsnn k 1'den 0'a
K
3 7476
iner. Sinyalin den kenar JK FF'yi
3.3 k
tetikler. JK FF'nin kna bufer (tampon,
src) olarak balanm olan AND
kaps triyak srerek alcy altrr. JK
ekil 12.35: AND kaps ve
FF, giriine ikinci bir tetikleme palsi
JK FF'li alc kontrol devresi
gelene dek durumunu korur.
Sorular
1. fazl asenkron motora bir start bir stop butonuyla yol verme devresinin kumanda g
emasn iziniz.
2. fazl asenkron motora kumanda eden bir start bir stoplu devrenin lojik kapl emasn
iziniz.
3. Lojik devrelerde parazitik sinyallerin ne gibi olumsuz etkilerinin olduunu anlatnz.
4. R ve L ile yaplan, yksek frekansl istenmeyen sinyalleri bastran pasif filtre devresini
izerek almasn anlatnz.
5. RC zaman sabitesi nedir? Nasl hesaplanr? Yaznz.
6. Bir fazl asenkron motoru altrp durduran lojik kapl devreyi iziniz.
131
Blm 13: Programlanabilir Lojik Kontrol (PLC)

A. PLC'nin Genel Tanm
1. Giri: Dijital elektronikte yaanan gelimelerin sonucu olarak programlanabilir lojik kontrol
(PLC) devreleri retilmitir. Baka bir deyile PLC aslnda
mini bir bilgisayardr. Bu cihazda verilen komutlara gre
kdaki alclar altrmay salayan mikro ilemci (microprocessor) entegreleri bulunur.
Uygulamada bir ok model ve zellikte PLC aygt
kullanlmaktadr. Her firmann rettii cihazn kullanl
ve zellikleri baz farkllklar gstermektedir.
Pratik olarak PLC'yi iinde bir ok rle, zamanlayc,
sayc vb. bulunduran minik ama ok ilevli bir kumanda
panosu gibi dnebiliriz.
lk retilen PLC'lerin programlanmasnda resim 13.1'de
grld gibi mini klvyeler kullanlyordu. Daha sonra
Resim 13.1: Dk
bilgisayara balanan PLC'ler gelitirildi. Gnmzde
kapasiteli PLC cihazlar
retilen bir ok PLC cihaznn bilgisayar balants vardr.
Kullanm kolay yazlmlar (software) sayesinde ok ksa srede PLC'ye program yazm
renilebilmektedir.
PLC'nin endstriyel retim srelerinde yer almas, srat, verimlilik, kalite, tasarruf, dk
maliyet gibi avantajlar salamtr.
PLC cihaznda yaplan programlamay anlayabilmek iin iyi dzeyde otomatik kumanda
bilmek gerekir. Bunun yannda kumanda elemanlarn (buton, rle, snr anahtar, yaklam
sensr, kontaktr, termik ar akm rlesi, zaman rlesi, sayc, fotosensr, faz koruma rlesi
vb.) tanmadan devre dizayn yapmak mmkn deildir.
Not: Klsik otomatik kumanda konusunda geni bilgi edinmek iin endstriyel elektronik
adl kitaba baknz.
PLC cihaz, giriinden gelen bilgileri deerlendirir, yaplan programa gre k verir.
Girie balanan elemanlar buton, snr anahtar, yaklam sensr, hareket sensr, fotosensr
vb. eklindedir. k elemanlar ise rle, selenoid valf, kontaktr, lmba, mini motor vb. gibi
olabilmektedir.
Otomatik kumanda devrelerinin iziminde, ABD, Alman, Rus, Fransz, Trk vb. lke
normlarnn sembolleri kullanlmaktadr. PLC cihazlarnn retimi eitli lkeler tarafndan
yapldndan bunlarn programlanmasnda kullanlan semboller de az ya da ok deiiklik
gstermektedir.
2. PLC'li Kumanda Sisteminin Baz stnlkleri
I. PLC ile yaplan kumanda sisteminde deiiklik yapmak iin kablo balantlarn
deitirmeye gerek duyulmaz. Sadece cihaza yklenen program deitirilir.
II. PLC'li kumanda sistemi ok az yer kaplar.
III. PLC ile yaplan kumanda sisteminde arza bulmak kolaydr.
132
IV. PLC ile yaplan kumanda sisteminin programlanmas telefon hatlar kullanlarak ok uzaktan
yaplabilir. (Not: Telefon hatlar zerinden PLC'nin programlanmas baz modellerde geerlidir.)
V. PLC ile yaplan kumanda sisteminin almas (simlasyonu) ekran zerinde izlenebilir.
VI. Devre, altrlmadan doru alp almad grlebilir.
giri elemanlar
klvye
giri terminalleri
PLC cihaz
k terminalleri
gsterge
(ekran)
k elemanlar
ekil 13.1: PLC'li kumanda sisteminin blok emas
3. PLC'li Kumanda Sisteminin Ksmlar

PLC'li kumanda sistemi ekil 13.1'de grlebilecei gibi ana ksmdan oluur. Bunlar:
a. Giri Elemanlar: Buton, an temasl buton, anahtar, sensr, kontrol sinyalleri,
b. Kontrol Birimi: Mikroilemcili dijital devre,
c. k Elemanlar: Rle, selenoid valf, kontaktr, lmba, motor vb.
PLC'de kontrol birimi yalnzca program girme ve kontrol etme annda kullanlr. Bu nite
girideki elemanlardan gelen sinyalleri kendi programna gre deerlendirerek kdaki alclar
altrr.
4. PLC'nin Elektronik Devresinde Bulunan Birimler
a. Merkezi ilem birimi (CPU, central processing unit),
b. Bellek (hafza) birimi (RAM, ROM, PROM, EPROM, EEPROM),
c. Giri birimi,
d. k birimi,
PLC'nin almas iin gereken ve srekli kullanlacak bilgiler entegrelerden oluan bellek
devrelerinde saklanr. Uygulamada bir ka eit bellek devresi kullanlmaktadr.
5. Bellek (Hafza) eitleri
a. ROM Bellek (Read Only Memory, Yalnzca Okunabilir Bellek)

Yalnzca okunabilen, bilgi yazlamayan bellek trdr. ROM'larda PLC'nin alabilmesi
iin gereken en temel bilgi ve yazlmlar bulunur.
133
b. RAM Bellek (Random Access Memory, Rastgele Eriimli Bellek)

Enerjili olduu srece bilgi yazlabilen ve okunabilen bellek trdr. RAM'lerin enerjisi
kesildii anda tm bilgiler yok olur. Kitabn 8. blmnde aklanan transistrl bistable
multivibratr devresi en basit RAM olarak gsterilebilir. RAM bellein iindeki bilgileri srekli
olarak saklamas istenirse devre, arj olabilen pil ile beslenir. Elektrik kesildiinde RAM'in
ihtiyac olan enerji pilden salanr.
c. PROM Bellek (Programlanabilen ROM)
Eer kullancnn oluturaca program ileride deimeyecekse bu tip programlar kullanc
tarafndan bir kere program kayd yaplabilen PROM entegrelerinde saklanr. PROM
entegresinde bulunan bilgiler enerji kesildiinde yok olmaz.
d. EPROM (Erasable Programable ROM)
Tekrar programlanabilen PROM'lara EPROM denir. Bu entegrelerin gvdelerinde effaf
( geiren) bir pencere vardr.
Entegrenin zerindeki pencereden yaklak 15-20 dakika boyunca ultraviyole n uygulanrsa
tm bellek hcreleri (flip floplar) yeniden lojik 1 seviyesine gelir. Yani entegrenin program
silinir.
e. EEPROM (E2PROM, Electrically Erasable PROM)
Elektrik akm kullanlarak srekli silinip yazlabilen EPROM'a EEPROM denir. Bu entegrede
silme ilemi ultraviyole n yerine, elektrik akmyla yaplmaktadr.
k
rlesi
kdaki alcy
altran kontak
giri
rlesi
alc
AC
DC
PLC cihaz
giri
konta
ekil 13.2: Giri ve k elemanlarnn PLC'ye balannn basit olarak gsterilmesi
6. PLC'de Kumanda Devresi Tasarm

Otomatik kumanda sistemlerinde, kurulacak devre, yaplmak istenen iin tm olaslklar gz
nne alnarak tasarlanr.
alma koullarna gre yaplacak ilemin gereklemesi iin bir komut vermek gerekir.
Komutlar, buton, anahtar, sensr vb. gibi elemanlar tarafndan retilir.
Komutlara gre hangi ilemin yaplaca, PLC'ye, programc tarafndan girilir. PLC'ye program girii, anlamay kolaylatrmak iin kumanda sembolne benzeyen ekillerle yaplr.
Klvyede buton sembolne basldnda (ya da fare ile buton sembolne tklandnda) ekranda
programa butonun eklendii grlr. Ancak, dijital devreye butonun dijital kodu gider.
134
PLC
ekil 13.2'de grlebilecei gibi giri

DC
kontana basldnda giri rlesinin
DC
R
normalde ak konta kapanr ve mikro
ilemcili devreye lojik 1 bilgisi gider. Bu
buton
veriye gre dijital devre alarak ka
optokuplr
bal rleyi altrr. k rlesi
kontan kapatt zaman AC ile
ekil 13.3: Girie balanan butondan gelen verinin
beslenen (rle, kontaktr, triyak, SSR,
optokuplr (optik yaltc) ile PLC devresine
tristr, lmba, motor vb. gibi) alc
ulatrlnn basit olarak gsterilmesi
almaya balar. Baz PLC
modellerinde ise giri rlesi yerine ekil
13.3'te grlen optokuplrl sistem kullanlr. Bu yntemde giri konta kapandnda
optokuplrn iindeki enfraruj led k yaymaya balar. Ledin karsnda bulunan fototransistr
iletime geerek dijital devreye lojik 1 bilgisini gnderir.
Optokuplrl giri, elektriksel bakmdan tam bir yaltm saladndan ve ok hzl altndan
daha salkldr.
B. Siemens S7 200 Model PLC'nin Yaps, zellikleri ve Programlanmas

1. G Kayna
Elektronik devrelerin almas iin
gerekli enerjiyi salar.
2. CPU (Central Proccessing Unit,
MB, Merkezi lem Birimi)
PLC'nin almasn salayan lojik
ilemleri yapar. Program belleindeki
komutlar tek tek inceleyerek programa
gre iler. Yaplacak ileri k birimine
ykler.
giri elemanlar
giriler
PLC
AC 220 V
klar
rle
lmba
selenoid
3. Giri ve k Birimleri
k elemanlar
PLC'nin komut almasn ve buna
gre alclarn almasn salayan
ekil 13.4: PLC'ye giri ve k
elemanlarnn balan
elemanlarn tmdr.
Sensrlerin ve yklerin baland
ksmdr. Giri modl girie bal cihazlardan ald bilgileri ilemci ksmnda ileme uygun
hle getirir. Giri birimlerinden alnan bilgiler ilemciye 5 volt olarak gider.
Giri ve k modlleri geniletme (giri ve k saysnn artrlmas) imknna sahiptir.
4. Programlama Cihazlar
Yeni programn yaplmas ya da var olan program zerinde deiiklik yapmak iin kullanlan
cihazlardr.
Simatic S7 200 ailesi PLC'ler maksimum 64 giri, 64 k bulunan kk hacimli otomasyon
sistemlerinin kumanda devreleri ve 12 analog giri, 4 analog k noktas gerektiren, geri
beslemeli kumanda devrelerinin yaplmasnda kullanlabilir.
135
S7 200 serisinin, CPU 210, CPU

212, CPU 214, CPU 215, CPU 216 ve
CPU 222 vb. gibi modelleri vardr.
ekil 13.5'te CPU 212 model PLC'nin
grnm verilmitir.
PLC'de giri elemanlar 'I' harfiyle
gsterilir. Numaralandrma ise I0.0,
I0.1... eklinde yaplr. CPU 212
modelinde I0.0'dan I0.7'ye kadar 8
giri vardr.
ekil 13.5: S7 200 serisi CPU 212 AC/DC rle nitesi
Ana niteye ilave devre modlleri

taklarak giri says ykseltilebilir.
rnein EM 223 modlnde 16 giri
vardr. Bundan iki adet kullanlacak
olursa, ana nitedeki 8 giri saysyla
birlikte toplam giri 40 olur. ekil
CPU 212 ana nitesi
geniletme nitesi (EM 221)
13.6'da grld gibi EM 221
modlnde ise 8 giri vardr.
ekil 13.6: S7 200 CPU ana nitesi ve EM
221 geniletme modl ilavesi
CPU 212'de 3 analog giri bulunan
EM 235 modlnden iki adet
kullanlarak toplam 6 analog giri elde
edilebilir.
PLC'de k elemanlar 'Q' harfiyle
gsterilir. Numaralandrma ise Q0.0,
Q0.1... eklindedir. CPU 212 model
PLC'de 6 k vardr.
Ana nite zerine ek modller
geniletme nitesi (EM 222)
CPU 212 ana nitesi
taklarak k saylar artrlabilir.
ekil 13.7: S7 200 CPU ana nitesi ve EM
rnein EM 223 modlnde 16 k
222 geniletme modl ilavesi
vardr. Bundan iki adet kullanlacak
olursa PLC'de toplam k says 38
olur. ekil 13.7'de grld gibi EM 222 modlnde ise 6 adet k vardr.
CPU 212'de 1 analog k bulunan EM 235 modlnden iki adet kullanlarak toplam 2
analog k elde edilebilir.
PLC'de yardmc rleler ekil
13.8'de grld gibi M harfiyle
gsterilir. Numaralandrlmas
M0.1...M15.7 eklinde yaplr. CPU
212 PLC'de 128 adet, CPU 214'te ise
256 adet yardmc rle vardr. Bu
ekil 13.8: S7 200 CPU 212'de yardmc
elemanlarn PLC dna fiziksel bir
rlelerin numaralan
k sz konusu deildir. Baka bir
deyile yardmc rle kontaklar sadece programlamada (tutma, mhrleme vb.) kolaylk
salar. te yandan, sayc ve zamanlayc gibi elemanlar da yardmc rledir.
136
Baz PLC cihazlarnn teknik zellikleri yledir:

Model: S7 200 (CPU 212)
Giri says: 8 ( I0.0 - I0.7)
k says: 6 (Q0.0 - Q0.5)
Zamanlayc (T) says: 32
Sayc (C) says: 64 (aa-yukar)
Bit says: 2048
Sral kontrol rlesi (S): 128
Dahili (M) rle says: 256
Model: S7 200 (CPU 222)
Giri says: 8 ( I0.0 - I0.7)
Zamanlayc (T) says: 256
Bit says: 2048
Dahili (M) rle says: 256
k says: 6 (Q0.0 - Q0.5)

Sayc (C) says: 256 (aa-yukar)
Sral kontrol rlesi (S): 256
Model: LOGO 230 RC

Giri says: 6
Zamanlayc eidi: 3
Gerek zaman saati: Var.
k says: 4
Sayc eidi: 2
5. Zaman Rleleri
S7 200 model PLC'de iki ayr zellikte zaman geciktirici vardr.
a. Belleksiz (On-Delay) Zamanlayc
Giriine tetikleme sinyali geldii srece zaman sayan, giri
sinyali kesildiinde resetlenen (sfrlanan) elemandr. Bu eleman
TON ksaltmasyla anlr. Belleksiz zamanlayc, bobini
enerjilendikten t sresi kadar sonra kontaklarnn konumunu
deitirir. Rlenin enerjisi ayarlanan sre dolmadan kesilecek
olursa eleman resetlenir. Yani baa dner.
ekil 13.9'da verilen sembolde IN giriine tetikleme sinyali
geldiinde maksimum zaman deerine dek alma olur. TXXX
ayarlanan deer (PT) olunca k biti SET edilir. Sayma annda
IN girii 0 olursa sayma durur ve rle sfrlanr.
Zaman rlesinde sayma ilemi 32767 deerine kadar olabilir.
Bu say yaklak 54 dakikaya eittir.
ekil 13.10'da verilen rnekte I0.0 tarafndan zaman rlesinin
IN giriine '1' sinyali geldii srece sayma srer. Ayarlanan deere
ulaldnda (10x500 = 5000 ms = 5 saniye sonra) T35 biti '1'
olur. T35 konta kapanarak Q0.0'n enerjilenmesini salar.
b. Bellekli (Retentive On-Delay) Zaman Rlesi
Giriine sinyal uygulandnda zaman sayan, giri sinyali
kesildiinde son deeri saklayan, giri sinyali yeniden geldiinde
kald yerden saymaya devam eden elemandr. TONR
ksaltmasyla anlan bu zamanlaycnn sembol ekil 13.11'de
verilmitir. Sembolde, IN: Zaman rlesi girii, PT: stenen
zamandr.
137
ekil 13.9: Belleksiz

zamanlayc sembol
ekil 13.10: Belleksiz

zamanlaycl devresi rnei
ekil 13.11: Bellekli

zamanlayc sembol
ekil 13.12'de verilen devrede I0.0 sinyali geldii srece

zaman rlesi preset (PT) deerine ulamaya alr. PT
deerine ulalamadan I0.0'a gelen sinyal kesilirse, eleman
bulunduu deeri aklnda tutar. Tekrar tetikleme geldiinde
zamanlayc kald deerden saymay srdrr. PT
deerine ulaldnda T0 biti 1 olur ve Q0.0 enerjilenir.
Zaman rlesini restlemek iin I0.1 adresi 1 olmaldr.
6. Sayclar
S7 200 PLC'de iki tr sayc vardr:
a. Yukar (Up) Sayc
CTU olarak adlandrlmtr. Sayc, CU giriinin ykselen
kenarnda tetiklenerek saymaya balar. CXXX deeri PV'ye
eit olduunda k lojik 1 olur. Reset ucuna sinyal
geldiinde k sfrlanr. Maksimum sayma deeri
32767'dir.
b. Yukar (Up)-Aa (Down) Sayc
CTUD olarak adlandrlmtr. ki ynde de sayma
yapabilir. CU (yukar say) girii 1 olduunda aa sayma
olur. Sayma ilemi annda CXXX=PV olunca ya da reset
sinyali gelince sayc sfrlanr. Maksimum sayma 32767'ye
kadardr.
ekil 13.14'te verilen devrede I0.0'a gelen sinyal yukar
sayma ilemini, I0.1'den gelen sinyal ise aa sayma
ilemini yaptrr. Ayarlanan deere (PV) ulaldnda C50
biti 1 olur ve Q0.0 k enerjilenir.
7. Master Kontrol Set
PLC niteleri iindeki belirli blmler devreye alnmak
istendiinde bu rleler kullanlr.
Eer S bit deeri T ya da C ise hem saycnn/zaman
rlesinin bit deeri, hem de sayma deeri sfrlanr.
8. Master Kontrol Reset
PLC niteleri iindeki belirli blmler devre d edilmek
istendiinde bu rleler kullanlr.
Master kontrol rlelerinin programnn yazm 2 hatta
gerekletirilir. Bu hatlar, set ve reset edilecek blmn
balang ve biti noktalardr.
ekil 13.17'de verilen programda I0.0 giriinden 1
geldiinde Q0.0'dan balayarak Q0.0 ve Q0.1 olarak iki
k birden reset edilmektedir. Set ve resetli devrelerde,
kumanda elemanlarnda mhrleme yapmada karlalan
138
ekil 13.12: Bellekli zamanlayc

devresi rnei
(a)
(b)
ekil 13.13: a) Yukar b) Aa

sayc sembol
ekil 13.14: CTUD'lu

devre rnei
S bit: I, Q, m, SM, S,
C, T, V
S: Devreye alma (set)
N: Ka adet kn set
edilecei
ekil 13.15: Master

kontrol set sembol
S bit: I, Q, m, SM, S, C,
T, V
S: Devreden karma
ilemi
N: Ka adet kn reset
edilecei
ekil 13.16: Master

kontrol set sembol
kontak titreimlerinin yol at, mhrleme

yapmama gibi sakncalar ortadan kalkmaktadr.
9. zel Bellek Bitleri (SMB, Special
Memory Bit)
zel bellek biti (SM0.0, SM0.7)
programlamada kolaylk salayacak 8 bite
sahiptir.
ekil 13.17: Set ve reset uygulamas
SM Bitlerinin Aklanmas
SM0.0: Her zaman ON (2'ye set edilmitir.)
SM0.1: lk tarama biti (ilk taramada 1,
sonrakilerde 0)
SM0.2: Kalc verilerde silinme var.
Sadece ilk taramada anlam tar. (0 veri
kayb yok, 1 veri silindi.)
SM0.3: Enerji verildi biti (Enerji
verildikten sonraki ilk taramada 1,
ekil 13.18: SM0.5 ve CTU ile yaplm
sonrakilerde 0)
zaman rlesi devresi rnei
Not: SM0.1'den farkl olduuna dikkat
ediniz.
SM0.4: 60 saniyelik darbe jeneratr
SM0.5: 1 saniyelik darbe jeneratr
SM0.6: Tarama jeneratr (periyodik olarak bir taramada 1 sonraki 0)
SM0.7: Konum sivici pozisyonu (0 TERM, 1 RUN)
ekil 13.18'de verilen devrede I0.0 girii lojik '1' olduunda SM0.5'in kare dalga sinyallerini
C0 saycs saymaya balar. C0 sayma deerine ulatnda Q0.0 kn enerjilendirir.
10. Deiken Bellek (Variable Memory)
V harfiyle gsterilir. Oku/yaz ilemleri iin RAM'de saklanr. Deiken bellek iki blmden oluur.
I. Data blok 1 (DB1), CPU 212'de V belleinin ilk 128 bayt, CPU 214'te ilk 512 baytdr.
DB1'in her ykleniinde bu ksm RAM dnda kalc bellee de (EEPROM) otomatik olarak
kopyalanr.
II. V belleinin geri kalan ksm kullanm olarak DB1'den farkl deildir. Ancak EEPROM'a
kopyalanamaz.
11. Shift Register (Kaydrmal Kaydedici,
Akmltr)
Yardmc rlelerin birka adedinin bir araya
getirilmesiyle elde edilir. Shift register'da grup
iindeki bir rle baka amala kullanlmaz.
Yalnzca shift register ilemi iin kullanlabilir.
lk yardmc rle numaras, shift register
numaras olarak adlandrlr. Reset bobininin
139
DATA S BIT: I, Q, M, SM, S, T, C, V

N: VB, IB, QB, MB
S BIT: Ktn balang deeri
N bit: Bit olarak uzunluu (N pozitif
ise datalar kkten bye
dorudur. N negatif ise datalar ters
ynldr).
ekil 13.19: Shift register sembol
enerjisi kesildiinde, tm shift register'lar

sfrlanr.
Malzeme ve veri ak kontrol iin byk
kolaylk salayan bu eleman, bir bit deerini
N ve S bit ile tanmlanan kte (register)
yazar ve kaydrr. S bit ktn balang
adresini, N ise bit olarak uzunluunu
tanmlar. N pozitif olursa ktn son biti S
BIT+N'dir ve datalarn hareket yn kk
adresten bye dorudur. N, negatif olursa
ktn son biti S BIT-N'dir ve hareket yn
terstir.
12. S7 200 Model PLC'ye Program
yazm
S7 200 serisi PLC'leri programlamak iin,
hem komut (deyim) listesi (STL, statement
list) hem de merdiven (ladder) diyagram
yntemleri kullanlabilir.
izelge 13.1: S7 200 model PLC'nin komutlar,

ladder diyagram sembolleri ve komut listesi (STL)
karlklar
a. Komut Listesi (STL)

Her ilem iin belirlenmi komutlarn belirli bir kurala gre yazlmasyla yaplr. STL (statement list) komutlar izelge 13.1 ve izelge 13.2'deki gibidir.
-Bit Mant
AND (A)
AND DEL (ALD)
AND ykle (ALD)
Annda AND (AI)
Annda AND DEL (ANI)
Annda k (=I)
Annda OR (OI)
Annda OR DEL (ONI)
Annda reset (RI)
Annda set (SI)
Annda ykle (LDI)
Annda ykle deil (LDNI)
k (=)
Den kenar (ED)
Lojik deilleme (NOT)
Lojik kesme (LPP)
Lojik okuma (LRD)
Lojik itme (LPS)
OR (O)
OR DEL (ON)
OR ykle (OLD)
Reset (R)
Set (S)
Ykle (LD)
Ykle deil (LDN)
Ykselen kenar (EU)
-Program Ak Kontrolu
Alt program (SBR)
Alt program ar (CALL)
Alt program koullu dn
(CRET)
Alt programdan koulsuz dn
(RET)
Ana program sonu (MEND)
Dur (STOP)
Etiket (LBL)
Etikete sra (JMP)
For, iin (FOR)
Gzetleyiciyi resetle (WDR)
Koullu son (END)
Next, gelecek (NEXT)

lem yok (NOP)
-Word (Kelime) Mant
AND bayt (ANDB)
AND double word (ANDD)
AND word (ANDW)
Bayt arttr (INCB)
Bayt azalt (DECB)
Bayt ters evir (INVB)
Duble word'u arttr (INCD)
Duble word'u azalt (DECD)
Duble word'u ters evir (INVD)
ZEL VEYA bayt (XORB)
ZEL VEYA duble word (XORD)
ZEL VEYA word (XORW)
OR bayt (ORB)
OR duble word (ORD)
OR word (ORW)
Word'u arttr (INCW)
izelge 13.2: Komut listesi
ekil 13.20'deki kumanda devresinde start butonuna basldnda K1 rlesi enerjilenir. K1

rlesine ait 2 adet kontak konum deitirir. Buton serbest braklsa dah rle enerjili kalr. kinci
enerji hattndaki selenoid valf (bobinli vana) enerjilenir. nc hattaki lmba sner. Devreyi
eski konumuna getirmek iin stop butonuna baslr.
140
start
selenoid
ekil 13.20: Kumanda devresi rnei
ekil 13.21: Kumanda devresinin PLC'ye uygulan
ekil 13.21'de, ekil 13.20'de verilen

kumanda devresinin PLC zerinde
uygulan, izelge 13.3'te ise ekil
13.20'de verilen kumanda devresinin STL
komutlar verilmitir.
b. Merdiven (Ladder) Diyagram
izelge 13.3: Kumanda
devresinin komutlar (STL)
Bu tip kumanda ekli, kumanda
devrelerinin ANSI (ABD) standartlarnn
devre sembolleriyle gsteriliine benzeyen ekilli programlama yntemidir.
Bu yntemde komutlar yerine kumanda sembolleri kullanlr. Otomatik kumanday iyi bilen
bir teknik eleman ladder diyagramyla PLC'ye program girmeyi ok iyi anlayabilir.
Ladder diyagram oluturulurken zen gsterilmesi gereken noktalar unlardr:
I. Ladder diyagramnda iaret ak soldan saa ve yukardan aaya dorudur.
II. S7 200 serisinde her satr network (devre) olarak anlr.
III. Her satr rle ya da yardmc rleyle sonlanr.
IV. ki datm hatt arasna, direkt olarak
rle ya da yardmc rle balanmaz. Byle
bir zorunluluk varsa, nne normalde kapal
bir kontak balanr.
V. klar birbirine paralel olarak
balanabilir.
C. PLC'de Programlama
Yazlmlar (Software)
ekil 13.22: Micro/Win yazlmnn

bilgisayara kuruluu
1. Giri
S7 200 serisi PLC'lerde DOS ortamnda
alan, STEP 7-Micro/DOS ve Windows
ortamnda alan Micro/Win
yazlmlaryla hem komut listesi (STL),
hem de merdiven diyagram (LAD) teknii
kullanlarak programlama yaplabilir.
Windows ortamnda alan Toolite STL
ekil 13.23: Micro/Win yazlmnn

ngilizce srmnn mnleri
141
yazlmnda ise yalnzca komutlar girilerek programlama yaplabilmektedir.

Windows iletim sistemi altnda alan Micro/Win yazlm kullanlarak hem merdiven
diyagram hem de komut listesi yntemiyle program yapma, bu iki program dilini birbirine
dntrme mmkndr. Ayrca PLC cihaz bilgisayara balannca devrenin almas simlasyon
olarak da incelenebilmektedir.
Micro/Win yazlm altrldnda yeni bir dosya (proje) almak istendiinde karmza
ekil 13.24'te grld gibi CPU tipini belirlemeye ynelik iletiim penceresi alr. Fare ile
PLC'nin CPU modeli
seilir. Bu bilinmiyorsa
CPU tipini oku (Read
CPU type) butonuna
tklanr. Bu ilem
sonucunda yazlm,
bilgisayara balanan
PLC'nin CPU'sunu
ekil 13.24: Bilgisayara bal PLC'nin CPU'sunun
tanr.
tipini belirtmeyi salayan iletiim penceresi
ekil 13.25'te
grld gibi alan
ana mn penceresinde,
mn ubuunun
zerinde project
(proje), edit (dzenle),
(Devre 1)
(Buraya tek satrlk balk yazabilirsiniz)
view (grnm), CPU,
debug (test), tools
(aralar), setup
(kurulum), window
(pencere), help
(yardm) seenekleri
ekil 13.25: Micro/Win yazlmnn ana mns
grlr.
Micro/Windows yazlmnda new (yeni) proje alnca ekrana gelen ladder editrnde,
merdiven diyagram (LAD) kullanlarak PLC program yaplr. Kulanc baka bir
programlama editr kullanmak isterse mn ubuu zerinde bulunan seenek tularyla
istedii yntemi kullanabilir
2. Micro/Windows Yazlmnn Mnlerinin Grevleri
a. Proje (Project)
Yeni proje ama, daha nce kaydedilmi projeyi ama, yazdrma gibi ilemleri yapar. ekil
13.26'ya baknz.
b. Dzenle (Edit)
Kes, kopyala, yaptr vb. gibi ilemleri yapar. ekil 13.27'ye baknz.
c. Grnm (Wiev)
Ekranda grlen mnler (komut listesi, ladder, data blou vb.) zerinde deiiklik
yapmak iin kullanlr. ekil 13.28'e baknz.
142
Paste
Save all
Save as
Paste Network
Upload
Download
ekil 13.26: Proje sekmeleri
d. CPU
Run (al), stop (dur) gibi
bilgisayarla PLC arasnda iletiim
gerektiren ilemleri yapan
mndr. CPU alma
konumunu deitirmek,
derlemek, PLC'den okumak,
PLC'ye program yklemek, CPU
ieriini silmek, CPU modelini
ve bilgileri okumak, bellek
kartuunu programlamak ekil
13.29'da verilen mn ile yaplr.
Run seenei CPU'yu
altrr. Bu srada CPU anahtar
TERM konumunda olmaldr.
Stop seenei CPU'yu durdurur.
Bu ilemi yapabilmek iin de
CPU anahtar TERM konumunda
olmaldr.
ekil 13.27: Dzenle sekmeleri
ekil 13.28:
Grnm sekmeleri
ekil 13.29: CPU

sekmeleri
e. Test
ekil 13.30: Test sekmeleri
Girilen programn simlasyon
yardmyla uygun ekilde alp almad burdan gzlemlenebilir. Tarama altr sekmesi
icra edilecek program tarama saysn girmek iin bir diyalog kutusu aar. Program girilen
deer kadar alr. Daha sonra CPU stop konumuna geer. Tarama says 1 ile 65535 arasnda
olabilir. Ekranda hazrladmz bir program PLC'ye ykledikten sonra, PLC bilgisayara
balyken ladder durumu ak ifadesini seili hle getirip, PLC'de program altrrsak, ekranda
bu almann simlasyonunu izleyebiliriz. Bu seenek iptal edildiinde simlasyon durur.
f. Aralar (Tools)
Bu mnde iki seenek vardr. TD200 seenei, TD 200' konfigre etmede kullanlr. Bu
sekmeyle birden ok konfigrasyon blou oluturulabilir. Ya da mevcut olanlar yeniden
143
dzenlenebilir.
Not: TD200 yalnzca S7 serisi
PLC'ler iin retilmi olan,
PLC'deki programa basit
mdahalelere olanak salayan,
ayrca PLC'deki arzalar
gsterebilen basit bir operatr
panelidir.
ekil 13.31: Aralar sekmeleri
g. Kurulum (Setup)
Grnm ve iletiimle ilgili
ayarlarn yaplmasn salar. Bu
ekil 13.32: Kurulum sekmeleri
mnyle, programlama dili,
gsterim seti, data blok parametreleri, CPU ve COM portunu, iletiim hzn deitirebiliriz.
Tercihler sekmesinde balangdaki editr (STL ya da LAD), gsterim seti (uluslararas ya
da Simatic) seilebilir. Bu seimin etkili olabilmesi iin Micro/Windows yazlmndan klp
yeniden giri yaplmaldr.
letiim diyalog kutusunda ise COM 1 ve COM 2 gibi PLC'nin yaplaca balantlar ve
iletiim hz seilebilir. Genelde PLC balants COM 2 giriine yaplr. Eer bilgisayarda bu
ksm (giri, port) olmasna
ramen, Windows'a
tantlmamsa iletiim
kurulamaz. letiim hz 9600 ya
da 19600 olarak seilmelidir.
Seilen iletiim hzna gre, PLC
ile bilgisayar arasndaki balant
kablosu zerindeki sivilerle
(anahtar) ayarlama yaplmaldr.
ekil 13.33: Pencere sekmeleri
h. Pencere (Window)
Programn pencerelerini
dzenlemeyi ve ak pencerelerin
listesini grebilmeyi salar.
. Yardm (Help)
Yazlm ve altrma ile ilgili
bilgi dosyalarn ieren sekmedir.
(a)
(b) (c)
(d)
(e)
(f)
ekil 13.34: Yardm sekmeleri
(g)
(h)
()
(i)
(j)
(k)
(l)
(m) (n)
(o) ()
(p)
ekil 13.35: Ara ubuu
i. Ara ubuu
ekil 13.35'te, a) Yeni bir proje oluturur. b) Mevcut projeyi aar. c) Deiiklikleri kaydeder.
d) Aktif pencereyi yazdrr. e) Seilen eleman keser. f) Seilen eleman panoya kopyalar.
144
g) Panodakileri seilen yere kopyalar. h) Projedeki aktif pencereyi derler. ) Projeyi PLC'den
okur. Ak olan projeye CPU'dan seilen program bileenlerini aktarr ve zerine yazar. Alan
diyalog kutusundan programn tm, data blou, CPU konfigrasyonu okunur. i) Projeyi PLC'ye
ykler. Ak proje bileenlerini CPU'ya aktarr ve PLC'dekinin zerine yazar. Programda yaplan
deiiklikler CPU'ya aktarlmadan test edilemez. Bu gibi durumlarda durum tablosu ya da ladder durumunda yanltc sonular gzlenebilir. Bu nedenle yaplan deiiklikler CPU'ya
aktarlmaldr. CPU, ykleme srasnda stop konumunda olmaldr. Bu ilem ya CPU zerindeki
sivicin TERM konumuna alnp Micro/Win ile STOP'a getirilmesiyle, ya da sivicin direkt olarak
stop konumuna alnmasyla salanr. j) CPU'yu RUN konumuna sokar. Programn uygulamasn
yapmaya yarar. Program altka giri ve klar gncellenir. k) CPU'yu stop konumuna sokar.
Program uygulamas durur. Bu ilemi yapabilmek iin CPU sivici TERM konumuna alnmaldr.
l) Projeyi ladder editrnde gsterir. m) Projeyi komut listesi editrnde gsterir. n) Projenin
data blounu gsterir. o) Projenin sembol tablosunu gsterir. ) Projenin durum tablosunu gsterir.
p) Yardma eriimi salar.
3. Micro/Win Yazlmyla PLC Programlarnn
Hazrlanmas
Programda F2 tuu, komut grubu listesini seer.
Buradaki komutlar ekil 13.36'da verilmitir.
F3 tuu F2'de yer alan komutlar listeler (ekil 13.37).
F4 tuu normalde ak kontak seer (ekler).
F5 tuu normalde kapal kontak seer (ekler).
F6 tuu k rlesi seer (ekler).
F7 tuu dikey izgi izer (ekler).
F8 tuu yatay izgi izer (ekler).
F10 tuu araya bir devre sokar (ekler).
ekil 13.36
4. Dzeltme Tular
a. Back Space: Devreyi geriye doru siler.
b. Ctrl + Ok: Baslan ok ynnde izgi siler.
5. Ynlendirme Tular
a. Home: mleci devrenin bana getirir.
b. End: mleci devrenin sonuna getirir.
c. Ctrl + Home: mleci program dosyasnn bana getirir.
d. Ctrl + End: mleci program dosyasnn sonuna getirir.
e. Ok Tular: mle baslan ok ynnde ilerler.
ekil 13.37
D. S7 200 PLC Cihaznn Bilgisayar ile Programlanmasna likin rnekler

rnek 1: Verilen kumanda devresini PLC'ye aktarnz.
zm: ekil 13.38'de verilen ekil, alcy bir start bir stop butonu ile altrp durdurmay
salar.
145
ekil 13.39'daki ladder

diyagramn bilgisayarda
start
oluturmak iin fare
kullanlabilecei gibi ksa yol
tularndan da
yararlanlabilir.
stop
F4'e basarsak bir ak
kontak oluur. Ve Kontaa
isim vermemiz istenir. Ak
kontak giri eleman olduu
iin I0.0 eklinde numara
ekil 13.38: Kumanda devresi
ekil 13.39: Programn
verilir.
bilgisayara girilmi son hli
kinci admda, S2 butonu
iin ak bir kontak konur.
Bunun nedeni: Stop butonu
PLC giriine (I0.1) balanp
PLC RUN moduna
getiinde I0.1 lojik 1 sinyali
aldndan kapal kontak
Y1
hline dner. Bu nedenle
giriine stop butonu
balanan adreslerde ak
kontak kullanlr.
nc admda, k
ekil 13.40: PLC'ye giri ve k birimlerinin balan
eleman F6 tuuyla eklenir.
Drdnc admda,
mhrleme ilemi yaplr. Bu ilem iin imle I0.0 giriinin stne getirilir. F7 tuu
kullanlarak aa doru dikey izgi oluturulur. mle I0.0'n altna getirilerek ak kontak
eklenir ve Q0.0 eklinde numaralanr.
Beinci admda, programn sona erdiini belirten END eleman eklenir. F2 tuuna baslr.
Burada bulunan program ak kontrol (program control) seilir. F3 tuunun diyalog
kutusunda F2'nin konumuna gre deien seenekler belirir. F3 diyalog kutusuna tklanarak
buradan END sekmesi seilir. END'e tklannca ekranda END satr belirir.
rnek 2: AND (VE) kap
devresini PLC'de
oluturunuz.
zm: ekil 13.41'de
verilen ekilde alcnn
alabilmesi iin S1 ve S2
butonlarnn kapal olmas
gereklidir.
ekil 13.42'de AND kap
devresinin Micro/Win
yazlm kullanlarak
hazrlanan ladder diyagram,
izelge 13.4'te ise programn
ekil 13.41:
Kumanda devresi
146

komut listesi (STL) ve ekil 13.43'te ise giri-k birimlerinin PLC cihazna balan
verilmitir.
ekil 13.43: PLC'nin giri ve k

birimlerinin balan
izelge 13.4: Programn komut listesi
rnek 3: NOT (DEL) kap devresini PLC'de oluturunuz.

zm: ekil 13.44'te konta normalde kapaldr ve lmba yanmaktadr. Kontak aldnda
ise lmba sner.

ekil 13.44: Kumanda

devresi
izelge 13:5
Programn
komut listesi
ekil 13.46: PLC'nin

giri ve k birimlerinin
balan
rnek 4: ABD normuna gre izilmi olan bir start bir stoplu motor kontrol devresinin ladder diyagramn bilgisayar ortamnda iziniz.
zm: ekil 13.47'de verilen devrede balatma butonuna (BB) baslnca M kontaktr alr
ve motor yol alr. M'nin mhrleme konta sayesinde BB'den elimizi eksek dah motor
almasn srdrr. Durdurma butonuna (DB) baslnca motor durur.
R
DB
Mp
BB
M
M
3~
mot.
ekil 13.47: Bir start bir stoplu motor kontrol devresinin

ABD normuna gre izilmi kumanda ve g devresi
ekil 13.48: Bir start bir stoplu motor

kontrol devresinin ladder diyagram
rnek 5: ABD normuna gre izilmi olan kesik altrma devresinin ladder diyagramn
bilgisayar ortamnda iziniz.
zm: ekil 13.49'da verilen devrede balatma butonuna (BB) baslnca M kontaktr
147
zm: ekil 13.52'de verilen

devrede ileri () butonuna basldnda
kontaktr enerjilenir ve motor bir
ynde dnmeye balar. Stop butonuna
baslnca kontaktr ilk konumuna
dner. G butonuna basldnda G
kontaktr enerjilenir ve motor bir
ncekinin tersi ynde dnmeye balar.
Mp
ekil 13.49: Kesik altrma

devresinin ABD normuna gre
izilmi kumanda devresi
buton
anahtar
sensr
ekil 13.50: Kesik

altrma devresinin
ladder diyagram
klar (outputs)
giriler (inputs)
24 V
0.0
giri
rlesi
k
rlesi
PLC
24 V
rnek 6: fazl asenkron

motorun ABD normuna gre izilmi
ileri-geri altrma devresinin ladder
diyagramn bilgisayar ortamnda
iziniz.
S7 200
CPU 212
lmba
(yk)
topraklama
alr ve motor yol alr. BB'den elimizi

ektiimizde motor durur.
ekil 13.51: Kesik altrma devresinin S7

200 PLC zerinde kuruluu
stop
Mp
G
3~
mot.
ekil 13.52: fazl

asenkron motorun kontak
kilitlemeli devir yn
deitirme devresinin ABD
normuna gre izilmi
kumanda devresi
ekil 13.53: fazl

asenkron motorun devir
yn deitirme
devresinin ABD normuna
gre izilmi g devresi
ekil 13.54: fazl

asenkron motorun devir
yn deitirme
devresinin ladder
diyagram
izelge 13.6:
ekil 13.53'teki
devrenin komut
listesi
rnek 7: PLC'nin giriine balanan iki sensr de (anahtar, buton vb.) kapandnda alcy
altran devrenin, a. Kumanda devresini, b. Ladder diyagramn, c. Komut listesini (STL)
d. PLC zerindeki balantsn hazrlaynz.
zm: ekil 13.55'te verilen basit kumanda devresinde grld gibi iki kumanda kontada
kapand taktirde alc (kontaktr, lmba, motor vb.) alr. ekil 13.56'da verilen ladder
diyagramnda I0.0 ve I0.1 sensr (buton) kapandnda Q0.0 k rlesi harici (d) kontan
kapatarak alcnn almasn salar.
148
ekil 13.55: ki
sensr de
kapandnda alcy
altran devrenin
kumanda devresi
ekil 13.56: ki
sensr de
kapandnda alcy
altran devrenin
ladder diyagram
rnek 8: PLC'nin giriine

balanan iki sensrden
herhangi birisi kapandnda
alcy altran devrenin, a.
Kumanda devresini, b. Ladder
diyagramn, c. Komut listesini
(STL) hazrlaynz.
zm: ekil 13.58'de
kumanda devresi, ekil
13.59'da ladder diyagram ve
izelge 13.8'de komut listesi
verilmitir.
izelge 13.7: ki
sensr de
kapandnda alcy
altran devrenin
komut listesi (STL)
ekil 13.58: ki
sensr de
kapandnda alcy
altran devrenin
kumanda devresi
ekil 13.57: ki sensr de

kapandnda alcy
altran devrenin PLC
zerinde uygulan
ekil 13.59: ki
sensr de
kapandnda alcy
altran devrenin
ladder diyagram
izelge 13.8: ki
sensr de
kapandnda alcy
altran devrenin
komut listesi (STL)
rnek 9: fazl asenkron

motoru iki ayr yerden altrp
durduran devrenin, a. Kumanda devresini, b. G devresini, c. Ladder diyagramn, d. Komut
listesini (STL) e. PLC zerindeki balantsn hazrlaynz.
zm: ekil 13.60'ta kumanda devresi, ekil 13.61'de g devresi, ekil 13.62'de ladder
diyagram, izelge 13.9'de komut listesi ve ekil 13.63'te PLC'ye uygulan verilmitir.
ekil 13.60: Kumanda devresi
ekil 13.61:
G devresi
149
ekil 13.62: Ladder

diyagram
giriler (inputs)
klar (outputs)
24 V
izelge 13.9: ekil 13.62'deki

devrenin komut listesi
giri
rleleri
PLC
k
rleleri
S7 200
CPU 212
topraklama
24 V
3~
motor
ekil 13.63: fazl motorun iki ayr yerden

kumanda edilmesine ilikin devrenin S7200
PLC zerinde kuruluu
Not: ekil 13.63'te verilen devrede

ka balanan rle 24 voltluktur. Bu
rlenin kontaklar ile fazl motoru
altrabilmek iin motor akmnn
kontak akmna uygun olmas gerekir.
Kontaklarn tayabilecei akm motor
akmna uygun deilse araya kontaktr
ilavesi yaplmaldr. Yani 24 voltluk
rlenin konta kapannca 220 voltluk
fazl kontaktrn bobini enerjilenerek
motoru altrmaldr.
rnek 10 : 4 kW tan byk gl bir
motorun yldz/gen olarak kalk
yapmasn salayan devrenin, a. Ladder
diyagramn, b. Komut listesini (STL)
hazrlaynz.
zm: ekil 13.64'te ladder
diyagram, izelge 13.10'da komut
listesi verilmitir.
ekil 13.64: Yldz/

gen kalk yapan
motorun ladder
diyagram
izelge 13.10:
ekil 13.64'teki
devrenin komut
listesi
E. Bilgisayar (PC) ile PLC Cihaznn Birbirine Balanmas

S7 200 model PLC cihazlarnn programlanmas bilgisayar zerinden yaplabilmektedir. PC
ile PLC arasndaki balanty yapan iletkene PC/PPI kablosu denir. S7 200 serisi PLC'lerde veri
haberlemesinin hz 9600 bps dir. PC/PPI kablosunun zerinde iletiim hzn ayarlayan mini
anahtarlar (switch) vardr. Bu anahtarlar ile veri al-veri hzn 9600 bps olarak ayarlamak
iin anahtarlar
eklinde olmaldr.
PLC cihaz PC/PPI kablosu araclyla bilgisayara balants COM1 ya da COM2 portlar
zerinden yaplabilir.
150
PC'de yaplan projenin PLC'ye yklenebilmesi iin PLC cihaz zerinde bulunan konumlu
anahtarn TERM konumunda olmas gerekir.
Not: Anahtarn dier konumlar STOP (DUR) ve RUN (ALI). Anahtar TERM
konumundayken PC'deki Micro/Win yazlmnn proje (project) mnsnden PLC'ye ykle
(ctrl+D) sekmesine tklanrsa uygulanmak istenen kumanda devresinin veri (data)'leri PLC
cihaznn CPU (MB) devresine geer.
Yaptnz proje doru ise "ykleme baaryla tamamland" bilgisi karmza kar. Proje
hatalysa hatann nerede olduunu bildiren bir iletiim penceresi grlr.
PC'de hazrlanan kumanda devresinin almaya balayabilmesi iin Micro/Win yazlmndaki
CPU mnsnden run alt komutuna tklanr.
PLC alrken yeil, dururken ise sar led yanacaktr.
PLC alrken almann ekran zerinde grlmesi isteniyorsa test mnsnden ladder
durumu ak alt komutuna tklanr. Bu ilem sonrasnda alan (aktif) elemanlar siyah olarak
grnecektir.
PC'de yaplm bir kumanda devresi deitirilmek istendiinde imle ilgili ksma getirildikten
sonra delete tuuna baslarak silme ilemi yaplp yeni ekleme iine balanr. Proje zerinde
deiiklik yaplrken PLC CPU mnsnden stop alt komutuna tklanarak durdurulur.
Sorular
1. PLC'nin kumanda sistemlerine salad kolaylklardan be tanesini yaznz.
2. PLC'nin blok emasn iziniz.
3. ROM ve RAM bellek nedir? Yaznz.
4. Bir start bir stoplu kumanda devresinin bilgisayar ile S7 200 PLC cihaznda
programlanmasnda kullanlan devre emasn ve programn ladder diyagramn iziniz.
151
Blm 14: Dijital Bellek (Hafza, Memory) Devreleri

A. Giri: Dijital elektronikte bilgiyi saklayabilmek iin flip flop, RAM, ROM, EPROM,
EEPROM, manyetik bant, disket, CD-ROM, sabit disk, DVD-ROM gibi elemanlar kullanlr.
Bellek dzeneklerinin yaygnlamas 1980'li yllarn sonlarna hzlanmtr. Bu sayede
otomasyon sistemleri klm ve ok byk hacimli bilgi saklama, retim sistemleri
gelitirilmitir.
1. Bellek Devrelerinde Ad Geen Temel Kavramlar
a. Bit: 1 ya da 0 olan ikili say
b. Bellek Hcresi (Memory Cell): Bir biti saklamada kullanlan devre. rnein flip flop
c. Byte (Bayt): Sekiz bitten oluan grup
d. Bellek Kelimesi (Memory Word): Baytlardan ya da bitlerden oluan grup. Kelime
bykl 4 ile 64 bit arasnda deiebilir.
e. Kapasite: Belirli bir bellek elemanna ka bit saklanacan belirler. Bunu daha iyi
aklamak iin rnek verilirse, bir bellein 4096x20 kapasitesi olduu sylendiinde ne anlalr?
Bu bellein kapasitesi 81920 bittir. lk say (4096) kelime saysn, ikinci say (20) her kelimedeki
bit says, yani kelime bykln belirtir.
Bellek kapasitesi belirtilirken 1 k deeri, 1024 biti gsterir. Ve buna 1 kilobit denir. 4 k x 20
olarak verilen saklama kapasitesi gerekte 4096x20 bellektir.
rnek: 2 k x 8 olarak belirtilen yar iletken bellekte, ka kelime saklanabilir? Kelime
bykl nedir? Bu bellek ka bit saklar?
zm: 2 k = 2x1024 = 2048 kelime saklanr.
Her kelime 8 bittir (bir bayt).
2048x8 = 16384 bit saklar.
f. Adres (Address): Bellekte bulunan bir kelimenin yerini belirleyen saydr. Bellekte saklanan
her kelimenin tek bir adresi vardr. Adresler genellikle ikili (binary) saylarla belirtilir. Bazen de
onaltl (heksadesimal) ya da onlu (desimal) saylar da kullanlr.
g. Okuma lemi (Read): Belirli bellek blgesinde (adres) sakl olan ikili say kelimesini
alp baka bir blgeye transfer etme ilemidir. Oku ilemine, bellekdeki kelimenin getirilmesi
nedeniyle getir (fetch) ilemi de denir.
h. Yazma lemi (Write): Belirli bellek blgesine (adres) yeni kelime yerletirme ilemidir.
Buna saklama ilemi de denilebilir. Bellek blgesine yeni yazlan kelime, daha nce orada
152
sakl kelimenin yerini alr.

. Gei Sresi (Access Time): Bellek elemannn alma hzdr. Baka bir deyile, oku
komutu alan bellek ile bellek knda verinin alnmas arasnda geen sredir. Gei sresi
tACC ile gsterilir.
i. Tamamlama Sresi (Cycle Time): Okuma ve yazma ilemini tamamlayp, bir sonraki
komut iin hazr oluncaya dek geen sredir.
j. Geici Bellek (Volatile Memory): Elektrik enerjisi uyguland srece bilgi saklayabilen
bellektir. Elektrik kesildiinde bellekte saklanan bilgi kaybolur.
k. RAM (Rastgele Eriimli Bellek, Oku/Yaz
Bellei, Random Access Memory): Dijital bellek
adres
elemanlar, besleme gerilimi kesilince tad bilgiyi
girii
kaybeden (volatile) ve kaybetmeyen (nonvolatile)
olarak ikiye ayrlr.
kontrol
girileri
RAM'ler devrede bilgiyi geici olarak saklar. Bu
elemana hem bilgi yazlabilir hem de yazlm bilgi
bilgi
okunabilir (alnabilir.) RAM'e uygulanan DC besleme
girii
kesilince bilgilerin tm kaybolur.
TTL 7489 entegresi 64 bit RAM'dir. Yanda verilen
7489'lu devrede A0, A1, A2, A3 ular adres girileridir.
ekil 14.1: TTL 7489 RAM
Bilgi yazma iin D1, D2, D3, D4 ular kullanlr. Bilgi
bellek entegresi
okuma ileminde ise Q1, Q2, Q3 ve Q4 ular kullanlr.
Okuma ilemi annda CS lojik 0, WE ucu ise lojik 1 deerine getirilir. Yazma ilemi srasnda
ise CS ve WE ularna lojik 0 uygulanr.
Verilen devrede herhangi bir adresteki bilgi okununca kaybolmaz. Ancak, yeni bir bilgi
yazlnca eski bilgi yok olur.
CS ucu lojik 1 seviyesindeyken okuma ve yazma ilemi yaplamaz.
TTL 7489 statik yapl bir RAM'dir. Bu tip RAM'lerde bilgiyi tutma ilemi flip floplar tarafndan
yaplr.
Not: RAM'in saklad bilginin kaybolmas istenmiyorsa entegre arj olabilen pil ile beslenir.
l. ROM (Read Only Memory, Yalnz Okunur Bellek): zerlerine yklenen bilgileri
(programlar) srekli olarak muhafaza ederler. ROM'da bulunan bilgiler retici ya da tasarmc
tarafndan alcnn istei dorultusunda kaydedilir. Kullancnn ROM'da bulunan bilgileri silme
olana yoktur. Ayrca DC enerjinin kesilmesiyle ROM'da bulunan bilgiler yok olmaz.
m. PROM (Programlanabilir ROM): Bir kez programlanabilen ROM'lara PROM denir.
En basit PROM entegresi diyod ve sigortalar kullanlarak retilir. Kullanc, programlanmam
entegreyi zel devreler kullanarak, istedii bilgiyi saklayan eleman hline getirebilir.
ekil 14.2'de verilen basit PROM'da 4x4 = 16 bellek vardr. Sigortalar salamken entegrenin
klarnda hep 1 bilgisi grlr.
153
n. EPROM (Erasable Programmable Read Only

Memory, Silinebilen ve Programlanabilen ROM):
Tekrar programlanabilen PROM'lara EPROM denir. Bu
entegrelerin gvdelerinde effaf ( geiren) bir
pencere vardr.
Entegrenin zerindeki pencereden yaklak 15-20
dakika boyunca ultraviyole n uygulanrsa tm bellek
hcreleri (flip floplar) yeniden lojik 1 seviyesine gelir.
Yani entegrenin program silinir.
Uygulamada izelge 14.1'de verilen 27xx serisi
EPROM'lar yaygn olarak kullanlmaktadr. Bu
EPROM entegresi 8 bit geniliinde bilgi depo edebilir.
2732 EPROM'unun 12 adres girii (A0-A11) vardr.
Bunlar kullanlarak 4096 adet 8 bit geniliinde bellek
elemanna ulalabilir. 2732 EPROM'u 5 V luk DC ile
beslenir. Bilgi yazma ve okuma ilemleri Q 0 -Q 7
ularndan yaplr.
2732 EPROM'u programlandktan sonra k alan
pencere k yaltcsyla kapatlr. Bu yaplmazsa gne
nlar EPROM'u yaklak bir haftada silebilir.
EPROM bilgi okuma modundayken OE ucu lojik 0
seviyesine getirilir. zerindeki bilgi silindikten sonra
EPROM yeniden programlanrken, OE ucundan +21
volt uygulanr. Programlama srasnda ilgili adres
seildikten sonra, kaydedilecek bilgi Q0-Q7 ularndan
uygulanr. Bundan sonra CE ucundan yaklak 55
milisaniyelik sre boyunca lojik 0 seviyesi uygulanrsa,
Q0-Q7 ularndan uygulanan bilgi, ilgili adrese yazlm
olur.
binary
giri
atk sigorta k '0' yapar
1s
2s
kod zc
zel programlayc devre ile herhangi bir sigortaya

50 miliamper dzeyinde bir akm uygulannca bu
eleman atk hle gelir. Sigortann atmas RAM knda
lojik 0 bilgisinin olumasna yol aar.
Akm uygulanarak atk hle getirilen sigortalarn
onarlmas mmkn olmadndan yeniden
programlama yapmak imknszdr.
klar
ekil 14.2: Sigortal PROM'un

programlan
ekil 14.3: EPROM

entegresinin grnm
o. EEPROM (E2PROM, Electrically Erasable

izelge 14.1
PROM, Elektrikle Silinebilen ve Programlanabilen
ROM): Elektriksel olarak srekli silinip yazlabilen EPROM'a EEPROM denir. Silme ilemi
ultraviyole n yerine, elektrik akmyla yaplmaktadr.
Bu tip belleklerde, MOSFET bellek hcresinin kanal (drain) zerine ince bir oksit blgesi
eklenerek, elektriksel olarak silinebilme zellii elde edilmitir.
Programlama ileminde, MOSFET'in kap (G) ve kanal (S) ular arasna 21 voltluk bir
gerilim uygulanarak, kap ularnda bir arj olumas salanr. Gerilim kesilse dah oluan arj
154
OE/Vpp
2732
devam eder ve bilgi saklanr.

Uygulanan gerilimin ters evrilmesi, oluan arjn
ortadan kalkmasna ve hcredeki bilginin silinmesine
neden olur. arj ilemi ok kk bir akm
gerektirdiinden EEPROM'un programlanmas ve
silinmesi entegre devreye balyken yaplabilir.
EEPROM belleklerin EPROM belleklere gre baz
stnlkleri unlardr:
I. Elektriksel olarak silinebilir.
II. Bellek dizisi iindeki blgeler birbirinden
bamsz olarak silinip kaydedilebilir.
III. EPROM'da ortalama 30-60 dakika olan bilgileri
silme sresi EEPROM'da 10 milisaniye dolayndadr.
ekil 14.4: 2732 kodlu EPROM'un

ayaklarnn dizilii
Intel 2816 bellek entegresi, 2kx8 kapasitede 250 nanosaniye eriim zamanna sahip ilk
EEPROM'dur. 8264 EEPROM'u ise 8kx8 kapasiteye sahiptir.
2. Yar letken Bellek Elemanlarnn Yaps: Entegre bellek elemanlar, kelime ad verilen
gruplar hlindeki ikilik verileri saklar. Kelime, bilgisayarda bilgi ya da veri birimi olarak
kullanlr. Kelimede bulunacak bitlerin says bilgisayarn tipine gre deiir. rnein 1kx4 olarak
belirtilen bellek elemannda her kelime 4 bittir ve 1024 kelime vardr. Bu bellek eleman 4096
biti saklayacaktr.
3. Statik RAM Elemanlar: Statik bellek elemanlarnda bellek hcresine 0 ya da 1
yazldnda, elektrik enerjisi olduu srece eleman bozuluncaya kadar bu deerler ayn hcrede
kalr. Statik bellek hcreleri flip floplardan yaplmtr.
4. Dinamik RAM'ler: Bu tr bellek hcrelerinde periyodik olarak arj edilen kapasiteler
kullanlr. Dinamik RAM'de veri MOSFET'in gei ve taban kapasitelerinde oluan arjlar
eklinde saklanr.
Dinamik RAM'de periyodik arj yaplmazsa kapasitedeki yk sznt ile yok olur. Verinin
her defasnda yeniden arj edilmesindeki zaman aral, elemann cinsine ve tipine gre deiir.
(Bu deer ortalama 2 milisaniyedir.)
Sorular
1. RAM nedir? Aklaynz.
2. ROM nedir? Aklaynz.
3. EPROM nedir? Aklaynz.
155
Blm 15: eitli Konular

A. Nokta Matris (Dot Matrix) Display'ler
ok noktadan (ledden) oluan matris display'ler yedi paral display'lerden daha ok karakter
ve ekli gsterebilir.
Resim 15.1: Matris display'ler ve

bu elemanda F harfinin olumas
Resim 15.2: Parldayan flmanl display
B. Parldayan Flmanl 7 Paral Display'ler

Flmandan geen akm elemann snarak k yaymasn salar. Bunlar, yazar kasa, hesap
makinesi, frn vb. gibi cihazlarda karmza kar. Ar g tketmeleri nedeniyle uygulama
alan azalmtr.
C. LCD (Sv Kristalli Display)
Ledli display'ler yksek akm
ektiinden ve ok yer kapladndan sv
kristalli display'ler gelitirilmitir.
LCD'nin gsterge grevi yapan paralar
(organik akkanlar) kat yzeyler arasna
yerletirilmitir. U ksmlarda bulunan
Resim 15.3: Sv kristalli display rnekleri
elektrotlara gerilim uygulannca sv
kristalin rengi deiir. Yani sv matlar. Bu etki sv kristaldeki molekllerin gerilimle yeni
bir ekile girmesiyle ortaya kmaktadr.
LCD'ler 15 mW gibi ok az bir g harcar.
D. Dijital Devrelerde Arza Arama
1. Giri: Dijital elektronik esasl devrelerin arzasn onarmak iin ok dikkatli, sabrl ve
bilinli almak gerekir. Lojik devrelerin alma ilkelerini bilmeden yaplacak alma maliyeti
yksek arzalara yol aar.
2. Arzann Tanm
nceki konularda akland gibi dijital devreler iki temel gruba ayrlr:
I. Bileimsel devreler,
II. Srasal (ardk) devreler
Bileimsel devredeki arza, doruluk tablosuna gre klar kontrol edilerek bulunur.
Srasal devrelerin, geri besleme devresi kesilince bileimsel devre oluur. Bu yntem
kullanlarak ok karmak arza yerine, daha basit yoldan arza aranr. Devrenin arzas
giderildikten sonra, mutlaka test edilmesi gerekir. Devre test edilirken yalnz bir kez deil, bir
ok test sinyali gnderilerek devrede oluabilecek hatann kontrol edilmesi gerekir.
156
3. Arzann Giderilmesi
Dijital devrelerde iki tr arza oluur:
I. Statik (Sabit) Arzalar
Entegrenin bozulmas, balant kopukluu, lehim atla sonucu oluan arzalardr.
II. Dinamik (Geici) Arzalar
ok ksa zaman sresince grlen arzadr. Geici olarak ortaya kan bu arzalar bulmak
iin bellekli osilaskop, zel l aletleri ve iyi derecede dijital elektronik bilgisine sahip olmak
gerekir.
4. Statik Arzalarn Giderilmesi
a. Lojik kap entegreleri yerinden sklr, doruluk tablosuna gre girie sinyal uygulanp
klar gzlenir.
b. Baskl devre byte ile kontrol edilir.
c. Besleme geriliminin devreye uygun olup olmad denetlenir.
d. Lehimlerde hata olup olmad incelenir.
e. alma annda ar snan eleman olup olmadna baklr.
f. Plket zerindeki toz, nem vb. temizlenir.
g. zellikle C-MOS serisi entegrelerin direnleri belli bir sre sonra deiir. Bu durumda
eleman istenilen standartta almaz. Bu nedenle devredeki C-MOS serisi entegreler periyodik
olarak yenisiyle deitirilmelidir.
5. Dinamik Arzalarn Giderilmesi
a. Bileimsel devrelerde kullanlan deiik yaylm gecikmeli entegrelerin girileri konum
deitirirken hatal klar olabilir. Bu arzayla karlamamak iin devre retilirken alma
hzna uyumlu entegreler seilir.
b. Birbirine yakn, uzun veri hatlarnn akm (hi bir elektriksel balant olmamasna karn)
elektromanyetik olarak birbirini etkileyebilir. (Buna cross-talk da denir.) Kablolardan geen
akmlarn manyetik alan yoluyla birbirini etkilemesini nlemek iin, blendajl kablo, rgl
kablo kullanlabilecei gibi sisteme schmitt tetikleme devresi koyma yntemi de uygulanabilir.
c. Devre elemanlarnn farkl yaylm gecikmeleri ara sra grlen dinamik arzalara yol aar.
Bu nedenle benzer yaylm gecikmesine sahip elemanlarla devre kurma yoluna gidilmelidir.
6. Arza Nedenini Bulma
Dijital devrelerde arzay bulmak bazen kolay bazen de ok gtr.
Arzay bulabilmek iin: I. Devrenin yapt ilem bilinmelidir. II. Test iin kullanlacak aletler
(lojik prob, osilaskop, AVOmetre vb.) dzgn almaldr. III. Arzaya neden olan etkenler
bilinmelidir.
6. Arzaya yol aan baz etkenler unlardr:
a. Ar scaklk,
b. Besleme geriliminin yanl uygulanmas,
c. Byk elektromanyetik grltler (yldrm, imek, ebekedeki salnmlar vb.),
d. Ar nem ya da su,
e. Fiziksel darbeler,
f. Toz ve dier kimyasal maddeler
157
Blm 16: Uygulama Devreleri

1. Diren ve
Diyodlar
Kullanlarak Yaplan
AND (VE) Lojik Kap
Devresi
ekil 16.1'de
verilen devrede iki
anahtar da
kapandnda Y ledi
alr.
ekil 16.3: Anodu ase

display'in incelenmesi
ekil 16.4: Katodu ase

display'in incelenmesi
22 k
Y=A+B+C
k
NPN
4.7 k
330 W
4.7 k
330 W
5. RTL EX-OR
Kap Devresi
ekil 16.5'te
verilen iki devre
kullanlarak EX-OR
lojik kaps elde
edilebilir.
ekil 16.2: RDL OR devresi
330 W
3-4. Anodu ase

ve Katodu ase
Display'lerin
almasnn Basit
Deneylerle
ncelenmesi
ekil 16.3 ve ekil
16.4'te verilen iki
devre kullanlarak
display'lerin alma
ilkesi anlalabilir.
ekil 16.1: RDL AND devresi
330 W
2. Diren ve
Diyodlar
Kullanlarak
Yaplan OR (VEYA)
Lojik Kap Devresi
ekil 16.2'de
verilen devrede iki
anahtar da
kapandnda Y ledi
alr.
Y
ekil 16.5: RTL EX-OR kap devresi
ekil 16.6: girili OR kap devresi
6. ki Girili OR Kaplaryla Girili OR Kapsnn Elde Edilmesi

ekil 16.6'da verilen devre ile iki girili OR kaplar kullanlarak girili OR kaps elde edilebilir.
7. Lojik Kaplarn kna Balanan Triyakn Optokuplr ile Srlmesi
ekil 16.7'de verilen devre ile lojik kaplarn kna triyak (tristr, transistr vb.) balanabilir. Lojik kapnn k
akm optokuplrn ledini altrr. Ledin yayd k fototransistr srer. letime geen triyak Ry alcsn altrr.
158
Optokuplr sayesinde lojik devre ile yksek gerilimli

triyakl devre birbirinden elektriksel bakmdan yaltlm
olur.
8. Adet Astable Multivibratr Kullanlarak
Yaplm Rastgele Yanp Snen Ledler
ekil 16.8'de verilen devrede ledler farkl zamanlarda
yanp snerek gze ho gelen bir grnt oluturur.
Ry
lojik
kapdan
gelen
akm
BT136
G
220 V
4N25
Mp
+5-12 V
9. Monostable (Tek Kararl) Multivibratr

ekil 16.7: Lojik kaplarn kna balanan
triyakn optokuplr ile srlmesi
ekil 16.9'da verilen devreye DC uygulandnda T1'in
beyz direnci daha
kk olduundan
R2 zerinden iletime
geer. Bu srada T2
ise kesime gider.
Dardan tetikleme
palsi uygulanmad
+
srece T1 iletken,
T2 kesimde kalr.
5-12 V
Bu srada C
kondansatrnn
sol plakas negatif,
NPN
sa plakas ise
pozitif olarak
yklenir. S butonuyla
ekil 16.8: adet astable multivibratr kullanlarak yaplm rastgele yanp snen ledler
T2'nin beyzine
dardan ya da
T2'nin kolektrnden
tetikleme palsi uygulandnda T2 iletime geer. C
kondanstr T2 zerinden boalr ve ters ynde dolmaya
balar. C kondansatr dolana kadar T1 kesimde, T2
1k
10 k
820 W
iletimde kalr. C kondansatr dolduunda T1 yeniden
iletime geer. T1'in iletken olmasyla T2 kesim olur.
10 k
10. Bistable (ki Kararl) Multivibratr

ekil 16.10'da verilen devreye DC uygulandnda
tolerans farkllndan dolay transistrlerden birisi
nce iletime geer, dieri ise kesimde kalr.
lk anda T1'in iletimde T2'nin kesimde olduunu
kabul edelim. Bu srada T1'in beyzinde pozitif, T2'nin
beyzinde ise negatif polarma vardr. S1 butonuna
basldnda T1 kesime gider. T1'in kesime gitmesiyle
T1'in kolektrnden pozitif polarma alan T1 iletime
geer. S2 butonuna basldnda ise T2 kesime T1
iletime geer.
11. 555 Entegreli Astable (Kararsz) Multivibratr

ekil 16.11'de verilen devrede ka bal olan led
aralkl olarak yanp sner.
Ledin yanma hz, diren ve transistrlerin deeri
deitirilerek ayarlanabilir.
555 entegresinin 3 numaral k ucuna osilaskop
balanacak olursa kare dalga eklinde bir k
sinyalinin olutuu grlr.
BC547
BC547
10 k
ekil 16.9: Monostable (tek kararl) multivibratr
+5-12 V
3,3 k
BC547
3,3 k
BC547
ekil 16.10: Bistable (iki kararl) multivibratr
159
L1
4,7 k
L2
100 mF
100 k
k
50
270 W
R3
C1
C2
47 k
+5 V
N2
N1
R2
entegre: 7400
ekil 16.12: NAND kapl astable multivibratr
12. NAND Kapl Astable Multivibratr

ekil 16.12'de verilen devrede ledler srayla
yanp sner. DC uygulandnda ilk anda L2'nin
yandn kabul edelim. L2 yankken N2'nin
k 0, girii 1'dir. N2'nin giriinde 1
oluabilmesi iin R2'nin zerinde gerilim
olumas gerekir. R2'de gerilim oluabilmesi
iin C2'nin N1 kndaki 1'den dolay doluyor
olmas gerekir.
Bir sre sonra C2 dolunca R2'deki gerilim
oluumu sona erer. N2'nin girii 0, k 1 olur
ve L2 sner. N2'nin knn 1 olmas C1
kondansatrnn dolmaya balamasn salar.
C1 dolarken N1 girii R1'den dolay 1, k ise
0 olur. N1 k 0 olunca L1 yanmaya balar.
Devrenin almas bu mantk zerinde srer.
4,7-10 k
R1
R2
4,7-10 k
R3
R4
L1
L2
N1
N2
100 mF
C2
C1
100 mF
entegre: 7404
ekil 16.13: NOT kapl astable multivibratr
270 W
13. NOT Kapl Astable Multivibratr

ekil 16.13'te verilen devrenin almas ekil
16.12'nin aynsdr.
14. NAND Kapl Kanal Yryen Ik
Devresi
ekil 16.14'te verilen devrede diren ve
kondansatrlerin arj ve dearjna bal olarak
ledler srayla yanp sner.
+5 V
N1
100 mF
N3
N2
100 mF
100 mF
10 k
10 k
10 k
entegre: 7400
ekil 16.11: 555 entegreli astable (kararsz)

multivibratr (kare dalga reteci)
R
331K
3,3 k
3,3 k
100 mF
ekil 16.14: NAND kapl kanal yryen k devresi

15. Ik ve Scaklk Kontroll Yangn Alarm
ekil 16.15'te verilen devrede hem k hem de
scaklk kontrol yaplabilir.
Ortamda k ve scaklk yokken NTC ve
LDR'nin altndaki ayarl direnlerle VEYA
kapsnn girileri lojik 0 olacak biimde
ayarlanr. LDR'ye k ya da NTC'ye s geldii
zaman VEYA kapsna lojik 1 gelir ve kap
kndaki FET iletime geerek rleyi srer.
ekil 16.15: Ik ve scaklk kontroll alarm devresi
160
16. Reed Rle ile Lojik Kapnn Tetiklenmesi

ekil 16.16'da verilen devre ile reed rlenin
kontaklarnn kapanmas annda ortaya kan
titreimler (kontak zplamalar) 7414 schmitt
tetiklemeli kap entegresi sayesinde dier lojik
devreye ulaamaz. Yani, kta dzgn kare dalga
oluur.
7414
10-33 k
reed rle
390 W
7414
10 mF
ekil 16.16: Reed rle ile lojik kapnn tetiklenmesi

16. Tek Butonlu Ama Kapama Devresi
ekil 16.17'de verilen devre ile k sinyalinin
deeri her dokunuta deiir. (Dokunma plakalar
yerine buton da kullanlabilir.)
Devrede iki adet NOT (DEL) kaps birbirini
srekli olarak tetikleyecek ekilde balanmtr.
Dokunma ularna parmak dedirildiinde devrenin
Q k 1 olur. Butona yeniden basldnda ise Q
k 0 olur.
18. NAND Kapl Ama Kapama Devresi

ekil 16.18'de verilen 4011 entegreli RS flip flop
devresinin iki girii de 1 olduunda k
kararszlar. Bu kararszlk RS FF
kndaki FET kesimde kalr. Ama
butonuna baslrsa RS FF k konum
deitirerek lojik 1 olur. kn 1 olmas
kesimde olan FET'i iletime sokar. Kapama
butonuna baslnca FF k yeniden durum
deitirerek iletimde olan FET'i kesime
sokar. (FET yerine NPN transistr de
balanabilir).
fototransistr kesime giderek

T2'yi de kesime sokar. T2'nin
kesim olmas 4093'n giriine
1 bilgisi gnderir. 4093
entegresi giri bilgisini iki kez
tersler ve ka 1 gndererek
T3' srer.
fototransistr
19. NAND Kapl Ama Kapama

Devresi
ekil 16.19'da verilen fototransistr
4093 entegreli devreye k geldiinde T2
transistr fototransistr tarafndan srlr.
Schmitt tetikleyici zellie sahip
4093'n giri ularna 0 V
dolaynda bir gerilim
uygulanm olur. Bu gerilim
4093 tarafndan iki kez
terslendii iin transistrn
beyz ucu 0 V dzeyindedir ve
k transistr de kesimdedir.
T1
Ortam karardnda
10 MW
dokunma
ular
10 MW
ekil 16.17: Tek butonlu ama kapama devresi
+5...12 V
33 k
1N4001
a
kapa
33 k
NPN
100 k
a
kapa
ekil 16.18: Tek butonlu ama kapama devresi
1N4001
100 k
NPN
4094
33 k
T2
470 k
BC547
ekil 16.19: Fototransistrl a duyarl devre
161
T3
20. UM66 Entegreli Melodi reteci

ekil 16.20'de verilen basit devre ok
gzel bir melodi retir. Genellikle okul
zillerinde kullanlan bu devrenin k
sesinin gl olmas istendiinde k
ucuna ilave olarak ykselte devresi
(rnein TDA2003'l anfi) eklenir.
2,2 mF
3-5 V
NPN
k
21. 4060 Entegreli Siren

kullanlan 4060 entegresinin iindeki
gerilim kontroll osilatr (GKO),
yaklak 15 kHz lik bir ses retir.
Hoparlrden kan sesin frekans 9,
10, 11 numaral ayaklara bal olan 33
pF'lk kondansatr ve 330 kW luk
diren tarafndan belirlenir.
100 W
ekil 16.20: UM66 entegreli melodi reteci
30 W /1 W
330 k
4,7 k
4060
15 k
ekil 16.21: 4060 entegreli siren
R1 : 1 k
R2: 10-33 k
4017
BC547
220 W
2,2 mF
22. 4017 Entegreli 10 Kanal
Yryen Ik
ekil 16.22'de verilen 4017
entegreli devre, transistrl astable
multivibratr devresinden
gelen tetikleme palsine
gre klara bal ledleri
srayla altrp durdurur.
R1
R1
Ledlerin yanp snme
R2 R2
hz transistrl astable
multivibratr devresinde
kullanlan diren ya da
TUN
TUN
kondansatrlerin deeri
C: 1-10 mF
TUN: Herhangi bir NPN transistr
Devrede kullanlan led
says azaltldnda
dng ileminin daha
nce olmasn salamak
iin bir sonraki k 15
numaral ayaa balanr.
8W
4,7 k
ekil 16.22: 4017 entegreli 10 kanal yryen k devresi

23. ki Renkli Ledlerle
Yaplm Yryen Ik
ekil 16.23'te verilen 4017 entegreli devre 555 entegresinden gelen tetikleme palsine gre kdaki iki renkli
ledleri srayla altrr.
lk be tetikleme palsinde ift renkli ledlerden birinci renk alnr. Altnc tetikleme palsinden sonra ise ledlerden
ikinci renk yaylr.
Not: ift renkli ledlerin yapsyla ilgili bilgileri kitabn 7. blmnde bulabilirsiniz.
162
10x1N4001 krmz yeil

UDD
10 k
4017
22 k
clock
iki renkli
ledin
yaps
krmz anot
ortak katot
680W
yeil anot
reset
4,7 mF
16 V
ase
680W
ekil 16.23: ki renkli ledlerle yaplm yryen k

hat kontrol rlesinin kontaklar
24. Faz Kesilme Rlesinin

Lojik Kaplarla Yaplmas
devrede fazlardan biri kesilince
alarm alr.
ki ya da hattn enerjisi
kesildiinde ise hat kontrol
rlesi alarak ebeke
gerilimin keser.
Entegreler: C-MOS
R
S
T
220/5-12 V trafo
Q1
hat kontrol
rlesi
Not: ekil 16.24'te verilen

devre 1992 ylnda MEB
tarafndan meslek teknik
retim okullar arasnda
yaplan bilgi ve beceri
yarmasnn final turunda
sorulmutur.
Q2
ekil 16.25: Trafik klar devresi
163
yeil
sar
krmz
BC547
220 W
2,2 MW
yeil
100 nF
T2
sar
krmz
T1
BC547
T3
BC547
ekil 16.24: Faz kesilme rlesi
25. Trafik Iklar Devresi

ekil 16.25'te verilen devre
ile basit bir trafik
sinyalizasyon sistemi
oluturulabilir.
Devre ile 220 V luk
lmbalar altrlmak
istenirse k ledlerinin
yerine 4N25 optokuplr ve
triyak balanabilir.
Devrede lmbalarn yanma
sresi, C1 kondansatr ya
da R1 direncinin deeri
alrm
rlesi
1N4001
26. JK Flip Floplarla Yaplan

Kanal Yryen Ik Devresi
ekil 16.26'da verilen devrede
k ularna balanan ledler
tetikleme sinyaline gre srayla
yanp sner.
lk tetikleme palsi yalnzca
birinci JK FF'nin kn 1 yapar.
kinci tetikleme palsinde
birinci led sner, ikinci led yanar.
tetikleme palsi
ekil 16.26: JK FF'li kanal yryen k devresi
Not: Lojik entegrelerin bota

braklan J-K ular entegre
tarafndan lojik 1 olarak alglanr.
27. 7490 Entegreli 0-99

Yukar Sayc Devresi
tetikleme palslerinin frekansna
bal olarak srekli olarak 0'dan
99'a kadar saym yapar.
Devrenin soluna 7490 ve 7447
entegresi ilave ederek istenilen
basamaa kadar sayma yapan
devre yaplabilir.
fototransistr
ekil 16.27: 0-99 yukar sayc devresi
5 -12 voltluk
flmanl lmba
28. Ia Duyarl Sayc

Devresi
lmba ile fototransistr arasna
bir cisim girip ktnda sayc
k bir yukar deere geer. Yani
bu basit devre ile 0'dan 9'a kadar
sayma yaplabilir.
7490 entegresinin knda
oluan ikili (binary) saylarn
display'de onlu (desimal) olarak
grlmesi istenirse 7490 kna
7447 entegresi ve anodu ase
display balanr.
270 W
33 k
74LS90
29. Dijital Saat Devresi
NPN
ekil 16.29'da verilen devre, alt
adet 7490 entegresiyle yaplmtr.
ekil 16.28: Ia duyarl sayc devresi
eklin karmamas iin
display'leri sren 7447 entegreleri
ve saniyede bir tetikleme palsi
reten 555'li devre
gsterilmemitir. Devrenin saniye dakika ve saat ayarlar ema zerinde grlen anahtarlarla yaplabilmektedir.
164
1 Hz
kare
dalga
dakika
saniye
saat
ekil 16.29: Dijital saat devresi

30. 4093 Schmitt Trigger Entegreli
Korna Devresi
ekil 16.30'da verilen devrede
butona basldnda hoparlrden 0-950
Hz aras freaknsa sahip bir ses kar.
Buton brakldnda hoparlrn
yayd sesin frekans 950-0 Hz
arasnda deiir. Eer daha ince bir
ses istenirse 1 mF lk kondansatr 560
nF yaplr. Bu deiikli sonucu sesin
frekans 0 Hz den 1,5 kHz e kadar
ykselebilir. Devrede kullanlan BD140
(BD135) transistr soutucuya
balanmaldr.
1k
47 k
1k
220 W
10 k
B
10 k
10 mF
22 mF
ekil 16.30: Schmitt trigger entegreli korna
100 k
31. 7404 Entegreli A - Kapa

Devresi

butona her basta kdaki gerilimin
seviyesi deiir.
buton
ekil 16.31: A-kapa devresi

32. 7414 (ya da 4584) Entegreli
Kare Dalga rete Devresi
ekil 16.32'de verilen devrenin
rettii frekansn deeri R ve C'nin
deeri deitirilerek ayarlanabilir.
390 W
2 nF
ekil 16.32: Kare dalga reteci
165
33. 4093 Entegreli Deprem

(Titreim) Bildirme Devresi
ekil 16.33'te verilen devre depremin
ilk anlarnda oluan hafif sarsntlar
alglamaya yarar. Devrede duvara iple
tutturulmu bir ivi ve halka eklindeki tel
sensr (alglayc) grevi yapmaktadr.
ivi halkaya arpt anda devre
ayarlanan sre kadar alrm sesi
retmeye balamaktadr.
+UCC'ye
sensre
duvar
100 k
devreye
durdurma
butonu
100 mF
100 k
+UCC
0V
Devrede kullanlan 1 megaohmluk pot

alrmn alma sresini, 100 kiloomluk
pot ise alrmn yayd sesin iddetini
ayarlamamz salar.
1k
4,7 k
10 k
100 k
10 mF
metal
33 k
33 k
ses
ayar
10 mF
ekil 16.33: Deprem bildirme devresi

34. 7404 (NOT) Lojik Kap Entegreli
Ses reteci Devresi
ekil 16.34'te verilen devrede lojik
kapnn k ilk anda 1 olsun. Bu
durumda C, R1 zerinden dolmaya
balar. C dolunca NOT kapsnn girii 1
olacandan k 0 olur. NOT kapsnn
knn 0 olmasyla bu kez C, R1
direnci zerinden boalr. C'nin
boalmas NOT kapsnn giriinin 0,
knn ise 1 olmasn salar. NOT
kapsnn 1 olmasyla C tekrar dolmaya
balar. Devre almasn bu ekilde
srdrr. NOT kapsnn srekli olarak 0
ve 1 olmas transistr iletim kesim
yapar. Bu sayede hoparlrden belli
frekansta bir ses duyulur.
10 k
8 ohm
0,5 W
3,3 k
BC547
100 nF
0V
+UCC
ekil 16.34: Ses reteci devresi
10 x led
35. ie
Geerek Yanan
Yryen Ledler
ekil 16.35'te
verilen devreye
tetikleme sinyali
uygulandnda
birinci entegre
aaya doru,
ikinci entegre ise
yukarya doru
saymaya balar.
555
entegreli
tetikleme
palsi
reteci
devresi
ekil 16.35: ie geerek yanan yryen ledler
166
4,7 k
560 W
+5 V
100 k
led 1
74164
clr
1,5 k
tetikleme
palsi (cp)
led 8
560 W
560 W
+5 V
led 9
10 mF
74164
BC547
led 16
560 W
1k
ekil 16.36: Eklenerek yanan yryen ledler

36. Eklenerek Yanan Yryen Ledler
ekil 16.36'da verilen devre TTL 74164 shift register (kaydrmal kaydedici)
entegresi ile yaplmtr. Devrede tetikleme palsi uygulandnda ledler srayla
yanmaya balar. 8. led yandnda AND (VE) kapsnn k 1 olur ve ikinci
entegrenin klarna bal ledler srayla yanmaya balar. 16. led yandnda
transistr iletime geer ve clear (CLR) ucu lojik "0" bilgisi alr. 74164'n 8 numaral
ucuna gelen "0" bilgisi devreyi resetler (baa dndrr).
A
B
C0
37. Tam Toplayc Devresi

ekil 16.37'de verilen devre AND ve EX-OR kaplar kullanlarak yaplmtr.
Devrede, A: Birinci rakam, B: kinci rakam, C: nc rakam, S: k
Co: Elde kdr.
C0
ekil 16.37: Tam

toplayc
38. Mod 3 Senkron Yukar Sayc Devresi

ekil 16.38'de verilen 2 JK FF'li senkron sayc devresinin k ularnda 00,
01 ve 10 bilgileri oluur.
+5 V
Q
Q
Q
cp
+5 V
cp
ekil 16.38: Mod 3 senkron sayc
ekil 16.39: Mod 5 senkron sayc
39. Mod 5 Senkron Yukar Sayc Devresi

ekil 16.39'da verilen 3 JK FF'li senkron sayc devresinin k ularnda 000, 001, 010, 011 ve 100 bilgileri
oluur.
40. Mod 10 Asenkron Yukar Sayc Devresi
ekil 16.40'ta verilen devre 0'dan 9'a kadar sayma ilemi yapar. Bu tip sayclara "decade" sayc da denir.
TTL 7490 entegresi decade saycdr.
167
41. Kurulabilir Sayc Devresi

ekil 16.41'de verilen devre sayma
ilemini herhangi bir preset (n
kurma) deerinden balatabilir. A, B,
C, D girileri hangi lojik bilgiyi
uygularsa sayc o deerden saymaya
balar. Enable (izin) girii "0" yaplrsa
devre saymay durdurur. Enable girii
1 yaplrsa sayc kald yerden
saymaya devam eder. klar 0
yapmak iin clear girii 0 yaplr.
D: 0, C: 1, B: 0, A: 0 yaplrsa
preset deeri 0100 olur. Load girii '0'
yapldktan sonra tetikleme palsi
uygulanrsa kn 0100 olduu
grlr.
Load girii 1 yapldktan sonra
tetikleme palsi uygulanrsa sayma
ileminin 0100 deerinden yukarya
doru devam ettii gzlemlenir.
42. Trafik Sinyalizasyon Devresi

ekil 16.42'de krokisi, ekil
16.43'te blok emas ve ekil 16.44'te
lojik devresi verilen ema sayc ve lojik
kaplardan olumaktadr.
4 adet JK FF'li saycdan gelen
bilgilere gre krmz, sar ve yeil
ledler alr.
+5 V
cp
+5 V
cp
load
clear
UCC
74163
ase
load
ekil 16.40: Mod 10 yukar asenkron sayc
enable
A
K1
Y2
K2
Y1
S1 S2
ekil 16.44: Trafik

sinyalizasyon sisteminin lojik
devresi
ekil 16.41: Kurulabilir (presetable) sayc devresi
ekil 16.43: Trafik

sinyalizasyon sisteminin blok
emas
lojik kapl
devre
168
43. 4017 Entegreli Ayrlarak Yryen Ik Devresi

ekil 16.45'te verilen devrede 555 entegresi tarafndan retilen kare dalga 4017 entegresinin k ularnn
srayla akm vermesini salar. kier ikier yanan ledler birbirinden ayrlarak yanp sner. Devrede bulunan pot
ile ledlerin yanma hz ayarlanabilir.
ekil 16.42: Trafik

sinyalizasyon sisteminin
kurulaca kavak
sayc
1k
100 k
4017
555
1k
1 mF
560 W
ekil 16.45: Ayrlarak yryen k devresi
+5 V
reset
tetikleme
sinyali
1 reset
0 sayma
+5 V
sayc
+5 V
220 W
+5 V
dekoder
giri A
giri B
(7493)
(7447)
anodu ase
gsterge
DAC devresi
gerilim karlatrc
Ugiri
47 kW
10 kW
+10 V
+10 V
150 k W
75 kW
10 kW
-10 V
37,5 kW
4V
-10 V
18,7 kW
ekil 16.46: Dijital voltmetre

44. Dijital voltmetre
ekil 16.46'da verilen devrede girie uygulana analog gerilim gstergede dijital olarak okunur. Devrede
sayc, kod zc ve op-amplar kullanlmtr. Op-amplar 10 voltluk simetrik kaynak ile beslenirken, lojik
devrede 5 volt kullanlmtr.
Devrede gerilim lme ularna +2 voltluk bir gerilim uygulandn varsayalm. lk anda sayc k da
0000 olsun. +2 voltluk gerilim birinci 741 op-ampnn + giriine gelir. Karlatrc olarak alan bu op-amp A
noktasndaki gerilim (+2 volt) B noktasndaki gerilimden (ase yani 0 volt) byk olduu iin knda lojik 1
retir. Bu lojik 1 deeri AND kapsnn girilerinden birisine uygulanmaktadr. AND kapsnn dier giriine ise
tetikleme sinyali gelmektedir. Op-amp k lojik 1 seviyesinde olduu srece tetikleme palsleri AND kapsndan
geerek sayc giriine ular. Bylece sayc saymaya balar.
Saycnn k ayn zamanda DAC olarak alan ikinci op-ampn giriine uygulanmaktadr. Saycnn k
analog +2 volt seviyesine denk gelen dijital sayya eit olduunda bu deer ikinci op-amp tarafndan terslenerek
ykseltilir ve birinci op-amp devresinin B noktasna gelir. Bu durumda, karlatrc olarak alan op-amp
devresindeki B noktasndaki negatif gerilim A noktasndaki gerilime oranla daha byktr. Dolaysyla birinci
op-ampn k lojik 0 olur. Bu lojik deer AND kapsnn dier giriine gelen tetikleme palsleri saycnn
tetikleme giriine ulaamayaca iin yukar sayma ilemi durur. Saycnn k tam bu anda 2 voltluk analog
gerilime karlk gelen binary sayda durmaktadr. Saycnn k ayn zamanda bir kod zcye (7447) ve
bunun k da 7 paral gstergeye bal olduu iin, devre giriine uygulanm olan 2 voltluk gerilim yedi
paral gstergede grntlenmi olur.
169
74xx/54xx Serisi
Entegrelerin Bazlarnn
zellikleri
7408: 4 adet 2 girili VE
kaps
kaps (ak kolektr kl)
kaps
kaps
7432: 4 adet 2 girili VEYA
kaps
7486: 4 adet 2 girili
ZELVEYA kaps
ZELVEYA kaps
VEDEL kaps
VEDEL kaps (Ak
kolektr kl)
VEDEL kaps (Ak
kolektr kl)
VEDEL kaps
VEDEL kaps
VEDEL kaps (Ak
kolektr kl)
7430: 8 girili VEDEL
kaps
VEDEL tampon kaps
VEDEL tampon kaps
(Ak kolektr kl)
kaps
VEYADEL kaps
VEYADEL kaps
744078: 8 girili
VEYADEL kaps
schmitt tetiklemeli VEDEL
kaps
7414: 6 adet schmitt
tetiklemeli DEL kaps
744050: 6 adet tampon
7404: 6 adet DEL kaps
(Ak kolektr kl)
(Ak kolektr kl)
(Ak kolektr kl)
(Ak kolektr kl)
7474: 2 adet D tipi flip flop
(temizlemeli)
(temizlemeli)
7472: JK master-slave flip
flop
7476: 2 adet JK masterslave flip flop (Ayrc,
temizleyici, n ayarl,
temizleyici ve darbeli)
74109: 2 adet JK pozitif
kenar tetiklemeli flip flop
(n ayarl ve temizleyicili)
74121: Tek kararl
multivibratr
74221: 2 adet tek kararl
multivibratr
7483A: 4 bit tam toplayc
(taycl)
74181: 4 bit aritmetik lojik
nitesi
74283: Taycl 4 bit tam
toplayc
7490: Desimal (onlu) sayc
7493: 4 bit ikili sayc
74191: Senkronize ikili
yukar-aa sayc
74192: Senkronize onlu
yukar-aa sayc
74193: Senkronize 4 bit ikili
yukar-aa sayc
74390: 2 adet onlu sayc
7495: 4 bit kaymal yazc
(Bilgi seri ya da paralel girii
ve seri k)
74164: Direkt temizlemeli
senkronize 8 bit kayma
yazc, bilgi seri giri ve
paralel k
7442: BCD/desimal (onlu)
kod zc
7445: BCD/desimal kod
zc/src (Ak
kolektr kl)
7447: BCD/yedi paral
gsterge evirici/src
(ak kolektr kl)
gsterge kod zc/
src
gsterge kod zc/
src
74141: BCD/desimal kod
zc/src
74154: 4 hatt 16 hatta
evirici/katlayc
74155: 2 adet 2 hatt 4
hatta evirici/katlayc
74321: Kristal osilatr
74625: Gerilim kontroll
osilatr
40xx Serisi Entegrelerin

Bazlarnn zellikleri
VEDEL kaps
VEDEL kaps
VEDEL kaps

kaps
VEDEL schmitt tetikleyici
VEYADEL kaps+evirici
VEYADEL kaps
VEYADEL kaps
VEYADEL kaps
4078: 8 girili VEYADEL
kaps
kaps
kaps
kaps
kaps
kaps
kaps
4030: 4 adet ZELVEYA
kaps
kaps
kaps
4077: 4 adet
ZELVEYADEL kaps
4027: 2 adet JK flip flop
4095: JK ana-uydu flip flop
4013: 2 adet D flip flop
4043: 2 adet NOR
(VEYADEL) RS flip flop
4044: Drt adet NAND
(VEDEL) RS flip flop
4076: 4 adet D tutucu
4017: Onlu sayc
4026: Yedi paral gsterge
iin kod zcl onlu
sayc
4510: leri/geri BCD sayc
4008: 4 bit tam toplayc
4089: kili arpc
4063: 4 bit karlatrc
4505: 64x1 statik RAM
4537: 256x1 statik RAM
4552: 64x4 bit statik RAM
4524: 256x4 bit ROM
4026: Yedi paral gsterge
kod zcl onlu sayc
4058: BCD/yedi paral kod
zc
4050: 6 adet src
4504: 6 adet TTL/CMOS
seviye evirici
4093: 4 adet iki girili
VEDEL schmitt tetikleyici
4583: 2 adet VEDEL
schmitt tetikleyici
4583: 6 adet VEDEL
schmitt tetikleyici
170
Elektronikle ilgili internet

adresleri
www.12volt.com
www.aaroncake.net/circuits
www.acer.com
www.actel.com
www.adaptec.com
www.adc.com
www.akm.com
www.alsc.com
www.altera.com
www.amd.com
www.amis.com
www.amp.com
www.analog.com
www.argonet.co.uk/users/4qd
www.belcore.com
www.benchmarg.com
www.brooktree.com
www.burosch.com
www.canon.com
www.cherry-semi.com
www.chips.com
www.cinele.com/home.html
www.cirrus.com
www.conrad.com
www.conrad-electronic.com
www.crystal.com
www.cypress.com
www.dalsemi.com
www.debco.com
www.deetee.com
www.dell.com
www.ee.washington.edu/eeca
www.elexp.com
www.elv.de.com
www.fujitsu.com
www.gernsback.com
www.hea.com
www.hp.com
www.huber.com
www.hut.fi/misc/electronics
www.ibm.com
www.intel.com
www.irf.com
www.latticesemi.com
www.level1.com
www.maplin.co.uk
www.micron.com
www.mot.com
www.national.com
www.nec.com
www.nsc.com
www.pios.com
www.qlc.com
www.rockwell.com
www.samsung.com
www.sanyo.com
www.semikron.com
www.st.com
www.ti.com
www.toshiba.com
www.wenzel.com/documents
Her trl bilgi taramas iin
www.yahoo.com
www.altavista.com
www.arabul.com
www.netbul.com
www.nerede.com
www.e-kolay.net
www.mavinokta.com
www.superonline.com
www.sanatkar.cjb.net

Dijital Elektronik

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Dijital Elektronik

Uploaded by

Copyright:

Available Formats

Blm 1: Say Sistemleri

ekil 1.1: Analog ve dijital sinyaller

Resim 1.1: Dijital elektronik temelli

ekil 1.2: Pozitif

ekil 1.3: Negatif

4. Dijital Elektronik Devreleri

izelge 1.1: Onlu say sisteminde basamaklarn konum arlklar

b. Onlu Saylarda karma

a. Onlu Saylarda Toplama

zelge 1.2: kili say sisteminde basamaklarn konum arlklar

a. kili Saynn Onlu Sayya evrilmesi

Not: MSD: lk yazlan say LSD: En son yazlan say

c. Kesirli Onlu Saynn kili Sayya evrilmesi

0,37510 onlu saysn

d. Kesirli kili Saynn Onlu Sayya evrilmesi

II. kili Saylarda karma

III. kili Saylarda arpma

IV. kili Saylarda Blme

kili saylarn blme ileminde, blnenden

-karlan sayyla kan saynn basamaklar eit hle getirilir.

(1'in tersi olarak gsterim)

(1'in tersi olarak gsterim)

III. 2'nin Tersi ile Gsterme

3. Sekizli (Oktal, 8 Tabanl, Octal) Say Sistemi

21710 onlu saysn

zm: 217 : 8 = 27 Kalan 1

b. Sekizli Saynn Onlu Sayya evrilmesi

d. Sekizli Saynn kili Sayya evrilmesi

b. Onlu Saynn Onaltl Sayya evrilmesi

c. Onaltl Saynn kili Sayya evrilmesi

zm: 5 = 0101, D = 1100, 1 = 0001, D = 1100, 6 = 0110, 9 = 1001

Baz Onlu Saylarn kili ve Onaltl Karlklar

5. Dijital Verilerle lgili Temel Kavramlar

c. Kilobyte (Kilobayt), Megabyte (Megabayt) ve Gigabyte (Gigabayt) Kavramlar

a) 8 ve 7 onlu saylarn toplaynz.

4. Gray (Grey) Kodu

101011 ikili saysn

II. Gray Kodlu Saynn kili Kodlu Sayya evrilmesi

b. Toplama Yntemi Kullanlarak Yaplan kili Kodlu-Gray Kodlu Say evrimleri

1110110 ikili kodlu sayy

II. Gray Kodlu Saynn kili Kodlu Sayya evrilmesi

5. Parity (Hata Bulma, Hata Dzeltme) Kodu

data gnderme hatt

ift parity ynteminde gnderilen bilgideki 1'ler ift

6. Fazlalkl Kod (Excess Three Code, Excess 3, lave

7. Alfasaysal (Alfanmerik) Kodlar

4. Onaltlk (Heksadesimal, 16 Tabanl, Onaltl, Hexadecimal) Say Sistemi

c. Onaltlk Saynn kilik Sayya evrilmesi

Blm 2: Boolean Matematii (Cebiri)

izelge 2.1: Lojik NOT

harfi, A'nn bar (A'nn

izelge 2.2: Lojik AND

izelge 2.3: Lojik

ekil 2.1: Boolean zdeliklerinin elektrik devreleriyle gsterilmesi

II. A.B = B.A (ekil 2.2-b)

Aklama: Boolean matematiinde ifadelerin yer al srasnn nemi yoktur.

II. (A+B) + C = A + (B +C) (ekil 2.2-d)

Aklama: Ayn tip ilemlerin uygulan sras nemli deildir.

II. A+(B.C) = (A +B).(A + C) (ekil 2.2-f)

Aklama: Parantezin dndaki deiken parantezin iindeki terimlere dalr.

IV. A.( +B) = A.B (ekil 2.2-i)

e. De Morgan Kanunu (De Morgan Law)

Y = A.(A.B + C) denklemini boolean kurallarn kullanarak sadeletiriniz.

denklemini boolean kurallarn kullanarak sadeletiriniz.