Organizao de Computadores

Lista de Exerccios
Mdulo 2
Alguns assuntos esto repetidos nas questes abaixo. Decidi coloc-los assim mesmo para que
vocs vejam as diversas formas e nfases que podem ser dados aos assuntos.
1) Defina o conceito de memria virtual e descreva os mtodos para implementao deste
conceito.
2) O que fragmentao e como a mesma pode ser eliminada ou diminuda?
3) Descreva os tipos e principais caractersticas das memrias presentes na hierarquia de memria
das mquinas atuais. Como a localidade temporal e espacial de programas e dados so
"aproveitados" com esta hierarquia?
4) Considere um sistema de memria virtual composto de 32 pginas de 2K bytes o qual
mapeado em um espao de endereamento fsico de 1 Mbyte.
a) Qual o formato do endereo virtual?
b) Qual o tamanho em bytes da tabela de pginas?
c) Qual o efeito na tabela de pginas se o espao de endereamento fsico reduzido
metade?
5) Assuma que o sistema de memria hierrquico da questo anterior compreende uma cache de
128 slots com blocos de 16 bytes. Considerando que o algoritmo de substituio o algoritmo
LRU (quando aplicvel). Qual o nmero de faltas para referncias aos seguintes endereos de
memria: 128, 384, 1024, 640, 2560, 2176, 2432, 7168, 1152, 1408, 384, 5504, 640, 768, 1152,
2176, considerando as seguintes organizaes (a memria cache est inicialmente vazia):
- mapeamento direto
- 2-way set associative
associativa
6) Considere uma arquitetura com um sistema de memria virtual com as seguintes caractersticas:
- endereo virtual de 40 bits
- pginas de 16Kbytes
- endereo fsico de 36 bits
a) Qual o layout do endereo virtual?
b) Qual o layout e tamanho da tabela de pginas em bytes? Assuma que cada pgina possui um
bit de presena, 3 bits de proteo e um dirty bit. Considere ainda que os endereos da memria
secundria no esto armazenados nesta tabela.
C) Suponha que alguem resolveu mudar o tamanho da pgina para 4Kbytes. Quais as
vantagens e desvantagens desta mudana?
7) Suponha que a arquitetura da questo anterior ser utilizada numa aplicao que possui n
processos concorrentes que se comunicam por variveis compartilhadas. Adicionalmente, h um
compartilhamento de cdigo pelos processos (biblioteca), mas tambm dados e cdigos que so
privados para cada processo. Quais as caractersticas da arquitetura para suportar este tipo de
aplicao?
8) Na aplicao mencionada anteriormente, cada processo ocupa uma rea de 2Mbytes (cdigo e
dados). A biblioteca de funes ocupa 500 Mbytes e os arquivos com dados compartilhados
consome 268 M bytes. Qual o nmero mximo de processos que podem ser executados

concorrentemente de forma que no haja trashing? Este nmero pode ser aumentado?
Justifique.
9) Quais as tcnicas para acelerar a traduo de endereos num esquema de paginao? E num
esquema de segmentao?
10) Um computador possui um barramento sncrono interconectando CPU e memria. Uma leitura
de memria gasta 3 ciclos de clock onde cada perodo tem a durao de 250 ns para uma
memria com tempo de acesso igual a T. possvel substituirmos a memria por uma outra com
tempo de acesso igual a 3T utilizando o mesmo barramento? E por uma outra memria com
tempo de acesso igual a T/3? Justifique suas respostas. Quais as consequncias destas
substituies?
11) Considere um sistema de memria hierrquico com uma memria principal de 1 M bytes e uma
memria cache de 256 slots com blocos de quatro bytes. Qual o tamanho da cache para as
seguintes organizaes de cache (com write back e write through)
- mapeamento direto
- 2-way set associative
associativa
(Assuma que cada slot possui um bit de validade adicional)
12) Considere que a cache da questo anterior est inicialmente vazia e usa como algoritmo de
substituio o algoritmo LRU (quando aplicvel). Qual o nmero de faltas para referncias aos
seguintes endereos de memria: 16, 48, 128, 80, 320, 272, 304, 896, 144, 176, 48, 688, 80,
96, 144, 272, considerando as seguintes organizaes:
- mapeamento direto
- 2-way set associativa
associativa
13) Considere referncias aos seguintes endereos de memria: 1, 4, 8, 5, 20, 17, 19, 56, 9, 11, 4,
43, 5, 6, 9, 17. Calcule o nmero de faltas e mostre o estado final da cache. Considere uma
cache de 16 palavras e blocos de 4 palavras, com as configuraes descritas abaixo. Compare
os resultados.
(a) mapeamento direto
(b) two-way set associativa,
(c) completamente associativa.
Considere que a cache est inicialmente vazia e quando necessrio use como poltica de
substituio o algoritmo LRU.
14) Descreva e compare as principais tcnicas para aumentar a largura de banda (bits/s) da
memria principal.
15) Considerando os tipos e caractersticas das memrias cache diga para cada afirmativa abaixo se
a alternativa verdadeira ou falsa, justificando suas respostas:
(a) Uma cache de mapeamento direto apresenta um maior nmero de faltas que uma cache
associativa.
(b) Caches associativas possuem um menor custo que uma cache de mapeamento direto.
(c) A medida que aumenta o grau de associatividade de uma cache associativa por conjunto
aumenta o nmero de faltas
(d) O uso da poltica de escrita "write through" no garante a coerncia entre a memria cache e
memria principal.
16) Defina o conceito de memria virtual e descreva os mtodos para implementao deste
conceito.

17) O que fragmentao e como a mesma pode ser eliminada ou diminuda?

18) Quais as tcnicas para acelerar a traduo de endereos num esquema de paginao?