Ministrio da Educao

Universidade Tecnolgica Federal do Paran

Pr-Reitoria de Pesquisa e Ps Graduao


UNIVERSIDADE TECNOLGICA FEDERAL DO PARAN
PR





PROGRAMA INSTITUCIONAL DE INICIAO CIENTFICA (PIBIC)
RELATRIO FINAL DE ATIVIDADES (JULHO/2009 A AGOSTO/2010)


Anlise de Circuitos Retificadores Para Gerao do
Barramento CC em Inversores PWM



Aluno: Everton Luiz de Aguiar




Orientador: Prof. Dr. Emerson Giovani Carati





Modalidade: Bolsista Programa PIBIC/Fundao Araucria




CAMPUS PATO BRANCO, agosto de 2010
SUMRIO

1. INTRODUO ............................................................................................................................ 4
2. CHAVES SEMICONDUTORAS ................................................................................................ 6
2.1 DIODO .......................................................................................................................................... 6
2.2 TIRISTOR .................................................................................................................................... 7
2.3 TRANSISTORES BIPOLARES DE PORTA ISOLADA (IGBT) ......................................................... 8
3. CIRCUITOS RETIFICADORES ............................................................................................... 9
3.1 CIRCUITOS RETIFICADORES MONOFSICOS ................................................................ 9
3.1.1 CIRCUITOS RETIFICADORES MONOFSICOS DE MEIA-ONDA (HALF-WAVE) .... 9
3.1.2 CIRCUITOS RETIFICADORES MONOFSICOS DE ONDA COMPLETA (FULL-
WAVE) 11
3.2 CIRCUITOS RETIFICADORES TRIFSICOS .................................................................... 12
3.2.1 CIRCUITOS RETIFICADORES TRIFSICOS DE MEIA-ONDA (HALF-WAVE) ........ 12
3.2.1.1 CIRCUITO TRIFSICO DE MEIA ONDA PASSIVO ......................................................................... 12
3.2.1.2 CIRCUITO TRIFSICO DE MEIA ONDA CONTROLADO................................................................. 14
3.2.2 CIRCUITOS RETIFICADORES TRIFSICOS DE ONDA COMPLETA (FULL-WAVE) .......................... 15
3.2.2.1 CIRCUITOS RETIFICADORES TRIFSICOS DE ONDA COMPLETA PASSIVOS ................................. 16
3.2.2.2 CIRCUITOS REFITICADORES TRIFSICOS CONTROLADOS POR COMUTAO EM LINHA ............. 18
3.2.2.2.1 CIRCUITOS RETIFICADORES TRIFSICOS TOTALMENTE CONTROLADOS .................................... 19
3.2.2.2.2 CIRCUITOS RETIFICADORES TRIFSICOS SEMI-CONTROLADOS ................................................. 20
3.3 CIRCUITOS RETIFICADORES TRIFSICOS ATIVOS (PWM) .................................................... 21
4. MATERIAIS E MTODOS ...................................................................................................... 26
5. RESULTADOS E DISCUSSES ............................................................................................. 27
6. CONCLUSO ............................................................................................................................ 28
7. REFERNCIAS ......................................................................................................................... 29




LISTA DE FIGURAS
FIGURA 1 - DIAGRAMA GERAL DO PROJETO .................................................................................................. 5
FIGURA 2 - REPRESENTAO DA JUNO PN (A) E DO ESQUEMA DO DIODO (B) ........................................... 7
FIGURA 3 TIRISTOR .................................................................................................................................... 7
FIGURA 4 - IGBT CANAL N (A) EQUIVALENTE MOSFET-BJT ..................................................................... 8
FIGURA 5 - SISTEMA RETIFICADOR MONOFSICO GENRICO ....................................................................... 9
FIGURA 6 - CIRCUITO RETIFICADOR MONOFSICO DE MEIA ONDA .............................................................. 9
FIGURA 7 - SADA DA ETAPA RETIFICADORA PARA O CIRCUITO RETIFICADOR MONOFSICO DE MEIA ONDA
........................................................................................................................................................... 10
FIGURA 8 - RESTRIO DO PERODO DE CONDUO COM A ADIO DE FILTRO CAPACITIVO .................... 11
FIGURA 9 - CIRCUITO RETIFICADOR MONOFSICO DE ONDA COMPLETA ................................................... 11
FIGURA 10 - FORMAS DE ONDA PARA O RETIFICADOR MONOFSICO DE ONDA COMPLETA ....................... 12
FIGURA 11 - CIRCUITO RETIFICADOR TRIFSICO HALF-WAVE PASSIVO .................................................... 13
FIGURA 12 - TENSES DE ENTRADA E TENSO NA CARGA PARA CIRCUITO TRIFSICO HALF WAVE ......... 13
FIGURA 13 - CIRCUITO RETIFICADOR TRIFSICO HALF-WAVE CONTROLADO ............................................ 14
FIGURA 14 - TENSO DE SADA PARA RETIFICADOR TRIFSICO MEIA ONDA CONTROLADO ...................... 15
FIGURA 15 - PONTE DE GRAETZ .................................................................................................................. 16
FIGURA 16 - RETIFICADOR PASSIVO TRIFSICO COM FILTRO CAPACITIVO DE SADA ................................... 16
FIGURA 17 - FORMAS DE ONDA DE TENSO E CORRENTE DE ENTRADA PARA UMA FASE DO RETIFICADOR
TRIFSICO PASSIVO ............................................................................................................................. 17
FIGURA 18 - RETIFICADOR TRIFSICO PASSIVO COM FILTRO LC DE SADA.................................................. 17
FIGURA 19 - TENSO E CORRENTE DE ENTRADA PARA RETIFICADOR TRIFSICO COM FILTRO LC NA SADA 18
FIGURA 20 - CIRCUITO RETIFICADOR TRIFSICO TOTALMENTE CONTROLADO (A) E SEMI-CONTROLADO (B)
........................................................................................................................................................... 19
FIGURA 21 - FORMAS DE ONDA PARA RETIFICADOR TRIFSICO TOTALMENTE CONTROLADO ................... 20
FIGURA 22- FORMAS DE ONDA PARA RETIFICADO TRIFSICO SEMI-CONTROLADO ................................... 21
FIGURA 23 - RETIFICADOR PWM COMO FONTE DE TENSO ....................................................................... 23
FIGURA 24 - RETIFICADOR PWM FONTE DE TENSO COM CONTROLE DE CORRENTE ................................ 23
FIGURA 25 - ESTRATGIA DE CONTROLE PARA RETIFICADOR PWM. ......................................................... 26
FIGURA 26 - PINAGEM DO TCA785 (A) E CARACTERSTICAS FUNCIONAIS DO TCA785 (B) ........................ 26
FIGURA 27 - SIMULAO COMPUTACIONAL PARA O RETIFICADOR TRIFSICO PWM ................................ 27
FIGURA 28 - RESULTADOS A SIMUAO DO RETIFICADOR PWM ............................................................... 28
4

1. INTRODUO

At a inveno do transistor, que deu incio Era da Eletrnica, as cargas
ligadas rede eltrica eram lineares. Isso quer dizer que a corrente drenada por elas
possui o mesmo formato senoidal da tenso da rede, sendo a defasagem e a amplitude
dependentes das caractersticas da carga. Antes dos semicondutores, portanto, o termo
fator de potncia era dependente somente da defasagem entre tenso e corrente nas
cargas lineares, e para elevar o fator de potncia, como as cargas era na maioria
indutivas, grandes bancos de capacitores eram inseridos.
As vantagens de versatilidade, preo, tamanho e capacidade de produo em
massa foram decisivas para a popularizao dos semicondutores. Durante muitos anos a
eletrnica de Potncia, por exemplo, se aprimorou a partir do primeiro SCR (Diodo
controlado de Silcio). Hoje em dia a eletrnica presente na quase totalidade dos
produtos, seja no prprio produto, ou no seu processo de fabricao.
Geralmente os eletro-eletrnicos so alimentados em corrente contnua. Para
isso, a tenso alternada presente na rede eltrica deve ser convertida para contnua pelos
denominados retificadores. Por muito tempo o principal retificador utilizado foi o
convencional, composto por diodos. Nestes retificadores, a corrente drenada da rede
do tipo pulsado, no sendo mais do mesmo formato senoidal. Isso j caracteriza uma
descontinuidade, representando para a rede de alimentao uma caracterstica no
linear. As cargas no lineares so responsveis por grandes injees de componentes
harmnicos indesejados na rede eltrica, alm de geralmente possurem baixo fator de
potncia.
Diferentemente das tcnicas de correo de fator de potncia para cargas
lineares, que levavam em considerao a defasagem e a amplitude de tenso e correntes,
a correo do fator de potncia para cargas no lineares deve contar com o fato de que
as formas de onda de tenso e corrente no so iguais. Em um retificador convencional,
como citado, a tenso de entrada do tipo senoidal, e a corrente do tipo pulsado. Para
aumentar o fator de potncia, primeiramente deve-se pensar numa maneira de deixar a
tenso e a corrente com formatos parecidos. Esse formato no necessariamente
senoidal. Se a correo das formas de onda de tenso e corrente deixar-nas senoidais,
ento as taxas de distoro harmnica de tenso e corrente sero nulas, e no havendo
defasagem entre tenso e corrente, o fator de potncia ser unitrio. (1)
5

De forma anloga, se as formas de onda de tenso e corrente forem corrigidas de
modo a serem ambas pulsadas e sem defasagem angular (somente diferindo uma da
outra pela amplitude), as taxas de distoro harmnica de tenso e corrente no sero
nulas, mas o fator de potncia continuar sendo unitrio. (1)
Os retificadores convencionais, contendo somente diodos, so chamados
retificadores passivos. Neste tipo de retificador, a conduo dos elementos semi-
condutores acontece sem comutao de chaves, dependendo somente da tenso e
corrente de alimentao. H ainda os chamados retificadores ativos, que so
retificadores com elementos de comutao, ou chaves semicondutoras. A topologia de
retificador ativo estudada neste trabalho o retificador PWM (Pulse Width
Modulation). Nos retificadores ativos possvel tanto controlar a taxa de distoro
harmnica da corrente de entrada, quanto regular o fator de potncia, adequado carga,
atravs do controle das comutaes das chaves semicondutoras. (1)
A etapa do estudo de retificadores, apresentada neste trabalho, parte de um
projeto de pesquisa do mestrando Alcir Scarmin desenvolvido em conjunto com o
Grupo de Pesquisa em Anlise e Processamento de Energia (PROCEN) e o Programa de
Ps-Graduao em Engenharia Eltrica (PPGEE) da Universidade Tecnolgica Federal
do Paran Campus Pato Branco, e tem como objetivo otimizar a eficincia energtica de
um motor de induo. O diagrama em blocos do sistema geral proposto pelo projeto
mostrado na Figura 1.

Figura 1 - Diagrama geral do Projeto
Em linhas gerais, o objetivo do projeto descobrir qual a mnima potncia que
o sistema pode drenar mantendo as mesmas caractersticas de torque e velocidade na
carga. Para que isso seja alcanado, conforme mostrado na Figura 1, necessrio um
controle em malha fechada a fim de controlar a alimentao do motor. Isso feito
RETIFICADOR
R
S
T
INVERSOR Motor de
Induo Trifsico
Driver
Mdulo Sensor
T
e
n
s

o

e

C
o
r
r
e
n
t
e
DSP
CONTROLE
DO RETIFICADOR
6

medindo as tenses e correntes de entrada no motor, e atravs de um processador digital
de sinais, gerando uma ao de controle para as chaves de um inversor de potncia.
Um inversor de potncia um conversor DC/AC. Assim sendo, considerando
que o sistema como um todo seja alimentado pela rede trifsica da concessionria de
energia eltrica, necessria uma etapa retificadora entre o inversor e a rede. A etapa
retificadora responsvel por manter constante a tenso de entrada do inversor, ou seja,
gerar um barramento CC. Durante o projeto de Iniciao Cientfica, estudaram-se vrias
topologias de circuitos retificadores para gerar esse barramento CC, as quais sero
apresentadas neste relatrio.
Este trabalho ser composto por uma explanao bsica a respeito das chaves
semicondutoras, pela apresentao das topologias de retificadores estudadas durante o
perodo de vigncia da Bolsa, e por fim pela simulao em software de um retificador
PWM.

2. CHAVES SEMICONDUTORAS
Dentre os vrios dispositivos semicondutores importantes na eletrnica de
potncia, destacam-se abordados o diodo, o tiristor, e o IBGT. As chaves
semicondutoras esto presentes em todos os conversores chaveados, incluindo os
retificadores. Elas tm por finalidade controlar a passagem de corrente eltrica,
bloqueando-a ou no em instantes de tempo. (2)

2.1 Diodo

O diodo um elemento semicondutor formado por uma juno PN. A juno PN
composta por dois materiais, um penta-valente e um tri-valente. A corrente eltrica s
flui pelo diodo quando uma barreira de potencial superada por uma tenso direta
aplicada em seus terminais. A amplitude da barreira de potencial depende do material
utilizado, sendo 0,7V aproximadamente para o silcio.
O esquema representativo do diodo como uma juno PN mostrado na Figura
2 (a). J a Figura 2 (b) apresenta a simbologia do elemento. Diz-se que uma tenso de
polarizao direta aplicada no diodo quando o plo positivo da fonte conectado no
seu anodo e o plo negativo conectado no seu catodo.
7


Figura 2 - Representao da Juno PN (a) e do esquema do diodo (b)

Quando uma polarizao reversa aplicada ao diodo, diz-se que este est
bloqueado, j que a corrente do anodo para o catodo fica restrita a uma nfima corrente
residual. Se uma tenso reversa aplicada suficientemente grande para desencadear o
efeito avalanche estiver presente, o diodo conduz uma corrente reversa de amplitude
muito maior que a corrente residual.
Para aplicaes de alta potncia, com altas tenses e correntes, o diodo tem
comportamento ideal. No modelo ideal de diodo, a barreira de potencial
desconsiderada, assim como o efeito avalanche. Sendo assim, qualquer tenso direta
aplicada ao diodo o faz conduzir, assim como qualquer tenso reversa aplicada o faz
bloquear-se. (2)

2.2 Tiristor

Os tiristores so compostos por quatro camadas PNPN. Sua principal vantagem
poder controlar uma grande quantidade de potncia entre seus terminais principais,
necessitando apenas de uma pequena parcela para seu acionamento. Os tiristores so
compostos por trs terminais: Anodo, Catodo e Gatilho. Tambm so chamados de
diodos controlados de Silcio, ou SCR. A estrutura de um tiristor mostrada na Figura
3.

Figura 3 Tiristor

Os tiristores podem ser interpretados literalmente como diodos controlados por
corrente. Quando uma corrente positiva em relao ao anodo maior ou igual corrente
Anodo Catodo
Anodo Catodo
P N
a)
b)
Catodo
Anodo
Gatilho
8

de disparo for empregada no gatilho, e a barreira de potencial entre anodo e catodo for
vencida por uma tenso direta aplicada, o tiristor entra em conduo. Porm, a condio
de bloqueio para o tiristor no simplesmente a retirada da corrente de gatilho. Para que
o tiristor bloqueie, necessrio que uma tenso reversa seja aplicada entre anodo e
catodo, mesmo que a corrente de gatilho seja cessada. (2)

2.3 Transistores Bipolares de Porta Isolada (IGBT)
Os IGBT possuem valores nominais de corrente e de tenso maiores do que os
encontrados normalmente em MOSFET de potncia. A freqncia de chaveamento
mxima do IGBT fica entre a freqncia de chaveamento mxima dos BJT e dos
MOSFET, mas suas perdas em conduo menores fazem com que seja cada vez mais
usado na substituio do MOSFET. (2)
O smbolo do IGBT canal N mostrado na Figura 4 (a). Como pode-se notar na
Figura 4 (b), o IGBT pode ser visto como uma associao entre um MOSFET e um
BJT.

Figura 4 - IGBT canal N (a) Equivalente MOSFET-BJT
Fonte: (Ahmed,1998)

Para colocar um IGBT no estado ligado, basta polarizar positivamente o
terminal coletor (C), em relao ao terminal emissor (E). Uma tenso positiva V
G

aplicada na porta far o dispositivo passar para o estado ligado quando a tenso no
gatilho exceder a tenso de limiar (V
GE(TH)
). O IGBT passar para o estado desligado no
momento em que houver a anulao do sinal de tenso do terminal de gatilho. (2)
possvel comandar diretamente tanto o estado ligado quanto o estado
desligado dos IGBT, caracterstica essa muito importante e utilizada nos conversores
PWM.
E
C
G
MOSFET
BJT
(b)
G
E
C
(a)
9



3. CIRCUITOS RETIFICADORES

3.1 Circuitos Retificadores Monofsicos

Os circuitos retificadores monofsicos so conversores CA/CC para uma tenso
de entrada monofsica. A Figura 1 apresenta uma representao genrica para um
retificador monofsico gerador de barramento CC. A etapa do circuito retificador, que
ser apresentada a seguir, pode ser implementada segundo vrias topologias. As
topologias podem ser classificadas como circuitos retificadores de meia-onda e de onda
completa. Os circuitos retificadores de meia-onda entregam potncia carga somente
durante o semi-ciclo positivo da tenso de entrada. Os circuitos retificadores de onda-
completa entregam potncia carga em ambos os semi-ciclos da tenso de entrada, e
por isso possuem maior eficincia e maior tenso mdia, quando comparados com os de
meia-onda.

Figura 5 - Sistema Retificador Monofsico Genrico

3.1.1 Circuitos Retificadores Monofsicos de Meia-Onda (Half-Wave)

Considere-se o circuito retificador da Figura 6.

Figura 6 - Circuito Retificador Monofsico de Meia Onda

Desconsiderando a barreira de potencial do diodo, a tenso na sada da etapa
Retificador, da Figura 6 mostrada na Figura 7.

CA Retificador Filtro
Barramento CC
Retificador
Filtro
Fase
Retificador
Filtro
Neutro
Carga
10


Figura 7 - Sada da Etapa Retificadora Para o Circuito Retificador Monofsico de Meia Onda

notrio que a forma de onda da sada do retificador mostrada na Figura 7 no
contnua. Para torn-la contnua, geralmente adiciona-se um filtro na sada. Quando a
carga resistiva, tanto a corrente quanto a tenso tero a mesma forma de onda. Para
tornar contnua a forma de onda de tenso, utiliza-se um filtro capacitivo em paralelo na
sada, e para tornar contnua a forma de onda de corrente, utiliza-se um filtro indutivo
em sria na sada para a carga. Muitas vezes, quando trabalha-se com motores por
exemplo, suprime-se a utilizao do filtro indutivo na sada, j que a prpria carga tem
caracterstica indutiva.
Apesar de tornar as formas de onda contnuas, ou seja, anular os ripples de
tenso e corrente, a presena da etapa de filtragem gera alguns problemas para o
projetista. Qualquer caracterstica indutiva e/ou capacitiva adicionada entre a carga e a
entrada, defasa as formas de onda de tenso e corrente de entrada, e em conseqncia,
as tenses de entrada e de sada.
Alm disso, quando se utiliza um capacitor para manter a tenso na sada
contnua, este carregado durante o semi-ciclo positivo, e descarregado durante o semi-
ciclo negativo. A carga suprida somente pelo capacitor durante o perodo de descarga
do mesmo, e o diodo no conduz. Ento, a adio de um capacitor em paralelo restringe
o perodo de conduo do elemento semicondutor. Essa concluso ser utilizada mais
adiante, quando ser explicado o caso dos retificadores controlados. Para exemplificar a
restrio do perodo de conduo do diodo T, considere-se o caso com uma carga
puramente resistiva e com um filtro capacitivo, desconsiderando a queda de tenso de
conduo no diodo. Este caso apresentado na Figura 8.
Entrada
Sada
do
Retificador
11


Figura 8 - Restrio do Perodo de Conduo com a Adio de Filtro Capacitivo

3.1.2 Circuitos Retificadores Monofsicos de Onda Completa (Full-Wave)

Os circuitos retificadores monofsicos de onda completa so circuitos contendo
uma ponte de diodos. No caso passivo, a ponte composta por quatro diodos, sendo que
dois diodos so polarizados diretamente em cada semi-ciclo da entrada senoidal. A
Figura 9 apresenta um circuito bsico retificador monofsico em ponte, com filtro LC
na sada.
A dinmica inserida no sistema devido ao filtro na sada a mesma explicada
anteriormente para o caso do retificador de meia-onda.

Figura 9 - Circuito Retificador Monofsico de Onda Completa

Desconsiderando a ao do filtro, e tendo em vista a Figura 9, quando a fonte
CA est no semi-ciclo positivo, o diodo D1 e o diodo D4 esto polarizados diretamente.
Quando a fonte CA est no semi-ciclo negativo, o diodo D2 e o diodo D3 esto
polarizados diretamente. No circuito de onda completa, em ambos os semi-ciclos da
tenso de alimentao, transferida energia carga. Sem o filtro na sada, e
Entrada
Sada
do
Retificador
Sada
do
Filtro
T
descarga
CA CA
C CARGA
D1 D2
D4 D3
fase
L
12

considerando uma carga puramente resistiva, a forma de onda em regime permanente na
carga mostrada na Figura 10 (b).
Considerando o filtro capacitivo, que reduz o ripple da tenso s custas da
gerao de picos de corrente, o perodo de conduo dos diodos reduz-se ao perodo de
carga do capacitor. Esse perodo de tempo, assim como o perodo em que a energia na
carga suprida pelo capacitor, ou tempo de descarga, mostrado na Figura 10 (c).

Figura 10 - Formas de Onda Para o Retificador Monofsico de Onda Completa

3.2 Circuitos Retificadores Trifsicos
Os circuitos retificadores trifsicos podem ser divididos em dois grandes grupos:
os de meia onda (Half-Wave), e os de onda completa (Full-Wave).

3.2.1 Circuitos Retificadores Trifsicos de Meia-Onda (Half-Wave)

Nesta topologia de circuito retificador, somente as partes positivas das ondas de
tenso de entrada so retificadas para a carga. No h polarizao direta em nenhum
elemento quando as tenses de entrada so negativas. Dentre os circuitos retificadores
trifsicos de meia-onda abordados, classificam-se os circuitos passivos e controlados.

3.2.1.1 Circuito Trifsico de Meia Onda Passivo

O circuito trifsico passivo de meia onda mostrado na Figura 11. Este circuito
apresenta um filtro indutivo em srie com a carga, para garantir um nvel dc de corrente.
Pode ser visto quando a tenso de uma fase negativa, no h possibilidade de
polarizao direta de nenhum diodo. Portanto, contando com tenses trifsicas senoidais
Entrada
a)
Sada
do
Retificador
b)
Sada
do
Filtro
c)
Carga Descarga
com 120 de defasagem uma da outra, somente haver conduo na
tenso positiva.
Figura 11
Utilizando simulao computacional para o circuito da
software PSIM 6.0, obtm-
carga. Estas formas de onda so mostradas na
Figura 12 - Tenses de Entrada e Tenso na Carga Para Circuito Trifsico Half Wave
Na Figura 12 nota-se que
aproximadamente 25V. O intervalo
11 120, que vai desde o ponto onde a tenso positiva de uma fase coincide com a
tenso positiva de outra fase at o prximo ponto de encontro.
A topologia de retificadores trifsicos passivos
custo reduzido, j que utiliza somente trs diodos. Porm, o grande ripple de tenso, a
relativamente alta corrente que passa em cada diodo, e incapacidade de regular a tenso
de sada pode ser um fator agravante na hora da e
essa topologia, podem ser utilizados transformadores entre os diodos e o filtro indutivo,
para condicionar a tenso de entrada tenso na carga.


com 120 de defasagem uma da outra, somente haver conduo na

11 - Circuito Retificador Trifsico Half-Wave Passivo
Utilizando simulao computacional para o circuito da Figura
-se as formas de onda das tenses de entrada e da tenso na
carga. Estas formas de onda so mostradas na Figura 12.
Tenses de Entrada e Tenso na Carga Para Circuito Trifsico Half Wave
se que a tenso na carga (V4) possui um ripple de tenso de
aproximadamente 25V. O intervalo de conduo para um diodo do circuito da
, que vai desde o ponto onde a tenso positiva de uma fase coincide com a
tenso positiva de outra fase at o prximo ponto de encontro.
A topologia de retificadores trifsicos passivos de meia onda tem a vantagem do
custo reduzido, j que utiliza somente trs diodos. Porm, o grande ripple de tenso, a
relativamente alta corrente que passa em cada diodo, e incapacidade de regular a tenso
de sada pode ser um fator agravante na hora da escolha por essa topologia. Ainda, para
essa topologia, podem ser utilizados transformadores entre os diodos e o filtro indutivo,
para condicionar a tenso de entrada tenso na carga.
13

com 120 de defasagem uma da outra, somente haver conduo na fase com maior
Figura 11, atravs do
se as formas de onda das tenses de entrada e da tenso na

Tenses de Entrada e Tenso na Carga Para Circuito Trifsico Half Wave
a tenso na carga (V4) possui um ripple de tenso de
de conduo para um diodo do circuito da Figura
, que vai desde o ponto onde a tenso positiva de uma fase coincide com a
de meia onda tem a vantagem do
custo reduzido, j que utiliza somente trs diodos. Porm, o grande ripple de tenso, a
relativamente alta corrente que passa em cada diodo, e incapacidade de regular a tenso
scolha por essa topologia. Ainda, para
essa topologia, podem ser utilizados transformadores entre os diodos e o filtro indutivo,
3.2.1.2 Circuito Trifsico de Meia Onda

A topologia de circuitos
muito semelhante topologia apresentada na
tiristores ao invs de trs diodos.
dos tiristores, pondo estes em conduo. O bloqueio das chaves ocorre pelas
caractersticas do circuitos, o que d a esse tipo de circuito tambm a denominao de
circuitos retificadores controlados com comutao de linha.
controlar a tenso na carga, o que no possvel com o circuito passivo.
O circuito half-wave trifsico controlado mostrado na

Figura 13
Denomina-se ngulo de disparo
de alimentao. O circuito da
ngulo de disparo. Porm, por problemas de comutao, esse ngulo geralmente no
ultrapassa 160. (3)
O tiristor entra em conduo quando o pulso dado no seu gatilho. Ele para de
conduzir quando a corrente tende a se tornar negativa
resistiva e no houver filtro indutivo na sad
tenso na sada, nunca tomando valores negativos
se tornar negativa o mesmo ponto que a tenso tende a se tornar negativa
for resistiva e houver filtro indutivo na s
negativos, mas a corrente no
Se a carga for predominantemente indutiva, a corrente se defasar da tenso de sada de
um ngulo aproximadamente 90
carga possuir resistncia quase nula, e o filtro possuir indutncia muito grande, haver
Trifsico de Meia Onda Controlado
A topologia de circuitos retificadores trifsicos de meia onda controlados
muito semelhante topologia apresentada na Figura 11, com a diferena de utilizar trs
ao invs de trs diodos. Uma lgica de controle gera pulsos para os gatilhos
dos tiristores, pondo estes em conduo. O bloqueio das chaves ocorre pelas
caractersticas do circuitos, o que d a esse tipo de circuito tambm a denominao de
cadores controlados com comutao de linha. Com a isso
controlar a tenso na carga, o que no possvel com o circuito passivo.
wave trifsico controlado mostrado na Figura 13
- Circuito Retificador Trifsico Half-Wave Controlado
ngulo de disparo o ngulo a partir do cruzamento de duas tenses
de alimentao. O circuito da Figura 13 possui uma variao possvel de 180 para o
ngulo de disparo. Porm, por problemas de comutao, esse ngulo geralmente no
O tiristor entra em conduo quando o pulso dado no seu gatilho. Ele para de
conduzir quando a corrente tende a se tornar negativa (2). Se a carga for puramente
resistiva e no houver filtro indutivo na sada, a corrente ter o mesmo formato da
tenso na sada, nunca tomando valores negativos, j que o ponto que a corrente tende a
se tornar negativa o mesmo ponto que a tenso tende a se tornar negativa
for resistiva e houver filtro indutivo na sada, a tenso na carga atingir valores
negativos, mas a corrente no, j que a corrente se atrasa um pouco em relao a tenso
Se a carga for predominantemente indutiva, a corrente se defasar da tenso de sada de
um ngulo aproximadamente 90, e nunca tender a se tornar negativa
carga possuir resistncia quase nula, e o filtro possuir indutncia muito grande, haver
14

ificadores trifsicos de meia onda controlados
, com a diferena de utilizar trs
Uma lgica de controle gera pulsos para os gatilhos
dos tiristores, pondo estes em conduo. O bloqueio das chaves ocorre pelas
caractersticas do circuitos, o que d a esse tipo de circuito tambm a denominao de
isso se consegue
controlar a tenso na carga, o que no possvel com o circuito passivo.
13.

o ngulo a partir do cruzamento de duas tenses
possui uma variao possvel de 180 para o
ngulo de disparo. Porm, por problemas de comutao, esse ngulo geralmente no
O tiristor entra em conduo quando o pulso dado no seu gatilho. Ele para de
Se a carga for puramente
a, a corrente ter o mesmo formato da
, j que o ponto que a corrente tende a
se tornar negativa o mesmo ponto que a tenso tende a se tornar negativa. Se a carga
ada, a tenso na carga atingir valores
, j que a corrente se atrasa um pouco em relao a tenso.
Se a carga for predominantemente indutiva, a corrente se defasar da tenso de sada de
tender a se tornar negativa. Por fim, se a
carga possuir resistncia quase nula, e o filtro possuir indutncia muito grande, haver
15

um alisamento total na corrente de sada, tornado-se praticamente dc, e a tenso nunca
ser nula na sada. (3)
A tenso na sada funo do ngulo de disparo . Se =0, a tenso ter o
mesmo formato da Figura 12. Para ilustrar, a Figura 14 mostra a sada para um ngulo
de disparo menor que 30, considerando uma carga puramente resistiva. (3)

Figura 14 - Tenso de Sada Para Retificador Trifsico Meia Onda Controlado

3.2.2 Circuitos Retificadores Trifsicos de Onda Completa (Full-Wave)

Os circuitos retificadores de onda completa tm por caracterstica fundamental a
conduo de algum elemento semicondutor durante o semi-ciclo negativo de alguma
tenso de entrada. Os circuitos retificadores trifsicos de onda completa, de modo
semelhante aos retificadores monofsicos de onda completa, retificam os dois semi-
ciclos da tenso de entrada.
Os circuitos retificadores trifsicos de onda completa so compostos por uma
ponte de dispositivos semicondutoras denominada ponte de Graetz (3), que pode ser
formada por diodos (caso passivo), por tiristores (caso controlado por comutao em
linha), tiristores e diodos (caso semi-controlado por comutao em linha) ou por chaves
semicondutoras (caso de comutao forada). No caso dos retificadores de onda
completa controlados com comutao forada, a topologia abordada ser o controle
PWM. A Ponte de Greatz para os circuitos retificadores trifsicos mostrada na Figura
15, com elementos semi-condutores genricos.
3.2.2.1 Circuitos Retificadores Trifsicos de Onda Completa Passivos

Nos circuitos retificadores trifsicos passivos de onda completa, a ponte de
Graetz composta por diodos.
trifsico passivo com filtro capacitivo na sada. O filtro capacitivo garante atenuao
significativa no ripple de tenso de sada, sendo responsvel pela manuteno do nvel
CC adequado para a carga. Em contrapartida, o capacitor na sada faz com que toda a
energia suficiente para a carga seja drenada em um intervalo de tempo menor que meio
ciclo, gerando indesejados pulsos de corrente na entrada. Esses pulsos de corrente
podem ter amplitudes muito elevadas, tanto que se o retificador no for corretamente
dimensionado pode danificar permanentemente os semicondutores
Figura 16 - Retificador passivo trifsico com filtro capacitivo de sada
Na Figura 17 possvel observar a caracterstica pulsada da forma de onda de
corrente de entrada para uma fase do retificador passivo trifsico
considerando uma carga resistiva de 10
de alimentao de 100V de pico e diodos ideais.
Fonte
Figura 15 - Ponte de Graetz
Circuitos Retificadores Trifsicos de Onda Completa Passivos
Nos circuitos retificadores trifsicos passivos de onda completa, a ponte de
Graetz composta por diodos. A Figura 16 apresenta a topologia bsica do retificador
fsico passivo com filtro capacitivo na sada. O filtro capacitivo garante atenuao
significativa no ripple de tenso de sada, sendo responsvel pela manuteno do nvel
CC adequado para a carga. Em contrapartida, o capacitor na sada faz com que toda a
energia suficiente para a carga seja drenada em um intervalo de tempo menor que meio
ciclo, gerando indesejados pulsos de corrente na entrada. Esses pulsos de corrente
podem ter amplitudes muito elevadas, tanto que se o retificador no for corretamente
ensionado pode danificar permanentemente os semicondutores (2).

Retificador passivo trifsico com filtro capacitivo de sada
possvel observar a caracterstica pulsada da forma de onda de
corrente de entrada para uma fase do retificador passivo trifsico mostrado na
considerando uma carga resistiva de 10, um filtro capacitivo de sada de 47uF, tens
de alimentao de 100V de pico e diodos ideais. Nota-se que h descontinuidade
Carga
Ponte de Graetz
16



Circuitos Retificadores Trifsicos de Onda Completa Passivos
Nos circuitos retificadores trifsicos passivos de onda completa, a ponte de
apresenta a topologia bsica do retificador
fsico passivo com filtro capacitivo na sada. O filtro capacitivo garante atenuao
significativa no ripple de tenso de sada, sendo responsvel pela manuteno do nvel
CC adequado para a carga. Em contrapartida, o capacitor na sada faz com que toda a
energia suficiente para a carga seja drenada em um intervalo de tempo menor que meio
ciclo, gerando indesejados pulsos de corrente na entrada. Esses pulsos de corrente
podem ter amplitudes muito elevadas, tanto que se o retificador no for corretamente


possvel observar a caracterstica pulsada da forma de onda de
mostrado na Figura 16,
, um filtro capacitivo de sada de 47uF, tenso
se que h descontinuidade
evidente na corrente de entrada, oca
corrente e baixo fator de potncia.
Figura 17 - Formas de onda de tenso e corrente
Se forem adicionados indutores em srie em cada fase na entrada do circuito da
Figura 16, a forma de onda da corrente de entrada melhora e ocorre diminuio na
amplitude dos picos de corrente. Apesar disso, os indutores na entrada aumentam a
defasagem entre tenso e corrente, pod
significativamente. (1)
Uma alternativa mais robusta para implementao do retificador trifsico
passivo, amplamente utilizada em Fontes Ininterruptas de Energia (UPS) e mdulos
inversores para acionamento de motores de induo, o retificar passivo com filtro LC
de sada. Esta topologia apresentada na
Figura 18
Utilizando os mesmos valores anteriores para a carga e capacitor, e um indutor
de 10mH na sada, obtm-se as formas de onda mostradas na
evidente na corrente de entrada, ocasionando alta taxa de distoro harmnica na
corrente e baixo fator de potncia. (1)
Formas de onda de tenso e corrente de entrada para uma fase do retificador trifsico passivo
Se forem adicionados indutores em srie em cada fase na entrada do circuito da
, a forma de onda da corrente de entrada melhora e ocorre diminuio na
amplitude dos picos de corrente. Apesar disso, os indutores na entrada aumentam a
defasagem entre tenso e corrente, podendo piorar o fator de potncia
Uma alternativa mais robusta para implementao do retificador trifsico
passivo, amplamente utilizada em Fontes Ininterruptas de Energia (UPS) e mdulos
acionamento de motores de induo, o retificar passivo com filtro LC
de sada. Esta topologia apresentada na Figura 18.

18 - Retificador trifsico passivo com filtro LC de sada
Utilizando os mesmos valores anteriores para a carga e capacitor, e um indutor
se as formas de onda mostradas na Figura 19.
17

sionando alta taxa de distoro harmnica na

para uma fase do retificador trifsico passivo
Se forem adicionados indutores em srie em cada fase na entrada do circuito da
, a forma de onda da corrente de entrada melhora e ocorre diminuio na
amplitude dos picos de corrente. Apesar disso, os indutores na entrada aumentam a
endo piorar o fator de potncia
Uma alternativa mais robusta para implementao do retificador trifsico
passivo, amplamente utilizada em Fontes Ininterruptas de Energia (UPS) e mdulos
acionamento de motores de induo, o retificar passivo com filtro LC
Utilizando os mesmos valores anteriores para a carga e capacitor, e um indutor
.
18


Figura 19 - Tenso e corrente de entrada para retificador trifsico com filtro LC na sada

Na Figura 19 nota-se que a corrente no possui mais picos e que est
praticamente com defasagem nula em relao tenso. Isso mostra que a utilizao de
filtro LC na sada, apesar de deixar o retificador com tamanho fsico maior, apresenta
menor distoro harmnica na corrente de entrada e melhor fator de potncia que os
demais retificadores passivos apresentados anteriormente.
Para concluir, adicionando filtros LC na entrada do circuito apresentado na
Figura 18, a forma de onda de corrente melhora significativamente, apresentando ainda
menor TDH e maior fator de potncia (1). Porm, essa tcnica muito susceptvel a
variaes na carga (que podem defasar tenso e corrente).

3.2.2.2 Circuitos Refiticadores Trifsicos Controlados por Comutao em Linha

Nos circuitos controlados com comutao em linha utilizada a ponte de Graetz
com tiristores. O comando para pr os tiristores em conduo dado por um circuito de
controle de disparos, mas seu bloqueio determinado unicamente pela caracterstica de
inverso de corrente proporcionada pelo circuito. Podem ser divididos em dois grupos:
os totalmente controlados (contendo somente tiristores) e os semi-controlados (contendo
tiristores e diodos na ponte de Graetz). A Figura 20 mostra o diagrama do circuito
retificador totalmente controlado e semi-controlado, respectivamente.
19


Figura 20 - Circuito Retificador Trifsico Totalmente Controlado (a) e Semi-Controlado (b)

O diagrama da Figura 20 pode ser dividido em duas semi-pontes: Positiva e
Negativa. A semi-ponte positiva composta pelos trs semi-condutores superiores e a
semi-ponte negativa composta pelos trs semi-condutores inferiores da pote de Graetz.
A semi-ponte positiva polarizada diretamente quando h tenso positiva na
entrada, e a semi-ponte negativa polarizada diretamente quando h tenso negativa na
entrada. Por isso a tenso na carga, denominada de agora em diante V
D
, pode ser
dividida em componentes de tenso sobre cada semi-ponte, positiva e negativa (3).
Assim:

V
D(pos)
= Tenso na Semi-Ponte Positiva
V
D(neg)
= Tenso na Semi-Ponte Negativa

3.2.2.2.1 Circuitos Retificadores Trifsicos Totalmente Controlados

Os retificadores trifsicos totalmente controlados utilizam a ponte de Greatz com
seis tiristores. necessrio o controle do disparo de seis pulsos para os gatilhos dos
semi-condutores, tendo em vista um ngulo de disparo. Como nos retificadores
controlados de meia-onda, a tenso de sada funo do ngulo de disparo . Se =0, o
sistema est chaveando justamente no ponto comum das tenses de entrada, e o
retificador atua exatamente como um retificador trifsico de onda completa passivo,
mostrado na Figura 16.
O ngulo de disparo varia de 0 a 90, para o caso em que no utilizado filtro
capacitivo na sada. Quando o filtro capacitivo utilizado, a variao possvel para que
os disparos faam os semi-condutores conduzirem menor, j que o alisamento do
ripple de tenso faz com que toda a energia sobre os tiristores seja requerida em um
instante de tempo muito pequeno (gera picos de corrente). Esse um fator que complica
a) b)
20

a aplicao de retificadores com comutao em linha para gerao de barramento CC,
aplicaes estas que necessitam de grandes bancos capacitivos na sada do circuito
retificador.
O circuito retificador totalmente controlado, cuja ponte de Graetz mostrada na
Figura 20 (a), necessita de pulsos de disparo para os gatilhos dos tiristores das semi-
pontes positiva e negativa. Considerando um ngulo de disparo entre 0 e 30, obtm-se
as formas de onda mostradas na Figura 21 para as semi-pontes positiva e negativa, e
para a carga.


Figura 21 - Formas de Onda Para Retificador Trifsico Totalmente Controlado
Fonte: (Dixon, 2007)

A tenso mdia na carga para o caso totalmente controlado dada pela Equao
1, onde V
f-f
a tenso entre fases na entrada e o ngulo de disparo em graus. Como
pode ser comprovado na Equao 1, para ngulos menores que 90, a tenso de sada
positiva e o circuito trabalha como retificador. Quando o ngulo de disparo maior que
90, a tenso de sada negativa, e o circuito atua como um inversor. (3)
( )
3 2
cos
D f f
V V

=
Equao 1


3.2.2.2.2 Circuitos Retificadores Trifsicos Semi-Controlados

21

A topologia de retificadores trifsicos semi-controlados possui uma ponte de
Graetz composta por trs diodos e trs tiristores. Se abordar o caso em que a semi-
ponte positiva composta por tiristores e a semi-ponte negativa composta por diodos,
como mostrado na Figura 20 (b). Para este caso, no h chaveamentos durante o semi-
ciclo negativo, j que a semi-ponte negativa composta por diodos. O chaveamento do
semi-ciclo positivo ocorre igual ao caso totalmente controlado.
O retificador trifsico semi-controlado utilizado, por exemplo, quando a
operao de inverso no requerida. Para este caso, o ngulo de disparo menor que
90. Desta forma, considerando que os diodos sejam bem mais baratos que os tiristores,
a utilizao do retificador semi-controlado se torna mais vantajosa financeiramente.
As formas de onda para tenso na carga e os instantes de chaveamento para o
retificador trifsico semi-controlado so mostrados na Figura 22

Figura 22- Formas de Onda Para Retificado Trifsico Semi-Controlado
A tenso mdia na carga para o retificador semi-controlado trifsico dada pela
Equao 2.
( ) ( )
3 2
1 cos
2
D f f
V V

= +
Equao 2

3.3 Circuitos Retificadores Trifsicos Ativos (PWM)

Os retificadores PWM so retificadores controlados por comutao forada. Os
retificadores com comutao forada so construdos com semicondutores, que podem
ser bloqueados atravs de comandos no gatilho. Esta peculiaridade permite o total
22

controle do conversor, uma vez que as chaves so ligadas e desligadas em qualquer
instante desejado. Isso permite a comutao das chaves centenas de vezes em um
perodo, o que no possvel em retificadores por comutao em linha, nos quais os
tiristores so ligados e desligados somente uma vez a cada ciclo. Os retificadores com
comutao forada, conforme (Dixon, 2007), apresentam as seguintes vantagens sobre
os retificadores a tiristor:
A corrente ou tenso pode ser modulada (PWM), gerando menos
contaminaes harmnicas;
O fator de potncia pode ser controlado e pode at mesmo ser unitrio;
Podem-se construir retificadores como fonte de corrente ou como fonte
de tenso;
A reverso de potncia nos retificadores PWM pode ser feita atravs da
reverso da tenso ou da corrente do barramento CC.
A aplicao mais utilizada para os retificadores PWM como fonte de tenso.
Essa ser a abordagem deste trabalho.

3.3.1 Retificador PWM como Fonte de Tenso

A inverso do sentido do fluxo de potncia para o caso do retificador PWM
como fonte de tenso feita pela inverso da corrente no barramento CC.
O controle da tenso de sada para o retificador PWM como fonte de tenso
feito atravs de um controle em malha fechada. A tenso de sada, sobre o capacitor-
filtro, medida e comparada com uma tenso de referncia, gerando um sinal de erro, a
partir do qual ser calculada uma ao de controle. A ao de controle modulada ento
em larguras de pulso (modulao PWM) e aciona as chaves semi-condutoras. A Figura
23 mostra o esquema bsico do funcionamento de um retificador PWM como fonte de
tenso.

23


Figura 23 - Retificador PWM como Fonte de Tenso
Tendo em vista o diagrama da Figura 23, quando a corrente I
D
na carga
positiva, o capacitor est descarregado e o sistema trabalha no modo retificador. Assim,
o erro faz com que a ao de controle requeira mais energia da fonte de alimentao,
fazendo a energia fluir do lado esquerdo para o lado direito. Quando a corrente I
D

negativa, o capacitor est sobrecarregado, e o sinal do erro faz com que a ao de
controle devolva para a fonte esse excedente de energia, e a energia ento flui no
sentido contrrio, da direita para a esquerda.
Dentre as topologias para implementar o controle em malha fechada do
retificador trifsico PWM como fonte de tenso, a mais utilizada topologia por
controle de corrente. Esta ser a topologia aqui apresentada, na Figura 24.

Figura 24 - Retificador PWM Fonte de Tenso com Controle de Corrente
O funcionamento do bloco de controle da topologia apresentada da Figura 24
bastante simples. O objetivo principal fazer com que as correntes de entrada sigam
uma referncia senoidal, de modo que a tenso de sada seja regulada segundo uma
referncia de tenso. A varivel medida na sada a tenso sobre o capacitor C
D
. Esta
tenso comparada com a referncia de tenso gerando o sinal de erro e. O sinal do erro
ento vai para um bloco G
c
, que representa um controlador, como PI, PID, etc. Por
Bloco de Controle
idc id
Cd
+
Vd
Carga
Vref erro +
-
CA CA
Gerador de PWM
idc id
Cd
+
Vd
Carga
CA CA
sin(wt) sin(wt)
sin(wt-120)
sin(wt-240)
X
X
X
Gc
A B C
I_ref
i(a,b,c)
Imax e -
+
I_linha(a)
I_linha(b)
I_linha(c)
24

outro lado, sinais de amplitude unitria so tomados sincronamente com as tenses de
fase na entrada, para modular o sinal do erro de tenso em um padro senoidal,
denominado I_ref. Esta modulao mostrada na Figura 24 como a multiplicao da
sada do controlador G
C
pela referncia sncrona da tenso de entrada. Cada fase ento
possui neste ponto um padro senoidal para o erro de tenso.
As correntes de fase da entrada so medidas e transformadas para correntes de
linha. O valor destas correntes de linha comparado com o valor da referncia senoidal
do erro de tenso, e, utilizando uma topologia especfica de gerao de PWM, gera-se o
sinal modulado em largura de pulso necessrio para chavear os semicondutores.
Nas prximas sees sero apresentadas as implementaes do controlador G
C
e
do bloco gerador de largura de pulso (PWM) para as chaves.

3.3.2 Modelagem Do Conversor Retificador PWM e Estratgia de Controle

A abordagem de modelagem do circuito retificador trifsico PWM citada por
(4) e ser explorada a seguir.
Conforme as consideraes de (4), considera-se um retificador PWM com
indutncias em srie nas entradas das 3 fases e com resistncias em srie nas entradas
das fases. O objetivo desenvolver uma estratgia de controle para a tenso de sada a
partir de referncias d-q. A equao de estado das correntes ,
abc
s s abc s
di
L R i V V
dt
+ =
Equao 3
Onde i
abc
representa as correntes de fase de entrada, R
s
representa a resistncia
em srie com cada fase e V
s
o valor da tenso de entrada em cada fase.
Se for aplicada a transformada - na Equao 3, ento se obtm,
0
0
s
s s
s s s
R
i V V
d
Ls
i V V R dt
Ls

= +

Equao 4

Aplica-se ento a transformada para os eixos d-q na Equao 4 e se obtm,
25

s
sd sd sd d
sq sq sq q s
R
i i V V
d
Ls
i i V V R dt
Ls

= +

Equao 5
Como citado em (4), o termo relativo freqncia da Equao 5 acoplam
componentes de corrente indesejados no sistema. Para eliminar este problema, aplica-se
um mtodo de desacoplamento, demonstrado pelos autores de (4), e resulta na seguinte
expresso,
0
1
0
s
sd sd d
sq sq q s s
R
i i u
d
Ls
i i u R dt L
Ls

= +

Equao 6
A corrente de referncia no link CC que pode regular a tenso de sada ,
( ) ( )
1
V V
dcref p dcref dc dcref dc
i K V V K V V dt = +

Equao 7
Geralmente deseja-se um fator de potncia unitrio. Ento a referncia de reativo
Q
ref
=0. P
ref
calculada por V
dc
.i
dcref
. Sabendo disso, as referncias de corrente e i
sqref

podem ser obtidas como,
( )
( )
2 2
2
3
sdref sd ref
sd sq
i V P
V V
=
+

Equao 8
( )
( )
2 2
2
3
sqref sq ref
sd sq
i V P
V V
=
+

Equao 9
Conforme (4), a estrutura bsica do controlador PI para a tenso de sada
mostrado na Figura 25.
26


Figura 25 - Estratgia de Controle Para Retificador PWM.
4. MATERIAIS E MTODOS

Durante o desenvolvimento do projeto de Iniciao Cientfica, duas topologias
de retificadores foram escolhidas para simulao e projeto.
Inicialmente projetou-se um circuito gerador de pulsos para disparar os
semicondutores de um retificador semicontrolado trifsico para gerar o barramento CC,
conforme o diagrama apresentado na Figura 20 (b). Este circuito baseado no circuito
integrado TCA785, que entre outras aplicaes, gera pulsos a partir de uma comparao
entre uma rampa de tenso interna e uma referncias DC ajustvel. No circuito
proposto, o ngulo de disparo foi controlado pela amplitude da tenso no pino da
referncia DC. (5)
A distribuio dos terminais do TCA 785 mostrada na Figura 26 (a) e as
caractersticas funcionais da gerao do pulso a partir da comparao da rampa de
tenso com a referncia mostrada na Figura 26 (b).
(a) (b)
Figura 26 - Pinagem do TCA785 (a) e Caractersticas Funcionais do TCA785 (b)
Fonte: Folha de dados do dispositivo. (SIEMENS)
PI
L
PI
L
PI
+ +
-
-
+
-
Vq
Vd
Vsd
isqref=0
isq
-
-
-
+
+
isdref
Vdc
Vdcref
27

A tenso de sada no circuito retificador semi-controlado proposto no foi
controlada satisfatoriamente, no apresentado variao significativa da tenso de sada
com a variao no ngulo de disparo.
Foram realizadas tambm simulaes computacionais, a fim de validar a
viabilidade de implementao, de um controle em malha fechada para tenso de sada
no barramento CC do retificador PWM trifsico. Estas simulaes foram realizadas
tendo em vista o diagrama mostrado na Figura 24, apresentado por (Dixon, 2007). As
simulaes foram realizadas com ajuda da ferramenta Simulink, do software
matemtico Matlab r2009a.
A Figura 27 mostra a simulao realizada no Simulink para o retificador
trifsico PWM. Na Figura 27, as correntes de entrada e a tenso de sada so variveis
medidas. O gerador de PWM gera os sinais para acionar as 6 chaves semicondutoras, a
partir de um controlador PI de tenso, explicado em item anterior.

Figura 27 - Simulao Computacional Para o Retificador Trifsico PWM
mostrado na Figura 27 um diagrama geral da simulao do retificador PWM,
composto por vrios subsistemas. Cada subsistema possui internamente mais blocos que
interagem de modo a desempenhar as funcionalidades do subsistema. Assim, por
exemplo, o subsistema Modulador PWM possui vrios blocos internos que
implementam a comparao do sinal de entrada com uma onda triangular de freqncia
igual a freqncia de chaveamento mxima dos IGBTs.

5. RESULTADOS E DISCUSSES

A Figura 28 apresenta os resultados da simulao proposta no diagrama da
Figura 27, considerando uma mudana de referncias de 350V para 250V.
28


Figura 28 - Resultados a Simuao do Retificador PWM

6. CONCLUSO

O estudo acerca dos diversos circuitos retificadores, realizado neste projeto se
mostrou promissor. Foi comprovado que a gerao de barramento CC com circuitos
retificadores com comutao em linha no vivel, j que conforme exposto na seo
Materiais e Mtodos, a tenso de sada no foi regulada satisfatoriamente. Isso se
explica, como j dito em sees anteriores, restrio do perodo de conduo dos
semicondutores imposta pela aplicao do capacitor.
O retificador PWM, em contrapartida, mostrou-se vivel em aplicaes de
gerao de barramento CC, j que a comutao das chaves no afetada pela dinmica
do capacitor. Alm disso, conforme mostrado na Figura 28, a tenso de sada seguiu
satisfatoriamente a referncia de 350V nos instantes de 0 a 100ms, e igualmente seguiu
a referncia alterada para 250V depois de 100ms.

29

7. REFERNCIAS

1. Borgonovo, Deivis. Modelagem e Controle de Retificadores PWM Trifsicos
Empregando a Transformada de Park. Modelagem e Controle de Retificadores PWM
Trifsicos Empregando a Transformada de Park. Florianpolis, SC, Brasil : UFSC,
Novembro de 2001.
2. Ahmed, Asfaq. Power Electronics For Technology. 1 Edio. s.l. : Pretice Hall,
1998.
3. Dixon, Juan W. Chapter 12: Three-Phase Controlled Rectifiers. [A. do livro]
Muhammad H. Rashid. Power Electronics Handbook. San Diego : Elsevier, 2007.
4. Draou, A., et al. A Simple PI Current Control Method for Three Phase PWM
Rectifiers. IEEE.
5. Aguiar, Everton Luiz de, Carati, Emerson Giovanni e Scarmin, Alcir.
Comparao Entre Retificadores Trifsicos em Ponte Para Gerao do Barramento CC
Para Inversores PWM. I SAET - Semana Acadmica das Engenharias e Tecnologias.
Pato Branco : s.n., 2010.