INFORME PREVIO N04: Contadores"

Cuestionario:
1. Describir el modo de operacin del CI 74LS90, CI 74LS93, CI 74LS160, CI 74LS161 y del CI
74LS193.
74LS90, este circuito integrado est compuesto por tres Flip-Flop Maestro-Esclavo y
una bscula RS, dispone de dos entradas diferenciadas de reloj CLKA para el primer
Flip-Flop y CLKBD, para B y D. Conectados de modo que nos proporcionan un divisor
por dos y un divisor por cinco, separados, las entradas de conteo estn inhibidas y las
cuatro salidas puestas a cero lgico o a una cuenta binaria codificada a decimal (BCD)
de nueve mediante lneas de Reset directas con puerta. Su encapsulado y su tabla de
verdad es la siguiente:



74LS193, el contador 7493 utilizan 4 flip-flops JK en modo de conmutacin, con
entradas de reloj CLK0 y CLK1 en donde CP1 es
la entrada de reloj del segundo flip-flop por lo
que para formar un contador de 4 bits mod-16
hay que conectar la salida del primer flip-flop de
manera externa (puente) con la entrada CP1,
quedando CP0 como la entrada de reloj del
contador.
Tambin tiene dos entradas de Reset (MR1 y
MR2) las cuales no se deben dejar
desconectadas (flotando) porque, como estas se
activan en ALTA, al estar flotando toman un
nivel ALTO lo que mantendra en Reset al
contador. A continuacin se muestra la
enumeracin de sus pines y sus 2 tablas de
verdad:

74LS160, este circuito integrado es un contador programable de 4 bits con carga de
datos paralelo. El Reset es asncrono. Dispone de una salida de acarreo para contajes
en cascada, as como de dos entradas de control del contaje. Un nivel lgico bajo en la
entrada

pone todas las salidas a valor lgico bajo. Para realizar la carga del
valor de las entradas de datos A, B, C y D se deber meter un nivel lgico bajo en la
entrada

cuando se d un flanco ascendente de la seal de reloj. La funcin de

contaje esta deshabilitada mientras la seal

se encuentre a nivel lgico bajo. Si

se carga el contador con un valor de contaje superior al mximo (1001), el contador
volver a la secuencia de contaje normal. El contador dispone de dos entradas de
habilitado del contaje (T y P), ste empieza cuando estas dos entradas y la entrada
descarga de los datos de preseleccin (

) tengan un nivel lgico alto. Este chip

posee los siguientes pines:



74LS161, contadores preajustables sncronos ofrecen una circuitera interna
capaz de llevar a cabo la ventaja para su aplicacin en conteo de alta velocidad. Posee
un nmero MOD-16 (binario.), tiene un reinicio maestro asincrnica (Clear)
entrada que reemplaza y es independiente del reloj y todo otro control de
entradas. La potencia que disipa es muy pequea es de tan solo 93mW. La distribucin
de sus pines es como se muestra en la siguiente figura:



74LS193, se trata de un chip especial ya que es un contador en cdigo BCD de MOD-16
que puede ser programado fcilmente; es decir, cada salida puede
programarse para cualquiera de los niveles mediante la introduccin de los datos
deseados en los pines de entrada. La salida va a cambiar
independientemente de los impulsos de contaje o de la seal de reloj (CLOCK). Estos
contadores se han diseado para ser conectado en cascada sin
la necesidad de circuitera externa. A continuacin se muestra la distribucin de sus
pines con el respectiva denominacin de cada uno de ellos:




2. Disear un contador de mdulo 6 con el CI 74LS90. Determinar la relacin que hay entre las
frecuencias de las seales en las salidas de los flip-flop con la frecuencia de la seal de reloj.



Observando la grfica del osciloscopio podemos darnos cuenta que las frecuencias de los Flip
Flop internos del integrado estn en la siguiente relacin:
Clock: f
Q0: f/2
Q1: f/4
Q2: f/6
Q3: 0

3. Explique el funcionamiento del CI 74LS93. Mediante el uso de las dos entradas de reloj (CLKA
y CLKB) y las dos entradas R0(1) y R0(2) se puede truncar la secuencia en cualquier valor
entre 0 y 16. Para cada una de las configuraciones mostradas indique la secuencia de conteo.

Supuestamente este chip 74LS93 es un contador de 0 al 15 pero este posee una singularidad la
existencia de su pin de CLOCK B, para ello se deduce que este pin es para variar el nmero
MOD de cada contador sealado lneas arriba, por lo tanto se podra decir que:
Para el primer contador se tiene que sus conexiones indican que contara de modo
idntico al contador de rizo y su nmero MOD-16.
Para este caso se inhibe el momento cuando los pines Q1 y Q3 sean niveles altos
lgicos por lo tanto contara de 0 al 8 lo que significa MOD-8.
Para este caso se inhiben los casos en que Q0 y Q2 sean niveles lgicos altos por lo
tanto contara de 0 al 4 por lo tanto es un contador MOD-4.

4. Para el CI 74LS193, cmo se determina la seal de conteo? Cul es la finalidad de las
salidas /BORROW y /CARRY? Qu ocurre cuando la carga y las entradas de RESET se
activan simultneamente? Cul de las dos entradas tiene mayor prioridad? Explique el
modo de carga paralelo en el contador 74LS193?
Seal de conteo:
La funcin de contaje esta deshabilitada mientras la seal se encuentre a nivel lgico
bajo. El contador dispone de dos entradas de control del contaje (UP y DOWN), mediante las
cuales se selecciona el tipo de operacin a realizar, contaje o descontaje respectivamente. El
contaje empieza cuando estos pines se encuentran en los estados que indica la tabla de funcin as
como el descontaje. Para saber cundo se ha llegado al estado mximo del contaje o estado
mnimo del contaje se disponen de dos pines de salida que lo indican ponindose a nivel lgico
bajo mientras dure el estado correspondiente ( y respectivamente)
/BORROW y /CARRY: La deteccin de desborde superior genera una seal activa de arrastre
(CARRY).
La deteccin de desborde inferior genera una seal de salida de prstamo (BORROW).
El contador responder a las TPP en una de las dos entra- das de reloj. CP u es la entrada de reloj
de conteo ascendente. Cuando se apliquen los pulsos a esta entrada, el contador se incrementar
(contar hacia arriba) en cada TPP hasta llegar a un conteo mximo de 1111 j entonces se recicla a
0000 y vuelve a comenzar. CPD es la entrada de reloj de conteo descendente. Cuando se apliquen
los pulsos a esta entrada, el contador decrementar (contar hacia abajo) en cada TPP hasta llegar
a un conteo mnimo de 0000; entonces se recicla a 1111 y vuelve a comenzar. De este modo, se
usar una entrada de reloj para contar en tanto que la otra est inactiva (se conserve en AL TO).

Qu ocurre cuando la carga y las entradas de RESET se activan simultneamente?
El contador LS193 detecta desborde superior (un conteo de 15 + 1) y desborde inferior (un conteo
de 0 1). La deteccin de desborde superior genera una seal activa de arrastre (CARRY). La
deteccin de desborde inferior genera una seal de salida de prstamo (BORROW).
En este caso no importaran las entradas las salidas siempre estarn en 0.La ms importante ser el
Reset ya que cualquiera que sea el valor que tome la salida siempre ser 0. Para realizar la carga
del valor de las entradas de datos se deber meter un nivel lgico bajo en la entrada. Un nivel
lgico alto en la entrada CLR pone todas las salidas a valor lgico bajo por lo que ser necesario
tenerla el CLR a un nivel bajo para no activarla, con lo que se tendr las salidas pre ajustadas a las
entradas.

Modo de carga paralelo:
Usando el pin Pl activado en bajo se obtiene una carga paralela

5. El circuito mostrado es un contador-divisor sncrono de 3bits, que puede ser implementado
utilizando los CI 74LS76 y 74LS00. Explique el funcionamiento del contador y como se trunca
la secuencia de conteo. Qu papel hace la puerta NAND?
Introducir una seal de reloj y compare las salidas Q0, Q1 y Q2 respecto a esta seal de reloj.
Grafique estas seales en un cronograma de tiempos.

Bueno en el siguiente grafico se puede observar el circuito generador de tal forma de contador
conocido como: Contadores con Numero MOD <

. A continuacin se presenta el circuito con las

formas de onda correspondiente:



La compuerta NAND alterara esta secuencia de 1 al 7 de la siguiente manera:
1) La salida NAND se conecta a las entradas LIMPIAR asncronas de cada Flip Flop. Mientras
que la salida de la compuerta NAND este en ALTO no tendr efecto sobre el contador.
Pero cuando cambie a BAJO borrara todos los FFs, lo cual provocara que el contador
cambie de inmediato al estudio 000.
2) Las entradas de la compuerta NAND son las salidas de los flip-flops B y C, por lo que la
salida de la compuerta NAND cambiara a BAJO siempre que B = C = 1.
Esta condicin se producir cuando el contador cambie del estado 101 al 110 en la NGT
del pulso de entrada 6. El nivel BAJO en la salida de la compuerta NAND borrara de
inmediato (por lo general, en unos cuantos nanosegundos) el contador para que quede en
el estado 000. Una vez que se hayan borrado los FFs, la salida de la compuerta NAND
cambiara de vuelta al nivel ALTO, ya que la condicin B = C= 1 dejo de existir.
3) Por lo tanto, la secuencia de conteo es
CBA
000
001
010
011
100
101
110

6. Analizar el funcionamiento de los circuitos de la parte experimental.
Bueno en la parte experimental observamos una determinada cantidad de circuitos
secuenciales conocidos como contadores, para ello se presenta los diagramas simulados de
las respectivas partes de la experiencia enumeradas segn la gua de la siguiente forma:
1. Uso del CI 74LS90 como contador de 0 al 9:

2. Uso del CI 74LS93, aqu se observa los siguientes casos:
Contador de 3 bits

Contador de 4 bits


Contador BCD


Formas de onda en compuerta NAND


3. Uso del CI 74LS76
Contador de rizo



4. Uso del CI 74LS161

5. Uso del CI 74LS193