OPERADORES LOGICOS CON TECNOLOGIA TTL Y CMOS

Universidad Autnoma de Occidente

RESUMEN
Se presentara un paralelo entre las familias
lgicas TTL y CMOS explicando sus
diferencias por medio del anlisis de la
compuerta NOR SN7402.
INTRODUCCION
Las compuertas lgicas son circuitos que
generan voltajes en funcin de las
combinaciones ingresadas en la entrada
correspondientes a las funciones lgicas,
trabajando nicamente con dos estados: 1,
0. En este informe se estudiara el
comportamiento de las dos familias lgicas
existentes: TTL y CMOS.
En los circuitos digitales todos los voltajes, a
excepcin de las fuentes de alimentacin, se
agrupan en dos posibles categoras: voltajes
altos y voltajes bajos. Entre estos dos rangos
existe una denominada zona prohibida o de
incertidumbre que los separa
Una tensin alta significa un 1 binario y una
tensin baja significa un 0 binario.
Todos los sistemas digitales se construyen
utilizando bsicamente tres puertas lgicas
bsicas: estas son las puertas AND, la puerta
OR y la puerta NOT o la combinacin de
stas.

Transistor: Dispositivo electrnico
semiconductor el cual permite controlar, por
medio de una pequea corriente aplicada en
uno de los terminales, la corriente entre los
otros dos. Los transistores son utilizados
especialmente como interruptores en
circuitos digitales y en circuitos anlogos
como amplificadores.
CMOS: La familia lgica CMOS o MOS
Complementaria (Complementary Metal-
Oxide Semiconductor) obtiene su nombre del
uso de dos tipos de transistores en la salida
del circuito. Aqu se utilizan conjuntamente
transistores MOSFET canal N y canal P.
TTL: (Transistor-Transistor Logic) Esta
tecnologa se basa en la construccin de
circuitos lgicos donde los transistores de
entrada y de salida son bipolares.
Funciones Lgicas: - Funcin AND o producto
lgico.
- Funcin OR o suma lgica.
- Funcin NOT o negacin lgica.
Funcin Lgica AND.
La operacin lgica AND, producen una
variable de salida, que slo toma el nivel
lgico 1 o estado alto o verdadero, si todas
ellas tienen dicho nivel o estado.
La operacin lgica AND tambin recibe el
nombre de producto lgico porque se
representa mediante un punto, igual que la
operacin convencional de multiplicacin.
La expresin simblica de dicha ecuacin en
el lgebra de Boole es la siguiente (Ecua.1):
X = A B (Ecuacin No. 1)
Para representar una ecuacin lgica de
forma clara y completa se usa un grfico
denominado Tabla de Verdad, que consiste
en una tabla cuyas columnas de la parte
izquierda representan todas las
combinaciones posibles que pueden tomar
las variables de entrada. En la columna
derecha se indica el valor que toman las
salidas para cada combinacin de las
entradas. En el caso de la ecuacin X = A B,
existen dos entradas (A, B) y un sola salida
(X). (Ver Tabla No 1).
A B S
0 0 0
0 1 0
1 0 0
1 1 1
Tabla No 1: Tabla de verdad de la operacin
lgica AND.
Funcin Lgica OR:
Cuando distintas variables lgicas se
combinan mediante la funcin OR, el
resultado toma el estado ALTO si alguna de
ellas tiene dicho estado.
La operacin OR es menos exigente que la
AND por que slo exige que alguna de las
variables de entrada valga 1, para que la
salida tome ese nivel. A la funcin OR
tambin se le denomina Suma Lgica ya que
se representa con el smbolo suma (+).
La expresin simblica de dicha ecuacin en
el lgebra de Boole es la siguiente (Ecuacin
No.2):
X=A+B (Ecuacin . No 2)
Y su tabla lgica es (Ver Tabla No 2):
A B S
0 0 0
0 1 1
1 0 1
1 1 1
Tabla No 2: Tabla de verdad de la operacin
lgica OR.
Funcin lgica NOT:
Se trata de una operacin que slo maneja
una variable de entrada y otra de salida. La
salida toma el estado opuesto o inverso del
que tiene la entrada. Por este motivo,
tambin se le llama Funcin Inversin o
negacin.
La expresin simblica de dicha ecuacin en
el lgebra de Boole es la siguiente (Ecua.3):
X=A (Ecuacin No 3)
Y su tabla lgica es (Ver Tabla No 3)
A S
0 1
1 0

Tabla No 3: Tabla de verdad de la operacin
lgica NOT.

DESCRIPCION DE LOS DISEOS:
Para esta practica se analizaron las
simulaciones del circuito caracterstico de un
una compuerta SN7402 (NOR) en las familia
lgica TTL y CD4001B en CMOS.
La compuerta SN7402 se caracteriza por
tener transistores bipolares configurados en
triestado, es decir que presentan un nivel
alto, bajo y una alta impedancia. Para la
simulacin de la compuerta CD4001Bse
emplearon transistores MOSFET canal P y
canal N.


DIAGRAMA DE BLOQUES:
La compuerta SN7402 tiene la siguiente
configuracin (ver fig. No 1):


Figura No 1: Compuerta lgica NOR de dos
entradas (Familia TTL)


Figura No 2: Compuerta lgica NOR de dos
entradas (Familia CMOS)
DIAGRAMAS ELECTRONICOS:
Para el anlisis de la familia TTL se escogi la
una compuerta NOR, correspondiente a la
serie SN7402, a continuacin se muestra el
comportamiento de esta.

Imagen No 1. NOR en TTL (Cuando las
entradas son 0 lgicos, mostrando en la
salida un 1 lgico)

Imagen No. 2. NOR en TTL (Entradas en 1 y 1
logico, mostrando en la salida un 0 lgico).
(Ver Anexo 2)
Para el analisis de la familia CMOS se escogio
la compuerta CD4001B que corresponde a
una NOR, a continuacion se muestra su
comportamiento:

Imagen No. 3. NOR en CMOS (Entradas en 0
y 0 (lgico) mostrando en la salida un 1
(lgico) Ver Anexo 3

Imagen No. 4. NOR en CMOS (Entradas en 1
y 1 (lgico) mostrando en la salida un 0
(lgico) Ver Anexo 4
ANALISIS:
a) Para identificar la familia lgica a la que
pertenece la compuerta SN7402 se
consulto la descripcin del serial, donde
se indica que el prefijo SN corresponde
al fabricante TEXAS INSTRUMENTS y el
numero 74 indica que pertenece a la
familia TTL. Segn el datasheet, este
circuito integrado presenta cuatro (4)
compuertas en su interior (NOR) y no
presenta salida buffer. Para la
compuerta CD4001B la nomenclatura
utilizada en los integrados permite
identificar a qu familia pertenece. La
primera parte, el CD indica que el
fabricante, en este caso Texas
Instruments. El 4 indica la tecnologa
utilizada, en este caso pertenece a la
familia CMOST, El 001 indica que clase
de compuertas es, en este caso una
compuerta NOR.

b) En las compuertas SN7402 y CD4001B se
ha implementado una suma lgica
negada (OR negada) es decir una NOR,
como se puede observar en el siguiente
diagrama.

Imagen No 5. Diagrama de conjunto
para una compuerta NOR.

c) La familia TTL presenta valores altos (1)
aproximadamente con rangos entre 2V y
5V y valores bajos (0) entre 0V y 0.8V. (El
rango entre 0.9V Y 1.9V no esta definido
se considera un valor de incertidumbre).
En cuanto a la familia CMOS, los voltajes
menores o iguales a 1.5V son
considerados bajos (0) y cualquier
voltaje mayor o igual a 3.5V se
considera alto (1).

d) El margen de ruido esta definido como
el nivel mximo de ruido que se puede
agregar a una seal de entrada en un
circuito digital sin que cause un cambio
indeseado en la salida, se expresa en
voltios. Generalmente el fabricante
establece los siguientes valores en el
datasheet:

V
OH
: Voltaje de salida mnimo que una
compuerta entrega cuando su salida
est en el nivel alto.
V
OL
: Voltaje de salida mximo que una
compuerta entrega cuando su salida
est en el nivel bajo.
V
IH
: Voltaje mnimo que puede ser
aplicado en la entrada de una
compuerta y ser reconocida como nivel
alto.
V
IL
: Voltaje mximo que puede ser
aplicado en la entrada de una
compuerta y ser reconocida como nivel
bajo.

Con estos valores se puede calcular el
margen de ruido en estado alto de una
compuerta, haciendo uso de la siguiente
ecuacin:
V
NIH
= V
OH
V
IH
(Ecuacin No. 2)
Al igual que para el estado alto, en estado
bajo se maneja un margen de ruido
partiendo tambin de la ecuacin No 2 pero
en este caso se considerara un voltaje
mximo de salida en estado bajo (V
IL
) y un
voltaje mximo de salida en estado bajo (V
OL
)
como se observa a continuacin:
V
NIL
= V
IL
- V
OL
(Ecuacin No. 3)
Para la compuerta SN7204 (segn datos
establecidos por el fabricante) el voltaje
mximo de salida (V
OH
) de 2.4 V y un voltaje
mnimo de entrada (V
IL
) de 2.0 V; con estos
valores se puede determinar el margen de
ruido en estado alto y estado bajo
respectivamente (V
IL
= 0.8V; V
OL
= 0.4):
V
NH
= 2.4V 2.0V
V
NH
= 0.4 V
V
NL
= 0.8V -0.4V
V
NL
= 0.4 V
Para la compuerta CD4001B (segn datos
tomados de la hoja de especificaciones
tcnicas) el voltaje de salida (mnimo) V
OH
=
4.95V y V
IH
= 3.5V (mnimo). Por medio de la
siguiente ecuacin se calcula el margen de
ruido en estado alto.
V
NIH
= V
OH
V
IH
(Ecuacin No. 4)
V
NIH
= 1.45V
Si se sabe que el voltaje de entrada en nivel
bajo es V
IL
= 1.5V y V
OL
= 0.05V, se puede
calcular el margen de ruido por medio e la
siguiente ecuacin:
V
NIL
= V
IL
V
OL
(Ecuacin No. 5)
V
NIL
= 1.45 V

e) Ver ANEXOS.

f) Para medir la impedancia de entrada se
realizo un barrido de resistencia (Imagen
No. 6) con un potencimetro en la
entrada, hasta hallar el valor en el cual
deba estar este para que la cada de
voltaje en la entrada fuese igual a la
cada en este elemento, obteniendo un
valor de 5.08K (Ver tambin Anexo)



Imagen No. 6. Simulacin de la
compuerta SN7402 para medir
impedancia de entrada. (Ver Anexo 5)



Imagen No 7. Barrido de resistencia
compuerta SN7402. (Ver Anexo 6)

Para la compuerta CD4001B se realiz
un barrido de resistencia desde 1M
hasta 50G, obteniendo apenas un
pronunciado acercamiento entre la
cada de voltaje en la entrada y la cada
en el potencimetro.
Imagen No. 8. Simulacin de la
compuerta CD4001B para medir
impedancia de entrada. Ver Anexo 7



Imagen No 9. Barrido de resistencia
compuerta CD4001B. (Ver Anexo 8)

g) Para medir la impedancia de salida se
utiliz una fuente de voltaje la cual
formaba un divisor (voltaje) con el
potencimetro ubicado en la salida del
circuito. Realizando un barrido de
resistencia se hall el valor en el cual
deba estar el potencimetro para que la
cada fuese igual en el y en la salida. De
esta forma se obtuvo una impedancia de
salida de 26.748

Imagen No. 10. Simulacin de la
compuerta SN7402 para medir
impedancia de salida. (Ver Anexo 9)


Imagen No. 11. Barrido de resistencia
compuerta SN7402. Impedancia de
salida. Ver Anexo 10


Imagen No. 12. Simulacin de la
compuerta CD4001B para medir
impedancia de salida. Ver Anexo 11


Imagen No. 13. Barrido de resistencia
compuerta CD4001B. Impedancia de
salida. Ver Anexo 12

h) El fan-out de una compuerta esta
definido como el nmero mximo de
entradas que pueden ser conectadas a la
salida de esta sin afectar su correcto
funcionamiento. La salida de la
compuerta suministra una cantidad
limitada de corriente por encima de la
cual no opera correctamente y en este
caso se dice que est sobrecargada.

i) El fan out de una compuerta se puede
calcular por medio de unas corrientes en
particular para estado alto y estado
bajo.
Para la compuerta SN7402, en el caso de
estado alto es necesario conocer: la
corriente de salida en estado alto (I
OH
) y
la corriente de entrada en estado alto
(I
IH
).

Fan-out
ALTO
=

(Ecuacin No. 6)
Fan-out
ALTO
=



Fan-out
ALTO
= 10

Para calcular el fan-out en estado
bajo se deben conocer: la corriente
de salida en estado bajo (I
OL
) y la
corriente de entrada en estado bajo
(I
IL
).


Fan-out
BAJO
=

(Ecuacin No. 7)

Fan-out
BAJO
=

Fan-out
BAJO
= 10



La corriente que una compuerta de la
familia TTL puede entregar es limitada,
por lo que el nmero de compuertas
que se pueden conectar a la salida (fan-
out) es limitado mientras que la
tecnologa CMOS no requiere entregar
corriente a las entradas de la siguiente
compuerta, debido a esto CMOS tiene
un fan-out ilimitado. Sin embargo el fan-
out en la tecnologa CMOS tiene un
impacto importante en el tiempo de
retraso que ocurre en las compuertas.

j)

k) Las compuertas que utilizan tecnologa
CMOS tienen una desventaja esta reside
en su sensibilidad a la esttica. Esto se
debe a que esta familia est compuesta
por transistores FETS (son transistores
unipolares con una sola juntura a
polarizar), Es decir es consecuencia
directa de la alta impedancia de entrada
de estos circuitos integrados. Una
pequea carga electroesttica que
circule por estas altas impedancias
puede dar origen a voltajes peligrosos.
Esto quiere decir que la esttica
producida por los dedos puede daar
estos transistores, por eso se debe tratar
con sumo cuidado, debido a esto los
CMOS estn protegidos contra dao por
carga esttica mediante la inclusin en
sus entradas de diodos zner.

l) La disipacin de potencia P
D
de una
compuerta lgica TTL, es el resultado del
producto de la alimentacin continua
Vcc y la corriente de alimentacin.
Debido a que la corriente cambia
cuando se pasa de un nivel bajo (cero
lgico) a un nivel alto (uno lgico) esta
corriente no es constante. Para calcular
una potencia promedio, se trabaj con
la corriente promedio para un nivel alto
y un nivel bajo segn los datos
establecidos por el fabricante. Para esto
se utiliz la siguiente ecuacin:

Usualmente la potencia de los TTL est en
el orden de los mili Watts. La potencia de
las compuertas CMOS dependen de la
frecuencia con que se trabaje, es decir
para una frecuencia baja la potencia
disipada est en el orden de los micro
Watts, mientras que a una frecuencia
alta la disipacin alcanza el orden los mili
Watts. En general, los TTL tendrn una
disipacin mayor de potencia sobre los
CMOS.

Imagen No. 12. Potencia en funcin de la
frecuencia. TTL- CMOS.

m) El flujo de corriente a travs de una
compuerta de la familia TTL no es
constante, lo que quiere decir es que es
diferente el flujo en un estado alto que
en uno bajo. En un estado alto el flujo es
aproximadamente 40 uA mientras que
en un estado bajo el flujo es de
aproximadamente -1.6 mA.

Mientras en una compuerta de la familia
CMOS la corriente es constante, cuando
est en su estado alto la corriente es -1
uA y cuando est en su estado bajo la
corriente es 1 uA.

Acorde con la anterior explicacin se
puede notar que los CMOS drenan
menos corriente. Esto es debido a que
los CMOS tienen una resistencia de
entrada extremadanamente alta del
orden

ohmios.
n)


Tabla No. 1. Rangos para la tensin
de alimentacin.
o) El rango con que operan las familias
lgicas vara segn la tecnologa, para la
familia TTL en caso extremo es de
250Mhz en una serie estndar, mientras
que en la familia CMOS es de 50Mhz es
por esto que la velocidad es un ndice
importante para escoger la familia lgica.

p) Las compuertas con colector abierto
son un tipo de compuertas lgicas cuya
salida est abierta, esta resistencia no
esta incluida en el circuito. En esta
configuracin el usuario puede calcular la
resistencia que se requiera dependiendo
de las condiciones y necesidades. La
ventaja de usar este tipo de conexin es
que garantiza una corriente de salida
necesaria para conectar varias
compuertas lgicas a la salida de sta. A
dems sirve para fijar valores altos y
bajos segn el usuario requiera.


q)
Familia lgica Rango
TTL 4.75 a 5.25V
CMOS 3 a 18V

Imagen No 13.


Para el caso de una compuerta que tiene
dos (2) transistores en la salida como se
muestra en la Imagen No. 13 hay un
momento en que ninguno de los dos
transistores conducen es decir estn en
corte, por consiguiente la salida quedara
en el aire, desconectada, en este cosa
donde el voltaje de salida no es ni alto ni
bajo, se dice que la compuerta esta en
estado de alta impedancia o tercer
estado. No todas las compuertas poseen
la propiedad de poder abrir sus dos
transistores simultneamente por lo que
aquellas que si lo pueden se les conoce
como compuertas tri estado.

CONCLUSIONES
Dependiendo de la aplicacin en la
que se requiera utilizar compuertas
lgicas se debe escoger la familia,
teniendo en cuenta que si es una
aplicacin que conlleve altas
frecuencias se debe utilizar las
compuertas TTL ya que permite una
mayor velocidad, pero si se requiere
un bajo consumo de potencia se
deben utilizar las compuertas CMOS.

Se puede concluir que la familia
CMOS tiene mayor inmunidad al
ruido que la familia TTL, pero
tambin tiene mayor sensibilidad a la
electricidad esttica


BIBLIOGRAFIA
Familia Lgica CMOS. Disponible en:
[http://electronica.ugr.es/~amroldan/asignat
uras/curso04-
05/ftc/pdf/trab_familia_cmos.pdf]
MORFIN ROJAS, Jos Antonio. Familias
Lgicas. Universidad Iberoamericana,
Ciudad de Mxico. Disponible en:[
http://www.iec.uia.mx/acad/jmorfin/Laborat
orio%20SD_files/familias.pdf]
TEXAS INSTRUMENTS. Datasheet compuerta
SN7402. Disponible en:
[http://pdf1.alldatasheet.com/datasheet-
pdf/view/27347/TI/SN7402.html]
TEXAS INSTRUMENTS. Datasheet compuerta
CD4001B. Disponible en:
[http://www.datasheetcatalog.org/datashee
t2/e/0l1yzdy7r8hd7ypkustlkw1c09yy.pdf]
















ANEXOS
1.

Imagen No 1. NOR en TTL (Cuando las entradas son 0 lgicos, mostrando en la salida un 1 lgico)
2.


Imagen No. 2. NOR en TTL (Entradas en 1 y 1 logico, mostrando en la salida un 0 lgico). (Ver
Anexo 2)
3.

Imagen No. 3. NOR en CMOS (Entradas en 0 y 0 (lgico) mostrando en la salida un 1 (lgico) Ver
Anexo
4.


Imagen No. 4. NOR en CMOS (Entradas en 1 y 1 (lgico) mostrando en la salida un 0
(lgico)

5.


Imagen No. 6. Simulacin de la compuerta SN7402 para medir impedancia de entrada.

6.


Imagen No 7. Barrido de resistencia compuerta SN7402.




7.

Imagen No. 8. Simulacin de la compuerta CD4001B para medir impedancia de entrada.

8.



Imagen No 9. Barrido de resistencia compuerta CD4001B.





9.


Imagen No. 10. Simulacin de la compuerta SN7402 para medir impedancia de salida

10.


Imagen No. 11. Barrido de resistencia compuerta SN7402. Impedancia de salida.






11.

Imagen No. 12. Simulacin de la compuerta CD4001B para medir impedancia de salida


12.


Imagen No. 13. Barrido de resistencia compuerta CD4001B. Impedancia de salida.