LABORATORIO DE ELECTRNICA DE POTENCIA GRUPO 6

1

Prctica 2: Capacitancias Parasitas en el
MOSFET
(Marzo 2014)
Camilo Ortiz, Ana Mara lvarez, Felipe Duarte, Diego Robayo
20082005008, 20082005029, 20091005032, 20071005024
Electrnica de Potencia, Ingeniera Electrnica, Universidad Distrital Francisco Jos de Caldas
Bogot DC, Colombia


Resumen En este documento se pretende mostrar el desarrollo
de un circuito para medir el tiempo de activacin y desactivacin
en un transistor de efecto de campo calculando las capacitancias
parasitas; para la implementacin de dicho circuito ser necesario
utilizar un MOSFET como switch observando cmo varan los
tiempos a diferentes resistencias en el Gate, para finalmente
hallar el y compararlo con los resultados dados por el
fabricante.

Palabras claves MOSFET, condensador, Tiempo de carga.

I. INTRODUCCIN

Los Transistores son utilizados como interruptores en los
circuitos electrnicos de potencia. Los circuitos de excitacin de
los transistores se disean para que estos estn completamente
saturados (activados) o en corte (desactivados). Esto difiere de lo
que ocurre con otras aplicaciones de los transistores, como, por
ejemplo, un circuito amplificador, en el que el transistor opera en
la regin lineal o activa. Los transistores tiene la ventaja de que
proporcionan un control de activacin. [1]

Fig. 1. MOSFET y curva caracteristica [1]
El MOSFET es un dispositivo contolado por tension con su curva
caracteristica mostrada en la Fig.1 .Los MOSFET de potencia
son fundamentalmente de acumulacion mas que de
empobrecimiento. Una tension Gate-Source lo suficientemente
grande activara el dsipositivo, dando lugar a una pequea tension
Drain-Source.

Fig. 2. Comportamiento de un MOSFET ideal [1]
El circuito de excitacin para activar y desactivar un MOSFET es
normalmente ms sencillo que el utilizado para un BJT. En el
estado de conduccin, Las variaciones de

son linealmente
proporcionales a las variaciones de

. Por lo tanto, el MOSFET

en estado de conduccin puede modelarse como una resistencia
de conduccin denominada
()
. Los MOSFET de baja
tensin tienen resistencias de conduccin son menores a 0,1
mientras que los MOSFET de alta tensin tienen resistencias de
conduccin de unos cuantos ohmios. La construccin de los
MOSFET produce un diodo parasito, lo que se puede utilizar de
forma ventajosa en circuitos electrnicos de potencia. Los
valores nominales llegan a alcanzar hasta 1000V y 50A. Las
velocidades de conmutacin de los MOSFET son mayores que
las del BJT y se utilizan en convertidores que operan por encima
de los 100Khz. [1].
CARACTERSTICAS DE CONMUTACIN
Si no tiene seal de compuerta, un MOSFET de tipo incremental
se puede considerar como dos diodos conectados espalda con
espalda, o como un transistor NPN. La estructura de la
compuerta.[2]


Fig. 3. Modelo de interrupcin para un MOSFET [2]
LABORATORIO DE ELECTRNICA DE POTENCIA GRUPO 6


2



Fig. 4. Modelo de conmutacin para un MOSFET [2]


Fig. 5. Formas de onda y tiempos de conmutacin. [2]
Tiene capacitancias parsitas C
gs
respecto a la fuente y C
gd

respecto al drenaje. El transistor NPN tiene una unin con
polarizacin inversa, del drenaje a la fuente, y forma una
capacitancia C
ds
. La regin de base a emisor de un transistor
NPN se pone en corto en el dado del microcircuito, al metalizar
la terminal de la fuente y la resistencia de la base al emisor,
debido a que la resistencia R
bc
del material de las regiones n y p
es pequea. Por consiguiente, se puede considerar que un
MOSFET tiene un diodo interno. Las capacitancias parsitas
dependen de sus voltajes respectivos. El modelo de conmutacin
de los MOSFET se ve en la fig. 4. Las formas de onda y los
tiempos tpicos de conmutacin se ven en la fig.5. El retardo de
encendido t
d(enc)
es el tiempo necesario para cargar la
capacitancia de entrada hasta el valor del voltaje umbral. El
tiempo de subida t
r
, es el tiempo de carga de la compuerta, desde
el nivel de umbral hasta el voltaje total de compuerta V
GSP
, que
se requiere para activar al transistor hasta la regin lineal. El
tiempo de retardo de apagado t
d(apag)
es el necesario para que la
capacitancia de entrada se descargue desde el voltaje de sobre
saturacin V
1
hasta la regin de estrechamiento. El voltaje V
GS

debe disminuir en forma apreciable antes de que V
DS
comience a
subir. El tiempo de cada t
f
es el necesario para que la
capacitancia de entrada se descargue desde la regin de
estrechamiento hasta el voltaje de umbral. Si V
GS
V
T
, el
transistor se des activa.[2]






II. OBJETIVOS

Observar los efectos de la capacitancia de entrada en
un MOSFET de potencia.
Determinar los tiempos de encendido y apagado de un
MOSFET de potencia

III. MATERIALES

Los materiales a utilizar en este laboratorio fueron:
Dispositivo de conmutacin (MOSFET, IRF 840, IRF 640).
Resistencias de potencia.
Conectores de potencia.
Sondas.
Osciloscopio.


IV. PROCEDIMIENTO

Implementar un circuito que utilice un MOSFET como
interruptor de una seal CD (mnimo 25v). La corriente de carga
debe ser de por lo menos 1A. Determine la capacitancia de
entrada del MOSFET variando la resistencia de Gate y compare
los resultados con los entregados por el fabricante. Para varias
resistencias de Gate determine los tiempos de retraso en
activacin y desactivacin, as como los tiempos de elevacin y
cada. Compare la seal de activacion con la de la carga con
diferentes resistencias de Gate y concluya. Repita el
procedimiento con al menos otro MOSFET diferente.

V. DESARROLLO DE LA PRCTICA

El circuito propuesto para realizar las pruebas del tiempo de
activacin y desactivacin del MOSFET consta de:


CIRCUITO DE SWITCH

Se genera una seal cuadrada con un ciclo til del 50% a una
frecuencia de 20Khz, la amplitud de la seal generada es de 5v
pero con el fin de activar el MOSFET se usa un transistor en
corte y saturacin con Vcc de 12 v.

















LABORATORIO DE ELECTRNICA DE POTENCIA GRUPO 6


3


VI. SUMULACIONES


Figura 1 Circuito de conmutacin

Figura 2 Voltaje en la carga, Rgate = 0.1 Ohms

Figura 3 Voltaje en la carga, Rgate = 1KOhm
Se puede evidenciar un deterioro en la seal de la carga, a
medida que aumenta la resistencia de gate.



VIII. RESULTADOS OBTENIDOS


Figura 4 Voltaje en la carga con Rgate = 0

Figura 5 Voltaje en la carga con Rgate = 2k

Figura 6 Voltaje en gate



LABORATORIO DE ELECTRNICA DE POTENCIA GRUPO 6


4

Rgate Td(Enc) Tr Td(off) Tf Cg








IX. CONCLUSIONES

Las capacitancias parasitas de mosfet aun cuando son
de valores bajos, pueden llegar a ocasionar grandes
deficiencias en el funcionamiento del dispositivo, si no
son tenidas en cuenta.
La forma de la seal de voltaje del gate evidencia la
carga y descarga de dos capacitores.
La respuesta en frecuencia de los mosfets est limitada
por las capacitancias parasitas de dichos dispositivos.

X. REFERENCIAS


[1]W. Hart Daniel; Electrnica de potencia; Prentice Hall
Edicin en Espaol 1997.
[2]Muhammad Rashid; Electrnica de potencia, circuitos,
dispositivos y aplicaciones; Prentice Hall Edicin en
Espaol 1995.