Facultad de Ingeniera UNAM

Circuitos Digitales
1
J OSE G. GOMEZ FUENTES
Circuitos Secuenciales (Lgica Secuencial)
Un circuito secuencial digital, tambin es un circuito combinacional pero a ste, se
le conectan elementos de almacenamiento (Memoria) para formar una
retroalimentacin, los elementos de almacenamiento son dispositivos tambin
digitales que pueden almacenar informacin binaria, la cual define el estado actual
del circuito secuencial en determinado momento. Adems los circuitos
secuenciales tambin tienen entradas externas, que junto con el estado actual,
determinaran las salidas de dicho circuito, la siguiente figura muestra este
concepto.

En resumen, en un circuito secuencial, las salidas son funcin de las entradas
externas y del estado actual, adems el estado siguiente tambin depende es
funcin del estado actual y las entradas externas; observe que estamos hablando
de un estado actual y un estado siguiente, lo que nos lleva a concluir que un
circuito secuencial es una sucesin temporal de entradas, salidas y de estados
internos.

Circuitos secuenciales Sncronos.
Estos circuitos secuenciales, el cambio de un estado a otro, esta definido para un
tiempo especfico en instantes de tiempo discretos y los elementos de
almacenamiento, son bsicamente circuitos de retardo de tiempo. La
sincronizacin de este tipo de circuitos se logra con un circuito temporizador que
emite seales a intervalos de tiempo constante, este circuito temporizador, se
conoce como circuito de reloj. La seal de sincronizacin de un circuito de reloj, es
un tren de pulsos binario a frecuencia constante. Cuando un circuito secuencial
usa un reloj para la sincronizacin, a este tipo de circuitos se les conoce como
circuitos secuenciales con reloj. Los elementos de almacenamiento usados en los
circuitos secuenciales con reloj, se conocen como Flip-Flops.
Facultad de Ingeniera UNAM
Circuitos Digitales
2
J OSE G. GOMEZ FUENTES

Las salidas de un circuito secuencial sncrono con reloj, pueden provenir de las
salidas del circuito combinacional, de los Flip-Flops, o de ambos. Por su parte, los
Flip-Flops reciben sus seales de entrada del circuito combinacional y del circuito
de reloj y el estado de dichos Flip-Flops solo cambia con los pulsos de reloj (de ah
el nombre de circuitos secuenciales sncronos, ya que las transiciones de un
estado a otro, estn sincronizados con los pulsos de reloj).

Latch SR (Set Reset)
Este circuito se puede implementar con dos compuertas NOR ( NAND)
acopladas en cruz, tiene dos entradas Set (Establecer) y Reset (Restablecer).
Tiene dos salidas Q y Q, cuando el estado de las salidas es Q=1 y Q=0 se
dice que el Latch esta establecido (Set), y cuando el estado de las salidas es
Q=0 y Q=1, se dice que el Latch esta restablecido (Reset).
Normalmente las salidas Q y Q son complementarias, pero pudiera darse el caso
de que si ambas entradas son 1 al mismo tiempo, las dos salidas pueden ser 1,
lo cual se conoce como un estado indefinido. La aplicacin momentnea de un 1
a la entrada S hace que el Latch pase al estado establecido (Set), despus esta
entrada debe de regresar al estado 0 antes de que se presente el estado
indefinido en las salidas Q y Q. En las siguientes figuras, se muestra el Flip-Flop
hecho con compuertas NOR y tambin con compuertas NAND, la tabla de verdad
es la misma para ambos.

Para el Latch implementado con compuertas NAND en forma cruzada, las
entradas Set y Reset, normalmente estn en 1, y para cambiar el estado de las
Facultad de Ingeniera UNAM
Circuitos Digitales
3
J OSE G. GOMEZ FUENTES
salidas, se debe de aplicar un cero pero no simultneamente a ambas. La
siguiente figura muestra este circuito con su tabla de verdad.


Los dos circuitos anteriores tal y como estn, son circuitos asncronos, para que
estos puedan trabajar como un circuito sncrono, es necesario agregar elementos
para que los cambios de estado respondan cuando ocurre un pulso de la seal de
reloj. Un Flip-Flop bsico con reloj, se hace conectando un Flip-Flop bsico OR y
dos compuertas a las entradas junto con la seal de reloj, as como se muestra a
continuacin.


Facultad de Ingeniera UNAM
Circuitos Digitales
4
J OSE G. GOMEZ FUENTES
Este Flip-Flop tiene tres entradas: S, R y CP el tringulo marcado en la caja donde
la seal CP entra, es un indicador dinmico que denota que el Flip-Flop responde
cuando hay una transicin de bajo 0 a alto 1 de la seal de reloj.

La tabla de verdad resume la operacin del Flip-Flop, Q es el estado del Flip-Flop
en un momento dado (Estado actual estado presente) las columnas de S y R
dan son las entradas y Q(t+1) es el estado del Flip-Flop despus de la transicin
de reloj (estado siguiente). La expresin booleana se ha derivado del mapa de
Karnaugh y especifica el estado siguiente del Flip-Flop en funcin del estado
actual y las entradas S y R.

Latch D
Es tambin un Flip-Flop, pero de una sola entrada D. el diagrama de este circuito
se muestra a continuacin, en el cual se puede apreciar la similitud que tiene con
el Latch SR. Este Latch D elimina las condiciones no deseables al evitar que las
entradas S y R sean 1 al mismo tiempo, usando un inversor que se conecta a
en vez de la entrada independiente R (como es el caso del Latch SR)


Este Latch D se le llama as por su capacidad de almacenar datos en su interior y
es usado para almacenamiento temporal de la informacin binaria; la informacin
presente en la entrada D se transfiere a la lnea de salida Q cuando se habilita la
seal de control C ( seal de reloj).
En los Flip-Flops ya sean SR o D, el estado de la salida se conmuta cuando
cambia la seal de control C, este cambio momentneo se le llama disparo. Se
dice que esta transicin de la seal de control, dispara al Flip-Flop. Mientras el
nivel de la seal de control se mantenga en 1, la el estado del Flip-Flop
cambiara. Como se observo en la figura general de un circuito secuencial, la
realimentacin se hace de las salidas de los Flip-Flop hacia las entradas de esos
mismos Flip-Flop, de otros Flip-Flop, o tambin, a veces se usa lgica
combinacional de varias salidas de los Flip-Flop para realimentar a una o mas
entradas. En el caso de los Latches tipo D, esto puede ser un problema, ya que al
mantenerse la entrada de control en 1 y como las salidas se realimentan a las
entradas podra generar mas de un cambio de estado sobre los Flip-Flop, u
ocasionar que este cambiando constantemente mientras la seal de control este
activa alta 1. Esto por supuesto se debe de evitar Cmo se hace esto?

Facultad de Ingeniera UNAM
Circuitos Digitales
5
J OSE G. GOMEZ FUENTES

La clave para que un Flip-Flop funcione correctamente, es que se dispare
nicamente durante la transicin de la seal de reloj, esta puede ser de 0 a 1
de 1 a 0. Este
cambio o disparo del Flip-Flop durante las transiciones se conocen como Disparo
por Flanco, una transicin de 0 a 1 se le llama Flanco de Subida y a una de
1 a 0 se le llama Flanco de Bajada grficamente se muestran a continuacin:

Los Flip-Flop se disean para trabajar de esta forma, una manera de
implementarlo es por medio de dos Flip-Flop, por ejemplo la siguiente figura
muestra como hacer un Flip-Flop D disparado por flanco de bajada, por medio de
dos Latches (Flip-Flop D) simples, esta configuracin se llama Maestro-Esclavo.

Cuando la seal de reloj cambia a 1, el la entrada del Latch Maestro se transfiere
a su salida, (y de hecho cualquier cambio en la entrada se transmitir a su salida
del maestro) pero observe que la seal de control para el Latch esclavo esta en
0 (debido al inversor) entonces este Latch esta inhabilitado as cualquier cambio
en la entrada D del Maestro provocara un cambio en su salida Y pero esto no
afectara al esclavo. Cuando la seal de reloj vuelva a 0, el Latch D quedara
inhabilitado (Cualquier cambio en la entrada D ya no afectara a su salida Y) y la
salida Y se transmitir a la salida Q del Latch esclavo. Esto es el Flip-Flop
construido de esta forma solo cambia la salida Q durante la transicin de 1 a 0
de la seal de Reloj CLK (Control).
Como se observa claramente, los Flip-Flops se construyen usando compuertas;
el mas comn de estos es el Latch D disparado por flanco, ya que es el que
menos compuertas requiere. Usando un poco de lgica externa y este Flip-Flop
Facultad de Ingeniera UNAM
Circuitos Digitales
6
J OSE G. GOMEZ FUENTES
como base se pueden construir otros Flip-Flops, dos de los ms utilizados en
Circuitos Digitales, es el Flip-Flop JK y el Flip-Flop T.


Este Flip-Flop JK, puede hacer tres operaciones:
Establecer su salida a 1 (Set)
Restablecer su salida a 0 (Reset)
Complementar su salida
La entrada J establece al Flip-Flop Q=1 (Set), la entrada K lo restablece Q=0
(Reset), si ambas entradas J y K son 1, la salida se complementa Q= Q.

El Flip-Flop T (Toggle) es un complementador, y se puede hacer por medio de un
Flip-Flop JK si se conectan entre si las entradas J y K, quedando una sola
entrada T. cuando T=0 (J=K=0) y se presenta un flanco del reloj, no modifica la
salida, pero cuando T=1 (J=K=1) la salida se complementa.
El Flip-Flop T tambin se puede construir con un Flip-Flop D y una compuerta
XOR y funcionara de manera similar.


Este Flip-Flop (T) es muy usado en contadores binarios.
Una manera de esquematizar el funcionamiento de los Flip-Flop, es por medio de
su tabla de verdad, en esta tabla se especifica el estado siguiente Q(t+1) en
funcin de las entradas y del estado actual Q(t). La entrada de reloj no se incluye
porque queda explicita dentro del funcionamiento del Flip-Flop durante el tiempo
de t a t+1 (tiempo actual mas 1 pulso de reloj).
Tabla de verdad para el Flip-Flop JK



Facultad de Ingeniera UNAM
Circuitos Digitales
7
J OSE G. GOMEZ FUENTES
Mapa de Karnaugh






Expresin booleana: Q(t+1)= JQ + KQ


Tabla de verdad para el Flip-Flop D




Expresin booleana: Q(t+1)= D

Tabla de verdad para el Flip-Flop T




Expresin booleana: Q(t+1)= T(+)Q = TQ + TQ


J K Q(t+1)
0 0 Q(t) Sin Cambio
0 1 0 Restablecer
1 0 1 Establecer
1 1 Q(t) Complementa
J/K
K K
J
Q(t) 0
J
1 Q(t)
D Q(t+1)
0 0 Restablecer
1 1 Establecer
T Q(t+1)
0 1 Establecer
1 0 Restablecer