Professional Documents
Culture Documents
MEMORIAS SEMICONDUCTORAS
http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg
- Introduccin: conceptos bsicos - Memorias de acceso aleatorio Diagrama lgico Operaciones bsicas Estructuras y organizacin Expansin de memorias - Memorias de acceso secuencial Organizacin Tipos
http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg
Punto de memoria Capacidad de la memoria : N Organizacin: N = m x n1 Palabra : m Longitud de la palabra: n1 Seleccin o direccionamiento: m= 2n2 Tiempo de acceso Tasa de lectura y escritura Caudal
8 posiciones
8 bits
16 posiciones
64 posiciones
: :
Punto de memoria
Matriz de almacenamiento de 64 celdas (64 bits), organizada de tres formas diferentes: Matriz 8 X 8 (a), matriz 16 X 4 (b) o Matriz de 64 X 1 (c).
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 4
VELOCIDAD Registros de operacin Memoria principal (RAM y ROM) Memoria secundaria o auxiliar Mxima Alta Baja
DESDE EL PUNTO DE VISTA DE SU FABRICACIN Dependiendo de la realizacin fsica de la celda de memoria: Memorias estticas Acceso por impulsos elctricos: biestables (RAM estticas) Acceso por haces luminosos Memorias dinmicas Informacin en movimiento: memorias CCD Soporte en movimiento: Cintas magnticas y discos
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 6
Memorias de acceso aleatorio, directo o selectivo El tiempo de acceso no depende de la localizacin de la celda de memoria. Memorias de acceso secuencial o serie Se llega a la localizacin deseada a travs de una secuencia que depende de la posicin de la misma.
- Introduccin: conceptos bsicos - Memorias de acceso aleatorio Diagrama lgico Operaciones bsicas Estructuras y organizacin Expansin de memorias - Memorias de acceso secuencial Organizacin Tipos
n2
1
Control de Lectura/escritura
Entrada de informacin
n1 n1
Salida de informacin
1 Orden de ciclo 1
D. Pardo, et al. 2006
Inhibicin de Lectura/escritura
Floyd, T. 2000
10
Bit 1
Bit 2
n1
n1
Posicin i Bit 2
Variables de direccin
n2
Bit 1
Bit
n1
n1
Posicin 2 Bit 1 Bit 2
n 2
Bit
n1
n1
D. Pardo, et al. 2006
Control de lectura/escritura
11
Posicin 1
Bit 1 Bit
Conjunto de clulas
Bit 1 Bit
n1
n1
n2/2
Bit 1
Bit
n1
Bit 1
Bit
n1
n2
/2
Variables de direccin
y1
Decodificador
Posicin 2
Bit 1 Bit
n2/2
n1
Bit 1
Bit
n1
n2
/2
n1
S. Dormido, et al. 2000
Control de lectura/escritura
12
NOTA: El bus de datos tiene buffers triestado (permiten que las lneas de datos acten como entrada y como salida)
NOTA: tenemos tres lneas de control activas por bajo: CS (chip select), WE (write enable), OE (output enable)
13
Floyd, T. 2000
Diagrama de bloques 3D de la memoria SRAM de 32 K x 8. NOTA: los decodificadores van dentro de la pastilla de memoria
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 14
http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf
15
http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf
16
http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf
17
Direccin
n2
1
Control de Lectura/escritura
Entrada de informacin
n1 n1
Salida de informacin
1 Orden de ciclo 1
D. Pardo, et al. 2006
Inhibicin de Lectura/escritura
18
n2
Control de escritura 1 Direccin de lectura
n1
n2
Control de lectura 1
La gran complejidad de la realizacin fsica hace que slo existan en circuitos de pequea capacidad: almacenamiento de resultados en ALUs
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 19
Salida A
n2 n2
Direccin B
Control de lectura A
Dos buses de datos (A y B) y dos buses de direcciones (A y B), de los cuales el B slo se puede utilizar para lectura.
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 20
T3 T5 Q I T1 Q
T4 T6 I T2
a)
D. Pardo, et al. 2006
22
http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif
23
Memoria
SRAM
Ventajas
La velocidad de acceso es alta. Para retener los datos solo necesita estar polarizada. Son mas fciles de disear. Mayor densidad y capacidad. Menor costo por bit. Menor consumo de potencia.
Desventajas
Menor capacidad, debido a que cada celda de almacenamiento requiere mas transistores. Mayor costo por bit. Mayor consumo de Potencia. La velocidad de acceso es bajar. Necesita recargar de la informacin (refrescar) almacenada para retenerla. Diseo complejo.
DRAM
Debido al alto coste de fabricacin de la SRAM y a su alta velocidad, su uso ms comn est en la memoria cach de los ordenadores.
24
Memorias pasivas programables (PROM): Solo lectura (Programmable Read Only Memory, PROM)
-nico proceso de programacin : hilos fusibles
Memorias programables de slo lectura borrables elctricamente (Electrically Erasable Programmable Read Only Memory, EEPROM) Memorias FLASH
25
http://en.wikipedia.org/wiki/File:Eprom.jpg
(* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal collection. )
26
Floyd, T. 2000
Floyd, T. 2000
http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg
28
- Introduccin: conceptos bsicos - Memorias de acceso aleatorio Diagrama lgico Operaciones bsicas Estructuras y organizacin Expansin de memorias - Memorias de acceso secuencial Organizacin Tipos
29
http://en.wikipedia.org/wiki/File:Pair32mbEDO-DRAMdimms.jpg
30
n1
n1
Entrada de informacin
n1
n2
Control de lectura/escritura Inhibicin de lectura/escritura
n1
Salida de informacin
RAM 2 2 x n1
n
n1
31
Floyd, T. 2000
Utilizacin de dos memorias SRAM de 1 M X 4, para crear una SRAM de la misma capacidad y doble nmero de bits: 1 M X 8
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 32
Floyd, T. 2000
Bloque 2 RAM 2 2 x n1
n
Variables de direccin
(bits menos significativos)
Entrada de informacin n1
n1
n' 2
Salida de informacin
Entrada de inhibicin
Variables de direccin
(bits ms significativos)
34
8 R/W
RAM 1K 256 x 4
RAM 1K 256 x 4
RAM 1K 256 x 4
RAM 1K 256 x 4
RAM 1K 256 x 4
RAM 1K 256 x 4
RAM 1K 256 x 4
RAM 1K 256 x 4
Entrada de inhibicin
Decodificador 2 entre 4
D. Pardo, et al. 2006
A8
A9
Variables de direccin
35
- Introduccin: conceptos bsicos - Memorias de acceso aleatorio Diagrama lgico Operaciones bsicas Estructuras y organizacin Expansin de memorias - Memorias de acceso secuencial Organizacin Tipos
37
http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg
http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg
Entradas de informacin
MEMORIA SERIE
Salidas de informacin
D. Pardo, et al. 2006
rdenes de desplazamiento
38
1 Entrada de informacin
MEMORIA SERIE
1 Salida de informacin
rdenes de desplazamiento Posicin 1 Entrada Bit 1 Bit Bit n1 1 Posicin 2 Bit n1 Bit 1 Posicin 2
n 2
Bit n1
Salida
39
Posicin a posicin: Se colocan en serie las posiciones y los bits de cada posicin se colocan en paralelo.
n1 MEMORIA SERIE n1 Salidas de informacin
Entradas de informacin
rdenes de desplazamiento
D. Pardo, et al. 2006
Clasificacin segn las ordenes de W/R sobre el desplazamiento: Registros de desplazamiento Memorias FIFO Memorias LIFO
Ral Rengel Estvez: raulr@usal.es Mara Jess Martn Martnez : mjmm@usal.es 40
Dinmicos:
anularse pues desaparece la informacin recirculacin en el interior del registro - Se necesita contador para leer/escribir en una posicin de memoria - Clulas bsicas sencillas
D. Pardo, et al. 2006
n1
n1
Generador de impulsos
Contador
n2
Direccin de memoria
41
Entrada de 2 informacin
n 2
I2 2 operacin de escritura
I1
I3
I3
I2
I1
3 operacin de escritura I1 I2
I3
D. Pardo, et al. 2006
1 operacin de lectura
42
43
Floyd, T. 2000
44
Salida Memoria vaca Entrada Salida Entrada I2 I2 I1 2 operacin de escritura Entrada I3 I3 Salida 3 operacin de escritura Entrada I2 Salida I3 1 operacin de lectura I1 I2 I1 I1 I1 1 operacin de escritura
Seccin de la RAM se usa como pila (Stak) en la que no se desplazan los registros sino que se mueve el tope de pila: StackPointer
Salida
45
EN RESUMEN, EN UN PC TENEMOS
CPU: Registros y cach (SRAM) ROM PRINCIPAL: RAM (DDR2 SDRAM) SECUNDARIA: Disco Duro
46
http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf
47
http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf
48
UV EPROM 8 Kb x 8 bit
http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf
49
UV EPROM 8 Kb x 8 bit
http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf
50
51
R
D. Pardo, et al. 2006
Q T1
T2
Q L1 Salida de informacin L2
La lnea de seleccin activa la salida de informacin, de modo que el dgito almacenado puede ser ledo En escritura, se activan las entradas de informacin y con la lnea de seleccin activa se almacena el dgito elegido en el circuito
Lnea de seleccin E1 E2
Control de escritura
Entrada de informacin
52
A otras clulas
A otras clulas
Lnea de datos ED EY EX X Y
D. Pardo, et al. 2006
53
T3 T5 Q I T1 Q
T4 T6 I T2
La lnea de seleccin acta de manera similar al caso de la clula bipolar Un 1 en dicha lnea activa la conduccin en los transistores laterales y extrae la informacin hacia las lneas de datos
a)
Lnea de seleccin
D. Pardo, et al. 2006
54
Seleccin de lectura Entrada de informacin Clula MOS dinmica (3 transistores) Seleccin de escritura
T
Salida de informacin
D T5 T1 I
D T6 T3
Seal de control
C1 C2
D. Pardo, et al. 2006
Requieren menos transistores que las estticas menos superficie y mayor capacidad La informacin se almacena en la capacidad puerta-fuente de los transistores (C1 y C2 capacidades parsitas) Es necesario refrescarlas (regrabado) peridicamente amplificador Ral Rengel Estvez: raulr@usal.es
Mara Jess Martn Martnez : mjmm@usal.es
55
Clulas de memoria pasivas Slo pueden ser ledas Son no voltiles Pueden ser tambin realizadas con transistores MOSFET, eliminando aquellos en los que se quiera almacenar un 1 lgico (espesor de xido mayor) Las EPROM tienen un transistor adicional de puerta aislada, que si est cargado conduce (almacena un cero) y si no est en corte y almacena un 1
x1
x2n-1 V+ V+ V+ V+
Posicin 2n R1 T R2
D. Pardo, et al. 2006
R1 T R2
R1 T R2
R1 T R2
56
Salida de informacin
TC
TC
TL
TP
TL
TP
TL
TP
TL
TP
TL
TP
TL
TP
X0 Decodificador X1 TL X2n/2 -1 Y0 Y1
n/2
TP
TL
TP
TL
TP
Y2n/2 -1
Variables de direccin
n/2
Decodificador
57
J T
Q Q'
J T
K S
K S
Impulsos de desplazamiento
Salidas en paralelo
D T
Q Q'
D T
Q Q'
D T
Q Q'
D T
Q Q'
Impulsos de desplazamiento
Salida en serie
Entrada en serie
58
http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg
Clula tpica de almacenamiento de una RAM esttica, que muestra smbolos simplificados de transistor
Floyd, T. 2000
59
Floyd, T. 2000
Floyd, T. 2000
60
61
Floyd, T. 2000
Ral DINAMICA Rengel Estvez: raulr@usal.es Diagrama de bloques de una RAM de 1Mx1
62
Floyd, T. 2000
Floyd, T. 2000
Agradecimientos Daniel Pardo Collantes, rea de Electrnica, Departamento de Fsica Aplicada. Universidad de Salamanca. Referencias Pardo Collantes, Daniel; Bailn Vega, Lus A., Fundamentos de Electrnica Digital.Universidad de Salamanca. Ediciones Universidad de Salamanca. 2006. http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg Floyd, Thomas. Fundamentos de sistemas digitales, Pearson Alhambra (2000) http://en.wikipedia.org/wiki/File:Eprom.jpg http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg (* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal collection. ) http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf Dormido, Sebastin; Canto, M Antonia; Mira, Jos; Delgado, Ana E., Estructura y tecnologa de computadores, Ed. Sanz y Torres (2000) http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif
64