Práctica 3 - Electrónica Analógica - Respuesta en Frecuencia

Instituto Tecnolgico de Estudios Superiores de Occidente
Circuitos Electrnicos Analgicos

(SE048)

Prof. Dr. Estaban Martnez Guerrero

Prctica #3
RESPUESTA EN FRECUENCIA

Orlando Torres Perales
~ ie120363
Jorge A. Hernndez Beltrn
~ ie108456
Uriel A. Snchez Ramrez
~ ie122309

Tlaquepaque, Jalisco, noviembre de 2008
Fecha de publicacin: 17 de octubre de 2008
Fecha de entrega: 31 de octubre de 2008
Prctica #3: Respuesta en Frecuencia
Autores: Orlando Torres, Jorge A. Hernndez y Uriel A. Snchez

Este reporte contiene los elementos de investigacin y desarrollo en la
aplicacin de los conocimientos adquiridos sobre respuesta en frecuencia para dos
circuitos distintos: Un amplificador de fuente comn y un amplificador diferencial.

Introduccin
El objetivo general del experimento es contrastar los clculos de respuesta
en frecuencia hechos a mano, con los obtenidos con simulacin con circuitos y
mediciones fsicas. Los objetivos especficos son:

a) Reforzar la aplicacin de los mtodos de constante de tiempo de circuito
abierto y corto circuito para calcular las frecuencias de corte de un
amplificador.
b) Comparar la respuesta en frecuencia de amplificadores implementados con
aproximaciones monoltica y discreta.
c) Practicar los clculos de respuesta en frecuencia (anlisis de AC de estado
estable) usando simulaciones por computadora.

Los circuitos estudiados han de ser analizados tanto en corriente directa
como en pequea seal; es decir, realizar una anlisis exhaustivo de conceptos
estudiados previamente: Punto de Operacin, corriente de polarizacin,
transconductancia del circuito, y dems, enfocando en sta ocasin la respuesta
en frecuencia del circuito, en comparacin al estudio del circuito en banda media
estudiado con anterioridad.

Es esencial saber utilizar mtodos alternativos para obtener las frecuencias
de corte en las distintas frecuencias para cada circuito estudiado, debido a que
por el mtodo clsico (obteniendo la funcin de transferencia del circuito); es
complicado y por dems un tour de force innecesario. Se utilizan, por lo tanto, dos
mtodos de obtencin de las frecuencias (mtodo de circuito abierto para bajas
frecuencias y mtodo de corto circuito para frecuencias altas) presentados en las
ecuaciones 1 y 2.

De este modo, se facilita mucho el clculo de las frecuencias de corte de
los circuitos, y al mismo tiempo, es una aproximacin lo suficientemente buena (y
rpida) para conocer el comportamiento del circuito en frecuencia.
|
|
.
|
\
|
+ + =
CS CS C Cc C Cc
L
C R C R C R
f
1 1 1
2
1
2 2 1 1
t
|
|
.
|
\
|
+
=
GD Cgd GS Cgs
H
C R C R
f
1
2
1
t
[1]
.

[2]
.


Procedimiento Terico

Los circuitos a analizar son dos diseos de amplificadores previamente
creados, de los tipos fuente comn y diferencial; Primero, se tiene que hacer un
anlisis en DC del circuito para conocer las condiciones de polarizacin de los
circuitos. En segundo lugar, se lleva a cabo el anlisis en seal pequea de
parmetros importantes (g
m
, r
e
, r, r
o
), y posteriormente se calculan los siguientes
parmetros: Ganancia en banda media, lmites de distorsin y las frecuencias de
corte en altas y bajas frecuencias.

Los parmetros calculados son los siguientes:
1

L

La ecuacin cuadrtica arroja dos
resultados, pero uno genera un voltaje muy
grande en fuente, dejando el transistor en
corte. Se elige entonces la corriente ms
apropiada para el circuito.

Los parmetros de seal pequea mencionados anteriormente son los
siguientes:

Fig. 1.1. Circuito amplificador
de fuente comn analizado en
la primera parte de la prctica.

( )
( )
( )( ) V
I
V I V
V
A
I
V
A
V
A
L
W
k
V
M M
M
V V
v v
L
W
k I
D
D D
G
th GS D
76 . 4 68 0713mA 2. 898 . 4 V
0713mA 2.
23 . 1 68 898 . 4 5 . 166
5 . 166
2
333
'
2
1
898 . 4
33 16
16
15
'
2
1
GS
2
2
2 2
2
= O =
=
=
= =
=
O + O
O
=
=

( )
dB A
V
V
R R g A
V
mA
KI g
m
L D m m
D m
28 . 9
914 . 2 ||
1745 . 1 4
=
= =
= =
( )( ) ( )( ) ( )( )
( ) Hz
seg
rad
f
F nF k nF M
f
C R C R C R
f
L
L
CS CS C Cc C Cc
L
44 . 372 30 . 1587 88 . 751 91 . 0
2
1
10 63
1
100 3 . 13
1
100 87 . 10
1
2
1
1 1 1
2
1
2 2 1 1
= + + =
|
|
.
|
\
|
O
+
O
+
O
=
|
|
.
|
\
|
+ + =
t
t
t
Cc1
100n
C5
100n
V2
FREQ = 10k
VAMPL = 1v
VOFF = 0
Rsig1
100k
VCC
CS
10u
0
0
RS1
68
RL1
10k
0
R1A
33MEG
0
RD1
3.3k
R2A
16MEG
M1
MCD4007
0
VCC
0

El swing de salida del circuito es:

D
L+
=V
DD
-V
D
=15V-6.8V=8.16 V

D
L-
=V
DSsat
- V
D
=

El circuito es simulado en OrCAD y se obtienen los siguientes resultados:

Se hicieron algunas simulaciones para observar cmo funciona el circuito
en distintas condiciones.
Fig. 1.2. Circuito amplificador
de fuente comn analizado en
la primera parte de la prctica
analizado en DC.

Fig. 1.3. Simulacin del circuito en SPICE bajo las condiciones: f = 10kHz, vin = 500 mV.

Time
0s 50us 100us 150us 200us 250us 300us 350us 400us 450us 500us
V(Rsig1:2) V(C5:2)
-2.0V
-1.0V
0V
1.0V
2.0V
(225.831u,499.319m)
(174.833u,1.4097)
V V V V
KR
V KR
D
DD D
496 . 2 8 . 6 3 . 4 8 . 6
2
4 1
1 = =
+
+
( ) ( )
( ) ( )
MHz
aF fF k
C R R R R R C R R R
f
GD sig D L GS sig
H
864 . 276
3 28 . 102 76 . 5 8 . 99
1
2
1
|| || || || ||
1
2
1
2 1 2 1
=
|
|
.
|
\
|
+ O
=
|
|
.
|
\
|
+ +
=
t
t
( )
THz
fF
C C
f
GD GS
p
63 . 27
76 . 5
1
2
1
1
2
1
=
|
|
.
|
\
|
=
|
|
.
|
\
|
=
t
t

La ganancia del circuito es:

El voltaje de drenaje en DC es:

Los rieles de distorsin de la salida son:

Los datos pedidos en la prctica son:

Time
V(Rsig1:2) V(C5:2)
-6.0V
-4.0V
-2.0V
0V
2.0V
4.0V
6.0V
(24.839u,-5.2577)
(72.394u,5.5749) (225.388u,3.4990)
Frequency
1.0Hz 10Hz 100Hz 1.0KHz 10KHz 100KHz 1.0MHz 10MHz 100MHz 1.0GHz 10GHz
P(V(C5:2))
-400d
-200d
0d
SEL>>
(310.456M,-287.539)
(141.254M,-244.537)
(141.254,-136.932)
(48.529,-110.511)
DB(V(C5:2))
-80
-40
0
40
(48.529,-49.846m) (310.456M,-8.6512m)
(141.254M,6.3572) (141.254,6.3617)
dB
V
V
V
V
v
v
A
in
o
m
1928 . 9 88 . 2
4892 . 0
4097 . 1
= = = =
V V
V V
swing
swing
2577 . 5
5769 . 5
=
=
+
Fig. 1.4. Simulacin del circuito en SPICE bajo las condiciones: f = 10kHz, vin = 3.5 V.

V V
D
694 . 7 =
Fig. 1.5. Simulacin del circuito en SPICE en AC bajo las condiciones: vAC = 1 V.

MHz f
Hz f
H
L
254 . 141
254 . 141
=
=
MHz BW
MHz f
253 . 141
456 . 310
=
=
t
= Z 539 . 287 @
t
f

Lo que se observa aqu es una significativa disminucin de la frecuencia en
altas, con una significativa disminucin del ancho de banda del circuito, adems de
que se recorre la frecuencia de corte en altas (en varios cientos de MHz). Esto
ocurre porque C
GS
se pone en paralelo con el capacitor aadido al circuito: sus
valores se suman, y general un polo grande, que resulta en una frecuencia de
corte relativamente baja.

La impedancia de entrada en frecuencias medias vara bastante, pero se
encuentra entre 10M y 100k. La figura de la impedancia de salida, al remover
la resistencia de carga, es de alrededor de 3K para la banda media y disminuye
en altas frecuencias.
Frequency
P(V(C5:2))
-400d
-200d
0d
SEL>>
(238.781K,-225.373)
DB(V(C5:2))
-200
-100
0
100
(238.781K,6.3214)
Fig. 1.6. Simulacin del circuito en SPICE en AC bajo las condiciones: vin = 1 V.

Frequency
V(Rsig1:2)/ I(Rsig1)
0
2M
4M
6M
8M
10M
12M
Fig. 1.7. Impedancia de entrada del circuito.


La tabla 1 muestra la comparacin entre los valores
encontrados en OrCAD y los valores encontrados de modo analtico.

Valores calculados Valores simulados Error Absoluto
I
D
2.0713 mA 2.214 mA 6.44 %
g
m
1.1745 mA/V 1.26 mA/V 6.78 %
A
m
9.28 dB 9.1928 dB 0.95 %
f
L
372.44 Hz 141.254 Hz 163.36 %
f
H
276.864 MHz 141.254 MHz 95.74 %
F
p
307.6 MHz 27.6 THz 99.99%
V
swing+
8.16 V 5.58 V 46.24 %
V
swing-
-2.5 V -5.26 V 52.47 %

El error calculado es con respecto a los valores simulados en OrCAD, los
cuales, por lo pronto, se consideran ms legtimos por ser calculados por la
computadora.

La parte B de la prctica consiste en determinar los parmetros calculados
anteriormente para un amplificador diferencial como el que se muestra en la figura
1.9. Los clculos realizados son los siguientes:

Aprovecharemos la composicin del circuito conformado por 2 amplificadores en
configuracin de Fuente-Comn.

mA
mA Ibias
Rd
Vd Vdd
Is Id Is Id 25 . 2
2
5 . 4
2 1
1
2 2 1 1 = = =
= = = =

Fig. 1.8. Impedancia de salida del circuito.

Tabla 1. Relacin de valores calculados y simulados.

Frequency
V(RD1:1)/I(C5)
0
1.0K
2.0K
3.0K
4.0K
Dado que se trata de un circuito amplificador diferencial sabemos que su ganancia
viene dada por la expresin:

gmRd vd
m
= A

Pero antes debemos obtener gm.

( )
V
uA
v
mA
v v
uA
Vto Vgs
Id
Vto Vgs
Ibias
gm 6 . 603
78 . 1
0744 . 1
2 . 1 98 . 2
2 . 537 2 1 2
= =
=

( )
V
V
K
V
uA
gmRd vd
m
6216 . 3 6 6 . 603 =
|
.
|
\
|
= = A

( ) ( ) 2 || 2 || 1 || 1 Rd ro Rd ro Zout =

Dado que,

2 1 Rd Rd = 2 1 ro ro =

( )
2
1 || 1 Rd ro
Zout =

( )( )
K
uA Id
ro 2 . 186
2 . 537 01 . 0
1
1
1
1 = = =

( ) ( )
K
K K Rd ro
Zout 79 . 7
2
17 || 2 . 186
2
1 || 1
= = =

Hay que calcular los lmites de distorsin del circuito:

( )( ) V V V K uA v Rd Id Vdd Vd 7768 . 11 22 . 3 15 6 2 . 537 15 1 1 1 = = O = =

V v v Vd Vdd Vo 22 . 3 7768 . 11 15 1 max = = =

V Vd Vo 22 . 3 1 min = =

Las frecuencias de corte se calculan de la siguiente manera:

mA Ibias Iref Io 5 . 4 = = =

( )( )
v v v v
u
mA
Vto
L
W
Kn
Io
Vgs 4 . 6 2 . 1 2 . 5 2 . 1
3 111
9 2
3 = + = + = + =

3 3 Vgs Vds =

v Vd 4 . 6 3=

K
mA
v v
Iref
Vd Vdd
R 911 . 1
5 . 4
4 . 6 15 3
=
=

( )( )
K
mA Io
ro 22 . 22
5 . 4 01 . 0
1 1
4 = = =

( ) ( ) ( ) ( ) K K K K K ro ro ro Rd R
CL
8 . 5 22 . 22 || 2 . 186 2 . 186 || 6 4 || 2 1 || 1
1
= + = + =

K R R
CL CL
8 . 5
1 2
= =

( )( )
MHz
pf K C R
fp
L CL
44 . 27
1 8 . 5 2
1
2
1
1
1 1
= = =
t t

MHz fp fp 44 . 27 1 2 = =

( ) ( ) ( ) ( ) K K K K K K ro r Rd ro Rd Rcgs 23 . 18 22 . 22 || 2 . 186 6 || 2 . 186 6 4 || 02 2 || 1 1 1 = + + = + + =
K Rcgs Rcgs 8 . 5 2 1 = =

( ) ( ) ( ) ( )( )( ) ( )( ) ( )
MHz
pF K fF K Cgd Rcgd Cgs Rcgs
f
H
44 . 27
1 8 . 6 2 76 . 5 8 . 6 2 2
1
1 1 2 1 1 2 2
1
=
+
=
+
=
t t

El circuito es analizado en OrCAD y se
obtuvieron los siguientes resultados:

Fig. 1.9. Circuito diferencial amplificador
simulado en OrCAD / PSPICE.

0
0
M2
MCD4007
0
V6
2.5Vdc
M3
MCD4007
I1
4.5mAdc
R1
6k
R2
6k
V7
2.5Vdc
V2
1Vac
0Vdc
C7
1p
C8
1p
0 0
VCC

El anlisis en el tiempo del
circuito arroja los siguientes resultados:

La ganancia del circuito es:

El voltaje de drenaje en DC es:

Para lograr que el circuito funcionara, fue necesario cambiar los valores de
resistencia de drenaje y poner fuentes simtricas, puesto que la simulacin daba
una atenuacin en la salida (adems de que el circuito no est aislado en DC en la
salida por que la carga es un capacitor).
Time
V(M2:g) V(R2:1)
0V
0.5V
1.0V
1.5V
2.0V
2.5V
3.0V
(174.833u,285.721m)
(123.835u,2.4648)
Fig. 1.10. Circuito diferencial amplificador
analizado en DC.

dB
V
V
V
V
v
v
A
in
o
m
09 . 16 37 . 6
5 . 0
1882 . 3
= = = =
V V
D
5 . 1 =


El voltaje en drenaje es de 4 V.

Los rieles de alimentacin de la salida son:

El anlisis del circuito en frecuencia arroja los siguientes resultados:

Time
V(V3:+) V(R2:1)
-4.0V
-2.0V
0V
2.0V
4.0V
6.0V
(73.583u,-3.3245)
(23.565u,3.7036)
V V
V V
swing
swing
3 . 3
7 . 3
=
=
+
Fig. 1.13. Simulacin del circuito en SPICE bajo las condiciones: f = 10kHz, vin = 3.5 V.


Time
V(R2:2,R2:1)
12.0V
12.5V
13.0V
13.5V
14.0V
14.5V
15.0V
(123.835u,12.535)
(75.837u,14.713)

Se analizan tambin las impedancias de salida y de entrada del circuito,
para los que se obtienen las grficas 1.15 y 1.16.

Se puede observar que el circuito tiene una impedancia de entrada muy
grande, pero inestable en cuanto a su valor en la banda media. La impedancia de
salida es un poco menor, pero igualmente inestable en banda media.

Frequency
P(V(R2:1))
-100d
-50d
0d
SEL>>
(19.953M,-44.955)
DB(V(R2:1))
-50
0
50
(19.953M,7.4154)
Fig. 1.14. Anlisis en Frecuencia del circuito diferencial amplificador.

Frequency
V(V10:+)/IG(M4)
0
10T
20T
30T
40T
50T
60T
Fig. 1.15. Impedancia de entrada del circuito diferencial.


La tabla de resultados con las comparaciones de resultados se muestran
en la tabla 2.

Valores calculados Valores simulados Error Absoluto
I
D
2.25 mA 2.225 mA 0 %
g
m
603.6 A/V 1.25 mA/V 51.76 %
A
m
-3.6 V/V -6.37 V/V 43.5 %
f
H
27.74MHz 19.95 MHz 39.04 %
V
swing+
11.7 V 3.7 V 216.22 %
V
swing-
-3.2 V -3.3 V 3.03 %

Frequency
V(C9:1)/I(C9)
0
40G
80G
120G
160G
Fig. 1.15. Impedancia de salida del circuito diferencial.

Tabla 2. Relacin de valores calculados y simulados.

Procedimiento Prctico

El circuito es armado y probado en el laboratorio para comprobar su
funcionamiento. Las figuras 2.1 a 2.6 muestran el comportamiento de ambos
circuitos en frecuencias distintas, para emular un barrido en frecuencia de los
circuitos, tanto el amplificador diferencial como el amplificador de colector comn.

En la prctica se pide que la respuesta del circuito sea hasta 30MHz, sin
embargo, las fuentes no generan seales a ms de 4 MHz, por lo tanto es la mayor
frecuencia que la que se utiliz en la prctica.

Fig. 2.1-4. Respuesta a distintas
frecuencias del circuito amplificador de
fuente comn (CS). En orden
descendente (de izquierda a derecha),
la respuesta a 10KHz, 100 KHz, 1 MHz,
y 4.167 MHz

En las figuras 2.5 a 2.8 se observa la respuesta en frecuencia del circuito
amplificador diferencial, de modo que se observa su respuesta en frecuencia. En la
tabla 3 se muestra la tabla de la relacin de voltajes de salida del circuito, y en
consecuencia, la pseudo-grfica de la funcin de transferencia del circuito.

Circuito Frecuencia 10KHz 100 KHz 1 MHz 4 MHz 30 MHz
Fuente
Comn
Vo 1.94v 1.40v 0.164v 0.032v -----
Amplificador
Diferencial
Vo 1.82v 1.72v 0.62v 0.22v -----

Fig. 2.4-8. Respuesta a distintas
frecuencias del circuito amplificador de
fuente comn (CS). En orden
descendente (de izquierda a derecha),
la respuesta a 10KHz, 100 KHz, 1 MHz,
400 Khz, y 4.167 MHz

Tabla III. Resultados experimentales de frecuencia y respuesta de Fuente-Comn amplificador
Cascode.


Fig. 2.10. Fotografa del circuito armado en el laboratorio con componentes discretos.

Fig. 2.9. Respuesta en frecuencia del circuito amplificador de fuente comn, por los puntos obtenidos en el
laboratorio.


Conclusiones

La prctica sirvi para observar que la respuesta de un circuito MOS con
componentes discretos puede resultar difcil de analizar por computadora por la
poca sensibilidad del software que utilizamos para obtener los resultados del
mismo. No hay gran problema en simulaciones sencillas en DC, sin embargo, en la
respuesta en frecuencia se aleja bastante de la realidad sobre el comportamiento
del circuito.

Es por ello que es importante siempre analizar el circuito en frecuencia, y se
comprob tambin que los mtodos de constantes de tiempo son bastante
efectivos (aunque no del todo exactos) cuando se calculan las frecuencias de corte
de operacin de los circuitos amplificadores con transistores.

Se aprendi tambin el modo en el que se deben de conectar un circuito
integrado cuya patilla de base no est conectada directamente a Fuente, sino que
se debe conectar al potencial ms negativo que se use en el circuito, para evitar
fallas en los circuitos integrados.

Bibliografa
[1] Sedra, Adel S., Smith, Kenneth C., Microelectronic Circuits, McGraw-Hill, 5
th

edition, 2006. Chapter 4, Pgs. 320 358, Chapter 6, Pgs. 571 - 613. Chapter 7,
Pgs. 740 773.

[2] Rashid, Muhammad H., Microelectronic Circuits, Thomson, 2002, Pgs. 650
735.

[3] CD4007a, Par Complementario Dual del Cmos Ms El Inversor ,
http://www.datasheetcatalog.org/datasheets/50/108564_DS.pdf, Consultado el 30
de octubre de 2008.

Apndice A Procedimientos Tericos (en ingls)

Theoretical Procedure, Part A
For the common-source amplifier shown in Fig. 1,

A.1. Calculate all the DC voltages and currents.
A.2. Calculate the midband voltage gain vo/vs, input and output impedances
A.3. Calculate the distortion limits for the output voltage vo (maximum ouput
voltage swing)
A.4. Calculate the cutoff low and high frequencies.

Fig. 1 Common-source amplifier: Rsig = 100k, R1 = 33M, R2 = 16M, RD = 3.3K, RS = 68, RL =
10K, CC1 = CC2 100nF, CS = 10F, CL = 1F, VDD = 15V, M1:CD4007.

Simulation Procedure, Part A
Using the selected software, enter to the simulator the circuit shown in Fig. 1.
Make sure the FET is using the model of a CD4007 (see appendix 1, use Mbreak
transistor and edit their SPICE model).

A.5. Perform transient analysis considering a sinusoidal voltage source of 500 mV
of amplitude and
10KHz. Plot the input voltage vs and the output voltage vo, from 0 to 500us. Plot
the drain voltage vD from 0 to 1ms. From these plots, what is the voltage gain at
10KHz?, what is the DC drain voltage VD?
A.6. Perform transient analysis considering a sinusoidal voltage source of 3.5 V of
amplitude and 10KHz. Plot the input voltage vs and the output voltage vo, from 0
to 500us. From this plot, what are the distortion limits of the output voltage?
A.7. Perform AC analysis from 1Hz to 10GHz. Plot the |vo/vs| curve in dB and the
corresponding phase angle. From these plots, what is the voltage gain at mid
frequencies? What are the cutoff frequencies fL, fH and fT?, What is the amplifiers
bandwidth? What is the phase angle at fT?

A.8. Now connect a feedback capacitor CF of 6.8pF between Gate and Source
terminals, re-plot the |vo/vs| curve from 1Hz to 10GHz. What is the effect of CF
capacitor in the fH of this amplifier? Explain this behavior in terms of pole shifting
with CF.
A.9. Plot the input impedance |vs/is| and output impedance |vx/ix|. What are the
input and output impedances at mid frequencies?
A.10. Create a table to display the simulated quantities and the corresponding
calculated quantities obtained in the theoretical procedure. Show in that table the
corresponding percentage of error. Label this table as Table I.

Theoretical Procedure, Part B
For the differential amplifier shown in Fig. 2,

B.1. Calculate all the DC node voltages and branch currents.
B.2. Calculate the midband voltage gain vo/vs, input and output impedances.
B.3. Calculate the distortion limits for the output voltage vo (maximum output
voltage swing).
B.4. Calculate the cutoff low and high frequencies fL and fH.

Simulation Procedure, Part B
Using the selected software, enter to the simulator the circuit shown in Fig. 2.
Make sure both FETs are using the model of a CD4007 (use data of appendix 1).

Fig. 2. Differential amplifier: RD = 17k, IBias = 4.5mA, CL = 1pF, VCM = 2.5V,
VDD = 15V, M1, M2: CD4007.

B.5. Perform transient analysis considering a sinusoidal voltage source of 500 mV
of amplitude and voltage vD2 from 0 to 1ms. From these plots, what is the voltage
gain at 10KHz?, what is the DC drain voltage VD?
B.6. Perform transient analysis considering a sinusoidal voltage source of 1 V of
amplitude and 10KHz. Plot the input voltage vs and the output voltage vo, from 0
to 500us. From these plots, what are the distortion limits of the output voltage?
B.7. Perform AC analysis from 1Hz to 10GHz. Plot the |vo/vs| curve in dB. From
this plot, what is the voltage gain at mid frequencies? What are the cutoff
frequencies fL and fH ?, what is the amplifiers bandwidth?
B.8. Perform AC analysis from 1Hz to 10GHz. Plot the input impedance |vs/is| and
output impedance (vx/ix). What is the input impedance and output impedance at
mid frequencies?
B.9. Create a table to display the simulated quantities and the corresponding
calculated quantities obtained in the theoretical procedure. Show in that table the
corresponding percentage of error.

Label this table as Table II.

Lab procedure
Implement the above circuits (common source amplifier and differential amplifier
shown in Fig.1 and 2 respectively). In this particular lab, you can present a solo
image showing the implemented circuit.
B10. Set the frequency of wave generator to 10 kHz and a sinusoidal voltage of
500mV. Take the value of Vo as seen in the oscilloscope.
B11. Repeat step B10 taking lectures of Vo at 100kHz, 1MHz, 8MHz, and 30MHz
and fill table III.
B12. Plot the resulting curves from data of table III.

Circuit Frequency 10 kHz 100 kHz 1 MHz 8 MHz 30MHz
Common
Source
V
o

Differential
Amplifier
V
o

Table III: experimental results of frequency response of common-source and cascode amplifiers.

Apndice B Hoja de datos de CD4007C

Práctica 3 - Electrónica Analógica - Respuesta en Frecuencia

Uploaded by

Document Information

Original Description:

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Práctica 3 - Electrónica Analógica - Respuesta en Frecuencia

Uploaded by

Copyright:

Available Formats

Instituto Tecnolgico de Estudios Superiores de Occidente

Circuitos Electrnicos Analgicos

You might also like