You are on page 1of 14

www.monografias.

com

Procesadores multi-ncleo
Edgar Miraya Anamara (edmiraya@yahoo.com) 1. 2. 3. ". #. %. '. ). 1. Introduccin Panorama Actual escri!cin inicial Antecedentes de los !rocesadores multincleo E$em!los de !rocesadores multincleo &uturo de los !rocesadores multincleo (onclusiones *losario

Introduccin La presente monografa trata el tema de los procesadores multincleo, dando un panorama de porque se decidi fabricarlos, sus antecedentes, como trabajan. Adems se muestra algunos procesadores multi ncleos actuales, de !ntel, de A"#. $e %a puesto &nfasis en el procesador 'ell, por su potencial ( su capacidad. )ste trabajo pretende dar una *ista amplia de los procesadores multincleo. +ara ma(ores detalles se puede consultar la bibliografa. Panorama Actual La fuerte competencia en el mundo de los procesadores, especialmente entre !ntel ( A"#, %a producido que la tecnologa actual de fabricacin de procesadores esta llegando a sus lmites. 'ada *e, la miniaturi,acin de los componentes del procesador es ms difcil (el lmite de construccin del silicio ronda los -. /0nm, donde el silicio empie,a a ceder por falta de consistencia, (a se %a llegado a los 1.nm), el problema de la generacin de calor a aumentado, produciendo que sea ms difcil aumentar la frecuencia principal del procesador. 2odos estos problemas dificultan el aumento de rendimiento de los procesadores. Los procesadores actuales no sobrepasan los 3.4 56, (obtenido por el +entium 7 +rescott), necesitan grandes disipadores ( *entiladores porque generan muc%o calor. 8o se poda continuar fabricando procesadores de la misma manera, se estaba llegando a un 9estancamiento:; era necesario tomar otro camino, utili,ar otra *ariable que %iciera que el rendimiento del procesador aumentar. )ntonces, basndose en el procesamiento en paralelo, se empe,aron a construir los procesadores multi ncleo.

2.

3.

escri!cin inicial Los procesadores multi ncleo son un procesador que contiene dentro de su empaque a *arios ncleos o 9cerebros:. La ma(ora de los procesadores son mono ncleo, o sea tienen un solo cerebro. "ientras un procesador mono ncleo tiene un solo cerebro para ejecutar procesos, un procesador multi ncleo puede repartir los procesos entre sus *arios cerebros para su posterior ejecucin. )s como cuando a una persona le dan muc%os trabajos por %acer, si otro lo a(uda entre los dos pueden di*idirse el trabajo ( terminar ms rpido. $i los dos les toca %acer un solo trabajo, si este es di*isible, entonces los dos lo tambi&n lo %arn mas rpido. +ero si el trabajo no es di*isible, entonces en ese caso uno solo lo %ara. +or eso las aplicaciones que sacan ms pro*ec%o de estos procesadores multincleo son aquellas que pueden generar muc%os %ilos de ejecucin (t%read) como las aplicaciones de audio<*ideo, clculo cientfico, juegos, tratamiento de grficos en 3#, etc. +ero de todas maneras siempre %a( aplicaciones que no se di*iden en %ilos de ejecucin, que no apro*ec%an por completo estos procesadores. +ero estos procesadores pueden ejecutar *arias de estas aplicaciones al mismo tiempo. $olo cuando uno ejecute una sola aplicacin que no sea paraleli,able (no se pueda descomponer en %ilos) es cuando no se apro*ec%a el potencial de procesamiento que tienen estos procesadores. Actualmente muc%os programas son poco paraleli,ables (e=cepto en los sectores donde se usan supercomputadoras, sistemas distribuidos ( paralelos, etc.), pero se pueden ejecutar muc%os de ellos a la *e,. 'on el auge de estos procesadores, saldrn aplicaciones ms paraleli,ables. 'omo %istoria se puede decir que el primer procesador multincleo en el mercado fue el !>" +ower 7 en el a?o /000. @na alternati*a a los procesadores multincleo son los sistemas multiprocesadores, que consisten en una placa madre que poda soportar desde / a ms procesadores. )l rendimiento es bastante bueno, pero tambi&n es bastante caro.

".

Antecedentes de los !rocesadores multincleo Los procesadores multincleo se basaron en los sistemas distribuidos, la computacin paralela, ( las tecnologas como el 6(pert%reading; que mostraban como di*idir el trabajo entre *arias unidades de ejecucin. Procesamiento en Paralelo )l procesamiento en paralelo es la di*isin de una aplicacin en *arias partes para que sean ejecutadas a la *e, por diferentes unidades de ejecucin. )l procesamiento en paralelo se utili,a en 'omputacin +aralela ( la 'omputacin #istribuida. +y!er,hreading )sta tecnologa fue creada por !ntel, para los procesadores +entium 7 ms a*an,ados. )l 6(pert%reading %ace que el procesador funcione como si fuera dos procesadores. )sto fue %ec%o para que tenga la posibilidad de trabajar de forma multi%ilo (multit%read) real, es decir pueda ejecutar muc%os %ilos simultneamente. @n procesador con la tecnologa 6(pert%reading tiene un .A ms de transistores que el mismo procesador sin esa tecnologa.

Los dos procesadores lgicos, que posee el procesador %(pert%reading, tienen su propio estado de la arquitecturaB registros de control, registros de datos, registros de depuracin, etc. ( el A+!' (controlador a*an,ado de interrupcin programable). Los dos procesadores lgicos comparten la memoria cac%&, la interfa, del bus del sistema, etc.

#.

E$em!los de !rocesadores multincleo $e *er un resumen de los principales procesadores multincleo de la actualidad. $e comien,a por !ntel, mostrando los procesadores multincleo que %a sacado al mercado, luego *iene A"#, ( por ltimo se muestra al nue*o procesador 'ell, que pr=imamente *a a salir en la +la($tation 3. Procesadores Multincleo de Intel Actualmente !ntel esta fabricando procesadores de doble ncleo. 'omen, fabricando los +entium # en el /00., luego en el /001 lan, los 'ore #uo ( el 'ore / #uo. Pentium Los +entium # estn conformados por dos procesadores +entium 7 +rescott sin 6(pert%reading. Luego !ntel sac el +entium )=treme )dition (8o confundir con el +entium 7 )=treme )dition) que era un procesador que tena los procesadores +7 +rescott, con la tecnologa 6(pert%reading, lo que %acia que el software *iera cuatro procesadores. Las caractersticas de los +entium # sonB - +roceso de fabricacin de C0nm - 2ienen la tecnologa )"172, que permite trabajar con 17 bits de forma nati*a - @tili,an ncleos $mit%Dield (basados en los +rescott), cada uno de ellos tiene una memoria cac%& L/ de -"> - Ean desde /.4056,, del modelo menos potente, %asta 3./056, para el modelo ms potente. )l procesador que contiene dos ncleos +rescott se llama $mit%field. Los nue*os procesadores de doble ncleo +entium # se llaman +resler, estn construidos con tecnologa de fabricacin de 1.nm ( *an desde /.4 %asta 3.F35%,. 2ienen una cac%& L/ por cada ncleo de /"> (7"> en total). (ore uo Los procesadores 'ore #uo es una *ersin para los porttiles, implementa /"> de cac%& de memoria compartida para ambos ncleos. )stn %ec%os con la tecnologa de 1.nm. $u *elocidad *a desde -./0 %asta /.335%,. )l D$> (bus del sistema) *a desde .33"%, del modelo menos potente %asta 11F"%, para los dems. )l gasto de energa *a desde C.0w %asta 3-w. +or los datos se *e que tienen una gran relacin rendimiento<energa. (ore 2 uo )sta nue*a familia de procesadores de !ntel esta basado en la microarquitectura 'ore, que reempla,a a la antigua microarquitectura 8etburst que fue aplicada en los dems procesadores ( que (a estaba llegando a sus lmites. La arquitectura 'ore pro*iene de la arquitectura que produjo al +entium " (utili,ado por los !ntel 'entrino), que destaca por el gran rendimiento que obtiene de la poca energa que gasta. )l +entium " adems pro*iene del +entium !!!, ( este del +entium +ro (Los +entium 7 son una rama genealgica aparte). Las subfamilias del 'ore / #uo sonB "erom, para porttiles. 'onroe, para equipos de sobremesa. Good'rest, para ser*idores. Los 'ore / #uo, reci&n %an salido en julio del /001. Adems de la *ersin normal, %a( una *ersin e=trema. 8o se tienen todos los datos disponibles, pero (a se %an probado algunos de ellos. Los 'ore / #uo que %an sido probados, por la ma(ora de testeadores, son e l 'ore / )=treme H1400, el 'ore / #uo )1F00 ( el )1100. )n las pruebas estos procesadores demuestran tener ms rendimiento que el ms poderoso procesador del A"#, el A"# DH 1/. Los mas fuertes (H1400 ( )1F00) *encen en casi todo al DH 1/, en algunas pruebas por un margen considerable ( el tercero ()1100) esta mu( cerca. Procesadores Multincleo de AM Antes de sacar sus procesadores multincleo al mercado, A"# (a %aba conseguido un gran &=ito con su procesador At%lon 17, que incorporaba la capacidad de direccional 17 bits de memoria, la tecnologa 6(per2ransport que era un nue*o bus bastante rpido que eliminaba cuellos de botella anteriores, ( otras tecnologas; este procesador fue tomado como base para la construccin de su procesador de doble ncleo At%lon 17 H/, que sali al mercado a partir del /00..

+ara $er*idores, A"# sac el procesador Ipteron H/, que se basaba tambi&n en el Ipteron de un solo ncleo, el %ermano ma(or de los At%lon 17. +ara +orttiles A"# %a sacado el 2urion H/, que lle*a el poder de los procesadores de doble ncleo al campo de los m*iles. A"# fue el primero en sacar la tecnologa de 17 bits, ( tambi&n fue la primera en sacar los procesadores de doble ncleo para ser*idores, porttiles ( computadoras de escritorio. 6an tenido un gran &=ito, pero con la aparicin de los 'ore / #uo de !ntel, basados en su e=itoso +entium " 'entrino, la iniciati*a *uel*e a las manos de !ntel en todos los frentes. 6a( que esperar a que A"# saque sus nue*os procesadores J4L, de 7 ncleos ( con tecnologas mejoradas, como el 6(per2ransport 3 ( una cac%& L3. Procesador (E--

)l procesador 'ell, es un procesador multi ncleo dise?ado por las empresas !>", $on( ( 2os%iba desde el mar,o del /00-. )ste procesador *a a ser usado inicialmente por la +la($tation 3, pero se tiene pre*isto usarlo tambi&n en los productos electrnicos que fabrican estas empresas, que *an desde tele*isores de alta definicin %asta ordenadores. Los componentes del procesador sonB - +ower +rocessor )lement (++)). 4 $(nergistic +rocessor )lements ($+)s). >us de !ntercone=in de los )lementos ()!>). 'ontrolador de Acceso #irecto a "emoria (#"A'). / 'ontroladores de "emoria Kambus H#K.

@na interfa, Kambus Dle=!I (!nput < Iutput).

)l ++) es el ncleo principal, este se encarga de coordinar el trabajo de todos los dems ncleos ($+)s), mediante la tecnologa $"2 ($imoultaneous "ulti 2%reading). )l ++' toma el control del sistema operati*o ( deja a los $+)s el trabajo de los dems procesos. )L ++) esta basado en la arquitectura +ower+' de 17 bits, tiene 3/ J> de cac%& L- ( .-/ J> de cac%& L/, tiene tambi&n tecnologa de doble %ilo ( puede ejecutar dos instrucciones por %ilo. )ste procesador esta %ec%o como los K!$' clsicos, o sea no es como los +ower+' tradicionales, por eso no tiene implementado la prediccin de saltos, ( la ejecucin de instrucciones es en orden; lo que a%orra una cantidad considerable de transistores, pasando todo ese trabajo al compilador.

Los $+) son los procesadores au=iliares, son unidades de clculo *ectorial. +ueden ejecutar %asta dos instrucciones por ciclo. 'ada $+) tiene -/4 registros de -/4 bits cada uno, 7 unidades de coma flotante, 7 unidades aritm&ticas enteras ( una memoria local de /.1 J> (esta memoria es $KA" como las memorias cac%&, pero no es una de ellas). Al no utili,ar memoria cac%&, se simplifica el dise?o del $+). Los $+)s tienen memoria local para tomar los datos que requieren ms rpidamente. )l bus de intercone=in de elementos, )!>, esta compuesto por 7 canales de datos de -/4 bits, permite la comunicacin entre todos los elementos del procesador, permite tambi&n cargar ( mo*er -15> de datos por segundo %acia ( fuera del 'ell respecti*amente. +ara mantener lleno este anc%o de banda, el procesador 'ell utili,a en sus controladores de !<I ( la memoria las tecnologas dise?adas por la empresa Kambus (conocida por %aber fabricado las *eloces memorias KA" para +entium 7, las K!"", que no tu*ieron aceptacin en el mercado). La memoria H#K de Kambus es bastante rpida, llegando a *elocidades -/ *eces superiores a las memorias con*encionales de .33"%, actuales. La *elocidad a la que llega es de 7.45%,. La tecnologa Dle=!I, tambi&n de Kambus, es una interface de entrada ( salida bastante rpida. )sta constituido por -/ cone=iones punto a punto unidireccionales de -b(te, F de estas cone=iones son de salida ( . son de entrada. )l Dle=!I puede tener una *elocidad desde 700"%, %asta 456,. )l c%ip 'ell %a a%orrado muc%os transistores al no implementar cac%& para los $+)s, ejecucin fuera de orden, prediccin de saltos, etc., dejando todo ese trabajo al compilador; con el fin de poner mas procesadores ($+)s) lo que aumenta el poder de procesamiento, ( adems para que el c%ip sea ms sencillo ( gaste menos energa. )ste c%ip es un monstruo con sus /37 millones de transistores, la ma(ora dedicados al poder de procesamiento por lo anteriormente e=puesto, ( como utili,a muc%os 9cerebros:, la generacin de calor se disemina por todo el procesador. Itras caractersticas de este procesador sonB Dabricacin en C0nm (nanmetros). Drecuencia de trabajo desde 3./ 56,. -,3 Eoltios.

Iperacin a 4.L' con un disipador. )l prototipo tiene //-mm/. @tili,a la tecnologa $I! ($ilicio sobre aislante) Itras caractersticas que tiene el 'ell es que es escalable, fue dise?ado para poder trabajar con otros 'ell. @n ++' de un 'ell tiene el potencial de comunicarse con un ++' o un $+) de otro 'ell que se encuentre en la misma placa madre, en la misma red o en cualquier parte del mundo si ambos estos conectados a !nternet. .tros Procesadores Itros procesadores multincleo importantes que %an salido sonB - el +ower+' 5. para las Apple. - )l @ltra$parc 2- 8iagara, poderoso procesador para ser*idores, que genera un gran a%orro de energa por su relacin rendimiento<energa. $u fabricante $un "icros(stems antes tambi&n %a sacado buenos procesadores multincleo para sus ser*idores. %. &uturo de los !rocesadores multincleo Actualmente !ntel ( A"# estn ofreciendo sus procesadores de doble ncleo. )n los siguiente a?os saldrn sus procesadores de 7 ncleos, 4, etc. !ntel pre*& llegar a construir un procesador de 3/ ncleos para el /0-0. )l procesador 'ell %a comen,ado a ser construido con la tecnologa de fabricacin de 1.nm. !>" esta desarrollando el procesador Jilocore, un procesador que tiene un ncleo principal +ower+' que maneja a -0/7 ncleos au=iliares peque?os de 4 bits. )n cuanto a tecnologas, !>" %a fabricado, en e=perimentos, c%ips con la tecnologa $i5e (tecnologa que a?ade al silicio, mediante procesos nanotecnolgicos, capas de germanio, para mejorar sus propiedades electrnicas) que pueden alcan,ar .0056, con el cero absoluto, pre*iendo que pueden llegar a 3.0 5%, a temperatura ambiente. )sta tecnologa no es tan costosa, pudi&ndose implementar en las fabricas de c%ips a mu( bajo precio. )sto puede ser el comien,o de una nue*a generacin de procesadores ultrarpidos, comparados con los actuales.

'. -

(onclusiones Los procesadores A"# e !ntel multincleo seguirn mejorando, pues lle*an compatibilidad con las instrucciones =41. Las empresas de desarrollo de software se *ern obligadas, por moti*os competiti*os, a desarrollar software que apro*ec%e el procesamiento paralelo que tienen estos procesadores. )stos les generar gastos de desarrollo ma(ores de los normales. )n cambio el procesador 'ell tiene ms problemas, porque no es compatible con el software e=istente. )s difcil que las empresas de software %agan programas para el 'ell, por el enorme costo de desarrollo que implica. +ero fue una buena idea ponerlo en la consola +la($tation 3, porque ello generar una enorme cantidad de programadores, pro*enientes de las industrias de juegos, que quieran apro*ec%ar todo el potencial que tiene. )l rendimiento de los procesadores %a tomado nue*o aliento, despu&s de dejar de a*an,ar en "6,. 'on esta tecnologa se puede seguir mejorando el rendimiento durante un buen tiempo. #entro de poco, las personas normales tendremos el poder de cmputo que tenan los supercomputadores %ace algunos a?os. ($e dice que 7 procesadores 'ell tienen el poder equi*alente a la supercomputadora ms poderosa de ))@@ de %ace solo -0 a?os).

).

*losario Procesador (E-%ttpB<<www.idg.es<pcworld<conocimiento<pdfs<+'GIKL#M82/-C.pdf %ttpB<<www.faq mac.com<mt<arc%i*es<0---.0.p%p %ttpB<<www.faq mac.com<mt<arc%i*es<0--//4.p%p %ttpB<<barrapunto.com<journal.plNopOdispla(PuidO-C.10PidO-.3FC %ttpB<<www.blac%ford.info<computer<'ell<'ell-M*/.%tml %ttpB<<www.pcwla.com<pcwla/.nsf<articulos<0A>1>0CDF31C)0A.00/.F010007#C)04 %ttpB<<www.%elp700.es<asp<scripts<nwart.aspN8umO-.CP+agO/7P2ipO" %ttpB<<www.computeridea.net<Actualidad<AnA'3AA-lisis<!nform A'3AA-ticaMpersonal<6ardware</00.07-30-.<%ttpB<<sanato=.f/o.org<NcatOC %ttpB<<www.rambus.com Procesadores y ,ecnologa I/,E%ttpB<<www.intel.com %ttpB<<www.intel.com<support<sp<processors<pentium7<pentium7M%t.%tm %ttpB<<www.acti*e %ardware.com<spanis%<re*iews<processor<35%,.%tm %ttpB<<www.canal ar.com.ar<8oticias<8oticia"uestra.aspN!dO33C1 %ttpB<<www.fa(erwa(er.com<arc%i*o</001<0F<queMtalMesMelMintelMcoreMduoM/.p%p %ttpB<<es.wiQipedia.org<wiQi<!ntelM+entiumM" Procesadores AM %ttpB<<www.amd.com< es.wiQipedia.org<wiQi<A"#17 %ttpB<<www.meristation.com<*3<desMnoticia.p%pNpicO6K#PidOcw77F-c..cFe4db In0ormacin *eneral %ttpB<<www.atc.unio*i.es<infMmedMo*iedo<3iccrp<2ransparencias<- 6ardwareA/0delA/0+'.pdf %ttpB<<www.lcc.uma.es<Rpedre<2rabajosM"+</CM8ue*osM"icroprocesadores.pdf %ttpB<<www.fdi.ucm.es<profesor<sdelpino<)2'<%istoria.pdf %ttpB<<www.jeua,arru.com<docs<procesadoresMdualMcore.pdf %ttpB<<arstec%nica.com<news.ars<post</001070F 1..1.%tml %ttpB<<www.macuarium.com<foro<lofi*ersion<inde=.p%p<t-0447F 0.%tml %ttpB<<cum.une=.es<+rofes<profes<jlguisado<materialesMecMteoria<2rabajosA/0monograficos A/0/00. /001<+aralelismoA/0aA/0ni*elA/0deA/0t%readA/0 A/0grupoA/0/.ppt %ttpB<<www.arcos.inf.uc3m.es<Rjdaniel<seminarios<ssooa01<tendencias proc.ppt

Edgar Miraya Anamara edmira(aS(a%oo.com )studiante de la Dacultad de !ngeniera de $istemas e !nformtica de la @ni*ersidad 8acional "a(or de $an "arcos. Lima, +er. 2rabajo para el curso de Arquitectura de 'omputadoras.

Intel Core i7: Descripcin y caractersticas del nuevo procesador de Intel. Con el nombre en clave de Nehalem conocido hasta ahora desde hace varios aos que se lleva desarrollando por !in lle"a al mercado rebauti#ado con el nombre comercial Intel Core i7 en sus versiones de dos cuatro y ocho n$cleos. Construdo a %& nm. es el primer procesador del Intel en conse"uir poner cuatro y ocho procesadores inte"rados de !orma nativa compartiendo una misma memoria cach' y procesador de instrucciones. (smismo vuelve la tecnolo"a hyperthreadin" ya utli#ada en el )entium % por lo el sistema operativo nos reportara *+ procesadores si tuvier,mos instalado el Intel Core i7 -cto. (dem,s el controlador de memoria va inte"rado dentro del propio procesador con la nueva tecnolo"a .uic/)ath al"o a lo que (0D ya nos tiene acostumbrados desde hace bastante tiempo con su tecnolo"a 1yper2ransport. 2enemos cambio de soc/et y de chipsets es decir este procesador no ser, compatible con nin"una de las placas madres desarrolladas para Intel Core 3 y procesadores anteriores. Intel Core i7 necesita placas madre nuevas y chipsets nuevo. 4l #calo para el procesador ha crecido considerablemente de tamao pasando a ser 56(*7++ en comparacin con el anterior 56(77&. 4l Nombre 8Intel Core i79 (unque Intel a$n no se han pronunciado acerca de la procedencia del nombre 8i79 se ha especulado mucho sobre este nombre en la :eb. No coincido con nin"una de estas especulaciones por lo que publico aqu la ma. 5a letra 8i; vendra de Intel y el n$mero hara re!erencia a la "eneracin del procesador se"$n la si"uiente tabla. 6eneracin *: (barcara todos los procesadores de Intel hasta el <=*<<. 6eneracin 3: 4l procesador Intel 3<+ y todas sus variantes. 6eneracin 7: 4l procesador Intel 7<+ y todas sus variantes. 6eneracin %: 4l procesador Intel %<+ y todas su variantes. 6eneracin &: 4l procesador Intel )entium y todas sus variantes. 6eneracin +: 4l procesador Intel Core Intel Core 3 y todas sus variantes. 6eneracin 7: 4l procesador Intel Core i7. 0$ltiples N$cleos con 1yper2hreadin" >12? 0ulti-2hreadin" >@02?. Ana de las principales caractersticas de este procesador es el inte"rar m$ltiples n$cleos de !orma nativa >sin"le die?. 4s decir n$cleos que comparten la memoria cach' y el Bue"o de instrucciones. Disponible en versiones de dos cuatro y ocho n$cleos a velocidades que van inicialmente desde los 3.++ 6h#. hasta por encima de los % 6h#. Con 1yperthreadin" 0ulti-2hreadin" tecnolo"a ya utili#ada con )entium % cada procesador ser, capa# de eBecutar dos instrucciones por cada ciclo de reloB por lo que en un sistema que ten"a instalado el Intel Core i7 -cto el sistema operativo le reportar, que tiene instalado *+ n$cleos. 4l vieBo 1yper2hreadin" >12? cambia de nombre con Intel Core i7 para llamarse @imultaneous 0ulti-2hreadin" >@02? contar, con 3 vas >3-:ay? que permitir,

administrar hasta *+ hilos >threads? de eBecucin en un procesador de ocho cores que es lo que permite Intel Core i7 o en su de!ecto < hilos de eBecucin en un procesador .uad core. Cesulta al"o contradictorio pues los procesadores multi-n$cleos deberan suplir lo que se intentaba hacer con el 1yper2hreadin" en procesadores de un solo n$cloe de la compaa aos atr,s pero la idea de tener mas hilos de eBecucin es al"o que para !uturos sistemas de computo seduce bastante y si se pueden entre comillas tener mas hilos habr, que ver como los sistemas y aplicaciones aprovechan estos canales adicionales para optimi#ar la per!ormance pues es sabido que cuando Intel incorporo el 12 en sus )% no todas las aplicaciones hacan uso o saban aprovecharlo pues todo o casi todo se pro"ramaba para un solo hilo de eBecucin. (ctualmente la tendencia es aprovechar los procesadores dual o quad core para optimi#ar el rendimiento veremos si este remo#ado 12 lo"ra hacer di!erencia. 0emoria Cach' Compartida de (lto-Nivel. 0eBoras en la memoria cach' con una nueva arqitectura de tres niveles: la cach' 5* con 73 Db. de cach' para intrucciones y otros 73 Db para cach' de datosE nueva cach' 53 por n$cleo de latencia muy baBa con 3&+ Db por n$cleo para datos e instruccionesE y una nueva cach' 57 compartida por todos los n$cleos y con di!erentes con!i"uraciones en 0b. se"$n el tipo de procesador < 0b en el caso de un Core i7 .uad con cuatro n$celos aunque con el tiempo se ir, ampliando esta memoria cach' compartida. Intel tendr, en sus procesadores lo que ha denominado 0ulti-level shared cache esto quiere decir que se"uramente tanto la memoria cache de nivel 3 >53? como la memoria Cache de nivel 7 >57? ser,n memorias compartidas por cada uno de los n$cleos del procesador esto trae la ventaBa de que se simpli!ica el diseo de la arquitectura interna del procesador pero hay que ser cuidadosos en la !orma en al que cada uno de los cores intenta acceder a la memoria para que no se produ#can con!lictos en los accesos qui#,s con un s:itch interno que administre las peticiones. 4sto por que siempre ser, mas optimo que cada core ten"a su propio cache y que acceda a el eFclusivamente a que tener un solo 6ran cache en que dos cuatro o mas n$cleos intenten acceder a el provocando colas o latencias demasiado altas en los accesos lo que provoca un contrasentido en la ra#n de ser del la memoria Cache de un procesador la cual es ahorrarse tiempos al tener un cache eFterno o tratar de acceder a la memoria principal en tareas crticas. Intel .uic/)ath 4l procesador Intel Core i7 lleva inte"rado el controlador de memoria dentro del propio procesador. 5a tecnolo"a Intel .uic/)ath Interconnect es una tecnolo"a de interconeFin con el procesador punto a punto desarrollada por Intel en competencia con la tecnolo"a 1yper2ransport de (0D. 4sta tecnolo"a incluye un controlador de memoria dentro del propio procesador. Ceempla#a al Gront @ide Hus >G@H? de los procesador Ieon e Itanium. 4l rendimiento de esta tecnolo"a est, reportado para ser de % < a + % 6i"atrans!erencias por se"undo >62Js? por direccin y un enlace puede ser & *= o 3= bits de lar"o en cada

direccin. (dem,s el ancho de banda provisto por un enlace lar"o completo asciende de *3 = a *+ = 6HJs por direccin o de 3% = a 73 = 6HJs por enlace. (dmite hasta tres canales de memoria DDC7 a *+== 0h#. Inte"rated 6raphics )rocessor 2ambien incluir, un procesador "r,!ico inte"rado dentro del propio procesador tambi'n en respuesta al anuncio de (0D con su tecnolo"a Gusion que consiste en inte"rar un procesador "r,!ico dentro del propio procesador. 4n el caso de Intel Core i7 habr, versiones distintas de este procesador unas sin este controlador y otras con este procesador inte"rado. (unque no veremos procesadores Intel Conre i7 hasta el ao 3.==K la idea es la de incluir una 6)A procesador "r,!ico discreto inte"rado para modelos concretos como por eBemplo port,tiles y dispositivos ultra-mviles >A0)C? ya que se conse"uran consumos de ener"a muy baBos por lo que se aumentara considerablemente la duracin de las bateras en sistemas mviles como los port,tiles. Nuevo ConBunto de Instrucciones @@4 %.3 @treamin" @I0D 4Ftensions >@@4? es un conBunto de instrucciones @I0D >@in"le Instruction 0ultiple Data - Lnica Instruccin 0$ltiples Datos? aadidas en el ao *.KKK al procesador )entium III como eFtension a la arquitectura F<+ como respuesta a la tecnolo"a 7DNo:M que (0D tena implementada aos atr,s. 5a versin %.3 de las eFtensiones de vector de Intel @@4 trae de re"reso al !uturo el F<+ I@( atr,s con la adicin de nuevas instrucciones de manipulacin de cadenas. Di"o 8Ce"reso al !uturo; porque el soporte a nivel de cadena de procesamiento I@( es una caracterstica de las arquitecturas CI@C que se considera obsoleta actualmente en los aos post-CI@C. )ero la cadena de instrucciones del nuevo @@4 % 3 est,n destinadas a acelerar el procesamiento de I05 lo que las convierte en per!ectas para la Neb y aplicaciones !uturas basadas en I05. @@4 %.3 tambi'n incluye una instruccin CCC que acelera el almacenamiento y las aplicaciones de red as como una instruccin )-)CN2 $til para una variedad de tareas de patrn especi!icado. (dem,s para o!recer meBopr soporte a las aplicaciones multi-hilo Intel ha reducido la latencia de los hilos de las primitivas de sincroni#acin. 4n el !rente de virtuali#acin acelera las transiciones y tiene al"unas meBoras sustanciales que no voy a detallar aqu en su sistema de memoria virtual que reduce en "ran medida el n$mero de esas transiciones requeridas por el 1ypervisor. -tras Caractersticas Cuatro unidades de dispatch en ve# de tres lo que se traduce en un 77O m,s de meBora de proceso de datos por parte del procesador. 4l Intel Core i7 podr, eBecutar cuatro

microinstrucciones a la ve# en lu"ar de las tres de Intel Core 3 consi"uiendo un aumento considerable en velocidad. (dem,s este procesador llevar, un se"undo bu!!er de &*3-entradas 25H >2ranslation 5oo/-aside Hu!!er?. 4ste circuito es una tabla utili#ada para convertir las direcciones !sicas y virtuales por el circuito de memoria virtual. (adiendo esta se"unda tabla se meBora considerablemente el rendimiento del procesador. An nuevo se"undo bu!!er de prediccin de bi!urcaciones o H2H >Hranch 2ar"et Hu!!er? y aumentando el tamao del primer y este se"undo nuevo bu!!er permitir, car"a m,s instrucciones y predecir con m,s eFactitud cual es la si"uiente instruccin a procesador meBorando a$n m,s el rendimiento del procesador. Disponibilidad y 0odelos. Incialmente en octubre de 3.==< veremos los primeros modelos con soc/et 56(*7++ cuatro n$cleos y < 0b. de memoria cach' ser,n los Intel Core i7 .uad a velocidades de 3 ++ 6h# 3 K7 6h# y en su version 4Ftreme 4diton a 7 3 6h# con versiones de doble y triple canal de memoria DDC7 a <== *=++ *777 y *+== 01# con buses de memoria de *F %.< 62Js .uic/)ath *F +.% 62Js .uic/)ath y 3F .uic/)ath. 4l consumo de este procesador estar, en *7= N y soc/et 56(*7++.

You might also like