Universidad Tecnolgica Equinoccial

Resumen de procesadores capitulo 2 Integrantes: Jimmy Imbaquingo; Fabricio Carranco

Informacin general de la familia 8051 4K bytes de memoria ROM 128 bytes de memoria RAM Cuatro puertos de EJS (Entrada/Salida) de 8 bits Dos temporizadores de 16 bits Una interfaz serial 64K de espacio para cdigo en memoria externa 64K de espacio para datos en memoria externa Procesador booleano (opera sobre bits individuales) 210 ubicaciones direccionables para bits Multiplicacin y divisin en 4s
Figura 1

Tabla 1

Descripcin de las terminales 32 de las cuarenta lneas funciona como lneas por puertos como entrada o salida E/S, 24 de estas lneas son de propsito dual cada una de estas lneas pueden funcionar como entrada o salida E/S o como lnea de control como bus de direccionamiento o bus de datos. Puerto 0 Puerta de propsito dual entre en las terminales 32-39 utilizado como E/S de propsito general, este puerto se puede convertir en bus de direccin y datos multiplexados en diseos ms complejos requieren memoria externa. Puerto 1

Puerto dedicado para E/S entre 1-8 se utiliza solo como interfaz para dispositivos externos. Puerto 2 Terminales 21-28 es de propsito dual que sirve como E/S de propsito general y como byte superior del bus de direccin que utiliza memoria externa para cdigo o ms de 256 bytes de memoria externa para datos. Puerto 3 Es un puerto de propaisto dual entre 10-17 se utiliza como E/S

Tabla 2

Puerto 29 PSEN Alimenta programas almacenados en la memoria, tiene 4 seales dedicados a controlar el bus y sirve como seal de control que permite utilizar memoria externa para cdigos se conecta a la salida OE de una memoria EPROM, el PSEN enva una seal baja en bsqueda (fetch) y se mantiene inactivo en nivel alto, cuando se ejecuta un programa se almacena en la ROM Puerto 30 ALE Habilitacin de latch de direccin, se utiliza para multiplexar lo buses de direccin y datos en su uso alterno como bus de datos y byte inferior del bus de direccin, ALE permite retener direcciones en un registro externo durante medio ciclo, con el MOV X se pierden pulsos de seal. Prtico 31 EA Se mantiene a nivel alto (+5v) o nivel bajo tierra cuando est a nivel alto se ejecutan los programas de la ROM interna, cualquier intento de ejecutar un programa en una zona de memoria ms all de 4K/8k de memoria interna se dirige automticamente a la memoria externa si la seal es baja solo se ejecutan los programas de la memoria externa y en PSEN enva una seal baja. Prtico 18-19 TTL XTL1 XTL2 entradas del oscilador incorporado se requiere estabilizadores de condensadores.

Coneciones de entradas Vcc+ terminal 40 Vcc- terminal 20 Sincronizacin y ciclo de maquina El oscilador incorporado en el chip del 8051 se controla mediante un cristal de cuarzo externo a travs de las terminales 18 y 19. Este cristal tiene una frecuencia tpica de 12 MHz, lo cual significa que genera 12 millones de ciclos de reloj por segundo. Estos ciclos de reloj del oscilador constituyen la base de la sincronizacin del 8051: cada operacin realizada por el 8051 se lleva a cabo de manera acompasada con estos ciclos. Y esta requiere de 6 estados o 12 ciclos a esta duracin de 6 estados se lo llama ciclo de mquina. ORGANIZACIN DE LA MEMORIA

Figura 2

REGISTROS CON FUNCIONES ESPECIALES Los registros internos del 8051 estn configurados como parte de la RAM incorporada en el chip, por lo que cada registro tiene tambin una direccin. Adems de los registros RO a R7 existen 21 ms con funciones especiales (SFR) en la parte superior de la RAM interna, en el rango de direcciones 8014 a FFH. Se puede acceder a la mayora de los SFR mediante el modo de direccionamiento directo, aun cuando es posible ingresar al acumulador (A o ACC) de manera implcita, como se mostr antes. Observe que en la figura 2-7 algunos de los SFR se pueden direccionar tanto por bits como por bytes. Los programadores deben tener cuidado al acceder a bits en lugar de a bytes. Palabra de estado del programa La palabra de estado del programa (PSW) ubicada en la direccin DOH contiene los bits de estado, como se muestra en la tabla Examinaremos cada bit de la PSW en las siguientes secciones.

Tabla 3

Bandera de acarreo.- Se utiliza en la manera tradicional para realizar operaciones aritmticas: se vuelve 1 si hay un acarreo del bit 7 durante una suma o si hay un prstamo hacia el bit 7 durante una resta Bandera auxiliar de acarreo.-La bandera auxiliar de acarreo (AC) se establece en 1 cuando se realiza una suma de valores decimales codificados en binario (BCD), siempre y cuando se haya generado un acarreo del bit 3 al bit 4 o si el resultado en el nibble inferior se encuentra en el rango OAH-OFH. Bandera O.- La bandera O (FO) es un bit de bandera de propsito general disponible para aplicaciones de usuario. Bits de seleccin del banco de registros.-Los bits de seleccin del banco de registros (RSO y RS1) determinan el banco de registros que est activo Bandera de desbordamiento.- La bandera de desbordamiento (0V) cambia a 1 despus de una operacin de suma o resta, si hubo un desbordamiento aritmtico Bit de paridad cambia a 1 o a 0 de manera automtica en cada ciclo de mquina para establecer la paridad par con el acumulador

Registro B El registro B, o acumulador B, en la direccin FOH se utiliza junto con el acumulador para realizar operaciones de multiplicacin y divisin. La instruccin MUL AB multiplica los valores sin signo de 8 bits en A y B, y deja el resultado de 16 bits en A (byte inferior) y en B (byte superior). Apuntador de pila El apuntador de pila (se) es un registro de 8 bits en la direccin 81H, y contiene la direccin del dato que se encuentra actualmente en la parte superior de la pila. Apuntador de datos El apuntador de datos se utiliza para acceder a la memoria externa para cdigo o para datos; es un registro de 16 bits ubicado en las direcciones 82H (DPL. byte inferior) y 83H (DPH. byte superior). Registros de puerto Los puertos de E/S del 8051 incluyen al puerto O en la direccin 80H, al puerto 1 en la direccin 90H, al puerto 2 en la direccin AOH, y al puerto 3 en la direccin BOH. Los

puertos 0, 2 y 3 pueden no estar disponibles para uso de E/S cuando se est utilizando la memoria externa o algunas de las caractersticas especiales del 8051, las terminales P1.2 a P1.7 siempre estn disponibles como lneas de E/S de propsito general. Registros de temporizadores El 8051 posee dos contadores/temporizadores de 16 bits para manejar intervalos de tiempo o para contar eventos. El temporizador O est localizado en las direcciones 8AH (TLO, byte inferior) y 8CH (THO, byte superior). Registros de puerto serial 8051 contiene un puerto serial incorporado en el chip para permitir la comunicacin con dispositivos seriales como terminales o mdems, o para implementar interfaces con otros circuitos integrados que cuentan con una interfaz serial. Registros de interrupciones El microprocesador 805 I tiene una estructura de interrupciones de niveles de cinco fuentes y 2 prioridades. Las interrupciones se deshabilitan despus de un reinicio del sistema y se habilitan escribiendo en el registro de habilitacin de interrupciones (1E) en la direccin A8H MEMORIA EXTERNA Es importante que los micro controladores tengan capacidad de expandirse ms all de los recursos incorporados al chip para evitar un potencial embotellamiento en el diseo. Acceso a la memoria externa para cdigo.- La memoria externa para cdigo es memoria de slo lectura y se habilita mediante la seal de 1PSEN). Los puertos O y 2 no estn disponibles para su uso como puertos de E/S de propsito general cuando se utiliza una memoria EPROM externa. La figura 2-9 muestra las conexiones del hardware para una memoria EPROM externa. Decodificacin de direcciones.- La decodificacin de direcciones es necesaria si e18051 tiene una interfaz para varias memorias EPROM y/o RAM. La decodificacin es parecida a la que requieren la mayora de los microprocesadores. Traslape de los espacios externos para cdigo y para datos.-El desarrollo de software para el 8051 presenta una situacin complicada, debido a que la memoria para cdigo es de slo lectura.

OPERACIONES DE REINICIO Para reiniciar el 8051, se mantiene la seal RST en nivel alto durante por lo menos dos ciclos de mquina, y entonces se regresa al nivel bajo. La seal RST puede ser puesto en 1 manualmente empleando un interruptor 0. La tabla presenta un resumen del estado de todos los registros del 8051 despus de un reinicio del sistema. El contador de programa es quizs el ms importante de estos registros.