UMSS - FCyT INGS. ELCTRICA - ELECTRNICA ELECTRNICA ANALGICA II 2014007 LABORATORIO No 1 SEMESTRE 2/12 Docente: Ing.

. Arturo Saramani Aguilar Email: asa.lla@gmail.com OBJETIVOS O1. Determinar la respuesta en frecuencias de un transistor JFET. O2. Manejar el Pspice como herramienta de anlisis y simulacin de circuitos electrnicos. PRCTICA - Circuitos de estudio:

Figura 1

Figura 2

Figura 3

- Datos de Laboratorio: Vi, Ri, Vdd. PREINFORME P1. Utilizando las curvas caractersticas de entrada y de salida del Jfet 2N3819 o su equivalente, hallar por simulacin (utilizando el Pspice) los puntos de trabajo. Tomar como referencia el circuito de la Figura 1. P2. Obtenidas las curvas y los puntos de trabajo de P1, tanto para la caracterstica de entrada como para la de salida, polarizar el Jfet en DC segn la Figura 2, y AC para mxima excursin de seal, segn la Figura 3. P3. Con referencia al circuito de la Figura 3, realizar el anlisis terico y el diseo para una respuesta con una ganancia Av=10+2(x+y)/5 [dB] y Bw=10(57-x-3y) [KHz] , donde x corresponde al prefijo da (01 lunes 815-945, 02 lunes 1115-1245 , 03 mircoles 945-1115), en tanto que y al nmero de grupo. Av debe hallarse con una tolerancia de 1dB y Bw con 30 KHz. P4. Considerar los componentes ms usuales con valores comerciales que tengan una tolerancia de 5%. Con los datos calculados, comprobar el funcionamiento va simulacin y redisear si fuera el caso para un comportamiento deseado. LABORATORIO L1. Montar el circuito de la figura 3 previamente simulado en el preinforme, con los valores comerciales de resistores y capacitores obtenidos. L2. Realizar una tabla que muestre los resultados tericos, resultados de simulacin y resultados prcticos, tanto para las tensiones y corrientes DC, como para los valores de componentes presentes en el circuito. L3. Cambiar Cx de manera que se pueda obtener una variacin del punto de corte en altas en 10% de su valor fijado. Anotar los resultados obtenidos. INFORME I1. Describir sintticamente los aspectos tericos de la respuesta en frecuencia de un circuito transistorizado con JFet.. I2. Explicar los criterios y clculos de polarizacin, tericos y prcticos, empleados para desarrollar P2. Mostrar las rectas de carga en DC y AC respectivos. I3. Mostrar el diseo y clculos realizados para hallar la ganancia y las frecuencias de corte en bajas y altas correspondiente a P3. I4. Mostrar los resultados obtenidos, tanto tericos, en simulacin, como prcticos, debido a la variacin de Cx, segn L3. I5. Mostrar la tabla de resultados tericos, de simulacin y prcticos, con los valores obtenidos del circuito de la Fig. 3 I6. Realizar el anlisis de errores (basado en el mtodo de Montecarlo del Pspice) y explicar las divergencias existentes en la tabla construida en I5. I7. Detallar las conclusiones a que arribaron al trmino de la prctica. BIBLIOGRAFA Schilling Belove: Circuitos Electrnicos. Discretos e Integrados

Rashid Muhammad H.: Circuitos Microelectrnicos. Anlisis y diseo