You are on page 1of 2

Local Bus Bus local. Bus entre la CPU, la memoria y dispositivos perifricos que corre a la velocidad de la CPU.

En un computador personal, el bus VL y el PCI suministran una transferencia de datos ms rpida que el bus ISA tradicional. A partir del 386, cuando las velocidades de la CPU comenzaron a acelerarse enormemente, los computadores personales vienen con dos buses. La CPU tiene acceso a sus chips de memoria a travs de una va de acceso interna de 32 bits (63 bits con el Pentium), conocida como bus local, a la velocidad ms alta del reloj de la CPU (25MHz, 33MHz, etc.). Sin embargo, tradicionalmente ha tenido acceso a sus dispositivos perifricos en forma ms lenta, en un bus ISA de 16 bits slo a 8MHz. Incluso en el bus EISA de 32 bits inherentemente ms rpido corre en forma lenta para acomodar las tarjetas ISA, que se conectan a ste. Los estndares de bus VL de VESA y de bus local PCI de Intel se crearon para aprovechar las velocidades ms altas de la CPU. El PC corre a 33MHz; el bus VL hasta a 40MHz; esperndose ms altas velocidades. Las tarjetas base ISA y EISA se construyen ahora con ranuras adicionales para el bus VL o las tarjetas PCI, o ambos

Bus de direcciones Este bus se utiliza para direccionar las zonas de memoria y los dispositivos (que recordemos son tratados como si de posiciones de memoria se tratasen), de forma que, al escribir una direccin en el bus, cierto dispositivo quede activado y sea quien reciba-enve los datos en el ciclo de bus as empezado. Es un bus triestado unidireccional, por lo que puede ponerse en alta impedancia e ignorar lo que ocurre en el exterior (al tiempo que no influir en el estado de las lneas), pero solo permite la escritura del bus. Esto ltimo es razonable, puesto que la lectura del bus de direcciones no es de utilidad para el uP, al ser l mismo quien gestiona el direccionamiento. Este bus se compone de 32 lneas, A31 hasta A0, lo que permite direccionar 2^32 posiciones de memoria: un total de 4Gigabytes. Contrariamente a los modelos anteriores, A0 es una lnea plenamente utilizada, lo que elimina la necesidad de la existencia de /UDS y /LDS. Bus de datos El bus de datos lo forman las lneas D31 a D0, siendo este bidireccional y de tipo triestado. Su uso se centra en la transmisin de datos entre el uP y los dems dispositivos del sistema, permitiendo la conexin de varios dispositivos simultneamente sin interferencia alguna. El microprocesador 68020 presenta por primera vez un bus de datos de 32 bits, lo que le permite el soporte y la transferencia de los formatos de datos byte, palabra y palabra larga. De esta forma, se preserva la compatibilidad descendente con los modelos anteriores de Motorola. Adems, suma la capacidad de adaptar dinmicamente el tamao del bus para asegurar el conexionado con todo tipo de perifricos, pudiendo enviar 1, 2, 3 o 4 bytes indistintamente. Bus de control El bus de control gobierna el uso y acceso a las lneas de datos y de direcciones. Como stas lneas estn compartidas por todos los componentes, tiene que proveerse de determinados mecanismos que controlen su utilizacin. Las seales de control transmiten tanto rdenes como informacin de temporizacin entre los mdulos. Mejor dicho, es el que permite que no haya colisin de informacin en el sistema. 2.1. BUSES NORMALIZADOS Un bus debe cumplir las siguientes especificaciones: Nivel mecnico En el nivel mecnico deben definirse aspectos tales como el tipo de soporte, el nmero de hilos del bus, el tipo de conector, etc. Por ejemplo, en los buses para la conexin de placas impresas, hay que definir, entre otras cosas, la altura de las placas, los conectores y las posiciones de stos, para garantizar la compatibilidad de las distintas placas. Nivel elctrico El nivel elctrico (u ptico, en el caso de emplear como soporte la fibra ptica), debe especificar el circuito equivalente de los dispositivos que se conectan a las lneas del bus, tanto de los emisores como de los receptores. Tambin debe especificar las tensiones y corrientes utilizadas para establecer el valor de las seales. En este nivel, debe quedar definida la forma en la que los distintos dispositivos deben conectarse elctricamente. Nivel lgico

Este nivel define estticamente todas las lneas del bus, estableciendo las equivalencias entre los valores elctricos de las seales y sus valores lgicos. Por ejemplo, se definir que los hilos 0-7 su nivel alto (5V) equivale a un 1 lgico y los hilos 8-15 su nivel activo es a nivel bajo (0V). Nivel de temporizacin bsica En este nivel se establecen los cronogramas para la realizacin de la operacin ms elemental del bus, esto es, de un ciclo. Nivel de transferencia elemental En este nivel se establece el procedimiento empleado para realizar una transferencia de un dato por el bus. En el caso de un bus de ciclo completo, este nivel coincide con el anterior puesto que la temporizacin bsica establece todas las condiciones necesarias para transferir un dato. Sin embargo, en el caso de un bus de ciclo partido, se especifican las ranuras que forman cada tipo de ciclo o transferencia. Nivel de transferencia de bloque En algunos buses, la operacin bsica esta formada por una serie de transferencias elementales, que tiene por objetivo el transferir un bloque de informacin con entidad propia. En este nivel, deber definirse el protocolo de comunicacin empleado para realizar esta transferencia de bloque. Se definirn aspectos tales como cabeceras, codificacin de los datos para deteccin de errores, procedimientos de recuperacin para el caso de error, identificacin del receptor, etc.

You might also like