Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng.

Eltrica Apostila de Circuitos Digitais A ELC 415

CAPTULO III FAMLIAS LGICAS DE CIRCUITOS INTEGRADOS

3.1 INTRODUO Em virtude da massificao do uso de circuitos integrados, torna-se necessrio conhecer as caractersticas eltricas de algumas das famlias lgicas mais populares. As famlias lgicas diferem basicamente pelo componente principal utilizado por cada uma em seus circuitos. A famlia TTL, (Transistor Transistor Logic ) usa transistores bipolares como seu principal componente, enquanto a famlia MOS ( Metal Oxide Semiconductor ) usa os transistores unipolares MOSFET como seu elemento principal de circuito. A seguir, apresentaremos as caractersticas mais importantes de cada uma destas famlias e suas subfamlias. Uma vez entendidas tais caractersticas, estaremos muito mais bem preparados para trabalhar no projeto de circuitos digitais que contenham qualquer combinao de circuitos integrados. Circuitos integrados (CIs) digitais so uma coleo de resistores, diodos e transistores, fabricados em uma nica pea de material semicondutor ( normalmente silcio) denominado substrato, quase sempre conhecidos pela denominao de chip. O CI ou chip encapsulado em uma embalagem de plstico ou cermica, a partir da qual saem alguns pinos para tornar possvel a conexo do CI com outros dispositivos. O tipo mais comum de embalagem denominado DIP (dual-in line package) mostrado na figura abaixo. Esse tipo de embalagem recebe tal denominao em, funo de suas duas linhas paralelas de pinos, numerados no sentido anti-horrio a partir de 1, quando vistos de cima da embalagem de cermica, em relao a um ponto de identificao em um dos lados do chip. O CI com embalagem DIP mostrado abaixo possui 14 pinos. Existem CIs com este tipo de embalagem com 16, 20, 24, 28, 40 e 64 pinos.

3.2 TERMINOLOGIA DOS CIRCUITOS INTEGRADOS Apesar do grande nmero de fabricantes de circuitos integrados, grande parte da nomenclatura e da terminologia empregadas nesta rea so mais ou menos padronizadas. Os termos mais usuais sero definidos e discutidos a seguir.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415 Parmetros de Tenso e Corrente

VIH(mnimo) - Tenso de Entrada Correspondente ao Nvel Lgico Alto: o nvel de tenso necessrio a representar o nvel lgico 1 na entrada de um circuito digital. Qualquer tenso abaixo deste nvel no ser considerada nvel lgico ALTO por um circuito digital. VIL(mximo) - Tenso de Entrada Correspondente ao Nvel Lgico Baixo: o nvel de tenso necessrio a representar o nvel lgico 0 na entrada de um circuito digital. Qualquer tenso acima deste nvel no ser considerada nvel lgico Baixo por um circuito digital. VOH(mnimo) - Tenso de Sada Correspondente ao Nvel Lgico Alto: o nvel de tenso necessrio a representar o nvel lgico 1 na sada de um circuito digital. Tal parmetro normalmente especificado por seu valor mnimo. VOL(mximo) - Tenso de Sada Correspondente ao Nvel Lgico Baixo: o nvel de tenso necessrio a representar o nvel lgico 0 na sada de um circuito digital. Tal parmetro normalmente especificado por seu valor mximo. IIH - Corrente de Entrada Correspondente ao Nvel Lgico Alto: Valor da corrente que circula na entrada de um circuito digital, quando um nvel lgico ALTO aplicado em tal entrada. IIL - Corrente de Entrada Correspondente ao Nvel Lgico Baixo: Valor da corrente que circula na entrada de um circuito digital, quando um nvel lgico BAIXO aplicado em tal entrada. IOH - Corrente de Sada Correspondente ao Nvel Lgico Alto: Valor da corrente que circula na sada de um circuito digital, quando um nvel lgico ALTO gerado em tal circuito, respeitadas as limitaes para carregamento da sada. IOL - Corrente de Sada Correspondente ao Nvel Lgico Baixo: Valor da corrente que circula na sada de um circuito digital, quando um nvel lgico BAIXO gerado em tal circuito, respeitadas as limitaes para carregamento da sada. Fan-Out: Em geral, a sada de um circuito lgico projetada para alimentar vrias entradas de outros circuitos lgicos. O fan-out, tambm chamado de fator de carga, definido como o nmero mximo de entradas de circuitos lgicos que uma sada pode alimentar de forma confivel. Por exemplo, uma porta lgica com fan-out de 10 pode alimentar at 10 entradas lgicas padro. Se tal nmero no for respeitado, os nveis de tenso na sada do circuito podero no respeitar as especificaes. Retardo de Propagao: Um sinal lgico sempre sofre retardo em sua passagem atravs de um circuito. Os dois tempos correspondentes aos retardos de propagao so definidos como: tPLH: tempo de retardo correspondente passagem do nvel lgico 0 para o nvel lgico 1 tPHL: tempo de retardo correspondente passagem do nvel lgico 1 para o nvel lgico 0 Em geral, tPLH e tPHL possuem valores diferentes, variando tambm em funo das condies de carregamento a que o circuito est submetido. Tais valores so usados para comparares as velocidades de operao dos circuitos lgicos. Por exemplo, um circuito com retardo de propagao em torno de 10 ns mais rpido do que um circuito com retardo de propagao da ordem de 20 ns.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

Exigncias para a Alimentao: Cada CI precisa de uma determinada quantidade de potncia eltrica para operar. Tal potncia suprida por uma ou mais fontes de tenso, conectadas aos pinos de alimentao do chip. A quantidade de potncia que um CI precisa para funcionar determinada pela corrente que ele puxa da fonte que fornece VCC, sendo seu valor numrico obtido pelo produto ICC x VCC. Produto Velocidade-Potncia: Historicamente, as famlias de circuitos digitais tm como caractersticas marcantes a sua velocidade de operao e a potncia consumida. Em geral, o projeto de tais circuitos busca um retardo de propagao baixo ( alta velocidade de operao ) e valores baixos de potncia dissipada. Como veremos em breve, as vrias famlias lgicas e suas subfamlias nos fornecem um amplo espectro de velocidades e potncias consumidas. Um meio comum de medir e comparar a performance global de uma famlia de circuitos integrados atravs do produto velocidade-potncia (speed-power), obtido atravs da multiplicao do retardo de propagao pela potncia dissipada. Fica claro que, quanto mais baixo for o valor deste produto, melhor ser o desempenho global da famlia em questo. Os projetistas de CIs esto tentando constantemente reduzir o produto velocidade-potncia, atravs do aumento da velocidade dos CIs ( reduzindo seus retardos de propagao ) e da diminuio da potncia dissipada. Imunidade ao Rudo: Picos de corrente eltricas e campos magnticos podem induzir tenses nas conexes existentes entre os circuitos lgicos. Tais sinais, indesejados e esprios, denominados rudo, podem ter como resultado a queda da tenso de entrada de um circuito lgico a um valor abaixo de VIH(mnimo) ou o aumento desta tenso a um nvel acima de VIL(mximo), o que causaria considervel alterao na operao de tal circuito. A imunidade ao rudo de um determinado circuito lgico referese capacidade deste circuito tolerar tenses geradas por rudo em suas entradas, sem alterar o seu funcionamento. A quantidade medida de imunidade ao rudo denominada margem de rudo. A figura abaixo representando as faixas de tenso de sada mostra a faixa de tenses que podem ocorrer na sada de um circuito lgico. Qualquer tenso maior do que VOH (mnimo) considerada como representado o nvel lgico 1, e qualquer tenso abaixo de VOL (mximo) considerada como nvel lgico 0. Tenses situadas na faixa de indeterminao no devem, em condies normais de Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

operao, aparecer na sada de circuitos lgicos. A figura abaixo que mostra os nveis de tenso na entrada representa a caracterstica das tenses aplicadas nas entradas dos circuitos lgicos. Tais circuitos respondero a qualquer nvel de entrada superior a VIH (mnimo), assumindo o nvel lgico 1, e a qualquer tenso menor que VIL (mximo) assumindo o nvel lgico 0. Tenses situadas na faixa de incerteza, produziro resultados imprevisveis, devendo ser evitadas. A margem de rudo para o nvel ALTO, VNH, definida como: VNH = VOH(mnimo) - VIH(mnimo) A margem de rudo para o nvel BAIXO, VIL, definida como: VNL = VIL(mximo) - VOL(mximo)

Lgica Fornecedora e Lgica Absorvedora de Corrente - As famlias lgicas podem ser descritas de acordo com a forma como a corrente flui entre a sada de um circuito lgico e a entrada de outro. A figura abaixo ilustra a ao de fornecimento de corrente. Quando a sada da porta 1 estiver no nvel lgico ALTO, tal porta fornece uma corrente IIH para a entrada da porta 2, que atua essencialmente como um resistor ligado terra. Desta forma a sada da porta 1 est agindo como uma fonte de corrente para a entrada da porta 2.

Ao de fornecimento de corrente A porta alimentadora com sua sada no nvel lgico Alto fornece corrente para a porta que age como carga

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

A ao de absoro de corrente ilustrada na figura abaixo. Aqui, os circuitos da porta 2 so representados como um resistor ligado a +Vcc, o terminal positivo da fonte de alimentao. Quando a sada da porta 1 for para o nvel BAIXO, a corrente vai fluir na direo mostrada, do circuito de entrada da porta 2 para a sada da porta 1, que vista como um resistor ligado terra. Em outras palavras, no nvel BAIXO, o circuito que estiver alimentando uma entrada da porta 2 precisa estar preparado para absorver uma corrente de valor IIL , vinda desta entrada.

Ao de absoro de corrente A porta alimentadora com sua sada no nvel lgico baixo absorve corrente da porta que age como carga

Nveis de Integrao de Circuitos: Os cinco nveis bsicos de integrao de circuitos so mostrados a seguir.

Nvel de Integrao Integrao em Pequena Escala (SSI) Integrao em Mdia Escala (MSI) Integrao em Grande Escala (LSI) Integrao em Muito Grande Escala (VLSI) Integrao em Ultra Grande Escala (ULSI) 3.3 A FAMLIA LGICA TTL

Nmero de Portas Menos de 12 12 a 99 100 a 9.999 10.000 a 99.999 100.000 ou mais

A famlia TTL (transistor-transistor logic) uma das famlias lgicas mais utilizadas na construo de Cis, utilizando tcnicas SSI e MSI. O circuito bsico desta famlia a porta NAND, cujo diagrama detalhado do circuito mostrado abaixo, o qual possui vrias caractersticas interessantes. Em primeiro lugar, observe que o transistor Q1 tem dois emissores, ou seja, ele tem duas junes emissorbase (E-B) que devem ser usadas para colocarem o transistor conduzindo. Tal tipo de transistor, denominado transistor de entrada com mltiplos emissores, pode Ter at oito emissores, para implementar uma porta NAND de at oito entradas. Observe tambm que, no lado da sada do circuito, os transistores Q3 e Q4 esto ligados no esquema totem-pole.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

Operao do Circuito - NVEL LGICO BAIXO apesar deste circuito parecer extremamente complexo, podemos simplificar imensamente a sua anlise, usando um modelo equivalente ao transistor multiemissor Q1, utilizando diodos, conforme a figura abaixo.

Os diodos D2 e D3 representam as duas junes E-B de Q1, e D4 a juno coletor-base (C-B). Primeiro consideremos o caso em que a sada est no nvel BAIXO. A figura abaixo mostra a situao com as entradas A e B, ambas ligadas tenso de +5V. A tenso de +5V aplicada aos catodos de D2 e de D3 vai fazer com que tais diodos estejam cortados, portanto no deixando passar quase nenhuma corrente. A fonte de +5V vai puxar corrente atravs de R1 e de D4, para dentro da base de Q2, que desta forma passa a conduzir. A corrente que passa no emissor de Q2 vai fluir para a base de Q4, fazendo com que Q4 tambm conduza. Ao mesmo tempo, a corrente que flui no coletor de Q2 produz uma queda de tenso atravs de R2, reduzindo a tenso de coletor de Q2 para um valor baixo, insuficiente para fazer Q3 entrar em conduo.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

A tenso no coletor de Q2 de aproximadamente 0,8V, pelo fato de o emissor de Q2 estar 0,7V acima do potencial de terra, devido tenso E-B de Q4 e tenso de coletor de Q2 estar 0,1V acima da tenso de seu emissor devido VCE de saturao. A tenso de 0,8V na base de Q3 insuficiente para polarizar a juno E-B de Q3 e o diodo D1. O diodo D1 necessrio para manter Q3 cortado em tais condies. Com Q4 conduzindo, o terminal de sada X ter uma tenso muito baixa, em funo da resistncia equivalente resultante de Q4 conduzindo ser muito baixa, da ordem de 1 a 25 ohms. Na verdade, a tenso de sada VOL vai depender de quanta corrente de coletor o transistor Q4 conduz. Com Q3 cortado, no h corrente vinda do terminal de +5V atravs de R4. Como veremos adiante, a corrente no coletor de Q4 vem das entradas TTL s quais a sada X est conectada. importante observar que as entradas A e B no nvel lgico ALTO fornecem uma corrente de fuga muito pequena aos diodos D2 e D3. Tipicamente, esta corrente, IIH, da ordem de 10 microampres temperatura ambiente. Operao do Circuito - NVEL LGICO ALTO A figura abaixo mostra a situao onde a sada do circuito est no nvel lgico ALTO. Tal situao pode ser produzida, conectando-se ambas ou apenas uma das entradas a uma tenso correspondente ao nvel lgico BAIXO. No exemplo, a entrada B est ligada terra. Isto vai polarizar positivamente o diodo D3 de maneira que a corrente vai fluir da fonte de +5V atravs de R1 e D3, e atravs da entrada B, em direo terra. A tenso positiva em D3 vai manter o ponto Y com uma tenso de aproximadamente 0,7V, tenso esta que no suficiente para polarizar positivamente o diodo D4 e a juno E-B de Q2, de forma a faz-los conduzir. Com Q2 cortado, no h corrente na base de Q4, que ento estar cortado. Uma vez que no h corrente no coletor de Q2, a tenso na base de Q3 ser grande o suficiente para polarizar positivamente Q3 e D1, de modo que Q3 ir conduzir. Na verdade, Q3 age como um seguidor de emissor, em razo do terminal de sada X estar essencialmente em seu emissor. Sem carga conectada de X para a terra, VOH ser mais ou menos de 3,4 a 3,8V, em razo de duas quedas de 0,7V ocorridas na juno E-B de Q3 e em D1, quedas estas que devero ser subtradas da tenso de +5V aplicada base de Q3. Em presena de carga, a tenso em X tende a diminuir, pois a carga vai drenar corrente do emissor de Q3, que, por sua vez, drena corrente de base atravs de R2, aumentando, assim, a queda de tenso ocorrida em R2.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

importante notar que h uma quantidade substancial de corrente fluindo de volta terra, atravs do terminal de entrada B. Esta corrente, IIL, est em torno de 1,1mA. A entrada B no nvel BAIXO age como um absorvedor de corrente para a terra.

Ao de Absoro de Corrente - uma sada TTL age como um absorvedor de corrente no nvel lgico BAIXO, de forma que tal sada recebe corrente da entrada da porta lgica a que ela estiver alimentado. A figura abaixo mostra uma porta TTL alimentando a entrada de outra porta TTL, a carga, em ambos os nveis de sada possveis. Na situao da sada no nvel BAIXO, o transistor Q4 da porta de alimentao est conduzindo, e essencialmente "leva" o ponto X ao potencial de terra. Esta tenso correspondente ao nvel BAIXO, presente em X, polariza positivamente a juno emissor-base de Q1, fazendo a corrente fluir de volta atravs de Q4, conforme mostrado na figura em questo. Assim, Q4 est realizando uma ao de absoro de corrente, tirando tal corrente da corrente de entrada (IIL) da carga. Iremos referir-nos comumente a Q4 como transistor absorvedor de corrente ou como transistor pull-down, pelo fato de ele levar a tenso de sada para baixo, fazendo-a chegar faixa de tenses representativas do nvel lgico BAIXO.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

Ao de Fornecimento de Corrente - uma sada TTL age como fornecedora de corrente quando estiver no nvel lgico ALTO. Isto mostrado na figura abaixo, onde o transistor Q3 est suprindo a corrente de entrada IIH, necessria ao transistor Q1 da porta de carga. Esta corrente uma corrente de fuga pequena, tipicamente da ordem de 10 microampres. O transistor fornecedor de corrente, ou transistor pull-up.

3.4. CARACTERSTICAS DA SRIE TTL-PADRO Em 1964, a Texas Instruments Corporation introduziu a primeira linha de circuitos integrados TTL-padro. As sries denominadas 54/74 foram uma das famlias lgicas de integrados mais utilizadas at hoje. Passaremos a identificar as sries apenas por srie 74, uma vez que a maior diferena entre os CIs na verso 74 e na verso 54 que os dispositivos desta ltima srie podem operar em faixas de temperatura e alimentao mais altas que as da srie 74. Atualmente, no s a Texas mas um grande nmero de outros fabricantes produzem circuitos integrados TTL. Felizmente, todos eles usam o mesmo sistema de numerao para identificarem os diversos CIs da famlia, de forma que a descrio do integrado associado a uma determinada numerao a mesma, no importando qual o fabricante do CI. Cada fabricante, no entanto, acrescenta normalmente um prefixo prprio descrio do CI. Por exemplo, a Texas usa o prefixo SN, a National Semiconductor adota o prefixo DM e a Motorola Inc. adota o prefixo MC. Desta forma, dependendo do fabricante, voc poder encontrar um chip NOR qudruplo, denominado DM7402, SN7402, MC7402 ou alguma outra designao relativa a um quarto fabricante. A parte importante da denominao o nmero 7402, que o mesmo para todos os fabricantes. Especificaes do Fabricante: Para ilustrar as caractersticas da srie-padro TTL, vamos utilizar o CI 7400, um NAND qudruplo. Podemos encontrar todas as informaes necessrias correta utilizao de qualquer CI, consultando o manual editado pelo fabricante para uma determinada famlia de circuitos integrados. A tabela a seguir a especificao do fabricante para o CI 5400/7400, uma porta NAND qudrupla, mostrando as condies recomendadas para sua operao, suas caractersticas eltricas e suas caractersticas de chaveamento. Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

10

SN5400 E SN7400 CI COM 4 PORTAS NAND DE DUAS ENTRADAS

condies operacionais recomendadas

SN5400
MN NOM MX MN

SN7400
NOM MX

UNIDADE

VCC VIH VIL IOH IOL TA

Tenso de alimentao Tenso de entrada nvel lgico ALTO Tenso de entrada nvel lgico BAIXO Corrente de sada nvel lgico ALTO Corrente de sada nvel lgico BAIXO Temperatura de operao

4,5 2

5,5 0,8 - 0,4 16 125

4,75 2

5,25 0,8 - 0,4 16 70

-55

V V V mA mA C

Caractersticas eltricas nas condies ambientais recomendadas (salvo indicao em contrrio) PARMETRO CONDIES DE TESTE* UNISN5400 SN7400
MN TP** MX MN TP** MX DADE

VIK VOH VOL II IIH IIL IOS ICCH ICCL

VCC = MIN, VCC = MIN, VCC = MIN,

II = - 12 mA VIL = 0,8 V IOH = - 0,4 mA VIL = 2 V IOH = 16 mA

1,5 2,4 3,4 0,2 2,4 0,4 1 40 - 1,6 - 55 8 22 3,4 0,2

1,5 0,4 1 40 - 1,6 - 55 8 22

VCC = MX, VI = 5,5 V VCC = MX, VI = 2,4 V VCC = MX, VI = 0,4 V VCC = MX, VCC = MX, VI = 0 V VCC = MX, VI = 4,5 V

-20 4 12

-18 4 12

V V V mA A mA mA mA mA

*Para condies indicadas como MN ou MX use os valores apropriados, especificados sob as condies de operao recomendadas. **Todos os valores tpicos foram obtidos com VCC = 5 V e TA = 25C. No mais que uma sada pode ser curto-circuitada ao mesmo tempo. Caractersticas da comutao, VCC = 5 V, TA = 25C (veja nota 2)

PARMETRO

DE (ENTRADA)

PARA (SADA)

CONDIES DE TESTE RL = 400 , CL = 15 pF

MN

TP

MX

UNIDADE

tPLH tPHL

A ou B

11 7

22 15

ns ns

NOTA 2: Veja a Seo de Informaes Gerais para circuitos de carga e tenses das formas de onda Especificao Para o CI NAND 7400. ( Texas Instruments. )

Tenso de Alimentao e Faixa de Temperatura: Ambas as sries, 74 e 54, usam uma fonte nominal de tenso (VCC) de 5 V. A srie 74 opera de forma confivel com VCC na faixa de 4,75 a 5,25 V, enquanto a srie 54 tolera variaes da tenso de alimentao na faixa de 4,5 a 5,5 V.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

11

A srie 74 foi projetada para operar em temperaturas ambientes na faixa de 0 a 70C, enquanto a srie 54 opera na faixa de - 55 a +125C. Em razo de sua maior tolerncia a variaes de temperatura e de tenso, os CIs da srie 54 so mais caros do que os da 74, sendo empregados em aplicaes onde a confiabilidade da operao precise ser mantida em condies extremas. Citamos como exemplo as aplicaes militares e espaciais. Nveis de Tenso: O quadro abaixo lista os nveis de tenso de entrada e de sada para a srie 74 padro. Os valores mnimo e mximo mostrado so para as condies correspondentes aos piores casos de tenso de alimentao, temperatura e carregamento. Uma inspeo na tabela revela que a tenso mxima para sadas no nvel BAIXO VOL = 0,4 V, a qual 400 mV menor do que a tenso mxima necessria a representar o mesmo nvel lgico na entrada do circuito, VIL = 0,8 V. Isto significa que h uma margem de rudo dc garantida de 400 mV para o nvel lgico BAIXO, ou seja: VNL = 400 mV. De maneira similar, a sada correspondente ao nvel lgico 1, VOH, de no mnimo 2,4 V, 400mV Maior do que a tenso mnima necessria a representar o nvel lgico 1 na entrada do circuito, VIH = 2,0 V. Ento a margem de rudo dc para o nvel lgico ALTO de 400 mV ( VNH = 400 mV ). Ento, no pior caso, garantidamente, a margem de rudo dc da srie 74 de 400 mV para ambos os nveis lgicos. Na operao real de tais circuitos, as margens de rudo dc tpicas ficam em torno de 1V, para VNL e de 1,6 V para VNH.
Valores-Padro para os Nveis de Tenso da Srie 74

Mnimo VOL VOH VIL VIH 2,4 2,0

Tpico 0,1 3,4

Mximo 0,4 0,8

Valores de Tenses Mximas Absolutas: Os valores das tenses mostrados no quadro acima no incluem os valores limites mximos absolutos de tais tenses. Entende-se por mximos absolutos os valores que no podem ser ultrapassados em hiptese alguma, sob pena de abreviar substancialmente a vida til do CI. Por exemplo, as tenses aplicadas s entradas dos CIs da srie 74 no podem nunca ultrapassar + 5,5 V. Caso isto ocorra, a tenso maior que +5,5 V aplicada a um emissor do circuito de entrada far que, muito provavelmente, a juno E-B entre no efeito avalanche , danificando irremediavelmente este transistor. Dissipao de Potncia: Uma porta NAND TTL-padro consome uma potncia mdia de 10 mW, como resultado das correntes ICCH = 4 mA e ICCL = 12 mA; que produzem uma corrente mdia de 8 mA e uma potncia mdia PD = 8 mA x 5 V = 40 mW. A potncia de 40 mW a potncia consumida por todas as quatro portas NAND do chip. Desta forma, uma NAND consome, em mdia, 10 mW. Retardos de Propagao: A porta NAND TTL-padro tem retardos de propagao tpicos de tPLH = 11 ns e tPHL = 7 ns, os quais so usados para se obter o retardo de propagao mdio, tPD(mdio) de 9 ns.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

12

Fan-Out: Uma porta TTL-padro pode alimentar em torno de 10 entradas TTL-padro. Algumas especificaes de fabricantes para determinados CIs mostram especificadamente o valor de fan-out. Para determinar quantas entradas diferentes a sada de um CI pode alimentar, precisamos conhecer IOL(mx) e IOH(mx) de tal CI e as necessidades de corrente de cada entrada, IIL e IIH. Estas informaes esto sempre presentes nas especificaes fornecidas pelo fabricante. Desta forma, o nmero de entradas que podem ser alimentadas por uma sada dado por: fan-out (BAIXO) = IOL(mx) / IIL(mx) fan-out (ALTO) = IOH(mx) / IIH(mx) Se o fan-out para o nvel BAIXO for diferente do fan-out para o nvel ALTO, como ocorre em alguns casos, devemos escolher o menor dos dois. O quadro abaixo apresenta um resumo das principais caractersticas da porta NAND na verso 74 da famlia TTL-padro. Margens de Rudo (pior caso) Potncia mxima consumida (por porta) Retardo de Propagao Mdio (por porta) Fan-Out tpico VNL = VNH = 400 mV PD = 10 mW 9 ns 10

3.5 . OUTRAS SRIES TTL Os CIs da srie TTL-padro oferecem uma combinao de velocidades e potncias consumidas adequadas a um grande nmero de aplicaes. Entre os CIs desta srie, podemos encontrar uma ampla variedade de portas lgicas, flip-flops e multivibradores monoestveis, construdos segundo a tecnologia SSI, alm de registradores de deslocamento, contadores, decodificadores, memrias e circuitos aritmticos, construdos com a utilizao da tecnologia MSI. Vrias outras sries TTL foram desenvolvidas depois do aparecimento da srie 74-padro. Estas outras sries fornecem uma ampla variedade de escolha dos parmetros de velocidade e potncia consumida. Passaremos a descrever estas sries nos prximos pargrafos. A Srie TTL 74L de Baixa Potncia: Os circuitos desta srie so essencialmente os mesmos da srie TTL 74-padro, apresentando uma reduo da potncia consumida, custa de um sensvel aumento nos retardos de propagao. A srie 74L adequada para o uso em aplicaes nas quais a dissipao de potncia um problema mais crtico do que a velocidade de operao. Circuitos que operam a baixas freqncias, alimentados por baterias, como as calculadoras eletrnicas, so apropriados para serem desenvolvidos usando a srie TTL de baixo consumo, a qual possui dissipao de potncia mais baixa de todas as demais sries TTL. A srie 74L tornou-se obsoleta com o desenvolvimento das sries 74LS, 74ALS e CMOS, que fornecem chips com baixo consumo de potncia, operando a velocidades bem mais altas que as dos dispositivos 74L.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

13

A Srie TTL 74H de Alta Velocidade: A srie 74H uma srie que apresenta dispositivos que funcionam a velocidades altas, apresentando, em conseqncia, retardos de propagao da ordem de 6 ns. No entanto o aumento da velocidade conseguido custa do aumento da potncia consumida pelos dispositivos desta srie. A srie 74H tambm ficou obsoleta com o desenvolvimento da srie TTL schottky, que ser descrita nos prximos pargrafos, srie esta recomendada para os novos projetos de sistemas digitais. A Srie TTL 74S Schottky: As sries 74, 74H e 74L usam transistores que, quando esto conduzindo, operam na regio de saturao. Esta forma de operao introduz um retardo de armazenamento, tS, sempre que o transistor comutar da situao de CONDUO para a de CORTE, limitando, portanto, a velocidade de comutao do circuito. A srie 74S reduz o retardo de armazenamento, no permitindo que o transistor entre fundo na regio de saturao. A srie 74S opera com o dobro da velocidade da 74H, consumindo mais ou menos a mesma potncia. Estas so as razes pelas quais a srie 74H tornou-se obsoleta. A Srie TTL 74LS Schottky de Baixa Potncia: A srie 74LS uma verso da 74S, que apresenta CIs com consumo de potncia mais baixo e com velocidade tambm mais baixa. Uma vez que tal srie tem quase a mesma velocidade de comutao da srie TTL-padro, com bem menos consumo de potncia, a srie 74LS vem substituindo gradualmente a 74 nas aplicaes onde h necessidade de velocidades relativamente altas, com baixo consumo de potncia. Tais caractersticas colocam a srie 74LS como a principal srie de toda a famlia TTL, sendo atualmente usada em todos os novos projetos onde a velocidade um fator preponderante. Esta posio de liderana tende a ser perdida pouco a pouco pela nova srie 74ALS. A Srie TTL 74AS Schottky Avanada ( AS-TTL ): Recentes inovaes no projeto de circuitos integrados levaram ao desenvolvimento de duas novas sries TTL com diversos aperfeioamentos em relao s anteriores: a srie Schottky Avanada (74AS) e a srie Schottky Avanada de baixa potncia (74ALS). A srie 74AS tem um conjunto de aperfeioamentos em relao a 74S, principalmente no que concerne velocidade de operao com um consumo de potncia extremamente baixo. A srie 74AS tem outras vantagens sobre as demais, incluindo a necessidade de correntes de entrada (IIL e IIH) extremamente baixas, o que resulta em fan-outs maiores que os da srie 74S. A Srie TTL Schottky Avanada de Baixa Potncia (74ALS-TTL): Esta srie oferece uma sensvel melhora em relao 74LS no que diz respeito velocidade de operao e potncia consumida. A srie 74ALS tem o mais baixo produto velocidade-potncia de todas as sries TTL, e est muito prxima de ter a mais baixa dissipao de potncia por porta lgica. Pelo exposto, poderemos ter, a mdio prazo, os dispositivos da srie 74ALS substituindo os da srie 74LS como os mais utilizados da famlia TTL. Comparao das Caractersticas das Sries TTL: O quadro abaixo apresenta os valores tpicos para os parmetros mais importantes de cada uma das sries TTL. Todos os dados de performance, exceto a taxa mxima do clock, so para uma porta NAND. A taxa mxima do clock especificada como a maior freqncia que pode ser usada para comutar um flip-flop JK. Tal dado nos fornece uma boa estimativa da faixa de freqncia na qual cada uma das sries pode operar. Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

14

74 Medidas de performance Retardo de propagao (ns) Dissipao de potncia (mW) Produto velocidade-potncia (pJ) Taxa mxima de clock (MHz) Fan-Out (mesma srie) Medidas de tenso VOH(mn) VOL(mx) VIH(mn) VIL(mx) 9 10 90 35 10

74B 33 1 33 3 20

74 A 6 23 138 50 10

74S 3 20 60 125 20

74LS 9,5 2 19 45 20

74AS 1,7 8 13,6 200 40

74ALS 4 1,2 4,8 70 20

2,4 0,4 2,0 0,8

2,4 0,4 2,0 0,7

2,4 0,4 2,0 0,8

2,7 0,5 2,0 0,8

2,7 0,5 2,0 0,8

2,5 0,5 2,0 0,8

2,5 0,4 2,0 0,8

3.6 CARREGAMENTO E FAN-OUT EM DISPOSITIVOS TTL O Fan-Out de uma determinada sada de um CI TTL significa o nmero de entradas que tal sada pode ser alimentar de maneira confivel. Este parmetro representa a capacidade que tal sada tem de alimentar cargas em um circuito. A figura abaixo mostra uma sada TTL-padro, no nvel lgico BAIXO, conectada de forma a alimentar vrias entradas TTL-padro. O transistor Q4 est conduzindo, e portanto est agindo como absorvedor de corrente, absorvendo parte da corrente IOL, que vem a ser a soma das correntes IIL, de cada uma das entradas a que a sada est conectada. Nestas condies, a resistncia coletor-emissor do transistor Q4 muito pequena, porm diferente de zero, fazendo com que a corrente IOL produza uma queda de tenso VOL. Esta tenso no pode exceder o limite mximo aceitvel para o parmetro VOL do CI em questo. Isto limita o valor mximo de IOL, e conseqentemente o nmero de cargas que podem ser alimentadas.

Uma situao de ocorrncia mostrado na figura abaixo quando a sada no nvel ALTO. Neste caso, o transistor Q3 est atuando como um seguidor de emissor, suprindo a corrente total IOH que a soma das correntes IIH de cada uma das entradas TTL. Se muitas cargas estiverem sendo alimentadas, a corrente IOH tornar-se- grande o suficiente para causar quedas de tenso em R2, na juno emissorbase de Q3 e em D1, quedas estas que levaro VOH para baixo do seu limite, VOH (mnimo). Isto Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

15

tambm deve ser evitado, pois reduz a margem de rudo para o nvel lgico ALTO, podendo fazer com que VOH entre na faixa de indeterminao.

3.7 OUTRAS CARACTERSTICAS DA FAMLIA TTL Entradas Desconectadas (Em Flutuao): Qualquer entrada de um circuito TTL que deixada desconectada (aberta ou no-alimentada) age exatamente como se o nvel lgico 1 estivesse aplicado a ela. Isto significa que, em qualquer CI TTL, todas as entradas sero 1 se no estiverem conectadas a nenhuma fonte de sinal lgico ou terra. Quando uma entrada for deixada aberta, diz-se que a mesma est em flutuao. Entradas No-Utilizadas: Freqentemente, nem todas as entradas de um CI TTL esto sendo utilizadas em determinada aplicao. Um caso bastante comum quando nem todas as entradas de um determinado CI so necessrias implementao de certa funo lgica. Na figura abaixo a entrada desnecessria deixada desconectada, o que significa que devemos consider-la como se estivesse constantemente ligada ao nvel lgico 1, ou ento conectada a tenso de +5V atravs de um resistor de 1k forando o nvel lgico 1 nesta entrada, ou ainda a entrada no utilizada conectada a uma das entradas utilizadas.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

16

No caso de portas OR ou de portas NOR, as entradas no utilizadas devem ser somente conectadas terra (0V), ou ligadas a uma das entradas em utilizao. 3.7 SADAS TTL A COLETOR ABERTO Considere o circuito lgico da figura abaixo . As portas NAND de nmero 4 e 5 atuam como se fossem uma porta AND, que recebe as sadas dos NANDs 1 , 2 e 3, de maneira que a sada final do circuito, x, tem a seguinte expresso:

x = AB CD EF

O circuito da figura abaixo mostra a mesma funo lgica obtida simplesmente ligando juntas as sadas das portas NAND 1, 2 e 3. Em outras palavras, o efeito correspondente ao AND lgico obtido atravs da conexo de todas as sadas ao mesmo ponto. A explicao para isso a seguinte: com todas as suas sadas ligadas ao mesmo ponto, quando qualquer uma delas for para o nvel lgico BAIXO, o ponto comum, onde todas as suas sadas ligadas, vai tambm para o nvel BAIXO, em funo do transistor Q4 desta porta estar curto-circuitada com o terra. O ponto comum s estar no nvel lgico ALTO, quando todas as sadas a ele conectadas estiverem em ALTO. Sem dvida, acabamos de descrever a implementao de uma operao de AND lgico. Tal configurao denominada WIREDAND, pelo fato de produzir a funo AND lgica atravs da conexo ao mesmo ponto das sadas dos NANDs componentes do circuito.

Sadas a Coletor Aberto - para permitir a configurao wired-AND, alguns circuitos TTL so projetados com sadas a coletor aberto. Conforme mostrado na figura abaixo, a sada tomada no coleto do transistor Q4, que est aberta, no conectada a nenhum outro elemento de circuito. Quando no nvel lgico BAIXO, Q4 est conduzindo (tem corrente na base), ao passo que no nvel lgico ALTO Q4 est cortado (essencialmente um circuito aberto).

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

17

Para permitir uma operao apropriada do circuito, um resistor externo de pull-up Rp deve ser conectado ao coletor de Q4, conforme mostrado na figura abaixo, de modo a fazer com que um nvel de tenso mensurvel aparea na sada, quando esta estiver no nvel lgico ALTO. Sem Rp, no haveria tenso passvel de ser medida na sada, quando o transistor Q4 estivesse cortado.

Com sadas a coletor aberto, a operao wired-AND pode ser implementada de maneira bastante fcil e segura. A figura abaixo mostra trs portas NAND de duas entradas (7401), com sadas a coletor aberto, conectadas no esquema wird-AND. Note que as portas NAND a coletor aberto no possuem nenhum smbolo especial para represent-las no circuito. Observe tambm a presena do resistor externo de pull-up (Rp, que deve ser escolhido de forma que, quando a sada de uma das portas estiver no nvel lgico BAIXO, enquanto que as demais estiverem em ALTO, onde a corrente absorvida no nvel BAIXO no exceda seu limite IOL(mximo) ) e o smbolo algumas vezes utilizado como representao da operao wired-AND.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415 Smbolo IEEE/ANSI para Sadas a Coletor Aberto

18

3.8 SADAS TTL DE TRS ESTADOS (TRISTATE) Esta configurao utiliza a alta velocidade de operao do arranjo em totem-pole, permitindo tambm que as sadas nesta configurao sejam ligadas na forma wired-AND. O nome tristate dado em razo de tal configurao permitir trs possveis estados na sada do circuito: ALTO, BAIXO e alta impedncia (Hi-Z). O estado Hi-Z obtido com os dois transistores do arranjo totem-pole cortados, fazendo com que o terminal de sada esteja em alta impedncia, tanto em relao ao terra quanto em relao a Vcc. Em outras palavras, a sada est aberta ou em flutuao, ou seja, nem no nvel ALTO nem no BAIXO. Na prtica o terminal de sada no exatamente um circuito aberto, mas uma resistncia de vrios megaohms relativa ao terra e a Vcc. A operao tristate obtida modificando o circuito totem-pole bsico. Vantagens da Sada Tristate - Os Cis que possuem sadas tristate permitem que as mesmas possam ser ligadas juntas (em paralelo), sem sacrificar a velocidade de comutao do circuito. Uma sada tristate, quando habilitada, funciona como uma sada em totem-pole com suas caractersticas de baixa impedncia e alta velocidade de operao. importante observar, no entanto, que, quando as[idas tristate so ligadas em paralelo, somente uma delas pode estar habilitada ao mesmo tempo, pois, do contrrio, duas sadas em totem-pole ativas conectadas juntas podero produzir correntes de valor alto, que podem vir a danificar o circuito. Buffers Tristate - um circuito usado para controlar a passagem de um sinal lgico da sua entrada para a sua sada. Alguns buffers tambm invertem o sinal que passa para a sada, ou que passa por eles. Possuem muitas aplicaes em circuitos, onde vrios sinais devem ser conectados a linhas comuns(barramento) Simbologia IEEE/ANSI para sadas Tristate

3.10 CIRCUITOS INTEGRADOS DA FAMLIA MOS A tecnologia MOS (metal oxide semiconductor) tem seu nome extrado do fato de sua estrutura bsica ser formada por um eletrodo de metal conectado a uma camada de xido isolante que, por sua vez, depositada sobre um substrato de silcio. Os transistores construdos na tcnica MOS so transistores por efeito de campo (field-effect transistor) chamados por conseguinte de MOSFETs. A Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

19

maioria dos chips MOS construda utilizando somente MOSFETs, sem o emprego de nenhum outro componente. As principais vantagens do MOSFET residem nos fatos de ele ser relativamente mais simples, de ter um custo de fabricao bem baixo, de ser pequeno e de consumir muito pouca potncia. A principal desvantagem da tcnica MOS a velocidade de operao relativamente baixa de seus componentes, se comparadas com as apresentadas por componentes das famlias bipolares. Em muitas aplicaes, a velocidade de operao no um fator chave para o sucesso do projeto. Nestes casos, a tecnologia MOS transforma-se numa alternativa muito superior lgica bipolar. 3.11 CARACTERSTICAS DA LGICA MOS Comparada com as famlias lgicas bipolares, as famlias MOS so mais lentas na operao, requerem muito menos potncia, tm uma margem de rudo melhor, uma faixa de tenso maior, e um fan-out tambm maior. Velocidade de Operao: Uma porta NAND N-MOS tpica tem um retardo de propagao de 50 ns. Este valor devido a dois fatores: a resistncia de sada relativamente alta (100 k ) no nvel lgico ALTO e carga capacitiva apresentada pelas entradas dos circuitos lgicos que estiverem sendo alimentados. As entradas MOS apresentam resistncias de entrada muito altas (> 1012 ), tendo capacitncias de entrada relativamente altas (capacitor MOS), tipicamente entre 2 e 5 picofarads. Esta combinao de ROUT e CLOAD, ambos altos, acaba aumentando o tempo de comutao do circuito.

Margem de Rudo: Tipicamente, a margem de rudo dos dispositivos N-MOS da ordem de 1,5 V, quando operando com VDD = 5 V, sendo proporcionalmente mais altos para valores mais altos de VDD. Fan-Out: Em razo da resistncia de entrada extremamente alta de cada entrada MOSFET, pode-se esperar que a capacidade de fan-out da lgica MOS seja virtualmente ilimitada. Isto verdadeiro para operaes dc ou em baixa freqncia. No entanto, para freqncias mais altas que 100 kHz, as capacitncias de entrada das portas causam uma deteriorao do tempo de comutao, que cresce proporcionalmente ao nmero de cargas sendo alimentadas. Mesmo assim, a lgica MOS pode operar com fan-out de 50, o que muito superior capacidade das famlias bipolares. Consumo de Potncia: A lgica MOS drena pequenas quantidades de potncia por causa das resistncias envolvidas em sua operao serem relativamente altas. O baixo consumo da lgica MOS torna-a adequada para implementar circuitos LSI e VLSI, onde muitas portas lgicas, flip-flops e outros dispositivos so colocados dentro de um mesmo chip, sem causar superaquecimento, que poderia danificar o encapsulamento do CI. Sensibilidade Eletricidade Esttica: Todos os dispositivos eletrnicos, em maior ou menor grau, so sensveis a danos causados pela ao da eletricidade esttica. O corpo humano armazena uma grande quantidade de eletricidade esttica. Por exemplo, quando caminhamos por um carpete, uma carga esttica de 30.000 V pode distribuir-se por nosso corpo. Se tocarmos um dispositivo eletrnico, parte desta carga poder ser transferida para o dispositivo, podendo vir a danifica-lo. A lgica MOS especialmente suscetvel a danos causados pela eletricidade esttica, enquanto que as famlias bipolares no so to afetadas. Isto um resultado direto da alta impedncia presente na Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

20

entrada do MOSFET. Uma pequena carga esttica fluindo por esta alta impedncia resulta em uma tenso muito alta. Esta mesma carga, fluindo por sobre uma baixa impedncia da entrada TTL produzir uma tenso bem menor, com menor possibilidade de causar danos ao circuito. A descarga eletrosttica (ESD) responsvel pela perda de bilhes de dlares anualmente, devido a danos causados por ela em equipamentos eletrnicos. Os fabricantes destes equipamentos tm destinado ateno considervel ao desenvolvimento de procedimentos especiais para a manipulao de dispositivos eletrnicos. Abaixo esto listadas algumas das precaues adotadas na maioria dos grandes laboratrios de pesquisa, fbricas e assistncia tcnica de produtos eletrnicos: 1. Conecte terra o chassi de todos os instrumentos de teste, estaes soldadoras, e a prpria bancada (se for de metal). Isto previne o aparecimento de carga esttica sobre tais dispositivos, carga esta que poderia ser transferida para qualquer placa de circuito impresso ou para qualquer CI que fosse colocado em contato com eles. 2. Conecte-se voc terra atravs de uma pulseira especial. Isto far com que as cargas estticas de seu corpo sejam descarregadas para a terra. A pulseira contm um resistor de 1 M que limita a corrente a um valor no letal, caso voc acidentalmente toque em uma fonte de tenso viva enquanto estiver trabalhando no equipamento. 3. Mantenha os CIs, em especial os MOS, guardados em espuma codutiva ou embalagens de alumnio. Isto manter todos os pinos do CI em curto juntos, de maneira que no haver possibilidade do surgimento de tenso entre dois quaisquer de seus pinos. 4. Armazene as placas de circuito impresso em plstico condutivo ou em envelopes metlicos. 5. No deixe desconectada nenhuma entrada de qualquer CI que no esteja sendo utilizado, pois entradas abertas tendem a capturar cargas estticas esprias. 3.12 LGICA MOS COMPLEMENTAR (CMOS) A famlia lgica MOS complementar (CMOS) usa tanto FETs canal-N quanto canal-P no mesmo circuito, de forma a aproveitar as vantagens de ambas as famlias lgicas. Em geral, os dispositivos da famlia CMOS so mais rpidos, e consomem ainda menos potncia que os das demais famlias MOS. Estas vantagens so contrabalanadas pela extrema complexidade do processo de fabricao dos CIs CMOS, e por sua baixa densidade de integrao, quando comparados com o MOS. Por tais motivos, o CMOS no pode competir com o MOS em aplicaes LSI. No entanto, a lgica CMOS vem experimentando um crescimento constante nas aplicaes MSI, a maioria das vezes desbancando a lgica TTL, que a sua competidora mais direta. O processo de fabricao do CMOS mais simples do que o TTL, possuindo tambm uma densidade de integrao maior, permitindo, portanto, que mais circuitos sejam colocados numa mesma rea de chip, reduzindo em conseqncia o custo por funo lgica. A lgica CMOS s usa uma pequena frao da potncia necessria srie TTL com as especificaes de consumo mais baixas (srie 74L), sendo especialmente apropriada para as aplicaes que devam ser alimentadas por bateria. Via de regra, os dispositivos CMOS so mais lentos que os TTL, apesar da nova srie CMOS de alta velocidade competir em p de igualdade com as sries TTL 74 e 74LS. 3.13 CARACTERSTICAS DAS SRIES CMOS As sries 4000/14000: Existem vrias sries diferentes na famlia CMOS de CIs. As sries 4000 e 14000, lanadas pela RCA e pela Motorola Inc., respectivamente, foram as primeiras sries da famlia Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

21

CMOS. A primeira linha de dispositivos 4000 foi lanada com o nome de srie 4000A, quase que imediatamente sucedida pela srie 4000b, a qual foi lanada com diversos melhoramentos em relao srie 4000A. O mais importante destes melhoramentos foi a capacidade de suportar correntes de sada mais altas. Ambas as sries so ainda bastante usadas, apesar do aparecimento de novas sries CMOS mais modernas, pelo fato de implementarem diversas funes ainda no disponveis nas novas sries. A srie 74C: Esta srie CMOS compatvel, pino por pino e funo por funo, com dispositivos TTL de mesmo nmero. Muitas das funes disponveis em TTL esto tambm disponveis em CMOS. A performance da srie 74C quase idntica da srie 4000. A srie 74HC (CMOS de Alta Velocidade): Esta uma verso melhorada da srie 74C. O principal melhoramento o tempo de comutao, em torno de dez vezes menor que o da srie 74C. A velocidade dos dispositivos desta srie comparvel com a velocidade dos dispositivos da srie TTL 74LS. Outra melhoria na srie 74HC a sua capacidade de suportar altas correntes na sada. A srie 74HCT: Esta tambm uma srie CMOS de alta velocidade. A principal diferena entre esta srie e a 74HC o fato de ela ser desenvolvida para ser compatvel em termos de tenses com os dispositivos da famlia TTL. Em outras palavras, os dispositivos 74HCT podem ser alimentados diretamente por sadas de dispositivos TTL. Isto no se aplica s outras sries CMOS. Nos pargrafos a seguir, discutiremos algumas das caractersticas operacionais e de performance, comuns a todos os dispositivos CMOS. Tenso de Alimentao: As sries 4000 e 74C operam com valores de VDD na faixa de 3 a 15 V, de forma que a regulao da fonte de alimentao no constitui um ponto crtico para tais sries. J as sries 74HC e 74HCT operam com uma alimentao na faixa de 2 a 6 V. Quando dispositivos CMOS e TTL estiverem sendo usados em conjunto, a tenso de alimentao deve ser mantida usualmente em 5 V, de modo que uma nica fonte de 5 V possa fornecer tanto a tenso VDD para os dispositivos CMOS, quanto a tenso VCC dos dispositivos TTL. Nveis de Tenso: Quando as sadas CMOS s estiverem alimentando entradas CMOS, os nveis de tenso de sada sero muito prximos de 0 V para o nvel lgico BAIXO e de +VDD para o nvel lgico ALTO. Isto se deve resistncia muito alta na entrada dos dispositivos CMOS, que puxa pouca corrente da sada CMOS que a estiver alimentando. As especificaes para a tenso de entrada nos dois nveis lgicos so expressas como um percentual da tenso de alimentao. Margens de Rudo: As margens de rudo so as mesmas em ambos os nveis lgicos e dependem de VDD. Com VDD = 5 V, tais margens so ambas iguais a 1,5 V (para a srie 4000), valor significativamente melhor que para a famlia TTL. Isto torna os dispositivos CMOS atrativos para aplicaes expostas a ambientes com alto nvel de rudo. Estas margens podem ser ainda melhores, usando uma tenso VDD maior. Esta melhora na imunidade ao rudo pode ser obtida s expensas de um consumo maior de potncia por causa da fonte de alimentao com faixa mais alta de tenso. Fan-Out: Assim como ocorre com as famlias N-MOS e P-MOS, as entradas CMOS tm uma resistncia extremamente grande, em torno de 1012ohms, que no puxa quase nenhuma corrente da fonte de sinal. No entanto, cada entrada CMOS apresenta uma capacitncia tpica de 5 pF da carga para Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

22

a terra. Esta capacitncia de entrada limita o nmero de entradas CMOS que uma sada CMOS pode alimentar. A sada CMOS deve carregar e descarregar a combinao paralela de todas as capacitncias de entrada, de modo que o tempo de comutao da sada vai crescer proporcionalmente com o nmero de cargas que tiverem sendo alimentadas. Tipicamente, cada carga CMOS acrescida sada faz com que o retardo de propagao (tempo de comutao) desta sada cresa de 3ns. Ento o fan-out dos dispositivos CMOS depende do retardo de propagao mximo aceitvel para o dispositivo. Tipicamente, as sadas CMOS tm um fan-out mximo de 50, para operaes a baixas freqncias, menores do que 1 MHz. Naturalmente, nas operaes a freqncias maiores, o fanout menor. Entradas No-Utilizadas: As entradas de um circuito CMOS no podem nunca ser deixadas desconectadas. Todas as entradas CMOS desnecessrias a uma particular aplicao devem ser conectadas a uma fonte de tenso fixa (0 V ou VDD), ou a uma outra porta de entrada. Esta regra se aplica mesmo as entradas das portas lgicas no usadas dentro de um chip. Uma entrada CMOS desconectada suscetvel ao do rudo ou de cargas estticas que podero polarizar facilmente ambos os MOSFETs, resultando em considervel aumento da potncia dissipada, que ter como conseqncia o superaquecimento do circuito. Suscetibilidade a Cargas Estticas: A alta resistncia da entrada de circuitos CMOS torna-os especialmente propensos a sofrer a ao de cargas estticas que podem resultar em tenses grandes o suficiente para romperem o isolamento dieltrico entre a porta e o canal do MOSFET. Muitos dos dispositivos das novas sries CMOS so protegidos contra danos provocados por carga esttica, com a incluso de um diodo zener de proteo em cada uma das entradas. Tais diodos so projetados para passarem a conduzir de forma a manter a tenso de entrada muito abaixo de valores que possam causar danos ao CI. Apesar de estes zeners cumprirem sua funo na maioria dos casos, s vezes eles no conseguem passar a conduzir rpido o suficiente para prevenir danos ao CI. Por isso, importante observar os cuidados para a manipulao de CIs CMOS. 3.14 INTERFACE ENTRE CIRCUITOS INTEGRADOS Interfacear significa conectar a(s) sada(s) de um circuito ou de um sistema (s) entrada(s) de outro circuito ou sistema com caractersticas eltricas diferentes. Muitas vezes no pode ser uma conexo direta entre a(s) sada(s) e a(s) entrada(s) por causa das diferenas nas caractersticas eltricas do circuito alimentador (driver), aquele que est fornecendo o sinal de sada, e o circuito de carga (load), que est recebendo o sinal. Um circuito de interface um circuito conectado entre o alimentador e a carga, cuja funo compatibilizar as caractersticas do sinal de sada do circuito alimentador, condicionando-o de forma a torn-lo compatvel com as exigncias da carga. O quadro abaixo mostra vrios casos de interface que podem ser analisados. Este quadro contm valores correspondentes aos piores casos dos parmetros de entrada/sada para dispositivospadro das srie TTL e CMOS.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415 Quadro para Valores de Interface entre Famlias CMOS e TTL (pior caso)* CMOS TTL Parmetro 400B 74HC 74HCT 74 74LS 74AS 74ALS 2,0V 2,0V 2,0V 2,0V VIH (mn) 3,5V 3,5V 2,0V 0,8V 0,8V 0,8V 0,8V VIL(mx) 1,5V 1,0V 0,8V 2,4V 2,7V 2,7V 2,7V VOH(mn) 4,95V 4,9V 4,9V 0,4V 0,5V 0,5V 0,4V VOL(mx) 0,05V 0,1V 0,1V IIH(mx) 1A 1A 1A 40A 20A 200A 20A IIL(mx) 1A 1A 1A 1,6mA 0,4mA 2,0mA 100A IOH(mx) 0,4mA 4mA 4mA 0,4mA 0,4mA 2,0mA 400A 16mA 8mA 20mA 8mA IOL(mx) 0,4mA 4mA 4mA Tenso de alimentao = 5V Sadas CMOS alimentao somente entradas CMOS

23

3.15 DISPOSITIVOS TTL ALIMENTANDO DISPOSITIVOS CMOS Quando fazemos a interface de diferentes tipos de Cis, precisamos verificar se o dispositivo alimentador pode gerar a corrente e a tenso necessrias ao funcionamento dos dispositivos que esto atuando como suas cargas. O exame do quadro da seo anterior indica que os valores das correntes de entrada dos dispositivos CMOS so extremamente baixos, se comparados s correntes geradas pelas sadas de qualquer das sries TTL. Ento, no h problema para os circuitos TTL gerarem correntes de entrada dentro das especificaes de entrada dos dispositivos CMOS. No caso das tenses, encontramos problemas ao examinar as tenses geradas pelos dispositivos TTL, e as exigncias relativas s tenses de entrada dos dispositivos CMOS. Observamos que VOH(mn) de todas as sries TTL muito baixa quando compara com VIH(mn) das sries 400B e 74HC. Para estas situaes, algo precisa ser feito para colocar as tenses de sada TTL dentro de nveis aceitveis para entradas CMOS. A soluo mais comum para resolver o problema desta interface mostrada na figura abaixo, onde a sada TTL conectada a +5V atravs de um resistor de pull-up. A presena do resistor de pullup vai fazer com que a sada TTL atinja aproximadamente 5V quando a sada estiver no nvel lgico ALTO, transformando-se, portanto, numa entrada em nveis compatveis com dispositivos CMOS. Para determinar o valor do resistor de pull-up, utilizamos o mesmo processo empregado para calcular o resistir de pull-up da sada a coletor aberto. Se a sada TTL estiver alimentando apenas entradas CMOS, utilizamos normalmente um resistor de valor entre 1k e 10k .

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415 3.16 DISPOSITIVOS CMOS ALIMENTANDO DISPOSITIVOS TTL

24

CMOS alimentando TTL no Nvel Lgico Alto - O quadro anterior mostra que as sadas CMOS podem suprir facilmente tenso suficiente (VOH) para satisfazer s exigncias das entradas TTL no nvel lgico ALTO (VIH). Ela tambm mostra que as sadas CMOS podem suprir mias do que a corrente necessria (IOH) para atender s necessidades de corrente (IIH) requeridas pelas entradas TTL. Ento no necessria nenhuma considerao especial no caso do nvel lgico ALTO. CMOS alimentando TTL no Nvel Lgico Baixo - o quadro anterior mostra que as entradas TTL tem uma corrente de entrada relativamente alta, quando no nvel lgico BAIXO, variando na faixa de 100A 2mA. As famlias 74HC e 74HCT podem absorver at 4mA, e sendo assim no haver problema quando suas sadas forem alimentar uma nica carga TTL pertencente a qualquer das sries. A srie 4000B, no entanto, muito mais limitada. Sua corrente IOL muito baixa, no sendo suficiente para alimentar nenhuma entrada de chips das sries 74 e 74 AS. 3.17 ANLISE DE FALHAS Um pulsador lgico um instrumento de teste que gera um pulso de curta durao, quando acionado manualmente em geral ao pressionarmos um determinado boto. O pulsador lgico conforme figura abaixo projetado de maneira a detectar o nvel da tenso no ponto, e produzir um pulso de tenso na direo oposta. O pulsador lgico usado para mudar momentaneamente o nvel lgico em determinado ponto de um circuito, sem precisar desconectar a alimentao lgica de tal ponto. Usando o Pulsador Lgico e uma Ponta de Prova para Testar um Circuito - Um pulsador lgico pode ser acionado manualmente para injetar um pulso ou uma srie de pulsos em determinado circuito, de maneira a testar o comportamento de tal circuito. A ponta de prova quase sempre utilizada para monitorar a resposta do circuito ao do pulsador lgico. Conforme a figura abaixo o modo contudo do flip-flop est sendo testado atravs da aplicao de pulsos a partir do pulsador, e com a monitorao do ponto Q com uma ponta de prova. A combinao de tais instrumentos muito til na verificao da operao de dispositivos lgicos, mesmo quando ligada a um circuito.

Encontrando Pontos em Curto - O pulsador lgico e uma ponta de prova podem ser usados para verificarem pontos eventualmente ligados direto terra ou Vcc. Quando tanto o pulsador lgico quanto a ponta de prova forem conectados no mesmo ponto, o acionamento do pulsador lgico far com que a ponta de prova indique a presena do pulso gerado. Se a indicao for de um pulso constante no nvel BAIXO, significa que o ponto em anlise est em curto com a terra; se a ponta de prova indicar um pulso constante no nvel ALTO, isso significa que tal ponto est em curto com Vcc.

Prof. Hlio Lees Hey

Universidade Federal de Santa Maria Centro de Tecnologia Curso de Graduao em Eng. Eltrica Apostila de Circuitos Digitais A ELC 415

25

O Traador de Corrente - Um traador de corrente um instrumento de teste que detecta a corrente presente em um fio ou em uma placa de circuito impresso, sem necessidade de abrir o circuito. O traador de corrente tem uma ponta isolada que contm uma bobina magntica. Quando a ponta colocada em um ponto do circuito, ela sente mudanas no campo magntico, provocadas por modificaes na corrente, fazendo com que um LED indicador pisque. O traador de corrente no responde a nveis estticos de corrente, no importando qual o nvel de tal corrente. O traador de corrente usado em conjunto com o pulsador lgico a fim de determinar o ponto exato de curtos para o terra ou para o Vcc. Isto ilustrado na figura abaixo, onde o ponto X est em curto com a terra, atravs de um curto interno ocorrido na entrada da porta 2. Se o pulsador lgico for acionado no ponto X, nenhum pulso de tenso ser detectado, em funo do curto com a terra. No entanto haver um pulso de corrente fluindo da sada do pulsador para a terra, atravs do curto. Este pulso de corrente pode ser detectado pelo traador de corrente. A combinao do traador de corrente e do pulsador lgico muito til na anlise de problemas em circuitos onde muitos dispositivos com sadas a coletor aberto, a dreno aberto ou tristate so conectadas a um ponto comum fixo no nvel lgico ALTO ou no nvel lgico BAIXO. Qualquer uma das sadas pode estar produzindo a fala, e o traador de corrente mais o pulsador lgico podem ser usados na determinao do ponto em falha, conforme a tcnica acima descrita

Prof. Hlio Lees Hey