FAMILIAS TTL Y CMOS La compuerta TTL fue una mejora introducida a la compuerta DTL.

Los parmetros ms importantes de las compuertas TTL son el retardo de propagacin (ns), la disipacin de potencia (mW), y el producto velocidad potencia (pJ). El producto velocidad-potencia indica un retardo en la propagacin con una disipacin de potencia determinada. Caractersticas Generales de los Circuitos Digitales Las caractersticas de un circuito digital se usan con el fin de comparar las compuertas de las distintas familias lgicas. Estas se listan a continuacin:

Fan Out (Cargabilidad de salida): Es el mximo nmero de cargas que pueden ser gobernadas en la salida de la compuerta sin alterar su operacin normal. Fan In (Cargabilidad de entrada): Es el mximo nmero de entradas que puede tener una compuerta. Tensin de Umbral: Una curva de transferencia de una puerta lgica inversora se muestra en la figura 9.1.1. En la figura se distinguen dos tensiones de umbral; la primera para el estado lgico cero (Vu, 0) y la segunda para el estado lgico uno (Vu, 1). Los puntos de pendiente -1 representan estas tensiones de umbral. Por lo tanto, la tensin de umbral es la tensin en la que la compuerta comienza a cambiar de estado lgico. Margen de ruido: Es el lmite de tensin de ruido admisible a la entrada del elemento lgico, sin registrar cambios en el estado de la salida. Existen dos mrgenes de un ruido, uno para el estado lgico uno y otro para el estado lgico cero.

Figura 9.1.1. Curva de transferencia de un circuito lgico inversor

Vsal, 0 mx = Mxima tensin en la salida de una compuerta cuando su estado lgico es cero y con cargabilidad de salida mxima. Vsal, 1 mn = Mnima tensin a la salida de una compuerta cuando su estado lgico es uno y con cargabilidad mxima posible. Vu, 0 = Tensin de umbral del estado lgico de entrada cero. Vu, 1 = Tensin de umbral del estado lgico de entrada uno. En circuitos digitales es comn conectar dos puertas de las mismas caractersticas, una enseguida de otra, tal como indica la figura 9.1.2. Por consiguiente, la tensin mxima de entrada en estado cero VE,0 mx, es equivalente a la mxima tensin de salida en estado cero Vs,0 mx. De igual forma, la tensin mnima de entrada en estado uno VE,1 mn es igual a la tensin mnima de salida en estado uno Vs,1 mn.

Figura 9.1.2. Compuertas Lgicas Interconectadas. Los margenes de ruido se definen de la forma siguiente: Margen de ruido en estado cero a la entrada: Es la diferencia entre Vu,
mx. 0

y VE,0

M0 = Vu, 0 - VE,0 mx = Vu, 0 - Vs,0 mx Margen de ruido en estado uno a la entrada: Es la diferencia entre VE,1 mn y Vu, 1. M1 = VE,1 mn - Vu, 1 = Vs,1 mn - Vu, 1

Tiempo de programacin medio (tpd): Es el tiempo de retardo promedio en la transicin de una seal de la entrada a la salida en los casos que esta pasa del estado 1 a 0 y viceversa. Potencia disipada: Es la potencia consumida por la compuerta. La disipacin de potencia en funcin de la frecuencia de una compuerta TTL es constante dentro del rango de operacin. En cambio, la compuerta CMOS depende de al frecuencia (ver figura 9.1.3).

Figura 9.1.3. Curva de potencia en funcin de la frecuencia

Producto potencia dispada-tiempo de propagacin: Es el producto de los dos tipos de caractersticas mencionadas. La velocidad de la compuerta es inversamente proporcional al retardo de propagacin. Familia TTL (Lgica de Transistor - Transistor) Esta fue la primera familia de xito comercial, se utiliz entre 1965 y 1985. Los circuitos TTL utilizan transistores bipolares y algunas resistencias de polarizacin. La tensin nominal de alimentacin de los circuitos TTL son 5 V DC. Niveles Lgicos TTL En el estudio de los circuitos lgicos, existen cuatro especificaciones lgicos diferentes: VIL, VIH, VOL y VOH. En los circuitos TTL, VIL es la tensin de entrada vlida para el rango 0 a 0.8 V que representa un nivel lgico 0 (BAJO). El rango de tensin VIH representa la tensiones vlidas de un1 lgico entre 2 y 5 V. El rango de valores 0.8 a 2 V determinan un funcionamiento no predecible, por la tanto estos valores no son permitidos. El rango de tensiones de salida VOL,VOH se muestra en la figura 9.1.4.

Figura 9.1.4. Nivel lgico de entrada de un circuito TTL Circuitos Lgicos CMOS (Metal xido Semiconductor Complementario) La tecnologa CMOS es la ms utilizada actualmente para la construccin de circuitos integrados digitales, como las compuertas, hasta los circuitos como las memorias y los microprocesadores. La tensin nominal de alimentacin de los circuitos CMOS son +5 V y +3,3 V. Niveles Lgicos CMOS En la figura 9.1.5. se muestran las tensiones VIL, VIH, VOL, VOH vlidas para los dispositivos CMOS de nivel +5 VDC.

Figura 9.1.5. Nivel Lgico de Entrada de un circuito CMOS +5 V COMPUERTAS NOT Las dos compuertas descritas anteriormente poseen cada una dos entradas y una salida. La compuerta NOT o inversora, posee una entrada y una salida como se muestra en la

fig. 10. Su funcin es producir una salida inversa o contraria a su entrada es decir convertir unos a ceros y ceros a unos . la tabla de verdad 7 resume el funcionamiento de esta compuerta.

La expresin booleana para la inversin es = A. La expresin = A indica que A es igual a la salida no A. Un smbolo alternativo para la puerta NOT o inversor , se muestra a continuacin . El circulo inversor puede estar en la parte de entrada o de salida del smbolo triangular. cuando el circulo inversor aparece en la parte de la entrada del smbolo NOT, el diseador habitualmente intenta sugerir que esta una es una seal activa en baja . una seal activa en baja requiere que una tensin baja active alguna funcin en circuito lgico. La puerta AND

Figura 1: Circuito equivalente de una puerta AND

La puerta AND es denominada la puerta de << Todo o Nada >> . observar el esquema de la figura 1, la cual muestra la idea de la puerta AND. Examinando de cerca el circuito, notamos que la lmpara encender solo si ambos interruptores se cierran o se activan simultneamente. Si uno de los de los interruptores esta abierto, el circuito se interrumpe y la lmpara no se enciende. Todas las posibles combinaciones para los interruptores A y B se muestran en la tabla 1 . La tabla de esta figura que la salida (y) esta habilitada (encendida ) solamente cuando ambas entradas estn cerradas. Interruptores de entrada A B Abierto Abierto Abierto Cerrado Cerrado Abierto Cerrado Cerrado Luz de salida Y Apagado Apagado Apagado Encendido

Tabla 1: Combinaciones posibles de la compuerta AND

Con el nimo de presentar en forma mas compacta la tabla, anterior, convengamos en que la condicin de interruptor cerrado la representamos con un 1, y la de interruptor abierto con un 0. De manera similar, el encendido de la lmpara la representamos con un 1. Y su apagado con un 0 (cero). Con estas convenciones, la tabla 1 nos quedara como en la tabla 2. A 0 0 1 1 B 0 1 0 1 Y 0 0 0 1

Tabla 2: Tabla 1 simplificada

LOS SMBOLOS DE LAS COMPUERTAS Son una representacin grfica de la funcin que ayuda a visualizar las relaciones lgicas existente en un diseo o circuito. En la figura 2 se muestra el smbolo de la compuerta AND con lo que se quiere significar que esta compuerta AND es un dispositivo que posee dos entradas A y B y una salida Y.

Figura 2: Smbolo de una compuerta AND

El lgebra booleana es una forma de lgica simblica que muestra como operan las compuertas lgicas. Una expresin booleana es un mtodo << taqugrafo >> de mostrar que ocurre en un circuito lgico. La expresin booleana para el circuito de la figura 3 es.

AB=Y

Figura 3: Expresin booleana de la compuerta AND

La expresin booleana se lee A AND B igual a la salida Y. El punto () significa la funcin lgica AND en lgebra booleana, y no la operacin de multiplicar como en el lgebra regular.

Con frecuencia un circuito lgico tiene tres variables. La fig. 4 muestra una expresin booleana para una puerta AND de tres entradas. El smbolo lgico para esta expresin AND de tres entradas esta dibujada en la fig. 5. La tabla de verdad 3 muestra las 8 posibles combinaciones de la variables a, b y c observar que solo cuando todas las entradas estn en 1 y la salida de la puerta AND se habilita a 1.

ABC=Y

Figura 4: Expresin booleana para una compuerta AND de tres entradas

Figura 5: Compuerta AND de tres entradas

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Y 0 0 0 0 0 0 0 1

Figura 10: Smbolo de una compuerta NOT

A 0 1

Y 1 0

Tabla 7: Tabla de verdad de una compuerta NOT

Figura 11: Smbolo alternativo de una compuerta NOT La puerta OR

Figura 6: Circuito equivalente de una compuerta OR

La

puerta

OR

se

denomina

la

puerta

de

<<

cualquiera

todo

>>.

El esquema de la figura 6 nos muestra la idea de la puerta OR, en el cual los interruptores han sido conectados en paralelo. El encendido de la lmpara se producir si se cierra cualquiera de los dos interruptores o ambos. Todas las posibles combinaciones de los interruptores se muestran en la tabla 4. La tabla de verdad detalla la funcin OR del circuito de interruptores y lmpara.

Interruptores de entrada A B Abierto Abierto Abierto Cerrado Cerrado Abierto Cerrado Cerrado

Luz de salida Y Apagado Encendido Encendido Encendido

Tabla 4: Combinaciones posibles de la compuerta OR

La tabla de la 4 describe el funcionamiento del circuito. Observamos, que de las 4 posibles combinaciones de cierre y apertura de los interruptores, 3 de ellas producen el encendido de la lampara , y de nuevo utilizando la convencin de representar la condicin cerrado o encendido por un 1 y la de abierto o apagado por un 0, se obtiene la tabla de verdad de la tabla 5.

A 0 0 1 1

B 0 1 0 1

Y 0 1 1 1

Tabla 5: Tabla de verdad de una compuerta OR de dos entradas

El smbolo lgico estndar para la puerta OR esta dibujado en la fig. 7. observar la forma diferente de la puerta OR. La expresin booleana abreviada para esta funcin OR es A + B = Y observar que smbolo + significa OR en lgebra booleana . la expresin ( A+ B = Y ) se lee A OR B igual a salida Y .

Figura 7: Smbolo de una compuerta OR

La expresin booleana , smbolo y tabla de verdad de una puerta OR de tres entradas o variables estn dibujadas en las figuras 8, 9, y en tabla 6. A+B+C=Y Figura 8: Expresin booleana para una compuerta OR de tres entradas

Figura 9: Compuerta OR de tres entradas

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

Y 0 1 1 1 1 1 1 1

Tabla 6: Tabla de verdad de una compuerta OR de tres entradas