CONTROLADOR REPETITIVO PARA INVERSORES PWM COM REFERNCIA DE FREQNCIA VARIVEL

Leandro Michels
michels@ieee.org

Mrcio Stefanello
marciost@ieee.org

Hilton A. Grndling
ghilton@ctlab.ufsm.br Universidade do Estado de Santa Catarina Centro de Cincias Tecnolgicas Ncleo de Processamento de Energia Eltrica Campus Universitrio Prof. Avelino Marcante s/n, Bom Retiro, CEP 89223-100 Joinville - SC - Brasil Universidade Federal de Santa Maria Grupo de Eletrnica de Potncia e Controle Av. Roraima s/n, Camobi, CEP 97105-900 Santa Maria - RS - Brasil

ABSTRACT
Repetitive controllers have demonstrated efcacy in the rejection of cyclic disturbances in pulse-width modulated voltage-source inverters. However, the performance of these controllers is compromised if their period are not synchronized with the period of the reference signal. This drawback restrict their use in variable frequency applications. In order to mitigate this problem, it is proposed a modication in these controllers to make them suitable for sinusoidal references with variable frequency. The proposed algorithm is simple given that is only performed a chance in the length of circular buffers and in the pointer used to address them. Experimental results, obtained with two different prototypes, are presented to validate the proposed technique.
KEYWORDS: digital control, repetitive control, PWM invert-

RESUMO
Controladores repetitivos tm se mostrado ecazes na rejeio de distrbios cclicos em inversores de tenso modulados por largura de pulso. Contudo, observa-se que estes controladores tm seu desempenho comprometido caso seu perodo no seja sincronizado com o perodo do sinal de referncia, o que restringe o seu uso em aplicaes de freqncia varivel. Para mitigar este problema, proposta uma modicao nestes controladores para adequ-los aplicaes com referncia senoidal de freqncia varivel. O algoritmo proposto simples, sendo apenas ajustados o comprimento das memrias circulares e os ponteiros empregados para endere-las nos controladores repetitivos convencionais. Resultados experimentais, obtidos em dois prottipos com especiaes distintas, so apresentados para validar a tcnica proposta.
PALAVRAS-CHAVE: controle digital, controle repetitivo, in-

ers.

versores PWM.
Artigo submetido em 04/02/2009 (Id.: 00944) Revisado em 19/03/2009 Aceito sob recomendao do Editor Associado Prof. Darizon Alves de Andrade

394

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009

1 INTRODUO
Os inversores de tenso modulados por largura de pulso (PWM - pulse-width modulation) so amplamente empregados em diversas aplicaes, tal como em Fontes Ininterruptas de Energia (UPS - Uninterruptible Power System) e Fontes CA de Potncia (AC Power Sources) (ANSI/IEEE Std. 5191981, 1981). Nestas aplicaes, as especicaes de projeto geralmente exigem uma alta capacidade de rejeio de distrbios, o que demanda um estgio de sada com baixa impedncia. Devido aos requisitos de desempenho exigidos pela aplicao (IEC 62040-3, 1999), estes inversores usualmente operam com uma malha de controle de elevado desempenho. Algumas tcnicas de controle discreto baseadas em realimentao instantnea tm sido utilizadas em inversores, tais como deadbeat (Mattavelli, 2005), retroao de estados (Ryan et al., 1997), entre outras. Mesmo empregando estes controladores, h casos onde no possvel se reduzir sucientemente a impedncia de sada do inversor, o que resulta em valores inaceitveis de distoro harmnica total (THD - total harmonic distortion) na tenso de sada para alguns tipos de cargas no-lineares. A utilizao de uma malha de ao instantnea em conjunto com uma lei de controle repetitiva permite uma reduo substancial na impedncia de sada de inversores de tenso (Rech et al., 2003). Neste esquema de controle com duas malhas, a realimentao instantnea compensa os transitrios de carga e o controlador repetitivo (RP) compensa os erros de regime permanente devido s cargas no-lineares cclicas (Michels and Grndling, 2005). O controle repetitivo (Hara et al., 1988; Tomizuka et al., 1989) tem como base o princpio do modelo interno (Francis and Wonham, 1975). Diferentes estruturas de controladores repetitivos (RP) foram desenvolvidas para as mais variadas aplicaes (Kempf et al., 1993). Nas aplicaes em inversores PWM (Haneyoshi et al., 1988), o algoritmo mais utilizado o ltro Q, devido a baixa complexidade do cdigo necessria para sua implementao, sua baixa demanda computacional e sua rpida taxa de convergncia. Sua principal restrio exigncia de sincronismo perfeito do perodo da referncia e dos distrbios com um nmero inteiro de perodos de amostragem da lei de controle (Tomizuka et al., 1989). Nas aplicaes de inversores PWM em que a referncia uma senide de freqncia xa, os distrbios provocados pelas cargas no-lineares so cclicos e sincronizados com a referncia (Michels and Grndling, 2005). Portanto, a hiptese anteriormente apresentada pode ser facilmente garantida atravs do projeto adequado do controlador repetitivo (Haneyoshi et al., 1988; Rech et al., 2003; Zhang et al., 2003; Marafo et al., 2004; Michels and Grndling,

Fig. 1: UPS de dupla converso com chave de transferncia esttica.

2005; Bottern and Pinheiro, 2006; Escobar et al., 2007; Ye et al., 2006; Zhou et al., 2006). Contudo, as aplicaes de inversores em que a referncia uma senide de freqncia varivel so tambm bastante usuais. Por exemplo, em ensaios de equipamentos eletrnicos, emprega-se fontes CA de potncia para avaliar o impacto de variaes da amplitude e da frequncia da tenso de alimentao no funcionamento dos mesmos. Em UPS de dupla-converso (ou UPS online), cujo diagrama em blocos mostrado na Fig 1, se opera em dois modos: i) modo normal, onde a tenso fornecida pelo inversor; ii) e o modo bypass, onde a energia fornecida diretamente pela rede eltrica (IEC 62040-3, 1999). Para que a tenso de sada comute de forma suave e com tempo nulo de transferncia entre os modos, preciso garantir-se o sincronismo entre a tenso gerada pelo inversor e a componente harmnica fundamental da rede CA. Isto somente possvel atravs do ajuste da freqncia da referncia de tenso do inversor. Para estas duas aplicaes, os controladores repetitivos convencionais no so adequados porque no h sincronismo entre a referncia/distrbios e a ao de controle repetitiva. Os controladores RP para referncias de freqncia varivel so discutidos em vrios artigos de teoria de controle (Steinbuch, 2002; Gupta and Lee, 2006) e mecatrnica (Manayathara et al., 1996; Cao and Ledwich, 2002; Chang et al., 2006). Contudo, apesar de existir um vasto conjunto de aplicaes em inversores PWM com esta caracterstica, h poucos estudos na literatura que abordam o problema (Mattavelli and Marafo, 2004; Tzou et al., 1997; Jung et al., 1998; Garca-Cerrada et al., 2007; Wang et al., 2007). Muitos destes artigos apenas comentam o problema, mas no apresentam uma anlise detalhada. Em Mattavelli and Marafo (2004) sugerida a utilizao de um identicador de perodo para ajustar a taxa de amostragem do sistema e assim se garantir o sincronismo. Em Tzou et al. (1997) ajustado o
395

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009

comprimento das memrias (buffers) circulares para obter-se o sincronismo, sendo este realizado a partir do arredondamento do nmero de amostras do perodo anterior. Recentemente foi proposto o ajuste da freqncia em coordenadasdq para garantir o nmero inteiro de perodos de amostragem (Garca-Cerrada et al., 2007) e um controlador RP de atraso fracionrio (Wang et al., 2007). Este artigo propem uma modicao no controle repetitivo convencional, cujo foco so as aplicaes em UPS de dupla alimentao com bypass e fontes CA de potncia para emulao de redes de energia. Nestas aplicaes, assume-se que o sinal de referncia senoidal com uma freqncia base xa, podendo assumir pequenas e lentas variaes em torno do seu valor base. O algoritmo proposto ajusta o comprimento dos buffers circulares empregando uma estratgia similar a descrita em Tzou et al. (1997). Contudo, ao invs de realizar uma interpolao para o clculo da lei de controle, o algoritmo proposto efetua apenas o ajuste dos ponteiros dos buffers circulares. Como resultado, obtm-se um algoritmo de simples implementao e baixo esforo computacional. O artigo organizado como segue. A Seo II descreve o sistema, incluindo o modelo dinmico da planta e a estrutura do controlador repetitivo convencional. Na Seo III analisado o problema abordado, enquanto na Seo IV apresentada a modicao proposta para o controlador repetitivo convencional. Resultados experimentais so apresentados na Seo V para validar o controlador proposto.

Fig. 2: Inversor PWM monofsico com controle digital.

delo, considera-se que a corrente de carga io um distrbio exgeno (Haneyoshi et al., 1988; Rech et al., 2003; Zhang et al., 2003; Michels and Grndling, 2005; Escobar et al., 2007; Zhou et al., 2006). So assumidas as seguintes hipteses: i) os interruptores so acionados e bloqueados apenas uma vez durante cada perodo de amostragem Ts , tal que neste intervalo vab (t) seja um pulso de tenso de amplitude Vcc ou Vcc e largura T ; ii) a freqncia de comutao muito maior que a mxima freqncia do sinal de entrada u; iii) os harmnicos na tenso de sada vo , associados modulao, so signicativamente atenuados. Como vab (t) u(t), o sistema pode ser representado pelo seguinte modelo linear e invariante no tempo: Vo (s) = Gp (s)Vab (s) + Gd (s)Io (s), Gp (s) = Gd (s) = Vo (s) sCrC + 1 = 2 , Vab (s) s LC + sC (rL + rC ) + 1 Vo (s) s(CrC 2 + L) + rL rC = 2 , Io (s) s LC + sC (rL + rC ) + 1 (1) (2) (3)

2 DESCRIO DO SISTEMA
O inversor PWM monofsico alimentado em tenso mostrado na Fig. 2, onde o inversor em ponte completa, o ltro LC e a carga so considerados a planta a ser controlada (Michels et al., 2005). As cargas conectadas aos inversores PWM so usualmente equipamentos eletrnicos, tal como computadores e processadores de dados, sistemas de comunicao, sistemas de instrumentao e controle de processos e equipamentos biomdicos. Estes equipamentos normalmente possuem, na entrada de sua fonte de alimentao, um reticador no-controlado com ltro capacitivo ou um conversor com correo de fator de potncia. Por este motivo, o desempenho de inversores PWM avaliado, neste trabalho, empregando-se um circuito que emule tais cargas, como prope a norma IEC 62040-3 (IEC 62040-3, 1999). A seguir, apresentado o modelo dinmico do inversor e a estrutura de controle considerada no presente trabalho.

onde Gp (s) a funo de transferncia da planta, Gd (s) a funo de transferncia da impedncia de sada e rC e rL so, respectivamente, a resistncia srie equivalente do capacitor C e do indutor L mostrados na Fig. 2. Para obteno das funes de transferncia discretas de (2) e (3), so assumidas as seguinte hipteses: i) a ao de controle vab (t) gerada por meio de um modulador por largura de pulso implementado digitalmente, cujo comportamento similar ao de um retentor de ordem zero (ZOH); ii) o distrbio de entrada io (t) pode ser aproximado por sinal amostrado por um ZOH; iii) vab (t), io (t) e vo (t) so amostrados simultaneamente com a freqncia fs constante. Como resultado, a funo de transferncia discreta em no domnio-z de (2) e (3) so dadas, respectivamente, por: Gp (z ) = b1 z + b0 , z 2 + a1 z + a0 (4)

2.1 Modelo Dinmico da Planta

O modelo dinmico do inversor, mostrado na Fig. 2, nolinear devido a carga considerada. Para linearizar este mo396

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009

respectivamente (Hara et al., 1988). Vrias estruturas podem ser usadas para Q(z ) e C (z ) (Michels and Grndling, 2005). Para simplicar a anlise, neste trabalho so utilizados os ltros Q(z ) = qr e C (z ) = cr z d , onde qr 1, cr o ganho da ao repetitiva e z d o ltro usado para compensar o atraso de fase de Gm (z ). Este controlador RP implementado por meio da seguinte equao diferenas discretas: Fig. 3: Estrutura do controlador em tempo discreto. d1 z + d0 Gd (z ) = 2 . z + a1 z + a0 urp (k + 1) = qr urp (k n + 1) + cr e1 (k n + d + 1), (9) onde e1 (k ) = r1 (k ) vo (k ). Assim, a referncia para a malha de realimentao instantnea dada por: r2 (k + 1) = r1 (k + 1) + urp (k + 1). (10)

(5)

2.2

Estrutura do Controlador

A Fig. 3 mostra a estrutura do controlador do inversor monofsico. O controlador possui uma estrutura de duas camadas, sendo constituda por uma malha de realimentao instantnea e outra para compensao em regime permanente de cargas no-lineares cclicas. Esta estrutura foi escolhida por permitir a anlise de diferentes tipos de controladores, tais como o PID (proporcional-integral-derivativo), o deadbeat, por modelo de referncia, por alocao de plos, entre outros, com ou sem ao de alimentao frente (feedforward). O sinal de referncia r1 para o sistema de controle do inversor senoidal com freqncia f1 . Em fontes ca de potncia, este sinal gerado internamente pelo software empregado para a realizao dos ensaios. J em UPS de dupla conveso, este sinal gerado por um algoritmo de sincronismo a partir da tenso ca medida (Marafo et al., 2005; Cardoso et al., 2006). A funo de transferncia em malha fechada entre a referncia r2 e a sada vo dada por: Gm (z ) = Gp (z ) [Gf f (z ) + Gc (z )] Vo (z ) = . R2 (z ) 1 + Gp (z )Gc (z )Gh (z ) (6)

A implementao prtica da ao repetitiva utiliza memrias do tipo primeiro a entrar, primeiro a sair (FIFO - rst in, rst out). Estas memrias so implementadas nos microprocessadores empregando-se memrias circulares (ou buffers circulares). Assim, o nmero de posies de memrias empregados para armazenar urp e e1 tm tamanho nito n. Contudo, (11) deve assumir a seguinte forma: urp = qr urp (p) + cr e1 (q ), (11)

onde p e q so os ponteiros usados para o endereamento das posies, nas memrias circulares, correspondentes aos ndices k n +1 e k n + d +1 em (10), respectivamente. Os ponteiros so incrementados a cada perodo de amostragem, sendo seus valores reinicializados para 1 quando o seu valor ultrapassar n. No incio da execuo do programa, o valores destes ponteiros devem ser p = 1 e q = d + 1.

3 IMPACTO DA VARIAO DA FREQNCIA EM CONTROLADORES REPETITIVOS

O controlador RP convencional apresentado na Seo 2.2 no adequado para os casos onde os distrbios e/ou referncia possuem perodo varivel. Entretanto, nas aplicaes de inversores PWM consideradas neste trabalho, o perodo do sinal da referncia depende do comportamento da rede eltrica onde a UPS est conectada ou da freqncia gerada pela fonte CA de potncia. Por este motivo, considerou-se neste trabalho as especicaes estabelecidas na norma IEC 62040-3 (1999) para UPS de dupla converso com chave de transferncia esttica. Neste caso, assume-se que a referncia: i) no apresenta desvios sbitos de fase; ii) possui variao de freqncia mxima de 2% com relao ao valor base (condio nominal); e iii) que a taxa mxima de variao de 1Hz/s. As hipteses assumidas por esta norma so condies extremas vericadas em redes CA. Um exemplo real mostrando
397

Neste artigo, foi utilizado um controlador PD com ao feedforward na malha de realimentao instantnea. Este controlador emprega a estrutura Gf f (z ) = Gh (z ) = 1 e Gc (z ) = k1 z 1 + k2 z 2 . Esta lei de controle implementada pela seguinte equao de diferenas discretas: vab (k + 1) = k1 e2 (k ) + k2 e2 (k 1) + r2 (k + 1), onde e2 (k ) = r2 (k ) vo (k ). A funo de transferncia da ao RP com n = fs /f1 (n N+ ) amostras por perodo do sinal de referncia dada por: Grp (z ) = Urp (z ) 1 = n C (z ), E1 (z ) z Q(z ) (8) (7)

onde Q(z ) e C (z ) so ltros utilizados para aumentar a margem de estabilidade e compensar o atraso de fase de Gm (z ),

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009

Tabela 1: Parmetros do Inversor PWM

Parmetro Tenso no barramento CC (vcc ) Inversor PWM Potncia nominal de sada (Po ) Freqncia de amostragem (fs ) Freqncia de comutao (fsw ) Referncia Amplitude ecaz (vref )
) Freqncia base (f1

Sist. A 200V 1kVA 6kHz 6kHz 110V 60Hz 1mH 0,1 35F 0,05 -0,168 -0,014 0,99 0,10 2 100 28

Sist. B 200V 1kVA 18kHz 18kHz 110V 60Hz 0,4mH 0,1 25F 0,05 0,073 -0,337 0,99 0,10 2 300 28

Indutor do ltro (L) Filtro LC Resistncia do indutor (rL ) Capacitor do ltro (C ) Resistncia do capacitor (rC ) Controle PD-ff Ganho k1 Ganho k2 Filtro qr Controle repetitivo Ganho cr Compensao de fase (d) Nmero de amostras (n) Carga no-linear (Fig. 2) Resistor R1 Capacitor CL Resistor Rs

Fig. 4: Freqncia do sistema interligado nacional em 16/08/2005 entre 8h37min e 8h55min.

uma cenrio em que uma grande variao pode ocorrer apresentado em Decker et al. (2006). Neste estudo, analisouse o comportamento da freqncia do sistema eltrico brasileiro por um longo perodo de tempo. Durante as condies de operao normal, os resultados mostram que a freqncia do sistema oscila em torno de 0,02Hz em todos os perodos de carga. Por outro lado, a Fig. 4 ilustra um exemplo onde a freqncia sofre grandes variaes. Esta gura mostra o intervalo em que houve a interrupo na linha de transmisso de 765kV entre Itaip e So Paulo. Esta falta, ocorrida em 16 de outubro de 2005 s 20:38 horas, resultou em uma variao na freqncia do sistema de 60,12Hz para 58,32Hz em 3s. O impacto da variao da freqncia do sinal de referncia no desempenho de controladores repetitivos analisado a partir de resultados de simulao. Considerou-se o inversor representado na Fig. 2, cujos parmetros so dados na Tabela 1 (Sistema A). A estrutura de controle similar a mostrada na Seo 2.2, onde empregado um controlador de ao instantnea do tipo PD-feedforward em conjunto com um controlador repetitivo. Os parmetros de controle so representados na mesma Tabela. A avaliao do desempenho foi realizada para um sinal de referncia com freqncia f1 de valor base 60Hz, onde uma taxa de variao de 0,2Hz/s foi assumida. Este valor muito menor que o mximo denido na norma IEC 62040-3 (1999). A Fig. 5(a) mostra o erro entre a referncia r1 e a tenso de sada vo para f1 variando de 60Hz para 59,9Hz. Um pequeno erro em regime permanente obtido para f1 =60Hz (THD=1,3%), como pode-se observar na Fig. 5(b). Por outro lado, o erro aumenta signicativamente quando f1 modicado. Para ilustrar a degradao da tenso de sada, mostrado na Fig. 5(b) a forma de onda em regime permanente para f1 =59,9Hz e f1 =60,1Hz, respectivamente. Nestes casos, obtm-se valores de THD iguais a 11,1% e 11,9%, respectivamente, que so muito maiores que o valor obtido para
398

4700F 4700F 0,5 0,5

f1 =60Hz. Constata-se, assim, que os controladores RP no so adequados para aplicaes em inversores PWM quando n = fs /f1 , n N+ . A degradao do desempenho em regime permanente dos inversores PWM com controladores RP convencionais podem ser explicada pela anlise da impedncia de sada. A Fig. 6 apresenta a impedncia de sada do Sistema A (ver Tabela 1) para um sistema sem e outro com ao RP. Como pode se observar, a ao repetitiva introduz uma reduo signicativa na impedncia de sada em uma estreita banda de freqncias em torno das harmnicas mltiplas de fs /n. Caso todos os harmnicos do distrbio estejam sincronizados com o perodo da ao RP, obtm-se uma signicativa rejeio do mesmo. Contudo, quando f1 modicado, tambm ocorre uma alterao de mesma proporo nas freqncias da corrente drenada pelas cargas no-lineares. Conseqentemente, caso f1 seja alterado de 60Hz para 60,5Hz, a 3a e a 9a harmnicas drenadas por esta carga passam de 180Hz para 181, 5Hz e de 540Hz para 544, 5Hz, respectivamente. Nestas freqncias, como se observa em detalhe na Fig. 6, o controlador repetitivo no reduz a impedncia de sada. Por este motivo, os controladores repetitivos convencionais no so adequados para as aplicaes em inversores PWM com referncia de freqncia varivel.

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009

Fig. 6: Impedncia de sada do Sistema A. Fig. 5: Resultados de simulao do Sistema A com ao de controle RP convencional. (a) Erro e1 para f1 =60Hz59,9Hz (esquerda) e f1 =60Hz60,1Hz (direita). (b) Tenso vo e corrente iL (50V/div; 10A/div; 2ms/div).

4 CONTROLADOR REPETITIVO PERODOS VARIVEIS

PARA

A partir da anlise apresentada na Seo 3, mostrado que os controladores RP tipo ltro Q possuem um elevado desempenho quando a seguinte condio satisfeita: f1 = fs . n (12)

Fig. 7: Controlador RP modicado proposto.

1. Determinao da quantidade de amostras efetuadas em cada ciclo; 2. Modicao do comprimento dos buffers circulares de urp e e1 (quando for o caso); 3. Ajuste de p e q (quando for o caso). O nmero de amostras em cada ciclo determinado a partir da contagem do nmero de amostras efetuadas entre dois cruzamentos por zero, com mesma inclinao, da referncia r1 . A implementao digital do detector de cruzamento por zero (DCZ) dada por: z (k ) = 1, se r1 (k 1) < 0 r1 (k) 0 . 0, caso contra rio (13)

Para garantir-se esta igualdade, necessrio se conhecer a freqncia do sinal de referncia (f1 ), e se ajustar adequadamente os valores de fs , n ou ambos. O algoritmo proposto asssume que a taxa de amostragem xa (fs constante). Logo, o valor de n e dos ponteiros p e q em (11) so adequadamente modicados para se obter a condio (12). O algoritmo assume as seguintes hipteses: i) r1 senoidal e possui uma freqncia base conhecida (f1 ); ii) r1 no apresenta sbitos saltos de fase; iii) r1 livre de rudos ou harmnicas de possam comprometer a determinao do seu perodo; iv) f1 possui uma faixa de valores conhecida (f1min < f1 < f1max ); v) a mxima taxa de variao de f1 1Hz/s. A estrutura proposta para o controlador repetitivo modicado mostrada na Fig. 7. A implementao consiste nas seguintes etapas:

A condio dada em (13) utilizada no contador do nmero de amostras m entre dois cruzamentos por zero consecutivos: m(k ) = m(k 1) + 1, se z(k) = 0 . 1 , caso contra rio (14)
399

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009

Fig. 9: Exemplo de atualizao dos ponteiros dos buffers circulares. (a) n(k ) = n(k 1). (b) n(k ) > n(k 1). (c) n(k ) < n(k 1). Legenda: p, q .

e que a quantidade memria alocada para cada buffer deve ser: fs . (17) nmax > f1min O uxograma que descreve o algoritmo mostrado na Fig. 8. Para ilustrar o funcionamento do mesmo, apresentado na Fig. 9 um exemplo da evoluo dos ponteiros p e q nos perodos posteriores deteco de cruzamento por zero (DCZ) para n = 10, nmax = 12 e d = 2. Nesta gura, as caixas cinza e branca representam, respectivamente, as posies da memria que esto sendo usadas e no-usadas para armazenar informao de ciclos anteriores. As trs condies possveis so mostradas. Quando n(k ) = 10, como mostrado na Fig. 9(a), no h nada diferente do controlador repetitivo convencional. Entretanto, quando n(k ) = n(k 1), como mostrado na Fig. 9(b,c), os valores de n, p e q so alterados de acordo com a metodologia descrita nesta Seo.

Fig. 8: Fluxograma do controlador repetitivo proposto. Assim o nmero de amostras n(k ) dado por: n(k ) = m(k 1), se z(k) = 1 . n(k 1), caso contra rio (15)

Observa-se que somente possvel se obter n(k ) = n(k 1) ao nal de cada ciclo. Quando esta condio ocorrer, o comprimento dos buffers circulares empregados para armazenar urp e e1 so alterados de acordo com a seguinte regra: Se z (k ) = 1 e n(k ) < n(k 1), o comprimento dos buffers circulares so decrementados em n(k 1) n(k ) posies, cujas posies so removidas no nal do buffer. Os ponteiros so atualizados para p = p + 1 e q = q + 1 + n(k ) n(k 1); Se z (k ) = 1 e n(k ) > n(k 1), o comprimento dos buffers circulares so incrementados em n(k ) n(k 1) posies, includas no nal dos buffers, cujos valores iniciais so nulos. Os ponteiros so atualizados para p = 1 e q = q + 1 + n(k ) n(k 1). importante destacar que o valor base para n dado por: n >
400

5 RESULTADOS EXPERIMENTAIS
Duas plataformas experimentais foram desenvolvidas para uma analisar o desempenho do controlador RP proposto neste trabalho. Estas plataformas foram projetadas para emular o comportamento de inversores PWM em distintas condies de operao. A Plataforma A (Tabela 2) foi empregada para implementar o Sistema A (Tabela 1), que emula uma aplicao de inversores PWM de grande potncia, cujas freqncias de comutao e amostragem so baixas. De forma similar, a Plataforma B (vide Tabela 2) foi utilizada para implementar o Sistema B (Tabela 1), que emula uma aplicao de inversores PWM de potncia menor, onde as freqncias de comutao e amostragem so mais altas. Inicialmente so apresentados os resultados obtidos em regime permanente, assumindo que a referncia senoidal com

fs , f1

(16)

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009

Tabela 2: Plataforma experimental

Caracterstica Modulao Tipo de PWM Posio do pulso Chave semicondutora Ncleo do Indutor Tipo de Capacitor Microprocessador Formato dos dados Tamanho das variveis Conversor A/D Timer do PWM Sistema A PWM digital trs nveis centrado IGBT ferro-silcio polipropileno PC ponto utuante 32 bits 12 bits 16 bits Sistema B PWM digital trs nveis centrado IGBT iron powder polipropileno DSP TMS320F2812 ponto xo 32 bits 12 bits 16 bits

Apesar de no ter sido mostrado, verica-se que o algoritmo proposto apresenta uma oscilao sustentada na tenso de sada. Esta oscilao causada pelo truncamento efetuado para se ter um valor inteiro para n. Nos casos considerados, esta oscilao resulta numa variao cclica da THD da ordem de 0,3%, o que pouco signicativa neste caso. Contudo, tendo em vista que a amplitude desta oscilao aumenta com a diminuio de n , conclui-se que o algoritmo proposto pode no ser adequado em aplicaes com freqncias de amostragem muito baixas. O desempenho dos controladores repetitivos convencional e proposto, durante variaes da freqncia da referncia, foram analisado atravs do comportamento do erro entre a tenso de sada e o sinal de referncia. As Plataformas A e B foram submetidas a testes onde a freqncia f1 foi variada linearmente e sem saltos de fase a uma taxa de 1Hz/s. Os resultados obtidos na Plataforma A so apresentados na Fig. 12, sendo t1 e t2 os intervalos onde ocorreram as variaes de freqncia de 59,5Hz para 60Hz (coluna da esquerda) e de 60,5Hz para 60Hz (coluna da direita). O algoritmo convencional, cujo resultado est apresentado na Fig. 12(a), apresenta erro reduzido para f1 =60Hz. Contudo, o erro aumenta signicativamente quando esta freqncia variada, como previsto anteriormente, o que resulta em tenses de sada distorcidas como as mostradas na Fig 10(a). Por outro lado, as formas de onda do erro obtidas para o algoritmo proposto, mostradas na Fig. 12(b)), so signicativamente menores que as obtidas para o algoritmo convencional. Nestes casos, o erro mantm-se praticamente inalterado, inclusive nos intervalos de tempo em que a freqncia da referncia est sendo variada. Observa-se que no possvel distinguir o intervalo de tempo em que est ocorrendo a variao da freqncia, o que demonstra que a tenso de sada mantm-se pouco distorcida em qualquer situao. A Fig. 12 apresenta o comportamento do erro obtido para a Plataforma B. Como observa-se nesta gura, a freqncia da referncia foi variada entre 58Hz a 62Hz (coluna da esquerda) e de 62Hz a 58Hz (coluna da direita). Novamente, os resultados mostram uma signicativa diferena entre o comportamento do erro com o controlador repetitivo convencional (Fig 12(a)) e com o controlador proposto (Fig 12(b)). Contata-se que o desempenho do algoritmo proposto no sofre uma alterao signcativa devido a variao da freqncia da referncia, mesmo quando esta alterada em 2Hz. Por m, analisado o tempo de execuo da rotina no DSP para o sistema implementado na Plataforma B. O algoritmo repetitivo convencional possui um tempo de execuo de 2,61s, enquanto que proposto de 2,71s. Ou seja, o algoritmo proposto demanda apenas 4% de tempo adicional de execuo, o que demonstra a sua simplicidade e ecincia.

Fig. 10: Resultados experimentais obtidos em regime permanente na Plataforma A. Esquerda: f1 =60,5Hz. Direita: f1 =59,5Hz. (a) Algoritmo convencional. (b)Algoritmo proposto.

freqncia xa. As Figs. 10 e 11 apresentam a forma de onda e a THD da tenso de sada. A Plataforma A foi testada para fs = 6kHz e f1 = {60,5, 59,5}Hz, enquanto a Plataforma B para fs = 18kHz e f1 = {58, 59, 60, 61, 62}Hz. As Figs. 10(a) e Fig. 11(a) mostram o comportamento em regime permanente do controlador RP convencional. O desempenho deste controlador comprometido porque os distrbios cclicos no so sincronizados com o perodo da ao RP (fs /f1 = n). Note que a THD elevada quando f1 = f1 , corroborando com os resultados de simulao apresentados na Fig. 5. Por outro lado, a Fig. 10(b) e a Fig. 11(b) mostram a resposta em regime permanente do controlador RP com a modicao proposta neste artigo. Observa-se que a tenso de sada apresenta forma de onda com reduzida THD, mesmo quando f1 = f1 .

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009

401

Fig. 11: Resultados experimentais obtidos em regime permanente na Plataforma B. Da esquerda para a direita: f1 =58Hz, f1 =59Hz, f1 =60Hz, f1 =61Hz e f1 =62Hz. (a) Algoritmo convencional. (b) Algoritmo proposto.

Fig. 12: Resultados experimentais para variaes contnuas na freqncia da referncia no Sistema A. Esquerda: f1 =60Hz60,5Hz. Direita: f1 =60Hz59,5Hz. (a) Algoritmo convencional. (b) Algoritmo proposto.

6 CONCLUSES
Embora os inversores PWM monofsicos com controladores repetitivos convencionais apresentem um bom desempenho em regime permanente para referncias senoidais e cargas lineares e no-lineares, estes controladores possuem uma resposta insatisfatria quando o perodo da referncia alterado. Analisando-se o problema, mostra-se que mesmo pequenas variaes neste perodo so sucientes para comprometer o desempenho dos controladores repetitivos. Por este motivo, este artigo prope uma modicao nos algoritmos convencionais para torn-los adequados a rastrear referncias senoidais de freqncia varivel. O algoritmo proposto simples, demanda pouco esforo computacional adicional e tem a caracterstica de operar sem a necessidade de alterar a taxa de
402

amostragem do sistema. Resultados experimentais, obtidos para dois sistemas com caractersticas distintas, demonstram que o controlador repetitivo proposto melhora signicativamente o desempenho dos inversores PWM nestas situaes. Apesar do algoritmo de reinicializao do controlador repetitivo ter sido aqui aplicado a um inversor PWM monofsico, o mesmo pode ser usado sem restries em sistemas trifsicos, tanto com controle em eixos estacionrios quanto sncronos. Contudo, devido ao aparecimento de oscilaes sustentadas indesejveis, destaca-se que o algoritmo proposto no adequado para sistemas onde a referncia possui freqncias prximas freqncia de amostragem.

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009

Fig. 13: Resultados experimentais para variaes contnuas na freqncia da referncia no Sistema B. Esquerda: f1 =58Hz62Hz. Direita: f1 =62Hz58Hz. (a) Algoritmo convencional . (b) Algoritmo proposto.

REFERNCIAS
ANSI/IEEE Std. 519-1981 (1981). IEEE Guide for Harmonic Control and Reactive Compensation of Static Power Converters, American National Standards Institute. Washington D.C., EUA. Bottern, F. and Pinheiro, H. (2006). Controlador discreto de alto desempenho com base num modelo interno em eixos sncronos para UPS trifsica que satisfaz a norma IEC62040-3, Sobraep Eletrnica de Potncia 11(2): 135147. Cao, Z. and Ledwich, G. F. (2002). Adaptive repetitive control to track variable periodic signals with xed sampling rate, IEEE Trans. Contr. Syst. Technol. 7(3): 378 384. Cardoso, R., de Camargo, R. F., Pinheiro, H. and Grndling, H. A. (2006). Estruturas de sincronismo monofsica e trifsica baseadas no ltro de Kalman, SBA Controle & Automao 17(4): 493512. Chang, K., Shim, I. and Park, G. (2006). Adaptive repetitive control for an eccentricity compensation of optical disk drivers, IEEE Trans. Consum. Electron. 52(2): 445 450. Decker, I. C., Dotta, D., Agostini, M. N., Zimath, S. L. and Silva, A. S. (2006). Performance of a synchronized phasor measurements system in the Brazil power system, IEEE PES General Meet., Montreal, Canad.

Escobar, G., Valdez, A. A., Leyva-Ramos, J. and Mattavelli, P. (2007). Repetitive-based controller for a UPS inverter to compensate unbalance and harmonic distortion, IEEE Trans. Ind. Electron. 54(1): 504510. Francis, B. A. and Wonham, W. M. (1975). The internal model principle for linear multivariable regulators, Appl. Math. Optimization, 2(1): 170194. Garca-Cerrada, A., Pinzn-Ardila, O., Feliu-Batlle, V., Roncero-Snchez, P. and Garca-Gonzalez, P. (2007). Application of a repetitive controller for a threephase active power lter, IEEE Trans. Power Electron. 22(1): 237246. Gupta, M. and Lee, J. H. (2006). Period-robust repetitive model predictive control, Journal of Process Control 16(6): 545555. Haneyoshi, T., Kawamura, A. and Hoft, R. G. (1988). Waveform compensation of PWM inverter with cyclic uctuating loads, IEEE Trans. Ind. Appl. 24(4): 582589. Hara, S., Yamamoto, Y., Omata, T. and Nakano, M. (1988). Repetitive control system: A new type servo system for periodic exogenous signals, IEEE Trans. Autom. Contr. 33(7): 659668. IEC 62040-3 (1999). Uninterruptible Power Systems (UPS) Part 3: Method of Specifying the Performance and Test Requirements, International Electrotechnical Commission.
403

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009

Jung, S.-L., Huang, H.-S. and Tzou, Y.-Y. (1998). A threephase PWM AC-DC converter with low swithcing frequency and high power factor using DSP-based repetitive control technique, Conference Records of 29th IEEE PESC, Fukuoka, Japan, pp. 517523. Kempf, C., Messner, W. and Tomizuka, M. (1993). Comparison of four discrete-time repetitive control algorithm, IEEE Contr. Syst. Mag. 13(6): 4854. Manayathara, T. J., Tsao, T.-C., Bentsman, J. and Ross, D. (1996). Rejection of unknown periodic load disturbances in continuous steel casting process using learning repetitive control approach, IEEE Trans. Contr. Syst. Technol. 4(3): 259265. Marafo, F. P., Deckmann, S. M., Pomilio, J. A. and Machado, R. Q. (2005). Metodologia de projeto e anlise de algoritmos de sincronismo PLL, Sobraep Eletrnica de Potncia 10(1): 714. Marafo, F. P., Mattavelli, P., Buso, S. and Deckmann, S. M. (2004). Repetitive-based control for selective active lters using discrete cosine transform, Sobraep Eletrnica de Potncia 9(1): 2936. Mattavelli, P. (2005). An improved deadbeat control for UPS using disturbance observers, IEEE Trans. Power Electron. 52(1): 206212. Mattavelli, P. and Marafo, F. P. (2004). Repetitive-based control for selective harmonic compensation in active power lters, IEEE Trans. Ind. Electron. 51(5): 1018 1024. Michels, L., de Camargo, R. F., Bottern, F. and Pinheiro, H. (2005). Metodologia de projeto de ltros de segunda ordem para inversores de tenso com modulao PWM digital, SBA Controle & Automao 16(2): 221242. Michels, L. and Grndling, H. A. (2005). Procedimento de projeto de controladores repetitivos para o estgio de sada de fontes ininterruptas de energia, Sobraep Eletrnica de Potncia 10(1): 3950. Rech, C., Pinheiro, H., Grndling, H. A., Hey, H. L. and Pinheiro, J. R. (2003). Comparison of digital control techniques with repetitive integral action for low cost PWM inverters, IEEE Trans. Power Electron. 18(1): 401410. Ryan, M. J., Brumsickle, W. E. and Lorenz, R. D. (1997). Control topology options for single-phase UPS inverters, IEEE Trans. Ind. Electron. 33(2): 493501. Steinbuch, M. (2002). Repetitive control for systems with uncertain period-time, Automatica 38(12): 21032109.
404

Tomizuka, M., Tsao, T.-C. and Chew, K.-K. (1989). Analysis and synthesis of discrete-time repetitive controllers, Trans. ASME: J. Dyn. Syst., Meas., Contr. 111: 353 358. Tzou, Y.-Y., Ou, R.-S., Jung, S.-L. and Chang, M.-Y. (1997). High-performance programmable AC power source with low harmonic distortion using DSP-based repetitive control technique, IEEE Trans. Ind. Appl. 12(4): 715725. Wang, Y., Wang, D., Zhang, B. and Zhou, K. (2007). Fractional delay based repetitive control with application to PWM DC/AC converters, Conference Record of the IEEE 22nd ISIC, Singapore, pp. 928933. Ye, Y., Zhou, K., Zhang, B., Wang, D. and Wang, J. (2006). High-performance repetitive control of PWM DC-AC converters with real-time phase-lead FIR lter, IEEE Trans. Circ. Syst. -II:Exp. Biefs 53(8): 768772. Zhang, K., Kang, Y., Xiong, J. and Chen, J. (2003). Direct repetitive control of SPWM inverter for UPS purpose, IEEE Trans. Ind. Appl. 18(3): 784792. Zhou, K., Low, K.-S., Wang, D., Luo, F.-L., Zhang, B. and Wang, Y. (2006). Zero-phase odd-harmonic repetitive controller for a single-phase PWM inverter, IEEE Trans. Power Electron. 21(1): 193201.

Revista Controle & Automao/Vol.20 no.3/Julho, Agosto e Setembro 2009