Professional Documents
Culture Documents
4.3.1 ROM
Antarmuka eksternal dan read cycle timing ROM sama dengan RAM byte-wide yang diraikan di muka. ROM tersedia dalam kemasan 24-pin atau 28-pin (tergantung pada jalur alamat yang diperlukan dan kapasitasnya). Biasanya, kapasitas yang lebih tinggi mempertahankan (pada tingkat tertentu) kompatibvilitas pinout dengan kapasitas yang lebih rendah. Karena lebih sederhana, ROM memiliki kepadatan bit yang lebih tinggi dibandingkan denganmemori yang lain. Akibatnya, biaya per bit-nya lebih rendah bila dibandingkan dengan RAM dan EPROM.
4.3.2 PROM
PROM bersifat dapat diprogram tetapi tidak dapat dihapus. PROM terdiri dari barisan sel yang saling terhubung dengan fusible link (sekering). Sekekring dapat diputus atau dihubung singkat (tergantung dari tipe sekering), untuk menyimpan data yang diinginkan secara permanen.
PROM penggunaan utamanya untuk menyimpan microcode dalam perancangan menggunakan microprogram. Biasanya aplikasi seperti ini membutuhkan kecepatan tinggi, oleh sebab itu PROM dibuat menggunakan teknologi Bipolar. Akibatnya kumsumsi dayanya lebih tinggi dan kapasitasnya lebih rendah bila dibandingkan dengan ROM yang berbasis pada teknologi MOS. Antarmuka eksternal dan pewaktuan PROM sama dengan ROM. adalah tidak dapat diprogram kembali. Kerugian PROM
4.3.3 UV EPROM Pada ROM dan PROM, mekanisme penyimpanan berbasis pada perubahan
rangkaian permanen. Tetapi EPROM memiliki mekanisme yang berbeda, informasi disimpan dengan cara trapping charge pada barisan sel. Sel dibentuk dengan foating gate. Informasi yang disimpan di dalam sel dapat dihapus dengan mengosongkan (discharging) floating gate. Oleh sebab itu, EPROM dapat dihapus dan selanjutnya diprogram kembali beberapa kali sampai jumlah yang tak terbatas. UV EPROM terhapus bila disinari dengan sinar ultraviolet (UV). Untuk keperluan ini bagian atas kemasannya dilengkapi dengan jendela quartz yang transparan terhadap sinar UV yang memungkinkan seluruh barisan sel dapat disinari.
Vpp
Vss
Vcc
Programming voltage
GND
+5 V
A0..AN Address Data CE* OE* Chip select Output enable O0..O7
Sebagai contoh terdapat salah satu bit yang terbalik pada bagian opcode suatu instruksi. Hal ini akan merubah instrksi yang asli menjadi instrusi yang lain, ketika dieksekusi oleh CPU akan menyebabkan operasi yang tidak dikehendaki. Jika instruksi asli diubah menjadi instruksi jump, maka CPU akan mmulai mengeksekusi bagian program yang lain. Kejadian ini disebut dengan system crash. Situasi seperti ini tidak dapat diterima pada kebanyakan aplikasi.
menetralkan bagian pengisian pada sel kapasitor, sehingga bit di dalam sel dapat terbalik nilainya. Industri chip menggambarkan failure rate dari divais yang diproduksi berkaitan dengan persentase probabilitas suatu divais akan rusak pada interval waktu 1000 jam. Sebagai contoh, DRAM 64K X 1 memiliki data failure rate 0.12%/1000 jam. Berarti pada operasi 1000 jam probabilitas divais akan gagal/rusak adalah 0.0012. Alternatif lain mengekspresikan kerusakan adalah dalam FITs (failure in time). Satu FITs menunjukan satu kerusakan pada interval waktu 109 jam. Sebagai contoh, falure rate 0.12%/100 jam ekivalen dengan 0.0012 x 106 = 1200 FITs. Failure rate adalah aditif, sehingga failure rate untuk DRAM 64K x 16 menjadi 1200 x 16 = 19200 FITs. Pada Tabel 4.1 ditunjukkan tabel failure untuk beberapa komponen yang umum.
Resistor Diode SSI Kapasitor keramic Kapasitor tantalum MSI Papan rangkaian tercetak DRAM 64K x 1
1 1 10 10 20 50 500 1200
Seuai dengan sifat aditif suatu error, apabila dalam suatu sistem melibatkan beberapa jenis komponen, maka error merupakan penjumlahan error semua komponen yang terlibat. Contoh 4-2
Prosesor 16 bit memiliki kapasitas memori 512 KB diimplementasikan menggunakan DAM 64K x 1 pada satu PCB. Selain chip memori terdapat komponen lain yaitu: 11 MSI dan 25 SSI. Hitung failure rate dengan mengasumsikan terdapat 10 resistor, 100 kapasitor keramik, dan 4 kapasitor tantalum. Gunakan asumsi failure rate Tabel 4.2. 4
Penyelesaian: Untuk mempermudah, cara perhitugan error disajikan pada Tabel 4.2 berikut. Tabel 4.2 Hasil perhitungan Failure rate Contoh 4.2 Tipe Komponen 16 DRAM /bank, total 4 bank MSI SSI Resistor Kapasitor keramik PCB Jumlah 64 11 25 1 100 1 Total Failue Rate (Sistem) Total Failure Rate Setiap Komponen 64 * 1200 11 * 50 25 * 10 10 * 1 100 * 10 1 * 500 76800 550 250 10 1000 500 79110
Tabel 4.3 Contoh pembangkitan bit paritas pada data word satu byte Jumlah Angka 1 Dalam Data 4 3 5 2 Bit Paritas 0 1 0 1
Data Bits 1010 0011 0010 1100 1011 1010 1000 1000
Urutan penyimpanan data word ke memori dan pembacaannya berkaitan dengan penggunaan bit paritas adalah sebagai berikut: 1. Sebelum menulis data word ke memori, parity genetor membangkitkan paritas sesuai dengan pola yamg digunakan 2. Bit paritas yang dibangkitkan disimpan di memori bersama data word 3. Ketika data word dibaca dari memori, parity cheker menentukan kembali bit paritasnya 4. Bit paritas yang dihasilkan parity checker dibandingkan dengan bit paritas yang asli, bila berbeda berarti terjadi error.
Cara di atas memiliki beberapa keterbatasan: Hanya dapat mendeteksi kesalahan tunggal Dapat mendeteksi kesalahan lebih dari satu bit, apabila jumlah bit yang salah ganjil Kesalahan ganda dan (kelipatannya yang menghasilkan genap) tidak dapat dideteksi Walaupun demikian, teknik paritas ini banyak digunakan, karena kesalahan yang paling banyak terjadi adalah kesalahan tunggal. Kesalahan ganda, 50 sampai 100 kali jarang terjadi. Bila data word terdiri dari dua byte atau lebih, kemampuan deteksi kesalahan dapat ditingkatkan dengan menggunakan satu bit paritas pada setiap byte-nya. Komponen untuk membangkitkan bit paritas sebelum menulis ke memori, dan memeriksa setelah membaca dari memori, tersedia dalam chip 14-pin yang disebut dengan parity generator/checker. Contoh komponen tersebut adalah 74280. Pada Gambar 4.9 ditunjukan fungsi komponen tersebut sebagai parity generator dan parity cheker.
Data Source 8
Memory
8 Parity generator Parity generator
Data Source
Gambar 4.9 Aplikasi Chip 74280 sebagai parity generator dan parity checker