08/11/2011

PUNTO 1: FLIP-FLOPS
Prof. Luis Zurita Circuitos Digitales II

Introduccin a los Sistemas Secuenciales

Durante esta unidad, se estudiarn los sistemas secuenciales o de lgica secuencial. En este caso, se toma informacin de la salida para retroalimentar a parte de las seales de entradas. Si la informacin de entrada cambia, las salidas pueden o no cambiar.
n entradas

Circuito Secuencial

m salidas

Retroalimentacin

08/11/2011

LATCH
Dispositivos de almacenamiento temporal de dos estados (Biestable) Permanecen en cualquiera de sus dos estados por la realimentacin que simplemente es conectar cada salida a la entrada opuesta. Los primeros latchs fueron los SR.

LATCH SR ACTIVADO POR NIVEL ALTO

S 0 1 0 1

R 0 0 1 1

Q NC 1 0 0

Q (NEGADO) NC 0 1 0 (No vlido)

08/11/2011

LATCH SR ACTIVADO POR NIVEL BAJO

S 1 0 1 0

R 1 1 0 0

Q NC 1 0 1

Q (NEGADO) NC 0 1 1 (No vlido)

SMBOLOS DE LATCH
ACTIVO POR NIVEL ALTO S R Q Q ACTIVO POR NIVEL BAJO S R Q Q

08/11/2011

LATCH COMO ELIMINA REBOTES

SR CON ENTRADA DE HABILITACIN

08/11/2011

LATCH TIPO D (DATA)

Slo dispone de una entrada (Data) No elimina la condicin no vlida, pero la evita.

DISPARADO POR FLANCO

A B C D

R1
1k 1 74LS04

U1:A
2 1 2

U2:A
3 3

U1:B
4 74LS04

74LS00

SMBOLO

08/11/2011

DISPARADO POR FLANCOS

Entrada no invertida

Entrada invertida

Flanco detectado Flanco invertido

SMBOLOS DE FF
SR ACTIVO POR NIVEL ALTO S E R Q Q SR ACTIVO POR NIVEL BAJO S E R Q Q

SR POR FLANCO DE SUBIDA S CLK R Q Q

SR POR FLANCO DE BAJADA S CLK R Q Q

08/11/2011

SMBOLOS DE FF
D POR FLANCO DE SUBIDA D CLK Q Q D POR FLANCO DE BAJADA D CLK Q Q

JK POR FLANCO DE SUBIDA J CLK K Q Q

JK POR FLANCO DE BAJADA J CLK K Q Q

FLIP FLOP JK
Los Flip Flops JK son muy verstiles y muy utilizados. Los JK no tienen condiciones no vlidas.

08/11/2011

FUNCIONAMIENTO JK (J)

FUNCIONAMIENTO JK (K)

08/11/2011

FUNCIONAMIENTO JK (BASCULACIN)

TABLA DE LA VERDAD DE FF JK
J x 0 1 0 1 K x 0 0 1 1 CLK 0 O O O O Q NC NC 1 0 Q (Negado) NC NC 0 1

BASCULACIN (TOGGLE)

Basculacin o modo T (Toggle), intercambiar el valor presente en Q y Q negado, cada vez que se detecte una transicin ascendente o descendente del reloj, segn sea su deteccin de flanco.

08/11/2011

ENTRADAS ASNCRONAS DE INICIALIZACIN Y BORRADO

Las entradas asncronas de inicializacin y borrado permiten en cualquier momento poner a 1 o a 0 a la salida Q.
PRESET

J CLK K

Q Q

CLEAR

ALGUNAS CARACTERSTICAS DE LOS FF

Investigar: 1) Retardo de propagacin 2) Tiempo de establecimiento 3) Tiempo de mantenimiento 4) Frecuencia mxima 5) Potencia disipada

10

08/11/2011

EL 555
Dispositivo ampliamente utilizado por su versatilidad, al poder funcionar como multivibrador monoestable y aestable, as como proporcionar seales de reloj para los sistemas digitales con un rango de voltaje que oscila entre los 5 V hasta los 12V.
4 3 7

Q DC

CV

TR

TH

NE555

Leyenda: 1)Tierra (GND) 2) Disparo (Trigger) 3) Salida (Out) 4) Reinicio (Reset) 5) Control de Voltaje (Control Voltage) 6)Umbral (Threshold) 7)Descarga (Discharge) 8)Alimentacin (Vcc)

GND

VCC

555 COMO AESTABLE

11

08/11/2011

PUNTO 2: CONTADORES ASNCRONOS

Prof. Luis Zurita

CONTADORES ASNCRONOS
Los contadores son circuitos electrnicos que sirven para realizar o llevar conteos en binario y mediante circuitos MSI, en decimal. Los contadores son producto del arreglo de varios Flip-Flops interconectados. El nmero de Flip-Flops que se utilizan y la forma en que se conectan determinan el nmero de estados o tambin son llamados mdulos. Segn sea la seal de reloj aplicada a los FF. Se clasifican en asncronos y sncronos. En este tema estudiaremos los contadores asncronos o contadores con propagacin (ripple counters)

12

08/11/2011

FUNCIONAMIENTO DE LOS CONTADORES ASNCRONOS

Asncrono: sucesos que no poseen una relacin temporal fija o constante y que generalmente no ocurren al mismo tiempo. En los contadores asncronos los FF no reciben la seal de reloj al mismo tiempo. A continuacin describiremos las principales partes de un contador asncrono de dos bits.

CONTADOR ASNCRONO DE 2 BITS

FF trabajando en modo T, conectados a Vcc (5VDC) Conexin en cascada. La seal de reloj es proporcionada por la salida del FF anterior

U1:A
74LS73 U1:A(CLK) 14 1 3 J CLK
R

U1:B
74LS73 Q 12 7 5 Q 13 10 J CLK
R

Reloj conectado nicamente al primer FF

FF que da el bit menos significativo (LSB)

FF que da el bit ms significativo (MSB)

13

08/11/2011

CONTADOR ASNCRONO DE 2 BITS

CLK

Q0

Q1

Explicacin: La seal de reloj aplicada al FF0 produce cambios en la salida Q0 de manera basculante (Al estar en modo T o Toggle), en cada transicin descendente. La seal Q0 es la que le da el pulso de reloj al FF1. Q1 va a alternar su valor de salida (tambin en modo T), por cada flanco descendente de Q0.

El contador de 2 bits, se dice que tendr 2N estados, donde N es el nmero de Flip-Flops que tiene el contador. Por tanto 22= 4 estados.
CLK 0 1 2 3 4 Q1 Q0 0 0 0 1 1 0 1 1 Reinicia la cuenta empieza nuevo ciclo

14

08/11/2011

CONTADOR ASNCRONO DE 3 BITS

El funcionamiento del contador binario de 3 bits es el mismo que el contador asncrono de 2 bits, descrito anteriormente. La diferencia es que est constituido por 3 FF. El contador de 3 bits, se dice que tendr 23 estados, por tanto 23= 8 estados.
VCC VCC VCC

U1:A
74LS73 U1:A(CLK) 14 1 3 VCC J CLK
R

U1:B
74LS73 Q 12 7 5 Q 13 10 J CLK
R

U2:A
74LS73 Q 9 14 1 Q 8 3 J CLK
R

12

13

CLK 0 1 2 3 4 5 6 7 8

Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Reinicia la cuenta empieza nuevo ciclo SEAL DE SALIDA DEL CONTADOR DE 3 BITS

TABLA DE ESTADOS

15

08/11/2011

RETARDO DE PROPAGACIN
Los contadores asncronos, como se dijo al inicio de este tema, son llamados contadores con propagacin, debido a que el pulso de reloj que ingresa al primer FF no llega inmediatamente al segundo FF. Esto mismo aplica para el pulso que llega al tercer FF proveniente del segundo FF. Cuando hablamos de que no llega inmediatamente el pulso aplicado en la entrada hacia la salida, esto es debido al retardo de propagacin, que recorre el interior del FF hasta llegar a la salida.

RETARDO DE PROPAGACIN

TPLH Q0

TPLH Q1

TPLH Q2

16

08/11/2011

CONTADOR DE DCADAS ASNCRONO

El mdulo de un contador es el nmero de estados que se cuentan sin repetirse. Como vimos en el contador de 2 bits, el mdulo es 4, por contar 4 estados. En el contador de 3 bits, el mdulo es 8 por contar 8 estados. En el caso de tener un contador de 4 bits, el mdulo sera de 16. Pero, Cmo podemos hacer un contador de 10 estados o mdulo 10? R= Truncando la secuencia natural de un contador de mdulo 16.

CONTADOR DE DCADAS ASNCRONO

Para truncar secuencias, la solucin la proporciona el uso de las compuertas AND y NAND. Generalmente se utiliza la compuerta NAND. Recordemos su tabla de la verdad (2 entradas):
A 0 0 1 1 B 0 1 0 1 Q 1 1 1 0
Notemos que estas compuertas proporcionan una nica salida cuando ambas entradas estn a nivel alto. Propiedad valiosa para proporcionar un oportuno RESET presente en los FF

17

08/11/2011

CONTADOR DE DCADAS ASNCRONO

La norma para truncar una secuencia es decodificar el estado siguiente en el que se desea proporcionar un RESET o reiniciar la cuenta en 0. Bajo esta sencilla norma, si queremos contar hasta diez (0 a 9), se debe decodificar el estado siguiente (10) y mediante una compuerta NAND conectar su salida hacia los pines de RESET de todos los FF. Veamos el siguiente circuito:

CONTADOR DE DCADAS ASNCRONO

Obsrvese que se ha decodificado el estado 10, producindose un RESET a Q2 Q1 Q0 todos los FF: Q3
1 0 1 0

18

08/11/2011

CIRCUITO INTEGRADO 74LS93

CIRCUITO INTEGRADO 74LS93

19

08/11/2011

GUA DE EJERCICIOS
Realice un contador (asncrono y luego sncrono) de mdulo: 9, 10, 5, 6 y 7, con FF JK. Visualice los resultados en nmeros decimales. Realice un contador en cascada (JK), cuya unidad, cuente del 0 al 9 y la decena, del 0 al 5. Visualice los datos en decimal. Realice el mismo diseo anterior, utilizando el CI 7493. Disee un divisor de frecuencia de 1MHz de entrada en 500 kHz y 250 KHz. Diseo libre.

GUA DE EJERCICIOS
Se tiene un registro de 5 bits, proveniente de un contador de 5 bits (asncrono). Dicho registro se compara con el valor de un set point (registro fijo), cuyo valor es de 25. Cuando el registro del contador sea igual al set point, debe reiniciar su cuenta. Se tiene un sistema empaquetador de botellas, cuya caja se llena con 24 botellas. Alcanzado este nmero, la caja se desplaza, permitiendo colocar una caja vaca. (Motor correa caja= 1 (0n) 0 (Off). Diseo libre.

20

08/11/2011

PUNTO 3: CONTADORES SNCRONOS

Prof. Luis Zurita

CONTADORES SNCRONOS
Los mismos conceptos iniciales del tema 2 sobre contadores asncronos tienen validez para este tema (Mdulo, secuencias truncadas, divisores de frecuencia, estados, etc.). Segn sea la seal de reloj aplicada a los FF. Se clasifican en asncronos y sncronos. En este tema estudiaremos los contadores sncronos. Sncrono: sucesos que poseen una relacin temporal fija o constante entre s. En los contadores sncronos los FF reciben la seal de reloj al mismo tiempo. A continuacin describiremos las principales partes de un contador sncrono de dos bits.

21

08/11/2011

CONTADOR SNCRONO DE 2 BITS

Primer FF trabajando en modo T, conectados a Vcc (5VDC)
VCC

Conexin en cascada. El dato de entrada del FF depende de la salida del FF anterior

J CLK

J CLK

4 5 1

4 5

RELOJ

Reloj conectado a todos los FF del sistema

FF que da el bit menos significativo (LSB)

FF que da el bit ms significativo (MSB)

FUNCIONAMIENTO DE LOS CONTADORES SNCRONOS

En los contadores asncronos, para cambiar el valor del siguiente FF se dependa del FF anterior que daba el pulso del reloj. En los contadores sncronos, se sigue dependiendo del FF anterior, pero ahora para proporcionar el valor de las entradas J y Q. Se recuerda que el reloj llega al mismo tiempo a todos los FF. Ahora, si todos los FF reciben el flanco de reloj al mismo tiempo, que impide de que cambien al mismo tiempo?

74111

Q 74111

22

08/11/2011

FUNCIONAMIENTO DE LOS CONTADORES SNCRONOS

La respuesta anterior, es la causa de que los contadores asncronos tengan un uso limitado. El retardo. Cabe destacar que los contadores sncronos eliminan el problema del retardo acumulado que limitaba la frecuencia de funcionamiento en los asncronos. Pero: Cmo funciona ese retardo? En la siguiente lmina, se maximizar el efecto del retardo para entender su explicacin:

FUNCIONAMIENTO DE LOS CONTADORES SNCRONOS

Estado 1
Reloj Q0 Q1

Retardo de propagacin a travs de FF0

0

En este estado 1, el FF0 cambia de estado, pero el retardo de propagacin que sufre el pulso desde la entrada hasta la salida, no permite que el FF siguiente tenga un estado alto (1 lgico) en sus entradas, cuando pasa el pulso de reloj, por lo que no cambiar su valor de salida.

23

08/11/2011

FUNCIONAMIENTO DE LOS CONTADORES SNCRONOS

Estado 2
Reloj Q0 Q1

Retardo de propagacin a travs de FF0 y FF1

En este estado 2, el FF0 cambia de estado. El retardo de propagacin que sufre el pulso desde la entrada hasta la salida, permite que el FF siguiente tenga un estado alto (1 lgico) en sus entradas, cuando pasa el pulso de reloj, por lo que cambiar su valor de salida.

FUNCIONAMIENTO DE LOS CONTADORES SNCRONOS

Estado 3
Reloj Q0 1 Q1

Retardo de propagacin a travs de FF0 y FF1

En este estado 3, el FF0 cambia de estado, pero el retardo de propagacin que sufre el pulso desde la entrada hasta la salida, no permite que el FF siguiente tenga un estado alto (1 lgico) en sus entradas, cuando pasa el pulso de reloj, por lo que no cambiar su valor de salida.

24

08/11/2011

FUNCIONAMIENTO DE LOS CONTADORES SNCRONOS

Estado 4
Reloj Q0 Q1

Retardo de propagacin a travs de FF0 y FF1

En este estado 4, el FF0 cambia de estado. El retardo de propagacin que sufre el pulso desde la entrada hasta la salida, permite que el FF siguiente tenga un estado alto (1 lgico) en sus entradas, cuando pasa el pulso de reloj, por lo que cambiar su valor de salida.

CONTADOR SNCRONO DE 2 BITS

CLK

Q0

Q1

La seal continua es la seal terica de los FF. La seal punteada es la seal real de los FF, los cuales presentan un retardo mnimo que permite su funcionamiento como contadores sncronos. En esta grfica se pueden apreciar los cuatro estados descritos en las lminas anteriores.

25

08/11/2011

El contador de 2 bits, se dice que tendr 2N estados, donde N es el nmero de Flip-Flops que tiene el contador. Por tanto 22= 4 estados.
CLK 0 1 2 3 4 Q1 0 0 1 1 Q0 0 1 0 1

Reinicia la cuenta empieza nuevo ciclo

CONTADOR SNCRONO DE 3 BITS

El funcionamiento del contador binario de 3 bits es el mismo que el contador sncrono de 2 bits, descrito anteriormente. La diferencia es que est constituido por 3 FF y que adems el dato de entrada depende del FF0 y del FF1. (J1K1=Q0Q1) El contador de 3 bits, se dice que tendr 23 estados, por tanto 23= 8 estados.
VCC 1 3 2 74LS08 Q 7 12 11
R 14 2 2

Q0Q1

J CLK

J CLK K

J CLK

4 5 1

4 5

RELOJ

13

74111

74111

15

Q 74111

10

26

08/11/2011

CLK 0 1 2 3 4 5 6 7 8

Q2 Q1 Q0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Reinicia la cuenta empieza nuevo ciclo

CLK

Q0

Q1 Q2

TABLA DE ESTADOS

SEAL DE SALIDA DEL CONTADOR DE 3 BITS

CONTADOR SNCRONO DE 4 BITS

Para fines didcticos, a continuacin se mostrar un contador de 4 bits. El funcionamiento es el mismo del anterior de 3 bits, sin embargo observen la dependencia de los datos de entrada:
U4:B
VCC 1 3 2
14

Q0Q1

4 6 5

Q0Q1Q2

74LS08 Q 7 12 11 J CLK

74LS08 Q 9 12 11 J CLK

J CLK

J CLK

4 5 1

4 5

14

13

RELOJ

13

74111

74111

74111

15

10

15

Q 74111

10

27

08/11/2011

INVESTIGACIN
En la actualidad se trabajan con circuitos integrados de contadores, los ejercicios que se realizarn para el proyecto a evaluarse, DEBEN ser realizados con alguno de los siguientes modelos: 74160, 74163, 74190, 74193. Esta norma es motivada a que son los circuitos que se consiguen con mayor facilidad en el mercado.

INVESTIGACIN
El estudiante debe investigar su funcionamiento, y con especial atencin a las funciones que realizan las siguientes entradas: MR, CEP(EP), CET(ET), CP, PE, TC (74160) CLR, LOAD, ENT, ENP, RCO (74163) CTEN, D/U, MAX/MIN (74190) CLEAR, LOAD, BORROW, CARRY, COUNT UP, COUNT DOWM (74193)

28

08/11/2011

GUA DE EJERCICIOS
1. Realice un contador de personas para el comedor del IUT Cuman, desde 000 hasta 200 y reinicie la cuenta. Utilice cualquiera de los siguientes CI: 74160, 74163, 74193 u otro contador sncrono de su preferencia. 2. Se tiene un sistema empaquetador de botellas, cuya caja se llena con 36 botellas. Alcanzado este nmero, la caja se desplaza, permitiendo colocar una caja vaca. (Motor correa caja= 1 (0n) 0 (Off). Diseo Libre. La duracin del desplazamiento es 2 segundos.

GUA DE EJERCICIOS
3. Se tiene un estacionamiento cuya capacidad es de 120 vehculos. Se tiene un sensor de entrada y uno de salida, que permiten subir o bajar el nmero de vehculos. Si se llega a la capacidad mxima, se debe mantener una barrera activada, impidiendo el paso de vehculos y activar un led indicando que el estacionamiento est lleno. (Barrera= 1 (desactivada) 0 (activada). Diseo libre.

29

08/11/2011

GUA DE EJERCICIOS
4. Realice un registrador de visitas (Datalogger) en un centro comercial, para otorgarle un premio cuando ingrese el visitante nmero 700, mediante una seal sonora (sirena). Diseo libre. 5. Observe el funcionamiento del video del contador que se encuentra en nuestro blog, disee y simule su funcionamiento. 6. Disee un contador de personas para el centro de copiado del IUT Cuman, el conteo va desde 00 hasta 100. Dispone de un botn de incremento y uno de decremento. Diseo libre.

30