Deteccion de errores VRC, LRC, CRC Verificacin de errores La codificacin binaria es de gran utilidad prctica en dispositivos electrnicos como

ordenadores, donde la informacin se puede codificar basndose en la presencia o no de una seal elctrica. Sin embargo, esta seal elctrica puede sufrir alteraciones (como distorsiones o ruidos), especialmente cuando se transportan datos a grandes distancias. Por este motivo, ser capaz de verificar la autenticidad de estos datos es imprescindible para ciertos propsitos (incluido el uso de informacin en entornos profesionales, bancarios, industriales, confidenciales o relacionados con la seguridad). Por este motivo existen algunos mecanismos que garantizan un nivel de integridad de los datos, es decir, que el destinatario obtiene una confirmacin de que los datos recibidos son, de hecho, similares a los datos transmitidos. Existen dos maneras de proteger la transferencia de datos para que no se produzcan errores: instalando un medio de transmisin ms seguro, es decir, una capa de proteccin fsica. Una conexin convencional tiene, por lo general, un porcentaje de error entre 10-5 y 10-7. implementando mecanismos lgicos para detectar y corregir errores. La mayora de los sistemas de control lgico de errores se basan en la suma de informacin (esto se denomina "redundancia") para verificar la validez de los datos. Esta informacin adicional se denomina suma de comprobacin. Verificacin de errores Se han perfeccionado mejores sistemas de deteccin de errores mediante cdigos denominados: Cdigos de autocorreccin Cdigos de autoverificacin Verificacin de paridad La verificacin de paridad (a veces denominada VRC o verificacin de redundancia vertical) es uno de los mecanismos de verificacin ms simples. Consiste en agregar un bit adicional (denominado bit de paridad) a un cierto nmero de bits de datos denominado palabra cdigo (generalmente 7 bits, de manera que se forme un byte cuando se combina con el bit de paridad) cuyo valor (0 o 1) es tal que el nmero total de bits 1 es par. Para ser ms claro, 1 si el nmero de bits en la palabra cdigo es impar, 0 en caso contrario. Tomemos el siguiente ejemplo:

En este ejemplo, el nmero de bits de datos 1 es par, por lo tanto, el bit de paridad se determina en 0. Por el contrario, en el ejemplo que sigue, los bits de datos son impares, por lo que el bit de paridad se convierte en 1:

Supongamos que despus de haber realizado la transmisin, el bit con menos peso del byte anterior (aquel que se encuentra ms a la derecha) ha sido vctima de una interferencia:

El bit de paridad, en este caso, ya no corresponde al byte de paridad: se ha detectado un error. Sin embargo, si dos bits (o un nmero par de bits) cambian simultneamente mientras se est enviando la seal, no se habra detectado ningn error.

Ya que el sistema de control de paridad puede detectar un nmero impar de errores, puede detectar solamente el 50% de todos los errores. Este mecanismo de deteccin de errores tambin tiene la gran desventaja de ser incapaz de corregir los errores que encuentra (la nica forma de arreglarlo es solicitar que el byte errneo sea retransmitido). Verificacin de redundancia longitudinal La verificacin de la redundancia longitudinal (LRC, tambin denominada verificacin de redundancia horizontal) no consiste en verificar la integridad de los datos mediante la representacin de un carcter individual, sino en verificar la integridad del bit de paridad de un grupo de caracteres. Digamos que "HELLO" es el mensaje que transmitiremos utilizando el estndar ASCII. Estos son los datos tal como se transmitirn con los cdigos de verificacin de redundancia longitudinal: Letra Cdigo ASCII (7 bits) Bit de paridad (LRC) H E 1001000 1000101 0 1

L L 0 VRC

1001100 1001100 1001111 1000010

1 1 1 0

Verificacin de redundancia cclica La verificacin de redundancia cclica (abreviado, CRC ) es un mtodo de control de integridad de datos de fcil implementacin. Es el principal mtodo de deteccin de errores utilizado en las telecomunicaciones. Concepto La verificacin de redundancia cclica consiste en la proteccin de los datos en bloques, denominados tramas. A cada trama se le asigna un segmento de datos denominado cdigo de control (al que se denomina a veces FCS, secuencia de verificacin de trama, en el caso de una secuencia de 32 bits, y que en ocasiones se identifica errneamente como CRC). El cdigo CRC contiene datos redundantes con la trama, de manera que los errores no slo se pueden detectar sino que adems se pueden solucionar.

El concepto de CRC consiste en tratar a las secuencias binarias como polinomios binarios, denotando polinomios cuyos coeficientes se correspondan con la secuencia binaria. Por ejemplo, la secuencia binaria 0110101001 se puede representar como un polinomio, como se muestra a continuacin: 0*X9 + 1*X8 + 1*X7 + 0*X6 + 1*X5 + 0*X4 + 1*X3 + 0*X2 + 0*X1 + 1*X0 siendo X8 + X7 + X5 + X3 + X0 o X8 + X7 + X5 + X3 + 1 De esta manera, la secuencia de bits con menos peso (aquella que se encuentra ms a la derecha) representa el grado 0 del polinomio (X0 = 1), (X0 = 1), (X0 = 1), el 4 bit de la derecha representa el grado 3 del polinomio (X3), y as sucesivamente. Luego, una secuencia de n- bits forma un polinomio de grado mximo n-1. Todas las expresiones de polinomios se manipulan posteriormente utilizando un mdulo 2.

En este proceso de deteccin de errores, un polinomio predeterminado (denominado polinomio generador y abreviado G(X)) es conocido tanto por el remitente como por el destinatario. El remitente, para comenzar el mecanismo de deteccin de errores, ejecuta un algoritmo en los bits de la trama, de forma que se genere un CRC, y luego transmite estos dos elementos al destinatario. El destinatario realiza el mismo clculo a fin de verificar la validez del CRC.