Frecuencmetro digital Hola, vuelvo a escribir en el blog luego de casi dos meses por los problemas explicados antes,

un frecuencimetro nos debe contar la cantidad de pulsos que se encuentren dentro de la ventana de tiempo de captura, para hacerlo ms sencillo de explicar supongamos que abrimos (habilitamos) un contador por un tiempo de 1 segundo luego del cual se inhabilita memorizando la ltima cuenta, si al instante de ser hablitado entran pulsos de clock al contador este almacenar la cuenta, al cumplirse el tiempo de 1 segundo se detiene el contador y muestra la ltima cuenta , si leemos por ejemplo en un display de 3 digitos por decir 567 es que hemos detectado una frecuencia de 567 hertzios (567 pulsos o "unos" en una ventana de 1 segundo). Este es el principio con el cual se disea un frecuencimetro, la idea basica es tener una ventana de habilitacin de 1 segundo y un nmero de contadores/displays dee acuerdo a la frecuencia esperada por ejemplo usando 5 digitos podriamos contar hasta 99999Hz(100Khz)

En el diagrama mostrado tenemos en bloques lo necesario para hacer un frecuencimetro , as conexiones de pines pueden hacerse con el datasheet del IC o podemos usar Cmos equivalentes a los TTL mostrados, usamos el diagrama para explicar el funcionamiento con fines didacticos: En lugar del 74194, puedes utilizar el 7475 que son registros tipo latch. En este, la cuenta entra por las entradas de datos, pero no pasa a la salida hasta que reciba un pulso por la entrada E (enable). As pasar la cuenta a los 7447 cada segundo.

Comenzaremos con la parte contador , latch, decoder bastante conocidas porque se usan tambien en relojes los 7490 son contadores decada , es decir ante cada pulso de entrada van mostrando ese nmero en cdigo BCD ( 0001 ....etc) en sus 4 pines de salida como se muestra ,esto cambia con cada pulso , si se conectaran de frente los decoder se veria la cuenta ascendente con cada pulso hasta detenerse y comenzar de nuevo. Como solo se necesita la cuenta final es que necesitamos un circuito que "memorize" solo la ltima cuenta.

Este circuito se llama latch o registro memoria y en el diagrama es el TTL 7475 , este circuito "se queda" con la cuenta que tenia cuando recibe un pulso pequeisimo mucho menor que los pulsos de clock , con esto solo se mostrarn las ultimas cuentas obtenidas al cumplirse el segundo de tiempo de la ventana de habilitacin. Esto es lo que se mostrar en los displays Los 74121 son multivibradores monostables, deben generar pulsos muy cortos , muchos menores que los pulsos de entrada , slo se le pone un pequeo condensador de unos cuantos picos. El primer pulso se genera cuando se cierra la ventana de tiempo ( 1 segundo) el pequeo pulso de salida de este monostablese va hacia las entradas E (enable) de los latch, haciendo memorizar la cuenta que muestra el display , el termino de este pequeo pulso de latch dispara al segundo monostable 74121 , este segundo pulso va hacia los contadores para resetear la cuenta a 0. La ventana de tiempo proviene de un oscilador astable ( exacto) de 1 Hz ( 1 segundo) , se usa un flip flop JK en configuracin "Toggle", o divisor entre 2 , esto habilita a la compuerta 7408 para que deje pasar lo que le llegue por la otra entrada durante un segundo exacto completo. Y luego vuelve a bajar durante un segundo. Y el ciclo se repite. El Led indica cuando la frecuencia se pase de 999 Hz hacia arriba. Para el clock se puede usar un 555 de 1 hz que no siempre es exacto o la base de tiempo de un relojdigital que es ms preciso. Para la entrada, no siempre tenemos ondas digitales perfectas , quizas se deba encontrar la frecuencia de ondas senoidales , paraeso se deb conformar o " cuadra" la entrada esto se hace con el 7414 "Schmitt Trigger", es necesario que la entrada tenga un nivel mximo de 5 volts porque trabajamos en TTL.

Los diagramas de tiempo para latchear y borrar la cuenta cada segundo que es tiempo de ventana delfrecuencimetro serian los siguientes:

Sobre el monostable 74121 se escogue este debido a que se dispara con un flanco de subida a diferencia del 555 que se dispara con un pulso en bajada , la explicacion de los tiempos secuenciales de reset y latch esta explicada mas arriba algunos detalles adicionales: El monostable 74121 cuyo diagrama funcional interno es el siguiente:

Para construr el multivibrador monoestable, necesitamos proveerle al circuito integrado unos componentes adicionales, tales como la resistencia R y el capacitor C cuya constante de tiempo RC fijar la duracin del pulso de salida. El diagrama completo de un monoestable tal es el siguiente:

En este caso, la resistencia R tiene un valor de 10K (10 mil ohms) y el condensador tiene un valor de 2 uf (2 microfarads), sin embargo para una resistencia mas grande el capacitor baja de tal manera de tener una constante de tiempo mucho menor al segundo que abre la ventana de tiempos, lo cual le fijar al pulso de salida una duracin de unos 0.066 segundos con un comportamiento mostrado por el siguiente diagrama de tiempos.