Sayclar (Counters)

Sayclar n bitlik bir bilgiyi tutmann yansra her saat evriminde tuttuklar
deeri artran veya azaltan ardl devrelerdir.

Genel olarak iki gruba ayrlr: Senkron sayclar Asenkron sayclar (Ripple sayclar) Yapt ie gre olduka fazla kullanlan sayclar standart hale gelmitir
ve hazr devre olarak piyasada bulunmaktadr. Biz bu derste birka eit sayc tasarlayacaz. Ayrca, senkron ve asenkron sayclar arasndaki farklar inceleyeceiz.

Senkron Sayclar
Senkron sayclarda tm flipfloplara uygulanan ortak bir saat (clock) devresi yer almaktadr. Bylece tm flip-floplar senkronize bir ekilde saatin her bir pozitif kenarnda tetiklenmekte ve k retmektedir.
imdiki Durum Q2 0 0 0 0 1 1 1 1 Q1 0 0 1 1 0 0 1 1 Q0 0 1 0 1 0 1 0 1 Gelecek Durum Q2 0 0 0 1 1 1 1 0 Q1 0 1 1 0 0 1 1 0 Q0 1 0 1 0 1 0 1 0
2

rnek: 0dan 7ye kadar sayan bir

binary sayc tasarlayalm. 000-111 arasnda sayacandan 3 bit gerekmektedir. Dolaysyla da 3 tane flip-flop kullanlacaktr. Durum Tablosu

J0 Q2 1 1

Q1Q0

J1 1 1 Q2 0 0

J2 Q 1Q 0 1 1 Q2 0

Q 1Q 0 0 1

K0 Q2

Q 1Q 0 1 1 1 1

K1 Q2

K2 Q1Q 0 1 1 0 0 Q2 0

Q1 Q 0 0 1

J0 Q2 1 1

Q1Q0

J1 1 1 Q2 0 0

J2 Q 1Q 0 1 1 Q2 0

Q 1Q 0 0 1

K0 Q2

Q 1Q 0 1 1 1 1

K1 Q2

K2 Q1 Q 0 1 1 0 0 Q2 0

Q1 Q 0 0 1

J0 = 1 K0 = 1

J1 = Q0 K1 = Q0

J2 = Q1Q0 K2 = Q1Q0

FF0: FF0

J0 = 1 K0 = 1 J1 = Q0 K1 = Q0

Q(t+1)=Q(t)

FF1: FF1

Q0=0 ise, J=K=0, Q(t+1)=Q(t) Q0=1 ise, J=K=1, Q(t+1)=Q(t)

FF2: FF2

J2 = Q1Q0 K2 = Q1Q0

Q0=0 veya Q1=0 veya Q0=Q1=0 ise, J=K=0, Q(t+1)=Q(t) Q0=Q1=1 ise, J=K=1, Q(t+1)=Q(t)

3 bitlik senkron binary sayc

Asenkron Sayclar (Ripple Sayclar)

Senkron sayclarn sentezi iin bildiimiz ardl devre sentezi yntemi

uygulanmasna ramen asenkron sayclar iin adm adm izlenebilecek genelletirilmi bir yntem yoktur. Asenkron sayclarn sentezi sezgisel olarak yaplr.

Senkron sayclarda tm flip-floplara uygulanan ortak saat girii asenkron

sayclarda sadece saynn en nemsiz bitine karlk gelen flip-flopun saat giriine uygulanr. Dier flip-floplarn saat giriine ise bir nceki flipflopun knn tmleyeni uygulanr.

Asenkron sayclarn nemli bir dezavantaj: Hzlar ardarda dizilen flipfloplarn her birinden gelen yaylma zaman ile snrldr. Senkron sayclarda ise hz saatin periyotunu ayarlayarak biz belirleriz.

 rnek:

C1=Q0 C2=Q1

3 bitlik asenkron binary sayc

Senkron Yukar/Aa Sayc

2-bitlik senkron binary yukar/aa sayc

Sayc klar 00, 01, 10 ve 11 olacak. 1 tane giri var: X. > X= 0 ise, sayc yukar doru sayacak > X= 1 ise, sayc aa doru sayacak

ki tane flip-flopa ihtiya var. Durum diyagram ve durum tablosu: Not: g/? k retilmiyor... Not

00 0 11 1

0 1 1 1 0

imdiki durum Q1 Q0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1

Giri X 0 1 0 1 0 1 0 1

Gelecek durum Q1 Q0 0 1 1 0 1 0 0 1 1 1 0 0 1 1 0 0

01 0 10

 Eer D FF kullanrsak:

(D girileri dorudan gelecek duruma eit olur.)

imdiki Durum Q1 Q0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1

Giri X 0 1 0 1 0 1 0 1

Gelecek Durum Q1 Q0 0 1 1 0 1 0 0 1 1 1 0 0 1 1 0 0

Q1

0 1

Q 0X 1 0 0 1

1 0

D1 = Q1 Q0 X
Q 0X 1 0 1 0

Q1

1 1

0 0

D0 = Q0
10

 Eer JK FF kullanrsak:

Q(t) 0 0 1 1

Q(t+1) 0 1 0 1

J 0 1 x x

K x x 1 0

imdiki Durum Q1 Q0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1

Giri X 0 1 0 1 0 1 0 1

Gel. Durum Q1 Q0 0 1 1 0 1 0 0 1 1 1 0 0 1 1 0 0

Flip flop girileri J1 K1 J0 K0 0 1 1 0 x x x x x x x x 0 1 1 0 1 1 x x 1 1 x x x x 1 1 x x 1 1

J1 = K1 = Q0 X + Q0 X J0 = K0 = 1

11

0-5 sayan sayc iin 6 ve 7 ne olacak??

Eer 0dan 5e sayan bir binary sayc tasarlarsak

110 ve 111 durumlar ne olacak?

dont cares OR do care

imdiki Durum Q2 Q1 Q0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1

Gelecek Durum Q2 Q1 Q0 0 0 0 1 1 0 x x 0 1 1 0 0 0 x x 1 0 1 0 1 0 x x

000 101 001

100 011

010

12

 Daha gvenilir bir devre elde etmek iin bu kullanlmayan durumlara dont care
yerine 0 yazabiliriz. olacaktr.

Bylece bir ekilde devre bu kullanlmayan durumlara girse bile anlaml bir sonu Bu bir kendi-balayan saycdr.
imdiki Durum Q2 Q1 Q0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 Gelecek Durum Q2 Q1 Q0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 1 0 0 0

110 000 101

111

001

100 011

010

13

Daha kapsaml sayclar

Anlatlanlara gre daha kapsaml sayclar da tasarlanabilir veya standart olarak hazrda bulunabilir:

UP giriinin 1 veya 0 olma durumuna gre

yukar veya aa sayar. (Q3Q2Q1Q0 = 0000).

Bir 4 bitlik standart sayc:

CLR=1 yaplarak sayc hemen sfrlanabilir D3-D0a istenilen 4 bit deer set edilerek
ve LD=0 yaplarak, bir sonraki k belirlenebilir (Q3Q2Q1Q0 = D3D2D1D0).

yardmyla sayc enable veya disable yaplabilir. Sayc disable (EN=1) olduunda kndaki say aynen korunur (artmaz, azalmaz, yklenmez veya silinmez). Sayc maksimum deere (1111) ulatnda ise 0 olur.

EN (Aktif-Dk (Active-Low)) girii

CO (Counter Out) k normalde 1dir.

14

8-bitlik sayc

Bu iki tane 4-bitlik saycdan oluturulmu bir

8-bitlik saycdr.

Alttaki sayc en nemsiz drt bite aittir.

Yukardaki ise en nemli drt bite aittir. Aadaki sayc 1111e ulatnda (yani, CO = 0 olduunda), yukardakini 1 saat periyotu iin aktif (enable) yapar.

Not: Clock ve clear girileri ortaktr. Hexadecimal gstergeler kullanlr.

15

8-bitlik sayc
0000 0000 0000 0001

CO=1 ve EN=1, FF1 disable

0000 1110 0000 1111 0001 0000 0001 0001

CO=0 ve EN=0, FF1 enable CO=1 ve EN=1, FF1 disable

0001 1110 0001 1111 0010 0000 0001 0001

CO=1 ve EN=1, FF1 disable CO=0 ve EN=0, FF1 enable

0001 1110 0001 1111 0011 0000

16