Lojik Devreler 2

T.C.
MLL ETM BAKANLII
MEGEP
(MESLEK ETM VE RETM SSTEMNN GLENDRLMES PROJES)
ENDSTRYEL OTOMASYON TEKNOLOJLER
LOJK DEVRELER-2
ANKARA 2007
Milli Eitim Bakanl tarafndan gelitirilen modller; Talim ve Terbiye Kurulu Bakanlnn 02.06.2006 tarih ve 269 sayl Karar ile onaylanan, Mesleki ve Teknik Eitim Okul ve Kurumlarnda kademeli olarak yaygnlatrlan 42 alan ve 192 dala ait ereve retim programlarnda amalanan mesleki yeterlikleri kazandrmaya ynelik gelitirilmi retim materyalleridir (Ders Notlardr). Modller, bireylere mesleki yeterlik kazandrmak ve bireysel renmeye rehberlik etmek amacyla renme materyali olarak hazrlanm, denenmek ve gelitirilmek zere Mesleki ve Teknik Eitim Okul ve Kurumlarnda uygulanmaya balanmtr. Modller teknolojik gelimelere paralel olarak, amalanan yeterlii kazandrmak koulu ile eitim retim srasnda gelitirilebilir ve yaplmas nerilen deiiklikler Bakanlkta ilgili birime bildirilir. rgn ve yaygn eitim kurumlar, iletmeler ve kendi kendine mesleki yeterlik kazanmak isteyen bireyler modllere internet zerinden ulalabilirler. Baslm modller, eitim kurumlarnda rencilere cretsiz olarak datlr. Modller hibir ekilde ticari amala kullanlamaz ve cret karlnda satlamaz.
NDEKLER
AIKLAMALAR .............................................................................................................. iii GR ..................................................................................................................................1 RENME FAALYET-1 .................................................................................................3 1. KODLAYICI DEVRELER ..............................................................................................3
1.1. Kodlayc Tasarm ........................................................................................ 3 1.2. Kodlayc Entegreleri..................................................................................... 5 UYGULAMA FAALYET ................................................................................. 7 LME VE DEERLENDRME........................................................................ 9
RENME FAALYET-2 ...............................................................................................11 2. KOD ZC DEVRELER.........................................................................................11
2.1. Kod zc Tasarm .................................................................................. 11 2.2. Kod zc Entegreleri............................................................................... 13 2.2.1. 74LS138 3x8 Kod zc Entegresi..................................................... 13 2.2.2. Kod zc Gsterge Entegreleri ......................................................... 15 UYGULAMA FAALYET ............................................................................... 22 LME VE DEERLENDRME...................................................................... 26
RENME FAALYET-3 ...............................................................................................28 3. OKLAYICI DEVRELER ............................................................................................28
3.1. oklayc Tasarm ...................................................................................... 28 3.2. oklayc Entegreleri ................................................................................... 29 UYGULAMA FAALYET ............................................................................... 31 LME VE DEERLENDRME...................................................................... 34
RENME FAALYET-4 ...............................................................................................36 4. SEC DEVRELER .....................................................................................................36
4.1. Seici Tasarm ............................................................................................ 36 4.2. Seici Entegreleri......................................................................................... 37 UYGULAMA FAALYET ............................................................................... 39 LME VE DEERLENDRME...................................................................... 41
RENME FAALYET-5 ...............................................................................................43 5. KAYDEDCLER ..........................................................................................................43
5.1. Flip-Flop Devreleri ...................................................................................... 43 5.1.1. J-K Tipi Flip-Flop................................................................................. 44 5.1.2. D Tipi Flip-Flop.................................................................................... 46 5.1.3. T Tipi Flip-Flop .................................................................................... 48 5.1.4. Gei tablolar....................................................................................... 50 5.2. Kaydedici Devreler...................................................................................... 52 5.2.1. Seri Giri-Seri kl Kaydedici Devre................................................. 52 5.2.2. Seri Giri Paralel kl Kaydedici Devre.......................................... 54 5.2.3. Paralel Giri Paralel kl Kaydedici Devre ..................................... 55 5.2.4. Paralel GiriSeri kl Kaydedici Devre............................................ 57 5.2.5. Kaydedici Entegreleri ........................................................................... 58 UYGULAMA FAALYET ............................................................................... 61 LME VE DEERLENDRME...................................................................... 63 i
RENME FAALYET-6 ...............................................................................................65 6. SAYICI DEVRELER ...................................................................................................65
6.1. T tipi Flip-Floplarla Sayc Yapm .............................................................. 65 6.2. Mekanik Titreim nleme Devreleri............................................................ 67 6.3. Sayc Entegreleri ........................................................................................ 68 UYGULAMA FAALYET ............................................................................... 72 LME VE DEERLENDRME...................................................................... 74
MODL DEERLENDRME...........................................................................................76 CEVAP ANAHTARLARI .................................................................................................77 KAYNAKA ....................................................................................................................92
ii
AIKLAMALAR AIKLAMALAR
KOD ALAN DAL/MESLEK MODLN ADI MODLN TANIMI SRE N KOUL YETERLK 522EE0164 Endstriyel Otomasyon Teknolojileri Alan Ortak Lojik Devreler-2 leri seviye lojik elemanlar ve devreleri tantan ve bu elemanlarla lojik tasarm gerekletirme yaklamlarn gelitirmeye ynelik bilgi ve becerilerin verildii renme materyalidir. 40/32 Lojik Devreler 1 modln alm olmak. Lojik Devre Yapmak. Genel Ama Gerekli ortam salandnda, lojik entegreler ile alabilir seviyede saysal devreleri hatasz yapabileceksiniz. Amalar 1. Kodlayc devrelerini doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz. 2. Kod zc devrelerini doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz. 3. oklayc devrelerini doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz. 4. Seici devreleri doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz. 5. Kaydedicileri doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz. 6. Sayc devrelerini doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz. Ortam: Elektronik laboratuvar Donanm: Lojik entegreler, elektronik elemanlar, lojik deney setleri, g kayna, osilaskop, sinyal jeneratr, giri-k ilemleri iin hazrlanm modller, bread bord, el takmlar. Her faaliyetin sonunda, lme sorular ile renme dzeyinizi leceksiniz. Aratrmalarla, grup almalar ve bireysel almalarla retmen rehberliinde lme ve deerlendirmeyi gerekletirebileceksiniz.
MODLN AMACI
ETM RETM ORTAMLARI VE DONANIMLARI LME VE DEERLENDRME
iii
GR GR
Sevgili renci, Lojik Devreler-2 modl ile kodlayclar, kod zcler, oklayclar, seiciler, kaydediciler ve sayclar ile ilgili temel yeterlikleri kazanacaksnz. Tm bu lojik yaplarn elektronik ve otomasyon dnyasnda ok nemli yerleri bulunmaktadr. Endstriyel otomasyonun yer ald hemen hemen her yerde karlaabileceiniz bu yaplar renerek ve uygulayarak ok deerli tecrbeler elde edecek ve gelecekte reneceiniz yksek seviyeli konular iin salam bir temel oluturacaksnz. Lojik dereler-2 modl Temel Endstri Uygulamalar Dersinin son modldr. Hazrlanan tm renme faaliyetleri birebir uygulamal bilgileri iermektedir. Bu modl, size farkl tasarm yaklamlarn da kazandracaktr. Bazen lojik devre tasarmnda doruluk tablosuna farkl alardan bakmak gerektiini bu modl ierisinde reneceksiniz. Bu modlde uygulama almalar mmkn olduu lde entegre elemanlarla yaptrlacaktr. Karmak lojik devre tasarm yaplrken entegre elemanlarn kullanlmas iimizi kolaylatracaktr. Gerekletirilmesi zor bir devre tasarlamak yerine iimizi kolaylatran ve zaman tasarrufu salayan bir entegre kullanmak daha uygun olur. Bylece zamandan ve maliyetten kazanabilirsiniz. Bu modlde verilen konular renirken saysal elektronik ile ilgili kitaplardan da faydalanmanz size deiik bak alar da kazandrabilir. Bu modl ile elde edeceiniz en byk kazanm, saysal devre tasarm mantnz gelitirmek olacaktr.
RENME FAALYET1 RENME FAALYET-1

AMA
Kodlayc devrelerini doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz.
ARATIRMA
Kodlayc devrelerin hangi amalarla kullanldklarn aratrnz. Kodlama iin zel olarak retilen entegre elemanlar aratrnz ve kendi aranzda edindiiniz bilgileri paylanz.
1. KODLAYICI DEVRELER
Kodlayc (enkoder) saysal bir bilginin istenilen biimde ifade edilmesini; dier bir deyile kodlanmasn salayan lojik devredir. Bir saysal koddan baka bir saysal koda dnm iin kullanlr. Ayrca desimal olarak girilen klasik saysal bilgileri saysal sistemlerin ileyebilecei ekle dntrr. Alfanmerik tu takmlarnn ve klavyenin ierisinde kodlayc devreler bulunmaktadr.
ekil 1.1: Kodlayc devre blok emas
1.1. Kodlayc Tasarm

Kodlayc tasarmnda ncelikle giri saysna baklr ve bu girileri kodlayabilecek minimum k says bulunur. rnein 10 adet giriin kodlanmas isteniyorsa 2 n > 10 formln salayan n deeri 4tr. Bu nedenle kodlaycnn 4 adet k olmaldr. Bundan sonraki aamada istenen kodlaycnn doruluk tablosu oluturulur ve tasarm gerekletirilir. ekil 1.2de rnek olarak 4 bitlik girii 2 bit olarak kodlayan bir kodlayc devresinin doruluk tablosu grlmektedir.
GRLER IKILAR D3 D2 D1 D0 X Y 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1
ekil 1.2: 4x2 enkoder doruluk tablosu
Yukarda grld gibi 0 nu.lu giri (D0) 1 olduunda kta 00 saysal bilgisi, 1 nu.lu giri (D1) 1 olduunda 01 saysal bilgisi, 2 nu.lu giri (D2) 1 olduunda 10 saysal bilgisi ve 3 nu.lu giri 1 olduunda ise 11 saysal bilgisi elde edilecektir. Grld gibi sadece bir giri aktif ve kta bu giriin ikili say sisteminde kodu elde edilmektedir. Doruluk tablosundan X ve Y denklemleri: X= D3 D2 D1 D0 + D3 D2 D1 D0 ve Y = D3 D2 D1 D0 + D3 D2 D1 D0
olarak elde edilir. Xi sadece D2 ve D3 lojik 1 yapmaktadr. Ayn ekilde Yyi sadece D1 ve D3 lojik 1 yapmaktadr. Bu kodlama yaklamyla sadeletirme yaplnca, en sade denklem X=D2+D3 ve Y=D1+D3 olarak bulunur. ekil 1.3te drt adet girii 2li sistemde kodlayan devre grlmektedir. D0 giriinin 00 olarak XY knda elde edilmesi iin D0 girii NC (No Connection) kna balanmtr.
D0
1
NC
D1
3 2
D2
4 6 5
D3
ekil 1.3: 4x2 enkoder devresi
ekil 1.4te 0-9 aras desimal tular 4 bit olarak kodlayan kodlayc devrenin blok diyagram grlmektedir.
0 tu 1 tu 8 tu 9 tu
ekil 1.4: 10x4 enkoder blok diyagram
Giriler toplam 10 adet olup 0dan 9a kadardr. klar 4 adettir. nk en byk rakam olan 9 iin 4 bit yeterlidir. Giri says 10 olduundan doruluk tablosu 210 sra olmaldr. Fakat doruluk tablosu farkl adan baklarak hazrlanmtr. Buradaki ama, hangi tua baslmsa o tuun 2li sistemdeki kodunu elde etmektir. Bu nedenle tm giri deerleri tabloya yazlmamtr. ekil 1.5i inceleyiniz.
Giri(tu)
0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 2 0 0 1 0 0 0 0 0 0 0 3 0 0 0 1 0 0 0 0 0 0 4 0 0 0 0 1 0 0 0 0 0 5 0 0 0 0 0 1 0 0 0 0 6 0 0 0 0 0 0 1 0 0 0 7 0 0 0 0 0 0 0 1 0 0 8 0 0 0 0 0 0 0 0 1 0 9 0 0 0 0 0 0 0 0 0 1 D3 0 0 0 0 0 0 0 0 1 1
k
D2 0 0 0 0 1 1 1 1 0 0 D1 0 0 1 1 0 0 1 1 0 0 D0 0 1 0 1 0 1 0 1 0 1
ekil 1.5: 10x4 enkoder doruluk tablosu
D3 iin aadaki ifade yazlabilir.
D 3 = 0 . 1 . 2 . 3 . 4. 5 . 6 . 7.8. 9 + 0 . 1 . 2. 3 . 4 . 5 . 6 . 7 . 8 .9
Bu ifadeyi incelersek daha basit hle getirebiliriz. D3 = 8+9 Sadece '8' tuuna veya '9' tuuna baslrsa D3 k lojik 1 olacaktr. Kodlama ilemi iin dier tularn baslmasna gerek olmadndan ihmal edilebilir. Bu nedenle doruluk tablosu yukarda basitletirilerek gsterilmitir.
1.2. Kodlayc Entegreleri

Gnmzde entegre elemanlar, elektronik tasarm olduka kolaylatrm ve elektronik devre ve rn maliyetini drmtr. Bir kodlayc devreyi lojik kaplarla
tasarlamak yerine eer varsa hazr entegre kullanmak daha mantkl bir seimdir. Bu ksmda baz kodlayc entegrelerini ve devre balantlarn reneceksiniz. ekil 1.6da desimal 0-9 aras rakamlar BCD formatnda kodlayan 74LS147 entegresi grlmektedir. Bu entegre, klavye kodlama ve sra seme gibi ilemler iin kullanlabilmektedir. ekil 1.7, 74LS147 kodlaycsnn u balantlarnn zelliklerini, ekil 1.8 ise doruluk tablosunu gstermektedir.
ekil 1.6: 74LS147 entegresi
A-B-C-D 1--9 Vcc Gnd NC
Kodlayc klar (Aktif-0) Kodlayc girileri (Aktif-0) Besleme gerilimi-5V ase balants Balants olmayan bacak
ekil 1.7: 74LS147 ularnn kullanm
1 2 3 1 1 1 x x x x x x x x x x x x x x x x x x x x 0 x 0 1 0 1 1 x: nemsiz giri
GRLER 4 5 6 1 1 1 x x x x x x x x x x x 0 x 0 1 0 1 1 1 1 1 1 1 1 1 1 1
7 1 x x 0 1 1 1 1 1 1
8 1 x 0 1 1 1 1 1 1 1
9 1 0 1 1 1 1 1 1 1 1
D 1 0 0 1 1 1 1 1 1 1
IKILAR C B 1 1 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1
A 1 0 1 0 1 0 1 0 1 0
ekil 1.8: 74LS147 doruluk tablosu
Yukardaki tabloya gre hangi desimal giri lojik 0 ise BCD kodu kta terslenmi olarak olumaktadr. rnein 1. giri lojik 0 ise kta 0001in tersi olan 1110 deeri elde edilmektedir. 0 desimal deeri ise btn giriler lojik 1 iken, kta 1111 deeri ile ifade edilmektedir.
UYGULAMA FAALYET UYGULAMA FAALYET

Kodlayc devresini aadaki tablo ierisinde yer alan ilem basamaklarnda belirtilen admlar izleyerek uygulama faaliyetini yapnz.
9 8 7 6 5 4 3 2
1 2 U1 3 4 5 6 7 8 9 R1 1K
11 12 13 1 2 3 4 5 10 1 2 3 4 5 6 7 8 9
RP1 1K
V CC
A R2 330 B
A B C D 9 7 6 14
R3 330 C R4
74LS147 330 D R5 330
ekil 1.9: Kodlayc uygulama faaliyeti devre emas
1 1 0 1 1 1 1 1 1 1 1
2 1 1 0 1 1 1 1 1 1 1
3 1 1 1 0 1 1 1 1 1 1
GRLER 4 5 6 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1
7 1 1 1 1 1 1 1 0 1 1 7
8 1 1 1 1 1 1 1 1 0 1
9 1 1 1 1 1 1 1 1 1 0
IKILAR D C B A
ekil 1.10: Kodlayc uygulama faaliyeti doruluk tablosu
lem Basamaklar
ekil 1.9daki devre iin gereken malzemeleri ve ara-gereci hazrlaynz. 74LS147 entegresinin katalog bilgilerini inceleyiniz. Devreyi kurunuz. Entegrenin Vcc ve Gnd balantsn yapnz. Eleman balantlarn son kez kontrol ediniz. Entegre girilerine butonlarn hangi durumunda lojik-0 ve lojik-1 geldiini devre balantlarn takip ederek bulunuz. Led diyodlarn lojik-1de mi yoksa lojik-0da m k verdiini devre balantlarn takip ederek bulunuz. Devreye 5V gerilim uygulaynz. Butonlarn hibirine basmadan led kn gzleyiniz ve yorumlaynz. Butonlara srayla basarak led diyodlar gzleyiniz. Sonular ekil 1.10a kaydediniz.
neriler
Entegrenin almasn, karakteristik zelliklerini inceleyiniz. Enerji vermeyiniz.
LME VE DEERLENDRME LME VE DEERLENDRME

LME SORULARI
1. Aadakilerden hangisi kodlayc devrelerin kullanm amalarndan biri deildir? A) Kodlayc saysal bir bilgiyi istenilen biimde kodlar. B) Frekans blme amal kullanlr. C) Bir saysal koddan baka bir saysal koda dnm iin kullanlr. D) Desimal olarak girilen klasik saysal bilgileri saysal sistemlerin ileyebilecei ekle dntrr. 2. 16 girii kodlayabilmek iin en az ka adet ka ihtiya vardr? A) 1 B) 2 C) 3 D) 4
3. Aadakilerden hangisi entegre kodlayc kullanmann avantajlarndan biridir? A) Devrenin kompleks bir yapya kavumas. B) Devre maliyetinin artmas. C) Elektronik tasarmn kolaylamas. D) Uygulama zamannn artmas. 4. ekil 1.5e gre D0 knn lojik denklemi aadakilerden hangisidir? A) D0=1+3+5+7+9 B) D0=4+5+6+7+9 C) D0=2+3+6+7+9 D) D0=1+2+5+7+8 5. ekil 1.5e gre D1 knn lojik denklemi aadakilerden hangisidir? A) D1=1+3+5+7+9 B) D1=4+5+6+7 C) D1=2+3+6+7 D) D1=1+3+5+7 6. ekil 1.5e gre D2 knn lojik denklemi aadakilerden hangisidir? A) D2=1+4+5+7 B) D2=3+5+7+9 C) D2=4+5+6+7 D) D2=1+3+5+7
7. ekil 1.5ten yararlanarak D0, D1 ve D2 klar iin aadaki devreyi tamamlaynz.
DEERLENDRME
Sorularn tamamn doru olarak zebildiyseniz bir sonraki faaliyete geiniz. zmleriniz yanl ya da eksik ise ilgili bilgiyi tekrar ediniz.
10

AMA
Kod zc devrelerini doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz.
ARATIRMA
Kod zc devrelerin hangi amalarla kullanldklarn aratrnz. Kod zme iin zel olarak retilen entegre elemanlar aratrnz ve kendi aranzda edindiiniz bilgileri paylanz.
2. KOD ZC DEVRELER
Kod zc (dekoder), kodlaycnn tersi ilem yapar. Kodlanm sinyalleri bizim anlayabileceimiz sinyallere dntrr. Gnmzde farkl amalarla yaplm hazr kod zc entegreler vardr. Ayrca lojik kaplar kullanarak da kod zc modlleri yaplabilir. Bilgisayarlarn ana kartlarnda, dier mikroilemci tabanl sistemlerde adresleme amacyla ve 7 ledli gsterge gibi eitli k elemanlarn istenilen biimde kontrol etmek iin kod zcler kullanlr.
Giri Kodu
. . . . .
KOD ZC DEVRE
. . . . .
Dijital Bilgi
ekil 2.1: Kod zc devre blok diyagram
2.1. Kod zc Tasarm

Bir kod zcde n adet giri var ise 2 n adet k vardr. Kullanlmas gereken kod zc tipi kontrol edilmek istenen devreye gre belirlenir. rnein bir hafza sisteminde 3 adet hafza eleman varsa 2x4 kod zc bu sistem iin yeterlidir. nk maksimum 4
11
kn 3 ile kontrol gerekleebilir. Bundan sonraki aamada doruluk tablosu oluturulur ve tasarm tabloya gre gerekletirilir. ekil 2.2de 2 girili 4 kl bir kod zc grlmektedir. Devre giriine uygulanan binary kodlamaya gre sadece istenen bir k aktif olmakta, dierleri pasif olmaktadr. ekil 2.3 2x4 kod zcnn almasn gstermektedir. ekil 2.3te grld gibi kod zcye girilen binary saynn desimal karln veren k lojik-1 olmakta, dier klar lojik-0 olmaktadr. Bylece giriin kodu zlmektedir.
U1:A
1 3 2
Y0
U2:A A
1 2
7408
7404
4 5
U1:B
6
Y1
7408 U1:C
9 8
U2:B B
3 4
10
Y2
7408 U1:D
12 11 13
7404
Y3
7408
ekil 2.2: 2x4 kod zc devre emas
GR A 0 0 1 1 B 0 1 0 1 Y3 0 0 0 1
IKI Y2 Y1 0 0 0 1 1 0 0 0
Y0 1 0 0 0
ekil 2.3: 2x4 kod zc doruluk tablosu
12
ekil 2.3e gre k denklemleri yledir:
Y 0 = AB
Y1 = A B
Y 2 = AB
Y 3 = AB
Bu denklemlerin birletirilmi lojik devresi izildiinde ekil 2.2deki 2x4 kod zc elde edilir.
2.2. Kod zc Entegreleri

Bir kod zc devreyi tasarlamak ve devreyi kurmak ok zaman alabilir, maliyet artabilir. Bu nedenle kod zme iini gerekletirebilecek bir entegre eleman kullanmak akllca bir seim olacaktr. Bu balk altnda baz kod zc entegrelerini ve devre balantlarn reneceksiniz. Aada ok geni bir alanda kullanlan kod zc entegrelerinden bahsedilmitir.
2.2.1. 74LS138 3x8 Kod zc Entegresi

ekil 2.4te 74LS138 entegresi grlmektedir. 74LS138 kod zc entegresi hafza sistemlerinde entegre seiminde ve benzer amalarla dier elektronik devrelerde kullanlr. adet giri ile maksimum sekiz farkl eleman seilebilir. Ayrca ileride anlatlacak olan demultiplexer eleman olarak da kullanlabilmektedir.
A0-A1-A2
E1 - E 2 E3 O0 O7
Vcc Gnd
Adres girileri (Aktif-1) zin girileri (Aktif0) zin girii (Aktif-1) Aktif-0 klar Besleme gerilimi-5V ase balants
13
ekil 2.6da 74LS138 kod zc entegresinin doruluk tablosu grlmektedir. Grld zere E1 ile E 2 ular lojik-0 ve E 3 ucu da lojik-1 olmad srece tm klar lojik-1 deerindedir. Bu durumda herhangi bir kod zme ilemi gerekleemez. Bu ulardan bahsedilen gerekli izin bilgisi girildikten sonra kontrol A0,A1 ve A2 adres girilerinden yaplr. Bu girilerden girilen koda gre ilgili k lojik-0 dier klarda lojik-1 olur. Deeri 0 olan k aktiftir (Aktif-0), deeri 1 olan k ise pasiftir. ekil 2.7de ise 74LS138 kod zc entegresinin bir devrede temel kullanm devresi grlmektedir.
GRLER IKILAR
E1 E2 E3 A2 A1 A0 Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0
1 X X 0 0 0 0 0 0 0
0
X 1 X 0 0 0 0 0 0 0
0
X X 0 1 1 1 1 1 1 1
1
X X X 0 0 0 0 1 1 1
1
X X X 0 0 1 1 0 0 1
1
X X X 0 1 0 1 0 1 0
1
1 1 1 1 1 1 1 1 1 1
0
1 1 1 1 1 1 1 1 1 0
1
1 1 1 1 1 1 1 1 0 1
1
1 1 1 1 1 1 1 0 1 1
1
1 1 1 1 1 1 0 1 1 1
1
1 1 1 1 1 0 1 1 1 1
1
1 1 1 1 0 1 1 1 1 1
1
1 1 1 0 1 1 1 1 1 1
1
X: nemsiz giri ekil 2.6: 74LS138 doruluk tablosu

U1 A0 A1 A2 5V
1 2 3 A0 A1 A2 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 15 14 13 12 11 10 9 7
6 4 5
E3 E1 E2
74LS138
ekil 2.7: 74LS138 temel kullanm devresi
ekil 2.8de 74LS138in bir hafza sistemindeki eprom ve ram bellekler ile balants grlmektedir. Bu devrede hafza sistem tasarm sonucunda A13, A12 ve A11 adres hatlar adresleme girilerine; A15 ve A14 hatlar da izin girilerine balanmtr. E3 izin girii de IO/M balants ile kontrol edilmektedir. Kontrol ve adreslemeyi hafza sistemindeki bir mikroilemci veya mikrodenetleyici gerekletirebilir.
14
U2
8 7 6 5 4 3 2 1 23 22 19 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 EP G VPP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 9 10 11 13 14 15 16 17
A13 A12 A11 IO/M A14 A15
U1
1 2 3 A0 A1 A2 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 15 14 13 12 11 10 9 7
18 20 21
2716 Eprom U3
8 7 6 5 4 3 2 1 23 22 19 18 20 21 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 CS OE WE I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7 9 10 11 13 14 15 16 17
6 4 5
E3 E1 E2
74LS138
6116 Ram
ekil 2.8: 74LS138in eprom ve ram balants
2.2.2. Kod zc Gsterge Entegreleri 2.2.2.1. Yedi Ledli Gsterge

7 ledli gsterge, desimal numaralar grntlemek iin birleik bir paket hline getirilmi ledlerden oluur. Ayrca zerinde desimal noktay(DP) gstermek iin bir led daha vardr. ekil 2.9da 7 ledli gsterge grlmektedir. Yeterli parlaklk elde etmek iin akm dier normal ledlerde olduu gibi 5mA ile 20mA arasnda olmaldr. Gsterge led gerilimi yaklak 2V uygulanmaldr.
ekil 2.9: 7 ledli gsterge
15
ekil 2.10 ve ekil 2.11de grld gibi 7 ledli gstergelerin iki eidi vardr. Bunlar ortak anotlu ve ortak katotlu gstergelerdir. Ortak anotlu 7 ledli gstergede yeterli parlaklk iin src k lojik-0 olmaldr. Sinyal lojik-0 olduunda akm geii olur ve display k verir. Dier yandan ortak katotlu tipler iin src k ular lojik-1 olmaldr.
ekil 2.10: Ortak anot yedi ledli gsterge i yaps
7 ledli gstergenin ortak anotlu veya ortak katotlu olmasna gre iki farkl src entegre kullanlabilir. Src entegre ile ikili sistemde girilen kodun desimal karl displayde grlr. Entegrenin dier avantaj da gsterge ledlerini srmek iin yeterli akm verebilmesidir.
16
ekil 2.11: Ortak katot yedi ledli gsterge i yaps
7 ledli gstergeli devrede her gsterge ledine seri bal bir diren kullanlmaldr. Bylece ledler ar akmdan korunmu olacaktr. 220 Ohmluk bir diren bu amala kullanlabilir. Her bir ledden geen akm aadaki gibi hesaplanabilir.
I=
52 13.6 [mA] 220
2.2.2.2. 74LS47 Kod zc Entegresi

74LS47 entegresi ortak anotlu 7 ledli gstergelerde kullanlr. ekil 2.12de 74LS47nin yaps grlmektedir.
17

Ular A-D Kullanm amac Binary giriler a-g 7 seg. display iin klar LT Display testi Sinyal seviyesi Aktif-1 Aktif-0 Aklama Sinyal giri ulardr. 7 adet gstege ledinin balanaca klardr. BI 1 iken bu u seviyesi 0 ise tm klar 0 olur. Bu nedenle normal kullanmda 1 veya balantsz olmaldr. Binary girii sfr olduu zaman etkilidir. Bu giri 0 ise tm klar 1 olur (gsterge ledleri k vermez). Bu giri 0 olduunda tm klar 1 olur (gsterge ledleri k vermez). Bu u ayn zamanda RB0 adyla k olarak da kullanlr. RBI 0 ve tm binary giriler sfr olduunda bu u da 0 olur.
Aktif-0
RBI Silme girii
Aktif-0
BI/RB0Silme girii veya silme k
Aktif-0
ekil 2.13te 74LS47 entegresinin kullanm zellikleri grlmektedir. ekil 2.14te ise giri deerlerine gre kta elde edilen 7 ledli gstergeye uygun bilgiler grlmektedir. ekil 2.13te verilen bilgiler nda entegre kullanlabilir. Entegre knda 7 ledli gsterge deerlerini elde etmek iin LT, RBI ve BI/RB0 ularnn lojik-1e balanmas gereklidir. Bu ular tabloda grlen fonksiyonlar iin de kullanlabilir.
18
D 0 0 0 0 0 0 0 0 1 1
1 1 1 1 1 1
GR C B 0 0 0 0 1 1 1 1 0 0
0 0 1 1 1 1
A 0 1 0 1 0 1 0 1 0 1
0 1 0 1 0 1
a 0 1 0 0 1 0 1 0 0 0
1 1 1 0 1 1
b 0 0 0 0 0 1 1 0 0 0
1 1 0 1 1 1
IKI c d e 0 0 1 0 0 0 0 0 0 0
1 0 1 1 1 1
f 0 1 1 1 0 0 0 1 0 0
1 1 0 0 0 1
g 1 1 0 0 0 0 0 1 0 0
0 0 0 0 0 1
0 0 1 1 0 0 1 1 0 0
1 1 0 0 1 1
0 1 0 0 1 0 0 1 0 1
0 0 1 0 0 1
0 1 0 1 1 1 0 1 0 1
0 1 1 1 0 1
ekil 2.14: 74LS47 doruluk tablosu
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
ekil 2.15: 74LS47 girileri ve 7 ledli gsterge grntleri
ekil 2.14te grlen k deerlerinin 7 elemanl gstergede oluturduklar grntler ekil 2.15te grlmektedir. Doruluk tablosunda grld gibi her giri deeri iin entegrede bir k retilir. Sadece 0-9 aras giri bilgileri iin anlaml k grnts elde edilmektedir.
19
2.2.2.3. 74HC4511 Kod zc Entegresi

74HC4511 CMOSdur ve ortak katotlu 7 elemanl gsterge iin kullanlr. ekil 2.16da 74HC4511 entegresi grlmektedir.
ekil 2.16: 74HC4511 entegresi
74HC4511 ularnn fonksiyonlar ekil 2.17de grlmektedir.

Ular A-D a-g Kullanm amac Binary giri 7 seg. LED iin k Display testi BI Silme girii Sinyal seviyesi Aktif-1 Aktif-1 Aktif-0 Aktif-0 Aklama Sinyal giri ulardr. 7 adet segmentin balanaca klar. Bu seviye 0sa btn klar 1 olurlar. Bu giri 0 ve LT 1 olduunda tm klar 0 olurlar ( display deer gstermez). Bu giri normalde 0 olmaldr. 1 olursa entegre btn klarn deiim sresince sakl tutar.
Tutma izni
ekil 2.17: 74HC4511 entegresi fonksiyonlari
ekil 2.18de 74HC4511 entegresinin doruluk tablosu grlmektedir. Grld gibi 7 elemanl gsterge ledlerinin k vermesi iin entegrede lojik-1 bilgisi retilmektedir. Entegrede LE girii lojik-0 deerinde, BI ve LT girileri de lojik-1 seviyesinde olmaldr. Bu artlar salanmazsa istenen entegre k ve gsterge grnts elde edilemez.
20
D 0 0 0 0 0 0 0 0 1 1
1 1 1 1 1 1
GR C B 0 0 0 0 1 1 1 1 0 0
0 0 1 1 1 1
A 0 1 0 1 0 1 0 1 0 1
0 1 0 1 0 1
a 1 0 1 1 0 1 0 1 1 1
0 0 0 0 0 0
b 1 1 1 1 1 0 0 1 1 1
0 0 0 0 0 0
IKI c d e 1 1 0 1 1 1 1 1 1 1
0 0 0 0 0 0
f 1 0 0 0 1 1 1 0 1 1
0 0 0 0 0 0
g 0 0 1 1 1 1 1 0 1 1
0 0 0 0 0 0
0 0 1 1 0 0 1 1 0 0
1 1 0 0 1 1
1 0 1 1 0 1 1 0 1 0
0 0 0 0 0 0
1 0 1 0 0 0 1 0 1 0
0 0 0 0 0 0
ekil 2.18: 74HC4511 doruluk tablosu
Doruluk tablosunda grld gibi sadece 0000 (0) ile 1001 (9) aras giriler iin 7 elemanl gsterge deeri retilmektedir. 1010 ile 1111 girileri iin klarn tm lojik-0 seviyesindedir.
21

Kod zc devresini aadaki tablo ierisindeki ilem basamaklarndaki admlar izleyerek uygulama faaliyetini yapnz.
Vcc=5V D0 D1
A A
R3 1k
R2 1k
R1 1k
1 2 3 A0 A1 A2
RP1 D2
1 2 3 4 5 6 7 8 9 K A
U1
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 15 14 13 12 11 10 9 7
D3
K A
6 4 5
E3 E1 E2
D4
K A
74LS138
K K K
D5
A
8x330 Ohm
D7
D6
ekil 2.19: renme faaliyeti 2- 2.1.uygulama devresi
A2 0 0 0 0 1 1 1 1
GR A1 A0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
Q7
Q6
Q5
IKI Q4 Q3
Q2
Q1
Q0
ekil 2.20: renme faaliyeti 2- 2.1. uygulama sonu tablosu
22
lem Basamaklar
ekil 2.19daki devre iin gereken malzemeleri ve ara-gereci hazrlaynz. 74LS138 entegresinin katalog bilgilerini inceleyiniz. Devreyi kurunuz. Entegrenin Vcc ve Gnd balantsn yapnz. Eleman balantlarn son kez kontrol ediniz. Entegre girilerine anahtarlarn hangi durumunda lojik-0 ve lojik-1 geldiini devre balantlarn takip ederek bulunuz. Led diyoDlarn lojik-1de mi yoksa lojik-0da m k verdiini devre balantlarn takip ederek bulunuz. Devreye 5V gerilim uygulaynz. Anahtarlarn hibirini kapatmadan led kn gzleyiniz ve yorumlaynz. Anahtarlar srayla kapatarak led diyoDlar gzleyiniz. Sonular ekil 2.20de grlen tabloya kaydediniz. E1 veya E2den en az birine lojik-1 veriniz. ekil 2.20deki giri bilgilerini giriniz. k gzleyiniz. E1 ve E2yi bota braknz. k gzleyiniz. E3 giriini aseye balaynz. k gzleyiniz. E3 giriini bota braknz. k gzleyiniz.
neriler
TTL entegreler ile ilgili rendiiniz bilgileri gzden geiriniz.
Kod zc devresini aadaki tablo ierisindeki ilem basamaklarndaki admlar izleyerek uygulama faaliyetini yapnz.
23
Vcc=5V
4x1k
U1
7 1 2 6 4 5 3 A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 13 12 11 10 9 15 14
A B C D E F G P
74LS47 7x220 Ohm
ekil 2.22: renme faaliyeti 2- 2.2. uygulama devresi
D 0 0 0 0 0 0 0 0 1 1
C 0 0 0 0 1 1 1 1 0 0
B 0 0 1 1 0 0 1 1 0 0
A 0 1 0 1 0 1 0 1 0 1
QA QB
QC
QD
QE
QF
QG
OD
ekil 2.23: renme faaliyeti 2- 2.2 uygulama sonu tablosu
24
lem Basamaklar
ekil 2.22deki devre iin gereken malzemeleri ve ara-gereci hazrlaynz. 74LS47 entegresinin katalog bilgilerini inceleyiniz. Devreyi kurunuz. Entegrenin Vcc ve Gnd balantsn yapnz. Eleman balantlarn son kez kontrol ediniz. Entegre girilerine anahtarlarn hangi durumunda lojik-0 ve lojik-1 geldiini devre balantlarn takip ederek bulunuz. Gsterge ledlerinin lojik-1de mi yoksa lojik-0da m k verdiini devre balantlarn takip ederek bulunuz. Devreye 5V gerilim uygulaynz. ekil 2.23Teki giri deerlerini srayla uygulayarak k deerlerini ve gstergede okuduunuz deeri (OD) bulunuz. LT ucunu lojik-0 yapnz ve gstergeyi gzleyiniz. RBI giriini 0000 datasn uyguladktan sonra 0 yapnz ve gstergeyi gzleyiniz. Ayn ilemi girie 0000dan farkl bir deer girerek gerekletiriniz.
neriler
25

LME SORULARI Aadaki sorular cevaplandrnz.
1. Aadakilerden hangisi kod zc devrelerin elektronik sistemlerde kullanm amalarndan biri deildir? A) Mikroilemci tabanl sistemlerde adresleme B) 7 ledli gsterge kontrol C) Giri bilgisine gre istenen elemanlar aktifleme D) stenen girii seme 2. 5 adet hafza birimini kontrol edebilmek iin ka giri ve kl bir kod zcye ihtiya vardr? A) 5x1 B) 5x5 C) 3x5 D) 3x8
3. Aadakilerden hangisi ortak anot gstergenin zelliklerinden biri deildir? A) Ortak anot gstergeye 5V ortak olarak verilir B) Gsterge ledleri lojik-1 bilgisi ile k verir. C) Nokta ledi dahil 8 adet ledi vardr. D) Gsterge ledleri lojik-0 bilgisi ile k verir. 4. Ortak anot 7 ledli gstergeye 0 ve 1 rakamlarn yazabilmek iin aadaki doruluk tablosunu doldurunuz (A giridir).
A 0 1
ekil 2.25: renme faaliyeti-2 5. lme sorusu doruluk tablosu
5. Y 0 = A B C denklemi 3x8 bir kod zcye ait Y0 knn denklemidir. Y0 knn lojik-1 deerini reterek aktif olmas iin A, B ve C deerleri ne olmaldr? A) A=1 B=0 C=1 C) A=0 B=0 C=1 B) A=1 B=0 C=0 D) A=0 B=0 C=0
26
6. Aada 74LS138 entegresi ile yaplan bir 2x4 kod zc devresini tamamlaynz.
Vcc=5V
R2 1k
R1 1k U1
1 2 3 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7
D0
K A
R3
D1
K A
R4
D2
K A
R5
6 4 5
E1 E2 E3
D3
K A
R6
74LS138
ekil 2.26: renme faaliyeti-2 6. lme sorusu 2x4 kod zc devresi
DEERLENDRME
27

AMA
oklayc devrelerini doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz.
ARATIRMA
oklayc devrelerin hangi amalarla kullanldklarn aratrnz. oklayc olarak kullanabileceiniz entegre elemanlar aratrnz ve kendi aranzda edindiiniz bilgileri paylanz.
3. OKLAYICI DEVRELER
oklayc (demultiplekser) giriteki veriyi kontrol girilerine bal olarak uygun ka ynlendirir. Bu tr devrelere bilgi datclar da denilmektedir. alma ekli kod zc devrelere benzer. Kod zcden fark giriteki datay istenen ka ynlendirmesidir. Kod zc devrelere kk eklemelerle oklayc devreler elde edilebilir. oklayc sayesinde bir bilgi ok sayda ka aktarlabilir. Alarda kullanlan hub cihazlarnn i yapsnda ve haberleme sistemlerinde oklayc devre mant kullanlmaktadr.
3.1. oklayc Tasarm

ekil 3.1de basit bir oklayc devresi blok diyagram grlmektedir. Seilmeyen k daima pasif bir lojik deerde olacaktr. rnein aktif-0 kl bir tasarmda seilen k lojik-0 deerini alrken, seilmeyen k lojik-1 deerini alacaktr. Giriin ierii nemli olmad srece ekil 3.1 (b)deki doruluk tablosunda hangi durumda hangi kn D olaca belirtilmitir.
Seim
X0
X1
0 1
D 0
0 D
ekil 3.1: Basit oklayc blok diyagram ve doruluk tablosu
28
ekil 3.2de ekil 3.1deki blok emann lojik devresi ve lojik ifadeleri grlmektedir.
X0
X1
X 0 = D. S
3.2. oklayc Entegreleri
X1 = D.S
ekil 3.2: Basit oklayc lojik devresi
Piyasada birok oklayc entegre bulunmaktadr. Bu entegrelerin bazlar hem kod zc hem de oklayc olarak kullanlmakta iken; bazlar da hem oklayc hem de seici(multiplekser) olarak kullanlmaktadr. Bu ksmda 74LS138 kod zc entegresinin oklayc olarak kullanlmasn reneceksiniz. 2. blmde 74LS138 ile ilgili zellikler verilmiti. 74LS138 entegresini oklayc olarak kullanrken katalog grntsndeki A0 , A1 ve A2 ular seme girileri olarak; Q0 . Q7 ular da oklayc k olarak kullanlr. E1 , E 2 ya da E 3 izin girilerinden biri de veri girii iin kullanlr. ekil 3.3te 74LS138in oklayc olarak kullanmn gsteren doruluk tablosu ve ekil 3.4te ise oklayc devresi rnei grlmektedir. Bu devrede data girii olarak E1 ucu kullanlmtr. k olarak da Q3 , Q2 , Q1 , Q0 kullanlmtr. emada A0 ve A1 ular seme girileridir. Anahtar akken giriler lojik-1 olarak alglanmaktadr. E3 girii lojik-1 seviyesindedir.
29
Giri
A1
0 0 1 1
A0
0 1 0 1
E1
0/1 0/1 0/1 0/1
Q3
1 1 1
Q2
1 1
Q1
1
Q0 E1
1 1 1
E1
1 1
E1
1
E1
D: Girilen veri
ekil 3.3: 74LS138li oklayc doruluk tablosu
Vcc=5V
R5 1k
R6 1k
R7 1k U1
1 2 3 A0 A1 A2 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 15 14 13 12 11 10 9 7 K
D0
A
R1 330 R2 330 R3 330 R4 330
D1
K A
DATA A B
6 4 5
D2
K A
E3 E1 E2
74LS138
D3
K A
ekil 3.4: 74LS138li oklayc devresi
A0 ve A1 seme girileri ile datann hangi ka ynlendirilecei ayarlanr. Datadan

hangi bilgi verilmise Q3 , Q2 , Q1 , Q0 klarndan sadece birinden ayn bilgi alnr.
30

oklayc devresini aadaki tablo ierisindeki ilem basamaklarndaki admlar izleyerek uygulama faaliyetini yapnz.
V cc=5V
D0 R1 1k R2 1k R3 1k R4 1k
D1
RP1 D2
1 2 3 4 5 6 7 8 9 K A
U1
1 2 3 A0 A1 A2 Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 15 14 13 12 11 10 9 7
D3
K A
D A B C
6 4 5
E3 E1 E2
D4
K A
74LS138
K K K
D5
A
8x330 Ohm
D7
D6
ekil 3.5: renme faaliyeti-3 uygulama devresi
SEM A2 A1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
A0 0 1 0 1 0 1 0 1
D E2 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1
Q7
Q6
Q5
IKI Q4 Q3
Q2
Q1
Q0
ekil 3.6: renme faaliyeti-3 uygulama sonu tablosu
31
lem Basamaklar
ekil 3.5teki devre iin gereken malzemeleri ve ara-gereci hazrlaynz. 74LS138 entegresinin katalog bilgilerini inceleyiniz. Devreyi kurunuz. Entegrenin Vcc ve Gnd balantsn yapnz. Eleman balantlarn son kez kontrol ediniz. Entegre girilerine anahtarlarn hangi durumunda lojik-0 ve lojik-1 geldiini devre balantlarn takip ederek bulunuz. Ledlerinin lojik-1de mi yoksa lojik0da m k verdiini devre balantlarn takip ederek bulunuz. Devreye 5V gerilim uygulaynz. ekil 3.6daki giri deerlerini srayla uygulayarak sonular tabloya yaznz. ekil 3.5te E 2 giriine sinyal jenaratrn balaynz. Sinyal jenaratrnden 1KHz frekansl ve 5V genlikli kare dalga sinyal uygulaynz. Q0 kna osilaskop balaynz. Time/div=1 ms Volt/div=2 V ayarlaynz. k sinyalini lnz ve eklini iziniz.
neriler
Sinyal jeneratrnn canl ucunu
E 2 ye, dier ucunu aseye

balaynz.
Osilaskobun canl ucunu Q0 kna, dier ucunu da aseye balaynz.
32
oklayc devresini aadaki tablo ierisindeki ilem basamaklarndaki admlar izleyerek uygulama faaliyetini yapnz. lem Basamaklar Ayn ilemi Q0 a bal olan ledi devreden kararak gerekletiriniz. Seilmeyen herhangi bir k osilaskop ile lnz ve sinyal eklini iziniz. Dier klar da seip sinyallerini osilaskopta grnz. Osilaskop lmlerinizi yorumlaynz. neriler
Led balyken ve deilken ltnz deerleri de dikkate alnz.
33

LME SORULARI
Aadaki sorular cevaplandrnz. 1. Aadakilerden hangisi amalarndan biri deildir? oklayc devrelerin elektronik sistemlerde kullanm
A) Giriteki verinin kontrol girilerine bal olarak uygun ka ynlendirilmesi. B) stenen bilginin anahtarlama ile ok sayda ka aktarlmas. C) stenen kn seilmesi. D) stenen giriin seilmesi. 2. Aadakilerden hangisi Kod zc ile oklayc arasndaki fark en iyi aklar? A) Her ikisinde de istenen k seilir. B) Kod zcde giriten seme bilgisi girilir. C) Kod zcde bir k sadece aktif olurken, oklaycda giriteki data istenen ka ynlendirilir. D) Kod zcde bir k sadece aktif olurken, oklaycda istenen bir giri herhangi bir ka ynlendirilir. 3. 16 adet hatta kare dalga sinyali oklayabilmek iin oklayc sisteminde giri, k ve seme ular says ka adet olmaldr? A) 1 adet data ucu, 2 adet seme ucu ve 16 adet k ucu olmaldr. B) 1 adet data ucu, 4 adet seme ucu ve 16 adet k ucu olmaldr. C) 16 adet data ucu, 4 adet seme ucu ve 16 adet k ucu olmaldr. D) 16 adet data ucu, 4 adet seme ucu ve 1 adet k ucu olmaldr. 4.
Seim k
S1
Demultiplekser
S0
X0
X1
X2
X3
0 0 1 1
0 1 0 1
D 0 0 0
0 D 0 0
0 0 D 0
0 0 0 D
ekil 3.8: renme Faaliyeti-3 4. lme Sorusu ekli
34
ekil 3.8de 4 kl bir oklaycnn doruluk tablosu ve lojik devresi grlmektedir. Bunlara gre aadaki lojik ifadelerden hangisi yanltr? A) X 0 = S1 S 0 D C) X 2 = S1S0 D B) X 1 = S1 S 0 D D) X 3 = S1 S 0 D
5. ekil 3.8e gre aadaki devreyi tamamlaynz.
U1 X0 S0 U5
U2 S1 U6 X1
D U3 X2
U4 X3
ekil 3.9: renme faaliyeti-3 5. lme sorusu ekli
DEERLENDRME
35

AMA
Seici devreleri doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz.
ARATIRMA
Seici devrelerin hangi amalarla kullanldklarn aratrnz. Seici olarak kullanabileceiniz entegre elemanlar aratrnz ve kendi aranzda edindiiniz bilgileri paylanz.
4. SEC DEVRELER
Seici devreler (multiplekser); ok sayda giri hatt arasndan birisini seerek, seilen hat bilgisini ka aktaran devredir. Bu tr devrelere bilgi seiciler de denilmektedir. alma mant olarak oklaycnn tam tersi i yapar. kisinin ortak zellii, seme ilemidir. 2 n adet bilgi giri hattna sahip bir seici de n adet seme ucu vardr. k bit says ise bilgi giri hatlarnn bit saysna gore deiebilir. Bir bilgi giri hatt 1 bitlik ise k da 1 bitliktir. Seici devreler haberleme sistemlerinde ve seme ilemi gerektiren dier elektronik uygulamalarda kullanlmaktadr.
4.1. Seici Tasarm

ekil 4.1de 2 giri 1 kl (2x1) bir seici devre blok diyagram grlmektedir.
Seim Multiplekser
S
k
X
0 1
A B
(b) (a) ekil 4.1: 2x1 seici devre blok diyagram
Bu devrede S=0 olduu zaman A hatt; S=1 olduu zaman ise B hatt ka aktarlmaktadr. 23 satra sahip normal doruluk tablosu yerine, Snin durumuna gre kta A veya B deikenleri gsterilebilir. nk oklayc mantnda A ve Bnin ierii nemli deildir. ekil 4.1in lojik devresi ve lojik ifadesi ekil 4.2de gsterilmitir.
36
A B S
ekil 4.2: 2x1 seici devre
X
X = A. S + B.S
4.2. Seici Entegreleri

Piyasada deiik zellikte birok seici entegre bulunmaktadr. Bu entegrelerin bazlar hem seici (multiplekser) hem de oklayc (demultiplekser) olarak kullanlabilmektedir. Bu ksmda 74S151 seici entegresini reneceksiniz. ekil 4.3te grld gibi entegrenin 8 adet bir bitlik data girii (D0..D7), 3 adet kontrol girii (A,B,C), 1 adet entegre aktifleme girii (strobe) ve birbirinin tersi iki adet k (Y,W) bulunmaktadr.
ekil 4.3: 74S151 seici entegresi
ekil 4.4te 74S151 entegresinin doruluk tablosu grlmektedir. Doruluk tablosunda grld gibi seme ileminin gereklemesi iin strob ucuna lojik-0 uygulanmas gereklidir. A,B,C veri seme ularna girilen bilgilere gre bir giri hatt ka aktarlr. Y kna seilen giriin kendisi, W kna da seilen giriin tersi aktarlr.
37
ekil 4.4: 74S151 seici entegresi doruluk tablosu

4 3 2 1 15 14 13 12 11 10 9 5 6
BLG GRLER
D0 D1 D2 D3 D4 D5 D6 D7 A B C S 74S151
Y W
IKI IKI
SEME GRLER ZN
ekil 4.5: 74S151 tipik kullanm devresi
ekil 4.5te 74S151 entegresinin seici olarak kullanld tipik devre grlmektedir. Devrede grld gibi seme girilerinden girilen lojik deere gre istenen bilgi girii ka aktarlmaktadr.
38

Seici devresini aadaki tablo ierisindeki ilem basamaklarndaki admlar izleyerek uygulama faaliyetini yapnz.
VCC
R1 1K
R3 1K
R4 1K
R5 1K U1
4 3 2 1 15 14 13 12 11 10 9 7 D0 D1 D2 D3 D4 D5 D6 D7 A B C S Y W 5 6
OSC
S1
D2
R2 330
ekil Kare Dalga Sinyal 4.6

f=1Hz Vp=5V C B A
74S151
C 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1
39
lem Basamaklar
ekil 4.6deki devre iin gereken malzemeleri ve ara-gereci hazrlaynz. 74S151 entegresinin katalog bilgilerini inceleyiniz. Devreyi kurunuz. Entegrenin Vcc ve Gnd balantsn yapnz. Eleman balantlarn son kez kontrol ediniz. Entegre girilerine anahtarlarn hangi durumunda lojik-0 ve lojik-1 geldiini devre balantlarn takip ederek bulunuz. Ledin lojik-1demi yoksa lojik0dam k verdiini devre balantlarn takip ederek bulunuz. Devreye 5V gerilim uygulaynz. ekil 4.6da D4 giriine sinyal jenaratrn balaynz. 1 Hz frekansl ve 5V genlikli kare dalga sinyal uygulaynz. Y kna osilaskop balaynz. Time/div=0.2 s Volt/div=2 V ayarlaynz ekil 4.7deki seme girilerini srayla uygulayarak sonular tabloya yaznz. Sinyalleri osilaskopta lnz. W kndaki ledin durumunu da not ediniz. Osilaskop lmlerinizi ve led almasn birlikte yorumlaynz.
neriler
Entegrenin almasn, karakteristik zelliklerini inceleyiniz Enerji vermeyiniz.
Sinyal jeneratrnn canl ucunu D4e, dier ucunu aseye balaynz.
Osilaskobun canl ucunu Y kna, dier ucunu da aseye balaynz.
Osilaskopta ltnz deer ile ledin durumunu birlikte ele alnz.
40

LME SORULARI
Aadaki sorular cevaplandrnz. 1. Aadakilerden hangisi multiplekseri tanmlar? A) Belirli bir say dizisini tekrarlayan devredir. B) Binary kod reten devredir. C) Seilen giri bilgisini ka aktaran devredir. D) Kod zen devredir. 2. Aadakilerden hangisi multiplekserin grevlerinden biri deildir? A) ok sayda giri hatt arasndan birisini seme. B) Seilen hat bilgisini ka aktarma. C) Bilgiyi, istenilen ka ynlendirme. D) Haberleme sistemlerinde bilgi seip aktarma. 3. 16 girili multiplekser iin seme giri says aadakilerden hangisidir? A) 2 B) 4 C) 8 D) 16
4. Bir multiplekserin bilgi giri hatlar 2 bitlik ise k datas ka bitliktir? A) 1 5. B) 2 C) 4 D) 8
Seim
S1 Multiplekser S0
k
X
0 0 1 1
0 1 0 1
A B C D
ekil 4.9: renme faaliyeti-4 5.lme sorusu ekli
41
4 girili bir multiplekserin doruluk tablosu ekil 4.9da verilmitir. Bu multiplekserin lojik ifadesi aadakilerden hangisidir? A) X = S1 S 0 A + S1 S 0 B + S1 S 0 C + S1 S 0 D B) X = S1S 0 A + S1S 0 B + S1 S0C + S1S0 D C) X = S1S 0 A + S1 S0 B + S1 S0C + S1S 0 D D) X = S1S 0 A + S1S 0 B + S1S 0C + S1 S0 D
SEME S 0 1
D3 A3 B3
IKILAR D2 D1 A2 A1 B2 B1
D0 A0 B0
ekil 4.10: renme faaliyeti-4 6.-7.-8. lme sorusu ekli
ekil 4.10da verilen doruluk tablosuna gre soru 6.,7. ve 8.sorular cevaplandrnz. 6. ekil 4.10daki doruluk tablosu aadakilerden hangisine ait olabilir? A) Kodlayc B) Kod zc C) oklayc D) Seici
7. ekil 4.10a gre S=1 yaplrsa, D0+D2 ileminin sonucu aadakilerden hangisidir? A) A2+B2 B) B2+A0 C) B0+B2 D) B2+A2
8. ekil 4.10a gre D3 denklemi aadakilerden hangisidir? A) D3 = S A3 + SB3 C) D3 = SA1 + SB1 B) D3 = SA3 + SB2 D) D3 = SA2 + SB3
DEERLENDRME
42

AMA
Kaydedicileri doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz.
ARATIRMA
Kaydedicilerin hangi amalarla kullanldklarn aratrnz. Kaydedici olarak kullanabileceiniz entegre elemanlar aratrnz ve kendi aranzda edindiiniz bilgileri paylanz.
5. KAYDEDCLER
Kaydediciler (register), 1 ve 0 bilgilerini geici bir sre saklamak iin kullanlr. Elektronik sistemlerde bilgi tutma ve transferinin yan sra arpma ve blme ile sola ve saa kaydrma amal olarak da kullanlmaktadr. Elektrik enerjisi olduu srece bilgileri saklarlar. Bir bilginin uzun sre saklanmas isteniyorsa disk, disket veya manyetik teyp gibi saklama birimleri kullanlmaldr. Kaydedicilerin yapsnda en kk hafza birimi olan flip-floplar(FF) bulunmaktadr. Flip-floplar, iki kararl durumu olan eleman olarak adlandrlr. Kaydedicilerde her bir bitlik bilgi iin bir adet flip-flop kullanlmaktadr. Flip-floplar 1 veya 0 bilgisini tutan en kk hafza birimleridir. Kaydedici devreler FFlarn balan ekline gre aadaki gibi snflandrlabilir: Seri giri-Seri kl kaydedici Seri giri-Paralel kl kaydedici Paralel giri-Paralel kl kaydedici Paralel giri-Seri kl kaydedici
Kaydedicilerin yapsnda FFlar bulunduundan ncelikle bu kavram renmek gereklidir.
5.1. Flip-Flop Devreleri

Flip-floplarn R-S, tetiklemeli R-S, J-K, master-slave J-K, D ve T gibi tipleri bulunmaktadr. Genel olarak FFlarn iki k vardr: klarndan birisi Q dieri de Q dir. Eer Q=1 ise, Q =0 dr. Flip-floplarn girileri, tipine gre deimektedir. R-S tipi flipflop bir nceki modlde anlatldndan dolay burada bu flip-flop hakknda bilgi verilmeyecektir. Bu ksmda sadece J-K, D ve T tipi FFlar ilenecektir.
43
5.1.1. J-K Tipi Flip-Flop

Bu flip-flopta J, K bilgi girileri ile saat (clock) sinyal girii bulunmaktadr. Ayrca JK FF entegresinde reset girii de vardr. Her trl giri bilgisine gre k bulunmaktadr. R-S FFdaki belirsizlik durumu bu FFda bulunmamaktadr. J-K tipi FF genellikle saat darbesinin n duvar (leading edge/pozitif kenar) yerine, arka duvar (trailing edge/negatif kenar) tarafndan tetiklenir. ekil 5.1 J-K FF semboln ve doruluk tablosunu gstermektedir.
Q0---Qnun nceki deeri ekil 5.1: JK flip-flop sembol ve doruluk tablosu
J ve K girileri sadece CK girii negatif kenar tetiklemesi(arka duvar) aldnda klar etkilemektedir. J-K girilerine lojik deer girildikten sonra saat darbesi arka duvarnda giriler ilem grr. Q0 J-K FFun ilk deeri anlamna gelmektedir. J-K FFunun J ve K girilerinin her ikisi de 1 iken, CKya negatif kenar tetiklemesi uygulanrsa klarda nceki durumun tersi grlr. Buna toggle alma denir. Bu alma ekli ileride anlatlacak olan sayc ilemlerinde kullanlr.
1 0 K1 0 1 CK 0
Q Q
1 0 1 0
ekil 5.2: JK flip-flop sinyal diyagram
ekil 5.2de J-K flip-flopun almasn gsteren rnek bir sinyal diyagram grlmektedir. Grld gibi saat (CK) darbesinin den kenarnda giriler ilenmektedir.
44
74LS73 entegresi iinde iki adet JK-FF vardr. ekil 5.3te 74LS73n ayak balants ve doruluk tablosu grlmektedir.
Q0---Qnun nceki deeri

X --- Dikkate alnmayan deer
ekil 5.3: 74LS73 JK flip-flop yaps ve doruluk tablosu
74LS73 entegresinin flip-flop olarak alabilmesi iin CLR ucuna lojik-1 uygulanmas gereklidir. Bundan sonraki aamada saat darbesinin den kenarnda J-K flipflop almas elde edilir. ekil 5.4te 74LS73 entegresinin rnek bir uygulamas verilmitir. Anahtarlar kapal olduunda lojik-0, ak olduunda ise lojik-1 uygulanmaktadr. Bu devre ile J-K flip-flop doruluk tablosu uygulanabilir.
VCC
R3 1k S1
R2 1k
U1:A 74LS73
J CLK R K Q 13 Q 12
14
S2
1 3
D1
2
Siny al Jeneratr 1 Hz, Vp=5V
R1
330
ekil 5.4: 74LS73 JK flip-flop rnek devresi
45
5.1.2. D Tipi Flip-Flop

D tipi flip-flop, gecikme ileminin gerektii durumlarda veya bir bilginin kilitlenmesi istendii zaman kullanlr. Bu flip-floplar bilgi saklanmasnn yannda daha sonra incelenecek olan kaydedici(register) devreleri iin de nem tar. ekil 5.5te D-FF sembol ve doruluk tablosu grlmektedir. Yalnzca iki giri ucu vardr. D data girii ve CK saat darbesi girii olarak kullanlr. CK pozitif kenar tetiklemesi aldnda k (Q)=D olur.
ekil 5.5: D tipi flip-flop sembol ve doruluk tablosu

1 0 1 0 1 0 gecikme gecikme
ekil 5.6: D tipi flip-flop sinyal diyagram
ekil 5.6da D tipi flip-flopun rnek bir alma zaman diyagram grlmektedir. D giriinden verilen lojik bilgi saat darbesinin ykselen kenar gelene kadar tutulur. Ykselen kenar geldiinde ise ka aktarlr. D giriine uygulanan bilginin daha sonra gelecek saat darbesi ile ka aktarlmasndan dolay bir bitlik gecikme oluur. ekil 5.7de grld gibi D-FFnin Q k D giriine balanarak T-FF (toggle alma) elde edilir. leride bu konu hakknda bilgi verilecektir.
ekil 5.7: D tipi FF kullanarak t tipi ff oluturma
Bu flip-flopta ayrca Ayar (Preset) ve Silme (Clear) girileri de olabilir. Girilerden biri 0 iken, saat darbesinden bamsz olarak kn 0 veya 1e gitmesi iin ayar veya silme girilerinden faydalanlr. ekil 5.8de bu durum grlmektedir.
46
74LS74 entegresi iinde silme ve ayar ular olan iki D-FF bulunmaktadr. ekil 5.8de 74LS74 entegresinin i yaps ve bacak balants grlmektedir.
Q0---Qnun bir nceki deeri X --- Dikkate alnmayan giri ekil 5.8: 74LS74 entegresi yaps ve doruluk tablosu
Reset(CLR) girii L olduunda, Q k 0 olur. Preset girii L yapldnda ise Q k 1 olur. Bu ular aktif-0 ile alrlar. Eer kullanlmayacaklarsa lojik-1e balanmaldrlar. Doruluk tablosunda grld gibi silme ve ayar girileri lojik-1 yapldktan sonra D-FF saat darbesi n duvar ile tetiklenmektedir.
VCC
R2 1k S1
2 3 D CLK R 4
U2:A 74LS74
S Q 5
D1
Siny al Jeneratr 1 Hz, Vp=5V
R1
330
ekil 5.9: D flip-flop rnek uygulamas
ekil 5.9da rnek bir D-FF uygulamas grlmektedir. Bu devre ile D-FF doruluk tablosu uygulanabilir. Anahtar ak iken D giriine lojik-1; anahtar kapal iken lojik-0 uygulanmaktadr. Anahtar ak iken saat darbesi n duvara geldiinde Ddeki lojik-1 bilgisi
47
Q kna aktarlr. Bylece led k verir. Anahtar kapatldnda ise saat darbesi n duvarndan sonra led k vermez.
5.1.3. T Tipi Flip-Flop

T tipi flip-flop genellikle sayc devrelerinde kullanlan bir flip-floptur. Sayclarn yeterince anlalabilmesi iin ncelikle T-FFun renilmesi gereklidir. Saat darbesi ile srekli deien bir k (Toggle) salayan T-FF basit bir yapya sahiptir. T-FF kullanlarak karmak yapl, eitli zellikte sayclar yaplabilir. T-FF zelliinde bir entegre bulunmamaktadr. Bu nedenle J-K veya D tipi FF entegreleri ile T tipi FF yaplabilir. T-FFda sadece T girii bulunmaktadr, saat darbesi T giriine uygulanr. Bu flipfloplarda da senkronsuz ilemler iin ayar ve silme girileri de olabilir. Saat darbesi uygulandnda Q k, her giri iaretinde durumunu bir kere deitirir. Dier bir ifadeyle ktan her lojik-1 bilgisinin alnabilmesi iin iki giri darbesine gerek vardr. Pozitif kenar ya da negatif kenar ile tetikleme, kullanlacak olan flip-flop trne gre deiebilir. rnein D-FF ile yaplan bir T-FFda tetikleme pozitif kenarda yaplrken, J-K ile yaplan da negatif kenarda gerekleir. ekil 5.10da pozitif kenar tetiklemeli T tipi bir ff rnek doruluk tablosu grlmektedir. Tabloda grld gibi T giriinin 0dan 1e ykseldii zamanlarda Q k deer deitirmektedir. Q k 1den 0a dmekte ya da 0dan 1e ykselmektedir.
T 0 1 0 1 0 1
Q 0 1 1 0 0 1
Q 1 0 0 1 1 0
ekil 5.10: T tipi FF rnek doruluk tablosu
ekil 5.11de D-FF ile gerekletirilmi bir T-FF sembol ve alma sinyal diyagram gsterilmitir. Pozitif kenar tetiklemeli T-FFde klar, tetikleme sinyalinin pozitif kenarnda iaret deitirir.
48
Q T
t1
t2
t1
t2
ekil 5.11: T tipi FF sembol ve sinyal diyagram
Q deeri 0 iken, pozitif kenar tetiklemesi uygulandnda T-FFnin knda Q deeri 1 olur. kinci pozitif kenar tetiklemesinde ise Q=0 olur. ekil 5.12de pozitif ve negatif kenar tetiklemeli T-FF sembolleri gsterilmitir. Negatif kenar tetiklemeli T-FFleri ifade etmek iin sembol olarak kk bir daire kullanlr (ekil 5.12-b).
Q T Q T Q Q
Pozitif Kenar tetikleme sembol
Negatif kenar tetikleme sembol
ekil 5.12: Pozitif ve negatif kenar tetiklemeli T FF

VCC=5V
R2 1k S1
2 3 D CLK
U2:A 74LS74
4 S Q 5
T
1 R
D1
R1
330
ekil 5.13: D-FF ile yaplan pozitif kenar tetiklemeli T-FF
49
ekil 5.13te D-FF ile yaplan bir T-FF uygulama devresi grlmektedir. Devrede DFFunun CLK girii T FF girii olarak kullanlmaktadr. Saat darbesi S1 anahtar ile uygulanmaktadr. Anahtar ak iken Tye lojik-1, anahtar kapal iken Tye lojik-0 gelmektedir. Devrede anahtar kapal durumdan ak duruma geerken led diyod durum deitirmektedir.
1
T
0 1
0 1
Q 0
ekil 5.14: Pozitif kenar tetiklemeli T-FF rnek sinyal diyagram
ekil 5.14te ekil 5.13teki devre ile ilgili rnek bir sinyal diyagram grlmektedir. Grld gibi T giriine uygulanan sinyalin ykselen kenarnda, dier bir ifadeyle anahtarn kapal konumdan ak konuma gemesiyle Q k konum deitirmektedir.
5.1.4. Gei tablolar

Flip-floplarla deiik amal devreler tasarlanrken (sayc gibi) doruluk tablosundan tretilen bir tablo kullanlr. Bu tabloya o flip-flopun gei tablosu denir. Gei tablosu bir flip-flopun Qn deerinden Qn +1 deerine geerken almas gereken giri deerlerini bize gsterir. Bir flip-flop iin drt adet gei vardr. Bunlar 0dan 0a, 0dan 1e, 1den 0a ve 1den 1e geileridir. Aada J-K, D ve T tipi flip-floplarn doruluk ve gei tablolar verilmitir. Tablolarda d karakteri o giriin etkisiz olduunu gstermektedir. Qn kn ilk andaki durumunu, Qn +1 de kn bir sonraki saat darbesindeki durumunu gstermektedir.
50
Giri J 0 0 1 1 K 0 1 0 1
(a)
k Q Qn 0 1 Qn Q Qn 1 0 Qn
Giri Qn 0 0 1 1 Qn+1 0 1 0 1
(b)
k J 0 1 d d K d d 1 0
ekil 5.15: J-K Flip-flop doruluk ve gei tablolar
ekil 5.15-bde gei iin gereken giri deerleri grlmektedir. rnek verecek olursak: Qn =0 ve Qn +1 =0 ise buradan kn ilk andaki lojik-0 deerini koruduunu anlarz. kn(Q) 0 iken 0 deerini korumas iin J=0 olmaldr. K deeri ister 0 olsun, ister 1 olsun nemli deildir. Knn bu durumu d karakteri ile gsterilir. ekil 5.16 ve 5.17de D ve T tipi flip-floplarn doruluk ve gei tablolar verilmitir.
Qn D 0 1 Q 0 1 (a) Q 1 0 0 0 1 1
Qn +1 0 1 0 1 (b)
D 0 1 0 1
ekil 5.16: D flip-flop doruluk ve gei tablolar
T 0 1 0 1 0 1
Q 0 1 1 0 0 1
(a)
Q 1 0 0 1 1 0 Qn 0 0 1 1 Qn+1 0 1 0 1
(b)
T 0 1 1 0
ekil 5.17: T flip-flop doruluk ve gei tablolar
51
5.2. Kaydedici Devreler

Kaydedici devreler; bilgi saklamalarna, bilgi transfer ilemlerini gerekletirme biimlerine ve bilgi bit uzunluklarna gre eitli gruplara ayrlabilirler. Kaydedicilere baz kitaplarda kaymal kaydedici (shift register) denilebilmektedir. Kaymal kaydedici denilmesinin sebebi, bilgi transferinin saa ya da sola kaydrma ilemi ile gereklemesidir. Kaydrma ilemi ve flip-floplarn zellikleri sayesinde paralel bilgiler seriye, seri bilgiler de paralel hle evrilebilir. Daha nce ifade edildii gibi yaplarnda flip-floplar bulunmaktadr. Flip-floplarla kaydedici devre tasarm yaplabilecei gibi; eer varsa hazr kaydedici entegreleri de kullanlabilir. Kaydedici devrelerde kaydrma ilemi iin kullanlan saat darbesine kaydrma darbesi (shift pulse) denir. Bilgi transferinde her kaydrma darbesinde bir bitlik kayma gerekleir. Flip-floplarla yaplan kaydedicilerde devreyi kurmak iin ayar (preset) girileri ve devreyi silmek iin silme (clear) girileri de kullanlabilir. Yine ayn ular kullanlarak kaydediciye bir n deer verilebilir. Bu ksmda kaydedici devreler FFlarn balan ekline gre aadaki balklarla anlatlacaktr: Seri giri-seri kl kaydedici devre Seri giri-paralel kl kaydedici devre Paralel giri-paralel kl kaydedici devre Paralel giri-seri kl kaydedici devre
5.2.1. Seri Giri-Seri kl Kaydedici Devre

ekil 5.18de D tipi flip-floplarla yaplm seri giri-seri kl bir kaydedici devre grlmektedir. Bu kaydedici bilginin ilerleme ynne gre saa kaymal kaydedici olarak da adlandrlmaktadr.
D CLK
D CLK
D CLK
Giri
CLK
A
R Q
B
R Q
C
R Q
D
R Q
Kaydrma Darbesi
ekil 5.18: Seri giri-seri kl kaydedici devre
52
ekil 5.18de grld gibi D tipi flip-floplar seri balanmlardr. A flip-flopunun k, Bnin giriine; Bninki Cnin giriine; Cninki de Dnin giriine balanmlardr. Devrede seri giri A flip-flopunun D girii, seri k da D flip-flopunun Q kdr. lk girilen bit (MSB) ka ulaana kadar 4 darbe periyodu kadar bir sre geer ve gecikme oluur. ekil 5.19da yukardaki devrenin almasn gsteren rnek bir sinyal diyagram ve ekil 5.20de bu devre ile ilgili doruluk tablosu grlmektedir.
ekil 5.19: Seri giri-seri k sinyal diyagram
CLK 1 2 3 4
Giri 0 1 1 0
QD 0 0 0 0
QC 0 0 0 1
QB 0 0 1 1
QA 0 1 1 0
ekil 5.20: Seri giri-seri k doruluk tablosu
53
0110 drt bitlik verisi 4 saat darbesi ile kaydediciye yerlemektedir. lk balama deeri olarak A FF'unun giriine 0 bilgisi uyguladmz farz edelim. Bu durumda iken bir saat darbesi uygulandnda giriteki 0 bilgisi A FF'unun Q knda ( QA ) grlr. QA k da 0 olduu iin B FF'unun giriine 0 uygulanm olur. Sonra A giriine lojik-1 uygulanp saat darbesi verilirse, nce verilen 0 bilgisi B flip-flopu knda 1 bilgisi de A flip-flopu knda grlr. Bu ekilde 4 saat darbesi sonunda ilk girilen 0 bilgisi D flipflopunun knda grlr ve 0110 bilgisi kaydediciye yklenmi olur. QD MSB biti, QA LSB bitidir. lk girilen 0 bilgisi 4 saat darbesinden sonra seri olarak D flip-flopunun knda elde edilir. Bilgiler soldan saa doru kaymlardr. Srayla girilen her bilgi biti, seri olarak kta elde edilebilir ve baka amalar iin kullanlabilir.
5.2.2. Seri Giri Paralel kl Kaydedici Devre

Bu kaydedicide kayt ilemi seri giri-seri k kaydedici ile ayndr. Seri giri-seri k kaydedicide k bir adet ve bir bitlik iken 4 flip-floplu seri giri-paralel k kaydedicide klar drt adet ve drt bittir. Bu sayede bilgi okunmas daha hzl olacaktr. ekil 5.21de D tipi flip-floplarla yaplm seri giri-paralel kl bir kaydedici devre grlmektedir.
QA QB QC QD
D CLK
D CLK
D CLK
Giri
CLK
A
R Q
B
R Q
C
R Q
D
R Q
Kaydrma Darbesi
ekil 5.21: Seri giri-paralel kl kaydedici devre
ekil 5.21de grld gibi D tipi flip-floplar seri balanmlardr. Ancak bilgi k 4 bitliktir ve her flip-flopun k bu amala kullanlmtr. Devrede seri giri A flipflopunun D giriidir. Devrede rnek olarak 1100 bilgisi uygulanmtr.
CLK 1 2 3 4
Giri 1 1 0 0
QD 0 0 0 1 54
QC 0 0 1 1
QB 0 1 1 0
QA 1 1 0 0
ekil 5.22: Seri giri-paralel k doruluk tablosu
DA
1 0 1 0 T 1 0 1 1 0 0 1
QA
QB 1
0 1 0
QC
QD 1
0 1 2 3
1 4 MSB
ekil 5.23: Seri giri-paralel k sinyal diyagram
ekil 5.22 ve ekil 5.23te 1100 bilgisinin nasl ka ulat grlmektedir. Bilgi ka ulaana kadar 4 darbe periyodu sre geer. lk balama deeri olarak A flip-flopunun giriine 1 bilgisi uygulanmtr. Bu durumda iken bir saat darbesi uygulandnda giriteki 1 bilgisi, A flip-flopunun Q knda ( QA ) grlr. QA k da 1 olduu iin B flipflopunun giriine 1 uygulanm olur. Sonra A giriine lojik-1 uygulanp saat darbesi verilirse, nce verilen 1 bilgisi B flip-flopu knda; ikinci uygulanan 1 bilgisi de A flipflopu knda grlr. Bu ekilde 4 saat darbesi sonunda ilk girilen 1 bilgisi D flipflopunun knda grlr ve 1100 bilgisi kaydediciye yklenmi olur. QD MSB biti, QA LSB bitidir. Bu ekilde seri bilgi paralel bilgi hline dnm olmaktadr.
5.2.3. Paralel Giri Paralel kl Kaydedici Devre

Paralel giri-paralel kl kaydedicide giri ve klarn hepsi ayrdr. Her flip-flopun girii kendi kn etkiler. Kayt ilemi iin tm giri ularna bilgiler girilir ve saat darbesi uygulanr. Saat darbesinden hemen sonra giri bilgileri kaydedici klarnda elde edilir. Bylece 4 bitlik paralel bilgi yklenmi olur. ekil 5.24te D tipi flip-floplarla yaplm bir paralel giri- paralel k kaydedici grlmektedir.
55
Qa
Qb
Qc
Qd
Da
Db
Dc
Dd
D CLK
D CLK
D CLK
D CLK
A
R Q
B
R Q
C
R Q
D
R Q
Saat Darbesi
ekil 5.24: Paralel giri-paralel kl kaydedici devre
ekil 5.25te yukardaki devre ile ilgili rnek bir doruluk tablosu grlmektedir. Tabloda grld gibi D girilerine bilgi girildikten sonra saat darbesi uygulanmazsa giri deerleri ka aktarlmaz. Ancak saat darbesinden sonra giri bilgisi paralel olarak ka aktarlr. Yukardaki devrede silme girii (R) kullanlrsa istenilen bir zamanda silme ve resetleme yaplabilir.
CLK 0
Giri 1101 1101
QD 0 1
QC 0 1
QB 0 0
QA 0 1
ekil 5.25: Paralel giri-paralel kl kaydedici rnek doruluk tablosu
Paralel giri iin dier bir yntem de eer flip-flopta varsa ayar ve silme girilerini kullanmaktr. Bu durumda saat darbesine gerek kalmaz. stenildii zaman silme girii ile k verisi silinebilir. ekil 5.26da bu i iin gerekli devre verilmitir.
Qa Qb Qc Qd
Da
Db
Dc
Dd
D CLK
D CLK
D CLK
D CLK
A
R Q
B
R Q
C
R Q
D
R Q
Reset
ekil 5.26: Ayar ve silme girilerinin paralel giri-k iin kullanm
Bu devrede ayar girilerinden girilen lojik bilgi dorudan klara aktarlr. Yeni bilgiyi aktarmak iin nce flip-floplarn silme giriinden lojik-0 uygulanarak nceki veri temizlenmeli ardndan yeni bilgi girilmelidir.
56
5.2.4. Paralel GiriSeri kl Kaydedici Devre

Paralel giri - seri kl kaydedicide bilgi girii paralel giri - paralel k kaydedici ile ayndr. Farkl zellii k tek utan oluur. Bu tip kaydediciye nce paralel olarak bilgi girii yaplr ve sonra ktan bilgiyi okumak iin saat darbesi uygulanr. Bilgiler seri ktan MSB biti bata olmak zere tek tek okunur. Bir anlamda parelel bilgi seri hle dntrlm olur. Bir bit okunduktan sonra flip-flop ierii deitiinden dolay kaydedicideki bilgi kaybolur. ekil 5.27de rnek bir paralel giri-seri k kaydedici devre grlmektedir.
VCC
Paralel Transfer Darbesi
Da
Db
Dc
Dd
D CLK
D CLK
D CLK
D CLK
A
R Q
B
R Q
C
R Q
D
R Q
CLK
ekil 5.27: Paralel giri-seri kl kaydedici devre
Yukardaki devrede Da, Db, Dc ve Dd ularnda 4 bitlik paralel bilgi hazrlanr. Buton normalde aktr ve ilk anda bilgi transfer olamaz. Butona basldnda lojik-1 paralel transfer darbesi uygulanr ve 4 bitlik paralel bilgi flip-floplarn Da, Db, Dc ve Dd klarnda elde edilir. nk her flip-flopta ayar (S) ve silme (R) girilerine zel olarak tasarlanm iki adet nand kaps zerinden uygun bilgiler gelmektedir. Paralel bilgi aktarmasndan sonra butondan el ekildii iin lojik-0 bilgisi nand kaplarna ular. Nand kaplarnn klarndan ayar ve silme girilerinin her ikisine de lojik-1 ulat iin artk bu girilerin Q klarna etkisi ortadan kalkar. Kontrol saat darbesine geer. Her CLK n duvarnda Q klarndaki bilgi seri olarak flip-floplar ierisinde seri olarak kaymaya balar. kta 4 bitlik paralel bilgi seri olarak elde edilir. ekil 5.28de yukardaki devrenin almas grlmektedir. Paralel transfer darbesi (PTD) lojik-1 olmad srece paralel giri bilgisi klara aktarlmaz. Seri kaydrma ilemi de paralel transfer darbesi lojik-0a getirildikten sonra saat darbesi n duvarnda gereklemektedir.
57
PTD 0 1 0 0 0 0
CLK 0 0
Giri 1101 1101 1101 1101 1101 1101
QD 0 1 1 0 1 0
QC 0 1 0 1 0 0
QB 0 0 1 0 0 0
QA 0 1 0 0 0 0
ekil 5.28: Paralel giri-seri kl kaydedici doruluk tablosu
Doruluk tablosunda grld gibi nce giriten girilen paralel bilginin MSB biti, 3 saat darbesi sonunda da LSB biti kta elde edilir. ekil 5.27deki devrede girilen paralel bilgi soldan saa doru kaydrlarak kte elde edilmektedir.
5.2.5. Kaydedici Entegreleri

Kaydedici entegreleri kaymal kaydedici (Shift Register) terimiyle adlandrlr. Gnmzde farkl amalar iin retilmi ok eitli kaydedici entegreleri bulunmaktadr. Bu entegreler, bilgileri saklama ve saa-sola kaydrma ilemlerini gerekletirebilir. Daha nce anlatlan seri giri-paralel k, paralel giri-seri k gibi dnmleri gerekletirebilir. Seri giri-paralel k kaydedici entegresine rnek olarak 74LS164 entegresi ve paralel giriseri k entegresine de rnek olarak 74LS165 entegresi verilebilir. Bilgi klarn hem seri hem de paralel olarak verebilen kaydedicilere de universal kaydediciler denilmektedir. Universal kaydediciye rnek olarak 74LS198 entegresi gsterilebilir. Bu ksmda rnek olarak 74LS164 entegresinin zelliklerinden bahsedilmitir. ekil 5.29da 74LS164 entegresinin katalog bilgileri verilmitir. 74LS164 entegresinin 2 adet seri girii ve 8 adet paralel k vardr. 2 seri giriten birine sabit lojik-1 uygulanmaldr. Entegre girilen seri bilgiyi A dan H ye kadar kaydrr. Clear ucuna lojik-0 uygulanrsa kaydedici temizlenir. Tm klar sfrlanr. ekil 5.30da entegre sinyal diyagram ve ekil 5.31de ise rnek bir devre verilmitir.
58
ekil 5.29: 74LS164 entegresi katalog bilgileri
59
ekil 5.30: 74LS164 sinyal diyagram

VCC
Seri Giri
A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
Saat Darbesi
CLK
CLR
Reset 74LS164
ekil 5.31: 74LS164 rnek devresi
60
Paralel k
3 4 5 6 10 11 12 13

Kaydedici devresini aadaki tablo ierisindeki ilem basamaklarndaki admlar izleyerek uygulama faaliyetini yapnz.
V CC
CLK
R3 1k R1 1k DATA
8 1 A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 3 4 5 6 10 11 12 13
RP1
9 8 7 6 5 4 3 2 1
CLK
CLR
74LS164 R2 1k RESET
330
Reset Clk Data Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 0 1 1 1 1 1 1 1 1 0 X 1 0 1 1 0 1 0 1 X

61
lem Basamaklar
ekil 5.32deki devre iin gereken malzemeleri ve ara-gereci hazrlaynz. 74LS164 entegresinin katalog bilgilerini inceleyiniz. Devreyi kurunuz. Entegrenin Vcc ve Gnd balantsn yapnz. Eleman balantlarn son kez kontrol ediniz. Entegre girilerine buton ve anahtarlarn hangi durumunda lojik-0 ve lojik-1 geldiini devre balantlarn takip ederek bulunuz. Ledin lojik-1de mi yoksa lojik-0da m k verdiini devre balantlarn takip ederek bulunuz. Devreye 5V gerilim uygulaynz. Data anahtar ile 1-0-1-1-0-1-0-1 bilgisini seri olarak uygulaynz. ekil 5.33teki tabloyu doldurunuz. Reset butonuna basnz. Sonucu tabloya kaydediniz. Giriten lojik-1 uygulaynz. CLK ucuna sinyal jeneratr balaynz. 1 Hz frekansl 5V genlikli kare dalga sinyal uygulaynz. k gzleyiniz.
neriler
Entegrenin almasn ve karakteristik zelliklerini inceleyiniz. Enerji vermeyiniz.
Her lojik bitten sonra CLK butonuna basarak saat darbesi uygulaynz.
Bir sonraki adm iin nce enerjiyi kesiniz. Sinyal jeneratrnn canl ucunu CLK dier ucunu da eseye balaynz.
62

LME SORULARI
Aadaki sorular cevaplandrnz. 1. Aadakilerden hangisi kaydedicilerin grevlerinden deildir? A) Bilgi tutma B) Bilgi transferi C) Kare dalga oluturma D) Seri-paralel dnm 2. Bir bit olarak ard ardna gnderilen datalar 4 bitlik paketler hlinde ifade etmek iin aadaki kaydedici trlerinden hangisi kullanlmaldr? A) Paralel giri-seri kl kaydedici B) Seri giri-paralel kl kaydedici C) Seri giri-seri kl kaydedici D) Paralel giri-paralel kl kaydedici 3. Aadakilerden hangisi flip-flopun zelliklerinden biri deildir? A) 1 veya 0 bilgisini tutar. B) Kaydedicilerin yapsnda bulunur. C) Bilgileri elektrik enerjisi olmasa bile saklayabilirler. D) Kare dalga sinyal ile kontrol edilirler. 4. Aadakilerden hangisi pozitif kenar tetiklemesi kavramn aklar? A) 5Vluk gerilim B) 0Vluk gerilim C) 1den 0a inme D) 0dan 1e ykselme
63
5. Aadaki sinyal diyagramn JK-FFye gre tamamlaynz.
6. Aada negatif kenar tetiklemeli paralel girili-seri kl soldan saa (Adan Dye) kaymal bir kaydedicinin doruluk tablosu verilmitir. Bo kalan kutular doldurunuz (Saat darbesine dikkat ediniz).
CLK 0
Giri 1001 1001 1001 1001 1001
QD
QC
QB
QA
DEERLENDRME
64

AMA
Sayc devrelerini doru olarak kurabilecek ve gerekli saysal k elde edebileceksiniz.
ARATIRMA
Sayc devrelerin hangi amalarla kullanldklarn aratrnz. Sayc olarak retilen entegre elemanlar aratrnz ve kendi aranzda edindiiniz bilgileri paylanz.
6. SAYICI DEVRELER
Saat darbesine bal olarak istenen bir deer dizisini ard ardna tekrarlayan devrelere sayc devreler ad verilir. Sayclar; otomasyon sistemlerinde sayma, zamanlama, aritmetik ilemleri gerekletirme ve frekans lme vb. amalar iin kullanlmaktadr. Sayc devreler flip-floplarla yaplabilecei gibi hazr entegre sayclar da istenen i iin kullanlabilir. Sayclar, eitli ltlere gre snflandrlr. Saat darbesinin uygulanna gre asenkron (farkl zamanl) sayclar ve senkron (e zamanl) sayclar olarak snflanabilir. Asenkron sayclarda saat darbesi sadece sayc devresindeki ilk ffa uygulanr. Bundan sonra srasyla fflar birbirlerini tetikler. Senkron sayclarda ise saat darbesi btn fflara ayn anda (e zamanl) uygulanr. Sayma yn dikkate alnrsa sayclar: Yukar sayc, aa sayc ve yukar/aa sayc olarak incelenebilir. Eer sayc 0dan balayp pozitif bir deere doru sayma ilemi gerekletiriyorsa, bu tip saycya yukar sayc; belirli bir pozitif deerden 0a doru sayma ilemi gerekletiriyorsa aa sayc; her iki sayma tipini de gerekletiriyorsa yukar/aa sayc adn alr. Sayclar elde edilen saynn kodlanmasna gre de BCD sayc, ikilik veya onluk sayc gibi isimler alabilirler. Bir saycda n adet flip-flop varsa bu sayc maksimum olarak 2 farkl durum alr. Dier bir deyile 2n adet sayma gerekletirir. Bir saycnn sayabildii sayma adedine sayc modu ad verilir. rnein bir saycda 3 adet ff kullanlmsa 23 = 8 olduundan dolay saycnn modu 8dir. Bu saycya mod-8 saycs da denilebilir. zel tasarmlarla mod10, mod5, mod16 gibi sayclar gerekletirilebilir.
n
6.1. T tipi Flip-Floplarla Sayc Yapm

T tipi flip-flop, uygun alma zelliinden dolay sayc yapmnda kullanlmaktadr. ekil 6.1de T tipi flip-flopla yaplan bir mod-8 asenkron aa sayc grlmektedir.
65
ekil 6.1: T flip-floplu mod-8 asenkron aa sayc
Tetikleme sinyalinin pozitif kenarnda k etkilenmektedir. Her f-f kendisinden sonraki ffu etkilemekte bylece saat darbesi asenkron olarak iletilmektedir. ekil 6.2deki sinyal diyagramnda grld gibi sayc aa doru saymaktadr. Saycnn yukar doru saymas iin negatif kenar tetiklemeli fflarla yaplan bir sayc kullanmak gereklidir.
1 2 3 4 5 6 7 8 9
ekil 6.2: Mod-8 sayc sinyal diyagram
ekil 6.3teki doruluk tablosu, ikili sistemdeki klarn hangi mantkla elde edildiini gstermektedir. Bu k bilgisi, kod zcye uygulanarak desimal say olarak ifade edilebilir. k, binary sistemde 111den 000a ve desimal, sistemde 7den 0a doru azaldndan dolay bu devreye oktal aa sayc ismi verilebilir. Balantlarda baz deiiklikler yaparak oktal yukar sayc da yaplabilir. Saat Darbesi 1 2 3 4 5 6 7 8 9
Q2
1 1 1 1 0 0 0 0 1
Q1
1 1 0 0 1 1 0 0 1
Q0
1 0 1 0 1 0 1 0 1
Desimal Deer 7 6 5 4 3 2 1 0 7
ekil 6.3: Mod-8 asenkron aa sayc doruluk tablosu
66
6.2. Mekanik Titreim nleme Devreleri

Flip-floplarla veya entegre elemanlarla yaplan bir sayc devresinde mekanik bir anahtara ya da butona ka defa basld saylmak istenirse anahtar ya da butonu dorudan elektronik elemana balamak hataya sebep olabilir. nk mekanik anahtar alp kapanrken kontaklar arasnda ok hzl titreim meydana gelir. Bu durumda sanki anahtara birka kez baslp braklm gibi etki grlr. Buna titreim (chattering) denir ve bununla ilgili ekil 6.4te bir rnek gsterilmitir. ekil 6.4te mekanik anahtara bir kez baslmas durumunda T-FF iin birok on ya da off anlamna gelen saat darbesi meydana gelir.
5[V] Q T
ekil 6.4: Mekanik titreim rnei
Yukarda bahsedilen istenmeyen titreimler, sayc devrelerinde hatalara sebep olur. Bunu engellemek iin eitli tedbirler alnmaktadr. RS-FF ve kutuplu yayl anahtar kullanarak titreim etkisi ortadan kaldrlabilir. ekil 6.5te yayl anahtar gsterilmitir.
ekil 6.5: Yayl anahtar
ekil 6.6da bu sorunu gidermek iin yaplabilecek bir uygulama grlmektedir. Aadaki devrede R-S flip-flopun zelliinden de faydalanarak kaliteli bir ak ve kapal durumu elde edilebilir ve Q k bir sayc giriine balanabilir.
67
5[V]
A
S R Q
A B Q
Switch basl
ekil 6.6: R-S FFlu titreim nleme devresi
Anahtara basldnda nce B balants mekanik titreim yaparak alr. Ksa bir zaman gecikme ile A balants gerekleir. Switch brakldnda ise benzer ekilde nce A balants alr ve biraz sonra B balants kurulur. ekil 6.6da bu durum grlmektedir. Bu titreim nleme sistemi olduka kalitelidir ve yapm kolaydr.
6.3. Sayc Entegreleri

Sayc entegreleri kullanarak ok daha gvenilir ve ekonomik sayc devreleri yaplabilir. Flip-floplarn yapsndan ve ar eleman balants yapmaktan kaynaklanan olumsuzluklar olduka azaltlr. Gnmzde deiik amal birok sayc entegresi bulunmaktadr. Bu entegreler istenen saysal sistemde ya da kodda sayma yapabilecei gibi aa-yukar ynde ve istenen modda sayma yapabilir. ok kullanlan sayc entegrelerine rnek olarak 0-9 sayma yapabilen 74C90 entegresi, 0-15 aras sayma yapabilen 74C93 entegresi; programlanabilir sayclara rnek olarak da 74LS160 ve 74LS192 gibi entegreler verilebilir. Programlanabilen sayclarda saymaya balama deeri ve sayma yn ayarlanabilir. Bu ksmda uygulama alannn geni olmas ve birok fonksiyonu bnyesinde barndrmasndan dolay 74LS192 entegresi incelenmektedir. ekil 6.7de 74LS192 entegesinin ayak balantlar grlmektedir.
68
ekil 6.7: 74LS192 entegresi yaps
74LS192 entegresi 4 bitlik yukar/aa zellikte bir senkron BCD sayc entegresidir. Yukar ve aa sayma ilemleri iin iki ayr saat darbesi giriine sahiptir. Ayrca entegrede sayma balang deerini programlayabilme zellii mevcuttur. ekil 6.8deki sinyal diyagramnda grld gibi sayma ilemine balamadan nce lojik-1 deerinde silme darbesi CLR ucundan uygulanr. Load ucu normalde lojik-1 seviyesinde tutulmaldr. Sayma ileminin balama deeri A, B, C ve D girilerinden uygulanr ve sonra load ucuna lojik-0 uygulanr. Load ucu tekrar lojik-1e getirilir. Bylece sayc programlanm olur. Bundan sonra Count Up ucundan saat darbesi verilirse yukar sayma; Count Down ucundan saat darbesi verilirse aa sayma gerekleir. Sayma ilemi 0-9 (0000-1001) arasnda gereklemektedir.
69
ekil 6.8: 74LS192 sinyal diyagram
ekil 6.9da 74LS192 entegeresinin rnek bir kullanm devresi grlmektedir. Bu devrede 0-9 aras sayma deerleri 7 ledli gstergede izlenebilir. Sayma ilemini 74LS192 entegresi gerekletirir. Yukar sayma iin Up butonuna, aa sayma iin de Dwn butonuna baslmaldr. Butonlar kullanlrken mekanik titreimi nleyici nlemler alnabilir. 74LS47 entegresi 0000-1001 aras giri bilgilerini daha nce anlatld gibi gstergeye uygun olarak oluturur.
ekil 6.9: 74LS192 sayc rnek devresi
74LS192 entegresinin load ucu ile herhangi bir sayma balama deeri yklenmezse sayc 0000dan saymaya balar.
70
Yukar sayma ileminde carry out ve borrow out ular normalde lojik-1 seviyesindedir. k deeri ykselen kenar ile 1001 olduktan sonraki ilk den kenar saat darbesinde carry out ucu lojik-0 deerini alr ve k 0000 olduunda ise tekrar lojik-1 seviyesine dner. k 0000 olduu srece borrow out k lojik-0 deerindedir. k 0000 deerinden farkl olduunda borrow out k lojik-1 deerindedir. Aa sayma ileminde ise k 1001 olduu srece carry out k lojik-0 seviyesinde; dier k deerlerinde ise lojik-1 seviyesindedir. k 0000 olduktan sonraki ilk den kenar saat darbesinde borrow out k lojik-0 deerini alr. 0001 k deeri elde edilene kadar bu durumunu korur. Dier k deerlerinde ise lojik-1 deerindedir. Carry out ve borrow out klarnn bu zellii kullanlarak 2 dijit ve daha fazla haneli sayc tasarmlar yaplabilir. Saycnn 1001 (9) deilde daha kk bir deere kadar yukar ynde saymas isteniyorsa sayc devresine uygun bir lojik kap eklemek gereklidir. rnein saycnn 5 desimal deerini saydktan sonra sfra dnmesi isteniyorsa ekil 6.10daki tasarm yntemi uygulanmaldr.
CLK
Say 0 1 2 3 4 5 6
QD 0 0 0 0 0 0 0
QC 0 0 0 0 1 1 1
QB 0 0 1 1 0 0 1
QA 0 1 0 1 0 1 0
QB QC
CLR
ekil 6.10: Sayc sfrlama ilemi
5 desimal deeri sayc knda grldkten sonra 6 desimal deerinin ikili sistem kar olan 0110 deeri saycy sfrlama amal kullanlr. Doruluk tablosunda grld gibi QB ve QC sadece 6 deerinde ayn anda lojik-1 olmaktadr. Bu deerler bir and kaps ile sfrlama giriine uygulandnda entegre k 6 olduu anda ok ksa bir sre iinde sayc sfrlanacaktr. Bylece sayc klarnda 0-5 aras sayma deerleri elde edilecektir. 6 deerini gremeden sayc 0a dner.
71

Sayc devresini aadaki tablo ierisindeki ilem basamaklarndaki admlar izleyerek uygulama faaliyetini yapnz.
VCC
R9 330 R10 R3 1k R4 1k R5 1k R6 1k R7 1k RESET U1 DWN UP

15 1 10 9 5 4 11 14 A B C D UP DN LD CLR QA QB QC QD CY BRW 3 2 6 7 12 13
330 R11 330 R12 330 R13 330 R14 330
R1 1k
R2 1k LD D C B A R8 1k
74LS192
ekil 6.11: 74LS192li sayc uygulama devresi D 0 X X X X 1 1 X X X X X C 0 X X X X 0 0 X X X X X B 1 X X X X 0 0 X X X X X A 1 X X X X 0 0 X X X X X 1 1 1 1 1 1 1 1 1 1 LD UP 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 DN 0 CLR 0 0 0 0 0 BW CY QD QC QB QA
72
lem Basamaklar
ekil 6.11deki devre iin gereken malzemeleri ve ara-gereci hazrlaynz. 74LS192 entegresinin katalog bilgilerini inceleyiniz. Devreyi kurunuz. Entegrenin Vcc ve Gnd balantsn yapnz. Eleman balantlarn son kez kontrol ediniz. Entegre girilerine buton ve anahtarlarn hangi durumunda lojik-0 ve lojik-1 geldiini devre balantlarn takip ederek bulunuz. Ledlerin lojik-1de mi yoksa lojik0da m k verdiini devre balantlarn takip ederek bulunuz. Devreye 5V gerilim uygulaynz. Hibir butona veya anahtara basmadan k lojik deerlerini not ediniz. Up butonuna basarak k 0000 olana kadar tm sayma deerlerini not ediniz. DWN butonuna basarak k 0000 olana kadar tm sayma deerlerini not ediniz. ekil 6.12deki tablo deerlerini uygulayp sonular ayn tabloya yaznz. Up ucuna sinyal jeneratr balaynz. 1 Hz frekansl 5V genlikli kare dalga sinyal uygulaynz. k gzleyiniz.
neriler
Bir sonraki adm iin nce enerjiyi kesiniz. Sinyal jeneratrnn canl ucunu CLK dier ucunu da aseye balaynz.
73

LME SORULARI
Aadaki sorular cevaplaynz. 1. Aadakilerden hangisi sayclarn kullanm amalarndan biri deildir? A) Sayma B) Zamanlama C) Kare dalga sinyal retme D) Frekans lme 2. Saat darbesinin farkl zamanl uygulanna gre sayclara ne ad verilir? A) Mod-10 B) Mod-8 C) Senkron D) Asenkron 3. Oktal yukar saycnn sayma deerleri aadakilerden hangisidir? A) 0-9 B) 0-7 C) 0-15 D) 0-5
4. 5 flip-floplu bir sayc maksimum ka adet sayma yapar? A) 1 5. Sayc modu nedir? A) Bir saycnn sayabildii sayma adedidir. B) Saycnn sayma yndr. C) Saycnn sayma frekansdr. D) Saycda kullanlan flip-flop saysdr. B) 5 C) 16 D) 32
ekil 6.14: renme faaliyeti-6 lme sorusu-6 blok diyagram
74
6. Aadakilerden hangisi ekil 6.14te verilen saycnn zelliklerinden biri deildir? A) Sayc 3 bitliktir. B) Sayc Oktal bir saycdr. C) Senkron bir saycdr. D) Ykselen kenar tetiklemesi ile alr. 7. Kenar tetiklemesini dikkate alarak ekil 6.14 iin aadaki sinyal diyagramn tamamlaynz.
ekil 6.15: renme faaliyeti-6 7. lme sorusu sayc sinyal diyagram
8. ekil 6.14teki devrenin sayma ynn deitirmek iin nasl bir deiiklik yapmak gereklidir? A) Sayc tetikleme sinyalinin genlii artrlmaldr. B) Sayc frekans artrlmaldr. C) Sayclarn Q klar dier flip-floplar tetiklemelidir. D) Q klar birbirlerine balanmaldr.
DEERLENDRME
75
MODL DEERLENDRME MODL DEERLENDRME

LME SORULARI
00-99 aras yukar ynde sayma yapan ve sayma deerlerini onlar ve birler basama olarak 2 adet 7 elemanl gstergede gsteren devreyi tasarlayp iziniz.
PERFORMANS TEST Deerlendirme ltleri

1. Kodlayc devre tasarlayabilme 2. Kod zc tasarlayabilme 3. 7 ledli gsterge kullanabilme 4. oklayc devre tasarlayabilme 5. Seici devre tasarlayabilme 6. Flip-floplar istenen ama iin kullanabilme 7. stenen zellikte kaydedici devre tasarlayabilme 8. Flip-floplarla sayc yapabilme 9. Sayc entegresi ile istenen zellikte sayc kurabilme 10. Kodlayc, kod zc, oklayc, seici, sayc vb. sistemlerden kompleks devreler tasarlayabilme
Evet
Hayr
DEERLENDRME
Sizden tm renme faaliyetlerindeki ve modl deerlendirmedeki lme sorularn zebilmeniz ve ekil 7.3teki davranlar kazanmanz beklenmektedir. Eer ekil 7.3teki davranlar iin kendinizde bir eksik gryorsanz ltfen ilgili blm tekrar ediniz.
76
CEVAP ANAHTARLARI CEVAP ANAHTARLARI

RENME FAALYET-1 CEVAP ANAHTARLARI
Uygulama Faaliyeti Cevap Anahtar
1. Butona baslmadnda entegre girilerine lojik-1, basldnda ise lojik-0 gelmektedir. 2. Led diyotlar katotlarna lojik-0 geldiinde k vermektedirler. 3. Butonlarn hibirine baslmaz ise led diyotlar k vermez. nk klarn hepsi lojik-1dir. Giri bilgisi olarak desimal-0 bilgisi girilmitir ve kta 0000 BCD kodunun tersi olan 1111 kodu elde edilir. 4. Deney sonular: GRLER 5 1 1 1 1 1 0 1 1 1 1 IKILAR C B 1 1 1 1 1 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1
1 1 0 1 1 1 1 1 1 1 1
2 1 1 0 1 1 1 1 1 1 1
3 1 1 1 0 1 1 1 1 1 1
4 1 1 1 1 0 1 1 1 1 1
6 1 1 1 1 1 1 0 1 1 1
7 1 1 1 1 1 1 1 0 1 1
8 1 1 1 1 1 1 1 1 0 1
9 1 1 1 1 1 1 1 1 1 0
D 1 1 1 1 1 1 1 1 0 0
A 1 0 1 0 1 0 1 0 1 0
lme ve Deerlendirme Cevap Anahtar

1 2 3 4 5 6 B D C A C C
77
U1 D0
2 U2 3 D1
5 6
U3 D2
7 U4 8 D3
78
RENME FAALYET-2NN CEVAP ANAHTARLARI

Uygulama Faaliyeti-1 Cevap Anahtar
GR IKI
A2
0 0 0 0 1 1 1 1
A1
0 0 1 1 0 0 1 1
A0
0 1 0 1 0 1 0 1
Q7
1 1 1 1 1 1 1 0
Q6
1 1 1 1 1 1 0 1
Q5
1 1 1 1 1 0 1 1
Q4
1 1 1 1 0 1 1 1
Q3
1 1 1 0 1 1 1 1
Q2
1 1 0 1 1 1 1 1
Q1
1 0 1 1 1 1 1 1
Q0
0 1 1 1 1 1 1 1
1. Anahtar ak iken ilgili entegre giriine lojik-1; kapal iken lojik-0 gelmektedir. 2. Led diyodlar lojik-0da k vermektedir. 3. lk anda anahtarlar kapatlmasa Q7 kndaki led k verir. nk giriten 111 bilgisi girilmektedir. 4. E1 ve/veya E2ye lojik-1 uygulanrsa ktaki tm ledler snktr. Kod zme ilemi gerekleemez. 5. E1 ve/veya E2 bota kalrsa dekoder entegresi TTL olduu iin bota kalan giriler lojik-1 olarak alglanr. Kod zme ilemi gerekleemez. 6. E3 ase yaplrsa kod zme gereklemez. 7. E3 bota kalrsa TTL entegre zellii nedeniyle dekoder girii lojik-1 kabul edilir ve kod zme ilemi problemsiz devam eder.
Uygulama Faaliyeti-2 Cevap Anahtar

D 0 0 0 0 0 0 C 0 0 0 0 1 1 B 0 0 1 1 0 0 A 0 1 0 1 0 1 QA 0 1 0 0 1 0 QB 0 0 0 0 0 1 QC 0 0 1 0 0 0 QD 0 1 0 0 1 0 QE 0 1 0 1 1 1 QF 0 1 1 1 0 0 QG 1 1 0 0 0 0 Okunan Deer 0 1 2 3 4 5
79
0 0 1 1
1 1 0 0
1 1 0 0
0 1 0 1
1 0 0 0
1 0 0 0
0 0 0 0
0 1 0 1
0 1 0 1
0 1 0 0
0 1 0 0
6 7 8 9
ekil 8.4: renme faaliyeti-2 uygulama-2 sonu tablosu
1. Devrede anahtarlar ak iken lojik-1; kapal iken lojik-0 gelmektedir. 2. Gsterge ledleri lojik-0da k vermektedir. 3. LT ucu lojik-0 yapldnda tm gsterge ledleri k verir. 4. RBI lojik-0 yaplrsa tm gsterge ledleri sner. 5. Girie 0000dan farkl bir deer girdikten sonra RBI lojik-0 yapldnda kta bir deiiklik olmaz; kod zme ilemi gerekleir. Giriteki kod ne ise gsterge o koda ait rakam gsterir.

1 D 2 D 3 B 4
A 0 1
a 0 1
b 0 0
c 0 0
d 0 1
e 0 1
f 0 1
g 1 1
5 D
80
6
Vcc=5V
R2 1k
R1 1k U1
1 2 3 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7
D0
K A
R3 R4
D1
K A
D2
K A
R5
6 4 5
E1 E2 E3
D3
K A
R6
74LS138
81
RENME FAALYET-3N CEVAP ANAHTARLARI

1. Anahtarlar ak iken 74LS138 entegresinin girilerine lojik-1; kapal iken lojik-0 gelmektedir. 2. Ledler lojik-0da k vermektedirler. 3. Sonular aada verilmitir.
A2 0 0 0 0 1 1 1 1
SEM A1 A0 0 0 1 1 0 0 1 1 4. 0 1 0 1 0 1 0 1
IKI
E2
0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1
Q7
1 1 1 1 1 1 1
Q6
1 1 1 1 1 1
Q5
1 1 1 1 1
Q4
1 1 1 1
Q3
1 1 1
Q2
1 1
Q1
1
Q0 E2
1 1 1 1 1 1 1
E2
1 1 1 1 1 1
E2
1 1 1 1 1
E2
1 1 1 1
E2
1 1 1
E2
1 1
E2
1
E2
ekil 8.8: renme faaliyeti-3 uygulama led balyken elde edilen osilaskop grnts
82
Time/div=1ms Volt/div=2V Dc kayma=1 karex2V=2V Kare dalga Vp=1,5 karex2V=3V T= 1karex1ms=1ms f=1/T=1KHzdir. 5.
ekil 8.9: renme faaliyeti-3 uygulama led bal deilken elde edilen osilaskop grnts
Time/div=1ms Volt/div=2V Dc kayma=0V Kare dalga Vp=2,5 karex2V=5V T= 1karex1ms=1ms f=1/T=1KHzdir. 6.
ekil 8.10: renme faaliyeti-3 uygulama sinyal yokken pasif kn grnts
Time/div=1 ms Volt/div=2 V Dc Seviye=5Vdur. 7. Dier klarnda aktif durumdaki ve pasif durumdaki sinyal ekilleri yukarda gsterildii gibidir. Sinyallerin tepe deerleri 5Vdur. Dc kaymann yaklak 2V olmasnn sebebi, 74LS138 knda 2V Dc gerilim bulunmasndandr. Girite verilen sinyalin frekans k sinyalinin frekans ayndr. Kaynak gerilimi 5V olduundan dolay sinyallerin tepe deeri de 5 Vdur.
83

1 2 3 4 5 D C B C
X 0 = S1 S 0 D
X 1 = S1 S 0 D
X 2 = S1 S 0 D
X 3 = S1 S 0 D denklemlerinden yola klarak devre tamamlanr.
84
RENME FAALYET-4 CEVAP ANAHTARLARI

Uygulama Faaliyeti Cevap Anahtar C 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 Y D0 1 1 1 D4 1 1 1 W D0 0 0 0 D4 0 0 0
1. Entegre girilerine anahtarlar ak iken lojik-1; anahtarlar kapal iken lojik-0 gelmektedir. 2. Led diyot W kna lojik-1 geldiinde k vermektedir. 3. Seme girilerinden 000 bilgisi girildiinde D0 girii ka aktarlr. Bu durumda S1 anahtar ak iken Yde lojik-1, Wde ise lojik-0 vardr. Led k vermez. S1 kapatldnda ise Yde lojik-0; Wde ise lojik-1 bilgisi vardr. Led k verir. Sinyal ekilleri aada grlmektedir.
ekil 8.13: renme faaliyeti-4 uygulama 000 seili s1 ak iken y0 k
85
ekil 8.14: renme faaliyeti-4 uygulama 000 seili anahtar kapal iken y0 k
4. Seme girilerinden 100 bilgisi uygulandnda D4 girii ka aktarlr ve Y k osilaskop ile lldnde kare dalga sinyal grlr.
ekil 8.15: renme faaliyeti-4 uygulama 100 seili iken y0 k
Volt/div=2V Time/div=0,2 sn
W kna bal olan ledin 0,5sn yank, 0,5 sn snk olduu ve srekli olarak bu almay tekrarlad grlr. lme ve Deerlendirme Cevap Anahtar
1 2 3 4 5 6 7 8 C C B B A D C A
86
RENME FAALYET-5N CEVAP ANAHTARLARI

1. ekil 5.32deki devrede data anahtar ak iken lojik-1; kapal iken lojik-0 bilgileri entegre giriine gelmektedir. Reset butonuna baslmazsa lojik-1; baslrsa lojik-0 bilgileri entegre giriine gelmektedir. CLK butonuna baslrsa lojik-1, baslmazsa lojik-0 bilgisi entegre darbe giriine uygulanmaktadr. CLK butonuna basldnda ykselen kenar darbesi uygulanm olur. 2. Ledler lojik-1 bilgisinde k vermektedir. 3. Reset 0 1 1 1 1 1 1 1 1 0 Clk Data X 1 0 1 1 0 1 0 1 X Q7 0 0 0 0 0 0 0 0 1 0 Q6 0 0 0 0 0 0 0 1 0 0 Q5 0 0 0 0 0 0 1 0 1 0 Q4 0 0 0 0 0 1 0 1 1 0 Q3 0 0 0 0 1 0 1 1 0 0 Q2 0 0 0 1 0 1 1 0 1 0 Q1 0 0 1 0 1 1 0 1 0 0 Q0 0 1 0 1 1 0 1 0 1 0
4. Kare dalga sinyal uygulandnda kn Q0dan Q7ye kadar srasyla lojik-1 olduu ve yine ledlerin srayla yand ve yank kald grlr.

1 2 3 4 C B C D
87
88
RENME FAALYET-6NIN CEVAP ANAHTARLARI

1. CLR, DN ve UP ular normalde lojik-0dr. Butona basnca ilgili uca lojik-1 (ykselen kenar) gelmektedir. LD ucu normalde lojik-1dir. Butona basnca bu uca lojik-0 (den kenar) gelmektedir. A, B, C ve D ularna normalde lojik-1 gelmekte ve ilgili anahtarlara basnca lojik-0 (den kenar) gelmektedir. 2. QA, QB, QC ve QD klarna ledlerin anotlar balanmtr ve lojik-1 geldiinde ilgili ledler k vermektedir. CY ve BRW klarna ledlerin katotlar balanmtr ve lojik0 geldiinde ilgili ledler k vermektedir. 3. Devreye ilk enerji geldiinde k 0000dr. BRW lojik-0dr ve buna bal led k verir. 4. Up butonuna basldka sayc srasyla 0000dan balamak zere 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001, 0000 deerlerini sayar. DWN butonuna basldka sayc srasyla 0000dan balamak zere 1001, 1000, 0111, 0110, 0101, 0100, 0011, 0010, 0001 ve 0000 deerlerini sayar. 5.
D 0 X X X X 1 1 X X X X X C 0 X X X X 0 0 X X X X X B 1 X X X X 0 0 X X X X X A 1 X X X X 0 0 X X X X X LD 1 1 1 1 1 1 1 1 1 1 UP 0 0 0 0 0 0 0 DN 0 CLR 0 0 0 0 0 0 0 0 0 0 0 BW 1 1 1 0 1 0 1 1 0 1 1 1 CY 1 1 1 1 0 1 1 0 1 1 1 1 QD 0 0 0 0 1 0 1 1 0 0 0 0 QC 0 0 0 0 0 0 0 0 0 0 0 0 QB 1 1 0 0 0 0 0 0 0 0 1 1 QA 1 0 1 0 1 0 0 1 0 1 0 1
0 0 0 0 0 0 0
6. Sinyal jenaratr balaynca kn 0000 ile 1001 arasnda 1 sn aralklarla artt grlr.
89

1 2 3 4 5 6 7 C D B D A C
8 C
90
MODL DEERLENDRME CEVAP ANAHTARI

Aada 00-99 aras yukar ynde sayma yapan ve sayma deerlerini onlar ve birler basama olarak 2 adet 7 elemanl gstergede gsteren devre grlmektedir. 1ler basama iin ayr onlar basama iin ayr sayc entegreleri kullanlmtr. 1ler basama saycsna saat darbesi bir butonla uygulanm, onlar basama saycs iin saat darbesi de 1ler basama CY kndan uygulanmtr. 1ler basama saycs 9dan 0a dndnde CY ucunda bir saat darbesi oluturur. Bu darbe, onlar basama saycsnn Up giriine geldiinden onlar hanesi 1 artar. Bu ekilde 00 ile 99 aras saylar gstergede grlr.
VCC
RESET
15 1 10 9 5 4 11 14 A B C D UP DN LD CLR
U1
QA QB QC QD CY BRW 3 2 6 7 12 13 7 1 2 6 4 5 3
U2
A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 13 12 11 10 9 15 14
A B C D E F G P
74LS47
10'LAR BASAMAI
74LS192 UP
+
U4
15 1 10 9 5 4 11 14 A B C D UP DN LD CLR QA QB QC QD CY BRW 3 2 6 7 12 13 7 1 2 6 4 5 3
U3
A B C D BI/RBO RBI LT QA QB QC QD QE QF QG 13 12 11 10 9 15 14
A B C D E F G P
74LS47
1'LER BASAMAI
74LS192
ekil 8.21: Modl deerlendirme lme sorusu 00-99 yukar sayc devresi
91
KAYNAKA KAYNAKA

AKTA smail, 2000-2005 Dijital Elektronik Ders Notlar,zmir 2005. ISHIDA Yasuhiro, Turgay BLEN, Selim GLEN, Sedat ELBR, Endstriyel ler Temel Uygulamalar, zmir 2002. COOK Nigel P., Introductory Digital Electronics, New Jersey, 1998. TOKHEIM Roger L., Digital Electronics Principles and Applications, Westerville, 1999. KURTULDU aban, M. Ali GLER, lhan VARGR, leri Elektronik Dijital 1, Ankara, 1992. BAYRAM Harun, Dijital Elektronik, Bursa, 1996 ENGN Mustafa, Dilad ENGN, Saysal Elektronik 2, zmir 1999. KARAMANLI Bahri, Dier Blm retmenleri, Elektronik Eitim Seti, Ankara1998. ASELSAN, Tmleik TTL Devreler, Ankara 1985. www.alldatasheet.com www.DatasheetCatalog.com www.fairchildsemi.com http://onsemi.com
92
93

Lojik Devreler 2

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Lojik Devreler 2

Uploaded by

Copyright:

Available Formats

T.C.

MLL ETM BAKANLII

ENDSTRYEL OTOMASYON TEKNOLOJLER

RENME FAALYET-6 ...............................................................................................65 6. SAYICI DEVRELER ...................................................................................................65

ETM RETM ORTAMLARI VE DONANIMLARI LME VE DEERLENDRME

RENME FAALYET1 RENME FAALYET-1

ekil 1.1: Kodlayc devre blok emas

1.1. Kodlayc Tasarm

ekil 1.3: 4x2 enkoder devresi

ekil 1.5: 10x4 enkoder doruluk tablosu

D3 iin aadaki ifade yazlabilir.

1.2. Kodlayc Entegreleri

ekil 1.6: 74LS147 entegresi

A-B-C-D 1--9 Vcc Gnd NC

ekil 1.8: 74LS147 doruluk tablosu

UYGULAMA FAALYET UYGULAMA FAALYET

74LS147 330 D R5 330

ekil 1.9: Kodlayc uygulama faaliyeti devre emas

ekil 1.10: Kodlayc uygulama faaliyeti doruluk tablosu

Entegrenin almasn, karakteristik zelliklerini inceleyiniz. Enerji vermeyiniz.

LME VE DEERLENDRME LME VE DEERLENDRME

7. ekil 1.5ten yararlanarak D0, D1 ve D2 klar iin aadaki devreyi tamamlaynz.

RENME FAALYET2 RENME FAALYET-2

ekil 2.1: Kod zc devre blok diyagram

2.1. Kod zc Tasarm

ekil 2.2: 2x4 kod zc devre emas

ekil 2.3: 2x4 kod zc doruluk tablosu

ekil 2.3e gre k denklemleri yledir:

2.2. Kod zc Entegreleri

2.2.1. 74LS138 3x8 Kod zc Entegresi

ekil 2.4: 74LS138 entegresi

ekil 2.5: 74LS138 ularnn kullanm

X: nemsiz giri ekil 2.6: 74LS138 doruluk tablosu

ekil 2.7: 74LS138 temel kullanm devresi

A13 A12 A11 IO/M A14 A15

ekil 2.8: 74LS138in eprom ve ram balants

2.2.2. Kod zc Gsterge Entegreleri 2.2.2.1. Yedi Ledli Gsterge

ekil 2.9: 7 ledli gsterge

ekil 2.10: Ortak anot yedi ledli gsterge i yaps

ekil 2.11: Ortak katot yedi ledli gsterge i yaps

52 13.6 [mA] 220

2.2.2.2. 74LS47 Kod zc Entegresi

ekil 2.12: 74LS47 entegresi

RBI Silme girii

BI/RB0Silme girii veya silme k

ekil 2.13: 74LS47 ularnn kullanm

ekil 2.14: 74LS47 doruluk tablosu

ekil 2.15: 74LS47 girileri ve 7 ledli gsterge grntleri

2.2.2.3. 74HC4511 Kod zc Entegresi

ekil 2.16: 74HC4511 entegresi

74HC4511 ularnn fonksiyonlar ekil 2.17de grlmektedir.

ekil 2.17: 74HC4511 entegresi fonksiyonlari

ekil 2.18: 74HC4511 doruluk tablosu

UYGULAMA FAALYET UYGULAMA FAALYET

ekil 2.19: renme faaliyeti 2- 2.1.uygulama devresi

ekil 2.20: renme faaliyeti 2- 2.1. uygulama sonu tablosu

Entegrenin almasn, karakteristik zelliklerini inceleyiniz. Enerji vermeyiniz.

TTL entegreler ile ilgili rendiiniz bilgileri gzden geiriniz.

74LS47 7x220 Ohm

ekil 2.22: renme faaliyeti 2- 2.2. uygulama devresi

ekil 2.23: renme faaliyeti 2- 2.2 uygulama sonu tablosu

Entegrenin almasn, karakteristik zelliklerini inceleyiniz. Enerji vermeyiniz.

LME VE DEERLENDRME LME VE DEERLENDRME