ESCUELA POLITECNICA DEL EJRCITO DEBER DE CIRCUITOS DIGITALES Nombre: KLEBER NAVAS Curso:TERCERO B

ESQUEMA DEL CIRCUITO ANTIREBOTE. Veamos el esquema que podemos usar para proteger un pulsador del efecto rebote o sea, el circuito antirebote. En electrnica existen una diversidad de formas de lograr un mismo resultado y todos son buenos, en otras palabras, siempre que el resultado sea el correcto, no importan los medios utilizados. Por razones de peso, se debe considerar como mejor circuito, aquel que, utilizando un mnimo de componentes, de un resultado considerado excelente. En principio se presenta un circuito en la figura 4, que utiliza un interruptor I, una puerta lgica G (Trigger-Schmitt, 74LS13, CD4093) junto con un condensador electroltico C cuyo valor se puede aumentar o reducir (1 uF/63V) y un par de resistencias R de 1k.

figura 4

Al utilizar este circuito, nos vemos obligados a considerar una red con constante de tiempo del condensador C con una de las R y el disparador Schmitt G, para evitar los transitorios parsitos. El esquema que se ve en la figura 3, en esencia esta basado en la constante de tiempo de carga/descarga formada por el condensador C con la R que lo alimenta, cuya respuesta es escuadrada mediante la puerta disparadora Schmitt G.

ANALISIS: Al cerrar I, el condensador C, se descargar a travs de R (lnea a trazos D), hasta la tensin de basculamiento 0,9V para TTL y su salida S, pasar a nivel alto (H). No obstante, cuando se abra I, el condensador se gargar denuevo y cuando su tensin alcance los 1,7V la salida S, bascular a nivel bajo L. Debido a las caracteristicas del esquema, los rebotes de los contactos mecnicos, no tendrn efecto en la seal de entrada en G ya que cuando stos se producen, el condensador se est cargando o en el otro caso se est descargando (como ya se vi en la parte 1), con lo que los rebotes sern absorbidos por el condensador. La capacidad del condensador se podr aumentar, en funcin del nmero de rebotes mecnicos del interruptor. Aunque, no es conveniente que sea muy alto, el efecto de histeresis, puede retrasar demasiado la carga y no podra generar un posterior impulso a tiempo. Normalmente su valor puede estar entre 0,020uf y 1uf o poco ms Un paso ms En el apartado anterior, vimos cmo evitar los rebotes de un interrruptor, un buen procedimiento, si seor; cuando se trata de un interruptor, el cual se caracteriza por que permanece esttico en una posicin, hasta que decidimos cambiar la misma. El circuito, es muy estable, pero su aplicacin no se utiliza muy a menudo debido a que, no puede generar impulsos muy rpidos y a que cambia de estado con solo cambiar el estado del interruptor I. Si lo que queremos es un sistema ms seguro, es decir, que aunque se repita la operacin de activarlo, ste no cambie. Hemos de pensar en otro esquema que se base en una especie de memoria. El sistema que se ajusta a las exigencias especificadas, puede ser la bscula RS, la cual est compuesta por dos puertas realimentadas, NAND, aunque la estudiaremos con puertas NOR segn se aprecia en la figura 5, as como su tabla de la verdad.

figura 5 Como ya se vi, el comportamiento de una puerta NOR realimentada, se puede considerar una clula de memoria, la cual una vez en estado alto H no pasa a nivel bajo L, mientras no se aplique una seal de puesta a cero PAC (Reset). De esta manera, se logra una alta seguridad, cuando se utiliza un conmutador, el circuito, es mucho ms estable que en el anterior caso de la figura 4. Ahora veamos el diagrama de tiempos.

figura 6 Sin embargo, existe un estado de indeterminacin segn se aprecia en la tabla y sera conveniente disponer de un tipo de bscula que nos asegurara la no indeterminacin. La solucin pasa por disponer un inversor entre las entradas R y S, esto har que estas entradas esten en oposicin entre s, evitando el estado de indeterminacin. Pero as, tendramos una sola entrada de datos D, necesitando nuevas entradas en la bscula, para ponerla a 1 (Preset) y de borrado (Clear) para ponerla a 0, adems de, una entrada de reloj (CLK). En la figura 7, podemos apreciar todas estas entradas y las salidas Q y su complemento, los puntos P en el diagrama, indican que la salida Q sigue a la entrada D, mientras la seal de CLK est alta. Adems se puede apreciar un elemento nuevo, el Flanco de

subida de la seal de reloj, que en las bsculas establece el momento de intercambio del dato de entrada en D a la salida Q. En la figura se representa un IC 74LS74 o similar.

figura 7 La diferencia entre el flip-flop D y la bscula D, est relacionado con la forma de utilizar la seal de reloj. Segn se dijo, el estado de salida de la bscula aparece, slo en el instante en que la seal de reloj pasa del nivel lgico bajo al nivel alto, y en ningn otro caso. Es decir con el flanco ascendente del reloj, tal como se aprecia en el diagrama de tiempos en la figura 6. Es decir, la transicin de un dato en la entrada D, a la salida Q, en las bsculas D, se produce con el flanco de subida o flanco activo y en un Flip-Flop D, ocurre con el flanco de bajada o flanco de disparo. Esta es, en esencia la ms importante diferencia. Por lo tanto, para evitar las interferencias o rebotes, se optar por usar el sistema ms adecuado para cada caso y sobre todo, depender del IC que tengamos disponible en ese momento o en todo caso, utilizar las puertas que nos "sobren" en el circuito electrnico general, cosa que es bastante usual. Lo que ahorrar espacio y dar ms rendimiento a nuestro trabajo.

Circuito antirebote Cuando tu contador de pulsos incrementa en mas de uno, es que necesitas un antirebote Cuando se esta armando un circuito digital y se usa como entrada de dato un push boton, es necesario un circuito antirebote. Cuando se presiona el botn, en ese preciso momento se puede generar mas de un pulso, es decir que el pulso no es totalemente cuardado.

Para solucionar este problema se utiliza el siguiente circuito, pero hay que tomar en cuenta el tiempo, el cual es determinado por el valor de la resistencia y del capacitor. Bibliografa: http://proton.ucting.udg.mx/~omarcas/electd2.htm http://www.forosdeelectronica.com/about3878.html