UNIVERSITEdeBRETAGNEduSUD

*=*=*=*=*=

ECOLENATIONALESUPERIEUREdesINGENIEURSdeBRETAGNEduSUD
(ENSIbs)

Compte Rendu du TP 1
Dlectronique Numrique

REALISE PAR :

AL ECHCHEIKH ALAOUI Adnane

SOUS LA DIRECTION DE :
Mr Eustache Yvan

AnneUniversitaire2010/2011

ISimulation
QUESTIONI

1)TesteruneporteNand

Nous avons pris une porte nand 74LS00 qui avait en entre deux horloges qui ont donc genere
automatiquementlesentresetnousavonsobservlasortiequisepresentesurleschemasuivant:

Cettetabledeveriteretracelefonctionnementdecetteporte

U1:A(A)
0
0
1
1

U1:A(B)
0
1
0
1

U1:A(Y)
1
1
1
0

QUESTIONII

1)Concevoirunsystme2entreset4sorties

Lesresultatssonttranscritssurcetoscilloscope

LEfonctionnemantdecesystmeestexposparcettetabledeverite

U1:A(B)
0
0
1
1

U1:B(B)
0
1
0
1

U3:B(Y)
0
0
0
1

U3:A(Y)
0
1
0
0

U2:D(Y)
1
0
0
0

U2:C(Y)
0
0
1
0

QUESTIONIII

1)Concevoirunsystme6entreset1sorties

Lesresultatssontsurcetocsilloscopedigital


Lesresultatsdecesystmesontdecritsdanscettetabledeverit
U1:A(B)
0
0
1
1

U1:B(B)
0
1
0
1

U2:A(B)
1
0
0
0

U3:A(B)
0
1
0
0

U4:A(B)
0
0
1
0

U5:A(B)
0
0
0
1

U7:B(Y)
1
1
1
1

QUESTIONIV:AdditionneurFullAdder

A
0
0
0
0
1
1
1
1

Tabledevaritdunadditionneurfulladder
B
0
0
1
1
0
0
1
1

Rentre
0
1
0
1
0
1
0
1

A+B+Rentre
0
1
1
0
1
0
0
1

Rsortie
0
0
0
1
0
1
1
1

SchmadunadditionneurdontlesentresAetBsont1etRentreest0doncla
sortieA+B+Rentreest0etRsortieest1

SchmadunadditionneurdontlesentresAest0etBest1etRentreest0
donclasortieA+B+Rentreest1etRsortieest0

SymboleduFullAdder:

Cout

FullAdder

Cin

QUESTIONV:Additionneur4bits

A1

B1

Cout1

FullAdder
Cin

B2

A2

B3

A3
Cout2

FullAdder

B4

Cout3
FullAdder

S1

A4

Cout4
FullAdder
S4

S3
S2

QUESTIONVI:UAL

Latabledeverit

I0
0
0
1
1

I1
0
1
0
1

S1
1
0
0
0

S2
0
1
0
0

S3
0
0
1
0

S4
0
0
0
1
7


A
0
0
0
0
1
1
1
1

B
0
0
1
1
0
0
1
1

Rentre
0
1
0
1
0
1
0
1

A+B+Rentre
0
1
1
0
1
0
0
1

Rsortie
0
0
0
1
0
1
1
1

S
0
1
1
0
1
0
0
1

Cout
0
1
1
1
0
0
0
1

Tabledeveritdunesoustraction
A
0
1
1
1
0
0
1
0

B
0
0
1
0
1
0
1
1

Cin
0
0
0
1
0
1
1
1

Tabledeveritedunnand
A
0
0
1
1

B
0
1
0
1

S3
1
1
1
0

Tabledeveritdunnot
B
0
1

S4
0
0

A0
A1
A2
A3

UAL

S0

S1

B0
B1
B2

S2

B0

S3

I0

I1

IIExprimentation
Exercice1

Exercice2
ProcduredetestdelaportelogiqueNAND:
Aprsavoireffectulebranchementdesdiffrentscomposantsoneffectuelesbranchements
suivants:
-

AetB0:onremarquequelampoulesallume
A0etB1:onremarquequelampouleresteallume
A1etB0:onremarquequelampouleesttoujoursallume
A1etB1:lampouleestteinte

10

Exercice3

RaliserunOUavecdesportesNAND

CeciestuneporteOUraliseavecdesportesNAND
Lesdeuxentressont0donclasortieest0

RaliserunXORavecdesportesNAND

FonctionXOR:

Lesdeuxentressont1donclasortieest0

11