Professional Documents
Culture Documents
entik
12
6 1
NDEKLER 1 2 3 TEEKKR...................................................................................................................... 3 NSZ.............................................................................................................................. 3 DENEY 1: MANTIK KAPILARI................................................................................... 7 3.1 3.2 3.3 4 DENEY MALZEMELER ...................................................................................... 7 KAVRAM .................................................................................................................. 7 YNTEM.................................................................................................................. 7
DENEY 2: KOMBNASYONAL MANTIK .................................................................. 9 4.1 4.2 4.3 DENEY MALZEMELER ...................................................................................... 9 KAVRAM .................................................................................................................. 9 YNTEM.................................................................................................................. 9
DENEY 3: ARDIIL DEVRELER ............................................................................... 10 5.1 5.2 5.3 DENEY MALZEMELER .................................................................................... 10 KAVRAM ................................................................................................................ 10 YNTEM................................................................................................................ 10
DENEY 4. SAYICILAR ................................................................................................. 12 6.1 6.2 6.3 6.3.1 6.3.2 6.3.3 6.3.4 6.3.6 DENEY MALZEMELER .................................................................................... 12 KAVRAM ................................................................................................................ 12 YNTEM................................................................................................................ 13 ILER SAYAN ASENKRON SAYICI ............................................................. 13 ONA KADAR SAYAN ASENKRON SAYICI .............................................. 15 K BASAMAKLI SAYICI.............................................................................. 18 FOTODREN KULLANARAK TETKLEME............................................. 19 KISA SORULAR ............................................................................................. 20
DENEY 5: 555 ZAMANLAYICISI............................................................................... 21 7.1 7.2 7.3 DENEY MALZEMELER .................................................................................... 21 KAVRAM ................................................................................................................ 21 YNTEM................................................................................................................ 21
10
KATALOG BLGLER................................................................................................ 27
1 TEEKKR
Deney fylerinin hazrlanmasndaki yardmlarndan dolay Boazii niversitesi, Elektrik-Elektronik Mhendislii Blmnden alma arkadalarma teekkr ederim. Deney fylerinde dzeltilmesi gereken noktalarla ilgili Do. Dr. M. nder Efe (onderefe@etu.edu.tr) ile irtibat kurunuz.
2 NSZ
Bu deney fyleri TOBB Ekonomi ve Teknoloji niversitesinde verilen BL264 kodlu Mantksal Devre Tasarm dersinin, BL264L kodlu laboratuvar almalarn ierir. BL264 dersini alan her renci, BL264L kodlu laboratuvar dersine kaydolmakla ve burda tanmlanan deneylerini yapmakla ykmldr. Laboratuvar dersini alan rencinin baarsna iki nemli unsur etki eder: Bunlar laboratuvar almas performans ve deney raporudur. Laboratuvar deneyinin baarya ulamas demek rencinin tasarm uygun biimde gerekletirmesi, birletirmesi ve tm deney gereklerini yerine getirmesi demektir. Normal artlar altnda deneyler 2 kiilik gruplar halinde yrtlecektir. renciler laboratuvara hazrlkl olarak gelecek, deneyde kurulacak devre ile ve deney esnasnda kullanlacak elektronik elemanlar ile ilgili bilgiyi nceden edineceklerdir. Her renci deneye gerekli alanlar nceden doldurulmu bir adet laboratuvar deerlendirme formu getirecek, deney sonunda deneyle ilgili baz sorular cevaplandracaktr. Bu sorular rnein, devreyi oluturan kablolardan biri karlsa deney dzenei nasl davranrd? gibi olacaktr. Buna gre her renci bir performans notu alacaktr. Deneyler srasyla zorlamaktadr. Dolaysyla yaplan deney numaras arttka deneyin
tamamlanabilmesi iin laboratuvarda geirilecek zamann planlamas yaplmal, deneyler sresi ierisinde bitirilmelidir. Devrelerin Kurulmas le lgili Hatrlatmalar Deney devreleri delikli panel (breadboard) zerinde oluturulacaktr. Delikli panellerle ilgili bir tantm laboratuvar deneylerinin balamasndan nce verilecek, g kaynann delikli panele
balanmas, panel ii balantlar, devre elemanlarnn panele yerletirilmesi, ve sonularn okunmas ile ilgili detaylar zerinde durulacaktr. Deney fylerinde sklkla 1 seviyesi ya da 0 seviyesi gibi ifadelerle karlalacaktr. Bu ifadelerden anlalmas gereken 1 seviyesinde olan bir sinyalin +5V, 0 seviyesinde olan bir sinyalin ise 0V deerine sahip olmas gerekliliidir. Aadaki admlar deneylerin baarl bir biimde yrtlebilmesi iin faydal grlmektedir. 1. Laboratuvara hazrlkl olarak geliniz. a. Gerekletireceiniz deneyin n almasn kat zerinde ya da Electronics Workbench ya da Multisim gibi CAD yazlmlar kullanarak yapnz. b. Kullanlacak elektronik elemanlarn katalog bilgilerine (datasheets) baknz. Bir entegre devre ile ilgili en nemli husus pin tanmlarnn ne olduudur. Baz pinler giri, bazlar k, bir pin +V (besleme gerilimi), bir pin ise topraktr. Pin balantlarnn ve tanmlarnn yansra, entegre devrenin doruluk tablosuna baklmal ve entegrenin sistem olarak nasl alt anlalmaldr. Bu bilgiler dersin web sitesinden de elde edilebilir. c. Deney sistemini delikli panel zerinde gerekletirirken balantlar pin numaralar ile ifade etmek zaman kazandracak bir yntemdir. 2. Deney iin gerekli entegreleri ve dier paralar bir dzene sokunuz. Bu size belli bir paray aradnzda zaman kazandracaktr. 3. Devrenin oluturulmas: d. Kablolar devreyi rahata kurabileceiniz uzunluktadr. Deney esnasnda entegre devreleri karp tekrar yerletirmek gerekebilir, ya da entegre devre bozuk olabilir. Bu durumlarda entegreyi delikli panelden karrken kesinlikle tek tarafndan zorlamaynz ve g kaynann kapal olduundan emin olunuz. Dengesiz zorlama ile pinler eilebilir ve entegre kullanlamaz hale gelebilir. Entegreyi her iki tarafndan dengeli bir biimde hafife yukar doru zorlayarak delikli panelden ayrnz. e. Kablolamada tutarl bir renk seimi yapnz, rnegin krmz renki kablolarn sadece +5V besleme gerilimi tayan balantlarda kullanlmas gibi. f. Karmak devreleri kurarken modlerlie dikkat ediniz. nce bir modl kurup doru altn test ettikten sonra o modle balanacak dier bir modln kurulumunu
yapnz. 4. Proplar: Eer lojik proplar kullanlacak ise herhengi bir balant noktasndaki mantk seviyesini lmek mmkn olacaktr. Bylelikle devrenin herhangi bir anda nasl davrandn gzlemek mmkn olacaktr. 5. G kaynaklar: Her bir deney grubuna bir adet g kayna temin edilecektir. Devreyi kurarken g kaynaklarnn kapal olmasna zen gsterilmeli, deney dzenei kontrol edildikten sonra g kayna almaldr. Yanl kurulmu bir deney dzeneindeki olas ksadevreler hem kurulan devreye hem de g kaynana zarar verebilir. Bu nedenle test aamasndan nce kurulan sistem kesinlikle dikkatlice kontrol edilmelidir. 6. Delikli panel: lk deney gnnde delikli panelin ne tr i balant yapsna sahip olduu aklanacaktr. 7. Arza tesipti: Deneye hazrlkl geldiniz, sistemi kurdunuz, her eyi kontrol ettiniz, devre kurulumu doru yaplm ama istediiniz sonucu elde edemiyorsunuz. Aadaki aamalara baknz: g. Deney fylerindeki kuramsal bilgiyi doru kavram olduunuzdan emin olun. h. Bu deneyde yaplmas gerekenleri doru anladnzdan emin olun. i. Arza tespiti esnasnda kablolar elle hafife tekrar ittirerek ya da oynatarak olas temasszlklarn giderilmesini salaynz. Besleme geriliminin doru uygulandndan emin olun, her bir mantk kapsnn girilerinin doru oluturulduundan emin olun, her bir kap knn bal olmas gereken yere sinyal gnderdiinden emin olun. Balant noktalarndaki voltaj dzeylerinin doruluundan emin olun, arzann entegre devrelerden birinden kaynaklanabilecei ihtimali gznnde tutulmaldr. Bu durumlarda besleme gerilimini kesip, entegre devreyi delikli panelden dikkatlice ayrarak baka bir yerde test edin. Eer kullandnz entegre devre bozuk ya da zrl ise yenisi ile deitirilecek, deney tamamlanacaktr. Isnma nemli bir gstergedir. Eer entegre devrede ar snma ve yank kokusu varsa derhal gerilimi kesip dzenei kontrol ediniz. Arza aratrmas yaparken nemli bir husus kablo ii kopukluklardr. Yukardaki ipularndan bazlar bu tr hatalarn tespitini
kolaylatracak niteliktedir. j. Btn bu aamalar sonucunda kurduunuz devreyi altramadysanz deney sorumlusu ile irtibat kurunuz.
8. Deney tamamlandktan sonra deney masasn ve dzenli bir biimde braknz. Teslim edilmesi gereken paralar alr biimde olduklarna emin olarak teslim ediniz.
KAVRAM
Drtl 2 girili NAND kaplar Drtl 2 girili NOR kaplar Altl evirici Drtl 2 girili XOR kaplar
3.3
YNTEM
1. Her bir entegre devreden bir adet kap kullanarak kapya ilikin doruluk tablosunu elde ediniz. Doruluk tablosu, kap girilerini anahtarlara (switch), kn ise gsterge LEDine balamak suretiyle elde edilebilir. Elde ettiiniz sonular katalog bilgileri ile karlatrnz. (Bu ilem iin her bir entegre devrenin katalog bilgilerine ihtiya vardr.) Kaplarn girilerindeki sinyalleri osiloskoba taynz ve 1 ve 0 bilgilerinin osiloskop ekrannda +5V ve 0V deerlerinde olduunu gzlemleyiniz. 7404 iin hem girii hem de k osiloskop ekrannda grnz.
2. 7404 entegresini kullanarak 6 adet eviriciyi kaskat (seri balam) balaynz. k sinyali giri sinyalinin ayns olacaktr ancak k sinyali 6 adet eviricinin cevap zamannn toplam kadar propagasyon gecikmesine urayacaktr. Sinyal jeneratr kullanarak ilk eviricinin giriine 1 MHz frekansnda TTL saat darbeleri uygulaynz, ve altnc eviricinin k sinyalini elde ediniz.
Osiloskop kullanarak giri ve k sinyallerini 0.1 s kademesinde birlikte grnz ve her bir darbenin ykselen kenarn referans alarak 6 kapnn sebep olduu toplam gecikme miktarn (zaman cinsinden) hesaplaynz. Bir kapnn gecikmesini bulunuz ve bulunan deeri katalog bilgileri ile karlatrnz.
4.1. Evirici 4.2. 2 girili AND 4.3. 2 girili OR 4.4. 2 girili XOR,
Her bir devre iin 1. ksmdaki gibi doruluk tablolarn elde ediniz (Bu ksmda osiloskop kullanmaya ihtiya yoktur)
F = AB + CD
4.1 Devre emasn iziniz. 4.2 F fonksiyonu iin doruluk tablosunu kat zerinde elde ediniz. 4.3 Kuramsal olarak elde edilen doruluk tablosunu deneysel olarak da dorulaynz.
KAVRAM
4.3
YNTEM
1. ounluu Seen Mantk Devresi: ounluk seen mantk devresi 1 seviyesindeki giri says 0 seviyesindeki giri saynndan fazla ise 1, az ise 0 k veren bir mantk devresidir. En az sayda NAND entegre devreleri kullanarak 3 girili, ounluu seen mantk devresini tasarlaynz ve olas tm giri kombinasyonlar iin doruluk tablosunu oluturunuz. Devreyi kurunuz ve doruluk tablosunu deneysel olarak dorulaynz.
2. Kod zc Gerekleme: x1,x2 and x3 deikenlerinin aada verilen fonksiyonlarn ele alalm. Devrenin f1 ve f2 ile verilen ve aada tanmlanan iki adet k vardr:
3. oullayc (Multiplexer) Gerekleme: Yukarda verilen fonksiyonlar sra ile bu defa 74151 oullayc entegresi ile gerekleyiniz.
KAVRAM
5.3
YNTEM
1. 2 Adet 7400 entegresi (NAND kaplar) kullanarak saat darbeleri ile uyarlan D tipi flip-flopunu gerekleyiniz. Devreyi 7400 entegreleri ile kurup doruluk tablosunu deneysel olarak oluturunuz.
Q LED gstergeye
ekil 3.1 NAND kaplar ile saat girili D tipi flip flop gereklenmesi
2. ekil 3.2deki devreyi inceleyiniz. 7474 entegresi iki adet D tipi flip-flop ierir. Bu flip-floplar pozitif kenar tetiklemeli olup preset ve clear girilerine sahiptir. 7474 entegresinin katalog bilgilerini deneye gelmeden nce edinip karakteristik tablosunu dorulaynz.
10
+5V
D1
PR1
Q1
LED gstergeye
Q1 CLR1
LED gstergeye
+5V
ekil 3.2 D Tipi flip-flop iin karakteristik analiz devresi 3. ekil 3.3 de iki bitlik bir kaydrmal kaydedici (shift register) gsterilmektedir. Devrenin nasl altn deneyden nce aratrnz. Devreyi kurunuz ve devrenin kaydrmal kaydedici gibi altn gsteriniz. Saat darbelerine ve veri giriindeki bilgilere gre LED gstergelerdeki deiimleri grafik eklinde (zamanlama diyagram) iziniz. Devre srekli tetiklendii iin D1 giriinden uygulanan sinyalin flip-floplar zerinde ilerlemesi grlmelidir.
LED gstergeye
+5V
LED gstergeye
PR1
Q1
D2
PR2
Q2
Clk1 CLR1
Clk2 CLR2
+5V
+5V
11
6 DENEY 4. SAYICILAR*
6.1 DENEY MALZEMELER Y-0039 Deney dzenei Renkli kablolar Sinyal jeneratr Krokodil kablolar ki konumlu anahtar 7473 ift JK Flip-flop 7400 Drtl NAND kaplar 7447 Gsterge srcs (2 adet) 7490 Sayc (2 adet) 10mm Fotodiren 7 Paral, ortak anotlu gsterge (2 adet) 330 Diren (14 adet) 10 k lineer potansiyometre
6.2
KAVRAM
Asenkron bir dalgack sayc (ripple counter), ekil 1de gsterildii zere seri bal flip-floplardan kurulabilir. Bir flip-flopun k (Q), nndeki flip-flopta saat sinyali olarak kullanlr. lk flipflopun saat giriine saat darbeleri uygulanr. Uygulanan saat darbelerinin her bir tetikleyici kenarnda (7473 iin den kenar), ilk flip-flopun knda deiiklik olur. Bu deiiklik, takip eden flipflopun da tetikleme kenar olutuunda etkilenmesine yol aar. Bylelikle birbirini tetikleyen bir flipflop dizisi elde edilmi olur.
Buna gre ilk flip-flopun saat giriine f Hz frekansnda (yani 1 saniyede f periyot) saat darbeleri uygulanrsa, n adet flip-flop ieren bir dizideki ninci flip-flop un (Q) kndaki sinyalin frekans f /2n olacaktr. Neden? n adet flip-flop ile, herhangi bir geribeslemeli kontrol mant kullanmakszn 0dan 2n-1e kadar saylabilir. Bir saycnn modl, sahip olduu birbirinden farkl durum says ile belirlenir. ekil 1deki saycnn modl kontrol mant olmad iin 2FF says = 16dr.
Deneye gelmeden nce web sayfasndaki bilgileri gzden geirmek faydal olabilir.
12
6.3 6.3.1
YNTEM ILER SAYAN ASENKRON SAYICI A. 7473 iftli JK flip-flop entegrelerini delikli panele yerletiriniz. B. ekil 1de gsterilen devreyi kurunuz.
1ler Basama
2ler Basama
4ler Basama
8ler Basama
0 1
ekil 1: Asenkron dalgack sayc
C. Deney dzenei zerindeki buton veya anahtarlar kullanarak ilk flip-flopun saat giriine dzenli olarak tetikleme sinyali uygulaynz ve LEDlerde gzlemlenen ikili sayma ilemini grnz. D. Sayma esnasnda iki konumlu anahtar ile tm flip-floplarn Q klarn sfrlaynz. Bunu iin tm flip-flop larn CLR girileri 0 seviyesine ekilmelidir. E. Sayma ilemini balatnz. Her bir tetikleme sonucunda sayc durumu deiecek, LEDlerde yeni bir say oluacaktr. LEDlerde okunan ikili sayy ve ondalk karln sraya riayet ederek aadaki tabloya kaydediniz. Kaydetme ilemini sayma periyodu tabloda grnr hale gelene kadar srdrnz. (X Y Z T)2 = (X23+ Y22+ Z21+ T20)10 rnein (1011)2 = (123+ 022+ 121+ 120)10 = (8+2+1)10=11
13
Ileri Sayan Asenkron Sayc k Tablosu GR Saat 10 Geii rnek: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 0 0 0 0 L4 = 8 L3 = 4 IKILAR L2 = 2 L1 = 1 Ondalk Karlk 0
14
Burada dikkat edilmesi gereken bir husus, Q4 Q3 Q2 Q1 = 1 1 1 1 olduktan sonra gelen ilk saat darbesi ile Q4 Q3 Q2 Q1 = 0 0 0 0 olur, yani tm flip-floplar durum deitirir. Tm flip-floplarn durum deitirmesi, bir sayc ile sonlu bir sayya kadar sayma ilemi yaplabileceini gsterir. Bu ksmda gerekletirilen devre ile 0dan 15e kadar saylabilmektedir. Her 16 saat darbesi sonrasnda sayc ayn sayy gsterir. 6.3.2 ONA KADAR SAYAN ASENKRON SAYICI A. Bir nceki ksmda kurduunuz devreyi 7400 drtl NAND kaps entegresinden 1 adet kap kullanarak ekil 2de gsterilen biimde deitiriniz. B. Flip-floplarn tamamn CLR girilerine 0 seviyesi uygulayarak sfrlaynz. Bu ilemden sonra flip-floplarn CLR giriini NAND kapsnn kna balaynz. Bylelikle sayc saymaya sfrdan balayacaktr. C. Bir nceki ksmda yaptnz gibi, sayc devresini tetikleyiniz ve her bir tetikleme sonucunda elde ettiiniz ikili sayy ve ondalk karln aadaki tabloya kaydediniz. Kaydetme sonunda kurduunuz devreyi bozmaynz.
1ler Basama
2ler Basama
4ler Basama
8ler Basama
1Hz TTL
15
a f e d g b c
ekil 3: Gsterge devresi D. ekil 3deki devreyi sayc devresinin yannda kurunuz. 7447 entegresinin pin balantlarn inceleyerek 7 paral gstergenin 0,1,2,3,4,5,6,7,8,9 eklinde saymasn salaynz. 7 paral gstergenin her bir paras bir LED olduu iin, balantda ortak anot (Ca pinleri) doru tehis edilmeli, gstergenin zarar grmemesi iin 330 deerinde direnler kullanarak gsterge paralar zerinden geecek akm snrlandrlmaldr.
16
leri Sayan Asenkron Sayc k Tablosu GR Saat 10 Geii rnek: 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 0 0 0 0 L4 = 8 L3 = 4 IKILAR L2 = 2 L1 = 1 Ondalk Karlk 0
17
Q4 Q3 Q2 Q1 = 1 0 1 0 olduu anda NAND kapsnn k 0 olur ve btn flip-floplarn CLR girii 0 seviyesine inerek tm flip-floplarn sfrlanmas salanr, ve sayc 1010 durumunda aniden 0000 durumuna dner. Ondalk sayc 0 dan 9 a kadar sayar. Dolaysyla, bu ksmda gerekletirdiiniz saycnn modl 10dur. 6.3.3 K BASAMAKLI SAYICI A. ki adet 7490 ondalk sayc entegresi, iki adet 7447 gsterge srcs ve iki adet saysal gsterge kullanarak ekil 4deki devreyi delikli panel zerinde kurunuz.
ekil 4: 7447 src entegreleri ile kurulan tek basamakl gsterge srcleri Tetikleme Sinyali
0V Birler basama
0V Onlar basama
ekil 5: Tek basamakl sayclarn iki basamakl saymas iin gerekli balant emas. SW1 giriinde 0V olduunda sayma olacak, +5V olduunda sayclar sfrlanacaktr.
18
C. SW1 anahtarn 1 seviyesinden 0 seviyesine getirerek sayclar sfrlaynz. ki basamakl ondalk sayc ile 0dan 99a kadar saylabilir. Yani sayc toplam 100 farkl duruma sahiptir. Birler basamandaki saycnn en yksek biti, onlar basaman sayan saycya tetikleme (saat) sinyali olur ve her onluk saymada onlar basama bir artar. Bu mantkla iki basamakl saycnn modl her bir basamak saycsnn modlleri arpm ile bulunur. Bu hesaplama, ikiden daha fazla basama olan sayclar iin de yaplabilir. 6.3.4 FOTODREN KULLANARAK TETKLEME
ekil 6: 7447 src entegreleri ile kurulan tek basamakl iki adet sayc devresi
19
Birler basama
Onlar basama
6.3.6
KISA SORULAR
1. Asenkron bir saycda bir flip-flopun Q kn nndeki flip-flopa saat darbesi olarak uyguladmzda ileri sayma ileminin gerekletiini grdk. Ayn yapda, Q k bir sonraki flip-flopa saat girii olarak uygulansayd ne olurdu? 2. 4 Flip-flop ieren bir saycnn modl nedir? 3. 3 Flip-flop ieren bir sayc hangi saydan hangi sayya kadar sayabilir? 4. ekil 2deki geribeslemeli kontrol yntemini kullanarak 4 adet JK tipi flip-flop kullanarak 13e kadar sayan bir sayc tasarlaynz. Saycn ne zaman sfrlamanz gerektiini kurgulaynz.
20
KAVRAM Bu deneyin amac 555 zamanlayc entegresi ile yaplan uygulamalardan bazlarn tantmaktr.
7.3
YNTEM 1. ekil 8de gsterilen devreyi kurunuz. 555 entegresinin Vcc=+5V gerilimi ile (tek ynl) beslendiini unutmaynz. Vo gerilimini osiloskop ile izleyiniz. V1 gerilimini ise dijital multimetre kullanarak izleyiniz.
21
2. V1 gerilimini 0 Volttan balayarak balayarak adm adm arttrnz ve Vo kndaki sinyalin nasl davrandn inceleyiniz. Vo gerilimindeki deiimin olduu kritik deeri VUT kaydediniz. Bu deere kadar Vo sinyali yksek seviyede (Vcc civarnda) seyretmelidir. 3. V1 gerilimini 5 Volttan balayarak adm adm azaltnz ve Vo gerilimindeki deiimin olduu kritik deeri VLT kaydediniz. Bu deere kadar Vo sinyali dk seviyede (0V civarnda) seyretmelidir. 4. 555 Entegresinin 5 numaral pinindenki gerilimi (V5) kaydediniz. Bu gerilim VUT ve VLT ile ilkili midir? 5. Pin 5 ile toprak arasna 1k. Deerinde bir diren balaynz. Aadaki byklklerin yeni deelerini elde ediniz: V5:________ Vut:________ VLt:________
6. Vo yksek seviyede iken 4 numaral pine ksa bir sreliine VCC gerilimi uygulaynz. Vo geriliminin bu durumdan nasl etkilendiini gzlemleyiniz. Unutulmamaldr ki sonu ya yksek seviyede kalma ya da dk seviyeye geme olmaldr. 7. Vo yksek seviyede iken 4 numaral pine ksa bir sreliine 0V uygulaynz. Vo geriliminin bu durumdan nasl etkilendiini gzlemleyiniz. Unutulmamaldr ki sonu ya yksek seviyede kalma ya da dk seviyeye geme olmaldr. 8. Yukardaki 7. ve 8. admlar Vo dk seviyede iken tekrar ediniz. 9. Osiloskop ile 7 numaral pindeki gerilimin V1 gerilimindeki deiikliklerden nasl etkilendiini inceleyiniz.
22
10. ekil 9daki devrenin ilk ksmn (st ema) gerekletiriniz. Balangta potansiyometreyi orta bir deerde tutunuz. 3 numaral k pinindeki sinyali osiloskop ile izleyiniz. Hoparlrden aa yukar saniyede iki darbe sesi duyulmaldr.
11. Potansiyometre ile diren deeri deitirildiinde 6 numaral pindeki (3. ve 4. admlarda inceledik) gerilim deitirilmi olur. Buna gre potansiyometre ile en kk ve en byk diren deerlerinin k sinyali frekans zerindeki etkisini inceleyiniz. Diren deiiminin frekans kontrol ettii grlecektir. 12. Devrede bir deiiklik yapmakszn potansiyometreyi karp yerine fotodiren taknz. Fotodirencin a duyarl yzeyini elle kapatnz, ve g kaynan bu durumda iken anz. Fotodiren a maruz kalmazsa hi bir ses duyulmamas beklenir. Neden? 13. Fotodirencin a duyarl yzeyini yavaa aarak diren deerinin deimesini salaynz. Bylelikle hoparlrden periyodik darbeler duyulacaktr. Fotodirencin yzeyi tamamen a maruz kaldnda diren deeri en dk seviyeye inecek ve frekans artacaktr. Fotodirencin ald k miktarna bal olarak salnm frekans deiecektir. Frekansn en yksek ve en
23
dk deerlerini okuyunuz. Her bir periyot iin iki adet tk sesinin duyulaca gzden karlmamaldr. Neden? 14. Hoparlre uygulanan sinyali osiloskop yardm ile izleyiniz. 555 entegresinin 3 numaral pinindeki sinyali ve kondansatrn tanm bantsn kullanarak hoparlr zerindeki sinyali yorumlaynz (Bunun iin MH100 dersinde verilen bilgiler faydal olabilir).
24
Soyad Ad renci Numaras BL264L Ksm Deney Partneri Deney Numaras: Tarih Katlm Performans Zamannda Bitirilen Maddeler Gecikme Toplam
Aadaki paralar alr vaziyette teslim edilmitir. 1.) ___________________________________ 2.) ___________________________________ 3.) ___________________________________ 4.) ___________________________________ 5.) ___________________________________ 6.) ___________________________________
Deney Sorumlusu:
Soyad Ad renci Numaras BL264L Ksm Deney Partneri Deney Numaras mza ve Tarih
___________________________________________________________________________
* Deney raporu deneyin ne rettiini aklayan bir rapor olmaldr ve her deneyin raporu bu kapak sayfas ile teslim edilmelidir. Rapor, deney fylerindeki bilginin tekrar sunumu olmamaldr. Elde edilen bulgular sebepleri ile deerlendirilmeli, daha ok yorumlama eklinde olmaldr.
10 KATALOG BLGLER
Deneylerde kullanlan entegrelerle ilgili katalog bilgileri ekte verilmitir. Bunlarn haricinde ihtiya duyulabilecek bilgiler laboratuvarn web sayfasndan temin edilebilir.
http://www.etu.edu.tr/~onderefe/courses/bil264/
27