MULTIPLEXER VE DEMULTIPLEXER DEVRELER : Multiplexer ( Mux ) ve veri iletiim ilemlerinde ok devrelerdir. Multiplex oktan Aadaki ekilde Multiplex grlmektedir.

Demultiplexer ( Demux ) devreleri dijital elektronikte yaygn olarak kullanlan bileimsel ( Combinational ) bire, demultiplex ise birden oa anlamna gelir. ve Demultiplex ilemlerinin mekaniksel edeeri

Bir Multiplex ve Demultiplex ilemlerinin mekaniksel edeeri

ekilde 1 numaral seili anahtarlarn ak bulunduu taraf multiplexer, 2 numaral seici anahtarn bulunduu taraf Demultiplexer olarak almaktadr. 1 ve 2 numaral anahtarlarn ezamanl ( senkronize ) olarak altn dnelim. Buna gre 1 nolu anahtar A hattna bal iken 2 numaral anahtarda A hattna bal olacaktr. Ayn ekilde 1 nolu anahtar B hattna balandnda 2 nolu anahtarda B hattna balanr. imdi 1 numaral anahtarn srayla ve byk bir hzla A,B,C,D ularna irtibatlandrldn dnelim. Ayn ekilde ezamanl alan 2 numaral anahtar da srayla A,B,C ve D ularna balanacaktr. Bylece sadece bir hat kullanlarak 4 hattaki bilgiler kar tarafa aktarlm olur. Bu mekanik rnekten sonra srayla elektronik Multirlex ve Demultiplex devrelerini inceleyelim. MULTPLEXER Multiplexer devreler; oktan bire anlamna gelir. Multiplexer devresinde birden fazla giri ve bir k vardr. Devrede bir de seici giri vardr. Seici giriindeki sinyale bal olarak herhangi bir anda, girilerden sadece bir tanesi ka gnderilir.
Lojik Diyagram
1 2 3

B C

1 2 3 1 2 3

4 1 2 5 4 3 4

1 2 3

2 1

2 1

S1 S0

S1 0 0 1 1

S0 0 1 0 1

Y A B C D

Giriler

4x1 MUX

Fonksiyon Tablosu

Seici

Blok Diyagram Bu devrede S0 ve S1 girileri 0 0 olduunda A giriinde bulunan bilgi ka aktarlr. S0=0 ve S1=1 olduunda ise B giriindeki bilgi ka aktarlr. An ekilde S0=1 ve S1=0 olduunda C giriindeki, S0=1 ve S1=1 olduunda ise D giriindeki bilgi ka aktarlm olur. Bylece girilerden hangisinin ka gnderilecei S0 ve S1 seicileri tarafndan tayin edilmi olur. TTl 74151 entegresi 8 den 1 e multplexer olarak alr. Aadaki ekilde 74151 entegresi bacak balants ve fonksiyon tablosu grlmektedir.
+ 5V GND 16

Fonksiyon Tablosu Strobe S 1 0 0 0 0 0 0 0 0 Seici C B A X X X 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 k Y 0 D0 D1 D2 D3 D4 D5 D6 D7

Strobe Bilgi Girisleri

7 4 3 2 1 15 14 13 12

74151

Y ikis

C B A Secici Girisi 74151 Bacak Balants

Bu devrede 8 giri 1 k bulunur. Herhangi bir anda girilerden sadece bir tanesi ka iletilir. Hangi giriin ka iletilecei seici ulardaki binary ifade tarafndan tayin edilir. rnein seici ularda A = 1, B = 0 ve C = 1 ise D5 girii ka iletilir. Strobe (S) ucu izin (enable) ucu olarak alr. Strobe (izin ) ucu 1 olduunda seiciler ne olursa olsun k 0 olur. Devrenin normal fonksiyonunu yerine getirebilmesi iin Strobe ucuna 0 uygulanmas gerekir.

10

11

MULTPLEXER ENTEGRES :

74153 entegresi bnyesinde 2 adet 4 1 multiplexer bulunur. Aadaki ekilde multiplexer entegresinin bacak balantlar grlyor.

Giriler
Vcc 16 2G 15 A 14 2C3 13 2C2 12 2C1 11 2C0 10 2Y 9

74153
1 1G 2 B 3 1C3 4 1C2 5 1C1 6 1C0 7 1Y 8 GND

Giriler
A ve B girileri bilgi seici girileridir. Bu entegrede iki adet 1 4 multiplexer bulunduunu daha nce belirtmitik. Multiplexerlerden birincisinin girileri 1C0, 1C1, 1C2 ve 1C3 ulardr. Bu multiplexerin k 1Y ucundan alnr. 1G ucu da birinci multiplexerin izin (strobe) ucudur. Multiplexerin almas iin izin (strobe) ucuna 0 uygulanmaldr. kinci multiplexer de tpk birinci multiplexerin zelliklerine sahiptir. kinci multiplexerin girileri 2C0, 2C1, 2C2 ve 2C3 ulardr. 2G ucu ikinci multiplexerin izin ucudur. kinci multiplexerin k 2Y ucudur. A ve B bilgi seici girileri her iki multiplexeri de kontrol eder. Aada 74153 multirlexerin doruluk tablosu grlmektedir.

GRLER BLG SEC B A X X 0 0 0 1 0 0 1 0

IKI ZN G 1 0 0 0 0 Y 0 C0 C1 C2 C3

74153 Multiplexer doruluk Tablosu

Doruluk tablosundan da anlalabilecei izin (G) ucu 1 olursa girile ne olursa olsun k 0 olmaktadr. Multiplexerin bilgi datm yapabilmesi iin izin (G) ucuna lojik 0 uygulanmaktadr.G ucuna lojik 0 uygulanmaktadr. G ucuna lojik 0 uygulandnda hangi giriin ka aktarlaca B A seici girilerdeki sinyal

tarafndan belirlenir. Buna gre, rnein B=1 ve A=0 ise giriteki sinyal C2 kna aktarlacaktr. DEMULTPLEXER Demultiplexer, bir girii birden fazla ka aktaran devredir.Aada bunun hem blok diyagram hem de devre diyagram grlmektedir. Bu devrede giri ucu, herhangi bir anda seicilerin ald deere gre klaardan bir tanesine ygulanr. rnein S=0 ve S1=0 olduunda giriteki bilgi A kna iletilir. Ayn ekilde S=0 ve S=1 olduunda ise giriteki bilgi B kna uygulanr.

Giri

1X4 klar DEMUX Blok Diyagram

Seici

Giri

Devre Diyagram
C

S1

S0

74155 entegresinde iki tane 1 4 demultiplexer vardr. Bu entegreyi 1-8 demultiplexer olarak kullanmak da mmkndr. nce 74155 entegresinin bacak balantsn inceleyelim

klar
Vcc 16 2C 15 2G 14 A 13 2Y3 12 2Y2 11 2Y1 10 2Y0 9

74155
1 1C 2 1G 3 B 4 1Y3 5 1C2 6 1Y1 7 1Y0 8 GND

klar
74155 Multiplexer entegresi bacak balantlar

Bu entegre bamsz olarak alabilen iki adet 1-4 demultiplexer devresi vardr. Bu demultiplexerlerden birisi giriteki bilgiyi tersleyerek klardan bir tanesine iletir. Dieri ise tersleme yapmaz. imdi bu entegrenin doruluk tablolarn inceleyerek almasn aklayalm

GRLER SEC ZN DATA B A 1G 1C X X 1 X 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 1 X X X 0

1-4

1Y0 1 0 1 1 1 1

IKI 1Y1 1Y2 1 1 0 1 1 1 1 1 1 0 1 1

1Y3 1 1 1 1 0 1

Demultiplexer ( tersleyen )

Bu devrede 1G ucu izin ucudur. Bu lojik 0 seviyesinde tutulursa, giriteki sinyal klardan birisine aktarr. ( tersleyerek ). Giri sinyali 1C ucuna uygulanr. Giriin hangi ka aktarlaca B A seici girilerine uygulanan sinyale gre belirlenir. rnein B=1 ve A=0 olursa 1C giriindeki sinyal ( tersleyerek ) 1Y2 ka aktarlr. Aadaki ekildeki yine ayn entegrenin bnyesindeki dier demultiplexer grlyor.. Ancak bu demultiplexer giriteki sinyali terslemeden klardan birine datmaktadr.

GRLER SEC ZN DATA B A 2G 2C X X 1 X 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 X X X 1

2Y0 1 0 1 1 1 1

IKI 2Y1 2Y2 1 1 0 1 1 1 1 1 1 0 1 1

2Y3 1 1 1 1 0 1

1-4 Demultiplexer ( terslemeyen )

Bu devrede 2G ucu izin ucudur. Bu u lojik 0 seviyesinde tutulursa, giriteki sinyal klardan birisine aktarlr. Giri sinyali 2C ucu ucuna uygulanr. Giriin hangi ka aktarlaca B A seici girilerine uygulanan sinyale gre belirlenir. rnein B=1 ve A=0 olursa 2C giriindeki sinyal terlene rek 2Y2 kna aktarlr.