Professional Documents
Culture Documents
2001/2002
Sistemas Digitais
Sumário
FUNÇÕES LÓGICAS 2
FAMÍLIAS LÓGICAS 7
CIRCUITOS COMBINATÓRIOS 11
LATCHES E FLIP-FLOPS 16
REGISTOS 20
CONTADORES 23
MULTIVIBRADORES 28
ESTSetúbal - IPS 1
Sistemas Digitais
Funções Lógicas
ESTSetúbal - IPS 2
Sistemas Digitais
(a) f ( A, B, C ) A AB A C
(b) f ( A, B, C , D ) A D B CD A BC BC D A B C D
(c) f ( A, B, C , D ) ( A BC )( B CD )
(d) f ( A, B, C , D ) ABC A D
(e) f ( A , B , C , D ) A B C A (C B ) D
(f) f ( A, B , C , D) AB AC BD
(h) z ¦ m(2,3,4,5,6,7,1115
, ) d (0,8,9,12)
(i)
f ( A, B, C , D ) ¦ m(1,2,4,6,7,12,15) d (5,11)
(j) f ( A, B, C , D ) ¦ m(1,5,6,8,12,13,15) d (3,7,9,10,14)
(k) f ( A, B, C , D ) ¦ m(2,4,5,6,7,12,15) d (0,1,9,10)
(l) f ( A, B, C , D ) M (1,2,4,6,7,12,15) d (5,11)
1.1 Represente a Tabela de Verdade das funções apresentadas.
1.2 Simplifique as funções utilizando os teoremas da Álgebra Booleana.
1.3 Simplifique as equações usando Mapas de Karnaugh.
1.4 Faça o diagrama lógico das funções simplificadas
1.5 Utilizando unicamente portas lógicas NOR com duas entradas, represente os
diagramas lógicos das funções.
1.6 Utilizando unicamente portas lógicas NAND com duas entradas, represente os
diagramas lógicos das funções.
1.7 Represente as funções como soma de minitermos.
1.8 Represente as funções como produto de maxitermos.
1.9 Represente as funções através de uma soma de produtos simplificada.
1.10 Represente as funções através de um produtos de somas simplificada.
2 Como se poderia utilizar uma porta lógica EXNOR para realizar uma inversão?
3 Que vantagens e desvantagens se podem apontar ao uso das Tabelas de Verdade versus
Mapas de Karnaugh?
ESTSetúbal - IPS 3
Sistemas Digitais
6 Determine a tabela de verdade de uma função cuja saída representa a divisão inteira por 5 de
um número binário de 4 bits. Por exemplo, Int(7/5) = 1, ou seja, para a combinação de
entradas 01112 o resultado será 012.
6.1 Utilizando Mapas de Karnaugh, simplifique as funções de saída.
6.2 Implemente as funções de saída usando unicamente Descodificadores de 4 entradas e
portas OR.
8 Considere uma votação de 4 juízes (A, B, C e D). O juiz A tem direito a voto de qualidade
valendo 3 votos simples enquanto os restantes apenas têm direito a um voto simples cada.
Determine a tabela de verdade das funções que representam uma decisão a favor por
unanimidade (F0), uma decisão a favor por maioria (> 50%) (F1) e uma decisão contra (F2).
8.1 Utilizando Mapas de Karnaugh, simplifique as funções de saída.
8.2 Implemente as funções de saída usando unicamente portas lógicas NOR.
ESTSetúbal - IPS 4
Sistemas Digitais
10 Considere que tem um dispositivo com uma saída Z e quatro entradas A, B, C e D. A saída é
colocada em 1 quando nas entradas existem mais 1s do que 0s e, caso contrário, é colocada
em 0. Se o número de entradas a 1 fôr igual ao número de entradas a 0 então a saída é igual
ao complemento da entrada A.
10.1 Construa a tabela de verdade do circuito enunciado.
10.2 A partir do respectivo mapa de Karnaugh determine a função simplificada e desenhe
o diagrama lógico.
10.3 Converta algebricamente a função por forma a poder implementá-la usando apenas
portas lógicas NAND.
ESTSetúbal - IPS 5
Sistemas Digitais
12 Dois jogadores A e B apostam com dois bits cada um (A1-A0 e B1-B0 respectivamente). A
combinação 00 bate a combinação 01, 01 bate 10, 10 bate 11 e 11 bate 00. Quando ambos os
jogadores apresentam a mesma combinação há empate.
Pretende-se construir um circuito com duas saídas ZA e ZB de tal forma que, quando A
ganha a B ZA fica a 1 e ZB a 0, quando B ganha a A ZA fica a 0 e ZB a 1, quando empatam
ambas as saídas ficam a 1 e, noutras situações não descritas, as saídas ficam indeterminadas.
12.1 Determine as expressões algébricas de ZA e ZB simplificadas.
12.2 Justificando, implemente a função de ZA utilizando um multiplexer de 4x1.
Z
Z
13.1 Determine a expressão algébrica e a tabela de verdade das funções tal como se
apresentam.
13.2 Simplifique as funções usando Mapas de Karnaugh e desenhe os novos diagramas
lógicos. Comente as diferenças.
ESTSetúbal - IPS 6
Sistemas Digitais
Famílias Lógicas
ESTSetúbal - IPS 7
Sistemas Digitais
Vcc
Out
A
B
14.1 Identifique e ilustre através da tabela de níveis de tensão, a operação lógica efectuada
pelo circuito.
14.2 Porque é que não se podem ligar directamente as saídas de duas portas lógicas deste
tipo?
A
O.C. Z
B
C
O.C.
Vout
Vin Vout
Vin
ESTSetúbal - IPS 8
Sistemas Digitais
17 Considere o seguinte circuito em que as portas lógicas têm Tpd LH = 10 ns e Tpd HL = 12 ns.
Vin
Vout
Vout
17.2 Repita a alínea anterior assumindo que, em vez de três, tinha duas portas NAND antes
da porta da saída.
17.3 Considerando que o esquema da alínea anterior (com apenas duas portas) é
equivalente a uma porta NOT, determine os valores de Tpd LH e Tpd HL equivalentes.
Out
18.1 Diga, justificando, a que família pertence esta porta lógica e quais as principais
características dessa família.
18.2 Explicando o funcionamento deste circuito, identifique a função lógica que
implementa.
19 Como é construída uma saída Tri-State? Que utilidade se pode dar a circuitos com este tipo
de saídas?
ESTSetúbal - IPS 9
Sistemas Digitais
20.1 Diga, justificando, a que família lógica pertence esta porta e quais as principais
características dessa família.
20.2 Explicando o funcionamento deste circuito, identifique a função lógica que
implementa.
ESTSetúbal - IPS 10
Sistemas Digitais
Circuitos Combinatórios
ESTSetúbal - IPS 11
Sistemas Digitais
21 Circuitos Combinatórios
21.1 Supondo que no seu laboratório só dispõe de descodificadores de 2 entradas para 4
saídas com enable, como pode construir um descodificador de 8 saídas?
21.2 De acordo com a tabela que se segue, projecte um codificador com prioridades
assumindo que a entrada A é mais prioritária que B, esta mais que C que, por sua
vez, é mais prioritária que D.
A B C D S 1 S 0
1 0 0 0 0 0
0 1 0 0 0 1
0 0 1 0 1 0
0 0 0 1 1 1
24 Circuitos combinatórios
24.1 Projecte um codificador binário de 4 entradas com prioridades.
I3 I2 I1 I0 O1 O0
0 0 0 1 0 0
0 0 1 0 0 1
0 1 0 0 1 0
1 0 0 0 1 1
N o ta : A s p rio rid a d es s ã o c res c en tes d e I 0 p a ra I 3 .
ESTSetúbal - IPS 12
Sistemas Digitais
A3
A2 MUX
4 TO 1 Z
A1
A0
26 Considerando o multiplexer de quatro entradas para uma saída que se apresenta, implemente
a função Z = A B + B C + A B C.
S 1 S0
A3
A2 MUX
4 TO 1 Z
A1
A0
A3
A2 MUX
4 TO 1 Z
A1
A0
A0
A1 COMP
2 BITS A=
B0
B1
ESTSetúbal - IPS 13
Sistemas Digitais
ESTSetúbal - IPS 14
Sistemas Digitais
30 Projecte um codificador binário com prioridades. Este deve ter quatro entradas e,
obviamente, duas saídas :
E3 E2 E1 E0 S1 S0
Maior prioridade 0 0 0 1 0 0
0 0 1 0 0 1
0 1 0 0 1 0
Menor prioridade 1 0 0 0 1 1
31 Projecte um Demultiplexer com uma entrada de dois bits e quatro saídas de dois bits
recorrendo a portas lógicas discretas. Sugestão: Projecte um DEMUX de entradas e saídas de
um só bit e combine dois desses circuitos da forma que achar conveniente.
32 Multiplexers
32.1 Use um Multiplexer de 8 entradas para gerar a função lógica:
Z ¦ m( 0, 3, 5, 6, 9,10,12,15)
32.2 Consegue identificar alguma vantagem no uso de um multiplexer versus o uso de
portas lógicas convencionais (ANDs, ORs, etc) para a realização desta função?
ESTSetúbal - IPS 15
Sistemas Digitais
Latches e Flip-Flops
ESTSetúbal - IPS 16
Sistemas Digitais
En
QM
QS
34.2 Transforme um Flip-Flop Master-Slave num Flip-Flop JK. Qual foi a inovação
introduzida?
35 Flip-Flops
35.1 Complete o diagrama temporal que se segue para um Flip-Flop JK Edge-Triggered
activo no flanco descendente do sinal de relógio.
35.2 Transforme um Flip-Flop D num Flip-Flop JK. Quais são as diferenças entre eles?
35.3 Porque é que um Flip-Flop do tipo Edge-Triggered não funciona correctamente
quando o sinal de relógio tem transições lentas?
ESTSetúbal - IPS 17
Sistemas Digitais
36 Latches
36.1 Complemente o seguinte Diagrama Temporal para o Latch Dinâmico com NANDs
indicando a evolução das Saídas Q e Q.
R
°
En
37 Flip-Flops
37.1 Diga como se processa a leitura e escrita de dados, em relação ao sinal de relógio, em
Flip-Flops dos tipos:
37.1.1 Master-Slave
37.1.2 Edge-Triggered
37.1.3 Data-Lockout
37.2 Apresente um Diagrama Temporal em que se evidencie a Propriedade de Captura de
Uns (Ones-Catching) dos Flip-Flops Master-Slave.
37.3 Defina os Tempos de Setup, Hold e Propagação de um Flip-Flop.
ESTSetúbal - IPS 18
Sistemas Digitais
Q
EN
EN
Q
Q
39.3 Este latch é transparente. Comente a afirmação.
40 Diga o que entende por tempo de preparação (setup time), tempo de manutenção (hold time)
e tempo de propagação (propagation delay time) de um Flip-Flop.
ESTSetúbal - IPS 19
Sistemas Digitais
Registos
ESTSetúbal - IPS 20
Sistemas Digitais
41 Assuma o seguinte circuito como fazendo parte de uma unidade de um registo síncrono de n
bits (com n unidades iguais, obviamente).
A
Qn-1
J Q Qn
Clk Clk
K Q
41.1 Justificando, identifique todas as entradas e saídas desta unidade. Distinga a, ou as,
entradas de controlo e diga qual a sua função.
41.2 Se em vez de um Flip-Flop se utilizar um Latch, que sucederia quando a entrada A
fosse 0?
41.3 Pretende-se alterar esta unidade de modo a que também se consiga fazer rotação de
registos para a esquerda. Desenhe uma nova unidade para o efeito. Sugestão: Crie
uma nova variável de controlo!
42 Registos
42.1 Diga qual o comportamento do registo indicado na figura seguinte (aqui simbolizado
por uma só das suas unidades) em função das entradas de controlo S1 e S0.
In Qn+1 Qn Qn-1
S0
S1
Qn
Dn Qn
FFn
Clk
Clk
42.2 Que precauções deve tomar para ligar dois registos a um bus comum?
ESTSetúbal - IPS 21
Sistemas Digitais
44 Registos
44.1 Desenhe um Registo de Deslocamento de 4 bits usando Flip-Flops JK.
44.2 Desenhe um Registo de Deslocamento de 4 bits bidireccional utilizando Flip-Flops
do tipo D.
ESTSetúbal - IPS 22
Sistemas Digitais
Contadores
ESTSetúbal - IPS 23
Sistemas Digitais
J0 ‘1’ J1 ‘1’ J2
Q0 Q1 Q2
Clk C C C
Q0 Q1 Q2
‘1’ K0 ‘1’ K1 ‘1’ K2
49 Contadores
49.1 Com Flip-Flops JK, projecte um contador de Módulo 5 cuja sequência de estados
seja a seguinte:
0 1 1 - 1 1 1 - 1 1 0 - 1 0 1 - 1 0 0 - Início
49.2 Suponha que os Flip-Flops usados têm entradas de PRESET e CLEAR. Recorrendo a
essas entradas e ao mínimo indispensável de lógica, projecte uma variável que,
quando activada, leve o contador directamente para o estado 0 1 1.
49.3 Diga se concorda ou discorda, justificando, com a seguinte afirmação relacionada
com o contador que projectou:
" A transição 1 1 0 - 1 0 1 é uma transição impossível de suceder!"
ESTSetúbal - IPS 24
Sistemas Digitais
50 Contadores
50.1 Com Flip-Flops JK, projecte um contador de Módulo 6 cuja sequência de estados
seja a seguinte:
0 0 1 - 0 0 0 - 1 0 0 - 1 1 0 - 1 0 1 - 0 1 1 - Início
50.2 Suponha que os Flip-Flops usados têm entradas de PRESET e CLEAR. Recorrendo a
essas entradas e ao mínimo indispensável de lógica, projecte uma variável que,
quando activada, leve o contador directamente para o estado 0 0 1.
50.3 Diga se concorda ou discorda, justificando, com a seguinte afirmação relacionada
com o contador que projectou:
"Ao longo da contagem não há ocorrência de picos nas saídas..."
51 Contadores
51.1 Projecte um contador binário com módulo 6. Para o efeito use Flip-Flops do tipo D.
51.2 Diga, justificando, se poderia construir um contador assíncrono com módulo 5.
53.1 Descreva a sequência de estados por ele efectuada desde que parte do estado
Q2Q1Q0 = 011 até completar um ciclo. Para o efeito recorra a um diagrama temporal
no qual, como é óbvio, devem aparecer as variáveis CLOCK, Q2, Q1 e Q0.
53.2 Será possível que ocorra LOCKOUT ? Justifique.
ESTSetúbal - IPS 25
Sistemas Digitais
55 Usando Flip-Flops do tipo que achar mais conveniente, projecte um Contador Síncrono de
módulo 5 de acordo com a seguinte tabela:
EP ES
Q2 Q1 Q0 Q2 Q1 Q0
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 0 0 0
J Q J Q
Clk Clk
K Q K Q
CLK
Q1 Q0
D1 Q1 D0 Q0
CLK
Q1 Q0
ESTSetúbal - IPS 26
Sistemas Digitais
60 Com Flip-Flops do tipo D projecte um contador com duas ordens de contagem conforme o
valor de uma variável de controlo X e de acordo com a seguinte Tabela de Transições:
E. Anterior E. Seguinte
X=0 X=1
Q2 Q1 Q0 Q2 Q1 Q0 Q2 Q1 Q0
0 0 0 1 0 0 0 0 1
0 0 1 1 1 0 0 1 1
0 1 1 1 1 1 1 1 1
1 1 1 0 1 1 1 1 0
1 1 0 0 0 1 1 0 0
1 0 0 0 0 0 0 0 0
61 Contadores
61.1 Com Flip-Flops JK, projecte um contador de Módulo 6 cuja sequência de estados
seja a seguinte:
0 1 0 - 1 1 0 - 1 0 0 - 1 0 1 - 0 0 1 - 0 1 1 - Início
61.2 Suponha que os Flip-Flops usados têm entradas de PRESET e CLEAR. Recorrendo a
essas entradas e ao mínimo indispensável de lógica, projecte uma variável que,
quando activada, leve o contador directamente para o estado inicial.
61.3 Diga se concorda ou discorda, justificando, com a seguinte afirmação relacionada
com o contador que projectou:
61.4 " A transição 1 1 0 - 1 0 0 é uma transição impossível de suceder!"
D1 Q1 D0 Q0
CLK
Q1 Q0
ESTSetúbal - IPS 27
Sistemas Digitais
Multivibradores
ESTSetúbal - IPS 28
Sistemas Digitais
R
C
Vi
Vo
X Y
65 Segue-se o esquema de um circuito monostável construido com portas CMOS e baseado nos
pressupostos apresentados.
VSS
x As portas lógicas não têm diodos de protecção
nas entradas.
C R x VT = 1/2VSS V(0) = 0V V(1) = VSS
VI x A corrente de entrada das portas lógicas é
X Y
VO despresável.
x O diodo é ideal.
x W » tpd.
65.1 Dimensione R e C para obter um impulso de saída com duração T = 0.7 W = 0.1ns.
65.2 Construa um diagrama temporal de X, Y e Vo em função de VI. O sinal de VI deve ter
um impulso activo com duração 't1«W e um segundo com 't2»W. O tempo entre os
impulsos deve ser tão longo que permita ao monostável atingir o repouso.
65.3 Deduza a duração do impulso de saída a partir da equação de carga do condensador.
Vc t Vss e
t
W
ESTSetúbal - IPS 29
Sistemas Digitais
R
C
V
70.1 V1I V2 O
R
C
70.2
VA
VB
R R
C C/10
VA
VB
R R/2
C C/2
ESTSetúbal - IPS 30
Sistemas Digitais
Out Vout
555
VY Th
Vi Tr
VX
VC GND
1nF
C
10nF
70 Diga o que são os seguintes circuitos e desenhe os respectivos diagramas temporais para a
entrada que se apresenta a seguir.
't « W 't < W
70.1 Monostável.
70.2 Monostável redisparável. VIN
R1 RST VCC T1 T2
Dis
R2 Out Vout
555
Th
Tr T1 = 0.7 (R1+R2) C
VC GND T2 = 0.7 R2 C
C
10nF
ESTSetúbal - IPS 31
Sistemas Digitais
Rext/Cext Clr A B Q
L X X L
Cext X H X L
A X X L L
B Tr Q H L Ç
H È H
Clr R Q Ç L H
Mostre como pode ligar dois destes circuitos por forma a construir um astável.
R1 RST VCC T1 T2
Dis
R2 Out Vout
555
Th
Tr T1 = 0.7 (R1+R2) C
VC GND T2 = 0.7 R2 C
C
10nF
R 555
VC
- Comp.1
Th +
R
R
RST Rd
Q2 Tottem VOUT
S Q Pole
Ref. Int.
Dis.
+
Trig - Q1
Comp.2
R
GND
ESTSetúbal - IPS 32
Sistemas Digitais
ESTSetúbal - IPS 33
Sistemas Digitais
76 Desenvolva uma Tabela de Estados de uma Máquina Síncrona de Mealy com uma única
entrada X e uma saída Z. O circuito coloca Z=1 exactamente quando um par de bits
idênticos surja na entrada, tendo este sido precedido de outro par de valor diferente. Por
exemplo:
X 0 0 0 1 1 0 0 1 1 1 0 0 1 1
Z ? ? 0 0 0 0 1 0 1 0 0 0 0 1
77 Um circuito sequencial com duas entradas X1 e X0 tem uma saída Z. A saída deve ser
activada quando em X0 se verificar um par de bits iguais. Esta saída só volta a ser
desactivada quando em X1 se der um par de bits iguais mas de valor diferente do primeiro
par.
Desenhe o diagrama de estados da máquina de Mealy correspondente.
78 Considere uma máquina sequencial com uma saída Z e duas entradas X1 e X2 de tal modo
que quando X1=X2=0 fica Z=0 e quando X1=X2=1 fica Z=1. Nas outras combinações de
X1 e X2 a saída Z mantém o valor anterior. Desenhe o diagrama de estados considerando
que se trata de:
78.1 Máquina de Moore
78.2 Máquina de Mealy
79 Um circuito sequencial com duas entradas X1 e X0 tem uma saída Z. A saída deve ser
activada quando em X0 se verificar um par de bits iguais. Esta saída só volta a ser
desactivada quando em X1 se der um par de bits iguais e de valor idêntico ao do primeiro
par.
Desenhe o diagrama de estados da máquina de Mealy correspondente.
80 Um circuito sequencial com duas entradas X1 e X0 tem uma saída Z. A saída deve ser
activada quando no par X1 X0 se verificar a sequência 0110 . Esta saída só volta a ser
desactivada quando X1 e X0 forem iguais (00 ou 11).
Justificando, desenhe o diagrama de estados da máquina de Moore correspondente.
ESTSetúbal - IPS 34
Sistemas Digitais
81 Um dado circuito sequencial tem duas entradas X1 e X0 e tem uma saída Z. A saída deve ser
activada se durante dois ciclos de relógio X1 e X0 forem iguais. A saída deve manter-se
activada durante dois ciclos de relógio, independentemente de X1 e X0. Só depois de
desactivada a saída é que o processo de detecção recomeça.
Desenhe o diagrama de estados da máquina de Moore correspondente.
82 Um dado circuito sequencial tem uma entrada X e uma saída Z. Quando em X se verifica
uma mudança de estado, a saída deve ser activada. A saída deve manter-se activada durante
um único ciclo de relógio.
82.1 Desenhe o diagrama de estados da máquina de Moore correspondente.
82.2 Implemente o circuito utilizando flip-flops JK.
83 Um dado circuito sequencial tem uma entrada X e uma saída Z. Quando em X se verifica
uma mudança de estado, a saída deve ser activada. A saída deve manter-se activada durante
um único ciclo de relógio.
83.1 Desenhe o diagrama de estados da máquina de Mealy correspondente.
83.2 Implemente o circuito utilizando flip-flops JK.
85 Pretende-se desenvolver um circuito sequencial síncrono com uma entrada x e uma saída z.
Pretende-se que a saída do circuito seja colocada a 1 sempre que se detectarem na entrada
três bits de igual valor. Uma vez detectado um trio de bits iguais, enquanto a entrada
mantiver o valor a saída deve manter-se. Por exemplo:
X 0 1 1 1 0 0 1 0 0 0 0 0 1 1 1 1 0 1
Z - 0 0 1 0 0 0 0 0 1 1 1 0 0 1 1 0 0
ESTSetúbal - IPS 35
Sistemas Digitais
86 Projecte uma máquina de Moore capaz de detectar a sequência 0101 na sua entrada X. A
saída Z só deve ficar activa durante um ciclo de relógio. Pressupõe-se a possibilidade de
existirem sequências encadeadas tal como ilustra o seguinte exemplo:
X= 0 0 0 1 0 1 0 0 1 0 1 0 1 0 0 0
Z= 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0
88 Desenhe o diagrama de estados de uma máquina síncrona de Moore com uma entrada M e
duas saídas Z1 e Z0. A máquina de estados deve comportar-se como um contador de módulo
3 caso M seja igual a ‘1’ ou como um contador de módulo 4 caso contrário.
ESTSetúbal - IPS 36
Sistemas Digitais
94 Demonstre que para uma máquina sequencial com quatro estados que envolva dois FFs Q1 e
Q0, só pode ter três atribuições de estados diferentes.
Sugestão: Proceda a trocas das colunas Q1 e Q0 bem como a trocas de 1s e 0s...
ESTSetúbal - IPS 37
Sistemas Digitais
96 Considere a seguinte tabela de estados de uma dada máquina de estados síncrona de Mealy.
Elimine os estados redundantes e determine a respectiva tabela de estados reduzida.
ES/Z
EP
X=0 X=1
A B/0 C/1
B E/1 F/0
C D/0 B/1
D A/0 D/1
E E/1 D/0
F G/0 D/1
G E/0 H/1
H D/0 B/1
X =0
A/0 B/0
1
0 1
0
1
C/0 D/1
1 0
1
0
97.1 Desenhe a tabela de estados. E/1
97.2 Elimine os estados redundantes e desenhe a tabela de estados reduzida.
97.3 Com base numa atribuição de estados qualquer, desenhe a tabela de transições.
97.4 Usando os Flip-Flops que entender, calcule as equações de excitação e a equação de
saída.
97.5 Desenhe o diagrama lógico do circuito.
ESTSetúbal - IPS 38
Sistemas Digitais
X1X0 = X0
X1 A/0 B/1 1X
0X
X1X0/Z = X0/1
X1/0 A B 1X/0
0X/1
99.1 Desenhe a tabela de estados.
99.2 Com base numa atribuição de estados qualquer, desenhe a tabela de transições.
99.3 Usando flip-flops JK, calcule as equações de excitação e a equação de saída.
99.4 Desenhe o diagrama lógico do circuito.
100 Utilizando Flip-Flops D, projecte a máquina de estados síncrona descrita pelo diagrama de
estados apresentado.
1 A/1 X=1
0
1
E/1 B/0
0
0 0 0
1
D/1 C/0
1
X=0 0 0
A/0 1 B/1 1 C/0 D/1
x 1
ESTSetúbal - IPS 39
Sistemas Digitais
ESTSetúbal - IPS 40
Sistemas Digitais
Y/Z
y 00 01 11 10
a a / 0 e - b
b d - c b / 1
c - e c / 1 f
d d / 1 e - b
e a e / 0 c -
f d - c f / 1
103 Determine uma atribuição de estados livre de corridas críticas e construa a respectiva tabela
de transições para a tabela de estados que se segue:
EP ES
00 01 11 10
a c d a a
b b d a b
c c c d b
d b d d a
Determine uma atribuição de estados livre de corridas críticas e construa a respectiva tabela
de transições.
105 Para o circuito sequencial da tabela seguinte, defina uma atribuição de estados que evite a
formação de corridas críticas. Justifique a sua escolha.
00 01 11 10
a a a c b
b a d b b
c c a c b
d a d c d
ESTSetúbal - IPS 41
Sistemas Digitais
106 Projecte uma máquina de estados assíncrona com uma entrada X e duas saídas ZH e ZL. A
saída ZH deve ser colocada a “1” após a ocorrência de duas mudanças no nível lógico de X
desde que, após a última mudança, X tenha ficado em “1”. Se após a última mudança X ficar
em “0”, então deve colocar-se ZL a “1”. Qualquer das saídas só poderá estar activa enquanto
X mantém o correspondente valor uma vez que a partir desse momento o processo
recomeça.
Exemplo: X ...
ZH ...
ZL ...
107 Supôr uma máquina a controlar através de duas variáveis de controlo X e Y. Enquanto X=0
a máquina mantém-se no estado A; caso X=1, então, se Y=0 vai para o estado B e se Y=1
vai para o estado C; estando em B, enquanto Y=0 mantém-se no mesmo estado e se Y=1
passa para C; finalmente, mantém-se em C enquanto X=1 saltando de volta ao estado inicial
A caso contrário.
Após esta descrição pormenorizada do circuito a controlar faça o fluxograma do controlo e
desenhe um controlador do tipo registo de deslocamento.
108 Um circuito em modo fundamental tem duas entradas X1 e X0 e uma saída Z. Quando
X1X0=00, o circuito tem dois estados estáveis, um com Z=1 e outro com Z=0. Se o circuito
estiver no estado com Z=0, mudando para X1X0=01 e voltando a X1X0=00 provoca uma
mudança de estado. De igual modo, mudando para X1X0=10 e voltando a X1X0=00
provoca-se uma mudança para o estado em que Z=0.
Com base na descrição apresentada:
108.1 Desenhe a tabela de estados primitiva.
108.2 Elimine os estados redundantes e desenhe a tabela reduzida.
108.3 Com base numa atribuição de estados qualquer desenhe o circuito.
108.4 Identifique o circuito.
ESTSetúbal - IPS 42
Sistemas Digitais
109 Um circuito em modo fundamental tem uma entrada X e uma saída Z. Quando X=00 a saída
do circuito é activada sendo desactivada apenas quando X=11. Com base na descrição
apresentada:
109.1 Desenhe a tabela de estados primitiva.
109.2 Elimine os estados redundantes e desenhe a tabela reduzida.
109.3 Com base numa atribuição de estados qualquer desenhe o circuito.
110 Defina Classe de Compatibilidade Máxima. Com base nos pares de Estados Compatíveis
que se segue, estabeleça Classes de Compatibilidade Máximas.
(a,b) (a,c) (a,e) (a,f)
(b,c) (b,f) (b,g)
(c,d) (c,e)
(d,e)
ESTSetúbal - IPS 43