YILDIZ TEKNİK ÜNİVERSİTESİ Elektronik ve Haberleşme Mühendisliği Bölümü

LOJİK DEVRELER DERS NOTLARI

Prof. Dr. Ertuğrul ERİŞ
Devreler ve Sistemler Anabilimdalı

İSTANBUL, 2001

BÖLÜM 1 SAYISAL DİZGELER ...............................................................................1
1.1 1.2 1.3 1.4 1.5 Sayısal Dizgelerin (sistem) Temel Kavramları .......................................................................1 Bilginin İletilmesi ......................................................................................................................4 Bilginin Saklanması ..................................................................................................................4 Bilginin İşlenmesi .....................................................................................................................5 Konumsal Sayı Dizgeleri ..........................................................................................................6 Taban dönüştürülmesi........................................................................................................7 1.5.1 Aritmetik .............................................................................................................................9 1.5.2

BÖLÜM 2 BOOLE CEBRİNE GİRİŞ .......................................................................12
2.1 2.2 2.3 2.4 2.5 2.6 Matematiksel Genel Kavramlar..............................................................................................12 Boole Cebri..............................................................................................................................14 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar ...........................................................18 Boole ve Boole Olmayan Fonksiyonlar ................................................................................19 İki Değerli Boole Cebri ve Anahtar Fonksiyonları ...............................................................25 Özet ..........................................................................................................................................27

BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ..............................................28
3.1 3.2 3.3 3.4 Giriş ..........................................................................................................................................28 Önermeler Cebri ve İki Değerli Boole Cebri ....................................................................28 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri..............................29 Özet ..........................................................................................................................................38

BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ ...................................................39
4.1 4.2 Giriş ..........................................................................................................................................39 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması .......................................................41 Tablo yöntemi...................................................................................................................41 4.2.1 Asal Bileşenlerin Bulunması.............................................................................................42 4.2.2 Asal bileşenler tablosu ve minimal fonksiyonların bulunması....................................44 4.2.3 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi ...................................45 4.2.4 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi.........................................50 Karnaugh diyagramları.....................................................................................................50 4.3.1 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri52 4.3.2 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması .......................................53 4.3.3 Kısmen belirlenmiş fonksiyonlar ve karnaugh diyagramlarıyla minimalleştirilmeleri .......56 4.3.4

4.3

i

4.4

Kombinezonsal devre sentezi .............................................................................................58 Paralel toplayıcının sentezi ............................................................................................59 4.4.1 Kod dönüştürücü sentezi................................................................................................61 4.4.2

BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI ..................................63
5.1 5.2 5.3 5.4 5.5 5.6 5.7 GİRİŞ ........................................................................................................................................63 Paralel toplayıcı.......................................................................................................................63 Karşılaştırma devresi..............................................................................................................68 Çözücüler (Decoders).............................................................................................................69 Multiplexer (Çoğullayıcı) devreler .........................................................................................72 Read-Only Memory (ROM) .....................................................................................................75 PLA (Programable Logic Array) ............................................................................................77

BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ .............................................................81
6.1 6.2 6.3 6.4 6.5 6.6 Giriş ..........................................................................................................................................81 Ardışıl Makinelerin Modellendirilmesi ..................................................................................82 Ardışıl Makinelerin Sınıflandırılması ....................................................................................85 Bellek Elemanları ....................................................................................................................86 Bellek elemanlarının tetiklenmesi .........................................................................................91 Tüm devre olarak bellek elemanları yardımcı girişleri ........................................................98

BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ ..........................................................99
7.1 7.2 Saatli ardışıl devrelerin analizi ..............................................................................................99 Örnek bir Moore makinesi analizi..........................................................................................99 Matematiksel model ve analiz ........................................................................................100 7.2.1 Durum tablosu ve analiz..............................................................................................101 7.2.2 Durum diyagramı ve analiz ............................................................................................102 7.2.3 Zaman diyagramı (Timing diagram)...............................................................................102 7.2.4 Örnek bir Mealy makinesi analizi ........................................................................................103

7.3

BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ .......................................................107
8.1 8.2 8.3 8.4 Sentez yönteminin genel adımları.......................................................................................107 Modulo 8 ileri sayıcı..............................................................................................................110 Özel bir sayıcı devresi ..........................................................................................................112 Dizi detektörü ........................................................................................................................115

ii

......................................130 Paralel yüklemeli yazmaçlar...1.......143 Johnson sayıcılar ve 8 li zaman işareti üreteçleri.............. SAYICILAR.........136 İkili Asenkron Sayıcılar (Binary ripple counter) .............1 Durum indirgemesi (state reduction)....3.............................................................2 10.127 9........2....................3 1............1 Durum kodlaması ...................................2 BÖLÜM 10 YAZMAÇLAR.......................................................................................................2 9...............................136 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) ..........2 10................1.........................................................148 Kaynakça .........................3............................124 Kod sayısı ve eşdeğer durum kodları ................................. BELLEKLER................................1 10..................................149 iii ..1..........................................130 Ötelemeli yazmaçlar........3 10........2 10..............................................4 10.......................................................................139 Paralel yüklemeli ikili senkron sayıcılar........................................................................................................................................................................................................................................................2.130 10.2..........................118 9.....................................1 10......................................................................................2 10.............................2.....................................122 9...........1................146 EKLER EK 1 EK 2 ...................................................124 9................................1 10....................2...........133 Sayıcılar (Counters).............148 Örnek Sınav Soruları ......118 Eşleştirme tablosu ile durum indirgemesi yöntemi..............................................142 Kelime-zamanı darbesinin üretilmesi ..................143 Sayısal sistemlerde zaman işaretleri ............ zamanlama dizileri üreten devreler..............................................................................4 Yazmaçlar .......................................................................................2....1.2 Durum kodlaması (state assignment)....................................................................................................................................1 10.......................BÖLÜM 9 ARDIŞIL DEVRELERDE DURUM İNDİRGENMESİ VE DURUM KODLAMASI .....................145 Bellek birimi ........3 10.................137 İkili senkron sayıcılar.....140 Sayıcıların uygulaması olarak................................................................120 9.....1 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi................................................................................

Bu fonksiyonların ayrık olan fonksiyonlardan farkı. rakamlar gibi simgeler aracılığıyla yapmaktayız. S=( 0. iletme ve işleme) harfler (yazaçlar). hayır). abecenin her bir elemanına da sayamak (digit) diyeceğiz. iletilir veya işlenirken çeşitli fiziksel yapılarda görülür: harfler (yazaçlar). Yarıiletken elemanların güvenilir çalışması olan iletimde ve kesimde çalışma 0. (var.1.1) abecesine dönüştürülmesine kodlama (düğümleme) denir. duman.BÖLÜM 1 SAYISAL DİZGELER 1. mli mantık gibi. Bir soruya ilişkin sorana göre aynı olasılıklı iki yanıta. Bilişim kuramında bilgi birimi ikili (bit) dir.1.1. Sayısal dizgelerde S=(0. Ayrık zamanlı (discrete) işaretler: N doğal sayılar kümesi olmak üzere f:N → R ye tanımlanan fonksiyonlardır. kullanılan mantığı belirler. S kümesindeki eleman sayısı (m). Alışılagelen abecenin.1. Biz elektriksel yapıda (akım. kimyasal yapılar gibi. N doğal sayılar kümesinin sonlu bir alt kümesi olmasıdır (Şekil. bir bitlik bilgi taşıyor denir.1 simgelerine karşı düşürülür. gerilim) olan işaretlerle ilgileneceğiz. (1. (Şekil. Sürekli işaretler: R reel sayılar kümesi olmak üzere f:R → R ye tanımlanan fonksiyonlardır.0) abeceleri 1 . Günlük yaşantımızda bilgi alış verişini (saklama.1b) f(t) f(t) f(t) t a)Sürekli işaret b)Ayrık zamanlı işaret t c)Sayısıal işaret t Şekil 1. Her bir t anına belli bir reel sayı karşı düşer (Şekil. Örneğin (evet.1 Sayısal Dizgelerin (sistem) Temel Kavramları Bilgi saklanır. N nin sonlu bir alt kümesi olmak koşuluyla f:N → S ye tanımlanan fonksiyonlardır. noktalama işaretleri.a). Bu farklı simgelerden oluşan kümeye abece (alfabe). Yalnızca belli t ler için fonksiyon tanımlanmıştır. sayısal dizgeye ilişkin sayısal işaretin değer kümesi olan. sayılar.1) ikili mantığı yaygın bir biçimde kullanılmaktadır.c). yok). ayrık zamanlı işarete bir örnektir. elektriksel büyüklükler. ışık. b. a. Bu dersin kapsamı içinde yalnızca ikili mantıkla ilgileneceğiz.1 Farklı biçimlerde görülen işaretler c. Bu işaretlerin zamana göre değişimi üç farklı biçimde görülebilir.1. değer kümesinin. Sayısal süzgeçlerdeki örneklenmiş işaret. R reel sayılar kümesi yerine. Sayısal (digital) işaretler: S.

birer bitlik bilgi taşırlar. Buna göre m sayamaklı bir abecenin her bir sayamağı (log2m) bitlik bilgi taşır. Bir başka deyişle m sayamaklı abecenin her bir sayamağına, (0,1) li simgeler karşı düşürürsek (kodlarsak), k ≥ log2m bağıntısını sağlayan en küçük tam sayı olan k tane (0,1) simgesine gereksinim vardır. Örneğin m=4 sayamaklı (A,.B,C,D) abecesinin her bir elemanı log24=2 bitlik bilgi taşır, yani A=00 B=01 C=10 D=11 biçiminde kodlanabilir ve her bir sayamağa (0,1) li iki tane simge karşı düşürülmüş olur. Bu da bit sayısına eşittir. Yani bu abece 2 bitlik bilgi taşır. Pratikte kullanılan, harfler, rakamlar ve noktalama işaretlerinden oluşan alıştığımız abeceyi, ikili abaceye dönüştüren en yaygın alphanumeric (abece ve sayılar) kod, ASCII (American Standard Code for Information Interchange) kodudur. Alıştığımız abecedeki her bir sayamak 7 bitle temsil edilebilir. Aşağıdaki Tablo 1.1 de bu kod verilmiştir. Örneğin A ve a için kodlar A a b7b6b5b4b3b2b1 10 0 0001 1 1 0 0 0 0 1 dır. Tablo 1.1 ASCII kodu b7 b4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 b3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 b2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 b6 b1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 b5 0 1 2 3 4 5 6 7 8 9 A B C D E F 0 NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI 0 0 1 DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US 0 1 0 SP ! " # $ % & , ( ) . + , . / 0 1 2 3 4 5 6 7 8 9 : ; < = > ? 0 1 1 @ A B C D E F G H I J K L M N O 1 0 0 P Q R S T U V W X Y Z [ \ ] ^ ş 1 0 1 , a b c d e f g h ı j k l m n o 1 1 0 1 1 1 p q r s t u v w x y z { | } ~ DEL

ASCII koduna alternatif olarak kullanılan EBCDIC (Extended Binary Coded Decimal Interchange Code) kodu vardır, genellikle IBM bilgisayarlarda kullanılır. Yalnızca nümerik olan kodlar da vardır. 10 lu abecedeki sayamakların ikili abecedeki karşılıklarını veren kodlar, genellikle BCD (Binary Coded Decimal) olarak anılırlar. log2 10 = 3 ile 4 arasında bir sayı olduğundan, bu kodlamada 4 bit'e gereksinim vardır. Bu durumda 10 kod kullanılacak diğer 6 kod ise atıl kalacaktır. Aşağıdaki Tablo 1.2 de BCD kodlar verilmiştir. Koyu bölmedeki rakamlar konumların ağırlıklarını 2

göstermektedir. Örneğin 7421 kodunda 8 rakamı 1.7+0.4+0.2+1.1 olarak bulunur. Son sütunda ki kodlama 8421 koduna 3 eklenerek bulunur. 1. sütundaki kod yaygın bir biçimde kullanılır ve BCD kod dendiği zaman bu kod anlaşılır.

Tablo 1.2 Değişik BCD kodlar Onlu ayamak 0 1 2 3 4 5 6 7 8 9 8421 odu 8421 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 5421 odu 5421 0000 0001 0010 0011 0100 0101 0110 0111 1011 1100 7421 odu 7421 0000 0001 0010 0011 0100 0101 0110 1000 1001 1010 Excess kodu 8421 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

Tablo 1.2 Gray kodu

0 1 2 3 4 5 6 7

000 001 011 010 110 111 101 100

Gray kodu bir başka sıkça kullanılan koddur. Bu koda dönüştürülecek abecedeki sıralı elemanların ikili kodlanmasında komşu sıralardaki kodlarda yalnızca bir bitte değişiklik vardır. Örneğin yukarıda Tablo 1.3 te verilen 3 bitli Gray kodunda 3 ve 4 gibi komşu elemanlara verilen kodlarda, (010, 110) yalnızca en soldaki bit değişmiş diğerleri değişmemiştir. Şimdiye kadar, Şekil 1.2 de canlandırıldığı gibi, sayısal dizgenin girişine gelen (0,1) abeceli sayısal işaretin, alışılagelen abece'den kodlama ile nasıl üretildiğini gördük. Şimdide sayısal dizgenin iç yapısını, alt dizgelerini görelim. Sayısal dizge bilginin iletimine yarayan iletim elemanları, bilginin saklanmasına yarayan bellek elemanları ve bilginin işlenmesi, yeni bilgi üretilmesine yarayan işlem elemanlarından oluşur (Şekil.1.2). Bu elemanlar arasında eşgüdümü sağlayan komut işaretleri, neredeki bilginin ne kadar saklanacağı veya ne zaman neredeki bilginin nasıl işleneceğini belirler.

3

Bellek elemanları Alıştığımız abece kodlama (0,1) abecesi Sayısal işaret Iletim elemanları İşlem elemanları

Şekil.1.2. Sayısal dizge ve iç yapısı. 1.2 Bilginin İletilmesi Bilginin iletilmesi iletim elemanlarıyla olur: İletken tel, elektromagnetik alan gibi. Tellerle yapılan iletimde kodlama sonucu elde edilen n bitlik bilginin her biti bir telle iletilebilir, buna paralel iletim denir. Ya da bilgiye ilişkin bitler bir tel üzerinde zaman içinde sıralı olarak iletilebilir, buna da seri iletim denir. Paralel iletimin daha hızlı olacağı açıktır, bedeli tel maliyetidir. Bu nedenle uzak mesafelerdeki iletimde, genellikle seri iletim; kısa mesafelerdeki iletimde ise paralel iletim seçilir. 1.3 Bilginin Saklanması Bilgi, devingen (dinamik) bellek elemanlarıyla tekrarlanarak saklandığı gibi, durağan (statik) bellek elemanlarıyla da uzun süreler saklanabilir. Örneğin disketler, compact diskler (CD) , hard diskler gibi Devingen bellek elemanları, yeni bir komut gelene kadar bir bitlik bir bilgiyi saklayan elemanlardır. Çeşitli türleri vardır. Şekil.1.3 de bir bellek elemanına ilişkin giriş ve çıkışlar gösterilmiştir. C komut darbelerinin giriş ucudur, bu darbeler geldiğinde bellek elemanı D girişini kabul eder. Q çıkıştır. Q', Q nun tümleyeni diye adlandırılır ve Q=0 iken Q'=1, Q=1 iken Q'=0 olur. Gecikme elemanı olarak bilinen bu eleman, komut işareti varken girişine gelen sayısal işareti çıkışına ötelenmiş olarak vermektedir. Girişle çıkış arasındaki ilişkiyi Q(i+1)=D(i) biçiminde
D Q Q

C C t1 D Q

t2

Q' Şekil.1.3 Gecikme bellek elemanı ve giriş çıkış ilişkisine bir örnek.

4

Basit ikili işlem elemanları kapılardır (Gate).3 de t = t1 ve t=t2 anlarında. Başka elemanların çıkışları olan X Y Z uçlarındaki bilgi.4 Bilginin İşlenmesi Bilginin işlenmesi işlem elemanlarıyla yapılır.Kapısı Şekil. VEYA(OR) kapısı da girişlerden en az biri veya ikisi birlikte 1 olduğunda çıkış 1 olur. Belli başlı işlem elemanları ve giriş çıkış bağıntıları Şekil. Böyle elemanlardan oluşan mantık devrelerine kombinezonsal (combinational) devreler denir. yani bilgi depolanmış olacaktır . 5 . Bu devreye yazmaç (register) devresi denir. Bir yazmaç devresi. t=i x Gecikme1 t> i+1 Q =x 1 y Gecikme2 Q2 = y z Komut t=i Gecikme3 Q =z 3 Şekil.1. Konuşma dilinde ve / veya' ya karşı düşer. Şekil. A A C B C B A C A 0 1 C 1 0 A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 A 0 0 1 1 B 0 1 0 1 C 0 1 1 1 Tümleyen Kapısı VE. bilginin depolanmasına ilişkin bir örnek devredir. aksi halde 0 olur. Tümleyen kapısı çıkışında girişinin zıddını verir. aynı girişler için çıkışların farklı olduğu gözlemlenir. Şöyle ki A=1 iken B=C yani kapı açık ve A=0 iken C=0 yani kapı kapalıdır. kapıyı yöneten işaret gözüyle bakılabilir.4 te verilen gecikme elemanlarından oluşmuş mantık devresi.5 de verilmiştir. Bu da i anındaki girişin (i+1) anında çıkışta görülmesidir. yani çıkış bilgileri giriş bilgilerinden farklıdır ve çıkışlar girişler cinsinden yegane olarak belirlenir. girişler cinsinden yegane olarak belirlenememektedir. Komuta yeni bir işaret gelene kadar çıkış aynı kalacak. Çıkış.1.1.ifade edebiliriz.1.Kapısı VEYA . VE (AND) kapısında A girişine. Bu özellik bellek elemanlı devrelerde görülen genel bir özelliktir.5.Yaygın biçimde kullanılan işlem elemanları.1. Şekil. Bu işlem elemanları yeni bilgi üretirler.4. 1. komuta işaret geldiğinde gecikme elemanlarının çıkışlarında görülecektir. Böyle elemanları içeren mantık devrelerine ardışıl (sequential) devreler denir.

Konumsal sayı dizgelerinde pozitif tam sayıların yazılması yöntemi 1) ilk tam sayı (0) dır 6 2 1 0 2 1 0 .. R sayamaklı (rakamlı) sıralı bir abeceden oluşan konumsal sayı dizgeleridir...(1) formülüyle belirlenir..6. 7. Görevli birinin kasayı açmasında bir zilin çalmamasını.d-1.. 9} için 10 tabanındaki 547 sayısı 547|10 =5 10 +4 10 +7 10 =547|10 dur. 8. açık olması mantık 0'a. ilgilendiğimiz iki tabanlı (0.6 da ki tabloda verilmiştir. ya şekildeki devre ile veya bir VE kapısıyla üretirler.A=1 (görevli yok).6 da verilmiştir.d-1R-1 +.1. aksi halde 0 olsun.1) için 2 tabanındaki 1101 sayısı 1101|2 = 1.dm R m . B=0 (kasa kapalı) ise Z=0 dır. + d2R2 + d1R1 + d0R0 +.. A=0 (görevli var).6. 3.d-2R-2 +. zil çalar. Bir sayamağın bir ilerletilmesi: sıralı abecede bir sonraki sayamaktır. taban (radix) denen bir pozitif R tam sayısı ile.2.1. A ve B anahtarlarının kapalı olması mantık 1'e.2 + 0 2 + 1 2 = 13|10 dur.5 Konumsal Sayı Dizgeleri On tabanlı bilinen abecenin.2.6. d i ∈ R olup işlemler on tabanında yapılır.. A=1 (görevli yok). A ve B bilgileri zilin çalıp çalmamasına komuta eden bilgiyi (Z).5. Kullanıla gelen sayı dizgeleri. zil çalmaz -görevli varken yabancının gelmeyeceğini varsayalım. 7. yabancı birinin aynı kasayı açmasında ise zilin çalmasını sağlayan basit bir anahtarlı devre Şekil. zil çalmaz. Örneğin 1 in bir ilerletilmişi 2. B=0 (kasa kapalı) ise Z=0 dır. Kombinezonsal bir alarm devresi..5..dm ile ifade edilen N sayısının 10 tabanındaki karşılığı N|R=∑ di R i = dm R m +.1.. Öte yandan R=2 R=(0.1.1) abecesine dönüştürülmesi ve bu abecede aritmetik işlemlerin yapılışını sırasıyla inceleyelim. Görüldüğü gibi VE kapısının giriş çıkış ilişkisi ile bu tablo aynıdır..Kombinezonsal bir devre örneği olarak bir alarm devresi tasarlayalım. Simgesel olarak R tabanlı bir konumsal sayı dizgesinde N = dm. Sözünü ettiğimiz bütün giriş kombinezonları ve çıkış Şekil. B=1 (kasa açılmış) ise Z=0 dır.. A anahtarı görevlinin işe geldiğinde açtığı (0) ve gidişinde kapadığı (1) bir anahtar olsun. 4. 9 un bir ilerletilmişi 0 dır.1.d-2.. Olası bütün durumlar: A=0 (görevli var).. Örneğin onlu sistemde R=10 olup sıralı abece R= {0. B anahtarı da birinin kasayı açmasında 1. 3. Örneğin R=10 R= {0. 8. zil çalmaz.. 4. B=1 (kasa açılmış) ise Z=1dir. 1... 9} kümesidir... Bu nedenle bu dizgelere konumsal sayı dizgeleri denilmektedir. Sayı dizgelerindeki sayamaklara "rakam"da denir. Her konumun (basamağın) R ile belirlenen bir ağırlığı vardır. A B Şekil. zilin çalması mantık 1'e çalmaması da mantık 0'a karşı düşsün..d2 d1 d0. Görüldüğü gibi sayamakların bulundukları konumların tabana bağlı ağırlıkları vardır.

Tam sayıların bu biçimde yazılması saymaya karşı düşer. + 0 i R Ri R2 Ri d d N d d d d d N 10 0 = i + i − 1 + i − 2 + . R tabanındaki sayı elde edilir. Herhangi bir tabandaki bir sayının on-tabanına dönüştürülmesi (1) formülüyle yapılır. 1. N i :Bölüm. + i +1 i +1 2 3 i 2 3 i +1 R R R R R R R R R ________________________________________ N 10 = N = d R i + d Ri − 1 + d R i − 2 + . Çünkü yukarıdaki (1) ifadesindeki di ler burada kalanlara karşı düşmektedir. verilen sayıyı R ye (on-tabanında) bölüp kalanı tutmak. Tanıt: N 10 : 10 tabanındaki sayı. + d R 0 i i i −1 i−2 0 N 10 ( ) Bu açınımda di en çok ağırlıklı bit MSB (Most Significant Bit) d0 ise en az ağırlıklı bit LSB(Least Significant Bit) olarak adlandırılırlar.. 7 .. d: kalan olsun. İşlemler 10 tabanında yapılmaktadır.2) ikinci ve sonraki sayılar şöyle yazılır: En küçük ağırlıklı basamaktaki sayamak bir ilerletilir..5.1 Taban dönüştürülmesi Yaygın biçimde kullanılan tabanlar onlu. Böyle devam edilir. Aşağıda 10 tabanındaki 3545 sayısının 6 tabanında karşılığının bulunması bir örnek olarak verilmiştir. d =N + 0 1 R R d d d N 10 N = 1+ 0 =N + 1+ 0 2 R R R2 R2 R2 . + 0 = N ( = 0) + i + i − 1 + i − 2 + . On tabanında verilen herhangi bir sayıyı R tabanındaki sayıya dönüştürmek için tutulan yol ise.... çıkan bölümü tekrar R ye bölmek kalanı tutmak ve bu işleme bölüm sıfır oluncaya kadar (Ni+1 =0) devam etmektir.. sekizli (octal) ve 16 tılı (hexagonal) tabanlardır. Kalanlar geriye doğru ard arda yazıldığında. ikili .. . N 10 d d d = N + i − 1 + i − 2 + . R: istenen taban (bölen). Eğer ilerletme sonucu yeni sayamak (0) oluyorsa bu basamağa (konuma) (0) yazılır ve bir soldaki basamaktaki sayamak bir ilerletilir.

8906 × 6 = 5.5 3545:6 = 590 +  6 2  590:6 = 98 + 6   2 98:6 = 16 +  ⇒ 3545 10 = 24225 6 6  4 16:6 = 2 +  6  2 2:6 = 0 +  6  On tabanında ondalıklı bir sayının herhangi bir R tabanında karşılığının bulunması: Sayı R ile çarpılır (10 tabanında). 0. tam kısmı tutulur .3436 × 6 = 2.8906 sayısının 6 tabanına karşılığının bulunması bir örnek olarak verilmiştir. 10 tabanında 16 ya kadar sayıların diğer bazı tabanlardaki karşılıkları aşağıda Tablo 1. Tutulan rakamlar ondalıklı olarak ard arda yazılarak istenilen R tabanındaki ondalıklı sayı bulunur.0616 × 6 = 0.3 te verilmiştir.3696  0.8906 10 = 0.5202 6 0.3436  0. 16 tabanında gerekli olan ilave sayamaklar yazaç(harf) olarak kullanılır.3 Yaygın tabanlar arası dönüşümler 10 tabanı 2 tabanı 8 tabanı 16 tabanı 0 0000 00 0 1 0001 01 1 2 0010 02 2 3 0011 03 3 4 0100 04 4 5 0101 05 5 6 0110 06 6 7 0111 07 7 8 1000 10 8 9 1001 11 9 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 8 . Aşağıda ondalıklı on tabanındaki 0.0616 ?  ⇒ 0. Tanıt bir önceki tanıta benzer biçimde yapılır.3696 × 6 = 2. Böyle istenildiği kadar devam edilir. bulunan yeni ondalıklı sayı tekrar R ile çarpılır ve tam kısmı tutulur. Tablo 1.2176  Tam ve ondalıklı kısmı olan bir sayı için dönüşüm tam ve ondalıklı kısmı ayrı ayrı düşünülerek iki adımda yapılır.

Örneğin 7 tabanından 11 tabanına dönüşüm yapmak için önce 7 tabanındaki sayıyı 10 tabanına.1. önce en küçük ağırlıklı basamaktaki rakamların toplamından başlanır. Eğer bu rakamların toplamı. Buda sayma işlemidir. İki ve sekiz tabanlı sayı dizgeleri için toplama tablosu Tablo. Herhangi bir tabandan herhangi bir bir başka tabana dönüşümü ise önce 10 tabanına. + + 0 1 0 00 01 elde 1 01 10 0 1 2 3 4 5 6 7 0 0 1 1 2 2 2 3 4 3 3 4 5 6 4 4 5 6 7 10 5 5 6 7 10 11 12 6 6 7 10 11 12 13 14 7 7 10 11 12 13 14 15 16 Tablolarda görüldüğü gibi toplam iki basamaklı bir sayı olabilir. İki tabanındaki sayı LSB ten başlayarak üçer üçer gruplandırılır ve her üçlü grubun 8 tabanındaki karşılığı yazılırsa 8 tabanındaki sayı bulunur. tabloda tek basamaklı ise. sonrada bulunan 10 tabındaki sayıyı 11 tabanına dönüştürmek gerekir. Tersi taban dönüşümünde 8 tabanındaki her bir sayamağa karşı gelen üç bitlik iki tabanındaki sayılar yan yana yazılarak bulunur.4 de verilmiştir. 2 tabanından 8 ve 16 tabanlarına geçişler için kısa yollar verilebilir. en küçük basamağındaki rakamından başlayarak -bulunulan tabanda. Örneğin 101 001 111 010|2 = 5172|8 dir.Q defa ilerletilmesidir. Ancak ilgili tabana ilişkin toplama tablosu kullanılarak. Benzer biçimde 16 tabanına geçişte de. Soldaki basamaktaki sayamağa (rakama) "elde" denir. Eğer en küçük ağırlıklı basamaktaki rakamlar 9 . 1.5. dörtlü gruplar yapmak gerekir. İki ve sekiz tabanı için toplama tabloları. her hangi bir tabandan 10 tabanına dönüşü (1) ifadesini kullanarak hemen yapabiliriz. Tanıtını düşününüz. bu işlem daha basit yapılabilir. Elde nin 0 olduğu düşünülmüştür.2 Aritmetik Herhangi bir tabanlı konumsal sayı dizgesinde aritmetik işlemler.Görüldüğü gibi taban dönüştürürken. onlu sistemdekine benzer biçimde yapılır. Tablo. Toplama: P ve Q tam sayılarının toplamı (P+Q): P tam sayısının. bu rakam toplamda ki aynı ağırlıklı basamak yerine konur.1. Herhangi bir tabanda iki sayı toplanırken. dönüştürme işlemleri yapmak gerekmektedir. 10 tabanından herhangi bir tabana dönüşümde ise bölme işlemleri yapmamız ve kalanları saptamamız gerekir.0111 1010|2 = A7A|16 dır.4. sonra varmak istediğimiz tabana. örneğin 1010.

1.6. 1101.75|10 25. eklenir. toplanan sayılardan bir basamak daha sola kayabilir. İki ve sekiz tabanları için çarpım tabloları x X 0 1 0 0 0 1 0 1 0 1 2 3 4 5 6 7 0 0 1 0 1 2 0 2 4 3 0 3 6 11 4 0 4 10 14 20 5 0 5 12 17 24 31 6 0 6 14 22 30 36 44 7 0 7 16 25 34 43 52 61 10 . tabloda iki basamaklı ise.111|2 10011|2 772|8 -647|8 123|8 Çarpma: Bu işlem tekrarlanmış toplama işlemidir. Bu işlemlere on tabandakine benzer biçimde devam edilir. Tablo.00|10 772|8 +647|8 1641|8 506|10 +423|10 929|10 Çıkarma: Çıkarma işlemi çıkarma tablosundan yararlanarak yapılır. ikinci basamaktaki rakam ise çarpımda bir soldaki basamağa elde olarak aktarılıp.1.5.00|2 13.1.birinci basamağındaki rakam çarpımda ilgili basamağa yazılır. Tablo. Sağdaki farkı. birinci basamaktaki rakam toplamda ki en küçük ağırlıklı basamağa yazılır. İki tabanı için çıkarma tablosu a 0 1 b 0 00 01 a-b farkı 1 11 00 ödünç Bir örnek aşağıda verilmiştir.5 de iki tabanı için verilen tabloda iki rakamın farkı olan sayılar iki basamaklıdır.6 da iki ve sekiz tabanı için çarpma tabloları verilmiştir.toplamı. Sonuç toplam.25|10 +11.01|2 +1011. İki örnek aşağıda verilmiştir. Tablo. soldaki ise çıkarılan sayıda bir önceki basamaktan alınan ödüncü gösterir. Çarpma tablosundan yararlanarak daha çabuk sonuca varılır. 11010|2 .1. Böylece ödünç alınan basamaktaki rakam bir küçültülmüş olur. Tablo. iki basamaklı sayının -tek basamaklı ise soldaki basamağında (0) olduğu düşünülür . ikinci basamaktaki rakam ise "elde" olarak bir soldaki basamaktaki rakamlar toplamına eklenir. İki rakamın çarpımında bulunan. Bu işleme sola doğru devam edilir.11|2 11001.

1 bölümünde anlatılan 8 ve 16 tabanları ile iki tabanı arasındaki geçiş kolaylığının neden öyle olduğunu kanıtlayınız. 1101|2 x1011|2 1101 1101 0000 + 1101 10001111 772|8 x647|8 6726 3750 +5734 642026|8 Bölme: Herhangi bir tabandaki bölme işlemi. on tabanındakine benzer biçimde yukarıda anlatılan çarpma ve çıkarma işlemleriyle yapılır. İki tabanı için iki örnek aşağıda verilmiştir. 1. 1101| 1011 -1011 1. İkili mantık yerine daha üst değerde bir mantıkla çalışan sayısal sistemde bilgi iletişiminde ne yarar sağlanabilir açıklayınız. 4.5. 2. Analog ve sayısal işaretlerin saklanabildiği ortamları tartışınız.001 0010000 -1011 0101 1110| 10 -10 111 11 -10 10 -10 . 5. 3. Bir konumsal sayı dizgesindeki sayamak sayısının fazla olmasının olumlu ve olumsuz birer yönünü tartışınız.Çarpmaya ilişkin bir örnek aşağıda verilmiştir.. 11 . 14: 2 = 7 Sorular 1. Bilgi iletişim sistemleri ile teknoloji arasındaki ilişkiyi tartışınız.

y) sıralı çiftlerinden oluşan kümedir.1 Matematiksel Genel Kavramlar Tanım 2. n-lik işlem (n-ary operation) : A . Bağıntı (Relation): A dan B ye bağıntı < A. Örneğin A ve B yukarıdaki örnekte verilen kümeler olmak üzere.4. B={b1b2b3}olmak üzere AxB={(a1b1) (a1b2) (a1b3) (a2b1) (a2b2) (a2b3)}dür. Şekil.1 de verilen diyagramla gösterilen fonksiyon bir 2-li işlemdir. y ∈B olmak üzere bütün (x.1. n n 12 . R > üçlüsüdür.BÖLÜM 2 BOOLE CEBRİNE GİRİŞ Boole cebrinin aksiyomatik tanımına geçmeden önce kullanacağımız matematiksel kavramların tanımlarını anımsayalım. Tanım 2. Örneğin A={a1a2}. R : A→ B ile gösterilir. Tanım 2. Kartezyen çarpım: A ve B kümelerinin kartezyen çarpımı AxB. Tanım 2.2. B. Yada n-değişkenli fonksiyon denir. Hemen görülüyor ki R bir sıralı çiftler kümesidir. R bağıntı olmak üzere R⊆ AxB dir.2. x ∈A. A nın kendi üzerinden n defa kartezyen çarpımı olan küme olmak üzere : A → A ya olan fonksiyona n-lik işlem denir. F : A→ B ile gösterilir. A={a1a2a3} ve B={b1b2} kümeleri için R={(a1b1) (a1b2) (a3b2)} bağıntısı fonksiyonel değil. 2. Fonksiyon: Tamamen belirlenmiş fonksiyonel bağıntıya fonksiyon denir. Fonksiyonel bağıntı (functional relation): R bağıntısı tanım kümesindeki bir elemana değer kümesinde bir ve yalnız bir eleman karşı düşüyorsa bu bağıntıya fonksiyoneldir denir. Tanım 2.6. Tanım 2. tanım kümesindeki elemanların tamamı görünüyorsa bu bağıntıya tamamen belirlenmiş denir. Öyle ki A tanım kümesi (domen). Tamamen belirlenmiş bağıntı (Completely specified relation) : R bağıntısında. B değer kümesi. fakat R = { (a1b2) (a2b3) (a3b2 ) bağıntısı fonksiyoneldir.3.5. Yukarıda verilen ikinci bağıntı bir fonksiyondur. R={(a1b2) (a2b3)} kümesi bir bağıntıdır. Yukarıdaki örnekte verilen R bağıntısı tamamen belirlenmiştir.

Tanım 2.Simetri özelliği: (a. a1 a1a3. a = b ise b = a. a1 a2a3.c) ∈ R dir. a = b.b) ∈ R.a) ∈ R dir. ve " = "` simgesi ile gösterilir.A2 A aaaa 1 1 a a a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 a3 a1 a2 1 1 1 1 f a1a2. 13 . Eşdeğerlik bağıntısı (equivalence relation): R:A→ A ya bir bağıntı aşağıdaki özelliklerin üçünü birden sağlıyorsa bu bağıntıya eşdeğerlik bağıntısı denir.2. 2-li işleme (iki değişkenli bir fonksiyona) örnek. b = c ise a = c biçiminde de ifade edilebilir.a) ∈ R dir.Geçişlilik (transitive) özellik: (a.8.c) ∈ R ise (a.7. a2 a1 a2 a3 Şekil. Örneğin A= {(a1a2a3 } kümesi için R= {(a1a1) (a2a2) (a3a3) (a1a2) (a2a3) (a1a3)} bir sıra bağıntısıdır.1. Böyle bir R bağıntısının özellikleri a = a.b) ∈ R ise (b. (b. Örneğin A = {a1a2a3} kümesi için R = {(a1a1) (a2a2) (a3a3)) (a1a2 ) (a2a1) } bir eşdeğerlik bağıntısıdır. a2 a3a3.Yansıma (refleksive) özelliği: ∀ a ∈ A için (a. Sıra bağıntısı (order relation): A→ A ya bir bağıntı yalnızca yansıma ve geçişlilik özelliklerini sağlıyor ve (a. 2. a1 a2a2.a) ∈ R için a = b ise bu bağıntıya sıra bağıntısı denir ve " < " simgesi ile gösterilir. a2 a3a2. a3 a3a1. a1 1 A a1a2.b) ∈ R ve (b. Tanım 2. a3 a2a1. 3. 1.

). a ∧ b = b ∧ a dır. a ∧ a' = a' ∧ a = 0 dır. a ∨ b = b ∨ a 2. Toplama.1. a ∧ (b ∨ c) = (a ∧ b) ∨ (a ∧ c) a.10. geçerli olan ve dual denen ikinci bir teorem veya cebirsel eşitlik bulunur. Boole Cebri: Boole cebri M = (S. Bundan sonra ∨ .b ∈S için 1. A. Dağılma (distributive) aksiyomu 1. A: S nin elemanlarıyla R deki işlemlere ilişkin aksiyomlar kümesidir. 0 görülen vere 1 koyarak. Bunlara dual aksiyomlar da denir. R: 'Toplama' ve 'çarpma' denen ve tanımlanan iki 2-Ii işlem ile 'tümleyen' denen ve tanımlanan bir 1-li işlemden oluşan kümedir.2. ve 2. (+). a ∨ (b ∧ c) = (a ∨ b) ∧ (a ∨ c) dir. Boole cebri aksiyomlarından çıkarılan bir teorem veya cebirsel eşitlikten (+) ile (. Tanım 2.11. ' simgeleriyle gösterilir.c ∈S için 2. adımlarından birinden diğerine yukarıda sözü edilen yer değiştirmelerle geçilir. Tanım 2. 14 . a ∨ 0 = 0 ∨ a = a 2.) görülen yere (+) ve 1 görülen yere 0. İşlem tanımı uyarınca bu matematiksel sistem kapalıdır. a ∧ 1 = 1 ∧ a = a dır.4. Öyle ki S: Sonlu sayıda elemandan oluşan bir kümedir.A) üçlüsü ile verilen bir matematiksel sistemdir.9. (. Birim elemanları aksiyomu ∀ a ∈S için geçerli olan öyle bir 0 elemanı vardır ki a ile toplandığında a nın kendisini verir.3. ∧ . Yani 1. A. A. Tümleyen elemanı aksiyomu ∀ a ∈ için öyle bir tümleyen denen a' elemanı vardır ki 1. çarpma ve tümleyen işlemleri sırasıyla ∨ .R. Sabit (değişmez): Boole cebrindeki S kümesinin her bir elemanı bir sabittir. ∧ simgeleri yerine sırasıyla alışagelen kullanacağız.) simgelerini Teorem 2. (.b. Tanıt: Her aksiyomun 1.2. Yine ∀ a ∈S için öyle bir 1 elemanı vardır ki a ile çarpıldığında a nın kendisini verir.1 Yer değiştirme (comutative) aksiyomu: a. Boole cebri aksiyomları A. Öyleyse var olan teorem veya cebirsel eşitlik dual aksiyomlar kullanılarak tanıtlanır.) nın ve 1 ile 0 ın yer değiştirmeleriyle. a ∨ a' = a' ∨ a = 1 2. yani (+) görülen yere (.2 Boole Cebri Tanım 2. Değişken: S kümesindeki herhangi bir elemanı simgeleyebilen bir simgedir.

2 =a A.4.a'2 A. Teorem 2.4. a.a = a dır.12.4. hem herhangi bir eleman (değişmez veya değişken) hem de cebirsel ifade olabilirler.2 = (a+a') (a+a) A. Tanıt: a+1 = 1. Yani a' tektir.a'2+a'1. Tanıt olmayana ergi yöntemiyle yapılmıştır.2.a'1=0 ve a+a'2=1. 1'=0 olduğu dual aksiyomlardan yararlanarak tanıtlanır.2 ve A. çünkü eşittirler.(a+a'1) A.2.a A.2 = a+0 A.2 A.3.4.1 = a+a' =1 2. 4. Yani (a' )'=a dır. Yani a+a'1=1.2 A. Tümleyen elemanı tektir.(a+a'2) A. Birim elemanlarının tümleyenleri 0'=1 ve 1'=0 dır.1 =a'2. 1.1 gereğince sol taraf 0' dür.a+a'1. Tanıt: a+a = 1.2 A. Tanıt: Varsayalım ki a ya ilişkin farklı iki tümleyen elemanı a'1 ve a'2 olsun.a'2=0 olsun.(a+1) = (a+a' ) (a+1) = a+a'.4. Herhangi bir a elemanının tümleyeninin tümleyeni.1.2 = 0+a'1. a.a'2 A. a+1 = 1 2. Eşdeğer kuvvet (idempotent) teoremi a+a = a ve a.6.1 A.3.5.1 aksiyomunda a elemanını 0 olarak alırsak 0+0'=1 dır. kendisine eşittir.3. A.3.1 = a+a'.3. o halde 0'=1 dir.2. a'1 = a'1.(a+a) A.4. Teorem 2.2 A. Üreysel (generic) değişken: Aksiyomlarda kullanılan değişkenler olup.4.2 =a'2 a’nın tümleyeni farklı iki a1 ve a2 olamaz.1 A.a'1 A.3. a.3.1 = (a+a'2).3.1 A.1.2. A. Teorem 2.2.a'2 varsayımımızdan =a'2.2 =a.4. Teorem 2. a'1= 1.2 = a'1.Tanım 2.1 dual eşitlik benzer biçimde tanıtlanır. 15 .eşitlik düalite teoremince tanıtlanır. Tanıt: A. 0 = 0 dır.1 Teorem 2.

4.4. Boole cebri (+) ve(.2 = a.(b.7.1 A.1 = 1.Tanıt: (a')' = (a' )'.a' = (a' )'.9.(a'+b) = ab eşitlikleri sağlanır.4. [(a' )'+ a' ] = a. Tanıt: X=a+(b+c) Y=(a+b)+c olsun.1 A.3.7 ve aY = aY = a [(a+b)+c] = a (a+b)+a.b = a a.c dir.2 Teorem 2.a+0 = (a' )'.1+a.1 = a+b A.a = a. yukarıda tanıtladığımız eşitliğin duali alınarak yapılır.c A.2 A.c) = (a.1 = (a' )' (a+a' ) = (a' )'. Yutma teoremi: a. 2.a+a'.3.3.2 A.b A.1 =a A.b) .2 = a+a.2.2 = a(1+b) A. aX = aX = a[a+(b+c)] =a Teorem 2.4.2. yani associative dir.3 =a A.c Teorem 2.2 ikinci eşitlik. a+(b+c) = (a+b)+c a.2 Diğer eşitlik dualite teoremince tanıtlanır.) işlemleri için gruplandırılabilir.3. b Boole cebrinin elemanları olmak üzere a+a.1 A.(a+b) = a eşitlikleri geçerlidir. Teorem 2. Tanıt: a+a'b = (a+a') (a+b) A.1 Teorem 2.2 A.8.2.2 A. X = Y olduğunu tanıtlayacağız. Boole cebrinin herhangi iki elemanı arasında a+a' b = a+b a.2.(a+b) A. Teorem 2.a+(a' )'. 16 .b = a. Tanıt: a+a.7 = a dır O halde eşdeğerlik bağıntısının geçişlilik özelliği gereğince aX=aY=a (1) dır.4.3.

4.c.3.2. 2. A.+a'n biçiminde genelleştirilebilir.a = 0 b'+a'0 A.2 A.11.1 A.b + a' c + b.1 Teorem 2. De Morgan teoremi: Boole cebrinin birer elemanı olan a ve b arasında (a+b)' = a' b' (ab)' = a'+b' bağıntıları vardır.c = a.b + a' c + b. Teorem 2.b + a'.9 = (1+b) (a+l) A.3. .1 17 .2.c = a. Consensus teoremi a. Dual eşitlik benzer biçimde tanıtlanır.2. .Diğer taraftan a' X = a' [a+ (b+c) = a' a+a' (b+c) = 0+a' (b+c) = a' (b+c) ve a' Y = a' [(a+b)+c) = a' (a+b)+a' c = a' a+a' b+a' c = 0+a' (b+c) = a' (b+c) geçişlilik özelliğiyle a' X = a' Y = a' (b+c) 1 ve 2 eşitliklerinden aX+a' X = aY+a' Y (a+a' )X = (a+a' )Y X=Y Yani a+(b+c) = (a+b)+c dir.an) ' = a'1+ a'2+. (a' b' ) = aa' b'+ba' b' A.2.2 A.b + a' c + b.3 =1 Teorem 2. matematiksel tümevarımla (a1+a2+. De Morgan teoremi.2.+a3)' = (a'1-a'2 a3 .4.a = [(a+a' )+b] [a+ (b+b' )] Teorem 2.2 A.c Tanıt: a. Dual olan ikinci ifade benzer biçimde tanıtlanır. O halde aksiyom 4 gereğince (a+b)' = a' b' dür.2 ve A..1 Teorem 2.4.1 = 1.2 A.a2 .2 A.2.a'n ) ve (a1. Tanıt: (a+b)+a' b' = [(a+b)+a' ] [(a+b)+b' ] A.2 A.4.5 Diğer taraftan (a+b) .b =0 dır.4. A.1 (2) dır.10.

B) ' (ø) ∪ (ø) (ø) (A) (B) (A.1).c.2. (∩ ) kesişim.c Teorem 2.a3) ve B = (b1.14.(B).B) (A) (ø) (A) (ø) (A. f7 f2 f3 f4 f5 f6 f8 b2 b2 b2 b1 b2 b2 b2 b1 b2 b2 b2 b1 b2 b1 b1 b1 b2 b1 b1 b1 b2 3 Teorem 2. tümleyen işlemleriyle bir Boole cebri oluşturur. f : A → B tanımlanan farklı fonksiyon sayısı. fonksiyon sayısı f1 a1 a2 a3 b1 b1 b1 n p N = 2 = 8 dir. (A).b + a' c + a b c + a' b c = a b (1 + c ) + a' c (1+ b) = a.B) (A. S in n kez kartezyen çarpımı olan S n = SxSx. A = (a1..b + a'. Z={A. kümeler kuramının kesişim. S kümesine ilişkin işlemlerin tanım bağıntıları.B) (A.B} kümesinin alt kümelerinden oluşan S= { (ø). bağımsız aksiyomların sağlandığı görülür Tablo 2.a2.2. S kümesinin elemanları için birleşin. N farklı işaretin tekrarlanabilir p li permütasyonları (devşirim) sayısı olan N p dir.B) (B) (A.) (A) (B) (B) (B) (A.6 da verilen n-değişkenli fonksiyon tanımı uyarınca. S → S ya tanımlanabilen farklı n-değişkenli fonksiyon sayısı. Yani her bir permütasyon bir fonksiyona karşı düşer.= a. Tanıt kümeler teorisinin aksiyomları ile Boole Cebri aksiyomları arasındaki karşılılıktan yararlanarak yapılabilir. S in N kardinalitesi (#S = N) N olmak üzere N( ) dir.B) (ø) (ø) (ø) (ø) (ø) (ø) (A.. olduğuna göre.xS kümesindeki eleman sayısı N 18 n yani N .1.B) (ø) (A) (B) (A.B) (A.13. Bütün fonksiyonlar aşağıda verilmiştir. Tanıt tekrarlanabilen elemanlı permütasyon tanımıyla kolayca yapılır.B) (A.3 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar Teorem 2.( a + a' ) = a.B) (A) (A) (A) (A. tümleyen işlemleriyle bir Boole cebri oluşturur. m-elemanlı bir I kümesinin bütün alt kümelerinden oluşan bir kuvvet kümesi S. (Tablo 2. kesişim ve tümleyen işlemlerine ilişkin tanım tabloları aşağıda verildiği gibidir.B) ve ø kümeleri alınarak. n Tanıt: Tanım 2. Örnek 2.B) (A. Örnek 2.b + a' c + b. ∩ (A) (B) (A.1.B) (B) (ø) (ø) (B) (B) (B) (A) (A.b2) olsun. A’nın kardinalitesi #A=p ve B nin kardinalitesi #B=N. birleşim.B) (A. kümeler kuramının (∪ ) birleşim. 1 ve 0 birim elemanları sırasıyla (A.B) (ø) a) Birleşim işlemi b) Kesişim işlemi c)Tümleyen 2..(AB)} kümesi. #A = p = 3 ve #B = N = 2 dir.B) (A.B) (ø) (A) (B) (A.

f = x1+x2 ise 3 uzunluklu fonksiyona birer örnektir. . Boole fonksiyonunun uzunluğu: Boole fonksiyonunun formülle verilen ifadesinde tekrarlanmış veya tekrarlanmamış sabitler. . . . .x'2 fonksiyonları eşdeğer olup birincisi 4 uzunluklu ikincisi ise 5 uzunlukludur. . x2 . Bir fonksiyon. F = a.. S kümesinde 2 2 N = 3 = 9 eleman vardır ve tablo 2. Öyleyse Teorem 2. (. .14. Üç elemanlı bir kümeye ilişkin tanımlanabilen iki değişkenli fonksiyonlar. 19 n . . .3. f = x1 1 uzunluklu fonksiyona. Örneğin f1= (x1+x2)' ve f2= x'1. .tekrarlanabilen farklı elemanın n li permütasyonları sayısı kadardır (#S =N ). de gösterilmiştir. n = 2 olduğundan N(N ) = 3 =3 = 19683 dür. f=x’i 2 uzunluklu. . f19683(x1 x2) a3 a3 a3 a3 a3 a3 a3 a3 a3 n 2 2.. .2. N = 3. . S kümesindeki her bir elemana S kümesinde bir eleman karşı düşüren fonksiyona denir. .S3) olduğuna göre f:S → S e tanımlanan iki değişkenli (3 ) 9 n 2 fonksiyon sayısı.). Tablo 2.13. . İlk iki sütun sırasıyla x1. S = (S1. . . . .2. tekrarlanmış veya tekrarlanmamış değişkenler ile tekrarlanmış veya tekrarlanmamış işlemlerin toplam sayısıdır. .4 Boole ve Boole Olmayan Fonksiyonlar Tanım 2. . .xn değişkenlerine (+). Boole olan fonksiyonların dışındaki bütün fonksiyonlara Boole olmayan fonksiyon denir. . Bir başka yaklaşımla formül biçiminde ifade edilebilen Sn → S e fonksiyonlardır.12 den dolayı S → S'e fonksiyon sayısı N n n (N ) n n dir. Tanım 2. x2 bağımsız değişkenlerinin aldığı değerlere karşı düşer. Örnek 2. . . Diğer sütunlardan her biri bir fonksiyona karşı düşer. yazılış biçimine göre farklı uzunlukta olabilir. . x1 x2 a1a1 a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 f1(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a1 f2 (x1 x2) f3(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a2 ..S2. n-değişkenli Boole fonksiyonu: x1. (‘) işlemleri uygulayarak. .

xn) = g(x1... x x i =0 i =1 dir.xn)| =x f(x ..h(x1.... ..xi. ........xn)| xi =1 xi (1) [(x1.xn)| = a... ..xn) c) f(x1.xn)= xi dir..x ..xn) | xi Boole fonksiyonu.xn)=h(x1.. ... .xi...xn)| 1 =a olup xi =0 xi = f(x1....... f(x1.x ..... .xn)= xJ için f(x1..xi.xn)| f(x . a) g ve h nın uzunlukları L veya daha küçük uzunluklu olduklarına göre g(x1.. ... f(x1x2... xn )olmak üzere n-değişkenli bir xi = 0 x'i + f (x1. xi =0 + xi ] (2) Tanıt: Önce ilk ifadeyi matematiksel tümevarımla sonra ikinci ifadeyi dual alarak tanıtlayalım...xn)| x'i + f (x1.xn)| xi =0 i xi =1 i Şimdi L ≤.xn)= = 0 = f(x1...xn) ]' Bu olası üç farklı durumu ayrı ayrı inceleyelim..xi..xi.Xn)| biçimlerinde yazılabilir..xi.. .xi. 1 i xi =1 J olup x' + f (x1..xi...xi..xn)| x' + f (x1. f(x1..xn)| xi = a x'i+a xi = a(x'i + xi) = a.. f(x1..xn)| x xi =0 i xi =1 i h(x1.xn)| xi =0 =0..xi..k için (1) ifadesinin geçerli olduğunu varsayalım ve L = k+1 uzunluklu bir Boole fonksiyonu için bu ifadenin geçerliliğini tanıtlayalım.xn)| xi = 0 x'i+1 xi = 0 + xi = xi dir. L=1 uzunluklu Boole fonksiyonları için (1) ifadesi geçerlidir.xi.1 = a dır....... ...xn)+h(x1. .xn)= xi için f(x1..xn)| x xi =0 i xi =1 i 20 .xn)| =x xi =0 J .xn)|x =1 i +x'i ] [ f (x1. x 0 i x i= i =1 f(x1..xi...xi.xn)| veya duali f(x1..xn)| x = xJ x'i+xJ xi = xJ(x'i + xi) = xJ1 = xJ f(x1. . ....xn)=g(x1.Teorem 2. (k+1) uzunluklu bir Boole fonksiyonu k veya daha küçük uzunluklu g ve h fonksiyonları cinsinden ancak aşağıdaki üç farklı biçimde yazılabilir...15.xn)..xi..xn) = g(x1... xi ..... . 1 i xi =1=1 olup f(x1.xi. ..a. a) b) f(x1. .. .xi.xn)| x' + h (x1.xn) = f(x1. L=1 uzunluklu Boole fonksiyonları f(x1.xi. f(x1.. .....xn)| x' + g (x1... . ... . f(x1.xn) f(x1.. ..xi.x2.xn)=a için f(x1.xn)=[g(x1.....xn)=a..

..h(x1.xi..x'2 x'n+ f (0.xn)| x' xi =0 xi =0 i +g (x1..xn) = [g(x1..xn) c) xi =0| x'i + f (x1.xn)| ... 0.... xn) ] = --= f (0.xn) + x2 f (1...0) x'1.x'2 ... teorem 2.xn)| b) xi = 0 h(x1..xn)| xi x x i =0 i =1 L = k+1 uzunluklu f fonksiyonu için de verilen bağıntı geçerli olduğuna göre her zaman geçerlidir.xn)| xi =1 [g(x1.. 21 . Öyleyse g(x1. .....xn)| x xi =0 xi =1 i = f(x1...xn)| x' + g'(x1.......1) x1x'2x3 xn+ .xi . geçerlidir....xn)| g' (x1... (2) eşitliği (1) eşitliğinin duali olduğundan... 1.+ f (1...xn)| xi =0 xi =1 xi =0 i xi =1 Consensus teoremi gereğince = g' (x1. x2.0.0...xi. .....1. ......xi..xn)+h(x1.xn)| + g'(x1....xn)|xi =1 xi ]' = [ (g' (x1. Teorem 2. xn) = x'1 [ x'2 f (0. x2..xn)| + x'i ) ] xi =0 xi =1 = g' (x1...xn) = x'1 f (0..xi.. Tanıt: Verilen fonksiyonun...xn)| =f(x1. (g' (x1..xn) + x2 f (0.xn) ]' = [ g(x1.xn) + x1 f (1....xi . 0. xn) = x'1 f(0..xi..xn)| xi x i =1 g(x1.x'2 ........1) x'1. x'i + g' (x1.xi...... xn+ f (1.0) x'1...xn)| xi =0 ]x'i ] xi +[g (x1..1..xi..xi...xn) = g(x1..xi...0.. ....xi.1) x'1........xi. ..xn)| x'i + f (x1.xn)|xi =0 x'i + g (x1..xn)| x xi =1 xi =1 i x'i + f (x1.xi.xi . xn) ]+x1 [ x'2 f (1..xi....... x2.0...xi...yazılabilir.15....xi...... Boole fonksiyonlarının birinci tip kanonik açınımı: f : S → S e ndeğişkenli bir Boole fonksiyonu "çarpımlar terimleri toplamı" f(x1.xn).xi..0.xi.xi..... x'n+ f (0............x 2 xn bulunur..xn)| xi =1 xi + h (x1..0.... x2.....xn)| xi + xi ) .xi........xn)| xi =0+ xi =1 h(x1.....xi.....xn)| h (x1...xi..xn) + x1 f (1...15 e göre açınımı ard ardına n kez uygulanarak f(x1..1) x1x 2… n xn biçiminde ifade edilebilir..1.xi .xn)| =f(x1.xi..xn) = f (0.xi........1) x1.....xi.x'2 xn+ f (1. 1.....

.16 Boole Fonksiyonunun ikinci tip kanonik açınımı: f:Sn → S e ndeğişkenli bir Boole fonksiyonu "toplamlar terimleri çarpımı" f(x1.0. xn dır.1. ..+x'n] biçiminde ifade edilebilir. tip kanonik açınım bir başka biçimde f (x1x2 .[ Tanıt: Teorem 2. . . . öyle ki ∆ f(0) = f(0.0..0. basamaklarda ki sayamaklar ilgili değişkenlerin aldıkları değerlerdir.0.15 in duali alınarak tanıt yapılır. basamaklar değişkenlere karşı düşürüldüğünde.1) .1.1) ve ∆ m0 (x1x2 . . f(i) ye ilişkin eşitliğin sağında fonksiyonun değişkenlerinin aldıkları değerlerin saptanması: i sayısının iki tabanındaki karşılığında.0) + x1 +x2 +. xn) = x'1x'2 . . f(2n-1) = f(1.1)+x1+x2+. .x i 1 2 −1 n) yazılabilir.. . .. ∆ n m2 -1 (x1x2 .. 22 . ..tip kanonik açınımda çarpımlar terimlerine minterim denir Teorem 2.+x'n] . x2 xn) = i= 0 f(1. bir basamaktaki sayamak 0 ise ilgili değişken tümleyen (x') olarak.1..1)+x'1+x'2+.. basamaklar değişkenlere karşı düşürüldüğünde. Tanım 2.. ..0) ∆ f(1) = f(0. . =[ f (0. +Xn)] [ f (0.15 Minterim: Bir Boole fonksiyonuna ilişkin 1.. x'n ∆ m1 (x1x2 . f(i) ve mi deki i. . . mi lere ilişkin eşitliğin sağındaki çarpım terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında. .. 0 < i < 2n-1 olan 10 tabanında bir sayıdır. xn) = x'1x'2 . sayamak 1 ise ilgili değişken kendi (x) olarak çarpımlar teriminde görülür. xn . . . . .xn ) = 2 n ∑ f(i) m (x x . xn) = x1x2 ..

tip kanonik açınımda tanımlandığı gibidir Mi ler ise ∆ M0 (x1x2 .+x1x2+Bx1x2 dir.1 simgelerinin n-li permütasyonları sayısı (2 ) kadar olan tanım elemanına karşı düşen değer elemanları biliniyorsa. Örnek 2. Tanıt: Varsayalım ki bir Boole fonksiyonun farklı iki 1. + x'n .. tip kanonik açınım: f(x1x2) = f (0.1) = 1. Teorem 2. .1 simgelerinden oluşan tanım elemanı için aldığı değerler f(0. tip kanonik açınımlardan hemen görülmektedir. + x'n dır. 2. .Mi (x1x2 .Bir Boole fonksiyonuna ilişkin 1. en az bir minterimin katsayısı X ve Y de farklı olmak zorundadır. . ∆ n M2 -1 (x1x2 .0)x1x'2+f (1. tip kanonik açınımda toplamlar terimlerine Makterim denir.1)x'1x2+f(1. Mi ye ilişkin eşitliğin sağındaki toplam terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında basamaklar değişkenlere karşı düşürüldüğünde.1.xn ) = ∏ 2n −1 i=0 [f(i)+. Herhangi bir n-değişkenli Boole fonksiyonuna ilişkin 0. tip açınım içinde benzer tanıt yapılır. xn) = x'1 + x'2 +. bu fonksiyon yegane olarak belirlenmiş olur. tip kanonik açınım 23 n 2 2 n . Örnek 2. Bu sonuç 1. tip açınım olamaz.0) = 0.2.1) = B olsun. . Tanım 2. öyle ki f(i) 1. O halde farklı iki 1. Bu Boole fonksiyonuna ilişkin 1. tip açınımlar yeganedir. tip kanonik açınım bir başka biçimde f (x1x2 . Bir başka deyişle herhangi bir Boole fonksiyonu 2n özel değeriyle yegane olarak belirlenir... f(1.xn )] yazılabilir. Sonuç 2.0) = A. ve 2.0)x'1x'2+f (0.16 Makterim: Bir Boole fonksiyonuna ilişkin 2. 2. X ve Y farklı olduğuna göre. .4.1 de verilen S kümesi için f:S → S e tanımlanan iki değerli bir Boole fonksiyonun 2 =2 = 4 adet 0. .1)x1x2 = Ax1x2. Bu demektir ki fonksiyonun aynı bir tanım elemanına farklı iki değer elemanı karşı düşer. bir basamaktaki sayamak 0 ise ilgili değişken kendi (x) olarak. f(1. . fonksiyon tanımıyla çelişir. xn) = x1 + x2 +. tip açınımı X ve Y olsun. xn) = x1 + x2 +. .17. +xn ∆ M1 (x1x2 .. ve 2. sayamak 1 ise ilgili değişken tümleyen (x') olarak toplamlar terimlerinde görülür. n Mi deki i 0 < i <2 -1 olan 10 tabanında bir sayıdır. f(0.

) tip kanonik açınım yazılır.1 den oluşmuş 2n tanım elemanı için fonksiyonun aldığı değerden yararlanarak 1. veya 2. Boole olan ve olmayan fonksiyonlara örnek.A)=0 dır. Verilen bir fonksiyonun Boole olup olmadığına.A)=A olduğu halde f2(0.0)+x'1+x2] [f(1. ( ' ) işlemlerinin oluşturduğu Boole cebrinde S2 → S e tanımlanan 2 değişkenli iki fonksiyon tablo 2. ) . Verilen f:S2 → S fonksiyon Boole varsayılarak. (AB) } kümesi ile (+) .3. f2. S2 kümesindeki diğer tanım elemanları için Boole fonksiyonunun aldığı değer elemanları yukarıdaki herhangi bir açınım formülünden hesaplanarak bulunabilir.5. ( .4. O halde f2 Boole fonksiyonu olamaz. (B) . Örnek 2. tip kanonik açınımlardan yararlanarak.0)+x1+x2] [f(0.1 deki işlem tanım tablolarından yararlanarak f(x1x2) |=Ax1x2+x'1x2 +B x1x2 = A A' B' +A' B + B A B = 0. Örnek 2.) tip kanonik açınım formülüyle bulunan değerlerden farklı ise fonksiyon Boole olmayan fonksiyon. x1= A. karar verilebilir. Örneğin x1x2 = AB domen elemanı için Boole fonksiyonunun aldığı değer.4 te. Bu fonksiyon tablo biçiminde tablo 2. n=2 dir f1 fonksiyonu örnek 2. ikinci bölgedeki f1 e ilişkin verileri sağlar. aynı ise fonksiyon Boole fonksiyonudur. Örnek Boole fonksiyonu için S2 → S ilişkisi 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 0 B A 1 0 A 0 B B 1 0 AB B BA A BB 1 Sonuç 2. Çünkü tablo 2. bölgede f1 in aldığı değerleri alan. (A) .f(x1x2) = [f(0. x2= B S2 S 00 A 01 1 Tablo2.1 de yerilen S={(Ø) . 0. n: değişken sayısı N=#S olduğuna göre. Boole olmayan bir fonksiyondur.B+0. tanım kümesinde arta kalan (Nn-2n) tanım elemanı için fonksiyonun aldığı değer. fakat ikinci bölgede en az bir yerde f1 den farklı olan Boole olmayan çok sayıda fonksiyon verilebilir. Oysa f1(0.1)+x1+x'2] [f(1. N=4.4 te çift çizgi ile ayrılan birinci bölgedeki verilerle f1 e ilişkin kanonik açınımlar.3 de verilmiştir.2.2.4 te verilen fonksiyon olup bir Boole fonksiyonudur. (2. çift çizgi ile ayrılan 1. 1 (2.1)+x'1+x'2] = (A+x1+x2) (x'1+x2) (B+x'1+x'2) dür. 00 A A Tablo. Boole fonksiyonu olsaydı f1 in aynı olacaktı. 01 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 1 1 0 0 B B A 0 1 1 0 0 A A 0 0 B B B B 1 1 0 0 AB B B BA A A BB 1 1 S2 f1 f2 24 .4 te verilmiştir.B' + B.B=B x1= B bulunur. örnek 2. f2 fonksiyonu ise 0-1 den oluşmuş 2n =22=4 tanım elemanı için f1 in aldığı değerleri almaktadır. 1. Tablo 2.

Boole fonksiyonları için 0. Doğru ve yanlış minterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 1. Tanım 2. Tanım 2. 0 1 ' 0 0 1 0 0 0 0 1 1 1 1 1 0 1 1 0 İleride ki konularda iki değerli Boole cebrinin bir matematiksel model olarak temsil ettiği fiziksel sistemler üzerinde duracağız.5 İki Değerli Boole Cebri ve Anahtar Fonksiyonları Tanım 2. 2.çarpma.N ) ] dir. tip kanonik açınımında katsayısı 1 olan makterimlere yanlış. Tablo 2. O halde Boole fonksiyonu sayısı N n (2 ) n (N ) n n (2 ) Sonuç 2. Farklı seçim sayısı. çarpma. + 0 1 . tip kanonik açınımında katsayısı 1 olan minterimlere doğru. N dir.5. tip kanonik açınımlarında yalnızca doğru minterimleri. İki değerli Boole Cebri: 0 ve 1 birim elemanlarından oluşan S={0. Sn → S e toplam fonksiyon sayısı. tip 25 .1} kümesi için tanımlanan toplama. 2. Sonuç 2. Anahtar fonksiyonları: İki değerli Boole cebrinde tanımlanan fonksiyonlara anahtar fonksiyonları denir. Doğru ye yanlış makterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 2. tümleyen işlemleri.8 . # S = N olduğuna göre f:Sn → S n-değişkenli Boole fonksiyonu sayısı n n (N ) n (2 dir. çünkü açınım formülüyle yegane olarak belirlenirler.N ] dir.13 uyarınca N(N n (N ) n (2 ) n ) olduğuna göre Boole olmayan fonksiyon sayısı [N . S = {0. N n (N ) =N n (2 ) = 2 n (2 ) dir.1 den oluşmuş 2 tanım elemanına karşı düşen değer elemanları bağımsız olarak seçilebilir. kanonik açınımlar gereğince.20. tip kanonik açınımda yalnızca doğru makterimlerin düşünülmesi yeter.1} kümesi için tanımlanan Sn → S e n-değişkenli fonksiyonların tamamı Boole fonksiyonudur. Tablo 2.Diğer tanım elemanlarına karşı düşen değer elemanları bağımsız seçilemez. S={0. Tanım 2. Anahtar fonksiyonlarının 1. bütün anahtar fonksiyonları Boole fonksiyonu olup formül biçiminde ifade edilebilirler. f:S → S e n-değişkenli Boole olmayan fonksiyon sayısı ise [N . 0 olan minterimlere ise yanlış minterim denir. teorem 2. tümleyen işlemleriyle oluşturduğu Boole cebrine iki değerli Boole cebri denir.5 te verilen toplama.17. -N farklı işaretin 2 Ii permütasyonları sayısı. 1. 0 olan makterimlere ise doğru makterim denir. Sonuç 2.veya 2. Çünkü 1.4.3.1} kümesinin.19.N dir.4 uyarınca ikili Boole cebrinde tanımlanan bütün fonksiyonlar Boole fonksiyonu olduğuna göre.

.xn) = Π Doğru makterimler biçiminde yazılabilir. . ve 2.4..3.7 = f(0)m0+f(1)m1+f(2)m2+f(3)m3+f(4)m4+f(5)m5 + f(6)m6+f(7)m7 = 0.5. x2 x3 x1 f(x1x2x3) Minterimler makterimler i 2 1 f(i) Mi Mi 2 2 20 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 M0=x1+x2+x3 M1=x1+x2+x'3 M2=x1+x'2+x3 M3=x1+x'2+x'3 M4=x'1+x2+x3 M5=x'1+x2+x'3 M6=x'1+x'2+x3 M7=x'1+x'2+x'3 f(x1. . tip açınımda 0 olurlar ve fonksiyonun ifadesinde görülmezler.. Anahtar fonksiyonlarının bir gösterilimi de f(x1. veya Örnek fonksiyonun 1.x2. O nedenle 1.açınımda 1..6.6.xn) = Π Doğru makterimlerin 10 tabanındaki indisleri f(x1.tip kanonik açınım ise f (x1x2x3)=Π 0. tip kanonik açınımları f(x1. . Örneğin f(x1x2x3) = Σ 2.Bir Boole fonksiyonuna ilişkin doğruluk tablosu. Tablo 2.x2. Örnek 2.xn) = Σ Doğru minterimler veya biçiminde olur.xn) = Σ Doğru minterimlerin 10 tabanındaki indisleri.m0+0 m1+1 m2+0 m3+1 m4+1 m5+0 m6+ 1 m7 = m2+m4+m5+m7 = x'1x2x'3+x1x'2x'3+x1x'2x3+x1x2x3 dır.x2.7 ile gösterilen anahtar fonksiyonu f(010) =f (100) = f (101) = f (111) =1 ve f(000) = f (001) = f(011) =f (110) = 0 olan bir fonksiyondur.1.21 Doğruluk tablosu: İki değerli Boole cebrinde bir fonksiyona ilişkin tanım ve değer kümesi elemanlarını gösteren tabloya doğruluk tablosu denir.5. ve fonksiyona ilişkin minterim ve makterimler.6 =[f(0)+M0] [f(1)+M1] [f(2)+M2)] [f(3)+M3] [f(4)+M4] [f(5)+M5]+[f(6)+M6] +f[(7)+M7] =[0+M0] [0+M1] [1+M2] [0+M3] [l+M4] [l+M5] [0+M6] [1+M7] 26 . Tanım 2.x2.6 da bir anahtar fonksiyonuna ilişkin doğruluk tablosu ve minterim ve makterimler verilmiştir.4. . tip kanonik açınımı f (x1x2x3) = Σ 2. 2. Aşağıdaki Tablo 2. 2.

27 .6 Özet Bu bölümde en genel anlamda Boole cebri ve bu cebirde tanımlanan Boole olan fonksiyonlarla Boole olmayan fonksiyonlar incelenmiştir.=M0.M1. tip kanonik açınımlar verilmiştir. bu cebirde tanımlanan anahtar fonksiyonları ve bu fonksiyonların minterim ve makterimler cinsinden nasıl yazıldığı gösterilmiştir. Bundan sonraki bölümlerde yalnızca ikili Boole cebri kullanılacaktır. Son olarak ta ikili Boole cebri. ve 2.M6 =(x1+x2+x3) (x1+x2+x'3) (x1+x'2+x'3 ) (x'1+x'2+x3) dır 2. Boole olan fonksiyonlara ilişkin genel 1.M3.

önermeler cebrinin ( ∨ ) birleşim.ikili Boole cebri ile matematiksel olarak nasıl modellendirileceği incelenecektir.2. olumsuz(-) işlemleri.1. Tanım 3. Gerilim mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri gerilimin olup olmamasını simgeliyorsa.1 deki gibi betimlenebilirler.4. ( ∧ ) kesişim. fiziksel dizgelerdeki elektriksel büyüklüklerin (akım veya gerilim) olup olmamasına karşı düşürüleceklerdir.3.y Eğer x öyleyse y x→ y x. Negatif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0'ın simgelediği gerilimden (akımdan) küçükse dizge negatif mantıkla çalışıyor denir. Boole cebrindeki {S} kümesinin 1 ve 0 elemanları. (`) olumsuz işlemleriyle aşağıdaki tablo 3. 28 . Tanım 3.1 Giriş Bu bölümde sırasıyla önermeler cebrinin ve kapı elemanlarından oluşan sayısal dizgelerin. önermeler cebri ve Boole cebri karşılaştırması. Y(yanlış) } kümesi ve aşağıda tablo 3. Tanım 3. Buna göre "Bu gün Gümüşsuyunda yağmur yağabilir" bir önerme değildir ama "Bugün Gümüşsuyunda yağmur yağdı” bir önermedir. 3. bir Boole cebri oluşturur.1. Tanım 3. Pozitif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0 ın simgelediği gerilimden (akımdan) büyükse dizge pozitif mantıkla çalışıyor denir. Dilde kullandığımız bazı cümleler.1.2 te tanımlanan toplama( ∨ ). çarpma( ∧ ). bu dizge gerilim mantığı ile çalışıyor denir. S={ D(doğru). Dildeki ifade Önermeler Cebrinde Boole Cebrinde olumsuz x -x Olumsuz x' x veya y veya ikisi de x ∨ y Birleşim x+y x ve y x ∧ y Kesişim x. Dildeki cümleler. Bu betimlemede önermelerin özelliği ya doğru ya da yanlış olmasıdır. Akım mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri akımın olup olmamasını simgeliyorsa.BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ 1. Tablo 3. X ve Y önerme değişkenleri olup D(doğru) ve Y(yanlış) değerlerinden birini alırlar.2 Önermeler Cebri ve İki Değerli Boole Cebri Bilindiği gibi önermeler cebri dilin matematiksel betimlemesinde kullanılır. bu dizge akım mantığı ile çalışıyor denir.y' yi gerektirir x'+y x eğer ve yalnız y x=y xy+x'y' Teorem 3.

Netice olarak F önerme fonksiyonu. U: Asansör çalışıyor V: Asansör boş Y: Asansör çağrılmış .VE kapısı (AND gate): Şekil 3. Bu Boole fonksiyonu üzerinde yapılacak çeşitli işlemler sonucu sözle anlatım farklı biçimlerde ifade edilebilir. x y X∨ Y X∧ Y -x D D D D Y D Y D Y Y Y D D Y D Y Y Y Y D Tanıt: D→ 1. Şimdi sırasıyla U. toplamı biçiminde görülecektir.3 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri Önce yaygın biçimde kullanılan kapı elemanlarını tanıyalım.V. 29 .Z değişkenlerini aşağıdaki önermelerle tanımlayalım. herhangi bir değişkenin istenmeyen bir değer almasında (0) olacaktır.Tablo 3. çarpma ve olumsuz işlemlerinin tanım tablosu. Yani F. z': Kapı kapalı Koşullardan herhangi biri sağlandığında F = 1. Herhangi bir koşul ise belli değişkenlerin birlikte 1 değeri almalarında (1). koşulların toplamı biçiminde görülecektir. Örneğin yukarıdaki fonksiyondaki terimler U parantezine alınabilir. Y→ 0 a karşı düşürülüp. Önermeler cebri işlemlerinden toplama. Buna göre F önermesi: F = UVY'+UZ biçiminde bir Boole fonksiyonu ile ifade edilebilir. 3. Bu lojik toplama işlemidir. değişkenlerin çarpımıyla elde edilen koşulların. 1. Önerme fonksiyonu bir Boole fonksiyonu ile temsil edilebilir. Örneğin aşağıdaki koşullardan en az biri ( VE/VEYA) sağlandığında doğru(D). Boole cebri aksiyomları sağlatılarak tanıt yapılabilir. Y': Asansör çağrılmamış z: Kapı açık . a) Asansör çalışmakta.Y. aksi halde yanlış(Y) olan bir F önerme fonksiyonu düşünelim. içi boş ve çağrılmamışsa ve/veya b) Asansör çalışmakta ve kapısı açık koşulları altında doğru aksi halde yanlış olsun.2. Bu fonksiyon bir asansörün güvenilir çalışabilmesi için uyarı işareti üreten fonksiyonda olabilir. sağlanmadığında ise F=0 olacaktır. Bu işlem lojik çarpma işlemine karşı düşer. F önermesi. 1 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.

Tümleyen kapısının doğruluk tablosu ve gösterilişi 4.3 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.3. x 0 0 1 1 y (xy) ' 0 1 1 1 0 1 1 0 x y (xy) ' Şekil 3. 30 . x 0 1 x' 1 0 x x' Şekil 3. TÜVEYA kapısının doğruluk tablosu ve gösterilişi.TÜVEYA kapısı (NOR gate): Şekil 3.6 da giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.2 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. TÜVE kapısının doğruluk tablosu ve gösterilişi 5.4 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. 6.5 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.5.4.x y 0 0 1 1 0 1 0 1 xy 0 0 0 1 x y xy Şekil 3.2 VEYA kapısının doğruluk tablosu ve gösterilişi 3. TÜVE kapısı (NAND Gate): Şekil 3. x 0 0 1 1 y 0 1 0 1 x+y 0 1 1 1 x y x+y Şekil 3. VEYA kapısı (OR gate): Şekil 3.Ayrıcalı-VEYA kapısı (Exclusive-OR gate): Şekil 3. TÜMLEYEN kapısı (NOT gate): Şekil 3.1 VE kapısının doğruluk tablosu ve gösterilişi 2. x 0 0 1 1 y 0 1 0 1 (x+y) ' 1 0 0 0 x y (x+y) ' Şekil3.

toplama. tümleştirilmiş devre olarak satılırlar.1 } kümesine VE. SSI elemanlar içlerinde 10 kadar kapı elemanı bulunduran devrelerdir. tümleyen işlemi için kullanılan küçük yuvarlak (o) işareti. aynı işaretli ise 0 çıkışını verir. Transistörlerle yapılan gerçekleştirilmelerde çeşitli teknolojiler kullanılmaktadır ( TTL. Mantık devresi: Sonlu sayıda kapı elemanlarından oluşan ve aynı bir girişine birden fazla çıkışın bağlı olmadığı birleşik devreye denir. VEYA.6.7 de iki SSI elemanı örneği verilmiştir. CMOS gibi ) Bu teknolojiler ve kapı elemanlarının iç yapısı bu dersin kapsamı dışında tutulmuştur. SSI (Single Scale Integrated Circuits) Küçük ölçekli tümleşik devreler. giriş-çıkış ilişkisi verilerek tanımlanmıştır. Çıkış yelpazesi (Fan out) Bir kapı elemanından alınabilecek maksimum çıkış sayısına denir. Tanım 3. Yani Ayrıcalı-VEYA kapısı girişler farklı işaretli ise 1 çıkışını. Kapı elemanları yukarıda gösterildiği gibi tek başlarına ticari olarak satılmazlar.5. Şekil 3. Her bir kapı elemanının gerçekleştirilmesi için transistörlerden yararlanılır. Lojik devrelerde kullanılan tümleştirilmiş devreleri dört gruba ayırmak mümkündür. Tanım 3. 31 .14. Tanım 3. kapılara ilişkin giriş . değişkenlerin tümleyenleri için de kullanılabilir. Giriş yelpazesi (Fan in) Bir kapı elemanına uygulanabilecek maksimum giriş sayısına denir.x y x ⊕y x 0 0 0 x ⊕y 0 1 1 y 1 0 1 1 1 0 Şekil 3. Ayrıcalı-VEYA kapısının VEYA kapısından ayrılması 11 girişi için de çıkışın 0 olmasıdır. Tek giriş ve tek çıkışı olan tümleyen elemanından ise 8 tanesi ticari bir tümleşik devrede görülür.6 Ayrıcalı-VEYA kapısına ilişkin doğruluk tablosu ve gösterilişi. pozitif (negatif) akım (gerilim) mantıkları S={ 0. İki giriş ve bir çıkışlı kapı elemanlarından bir SSI elemanda normal olarak dört tane bulunur. kapıların girişlerinde. MOS. iki değerli bir Boole cebri ile matematiksel olarak modellendirilebilirler. Bu dersin kapsamı içerisinde kapı elemanları. tümleyen işlemlerine karşı düşürülerek. TÜMLEYEN kapıları çarpma. Bir kombinezonsal devreye ilişkin Boole fonksiyonu. Mantık devreleri. Kapıların çıkışında.çıkış bağıntısı (tanım bağıntısı) formül biçiminde yazılarak ta kolayca bulunabilir.

örneğin çevre. İlerde göreceğimiz gibi bu devreler ardışıldır. Örneğin mikroişlemciler bir VLSI elemandır. tanım gereğince girişler cinsinden yegane olarak belirlendiğine göre. Her bir giriş permütasyonu ve buna ilişkin çıkış. her bir çıkışa ilişkin bir Boole fonksiyonun bulunmasıyla yapılabilir. Örneğin şekil 3. Verilen bir kombinezonsal devreye karşı düşen Boole fonksiyonunun bulunması. bilindiği gibi.8 de üç girişli ve tek çıkışlı bir kombinezonsal devre ve buna ilişkin doğruluk tablosu verilmiştir. Analizi yapılacak devre giriş ve çıkışları belirlenmiş bir kapalı kutu olarak verilmiş olsun.7 Pratikte kullanılan iki SSI tümleşik devre şeması MSI (Medium Scale Integrated Circuits) Orta ölçekli tümleşik devreler. içersinde 10100 kadar kapı elemanı bulunduran devrelerdir ve bu dersin kapsamında incelenecektir. her bir Boole fonksiyonuna da en az iki kombinezonsal devre (sentez) karşı düşürülebilir. devrede gözlenerek bir doğruluk tablosu oluşturulur. VLSI (Very Large Scale Integrated Circuits) Büyük ölçekli tümleşik elemanlar binlerce kapı elemanını kapsayan devrelerdir bu dersin kapsamında incelenmeyecektir. x1 x2 x3 Kombinezonsal devre f 32 . analiz için aranan fonksiyondur. farklı çıkışlar veren mantık devresi kombinezonsal değildir. Her bir kombinezonsal devreye bir Boole fonksiyonu (analiz). Analiz işlemi.Oysa lojik devrelerde analiz işlemi.14 vcc 13 12 11 10 9 8 vcc 14 13 12 11 10 9 8 grd grd 1 2 3 4 5 6 7 1 2 3 4 5 6 7 vcc: besleme gerilimi grd:toprak Şekil 3. çeşitli yöntemlerle yapılmaktadır. yine bu dersin kapsamında incelenecektir. Kombinezonsal devrenin çıkışı. Bu tabloya karşı düşen Boole fonksiyonu. İleride nasıl elde edebileceğimizi göreceğimiz gibi. 100-1000 kadar kapı elemanı bulunabilir. Kombinezonsal devre: çıkışları. LSI (Large Scale Integrated Circuits) Büyük ölçekli tümleşik devrelerde. her bir girişe bir bağımsız değişken karşı düşürülüp fonksiyon olarak bulunur. bu fonksiyon f = x1x2 + x'3 Boole fonksiyonuna eşdeğerdir. devreler teorisinde. düğüm yöntemleri gibi. girişleriyle yegane olarak belirlenen mantık devrelerine denir. Tanım 3. Buna göre aynı girişe. devrenin analiz edilmesine karşı düşer (Giriş/çıkış ilişkisinin analitik ifadesi). Bu fonksiyonların bulunması devreler teorisindekine göre çok daha basit ve kolaydır.7.

tip kanonik açınımlardan yararlanarak. kapı elemanlarında oluşmuş devrenin bulunması. Sonuç çarpımlar terimlerinin toplamı VE-VEYA devresidir. Tutulacak yol. VEYA kapısının çıkışında. 33 . VEYA kapısı 2. çarpımlar terimlerinin toplamı olan fonksiyon da. sentez işlemi. tip kanonik açınım için çarpımlar terimleri. bir kapalı kutu biçiminde değil de.. n-değişkenli bir Boole fonksiyonuna. Bu durumda analiz için gerekli olan fonksiyon.8 Örnek kombinezonsal devreye ilişkin doğruluk tablosu ve karşı düşen Boole fonksiyonu. Seviye ye karşı düşer. 1. Analizi yapılacak kombinezonsal devre. ve 2. x1 x2 x1x2 f =x1x2+x3' x'3 x3 Şekil 3. n-girişli VE kapılarıyla. formül biçiminde bulunabilir. n-girişli VE kapılarının çıkışlarının bir VEYA kapısının girişine verilmesiyle. iki seviyeli olarak elde edilir. kapı elemanları ve bağlantılarıyla verilmiş olsun. Şekil 3. her kapının tanım bağıntısını kullanarak. lojik devrelerde en az iki çözümlüdür. VE kapıları 1.9 de bir örnek verilmiştir. en az iki kombinezonsal devre karşı düşürülebilir. 1. doğruluk tablosuna gerek olmadan.Girişler bağımsız egişkenler x1 x2 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 Bağımlı değişkenler x3 0 1 0 1 0 1 0 1 f 1 0 1 0 1 0 1 1 x1x 0 0 0 0 0 0 1 1 x3’ 1 0 1 0 1 0 1 0 x1x2+x3’ 1 0 1 0 1 0 1 1 Şekil 3. kapı çıkışının girişleri cinsinden yazılması ve bu işleme devrenin çıkışına gelinceye kadar devam edilmesidir. her birine birer tane olmak üzere.9 Bir kombinezonsal devreye karşı düşün Boole fonksiyonunun bulunmasına örnek Giriş ve çıkışları belli (doğruluk tablosu veya fonksiyonu belli) bir kutuya ilişkin.

2. önce VEYA kapıları sonra VE kapısı kullanılarak. . tip kanonik açınımına ilişkin.1. tip kanonik açınım için de.4 = (x1+x2+x3) (x1+x2+x'3ı (x1+x'2+x3) (x1+x'2+x'3 )(x1+x2+x3) fonksiyonuna ilişkin iki iki seviyeli kombinezonsal devre Şekil 3. şekil 3. iki-kapı elemanı gecikmesinin toplamı kadar olduğu.7 = x1x'2x3+x1x2x'3+x1x2x3 = Π 0. Şekilde görüldüğü gibi. İki-seviyeli gerçekleştirilmelerde devrenin cevap verme süresinin. seviye (a) çarpımlar terimlerinin toplamı (b)toplamlar terimlerinin çarpımı Birinci tip Kanonik açınım İkinci tip kanonik açınım f = ∏ (f (i ) + Mi ) f = ∑ f (i )mi Şekil 3. 2. .10 b de de aynı fonksiyonun 2.10 a da bir Boole fonksiyonunun 1.. 34 .10 Bir Boole fonksiyonuna ilişkin iki iki-seviyeli en genel biçimde kombinezonsal devre. .11 de verilmiştir. f 2. f . . 1.3. genel olarak söylenebilir. Seviye ye karşı düşer. tip kanonik açınımına ilişkin iki seviyeli kombinezonsal devreler en genel biçimde verilmiştir. iki seviyeli bir kombinezonsal devre elde edilir.6. . seviye 2. VEYA kapıları 1. . . . Şekil 3.. seviye 1. . . benzer biçimde.seviye . Sonuç toplamlar terimlerinin çarpımı VEYA-VE devresidir. . VE kapısı 2. Örneğin f(x1x2x3) = Σ 5.

Bütün Boole fonksiyonlarının 1. benzer biçimde tanıtlanabilir. tümleyen ve çarpma işlemleriyle x + y = ( x'. eksik olan toplama işlemi. Tanıt: x. eksik olan çarpma işlemi. belli işlemlerle (elemanlarla) ifade edilebiliyorsa (gerçekleştirilebiliyorsa). Tanım 3. bu işlemler (elemanlar) bir bütün oluşturuyor denir. TÜMLEYEN işlemleri) bir bütün oluştururlar.x1 x2 x '3 x1 x '2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x '3 x1 x '2 x3 x1 x '2 x '3 x '1 x2 x3 f f Şekil 3. çarpma. TÜVEYA işleminin minimal bütünlüğü. ve 2. tümleme işlemleri (VE.4. TÜMLEYEN elemanları) ile çarpma ve tümleyen (VE. Teorem 3.11. 35 . İkincisi için. Tanım 3.y = [ (x+x)' + (y+y)' ]' x + y = [ (x+y)' (x+y)' ]' x' = (x+x)' dır.3. TÜVE veya TÜVEYA işlemleri (elemanları) birer minimal bütün oluştururlar. Burada yalnız çarpma ve tümleyen işlemleri vardır. O nedenle bu işlemler birer bütün oluştururlar.9. TÜMLEYEN kapı elemanları) bir bütün oluştururlar. VEYA. Teorem 3. Örneğin toplama.y = [ (xy)' (xy)' ]' x + y = [ (xx)' (yy)' ]' x' = (xx)' olduğundan TÜVE işlemi bir minimal bütün oluşturur. Tanıt: İlki için.8. çarpma. Burada yalnız toplama ve tümleyen işlemleri vardır. Bir örnek Boole fonksiyonuna ilişkin iki iki-seviyeli kombinezonsal devre. Toplama ve tümleyen işlemleri (VEYA. Şöyle ki x.y' )' biçiminde elde edilir. Bütün işlemler (elemanlar): Herhangi bir Boole fonksiyonu. kanonik açınımları vardır ve bu açınımlar toplama. tümleme işlemleriyle ifade edilirler. Minimal bütün işlemler (elemanlar): Bütün işlemlerin (elemanların) sayısı minimum ise bu işlemler (elemanlar) bir minimal bütün oluşturuyor denir. tümleyen ve toplama işlemleriyle xy = ( x' + y' )' biçiminde elde edilir.

8 a da verilen iki seviyeli devrede. VE kapılarının çıkışlarının tümleyenlerini ve VEYA kapılarının girişlerinin de tümleyenlerini aldığımızı düşünsek.tip kanonik açınıma karşı düşen iki-seviyeli gerçeklemede. Öte yandan bütün girişleri tümleyen olan bir VEYA kapısı bir TVE kapısına eşdeğerdir. Bir mantık devresine ilişkin graf (çizge): Her bir kapı elemanına bir düğüm. f = f = f 1.3.x3.. Görülüyor ki bütün Boole fonksiyonlarını.12. x1 x2 x3 A C f x1 x2 B A x3 B C f a)Örnek mantık devresi. seviye 2. Teorem gereğince tümleyenin tümleyeni kendisine eşittir. çünkü De Morgan teoremi gereğince (x'1+ x'2+ x'3 +. üstelik bütün elemanları aynı tip kapı elemanlıdır. Tümleşik devre teknolojisi açısından bu sonuç yararlıdır. Örneğin şekil 3..10..+ x'n) = (x1.12a daki mantık devresine ilişkin çizge. Şekil 3. giriş çıkış açısından sonuç değişmeyecektir.xn)' dir. seviye 1.12 Yalnızca TVE kapıları kullanılarak bir Boole fonksiyonunun en genel gerçekleştirilişi Benzer biçimde 2 kanonik açınım için de yalınızca TVEYA kapılarıyla ( bütün kapıları TVEYA kapılarıyla değiştirerek) en genel bir devre verilebilir. 36 . elde edilen çizgeye denir.12. Bakınız Şekil 3.seviye 2.. gerektiğinde aynı tip kapı elemanlarıyla gerçekleştirmek olasıdır. Tanım 3.x2.seviye 2. b) Örnek mantık devresine ilişkin çizge Şekil.. Bir mantık devresi ve çizgesi.12 b de verilmiştir. Bu sonuca göre 1.Şekil 3. seviye 1. bütün kapıları TVE kapılarıyla yer değiştirdiğimizde. seviye Şekil 3. elde edilen devre ilk devreye eşdeğer. her bir giriş ve çıkışa da işaretin akışına göre yönlendirilmiş bir topolojik eleman karşı düşürülerek.

kapı elemanları sonlu ve devre birleşik olduğundan. O halde devre kombinezonsaldır.xn ve 1 kapılarının çıkışları olsun.12. yani ileri beslemeli bir mantık devresinde. bu devreye geri beslemeli devre denir.24. bir başka kapı elemanının çıkışından beslenmek zorundadır. Varsayalım ki bu önerme yanlış. İleri beslemeli mantık devresi: Çizgesi. Teorem 3.Tanım 3. f çıkış fonksiyonu. Şekil 3. . Böyle devam edilerek devrenin çıkışlarına varılır. girişler cinsinden yegane olarak belirlenir ve f= [(x'1+ f ) x2 + x1 ]x3 = [(x'1+ f + x1 ) (x2 + x1) ] x 3 = ( x1+x2)x3 dür x '1 x 2 x1 x3 f Şekil 3. girişlerinden en az biri. Geri beslemeli mantık devresi: Bir mantık devresine ilişkin çizge. varsayım gereğince.5. Bu yeni kapı elemanı da. Öyle kapılar vardır ki girişleri x1. en az bir kapı elemanı vardır" önermesinin doğru olduğunu tanıtlayalım. aynı bir devre elemanı iki defa hesaba katılmak zorundadır. Yukarıda sözü edilen kapılara 1 kapıları diyelim. Kombinezonsal olan bir geri beslemeli mantık devresi. Tanıt: Önce "ileri beslemeli bir mantık devresinde. varsayımla çelişir. Örneğin Şekil 3. Bunlara da 2 kapıları diyelim. Çevre: İki ucu birleşik yola çevre denir.12 b de verilen mantık devresi ileri beslemelidir. bir başka kapı elemanının çıkışıdır. girişleri yalnızca devrenin girişleri olan. Böylece devam edilirse. Geri beslemeli mantık devreleri. . Tanım 3. A ve B düğümleri arasında bir yol vardır denir. Bu devrenin ileri beslemeli olmadığını gösterir. bir çevre içermeyen mantık devresine denir. varsayım gereğince. Tanım 3.13 de verilen geri beslemeli mantık devresi kombinezonsaldır.11. 1 ve 2 kapı çıkışları yalnızca x1.13.13. Yol: Bir çizgeye ilişkin bir A düğümünden hareketle. bir çevre içeriyorsa. bir B düğümüne varılıyorsa.xn le yegane olarak belirlenir. Herhangi bir kapı elemanı seçelim. xn girişleriyle belirlendiğine göre. .xn girişleri cinsinden ifade edilebilir. çıkışta x1. en az bir kapı elemanı vardır. yalnızca devre girişlerini veya bir alt kümesini giriş kabul eden. . Tanıtı bir örnek üzerinden yapabiliriz. Teorem 3. kombinezonsal veya kombinezonsal olmayan (ardışıl) olabilir. İleri beslemeli bir mantık devresi kombinezonsaldır. Tanım 3. 37 . O halde varsayım yanlış.6. Her bir kapı çıkışı daha öncesine giderek yegane olarak x1. topolojik elemanların yönleri doğrultusunda ilerleyerek.

1. 111. 14.t1.t3 anları için x1x2x3= 000. geri beslemeli devre. devre kombinezonsal olamaz. 3. kombinezonsal değil. Aynı 011 girişi için çıkışlar farklı olduğundan.Kombinezonsal olmayan (ardışıl) bir geri beslemeli mantık devresi.4 Özet Bu bölümde iki değerli Boole cebrinin uygulandığı önermeler cebri ve kapı elemanlarından oluşan mantık devreleri incelenmiştir. kapı elemanlarından oluşan devrelerle nasıl gerçekleştirilebileceği konuları ele alınmıştır. 011 girişleri uygulandığında.Şekil 3. Uygulanan giriş dizisi ayrıca tablo biçiminde verilmiştir. Belli bir davranış biçimi betimleyen Boole fonksiyonlarının.14 de verilen. x1 x 2 x1 x3 f f = [(x 1 + f) x 2 + x 1 ] x 3 = (x 1 + f) (x 1 + x 2 ) x 3 = (x 1 + x 2 f) x 3 = x 1 x 3 + x 2 x 3f x1 x2 x3 f t0 0 0 0 0 t1 0 1 1 0 t2 1 1 1 1 t3 0 1 1 1 Şekil 3. Bu devrelerin davranışlarının Boole fonksiyonlarıyla temsil edilebileceği gösterilmiştir. çıkışlar 0. 011. f=x1x3+x2x3f olup sırasıyla t0.1 dir. ardışıldır.0.t2. 38 .

7 f(x1x2x3) = x'1x'2x'3 + x'1x'2x3+ x1x'2x3 + x1x2x'3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3) = x1x2+x1x3 + x'1x'2 fonksiyonu tanıma uygun bir minimal fonksiyondur. 1. 39 . gerçekleştirilmesinde kullanılan toplam eleman sayısına göre. f fonksiyonuna eşdeğer. Örneğin fonksiyonun karmaşıklığı.4. gerçekleştirilen fonksiyonların devreleri. tutulan yol.6. İdeal olanı. İstenen ideal tanımın yapılmasındaki güçlük nedeniyle.1 de verilmiştir. kapı devresinin bulunması. eleman girişleri sayısına (giriş yelpazesi). analiz sorunu incelenmişti. tanımlanması oldukça zor bir kavramdır. Değişik kriterlere göre bir fonksiyonun veya devrenin karmaşıklığı değişmektedir. hata saptamasının kolaylığına. Oysa g2(x1x2x3) = x1(x2+ x3) + x'1x'2 biçiminde yazılan. Her bir fonksiyona ilişkin devreler Şekil. 4. nasıl yapılacağı örneklerle incelenecektir. bir karmaşıklık tanımıdır. Minimal (indirgenmiş) fonksiyon: Bir g fonksiyonu. minimum sayıda minimum değişkenli terimden oluşuyorsa.1. Örneğin eleman sayısı az olan basit bir devre. Oysa çeşitli kriterler için. f(x1x2x3) = Σ 0. gerçekleştirilmesi üzerinde durulacaktır. ve 2.1. Bu bölümde ise sentezin. fonksiyonların bulunmasıdır. bütün kriterlere cevap yerebilen. pratikte kombinezonsal devre sentezinin. daha az sayıda kapı elemanlarıyla. kolay onarılabilir olmasına. farklı eleman grupları kullanılmasına göre farklı biçimlerde tanımlanabilir. g ye f in minimal fonksiyonu denir. minimal karmaşıklık tanımının verilmesidir. birbiriyle çelişen sonuçlar verebilir. kapı devrelerine ilişkin Boole fonksiyonlarının bulunması. hata saptanması bakımından karmaşık olabilir. çarpımlar toplamı biçiminde olmadığından. tanım gereğince minimal değildir. belli koşullar altında.5. g2 eşdeğer fonksiyonu. Bir Boole fonksiyonunun karmaşıklığı veya ona karşı gelen devrenin karmaşıklığı. tip kanonik açınımlara ilişkin genel iki seviyeli devreler verilmiştir. Tanım 4. verilen bir fonksiyona eşdeğer. çarpımlar toplamı (toplamlar çarpımı) biçiminde.BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ Önceki bölümde.1 Giriş Amaç. Ayrıca bir Boole fonksiyonuna ilişkin. fakat karmaşıklığı daha az olan. sentez sorunu da ele alınmış. Bundan sonraki adım da.

fakat minimal değildir. Her minimal fonksiyon indirgenemeyendir. Gerçekleştirmede terimler kapı elemanlarına ve terimlerdeki değişken sayısı da giriş yelpazelerine karşı düşer.4. Önceki örnekteki f e eşdeğer g2(x1x2x3)= x'1x'3+x1x'2+x2x3 ile g3 (x1x2x3) =x'1x2 +x'2x'3+x1x3 fonksiyonları hem indirgenemeyen hem de minimal fonksiyonlardır.x1 x2 x3 x1 x2 x1 x3 x1 x2 f x2 x3 x1 x2 g x1 g b a c (a) f = x1'x2'x3' + x1'x2'x3 + x1x2x3' + x1x2x3 + x1x2'x3 (b) g = x1x2 + x1x3 + x'1x'2 (c) g = x1(x2 + x3 ) + x'1x'2 Şekil.7 f(x1x2x3) = x'1x'2x'3 + x'1x2x'3+ x'1x2x3 + x1x'2x'3+ x1x'2 x3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3)= x'1x'3+x'2x'3+x2x3+x1x3 fonksiyonu indirgenemeyendir.1. Bir başka deyişle minimal veya indirgenemeyen fonksiyonlar yegane değildir.5. genel gerçekleştirmeye göre hem kapı sayısı hem de kapılara ilişkin giriş yelpazeleri bakımından daha basittir.3. İndirgenemeyen ( irreducible. 40 . seviyedeki elemanın giriş yelpazesi terim sayısı kadardır. Örneğin f(x1x2x3) = Σ 0. irredundant) fonksiyon: Bir f fonksiyonuna eşdeğer indirgenemeyen g fonksiyonu.Tanıma uygun minimal ve minimal olmayan fonksiyonlar ve devreleri.4. Sonuç 1. karşıtı doğru değildir. Minimal fonksiyona ilişkin devre. 2.2. Aynı bir fonksiyona ilişkin birden fazla minimal veya indirgenemeyen fonksiyon olabilir. çarpımlar toplamı biçiminde olan ve herhangi bir değişkeni kaldırıldığında f le eşdeğerliği bozulan fonksiyondur.2. Sonuç 2. Tanım 4.

p yi örtmüyorsa. sırasıyla geriye kalan x2 ve x'1 . (α) asal bileşen olmadığından en 41 . Tanım 3. Sırasıyla g→ f veya f ⊇ g ile gösterilir. Bir fonksiyona ilişkin. indirgenemeyen fonksiyondaki çarpımlar terimleri asal bileşenlerdir. p ye f in asal bileşenidir denir. Teorem 4. VE kapılarının giriş yelpazesi.4.1 Tablo yöntemi Önce 1. Bu yöntem. g ye f için gerekir veya f. Örten (cover) fonksiyon: g fonksiyonun 1 değerini aldığı her giriş için f fonksiyonu da 1 değerini alıyorsa. bir çarpımlar terimi olsun ve f* da görülsün. veya f . Tablo 4. VEYA kapısının giriş yelpazesi azalır. İkincisi Karnaugh diyagramı yöntemidir. Asal bileşen (prime implicant) Eğer p çarpımlar terimi. kapılarının giriş yelpazesi ve VE kapısının giriş yelpazesi azalır. bağımsız değişken sayısı az olan (3. Gerekir veya örten fonksiyonlara örnek (f⊇ h. g yi örtüyor denir. VEYA. h→ f) x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 h 1 1 0 0 0 0 1 0 f 1 1 0 0 1 1 1 1 Tanım 4. f tarafından örtülmemektedir.verilen h = x'1x'2+ x1x2x3 fonksiyonu f = x1+x'2 için gerekir (h→ f).5. 4. VE kapılarının sayısı. Quine McCluskey yöntemi diye de bilinen. genel ve bilgisayar programlamasına elverişlidir.1. h yı örter (f⊇ h).4. Minimal fonksiyonların bulunmasına ilişkin iki yöntem verilecektir. verilen minimal fonksiyona ilişkin devrede.2. tip kanonik açınım için minimalleştirmeyi inceleyeceğiz.2 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması Bu bölümde önce yöntemi tanıtıp. (α) da. Örneğin f(x1x2x3) = x'1x2+ x1x3 + x'2x'3 fonksiyonu için p = x'1x2 bir asal bileşendir. Birincisi.1 tip açınım için. kolaylık sağlar. x'1 ve x2 kaldırıldığında. tablo yöntemi olup. gibi) fonksiyonların minimalleştirilmesinde. 4. Tanıt: f e eşdeğer ve indirgenemeyen bir fonksiyon f* olsun. f in asal bileşeni olmayan. tip sonra benzer yolla 2. VEYA kapılarının sayısı. tip açınım için verilen minimal fonksiyona ilişkin devrede.1. Çünkü p = x'1x2 de . Tablo 4 1de. f tarafından örtülüyor (p→ f) ve p deki herhangi bir değişken kaldırıldığında f. Benzer biçimde 2.4. sonra adımlarını ayrı ayrı inceleyeceğiz.

kuralı ileride verilecektir. bir tane. diğerinde tümleyeni biçiminde görülüyorsa. (k-1) değişken.2 Asal Bileşenlerin Bulunması Belli koşullar altında. Varsayımımızla çelişiyor o halde (α) asal bileşen olmak. fakat f* indirgenemez olmaktan çıkar. değişkenden oluşur. Aksi halde bulunan temel asal bileşenlere. 4. Bir başka deyişle f* daki bütün çarpımlar terimleri. Temel asal bileşen (Essential prime implicant) Bir asal bileşen. Sonra da bulunan asal bileşenlerden. minimal fonksiyonda görülmezler. f in bir asal bileşeni olmak zorundadır. 2.2. toplamları minimal fonksiyonu veren. (k-1) tane. minimal fonksiyon yeganedir ve temel asal bileşenler toplamına eşittir. her iki terimde ortak ve aynı (k-1) değişkenlerden oluşan. minimal fonksiyona hepsi birlikte alınır. farklı olan değişken kaybolur. (k) değişkenli iki çarpımlar teriminde. (a) ise yalnızca bir değişkendir. f in bütün doğru minterimleri temel asal bileşenler tarafından örtülüyorsa. g de görülmek zorundadır. f fonksiyonunu örtsünler ve ona eşit olsunlar. direkt olarak hemen yapılamayabilir. f* ile f in eşdeğerliği bozulmaz. minimum sayıda asal bileşenler.1 =A bağıntısı düşünülmektedir. 3. (k-1) değişkenli bir çarpımlar terimine dönüşebilir. Öyle ki A.1 42 . bu asal bileşene Temel asal bileşen denir. öyle minimum sayıda asal bileşen eklemeliyiz ki temel asal bileşenler ve seçilen bu asal bileşenler birlikte. f in bütün temel asal bileşenleri. alt kümesinin bulunması gerekecektir. f fonksiyonunun bütün doğru minterimlerinin. Örneğin x'1x2x3x'4 + x'1x2x3x4 = = x'1x2 x3 ( x4 + x'4) = x'1x2x3. bir çarpımlar terimi bulunur. Birleşme sonucu. Bu işleme "birleştirme işlemi" diyeceğiz. Tanım 4. iki tane k değişkenli çarpımlar terimi yerine. yani atılırlar.5. Bu dördüncü adım. değişkenler ve tümleyenleri bakımından tamamen aynı. bu iki terim birleşir. Bütün temel asal bileşenler bulunup. tablo yöntemiyle bir fonksiyonun minimalleştirilmesini üç adımda özetleyebiliriz. bir fonksiyonun minimalleştirilmesinde önce bütün asal bileşenlerin bulunması gerektiği ortaya çıkmaktadır. bir doğru minterimi örtüyor ve başka hiçbir asal bileşen aynı doğru minterimi örtmüyorsa.azından bir değişken silindiğinde. sistematik. değişkenler ve tümleyenleri bakımından tamamen aynı ve yalnızca bir değişken terimlerden birinde kendisi. 4. Yukarıdaki açıklamaların ışığında. 1. Geriye. Bu teoremden. f e eşdeğer indirgenemeyen veya minimal g fonksiyonu tarafından örtülmesi gerektiğinden. bir terim kalır. (k-1) değişkenli. k değişkenli iki çarpımlar terimi. zorundadır. Bu birleşme sonunda. Temel asal bileşenlerin örttüğü asal bileşenler. Birinci adımda. Matematiksel olarak Aa' + Aa = A (a+a') = A.

Örneğin x'1x2x3x'4 minteriminin iki tabanındaki temsili 0110 ile x'1x2x3x4 minteriminin iki tabanındaki temsili 0111 ile yapıldığında (bakınız bölüm 2. yukarıda açıklandığı anlamda birleştirilmeye uygun değildir. x1x2x'3x'4 + x1x2x3x'4+ x1x2x'3x4 + x1x2x'3x'4 = x1x2x'3 (x'4+x4) + x1x2x3 (x'4+x4) = x1x2 (x'3+ x3) = x1x2 Bu işlemlerin sistematik.15 fonksiyonunun asal bileşenlerini bulalım. Birleştirme işlemi. daha kolay yapılabilir. ard arda yapılarak. Bu adımda yapılan işlem öz olarak ikinci adımdakinin aynıdır. Bulunan gruplar. doğru minterimlerin ikili tabanda temsil edilişlerinden yararlanarak. farklı olan sayamakların bulunduğu basamağa (-) konur. i. İkinci adımdaki işlemler tekrarlanır. adıma ilişkin tablo. En küçük dizinli (indisli) gruptaki her bir iki tabanlı sayı. olası olanlar birleştirilerek. Birleştirilmeye uygun çiftler varsa birleştirilir. Aynı bir terimin birden fazla birleşmeye girebileceği gözden kaçırılmamalıdır. yalnızca bir basamaktaki sayamağı fark eden. Elde edilen sonuç terimde. Doğru minterimler üzerinden yapılan birleştirme işlemi. ikili tabanda temsili olan sayılardaki 1 sayıları aynı olsun.2a da ve sonraki adımlara ilişkin tablolarda Tablo 4. bütün gruplar bitinceye kadar devam edilir. diğer basamaklardaki sayamaklar ise aynıdır.7. Böyle birleşmeye giren terimler √ ile işaretlenir. karşılıklı basamaklardaki ortak sayamaklar. birleştirilebilir.5. 1 sayısı (0 sayısı) yalnızca bir fark eden. dizinli gruptaki her bir iki tabanlı sayı ile (i+1) dizinIi gruptaki her bir iki tabanlı sayı. içerlerindeki 1 sayısına göre.1.b c de verilmiştir. Tablo 4. Komşu gruplardan. iki değişken. bir biçimde yapılabilmesi için tutulacak yol adım adım aşağıdaki gibi özetlenebilir: 1. iki tabanındaki sayıların temsil ettiği doğru minterimler karşılaştırılmadır. İşleme yeni bir birleştirilebilen terim bulunamayana kadar devam edilir. 2 değişkenli. 1. √ ile işaretlenmiş terimler asal bileşenlerdir.2.8. terimler birleştirilir. bir sonraki dizinli grupta ki her bir sayı ile karşılaştırılır.13. Çünkü x3x4 gibi. f = Σ 0. Sonuçta yine aynı dizinli gruplar oluşturulur. dizinlenerek (indislenerek) sıralandırılır.= x'1x2x3 dür. Doğru minterimler öyle gruplandırılır ki aynı grupta olan doğru minterimlerin.5. Komşu gruplardaki terimler. 2. (x'1x2x3x'4) ve (x'1x2x'3x4) çarpımlar terimleri. Bu işleme. her iki terimde farklı biçimler de görülmektedir: birinde x'3x4 diğerinde x3x'4 biçimindedir. teker teker karşılaştırılıp.l0. (-) kaybolan değişkenin bulunduğu basamakta görülür. birleşme işlemi ard arda uygulanarak.9. Sonuç olarak. değişken ve terim sayısı daha da azaltılabilir. 43 . aynen saklanır.2. yalnızca bir basamaktaki sayamakları farklı ve aynı basamaklarda (-) işareti taşıyorlarsa. birleştirilen iki terimin. Anahtar fonksiyonlarının kanonik açınımları) görülüyor ki yalnız en az ağırlıklı basamaktaki sayamaklar farklı. Çünkü her biri f için gerekir ve başka bir çarpımlar terimi tarafından örtülmezler. iki tabanında temsil edildiklerinde. bir çarpımlar terimi elde edilir. Örneğin aşağıdaki dört çarpımlar terimine. O halde birleştirme sonucu (011-)e karşı gelen terim x'1x2x3 çıkar. 3.

5.7.1 0 1 √9.2b deki tabloya (1. Örnek fonksiyona ilişkin asal bileşenlerin bulunmasındaki tablolar. (-0-0).9. 1.0 0 0 √2 √0.2a da gruplaşmalar yapıldıktan sonra G2 deki 1 ile G3 deki 5 birleştirilmiş.9 0 1 1 1 √7 √8. x1 x2 x3 x4 x1 x2 x3 x4 0 0 0 0 0 0 0 G1 √0 √0.2 G2 0 0 1 0 .2. Örneğin Tablo 4.3 Asal bileşenler tablosu ve minimal fonksiyonların bulunması Sütunlarında. Bulunan asal bileşenlerin öyle bir minimal alt kümesi seçilmelidir ki bütün doğru minterimler örtülsün. asal bileşenler tablosu Tablo 4.8.5 0 1 0 1 .8 1 0 0 0 0 .10 1 0 .0 0 1 √5 √1.13 5. (-1-1) lere yani sırasıyla x'2x'3. satırlarında ise asal bileşenlerin bulunduğu tabloya. en az bir x işareti bulundurmalı ve asal bileşenlerdeki değişken sayısı olabildiğince minimal olmalıdır.1. seçilen asal bileşenlere ilişkin satırlarda. 4.9 0.Tablo 4.5) (0-01) olarak aktarılmış.0 1 G'4 √7. Kaybolan 2.3.8.0 G'1 √1 √0.1 1 1 √13. bu satır ve sütunun kesiştiği yere x işareti konur.2. bir sütundaki doğru minterimi örtüyorsa. terimler √ ile işaretlenmiştir. İşleme benzer biçimde devam edilmiştir. basamaktaki sayamak yerine (-) gelmiştir. x'3x4. 44 .1 G4 √13 √5.-01).13 . (. x'2x'4.1 5 (a) (b) G"1 G"2 G"3 x1 0. Tablo 4. Yani tablodaki her bir sütun.2.10 1.15 .13 1 .1 1 1 .0 1 √8 √1. ve 5. de verilmiştir. (0-01) bulunmuş.9 1 0 0 1 G'2 G3 √9 √2.10 .15 (c) x2 0 0 1 x3 0 0 - x4 0 1 1 Örneğin Tablo 4.13. sonuçta √ ile işaretlenmemiş (-00-).2.0 1 1 0 1 0 1 . fonksiyona ilişkin doğru minterimlerin.0 1 0 1 0 1 0 1 0 0 √10 √8. de asal bileşenlerini bulduğumuz fonksiyona ilişkin. x2x4 asal bileşenlerine varılmıştır.1 0 0 0 1 0 0 . asal bileşenler tablosu diyeceğiz. Eğer bir satırdaki asal bileşen.7 1 1 1 1 G'3 G5 √15 √5.

15.3.8. temel asal bileşenlerin örttükleri doğru minterimlerin bulunduğu sütunlar ile temel asal bileşenlerin bulunduğu satırların silinmesiyle bulanan tabloya indirgenmiş asal bileşenler tablosu diyeceğiz. Çünkü sütundaki doğru minterim. yalnızca bu asal bileşen tarafından örtülmektedir.15 √ x'2x'3 x'2x'4 x'3x4 x 2x 4 x x x ⊗ x1 x'2 x3 x'4 10 √ x1 x2 x'3 x4 13 √ x1 x2 x3 x4 15 √ Temel satır Temel satır x x x x ⊗ x ⊗ x x x x ⊗ dür.2.8. ⊗ biçimine dönüştürülüp.13.5.10 √ 1. örneğimizde x2x4 ve x'2x'4 temel asal bileşenleri 0. yalnızca bir x işareti varsa. f = x2x4 + x'2x'4+x'3x4 ve f = x2x4 + x'2x'4+x'2x'3 4. 0.7.5.13. MSB (En çok ağırlıklı bit) x1 değişkenine. Temel asal bileşenin bulunduğu satıra temel satır denir.2.2. Temel asal bileşenler saptandıktan sonra. Örnek fonksiyona ilişkin asal bileşenler tablosu.9 0. LSB (En az ağırlıklı bit) ise x5 değişkenine karşı düşürülmüştür.1.10. başka asal bileşenler eklemek gerekecektir.4 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi Asal bileşenler tablosunda. fakat 1 ve 9 doğru mintermlerini örtmezler.31 fonksiyonu için asal bileşenler tablosu verilmiştir.23. Temel asal bileşenleri ayırt etmek için.9. bunların örttükleri bütün minterimler √ ile işaretlenir. O halde iki minimal fonksiyon Tablo 4. Örneğin x2x4 ve x'2x'4 temel asal bileşeni.1. x işareti. 45 .22.15 doğru mintermlerini örter.4.13 5.19.8. Temel asal bileşenlere ek olarak x'3x4 veya x'2x'3 asal bileşenlerini alırsak bütün doğru minterimler örtülmüş olur.Asal bileşenler tablosunun bir sütununda. ilgili temel asal bileşen √ ile işaretlenir.20.2.4 te f = Σ 0. x'1 x'1 x'1 x'1 x'1 x1 x1 x'2 x'2 x'2 x2 x2 x'2 x' x'3 x'3 x3 x'3 x3 x'3 x'4 x4 x'4 x4 x4 x'4 x' 0 1 2 5 7 8 x4 √ √ √ √ √ 9 0. Tablo 4.8 ve 10 sütunlarının temsil ettikleri doğru minterimleri örter. Eğer temel asal bileşenler doğru minterimlerin tamamını örtmüyorsa. temel asal bileşendir.13.7. bu işaretin bulunduğu satıra ilişkin asal bileşen.29.7.3.

19. Temel asal bileşenlerin örttükleri doğru minterimler ise 3. (H+I) ile ifade edebiliriz. toplamlar çarpımı biçiminde görünen. belli koşulların sağlanmasına karşı düşen. 13. bu doğru minterimin örtüldüğünü gösterir.Tablo.4 Örnek fonksiyona ilişkin asal bileşenler tablosu.4. 46 . 7. söz konusu edilen toplamlar terimlerinin çarpımı biçiminde olması gerekir. örnek bir önerme fonksiyonu görmüştük. Ancak o zaman. bir ve/veya daha fazla asal bileşen değişkeninin (1) olması. aksi taktirde H+I=0 olur ve (0) doğru minterimi örtülmez. Burada ise. Örneğin Tablo 4. sütunundaki (x) lara karşı düşen. bu temel asal bileşenlerin örttükleri doğru minterimleri bulundukları sütunların. bütün doğru minterimler için benzer toplamlar terimleri oluşturulur. silinmesiyle bulunan. 3. İndirgenmiş asal bileşenler tablosundaki.5 te verilmiştir.Örnek fonksiyona ilişkin indirgenmiş asal bileşen tablosu. çarpımlar toplamı biçiminde olan. 23. (0) doğru minterimi örtülür. İndirgenmiş asal bileşenler tablosundaki. 31 dir. indirgenmiş asal bileşenler tablosu Tablo 4.5. 29. indirgenmiş asal bileşenler tablosundaki. 0 1 4 20 22 D x E x x F x x G X H X x I x x İndirgenmiş asal bileşenler tablosundan. Bölümde. indirgenmiş tabloda. bütün doğru minterimler örtülmüş olur.5 teki (0) doğru minteriminin örtülmesini. Tablo. asal bileşenleri değişken alan. 0 1 3 √ 4 7 √ A=x2x3x5 B=x3x4x5 C=x'2x4x5 D=x1x'2x3x4 E=x1x'2x3x'5 F=x'2x3x'4x'5 G=x'1x'2x'3x5 H=x'1x'2x'4x'5 I=x'1x'2x'3x'4 13 √ ⊗ 15 √ 19 √ 20 22 23 √ x x x x x ⊗ 29 √ ⊗ 31 √ x x x x x x x x x x x x x x x x Görüldüğü gibi bu tabloda A ve C temel asal bileşenlerdir. Öyle ki ilgilenilen doğru minterimin. asal bileşenler tarafından örtülmesini. f indirgeyeceğiz fonksiyona ait bir doğru minterimin. toplamlar terimi olarak düşünebiliriz. Bu demektir ki H ve I dan herhangi biri veya ikisi de (1) olduğunda. 15. Temel asal bileşenlerin bulundukları satırların. bir önermeler fonksiyonunun tanımlanmasıdır.4. bir p önerme fonksiyonunu elde edeceğiz. minimal fonksiyonların bulunmasının genel bir yolu. Minimal fonksiyonda bulunan asal bileşenleri belirleyen p önerme fonksiyonunun.

satırlarındaki asal bileşenler. aradığımız asal bileşen grubu alarak.22. Örnek fonksiyonumuz: f(x1x2x3x4x5) = Σ 1. Şimdiye kadar. tablodaki bütün doğru minterimleri kapsar. yukarıda bulduğumuz 4 minimal fonksiyondan. indirgenemeyen 5 fonksiyon arasından aşağıdaki 4 tanesi minimaldir.19. indirgenemeyen fonksiyon bulunur. I. p önerme fonksiyonu çarpımlar toplamı biçiminde düzenlenirse p = EHI+EFI+DFI+EGH+DFGH olur. önermeler fonksiyonundan yararlanarak bulurken.20. Şimdi de asal bileşen tablosu karmaşık olduğu zaman ve bütün minimal fonksiyonları değil de. minimal fonksiyonu. p nin ifadesindeki sonuncu terimdeki değişken sayısı diğerlerinden farklı olduğu için. örnek üzerinden verilecektir.6. Bu amaçla tutulacak sistematik bir yol. seçilen asal bileşenlerdeki değişken sayısı minumum olmalıdır. E. yalnızca sonuncusu minimal olurdu.18.Buna göre fonksiyonu Tablo 4.23.3.14.I.13. yalnızca bir tanesinin bulunması istendiğinde kullanılabilecek bir yöntem vereceğiz.H. Bu ifadeden indirgenmiş asal bileşenler tablosunun kapsanabilmesi için en az üç satıra gereksinim olduğu anlaşılmaktadır.26. f(x1x2x3x4x5) = A+C+E+H+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'2x3x4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+D+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x4+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+G+H = x2x3x5+ x'2x4x5+ x1x'2x3x'5+x'1x'2x'3x5+ x'1x'2x'4x'5 Bu yöntemle bütün minimal fonksiyonlar ve indirgenemeyen fonksiyonlar bulunmaktadır.10.21.5 teki indirgenmiş asal bileşenler tablosu için p önerme P = (H+I) (G+I) (F+H) (E+F) (D+E) bulunur. Göz önünde tutulması gereken bir konu.27 buna ilişkin asal bileşen tablosu Tablo 4.4. ve 47 . Örneğin E. Örneğin D. p deki her bir çarpımlar terimini.5.25.7. H. diğerleri olmazdı.12. A ve C temel asal bileşenlerini de ekleyip 5 farklı.15. G asal bileşenlerinden. varsayalım G nin değişken sayısı 4 değilde 3 olsaydı. asal bileşen tablosunun incelenerek.11. bütün minimal fonksiyonların nasıl bulunacağı bir örnek üzerinde verildi.6a da verilmiştir.

H ve G nin uzunlukları aynı olduğuna ve yalnızca bir minimal fonksiyon bulmak istendiğine göre H satırını kaldırabiliriz.Tablo 4. Genel olarak. Bütün (10.B.6 b de verilmiştir. I ve D satırları kaldırılarak. bir U asal bileşenince de örtülüyorsa. bir V asal bileşeninin örttüğü. bütün doğru minterimler. V asal bileşenine karşı gelen satırı örtüyor denir. E. 11 18 x x x x x x 19 x x 26 x x 10 x x C E G x 11 18 19 x x x x x 26 x 10 C D E F G H I x x b) İndirgenmiş asal bileşenler tablosu. F.6 Örnek fonksiyon ve ona ilişkin asal bileşen ve indirgenmiş asal bileşen tabloları √A=x'2x3 1 3 4 5 √ √ √ √ x x x x 6 7 10 √ √ x x x x 11 12 √ ⊗ 13 √ ⊗ 14 √ x 15 √ x x x x x x x x x x x x x x x x x x x x x ⊗ x x x x x x x x x x x 18 19 20 √ ⊗ 21 √ ⊗ 22 √ x 23 √ x 25 √ 26 27 √ √B=x'1x3 C=x1x'3x4 D=x1x'2x4 E=x2x'3x4 F=x'1x2x4 G=x'3x4x5 H=x'2x4x5 I=x'1x4x5 √ J=x'1x'2x5 ⊗ √ K=x1x2x'3x5 x a) Asal bileşenler tablosu. H' yı. Tablo 4. bunların örttüğü minterimler √ ile işaretlenmiştir.26) doğru minterimler C ve E tarafından örtüldüğünden minimal fonksiyon. c) Satır indirgemesi yapılmış asal bileşenler tablosu Temel asal bileşenler A. örneğin H satırı yalnız 19 da x bulundururken G satırı 11 ve 19 da x bulundurmaktadır. ve minimal ifade de görülmek zorundadır. Bu tabloda C ve E temel asal bileşenlerdir. Tersi doğru değildir. Bu tabloda temel asal bileşen satırı yoktur ama. bazı satırları kaldırmak olasıdır.11. F ve I' yı.19. C.18. Gereksiz olan V asal bileşenine ilişkin satır kaldırılır. D' yi kapsadığından ve hepsi de aynı değişken sayısında olduğundan H. daha önce bulduğumuz temel asal bileşenlerle f (x1x2x3x4x5) = x'2x3+x'1x3+x'1x'2x5+x1x2x'3x5+x1x'3x4+x2x'3x4 dür. Örnekte G. Temel asal bileşenlere ilişkin satırlar ve örttükleri doğru minterim sütunlarının kaldırılmasıyla elde edilen indirgenmiş tablo Tablo 4.6 c deki. U asal bileşenine karşı gelen satır. Çünkü G asal bileşeni K nın örttüğü 19 doğru mintermini de örtmektedir. sonuç indirgenmiş asal bileşenler tablosu bulunur. 48 .J ve K olup.

7. Kaybolan değişken yerine . Yalnızca bir minimal fonksiyonun bulunması yeterli oluyorsa. Sütununda yalnızca bir tane x işareti bulunan doğru minterimleri örten asal bileşenler. doğru minterimnleri örten minimum sayıda asal bileşen seçimi kolayca yapılabilir. Temel asal bileşenlerin örttükleri doğru minterimlerin dışında kalan doğru minterimleri (√ ile işaretlenmemiş olanlar). gruptaki iki tabanındaki herhangi bir sayı. sütunundaki doğru minterimin örtülmesi için E veya F asal bileşenleri seçilmek zorundadır. • • √ ile işaretli doğru minterimlerin bulunduğu sütunlar ve temel asal bileşen satırları silinerek indirgenmiş asal bileşenler tablosu bulunur. sütununu bulunduran indirgenmiş tablodan elde edilen minimal fonksiyon aynıdır. Karşılaştırmaya artık birleştirmenin olası olmadığı duruma kadar devam edilir. Sonuçta birleştirilmemiş √ ile işaretli olmayan bütün terimler asal bileşenlerdir. temel asal bileşenlerdir.İndirgenmiş asal bileşenler tablosunda. sütununda x olan her yerde. Satır veya sütun indirgemesinin sırasının değişmesi. aynı zamanda j. sütunundaki doğru minterim de E ve F tarafından örtüldüğünden. 11 sütunu silinebilir. √ hemen görülüyorsa. O nedenle. İndirgenmiş asal bileşenler tablosunda bir örten sütunlar varsa. bir minimal fonksiyonun bulunması açısından. 6. 4. bunlar seçilerek minimal fonksiyon(lar) bulunur. 5. birleştirilir ve √ ile işaretlenir. Aksi halde yukarıda anlatılan önermeler cebri kullanılarak bütün minimal fonksiyonlar bulunur. O halde j sütunu silinebilir. 2. satır ve sütün indirgemesi yaparak minimal fonksiyon bulmaktır. Doğru olan mintermlere ilişkin iki tabanındaki sayılar. yalnızca i. basitleşen asal bileşen tablosunda. Bu karşılaştırılan sayılar birleştirilebiliyorsa. sonucu etkilemez. 49 . satır sütun indirgemeleri (silmeleri) yaparak. i. örtülen satır silinir. Bunlara göre asal bileşenler tablosu düzenlenir. sütundaki doğru minterim düşünülürken. (i+1) gruptaki herhangi bir sayıyla sıra ile karşılaştırılır. Aynı sayıda 1 bulunduran iki tabanındaki sayılar aynı gruptadırlar. Çünkü i. Bu gruplar içerlerindeki 1 sayısına göre sıralandırılırlar. Bunların örttükleri bütün doğru minterimler √ ile işaretlenir. bulundurdukları 1 sayısına göre gruplandırılır. Tablo yöntemiyle bir minimal fonksiyonun bulunması adım adım aşağıdaki gibi özetlenebilir. İndirgenmiş asal bileşenler tablosunda. örten minimum sayıda asal bileşen. örnekte 10. bir satır bir başka satırı örtüyorsa. sütunların da indirgenmesi söz konusudur. Bir asal bileşenler tablosunun i. 1. j sütununda da x varsa j sütunu i sütununu örter denir.işareti konulur. 3. bu sütun silinebilir. Bu i ve j sütunlarının birlikte bulunduğu bir tablodan elde edilen minimal fonksiyon ile. sütundaki doğru minterim de düşünülmüş olmaktadır. 11.

tip kanonik açınımı verilen fonksiyonların. 4.7. Bu durumda doğru olan maxterimler düşünülür.19.14.28. (x'2+ x3).K temel asal bileşenler ve C.20. • Sonuç tabloda bulunan doğru minterimlerin tamamını örten.14.6.15. sırasıyla (x2+ x'3). (x1+x2+x'5).11. (x1+x2+x'5). 7. (x'1+x'2+x3+x'5).7. bir sütunun örttüğü bir başka sütun varsa. az değişkenli fonksiyonlar için.7 Üç ve dört değişkenli fonksiyonlara ilişkin Karnaugh diyagramları.3.3 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi Daha öncede belirtildiği gibi. Birleştirme işlemi ise (A+a) (A+a') = A+aa' = A olarak alınır.24. (x'2+x3+x'4) olacaktı. Karnaugh diyagramı yöntemidir. Tablo 4.g = Σ1.4.B.16. (x'1+x3+x'4).27 biçiminde verilseydi.25.6 da verilen fonksiyon • 4. amaca yardımcı olacak biçimde. minimal ifadelerin daha hızlı bulunması yöntemi. benzer akıl yürütme.2. (x'2+x3).11. 4.10. (x'1+x3+x'4). (x'1+x'2+x3+x'5).31 İndirgenmiş asal bileşenler tablosunda. 2.26.12.21.18. Üç ve dört değişkenli fonksiyonlar için Karnaugh diyagramları Tablo 4.15.9.22. Boole fonksiyonun doğruluk tablosunun. adımda seçilen asal bileşenlerle.5.29.30.21. örnekteki A.7 de verilmiştir.13.10. Minimal fonksiyon da bu terimlerin çarpımı yani g = (x2+x'3).4. Örneğin Tablo 4. Burada dikkat edilmelidir ki toplamlar çarpımı biçiminde bulunan g fonksiyonu . minimum sayıda ve minimum değişkenli asal bileşenler seçilir.22. Şimdi bu yöntemi inceleyelim. adımda bulunan temel asal bileşenlerin toplamı minimal fonksiyonu verir.25.1 Karnaugh diyagramları Dört veya beş değişkenliye kadar fonksiyonların minimalleştirilmesini hızlandıran bir yöntem. Karnaugh diyagramı yöntemidir.17.27) düşünmek gerekirdi.23. Her ne kadar bu bölümde.J.E asal bileşenlerine. Karnaugh diyagramı.19.13. daha önce çarpımlar toplamı biçiminde bulunan f fonksiyonunun tümleyenidir.6. (x'2+x3+x'4) toplamlar terimleri karşı düşecekti.20. minimalleştirilmesi esas alınmışsa da. 8.3. düzenlenmesidir.26. f = Π0.8.3. örten sütun silinerek sonuç indirgenmiş tablo bulunur.18. yalnızca 1.12. Başlangıçta verilen f fonksiyonunun 2.23. tip kanonik açınımına ilişkin minimal fonksiyonu bulmak için (=Σ1. tip kanonik açınımı verilen fonksiyonlar için de yapılabilir.5. x1x2 x3 00 01 11 10 0 2 6 4 0 1 1 3 7 5 x1x2 x3x4 00 01 11 10 12 8 0 4 00 01 11 10 1 3 2 5 7 6 13 15 14 9 11 10 50 .

Tablo 4. Fonksiyonun. 1 olduğu (2. fonksiyonun değeri yazılır. sütun ve satırlar permütasyonlarının oluşturduğu tanım elemanına karşı düşen.7) karelerine 1.3. satır ile j. on tabanındaki karşılığı geçici olarak yazılmıştır.3. sütun ve 2. diyagrama taşınmasında kolaylık olsun diye.8 de doğruluk tablosu ile verilen fonksiyonlar. 01. sütunun kesiştiği kareye. 0 1 2 3 4 5 6 7 x 1x2x3 0 00 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 f 0 1 1 1 0 0 0 1 x1x2 x3 00 0 1 1 01 1 1 2 3 11 6 7 10 4 5 0 1 1 Tablo 4.15) karelerine 1. Fonksiyonun.15=x'1x'2x3x'4+x'1x'2x3x4+x'1x2x3x4+x1x'2x3x4+x1x2x'3x'4+x1x2x3x4 Fonksiyonunun doğruluk tablosu ve Karnaugh diyagramı 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 x 1x2 x3 x4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 f 0 0 1 1 0 0 0 1 0 0 0 1 1 0 0 1 x1x2 x3x4 00 01 11 10 0 4 12 8 00 1 01 11 10 1 1 1 3 2 5 13 9 1 7 6 1 15 14 1 11 10 x'1x'2x3x'4 Görüldüğü gibi 1. sütun satır permütasyonu olan.7. benzer biçimde yapılır. karelere yalnızca fonksiyonun aldığı değerler yazılır. Yaygın kullanılan biçim. satırın kesiştiği yere f(x1x2x3) = f(1. 11. Bu sayılar her zaman yazılmaz.3.8. diğer karelere de 0 konmuştur.1) için fonksiyonun aldığı değer yazılır. 11. örneğin Tablo 4. 51 . 4 değişkenli diyagramın da.7 =x'1x'2x3+x'1x2x'3+x'1x2x3+x1x2x3 fonksiyonun Karnaugh diyagramında gösterilişi.12. i.11. örneğin 3.7. diğerlerine 0 konmuş. bir fonksiyonu temsil etmesi. fonksiyonun 1 olduğu karelerin doldurulması ve 0 olduğu karelerin boş bırakılmasıdır.3. yanlarında Karnaugh diyagramlarıyla temsil edilmişlerdir.8 a)Üç değişkenli f(x1x2x3) = Σ1.2.12. karelerin içine. sütunlar x1x2 bağımsız değişkenlerinin ikili değer permütasyonlarını (00. 10). fonksiyonun da.b) Dört değişkenli f(x1x2x3x4)=Σ2. 2. iki tabanındaki sayının. 1 olduğu (1.1) göstermektedir.1.Üç değişkenli fonksiyonlara ilişkin diyagramlarda. satırlar ise x3 bağımsız değişkeninin değerlerini (0.2.

fonksiyon 1 değerini alıyorsa. Tanım 4.9. 52 . m14 dür. Örneğin 3 değişkenli fonksiyonlara ilişkin 3 4 Karnaugh diyagramlarında bu sayı. 2 = 8.6.8). değişken sayısı kadardır. m10 a komşu kareler sırasıyla m3. m15. bulundukları kareye ilişkin permütasyonlardan (satır. b ve c de sırasıyla m7. 9 a. m11. diğerleri aynıdır. bütün değişkenler. m8. m7. mertebeden alt küp denir Örneğin Tablo 4. Tablo 4. m2. 2 kareye m. yalnızca bir basamaktaki sayamaklar farklıdır. fonksiyona veya doğruluk tablosuna geçmekte kolaydır. doğru minterimler. Böyle karelere “komşu kareler” denir.Karnaugh diyagramlarındaki kare sayısı. ve m10 a komşu minterimler ( kareler) gösterilmiştir. iki ayrı kareyle komşudur ve m 2 4 (2 = 2 = 4) tanedir. m5. m4. mertebeden alt küp oluşturur. S n kümesindeki eleman sayısı (2 ) kadardır. örneğin m6 ve m7 de fonksiyon 1 değerini alıyorsa. iki doğru minterim yerine x'1x2x3x'4+ x'1x2x3x4 = x'1x2x3 bir çarpımlar terimi yazılabilir. komşu kareler sayısı.Dört değişkenli fonksiyona ilişkin Karnaugh diyagramındaki komşu karelere örnekler. bu doğru minterimler birleştirilerek kısaltılırlar. m14. O nedenle bu dört 1. Bu doğru minterimlerin toplamı fonksiyonu verir (Tablo 4. aksi halde tümleyeni yazılır. sütun) yararlanılarak bulunur: Eğer bir basamakta 1 sayamağı varsa. Ortak kenarları olan karelere ilişkin mintermlerde. Karnaugh diyagramlarının sütun ve satırlarının kodlanmasındaki sıra önemlidir. komşu sütunların kodlarında. 4 değişkenli için 2 =1 6 dır. Doğruluk tablosu verilen bir fonksiyonu.3. x1x2 x3x4 00 00 01 11 10 m3 01 11 10 x3x4 00 01 m15 11 10 m2 m7 m6 m14 x1x2 00 01 m4 11 10 x1x2 x3x4 00 00 01 11 10 m2 m11 m14 m10 01 11 10 m8 n n m5 m7 m6 4. Diyagramdaki bir kareye. m6. Karnaugh diyagramına aktarmak kolay olduğu gibi.10 a da 1'lerden oluşmuş her bir kare. bir değişken dışında aynıdır. 1 ( 0) değerini m alan karelerden oluşmuş. m-mertebeden alt küp: Her biri m tane kareye komşu. o basamağa. Bu nedenledir ki. ilgili değişkenin kendisi. Şöyle ki diyagramda fonksiyonun 1 değerini aldığı. Tablo 4. birleştirilebilirler. örnekte görüldüğü gibi m7. Diyagramın kenar karelerinin komşuları. diyagramı önce bir silindir biçimine dönüştürüp sonra alt ve üst tabanları birleştirerek elde edilen tor yüzeyi düşünülerek. f : S → S e bir fonksiyon için. m6. m2. m6. diyagramdan. daha kolayca görülebilir. 2.2 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri Komşu iki karede.

n bağımsız değişken sayısı olmak üzere. iii. hep 1 kalıyorsa. 1 ve 3 mertebeden küpler ve ilgili çarpımlar terimleri gösterilmiştir. c de 2. Parantez içindeki ifade. hep 0 kalıyorsa. xi değişkeni çarpımlar teriminde görülmez. (n-m) m değişkenli bir çarpımlar terimiyle ifade edilebilir. bu değişken x’i olarak çarpımlar teriminde görülür. Tablo 4.10 a da Karnaugh diyagramı ile verilen fonksiyon için. Tablo 4. bu alt küpteki doğru minterimler için. 1 e eşit. bir sabittir. hem 0 hem de 1 olabiliyorsa.gibi düşünülebilir. iki 1. yalnızca 1 değerini almaktadır ve çarpımlar teriminde. mertebeden alt küp 53 . bu değişken xi olarak çarpımlar teriminde görülür.10. Yani x'1x'2x'3x4 + x'1x'2x3x4 + x'1x2x'3x4 + x'1x2x3x4 = x'1x4 (x'2x'3+ x'2x3+ x2x'3+ x2x3) = = x'1x4 dür.11 de karnaugh diyagramıyla verilen f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 fonksiyonu. söz konusu alt küpteki doğru minterimler için. x1x2 x3x4 00 00 01 11 10 x'1x4 1 1 01 11 10 x1x2 x3x4 00 00 01 11 10 1 x'1x2x'3 1 x'2x3x4 01 1 1 11 10 x1x2 x3x4 00 00 1 01 11 10 1 1 1 x'2 01 11 1 1 1 1 x1 10 1 1 1 1 1 1 4. Çeşitli mertebeden alt küpler ve onlara karşı gelen çarpımlar terimlerine örnekler. daki 1. çarpımlar terimi x’1x4 te görülür.3. hep 0 değerini almaktadır ve x’1. Örneğin Tablo 4. kaybolurlar. Karnaugh diyagramındaki alt küpteki doğru minterimler için x1 değişkeni. mertebeden alt küp. Bir alt küpe karşı düşen çarpılar terimlerinin bulunması: Alt küpe ilişkin doğru minterimler için i. x2 ve x3 değişkenleri. ortak (n-m) değişken parçası ile m değişkenin bütün permütasyonları görülür. x2 ve x3 ün bütün permütasyonları da söz konusu terimlerde görülür. ii. xi değişkeninin aldığı değerler.10 a. b. seçilmiş çeşitli alt küplerden yararlanılarak bulunabilir. yani çarpımlar teriminde görülmezler.Her m.tip kanonik açınımında bütün terimleri 1 olan. Örneğin Tablo 4. Bu 2 değişkenli fonksiyon. x4 olarak görülür.10. Çünkü alt küpte bulunan 2 terimde. x1 ve x4 değişkenleri bütün karelere ilişkin terimlerde ortaktır. xi değişkeninin aldığı değerler değişmeyip.3 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması Karnaugh diyagramıyla verilen bir fonksiyona eşdeğer. x4 değişkeni ise. minimal fonksiyon. xi değişkeninin aldığı değerler değişmeyip. Tablo 4. bir 2 değişkenli fonksiyon -1. hem 0 hem de 1 değerini aldıkları için. sanki bütün minterimleri doğru olan.

Ayrıca bu doğru minterim. minimal fonksiyon için seçilmemelidir. birleştirilmiş çarpımlar terimleri. birinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. verilen fonksiyona eşdeğer olmaz.4. Ayrıca bu doğru minterim. maksimum mertebeli asal bileşenler ilave edilerek minimal fonksiyon bulunur. girmeyen doğru 2. 2. Örnek fonksiyon. a+a=a teoremi dolayısıyla. Karnaugh diyagramlarından yararlanılarak minimal fonksiyonun bulunması işlemi adım adım şöyle özetlenebilir. olasıdır ve yararlı olabilir. Tablo. seçilen alt küpler sayısı kadardır. Mertebeden altküpe giren. Bir doğru minterimin. Görüldüğü gibi eşdeğer bir fonksiyon . 3. 4. aksi taktirde bulunan minimal fonksiyon. Böyle doğru minterimlere ilişkin. 54 . 1 lerden oluşan alt küplere karşı düşen çarpımlar terimleri toplamı biçiminde yazılabilir. Mertebe alt küpe karşı düşen. daha büyük mertebeden bir başka alt küp tarafından örtülmesin. olası en büyük mertebeden. O halde minimal fonksiyon. Her bir çarpımlar terimindeki değişken sayısı da. ilgili alt küpün mertebesiyle belirlenir. alınırlar. 2 ve 3. Çünkü a+ a = a özelliğinden yararlanılarak f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2x3+ x'1x'2x'3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2(x3+ x'3)+ x'2x'3(x1+ x'1) = x'1x'2+ x'2x'3 olur.için f = x'1x'2+ x'2x'3 minimal fonksiyonuna dönüşür. Bir doğru minterimin. Üçüncü ve dördüncü mertebeden alt küplere ilişkin temel asal bileşenler varsa . Hiç bir alt küpe veya 0. Temel asal bileşenlere karşı düşen alt küplerin alınmasından sonra. Daha büyük bir alt küp tarafından kapsanan.minimal fonksiyona. hiç bir zaman. kendisi) minterimler temel asal bileşenlerdir ve minimal ifadeye alınırlar. Mertebe alt küpe karşı düşen. örtülmüş olması gerekir. bir temel asal bileşendir ve minimal fonksiyona alınırlar. x1x2 x3 00 0 1 1 1 01 11 10 1 x'2x'3 x'1x'2 Aynı bir doğru minterimin birden fazla alt küpte görülmesi. ikinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. bütün 1 li kareleri örten alt küpler seçilerek bulunur. bir temel asal bileşendir ve minimal fonksiyona alınırlar. adımlarda olduğu gibi. minimum sayıda. Fonksiyonun bütün doğru minterimlerinin. 5. Çarpımlar terimleri sayısı. birleştirilmiş çarpımlar terimleri. daha büyük mertebeden bir başka alt küp tarafından örtülmesin. henüz örtülmemiş doğru minterimleri örten . Böyle doğru minterimlere ilişkin.11. 1. bir alt küp. minimum sayıda. ilave asal bileşenlerle. 1.

Örnek fonksiyon. toplamlar çarpımına da uygulanabilir. ilk diyagramda seçilen alt küpler için Tablo. x1x2 x3x4 00 1 00 01 11 10 x'2x'3x'4 x2x4 x'1x2x'3 x1x'3x4 01 1 1 1 1 1 11 10 1 1 x1x2 x3x4 00 1 00 01 11 10 x'1x'3x'4 x2x4 x1x'2x'3 01 1 1 1 1 1 11 10 1 1 f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 f = x'1x'3x'4+x1x'2x'3+x2x4 aşağıdaki biçimde f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 yazılabilir. çarpımlar toplamı için verilen bu yöntem.12.12 de Karnaugh diyagramıyla verilen fonksiyon.4. Tablo. Adım adım tutulacak yolla da bu sonuca varılabilir. en yüksek mertebeden alt küplere karşı düşen asal bileşenler x'1x'3x'4. Adım adım gidildiğinde çizikli olarak gösterilen alt küpten gelen x1x2 teriminin gereksiz oluğu anlaşılır. Yalnızca temel asal bileşenlerden minimal fonksiyon f = x'1 x'3 x'4+x2 x'3 x4+x'1 x3 x4+ x'1 x3 x4 olarak bulunur. x1x'2x'3 dür. Bir fonksiyonun. benzer biçimde.Yöntemin daha iyi anlaşılabilmesi için aşağıda iki örnek verilmiştir. minimum sayıdaki. Bu temel asal bileşene ilave etmemiz gereken. Örneğin f(0111) = 1 ve f(1111) = 1 doğru minterimleri yalnızca (x2x4 ) ikinci mertebeden alt küpü tarafından örtülmektedir ve başka daha yüksek mertebeden bir alt küp tarafından örtülmemektedir. Tablo 4. O nedenle (x2x4 ) temel asal bileşendir ve minimal fonksiyonda görülmelidir. tabloda gösterilen alt küpler için minimal olarak f = x'1x'3x'4+x1x'2x'3+x2x4 biçiminde elde edilir.4. Bu halde fonksiyonun 0 değerini aldığı doğru maxterimler 55 . Aynı bir fonksiyona ilişkin farklı indirgemeler. x1x2 x3x4 00 1 00 01 11 10 1 01 1 1 1 1 1 1 11 10 x'1x'3x'4 x2x'3x4 x'1x3x4 x'1x2 x2x3x'4 Tablo 4.13 deki örnekte de hemen büyük mertebeli alt küplerin seçilmemesi gerektiği gösterilmektedir. Aynı fonksiyon 2.13.

Kısmen belirlenmiş fonksiyonlar.7. tanım kümesi S deki bazı elemanlar için. gösterilen alt küpler için toplamlar çarpımı biçiminde minimal olarak f = (x'1+x2'+x4) (x1+x2+x'4) (x2+x'3) (x'3+x4) elde edilir. tip açınıma ilişkin minimal fonksiyona örnek. İkinci bölümde tanımlanan tamamen belirlenmiş bağıntı ile bu tanım karıştırılmamalıdır. 12. birinci tip kanonik açınım dakine benzerdir. Πk 5. Kısmen belirlenmiş fonksiyonlar (Don't care functions): S → S e bir n fonksiyon. 14. 2. Tablo 4. Birici kanonik açınım için durum tersi idi. Alt küpe ilişkin kareler için değişken (0) olarak sabit kalıyorsa. 3. Tablo. 4. ve 2. olası 2 kastedilmektedir. bu fonksiyona kısmen belirienmiştir denir. Tip kanonik açınımlara ilişkin minimal fonksiyonlarının hangisinin tercih edileceği genelleştirilemez. toplamlar teriminde bu değişkenin tümleyeni görünür. Bir başka deyişle fonksiyon bazı tanım elemanı için keyfi (0 da 1 de olabiliyorsa) ise.4 Kısmen belirlenmiş minimalleştirilmeleri fonksiyonlar ve karnaugh diyagramlarıyla n Tanım 4. belirlenmiş doğru mintermlerle. 8. Kısmen belirlenmiş fonksiyon dememize rağmen fonksiyon tamamen belirlenmiş bir bağıntıdır ancak bazı domen elemanları için fonksiyonun aldığı değer 0 da 1 de olabilir( keyfi). 13. bu fonksiyona kısmen belirlenmiştir denir.15 de verildiği gibidir. 7. S kümesindeki herhangi bir elemanı alabiliyorsa. İkinci tip kanonik açınıma ilişkin minimal fonksiyon bulunurken. 15 ile verilen fonksiyonlara ilişkin Karnaugh diyagramları Tablo.14 de verilen fonksiyon.4.14.için alt küpler düşünülür. (0) lardan oluşan bir alt küpe karşı gelen toplamlar çarpımı. x1x2 x3x4 00 00 01 11 10 0 0 0 0 0 0 0 01 11 0 10 x'1+x'2+x4 x1+x2+x'4 x2+x'3+x'4 x'3+x4 1. 9 . (1) olarak sabit kalıyorsa. 5 + Σk 7. f1 = Σ 1. örneğin f2 = Π 3. toplamlar teriminde bu değişkenin kendisi. keyfi minterimler ayrı iki grupta belirtilerek gösterilir. 14 ve 56 .4.3. bir başka deyişle keyfi sayısı k ise k fonksiyonlardan herhangi biri kısmen belirlenmiş fonksiyondan.

Kısmen belirlenmiş fonksiyonlara ilişkin örnek. Kısmen belirlenmiş fonksiyonlara örnek.12.12.8 + ∑ k 10.8 + ∑ k 10.14.15 f2= ∑ 1. 57 .11.11. +3 koduna dönüştüren 4 girişli.13.4.13.11. 4 çıkışlı bir kombinezonsal devreyi temsil eden fonksiyonlara ilişkin doğruluk tablosu Tablo 4.5 + ∑k 7. Örneğin Tablo . 9 + ∑ k 10.9 ∏ k 5.3.7. Minimal ifadenin bulunmasında keyfi değerler belirlenerek 2 lık gruptan minimal olan seçilmiş olur.13.3. 7. 3. 4.8. Tablo.2.4.15 f4= ∑ 0.13.15 te 25 = 32 tane fonksiyon temsil k edilmektedir.14.14. 8.15 k keyfi değer sayısı olmak üzere.Tablo.15 Karnaugh diyagramında uygun alt küplerin seçimi sonucu varılan minimal fonksiyonlar Tablo 4. 6. 7.15 f3= ∑ 0. x1 0 1 2 3 4 5 x2 x3 x4 f1 f2 f3 f4 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 k k k k k k 0 1 1 1 1 0 0 0 0 1 k k k k k k 1 0 0 1 1 0 0 1 1 0 k k k k k k 1 0 1 0 1 0 1 0 1 0 k k k k k k 3 4 5 6 7 8 9 10 11 12 k k k k k k Çıkış fonksiyonları sırasıyla f1= ∑ 5.14 f2= ∏ 3.13.14.14.6. 9 + ∑ k 10. örnek: 10 tabanında (0-9) a kadar rakamlara ilişkin ikili kodu (BCD). x1x2 x3x4 00 00 01 11 10 1 1 01 11 k k k k 10 k x1x2 x3x4 00 00 01 11 10 0 01 11 10 k 0 k k k 0 f1= ∑ 1.4.16 da verilmiştir.4.12.16.15.2.12.17 de verilmiştir. kısmen belirlenmiş bir fonksiyon gerçekte 2k fonksiyonu temsil eder.12.11.

önce minimal eşdeğer fonksiyona karşı düşen minimum elemanlı devreler gerçekleştirilip. Bu nedenle. yalnızca kapı sayısının minimum olması değildir. giriş çıkış ilişkisinden yararlanarak giriş değişkenlerinin ve çıkış değişken(leri)nin [fonksiyon(ları)nun] sayısının saptanması. • Minimal fonksiyon(lara) a karşı düşen devrenin çizilmesi.17. Bir kombinezonsal devrenin sentezine ilişkin adımları şöyle sıralayabiliriz.Kısmen belirlenmiş fonksiyonların Karnaugh diyagramında minimalleştirilmesi. • Problemin sözle tanımı. 4. bir Boole fonksiyonuna eşdeğer minimal fonksiyonun -ki gerçeklendiğinde minimal sayıda kapı elemanı içerir. doğruluk tablosunun bulunması. bağımsız giriş değişkenlerince belirlenen.4. • Doğruluk tablosuyla belirlenen fonksiyon(lar)un indirgenmesi ve minimal fonksiyon (lar)un bulunması. Oysa sentez işlemi indirgeme işleminin dışında başka adımları da içerir. başlangıçta da değinildiği gibi.Tablo.bulunmasına ilişkin yöntemler üzerinde duruldu. x1x2 x3x4 00 00 01 11 10 01 11 k=1 1 1 1 x2x4 x2x3 x1 k=1 10 1 1 x1x2 x3x4 00 00 01 11 10 1 1 1 01 1 11 k=1 k k k x2x'3x'4 x'2x3 x'2x4 k=1 k=1 1 10 k=1 k=1 k=1 k=1 f1=x1+x2x4+x2x3 x1x2 x3x4 00 00 1 01 11 10 x'3x'4 1 1 01 1 11 k=1 k k=1 k=1 k k x3x4 10 1 x1x2 x3x4 00 00 1 01 11 10 1 x'4 f2=x2x'3x'4+x'2x4+x'2x3 01 1 11 k=1 k k 1 k=1 k 1 10 1 f3=x'3x'4+x3x4 f4=x'4 Alt küplerin seçimi maksimum mertebeli minimum sayıda küp oluşturabilmek için keyfi olan değerler saptanarak yapılmıştır. Artık bu minimal fonksiyonlar tamamen belirlenmiş fonksiyonlardır. sonra diğer gereksinimleri de 58 .4 Kombinezonsal devre sentezi Bu bölümün başlangıcında. Sentezi istenen devreden beklenen. • Her bir çıkış değişkeninin (fonksiyonunun).

Seri toplayıcıda ise. Paralel toplayıcıda bütün bitler aynı anda uygulanır ve çıkışa ilişkin bütün bitler aynı anda görülür(devrenin gecikme süresi kadar sonra). Bu nedenle seri toplama yapabilmek için. Girişler. ilaveler yapılması gerekir. Bu tutma işi bellek elemanı ile yapılır. her bir bite ilişkin elde' nin bir yerde tutularak. bir sonraki bitlerin toplamına eklenmesi gerekir. Ara bitlerin toplamını ise.18 deki gibidir. iki giriş iki çıkış vardır.2 de verilmiştir. Göreceğiz ki tam toplayıcıları yarı toplayıcılardan elde edebilir. Yarı toplayıcı Yukarıda tanımlandığı gibi iki giriş ve iki çıkışlı olan yarı toplayıcının doğruluk tablosu aşağıdaki Tablo 4. çıkışlar ise. ayrı birer hücre olarak düşünebiliriz. hücresel olarak üç girişli ve iki çıkışlı düşünebiliriz. bu bitlere ilişkin toplam ve bir sonraki bitlerin toplamında kullanılacak eldedir. 59 . Girişler.18 Yarı toplayıcının doğruluk tablosu x 0 0 1 1 y 0 1 0 1 S 0 1 1 0 C 0 0 0 1 Bu tabloya göre çıkış fonksiyonları S = x' y + xy' C = xy dir. iki tabanındaki sayıların önce en az ağırlıklı bitleri devrenin girişine gelir ve bunların toplamı olan bit çıkışta görülürken. Paralel toplamada. bir sonraki ağırlıklı bitlere eklenecek olan elde de bir başka çıkış olanak görülür. Bu fonksiyonların gerçekleştiren beş alternatif devre Şekil 4.4. toplanacak sayıların en az ağırlıklı bitleri.olabildiğince karşılayabilecek biçimde. En az ağırlıklı bitlerin toplanmasında. Görüldüğü gibi en basit bir devrenin gerçekleştirilmesinde.1 Paralel toplayıcının sentezi İki tabanında iki sayının toplamı seri veya paralel gerçekleştirilebilir. yukarıda açıkladığımız minimal fonksiyona karşı düşen devreye daha iyi birer alternatif olacaklardır. ilgilenilen bitlerin toplamı ve bir sonraki bitlerin toplamında kullanılacak eldedir. bitlerin toplanmasını. Birinci olarak düşündüğümüz hücre yarı toplayıcı (half adder) ikinci düşündüğümüz hücre ise tam toplayıcı (full adder) olarak adlandırılır. 4. O nedenle seri toplayıcılar ardışıl devre olarak gerçekleştirilebilir. Göreceğiz ki seçeceğimiz devreler. ilgilenilen ağırlıklı bitler ve bir evvelki bitten gelen eldedir. Çıkışlar ise. tasarımcı için çeşitli alternatifler ortaya çıkabilmektedir. Tablo 4. Şimdi iki örneği. paralel toplayıcı ve kod dönüştürücülerinin minimal elemanlı sentezini inceleyelim.

2 Yarı toplayıcı için birbirinin alternatifi olabilecek dört devre Şekil 4. Hangileri olabileceğini düşününüz.2 a da fonksiyonların 1. S toplanacak bitlerin toplamı.x y' x' y x y C S x y x' y' x y C S a. S ve C ortaklığı S=(x+y)(x’+y’) C=(x’+y’)’ S C e. C ise bir sonraki bitlerin toplamında kullanılacak eldeyi gösterir. S' = (x'y+xy')' = x'y'+xy bağıntısından yararlanılmıştır. S ve C için birinci tip açınım S=xy’+x’y S=(x+y)(x’+y’) C=xy b. 60 .19 da verilmiştir. b de S nin ikinci C nin birinci tip açınımı düşünülerek gerçekleme yapılmıştır. S ve C ortaklığı S=(C+x’y’)’ C=xy x y d. Tam toplayıcı Üç girişli iki çıkışlı tam toplayıcının ne olduğunu daha önce tanımlamıştık. Görüldüğü gibi bu gerçekleşmede yukarıda işlediğimiz minimal fonksiyona karşı gelen devre seçilmemiştir. C=xy Şekil 4. S=x⊕y. buna göre bir sonraki basamağa için elde ve toplam çıkış fonksiyonlarına ilişkin doğruluk tablosu aşağıda Tablo 4. (c) de S ve C nin ortaklığı. x ve y toplanacak bitler z te bu bitlere ilişkin elde yi göstermektedir. (d) de yine S ve C nin ortak kısımları değerlendirilmiştir. (e) de ise en basit yapı görülmektedir. tip açınımları. Fonksiyonları farklı biçimlerde ifade ederek daha fazla alternatif gerçekleştirmeler yapmak mümkündür. S için ikinci tip açınım C için birinci tip açınım C=xy x x' y' x y C S y x' y' C S c.

Tablo 4.20 Tam toplayıcıya ilişkin indirgenmiş çıkış fonksiyonları xy z 0 1 00 01 1 1 1 11 10 1 xy z 0 1 00 01 11 1 1 1 1 10 xy xz yz S=x’y’z+x’yz’+xy’z’+xyz C=xy+xz+yz Bulduğumuz fonksiyonlar iki seviyeli olarak gerçekleştirilebilir.3 teki gibi elde etmek mümkündür. Doğruluk tablosu ve indirgenmiş çıkış fonksiyonları aşağıdaki gibi bulunmuştu. Tam toplayıcının çıkış fonksiyonlarına ilişkin doğruluk tablosu x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 C 0 0 0 1 0 1 1 1 S ve C fonksiyonlarına ilişkin Karnaugh diyagramları ve indirgenmiş fonksiyonlar Tablo 4.2 Kod dönüştürücü sentezi Kısmen belirlenmiş Boole fonksiyonların indirgenmesine ilişkin verdiğimiz örnek ikili kodlanmış ondalıklı sayıları +3 koduna dönüştürüyordu. Tablo 4. iki girişli üç VE kapısı ile üç girişli bir VEYA kapısına gereksinimi vardır. C için ise.20 de verilmiştir.3 İki yarı toplayıcı ve bir VEYA kapısı ile gerçekleştirilen tam toplayıcı 4. S= z'(xy'+x'y)+z(xy'+x'y)'= z'(xy'+x'y)+z(x'y'+xy)= xy'z'+x'yz'+xyz+x'y'z=(x⊕ y)⊕ z C= zxy'+zx'y+xy = z(xy'+x'y)+xy= (x⊕ y)z+xy x y S C z x y z yarı toplayıcı yarı toplayıcı S C Şekil 4.4. S için üç girişli dört VE kapısına ve dört girişli bir VEYA kapısı gerekir. Oysa aynı fonksiyonları aşağıdaki bağıntılardan yararlanarak iki yarı toplayıcı ve iki girişli bir VEYA kapısıyla Şekil 4. 61 .19.

f1 = x1+ x2x4+ x2x3 f2 = x2x'3x'4+ x'2x4+ x'2x3 f3 = x'3x'4+ x3x4 f4 = x'4 Bu fonksiyonların gerçekleştirilmesi. ortak olabilecek kapı elemanları da düşünülerek.4 te verilmiştir. f4 x4 x3 f3 x2 f2 f1 x1 Şekil 4.4 BCD kodunu +3 koduna dönüştüren devre 62 . Şekil 4.

A4 B4 A3 B3 A2 B2 A1 B1 C5 C4 C3 C2 c1 S1 S4 S3 S2 Şekil 5. Bir MSI elamanı içine sığdırılabilen dört tam toplayıcı ile 4 bitlik sayıların toplamı yapılabilmektedir. 4 bitlik bir MSI tam toplayıcı devresi Şekil 5. bir Boole fonksiyonun minimum sayıda kapı elemanıyla. Daha fazla biti olan sayıların toplamı için burada verilen MSI elemanlarının kaskad bağlanması gereklidir. MSI devre tasarımı genellikle algoritmalara dayandırılarak yapılır. Çoğullayıcı (multiplexer) devreler. minimum sayıda kapı elemanı içirmesinden ziyade dış bağlantıların minimum olmasıdır. SSI elemanları kullanarak nasıl gerçekleştirildiğini görmüştük.1 de verilmiştir. SSI (Single Scale Integrated circuits) yongalar (chip) olarak satılmaktadır.1 GİRİŞ Bu bölümde. O nedenle bu gibi fonksiyonların gerçekleştirilmesi bir algoritmaya dayandırılır ve tasarımcının yaratıcılığına bağlı olarak alternatif devreler oluşturulabilir. gösterilecektir. bir bitlik tam toplayıcı devresinin. Birinci hücrenin elde girişi 0 dır. piyasada. Çünkü yongaların maliyetine tesir eden en önemli öğelerden biri bacak (uç) sayısıdır. Toplanacak sayıların aynı ağırlıklı bitleri birer hücre girişi olarak alınmıştır. Yegane olabilecek bir yöntemden bahsedilemez. Bunların dışında piyasada MSI (Medium Scale Integrated circuits) ve LSI (Large Scale Integrated circuits) olarak sırasıyla 10-100 ve 100-1000 kapı elemanı içeren yongalarda vardır. demultiplexer devreleri ele alınacaktır. iki seviyeli gerçekleştirilmesine ilişkin yöntem üzerinde durmuştuk.2 Paralel toplayıcı Bundan önceki bölümde. 5. pratikte kullanılan MSI ve LSI elemanların lojik devrelerinin. Kullanılan kapı elemanları. Giriş değişkenleri fazla olan Boole fonksiyonların tasarımının daha önce anlatılan klasik yöntemlerle yapılması pratik olmamaktadır. analiz edilerek. Çıkışlar her bir hücre girişlerinin toplamı ve bir sonraki hücrenin girişi olacak eldeler dir. VEYA gibi kapı elemanlarından bir yongada 4 tane TÜMLEYEN kapısından ise 8 tane bulunmaktadır. Çünkü 8 değişkenli bir Boole fonksiyonunun doğruluk tablosu 28 = 256 satır gerektirir. LSI elemanları olarak ta ROM (Read Only Memory) devreleri ve PLA (Programmable Lojik Array) devreleri incelenecektir. MSI elemanı olarak paralel girişli toplama devreleri. MSI elemanlarından beklenen. Pratikte kullanılan 74283 dört bitlik bir MSI tam toplayıcıdır. karşılaştırma devreleri.1 Dört bitlik MSI toplayıcı lojik devresi 63 . kod çözücü (decoder) devreler. Bu devreyi bir hücre olarak kullanarak tasarlanan. 5. tasarımına ilişkin algoritmalar incelenecek ve bu devrelerin istenileni yapıp yapmadığı. VE. MSI ve LSI elemanları sayısal sistemlerin tasarımında kullanılırlar.BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI Bundan önceki bölümde.

kolayca gerçekleyebiliriz.3 teki yarı toplayıcının çıkışlarını P (carry propagation) elde yayılması. hiçbir ilave kapı elemanı kullanmadan. Pi ve Gi çıkışlarını veren yarı toplayıcıdaki gecikmenin toplamı kadardır. Sözünü ettiğimiz gecikme süresi.2 de verilen. Buda C5 in elde edilmesine kadar geçen süre olan.Daha önce incelediğimiz BCD den +3 koda dönüştürücüyü. MSI toplayıcıya.3 Tam toplayıcı devresi Şekil 5.2 de verilmiştir. girişler uygulanır uygulanmaz. bağlantıları yapma işleminin olmayışı. G yi ise elde üreticisi (carry generate) olarak isimlendirelim. Bu nedenle gecikme süresini azaltmak için " hızlı elde (look ahead carry)" denen ilave devre kullanılır. Nedeni Yarı toplayıcıların paralel. yarı toplayıcı gecikme süresi sonunda hemen oluşur. Böyle bir gerçeklemeyle kazancımız. her bir bit için iki kapı elemanı gecikmesi kadar artacaktır. BCD giriş A4 A3 A2 A1 0 0 1 1 B4 B3 B2 B1 C1 0 S4 S3 S 2 S1 +3 çıkış Şekil 5.3 te. yalnızca iki kapı elemanı gecikme süresi sonunda. yani işçilik ve bacak sayısının az olması yani maliyettir. Şimdi bu devreyi inceleyelim. MSI devredeki 8 kapılık gecikmenin. yayılma zamanına denktir. Buda şekil 5. Şimdi bu zamanın ne olduğunu saptamaya çalışalım. 8 kapı elemanındaki gecikme toplamı kadardır. C5 çıkışının görülebilmesi için C4 ün dolayısıyla C3 . yani 1/4 üne inmesi demektir.2 BCD den +3 e dönüştürücünün MSI toplama devresi ile gerçekleştirilişi Eldenin yayılması Yukarıda incelediğimiz paralel toplayıcının. 2 kapılık gecikmeye inmesi. Şekil 5. belli bir girişe ilişkin çıkışını görebilmek için. yarı toplayıcı yayılma süresine ilave olarak. c5 elde sinin ne olduğunu bilmek gerek. Sözünü ettiğimiz kod dönüştürücünün MSI toplayıcı ile gerçeklenişi Şekil 5. bütün elde çıkışlarının. tam toplayıcı devresinin lojik devresi görülmektedir. bit sayısı daha fazla olan sayıların toplamında. Kaskad bağlı dört tam toplayıcılı MSI elemanındaki gecikme ise bir yarı toplayıcı gecikmesi ile. daha önce incelediğimiz. oluşmasını sağlamaktır.C2 nin belirlenmesi gerektiğini Şekil 5. Ci+1 elde edilmesi için gerekli süre VE ve VEYA kapılardakini gecikme ile. Bundan sonraki amacımız. burada anlattığımız MSI toplayıcı ile. 64 . eldelerin ise seri bağlı kaskad bir yapı göstermesidir. yarı toplayıcı Ai Bi Gi Ci+1 Ci Pi Si Şekil 5.1 deki MSI toplayıcıdan görebiliriz. P ve G çıkışları.

C5 P4 G4 C4 P3 G3 P2 G2 P1 G1 C1 C3 C2 Şekil 5. i i i 65 .B biçiminde genel olarak yazılabilir. iki kapı elemanı gecikmesi ile.4 İleri bakmalı elde devresi Pi = Ai ⊕ Bi G=A . Bir önceki Ci ler cinsinden eldeler C2 = G1 + P1 C1 C3 = G2 + P2C2 = G2 + P2 ( G1 + P1 C1 ) = G2 + P2 G1 + P2 P1 C1 C4 = G3 + P3 C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C1 C5 = G4 + P4 C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2G1 +P4 P3 P2 P1 C1 dir.4 te verilmiştir. sonucu verirler.GI değişkenleri ve elde cinsinden genel olarak Si = Pi ⊕ Ci Ci+1 = Gi + Pi Ci biçiminde yazılabilir. Buda bizim varmak istediğimiz sonuç idi. iki seviyeli gerçekleştirilerek. Çarpımlar toplamı biçiminde olan bu ifadeler. Devre Şekil 5. bu tanımlanan Pi . Diğer yandan çıkışlar.

Oysa 999 BCD karşılığı 9 un iki tabanındaki karşılığı olan 1001 in yan yana üç defa yazılmışı 1001 1001 1001 dır. Yani iki sayamağın (dijitin) toplamı 10 dan fazla ise. Alternatif olarak. her bir dijit için yedi bölümlü gösterici (seven segment display) kullanılarak yapılır. her bir sayamağı (dijiti) iki tabanında ( ikili kodlanmış onlu. bir sonraki sayamağa elde (1) taşımak gerekir. elde K ile.5 te verilmiştir. ard arda 2 ye bölme işlemi yapıp kalanların yazılması sonucunda. bir önceki sayamaktan (dijitten) gelebilecek elde için konulmuştur. her zaman iki tabanında yapılıp. BCD sonuçların on tabanında gösterilmesi. on tabanındaki bir sayının. ikili çıkışlar toplam Z . binary coded decimal) toplanıp. Şimdi daha önce gördüğümüz MSI toplayıcının girişlerine BCD sayılar uyguladığımızda çıkışlarının 0 dan 19 kadar olabileceğini düşünerek. 1111100100 biçiminde bulunur. sonuçtan 10 çıkarıp kalanı toplam sayamak olarak yazıp. BCD iki sayının toplamı en fazla 9+9+1=19 sonucu verebilir. Örneğin 999 sayısı iki tabanındaki karşılığı. Bu dönüşüm aşağıda tablo biçiminde verilmiştir. birinci bölümde anlatıldığı gibi.4 teki devre ile birlikte oluşturabiliriz Bu yapı.Şimdi ileri bakmalı paralel toplayıcı(Look ahead carry) MSI in lojik devresini Şekil 5. Sonuncu 1. Bu durumda iki sayamağın (dijitin) toplamı 10 dan fazla ise sonuçtan 10 çıkarıp elde oluşturmak gerekir. 9 a kadar çıkışlar ikili ve BCD de aynıdır ve 66 . elde si de bulunarak yapılır. on ve iki tabanlarının dönüştürülmesine göre çok daha kolay olmasıdır. sonra on tabanına dönüş biçiminde olmaz. Görüldüğü gibi BCD için dönüşüm işleminin kolaylaşmasına karşılık bit sayısı iki fazladır.5 İleri bakmalı bir paralel toplayıcı lojik devresi İkili kodlanmış onlu toplayıcılar (Binary coded decimal adder) Toplama işlemi. çıkış sayısının BCD sayıya nasıl dönüştürülebileceğini inceleyelim. C1 A1 B1 P1 G1 A2 B2 S1 P1 C2 P2 İleri Bakma Devresi C3 P3 S3 P2 G2 S2 A3 B3 P3 G3 A4 B4 P4 G4 C4 P4 S4 C5 Şekil 5. Bu yöntemin seçilmesinin nedeni BCD ve iki tabanındaki sayıların birbirine dönüştürülmesinin. BCD çıkışlar toplam S ve elde C ile gösterilmiştir. uygulamadaki 74182 tümleşik devresinin temelidir ve Şekil 5.

6 ilave etme için ayrıca bir ikili toplayıcı kullanılabiliriz. A4 A3 A2 A1 B4 B3 B2 B1 K Z4 Z3 Z2 Z1 C 0 0 S4 S3 S2 S1 Şekil 5.çift çizgi ile ayrılmıştır. C=1 iken toplamdan 10 çıkarma işlemi. O nedenle bu girişlere karşı düşen çıkışlar K (keyfi) alınmıştır. Amaca ulaşmamız için C=1 olduğu durumları. (20-31) arasındaki girişler hiç uygulanmayacaktır. Z'ler bağımsız değişkenler olmak üzere. 10-15 te (1) olan diğer yerlerde (0) olan bir fonksiyon düşünsek. Şekil 5.6 BCD toplayıcı 67 . En büyük sayı en fazla 19 olabileceğine göre. bu fonksiyonun indirgenmiş hali Z4Z3 +Z4Z2 olur. 10 ve daha yukarı olan çıkışlarda BCD nin aldığı değerlerden 10 çıkarılmış sonuç yazılmış ve elde 1 olmuştur. S çıkışlarına 6 ilave etme işlemine denktir.6 da iki ikili toplayıcı ve elde yi veren üç kapı elemanı ile bir BCD toplayıcı devrenin lojik devresi verilmiştir. Bunun dışında Z=10-15 arasında da C=1 olmalıdır. O halde C = K+Z4Z3 +Z4Z2 dir. yani aynı sonucu verir. K ve Z ler cinsinden ifade etmek ve bu durumda Z ten 10 çıkarmaktır. Bu sonucu beş değişkenli bir Karnaugh diyagramıyla da görebilirdik. K 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 Z4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 Z3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Z2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 C 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 S4 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 S3 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 S2 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 S1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Görüldüğü gibi K=1 iken C=1 dir.

benzer biçimde. eğer A nınki 1. (x) lerin dördünün birden 1 olması A = B olduğunu gösterir Yani Ç3 = x1 x2 x3 x4 = 1 ise A=B dir. A4= B4 ve A3= 1. sekiz girişindeki 4 bitlik iki sayıyı karşılaştırarak. Üçüncü çıkış belirlenmiş oldu. Şekil 5. Bir başka deyişle A > B nin sağlanması için i. aksi halde 0 değerini alır. 74283 tasarlanmıştır. B4= 0 (A4B'4=1) veya ii. Klasik anlamda probleme bakarsak 28 =256 farklı giriş vardır. diğer dördü diğer sayıyı ve biride elde ) devreler gerçekleştirecektik. ikinci ikili toplayıcı daha da basitleştirilerek. tek bir tümleşik devre. A4= B4 ve A3= B3 ve A2= B2 ve A1= 1. Buna karşı gelen Boole fonksiyonların doğruluk tablosu 29 = 512 satırdan oluşacaktı. algoritmik olan hücresel yapı tüm devre üretimine daha uygun olacaktır. En ağırlıklı bitler birbirine (x4 = 1) eşit ve (A3B'3=1) ise yine A > B dir.3. 5. ve A = B iken Ç1 = 0 Ç2 = 0 Ç3 = 1 dır. Bilgisayarla yapmak mümkün olsa bile . ve bildiğimiz yöntemlerle bu devreye karşı düşen fonksiyonun indirgemesini elle yapmak pratik değildir. klasik yöntemle yapmaya kalksaydık. büyük ve eşitlik durumlarını belirlerler. A ve B sayılarının eşitliğini yakalayabilmek için Xi = AiBi + A'iB'i i = 1.7 de yukarıda ifadelere karşı düşen devre verilmiştir. iv. 9 girişli (dördü bir sayıyı. A > B için ise önce en ağırlıklı bitleri karşılaştırmalıyız. üç çıkışında küçük. Bu yapı en kötü ihtimalle. B2= 0(A2B'2= 1) veya.3 Karşılaştırma devresi Karşılılaştırma devresi. Yani Ç1 = A4B'4 + x4 A3B'3 + x4 x3A2B'2 + x4 x3 x2A1B'1 ifadesi 1 ise A > B dir. A4= 1. 68 . B ninki 0 ise (A4B'4 = 1) A > B dir. Burada incelediğimiz BCD toplama devresini.4 ile tanımlanan x değişkenlerini incelemek yeter. B3= 0(A3B'3= 1) veya iii A4= B4 ve A3= B3 ve A2= 1.Yukarıda incelediğimiz temel alınarak. Benzer akıl yürütme ile A < B çıkışı için Ç2 = A'4B4 + x4 A'3 B3 + x4 x3A'2B 2 + x4 x3 x2A'1B1 ifadesi bulunabilir.2. Yani yukarıda verilen gibi iki MSI elemanı ve üç kapı elemanı tek bir MSI olarak oluşturulmuştur. Girişler A=A1A2A3A4 ve B=B1B2B3B4 karşılaştırılacak dörder bitlik sayılar. Çünkü A ve B ye ilişkin karşılıklı bitlerin eşit olması durumunda bu ifade 1. en az ağırlıklı bitlerin karşılaştırılmasına kadar devam eder. O nedenle algoritmik hücresel çözümler daha avantajlıdır. (A < B) için Ç1 = 0 Ç2 = 1 Ç3 = 0. çıkışlar da (A > B) için Ç1 = 1 Ç2 = 0 Ç3 = 0. B1= 0(A2B'2= 1) dır.

n girişin alabileceği her bir giriş permütasyonu için çıkışlardan yalnızca biri 1.4 Çözücüler (Decoders) Çözücüler n girişli 2n çıkışlı devrelerdir.8 de 3x8 (3x23 ) lik bir çözücü devresi verilmiştir. Bir başka deyişle çıkışlar mintermleri belirlemektedir.7 Karşılaştırma devresi 5. diğerleri ise 0 olur. 69 . Şekil 5.A4 B'4 A'4 B4 A3 B'3 A'3 B3 Ç1 A>B A2 B'2 A'2 B2 X2 X3 X4 A1 B'1 A'1 B1 X1 A<B Ç2 Ç3 A=B Şekil 5.

0 1 2 3 4 5 6 7 f1 x1 x2 x3 20 21 22 3x8 Çözücü f2 Şekil 5. iki seviyeli olarak çözücülerle gerçekleştirilebilir. herhangi bir n değişkenli Boole fonksiyonu. doğru minterm sayısı k olan bir Boole fonksiyonu. Şekil 5. Fonksiyonlar f1 = ∑ 1. 2. 5.x1 x2 x3 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 Şekil 5. olabilecek bütün 2 minterimi oluşturacağına göre. 2. Bir örnek olarak üç değişkenli. Hatta genelleştirme yapılarak.9 da devre verilmiştir.8 3X8 çözücü devresi Boole fonksiyonlarının çözücüler kullanılarak gerçekleştirilmesi n n n x2 lik bir çözücü.7 olsun. Her birinde 4 doğru minterm olduğuna göre dört girişli iki VEYA kapısına gerek vardır. 5 f2 = ∑ 0.9 İki fonksiyonun bir çözücü kullanılarak gerçekleştirilmesi 70 . n n değişkenli. n x 2 lik bir çözücü ve k giriş yelpazesi olan bir VEYA kapısıyla gerçekleştirilebilir. iki Boole fonksiyonunu bir MSI çözücü ile gerçekleştirelim. 4. n n değişkenli m tane Boole fonksiyonu bir tane n x 2 çözücü ve m tane VEYA kapısıyla gerçekleştirilebilir.

SSI sentezdeki indirgeme yapılarak bulunan lojik devrenin. aksine bu giriş 1 iken ise çözücü normal çalışma işlevini yerine getirir.Fonksiyonların çözücüler kullanılarak gerçekleştirilmesinde bir indirgeme sorunu yoktur. x1 ve x2 girişleri de sanki kontrol girişleriymiş gibi de düşünebiliriz.11 de iki tane 3x8 lik çözücü kullanılarak gerçekleştirilen.10 da böyle bir çözücü ve doğruluk tablosu verilmiştir. Yanlış minterim sayısı doğru minterm sayısından az ise. Şekil 5. giriş sayısı daha fazla olan çözücülerin elde edilmesine de yarar. Örneğin aynı fonksiyondan çok sayıda üretilecekse. Buna karşılık çözücünün içinde kapı ve giriş / çıkış yelpazesi açısından da hiçbir tasarruf yapılmamıştır.10 Kontrol girişli bir çözücü ve alternatif yorumu: demultiplekser Bu çözücüyü. Bu durumda kontrol girişinin karşı düştüğü minterm çıkışı E girişinin değerini alır. f ' ( f in tümleyeni) gerçekleştirilip VEYA yerine TÜVEYA kapısı kullanılarak. 71 . Bu giriş 0 iken minterm çıkışlarının hepsi 0 olur. bu çözücü çıkışında gözlenir. Bir başka diyişle E girişine gelen bilgi dört çıkıştan istenenine verilebilmektedir. Eğer yalnızca üç beş tane fonksiyon gerçekleştirmesi söz konusu ise. SSI veya MSI elemanlarından hangisinin tercih edilerek gerçekleştirilme yapılacağı koşullara bağlıdır. Bu sırada alttaki çözücü çalışmaz ve bütün çıkışları 0 dır. tüm devre olarak gerçekleştirilmesi daha uygun olur. sözü edilen tasarruflar göz önünde tutulmuştur. bir de kontrol girişi "enable" vardır ve MSI elemanının çalışmasını kontrol eder. Pratikte kullanılan MSI çözücülerin. Bu işlev haberleşmede kullanılan demultiplekser (demultiplexer) işlevidir. x4 = 0 iken yukarıdaki çözücü çalışır ve m0 dan m7 ye kadar mintermler çıkışında gözlenir. 4x16 lık bir çözücü devresi verilmiştir. E x 1 x2 x1 x2 2x4 çözücü m0 m1 m2 m3 0 1 1 1 1 k 0 0 1 1 k 0 1 0 1 m 0 m1 m2 m3 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 E 1x4 demux m0 m1 m2 m3 x2 E x1 Şekil 5. Şekil 5. Devrede bütün VE kapılarının girişlerine bu kontrol girişi bağlanarak istenen işlev yerine getirilebilir. Çözücülerdeki kontrol girişi. indirgeme ile. sanki E normal giriş. SSI elemanlarıyla yapılacak sentezde ise. VEYA kapısı giriş yelpazesinde tasarruf sağlanabilir. giriş sayısı az olanlar çözücüler kullanarak. mevcut MSI elemanlarını kullanmak hem zaman hem de işçilik tasarrufu sağlanır. Bu sırada üstteki çözücü çalışmaz ve çıkışları 0 dır. x4 = 1 olduğunda ise alttaki çözücü çalışır ve m8 den m15 e kadar minterimler.

12 de 4x1 (2 x1) lik bir mux'ın lojik devresi verilmiştir.12 4x1 mux lojik devresi. çıkış sayısı ise n dir. diğerleri 0 olmak zorundadır. I0 I1 I2 I3 S1 S0 Z I0 I1 I2 I3 0 1 2 3 S0 S1 S0 S 1 Z 0 0 1 1 0 1 0 1 I0 I1 I2 I3 4x1 mux Z Şekil 5. Söz konusu yapı decoderler de olduğu gibidir. 2 Şekil 5. 2 tane VE çıkışı. tek bir fiziksel bilgi kanalına aktarmaya yararlar. seçme girişlerinin her bir n permütasyonu VE kapılarıyla oluşturulurken bu kapıların girişlerine 2 mux girişleri ayrı n n ayrı bağlanmıştır. birden fazla fiziksel bilgi kaynağındaki bilgiyi. 2 sayıdaki n VE kapısına n tane bağımsız giriş bağlanmıştır. Görüldüğü gibi bu yapıda n x 2 (n = 2)lik bir dekoderin . istenen sırada. çıkış 110 dır. Kısaca mux diye bilinirler.x1 x2 x3 x4 3x8 çözücü 3x8 çözücü m0 m7 m8 m15 Şekil 5. blok diyagramı ve doğruluk tablosu Pratikte kullanılan mux ların. bir VEYA kapısıyla alınmıştır. Girişlerden biri 1 iken. Lojik devre kapsamı içinde n çoğullayıcı 2 girişteki bilgiyi n kontrol girişi (select) ile istenen sırada tek çıkışa aktarmaya yarayan kombinezonsal devrelerdir. Örneğin 6. mux ın tek bir çıkışına.5 Multiplexer (Çoğullayıcı) devreler Genel olarak çoğullayıcılar. Bu kontrol girişi bir üst mertebeden mux ın bir alt mertebeden iki mux kullanılarak elde edilmesini de sağlar. 5. çalışmayı kontrol eden bir enable girişi (strobe da denir) vardır. dekoderler de olduğu gibi. Enable'ın belli bir giriş değeri için çıkışların hepsi 0 (bazen 1) olur. Bu n devrelerin giriş sayısı 2 .11 İki 3x8 lik çözücüden elde edilen 4x16 lık çözücü devresi Kod çözücünün tersi işlevi yerine getiren devrelere kodlayıcı (encoder) denir. Hangi girişe (1) gelmişse on girişin iki tabanındaki karşılığı çıkışta görülür. diğer giriş değeri için ise mux normal çalışma işlevini yerine getirir. Böyle bir devreyi bir uygulama olarak gerçekleyiniz. Örneğin 8x1 lik bir 72 . girişe 1 gelmişse.

mux, 2 tane 4x1 lik mux ın enable girişleri kullanılarak elde edilebilir. Çıkışa gelecek kapının ne olması gerektiğini düşününüz. Pratikte birden fazla mux ın, seçme ve enable girişleri ortak olmak üzere aynı MSI elemanında kullanıldığı görülür. Örneğin içersinde dört tane 2x1 mux ın bulunduğu MSI elemanları (74157) ticari olarak vardır. Şekil 5.13 te böyle bir MSI elemanının lojik devresi verilmiştir. A ve B girişlerini farklı kaynaklardan gelen dörder bitlik enformasyon olarak düşünürsek, sanki bu devre, A veya B enformasyonundan birini isteği bağlı olarak seçip aynı bir yoldan (bus) bir başka yere göndermektedir. Böyle bir işlev bilgisayarların alt birimleri arasında veri alış verişinin, ortak bir hat üzerinde yapılmasında faydalı olur.
A0 Z0 A1 Z1 A2 Z2 A3 Z3 B0 E B1 B2 B3 (select) S (Enable) E 1 0 0 S x 0 1 Z hepsi 0 A B

Şekil 5.13 dört 2x1 lik mux tan oluşan lojik devre Mux larla Boole fonksiyonlarının gerçekleştirilmesi Bundan önceki bölümlerde gördüğümüz gibi, dekoder ve mux larda mintermler oluşturulmakta, dekoderlerde ayrıca bir VEYA kapısı kullanılarak, herhangi bir fonksiyon gerçekleştirilmekteydi. Mux larda ise bu VEYA kapısı tümleşik devrenin içinde bulunmaktadır. Amacımız mux ları kullanarak bir Boole fonksiyonunun nasıl n gerçekleştirilebileceğini göstermek. n seçicili 2 x1 lik bir mux ile n değişkenli bir fonksiyonu gerçekleştirelim. Değişkenleri seçiciler seçelim. Seçicilerin alacağı her bir değer permütasyonu bir minterimi belirler ve buna karşı düşen mux ta bir giriş vardır. Eğer gerçekleştireceğimiz fonksiyon, bu minterm için 1 ise (doğru minterm) buna karşı düşen girişe 1, 0 ise (yanlış minterm) bu girişe 0 uygulayalım. Aynı işlev bütün giriş değer permütasyonları için tekrarlandığında mux çıkışında istediğimiz fonksiyonu gerçekleştirmiş oluruz. Yukarıda açıklanandan bir adım daha ileri giderek, (n+1) değişkenli bir fonksiyon n n seçicili 2 x1 lik bir mux la gerçekleştirilebilir. Bunun için n değişken seçiciler olarak alınıp, girişlere de 0, 1, xn veya x'n den biri uygulanır. Bir örnek üzerinden gerçekleştirmenin nasıl yapılacağını görelim. Şekil 5.13 te bir örnek fonksiyon ve devresi verilmiştir. Fonksiyon üç değişkenli f = ∑ 1, 2, 6, 7 olduğuna göre 4x1 lik iki seçicili bir mux a gereksinim vardır. X1, x2 değişkenlerini seçiciler olarak seçelim. Doğruluk tablosundan görüldüğü gibi x1, x2 73

değişkenlerinin bir değer permütasyonu için x3 in aldığı 0 ve 1 olmak üzere iki değer vardır. Bu değerler için fonksiyonun aldığı değerler 0, 1, x3 veya x'3 olabilir. Buna göre tabloyu tekrar düzenlersek (Şekil 5.13 te gölgelendirilerek belirtildi). , mux girişlerine ne bağlayacağımız ortaya çıkar. Bu tablodaki sonuca, bir başka düzenlemeyle daha çabuk ulaşabiliriz. Öyle ki sütunları, seçicilerin belirlediği mintermlere karşı düşen girişler; satırları da x3 değişkeni ve tümleyenini gösterecek biçimde bir tablo oluşturulsun. Bu durumda satır ve sütunlara karşı gelen yerler, olabilecek bütün minterimlerdir. Doğru minterimleri bir yuvarlak içine alalım, yuvarlak içinde olmayanlar yanlış mintermler olsun. Buna göre i bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içinde değilse, bu sütuna ilişkin giriş 0, ii. bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içindeyse, bu sütuna ilişkin giriş 1, iii. bir sütundaki (bir seçici girişini belirler) mintermlerden x3 satırına karşı gelen yuvarlak içinde x'3 satırına karşı gelen yuvarlak içinde değilse bu sütuna ilişkin giriş x1, iv (iii) durumun tersi ise ilgili giriş x'1 olmalıdır. (Şekil 5.13) minter m 0 1
2 3 4 5

x1 0 0 0 0 1 1 1
1

x2 0 0 1 1 0 0 1
1

x3 0 1 0 1 0 1 0
1

f 0 f = x3 1 1 f = 0 x'3 0 f=0 0 1 f=1
1

6
7

x1x2
00 01 10 11

I0 (0)x'3 (1)x3
0 1

I1
2 3

I2
4 5 0

I3
6 7 1

x3 x'3
0 1

x3

x'3

I0 I1 I2 I3 x1

4x1 mux

Z

x2

Şekil 5.13 dört değişkenli bir fonksiyonun 4x1 mux la gerçekleştirilmesi

74

1

x1x2x3
000 001 010 011 100 101 110 111

x4 x'4
0

I0 (0)x'4 (1)x4
0 1

I1
2 3

I2
4 5

I3
6 7 0

I4
8 9

I5
10 11 0

I6
12 13 0

I7
14 15

1

x4

x'4

1

x4

I0 I1 I2 I3 8x1 I4 mux I5 I6 I7 x1 x2 x3

f

Şekil 5.14 f= ∑ 0,1,3,4,8,9,15 fonksiyonunun 8x1 mux kullanarak gerçekleştirilmesi Şekil 5.14 te dört değişkenli bir örnek fonksiyonun 8x1 lik bir mux ile gerçekleştirilmesi gösterilmiştir. Yukarıda örnek üzerinde açıklanan gerçekleştirme yöntemi genelleştirilebilir. Burada en çok ağırlıklı bitlere karşı gelen değişkenlerin dışındaki değişenler seçici girişleri olarak seçilmiştir, mux girişlerine de 0,1 veya en ağırlıklı değişkenin kendisi veya tümleyeni gelmektedir. halbuki herhangi n-1 değişken seçici, kalan değişken giriş seçilerek te, benzer akıl yürütmeyle gerçekleştirme yapılabilirdi. 5.6 Read-Only Memory (ROM) Bu ve bundan sonraki kısımda, ROM (Read Only Memory) ve PLA (Programmable Logic Array) elemanları göreceğiz. Bu elemanlar içinde 100-1000 civarında kapı elemanları bulunduran LSI ( Large Scale Integrated Circuits) devrelerdir. ROM elemanlarını, gördükleri işlevler açısından, iki farklı biçimde inceleyebiliriz. Birincisi birden fazla Boole fonksiyonunun, bir tümleşik devre ile gerçekleştirilmesini sağlarlar. ROM LSI elemanının içinde bir dekoder ile gerçekleştirilecek fonksiyon sayısı n n kadar VEYA kapısı vardır. VEYA kapısı sayısı m olsun. nx2 lik dekoderde 2 VE kapısının çıkışını her bir VEYA kapısına bağlayan, mx2n tane bağlantı vardır. Bu bağlantılar, isteğe göre, açık veya kısa devre yapılabilirler. Diyelim m tane Boole fonksiyonu gerçekleştireceğiz. 1. fonksiyonda hangi doğru minterimler varsa, onlara ilişkin VE kapılarının çıkışları, 1. VEYA kapısının girişlerine, bağlantılar kısa devre yapılarak birleştirilir. Yanlış mintermlere karşı gelen VE kapılarının çıkışları ise açık devre yapılarak VEYA kapısının girişine bağlanmaz. Böylece 1. fonksiyon gerçekleştirilmiş olur. Diğer fonksiyonlar da benzer biçimde gerçekleştirilir. Bağlantıların açık veya kısa devre yapılmaları, üretici firmanın belirlediği yöntemle özel aletler kullanılarak yapılır. n giriş değişkenli m çıkışlı bir ROM elemanın iç yapısı Şekil 5.15 te verildiği gibidir. Böyle bir ROM 2 xm lik ROM olarak adlandırılır.
n

75

yalnızca okunabilen bellek işlevini yerine getiren bir eleman olarak ta görebiliriz. n n adres 0 1 2 3 x1 0 0 1 1 x2 0 1 0 1 F1 0 1 1 1 F2 1 0 1 0 kelime 1 2 3 2 x1 2x4 Dekoder m0 m1 m2 m3 F1 x2 F2 Şekil 5. Sıfırdan yediye kadar sayıların karelerini alan bir kombinezonsal devreyi ROM kullanarak gerçekleyelim. 6. iki bitlik dört kelimenin bulunduğu. çıkış her giriş için 0. Şekil 5. Yalnızca okunabilen bellek elemanından kastedilen. Doğruluk tablosu ve ROM devresi Şekil 5. 2 =6 4). dört adresinde. adres bitleri dediğimiz giriş değişkenlerinin belli bir permütasyonuna karşı gelen belli bir yerde. Yukarıda açıkladığımız ROM da. iki iki-değişkenli fonksiyon olarak düşünülebilir. çıkış ise 3. Şimdi bir örnek üzerinde ROM un iki farklı yorumunu yapalım. Yedi ye kadar sayıları temsil edebilmemiz için üç giriş değişkenine. 2 xm lik ROM da n giriş değişkeni ile 2 farklı adres tanımlanabilir. girişle aynıdır o nedenle ayrıca bir ROM çıkışı 76 . sıfırdan kırk dokuza kadar sayıları temsil 5 6 edebilmemiz için de altı çıkış fonksiyonuna gereksinim vardır ( 2 = 32. Aynı ROM.a d r e s x1 x2 m0 F1 nx2n Dekoder F2 k e l i x x 3 4 m2n-1 m e Fm Açık veya kısa devre yapılabilecek bağlantılar Şekil 5.15 Genel bir ROM elemanının devresi Yukarı açıkladığımız ROM' u. çizim ve anlatım kolaylığı açısından iki giriş ve iki çıkışlı seçilmiştir. bu adreslere de m bitlik kelimeler (word) saklanabilir. Doğruluk tablosundan görüldüğü gibi.17 verilmiştir. Ele alacağımız örnek. Pratikte 7-8 giriş ve 8 çıkış değişkenliler yaygındır. bir bellek elemanı olarak ta düşünülebilir. çıkışları sanki o adresteki bilgi(word)yi vermektedir diye düşünülebilir (Şekil 5.16 Örnek bir ROM ve iki yorumu Şimdi pratik bir örnek yapalım. girişler sanki adresleri (minterimleri) vermekte.15).16 da verilen örnek ROM. 5. kelime (word) dediğimiz m bitlik belli bir bilginin tutulmasıdır. girişlere karşı gelen m fonksiyonun aldığı değer de.

ya bir daha hiç değiştirilemezler veya silinip yeni bilgilerlerle değiştirilebilirler. Mask bağlantılar üretim sırasında direkt olarak yapılır. Yani n ROM larda 2 VE kapısı varken. yapılır. Diğer taraftan ROMlar yalnızca okunan bellek elemanları olarak software kontrol birimlerinde yaygın biçimde kullanılırlar. Her ne kadar programlanarak yapılıyor denirse de bağlantılar hardware olarak sağlanmaktadır. 0 1 2 3 4 5 6 7 x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1 F1 0 0 0 0 0 0 1 1 x2 F2 0 0 0 0 1 1 0 1 x3 F3 0 0 0 1 0 1 0 0 F4 0 0 1 0 0 0 1 0 F5 0 0 0 0 0 0 0 0 F6 0 1 0 1 0 1 0 1 0 1 4 9 16 25 36 49 8x4 ROM 0 F1 F2 F 3 F4 F5 F 6 Şekil 5. örneğin ASCII kodundan EBIDIC koduna dönüştürücüler gibi. özel cihazlarda katalog bilgisine göre programlanarak "PROM".17 Kare alma işlemi yapan bir ROM devresi ROM türleri ROM' lardaki bağlantılar iki biçimde yapılabilir: mask ve programlama.7 PLA (Programable Logic Array) Bundan önceki kısımda ROM larla fonksiyon gerçekleştiriken gördük ki. İkinci tür olanlara "silinebilir PROM " EPROM (Erasable PROM) denir. gerçekleştirmede biz bunlardan yalnız fonksiyondaki 1 77 . ROM lar genel olarak çok girişli bir çok fonksiyonun gerçekleşmesinde yaygın olarak kullanılabilirler. ROM lara konan bilgiler. 5. kullanıcı tarafından.gerektirmezler. 0 dan 7 ye kadar sayıların karelerini almak için yeterli olur. Silme işlemi elektronik olarak yapılanlara "elektronik olarak silinebilen ROM"( EAROM:Electronically alterable ROM) denir. ROM'un türüne göre. Silme işlemi mor ötesi ışınla yapılanlara ise "silinebilen ROM" EPROM (erasable ROM) denir. 3 adres bitli 4 çıkışlı bir ROM. ROM un içinde n girişli bir VE kapısı vardır. Programlama da ise üretimden sonra. fonksiyonun 1 değerini aldığı doğru minterimler için.

Şimdi bir örnek olarak basit iki fonksiyonun PLA ile gerçekleştirilmesinde. indirgeme düşünmeden gerçekleşmeye geçilebilmesi oldu. VEYA kapısı vardır. İşte bu olumsuzluğa cevap verebilmek için PLA (Programable Logic Array) LSI elemanları geliştirilmiştir. anlaşılması kolay olsun diye bu örnek yapılmaktadır.18 de genel olarak bir PLA elemanının blok diyagramı gösterilmiştir. 82S100 PLA nin yapısı bu yapıdadır nxk bağlantı n giriş k tane n girişli VE kapısı nxk bağlantı kxm bağlantı m tane kxm girişli VEYA kapısı m bağlantı m çıkış Şekil 5. 46 n-girişli VE kapısı ( ROM olsa idi bu sayının 216 = 256 olması gerekirdi) ve 8 çıkış ( 8 bitlik kelimeler) vardır. Bir amaç ta böyle ortak olan çarpımlar terimleri sayısını maksimize etmektir. Öyle ki her bir kapının giriş yelpazesi n dir. Bunun faydasını bundan sonraki bölümde PLA in programlanmasında göreceğiz. Giriş sayısı n dir. onlara ilişkin bağlantılar kısa devre olarak tutulmalı.sayısı kadar olanını kullanmaktayız. PLA' in yapısı ROM yapısına benzerdir. ROM larda n giriş değişkeni sayısı olmak n n üzere n giriş yelpazeli 2 VE kapısı varken. Buna karşılık ROM daki bir çok VE kapısı da kullanılmadı. Örneğin Pratikte kullanılan bir PLA de n = 16 giriş değişkeni . Bir çıkış fonksiyonunun kendisi çıkışa aktarılmak isteniyorsa ona ilişkin bağlantı kısa devre olarak bırakılmalı. Pratikte PLA elemanları çok sayıda fonksiyonların tek bir elemanla gerçekleştirilmesinde yaygın olarak kullanılır. Gerçekleştirilecek fonksiyona göre. Bu kapılara k tane VE kapısı. Gerçekleştirilecek İki-değişkenli iki fonksiyonun doğruluk tablosu ve Karnaugh diyagramları Şekil 5. Sağlanan avantaj. Görüldüğü gibi gerçekleştirilecek fonksiyonlarda ortak olan çarpımlar terimi için aynı VE kapısı kullanılmaktadır. Pratikte böyle bir gerçekleştirme PLA elemanıyla yapılmaz. PLA de 2 den çok daha küçük sayıda n giriş yelpazeli VE kapısı vardır. 78 . Oysa biliyoruz ki indirgeme yaptığımızda kullanacağımız VE kapısı sayısı fonksiyondaki 1 sayısından çok daha az olacaktır. (m) tane çıkışta fonksiyonun kendisi veya tümleyeni elde edilebilir. bağlantıların nasıl seçileceğini inceleyelim. diğerlerine ilişkin bağlantılar ise açık devre kılınmalıdır. ROM lu gerçeklemelerde fonksiyondaki her bir n 1 e karşılık ROM daki 2 kapıdan biri seçilir.18 Bir PLA elemanın blok diyagramı Şekil 5. Gerçekleştirilecek fonksiyonda kaç çarpımlar terimi varsa. İkinci seviyedeki VEYA kapılarının giriş yelpazesi. k << 2n olan k tane VE kapısı vardır . k x m bağlantı ile bağlanmıştır. ROM larda n n 2 iken PLA de 2 den çok daha küçük VE kapısı sayısı kadardır. bu VE kapılarının girişlerine ilişkin 2n x k bağlantının açık devre yapılması veya kısa devre olarak tutulması gerekir. tümleyeni elde edilmek isteniyorsa ilgili bağlantı açık devre yapılmalıdır. (n) tanesi değişkenin kendisi diğer (n) tanesi ise değişkenin tümleyeni için gereklidir.19 da verilmiştir. ancak 2n bağlantı vardır. Çıkışta ki m bağlantı bize çıkış fonksiyonlarının kendileri veya tümleyenlerini çıkışa almamızı sağlar. Çıkış sayısı m kadar.

hangi bağlantıların ise kısa devre olarak bırakılacağı. Bundan sonraki sütunlarda değişkenlere ayrılmıştır. Bu işlem bütün VE 79 .20 Örnek iki fonksiyonun PLA gerçekleştirilmesi PLA program tablosu Yukarıda örnek fonksiyonunun PLA elemanı ile gerçekleştirilmesinde önce fonksiyonlar indirgendi. Bu tabloda satırlarda.19 PLA elemanıyla gerçekleştirilecek örnek iki değişkenli iki fonksiyon Bu örnek fonksiyonların PLA ile gerçekleştirilmesinde. Ondan sonra bağlantıların açık/kısa devre yapılmasına geçildi. tümleyeni varsa 0. değişken yoksa (-) konulur. x1 1 F1 1 x2 2 2 x3 3 F2 Şekil 5. satırdaki VE kapısının girişleri için değişkenin kendisi varsa 1. indirgenmiş fonksiyonlardaki farklı çarpımlar terimleri gösterilir. Şekil 5. Bağlantıların sistematik bir biçimde nasıl yapılacağını gösteren tabloya PLA program tablosu denir. ROM larla gerçeklemede fonksiyonlar indirgenmemişti.20 de gösterilmiştir. 1.x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1x2 x3 00 0 1 F1 0 0 0 0 1 1 0 1 F2 0 0 0 1 0 1 0 1 1 2 3 Çarpım terimleri Girişler x x 0 1 çıkışl ar x F F 1 1 1 1 1 1 x1x’2 x1x3 X2X3 1 1 - PLA program tablosu 01 11 10 1 x1x2 x3 00 0 1 01 11 10 1 1 1 1 1 F1 = x1x’2+x1x3 F2=x1x3+x2x3 Şekil 5. hangi bağlantıların açık devre yapılacağı. Birinci sütunda her bir çarpımlar terimi için seçilen VE kapılara numaralandırılarak gösterilir.

olmayan VE kapılarına ilişkin yere ise (-) konur. Bundan önceki örneğe ilişkin PLA program tablosu Şekil 5. PLA lerde fonksiyonun kendiside tümleyeni de gerçekleştirilebilmektedir. Şekil 5.18 deki blok diyagramında 2n x k bağlantının açık devre mi. Son sütunlarda ise çıkış fonksiyonlarının her biri temsil edilir. kısa devre mi yapılacağı belirlenmiş olur. 80 . Şekil 5.18 deki blok diyagramında k x m bağlantılarından hangilerinin açık hangilerinin kısa devre yapılacağı belirlenmiş olur.kapıları için tekrarlanır.19 da verilmiştir. O nedenle ortak çarpımlar terimleri sayısını maksimumlaştırabilmek için gerçekleştirilmesini istediğimiz fonksiyonların tümleyenlerini de düşünebiliriz. Bir çıkış fonksiyonunda hangi VE kapıları varsa ilgili yere 1.

Yaygın olarak bu devrelere ardışıl makineler da denir. (Y) ye de bir sonraki durum.1 Giriş Şekil 6. giriş değişkenlerinin aldığı değerler tarafından belirlenmiş olsun. O halde devre kombinezonsal değil. sınıflandırılması.BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ Şimdiye kadar ki beş bölümde. z çıkışı da bu iki tabanındaki sayıların toplamı olan sayıyı. Ardışıl mantık devreleri kısaca ardışıl devreler olarak adlandırılır. basamak ağırlığına göre zamanda sıralı olarak göstersin. Örneğimiz için toplam elde(y)1 1 0 0 0 x1 0 1 1 0 0 x2 0 1 1 1 0 z 1 1 0 1 0 81 . Benzer biçimde t2 ve t3 anlarındaki girişler (11) aynı olduğu halde çıkışlar farklıdır.1 deki seri toplayıcı devresini düşünelim.x2. çıkışları girişleriyle yegane olarak belirlenebilen kombinezonsal mantık devrelerinin. Bu bölümde de çıkışları giriş değişkenlerinden başka.1 deki gibidir. Öyle ki değişkenin ti anında aldığı değer (Y). durum değişkenleri dediğimiz bellek elemanlarına ilişkin değişkenlerle birlikte ancak belirlenebilen ardışıl mantık devrelerini inceleyeceğiz. ardışıl MSI ve LSI elemanlarının yapı ve işlevlerini inceleyeceğiz. ardışıldır. y değişkenine de durum değişkeni denir. 24 23 22 21 t4 t3 t2 t1 0 1 1 0 0 1 1 1 1 1 0 1 t0 ve t4 anlarındaki girişler (00) aynı olduğu halde çıkışlar farklıdır. iki tabanındaki iki sayıyı göstersin. analiz ve sentezini inceledik. bir evvelki ti-1 anına ilişkin toplamın "elde" sinin bilinmesi gerekmektedir.y). Seri toplayıcı. x2 girişleri en az ağırlıklı basamaktan en çok ağırlıklı basamağa doğru. Yani Y = f (x1. Görülüyor ki çıkış yalnızca girişler tarafından belirlenememektedir. Ardışıl makine incelememizde sırasıyla ardışıl makinelerin modellendirilmesi. Bu "elde"yi. Daha sonra kombinezonsal devrelerde olduğu gibi. (12)01100 x1 (14)01110 x2 Seri toplayıcı z = x1 + x2 (26)11010 20 t0 0 0 0 (12) (14) (26) x1 x2 z Şekil. Çıkışın belirlenebilmesi için her ti anında. (y) ye şimdiki durum. varsayalım ki x1 =12 ve x2=14 sayıları toplanacak. makinenin herhangi bir t anındaki durumunu belirleyen bir değişken (y) olarak düşünelim.1. 6. x1. analiz ve sentezi ile sentezde karşılaşılan sorunları ele alacağız. zamanda sıralı. Giriş ve çıkış aşağıdaki Şekil 6. t i-1 anında bu değişkenle (y).6.

y 2.. #Ç = g ise.yr} bağımsız durum değişkenleri kümesidir. x n. tablo ve diyagram olmak üzere üç farklı biçimde modellendirilebilirler. de doğruluk tablosuyla verilen 82 t t t t t t t t t t+1 t t t t t t t t . t şimdiki anı.. Ç: Makinenin çıkışında görülen.2 Ardışıl Makinelerin Modellendirilmesi Ardışıl makineler matematiksel. X = {x1. y = {y1. Z fonksiyonlarında ise değişkenler ve fonksiyonların aldığı değerler aynı t anı için geçerlidir..x2. D durum kümesi ve değişkenleri D={D1(y=0) elde 0. n ≥ log2 p eşitsizliğini sağlayan en küçük tam sayıdır.Ç.y2.r biçiminde tanımlanan r tane bir sonraki durum fonksiyonudur.2. gerekli olan durum değişkeni sayısı r... Yani bağımsız durum değişkenlerinin t0 anındaki aldıkları değerlere karşı gelen (y01.1} i =1. x2= 1) .y r ) = Yi ( X . y 2. x2= 0) . y1. Zi fonksiyonları yalnızca. D: Makinenin farklı durumlarından oluşan kümedir. çıkışları temsil edebilmek için gerekli olan çıkış değişkeni sayısı m... .. t+1 bir sonraki anı göstermektedir. Ç çıkış kümesi ve değişkenleri Ç={(Ç1(z1= 0)...z2.yr bağımsız durum değişkenlerinin fonksiyonu ise makineye "Mealy makinesi". Matematiksel model : Yukarıda örnekteki seri girişli toplama devresi gibi. bağımsız değişkenlerin aldığı değer ise.Y.. Zi fonksiyonları x1...y r ) = Zi ( X . Bundan sonra fonksiyonların t ile ilişkisi ayrıca simgelenmeyecektir.Z. .D. 6. fonksiyonların aldığı değer (t+1) anındaki değer... farklı çıkışlardan oluşan çıkış kümesidir. Ç2(z1= 1)}dir. . Y fonksiyonlarında.. t anındaki değerlerdir. sonlu durumlu ardışıl makineleri. Y = {Y1. G giriş kümesi ve değişkenleri: G = {G1(x1= 0.y0r ) durumudur. Örnek 6. Yr} bir sonraki durum değişkenleri kümesidir..xn bağımsız giriş ve y1.. Y bir sonraki durum ve Z çıkış fonksiyonları Tablo 6.1... G3(x1= 1. x2= 1)} dir. Seri toplayıcı için M matematiksel modelini çıkaralım.. Bu küme elemanları her biri Yi = Yi (x 1.. r ≥ log2 µ eşitsizliğini sağlayan en küçük tam sayıdır. y ) : S n+ r → S . M = (G.yr durum değişkenlerinin fonksiyonu ise makineye "Moore makinesi " denir. x 2.. . G2(x1= 0.. #G = p ise girişleri temsil edebilmek için gerekli olan giriş değişkeni sayısı n. D0 : Başlangıç durumudur. .Y2.. x2= 0).m biçiminde tanımlanan m tane çıkış fonksiyonudur. G: Makinenin farklı girişlerinden oluşan giriş kümesidir. zm} bağımlı çıkış değişkenleri kümesidir. ..1. Bu küme elemanlarının her biri Zi = Zi ((x 1. y 1... (y) bağımsız durum değişkenidir.. Artık çıkış değişkeni giriş değişkenleri ve 0 andaki durum değişkeni tarafından yegane olarak belirlenmiştir. S = {0. m ≥ log2 g eşitsizliğini sağlayan en küçük tam sayıdır. y ): S n+ r → S . x n.y02..D0) ile verilen bir matematiksel modelle temsil edebiliriz. #D = µ ise.zm} çıkış değişkenleri kümesidir. S = {0.1} i = 1. D2(y=1) elde 1} dir. G4 (x1= 1...2.. x 2. Z = {zl.. y 1.biçiminde bulunur....xn} bağımsız giriş değişkenleri kümesi olsun. Z = {zl. z2.

.bellek elemanı Bellek 1.t+1 Y = y' x1x2+y x'1x2+y x1x'2. . D.Zm) ile bellek elemanlarının giriş fonksiyonlarıdır. Y. Z çıkış fonksiyonu 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 Matematiksel olarak M = (G.yr) dir.+y x'1x'2+y x1x2 fonksiyonlarıdır.2. 83 . Şekil. Kombinezonsal parçanın çıkışları da makinenin çıkış değişkenleri (Z1Z2.deki bir devreye karşı düşürülebilir.6. giriş bağımsız değişkenler giriş durum x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 y Y bir sonraki durum onksiyonu. Kombinezonsal parçanın girişleri. genel olarak x1 x2 giriş değişkenleri çıkış değişkenleri z1 zm y1 yr Kombinezonsal devre y r (Y r ) Bellek elemanlarının çıkışları: durum değişkenleri r.6.Seri toplayıcıya ilişkin bağımsız değişkenler ve bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu. Z.x2+y' x1x'2.xn) ile bağımsız durum değişkenleri (y1y2. Bir ardışıl makinenin en genel yapısı. sistemin giriş değişkenleri (x1x2.1. D0 ) ile verilen bir ardışıl makine.6. Ç.2.+y x1x2 ve Z = y' x'1. Devre iki temel parçadan oluşur. Birincisi kombinezonsal parça ikincisi ise bellek parçasıdır. . bellek elemanı saat girişi bellek elemanlarının girişleri y 1 (Y 1 ) t 0 (t 1 ) Şeki1. Tablo.

sütunlarında girişlerin (G kümesinin elemanları) bulunduğu matristir.Z 0. sütuna ilişkin giriş (Gj) geldiğinde ki bir sonraki durum (Dk) ile o andaki çıkış (Çk) yazılıdır (Tablo 6. G1 D1 D2 Di Dk. Bu yeni elde t3 anındaki girişler için şimdiki durumdur. i. transition table): Satırlarında durumlar (D kümesinin elemanları). Ard arda gelen iki girişten.Çk G2 Gj Gp Dµ (a) Bir ardışıl makineye ilişkin genel durum tablosu x1x2 00 giriş X1x2 01 giriş x1x2 11 giriş x1x2 10 giriş y=0 şimdiki durum Y. Bellek elemanları bundan sonraki alt bölümde detaylı olarak incelenecektir.Z 1.Z 1. Di düğümünden DJ düğümüne yönlendirilmiş bir topolojik eleman çizilir ve üzerine Gi / zm yazılır.3 a da durum diyagramının tipik 84 . Durum tablosu (Geçiş tablosu. birinci girişe ilişkin bir sonraki durumdur. Matematiksel olarak temsil edilen ardışıl makine. zaman ekseninde önce y bağımsız değişkenlerinin sonra bağımlı bir sonraki durum değişkenlerinin aldığı değerler gözlenir. Düğümler durumlara karşı düşer.1 Y.2b de verilmiştir.0 Y. t1 anındaki girişler için şimdiki durumdur. bir sonraki durum (elde) ise 1 dir. satıra ilişkin durumunda (Di). makinenin i. düğümler ve topolojik elemanlardan oluşmuş bir diyagramdır. Benzer biçimde t2 anındaki şimdiki durum 0.1 Y.2. ikincisine ilişkin şimdiki durum.Z 0.0 Y. Bu tabloda girişler ve durumlar ilgili değişkenler cinsinden ifade edilmiştir.0 Y.Z 0. Seri toplayıcı örneğinde t0 anındaki girişler için olan bir sonraki durum 0. Ardışıl makineye ilişkin durum tablosu. sütunun kesiştiği yerde.Bellek elemanlarının çıkışları olan iletkenlerde.0 y=1 şimdiki durum (b) Seri toplayıcıya ilişkin durum tablosu Durum diyagramı.1 Y. Şekil 6. Makine Di durumunda iken Gi girişi altında DJ bir sonraki durumuna gidiyor ve çıkış zm ise.Z 0.6. satır ve j.1 deki seri toplayıcı için durum tablosu Tablo 6. j. Özel olarak örnek 6. Tablo.Z 1.2a).Z 1.1 Y. durum diyagramları veya durum tablolarıyla da temsil edilebilir.

Yarış problemi olmaması için birden fazla giriş değişkeni aynı anda değişmez. Bu dersin kapsamı içinde bilgisayarlarda kullanılan senkron makineler ağırlıklı olarak incelenecek. Her bir giriş için bir saat darbesi uygulanmalıdır. girişleri darbe biçimindedir. çoğunlukla kontrol sistemlerinde kullanılın asenkron makineler ise incelenmeyecektir. G i / Zm 01 / 1 11 / 0 01 / 0 00 / 0 Di Dj Di Dj 11 / 1 10 / 1 00 / 1 10 / 0 (a) Genel olarak durum diyagramı (b) Toplayıcıya ilişkin durum diyagramı Şekil. 85 . Bütün bellek elemanlarının saat girişlerine. Girişler ve durumlar ilgili değişkenler cinsinden verilmiştir. Asenkron makinelerde saat darbeleri yoktur.bir parçası gösterilmiştir. Makinenin durum değiştirmesi. yani yeni bir giriş gelene kadar eski girişler durarak sistemin kararlı (stabil) bir duruma gelmesini sağlar. Makinenin çalışma hızı saat darbelerinin periyoduyla sınırlanmıştır.2).Şekil 6. Yeni bir saat darbesi gelene kadar.6. örneğin seri toplayıcı devre bir senkron ardışıl makinedir. Farklı girişler arasında bütün girişler birlikte 0 olmak zorundadırlar. Durum diyagramları. Herhangi bir anda giriş değişkenlerinden yalnız biri 1 olur.4 de ardışıl makinelerin sınıflandırılması gösterilmiştir. Örnek 6. bu merkezi saat çıkışı bağlanmıştır (bakınız Şekil 6.3. Temel modda çalışan asenkron makinelerde girişler seviye biçimindedir. Temel modda (fundemental mode) ve darbe modunda (pulse mode) çalışanlar olmak üzere iki farklı türden olabilirler.3b de verildiği gibidir. Senkron makinelerde periyodik saat darbeleri üreten bir merkezi saat (master-clock generator) vardır.3 Ardışıl Makinelerin Sınıflandırılması Ardışıl makineler senkron (saatli) ve asenkron (saatsiz) makineler olmak üzere iki ana sınıfa toplanırlar. Makinenin kombinezonsal kısmı ise saat darbesinden bağımsız çalışır. makinenin durumunda bir değişiklik olmaz.1 deki seri toplayıcı için durum diyagramı Şekil 6. Darbe modunda çalışan makinelere gelince. 6. diğerleri 0 olmak zorundadır. saat darbesi geldiği zaman mümkündür.

girişler birbirinin zıttı iken 'S nin dediğini yapıyor' biçiminde de yorumlanabilir. s R y (Y) y ' (Y ') y SR 00 0 1 0 1 01 0 0 11 K K 10 1 1 Y=S+R'y 01/0 01/0 00/1 0 00/0 10/1 1 10/1 Şekil 6.5 te tanımlanan SR flip flopuna karşı düştüğünü gösterelim. SR bellek elemanın tanımı bir sonraki durum fonksiyonu. yani y ve y' çıkışları vardır. Şekil 6. R(reset) ve iki çıkışlıdır (y. Şimdi belli başlı bellek elemanlarını teker teker inceleyelim. Şekil 6. ikinci bir çıkış değerlendirilmiştir. Ardışıl makinelerin sınıflandırılması. Ayrıca durum değişkenin veya bir sonraki durum değişkeninin tümleyeni de çıkış olarak vardır.6 teki devrenin çıkışlarını. Çıkış şimdiki durum değişkeni y ve aynı zamanda bir sonraki durum fonksiyonu olan Y dir. Bütün diğer bellek elemanlarında da durum aynıdır. (11) girişinin hiçbir zaman uygulanmayacağı varsayılarak çıkışlar k=keyfi olarak alınmıştır. SR bellek elemanı: iki girişli S(set).5 SR bellek elemanı Şimdi Şekil 6. SR bellek elemanının çalışması.6. sonra bu çıkışların birbirlerinin tümleyeni olduklarını gözleyelim 86 . durum tablosu ve durum diyagramı olarak şekil 6.5 te verilmiştir. 6.y' ) y' f devrenin yapısı dolayısıyla doğrudan elde edildiğinden.4 Bellek Elemanları Ardışıl devrede her bir durum değişkenine ilişkin bir bellek (flip flop) elemanı vardır. başlangıçta sanki biri diğerinin tümleyeni değilmiş gibi düşünüp.4.6 te verilen devreyi analiz ederek.ARDIŞIL MAKİNA SENKRON MAKİNA ARDIŞIL MAKİNA ASENKRON MAKİNA Temel modda çalışan makina Darbe modunda çalışan makina Şekli. Bundan dolayı bellek elemanları 1 bitlik bir bilginin saklanmasını sağlarlar.

R(reset) t (T) S(set) t 0 v 0 S 0 v (V) a) TÜVEYA kapılarıyla gerçekleştirilen SR flip flopu R T V 0 0 1 TÜVEYA kapılarının gecikmelerine bağlı 1 0 olarak iki hal (01 veya 10) olabilir.6 SR belek elemanın devresi 87 . belirsizlik var 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 TV(00) ara durumundan sonra TÜVEYA 1 0 kapılarının gecikmelerine bağlı olarak iki hal (01 veya 10) olabilir. belirsizlik var 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 1 1 0 0 b) Devrenin en genel durumda analizi t v S R T V 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 c) Devrenin girişlerine 11 gelmeyeceği koşulu altında sadeleşmiş doğruluk tablosu y S R Y Y' 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1 1 0 1 0 d) Sonuçta varılan doğruluk tablosu Şekil 6.

8 Saatli SR bellek elemanı devresi.5 ve 6. girişler birbirinin zıttı iken S nin dediğini yapıyor biçiminde de yorumlanabilir. O nedenle TV(11) e karşı gelen. Şekil 6. SR flip flopunun tanım bağıntısına denktir.Şekil 6. Diğer taraftan TV sütunlarında 11 durumu hiç görünmemektedir. tablodaki ilk dört satır silinebilir. girişler birbirinin zıttı iken 'R nin dediğini yapıyor' biçiminde de yorumlanabilir. SR belek elemanının çalışması.8 görülen ve tanım tablosu verilen. saatli SR bellek elemanını elde ederiz.7 TÜVE kapılarıyla gerçekleştirilen bir temel bellek elemanı Saatli SR bellek elemanı: Yukarıda tanıttığımız SR bellek elemanı asenkron makinelerde kullanılır. S*R* bellek elemanının çalışması. O halde V=T' dür.6 b deki tabloda devrenin girişine hiçbir zaman SR (11) uygulanmayacağı düşünülürse TV nin hiçbir zaman TV(00) durumuna gelmeyeceği görülür.6. Saat girişi 0 olduğunda VE kapılarının çıkışları 0 olacak ve bellek elemanı bulunduğu durumunu koruyacaktır.6 c de verilmiştir. Bu elemanı S*R* ile gösterelim. S*(set) y (Y) y 0 1 S*R* 00 K K 01 1 1 11 0 1 10 0 0 R*(reset) y ' (Y ' ) Y Şekil 6.7 de verilen devrelere temel bellek elemanları denir.7 de verilmiştir. Saat girişi 1 olduğunda ise SR girişleri VE kapılarının çıkışlarına aktarılır. Bu varsayım altında. TÜVEYA' lı devredekine benzer bir analizle. Bellek elemanı girişlerin ve durumun aldığı değerlere bağlı olarak çalışır. Girişine hiçbir zaman 11 gelmeme koşulu altında basitleştirilmiş tablo Şekil 6. Şekil 6. Şimdi saatli SR bellek elemanını inceleyelim. Şekil 6. Yalnızca TÜVEYA'lı devredeki 11 girişinin özelliği TÜVE li devrede 00 girişi altında oluşur ve S ile R yer değiştirmiş gibi görülür. TÜVE' li devre ilerde tanımlayacağımız gecikme (Delay) bellek elemanın gerçekleştirilmesinde kullanılacaktır. grafik gösterimi ve tanım tablosu 88 . Bu tabloda ki çıkışların her biri biri diğerinin tümleyenidir. R(reset) Saat(CLK) S(set) y (Y) y (Y') y SR 00 0 1 0 1 R y (Y) S 01 0 0 11 K K 10 1 1 y ' (Y ' ) S y y Saat R Y=S+R'y S R= 0 Grafik gösterim Bir sonraki durum fonksiyonu Şekil 6. TÜVEYA kaplarıyla gerçekleştirilen devreye benzer TÜVE kapılarıyla gerçekleştirilen bir devre Şekil. tablodaki ikinci dörtlü satır da silinebilir.6 d de varılan sonuç tablo. şekilde görülen doğruluk tablosuna varılır. SR girişlerini birer uçları saat darbesine bağlı VE kapılarından geçirdiğimizde. Saatli (Senkron) makinelerde ise saatli bellek elemanları kullanılır.

ve durum diyagramı verilmiştir. Girişine gelen işareti.10 da devresi tanım tablosu. Gecikme bellek elemanı devresi. Şekil 6. yani SR de görülen belirsizlik burada görülmeyecektir. D Saat(CLK) y ' (Y ' ) R* D D y 0 1 0 0 0 1 1 1 S* y (Y) y y y (Y) y' (Y') Saat Y=D Grafik gösterim Bir sonraki durum fonksiyonu 0 0 0 1 1 1 Durum diyagramı Şekil. saatten önceki şimdiki durumu. Şekil 6. Saat darbesi yokken (0) geri beslemeli TÜVE kapılarının girişleri 11 olup durum değişmez. O nedenle tanım fonksiyonunda t değişken olarak görülmemektedir. D = 0 ise çıkış 0 olur.6. çıkışta tutulur. grafik gösterilimi. SR=0 bağıntısı bu koşulu ifade etmektedir. Birinci saat darbesinden sonra gelen girişler çıkışa etkili olmaz.9. 89 . iki saat darbesi aralığında çıkışında tutar. grafik gösterimi. Görüldüğü gibi TÜVEYA kapılarının çıkışları 11. Saatli Gecikme D ( delay) bellek elemanı: TÜVE kapılarıyla daha önce oluşturduğumuz devreyi temel alarak Şekil 6. şimdiki durum zıddına dönüşür. biri diğerinin tümleyeni.9 de Gecikme bellek elemanın devresi tanım tablosu (bir sonraki durum fonksiyonu) ve durum diyagramı verilmiştir.Tanım fonksiyonundaki y. Pratikte saatli SR bellek elemanı nadiren üretilir.9 da oluşturulan devre. Tanım fonksiyonun ifadesi SR=11 girişlerinin hiçbir zaman uygulanmayacağı varsayımıyla bulunmuştur. yalnızca JK=11girişi altında belirsizlik olmayıp. olamayacağı için TÜVEYA kapılarının girişleri de hiçbir zaman 11 olmayacaktır. Bir başka deyişle giriş geciktirilerek. D bellek elemanıdır. Saat darbesi varken (1) D = 1 ise çıkış da 1. ilerde göreceğimiz saatli D ve JK bellek elemanları daha yaygın bir biçimde üretilmektedir. yani bellek elemanı çalışmaz. tanım tablosu ve durum diyagramı Saatli JK bellek elemanı: SR bellek elemanı gibidir. Y ise saatten sonraki bir sonraki durumu göstermektedir.

11. grafik gösterimi ve durum diyagramı 90 . 1 geldiğinde ise durumunu zıddına dönüştürür (togling).10 JK bellek elemanı devresi. Bu elemana ilişkin bilgiler Şekil 6.tanım tablosu. tanım tablosu. grafik gösterilimi. durum diyagramı Saatli T tetikleme bellek elemanı Tek girişli bir bellek elamanıdır. T Saat(CLK) R y (Y) y ' (Y ' ) S T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 Saat Y = T y' + T ' y Grafik gösterim 0 1 Bir sonraki durum fonksiyonu 00 0 1 Durum diyagramı 1 Şekil 6. T tekikleme bellek elemanı devresi .K Saat(CLK) J R y (Y) y ' (Y ' ) S J Saat K y y y (Y) y (Y') y JK 00 0 1 0 1 01 0 0 11 1 0 10 1 1 Y = J y' + K' y Grafik gösterim 01 Bir sonraki durum fonksiyonu 00 01 0 00 11 11 10 1 10 Durum diyagramı Şekil 6.11 da verilmiştir. Girişine 0 geldiğinde durumunu korur.

girişlerindeki anlık değişimlerle olmaktadır. negative edge) denir.12 Saat darbeleri ve tetikleme kenarları Şimdi saatsiz. Saatli bellek elemanlarında (makinelerde) saat darbesinin yükselen veya alçalan kenarında tetikleme (durum değişimi) olur. Saat darbesi Şekil 6. ikinci tür tetikleme. ard arda iki giriş uygulandığını düşünelim. Saatli bellek elemanlarında ise tetikleme saat darbeleriyle sağlanır. ya yükselen kenarda yada düşen kenarda tetiklenebilir. positive edge). Bir saatli kenar tetiklemeli bellek elemanı. Pratikte bu girişlerin ard 91 . 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing. saatli bellek elemanları ve saatli ardışıl devrelerde karşılaşılan tetikleme sorunlarını inceleyelim. Saatli bellek elemanlarında (makinelerde) tetikleme iki türlüdür. İki girişli bellek elemanlarında. Böyle çalışan saatli bellek elemanlarına latch denir. positive edge).6. ancak saat darbesi varken durum değişimi olabilir. Bu durum değişmelerine belek elemanın tetiklenmesi (trigering) denir. 0 değerini aldığında ise girişler değişse bile tetikleme olmaz. Saat işareti 1 değerini aldığında tetikleme (durum değişimi) olur.5 Bellek elemanlarının tetiklenmesi Bellek elemanlarının durumunun değişmesi. bunun dışındaki bütün aralıklarda ( 0 veya 1) ise girişler değişse bile tetikleme olmaz. Benzer biçimde negatif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading . Şekil 6 12 de pozitif ve negatif saat darbeleri için tetikleme kenarları gösterilmiştir. negative edge) denir. 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing. Pozitif darbe Pozitif darbe yükselen kenar Pozitif darbe düşen kenar 1 0 Yükselen (pozitif) kenar Düşen (negatif) kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Negatif darbe Negatif darbe düşen kenar Negatif darbe yükselen kenar 1 0 Yükselen Düşen (pozitif) (negatif) kenar kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Şekil 6.12 de görüldüğü gibi pozitif veya negatif olabilir. kenar tetiklemesidir. Asenkron belleklede bu değişimler seviye biçimindedir. Örneğin 01-10 girişleri gibi. Pozitif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading . Yani giriş işaretlerine bağlı olarak. giriş seviyesindeki değişimler durum değişimlerine neden olurlar. Öyleki iki giriş değişkenin de değişmesini gereksin.

13 Senkron SR bellek elemanı için istenmeyen girişlere ilişkin tetikleme sorununu çözümü Senkron JK bellek elemanında 11 girişi altında görülen çevrimin oluşmasını önlemek için saat darbesinin yükselen veya düşen kenarında tetikleme yapılır. 01-10 giriş dizisi yerine 01-00-10 giriş dizisini uygularsak giriş değişkenlerinin ikisi birden aynı anda değişmek zorunda kalmaz ve istenmeyen 11 girişi arada gelemez. Ortaya bir sorun çıkmaktadır. Çözüm Şekil 6. sanki 01 den sonra 10 uygulanmış gibi olmaktadır.6 ve 6.arda uygulanması mümkün olmaz. Bu olaya çevrim ( cycling) denir. 92 . Bellek elemanlarında karşılaşılan tetikleme sorunlarının benzerleri en genel hali Şekil 6. Örneğin asenkron JK bellek elemanı 11 girişi altında 0 ve 1 durumları arasında devamlı durum değiştirir. Kenar tetiklemeli bellek elemanlarının yapısını ilerde ayrıca göreceğiz. Diğer taraftan bu bellek elemanı için 00 girişi altında durum değişmemektedir. çünkü herhangi bir giriş değişkenindeki gecikme 1000-10 veya 01-11-10 dizisinin uygulanması sonucunu doğurur. Şekil 6. O nedenle uygulamada iki girişli asenkron bellek elemanı olarak JK değil SR bellek elemanı kullanılır. Yukarıda asenkron bellek elemanlarında istenmeyen girişler ve çevrim için tetikleme sorunlarını inceledik. Şekil 6.13 te bu çözüm canlandırılmıştır. saat darbeleri olmadığında bellek elemanı çalışmayacağından çözüme ulaşılır.7 deki asenkron temel bellek elemanı için benzer çözüm her bir girişten sonra 11 girişinin uygulanmasıdır.6 daki asenkron bellek elemanı için her bir girişten sonra 00 girişinin uygulanmasıdır.7 asenkron temel bellek elemanları için sırasıyla 11 ve 00 girişlerinin uygulanmaması gereken girişler olduğu belirtilmişti. Şekil 6. Asenkron bellek elemanlarında tetikleme süresince durumun devamlı değişmesi de bir tetikleme sorunu yaratır. Yani istemediğimiz halde arada 00 veya 11 girişi uygulanmış olur.2 de verilen ardışıl devreler içinde söz konusudur. S 1 1 0 0 1 1 R saat 1 0 1 Şekil 6. şimdi de senkron bellek elemanları için inceleyelim. Tetikleme anlık olacağından. Asenkron ardışıl devreler (makineler) bu dersin kapsamı dışında tutulduğundan incelenmeyecek yalnızca senkron makineler incelenecektir. durum ancak bir defa değişebilecektir. istenmeyen girişler saat darbelerinin olmadığı aralığa düşürülürse .

Nedeni istenmeyen durum oluştuğunda tetikleme işleminin tamamlanmış olmasıdır. Son ikisini ayrı ayrı inceleyeceğiz. birden fazla durum değişkeninin aynı anda değer değiştirmesidir. yeni bir tetikleme oluncaya kadar (yeni bir darbe kenarına kadar) çalışmazlar. Kenar tetiklemeli bellek elemanları kullanıldığında bu sorunla karşılaşılmaz.∆ts ∆ ts > ∆ tb +∆ tc ∆tc ∆tb ∆ts ∆tc bir saat darbesi süresinde 2 durum değişmesi bir saat darbesi süresinde 1 durum değişmesi ∆ ts < ∆ tb +∆ tc Şekil 6. bellek elemanları gecikmesinden ( ∆ tb ) daha fazla. saat darbelerinin frekansıdır. üç farklı biçimde yapılabilir. Yani ∆ tb < ∆ ts < ∆ tb +∆ tc olmalıdır. Saat darbelerinin kenarında tetiklenen bellek elemanların bulunduğu ardışıl devrelerin daha hızlı çalıştığı söylenemez. Bellek elemanlarının çıkışında yeni bir durumu gözleyebilmek için ∆ tb < ∆ ts olmalıdır. yalnızca bir durum değişikliğinin olasıdır. Kenar tetiklemeli D belek elemanı için ∆ tb < ∆ ts ilişkisi. Senkron ardışıl devrelerde karşılaşılan bir başka tetikleme sorunu da. Oysa istenen her bir saat darbesi için. bir örnek olarak.14). bellek ( ∆ tb ) ve kombinezonsal devredeki gecikmesi ( ∆ tc ) toplamından ( ∆ tb +∆ tc ) daha küçük olmalıdır. Bellek elemanlarının saat darbelerinin kenarlarında tetiklenmesi. ∆ ts süresi minimuma inecek ve ∆ ts < ∆ tb +∆ tc eşitsizliği her zaman sağlanacaktır. bu bölümde ayrıca incelenecektir. kenar tetiklemeli yapmak uygun olur. Bellek elemanın çıkışının gecikmelerindeki farklılıklar dolayısıyla devre istenmeyen durumlardan geçebilir. ikincisi ana ve bağımlı (master slave) . Bu bağıntının sağlanması için senkron bellek elemanlarını. 93 . Örneğin iki durum değişkenli bir makinede 01 durumundan 10 durumuna geçerken arada 00 (veya 11) istenmeyen durumundan geçilebilir. Tetikleme darbenin bir kenarında olacağından.14 Senkron ardışıl devrede saat darbe uzunluğu Senkron ardışıl devrelerde saat darbe uzunluğu ( ∆ ts ). üçüncüsü ise kenar tetiklemeli bellek elemanlarıdır. Bellek elemanları. ∆ ts > ∆ tb +∆ tc olursa ise bellek elemanları 1 saat darbesi zaman aralığında iki veya daha fazla çalışmış olur (Şekil 6. Devrenin çalışma hızına tesir eden saat darbesinin 1 olma süresi değil. belli bir giriş altında. Birincisi bir RC devresiyle keskin darbeler (spike) elde etmektir.

Bu devrenin saat darbesinin 94 . düşen kenarda ana bellek elemanı yükselen kenarda ise bağımlı bellek elemanı ve dolayısıyla SR ana-bağımlı bellek elemanı çalışacaktır. tümleyen kapısı nedeniyle bağımlı bellek elemanının saat girişinde negatif darbe oluşturur.16 te verilmiştir.bağımlı bellek elemanının saat girişindeki pozitif saat darbesi. Ana bellek elemanı ise çalışır. üstünde ise 1 olarak algılanırlar (Şekil 6.12). saat darbesinin yükselen ve düşen kenarlarında. Örneğin D bellek elemanının çıkışlarını bir SR bellek elemanı girişlerine bağlayarak ana-bağımlı bir D bellek elemanı elde edilebilir. diğer tip bellek elemanları için de benzer biçimde gerçekleştirilir. bağımlı belleğin çalıştığı zamanı gösterir Anabelleğin çalıştığı. Y' çıkışlarında birlikte görülecektir. belli bir eşik geriliminin altında 0. bağımlı belleğin çalışmadığı zamanı gösterir Şekil 6. SR tanımına uygun çıkışları verir. Ana. Bu çıkış bağımlı bellek elemanın girişinde kalır çünkü ikinci bellek elemanı çalışmamaktadır. ardarda bağlı iki bellek elemanı ve bir tümleyen kapısından oluşur.15 Ana-bağımlı (master-slave) SR bellek elemanı Bellek elemanları.Ana-bağımlı (Master slave) bellek elemanı: Ana-bağımlı bellek elemanları. çünkü bağımlı bellekteki saat girişi (şekilde ince çizgi) 0 olmuştur. Yani ana-bağımlı bellek elemanı saat darbesinin düşen kenarında. S Ana bellek S R Q Q Bağımlı bellek S R y y Y Y' R CLK 1 1 0 0 Eşik gerilimi:: eşik altı saat geriliminin 0. Q' olduğundan tanım gereğince Y = Q ve Y' = Q' olur. tanım uyarınca SR girişlerine göre ana bellek elemanın çıkışları oluşur . O nedenle ana-bağımlı JK bellek elemanı için çözüm olacak bir devre Şekil 6. Bağımlı bellek çalışır çünkü bağımlı bellek girişindeki darbe 0 dan 1 e yükselir ve 1 değerini alır (şekildeki kalın çizgi). SR nin ana-bağımlı yapısı Şekil 6.15 de verilmiştir. girişlerine bağlı olarak.15). Şimdi ana-bağımlı bellek devresinin çalışmasını düşündüğümüzde. saat girişlerini. Yukarıda SR bellek elemanı için incelediğimiz ana-bağımlı yapı. Bağımlı bellek girişi Q. Saat darbesinin düşen kenarında ise ikinci bellek elemanın girişleri aynen Y. Buna göre girişteki saat darbesi 0 dan 1 e geçtiğinde ve 1 olduğunda (şekilde ince çizgi) bağımlı bellek elemanı çalışmaz. eşik üstü saat geriliminin 1 algılandığı deger Anabelleğin çalışmadığı. Ana-bağımlı bellek elemanının saat darbesinin yükselen kenarında çalışmasını saat girişine ilave bir tümleyen kapısı bağlayarak sağlamak mümkündür. ikincisine ise bağımlı bellek elemanları denir. girişteki saat darbesinin yükselen kenarında. Ancak JK için benzer işlem yapılamaz çünkü J = K = 1 girişi için saatin 1 olduğu sürece ana bellek elemanı çevirime girer. çünkü SR için girişler birbirinden farklı ise tanım gereğince Y=S dir. girişler için SR bellek elemanı tanımına uygun çıkışları vermektedir. Birinci bellek elemanına aa. Bu durumda saat darbeleri negatif darbeler olarak düşünülmelidir (Şekil 6. Girişteki saat darbesi 1 den 0 a düşerken ve 0 olduğunda (şekildeki kalın çizgi) ana bellek çalışmaz.

17 Kenar tetiklemeli gecikme bellek elemanın lojik devresi Şimdi devrenin analizini yapalım. çıkışına aktarılmasını sağlar. ondan sonra aynı eşik değere aynı yönden (yükselen veya düşen) ikinci defa gelene kadar bellek elemanları. girişlere karşılık vermezler. Aynı bellek elemanları darbenin yükselen kenarında ise. ikinci seviyedeki temel belleğin girişinin.düşen kenarında tetiklenen bir JK bellek elemanı olarak çalıştığını S*R* tanımından yararlanarak gösteriniz. Saat darbesi 0 iken D = 0 ve D = 1 girişleri için birinci seviyedeki temel bellek elemanlarının çıkışları şekil 6. S* y (Y) J S* K Saat(CLK) y ' (Y ' ) R* R* Şekil 6. çalışmazlar. darbenin düşen kenarında.17 te verilmiştir.16 Saat darbesinin düşen kenarında tetiklenen JK bellek elemanı Kenar tetiklemeli bellek elemanları: Belek elemanlarının saat darbelerinin geçişlerinde çalışmasını sağlayan üçüncü alternatif. Bu devrede temel bellek elemanı (ikinci seviye) girişlerine birer temel bellek elemanı (birinci seviye) bağlanmıştır. ikinci seviyedeki (çıkıştaki) temel bellek elemanı gösterilmemiştir. 1 2 s* 5 y(Y) CLK 3 6 y ' (Y') R* İkinci seviye temel bellek elemanı D 4 Birinci seviye temel bellek elemanları Şekil 6. Birinci seviyedeki temel bellek elemanları.18 a ve b de verilmiştir. Saat darbesinin seviyesi belli bir eşik değerini aşarken bellek elemanı çalışır . 95 . Darbe kenarı ile tetiklenen gecikme bellek elemanına ilişkin lojik devre Şekil 6. kenar tetiklemeli bellek elemanlarıdır. ikinci seviyedeki temel belleğin durumunu koruyucu girişleri (11) sağlar.

Benzer biçimde Şekil 6. çıkıştaki temel bellek elemanı . S*R* = 10 girişi için çıkıştaki temel belek elemanı çıkışı. D=0 analizi d saat b a 1 b 1 0 1 2 1 s* 2 0 s* CLK=1 3 CLK=1 0 R* 3 1 R* 4 D=0 1 D=1 4 0 d.18 c de saat darbesi 1 den 0 a düştüğünde. D=1 analizi c saat a a. CLK=0.18 d de saat 96 . Şekil 6. saat darbesinin yükselen kenarında. Bu sefer 2 kapısının çıkışı 0 olacak. Yani saat darbesinin yükselen kenarında giriş çıkışa aktarılmaktadır. Şekil 6. D=0 analizi Şekil 6. 1 kılındığında. 1 kapısı D yi gösterir (Şekil 6. D bellek elemanın tanımına uygun çıkışlar verir. Benzer biçimde Şekil 6. Sonuç olarak. D=1 analizi c.18 d deki değerler gözlenir.18 b deki devrenin 0 olan saat girişi. Buda çıkıştaki ikinci seviye temel bellek elemanın durumunu değiştirmemesi yani çalışmaması demektir . CLK=1. Şekil 6. CLK=1. 4 kapısı D ' yi gösterirken. 3 kapısının çıkışı 1 olacak. Şekil 6. CLK=0. diğer kapı çıkışları ise eski değerlerini koruyacaktır. R* = 1 olduğundan. D=1 olan girişe eşit olacaktır. ama diğer kapıların çıkışları değişmeyecektir. D = 0 olan girişe eşit olacaktır. R* = 0 olduğundan.18 a da saat darbesi 0 dan 1 e çıkarıldığında. Üç kapısının çıkışı 0 olacak.18 a ve b). Şekil 6. S*R* = 11 olduğundan.1 0 1 1 2 1 s* CLK=0 2 1 s* CLK=0 3 1 R* 3 1 R* 4 D=0 1 D=1 4 0 b. diğer kapı çıkışları ise eski değerlerini koruyacaktır. Şekil 6. S*R* = 01 girişi için çıkıştaki temel belek elemanı çıkışı.18 a daki değerler gözlenir.17 te verilen kenar tetiklemeli bellek elemanı.18 Darbe kenarı tetiklemeli gecikme bellek elemanı lojik devresinin analizi Saat = 0 iken D girişi ne olursa olsun S* = R* = 1 dir.18 c görülen değerler gözlenir.

tetikleme eşiğinden sonra en az tutma süresi kadar. Bu süre D = 0 girişi için 1 kapı çıkışının 0 da kalma süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir.19) Yukarıda D=0 girişi için saat darbesinin yükselen kenarındaki durumu inceledik. çıkıştaki temel bellek elemanı çalışmayacak yani durumu değişmeyecektir. (Bakınız Şekil 6.17 te verilen kenar tetiklemeli bellek elemanı. en az oturma süresi kadar bir zaman için.17 teki devrede Y=0 olması.18 a daki devrede D = 0 iken saat darbesini 1’e çıkarırsak.19 Yükselen kenarda tetikleyen darbenin değişimi ve giriş sınırlaması D girişi. saat gerilimi Tetikleme eşiği zaman Oturma zamanı Tutma zamanı Girişin değişmemesi gereken zaman aralığı Şekil 6. diğer kapı çıkışları ise eski değerlerini koruyacaktır. saat darbesinin yükselen kenarda tetiklenen bir D bellek elemanınıdır. Buda Şekil 6. Yani oturma ve tutma süreleri toplam süresince D=1 değeri değişmemelidir. ki ona oturma zamanı (set up time) denir. Şekil 6. girişte tutulması gerekir. D = 0 girişinin girişte tutulması gerekir. Bir başka deyişle D = 0 girişinin D bellek elemanı tarafından algılanması isteniyorsa .darbesi 1 den 0 a düştüğünde. 2 kapısının çıkışı 1 olacak. 4 ve 1 kapılarının çıkışları değişmezken. D = 0 girişinin. D bellek elemanı tarafından algılanabilmesi için en az oturma +tutma zamanı kadar bir zaman aralığında. Şekil 6.18 b daki değerler gözlenir. bu algılama gerçekleşmez (Bakınız Şekil 6. Saat darbesi 0 dan 1 e yükselirken belli bir süre önce. Şimdi de saat darbesinin yükselme süresinde. Bir başka deyişle D bellek elemanı tarafından D = 0 girişinin algılanması isteniyorsa. girişte tutulması zorunludur. çalışma koşullarını daha detaylı olarak analiz edelim. Bu tutma süresi.19).19).17 c). Şekil 6. Tutma süresi içinde D =1 yapılırsa. tetikleme eşiğinden önce. saat darbesi tetikleme eşiğini aştıktan sonra da. bu algılama gerçekleşmez( Bakınız Şekil 6. S* = 1 ve R* = 0 olur (Şekil 6. 3 kapı çıkışı (R*) nin 1 den 0 a geçme süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir. Sonuç olarak. saat darbesinin düşen kenarında çalışmayacaktır. benzer biçimde. Yani şekil 6. Oturma zamanı 4 ve 1 kapılarındaki toplam gecikme kadardır. yani çıkışın D girişine eşit olması ve saat darbesinin yükselen kenarında tetiklenmesi demektir. Sonuç olarak D=0 girişinin. Oturma süresi içinde D = 1 yapılırsa. S*R* = 11 olduğundan.17 de verilen devre. D girişinin değişmemesi gerekir. 97 . tutma süresi (holding time) denen zaman aralığında . değişmemelidir. D=1 girişinde de zamanlama koşulları aynıdır.

20 da verilmiştir. Normal olarak bu tüm devreler 5 veya 10 voltluk (VCC) doğru gerilimle beslenirler. clear ve preset işlevinin yerine getirilir. 0 veya 1 den herhangi birine getirebilmemiz gerekir. Buda her bir bellek elemanına karşı düşen.20 da verilmiştir. iki tanesini bir arada bulunduran. başlangıç durumunu 1 e getiren bir preset yardımcı girişlerine gereksinim vardır. başlangıçta istenildiği gibi seçilebilmesi demektir. küçük ölçekli (SSI) tümleşik devreler olarak satılırlar. 6. Bir başka değişle bellek elemanlarının başlangıç durumunu. yukarıya doğru bir ok ise yükselen kenarda tetiklenen bir bellek elemanını gösterir. y y' clear preset CLK 1 16 Ka J K Q Q Preset 2 15 Ya 14 Y 13 to 12 Jb 11 Y J Girişler clear preset CLK CLK K J K Clear 3 Ja 4 0 0 1 1 1 1 1 0 1 0 1 1 1 1 x x x ↑ ↑ ↑ ↑ x x x 0 0 1 1 x x x 0 1 0 1 Çıkışlar y y’ kararsız 0 1 1 0 y y’ 0 1 1 0 y’ y Besleme5 CLK 6 Preset 7 Clear 8 J K Q Q 10 Y 16 Kb Şekil 6. O nedenle başlangıç durumunu 0 a getiren bir Clear ile. Yardımcı girişleri de içeren bir JK bellek elemanı tümleşik devresinin şematik gösterilimi ve tanım tablosu Şekil 6. Saat darbesinde aşağıya doğru bir ok düşen kenarda tetiklenen bir bellek elemanını. Clear ve preset girişli olan bellek elemanları olduğu gibi yalnızca clear veya yalnızca preset girişleri olan bellek elemanları da piyasada bulunabilir. Bu girişler asenkron olarak çalışırlar. bağımsız durum değişkeni (y) nin. Clear ve Preset girişlerinde bir yuvarlak yoksa. Diğer bellek elemanları için de benzer biçimde çalışan devreleri vardır ve genellikle kataloglarda verilir.Burada yalnızca D belek elemanın kenar tetiklemeli lojik devresi verilmiş ve analiz edilmiştir. Bir 7476 JK tümleştirilmiş devresindeki bağlantılar ve uçların ne oldukları Şekil 6. clear ve preset işlevleri yerine getirilir. bu girişlerin 0 olması halinde. bu girişlerin 1 olması halinde.20 Belek elemanlarının çeşitli girişleri ve bir JK tümleştirilmiş devresi 98 . yani saat ve giriş değişkenlerinden bağımsız olarak başlangıç durumunu 0 veya 1 e getirirler. Bellek elemanları.6 Tüm devre olarak bellek elemanları yardımcı girişleri 0 Bir ardışıl devrenin başlangıç durumunun (D ) istenildiği gibi seçilebilmesi gerekir. Clear ve Preset girişlerinde bir yuvarlak varsa.

BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ Bundan önceki bölümde ardışıl devrelerin senkron(saatli) ve asenkron olarak sınıflandırıldığını gördük. Tek giriş ve tek çıkışlı bir Moore makinesi örneği Şekil 7. iki ve üçüncü yöntemler. diğerlerine göre daha uygundur. Örneğin bir sonraki durum ve çıkış fonksiyonları ile analiz yöntemi. yani Moore makinesidir. Birinci yöntem. matematiksel model olarak tanıtılan. öyle ki her biri daha önce verdiğimiz bir modele ilişkin olacak. Üç analiz yöntemini inceleyeceğiz. Bu üç yöntemden birinden diğerine kolayca geçilebilir.1 Analizi için örnek olarak seçilmiş bir Moore makinesi 99 .1 de verilmiştir. 7. bir lojik devrenin bilgisayar simulasyonu açısından. bu ve bundan sonraki bölümlerde yalnızca saatli (senkron) ardışıl devreler üzerinde duracağız.1 Saatli ardışıl devrelerin analizi Bilindiği gibi analiz. elemanlar ve bağlantılar belli iken. x CLK Moore Makinası J 1 K1 J2 K 2 z x CLK y 1 y1 y z 2 y2 Şekil 7.2 Örnek bir Moore makinesi analizi Daha önce tanımladığı gibi Moore makinesinde çıkışlar yalnızca durum değişkenlerinin fonksiyonudur. 7. bir sonraki durum ve çıkış fonksiyonlarının bağımsız değişkenler (giriş ve şimdiki durum değişkenleri) cinsinden bulunmasıdır. Diğer taraftan belli bir giriş dizisi için çıkış dizisinin ne olduğu isteniyorsa. durum diyagramı veya durum tablosu yöntemleri daha kolay sonuca götüreceğinden tercih edilir. girişlere karşı düşen çıkışların ne olduğunu bulmaktır. Bir başka deyişle devrenin girişlere cevabını belirlemektir. daha önce tanıtılan durum tablosu ve durum diyagramına dayandırılan yöntemlerdir. Üç farklı yöntemin kullanılması. analizin amacına bağlı olarak birinin diğerinden daha çabuk sonuç verebilmesidir. Görüldüğü gibi çıkış yalnızca bir durum değişkenin fonksiyonudur. Bu yöntemleri Moore ve Mealy makineleri üzerinde birer örnekle inceleyelim. giriş değişkenine doğrudan bağlı değildir.

Y2 = 1) olmak üzere dört tanedir. Buna göre x =101 dizisine karşılık. 01 (Y1 = 0. bir sonraki durum =10. 3. şimdiki durum =11 (1. y1= 1. Z = { z = y2}.01. 10 (Y1 = 1. Y1(x=0. saat darbesinin düşen kenarından önce x = 1. bir sonraki durum = 11. Y = {Y1 = y1 x' + y1y2 + y'1 x . saat darbesi için bir sonraki durum). JK nın tanım bağıntısından yararlanarak bulabiliriz. y2=0) .10. 3. Y2 = 1).saat darbesinin düşen kenarından sonra: x = 1.y1=1. y1 . z = 0 dır. D = {00. 0 100 . y2 )= x' y1y2 + xy'1y2 + x y'2 biçiminde buluruz. Y2(x = 0. z = 1 dir. y1= 0.01. çıkışta 110 dizisi gözlenecektir. Birinci bellek elemanın tanım bağıntısı Y1 = y1K'1 + y'1J1 dır. Y2(x = 1.1 Matematiksel model ve analiz Şekilden görüldüğü gibi Z= y2 dir. y1 = 1.1} .10. y2 = 1) = 1. saat darbesi için bir sonraki durum). bir sonraki durum = 11. Olabilecek durumlar: 00 (Y1 = 0. z =1 dır. Y2 = x' y1y2 + xy'1y2 + x y'2 }. y1= 0. y2= 0 ) = 1. Örneğimizdeki Moore makinesinin matematiksel modeli M = { G = {0. birinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu.11 den biridir}} dir. D ={ bağımsız seçilebilen 00. z =1 dır. Y2 = 0 ). 11 (Y1 = 1.1. 1. Birinci JK bellek elemanına ilişkin bir sonraki durum fonksiyonunu. y2= 0 ) = 1. Y1(x = 1.saat darbesinin düşen kenarından sonra: x=0. Ç = { 0. şimdiki durum =11 (2.y2=1 ) = 1. J2 = x K2 = x⊕ y'1 = x' y'1 + x y1 Y2 = y2 (x⊕ y'1)' + y'2x Y2 (x.1. 2. Bu matematiksel modelden 0 yararlanarak D = 00 başlangıç durumunda x = 101 giriş dizisi için devrenin analizini yapalım. şimdiki durum ( D0) = 00 (y1= 0. saat darbesinin düşen kenarından önce x = 0. Diğer taraftan birinci bellek elemanına ilişkin girişler J1 = x K1 = x y'2 dir.y2 ) = y1 x' + y1y2 + y'1 x Benzer biçimde ikinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu da Y2= y2K'2 + y'2J2 dır. Bunları birinci bellek elemanının yukarıdaki tanım bağıntısında yerine korsak. y2= 1) = 0. Y2(x =1.saat darbesinin düşen kenarından sonra: x = 1. Y1 = y1 (x y'2 )' + y'1 (x) = y1 (x'+ y2) + y'1 x Y1(x.11}. bağımsız giriş ve durum değişkenleri cinsinden ifade etmiş oluruz. z = 1 dır. 2. 1. y2= 1 ) =1.1}. y1= 1. Y1(x = 1. Görüldüğü gibi iki bellek elemanı olduğu için iki bir sonraki durum fonksiyonu vardır. Y2 = 0 ). y1. z=0 dır. saat darbesi düşen kenarından önce: x = 1.

Bu nedenle Moore makinesinin çıkışları Şekil 7. Doğru olmayan minterimler 0 alınarak. Tabloyu Karnaugh diyagramı biçimde oluşturduğumuzdan. Durum tablosunun 1. gerekli olan doğru minterimleri uygun yerlere koyarak durum tablosunu bulabiliriz. bulduğumuz Y1 ve Y2 fonksiyonları.2 Durum tablosu ve analiz Durum tablosu satırlarında şimdiki durumlar.2. Buna göre Moore makinesi örneğimizdeki durum tablosunu. sonra birleştirebiliriz (Şekil 7. Karnaugh diyagramı sırasında almak kolaylıklar sağlar. Çıkış fonksiyonu direkt olarak y2 ye eşit olduğundan hemen yazılabilir. daha önce bulduğumuz. elemanlarında da bir sonraki durum ve çıkışların bulunduğu bir matristir. Nedeni belli satır için durum değişkenleri değişmez dolayısıyla Moore makinesinin çıkışı değişmez. Diğer çarpımlar terimleri için aynı işlem tekrarlanarak Y1 ve Y2 ayrı ayrı bulunabilir. Önce bütün durumları Karnaugh diyagramındaki sıralanışa uygun olarak satırlara .2).7. bir sonraki durum ve çıkış fonksiyonlarını tabloya taşıyarak elde edebiliriz. sütunlarında bütün olabilecek girişler. iki farklı giriş yani iki sütun vardır. Moore makinesinin çıkışları yalnızca durum değişkenlerinin fonksiyonu olduğundan. bütün girişleri de benzer biçimde sütunlara Şekil 7. Giriş değişkeni de bir tane olduğundan. taşıyacağımız fonksiyonların her bir çarpımlar teriminin kaçıncı mertebeden bir küp oluşturduğuna bakıp. durum tablosunda belli bir satıra karşı gelen satırların hepsinde çıkışlar aynıdır.2 deki gibi yerleştirelim.2 deki gibi ayrı bir sütunda gösterilirler. yan yana durum tablosuna şekilde görüldüğü gibi taşınırlar. Satır ve sütunlardaki durum ve girişleri. Y1 fonksiyonundaki birinci terim y1x'. 00 başlangıç durumunda.2 Örnek Moore makinesine ilişkin durum tablosunun çıkarılışı Şimdi x = 101 giriş dizisine karşılık çıkış dizisini . durum diyagramından bulalım. satırından görüldüğü gibi 00 durumunda 101 . x y1y2 00 01 11 10 0 0 0 1 1 1 1 1 1 0 x y1y2 00 01 11 10 x 0 0 0 1 0 1 1 1 0 1 0 00 01 11 10 00 00 11 10 1 11 11 10 01 z 0 1 1 0 Y1 Y2 Y1Y2. daha kolay görülsün diye Y2Y1 fonksiyonlarını önce ayrı ayrı düşünüp. Durum değişkeni sayısı iki olduğundan. z Şekil 7. Bu amaçla. olabilecek bütün durumlar dört tanedir yani dört satır vardır. Bu belli satıra karşı gelen farklı sütunlar için giriş değişkenleri değişse bile Moore makinesi çıkışına etki etmezler. y2 değişkenini eleyen birinci mertebeden bir alt küp oluşturur ve üçüncü ile dördüncü satırlarla birinci sütunun kesiştikleri yerlerde birer doğru mintermi içerir. Örnek olarak Y1 fonksiyonunu tabloya taşıyalım.

satır ve 2.3 Durum diyagramı ve analiz Durum tablosu bulunduktan sonra. yani dizinin zamana göre soldan sağa sıralandığını varsayalım.çıkış. sütun.saat darbesinin düşen kenarında. Bir sonraki durum 11 (Tablodaki 3. Şimdiki 00 durumunda giriş 1 iken. Şekil 7. sütunundan görüldüğü gibi.4 Zaman diyagramı (Timing diagram) Analog devrelerde girişler ve çıkışlar zamana bağlı birer fonksiyondur. yani çıkışlar yalnızca durum değişkenlerinin fonksiyonu olduğundan. bu girişlere ilişkin oklar bazen birleştirilerek te gösterilir. O halde çıkış dizisi 110 dır.2 Şekil 7. Birden fazla giriş için bir sonraki durum aynıysa. Yani çıkış dizisi z = 110 dır. çıkış ise 1 dir. giriş sayısı kadar okun çıkması kontrol edilebilir. yönlendirilmiş topolojik elemanlarla belirtilir. satır.) Şimdiki 11 durumunda giriş 1 iken. incelediğimiz makine Moore makinesi olduğundan. Tablodaki 4. tablonun 1. durum diyagramına geçiş kolaydır. Önce her bir durum için. bütün girişler altında gidilen yeni durum . 1. birer çember biçiminde daire çizilir.2. Lojik devrelerde. 2. Bellek elemanları saat darbesinin negatif kenarında tetiklendiği için durum değişiklikleri yalnızca bu düşen kenarda olabilecektir. 0 dır. Bu durumda. bir sonraki durum 10 olur. 11 durumunda giriş 0 iken. her bir durumdan. çıkışlar da yalnızca saat darbelerinin düşen kenarında 102 . Eksiklik olmaması için. 3. bir sonraki durum ve çıkış fonksiyonların zamana göre değişimini gösteren diyagramlara zaman diyagramı (timing diagram) denir. İncelemekte olduğumuz Moore makinesi içib Başlangıç durumu 00. satır . sütun. Çıkış ise 0 dır. Sayısal sistemlerde ise giriş ve çıkışlar zamana bağlı olarak birer dizi oluşturmaktadırlar. Durum 00 0 Çıkış 01 1 1 1 0 Giriş 0 0 10 03 1 11 11. saat darbesinin düşen kenarında. saat darbesinin düşen kenarında bir sonraki durum.3 Örnek Moore makinesine ilişkin durum diyagramı Şimdi 00 başlangıç durumu ve x = 101 giriş dizisi için örnek Moore makinesinin analizini yapalım. Moore makinesinde çıkışlar yalnız durum değişkenlerine bağlı olduğu için çıkışlar durumlara ilişkin çember düğümün içine yazılır. satır . 11 dir. satır 1. Sonra her bir durum için.3 de verilmiştir.2. satır 2. bir sonraki durum ve çıkış değişmez. giriş dizisi ve başlangıç durumu verildiğinde. incelediğimiz örneğe ilişkin durum diyagramı Şekil 7. girişten bağımsız.3 teki durum diyagramında gözlenecek çıkışların üzerine kaçıncı saat darbesinden sonra gözleneceği yazılmıştır. Tablodaki 3. Giriş dizisinin ilk elemanının 0 olduğunu. çıkış 1 dir.). (Tablodaki 3. 7. giriş dizisi de 010101 olsun. 7. tablodaki 3.

Bir kombinezonsal devrenin çıkışı olan bu fonksiyonlar. yani y1y2=00 dır. ikinci saat darbesi için giriş 1 dir. durum tablosu veya diyagramından yararlandık. iki saat darbesinin düşen kenarları arasında değişse bile. Çünkü bellek elemanları kenar tetiklemelidir ve makine Moore makinesidir. ikinci saat darbesi için şimdiki durum. Örneğimizde birinci saat darbesinin düşen kenarından hemen önceki durum (başlangıç durumu) y1y2= 00. saat darbesi için şimdiki durumdur.4 teki gibi tamamlanır. Mealy makinesinde çıkış fonksiyonları. yalnızca durum değişkenleri değil fakat giriş değişkenlerine de bağlıdır. Bulunan değerler. saat darbesi için bir sonraki durum (i+1). Önce şimdiki durum ve giriş altında.değişecektir. Şekil 7. birinci ve ikinci saat darbelerinin düşen kenarları arasına Y1 ve Y2 değişkenleri 0 genlikli olarak çizilmişlerdir. saat darbeleriyle değişen durum değişkenlerinden etkilendiği gibi. bir sonraki durum ve çıkış. aynı sonuca varabilirdik ama daha zor olurdu. 7. Yeni durum Y1Y2=00. Bu işlem her saat darbesi için tekrarlanarak zaman diyagramı çizilir. Durum tablosundan. Bir sonraki durumun Y1Y2= 00 olduğu.3 Örnek bir Mealy makinesi analizi Mealy makinesinin analizi de Moore Makinesi analizi gibidir. (i). giriş ise 0 dır. O nedenle. O nedenle çıkışta hatalı çıkış diye adlandırılan istenmeyen çıkışlar 103 . Görüldüğü gibi giriş değişkeninin aldığı değer. Birinci saat darbesi için yapılan işlemler ikinci ve daha sonraki saat darbeleri için tekrarlanarak zaman diyagramı Şekil 7. görülmektedir. saat darbelerinin dışında değişen giriş değişkenlerinden de. yerleştirilir. Matematiksel modeli (Bir sonraki durum fonksiyonları ve çıkış fonksiyonlarını) kullanarak ta. Mealy makinesinde bundan sonraki bölümde göreceğimiz gibi böyle olmamaktadır. x CLK t y1(Y1) t z = y2(Y2) t t Şekil 7. bir sonraki durum değişkenlerine ve çıkışa etkimez. etkilenirler.4 teki zaman diyagramında. ard arda iki saat darbesinin düşen kenarları arasındaki zaman aralığına.4 Örnek Moore makinesine ilişkin bir zaman diyagramı Zaman diyagramının çiziminde. durum diyagramı veya tablosundan yararlanılarak bulunur.

y2 Y2 = y2K'2 + y'2J2 = y2 (x' ) '+ y'2(x ⊕ y1' ) = y2 x + y'2 x y1 + y'2 x' y'1 = x y2 + x y1 + x' y'1 y'2 Z = x' y2 + x y1 dır. 1 Y1Y2. 0 1/0 0/0 00 0/1 0/0 1/1 1/1 01. verilmiştir. 1 10.6 Örnek Mealy makinesinin analizi için durum tablo ve diyagramı Şekil 7. x CLK y2 D Mealy makinası z x y1 CLK y 1 y 1 x x y '1 x' z J2 K2 y 2 x' y2 Şekil 7. 0 11. 0 11. 1 00. Şimdi durum tablosu ve diyagramından yararlanarak zaman diyagramlarını çıkaralım. 1 10 0/1 11 1/0 01 1 00.5 de verilen bir Mealy makinesi örneğinde bir sonraki durum fonksiyonları ve çıkış fonksiyonunun. Moore makinesinde anlatılan biçimiyle bulunarak.görülebilir.5 Analizi için örnek olarak seçilmiş bir Mealy makinesi Bir sonraki durum fonksiyonları ve çıkış fonksiyonu Y1 = D = (x+y1). saat darbesinin düşen kenarında değişecektir ve Moore makinesinde olduğu gibi çizilebilir. zaman diyagramlarını inceleyerek hatalı çıkışları görelim. Çıkış fonksiyonu. 0 00. z Şekil 7.6 da örnek Mealy makinesinin durum tablo ve diyagramı. giriş değişkeninin değişmesiyle de değişebilir. O nedenle çıkış fonksiyonuna 104 . durum değişkeninin değiştiği saat darbelerinin düşen kenarları dışında. Bir sonraki durum fonksiyonlarına ilişkin zaman diyagramları. x y1y2 00 01 11 10 0 01. Şimdi Şekil 7.

00 başlangıç durumu ve 0 girişi için. Örnek Mealy makinesinin durum ve çıkış (kritik zaman aralığı da göz önüne alınarak) değişkenlerine ilişkin zaman diyagramları Şekil 7. Bu istenmeyen bir durumdur.7 da verilmiştir. Çıkış fonksiyonları için saat darbesinin düşen kenarı ile girişin değiştiği zaman aralığı. Şekil 7.6 da görüldüğü gibi. etkisini sürdürerek çıkışı değiştirebilir. çünkü her bir giriş için 1 saat darbesi uygulanmalı ve yeni gidilen durumda ( saat darbesinin düşen kenarından hemen sonra) yeni giriş ideal olarak hemen uygulanmalıdır. Önce durum değişkenlerine ilişkin zaman diyagramları Moore makinesinde olduğu gibi kolayca çizilebilir. sanki yeni gidilen durumda eski giriş uygulanmış gibi olur.7 Örnek Mealy makinesine ilişkin bir zaman diyagramı ve hatalı çıkışlar Şimdi çıkış fonksiyonuna ilişkin zaman diyagramını adım adım detaylı olarak inceleyelim. Çünkü bu kritik zaman aralığında yeni gelinen durumda.ilişkin zaman diyagramını çizerken. birinci saat darbesine ilişkin giriş. kritik bir zaman aralığıdır. saat darbesinin düşen kenarı (durumların değişebileceği an) ve giriş değişkeninin değiştiği anları ayrı ayrı incelemek gerekmektedir. durum diyagramı veya tablosundan 105 . x t CLK 1 2 1 3 4 5 6 7 t y1(Y1) t y2(Y2) t z t hatalı 1 zararsız hatalı çıkış hatalı 0 zararsız hatalı çıkış kritik zman aralıkları Şekil 7. Bu sağlanamadığından.

Bu nedenle 0101010 giriş dizisine ilişkin çıkış dizisi 0011100 dır. Bu olayın nedeni. saat darbelerinden sonraki kritik zaman aralıklarındaki hatalı çıkışlar zararsızdır. 6. Genel olarak doğru çıkışlar saat darbelerinden hemen önceki çıkışlardır. yeni durum 01 ve eski giriş 0 halen devam ettiği için çıkış 1 dir. ve 4. bu zaman aralığının dışında alınan değerlerden birini alsaydı farkına varılmayacak. Kritik zaman aralığından sonra 01 durumu devam ederken giriş değişip 1 olduğundan çıkış 0 olmuştur. Bu istenmeyen hatalı bir çıkıştır çünkü eski ve yeni durumlarda 0 çıkışını vermesi gereken makine kısa bir süre içinde olsa 1 çıkışı vermiştir. 3. Görüldüğü gibi 2. 5. nedenini düşününüz. Benzer akıl yürütme aynen diğer saat darbeleri içinde tekrarlanarak şekil 7. saat darbesinden sonra 01 durumu ve 1 girişi altında 0 değerindedir ama kritik zaman aralığında kısa bir süre 1 değerini almıştır. çıkış 0 dır. saat darbelerinden sonraki hatalı çıkışlar 0 dır. yani zararsız bir hatalı çıkış olacaktı. Kritik zaman aralığında. 1. girişin saat darbesinin düşen kenarından sonra değişmesidir. Z çıkışında yalnızca doğru çıkışların gözlenmesi isteniyorsa. 00 durumu ve 0 girişi altında 0 olan çıkış. Z çıkışın bir D bellek elemanın girişine bağlanır ve D bellek elemanın saati de devrenin saatinden beslenir. Kritik zaman aralığında çıkışın aldığı değer. 106 . Bu durumda D bellek elemanının çıkışında yalnızca doğru çıkışlar gözlenir.görüldüğü gibi. Hatalı çıkışlar ancak Mealy makinesinde gözlenebilir. saat darbesinden sonraki kritik zaman aralığına ilişkin hatalı çıkış 1 iken.6 daki zaman diyagramı bulunur.

makinenin belleğinde tutması gereken bilgilerdir diye düşünülebilir. Durum sayısının azalması. Durum değişkeni sayısı aynı zamanda bellek elemanları sayısıdır.BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ Sentez bilindiği gibi girişleri ve çıkışları sözel olarak tanımlanan bir makinenin yaptığı işi yapan devrenin. istenen makinenin sözle tanımlamasından (word description). Kullanılmayan durumlarda. kombinezonsal devreye ilişkin bağımsız değişkenlerin sayısının azalmasıdır. Bu adıma kadar bellek elemanlarının sayısı ve her bir bellek elemanına ilişkin bir sonraki 107 . Durumların seçimi bazen kolay bazen ise zor olabilir. durum değişkenlerinin sayısını belirler. kombinezonsal devreyi oluşturursak ardışıl devreyi gerçekleyebiliriz. gereğinden fazla durum seçmiş olabiliriz. Seçilen durumların ne anlama geldikleri saptanmalıdır. Durum indirgeme kuralları geliştirilmiştir ve ayrı bir başlık altında incelenecektir. 1. durum tablosunda belirlenirler. Bu notların kapsamı içinde basit bir iki yöntem ayrı bir bölümde incelenecektir. istenen işlevi yerine getirebilmesi için. Bu adım için tutulacak yolun bir yöntemi yoktur. yani elemanlar ve aralarındaki bağlantıların. durum değişkenlerinin ve dolayısıyla bellek elemanlarının sayısının ve kapı elemanlarının giriş yelpazesinin azalmasına yol açabilir . Bu keyfi değerler de. birbirinden farklı 2r sayıda kodlanabilir 4. (r) durum değişkeniyle belirlenen bir durum. Durum sayısını. Durumlar seçildikten sonra sözle tanımlamaya uygun olarak durum tablosu ve diyagramı çizilir. Durum indirgemesi sonucu durum değişkeni sayısı azalmasa bile kullanılmayacak durumlar ortaya çıkacaktır. Birinci adımda durumları sezgisel olarak saptadığımızdan. Seçilen durumların kodlanması (state assignment): Durumlar birinci ve ikinci adımlarda sözle tanımlanmışlardı. fakat birinin diğerlerine göre üstünlükleri olabildiğinden ideal genel bir yöntem verilememiştir. sentezde bellek elemanlarının sayısını saptayıp. 3. r ≥ log2 µ olan en küçük tam sayıdır. durum tablosu veya diyagramı çıkarılır. Kodlama sonucu bir sonraki durum ve çıkış fonksiyonları. uygun durum seçimleri yaparak. gerçekleştireceğimiz fonksiyonların aldığı değerler keyfi olacaktır. Farklı durumların sayısı µ ve farklı durum değişkenleri sayısı da r ise r. Farklı yöntemler geliştirilmiştir. bulunmasıdır. Genel olarak durumlar. 8. 2.2 de bir ardışıl devrenin genel yapısının ne olduğu verilmişti. Durum değişkenlerinin sayısının minimumlaştırılması. Bu genel yapıdan görüldüğü gibi. bunların indirgenmesi (state reduction) yapılır. dolaylı olarak . Şekil 6. Bu bölümde önce ardışıl devrelerin sentezinde tutulacak yola ilişkin adımları sonra bu adımların uygulamasını çeşitli örnekler üzerinde göreceğiz. sezgisel olarak yapılır. Bu nedenle durum tablosunda eşdeğer durumlar varsa. kombinezonsal devrenin basitleşmesini mümkün kılar.1 Sentez yönteminin genel adımları Sentez yönteminin 6 genel adımı aşağıda veriliştir. bağımsız değişkenler olan giriş ve durum değişkenlerinin fonksiyonu olarak. "Durumlara hangi kodlar verilirse gerçekleştirilecek kombinezonsal devre daha basit olur problemine" bu adımda cevap verilir.

1. SR bellek elemanına benzer biçimde. T tetikleme elemanın ters tanım bağıntısı 108 .1 c deki ters tanım tablosu bulunur. bellek girişlerinin. Tetikleme bellek elemanın ters tanım bağıntısı: Gecikme bellek elemanında yapılanlar burada da tekrarlanarak Şekil 8. D D y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 1 10 0 Saat D Y=D a. bunlara ilişkin giriş değerleri ise bir altlarındaki karelerde gösterilmiştir. ) biçiminde ifade edebiliriz. Şimdi her bir bellek elemanına ilişkin ters tanım bağıntılarını. tanım bağıntılarından yararlanarak teker teker çıkaralım.durum değerinin. Sonuç Şekil 8. Bu iki girişi S = 0. S = 0 R = 1. Yani tanım ve ters tanım bağıntıları uyumludur. R ise 0 da 1 de olabilir yani K dir. JK bellek elemanın ters tanım bağıntısı: Şekil.1 d de görüldüğü gibi. Gecikme bellek elemanın ters tanım bağıntısı: Tanım bağıntısında y = 0 iken Y = 0 olması için girişin zorunlu olarak 0 olması gerektiği hemen görülür.0 ve 1 olması gerektiği görülür. R = K (keyfi. Bellek elemanlarının ters tanım bağıntıları: Bellek elemanlarının ters tanım bağıntıları.a da gösterilmiştir. Bu fonksiyonlar saptandığında kombinezonsal devrenin bir kısmı gerçekleştirilebilecektir. alması gereken değerleridir. Çünkü durumun 0 dan 0 a geçişini sağlamak için S = 0 olması zorunludur. hatırlanacağı gibi SR bellek elemanının tanımını verirken 11 girişlerinin hiçbir zaman uygulanılmayacağı varsayılmıştı. Ters tanım tablosunun sütunlarına önce y sonra Y değerleri yazılmış.2 deki genel yapıda görüldüğü gibi kombinezonsal devrenin çıkışlarının bir kısmı bellek elemanlarının giriş fonksiyonlarıdır. SR bellek elemanın ters tanım bağıntısı: y = 0 dan Y = 0 a geçebilmek için. y = 1 iken Y = 0 ve y = 1 iken Y=1 olması için girişin sırasıyla 1. belleğin şimdiki ve bir sonraki durum değerleri belli iken. girişlerin hiçbir zaman 11 olmadığı görülür. Benzer biçimde y = 0 iken Y = 1. Bellek elemanlarının giriş fonksiyonlarını saptayabilmek için seçilecek bellek elemanlarının ters tanım (excitation functions) bağıntılarından yararlanılır.8. çıkış fonksiyonlarıdır. Şekil 6. bu elemanın tanım bağıntısından görüldüğü gibi iki alternatif giriş vardır: S = 0 R = 0. Bu ters tanım tablosundan. JK bele elemanının ters tanım bağıntısı da bulunabilir. Kombinezonsal devrenin diğer kısmı. D gecikme elemanın ters tanım bağıntısı T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 0 10 1 Saat T Y = T y' + T ' y b. belli girişler ve şimdiki durum değişkenleri için ne olduğu belirlenmiş oldu.1 b de görülen ters tanım bağıntısı bulunur. Benzer biçimde diğer geçişlerde saptanarak Şekil 8.

JK bellek elemanının ters tanım bağıntısı Şekil 8.2 b ve Şekil 6.3 deki gibi gerçekleyebiliriz.S y y y (Y) y' (Y') SR 00 y 0 1 0 1 01 0 0 11 k k 10 1 1 00 0K yY 01 11 10 SR K0 10 01 Saat R Y = S + R' y c. durum tablosu ve diyagramı sırasıyla Şekil 6. Bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları minimalleştirilir. SR bellek elemanının ters tanım bağıntısı JK 00 y 0 1 0 1 01 0 0 11 1 0 10 1 1 J y y y (Y) y (Y') 00 0K yY 01 11 1K JK K0 10 K1 Saat K Y = J y' + K' y d. bulunur. Şimdi adım adım anlattığımız sentez işleminin.1 Bellek elemanlarına ilişkin ters tanım bağıntıları Üçüncü adımda bir sonraki durum fonksiyonlarının doğruluk tablosu. Seçilen bellek elemanlarıyla bellek kısmı gerçekleştirilerek ardışıl devrenin sentezi tamamlanır.1 de verilen seri toplayıcı için. R ve Z fonksiyonlarını.3 b de çıkarılmıştı. Bu minimal fonksiyonlara karşı gelen devre Ardışıl devrenin kombinezonsal kısmını oluşturur. bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu gösterilmiştir.2 de. Karnaugh diyagramlarına taşıyıp. 6. bir durum değişkeni yeterlidir (log22=1). Şekil 8. indirgeyerek. bağımsız giriş ve durum değişkenlerinin fonksiyonu olarak bulunur. Durumlar iki tane olup elde 0 ve 1 i göstermektedir. 5. Bu bellek elemanının ters tanım bağıntısından SR giriş fonksiyonlarının doğruluk tablosu Şekil 8. Sentez işleminin ilk üç adımı daha önce yapıldığından dördüncü adımdan başlayacağız. Bellek elemanı olarak SR elemanını seçelim. durum tablosu veya durum diyagramından yararlanarak. durum tablosundaki durum değişkeninin y ve Y değerleri ve bellek ters tanım bağıntısından yararlanarak. Bellek elemanlarının giriş fonksiyonlarının doğruluk tablosu da. 109 . durum tablosundan.2 daki gibi bulunur. Seri toplayıcı: Şekil 6. ardışıl devreyi Şekil 8. bir durum değişkeni olduğuna göre bir bellek elemanı yeterlidir. Şimdi artık S. çeşitli örneklere uygulamasını görelim. durum tablosunda oluşturulmuştu. Çıkış fonksiyonları da.

sekizinci darbe ile başlangıç durumu olan 0 a dönen bir sayıcı. ayrı bir giriş te olabilir. varsayalım ki indirgeme işlemini yaptık ve eşdeğer durumlar yok. modulo 8 ileri sayıcı. S4. 6. Bu işi yapacak 8 durumlu bir ardışıl devre düşünelim öyle ki S0. indirgenmiş ifadeleri ve seri toplayıcının lojik devresi Genel olarak Sayıcılar. x1x2 00 y 01 11 1 10 x1x2 00 y 01 k 11 10 k x1x2 00 y 01 1 11 10 1 0 1 k 0 k 1 k=1 1 0 1 1 k=1 1 z = y ⊕ x 1 ⊕ x2 z S = x1x2 x1 x2 R = x'1x'2 CLK R S y y Şekil 8. O halde sekiz durum olduğuna göre 110 . 7 darbe almış olduğunu göstersinler. 4.2. 8.Sözle tanım : Tek girişli ve üç çıkışlı bir makinedir. bir Moore makinesi oluşturabiliriz. girişine gelen darbelerle daha önce belirlenen durumlardan geçen devrelerdir. Sayıcının bir özel hali de saymayı iki tabanında yapanlardır. bellek girişlerine ve çıkışa ilişkin fonksiyonların doğruluk tablosu. Her 8 darbeden sonra 0 başlangıç durumuna geçer.3 Bellek elemanı giriş fonksiyonları. S5. Durum indirgemesi Durum indirgemesini bundan sonraki anlatacağız. S6 S7. 2. 1. çıkış fonksiyonları. Bir sonraki durum fonksiyonlarının aynı zamanda çıkış fonksiyonları olarak alıp. S2. Giriş darbeleri saat darbeleri olabileceği gibi. tasarlayalım. Buna göre makineye ilişkin durum tablo ve diyagramı şekil 8.4 deki gibi bulunur. 3. durumları sırasıyla makinenin 8. 1. 5. S1. Girişine gelen darbeleri iki tabanında sayar.01 / 1 11 / 0 01 / 0 x1 11 / 1 x2 0 0 1 1 0 0 1 1 y 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1 Z 0 1 1 0 1 0 0 1 S 0 0 0 K 0 K 1 K R K 1 K 0 K 0 0 0 00 / 0 elde 0 elde 1 10 / 1 00 / 1 10 / 0 0 0 0 0 1 1 1 1 Şekil 8. Seri toplayıcı için. 2.2 Modulo 8 ileri sayıcı x girişine gelen darbeleri iki tabanında sayan. S3.

en az ağırlıklı bit te (LSB) y3 olsun.4 te verilmiştir. S6 S7.üç durum değişkenine ve dolayısıyla üç bellek elemanına gereksinim vardır. Kodlanmış durum tablosu Şekil 8. Bellek elemanı olarak ta tetikleme elemanını seçelim. Şekil 8. y ve Y indislerinin aynı olmasına dikkat edilmelidir. 111 biçiminde kodlayalım. Şekil 8. 010. 001. MSB (en çok ağırlıklı bit) bit y1. Ters tanım bağıntıları kullanılırken.4 Modulo 8 ileri sayıcının durum diyagramı ve tablosu 4. S3. 5. S5.Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının bulunması ve indirgenmesi Tetikleme bellek elemanlarının giriş fonksiyonları ve makinenin çıkış fonksiyonları. T belek elemanlarının giriş fonksiyonlarının Karnaugh diyagramında indirgenmiş ifadeleri. belek elemanı giriş fonksiyonu.5 deki gibi elde edilir.5 te verilmiştir. aynı zamanda sayıcının çıkışları olmasını sağlar. 101. sırasıyla 000. S1. Durum kodlaması Sekiz durumu S0. 6. S2. 110.011. x 0 0 0 0 0 0 0 0 y1 0 0 0 0 1 1 1 1 y2 0 0 1 1 0 0 1 1 y3 0 1 0 1 0 1 0 1 Y1 0 0 0 0 1 1 1 1 Y2 0 0 1 1 0 0 1 1 111 Y3 0 1 0 1 0 1 0 1 T1 0 0 0 0 0 0 0 0 T2 0 0 0 0 0 0 0 0 T3 0 0 0 0 0 0 0 0 . S4. Bu biçimde kodlama bellek elemanları çıkışlarının. 100. x=0 S0 y3 y2 y3 0 S7 S1 1 S2 0 s3 011 s4 100 s5 101 s6 110 s7 111 s3 011 s4 100 s5 101 s6 110 s7 111 s4 100 s5 101 s6 110 s7 111 s0 000 s0 000 s1 001 s2 010 x CLK x=0 s0 000 s1 001 s2 010 x=1 s1 001 s2 010 s3 011 1 0 x =1 1 0 S6 1 0 S5 1 S4 0 1 S3 1 0 Şekil 8. durum diyagramı veya tablosu ile tetikleme elemanının ters tanım bağıntılarından yararlanarak.

1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 1 0

0 1 1 0 0 1 1 0

1 0 1 0 1 0 1 0

0 0 0 1 0 0 0 1

0 1 0 1 0 1 0 1

1 1 1 1 1 1 1 1

xy1 y2y3 00 00 01 11 10

01

11

10

y2y3 00 01

00

01

11

10

y2y3 00 01 11 10

00

01

11 1 1 1 1

10 1 1 1 1

1 1

1 1

1

1

11 10

T1 = xy2y3

T2 = xy3

T2 = x

Şekil 8.5 Bellek elemanları giriş fonksiyonlarının indirgenmiş ifadeleri 6.Lojik devrenin gerçekleştirilmesi Son adımda bulduğumuz indirgenmiş fonksiyonlarla, modulo 8 ileri sayıcı devreyi, Şekil 6 2 de verilen genel ardışıl devre yapısında, Şekil 8.6 a daki gibi çizebiliriz.
x CLK
T 3

y y

y3 y3 y2 y2 y1

1 CLK

T 3

y y

y3 y3 y2 y2 y1

T 2

y y

T 2

y y

T 1

y y

y1

T 1

y y

y1

Şekil 8.6 Modulo 8 sayıcıya ilişkin lojik devreler Yukarıda incelediğimiz sayıcı x girişine gelen darbeleri değil de doğrudan saat girişine gelen darbeleri sayabilirdi. O zaman x girişleri kaybolacak ve bir sonraki durum fonksiyonlarında ki bağımsız değişken sayısı bir azalmış olacaktı. Bu durum da bulunacak devre Şekil 8.6 b de verilmiştir. 8.3 Özel bir sayıcı devresi Saat girişine gelen, saat darbeleriyle 0, 2, 4, 7 ve tekrar 0, 2.. sayan bir sayıcı tasarlayalım. Böyle bir makineyi iki biçimde düşünebiliriz. Birincisi üç durum değişkenli 8 112

durumlu ve çıkışları durum değişkenleri olan makinedir. ikincisi iki durum değişkenli dört durumlu ayrıca üç çıkışı olan bir makinedir. ilk makineye ilişkin durum tablosu Şekil 8.7 deki gibidir. JK bellek elemanlarıyla gerçekleştirme yapmak istersek; bu bellek elemanlarının ters tanım bağıntılarından yararlanarak bulunan bellek elemanları giriş fonksiyonları da Şekil 8.7 de verilmiştir. Görüldüğü gibi 0, 2, 4, 7 durumlarının dışındaki 1, 3, 5, 6 durumlarına makine hiç gelmemektedir. O halde hiç gelinmeyen durumlara ilişkin bir sonraki durum fonksiyonlarının aldığı değerler ve dolayısıyla bellek elemanları giriş fonksiyonlarının aldığı değerler keyfidir, 0 veya 1 seçilebilir. Bulunan fonksiyonların indirgemesi ve bunlara karşı düşen devre şekil 8.7 de verilmiştir. Görülüyor ki çıkışlar doğrudan bellek elemanlarının çıkışları olarak alınmıştır. Örneğimizde kullanılmayan durumlar için bir sonraki durumlar ve çıkışlar keyfi alındı. Bu durum ile genelde de karşılaşılabilir. Eğer gerekli olan durum değişkeni sayısı n, durum n n sayısı m ise 2 < m koşulu altında (2 - m) durum için bir sonraki durum ve çıkışlar keyfi alınır. Örneğin m = 6 durumlu bir makine gerçeklemek için, n = 3 durum değişkenine 3 gereksinim vardır, o halde (2 - 6 ) = 2 durum için bir sonraki durum ve çıkış fonksiyonları keyfi alınmalıdır. y1 0 0 1 1 0 0 1 1 y2 0 1 0 1 0 1 0 1 y3 0 0 0 1 1 1 1 0 Y1 0 1 1 0 k k k k Y2 1 0 1 0 k k k k Y3 0 0 1 0 k k k k J1 0 1 k k k k k k K1 k k 0 1 k k k k J2 1 k 1 k k k k k K2 k 1 k 1 k k k k J3 0 0 1 k k k k k K3 k k k 1 k k k k

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

0 k

1 k

k k

k k

0 1

1 k

k k

k k

1 k

0 1

0 k

0 k

k k
J3 = y1

1 k

J1 = y2

J2 = 1

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

k k

k k

k 1

0 k

0 1

k k

1 k

k 1

k k

0 1

k k

k k

k 1

k k

K1 = y2

K2 = 1

K3 = 1

113

J

1 1 2 2 3

y y y y y y

y1

K J

CLK

y2 y3

1

K J

K3

Şekil 8.7 (0-2-4-7) sayan bir sayıcının Moore makinesi olarak gerçekleştirilmesi Yukarıdaki örnekte (0-2-4-7) sayan sayıcıyı, bellek elemanı sayısını minimum tutarak ta gerçekleştirebiliriz. Bu makinenin, bir önceki durumunu (çıkışı) hatırlaması, yeni saat darbesi ile de istenen çıkışı vermesi yeter. Durumları A durumu (kodu 00):: Daha önceki saat girişi ile (111) çıkışının görüldüğü durum B durumu (kodu 01):: Daha önceki saat girişi ile (000) çıkışının görüldüğü durum C durumu (kodu 10):: Daha önceki saat girişi ile (010) çıkışının görüldüğü durum D durumu (kodu 11):: Daha önceki saat girişi ile (100) çıkışının görüldüğü durum biçiminde tanımlarsak, dört durumlu (iki durum değişkenli) dolayısıyla iki bellek elemanlı, istediğimiz sayıcı gerçekleştirilebilir. Oysa aynı sayıcı için yukarıda üç bellek elemanı kullanmıştık. Tanımladığımız durumlar için durum diyagramı, tablosu, ters tanım bağıntısından yararlanarak JK bellek elemanlarının giriş fonksiyonları ve bunlara karşı düşen devre aşağıdaki Şekil 8.8 de verilmiştir. y1 0 0 1 1 y2 0 1 0 1 Y1 0 1 1 0 Y2 1 0 1 0 Z1 0 0 1 1 Z1=y1 Z2 0 1 0 1 Z2=y2 Z3 0 0 0 1 Z3=y1y2 J1 0 1 k k J1=y2 K1 k k 0 1 K1=y2 J2 1 k 1 k J2=1 K2 k 1 k 1 K2=1

CLK=0 A=00 000

CLK=0 B=01 010

CLK=0 C=10 100

CLK=0 Z1 1 D=11 111
CLK

Z2 Z3

CLK=1

1 1
J1 K1

y1
y y y y

Z1 Z2

CLK
J2 K2

y2 Z3

Şekil 8.8 dört durumlu 0,2,4,7 sayan sayıcı 114

8. Durum diyagramı Şekil 8. örneğin 010101 girişi için çıkış 000101 dir. A başlangıç durumu. 0 geldiğinde ise son üç giriş 010 olacağından D ye gider. bağımlı bir sonraki durum değişkenleri ve çıkış fonksiyonunu doğruluk tablosu biçiminde verebiliriz (Şekil 8. B de 1 girişi gelirse son iki giriş 01 olacağından C durumuna geçer. belirlenmektedir (Şekil. Dizi detektörü. 1/0 A 0/0 B 0/0 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D 1/1 C Şekil 8. C de 1 gelirse dizi bozulacağından A başlangıcına. B makineye 0 gelmiş durumu. Çünkü makinenin diziyi tanıması için girişine önce 0 gelmelidir. aksi halde 0 verir. 1 geldiğinde ise 1 çıkışı verip.9. Girişine 0101 (0 ilk gelen ) dizisi geldiğince çıkışında 1. Bellek elemanı olarak. makine durumunu korur. son 4 girişine gelen işarete göre. Dört durumlu bir durum diyagramı düşünelim. Durumları A = 00. Makine 4 durumlu olduğuna göre iki durum değişkeni vardır. son gelen iki giriş 01 olduğundan C durumuna gider. B = 01. Diyagramdan yararlanarak bağımsız değişkenler. t 101010 X Dizi Detektörü t 101000 Z Şekil. Makinenin çıkışı. C = 11. x 0 0 0 0 1 y1 0 0 1 1 0 y2 0 1 0 1 0 Y1 0 0 0 1 0 115 Y2 1 1 1 0 0 Z 0 0 0 0 0 . Yani iç içe girmiş diziler de değerlendirilmektedir. C makineye 01 gelmiş durumu ve D makineye 010 gelmiş durumu olsun.4 Dizi detektörü Tek girişli tek çıkışlı bir makinedir. çünkü son gelen 0 dır.8. Buna göre A durumunda makineye 1 gelirse makine yine A ya dönmelidir.9). Dizi detektörü için durum diyagramı. D = 10 biçiminde kodlayalım. Makine D durumundayken 0 gelirse son gelen 0 olduğundan B ye.10 da verildiği gibidir.10.11). gecikme elemanını seçelim.8. B de 0 gelirse. Makine A dayken 0 geldiğinde B ye geçer.

Gecikme elemanın bir sonraki durum fonksiyonu giriş fonksiyonuna eşit olduğundan D1 = Y1 ve D2 = Y2 dir Bu fonksiyonlara ilişkin Karnaugh diyagramları. üç-girişli bir VE. Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Şekil 8. iki-girişli bir AYRICALI VEYA.12 Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının Karnaugh diyagramları.1 1 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 0 Şekil 8. Örneğin 010101 girişi için 000101 çıkışı elde edileceğine göre birinci 116 . D1 ve D2 fonksiyonları birlikte düşünüldüğünde. iki-girişli iki VE. üç-girişli iki VEYA kapısı yerine.11. iki-girişli üç VE.12 de verilmiştir. iki -girişli iki VEYA kapısıyla gerçekleştirilebileceğinin tartışınız. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Yukarıda incelediğimiz dizi detektöründe gözlemlediğimiz diziler birbirinin içine girebilmektedir. üç-girişli üç VE. y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 0 1 1 1 1 0 1 1 1 1 1 1 0 1 Z = x y1 y'2 1 D1 =Y1 = x 'y1 y2+x y'1 y2+x y1 y'2 x' y1 y2 x y'1 y2 x y1 y'2 CLK x' y'1 D2 =Y2 = x 'y' 1 +y'1 y2+ y1 y'2 D1 D y y Z D2 y1 y'2 y'1 y2 D y y Şekil 8.

13 te verilmiştir. 117 . istediğimiz üç uzunluklu diziyi detekte eden makineyi. Yani makine bir diziyi detekte ettikten sonra başlangıç durumuna dönüp yeni bir dizi detekte etmeye başlayabilirdi. 1 girişi altında makine C durumuna gideceği yerde A durumuna dönmekte ve 1 çıkışı vermektedir. Girişine gelen belli uzunluktaki dizileri. Bu dizi detektörü bir Mealy makinesidir. 1/0 A 0/0 B 0/0 1/1 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D C Şekil 8.13 Birbirinin içine girişmeyen 0101 dizilerini detekte eden bir makineye ilişkin durum diyagramı Üç uzunluklu bir dizi detektörü tasarlasaydık. birbirinin içine girmeyen ayrı ayrı paketler olarak algılayan dizi detektörü de olabilirdi. düşününüz. istenenin hangisine uyduğu göz önünde tutulmalıdır. Bu durumda örnek makinede giriş 0101 0101 ise çıkışta 0001 0001 veya giriş 0101 0110 0101 ise çıkışta 0001 0000 0001 gözlenecekti. ikinci anlattığımız dizi detektörüne ilişkin durum diyagramı Şekil 8.gözlemlenen dizinin son iki elemanı ikinci gözlemlenen dizinin ilk iki elemanı olmaktadır. üç durum fakat iki durum değişkeni gerekecekti. Görüldüğü gibi bu yeni dizi detektörü için D durumunda. Acaba gereksiz olan durumu da kullanarak. Dizi detektörü sentezi yapılırken. bir Moore makinesi olarak nasıl gerçekleştirebiliriz. O zamanda gereksiz olan durum için bir sonraki durum ve dolayısıyla bellek elemanları giriş fonksiyonları k alınabilecekti. O nedenle çıkışta ilk 1 gözlemledikten sonra 0 ve tekrar 1 gözlemlenmektedir.

Bu dersin kapsamı içinde basit fakat sınırlı bir yöntem üzerinde durulacaktır. Durum indirgemesi sonucunda durum değişkeni azalmasa bile eşdeğer durum sayısı kadar durum için. durum değişkenlerinin sayısının ve dolayısıyla bellek elemanı sayısının azalmasına neden olabilir.1 Durum indirgemesi (state reduction) Bir ardışıl makinede eşdeğer durumların saptanıp elenmesinin. Bu eşdeğer durumlara ilişkin bir sonraki durumların keyfi olması. Bütün gereksinimleri karşılayabilecek Boole fonksiyonları karmaşıklığı tanımlanamamıştır. Ayrıca eşdeğer durumlar için çıkış fonksiyonlarının keyfi değer alması da benzer biçimde makinenin kombinezonsal devre kısmının basitleşmesine katkıda bulunur. Z ve Z* dizileri. Bu makine üç bellek elemanı yerine iki bellek elemanı ile gerçekleştirilebilir. Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının gerçekleştirilmesine karşı düşen ardışıl devrenin kombinezonsal kısmı. Durum indirgemesi. Örneğin üç durum değişkeni gerektiren sekiz durumlu bir makinede üç durum eşdeğer olsun. Buda makinenin gerçekleştirilmesinde. Durum indirgemesi problemi iyi tanımlanmış ve yöntemleri geliştirilmiştir. 2. Eşdeğer durumlar elendiğinde beş durumlu bir eşdeğer makine bulunur. kombinezonsal kısmın daha basitleşmesine neden olabilir. keyfi değerlerin istenildiği gibi seçilebilmesi dolayısıyla basitleşecektir. Eşdeğer durum tanımı: Birbirinin aynı veya farklı N ve N* gibi iki ardışıl devre ve bunlara ilişkin A ve B durumlarını düşünelim (Şekil 9. O nedenle çeşitli karmaşıklık tanımları için çeşitli yöntemler verilmiştir. X herhangi bir uzunluktaki giriş dizisi .Bölüm 5. Örneğin üç durum değişkeni (dolayısıyla üç bellek elemanı) gerektiren beş durumlu bir makinede. Z ve Z* da sırasıyla A durumundaki N ve B durumundaki N* makinelerinin X giriş dizisine karşı düşen çıkış olsun.2 de tanıtılan Ç kümesinin 118 .BÖLÜM 9 ARDIŞIL DURUM KODLAMASI DEVRELERDE DURUM İNDİRGENMESİ VE Sentez bölümünde sentezin adımlarını incelerken detayına inmeden iki temel problemden söz etmiştik. Ama üç eşdeğer durum için bir sonraki durum keyfi olacağından. Ayrıca çıkış fonksiyonları da söz konusu eşdeğer durumlar için keyfi değer olacaktır. Bölüm 5. bir eşdeğer durum olsun. X .2 de tanıtılan G kümesinin elemanlarından oluşan dizidir. Yukarıda sözü edilen faydalardan dolayı durum indirgemesi dediğimiz eşdeğer durumların saptanması ve elenmesi. ardışıl devre sentezinin ağırlıklı bir adımıdır.1). Önce eşdeğer durum tanımı verip sonra bu durumların bulunması için yöntemler verelim. 1. eşdeğer durumlarda bellek elemanları giriş fonksiyonlarının keyfi değer alması demektir. Şimdi bu problemlerin çözüm yollarının arayacağız. bellek elemanları giriş fonksiyonları da bu eşdeğer durumlar için keyfi değerler alacaktır. Durum kodlaması problemi ise bizi Boole fonksiyonlarının karmaşıklığının tanımına götürür. değişmez. bu makinenin gerçekleştirilmesinde iki yararı olabilir: 1. Eşdeğer durum elendiğinde makine dört durumlu olur ve iki durum değişkeni gerektirir. bir sonraki durumlar ve çıkışlar keyfi olur. Durum değişkeni sayısı ve dolayısıyla bellek elemanı sayısı üçtür.

Gerek ve yeter koşulları iki girişli. N Makinesi A durumu X N* Makinesi B durumu Z* Z Şekil 9.01) = fi (B. X) olmalıdır. 119 . Olabilecek bütün X giriş dizileri için Z ve Z* dizileri aynı ise A ve B durumları eşdeğerdir denir. X) bağıntıları vardır .00) = g (B. Buna göre A ve B durumlarına ilişkin bütün 1 uzunluklu X giriş dizileri için hem bir uzunluklu Z çıkışları f (A. iki çıkışlı ve sekiz durumlu bir makine örneği için yazarak anlaşılmasının kolaylaştıralım.10) i=1. O nedenle tanımı uygulayarak eşdeğer durumları bulmak pratik olarak mümkün değildir. bir uzunluklu bütün X girişleri için çıkışların aynı olması ve bir sonraki durumların eşdeğer olmasıdır. X ) dizileri aynıdır. Bu tanıma uygun olarak iki durumun eşdeğerliğini göstermek. sonsuz giriş dizisi için deneme yapıp çıkışları gözlemeyi gerektirir.00) i=1.00) = fi (B. X) ve g (B.2 g (A. Aşağıdaki teorem eşdeğer durumların bulunmasına ilişkin yöntemlerin temelini oluşturur.01) = g (B. buda g (A. X] bulunur . X) ≡ g (B.10) fi (A. Öte yandan Y dizisi önce X sonra X olarak seçilirse f [g( A.elemanlarından oluşan dizidir.11) Tanıt: Önce gerek koşul kanıtlayalım. Y) = f (B. Y) dır.01) i=1. X ) Z* = f* (B. Yani Z = f (A.2 g (A.10) = fi (B. X) = f* (B. X). X) in eşdeğerlik tanım bağıntısıdır.11) = g (B. X) (1) (2) g (A. X) ≡ g (B. X) = f (B.11) = fi (B. B ye eşdeğerse f (A. A. X] = f [g( B. X).01) fi (A. Bu bağıntı Y = X özel hali için (1) bağıntısını verir.1 Eşdeğer durumların belirlenmesi Teorem: Aynı bir ardışıl devreye ilişkin A ve B durumlarının eşdeğer olması için gerek ve yeter koşul. (2) bağıntısını verir. A nın B ye eşdeğerliği tanım bağıntısından Y herhangi bir uzunlukta giriş dizisi olmak üzere f (A.10) = g (B.2 fi (A. f ve f* birer çıkış fonksiyon grubunu gösterirler ve aynı makineye ilişkin iseler f = f* dır. fi (A.2 g (A.11) i=1.00) g (A. X) hem de g (A. (g) ler bir sonraki durumu simgelemektedir.

Şimdi (1) ve (2) bağıntıları varken A ≡ B yani f (A, Y ) = f (B, Y) olduğunu gösterelim. (2) bağıntısı f [g( A, X), X] = f [g( B, X), X] dır. (1) bağıntısıyla birlikte düşünüldüğünde Y nin önce X sonra X den oluştuğu varsayılırsa f (A, Y ) = f (B, Y) bulunur. 9.1.1 Eşleştirme tablosu ile durum indirgemesi yöntemi Eşleştirme tablosuyla durum indirgeme yöntemini, Şekil 9.2 de durum tablosunu verilen Mealy makinesi örneği üzerinden, adım adım inceleyelim. 1. Durumları ikişer ikişer eşleştirmemize yardımcı olacak Şekil 9.3 deki tablo çizilir. Satırlarında a durumu dışında bütün durumlar, sütunlarında ise g durumu dışında bütün durumlar vardır. Bulduğumuz tabloda bir satır ile sütunun kesiştiği kare için, satıra ilişkin durum P sütuna ilişkin durum Q olmak üzere, aşağıdaki işlemleri yapalım. i. bir uzunluklu en az bir giriş için, P ve Q durumları farklı çıkışlar veriyorsa, ilgili kareye X işareti koyalım. Bu işaretin anlamı; P ve Q nun, teoremin birinci koşulu nedeniyle, eşdeğer olamayacağıdır. Örneğimizde birinci satır ve sütunun kesiştiği kareye X konmuştur çünkü a ve b durumları x = 1 girişi için sırasıyla 0 ve 1 farklı çıkışlarını vermektedir. ii. Bir uzunluklu bütün girişler için P ve Q durumları, aynı çıkışları ve aynı bir sonraki durumları veriyorsa ilgili kareye √ koyalım. Anlamı teorem gereğince P ve Q durumlarının eşdeğer olduğudur. Örneğimizde dördüncü satır ile birinci sütunun kesiştiği kareye √ konmuştur. Çünkü ilgili a ve e durumları x = 0 girişi için aynı a durumuna, x = 1 için ise aynı b durumuna gitmektedir. iii. Bir uzunluklu herhangi bir giriş için aynı çıkışı veren (PQ) durum çiftinin, gittiği bir sonraki durum çiftindeki durumlar farklı ise, PQ karesine gidilen durum çifti yazılır. işlem bütün 1 uzunluklu girişler için tekrarlanır. Amaç teoremin iki koşulunun sağlanmasıdır. Bunun anlamı teorem gereğince, PQ durum çiftinin eşdeğer olması için gidilen bir sonraki durum çiftinin eşdeğer olması gerektiğidir. Örneğimizde üçüncü satır ile birinci sütunun kesiştiği kareye (ag) ve (bf) konmuştur. Çünkü ilgili durumlar a ve d x = 0 girişi için aynı 0 çıkışı ve (ag) bir sonraki durumlarını, x =1 girişi için ise aynı 0 çıkışını ve (bf) bir sonraki durumlarını vermektedir. Tablodaki bütün kareleri yukarıdaki kurallara göre dolduralım (Şekil 9.3).
b a b c d e f g x=0 a, 0 d, 0 e, 0 g, 0 a, 0 d, 0 d, 0 x=1 b, 0 e, 1 b, 1 f, 0 b, 0 g, 1 f, 1 c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb

gf d e f

Şekil 9.2 Durum indirgemesi uygulanacak tablo ve eşleştirme tablosu ilk adımı 120

2. Bu adımda Şekil 9.2 de bir durum çiftinin eşdeğer olması için, eşdeğer olması gereken durumların bulunduğu kareler incelenir. Örneğin üçüncü satır ve birinci sütunun kesiştiği kare ye ilişkin a ve d durumlarının eşdeğer olması için ag ve bf durumlarının eşdeğer olması gerekir ve yeter. Bakalım öylemi? a ve g, kesiştiği karede X olduğundan, eşdeğer değildir. O halde a ve d de eşdeğer olamaz, a ve d nin kesiştiği kareye X konulmalıdır (Şekil 9.3). ag ve bf nin incelenmesi sonucunda bunların kendi aralarında eşdeğer olduğunu görseydik, a ve d nin de eşdeğer olduğunu söyleyebilecek ve √ ile işaretleyecektik. Bu işleme bütün kareler X veya √ ile işaretlene kadar devam edilir. Örneğimizde ae ve fg durum çiftlerinin eşdeğer olduğu Şekil 9.3 görülmektedir. 3. Şekil 9.2 te verilen durum tablosunda, a ya eşdeğer e durumunun bulunduğu satır ve f ye eşdeğer g durumunun bulunduğu satırlar atılarak, eşdeğer makineye ilişkin durum tablosu bulunur. Satır atıldıktan sonra bulunan yeni tabloda g görülen yere f, e görülen yere a yazarak, durum indirgemesi yapılmış makinenin durum tablosuna geçilebilir (Şekil 9.3).
b c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb a b c d f x=0 a, 0 d, 0 a, 0 f, 0 d, 0 x=1 b, 0 a, 1 b, 1 f, 0 f, 0

d

e

f

Şekil 9.3 Örnek durum tablosu için eşleştirme yöntemiyle varılan tablo ve buna karşı düşen indirgenmiş durum tablosu Şimdide bir Moore makinesine ilişkin durum indirgeme örneği yapalım. Şekil 9.4 de örnek Moore makinesi ve eşleştirme tablosu verilmiştir. Eşleştirme tablosundaki X ikinci ve daha sonraki adımlarda elde edilen eşdeğer olmayan durum çiftlerini göstermektedir. Görüldüğü gibi (ad) ve (ce) çiftleri birbirlerinin eşdeğer olmalarını gerektirmektedirler. Eşdeğer olamadıkları kanıtlanamayan bu durum çiftleri eşdeğer olmak zorundadır. Bu sonuca göre indirgenmiş durum diyagramı Şekil 9.4 da verilmiştir.

121

b a b c d e f g x=0 d f e a c f b x=1 c g d e a b a z 0 0 1 0 1 1 0 c d e f g

df eg x=0 a f c f b x=1 c g a b a z 0 0 1 0 1

c e

af eg ad ef db ad bf c cf ab ab ae d

a b c f g

bd ac a

bf ag b

e

f

Şekil 9.4 Bir Moore makinesine ilişkin durum indirgeme örneği 9.1.2 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi Durum indirgemesi için kullandığımız eşleştirme tablosu yönteminden başka eşdeğer durum sınıfları yöntemi vardır. Bu yöntem, giriş dizisi uzunluklarına bağlı olarak, ayırt edilemeyen durumları aynı sınıfa ve ayırt edilebilen durumları da ayrı sınıflara toplamaya dayanır. Son örneğimizde bu yöntemi açıklayalım. Hiç bir giriş dizisi uygulanmadığında, durumları birbirinden ayırt edemeyiz. Onun için hepsini bir S0 sınıfın içine koyalım , S0 = {(abcdefg). } Şekil 9.4 teki durum tablosundan, (abdg) durumlarının, bir uzunluklu girişler altında, çıkışı gözleyerek, birbirlerinden ayırt edilemeyeceğini söyleyebiliriz. Çünkü hepsi aynı 0 çıkışını verirler. Benzer biçimde (cef) durumlarını da, bir uzunluklu bir giriş dizisiyle birbirinden ayırt edemeyiz. Çünkü her biri için çıkış 1 dir. (abdg) ve (cef) bir uzunluklu girişler için eşdeğer durum sınıflarıdır. Biri (abdg) diğeri (cef) sınıflarından olan durum çiftlerinin 1 uzunluklu giriş dizisiyle ayırt edilebileceklerini söyleyebiliriz çünkü 1 uzunluklu giriş için birinci sınıf 0, ikinci sınıf ise 1 çıkışı verir. Buna göre bir bölmeleme yapabiliriz S1= {(cef) (abdg) }. Şimdi (cef) sınıfını düşünelim x = 0 girişi altında cef (c→ e, e→ c, f→ f gider) ye ; x = 1 girişi altında ise dab (c→ d, e→ a, f→ b) ye gitmektedir. Bir sonraki durumlar (ecf) ve (dab) aynı eşdeğer sınıfındadır, yani iki uzunluklu girişler içinde cef durumları ayırt edilemez. (abdg) sınıfı x=0 girişi altında dfab (a→ d, b→ f, d→ a, g→ b) ye gitmektedir. Burada (b) nin gittiği (f) in bulunduğu sınıf ile (adg) nin gittiği (dab) bulunduğu sınıflar farklıdır. Yani iki giriş uzunluklu bir dizi x = 0 (veya 1) uygulanıp z = 0 gözlendikten sonra x = 0 uygulandığında z = 0 gözleniyorsa makine (adg) durumlarından birindedir, z = 1 gözleniyorsa (b) durumundadır. O halde iki uzunluklu bir dizi (00 veya 10)ile (b) (adg) den ayırt edilebilir, farklı sınıflarda olması gerekir. Diğer taraftan x =1 girişi için abdg cgea (a→ c, b→ g, d→ e, g→ a= ya gitmektedir, yani bir kısmı bir sınıfa diğer kısmı diğer sınıfa gitmektedir. a ve d , c ve e ye; b ve g, g ve a ya gittikleri için (ad) ve (bg) durumları iki giriş uzunluğunda bir dizi (01 veya 11) ile ayırt edilebilirler. O halde (abdg) sınıfı iki defa bölünerek, S2= {(cef) (ad) (b)(g)} bölmelemesini elde edilir. Bu bölmeleme şu anlama gelmektedir: (cef) (ad) (b) ve (g) sınıflarının kendi içlerindeki durumlar birbirlerinden iki uzunluklu girişler tarafından ayırt edilemezler. Fakat biri bir sınıftan diğeri diğer bir sınıftan olmak üzere oluşturulan durum çiftleri, iki uzunluklu giriş dizileriyle ayırt edilebilirler. 122

(b) x=1 (d a) (b) (g) (c e) (a) S3 = S4 Şekil 9. bir sonraki durumlar ise d. Bunları ayırt etmek için S1 de x = 0 veya 1 uygulamak gerek. bir sonraki durumlar (a. ard arda gelen S eşdeğer sınıflar kümeleri eşit olduğunda. durdurulur. Üçüncü adımda x = 1 girişi altında (cef) sınıfı sırasıyla c→ d. sondan başa doğru bulabiliriz. e→ a. Bunun için s2 de 1 uygulamak gerekir. Açıkladığımız bölmeleme adımlarına ilişkin bir tablo Şekil 9. nasıl bölmelenmesi gerektiğini göstermek için o sınıftaki durumlar koyu veya italik yazılarak farklandırılmıştır. Örneğin (c) yi (f) den ayırt etmek için 1kk ( önce gelen giriş 1. S0 ={(a b c d e f g )} z= 0 0 1 0 1 1 0 S1 = {( c e f ) (a b d g )} S1 = {( c e f ) (a b d g )} x=0 ( e c f ) (d. Bizim örneğimizde S3 = {(ce) (f) (ad) (b) (g)} bölmelemesi. f→ b gitmektedir (b)ve (ad) farklı sınıflarda olduğundan (cef) sınıfı (ce) ve (f) olarak bölmelenir.5 da verilmiştir. son varılan bölmelemedir. Buda gösteriyor ki (ce) ve (ad) durum çiftleri olabilecek bütün giriş uzunlukları için birbirinden ayırt edilemezler.f) veya (eg) yi ayırt etmek 123 .Örneğin (a) ya 10 (önce 1) veya 11 uygulandığında çıkış 01(önce 0) dir oysa (b) ye aynı 10 veya 11 girişleri uygulandığında çıkış 00 dır. yanı eşdeğerdirler. b dir. Yani bu sınıflar üç giriş dizisiyle ayırt edilebilirler. Belli bir giriş altında farklı sınıflara giden bir sınıfın. k = 0 veya 1 i gösterir) dizisini uygulamak gerekir. S3 = S4 olduğundan. Bölmeleme işlemi. b ) x=1 ( d a b) (c g e a ) S2 = {( c e f ) (b) (a d) (g)} S2 = {( c e f ) (b) (a d) (g)} x=0 ( e c f ) (f) (d a). (ad) x = 0 ve x = 1 girişleri altında aynı sınıf içindeki durumlara gittiğinden üç giriş dizisiyle ayırt edilemezler. (b) x=1 ( d a b) (g) (c e) (a) S3 = {(c e) (f) (b) (a d) (g)} x=0 (e c) (f) (f) (d a).5 Örnek makinenin durum indirgemesinin eşdeğer durum sınıfları yöntemindeki bölmeleme adımları Farklı sınıflarda bulunan durumları ayırt edebilmek için uygulanacak giriş dizisini. Eşleştirme tablosuyla da bu sonuca varmıştık. Buna göre S3 = {(ce) (f) (ad) (b)(g) } bölmelemesi elde edilir. a. S3 te c ve f ayrı sınıflardadır. f.

O nedenle bu üç koda ilişkin gerçekleştirmelerin hepsinin yapılıp. Ayrıca seçilen bellek elemanın tipine göre. Genel olarak göstermek mümkündür ki durum sayısı m olan bir makine için en fazla m1 bölmeleme adımıyla sonuç bölmelemeye varılır. 124 r . bu problemin tek bir çözümünün olmaması demektir.için ise S0 da herhangi bir girişi uygulamak yeter. (µ) duruma verebileceğimiz kodların sayısı da 2r! / (2r -µ)! dür. Durum sayısı 4 ten fazla olduğunda. Bu işleme durum kodlaması diyoruz.6deki tablo. 9. Bu incelemenin sonucu görülecek ki 4 duruma kadar seçebileceğimiz farklı kodlar sayısı 3 dür. dolayısıyla bellek elemanları giriş fonksiyonları ve çıkış fonksiyonları gerçeklemesi. olabildiğince komşu olmasını sağlayacak kodun seçilme yöntemi verilecektir. bir sonraki durum fonksiyonu karmaşıklığının. farklı kodlar için elde edilecek fonksiyonların (bir sonraki durum ve çıkış fonksiyonları) karmaşıklığının karşılaştırılması problemine dönüşür. bellek elemanının giriş fonksiyonu karmaşıklığına yansımasının da saptanması gerekmektedir. Genel tanımın verilemeyişi. durum f b f giriş 1 0(1) 1(0) çıkış 1 0 1 durum c d a giriş 1 0(1) 1(0) çıkış 1 0 0 Şekil 9. durum kodlamasıdır. Bunun içinde bir sonraki durum fonksiyonlarındaki 1 lerin. uygulanacak giriş dizisini özetlemektedir.2. en uygun durum kodlaması seçilebilir.11) tür. Mealy makinesi içinde tutulacak yöntem aynıdır. seçilebilecek farklı kodlar sayısı hızla artacağından başka çözümler aranmalıdır. Durum kodlaması problemi. bunlar arasında hangilerinin gerçekleştirme açısından eşdeğer olduklarını inceleyeceğiz. Örneğin µ = 3 durumlu makine için r 2 = 2 ve kod sayısı 2 =4 (00. O nedenle farklı yöntemler uygulayıp sonuçları karşılaştırarak seçim yapmak gerekmektedir. Her zaman geçerli olan bir karmaşıklık tanımı verilemediğinden. verilebilecek farklı kod sayısının ne olduğunu. olabildiğince basit yani düşük maliyetli olsun.1 Kod sayısı ve eşdeğer durum kodları (µ) durumlu bir makine için r ≥ log2 µ bağıntısını sağlayan en küçük tam sayı r (aynı zamanda durum değişkeni sayısı) olmak üzere 2 farklı kod vardır. 01. Önce durum sayısı belli iken. Üç duruma vereceğimiz 4! / (4-3)! = 24 farklı durum kodu Şekil 9. sonuçlar karşılaştırılarak.2 Durum kodlaması (state assignment) Ardışıl devre sentezinin durum indirgemesinden sonraki adımı. Şekil 9. farklı tanımlar verilmiş ve bunlara ilişkin farklı yöntemler geliştirilmiştir.10.6 da verilmiştir.6 Örnek makinenin c ve f durumlarının ayırt etmek için uygulanması gereken giriş dizisinin bulunması Burada eşdeğer durum sınıfları yöntemi Moore makinesi üzerinde incelendi. 9. O halde Boole fonksiyonlarının karmaşıklığı tanımı yapılmalıdır. Genel olarak bunu bellek elemanları ters tanım bağıntılarından göstermek mümkündür. Durumları öyle kodlayalım ki bir sonraki durum fonksiyonları.

D bellek elemanı için giriş fonksiyonun tümleyenin alınması gerektiğinden ilave bir tümleyen kapısı gelir ve Y. O nedenle bu kod çiftinden biri atılabilir. yalnızca bellek elemanları yer değiştirdiği görülecektir (y1↔y2.. (yi) lerdeki değişiklikler dışında. Yani gerçekleştirmede. birinci sütun bir bellek elemanına diğeri de diğer bellek elemanına ilişkindir. Bu sonuca nasıl varıldığını görmek için bellek elemanlarının ters tanım bağıntılarındaki simetriye bakalım. Y1↔Y2 ). SR. Yani gerçeklemede aynı giriş fonksiyonu bulunacaktır. i. ii T için bir değişiklik yoktur. JK bellek elemanları için giriş fonksiyonları ve Y. Tabloda bir koda ilişkin sütunların yer değiştirmesiyle bulunan yeni durum kodu. Y' yer değiştirir (sonuçta ilave bir maliyet gelmez) iii.7 Bellek elemanlarının ters tanım bağıntılarının tümleyen kodlar için karşılaştırılması Şimdi daha önce gerçekleştirdiğimiz dizi detektörü örneği üzerinde. i. eşdeğer olan durum kodlamalarını görelim (Şekil 9. Y' çıkışları yer değiştirir.y1y2 1 2 3 4 5 6 7 . oysa gerçekleştirme bakımından bunlar eşdeğerdir. bir tümleyen kapısı ilave etmek gerekir. Bu iki kod için yapılan gerçekleştirmelerde. A kodu y→ Y 0→ 0 1→ 1 0→ 1 1→ 0 TümleyenA kodu y'→ Y' 1→ 1 0→ 0 1→ 0 0→ 1 A kodu JK 0K K0 1K K1 Tümleyen A kodu JK K0 0K K1 1K A kodu SR 0K K0 10 01 Tümleyen A kodu SR K0 0K 01 10 A kodu T 0 0 1 1 Tümleyen A kodu T 0 0 1 1 A kodu D 0 1 1 0 Tümleyen A kodu D 1 0 0 1 Şekil 9. Bir A durum kodu ile tümleyen A kodu verildiğinde. bir başka kodun değişkeninin tümleyeni biçiminde olsun. Yani gerçekleştirmede (J) ile (K) ve (R) ile (S) yer değiştirecektir. iii. giriş fonksiyonlarında görülecek değişiklikler aşağıdaki gibidir. Diğer satırlarda ise bu iki koda ilişkin giriş fonksiyonlarını alacağı değerler görülmektedir. T bellek elemanı için yalnızca Y. Bir koddaki değişkenlerden biri.. D için ise giriş fonksiyonunun aldığı değer diğerindekinin tümleyenidir. Y' çıkışları yer değiştirir (sonuçta ilave bir maliyet gelmez) ii. ayrı bir durum kodu gibi görünür.6 Üç durumlu makinenin durum kodlamasına ilişkin olabilecek 24 alternatif durum kodu Görüldüğü gibi her bir durum kodlaması iki sütundan oluşuyor.8). Bu kodlara karşı düşen gerçekleştirilmelerde her bir bellek elemanı için aşağıdaki farklılıklar saptanır. Örneğin 1 kodunda sütunlar yer değiştirirse 3 kodu bulunur. 19 20 21 22 23 24 a 00 00 00 00 00 00 01 11 11 11 11 11 11 b 01 01 10 10 11 11 00 00 00 01 01 10 10 c 10 11 01 11 01 10 10 01 10 00 10 00 01 Şekil 9. şimdiki ve bir sonraki durumlardaki değişiklikler ilk iki satırda görülmektedir. JK ve SR için giriş fonksiyonlarının aldıkları değerlerin yer değiştirmiştir. Şekil 9. (II) durum kodlaması (I) kodlamasındaki sütunların yer 125 .7 de.

9 da verildiği gibidir. gerçekleştirilecek devre üzerinde etkin olan. (III) kodlaması da (I) kodlamasındaki sütunların tümleyeninden elde edilmiştir. gerçekleştirilecek fonksiyonlara etkisi Yukarıda açıkladığımız gibi birbirine eşdeğer durum kodları elendiğinde. görülür ki 3 veya 4 durumlu makineler için. Ji ⇔ Ki Di ⇔ D'i Şekil 9.(Şekil 9. Devrede ise bellek elemanlarının indisleri değiştirilir.10) Üç durum için kod Durumla r A B C D I 00 01 10 II 00 01 11 III 00 11 01 Dört durum için kod I II III 00 01 10 11 00 01 11 10 00 11 01 10 Şekil 9. Dizi detektörünün durum tablosu ve üç durum kodu Şekil 9.0 A.8 de verilmiştir.0 10 01 01 D B.9 Eşdeğer kodların.0 C. birbirinde farklı durum kodlaması sayısı 3 tür.1 Şekil 9.8 Dizi detektörünün kodlanmasındaki eşdeğer kodlara örnek (I). (II) ve (III) durum kodları için JK bellek ve D bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları.0 C. Yani kod sütunlarının yer değiştirmesi belek elemanlarının adlarının değişmesidir.değişiminden. Bir başka deyişle bellek elemanları giriş fonksiyonlarında ve çıkış fonksiyonlarında 1 ⇔ 2 indis dönüşümü yapılır. Durum Durum Durum Şimdik x=0 x=1 odu (I) odu (II) odu (III) durum 00 00 11 A B. D bellek elemanı girişinin ise tümleyenin alınmasına denk olmaktadır. (I) durum kodu için (II) durum kodu için (III) durum kodu için J1=x y2 J1=x' + y2 J1=x' y2+x y'2 K1=x'' y'2+x y2 K1=y2 K1=x y'2 J2=x' + y1 J2=x y1 J2=y'1 K2=y1 K2=x' y'1+x y1 K2=x' + y'1 D1=x' y1y2+x y'1y2+x D1=x' y'2+y'1y2+y1y'2 D1=x y'1y'2+x' y1+x' y1y'2 y2+y1y2 D2=x' y'1+y'1y2+y1y'2 D2=x' y1y2+x y'1y2+x y1y'2 D2=x y'1y'2+y1y2 Z=x y1y'2 Z=x y'1y2 Z=x y'1y2 Dönüşüm: 1 ⇔ 2 Dönüşüm: yi ⇔ y'i.10 Üç ve dört durumlu bir makine için verilebilecek farklı durum kodlamaları 126 .0 11 11 00 C D. aşağıda Şekil 9.0 A.0 01 10 10 B B. Kod sütunlarının tümleyenlerinin alınması JK bellek elemanlarının girişlerinin yer değiştirmesine.

Durum durum eşdeğer sayısı eğişkeni lmayan sayısı kodlar 2 1 1 3 2 3 4 2 3 5 3 140 6 3 420 7 3 840 8 3 840 9 4 10810800 . her bir kodlama için elde edilecek devreler karşılaştırılarak. Bu amaçla durum sayısı 7-8 civarında olan ardışıl devrelere için bir yöntem. . o zaman bu 4 durumdan her biri en az diğer ikisi ile komşu kodlandırılarak. Örneğin 001. ACEG durumlarına komşu kodlar verirsek bir sonraki durum fonksiyonlarının k hepsinde. Benzer biçimde komşu girişler de tanımlanabilir. .2.11 Durum sayısına bağlı olarak seçilebilecek. Benzer biçimde 2 lık alt küpler oluşturma kuralları saptanabilir.5 1010 Şekil 9. aşağıdaki kurallara göre adım adım yapabiliriz. bundan sonraki bölümde incelenecektir. 2. Ayrıca bu dersin kapsamı içine alınmayan ve Boole fonksiyonunun karmaşıklık tanımına bağlı olarak geliştirilmiş genel yöntemler vardır. Belli bir giriş altında öyle 4 durum varsa ki bir sonraki durumları aynı. O nedenle her bir kodlama için devreleri gerçekleyip karşılaştırma yapmak. 2.2 Durum kodlaması Yöntemin hedefi kodlama ile bir sonraki durum fonksiyonlarında. İki duruma verilen kod. durum kodlaması sayısı hızla artmaktadır.2 deki durum tablosunda ACEG durumlarının hepsi x = 0 girişi altında B durumuna gitmektedir. farklı durum kodlaması sayısını gösteren tablo 9. Örneğin Şekil 9. Dört durumdan daha fazla durumlu ardışıl devrelerde. yalnızca bir değişkende fark ediyorsa. mertebeden birer alt küp oluşacaktır. Kodlama işlemini. 000 a komşudur ama 010 e komşu değildir. bu iki koda komşu kod denir. 1. bir sonraki durum fonksiyonlarının hepsinde. birer 1. Belli bir giriş altında. Bu demektir ki bir sonraki duruma hangi kod verilirse verilsin. mertebeden 1 ve/veya 0 alt küpleri elde edilir. pratik değildir. 127 . Durum kodlamasını öyle yapalım ki bellek elemanlarının giriş fonksiyonlarına ilişkin 1(0) ler karnaugh diyagramında mümkün olduğunca komşu karelere gelsin. aynı bir sonraki duruma giden durum çiftlerine komşu kodlar verelim. dolayısıyla bellek elemanları giriş fonksiyonlarında.11 deki tabloda görüldüğü gibi. en uygunu seçilebilir. Şekil 9. 16 4 5.Dört duruma kadar verilebilecek eşdeğer durum kodu üç tane olduğundan. komşu doğru (yanlış) minterimleri maksimize etmektir. onu temsil eden bir sonraki durum fonksiyonlarının hepsinde. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır.

kurala ilişkin kümelerden başlamakta yarar vardır. D.F) . birisi dışında. 2*(B. mertebeden birer 1 ve/veya 0 alt küpü kesinlikle oluşur. x=1 girişi için (ABCDEF) grubundaki durumlar ikişer ikişer komşu kodlandırılabilir.(CE). Mertebeden bir alt küp olarak komşu kodlanması mümkün değildir. x = 0 ve x = 1 komşu girişleri için (B.12 teki gibi verilsin. 2.(CG).D). kendi aralarında ikişer ikişer komşu olacak biçimde kodlanabilirler.F).E. Komşu kod verilmesi gereken durumlar sayısı 4 veya 8 elemanlı kümeler oluşturuyorsa bunların iki ve üçüncü mertebeden küpler oluşturacak şekilde kodlanması indirgeme işlemine daha fazla katkıda bulunur Bizim örneğimizde bu özellikte iki küme vardır: (A.12 te verilen örnek durum tablosu üzerinde inceleyelim Komşu kodlar verilmesi gereken durum kümeleri her bir adım için aşağıdaki gibidir: 1. O nedenle durum kodlamasına 1. Bu halde iki tane bir sonraki durum fonksiyonu dışındaki bütün bir sonraki durum fonksiyonlarında.(DF)]. tercih edilmelidir. bir sonraki durum fonksiyonu yerine. Söz konusu komşu kodlu durum çifti . (DF) nin Karnaugh diyagramındaki yerleşiminden (AD) ve(CF) komşulukları da sağlanmış olur.G) [veya (AC).(AF). 3.Y2.G) grubundaki durumlar .2. komşu girişler için de aynı çıkışı veriyorsa.(BF). 1. (C.Y2. adımdaki işlemin. Yukarıdaki adımlardan anlaşıldığı gibi. mertebeden alt küp görülür.G) ikişer defa komşu kodlanması istenen durum çiftleridir.E. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır.G) durum çiftleri komşu kodlandırılabilir. G).12 verilen kodlamanın seçimini adım adım inceleyelim. mertebeden alt küp görülür. 2*(C. komşu kodlar verilir.01. (B. 3. (ACEG) ve (ABDF) kümelerinin diğer kümelerle ortaklığı aynı olduğundan rasgele bir tanesi (ACEG) yi seçelim. 128 . (D. Kuralların getirdikleri yararlar küçükten büyük numaralıya doğru azalmaktadır.C).(EG)].F).C. (C. Ayrıca tekrarlanan kümeler tercih edilmelidir bizim örneğimiz de (EG). Belli bir giriş altında aynı çıkışı veren durumlara birbirinin komşusu kodlar verilmelidir.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. (B. x = 0 girişi için (A. Bu demektir ki söz konusu durum çiftini temsil eden bir sonraki durum fonksiyonlarının. Komşu kodların verilmesini.Y3 bir sonraki durum fonksiyonlarının her birinde birer 2. bir durumun gittiği dört durum. Bu küp Z çıkış fonksiyonunda da .12 teki Karnaugh diyagramındaki gibi komşu kodlanırsa Y1.mertebeden alt küp görülür. (A. x = 1 için (A. hepsinde 1. Y1.Y2.D.(BD).F) [veya (AB). (CF) çifti ise 2. en iyi Karnaugh diyagramı üzerinde yapabiliriz.11.G) durumları komşu kodlandırılabilir. kurala ilişkin kümeden dolayı. Artık (ABDF) kümesindeki durumların 2. 3. Bir durumun komşu girişler için gittiği bir sonraki durum çiftine.B. 2.F). kuralı sağladığından Y1.B. görünecektir.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. B. komşu kodlar Şekil 9. ikişer ikişer komşu dört giriş için ( örneğin 00. E.C.(AD).Y3 bir sonraki durum fonksiyonlarının her birinde birer tane 1. kuralı 2 defa sağladığından Y2. C.D.(AE). yöntem belli koşulları sağlayan durumlara komşu kodlar verilmesine dayanmaktadır. Şekil 9. çıkış fonksiyonu için uygulanmasıdır.10). kuralda iki defa görülen (DF) çiftine. (A. (AD) çifti 1. mertebeden küp görülür. Şimdi yöntemi Şekil 9. Bu adım 1.(AG).E). F). (E. Bu küme Şekil 9. x = 0 için (D.

B B.Geriye B nin kodlanması kalmaktadır. 0 B. kuralı sağladığından Y1.Y2. 0 E.C 110 101 001 001 C. 0 D.F 101 F. 0 F.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. 0 x=1 C.B D. y1 x=0 A B C D E F G B. B Şekil 9. 0 G.G 110 100 001 010 y1y2 y3y4 00 00 1 01 11 10 1 1 1 ACEG 01 1 1 11 0 0 10 0 0 0 y3y4 y1y2 FC 00 1 1 1 1 01 0 0 11 0 0 10 0 1 1 y1y2 y3y4 00 00 01 11 10 0 0 0 0 ACEG 01 1 1 11 1 1 10 1 1 0 00 01 11 10 1 DF 0 BD 0 EG AD 0 0 DF BD 1 AD EG 0 1 DF BD 0 AD EG ACEG Y1 Y2 Y3 Şekil 9. kuralı iki defa sağladığından Y2. 0 B. mertebeden birer alt küp görülür.C 001 C.F D.D B.Y3 bir sonraki durum fonksiyonlarının her birinde 1. 0 C. 1 y2y3 00 01 11 10 0 A C E G 1 D F B A B C D E F G y1 y2 y3 = 0 0 0 = 1 10 = 0 0 1 = 1 0 0 = 0 1 1 = 1 0 1 = 0 1 0 xy1 y2y3 00 00 01 11 10 01 11 10 A.2 te verildiği gibi kodlansın.12 Durum kodlaması örneği 129 . 0 G. 0 F. (BG) komşuluğu 2.E 011 E.G 010 G. Diğer taraftan (BD) çifti 1.2 te bütün sonuçlar gösterilmiştir. mertebeden alt küp görülür.B 110 F.C A. Şekil 9. 0 C. 1 B. 0 C.B 110 E.C G.

Burada sözünü edeceğimiz bellek elemanları bilgisayar tasarımında ve ardışıl devre tasarımında yaygın bir biçimde kullanılırlar. bir saat darbesiyle giriş bilgisinin çıkışa aktarılmasıdır.2 de load girişli. Saat girişi geldiğinde girişteki dört bitlik bir bilgi belleğe yazılmış olur ve bir sonraki saat darbesi gelene kadar bu bilgi saklanır. Yazmaçlarda kullanılan bellek elemanları genellikle kenar tetiklemelidirler.1 Paralel yüklemeli yazmaçlar Paralel yükleme.1 Yazmaçlar En basit bir yazmaç devresi Şekil 10. Örneğin dört bitlik bir bilgiyi. kapı elemanlarıyla durum geçişleri sağlanan bir yazmaç gibi düşünmek mümkündür. Yazmaçlar. Oysa bazen belli bellek elemanlarının belli zamanlarda çalıştırılması gereksinimi doğar. Bunlara okuyan ve yazan bellek elemanları da (read-write memory) denir.1 de görüldüğü gibi yalnızca dört D tipi bellek elemanlarından oluşur. Ardışıl MSI devrelerde yalnız bellek elemanları olabildiği gibi bellek ve kapı elemanları da olabilir. Buna rağmen sayıcılar ayrı bir grup olarak incelenecektir. seri toplayıcıda ise ancak dört saat darbesiyle yüklemek mümkündür. RAM ler (Random Access Memory) Bu elamanları ayrı ayrı inceleyeceğiz.1. Ardışıl MSI devreler üç ana grupta toplanabilirler: Yazmaçlar (Registers) sayıcılar (Counters) ve rastgele erişimli bellek. Sayıcıları. BELLEKLER MSI (Medium Scale Intgrated) devreler birinci bölümde gördüğümüz kombinezonsal oldukları gibi ardışıl da olabilirler. hem bellekteki bilginin okunmasını (read) hem de belleğe bir bilginin yazılmasını (write) sağlarlar. Rastgele erişimli bellekler . RS bellek elemanlı. Bu nedenle ayrı bir kontrol girişi (load) kullanılır.RAM (Random Access Memory) ler. y1 D y y D y2 y y D y3 y y D y4 y y CLK I1 I2 I3 I1 Şekil 10. her biri birer bitlik bilgi tutan bellek elemanları ile bilginin işlenmesini denetleyen kapı elemanlarından oluşur. 10. dört bitlik bir paralel yüklemeli 130 . SAYICILAR. Sayıcılar ard arda gelen saat darbeleriyle daha önce belirlenmiş durumlara sırasıyla geçen ardışıl devrelerdir. paralel yüklemeli bir yazmaçta bir saat darbesiyle. Şekil 10.BÖLÜM 10 YAZMAÇLAR.1 Dört bitlik basit bir yazmaç devresi 10. Sayısal sistemlerde sistemin bir ana saati (master clock) vardır ve bütün bellek elemanlarının saat girişine bağlıdır.

2 Paralel yüklemeli RS bellek elemanlı yazmaçnın lojik devresi Clear girişi. hem gerekli çıkış yelpazesini (fanout) arttırır hem de saat darbesinin düşen kenarında tetiklemeyi sağlar. Load girişindeki. SR bellek elemanı tanımı uyarınca da saat darbesi gelse bile çıkışlar değişmez. çıkışı sıfırlamaktadır. Clear ve Load 1 iken saat 131 . çünkü aksi halde alt sistemlerin birbiriyle senkron çalışamama sorunu çıkabilir. Load I1 S R Q Q y1 I2 S R Q Q y2 I3 S R Q Q y3 I4 S R Q Q y4 Saat Clear Şekil 10. Saat girişi bir tümleyen elemanı üzerinden bellek elemanlarına bağlanmıştır.3 Paralel yüklemeli yazmaçnın doğruluk tablosu Clear girişi. Tümleyen elemanı. Yani bu kapı 8 VE kapısının girişine yeterli akımı sağlar. Bu işlem bütün VE kapılarının çıkışlarını dolayısıyla SR bellek elemanlarının girişlerini 00 yapar. tümleyen almayan girişi çıkışı ile aynı olan (noninverting buffer) kapı. bir buffer kapısından bellek elemanlarının girişine bağlıdır Giriş 0 olduğunda (bellek elemanlarının girişinde ki küçük yuvarlak bunu göstermek içindir) yazmaçta 0000 bilgisi oluşur. load girişi gibi.yazmacın lojik devresi verilmiştir. diğer bütün girişlerden bağımsız olarak. Sayısal sistemlerde saat girişlerinin doğrudan bellek girişlerine bağlanması uygundur. Clear 1 ve load 0 iken çıkış durumunu korumaktadır. çıkış yelpazesi (fanout)ni arttırmak içindir. Şimdi Şekil 10. I2 I3 I4 Y1 Y2 Y3 Y4 clear Load Saat I1 0 x x x x X x 0 0 0 0 1 0 x x x X x y1 y2 y3 y4 I1 I2 I3 I4 I1 I2 I3 I4 1 1 ↓ Şekil 10. Load girişi saat darbe girişi ile VE lendirilip bellek elemanlarının saat girişlerine bağlanabilirdi. 3 te doğruluk tablosu verilen paralel yüklemeli yazmacın çalışmasının inceleyelim.

.4 Paralel yüklemeli yazmaçlı ardışıl devrenin genel yapısı Beşinci bölümdeki dizi detektörünün yazmaç ile gerçekleştirilmesi Şekil 10.. saat darbesi öncesi için şimdiki durum değişkenlerine.4 te görüldüğü gibi de yapılabilir. Kombinezonsal devrenin bir kısım çıkışları. Bir MSI yazmaç devresinde 4 bellek elemanının düşünürsek. bir sonraki durum değişkenleri Paralel yüklemeli yazmaç şimdiki (bir sonraki) durum değişkenleri 1 y01. böyle bir yazmaç ile 16 durumlu bir ardışıl devre gerçeklenebilir. Bütün bellek elemanlarının girişleri Si =Ii ve Ri =I' i bu durumda SR bellek elemanı tanımı gereğince çıkışları Si = Ii dir.y0r Y11. Yukarıda incelediğimiz paralel yüklemeli yazmaç SR bellek elemanlarıyla gerçekleştirilmiştir.. Diğer çıkışlar ardışıl devrenin çıkışlarıdır. Kombinezonsal kısım. Daha önce gördüğümüz gibi ardışıl devreler bellek ve kombinezonsal olmak üzere iki parçadan oluşuyordu. Yazmacın çıkışları. 132 . saat darbesi sonrası için bir sonraki durum değişkenlerine karşı gelir ve kombinezonsal devre girişine bağlanmıştır..darbesinin düşen kenarında ise paralel yükleme işlemi olur.Y1r y11. bağımlı bir sonraki durum değişkenlerine karşı gelmektedir ve bir geri besleme ile yazmacın girişlerine bağlanmıştır. Paralel yüklemeli yazmaçlarla ardışıl devre tasarımı:Paralel yüklemeli yazmaçların iyi bir uygulaması ardışıl devre sentezidir. Çeşitli firmaların kataloglarında paralel yüklemeli yazmaçların hem lojik devreleri hem de doğruluk tabloları verilmiştir.5 te verilmiştir. kapı elemanlarından oluşturulabileceği gibi ROM larla da gerçekleştirilebilir.y1r 2 Kombinezonsal devre çıkış değişkenleri giriş değişkenleri Şekil 10.. Bellek parçası yerine yazmaçlar kullanarak ta sentez Şekil 10. Diğer girişler ise ardışıl devrenin bağımsız girişleridir. diğer bellek elemanlarıyla da paralel yüklemeli yazmaç gerçekleştirmek mümkündür..

kullanılabilir. Örneğin dört bitlik bir kelime uzunluğu olan yazmacın kapasitesi dört bit yani bir kelimedir. Yazmacın saat darbelerini kontrol eden ikinci bir giriş. kelime zamanı (word time) . load girişi. 32 bit uzunluklarında olabilirler. Bunun için saat darbeleri ile load girişi VE elemanı üzerinden saat girişine bağlanır. Seri bilgi kelime (word) denilen ard arda bit gruplarından oluşur. Bu devrede her bir saat darbesi geldiğinde bilgi soldan sağa doğru ötelenir.y1 y2 YAZMAÇ Y1 Z CLK X Y2 Şekil 10. Her seferinde bir kelimelik bilginin ötelenmesi isteniyorsa load girişinin 1 olma uzunluğu. dört saat darbesini kapsayacak kadar olmalıdır (Şekil 10.1. bir bit öteye kaydıran ve seri girişinden de bir bitlik bilgiyi içine alabilen yazmaçlara ötelemeli yazmaçlar denir. Load girişi yazmacın bit kapasitesi kadar bir zaman aralığında çalışmasını sağlar.6). Kelimeler 4. 8. çıkışları girişlerine kaskad bağlı D tipi bellek elemanlarından oluşur (Şekil 10.5 Dizi detektörünün paralel yüklemeli yazmaç ile gerçekleştirilmesi 10. En basit bir ötelemeli yazmaç. 16.2 Ötelemeli yazmaçlar içerisindeki bilgiyi her saat darbesi geldiğinde. seri giriş D1 seri çıkış y y D1 y y D1 y y D1 y y saat load c saat kelime zamanı load c 133 .6).

sola öteleme ve paralel yükleme kontrol girişleri olacak.saat darbesi 4. Uzağa bilginin gönderilmesinde ise bilgi. Genellikle bilgisayarlarda paralel işleme söz konusudur.saat darbesi 3. Şimdi inceleyeceğimiz de ise sağa. Örneğin verinin seriden paralele veya paralelden seriye dönüştürülmesi mümkündür.6 Ötelemeli kaydedici Bir kelime zamanında saat darbeleri ve giriş çıkışlarda gözlenen işaretler Şekil 10.7 Kaydırmalı ve paralel yüklemeli yazmaç lojik devresi Yazmacın s0. genellikle seri gönderilir. Çift yönlü seri ve paralel yüklemeli ötelemeli kaydediciler Bundan önce söz ettiğimiz yazmaçlarda bütün kontrol girişleri birlikte yoktu. transmisyon ortamının maliyetini azaltmak için.7 de dört farklı çalışma modu olan 74194 tipi bir yazmacın lojik devresi verilmiştir. Şekil 10. Bilgisayarlarda bilgi seri. Paralel veya ikisinin de olduğu biçimlerde işlenebilir. 134 . Seri işlemede her bir saat darbesiyle bir bit işlenirken. paralel çıkışlar A1 A2 A3 A4 y y y D D D clr clk s1 s0 4X1 mux 3210 4X1 mux 33 2 1 0 210 4X1 mux 3210 4X1 mux 3210 3210 D y sağa kayma seri giriş I1 I2 I3 I4 sola kayma seri giriş paralel girişler Şekil 10.saat darbesi 2. Yazmaçlar sağa sola kaydırma ve paralel yükleme kontrol girişleriyle çok amaçlı olarak kullanılabilirler. paralel işlemede her bir saat darbesiyle bir kelimelik bilgi işlenir.saat darbesi serigiriş 0 1 0 1 0 D1 1 0 1 0 1 D2 0 1 0 1 0 D3 1 0 1 0 1 D4 0 1 0 1 0 Şekil 10. s0s1 = 01 ise çıkış sağa ötelenir ve sağa öteleme girişindeki bit A4 te görülürken A1 deki bit kaybolur. s1 girişleriyle kontrol edilen dört çalışma modu vardır: s0s1 = 00 ise çıkışta hiçbir değişiklik olmaz.6 da verilmiştir.başlangıç 1.

Bu arada B yazmacına üçüncü bir sayı girilmiş olsun. MUX'ların 0 girişleri bağlı oldukları bellek elemanlarının girişlerine bağlıdır. A ve B sayılarının ikinci ağırlıklı bitleri ise seri toplayıcının girişlerine de gelir. MUX'ların 2 girişlerine ise bir sağdaki bellek elemanlarının çıkışları. daha önce gördüğümüz (Şekil 7. seri giriş sağa kaydırma modu Yazmaç A saat A paralel girişler seri giriş Z B Yazmaç B paralel girişler y y S R Şekil 10. 135 . ikinci bitler ile birinci bitlerin eldesinin toplamı olur ve A yazmacının seri girişine gelir. yeni bir dört saat darbelik sürede. Toplanacak sayılar dört kelime uzunluklu olsun ve birer yazmaçta tutulsunlar. SR belek elemanının başlangıç durumu 0 olsun A ve B sayılarının en az ağırlıklı bitlerinin toplamı z çıkışında ve dolayısıyla A yazmacının seri girişinde görülecektir. Böylece z çıkışı. Böyle bir yazmaçta seri girişlere gelecek 4 bitlik kelimeler dört saat darbesiyle çıkışta paralel olarak görülürler veya çıkıştaki 4 bitlik paralel veri üç saat darbesiyle A1 veya A4 ten seri olarak alınabilir.8 Kaydedicili seri toplayıcı Paralel yükleme modunda toplayacağımız dört bitlik A ve B sayılarının A ve B yazmaçlarına yüklediğimizi varsayalım. yani 00 modunda çıkışlar değişmez. Bu işlem dört saat darbesi boyunca devam ettiğinde A ve B sayılarının toplamı A yazmacında görülür. öyle ki saat darbesi geldiğin de bu paralel girişler çıkışta görülürler. Bir uygulama olarak yazmaçları. Bu halde A + B nin üçüncü sayı ile toplamı. sağa ötelemeyi sağlamak üzere bağlanmıştır.8 de verilmiştir. üzerindeki toplanacak sayı silinmiş olur. Çıkıştaki toplam sayıyı da kullandığımız A yazmaçsına seri olarak kaydedelim.s0s1 = 10 ise çıkış sola ötelenir ve sola öteleme girişindeki bit A1 de görülürken A4 teki bit kaybolur. sola ötelemeyi sağlamak için bağlanmıştır. Bu dört çalışma modunu 4X1 lik MUX ların kontrol girişleriyle sağlamak mümkündür. Bu durumda çıkışın yazıldığı A yazmacının. en az ağırlıklı bitlerin toplamı A yazmaçının en sol bitine girer. A ve B Yazmaçlarına toplanacak sayılar paralel girilebilir. saat darbesi geldiğinde. Nihayet MUX'ların 3 girişlerine paralel girişler bağlanmıştır. Lojik devre Şekil 10.7) seri toplayıcının giriş ve çıkış verisini toplamada kullanalım. A yazmacında elde edilebilir. En az ağırlıklı bitlerden gelen elde ise SR bellek elemanının çıkışı y de olacaktır. s0s1 = 11 ise paralel girişler çıkışta görülür. MUX'ların 1 girişlerine bir soldaki bellek elemanlarının çıkışları. Yazmaçlar öteleme modunda iken.

Üçüncü bellek elemanı etkilenmemiştir. Bu işleme devam edildiğinde görülür ki bir bellek elemanın 0→ 1 geçişi. ikili kodlu onlu BCD sayıcılarda ise sayıcı iki tabanında 0 dan 9 a kadar iki tabanında her bir saat darbesi geldiğinde sayma yapar. Dördüncü sayma saat darbesinin düşen kenarında iki ve üçüncü bellek elemanları etkilenir çünkü A1 çıkışı J = K = 1 olduğundan1 → 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 1→ 0 e geçer.10. Birinci bellek elemanının çıkışı ikinci bellek elemanının saat girişine girer. Senkron sayıcılarda bütün bellek elemanlarının durum değişimi aynı anda olur. ikinci saat darbesinin düşen kenarında ise A1 çıkışı J = K = 1 olduğundan1→ 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 0→ 1 e geçer. Bilindiği gibi bu girişler altında JK ve T bellek elemanları bulundukları durumların zıtlarına dönüşürler (toggle). A4 y y J K A3 1 1 y y J K A2 1 1 y y J K A1 1 1 y y J K 1 sayma darbeleri 1 Şekil 10. Saat girişlerindeki yuvarlak çember. ikili sayıcılarda sayma iki tabanındadır ve durum sayısı kadar sayma işlemi. Bu geçiş ikinci bellek elemanına etki etmez. Asenkron sayıcılarda birinci bellek elemanı hariç diğer bellek elemanlarının saat girişleri diğer bellek elemanlarının çıkışlarından beslenir. K=1. saat işaretinin düşen kenarında tetiklemenin olduğunu gösterir. 16 durumlu olup 0 dan 15 e kadar sayar sonra tekrar 0 a gelir. A1A2A3A4 = 136 . A1A2A3A4= 0100 olup on tabanındaki 4 dür. Senkron sayıcılarda ise sayıcıdaki bütün bellek elemanlarının saat girişleri aynı bir saat kaynağından doğrudan beslenir. 9 dan sonra 0 a dönüşür. ikinci üçüncü ve dördüncü belek elemanları etkilenmez. Asenkron sayıcılarda bellek elemanlarının durum değişimi diğer bellek elemanlarının durum değişimiyle ancak mümkün olur. 10. çünkü 1 → 0 geçişi gereklidir. A1A2A3A4= 0010 olup on tabanındaki 2 dir.1 İkili Asenkron Sayıcılar (Binary ripple counter) Genellikle Bir MSI sayıcı içinde dört bellek elemanı bulunur. Bu iki türü hem asenkron hem de senkron sayıcılarda göreceğiz. Örneğin 16 sayıcısı. Bu yapı üçüncü ve dördüncü bellek elemanlarında tekrarlanır. Üçüncü bellek elemanı etkilenir ve A3 çıkışı 0→ 1 e geçer. ikili asenkron bir MSI sayıcının lojik devresi Şekil 10. A1A2A3A4= 0011 olup on tabanındaki 3 dür. Bütün bellek elemanlarının girişleri 1 (Eğer JK kullanılıyorsa J=1. ancak kendinden önceki bellek elemanlarının tümünün 1 olması halinde mümkündür. T bellek elemanı kullanılıyorsa T=1) de tutulur. Üçüncü saat darbesinin düşen kenarında A1 çıkışı 0→ 1 e geçer. Sayma işlemi yaptıran darbeler en az ağırlıklı biti temsil eden bellek elemanının girişine bağlanmıştır. ardarda saat darbeleriyle yapılır. Birinci bellek elemanının saat girişine gelen darbenin düşen kenarında J = K = 1 olduğundan A1 çıkışı 0→ 1 e geçer. ikili asenkron sayıcılarda ise T ve JK tipi bellek elemanları vardır. Bundan dolayı A2 A3 A4 çıkışları değişmez.2.9 Asenkron ikili bir sayıcı devresi Başlangıç durumunda A1 A2 A3 A4 çıkışlarının hepsi 0 olsun. Sayma biçimi olarak sayıcılar ikili (binary) ve onlu (binary coded decimal BCD) olarak iki türlüdür. zaten iki tabanında saymada böyle olmaktadır.2 Sayıcılar (Counters) MSI sayıcılar iki ana grupta toplanabilir: asenkron sayıcılar (ripple counters) ve senkron sayıcılar.9 da verilmiştir.

ikili kodlanmış asenkron sayıcının önce lojik devresini vereceğiz sonra istenen işi yapıp yapmadığını analiz edeceğiz. yeterli olur. 0000 1001 0001 1000 0010 0111 0011 0110 0100 0101 Şekil 10.3. Bu üç yolu.10 da verilmiştir. deneyebilirsiniz. sayma darbesinin düşen kenarında A1A2A3A4= 0000 olur.2 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) Asenkron sayıcıların sentezi için adım adım takip edilebilecek genelleştirilmiş bir yöntem yoktur. J = K = 1 olduğundan. A4 y y J4 K4 A3 y 1 y J3 K3 A2 1 1 y y J2 K2 A1 y 1 y J1 K1 1 sayma darbeleri 1 Şekil 10. 10.Yükselen kenarda tetiklenen bellek elemanları kullanmak. Yukarıda anlattığımız sayıcının geriye sayması isteniyorsa i.2.12 de verilmiştir.1111 yani 15 olduktan sonra 16. Çıkışları Q lardan almak fakat 2. bellek elemanlarının saat girişlerini bir önceki bellek elemanlarının Q' çıkışlarından beslemek. ilgili lojik devreleri analiz ederek. A4 çıkışı.10 da durum diyagramı verilen ikili kodlamalı onlu asenkron sayıcının lojik devresi ve zaman diyagramı sırasıyla Şekil 10.10 ikili kodlamalı decimal asenkron sayıcı Şekil 10. Senkron sayıcılarda ise daha önce adım adım verdiğimiz ardışıl devre sentezi yöntemi kullanılabilir.ve 4. iii. ikili kodlanmış asenkron sayıcının durum diyagramı Şekil 10. ii. Asenkron sayıcılar sezgisel olarak sentezi yapıldığından.11 ve Şekil 10. saymanın daha büyük sayılara devam ettirilmesini sağlar.11 ikili kodlanmış decimal asenkron sayıcının lojik devresi 137 . Bellek elemanlarının tümleyen çıkışlarını sayıcı çıkışı almak. 1→ 0 e geçerken bir sonraki MSI sayıcının birinci bellek elemanını tetikleyerek.

Saat darbesinin düşen kenarına göre A3 ün tetiklenme anı ∆t1+ ∆t2.13 te Üç tane kaskad bağlı sayıcı ile 000 dan 999 e kadar saymak mümkün olur . 138 . ∆t4 olsun. A2 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir. Saat darbesinin düşen kenarına göre A4 ün tetiklenme anı ∆t1. 2. ve 4. ∆t3. Yukarıda anlatılan sayıcılar yan yana kaskad bağlanarak daha yüksek dijitlere kadar sayma işlemi yapılabilir.. VE kapısının giriş çıkış gecikmesi ise ∆tm olsun. Saat darbesinin düşen kenarına göre J4 teki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆tm dır. ∆t2. Saat darbesinin düşen kenarına göre A1 deki değişimin gecikmesi ∆t1 dir. Buna göre Şekil 10.. A3 deki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆t3 dir.saat A1 J2 ∆t1 1 2 3 4 5 6 7 8 9 10 11 0 1 0 1 0 1 0 1 0 1 ∆t1 0 1 1 0 0 ∆t1+∆t2 ∆t1+∆t4 1 1 0 0 1 1 0 0 0 0 A2 0 A3 0 0 0 ∆t1+∆t2+∆t3 1 1 1 1 0 0 0 0 J4 0 A4 0 A'4 1 2 3 0 0 0 ∆t1+∆t2+∆tm 0 4 0 5 0 6 0 7 1 8 1 9 0 0 0 ∆t1+∆t2 Şekil 10.12 ikili kodlanmış decimal asenkron sayıcının zaman diyagramı Saat darbelerinin düşen kenarları ile 1.12 de görüldüğü gibi 9 dan sonra 0 olarak sayma yapılmaktadır. En az ağırlıklı sayıcıya 10 darbe geldiğinde bir sonraki dijitin en az ağırlıklı biti 1 olur. A4 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir. bellek elemanlarının çıkışları arasındaki gecikme sırasıyla ∆t1. Şekil 10. Saat darbesinin düşen kenarına göre J2 deki değişimin gecikmesi ∆t1+ ∆t4 dir. 3. Saat darbesinin düşen kenarına göre A2 ün tetiklenme anı ∆t1. ilk iki sayıcı 99 gösterirken 100 cü darbe geldiğinde de üçüncü sayıcının en az ağırlıklı biti 1 olur ve böyle devam ederek 999 a kadar sayma mümkün olur.

14 te görüldüğü gibi hücresel yapıda sentez kolayca yapılabilir.13 Kaskad bağlı üç dijit li bir sayıcı 10. Sayma enable 1 iken bir bellek elemanın durum değiştirmesi. kendinden önceki bütün bellek elemanlarının 0 olması esasına dayanmaktadır. bir önceki bellek elemanlarının Q çıkışları yerine Q' çıkışlarıyla beslenir. Bu özelliği kullanarak Şekil 10. Hem ileri hem de geri sayma işlemini yapan bir senkron sayıcı lojik devresi Şekil 10. Sayma enable 0 iken T=0 olacağından sayma işlemi saat darbeleri gelse bile yapılmaz. Bu nedenle sentezi klasik ardışıl devre sentezi gibi yapılabilir. Bilindiği gibi JK bellek elemanın 00 ve 11 girişleri için davranışı T bellek elemanının 0 ve 1 girişleri için olan davranışıyla aynıdır. öyle ki VE kapıları çıkışları J ve K girişlerine bağlansın.15 te verilmiştir. dijit sayma darbeleri Şekil 10. dijit BCD sayıcı 1. A4 y y y y y T y A3 A2 A1 T y T y T clk bir sonraki sayıcı sayma enable Şekil 10. dijit BCD sayıcı 2. Yani geriye sayma yapılmaktadır. mümkündür.14 ikili senkron sayıcının lojik devresi ileri sayıcı gibi geriye sayan sayıcıların yapısı birbirine benzerdir. Bellek elemanı olarak her ne kadar T seçilmişse de JK bellek elemanlarıyla da aynı devre gerçekleştirilebilir.3 İkili senkron sayıcılar Senkron sayıcılarda saat darbeleri. ancak kendinden önceki bellek elemanların 1 durumunda olması VE kapılarıyla sağlandığında.2. Aksi halde bu bellek elemanının girişi T=0 olacağından durumunu değiştirmez. Örneğin 0100 durumunda olan sayıcının geriye sayması halinde A3. Geriye sayıcıda bir bellek elemanının durum değiştirmesi. A1 bellek elemanlarının durum değiştirmesi gerekir ki buda 0011 sonucunu verir. bütün bellek elemanlarının saat girişlerine aynı anda gelirler.A4 A3 A2 A1 A4 A3 A2 A1 A4 A3 A2 A1 BCD sayıcı 3. T bellek elemanlarının girişlerine bağlayarak ta gerçekleştirilebilir. Geriye saymada bellek elemanlarını girişlerindeki VE kapıları. ileri ve geri sayma girişleri 139 . ikili sayıcılarda sayma her hangi bir bellek elemanının. konum değiştirmesi esasına dayanmaktadır. A2. Aynı devre VEYA kapı çıkışlarını. JK bellek elemanları yerine. asenkron sayıcılarda olduğu gibi düşen kenarda tetiklenme zorunluluğu yoktur. kendinden önceki bellek elemanlarının hepsi 1 iken. Saat girişi yükselen veya düşen kenarın her hangi birinde tetiklenebilir.

0 ise sayıcı ileri sayar.2. istenen sayıdan başlayarak istenen sayıya kadar saymaları kolayca gerçeklenebilir. load (yükleme).4 Paralel yüklemeli ikili senkron sayıcılar ikili kodlanmış desimal senkron sayıcıların lojik devreleri. Kontrol girişlerine göre devrenin davranışına ilişkin doğruluk tablosu aşağıdaki gibidir: Clear saat load sayma çıkış 0 X X X hepsi 0 1 X 0 0 değişiklik yok 1 1 X paralel yükleme ↓ 1 0 1 sayma ↓ 140 İleri sayma . dört bitlik paralel giriş. Bu nedenle burada ayrıca incelenmeyecektir.17 de verilmiştir. girişler sırasıyla 0. paralel yükleme özelliğiyle. daha önce gördüğümüz ardışıl devre sentezi yöntemiyle kolayca yapılabilir. İleri ve geri sayma girişleri sırasıyla 1.1 ise sayıcı geriye sayar. Uygulamada kullanılan MSI senkron sayıcıların. clear ve saat olmak üzere dört kontrol. ve bir bitlik elde çıkışı olan 74161 benzeri bir senkron sayıcı devresi Şekil 10.15 ileri geri sayabilen senkron sayıcı lojik devresi 10. Sayma.birlikte 0 ise sayıcı durumunu korur. A4 A3 A2 A1 y y y J y y y K y K K J J K J y CLK Geri sayma Bir sonraki sayıcı Şekil 10. dört bitlik sayı çıkışı.

16 Paralel yüklemeli senkron sayıcının lojik devresi Yukarıda lojik diyagramı verilen MIS sayıcı ile istenen sırada sayma işlemi yapmak mümkündür. Clear ve load 1 iken saat darbesinin yükselen kenarında.17 da sırasıyla 0-7. Şekil 10. çünkü bellek elemanlarının JK girişleri 00 olmuştur. Enable Load I1 J K Q Q A1 I2 J K Q Q A2 J K Q Q A3 I4 J K Q Q A4 Clear Saat Bir sonraki sayıcı Şekil 10. Dört bitlik bir Modulo 16 sayıcı 0 dan 15 e kadar sayar 16. Örneğin modulo N sayıcılar yani 0 dan N-1 e kadar sayan. alternatif 0-7. K = A' olduğundan. çıkışlarda A olacak . Daha da genelleştirilerek. istenen bir sayıdan başlayarak N-1 darbe ile sayma işleri yapıp N.17 a da 0-7 sayan sayıcıda 7 den sonra 0 a 141 . darbe geldiğinde 0 a dönüp yeni gelecek darbelerle saymaya devam eder. 8-15 ve 3-10 sayan modulo-8 sayıcıların lojik devreleri verilmiştir. Şekil 10. N inci darbe geldiğinde ise tekrar 0 konumuna dönen sayıcılar tasarlanabilir. Clear 1ve load 0 ve sayma 1 iken. çıkış dört bitte de 0 dır. Load ve sayma 0 ise çıkışta hiçbir değişme gözlenmez. darbe ile başlangıç sayısına dönen modulo-N sayıcılar da tasarlanabilir. bellek elemanlarının JK girişleri 11 olacak yani sayma yapılacaktır.Clear 0 iken diğer kontrol girişleri ve paralel girişler ne olursa olsun. J = A. yani paralel girişler aynen çıkışta görülecektir.

Sayısal sistemlerdeki alt devrelerin veya elemanlarının çalışma aralıklarını kontrol eden kontrol birimleri vardır. Paralel yüklemeli ikili kodlanmış onlu 0-9 sayan incelediğimiz sayıcılarla tasarlayabilirsiniz. bir kelime uzunluğunca çalışmayı sağlayan darbeler olabilirler.17 Çeşitli Modulo sayıcıların senkron sayıcılarla gerçekleştirilmesi Yukarıda incelediğimiz senkron sayıcı genel olarak ardışıl devre sentezinde de bir alternatif olarak kullanılabilir. Bu birimler ana saatin ürettiği darbelerin belli zaman aralıklarında belli alt devrelerde etkin olmasını sağlarlar.17 b de ise aynı sayıcının 7 den 0 a dönüşü clear girişi ile paralel yükleme kullanılmaksızın sağlanmıştır.3 Sayıcıların uygulaması olarak. 10.17 c deki 8-15 sayıcıda 15 ten 0 a geçiş. Kontrol 142 . load girişi uyarılarak 3 başlangıcının paralel yüklenmesiyle sağlanmıştır. Böylece bir işleve ilişkin işlemler. paralel girişler üzerinden sağlanmıştır. A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 a) 0-7 sayıcı Load Sayma=1 Load= 0 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 Clear b) Alternatif 0-7 sayıcı A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK 1 Senkron paralel yüklmeli sayıcı I 4 I3 I2 I1 0 0 0 Elde Sayma=1 Clear=1 Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 0 0 1 1 d) 3-10 sayıcı Load Load CLK c) 8-15 sayıcı Şekil 10. son varılan sayı dört bit için maksimum olan 15 olduğundan. Şekil 10. Ayrıca sayısal sistemlerde genel olarak görülen zaman dizileri vardır.dönüş load girişiyle. Öyle ki ard arda gelmeyen durumlar paralel girişlerde oluşturulacak bir sonraki durum fonksiyonları ve load girişleriyle sağlanabilir. çıkışta varılması istenen sayı 8 ulaşıldığında.17 d deki 3-10 sayıcıda 10 dan 3 e geçiş. Şekil 10. Şekil 10. Ard arda gelen durumlar ise sayma komutu ile sağlanabilir. elde çıkışının load girişine bağlanması ve 8 in paralel yüklenmesiyle sağlanmıştır. belli sırada belli alt devrelerin çalışmasıyla tamamlanmış olur. zamanlama dizileri üreten devreler Zaman dizileri özellikle seri çalışan sayısal sistemlerde.

sayma duracaktır.3.1 Kelime-zamanı darbesinin üretilmesi Kelime zamanının ne olduğunu ötelemeli yazmaçları da tanıtmıştık. Bu amaçla Şekil 10. saat darbesine kadar S = R = 0 olacağından bellek elemanın çıkışı 1 de kalır.biriminin işlevini yerine getirebilmesi için yazmaçlar veya sayıcılar kullanılabilir.18 Seri çalışan sayısal sistemlerde 8 bitlik kelime zamanlı darbe üretimi 10. bir sayıcı. Başlama işareti Saat S R Q Q Kelime zamanıdarbesi Sayıcı Sayma 1 2 3 4 saat 5 6 7 8 S Başlama işareti R VE kapısı çıkışı Kelime zamanı Q Bellek elemanı çıkışı Şekil 10.18 de 8 bitlik kelime uzunluklu bir darbe üreten devrenin. Önce seri çalışan sistemlere ilişkin kelime-zamanı darbesini üreten devreyi inceleyeceğiz. 8. sözünü ettiğimiz kontrol işlevinin yapılması için gerekli olan zaman dizilerini üreten devreleri inceleyeceğiz. Bellek elemanının çıkışı 8 saat darbelik süre içinde 1 olarak istenen kelime zamanını verir. ilgili zaman diyagramları şeklin altında verilmiştir. 1000 durumlarından biri olsun. R girişi 0 ve başlama işareti 1 iken ilk saat darbesi geldiğinde. 0010.3. bir belek elemanı ve bir VE kapısı kullanılarak nasıl gerçekleştirildiği gösterilmiştir. bellek elemanın çıkışı 1 olur ve sayıcı uyarılır sayma işlemi başlar. Sonra seri veya paralel çalışan sistemlerde. Çünkü her saat darbesi bir kelimelik bilgiyi aynı anda işleyecektir. Şekil 10. 8. Yazmaç devrenin başlangıç durumu 0001. 0100.2 Sayısal sistemlerde zaman işaretleri Paralel çalışan sistemlerde seri sistemlerde olduğu gibi kelime zamanı devresi üretmek gibi bir sorun olmaz.19 da verilen yazmaçlı veya sayıcılı devreler kullanılabilir. S = 0 olduğundan bellek çıkışı 0 olacak. son bit seri 143 . saat darbesi geldiğinde sayıcı 111 olacağından R = 1 olur. Ama her iki sistemde de yapılacak işleme bağlı olarak alt sistemlerin çalışmasını kontrol eden zaman işaretlerine (timing signal) gereksinim vardır. Kelime zaman uzunluklu bir darbenin oluşturulabilmesi için bir başlama işareti geldikten sonra otomatik olarak üretilebilmeli . Her bir saat darbesi geldiğinde yazmaçtaki bilgi bir sağa öteleneceği yerde. Başlangıçta sayıcı 000. 10.

Her iki devreye ilişkin çıkışların zaman diyagramları şekilde gösterilmiştir. Yazmacın çıkışları.19 4 bitlik zaman dizileri üreten devreler ve zaman diyagramları 144 . Dört bitlik bir yazmacı kullanarak gerçekleştirdiğimiz bu devrenin işlevini. ancak ek devrelerle bu sağlanabilir.girişe bağlı olduğundan bu işlem dairesel (ring counter) olarak devam edecektir. Çıkışlar A2 A3 A4 Yazıcı A1 Seri giriş 4 lü Yazıcılı zaman işaretiüreticisi A1 Çıkışlar A2 A3 A4 2x4 dekoder Sayma 2-bitlik sayıcı 4 lü Yazıcılı zaman işaretiüreticisi Saat A1 A2 A3 A4 4 lü zaman işareti Şekil 10. Yazmacın her bir çıkışının bir alt devreyi kontrol ettiğini düşündüğümüzde. biri dışında 0 olur. Kod çözücü. Bu çözümde 0000 durumu hiç gözlenmeyecektir. sayıcıdaki sayıya bağlı olarak. iki bitlik bir sayıcı ve 2X4 lük bir kod çözücü (dekoder) ile de gerçekleyebiliriz. görülür ki bir alt devre çalışırken diğerleri çalışmayacaktır. yalnızca bir çıkışında 1 diğer çıkışlarında 0 verir.

10.20 de bir Johnson sayıcı devresi verilmiştir.2 alt devre için kontrol girişleri ( zaman işaretleri) üretmek istensin. iki kısımdan oluşmaktadır: sayıcı ve bu sayıcıdan zaman işareti üreten kod çözücü.3. 2 bitlik bir ötelemeli yazmaç n n 2. Sayıcı çıkışları öyledir ki ardarda gelen saat darbeleri sonucunda elde edilen çıkışlarda yalnızca bir değişken değişmekte diğerleri değişmemektedir. O nedenle 8 alt devreyi ayrı ayrı kontrol etmek mümkündür. ilk yazmaçlı devreden farklı olarak burada başlangıç durumu 0000 alınmış ve 4. Yukarıda verilen iki devrenin eleman gereksinimlerini genel olarak şöyle özetleyebiliriz: n 1. 145 . n-bitlik bir sayıcı ile nx2 lik bir kod çözücüye ( n girişli 2 tane VE kapısı) gereksinim vardır. Bellek çıkışları A'1A'4 D n saat Dizi sayısı 1 2 3 4 5 6 7 8 0000 1000 1100 1110 1111 0111 0011 0001 A1 Q Q A1A'2 A2A'3 A3A'4 A1A4 A'1A2 D Q Q A2 D Q Q A3 D Q Q A4 A'2A3 A'3A4 Şekil 10. çıkışları da zaman işaretleri olan kombinezonsal devreler düşünülerek gerçekleştirilebilir.20 Johnson sayıcı devresi ile 8 bitlik kelime-zaman darbesi üretilmesi Çıkışta ki kod çözücü. 8 VE kapısının çıkışlarından yalnız 1 tanesi 1 iken diğer hepsi 0 dır. Kontrol edilecek alt devre sayısı arttığında karmaşıklık hızla artmaktadır. Bu nedenle daha az elemanla bu işlevi yerine getirebilecek Johnson sayıcılar kullanılır. bitin tümleyen çıkışı seri girişe bağlanmıştır. Bu sayıcıyı bildiğimiz sentez yöntemi ile de gerçekleştirebilirdik. sayıcı çıkışı bağımsız girişler.3 Johnson sayıcılar ve 8 li zaman işareti üreteçleri Şekil 10. Diğer bellek elemanlarının çıkışları bir sonrakine bağlıdır. Başlangıç ve ardarda gelen sekiz darbenin ilk üçünde A4 çıkışı 0 diğer dördünde ise 1 dir.

Oku /yaz girişi (0) ile Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. bellek birimini inceleyeceğiz. Bu ikili hücreye için giriş çıkış ilişkisi aşağıdaki tabloda özetlenmiştir. ikili hücre (binary cell): Şekil 10. sayıcıyla yapılsaydı 3 bellek elemanı ve üç girişli 8 VE kapısı gerekecekti. 10. Biz burada ardışıl olan. Yazma yapılırken girişteki bir bitlik bilgi belleğe.21 Bir ikili hücrenin lojik devresi ve blok diyagramı Şekil 10.Görüldüğü gibi Johnson sayıcıda 4 bellek ve iki-girişli8 VE kapısıyla yapılan zamanlama devresi. oku-yaz (read-write) ve seç (select) tir. I ise girişteki veriyi göstermektedir. Okuma yapılırken ise Q belleğindeki bir bitlik bilgi çıkışa aktarılır. Burada önce bir hücre tanıtacağız. Q+ bir sonraki durumu. bir işlem yapılıp yapılmayacağını belirler. disk veya ardışıl devre olarak oluşturulabilirler. üç bitlik dört kelime bulunduran bir bellek birimi verilmiştir. Uygulamada kullanılan bellek birimleri 8 den 64 bite kadar çeşitli kelime uzunlukları olan binlerce veriyi saklayabilme özelliğine sahiptirler. sonra göstereceğiz ki bu hücrelerin uygun bağlanmasıyla istenilen kapasitede bellek birimleri oluşturulabilir. Seç 0 1 1 Oku / yaz x 0 (yaz) 1(oku) Seç Seç S Q Q Giriş x I I Q+ q I Q Çıkış 0 0 Q Giriş R Çıkış Giriş BC Oku/yaz Oku/yaz BC(Binary cell) İkili hücre Şekil 10. Bu çıkış. Giriş belleğe yazılacak veya bellekten okunacak bir bitlik veridir. Girişler giriş (input). yazmaç ile yapılsaydı 8 bellek elemanı. Bellek elemanları mağnetik core. 146 . Oku-yaz aldığı 0 veya 1 değerine göre belekten okumamı yoksa belleğe yazmamı yapılacağını belirler.22 de dört farklı adreste. 2X4 lük kod çözücü girişindeki iki değişkenin aldığı değere göre yalnızca bir çıkışı 1 olur.4 Bellek birimi Bir sisteme ilişkin bellek birimi. Q şimdiki durumu. Seç ise bu ikili hücredeki bir bitlik veriye ilişkin. rastgele erişimli bellek. belli uzunluktaki (kelime uzunluğu) verinin belli adreslere (belli yazmaçlara) kaydedilmesi veya daha önce kaydedilmiş verinin okunması işlevini görürler. RAM (Random Access Memory) . üç bitlik bir kelime oluşturan üç ikili hücrenin.21 de verildiği gibi üç girişli bir çıkışlı bir ardışıl devredir. okuma yazmalı bellek (Read write memory). Q ya aktarılır. seç girişlerine bağlanmıştır.

Aynı akıl yürütme ile istenilen adres ve kelime uzunluklu bellek birimleri oluşturulabilir. 64 kelime uzunluklu veri olabilen. o kelimeyi oluşturan ikili hücrelerdeki veri. MSI elemanlardır. Oku/Yaz girişi (1) ile ise Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. 32. çıkış verisi olarak dışarı aktarılır.22 MSI bellek biriminin lojik devresi 147 . Veri Girişi Kelime 0 BC BC BC Kelime 1 Adres girişi 2x4 DEKODER BC BC BC Kelime 2 BC BC BC Kelime 3 Bellek aktif BC BC BC Oku / yaz Veri Çıkışı Şekil 10. Burada her bir adresinde üç bitlik veri bulunan dört adresli bir bellek birimi incelendi. 16. Uygulamada kullanılan bellek birimleri.o kelimeyi oluşturan ikili hücrelere giriş verisi aktarılır. genellikle binlerce adresi olan ve her bir adresinde 8.

Prentice-Hall.: Wood. Allyn and Bacon. 1994. Prentice-Hall.: Mano M.EKLER EK 1 Kaynakça Almaini A. Boğaziçi Üniversitesi. 1979.H.:‘Bilgisayar ve Mantık Devreleri’. Thayse A. McGraw-Hill. ‘Modern Switching Theory and Digital Design’.: ‘Electronic Logic systems’. Wakerly J. D. Y. Prentice-Hall ‘Sayısal Tasarım’.: 1980. 1971. MEB Yayınları..: 1970.: Kohavi Z. ‘Digital Systems with Algorirtm Davio M. Givone. 1987. 148 . 1994. Katz R. ‘Dgital Logic and Computer Design’. 1980. ‘Digital Hardware Design’. Sankur B. Prentice-Hall. ‘Introduction to Switching Circuit Theory’.. McGraw-Hill.: Pertman J. West Publishing.: ‘Logic Desgn of Digital Systems’.: Lee S. John Wiley.. 1990.F. ‘Fundemantals of Logic Design’. 2000 ‘Switching Theory’. McGraw-Hill. P. Stefanopulos.: Fletcher W. Deschams J. ‘An Engineering Approach to Digital Design’. 1968. 1994 ‘Switching and Automata Theory’ 1974. 'Contemporary Logic Design' Benjamin/Cummings. Mano M.: Roth C.: 1978. 1986.: Imlementation. D. Dietmeyer. : 'Digital Design' Prentice Hall.

Puanlar 1) 35 2)35 3)30 Başarılar dilerim. istemediklerinde ise 0 Yaya butonu Doğu Batı olacak. (00) başlanğıç durumunda 101010101 giriş dizisi için çıkış dizisini durum diyağramında çıkışları numaranlandırarak veriniz. X=1 X=0 00 X=1 olduğunda kırmızı Kuzey Z1 Kontrol yanacak. Durum diyağramını çıkarınınz. D3 y3 D2 y2 D1 y1 Durum diyagramı yandaa verilen ardışıl devreyi D tipi bellek elemanları kullanarak gerçekleyiniz. b. Bu işlem yaya butonu ile sağlanacaktır. yol 1 dakika süreyle yaya trafiğine açık tutulacaktır. Kitap ve notlara bakılmaz. Trafik lambaları ilgili olduğu z çıkış değişkeni 1 3. c. Yayalardan bir talep geldiğinde ( x girişi 1) . a. d. Bu durumda bütün trafik lambaları kırmızı yanmalıdır (z1=z2 =1). Ertuğrul Eriş 6 Aralık 1996 Aşağıda verilen bir giriş ve bir çıkışlı ardışıl devrenin analizi için matematiksel modeli çıkarınız. Yayalar karşıdan karşıya geçmek istediklerinde x Trafik girişi 1 olacak. yol 1 dakika süreyle Güney dönüşümlü olarak kuzeygüney ve doğu-batı doğrultusunda araç trafiğine açık tutulacaktır. z X CLK 2. Yayalardan bir talep c. 149 . Dr. Saat işaretinin periyodunun 1 dakika olduğunu varsayınız. Süre:1. x b. Doç. a. Kontrol devresinin sözle tanımı aşağıda verilmiştir. X=0 01 X=0 10 Aşağıdaki şekilde görülen bir giriş ve iki çıkışlı kontrol devresine ilişkin durum diyagramı çiziniz.EK 2 Örnek Sınav Soruları Elektronik ve Haberleşme Bölümü Devreler ve Sistemler Anabilimdalı Lojik Devreler Vize Sınavı 1.5 saattir. 0 olduğunda devresi Z2 ise yeşil yanacaktır. gelmedikçe ( x girişi 0).

b) Üç bellek elemanıyla gerçekleyiniz..Dr. c) Sonuçları karşılaştırınız.Devreler ve Sistemler Anabilim dalı Doç.0 B.0 B.1 C. Durum kodlamasını A=00.1 C. 150 . Puanlar 1)40 . 2. y1. Başlangıç durumunu 00 seçiniz..1 B.0 C.1 a) Durum tablosu yukarıda verilen üç girişli seri toplama devresini D tipi bellek elemanları kullanarak gerçekleyiniz. C=10 alınız.0 010 A. Durum indirgemesi yapılmadan gerçekleştirilen devre çalışır mı? Neden? Durum indirgemesi yapmamakla kaybımız neler olabilir? Neden? Rastgele Durum kodlaması yapılarak gerçekleştirilen devre çalışır mı? Neden? Rastgele durum kodlaması yaptığımızda kaybımız ne olabilir? Neden? Kitap ve notlara bakılmaz.0 B. X3. 3)20. 3. B=01.0 111 B. Durum tablosu 5 li Karnaugh diyagramına uygun biçimde verilmiştir.Ertuğrul Eriş 23 Ocak 1997 Lojik Devreler Final Sınavı 1. 2)40.0 B. Senkron Ardışıl devre sentezinin adımlarını yazınız. 1-7-4-5-1. BAŞARILAR DİLERİM. biçiminde sayan bir sayıcıyı JK bellek elemanları kullanarak a) İki bellek elemanıyla gerçekleyiniz.0 001 A.1 B. b) X1=7. a) b) c) d) e) f) Gördüğünüz MSI ardışıl devreleri yazınız.0 B.0 100 A.y2.1 C. Süre 2 saattir.1 101 B. X2.1 Üç girişli Seri Toplama devresi S 110 B.0 A..0 B.1 B. ve S nin zaman diyagramlarını çiziniz.1 C.1 011 B. X3=15 sayılarının toplamına ilişkin saat X1.1 B. X1 X2 X3 saat Y1y2 A B C x1x2x3 000 A. X2=14.

10.11.4.11. 3)30 .23.15.a) f = ∑ 0.4.6. f = x1 ( x2 + x3 ) ( x2 + x4 + x5 ) a) fonksiyonu 1 tane 16x1 lik mux ile gerçekleyiniz.28. Kitap ve notlara bakılmaz. 1 Ai = Bi xi 0 Ai ≠ Bi Ai xi 1 Ai > Bi yi Karşılaştırma yi 0 Ai ≤ Bi devresi zi Bi 1 Ai < Bi zi 0 Ai ≥ Bi Süre:1.29. 2)40.6.19.15 + ∑k 2. Ertuğrul Eriş Lojik Devre Temelleri Final Sınavı 1.24.13.19.7.26. 2.5 saattir.3. b) Bulduğunuz minimal fonksiyonlardan birini iki seviyeli gerçekleyiniz c) f = ∑ 1.5.1998 Elektronik ve Haberleşme Mühendisliği Devreler ve Sistemler Anabilim Dalı Doç.18.6.5. BAŞARILAR DİLERİM 151 .Dr.30 fonksiyonuna ilişkin çarpımlar toplamı biçimindeki bütün minimal fonksiyonları bulunuz. Bu iki sayıyı aşağıda verilen karşılaştırma devresinden 3 tane kullanarak gerçekleyiniz. b) bu fonksiyonu 8x1 lik bir mux ın enable girişini de kullanarak gerçekleyebilir misiniz? Neden? Nasıl? c) Aynı fonksiyonu kaçlık bir dekoderle gerçekleyebilirsiniz? Neden? Nasıl? 3. Puanlar: 1)30.21.22. A1. B1 en çok ağırlıklı 4 er biti temsil etmek üzere 12 bitlik iki sayı A=A1A2A3 ve B=B1B2B3 olsun.2.13 fonksiyonuna ilişkin bir minimal fonksiyon bulunuz d) Bulduğunuz minimal fonksiyonu yalnızca TVE kapılarıyla gerçekleyiniz.

2. Süre 2 saattir.Ertuğrul Eriş 29 Ocak 1999 Lojik Devreler Final Sınavı 1. Puanlar 1)60 . Zararlı zararsız çıkışları gösteriniz. 2)40 BAŞARILAR DİLERİM. x y2 y3 x' y1 y3 saat T1 y1 y1 T2 y2 y2 x z x y1 y2 y3 T3 y3 y3 c) Yukarıda verilen ardışıl devre daha az sayıda bellek elemanı ile gerçeklenebilir mi? durum indirgemesi yaparak gösteriniz? d) a daki sonuca göre. e) Verilen devre ile bulduğunuz devreyi karşılaştırınız. e) X1= 001011 X2= 001011 Giriş dizisi için çıkış dizisinin zaman diyagramını çiziniz. JK bellek elemanları ile gerçekleyiniz. aynı devreyi D bellek elemanları kullanarak gerçekleyiniz. 26 Mart 1999 152 .Devreler ve Sistemler Anabilim dalı Doç. Kitap ve notlara bakılmaz. gerekiyorsa kotlama yaparak. Durum diyagramı verilen senkron ardışıl devreyi 01 00 10 01 10 10 01/00 A 00/11 01/10 11/00 C 00 11 00 10/01 B 11/00 x1 x2 Ardışıl devre z1 z2 d) Durum kotlaması yaparak .Dr.

f2=Σ 2. f(0.4 . 153 .4. 2) 30 puan. Boole cebrini tanımlayınız. tümleyen küme birli işlemi. 1) 15 puan.6 ve f4=Σ 1. Bu fonksiyonun 2. A.0) = 0. f1= x’1x’3x4 + x2x3x4 . Kitap ve notlara bakılmaz.1) = b. Başarılar ve iyi bayramlar dilerim. Bu işlemler ve kümeler teorisinin aksiyomları bir Boole cebri oluştursun.0) = a.b}. 4)35 puan Süre 2 saattir. b. f(0. 4.Ertuğrul Eriş Lojik Devre Temelleri Vize 1 sınavı a.6 olduğuna göre f1 + f2 f3 = f4 bağıntısını sağlayan f3 fonksiyonlarının sayısı kaçtır? Neden? 1 tanesini veriniz. 3 tane Boole olmayan fonksiyon örneği veriniz.Dr. B} olsun.2. B = {b}.b} kümesinin alt kümelerinden oluşan S = {0. S = {0. Bu kümeler arasında kümeler teorisinin birleşim ve kesişim ikili işlemleri ile. f3= x’1x4 olduğuna göre f1 ⊕ f2 = f3 bağıntısını sağlayan f2 fonksiyon(larını) nunu bulunuz. f(0.Doç. 0 = φ. Boole cebri aksiyomlarını yazınız . Tip kanonik açınımını yazınız? Doğru ve yanlış minterimleri belirtiniz. A= {a}.5.5. Tip kanonik açınımını yazınız? Doğru ve yanlış maxterimleri belirtiniz. f(1. 1 = {a. f1 =Σ 1. 1} Boole cebrinde tanımlanan dört değişkenli fonksiyon f(0000)= f(0001)= f(0100)= f(0110)= f(1000)= f(1011)= f(1111)=1 diğer tanım kümesi elemanları için ise 0 olsun Bu fonksiyonun 1.b) = 1 olmak üzere kaç tane Boole fonksiyonu vardır? Neden? Bu fonksiyonları veriniz. 1. 3) 20 puan. S kümesi P = {a.

0 B. 3)20 BAŞARILAR DİLERİM.Devreler ve Sistemler Anabilim dalı Prof. Süre 1. 0 F.5 saattir. Aşağıda verilen ardışıl devre için y1 x saat 4 Şubat 2000 x y2 D y1 y1 x saat z JK 00 01 11 10 y 0 0 0 1 1 1 1 0 0 1 z y'1 x x' J K y2 y2 x' Matematiksel modeli veriniz. 2. 1 C. 1 E A. Ertuğrul Eriş Lojik Devreler Final Sınavı 1. 0 E. 0 F. 1 C B. Kitap ve notlara bakılmaz. 1 B. 1 Bu indirgemenin senteze getireceği yararlar var ise nedenini de açıklayarak belirtiniz. Dr. Bu indirgemenin dışında. 0 F. durum tablosunda çıkışları numaralandırarak. yazınız. 1 C. 0 D. 0 D. C=10 ve D=11 alınız. 1 D C. x1x2 00 01 11 10 A D. 1 C B. B=01. Durum tablosunu veriniz Durum diyagramını veriniz. belirtiniz. Durum kodlaması için A=00. a. 154 . 0 A=00 başlangıç durumunda x1= 011110 x2= 010010 Giriş dizisi için çıkış dizisini. 1 A. 0 B. x1x2 00 01 10 A E. indirgenmiş durum tablosunu çiziniz. 3. 0 C. 0 B. 1 A. 1 B C. bellek elemanları giriş fonksiyonlarına keyfiler gelir mi? Gelirse nedenini de açıklayarak yazınız. Aşağıda durum tablosu verilen ardışıl devreyi D tipi bellek elemanı kullanarak gerçekleyiniz. 1 B. 2)40. 1 D. Aşağıdaki durum tablosu için durum indirgemesi yapınız. (00) başlangıç durumu için 0101010 giriş dizisi için çıkış dizisi ve bir sonraki durumlar için zaman diyagramlarını veriniz. 1 E. Puanlar 1)40 . 1 C. X2 girişi ile z çıkışı arasındaki ilişki dört temel aritmetik işlemden hangisidir. 1 D. hatalı çıkışları da gösteriniz. 1 E. 0 B D. 0 A. 0 D D. 1 F C. 0 A. 0 B.

1. Dr.15 olmak üzere.8.13.14. Bir minimal fonksiyonu iki seviyeli biçimde gerçekleyiniz.2000 F=Σ 0. (35P) F‘e ilişkin çarpımlar toplamı şeklindeki minimal fonksiyon(ları) karnaugh öntemi ile bulunuz.Vize Sınavı ikili işlemi (S2-S) aşağıdaki gibi tanımlanmıştır: A B A B 0 0 1 0 1 0 1 0 1 1 1 1 Aşağıdaki ifadelerin doğru olup olmadığını kanıtlayınız.9. (1 A) (A 0) = 1 A B = 1 ise (A + C) (B + C) = 1 dir.10.11. 1 saat 15 dakikadır. Bir minimal fonksiyonu TVEYA (NOR) kapıları kullanarak iki seviyeli erçekleyiniz.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof. A B=B A (30P) 1) 24.7. Süre. (35P) F‘e ilişkin toplamlar çarpımı şeklindeki minimal fonksiyon(ları) tablo yöntemi ile bulunuz.11. Kitap ve notlara bakılmaz. BAŞARILAR DİLERİM 155 . Ertuğrul ERİŞ Lojik Devreler 1.

(50 Puan) Verilen durum tablosunda eşdeğer durumlar olup olmadığını inceleyiniz. Bu devrede hatalı çıkışlar gözlenebilir mi? Nedenleriyle açıklayınız.(50 Puan) Aşağıdaki devrenin analizini yaparak durum tablosunu oluşturunuz.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof. Süre. açıklayınız. BAŞARILAR DİLERİM 156 . zararlı hatalı çıkış var mıdır. d=101 . Durumlara aşağıdaki gibi kodlar verilmesi halinde oluşacak devreyi JK bellek elemanları kullanarak minimum elemanla gerçekleyiniz. Varsa alfabetik olarak daha sonra gelen durumları indirgeyerek indirgenmiş durum tablosunu oluşturunuz. b=100 . çıkışların ve durum değişkenlerinin alacağı değerleri zaman diyagramı üzerinde gösteriniz. S z1 D z2 a b 00 b d 01 c h 01 d g 00 e a 10 f b 00 g e 01 h g 00 SD:sonraki durum JK y 0 1 yY 00 01 11 10 JK 0k 1k k0 k1 00 01 11 10 0 0 1 1 1 0 0 1 2. h=111 Durum indirgemesi yapmamız bir fayda sağladı mı? Devreyi durum indirgemesi yapmadan gerçekleseydik.2001 1. e=001 . Durum diyagramını çiziniz. durum diyagramını çiziniz (MUX’un ağırlıksız seçim ucu a’dır). ne gibi değişiklikler olurdu? Açıklayınız. Devreye 00 başlangıç durumunda aşağıdaki girişlerin uygulanması halinde. Dr. 1 saat 15 dakikadır. g=000 .1. c=110 .Vize Sınavı 5. Kitap ve notlara bakılmaz. Ertuğrul ERİŞ Lojik Devreler 2. a = 010 . f=011 .

10 E. (Yanıt verme hakkı var:1 .10 F. sorulan soruya sadece düğmesine ilk basanın cevap vermesine olanak tanıyacak bir sistem tasarlanacaktır.01 C. Sistem herbir yarışmacı için aynı olan birimlerin (yarışmacı devresi) yandaki şekildeki gibi kaskad bağlanması ile oluşturulur.11 A. BAŞARILAR DİLERİM 157 . Komşu Çıkış (KÇ): Herhangi bir düğmeye basıldığı bilgisinin iletildiği çıkış.(20 Puan) Bilgi yarışmalarında. i.11 E.11 G. yok : 0) Yarışmacı devresine ait durum diyagramını çiziniz.10 JK ters tanım bağıntısı: yY 00 01 11 10 jk 0k 1k k0 k1 3. Süre. 2 saattir. yarışmacının kullandığı giriş (düğmeye basıldığında :1 . Basılmadığında :0) Komşu Giriş (KG): Herhangi bir düğmeye basıldığı bilgisinin iletildiği giriş.01 E. Dr.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof.00 A. bu yarışmacı da dahil hiçbirinin uygulayacağı giriş durumu değiştirmeyecektir. Yarışmacının cevap verme hakkı olduğunu gösteren çıkış.11 F.01 C.birim (yarışmacı devresi) için . Ertuğrul ERİŞ Lojik Devreler Final Sınavı 1.2. NOT: Yukarıdaki sistem yapısı dışında herhangi bir sistem yapısı da tasarlayabilirsiniz.(40 Puan) Yanda durum tablosu verilen ardışıl makinada eşdeğer durumları indirgeyiniz Durum kodlaması yapınız.11 B. 2.01 H.00 D. 0/00 A 1/11 0/01 1/10 0/01 C 0/10 1/00 D 1/10 B Durum kodları: A : 00 B : 11 C : 01 D : 10 2. Cevap verme hakkına sahip olan yarışmacının lambası yandıktan sonra. Düğme (D): i.10 x=1 C.2001 A B C D E F G H x=0 B. Kitap ve notlara bakılmaz.00 H.(40 Puan) Aşağıda durum diyagramı verilen devreyi JK tipi bellek elemanları ile gerçekleyiniz. Lamba (L): i.

14 birinci tip kanonik açınım. 81 ardışıl makinalar. 64 ikili (bit). 19 Bütün işlemler. 4 Durum diyagramı. 7 LSI. 77 EPROM. 25 Clear. 82 MSB(Most Significant Bit). 64 cebrine iki değerli Boole cebri. 66 ileri beslemeli bir mantık devresi. 86 binary cell. 28 alphanumeric (abece sayısal). 35 carry generate. 32 komşu kareler. 18 birleştirme işlemi. 81 Asal bileşen (prime implicant). 66 ikili mantık. 77 Erasable PROM. 63 158 . 6 kuvvet kümesi. 41 Kartezyen çarpım:. 37 çevrim ( cycling). 37 indirgenemeyen fonksiyon. 13 Geri beslemeli mantık devresi. 40 JK bellek elemanı. 66 LSB(Least Significan Bit). 52 Makterim. 136 Asenkron makinalar. 85 De Morgan teoremi. 31 çarpımlar terimleri toplamı. 72 kombinezonsal (combinational) devreler. 64 carry propagation. 1 ikili hücre. 32 m. 41 asal bileşenler tablosu. 25 Doğruluk tablosu. 35 Minterim. 18 Kısmen belirlenmiş fonksiyonlar. 95 kesişim. 136 Ç. 17 Decoders. 5 ardışıl devreler. 23 Mantık devresi:. 146 Birim eleman. 82 Minimal (indirgenmiş) fonksiyon. 52 konumsal sayı dizgeleri. 72 encoder). 77 elektronik olarak silinebilen ROM. 14 durağan (statik) bellek eleman. 77 erasable ROM. 82 Mealy makinesi. 22 ileri bakmalı paralel toplayıcı. 89 kapı. 77 EBCDIC. 12 Fonksiyonel bağıntı (functional relation). 84 Geçişlilik (transitive) özellik. 19 Boole olmayan fonksiyon. 25 Doğru ye yanlış makterimler. 56 dual. 98 Consensus teoremi. 118 Eşdeğer kuvvet (ıdempotent). 86 Fonksiyon. 84 durumların kodlanması. 12 full adder. 18 latch. 72 EPROM. 5 Kombinezonsal devre. 94 Anahtar fonksiyonları. 12 Kenar tetiklemeli bellek elemanları. 22 Moore makinesi.abece. 7 MSI. 72 Dağılma (distributive). 59 fundemenlal mode. 16 Ayrıcalı-VEYA kapısı. 4 Doğru ve yanlış minterimler. 77 enable. 1 ikinci tip kanonik açınımı. 25 analiz. 18 Karnaugh diyagramı. 63 LSI(Large Scale Integrated Circuits). 1 Akım mantığı. 13 flip flop. 31 mantık devresine ilişkin graf (çizge). 3 hızlı elde (look ahead carry). 94 Matematiksel model. 107 EAROM. 14 Boole fonksiyonu. 14 devingen (dinamik) bellek eleman. 19 Boole fonksiyonunun uzunluğu:. 30 Ayrık zamanlı (discrete) işaret. 91 Look ahead carry). 92 Çoğullayıcı.ıkış yelpazesi (Fan out). 42 Boole Cebri. mertebeden alt küp. 1 kodlayıcı. 81 ardışıl mantık. 4 Devingen bellek elemanl. 37 Gerilim mantığı. 1 Bağıntı (Relation). 26 Don't care functions. 36 Master slave. 21 Çevre. 40 irredundant. 69 değer kümesi. 85 Geçiş tablosu. 2 bellek. 44 ASCII. 2 asenkron sayıcılar. 107 irreducible. 12 Değişken. 2 Ana-bağımlı. 40 indirgenme. 17 Counters). 2 Electronically alterable ROM. 146 ikili kodlanmış onlu toplayıcılar. 12 BCD (Binary Coded Decimal). 15 Eşdeğerlik bağıntısı (equivalence relation). 56 kodlama(düğümleme). 84 Durum tablosu. 5 kardinalite. 21 birleşim. 77 Eşdeger durum. 14 darbe modu. 31 Gray kod. 32 ardışıl (sequential) devreler. 39 Minimal bütün işlemler. 28 Giriş yelpazesi (Fan in). 85 associative.

72 negatif kenar. 85 Qulne Mc. 107 state reduction. 5 yedi bölümlü gösterici. 30 TÜVE kapısı. 60 Tamamen belirlenmiş bağıntı (Completely specified relation). 107 Yansıma (refleksive). 72 Sürekli işaretl. 13 siliebilen ROM. 6 tablo yöntemi. 63 positive edge. 88 Temel mod. 1 Senkron makinalar. 59 Tam toplayıcı. 77 silinebilir PROM. 140 permütasyonları (devşirim). 5 TÜMLEYEN kapısı. 136 ROM. 91 Pozitif mantık. 28 preset.Cluskey yöntemi. 88 Sabit (değişmez). 33 seri iletim. 18 PLA (Programmable Lojik Array). 28 Örten (cover) fonksiyon. 1 sözle tanımlama. 1 T tetikleme bellek elemanı. 108 toplamlar terimleri çarpımı. 91 Negatif mantık. 28 negative edge. 66 Yer değiştirme (comutative). 41 paralel iletim. 13 Yarı toplayıcı. 86 SSI elemanlar. 30 VEYA(OR) kapısı. 91 n-lik işlem (n-ary operation). 98 PROM. 13 sistem. 30 Üreysel (generic) değişken. 32 word description. 75 ROM (Read Only Memory). 16 159 . 91 pozitif kenar. 107 SR bellek elemanı. 84 tümleştirilmiş devre. 14 sayamak (digit). 59 yazmaç (register). 41 ripple counters. 29 VE(AND) kapısı. 5 VLSI(Very Large Scale Integrated Circuits). 41 tam toplayıcı. 4 seven segment display. 42 temel bellek elemanları. 12 Temel asal bileşen (Essential prime implicant). 77 pulse mode. 12 tanım kümesi(domen). 107 strobe. 4 Paralel yüklemeli ikili senkron sayıcılar. 31 state assignment. 85 temel satır. 63 Saatli SR bellek elemanı. 90 taban (radix). 66 Sıra bağıntısı (order relation).MSI (Medium Scale Integrated Circuits). 22 transition table). 37 Yutma teoremi. 45 ters tanım bağıntıları. 31 Tümleyen kapısı. 30 TÜVEYA kapısı. 85 sentez işlemi. 14 Yol. 77 Simetri özelliği. 15 VE kapısı. 5 VEYA kapısı. 1 Sayısal (digital) işaret. 12 önermeler cebri. 32 mux.

: Fletcher W. 1987. Y.F. 1970. 1994 ‘Switching and Automata Theory’ 1974.: Katz R. with Algorirtm Davio M. 1968. D.: Pertman J. McGraw-Hill.:‘Bilgisayar ve Mantık Devreleri’. Sankur B. ‘An Engineering Approach to Degital Design’. : 'Digital Design' Prentice Hall. ‘Digital Hardware Design’.H.: Mano M. McGraw-Hill.: ‘Electronic Logic systems’. 1994. ‘Fundemantals of Logic Design’.: Roth C. Boğaziçi Üniversitesi. Wakerly J.. Stefanopulos. 1979. John Wiley. ‘Dgital Logic and Computer Design’. 1971. 2000 ‘Switching Theory’. 1980. Prentice-Hall.. Allyn and Bacon. Prentice-Hall.: Givone. Dietmeyer. ‘Introduction to Switching Circuit Theory’. 1986.: Lee S. 1990. Wood. 'Contemporary Logic Design' Benjamin/Cummings. West Publishing.KAYNAKÇA Almaini A..: Kohavi Z. 1980. D. Deschams J.: ‘Logic Desgn of Digital Systems’. McGraw-Hill. Prentice-Hall 1978. ‘Sayısal Tasarım’. P. 1994. Prentice-Hall. ‘Modern Switching Theory and Digital Design’. MEB Yayınları. Thayse A.: Mano M.: ‘Digital Systems Imlementation. .