P. 1
LOJIKDEVRELER

LOJIKDEVRELER

|Views: 1,579|Likes:
Yayınlayan: Oya Çakır

More info:

Published by: Oya Çakır on Apr 06, 2011
Telif Hakkı:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

12/30/2012

pdf

text

original

Sections

  • 1.1 Sayısal Dizgelerin (sistem) Temel Kavramları
  • 1.2 Bilginin İletilmesi
  • 1.3 Bilginin Saklanması
  • 1.5 Konumsal Sayı Dizgeleri
  • 2.3 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar
  • 2.4 Boole ve Boole Olmayan Fonksiyonlar
  • 2.5 İki Değerli Boole Cebri ve Anahtar Fonksiyonları
  • 2.6 Özet
  • 3.2 Önermeler Cebri ve İki Değerli Boole Cebri
  • 3.3 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri
  • 3.4 Özet
  • 4.1 Giriş
  • 4.2 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması
  • 4.3 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi
  • 4.4 Kombinezonsal devre sentezi
  • 5.1 GİRİŞ
  • 5.2 Paralel toplayıcı
  • 5.3 Karşılaştırma devresi
  • 5.4 Çözücüler (Decoders)
  • 5.5 Multiplexer (Çoğullayıcı) devreler
  • 5.7 PLA (Programable Logic Array)
  • 6.1 Giriş
  • 6.2 Ardışıl Makinelerin Modellendirilmesi
  • 6.3 Ardışıl Makinelerin Sınıflandırılması
  • 6.5 Bellek elemanlarının tetiklenmesi
  • 6.6 Tüm devre olarak bellek elemanları yardımcı girişleri
  • 7.1 Saatli ardışıl devrelerin analizi
  • 7.2 Örnek bir Moore makinesi analizi
  • 7.2.2 Durum tablosu ve analiz
  • 7.3 Örnek bir Mealy makinesi analizi
  • 8.1 Sentez yönteminin genel adımları
  • 8.2 Modulo 8 ileri sayıcı
  • 8.3 Özel bir sayıcı devresi
  • 8.4 Dizi detektörü
  • 1.1 Durum indirgemesi (state reduction)
  • 9.2 Durum kodlaması (state assignment)
  • 10.1 Yazmaçlar
  • 10.3 Sayıcıların uygulaması olarak, zamanlama dizileri üreten devreler
  • 10.3.3 Johnson sayıcılar ve 8 li zaman işareti üreteçleri
  • 10.4 Bellek birimi
  • EK 1 Kaynakça
  • EK 2 Örnek Sınav Soruları

YILDIZ TEKNİK ÜNİVERSİTESİ Elektronik ve Haberleşme Mühendisliği Bölümü

LOJİK DEVRELER DERS NOTLARI

Prof. Dr. Ertuğrul ERİŞ
Devreler ve Sistemler Anabilimdalı

İSTANBUL, 2001

BÖLÜM 1 SAYISAL DİZGELER ...............................................................................1
1.1 1.2 1.3 1.4 1.5 Sayısal Dizgelerin (sistem) Temel Kavramları .......................................................................1 Bilginin İletilmesi ......................................................................................................................4 Bilginin Saklanması ..................................................................................................................4 Bilginin İşlenmesi .....................................................................................................................5 Konumsal Sayı Dizgeleri ..........................................................................................................6 Taban dönüştürülmesi........................................................................................................7 1.5.1 Aritmetik .............................................................................................................................9 1.5.2

BÖLÜM 2 BOOLE CEBRİNE GİRİŞ .......................................................................12
2.1 2.2 2.3 2.4 2.5 2.6 Matematiksel Genel Kavramlar..............................................................................................12 Boole Cebri..............................................................................................................................14 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar ...........................................................18 Boole ve Boole Olmayan Fonksiyonlar ................................................................................19 İki Değerli Boole Cebri ve Anahtar Fonksiyonları ...............................................................25 Özet ..........................................................................................................................................27

BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ..............................................28
3.1 3.2 3.3 3.4 Giriş ..........................................................................................................................................28 Önermeler Cebri ve İki Değerli Boole Cebri ....................................................................28 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri..............................29 Özet ..........................................................................................................................................38

BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ ...................................................39
4.1 4.2 Giriş ..........................................................................................................................................39 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması .......................................................41 Tablo yöntemi...................................................................................................................41 4.2.1 Asal Bileşenlerin Bulunması.............................................................................................42 4.2.2 Asal bileşenler tablosu ve minimal fonksiyonların bulunması....................................44 4.2.3 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi ...................................45 4.2.4 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi.........................................50 Karnaugh diyagramları.....................................................................................................50 4.3.1 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri52 4.3.2 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması .......................................53 4.3.3 Kısmen belirlenmiş fonksiyonlar ve karnaugh diyagramlarıyla minimalleştirilmeleri .......56 4.3.4

4.3

i

4.4

Kombinezonsal devre sentezi .............................................................................................58 Paralel toplayıcının sentezi ............................................................................................59 4.4.1 Kod dönüştürücü sentezi................................................................................................61 4.4.2

BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI ..................................63
5.1 5.2 5.3 5.4 5.5 5.6 5.7 GİRİŞ ........................................................................................................................................63 Paralel toplayıcı.......................................................................................................................63 Karşılaştırma devresi..............................................................................................................68 Çözücüler (Decoders).............................................................................................................69 Multiplexer (Çoğullayıcı) devreler .........................................................................................72 Read-Only Memory (ROM) .....................................................................................................75 PLA (Programable Logic Array) ............................................................................................77

BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ .............................................................81
6.1 6.2 6.3 6.4 6.5 6.6 Giriş ..........................................................................................................................................81 Ardışıl Makinelerin Modellendirilmesi ..................................................................................82 Ardışıl Makinelerin Sınıflandırılması ....................................................................................85 Bellek Elemanları ....................................................................................................................86 Bellek elemanlarının tetiklenmesi .........................................................................................91 Tüm devre olarak bellek elemanları yardımcı girişleri ........................................................98

BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ ..........................................................99
7.1 7.2 Saatli ardışıl devrelerin analizi ..............................................................................................99 Örnek bir Moore makinesi analizi..........................................................................................99 Matematiksel model ve analiz ........................................................................................100 7.2.1 Durum tablosu ve analiz..............................................................................................101 7.2.2 Durum diyagramı ve analiz ............................................................................................102 7.2.3 Zaman diyagramı (Timing diagram)...............................................................................102 7.2.4 Örnek bir Mealy makinesi analizi ........................................................................................103

7.3

BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ .......................................................107
8.1 8.2 8.3 8.4 Sentez yönteminin genel adımları.......................................................................................107 Modulo 8 ileri sayıcı..............................................................................................................110 Özel bir sayıcı devresi ..........................................................................................................112 Dizi detektörü ........................................................................................................................115

ii

.........1........................................130 Paralel yüklemeli yazmaçlar...................................................127 9..2..........................................................................1...2 Durum kodlaması (state assignment)................2.........................................................1 10.................................................148 Kaynakça ............2..............................................2 10............145 Bellek birimi ..............................................................3.........................................................................................................................................................................3................................................3 10.......................................2.........1 Durum kodlaması .......................................1 Durum indirgemesi (state reduction)......1... BELLEKLER.....140 Sayıcıların uygulaması olarak.....................BÖLÜM 9 ARDIŞIL DEVRELERDE DURUM İNDİRGENMESİ VE DURUM KODLAMASI .............3 10..............................2 9......................................2..................................2 10...................................................143 Johnson sayıcılar ve 8 li zaman işareti üreteçleri.............118 9.......................124 9............1........................................................4 10................................................................149 iii ............146 EKLER EK 1 EK 2 .......... SAYICILAR.......................... zamanlama dizileri üreten devreler..........................122 9..........143 Sayısal sistemlerde zaman işaretleri .............................................3 1...1 10.1 10............................2 BÖLÜM 10 YAZMAÇLAR..................................................................................................................................1 10.....1......................................2 10.........................................................137 İkili senkron sayıcılar.........130 10..........................................2.....................................................136 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) ....................................................................................148 Örnek Sınav Soruları .........118 Eşleştirme tablosu ile durum indirgemesi yöntemi..........................133 Sayıcılar (Counters)...4 Yazmaçlar .....................136 İkili Asenkron Sayıcılar (Binary ripple counter) ..........................................120 9...................................130 Ötelemeli yazmaçlar.....................124 Kod sayısı ve eşdeğer durum kodları ................................................139 Paralel yüklemeli ikili senkron sayıcılar....1 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi...................................................................142 Kelime-zamanı darbesinin üretilmesi .......................2 10.............

1 Farklı biçimlerde görülen işaretler c. iletme ve işleme) harfler (yazaçlar).1) ikili mantığı yaygın bir biçimde kullanılmaktadır. S=( 0.c). değer kümesinin. hayır).1 simgelerine karşı düşürülür. Sayısal (digital) işaretler: S. N doğal sayılar kümesinin sonlu bir alt kümesi olmasıdır (Şekil. kullanılan mantığı belirler.0) abeceleri 1 . Örneğin (evet. ışık. Alışılagelen abecenin. gerilim) olan işaretlerle ilgileneceğiz. noktalama işaretleri.1. mli mantık gibi. Yalnızca belli t ler için fonksiyon tanımlanmıştır. rakamlar gibi simgeler aracılığıyla yapmaktayız. S kümesindeki eleman sayısı (m). sayılar. Bilişim kuramında bilgi birimi ikili (bit) dir. Bu farklı simgelerden oluşan kümeye abece (alfabe). b. Biz elektriksel yapıda (akım. Bu fonksiyonların ayrık olan fonksiyonlardan farkı. (Şekil.1. Sayısal süzgeçlerdeki örneklenmiş işaret. iletilir veya işlenirken çeşitli fiziksel yapılarda görülür: harfler (yazaçlar). Bu dersin kapsamı içinde yalnızca ikili mantıkla ilgileneceğiz. Her bir t anına belli bir reel sayı karşı düşer (Şekil. kimyasal yapılar gibi. Sayısal dizgelerde S=(0.1 Sayısal Dizgelerin (sistem) Temel Kavramları Bilgi saklanır. ayrık zamanlı işarete bir örnektir. elektriksel büyüklükler. Sürekli işaretler: R reel sayılar kümesi olmak üzere f:R → R ye tanımlanan fonksiyonlardır.a). R reel sayılar kümesi yerine.1. Bu işaretlerin zamana göre değişimi üç farklı biçimde görülebilir.1b) f(t) f(t) f(t) t a)Sürekli işaret b)Ayrık zamanlı işaret t c)Sayısıal işaret t Şekil 1. Yarıiletken elemanların güvenilir çalışması olan iletimde ve kesimde çalışma 0. sayısal dizgeye ilişkin sayısal işaretin değer kümesi olan. Bir soruya ilişkin sorana göre aynı olasılıklı iki yanıta.1.1) abecesine dönüştürülmesine kodlama (düğümleme) denir. (var.BÖLÜM 1 SAYISAL DİZGELER 1.1. bir bitlik bilgi taşıyor denir. a. duman. yok). N nin sonlu bir alt kümesi olmak koşuluyla f:N → S ye tanımlanan fonksiyonlardır. Ayrık zamanlı (discrete) işaretler: N doğal sayılar kümesi olmak üzere f:N → R ye tanımlanan fonksiyonlardır. (1. Günlük yaşantımızda bilgi alış verişini (saklama. abecenin her bir elemanına da sayamak (digit) diyeceğiz.

birer bitlik bilgi taşırlar. Buna göre m sayamaklı bir abecenin her bir sayamağı (log2m) bitlik bilgi taşır. Bir başka deyişle m sayamaklı abecenin her bir sayamağına, (0,1) li simgeler karşı düşürürsek (kodlarsak), k ≥ log2m bağıntısını sağlayan en küçük tam sayı olan k tane (0,1) simgesine gereksinim vardır. Örneğin m=4 sayamaklı (A,.B,C,D) abecesinin her bir elemanı log24=2 bitlik bilgi taşır, yani A=00 B=01 C=10 D=11 biçiminde kodlanabilir ve her bir sayamağa (0,1) li iki tane simge karşı düşürülmüş olur. Bu da bit sayısına eşittir. Yani bu abece 2 bitlik bilgi taşır. Pratikte kullanılan, harfler, rakamlar ve noktalama işaretlerinden oluşan alıştığımız abeceyi, ikili abaceye dönüştüren en yaygın alphanumeric (abece ve sayılar) kod, ASCII (American Standard Code for Information Interchange) kodudur. Alıştığımız abecedeki her bir sayamak 7 bitle temsil edilebilir. Aşağıdaki Tablo 1.1 de bu kod verilmiştir. Örneğin A ve a için kodlar A a b7b6b5b4b3b2b1 10 0 0001 1 1 0 0 0 0 1 dır. Tablo 1.1 ASCII kodu b7 b4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 b3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 b2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 b6 b1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 b5 0 1 2 3 4 5 6 7 8 9 A B C D E F 0 NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI 0 0 1 DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US 0 1 0 SP ! " # $ % & , ( ) . + , . / 0 1 2 3 4 5 6 7 8 9 : ; < = > ? 0 1 1 @ A B C D E F G H I J K L M N O 1 0 0 P Q R S T U V W X Y Z [ \ ] ^ ş 1 0 1 , a b c d e f g h ı j k l m n o 1 1 0 1 1 1 p q r s t u v w x y z { | } ~ DEL

ASCII koduna alternatif olarak kullanılan EBCDIC (Extended Binary Coded Decimal Interchange Code) kodu vardır, genellikle IBM bilgisayarlarda kullanılır. Yalnızca nümerik olan kodlar da vardır. 10 lu abecedeki sayamakların ikili abecedeki karşılıklarını veren kodlar, genellikle BCD (Binary Coded Decimal) olarak anılırlar. log2 10 = 3 ile 4 arasında bir sayı olduğundan, bu kodlamada 4 bit'e gereksinim vardır. Bu durumda 10 kod kullanılacak diğer 6 kod ise atıl kalacaktır. Aşağıdaki Tablo 1.2 de BCD kodlar verilmiştir. Koyu bölmedeki rakamlar konumların ağırlıklarını 2

göstermektedir. Örneğin 7421 kodunda 8 rakamı 1.7+0.4+0.2+1.1 olarak bulunur. Son sütunda ki kodlama 8421 koduna 3 eklenerek bulunur. 1. sütundaki kod yaygın bir biçimde kullanılır ve BCD kod dendiği zaman bu kod anlaşılır.

Tablo 1.2 Değişik BCD kodlar Onlu ayamak 0 1 2 3 4 5 6 7 8 9 8421 odu 8421 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 5421 odu 5421 0000 0001 0010 0011 0100 0101 0110 0111 1011 1100 7421 odu 7421 0000 0001 0010 0011 0100 0101 0110 1000 1001 1010 Excess kodu 8421 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

Tablo 1.2 Gray kodu

0 1 2 3 4 5 6 7

000 001 011 010 110 111 101 100

Gray kodu bir başka sıkça kullanılan koddur. Bu koda dönüştürülecek abecedeki sıralı elemanların ikili kodlanmasında komşu sıralardaki kodlarda yalnızca bir bitte değişiklik vardır. Örneğin yukarıda Tablo 1.3 te verilen 3 bitli Gray kodunda 3 ve 4 gibi komşu elemanlara verilen kodlarda, (010, 110) yalnızca en soldaki bit değişmiş diğerleri değişmemiştir. Şimdiye kadar, Şekil 1.2 de canlandırıldığı gibi, sayısal dizgenin girişine gelen (0,1) abeceli sayısal işaretin, alışılagelen abece'den kodlama ile nasıl üretildiğini gördük. Şimdide sayısal dizgenin iç yapısını, alt dizgelerini görelim. Sayısal dizge bilginin iletimine yarayan iletim elemanları, bilginin saklanmasına yarayan bellek elemanları ve bilginin işlenmesi, yeni bilgi üretilmesine yarayan işlem elemanlarından oluşur (Şekil.1.2). Bu elemanlar arasında eşgüdümü sağlayan komut işaretleri, neredeki bilginin ne kadar saklanacağı veya ne zaman neredeki bilginin nasıl işleneceğini belirler.

3

Bellek elemanları Alıştığımız abece kodlama (0,1) abecesi Sayısal işaret Iletim elemanları İşlem elemanları

Şekil.1.2. Sayısal dizge ve iç yapısı. 1.2 Bilginin İletilmesi Bilginin iletilmesi iletim elemanlarıyla olur: İletken tel, elektromagnetik alan gibi. Tellerle yapılan iletimde kodlama sonucu elde edilen n bitlik bilginin her biti bir telle iletilebilir, buna paralel iletim denir. Ya da bilgiye ilişkin bitler bir tel üzerinde zaman içinde sıralı olarak iletilebilir, buna da seri iletim denir. Paralel iletimin daha hızlı olacağı açıktır, bedeli tel maliyetidir. Bu nedenle uzak mesafelerdeki iletimde, genellikle seri iletim; kısa mesafelerdeki iletimde ise paralel iletim seçilir. 1.3 Bilginin Saklanması Bilgi, devingen (dinamik) bellek elemanlarıyla tekrarlanarak saklandığı gibi, durağan (statik) bellek elemanlarıyla da uzun süreler saklanabilir. Örneğin disketler, compact diskler (CD) , hard diskler gibi Devingen bellek elemanları, yeni bir komut gelene kadar bir bitlik bir bilgiyi saklayan elemanlardır. Çeşitli türleri vardır. Şekil.1.3 de bir bellek elemanına ilişkin giriş ve çıkışlar gösterilmiştir. C komut darbelerinin giriş ucudur, bu darbeler geldiğinde bellek elemanı D girişini kabul eder. Q çıkıştır. Q', Q nun tümleyeni diye adlandırılır ve Q=0 iken Q'=1, Q=1 iken Q'=0 olur. Gecikme elemanı olarak bilinen bu eleman, komut işareti varken girişine gelen sayısal işareti çıkışına ötelenmiş olarak vermektedir. Girişle çıkış arasındaki ilişkiyi Q(i+1)=D(i) biçiminde
D Q Q

C C t1 D Q

t2

Q' Şekil.1.3 Gecikme bellek elemanı ve giriş çıkış ilişkisine bir örnek.

4

Bu devreye yazmaç (register) devresi denir. bilginin depolanmasına ilişkin bir örnek devredir. yani bilgi depolanmış olacaktır . Şekil. Bu işlem elemanları yeni bilgi üretirler. Komuta yeni bir işaret gelene kadar çıkış aynı kalacak.1. Bu özellik bellek elemanlı devrelerde görülen genel bir özelliktir. Böyle elemanlardan oluşan mantık devrelerine kombinezonsal (combinational) devreler denir.1. Basit ikili işlem elemanları kapılardır (Gate). komuta işaret geldiğinde gecikme elemanlarının çıkışlarında görülecektir.1. yani çıkış bilgileri giriş bilgilerinden farklıdır ve çıkışlar girişler cinsinden yegane olarak belirlenir. Konuşma dilinde ve / veya' ya karşı düşer. Bir yazmaç devresi. A A C B C B A C A 0 1 C 1 0 A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 A 0 0 1 1 B 0 1 0 1 C 0 1 1 1 Tümleyen Kapısı VE. t=i x Gecikme1 t> i+1 Q =x 1 y Gecikme2 Q2 = y z Komut t=i Gecikme3 Q =z 3 Şekil. VEYA(OR) kapısı da girişlerden en az biri veya ikisi birlikte 1 olduğunda çıkış 1 olur. Şekil. Başka elemanların çıkışları olan X Y Z uçlarındaki bilgi.5.ifade edebiliriz. VE (AND) kapısında A girişine. Belli başlı işlem elemanları ve giriş çıkış bağıntıları Şekil. aynı girişler için çıkışların farklı olduğu gözlemlenir. aksi halde 0 olur. kapıyı yöneten işaret gözüyle bakılabilir.5 de verilmiştir.4. 5 .1.4 Bilginin İşlenmesi Bilginin işlenmesi işlem elemanlarıyla yapılır.4 te verilen gecikme elemanlarından oluşmuş mantık devresi. Çıkış. 1. Böyle elemanları içeren mantık devrelerine ardışıl (sequential) devreler denir.1. Şöyle ki A=1 iken B=C yani kapı açık ve A=0 iken C=0 yani kapı kapalıdır.Kapısı VEYA .Kapısı Şekil. Tümleyen kapısı çıkışında girişinin zıddını verir.Yaygın biçimde kullanılan işlem elemanları. Bu da i anındaki girişin (i+1) anında çıkışta görülmesidir.3 de t = t1 ve t=t2 anlarında. girişler cinsinden yegane olarak belirlenememektedir.

d-2R-2 +.1. 7.. Görevli birinin kasayı açmasında bir zilin çalmamasını... Örneğin R=10 R= {0. 7. Konumsal sayı dizgelerinde pozitif tam sayıların yazılması yöntemi 1) ilk tam sayı (0) dır 6 2 1 0 2 1 0 .6... Bir sayamağın bir ilerletilmesi: sıralı abecede bir sonraki sayamaktır. Öte yandan R=2 R=(0.1. A B Şekil. 8.. A ve B bilgileri zilin çalıp çalmamasına komuta eden bilgiyi (Z). A anahtarı görevlinin işe geldiğinde açtığı (0) ve gidişinde kapadığı (1) bir anahtar olsun. A=1 (görevli yok).6.d2 d1 d0. B=1 (kasa açılmış) ise Z=1dir.. d i ∈ R olup işlemler on tabanında yapılır.d-1R-1 +. Örneğin onlu sistemde R=10 olup sıralı abece R= {0. A ve B anahtarlarının kapalı olması mantık 1'e. B=0 (kasa kapalı) ise Z=0 dır. B=1 (kasa açılmış) ise Z=0 dır.1) abecesine dönüştürülmesi ve bu abecede aritmetik işlemlerin yapılışını sırasıyla inceleyelim. 9} kümesidir. taban (radix) denen bir pozitif R tam sayısı ile.dm R m .1.. zil çalmaz.1.5..A=1 (görevli yok). Görüldüğü gibi VE kapısının giriş çıkış ilişkisi ile bu tablo aynıdır. Her konumun (basamağın) R ile belirlenen bir ağırlığı vardır. 3. ilgilendiğimiz iki tabanlı (0. ya şekildeki devre ile veya bir VE kapısıyla üretirler.... B anahtarı da birinin kasayı açmasında 1. zil çalar.. Sayı dizgelerindeki sayamaklara "rakam"da denir.d-1..1. zil çalmaz -görevli varken yabancının gelmeyeceğini varsayalım. 4. B=0 (kasa kapalı) ise Z=0 dır..6 da ki tabloda verilmiştir. Örneğin 1 in bir ilerletilmişi 2. zil çalmaz. 9 un bir ilerletilmişi 0 dır.(1) formülüyle belirlenir.Kombinezonsal bir devre örneği olarak bir alarm devresi tasarlayalım.6 da verilmiştir.. yabancı birinin aynı kasayı açmasında ise zilin çalmasını sağlayan basit bir anahtarlı devre Şekil. + d2R2 + d1R1 + d0R0 +.dm ile ifade edilen N sayısının 10 tabanındaki karşılığı N|R=∑ di R i = dm R m +. 1. Olası bütün durumlar: A=0 (görevli var).6. Görüldüğü gibi sayamakların bulundukları konumların tabana bağlı ağırlıkları vardır. A=0 (görevli var).5 Konumsal Sayı Dizgeleri On tabanlı bilinen abecenin. Bu nedenle bu dizgelere konumsal sayı dizgeleri denilmektedir.1) için 2 tabanındaki 1101 sayısı 1101|2 = 1. zilin çalması mantık 1'e çalmaması da mantık 0'a karşı düşsün.. 3..d-2. 8. R sayamaklı (rakamlı) sıralı bir abeceden oluşan konumsal sayı dizgeleridir. Kullanıla gelen sayı dizgeleri.2 + 0 2 + 1 2 = 13|10 dur. aksi halde 0 olsun. Kombinezonsal bir alarm devresi.2...5. Sözünü ettiğimiz bütün giriş kombinezonları ve çıkış Şekil. Simgesel olarak R tabanlı bir konumsal sayı dizgesinde N = dm.2. 4. 9} için 10 tabanındaki 547 sayısı 547|10 =5 10 +4 10 +7 10 =547|10 dur. açık olması mantık 0'a.

R: istenen taban (bölen)... + 0 = N ( = 0) + i + i − 1 + i − 2 + . verilen sayıyı R ye (on-tabanında) bölüp kalanı tutmak. + d R 0 i i i −1 i−2 0 N 10 ( ) Bu açınımda di en çok ağırlıklı bit MSB (Most Significant Bit) d0 ise en az ağırlıklı bit LSB(Least Significant Bit) olarak adlandırılırlar. çıkan bölümü tekrar R ye bölmek kalanı tutmak ve bu işleme bölüm sıfır oluncaya kadar (Ni+1 =0) devam etmektir... On tabanında verilen herhangi bir sayıyı R tabanındaki sayıya dönüştürmek için tutulan yol ise. Herhangi bir tabandaki bir sayının on-tabanına dönüştürülmesi (1) formülüyle yapılır. 1.. 7 . .1 Taban dönüştürülmesi Yaygın biçimde kullanılan tabanlar onlu. ikili .. R tabanındaki sayı elde edilir. Eğer ilerletme sonucu yeni sayamak (0) oluyorsa bu basamağa (konuma) (0) yazılır ve bir soldaki basamaktaki sayamak bir ilerletilir. d =N + 0 1 R R d d d N 10 N = 1+ 0 =N + 1+ 0 2 R R R2 R2 R2 . + i +1 i +1 2 3 i 2 3 i +1 R R R R R R R R R ________________________________________ N 10 = N = d R i + d Ri − 1 + d R i − 2 + .5. N i :Bölüm.. sekizli (octal) ve 16 tılı (hexagonal) tabanlardır. İşlemler 10 tabanında yapılmaktadır. Böyle devam edilir. Tanıt: N 10 : 10 tabanındaki sayı. Aşağıda 10 tabanındaki 3545 sayısının 6 tabanında karşılığının bulunması bir örnek olarak verilmiştir. d: kalan olsun. Kalanlar geriye doğru ard arda yazıldığında. Çünkü yukarıdaki (1) ifadesindeki di ler burada kalanlara karşı düşmektedir.2) ikinci ve sonraki sayılar şöyle yazılır: En küçük ağırlıklı basamaktaki sayamak bir ilerletilir. + 0 i R Ri R2 Ri d d N d d d d d N 10 0 = i + i − 1 + i − 2 + . Tam sayıların bu biçimde yazılması saymaya karşı düşer.. N 10 d d d = N + i − 1 + i − 2 + .

3436  0. Aşağıda ondalıklı on tabanındaki 0.8906 sayısının 6 tabanına karşılığının bulunması bir örnek olarak verilmiştir. 10 tabanında 16 ya kadar sayıların diğer bazı tabanlardaki karşılıkları aşağıda Tablo 1. Tablo 1.3 te verilmiştir. Böyle istenildiği kadar devam edilir.8906 10 = 0.5 3545:6 = 590 +  6 2  590:6 = 98 + 6   2 98:6 = 16 +  ⇒ 3545 10 = 24225 6 6  4 16:6 = 2 +  6  2 2:6 = 0 +  6  On tabanında ondalıklı bir sayının herhangi bir R tabanında karşılığının bulunması: Sayı R ile çarpılır (10 tabanında).3436 × 6 = 2.0616 ?  ⇒ 0.3 Yaygın tabanlar arası dönüşümler 10 tabanı 2 tabanı 8 tabanı 16 tabanı 0 0000 00 0 1 0001 01 1 2 0010 02 2 3 0011 03 3 4 0100 04 4 5 0101 05 5 6 0110 06 6 7 0111 07 7 8 1000 10 8 9 1001 11 9 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 8 . 16 tabanında gerekli olan ilave sayamaklar yazaç(harf) olarak kullanılır. bulunan yeni ondalıklı sayı tekrar R ile çarpılır ve tam kısmı tutulur.0616 × 6 = 0.2176  Tam ve ondalıklı kısmı olan bir sayı için dönüşüm tam ve ondalıklı kısmı ayrı ayrı düşünülerek iki adımda yapılır. Tanıt bir önceki tanıta benzer biçimde yapılır.3696  0. tam kısmı tutulur . Tutulan rakamlar ondalıklı olarak ard arda yazılarak istenilen R tabanındaki ondalıklı sayı bulunur.3696 × 6 = 2. 0.5202 6 0.8906 × 6 = 5.

Soldaki basamaktaki sayamağa (rakama) "elde" denir. Eğer en küçük ağırlıklı basamaktaki rakamlar 9 . örneğin 1010. sonrada bulunan 10 tabındaki sayıyı 11 tabanına dönüştürmek gerekir.0111 1010|2 = A7A|16 dır. Buda sayma işlemidir. Tersi taban dönüşümünde 8 tabanındaki her bir sayamağa karşı gelen üç bitlik iki tabanındaki sayılar yan yana yazılarak bulunur. tabloda tek basamaklı ise. 2 tabanından 8 ve 16 tabanlarına geçişler için kısa yollar verilebilir. Eğer bu rakamların toplamı. Elde nin 0 olduğu düşünülmüştür.Q defa ilerletilmesidir. İki ve sekiz tabanlı sayı dizgeleri için toplama tablosu Tablo. bu işlem daha basit yapılabilir. dönüştürme işlemleri yapmak gerekmektedir. İki tabanındaki sayı LSB ten başlayarak üçer üçer gruplandırılır ve her üçlü grubun 8 tabanındaki karşılığı yazılırsa 8 tabanındaki sayı bulunur.2 Aritmetik Herhangi bir tabanlı konumsal sayı dizgesinde aritmetik işlemler. her hangi bir tabandan 10 tabanına dönüşü (1) ifadesini kullanarak hemen yapabiliriz. Herhangi bir tabandan herhangi bir bir başka tabana dönüşümü ise önce 10 tabanına. dörtlü gruplar yapmak gerekir. 1. Örneğin 101 001 111 010|2 = 5172|8 dir. Benzer biçimde 16 tabanına geçişte de. Tanıtını düşününüz. Ancak ilgili tabana ilişkin toplama tablosu kullanılarak. İki ve sekiz tabanı için toplama tabloları.5.4. onlu sistemdekine benzer biçimde yapılır. + + 0 1 0 00 01 elde 1 01 10 0 1 2 3 4 5 6 7 0 0 1 1 2 2 2 3 4 3 3 4 5 6 4 4 5 6 7 10 5 5 6 7 10 11 12 6 6 7 10 11 12 13 14 7 7 10 11 12 13 14 15 16 Tablolarda görüldüğü gibi toplam iki basamaklı bir sayı olabilir.1.4 de verilmiştir. Toplama: P ve Q tam sayılarının toplamı (P+Q): P tam sayısının.Görüldüğü gibi taban dönüştürürken. bu rakam toplamda ki aynı ağırlıklı basamak yerine konur. en küçük basamağındaki rakamından başlayarak -bulunulan tabanda. önce en küçük ağırlıklı basamaktaki rakamların toplamından başlanır. Tablo.1. Herhangi bir tabanda iki sayı toplanırken. sonra varmak istediğimiz tabana. Örneğin 7 tabanından 11 tabanına dönüşüm yapmak için önce 7 tabanındaki sayıyı 10 tabanına. 10 tabanından herhangi bir tabana dönüşümde ise bölme işlemleri yapmamız ve kalanları saptamamız gerekir.

İki rakamın çarpımında bulunan. Tablo.6 da iki ve sekiz tabanı için çarpma tabloları verilmiştir.1.75|10 25.00|2 13. birinci basamaktaki rakam toplamda ki en küçük ağırlıklı basamağa yazılır.11|2 11001. soldaki ise çıkarılan sayıda bir önceki basamaktan alınan ödüncü gösterir. ikinci basamaktaki rakam ise çarpımda bir soldaki basamağa elde olarak aktarılıp.5. Tablo. Bu işleme sola doğru devam edilir.5 de iki tabanı için verilen tabloda iki rakamın farkı olan sayılar iki basamaklıdır.111|2 10011|2 772|8 -647|8 123|8 Çarpma: Bu işlem tekrarlanmış toplama işlemidir. İki ve sekiz tabanları için çarpım tabloları x X 0 1 0 0 0 1 0 1 0 1 2 3 4 5 6 7 0 0 1 0 1 2 0 2 4 3 0 3 6 11 4 0 4 10 14 20 5 0 5 12 17 24 31 6 0 6 14 22 30 36 44 7 0 7 16 25 34 43 52 61 10 .6. Tablo. Sağdaki farkı. İki tabanı için çıkarma tablosu a 0 1 b 0 00 01 a-b farkı 1 11 00 ödünç Bir örnek aşağıda verilmiştir. ikinci basamaktaki rakam ise "elde" olarak bir soldaki basamaktaki rakamlar toplamına eklenir. eklenir.1. Böylece ödünç alınan basamaktaki rakam bir küçültülmüş olur.00|10 772|8 +647|8 1641|8 506|10 +423|10 929|10 Çıkarma: Çıkarma işlemi çıkarma tablosundan yararlanarak yapılır.1.01|2 +1011. Bu işlemlere on tabandakine benzer biçimde devam edilir.25|10 +11. İki örnek aşağıda verilmiştir. Sonuç toplam. 11010|2 .1. 1101. toplanan sayılardan bir basamak daha sola kayabilir. Çarpma tablosundan yararlanarak daha çabuk sonuca varılır.toplamı.birinci basamağındaki rakam çarpımda ilgili basamağa yazılır. Tablo. tabloda iki basamaklı ise. iki basamaklı sayının -tek basamaklı ise soldaki basamağında (0) olduğu düşünülür .

İki tabanı için iki örnek aşağıda verilmiştir. 4.1 bölümünde anlatılan 8 ve 16 tabanları ile iki tabanı arasındaki geçiş kolaylığının neden öyle olduğunu kanıtlayınız. 1. 11 . 1101|2 x1011|2 1101 1101 0000 + 1101 10001111 772|8 x647|8 6726 3750 +5734 642026|8 Bölme: Herhangi bir tabandaki bölme işlemi. Bir konumsal sayı dizgesindeki sayamak sayısının fazla olmasının olumlu ve olumsuz birer yönünü tartışınız. 1101| 1011 -1011 1..Çarpmaya ilişkin bir örnek aşağıda verilmiştir. İkili mantık yerine daha üst değerde bir mantıkla çalışan sayısal sistemde bilgi iletişiminde ne yarar sağlanabilir açıklayınız. 14: 2 = 7 Sorular 1. 3. Bilgi iletişim sistemleri ile teknoloji arasındaki ilişkiyi tartışınız.5. 5. on tabanındakine benzer biçimde yukarıda anlatılan çarpma ve çıkarma işlemleriyle yapılır. Analog ve sayısal işaretlerin saklanabildiği ortamları tartışınız.001 0010000 -1011 0101 1110| 10 -10 111 11 -10 10 -10 . 2.

Öyle ki A tanım kümesi (domen). x ∈A.2.1 de verilen diyagramla gösterilen fonksiyon bir 2-li işlemdir. y) sıralı çiftlerinden oluşan kümedir. Yada n-değişkenli fonksiyon denir. F : A→ B ile gösterilir. Fonksiyonel bağıntı (functional relation): R bağıntısı tanım kümesindeki bir elemana değer kümesinde bir ve yalnız bir eleman karşı düşüyorsa bu bağıntıya fonksiyoneldir denir. Örneğin A={a1a2}. R : A→ B ile gösterilir. Yukarıda verilen ikinci bağıntı bir fonksiyondur. Tanım 2. Örneğin A ve B yukarıdaki örnekte verilen kümeler olmak üzere. R > üçlüsüdür.5. y ∈B olmak üzere bütün (x. Hemen görülüyor ki R bir sıralı çiftler kümesidir. 2. Kartezyen çarpım: A ve B kümelerinin kartezyen çarpımı AxB.BÖLÜM 2 BOOLE CEBRİNE GİRİŞ Boole cebrinin aksiyomatik tanımına geçmeden önce kullanacağımız matematiksel kavramların tanımlarını anımsayalım.4.6. R={(a1b2) (a2b3)} kümesi bir bağıntıdır.2.3. Tanım 2. A nın kendi üzerinden n defa kartezyen çarpımı olan küme olmak üzere : A → A ya olan fonksiyona n-lik işlem denir. Tanım 2.1 Matematiksel Genel Kavramlar Tanım 2. fakat R = { (a1b2) (a2b3) (a3b2 ) bağıntısı fonksiyoneldir. B={b1b2b3}olmak üzere AxB={(a1b1) (a1b2) (a1b3) (a2b1) (a2b2) (a2b3)}dür. tanım kümesindeki elemanların tamamı görünüyorsa bu bağıntıya tamamen belirlenmiş denir. Fonksiyon: Tamamen belirlenmiş fonksiyonel bağıntıya fonksiyon denir. n n 12 . A={a1a2a3} ve B={b1b2} kümeleri için R={(a1b1) (a1b2) (a3b2)} bağıntısı fonksiyonel değil. Bağıntı (Relation): A dan B ye bağıntı < A. Tanım 2.1. R bağıntı olmak üzere R⊆ AxB dir. Tanım 2. Şekil. n-lik işlem (n-ary operation) : A . Tamamen belirlenmiş bağıntı (Completely specified relation) : R bağıntısında. B. B değer kümesi. Yukarıdaki örnekte verilen R bağıntısı tamamen belirlenmiştir.

13 .b) ∈ R ise (b.a) ∈ R dir. Tanım 2.b) ∈ R.Geçişlilik (transitive) özellik: (a.a) ∈ R dir. Böyle bir R bağıntısının özellikleri a = a.8.1. b = c ise a = c biçiminde de ifade edilebilir. Örneğin A= {(a1a2a3 } kümesi için R= {(a1a1) (a2a2) (a3a3) (a1a2) (a2a3) (a1a3)} bir sıra bağıntısıdır. a3 a2a1. a = b ise b = a.b) ∈ R ve (b. 2. a1 1 A a1a2. Sıra bağıntısı (order relation): A→ A ya bir bağıntı yalnızca yansıma ve geçişlilik özelliklerini sağlıyor ve (a. Tanım 2.7.a) ∈ R için a = b ise bu bağıntıya sıra bağıntısı denir ve " < " simgesi ile gösterilir. a1 a1a3. a1 a2a3. Örneğin A = {a1a2a3} kümesi için R = {(a1a1) (a2a2) (a3a3)) (a1a2 ) (a2a1) } bir eşdeğerlik bağıntısıdır.Yansıma (refleksive) özelliği: ∀ a ∈ A için (a. a2 a3a2.A2 A aaaa 1 1 a a a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 a3 a1 a2 1 1 1 1 f a1a2.Simetri özelliği: (a. a1 a2a2. 3. a2 a1 a2 a3 Şekil. 2-li işleme (iki değişkenli bir fonksiyona) örnek. (b.c) ∈ R ise (a. a = b. Eşdeğerlik bağıntısı (equivalence relation): R:A→ A ya bir bağıntı aşağıdaki özelliklerin üçünü birden sağlıyorsa bu bağıntıya eşdeğerlik bağıntısı denir.2. a2 a3a3. 1.c) ∈ R dir. a3 a3a1. ve " = "` simgesi ile gösterilir.

∧ . R: 'Toplama' ve 'çarpma' denen ve tanımlanan iki 2-Ii işlem ile 'tümleyen' denen ve tanımlanan bir 1-li işlemden oluşan kümedir. a ∨ 0 = 0 ∨ a = a 2.2. Bunlara dual aksiyomlar da denir. Tanım 2. Öyle ki S: Sonlu sayıda elemandan oluşan bir kümedir. Boole Cebri: Boole cebri M = (S. Boole cebri aksiyomları A. a ∧ (b ∨ c) = (a ∧ b) ∨ (a ∧ c) a.11. Yani 1. Toplama. Boole cebri aksiyomlarından çıkarılan bir teorem veya cebirsel eşitlikten (+) ile (. Birim elemanları aksiyomu ∀ a ∈S için geçerli olan öyle bir 0 elemanı vardır ki a ile toplandığında a nın kendisini verir.) görülen yere (+) ve 1 görülen yere 0. Yine ∀ a ∈S için öyle bir 1 elemanı vardır ki a ile çarpıldığında a nın kendisini verir. ve 2. geçerli olan ve dual denen ikinci bir teorem veya cebirsel eşitlik bulunur.4.c ∈S için 2. Değişken: S kümesindeki herhangi bir elemanı simgeleyebilen bir simgedir. Tanım 2. Öyleyse var olan teorem veya cebirsel eşitlik dual aksiyomlar kullanılarak tanıtlanır. A.b ∈S için 1. adımlarından birinden diğerine yukarıda sözü edilen yer değiştirmelerle geçilir. Bundan sonra ∨ . A: S nin elemanlarıyla R deki işlemlere ilişkin aksiyomlar kümesidir. ∧ simgeleri yerine sırasıyla alışagelen kullanacağız.) simgelerini Teorem 2. Tümleyen elemanı aksiyomu ∀ a ∈ için öyle bir tümleyen denen a' elemanı vardır ki 1. Dağılma (distributive) aksiyomu 1.). (. Sabit (değişmez): Boole cebrindeki S kümesinin her bir elemanı bir sabittir.9. a ∧ a' = a' ∧ a = 0 dır.1 Yer değiştirme (comutative) aksiyomu: a.1. A.b. a ∧ 1 = 1 ∧ a = a dır. İşlem tanımı uyarınca bu matematiksel sistem kapalıdır. (+). 14 . ' simgeleriyle gösterilir. (.R. a ∨ a' = a' ∨ a = 1 2. çarpma ve tümleyen işlemleri sırasıyla ∨ . yani (+) görülen yere (. a ∨ b = b ∨ a 2. a ∧ b = b ∧ a dır.A) üçlüsü ile verilen bir matematiksel sistemdir.2 Boole Cebri Tanım 2.10.3.) nın ve 1 ile 0 ın yer değiştirmeleriyle.2. Tanıt: Her aksiyomun 1. A. 0 görülen vere 1 koyarak. a ∨ (b ∧ c) = (a ∨ b) ∧ (a ∨ c) dir.

1 A.3.a'2 varsayımımızdan =a'2. 15 .2 A.2.2 = 0+a'1.a'1=0 ve a+a'2=1. Yani a+a'1=1.a'2 A. 1.2 A. Yani a' tektir. Yani (a' )'=a dır.1 gereğince sol taraf 0' dür.a = a dır.eşitlik düalite teoremince tanıtlanır.12.2 = a+0 A. A. Teorem 2.4.4.2.a'2+a'1. Eşdeğer kuvvet (idempotent) teoremi a+a = a ve a. Herhangi bir a elemanının tümleyeninin tümleyeni.a'1 A.1 aksiyomunda a elemanını 0 olarak alırsak 0+0'=1 dır.2 =a'2 a’nın tümleyeni farklı iki a1 ve a2 olamaz.(a+a'2) A. Üreysel (generic) değişken: Aksiyomlarda kullanılan değişkenler olup. kendisine eşittir. Birim elemanlarının tümleyenleri 0'=1 ve 1'=0 dır.1. Tanıt: a+1 = 1.1 = a+a'. a'1= 1. Teorem 2.a+a'1.(a+1) = (a+a' ) (a+1) = a+a'.2.4. Tanıt: a+a = 1. Tanıt: Varsayalım ki a ya ilişkin farklı iki tümleyen elemanı a'1 ve a'2 olsun.3.1 A. hem herhangi bir eleman (değişmez veya değişken) hem de cebirsel ifade olabilirler.2 A. 4.2 =a.3.4.(a+a) A. Tanıt olmayana ergi yöntemiyle yapılmıştır.2.2 =a A. Teorem 2.3. a+1 = 1 2. a.4. a.1 Teorem 2.2 = (a+a') (a+a) A.5.a'2 A.1 A. Tanıt: A.a A.3. o halde 0'=1 dir. 1'=0 olduğu dual aksiyomlardan yararlanarak tanıtlanır. 0 = 0 dır.3. çünkü eşittirler.3.3.4.2 A.1.2 = a'1.2 ve A. a'1 = a'1. Tümleyen elemanı tektir.1 = (a+a'2).6. A.Tanım 2.(a+a'1) A.4.4.a'2=0 olsun. Teorem 2. a.1 = a+a' =1 2.2.1 dual eşitlik benzer biçimde tanıtlanır.1 =a'2.

c Teorem 2.1 A.2 A.1 = a+b A. 16 .3 =a A.1 A.1 Teorem 2.2 Diğer eşitlik dualite teoremince tanıtlanır.c) = (a.2.a+0 = (a' )'. yukarıda tanıtladığımız eşitliğin duali alınarak yapılır.2 = a. X = Y olduğunu tanıtlayacağız.2.a' = (a' )'.b = a a. Teorem 2.1 A. aX = aX = a[a+(b+c)] =a Teorem 2.b A.(a'+b) = ab eşitlikleri sağlanır. 4.1 = 1.4. Teorem 2.1+a.3.9. yani associative dir.2.2 Teorem 2. 2.a+a'.1 = (a' )' (a+a' ) = (a' )'.(a+b) A.3.7 = a dır O halde eşdeğerlik bağıntısının geçişlilik özelliği gereğince aX=aY=a (1) dır. Boole cebrinin herhangi iki elemanı arasında a+a' b = a+b a.a+(a' )'.7 ve aY = aY = a [(a+b)+c] = a (a+b)+a. Boole cebri (+) ve(.8.3. a+(b+c) = (a+b)+c a. b Boole cebrinin elemanları olmak üzere a+a.4.(a+b) = a eşitlikleri geçerlidir. Yutma teoremi: a.2 = a+a. [(a' )'+ a' ] = a.2 A.2 ikinci eşitlik.(b.b) .2 A.3.b = a.2 A. Tanıt: a+a.2.c A.3. Tanıt: a+a'b = (a+a') (a+b) A.c dir.4.2 = a(1+b) A.1 =a A.a = a.) işlemleri için gruplandırılabilir. Tanıt: X=a+(b+c) Y=(a+b)+c olsun.4.7.Tanıt: (a')' = (a' )'.

Dual eşitlik benzer biçimde tanıtlanır.2 A.b + a' c + b.4. matematiksel tümevarımla (a1+a2+.1 = 1. . (a' b' ) = aa' b'+ba' b' A.4.a2 .3.2 A.2.an) ' = a'1+ a'2+.b + a'.3.a = [(a+a' )+b] [a+ (b+b' )] Teorem 2.10.2 A.1 A. Tanıt: (a+b)+a' b' = [(a+b)+a' ] [(a+b)+b' ] A.c Tanıt: a. De Morgan teoremi: Boole cebrinin birer elemanı olan a ve b arasında (a+b)' = a' b' (ab)' = a'+b' bağıntıları vardır.1 (2) dır.b + a' c + b.c = a. Teorem 2. 2.2.2 A. A.11.+a3)' = (a'1-a'2 a3 .3 =1 Teorem 2. De Morgan teoremi.4.2 A.1 Teorem 2.2.b =0 dır.2 A.1 Teorem 2.2.a = 0 b'+a'0 A.c.a'n ) ve (a1.b + a' c + b.+a'n biçiminde genelleştirilebilir.4.1 17 . Dual olan ikinci ifade benzer biçimde tanıtlanır.Diğer taraftan a' X = a' [a+ (b+c) = a' a+a' (b+c) = 0+a' (b+c) = a' (b+c) ve a' Y = a' [(a+b)+c) = a' (a+b)+a' c = a' a+a' b+a' c = 0+a' (b+c) = a' (b+c) geçişlilik özelliğiyle a' X = a' Y = a' (b+c) 1 ve 2 eşitliklerinden aX+a' X = aY+a' Y (a+a' )X = (a+a' )Y X=Y Yani a+(b+c) = (a+b)+c dir.c = a.9 = (1+b) (a+l) A. . Consensus teoremi a. O halde aksiyom 4 gereğince (a+b)' = a' b' dür.2 ve A. A.2..2.5 Diğer taraftan (a+b) .4.

B) ' (ø) ∪ (ø) (ø) (A) (B) (A.B) (A. Bütün fonksiyonlar aşağıda verilmiştir. 1 ve 0 birim elemanları sırasıyla (A. birleşim.. kümeler kuramının kesişim.b2) olsun.B) ve ø kümeleri alınarak. f : A → B tanımlanan farklı fonksiyon sayısı. kesişim ve tümleyen işlemlerine ilişkin tanım tabloları aşağıda verildiği gibidir. olduğuna göre. A = (a1.a3) ve B = (b1. fonksiyon sayısı f1 a1 a2 a3 b1 b1 b1 n p N = 2 = 8 dir.c.1).( a + a' ) = a.) (A) (B) (B) (B) (A. S in n kez kartezyen çarpımı olan S n = SxSx.c Teorem 2.B) (A.2. f7 f2 f3 f4 f5 f6 f8 b2 b2 b2 b1 b2 b2 b2 b1 b2 b2 b2 b1 b2 b1 b1 b1 b2 b1 b1 b1 b2 3 Teorem 2.(B).B) (A.. (A). ∩ (A) (B) (A. S → S ya tanımlanabilen farklı n-değişkenli fonksiyon sayısı. Z={A.B) (ø) (ø) (ø) (ø) (ø) (ø) (A.b + a' c + b.(AB)} kümesi.B) (A) (A) (A) (A. Yani her bir permütasyon bir fonksiyona karşı düşer. S in N kardinalitesi (#S = N) N olmak üzere N( ) dir. (∩ ) kesişim.B) (ø) (A) (B) (A..B) (ø) a) Birleşim işlemi b) Kesişim işlemi c)Tümleyen 2. Tanıt tekrarlanabilen elemanlı permütasyon tanımıyla kolayca yapılır. (Tablo 2.B) (B) (A.B} kümesinin alt kümelerinden oluşan S= { (ø).b + a'. Örnek 2. Tanıt kümeler teorisinin aksiyomları ile Boole Cebri aksiyomları arasındaki karşılılıktan yararlanarak yapılabilir.b + a' c + a b c + a' b c = a b (1 + c ) + a' c (1+ b) = a.B) (A.2.B) (A.B) (B) (ø) (ø) (B) (B) (B) (A) (A.B) (A) (ø) (A) (ø) (A. A’nın kardinalitesi #A=p ve B nin kardinalitesi #B=N. #A = p = 3 ve #B = N = 2 dir.B) (A.= a. n Tanıt: Tanım 2. N farklı işaretin tekrarlanabilir p li permütasyonları (devşirim) sayısı olan N p dir.3 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar Teorem 2.xS kümesindeki eleman sayısı N 18 n yani N .B) (ø) (A) (B) (A.14. S kümesine ilişkin işlemlerin tanım bağıntıları. tümleyen işlemleriyle bir Boole cebri oluşturur. kümeler kuramının (∪ ) birleşim.1.B) (A. S kümesinin elemanları için birleşin. Örnek 2.a2.13.6 da verilen n-değişkenli fonksiyon tanımı uyarınca.1. bağımsız aksiyomların sağlandığı görülür Tablo 2. m-elemanlı bir I kümesinin bütün alt kümelerinden oluşan bir kuvvet kümesi S. tümleyen işlemleriyle bir Boole cebri oluşturur.

. Örnek 2.3.. Tablo 2. . S = (S1. Örneğin f1= (x1+x2)' ve f2= x'1. Tanım 2. Bir fonksiyon. f=x’i 2 uzunluklu.tekrarlanabilen farklı elemanın n li permütasyonları sayısı kadardır (#S =N ). f = x1+x2 ise 3 uzunluklu fonksiyona birer örnektir. .2. . Diğer sütunlardan her biri bir fonksiyona karşı düşer. .2. . 19 n . . .. x1 x2 a1a1 a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 f1(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a1 f2 (x1 x2) f3(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a2 . Bir başka yaklaşımla formül biçiminde ifade edilebilen Sn → S e fonksiyonlardır. F = a. Boole olan fonksiyonların dışındaki bütün fonksiyonlara Boole olmayan fonksiyon denir. . . . . n-değişkenli Boole fonksiyonu: x1.13.x'2 fonksiyonları eşdeğer olup birincisi 4 uzunluklu ikincisi ise 5 uzunlukludur.14. İlk iki sütun sırasıyla x1. S kümesindeki her bir elemana S kümesinde bir eleman karşı düşüren fonksiyona denir. N = 3. . . Öyleyse Teorem 2. . yazılış biçimine göre farklı uzunlukta olabilir. f19683(x1 x2) a3 a3 a3 a3 a3 a3 a3 a3 a3 n 2 2. . . x2 .xn değişkenlerine (+). . . tekrarlanmış veya tekrarlanmamış değişkenler ile tekrarlanmış veya tekrarlanmamış işlemlerin toplam sayısıdır. . Üç elemanlı bir kümeye ilişkin tanımlanabilen iki değişkenli fonksiyonlar. f = x1 1 uzunluklu fonksiyona.. n = 2 olduğundan N(N ) = 3 =3 = 19683 dür. (‘) işlemleri uygulayarak.S3) olduğuna göre f:S → S e tanımlanan iki değişkenli (3 ) 9 n 2 fonksiyon sayısı. . . x2 bağımsız değişkenlerinin aldığı değerlere karşı düşer. de gösterilmiştir. .). .4 Boole ve Boole Olmayan Fonksiyonlar Tanım 2. S kümesinde 2 2 N = 3 = 9 eleman vardır ve tablo 2. . Boole fonksiyonunun uzunluğu: Boole fonksiyonunun formülle verilen ifadesinde tekrarlanmış veya tekrarlanmamış sabitler. (.12 den dolayı S → S'e fonksiyon sayısı N n n (N ) n n dir.S2. . .

. f(x1.. f(x1.h(x1.xn) = g(x1.xn)| x xi =0 i xi =1 i 20 .xn)= xi dir... x 0 i x i= i =1 f(x1..xn)=a için f(x1....xi..xi.xn)=h(x1. (k+1) uzunluklu bir Boole fonksiyonu k veya daha küçük uzunluklu g ve h fonksiyonları cinsinden ancak aşağıdaki üç farklı biçimde yazılabilir.. xi ..xi.xn) = g(x1. . a) g ve h nın uzunlukları L veya daha küçük uzunluklu olduklarına göre g(x1. 1 i xi =1=1 olup f(x1. ..xn)| =x f(x . .xn) f(x1.xi..... xi =0 + xi ] (2) Tanıt: Önce ilk ifadeyi matematiksel tümevarımla sonra ikinci ifadeyi dual alarak tanıtlayalım. f(x1x2.xn)=[g(x1.. .xn)+h(x1. .xi....x .. ...a..xi. L=1 uzunluklu Boole fonksiyonları için (1) ifadesi geçerlidir.. . xn )olmak üzere n-değişkenli bir xi = 0 x'i + f (x1..xn) ]' Bu olası üç farklı durumu ayrı ayrı inceleyelim. .... .xi.... ..xi.xn)| veya duali f(x1.....xn)=a.xn)| =x xi =0 J ..xn)..x2..xn)=g(x1..xn)| xi =1 xi (1) [(x1.xi....15.xn)| = a. ... 1 i xi =1 J olup x' + f (x1. .xi..xn)|x =1 i +x'i ] [ f (x1......Xn)| biçimlerinde yazılabilir. ..k için (1) ifadesinin geçerli olduğunu varsayalım ve L = k+1 uzunluklu bir Boole fonksiyonu için bu ifadenin geçerliliğini tanıtlayalım.xi.. x x i =0 i =1 dir...xi.xn)| x = xJ x'i+xJ xi = xJ(x'i + xi) = xJ1 = xJ f(x1.. .xi...... . .....xn)= xi için f(x1.. f(x1..xn)| x' + f (x1...xi. .xi..... .......xn)| xi = a x'i+a xi = a(x'i + xi) = a....xn)| xi =0 i xi =1 i Şimdi L ≤. a) b) f(x1.xn)| x' + g (x1..xn)| 1 =a olup xi =0 xi = f(x1..xn)= = 0 = f(x1.xn)| x' + h (x1.. f(x1..xi..... .xi.xn) | xi Boole fonksiyonu.xi. ..xn) c) f(x1..1 = a dır..xn)| x xi =0 i xi =1 i h(x1..xn)| xi =0 =0..xn) = f(x1.. f(x1.xn)= xJ için f(x1.xn)| xi = 0 x'i+1 xi = 0 + xi = xi dir..xn)| f(x .Teorem 2.x ... L=1 uzunluklu Boole fonksiyonları f(x1...xn)| x'i + f (x1.

xn)| x' + g'(x1...xi.xi. Teorem 2.. ..xn)| h (x1....1) x'1...xi.1.0.. geçerlidir.0) x'1..0) x'1... Öyleyse g(x1. x2.. ...... xn) ] = --= f (0.. xn) ]+x1 [ x'2 f (1.xn)| x'i + f (x1. .x'2 xn+ f (1..xi.xn)| xi =1 xi + h (x1...xi. x'n+ f (0..xn) ]' = [ g(x1...xn)| b) xi = 0 h(x1... x2....xi.xi....0......xn)| xi x x i =0 i =1 L = k+1 uzunluklu f fonksiyonu için de verilen bağıntı geçerli olduğuna göre her zaman geçerlidir.....xn) = x'1 f (0.1) x1x 2… n xn biçiminde ifade edilebilir.....1) x1x'2x3 xn+ ...15.. 21 .1) x1...xi .xi.x'2 x'n+ f (0.xi... xn) = x'1 f(0....xn) + x1 f (1.xi...1..xi.......1....xn)| + g'(x1. x'i + g' (x1.xi......xn)| + x'i ) ] xi =0 xi =1 = g' (x1.xi.xn) = [g(x1..0.xi...xi.xn)| xi =0 xi =1 xi =0 i xi =1 Consensus teoremi gereğince = g' (x1.xi.........xn)+h(x1.xn)| =f(x1. 0.......xn)| xi x i =1 g(x1..xn) + x1 f (1....xn) c) xi =0| x'i + f (x1.xi ..x 2 xn bulunur..xi...xn) = f (0.xn)| x' xi =0 xi =0 i +g (x1..xn)| =f(x1. (2) eşitliği (1) eşitliğinin duali olduğundan......xi. 1. Boole fonksiyonlarının birinci tip kanonik açınımı: f : S → S e ndeğişkenli bir Boole fonksiyonu "çarpımlar terimleri toplamı" f(x1.. 0.xn)|xi =1 xi ]' = [ (g' (x1.xi....xn)| xi =1 [g(x1.xn)| g' (x1.h(x1........x'2 ... x2..0. 1.15 e göre açınımı ard ardına n kez uygulanarak f(x1.xn)| xi + xi ) .....+ f (1....0...xn) = g(x1...xi .....xi.xi...xn)........ xn+ f (1..xn)| xi =0+ xi =1 h(x1..0...xn)| xi =0 ]x'i ] xi +[g (x1.... xn) = x'1 [ x'2 f (0.1) x'1.....xi ..... .xi.xn)| x xi =0 xi =1 i = f(x1....xn)|xi =0 x'i + g (x1...xn)| .xn) + x2 f (1. x2.. (g' (x1..xi....xi..xn) + x2 f (0..yazılabilir....xn)| x xi =1 xi =1 i x'i + f (x1..x'2 .. Tanıt: Verilen fonksiyonun. teorem 2... ......

1. =[ f (0... .x i 1 2 −1 n) yazılabilir.1) ve ∆ m0 (x1x2 . xn .0) + x1 +x2 +.. . f(2n-1) = f(1. x2 xn) = i= 0 f(1.. Tanım 2. f(i) ve mi deki i.1) .. .[ Tanıt: Teorem 2. . 22 . xn dır. f(i) ye ilişkin eşitliğin sağında fonksiyonun değişkenlerinin aldıkları değerlerin saptanması: i sayısının iki tabanındaki karşılığında.+x'n] biçiminde ifade edilebilir. ..0) ∆ f(1) = f(0. . ∆ n m2 -1 (x1x2 . xn) = x'1x'2 .. . bir basamaktaki sayamak 0 ise ilgili değişken tümleyen (x') olarak.. .. basamaklar değişkenlere karşı düşürüldüğünde.xn ) = 2 n ∑ f(i) m (x x .0.. . xn) = x'1x'2 .1)+x'1+x'2+. mi lere ilişkin eşitliğin sağındaki çarpım terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında.15 Minterim: Bir Boole fonksiyonuna ilişkin 1. sayamak 1 ise ilgili değişken kendi (x) olarak çarpımlar teriminde görülür. basamaklarda ki sayamaklar ilgili değişkenlerin aldıkları değerlerdir..1)+x1+x2+.tip kanonik açınımda çarpımlar terimlerine minterim denir Teorem 2.+x'n] .1.. . . . .0. tip kanonik açınım bir başka biçimde f (x1x2 . 0 < i < 2n-1 olan 10 tabanında bir sayıdır. öyle ki ∆ f(0) = f(0.0. .0.. . +Xn)] [ f (0.15 in duali alınarak tanıt yapılır.. . xn) = x1x2 .1. . . basamaklar değişkenlere karşı düşürüldüğünde.16 Boole Fonksiyonunun ikinci tip kanonik açınımı: f:Sn → S e ndeğişkenli bir Boole fonksiyonu "toplamlar terimleri çarpımı" f(x1. x'n ∆ m1 (x1x2 . .

ve 2. xn) = x1 + x2 +.xn )] yazılabilir. xn) = x'1 + x'2 +. xn) = x1 + x2 +.xn ) = ∏ 2n −1 i=0 [f(i)+.1 simgelerinin n-li permütasyonları sayısı (2 ) kadar olan tanım elemanına karşı düşen değer elemanları biliniyorsa. Herhangi bir n-değişkenli Boole fonksiyonuna ilişkin 0. f(0. bir basamaktaki sayamak 0 ise ilgili değişken kendi (x) olarak. tip açınım içinde benzer tanıt yapılır.4. . Bu Boole fonksiyonuna ilişkin 1.Mi (x1x2 . .1) = 1.2.1 de verilen S kümesi için f:S → S e tanımlanan iki değerli bir Boole fonksiyonun 2 =2 = 4 adet 0.1 simgelerinden oluşan tanım elemanı için aldığı değerler f(0. Bu sonuç 1.+x1x2+Bx1x2 dir. tip kanonik açınımda tanımlandığı gibidir Mi ler ise ∆ M0 (x1x2 . 2.17. tip kanonik açınım: f(x1x2) = f (0. Örnek 2. .0)x'1x'2+f (0. Tanım 2. tip kanonik açınımda toplamlar terimlerine Makterim denir. n Mi deki i 0 < i <2 -1 olan 10 tabanında bir sayıdır. tip açınımı X ve Y olsun. Sonuç 2.. tip kanonik açınım 23 n 2 2 n .0)x1x'2+f (1. + x'n . . öyle ki f(i) 1. ... +xn ∆ M1 (x1x2 . en az bir minterimin katsayısı X ve Y de farklı olmak zorundadır. f(1..1. Örnek 2.0) = A.0) = 0.1) = B olsun. tip kanonik açınımlardan hemen görülmektedir. O halde farklı iki 1. tip açınımlar yeganedir. Teorem 2. Mi ye ilişkin eşitliğin sağındaki toplam terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında basamaklar değişkenlere karşı düşürüldüğünde. f(1. sayamak 1 ise ilgili değişken tümleyen (x') olarak toplamlar terimlerinde görülür. fonksiyon tanımıyla çelişir.16 Makterim: Bir Boole fonksiyonuna ilişkin 2. 2. Bir başka deyişle herhangi bir Boole fonksiyonu 2n özel değeriyle yegane olarak belirlenir.1)x'1x2+f(1. bu fonksiyon yegane olarak belirlenmiş olur. X ve Y farklı olduğuna göre. + x'n dır.Bir Boole fonksiyonuna ilişkin 1.1)x1x2 = Ax1x2. . ve 2. ∆ n M2 -1 (x1x2 . . Tanıt: Varsayalım ki bir Boole fonksiyonun farklı iki 1. . Bu demektir ki fonksiyonun aynı bir tanım elemanına farklı iki değer elemanı karşı düşer. tip açınım olamaz. tip kanonik açınım bir başka biçimde f (x1x2 .

) .) tip kanonik açınım yazılır.4 te çift çizgi ile ayrılan birinci bölgedeki verilerle f1 e ilişkin kanonik açınımlar. Boole olmayan bir fonksiyondur. (B) .2. bölgede f1 in aldığı değerleri alan. Örneğin x1x2 = AB domen elemanı için Boole fonksiyonunun aldığı değer. ( .1 de yerilen S={(Ø) . (AB) } kümesi ile (+) .1)+x1+x'2] [f(1.4 te verilen fonksiyon olup bir Boole fonksiyonudur.1 deki işlem tanım tablolarından yararlanarak f(x1x2) |=Ax1x2+x'1x2 +B x1x2 = A A' B' +A' B + B A B = 0.A)=A olduğu halde f2(0. (A) . N=4.5. Örnek Boole fonksiyonu için S2 → S ilişkisi 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 0 B A 1 0 A 0 B B 1 0 AB B BA A BB 1 Sonuç 2. Örnek 2.3. 0. ikinci bölgedeki f1 e ilişkin verileri sağlar. x2= B S2 S 00 A 01 1 Tablo2. veya 2. çift çizgi ile ayrılan 1.4. Oysa f1(0. karar verilebilir. O halde f2 Boole fonksiyonu olamaz. Bu fonksiyon tablo biçiminde tablo 2. 01 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 1 1 0 0 B B A 0 1 1 0 0 A A 0 0 B B B B 1 1 0 0 AB B B BA A A BB 1 1 S2 f1 f2 24 .4 te verilmiştir.) tip kanonik açınım formülüyle bulunan değerlerden farklı ise fonksiyon Boole olmayan fonksiyon. tanım kümesinde arta kalan (Nn-2n) tanım elemanı için fonksiyonun aldığı değer.B+0. 1.A)=0 dır.B' + B. Boole fonksiyonu olsaydı f1 in aynı olacaktı.f(x1x2) = [f(0.1 den oluşmuş 2n tanım elemanı için fonksiyonun aldığı değerden yararlanarak 1. Boole olan ve olmayan fonksiyonlara örnek.2. aynı ise fonksiyon Boole fonksiyonudur. Çünkü tablo 2. ( ' ) işlemlerinin oluşturduğu Boole cebrinde S2 → S e tanımlanan 2 değişkenli iki fonksiyon tablo 2. f2. Tablo 2. 1 (2. n=2 dir f1 fonksiyonu örnek 2.B=B x1= B bulunur. Örnek 2. tip kanonik açınımlardan yararlanarak. örnek 2.1)+x'1+x'2] = (A+x1+x2) (x'1+x2) (B+x'1+x'2) dür. Verilen f:S2 → S fonksiyon Boole varsayılarak. fakat ikinci bölgede en az bir yerde f1 den farklı olan Boole olmayan çok sayıda fonksiyon verilebilir.0)+x'1+x2] [f(1. S2 kümesindeki diğer tanım elemanları için Boole fonksiyonunun aldığı değer elemanları yukarıdaki herhangi bir açınım formülünden hesaplanarak bulunabilir.3 de verilmiştir. x1= A.0)+x1+x2] [f(0. n: değişken sayısı N=#S olduğuna göre. f2 fonksiyonu ise 0-1 den oluşmuş 2n =22=4 tanım elemanı için f1 in aldığı değerleri almaktadır. Verilen bir fonksiyonun Boole olup olmadığına. (2.4 te. 00 A A Tablo.

Anahtar fonksiyonları: İki değerli Boole cebrinde tanımlanan fonksiyonlara anahtar fonksiyonları denir.4. Tablo 2. + 0 1 . bütün anahtar fonksiyonları Boole fonksiyonu olup formül biçiminde ifade edilebilirler.3.5 te verilen toplama. 0 1 ' 0 0 1 0 0 0 0 1 1 1 1 1 0 1 1 0 İleride ki konularda iki değerli Boole cebrinin bir matematiksel model olarak temsil ettiği fiziksel sistemler üzerinde duracağız.13 uyarınca N(N n (N ) n (2 ) n ) olduğuna göre Boole olmayan fonksiyon sayısı [N . S={0. Tanım 2. Sonuç 2.1} kümesi için tanımlanan Sn → S e n-değişkenli fonksiyonların tamamı Boole fonksiyonudur.1} kümesinin. Farklı seçim sayısı. çarpma.20.8 . tümleyen işlemleriyle oluşturduğu Boole cebrine iki değerli Boole cebri denir. tip 25 . S = {0. Anahtar fonksiyonlarının 1. Çünkü 1.1 den oluşmuş 2 tanım elemanına karşı düşen değer elemanları bağımsız olarak seçilebilir.5. 2. kanonik açınımlar gereğince. çünkü açınım formülüyle yegane olarak belirlenirler. O halde Boole fonksiyonu sayısı N n (2 ) n (N ) n n (2 ) Sonuç 2.N ] dir.19.veya 2.N ) ] dir. Tanım 2. 1.çarpma. f:S → S e n-değişkenli Boole olmayan fonksiyon sayısı ise [N . Tablo 2. tip kanonik açınımında katsayısı 1 olan minterimlere doğru. -N farklı işaretin 2 Ii permütasyonları sayısı. tip kanonik açınımlarında yalnızca doğru minterimleri. 2.17. # S = N olduğuna göre f:Sn → S n-değişkenli Boole fonksiyonu sayısı n n (N ) n (2 dir. Tanım 2. Doğru ve yanlış minterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 1.Diğer tanım elemanlarına karşı düşen değer elemanları bağımsız seçilemez. N n (N ) =N n (2 ) = 2 n (2 ) dir.4 uyarınca ikili Boole cebrinde tanımlanan bütün fonksiyonlar Boole fonksiyonu olduğuna göre. Boole fonksiyonları için 0. Sonuç 2. 0 olan makterimlere ise doğru makterim denir. tümleyen işlemleri. 0 olan minterimlere ise yanlış minterim denir.5 İki Değerli Boole Cebri ve Anahtar Fonksiyonları Tanım 2. Doğru ye yanlış makterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 2. İki değerli Boole Cebri: 0 ve 1 birim elemanlarından oluşan S={0.1} kümesi için tanımlanan toplama. N dir. teorem 2. tip kanonik açınımda yalnızca doğru makterimlerin düşünülmesi yeter. Sn → S e toplam fonksiyon sayısı. tip kanonik açınımında katsayısı 1 olan makterimlere yanlış.N dir.

ve fonksiyona ilişkin minterim ve makterimler.4. Örnek 2..xn) = Σ Doğru minterimlerin 10 tabanındaki indisleri.xn) = Σ Doğru minterimler veya biçiminde olur. Örneğin f(x1x2x3) = Σ 2.6.3.6.7 ile gösterilen anahtar fonksiyonu f(010) =f (100) = f (101) = f (111) =1 ve f(000) = f (001) = f(011) =f (110) = 0 olan bir fonksiyondur..7 = f(0)m0+f(1)m1+f(2)m2+f(3)m3+f(4)m4+f(5)m5 + f(6)m6+f(7)m7 = 0. . tip kanonik açınımları f(x1.21 Doğruluk tablosu: İki değerli Boole cebrinde bir fonksiyona ilişkin tanım ve değer kümesi elemanlarını gösteren tabloya doğruluk tablosu denir. O nedenle 1.x2. x2 x3 x1 f(x1x2x3) Minterimler makterimler i 2 1 f(i) Mi Mi 2 2 20 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 M0=x1+x2+x3 M1=x1+x2+x'3 M2=x1+x'2+x3 M3=x1+x'2+x'3 M4=x'1+x2+x3 M5=x'1+x2+x'3 M6=x'1+x'2+x3 M7=x'1+x'2+x'3 f(x1.açınımda 1. 2. tip açınımda 0 olurlar ve fonksiyonun ifadesinde görülmezler. Tanım 2.6 =[f(0)+M0] [f(1)+M1] [f(2)+M2)] [f(3)+M3] [f(4)+M4] [f(5)+M5]+[f(6)+M6] +f[(7)+M7] =[0+M0] [0+M1] [1+M2] [0+M3] [l+M4] [l+M5] [0+M6] [1+M7] 26 .x2.xn) = Π Doğru makterimler biçiminde yazılabilir. veya Örnek fonksiyonun 1. Anahtar fonksiyonlarının bir gösterilimi de f(x1.6 da bir anahtar fonksiyonuna ilişkin doğruluk tablosu ve minterim ve makterimler verilmiştir.1.5.m0+0 m1+1 m2+0 m3+1 m4+1 m5+0 m6+ 1 m7 = m2+m4+m5+m7 = x'1x2x'3+x1x'2x'3+x1x'2x3+x1x2x3 dır... 2. .x2.xn) = Π Doğru makterimlerin 10 tabanındaki indisleri f(x1. ve 2. Tablo 2. .4. Aşağıdaki Tablo 2.5.Bir Boole fonksiyonuna ilişkin doğruluk tablosu. tip kanonik açınımı f (x1x2x3) = Σ 2.x2.tip kanonik açınım ise f (x1x2x3)=Π 0. .

Son olarak ta ikili Boole cebri.M1. bu cebirde tanımlanan anahtar fonksiyonları ve bu fonksiyonların minterim ve makterimler cinsinden nasıl yazıldığı gösterilmiştir.M3. Bundan sonraki bölümlerde yalnızca ikili Boole cebri kullanılacaktır. 27 .=M0.M6 =(x1+x2+x3) (x1+x2+x'3) (x1+x'2+x'3 ) (x'1+x'2+x3) dır 2. ve 2. tip kanonik açınımlar verilmiştir.6 Özet Bu bölümde en genel anlamda Boole cebri ve bu cebirde tanımlanan Boole olan fonksiyonlarla Boole olmayan fonksiyonlar incelenmiştir. Boole olan fonksiyonlara ilişkin genel 1.

Dildeki cümleler. X ve Y önerme değişkenleri olup D(doğru) ve Y(yanlış) değerlerinden birini alırlar. Tanım 3.1. Pozitif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0 ın simgelediği gerilimden (akımdan) büyükse dizge pozitif mantıkla çalışıyor denir. Akım mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri akımın olup olmamasını simgeliyorsa.1 Giriş Bu bölümde sırasıyla önermeler cebrinin ve kapı elemanlarından oluşan sayısal dizgelerin. ( ∧ ) kesişim. bu dizge gerilim mantığı ile çalışıyor denir. Y(yanlış) } kümesi ve aşağıda tablo 3. S={ D(doğru). çarpma( ∧ ). (`) olumsuz işlemleriyle aşağıdaki tablo 3. Buna göre "Bu gün Gümüşsuyunda yağmur yağabilir" bir önerme değildir ama "Bugün Gümüşsuyunda yağmur yağdı” bir önermedir. 3. Dilde kullandığımız bazı cümleler. Tablo 3.3. olumsuz(-) işlemleri.1. Tanım 3. fiziksel dizgelerdeki elektriksel büyüklüklerin (akım veya gerilim) olup olmamasına karşı düşürüleceklerdir.1 deki gibi betimlenebilirler. 28 . Boole cebrindeki {S} kümesinin 1 ve 0 elemanları. Gerilim mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri gerilimin olup olmamasını simgeliyorsa. Bu betimlemede önermelerin özelliği ya doğru ya da yanlış olmasıdır.4. Dildeki ifade Önermeler Cebrinde Boole Cebrinde olumsuz x -x Olumsuz x' x veya y veya ikisi de x ∨ y Birleşim x+y x ve y x ∧ y Kesişim x. Negatif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0'ın simgelediği gerilimden (akımdan) küçükse dizge negatif mantıkla çalışıyor denir. Tanım 3.BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ 1.1.2 Önermeler Cebri ve İki Değerli Boole Cebri Bilindiği gibi önermeler cebri dilin matematiksel betimlemesinde kullanılır. bu dizge akım mantığı ile çalışıyor denir.2.ikili Boole cebri ile matematiksel olarak nasıl modellendirileceği incelenecektir.y' yi gerektirir x'+y x eğer ve yalnız y x=y xy+x'y' Teorem 3.y Eğer x öyleyse y x→ y x. bir Boole cebri oluşturur. Tanım 3. önermeler cebri ve Boole cebri karşılaştırması. önermeler cebrinin ( ∨ ) birleşim.2 te tanımlanan toplama( ∨ ).

Tablo 3. 1 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. 29 . Önermeler cebri işlemlerinden toplama. Örneğin aşağıdaki koşullardan en az biri ( VE/VEYA) sağlandığında doğru(D). Şimdi sırasıyla U. Boole cebri aksiyomları sağlatılarak tanıt yapılabilir.2. içi boş ve çağrılmamışsa ve/veya b) Asansör çalışmakta ve kapısı açık koşulları altında doğru aksi halde yanlış olsun. Y→ 0 a karşı düşürülüp. aksi halde yanlış(Y) olan bir F önerme fonksiyonu düşünelim. Y': Asansör çağrılmamış z: Kapı açık . Herhangi bir koşul ise belli değişkenlerin birlikte 1 değeri almalarında (1). Bu lojik toplama işlemidir. a) Asansör çalışmakta. Önerme fonksiyonu bir Boole fonksiyonu ile temsil edilebilir. x y X∨ Y X∧ Y -x D D D D Y D Y D Y Y Y D D Y D Y Y Y Y D Tanıt: D→ 1. Netice olarak F önerme fonksiyonu. 1.V. Örneğin yukarıdaki fonksiyondaki terimler U parantezine alınabilir. Yani F. koşulların toplamı biçiminde görülecektir. U: Asansör çalışıyor V: Asansör boş Y: Asansör çağrılmış .Z değişkenlerini aşağıdaki önermelerle tanımlayalım. Bu işlem lojik çarpma işlemine karşı düşer. sağlanmadığında ise F=0 olacaktır.VE kapısı (AND gate): Şekil 3. Bu Boole fonksiyonu üzerinde yapılacak çeşitli işlemler sonucu sözle anlatım farklı biçimlerde ifade edilebilir. Bu fonksiyon bir asansörün güvenilir çalışabilmesi için uyarı işareti üreten fonksiyonda olabilir. toplamı biçiminde görülecektir.Y. herhangi bir değişkenin istenmeyen bir değer almasında (0) olacaktır. z': Kapı kapalı Koşullardan herhangi biri sağlandığında F = 1.3 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri Önce yaygın biçimde kullanılan kapı elemanlarını tanıyalım. değişkenlerin çarpımıyla elde edilen koşulların. Buna göre F önermesi: F = UVY'+UZ biçiminde bir Boole fonksiyonu ile ifade edilebilir. çarpma ve olumsuz işlemlerinin tanım tablosu. F önermesi. 3.

2 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. x 0 0 1 1 y 0 1 0 1 x+y 0 1 1 1 x y x+y Şekil 3.3 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. Tümleyen kapısının doğruluk tablosu ve gösterilişi 4.3. x 0 0 1 1 y (xy) ' 0 1 1 1 0 1 1 0 x y (xy) ' Şekil 3.1 VE kapısının doğruluk tablosu ve gösterilişi 2.5.4.4 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.5 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. VEYA kapısı (OR gate): Şekil 3. 6. x 0 0 1 1 y 0 1 0 1 (x+y) ' 1 0 0 0 x y (x+y) ' Şekil3. TÜVE kapısı (NAND Gate): Şekil 3. TÜVE kapısının doğruluk tablosu ve gösterilişi 5.TÜVEYA kapısı (NOR gate): Şekil 3. TÜVEYA kapısının doğruluk tablosu ve gösterilişi. TÜMLEYEN kapısı (NOT gate): Şekil 3. x 0 1 x' 1 0 x x' Şekil 3.Ayrıcalı-VEYA kapısı (Exclusive-OR gate): Şekil 3.2 VEYA kapısının doğruluk tablosu ve gösterilişi 3.6 da giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.x y 0 0 1 1 0 1 0 1 xy 0 0 0 1 x y xy Şekil 3. 30 .

31 . CMOS gibi ) Bu teknolojiler ve kapı elemanlarının iç yapısı bu dersin kapsamı dışında tutulmuştur. Yani Ayrıcalı-VEYA kapısı girişler farklı işaretli ise 1 çıkışını. Bir kombinezonsal devreye ilişkin Boole fonksiyonu. değişkenlerin tümleyenleri için de kullanılabilir. SSI (Single Scale Integrated Circuits) Küçük ölçekli tümleşik devreler. Her bir kapı elemanının gerçekleştirilmesi için transistörlerden yararlanılır. Bu dersin kapsamı içerisinde kapı elemanları. Ayrıcalı-VEYA kapısının VEYA kapısından ayrılması 11 girişi için de çıkışın 0 olmasıdır.14. Tanım 3.5.1 } kümesine VE. MOS. Tanım 3. Lojik devrelerde kullanılan tümleştirilmiş devreleri dört gruba ayırmak mümkündür. İki giriş ve bir çıkışlı kapı elemanlarından bir SSI elemanda normal olarak dört tane bulunur.çıkış bağıntısı (tanım bağıntısı) formül biçiminde yazılarak ta kolayca bulunabilir.6. Mantık devresi: Sonlu sayıda kapı elemanlarından oluşan ve aynı bir girişine birden fazla çıkışın bağlı olmadığı birleşik devreye denir. aynı işaretli ise 0 çıkışını verir. TÜMLEYEN kapıları çarpma. toplama. Kapı elemanları yukarıda gösterildiği gibi tek başlarına ticari olarak satılmazlar. tümleştirilmiş devre olarak satılırlar. Kapıların çıkışında. Çıkış yelpazesi (Fan out) Bir kapı elemanından alınabilecek maksimum çıkış sayısına denir.x y x ⊕y x 0 0 0 x ⊕y 0 1 1 y 1 0 1 1 1 0 Şekil 3. Transistörlerle yapılan gerçekleştirilmelerde çeşitli teknolojiler kullanılmaktadır ( TTL. SSI elemanlar içlerinde 10 kadar kapı elemanı bulunduran devrelerdir. kapıların girişlerinde.7 de iki SSI elemanı örneği verilmiştir. tümleyen işlemlerine karşı düşürülerek.6 Ayrıcalı-VEYA kapısına ilişkin doğruluk tablosu ve gösterilişi. VEYA. pozitif (negatif) akım (gerilim) mantıkları S={ 0. kapılara ilişkin giriş . iki değerli bir Boole cebri ile matematiksel olarak modellendirilebilirler. giriş-çıkış ilişkisi verilerek tanımlanmıştır. Tek giriş ve tek çıkışı olan tümleyen elemanından ise 8 tanesi ticari bir tümleşik devrede görülür. tümleyen işlemi için kullanılan küçük yuvarlak (o) işareti. Şekil 3. Mantık devreleri. Tanım 3. Giriş yelpazesi (Fan in) Bir kapı elemanına uygulanabilecek maksimum giriş sayısına denir.

İleride nasıl elde edebileceğimizi göreceğimiz gibi. her bir girişe bir bağımsız değişken karşı düşürülüp fonksiyon olarak bulunur. Verilen bir kombinezonsal devreye karşı düşen Boole fonksiyonunun bulunması. Kombinezonsal devre: çıkışları. Her bir giriş permütasyonu ve buna ilişkin çıkış. Örneğin mikroişlemciler bir VLSI elemandır. 100-1000 kadar kapı elemanı bulunabilir.7 Pratikte kullanılan iki SSI tümleşik devre şeması MSI (Medium Scale Integrated Circuits) Orta ölçekli tümleşik devreler. Kombinezonsal devrenin çıkışı. düğüm yöntemleri gibi.8 de üç girişli ve tek çıkışlı bir kombinezonsal devre ve buna ilişkin doğruluk tablosu verilmiştir. bu fonksiyon f = x1x2 + x'3 Boole fonksiyonuna eşdeğerdir. VLSI (Very Large Scale Integrated Circuits) Büyük ölçekli tümleşik elemanlar binlerce kapı elemanını kapsayan devrelerdir bu dersin kapsamında incelenmeyecektir. analiz için aranan fonksiyondur. Örneğin şekil 3. her bir çıkışa ilişkin bir Boole fonksiyonun bulunmasıyla yapılabilir. Bu tabloya karşı düşen Boole fonksiyonu. devreler teorisinde. Her bir kombinezonsal devreye bir Boole fonksiyonu (analiz).7. devrenin analiz edilmesine karşı düşer (Giriş/çıkış ilişkisinin analitik ifadesi). çeşitli yöntemlerle yapılmaktadır. yine bu dersin kapsamında incelenecektir. Analizi yapılacak devre giriş ve çıkışları belirlenmiş bir kapalı kutu olarak verilmiş olsun.14 vcc 13 12 11 10 9 8 vcc 14 13 12 11 10 9 8 grd grd 1 2 3 4 5 6 7 1 2 3 4 5 6 7 vcc: besleme gerilimi grd:toprak Şekil 3. Analiz işlemi. İlerde göreceğimiz gibi bu devreler ardışıldır. x1 x2 x3 Kombinezonsal devre f 32 . farklı çıkışlar veren mantık devresi kombinezonsal değildir.Oysa lojik devrelerde analiz işlemi. bilindiği gibi. Bu fonksiyonların bulunması devreler teorisindekine göre çok daha basit ve kolaydır. içersinde 10100 kadar kapı elemanı bulunduran devrelerdir ve bu dersin kapsamında incelenecektir. Tanım 3. tanım gereğince girişler cinsinden yegane olarak belirlendiğine göre.örneğin çevre. devrede gözlenerek bir doğruluk tablosu oluşturulur. Buna göre aynı girişe. LSI (Large Scale Integrated Circuits) Büyük ölçekli tümleşik devrelerde. girişleriyle yegane olarak belirlenen mantık devrelerine denir. her bir Boole fonksiyonuna da en az iki kombinezonsal devre (sentez) karşı düşürülebilir.

tip kanonik açınımlardan yararlanarak..9 Bir kombinezonsal devreye karşı düşün Boole fonksiyonunun bulunmasına örnek Giriş ve çıkışları belli (doğruluk tablosu veya fonksiyonu belli) bir kutuya ilişkin. ve 2. formül biçiminde bulunabilir. sentez işlemi. VE kapıları 1. çarpımlar terimlerinin toplamı olan fonksiyon da. 1. her birine birer tane olmak üzere. en az iki kombinezonsal devre karşı düşürülebilir.8 Örnek kombinezonsal devreye ilişkin doğruluk tablosu ve karşı düşen Boole fonksiyonu. bir kapalı kutu biçiminde değil de. Sonuç çarpımlar terimlerinin toplamı VE-VEYA devresidir. kapı elemanlarında oluşmuş devrenin bulunması. kapı elemanları ve bağlantılarıyla verilmiş olsun. lojik devrelerde en az iki çözümlüdür. n-girişli VE kapılarının çıkışlarının bir VEYA kapısının girişine verilmesiyle.9 de bir örnek verilmiştir. VEYA kapısının çıkışında. Seviye ye karşı düşer. iki seviyeli olarak elde edilir. kapı çıkışının girişleri cinsinden yazılması ve bu işleme devrenin çıkışına gelinceye kadar devam edilmesidir. Tutulacak yol. 33 . n-girişli VE kapılarıyla. x1 x2 x1x2 f =x1x2+x3' x'3 x3 Şekil 3.Girişler bağımsız egişkenler x1 x2 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 Bağımlı değişkenler x3 0 1 0 1 0 1 0 1 f 1 0 1 0 1 0 1 1 x1x 0 0 0 0 0 0 1 1 x3’ 1 0 1 0 1 0 1 0 x1x2+x3’ 1 0 1 0 1 0 1 1 Şekil 3. n-değişkenli bir Boole fonksiyonuna. 1. Bu durumda analiz için gerekli olan fonksiyon. Şekil 3. Analizi yapılacak kombinezonsal devre. her kapının tanım bağıntısını kullanarak. VEYA kapısı 2. tip kanonik açınım için çarpımlar terimleri. doğruluk tablosuna gerek olmadan.

tip kanonik açınımına ilişkin. . . İki-seviyeli gerçekleştirilmelerde devrenin cevap verme süresinin. . .4 = (x1+x2+x3) (x1+x2+x'3ı (x1+x'2+x3) (x1+x'2+x'3 )(x1+x2+x3) fonksiyonuna ilişkin iki iki seviyeli kombinezonsal devre Şekil 3.11 de verilmiştir.7 = x1x'2x3+x1x2x'3+x1x2x3 = Π 0. 1. seviye 2. önce VEYA kapıları sonra VE kapısı kullanılarak.10 Bir Boole fonksiyonuna ilişkin iki iki-seviyeli en genel biçimde kombinezonsal devre. seviye 1. . 34 .seviye .3. Örneğin f(x1x2x3) = Σ 5. Seviye ye karşı düşer. f . tip kanonik açınım için de. VE kapısı 2.6. VEYA kapıları 1. benzer biçimde.2. 2. genel olarak söylenebilir. iki-kapı elemanı gecikmesinin toplamı kadar olduğu. f 2. . .1. Şekil 3. . .10 a da bir Boole fonksiyonunun 1. Sonuç toplamlar terimlerinin çarpımı VEYA-VE devresidir. tip kanonik açınımına ilişkin iki seviyeli kombinezonsal devreler en genel biçimde verilmiştir. iki seviyeli bir kombinezonsal devre elde edilir.10 b de de aynı fonksiyonun 2. . Şekilde görüldüğü gibi.. .. seviye (a) çarpımlar terimlerinin toplamı (b)toplamlar terimlerinin çarpımı Birinci tip Kanonik açınım İkinci tip kanonik açınım f = ∏ (f (i ) + Mi ) f = ∑ f (i )mi Şekil 3. şekil 3.

benzer biçimde tanıtlanabilir. Bir örnek Boole fonksiyonuna ilişkin iki iki-seviyeli kombinezonsal devre. tümleme işlemleri (VE. ve 2. Şöyle ki x. Örneğin toplama. Burada yalnız çarpma ve tümleyen işlemleri vardır. tümleyen ve toplama işlemleriyle xy = ( x' + y' )' biçiminde elde edilir. Tanıt: x. TÜVEYA işleminin minimal bütünlüğü. Burada yalnız toplama ve tümleyen işlemleri vardır. Bütün işlemler (elemanlar): Herhangi bir Boole fonksiyonu.4. 35 . kanonik açınımları vardır ve bu açınımlar toplama. belli işlemlerle (elemanlarla) ifade edilebiliyorsa (gerçekleştirilebiliyorsa). Toplama ve tümleyen işlemleri (VEYA. TÜVE veya TÜVEYA işlemleri (elemanları) birer minimal bütün oluştururlar.9. bu işlemler (elemanlar) bir bütün oluşturuyor denir. Tanıt: İlki için. Teorem 3. Bütün Boole fonksiyonlarının 1. çarpma.8.y = [ (x+x)' + (y+y)' ]' x + y = [ (x+y)' (x+y)' ]' x' = (x+x)' dır. Tanım 3.x1 x2 x '3 x1 x '2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x '3 x1 x '2 x3 x1 x '2 x '3 x '1 x2 x3 f f Şekil 3. Tanım 3.3. eksik olan çarpma işlemi.11.y = [ (xy)' (xy)' ]' x + y = [ (xx)' (yy)' ]' x' = (xx)' olduğundan TÜVE işlemi bir minimal bütün oluşturur. tümleyen ve çarpma işlemleriyle x + y = ( x'. Teorem 3. O nedenle bu işlemler birer bütün oluştururlar. TÜMLEYEN işlemleri) bir bütün oluştururlar. VEYA. tümleme işlemleriyle ifade edilirler.y' )' biçiminde elde edilir. TÜMLEYEN kapı elemanları) bir bütün oluştururlar. eksik olan toplama işlemi. Minimal bütün işlemler (elemanlar): Bütün işlemlerin (elemanların) sayısı minimum ise bu işlemler (elemanlar) bir minimal bütün oluşturuyor denir. İkincisi için. TÜMLEYEN elemanları) ile çarpma ve tümleyen (VE. çarpma.

seviye 2. Tümleşik devre teknolojisi açısından bu sonuç yararlıdır..x3. seviye 2. Bakınız Şekil 3. seviye 1... çünkü De Morgan teoremi gereğince (x'1+ x'2+ x'3 +. seviye Şekil 3.12. Bu sonuca göre 1.3.+ x'n) = (x1. bütün kapıları TVE kapılarıyla yer değiştirdiğimizde.tip kanonik açınıma karşı düşen iki-seviyeli gerçeklemede. gerektiğinde aynı tip kapı elemanlarıyla gerçekleştirmek olasıdır. üstelik bütün elemanları aynı tip kapı elemanlıdır. 36 . Bir mantık devresine ilişkin graf (çizge): Her bir kapı elemanına bir düğüm.12 Yalnızca TVE kapıları kullanılarak bir Boole fonksiyonunun en genel gerçekleştirilişi Benzer biçimde 2 kanonik açınım için de yalınızca TVEYA kapılarıyla ( bütün kapıları TVEYA kapılarıyla değiştirerek) en genel bir devre verilebilir. Öte yandan bütün girişleri tümleyen olan bir VEYA kapısı bir TVE kapısına eşdeğerdir. Bir mantık devresi ve çizgesi.xn)' dir. Görülüyor ki bütün Boole fonksiyonlarını. Teorem gereğince tümleyenin tümleyeni kendisine eşittir. VE kapılarının çıkışlarının tümleyenlerini ve VEYA kapılarının girişlerinin de tümleyenlerini aldığımızı düşünsek.seviye 2. giriş çıkış açısından sonuç değişmeyecektir.x2.12.12 b de verilmiştir.8 a da verilen iki seviyeli devrede. x1 x2 x3 A C f x1 x2 B A x3 B C f a)Örnek mantık devresi. Tanım 3. b) Örnek mantık devresine ilişkin çizge Şekil. f = f = f 1. her bir giriş ve çıkışa da işaretin akışına göre yönlendirilmiş bir topolojik eleman karşı düşürülerek.12a daki mantık devresine ilişkin çizge. elde edilen devre ilk devreye eşdeğer. Şekil 3.. Örneğin şekil 3. seviye 1. elde edilen çizgeye denir.Şekil 3..10.

Teorem 3. 37 . Yol: Bir çizgeye ilişkin bir A düğümünden hareketle. Geri beslemeli mantık devresi: Bir mantık devresine ilişkin çizge. Bunlara da 2 kapıları diyelim. topolojik elemanların yönleri doğrultusunda ilerleyerek. varsayım gereğince. en az bir kapı elemanı vardır" önermesinin doğru olduğunu tanıtlayalım. yani ileri beslemeli bir mantık devresinde. bir çevre içermeyen mantık devresine denir. Kombinezonsal olan bir geri beslemeli mantık devresi. Çevre: İki ucu birleşik yola çevre denir. kombinezonsal veya kombinezonsal olmayan (ardışıl) olabilir. Öyle kapılar vardır ki girişleri x1. Tanım 3. f çıkış fonksiyonu. Tanım 3.5.11. . Şekil 3. . aynı bir devre elemanı iki defa hesaba katılmak zorundadır. en az bir kapı elemanı vardır. bu devreye geri beslemeli devre denir. bir başka kapı elemanının çıkışından beslenmek zorundadır. Teorem 3. yalnızca devre girişlerini veya bir alt kümesini giriş kabul eden. . Tanım 3.xn ve 1 kapılarının çıkışları olsun. bir başka kapı elemanının çıkışıdır. Bu devrenin ileri beslemeli olmadığını gösterir. varsayımla çelişir. İleri beslemeli mantık devresi: Çizgesi. bir çevre içeriyorsa. 1 ve 2 kapı çıkışları yalnızca x1. xn girişleriyle belirlendiğine göre. Herhangi bir kapı elemanı seçelim. O halde varsayım yanlış. bir B düğümüne varılıyorsa. . kapı elemanları sonlu ve devre birleşik olduğundan.xn girişleri cinsinden ifade edilebilir.24.13 de verilen geri beslemeli mantık devresi kombinezonsaldır. Tanıt: Önce "ileri beslemeli bir mantık devresinde.12. O halde devre kombinezonsaldır. girişlerinden en az biri. İleri beslemeli bir mantık devresi kombinezonsaldır.13. Yukarıda sözü edilen kapılara 1 kapıları diyelim. çıkışta x1. A ve B düğümleri arasında bir yol vardır denir. girişleri yalnızca devrenin girişleri olan. Örneğin Şekil 3. Bu yeni kapı elemanı da.12 b de verilen mantık devresi ileri beslemelidir.6. Böyle devam edilerek devrenin çıkışlarına varılır. Geri beslemeli mantık devreleri.xn le yegane olarak belirlenir. varsayım gereğince.Tanım 3. Böylece devam edilirse.13. Varsayalım ki bu önerme yanlış. Her bir kapı çıkışı daha öncesine giderek yegane olarak x1. Tanıtı bir örnek üzerinden yapabiliriz. girişler cinsinden yegane olarak belirlenir ve f= [(x'1+ f ) x2 + x1 ]x3 = [(x'1+ f + x1 ) (x2 + x1) ] x 3 = ( x1+x2)x3 dür x '1 x 2 x1 x3 f Şekil 3.

Aynı 011 girişi için çıkışlar farklı olduğundan. devre kombinezonsal olamaz. 38 . kombinezonsal değil. çıkışlar 0. kapı elemanlarından oluşan devrelerle nasıl gerçekleştirilebileceği konuları ele alınmıştır. 14.0.t2.Kombinezonsal olmayan (ardışıl) bir geri beslemeli mantık devresi. 011.Şekil 3. Bu devrelerin davranışlarının Boole fonksiyonlarıyla temsil edilebileceği gösterilmiştir.4 Özet Bu bölümde iki değerli Boole cebrinin uygulandığı önermeler cebri ve kapı elemanlarından oluşan mantık devreleri incelenmiştir. ardışıldır. 3.14 de verilen. Belli bir davranış biçimi betimleyen Boole fonksiyonlarının. 011 girişleri uygulandığında.1. 111.t1.1 dir. x1 x 2 x1 x3 f f = [(x 1 + f) x 2 + x 1 ] x 3 = (x 1 + f) (x 1 + x 2 ) x 3 = (x 1 + x 2 f) x 3 = x 1 x 3 + x 2 x 3f x1 x2 x3 f t0 0 0 0 0 t1 0 1 1 0 t2 1 1 1 1 t3 0 1 1 1 Şekil 3. Uygulanan giriş dizisi ayrıca tablo biçiminde verilmiştir.t3 anları için x1x2x3= 000. f=x1x3+x2x3f olup sırasıyla t0. geri beslemeli devre.

g2 eşdeğer fonksiyonu.6.1. gerçekleştirilen fonksiyonların devreleri. sentez sorunu da ele alınmış.4. hata saptanması bakımından karmaşık olabilir. Ayrıca bir Boole fonksiyonuna ilişkin. Örneğin fonksiyonun karmaşıklığı. pratikte kombinezonsal devre sentezinin. hata saptamasının kolaylığına. İstenen ideal tanımın yapılmasındaki güçlük nedeniyle. daha az sayıda kapı elemanlarıyla. Minimal (indirgenmiş) fonksiyon: Bir g fonksiyonu. analiz sorunu incelenmişti. belli koşullar altında. Oysa çeşitli kriterler için.BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ Önceki bölümde. minimal karmaşıklık tanımının verilmesidir. fakat karmaşıklığı daha az olan.1 Giriş Amaç. birbiriyle çelişen sonuçlar verebilir. tutulan yol. nasıl yapılacağı örneklerle incelenecektir. tanımlanması oldukça zor bir kavramdır. kapı devrelerine ilişkin Boole fonksiyonlarının bulunması. İdeal olanı.5. 1. fonksiyonların bulunmasıdır. bir karmaşıklık tanımıdır. g ye f in minimal fonksiyonu denir. tip kanonik açınımlara ilişkin genel iki seviyeli devreler verilmiştir. verilen bir fonksiyona eşdeğer. Her bir fonksiyona ilişkin devreler Şekil. Tanım 4. kapı devresinin bulunması. çarpımlar toplamı biçiminde olmadığından. kolay onarılabilir olmasına. ve 2.1. Bundan sonraki adım da. Oysa g2(x1x2x3) = x1(x2+ x3) + x'1x'2 biçiminde yazılan. Bu bölümde ise sentezin. gerçekleştirilmesi üzerinde durulacaktır.1 de verilmiştir. Örneğin eleman sayısı az olan basit bir devre. eleman girişleri sayısına (giriş yelpazesi). gerçekleştirilmesinde kullanılan toplam eleman sayısına göre. f(x1x2x3) = Σ 0. çarpımlar toplamı (toplamlar çarpımı) biçiminde. Değişik kriterlere göre bir fonksiyonun veya devrenin karmaşıklığı değişmektedir.7 f(x1x2x3) = x'1x'2x'3 + x'1x'2x3+ x1x'2x3 + x1x2x'3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3) = x1x2+x1x3 + x'1x'2 fonksiyonu tanıma uygun bir minimal fonksiyondur. bütün kriterlere cevap yerebilen. tanım gereğince minimal değildir. Bir Boole fonksiyonunun karmaşıklığı veya ona karşı gelen devrenin karmaşıklığı. minimum sayıda minimum değişkenli terimden oluşuyorsa. 39 . 4. f fonksiyonuna eşdeğer. farklı eleman grupları kullanılmasına göre farklı biçimlerde tanımlanabilir.

2.2. Her minimal fonksiyon indirgenemeyendir. seviyedeki elemanın giriş yelpazesi terim sayısı kadardır. Sonuç 2.7 f(x1x2x3) = x'1x'2x'3 + x'1x2x'3+ x'1x2x3 + x1x'2x'3+ x1x'2 x3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3)= x'1x'3+x'2x'3+x2x3+x1x3 fonksiyonu indirgenemeyendir.x1 x2 x3 x1 x2 x1 x3 x1 x2 f x2 x3 x1 x2 g x1 g b a c (a) f = x1'x2'x3' + x1'x2'x3 + x1x2x3' + x1x2x3 + x1x2'x3 (b) g = x1x2 + x1x3 + x'1x'2 (c) g = x1(x2 + x3 ) + x'1x'2 Şekil.Tanıma uygun minimal ve minimal olmayan fonksiyonlar ve devreleri. Bir başka deyişle minimal veya indirgenemeyen fonksiyonlar yegane değildir.4. irredundant) fonksiyon: Bir f fonksiyonuna eşdeğer indirgenemeyen g fonksiyonu.1. fakat minimal değildir. çarpımlar toplamı biçiminde olan ve herhangi bir değişkeni kaldırıldığında f le eşdeğerliği bozulan fonksiyondur. 40 .4. İndirgenemeyen ( irreducible.2. Önceki örnekteki f e eşdeğer g2(x1x2x3)= x'1x'3+x1x'2+x2x3 ile g3 (x1x2x3) =x'1x2 +x'2x'3+x1x3 fonksiyonları hem indirgenemeyen hem de minimal fonksiyonlardır. genel gerçekleştirmeye göre hem kapı sayısı hem de kapılara ilişkin giriş yelpazeleri bakımından daha basittir. Sonuç 1. Gerçekleştirmede terimler kapı elemanlarına ve terimlerdeki değişken sayısı da giriş yelpazelerine karşı düşer. Minimal fonksiyona ilişkin devre. Örneğin f(x1x2x3) = Σ 0. Aynı bir fonksiyona ilişkin birden fazla minimal veya indirgenemeyen fonksiyon olabilir.3. Tanım 4. karşıtı doğru değildir.5.

f tarafından örtülüyor (p→ f) ve p deki herhangi bir değişken kaldırıldığında f. bağımsız değişken sayısı az olan (3. kolaylık sağlar.1 Tablo yöntemi Önce 1. İkincisi Karnaugh diyagramı yöntemidir.2 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması Bu bölümde önce yöntemi tanıtıp. Örneğin f(x1x2x3) = x'1x2+ x1x3 + x'2x'3 fonksiyonu için p = x'1x2 bir asal bileşendir.verilen h = x'1x'2+ x1x2x3 fonksiyonu f = x1+x'2 için gerekir (h→ f).4.1 tip açınım için. gibi) fonksiyonların minimalleştirilmesinde. indirgenemeyen fonksiyondaki çarpımlar terimleri asal bileşenlerdir. p ye f in asal bileşenidir denir. (α) asal bileşen olmadığından en 41 . tablo yöntemi olup. h yı örter (f⊇ h). Benzer biçimde 2. x'1 ve x2 kaldırıldığında. VE kapılarının giriş yelpazesi. Asal bileşen (prime implicant) Eğer p çarpımlar terimi. kapılarının giriş yelpazesi ve VE kapısının giriş yelpazesi azalır.1. h→ f) x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 h 1 1 0 0 0 0 1 0 f 1 1 0 0 1 1 1 1 Tanım 4. sonra adımlarını ayrı ayrı inceleyeceğiz. f tarafından örtülmemektedir. Sırasıyla g→ f veya f ⊇ g ile gösterilir. verilen minimal fonksiyona ilişkin devrede. Bir fonksiyona ilişkin. tip açınım için verilen minimal fonksiyona ilişkin devrede. (α) da.4.1. Quine McCluskey yöntemi diye de bilinen.2. Tanıt: f e eşdeğer ve indirgenemeyen bir fonksiyon f* olsun. genel ve bilgisayar programlamasına elverişlidir. Bu yöntem. Birincisi. 4. Gerekir veya örten fonksiyonlara örnek (f⊇ h.4. VE kapılarının sayısı. VEYA. g ye f için gerekir veya f. tip sonra benzer yolla 2. Teorem 4. p yi örtmüyorsa. Minimal fonksiyonların bulunmasına ilişkin iki yöntem verilecektir. tip kanonik açınım için minimalleştirmeyi inceleyeceğiz. sırasıyla geriye kalan x2 ve x'1 . VEYA kapılarının sayısı. bir çarpımlar terimi olsun ve f* da görülsün. VEYA kapısının giriş yelpazesi azalır. Tanım 3. f in asal bileşeni olmayan. g yi örtüyor denir.5. Çünkü p = x'1x2 de . 4. Tablo 4 1de. veya f . Tablo 4. Örten (cover) fonksiyon: g fonksiyonun 1 değerini aldığı her giriş için f fonksiyonu da 1 değerini alıyorsa.

(a) ise yalnızca bir değişkendir. her iki terimde ortak ve aynı (k-1) değişkenlerden oluşan. Bir başka deyişle f* daki bütün çarpımlar terimleri. Öyle ki A.1 =A bağıntısı düşünülmektedir. değişkenler ve tümleyenleri bakımından tamamen aynı ve yalnızca bir değişken terimlerden birinde kendisi. f fonksiyonunun bütün doğru minterimlerinin. Temel asal bileşen (Essential prime implicant) Bir asal bileşen. öyle minimum sayıda asal bileşen eklemeliyiz ki temel asal bileşenler ve seçilen bu asal bileşenler birlikte. kuralı ileride verilecektir. diğerinde tümleyeni biçiminde görülüyorsa. 3. iki tane k değişkenli çarpımlar terimi yerine. Aksi halde bulunan temel asal bileşenlere. tablo yöntemiyle bir fonksiyonun minimalleştirilmesini üç adımda özetleyebiliriz. Matematiksel olarak Aa' + Aa = A (a+a') = A. toplamları minimal fonksiyonu veren. Sonra da bulunan asal bileşenlerden. bu iki terim birleşir. f in bir asal bileşeni olmak zorundadır. Bu teoremden. minimal fonksiyon yeganedir ve temel asal bileşenler toplamına eşittir. minimal fonksiyona hepsi birlikte alınır. değişkenden oluşur. Temel asal bileşenlerin örttüğü asal bileşenler.1 42 . zorundadır. Bütün temel asal bileşenler bulunup. g de görülmek zorundadır. f e eşdeğer indirgenemeyen veya minimal g fonksiyonu tarafından örtülmesi gerektiğinden. farklı olan değişken kaybolur. Bu birleşme sonunda. Bu dördüncü adım. Örneğin x'1x2x3x'4 + x'1x2x3x4 = = x'1x2 x3 ( x4 + x'4) = x'1x2x3. Yukarıdaki açıklamaların ışığında.azından bir değişken silindiğinde. k değişkenli iki çarpımlar terimi. (k-1) değişken. f in bütün doğru minterimleri temel asal bileşenler tarafından örtülüyorsa. değişkenler ve tümleyenleri bakımından tamamen aynı. alt kümesinin bulunması gerekecektir. Varsayımımızla çelişiyor o halde (α) asal bileşen olmak. 4. Bu işleme "birleştirme işlemi" diyeceğiz. bir terim kalır. sistematik. bir fonksiyonun minimalleştirilmesinde önce bütün asal bileşenlerin bulunması gerektiği ortaya çıkmaktadır.5. f in bütün temel asal bileşenleri. Tanım 4. minimal fonksiyonda görülmezler. yani atılırlar. Birleşme sonucu. f* ile f in eşdeğerliği bozulmaz. direkt olarak hemen yapılamayabilir. 2. 1. Birinci adımda. (k) değişkenli iki çarpımlar teriminde. bir çarpımlar terimi bulunur.2. minimum sayıda asal bileşenler. (k-1) değişkenli. bir tane. bu asal bileşene Temel asal bileşen denir. Geriye. (k-1) değişkenli bir çarpımlar terimine dönüşebilir. (k-1) tane. fakat f* indirgenemez olmaktan çıkar. bir doğru minterimi örtüyor ve başka hiçbir asal bileşen aynı doğru minterimi örtmüyorsa. 4.2 Asal Bileşenlerin Bulunması Belli koşullar altında. f fonksiyonunu örtsünler ve ona eşit olsunlar.

Bulunan gruplar. 1. bir sonraki dizinli grupta ki her bir sayı ile karşılaştırılır. x1x2x'3x'4 + x1x2x3x'4+ x1x2x'3x4 + x1x2x'3x'4 = x1x2x'3 (x'4+x4) + x1x2x3 (x'4+x4) = x1x2 (x'3+ x3) = x1x2 Bu işlemlerin sistematik. daha kolay yapılabilir. 1 sayısı (0 sayısı) yalnızca bir fark eden. i. birleştirilen iki terimin.5. iki tabanında temsil edildiklerinde. bütün gruplar bitinceye kadar devam edilir.1. Komşu gruplardaki terimler. Birleştirilmeye uygun çiftler varsa birleştirilir. Bu adımda yapılan işlem öz olarak ikinci adımdakinin aynıdır.b c de verilmiştir. (-) kaybolan değişkenin bulunduğu basamakta görülür. Tablo 4.13. Sonuç olarak. Birleştirme işlemi. Elde edilen sonuç terimde. Aynı bir terimin birden fazla birleşmeye girebileceği gözden kaçırılmamalıdır. doğru minterimlerin ikili tabanda temsil edilişlerinden yararlanarak. değişken ve terim sayısı daha da azaltılabilir. yalnızca bir basamaktaki sayamağı fark eden. ard arda yapılarak. aynen saklanır. terimler birleştirilir.2a da ve sonraki adımlara ilişkin tablolarda Tablo 4. adıma ilişkin tablo. yalnızca bir basamaktaki sayamakları farklı ve aynı basamaklarda (-) işareti taşıyorlarsa. iki değişken. Bu işleme. Anahtar fonksiyonlarının kanonik açınımları) görülüyor ki yalnız en az ağırlıklı basamaktaki sayamaklar farklı. bir çarpımlar terimi elde edilir. Doğru minterimler üzerinden yapılan birleştirme işlemi. İşleme yeni bir birleştirilebilen terim bulunamayana kadar devam edilir. dizinli gruptaki her bir iki tabanlı sayı ile (i+1) dizinIi gruptaki her bir iki tabanlı sayı. Böyle birleşmeye giren terimler √ ile işaretlenir. birleştirilebilir. ikili tabanda temsili olan sayılardaki 1 sayıları aynı olsun.= x'1x2x3 dür. Doğru minterimler öyle gruplandırılır ki aynı grupta olan doğru minterimlerin. bir biçimde yapılabilmesi için tutulacak yol adım adım aşağıdaki gibi özetlenebilir: 1. dizinlenerek (indislenerek) sıralandırılır. farklı olan sayamakların bulunduğu basamağa (-) konur. Çünkü her biri f için gerekir ve başka bir çarpımlar terimi tarafından örtülmezler. En küçük dizinli (indisli) gruptaki her bir iki tabanlı sayı. içerlerindeki 1 sayısına göre. Komşu gruplardan.l0.15 fonksiyonunun asal bileşenlerini bulalım.9. Sonuçta yine aynı dizinli gruplar oluşturulur. İkinci adımdaki işlemler tekrarlanır. (x'1x2x3x'4) ve (x'1x2x'3x4) çarpımlar terimleri.7.2.5. birleşme işlemi ard arda uygulanarak. O halde birleştirme sonucu (011-)e karşı gelen terim x'1x2x3 çıkar. 3. diğer basamaklardaki sayamaklar ise aynıdır. f = Σ 0. karşılıklı basamaklardaki ortak sayamaklar.8.2. 2. Örneğin x'1x2x3x'4 minteriminin iki tabanındaki temsili 0110 ile x'1x2x3x4 minteriminin iki tabanındaki temsili 0111 ile yapıldığında (bakınız bölüm 2. teker teker karşılaştırılıp. Çünkü x3x4 gibi. √ ile işaretlenmiş terimler asal bileşenlerdir. yukarıda açıklandığı anlamda birleştirilmeye uygun değildir. her iki terimde farklı biçimler de görülmektedir: birinde x'3x4 diğerinde x3x'4 biçimindedir. 2 değişkenli. 43 . olası olanlar birleştirilerek. Örneğin aşağıdaki dört çarpımlar terimine. iki tabanındaki sayıların temsil ettiği doğru minterimler karşılaştırılmadır.

2 G2 0 0 1 0 .-01).1 5 (a) (b) G"1 G"2 G"3 x1 0.13 . x'2x'4. de asal bileşenlerini bulduğumuz fonksiyona ilişkin.13 1 .15 (c) x2 0 0 1 x3 0 0 - x4 0 1 1 Örneğin Tablo 4.5 0 1 0 1 . x1 x2 x3 x4 x1 x2 x3 x4 0 0 0 0 0 0 0 G1 √0 √0.5. ve 5.2. Kaybolan 2.0 1 G'4 √7.2.1 1 1 .1 G4 √13 √5. (-0-0). asal bileşenler tablosu Tablo 4. İşleme benzer biçimde devam edilmiştir. x2x4 asal bileşenlerine varılmıştır.0 G'1 √1 √0.10 1 0 .1 1 1 √13. bu satır ve sütunun kesiştiği yere x işareti konur. Tablo 4.15 . (. en az bir x işareti bulundurmalı ve asal bileşenlerdeki değişken sayısı olabildiğince minimal olmalıdır. Bulunan asal bileşenlerin öyle bir minimal alt kümesi seçilmelidir ki bütün doğru minterimler örtülsün.2.9 0 1 1 1 √7 √8.0 0 1 √5 √1.10 1. basamaktaki sayamak yerine (-) gelmiştir. asal bileşenler tablosu diyeceğiz. Örneğin Tablo 4. 44 . Örnek fonksiyona ilişkin asal bileşenlerin bulunmasındaki tablolar.1 0 0 0 1 0 0 . fonksiyona ilişkin doğru minterimlerin.9 0. seçilen asal bileşenlere ilişkin satırlarda.0 1 0 1 0 1 0 1 0 0 √10 √8. satırlarında ise asal bileşenlerin bulunduğu tabloya.3. x'3x4.13 5.13. 4. (-1-1) lere yani sırasıyla x'2x'3. Yani tablodaki her bir sütun.Tablo 4. (0-01) bulunmuş.9 1 0 0 1 G'2 G3 √9 √2.1.10 .7 1 1 1 1 G'3 G5 √15 √5. bir sütundaki doğru minterimi örtüyorsa.2a da gruplaşmalar yapıldıktan sonra G2 deki 1 ile G3 deki 5 birleştirilmiş.0 0 0 √2 √0.0 1 √8 √1.3 Asal bileşenler tablosu ve minimal fonksiyonların bulunması Sütunlarında. Eğer bir satırdaki asal bileşen.0 1 1 0 1 0 1 . 1.2b deki tabloya (1. de verilmiştir. sonuçta √ ile işaretlenmemiş (-00-).8.5) (0-01) olarak aktarılmış.8 1 0 0 0 0 .8.7. terimler √ ile işaretlenmiştir.1 0 1 √9.2.9.

LSB (En az ağırlıklı bit) ise x5 değişkenine karşı düşürülmüştür. Temel asal bileşenleri ayırt etmek için.13.31 fonksiyonu için asal bileşenler tablosu verilmiştir.5.8.2.15 doğru mintermlerini örter.3.7.13.4 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi Asal bileşenler tablosunda. x işareti. f = x2x4 + x'2x'4+x'3x4 ve f = x2x4 + x'2x'4+x'2x'3 4. örneğimizde x2x4 ve x'2x'4 temel asal bileşenleri 0.4 te f = Σ 0.22.2. Temel asal bileşenlere ek olarak x'3x4 veya x'2x'3 asal bileşenlerini alırsak bütün doğru minterimler örtülmüş olur. O halde iki minimal fonksiyon Tablo 4. başka asal bileşenler eklemek gerekecektir. ⊗ biçimine dönüştürülüp.13 5.Asal bileşenler tablosunun bir sütununda.9.20. bunların örttükleri bütün minterimler √ ile işaretlenir. Çünkü sütundaki doğru minterim. 45 .13. Eğer temel asal bileşenler doğru minterimlerin tamamını örtmüyorsa.8 ve 10 sütunlarının temsil ettikleri doğru minterimleri örter.7.2. Temel asal bileşenin bulunduğu satıra temel satır denir.10.4. Temel asal bileşenler saptandıktan sonra.9 0. bu işaretin bulunduğu satıra ilişkin asal bileşen.10 √ 1. Örnek fonksiyona ilişkin asal bileşenler tablosu. temel asal bileşenlerin örttükleri doğru minterimlerin bulunduğu sütunlar ile temel asal bileşenlerin bulunduğu satırların silinmesiyle bulanan tabloya indirgenmiş asal bileşenler tablosu diyeceğiz.1. 0. MSB (En çok ağırlıklı bit) x1 değişkenine. Örneğin x2x4 ve x'2x'4 temel asal bileşeni. temel asal bileşendir. x'1 x'1 x'1 x'1 x'1 x1 x1 x'2 x'2 x'2 x2 x2 x'2 x' x'3 x'3 x3 x'3 x3 x'3 x'4 x4 x'4 x4 x4 x'4 x' 0 1 2 5 7 8 x4 √ √ √ √ √ 9 0.7. yalnızca bir x işareti varsa.1.15 √ x'2x'3 x'2x'4 x'3x4 x 2x 4 x x x ⊗ x1 x'2 x3 x'4 10 √ x1 x2 x'3 x4 13 √ x1 x2 x3 x4 15 √ Temel satır Temel satır x x x x ⊗ x ⊗ x x x x ⊗ dür.8.29.19. Tablo 4. ilgili temel asal bileşen √ ile işaretlenir. yalnızca bu asal bileşen tarafından örtülmektedir.15.8. fakat 1 ve 9 doğru mintermlerini örtmezler.2.23.3.5.

Örnek fonksiyona ilişkin indirgenmiş asal bileşen tablosu. İndirgenmiş asal bileşenler tablosundaki. toplamlar çarpımı biçiminde görünen. Temel asal bileşenlerin bulundukları satırların. örnek bir önerme fonksiyonu görmüştük. asal bileşenleri değişken alan. Minimal fonksiyonda bulunan asal bileşenleri belirleyen p önerme fonksiyonunun.4. Tablo. bu doğru minterimin örtüldüğünü gösterir. Burada ise. 0 1 3 √ 4 7 √ A=x2x3x5 B=x3x4x5 C=x'2x4x5 D=x1x'2x3x4 E=x1x'2x3x'5 F=x'2x3x'4x'5 G=x'1x'2x'3x5 H=x'1x'2x'4x'5 I=x'1x'2x'3x'4 13 √ ⊗ 15 √ 19 √ 20 22 23 √ x x x x x ⊗ 29 √ ⊗ 31 √ x x x x x x x x x x x x x x x x Görüldüğü gibi bu tabloda A ve C temel asal bileşenlerdir. indirgenmiş asal bileşenler tablosu Tablo 4. silinmesiyle bulunan. 31 dir.5 te verilmiştir. sütunundaki (x) lara karşı düşen. indirgenmiş tabloda. Bölümde. 15. bir p önerme fonksiyonunu elde edeceğiz. İndirgenmiş asal bileşenler tablosundaki.4.4 Örnek fonksiyona ilişkin asal bileşenler tablosu. indirgenmiş asal bileşenler tablosundaki. söz konusu edilen toplamlar terimlerinin çarpımı biçiminde olması gerekir. 19. Bu demektir ki H ve I dan herhangi biri veya ikisi de (1) olduğunda.Tablo. Temel asal bileşenlerin örttükleri doğru minterimler ise 3.5 teki (0) doğru minteriminin örtülmesini. asal bileşenler tarafından örtülmesini. (H+I) ile ifade edebiliriz. bütün doğru minterimler için benzer toplamlar terimleri oluşturulur. (0) doğru minterimi örtülür. çarpımlar toplamı biçiminde olan. Örneğin Tablo 4. bütün doğru minterimler örtülmüş olur. bu temel asal bileşenlerin örttükleri doğru minterimleri bulundukları sütunların. 29. minimal fonksiyonların bulunmasının genel bir yolu. toplamlar terimi olarak düşünebiliriz. 13.5. aksi taktirde H+I=0 olur ve (0) doğru minterimi örtülmez. bir ve/veya daha fazla asal bileşen değişkeninin (1) olması. 23. Ancak o zaman. 3. Öyle ki ilgilenilen doğru minterimin. bir önermeler fonksiyonunun tanımlanmasıdır. 7. 0 1 4 20 22 D x E x x F x x G X H X x I x x İndirgenmiş asal bileşenler tablosundan. 46 . f indirgeyeceğiz fonksiyona ait bir doğru minterimin. belli koşulların sağlanmasına karşı düşen.

5. ve 47 .13. Şimdiye kadar.27 buna ilişkin asal bileşen tablosu Tablo 4. p nin ifadesindeki sonuncu terimdeki değişken sayısı diğerlerinden farklı olduğu için. f(x1x2x3x4x5) = A+C+E+H+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'2x3x4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+D+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x4+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+G+H = x2x3x5+ x'2x4x5+ x1x'2x3x'5+x'1x'2x'3x5+ x'1x'2x'4x'5 Bu yöntemle bütün minimal fonksiyonlar ve indirgenemeyen fonksiyonlar bulunmaktadır. A ve C temel asal bileşenlerini de ekleyip 5 farklı. asal bileşen tablosunun incelenerek. Şimdi de asal bileşen tablosu karmaşık olduğu zaman ve bütün minimal fonksiyonları değil de.19. H.15. satırlarındaki asal bileşenler.22. varsayalım G nin değişken sayısı 4 değilde 3 olsaydı. Bu amaçla tutulacak sistematik bir yol.20. Bu ifadeden indirgenmiş asal bileşenler tablosunun kapsanabilmesi için en az üç satıra gereksinim olduğu anlaşılmaktadır. yalnızca bir tanesinin bulunması istendiğinde kullanılabilecek bir yöntem vereceğiz. tablodaki bütün doğru minterimleri kapsar.H.I. indirgenemeyen 5 fonksiyon arasından aşağıdaki 4 tanesi minimaldir.21. bütün minimal fonksiyonların nasıl bulunacağı bir örnek üzerinde verildi. Örnek fonksiyonumuz: f(x1x2x3x4x5) = Σ 1. yukarıda bulduğumuz 4 minimal fonksiyondan. G asal bileşenlerinden. örnek üzerinden verilecektir. Örneğin D.14.6.3. E. p deki her bir çarpımlar terimini.23. seçilen asal bileşenlerdeki değişken sayısı minumum olmalıdır.11.10.7. Göz önünde tutulması gereken bir konu. minimal fonksiyonu. Örneğin E. indirgenemeyen fonksiyon bulunur.6a da verilmiştir. aradığımız asal bileşen grubu alarak.5 teki indirgenmiş asal bileşenler tablosu için p önerme P = (H+I) (G+I) (F+H) (E+F) (D+E) bulunur.25.18. I.12.Buna göre fonksiyonu Tablo 4. yalnızca sonuncusu minimal olurdu. p önerme fonksiyonu çarpımlar toplamı biçiminde düzenlenirse p = EHI+EFI+DFI+EGH+DFGH olur.4. diğerleri olmazdı.26. önermeler fonksiyonundan yararlanarak bulurken.

Temel asal bileşenlere ilişkin satırlar ve örttükleri doğru minterim sütunlarının kaldırılmasıyla elde edilen indirgenmiş tablo Tablo 4.19.18. E. H' yı. bir V asal bileşeninin örttüğü. Çünkü G asal bileşeni K nın örttüğü 19 doğru mintermini de örtmektedir. c) Satır indirgemesi yapılmış asal bileşenler tablosu Temel asal bileşenler A. F. U asal bileşenine karşı gelen satır. H ve G nin uzunlukları aynı olduğuna ve yalnızca bir minimal fonksiyon bulmak istendiğine göre H satırını kaldırabiliriz. F ve I' yı. 11 18 x x x x x x 19 x x 26 x x 10 x x C E G x 11 18 19 x x x x x 26 x 10 C D E F G H I x x b) İndirgenmiş asal bileşenler tablosu. bütün doğru minterimler.Tablo 4.B.26) doğru minterimler C ve E tarafından örtüldüğünden minimal fonksiyon. bunların örttüğü minterimler √ ile işaretlenmiştir. sonuç indirgenmiş asal bileşenler tablosu bulunur.6 Örnek fonksiyon ve ona ilişkin asal bileşen ve indirgenmiş asal bileşen tabloları √A=x'2x3 1 3 4 5 √ √ √ √ x x x x 6 7 10 √ √ x x x x 11 12 √ ⊗ 13 √ ⊗ 14 √ x 15 √ x x x x x x x x x x x x x x x x x x x x x ⊗ x x x x x x x x x x x 18 19 20 √ ⊗ 21 √ ⊗ 22 √ x 23 √ x 25 √ 26 27 √ √B=x'1x3 C=x1x'3x4 D=x1x'2x4 E=x2x'3x4 F=x'1x2x4 G=x'3x4x5 H=x'2x4x5 I=x'1x4x5 √ J=x'1x'2x5 ⊗ √ K=x1x2x'3x5 x a) Asal bileşenler tablosu. bir U asal bileşenince de örtülüyorsa. Bu tabloda C ve E temel asal bileşenlerdir. Bu tabloda temel asal bileşen satırı yoktur ama. örneğin H satırı yalnız 19 da x bulundururken G satırı 11 ve 19 da x bulundurmaktadır. Gereksiz olan V asal bileşenine ilişkin satır kaldırılır.6 b de verilmiştir. bazı satırları kaldırmak olasıdır. 48 . C.J ve K olup. Bütün (10. I ve D satırları kaldırılarak. Örnekte G.6 c deki. D' yi kapsadığından ve hepsi de aynı değişken sayısında olduğundan H. Genel olarak. daha önce bulduğumuz temel asal bileşenlerle f (x1x2x3x4x5) = x'2x3+x'1x3+x'1x'2x5+x1x2x'3x5+x1x'3x4+x2x'3x4 dür. V asal bileşenine karşı gelen satırı örtüyor denir.11. Tersi doğru değildir. ve minimal ifade de görülmek zorundadır. Tablo 4.

2. bulundurdukları 1 sayısına göre gruplandırılır. örnekte 10. • • √ ile işaretli doğru minterimlerin bulunduğu sütunlar ve temel asal bileşen satırları silinerek indirgenmiş asal bileşenler tablosu bulunur. 7. İndirgenmiş asal bileşenler tablosunda bir örten sütunlar varsa. 1. satır sütun indirgemeleri (silmeleri) yaparak. Aksi halde yukarıda anlatılan önermeler cebri kullanılarak bütün minimal fonksiyonlar bulunur. Çünkü i. 6. örten minimum sayıda asal bileşen. Bunların örttükleri bütün doğru minterimler √ ile işaretlenir. Bu karşılaştırılan sayılar birleştirilebiliyorsa. 3. Kaybolan değişken yerine . 5. Bunlara göre asal bileşenler tablosu düzenlenir. j sütununda da x varsa j sütunu i sütununu örter denir. 4. O nedenle. Doğru olan mintermlere ilişkin iki tabanındaki sayılar. sütununda x olan her yerde. temel asal bileşenlerdir. Sütununda yalnızca bir tane x işareti bulunan doğru minterimleri örten asal bileşenler. Bu gruplar içerlerindeki 1 sayısına göre sıralandırılırlar. basitleşen asal bileşen tablosunda. gruptaki iki tabanındaki herhangi bir sayı. 11. 49 . sütundaki doğru minterim düşünülürken. sütunundaki doğru minterimin örtülmesi için E veya F asal bileşenleri seçilmek zorundadır. aynı zamanda j. yalnızca i. Yalnızca bir minimal fonksiyonun bulunması yeterli oluyorsa. 11 sütunu silinebilir. (i+1) gruptaki herhangi bir sayıyla sıra ile karşılaştırılır. O halde j sütunu silinebilir. i. √ hemen görülüyorsa.İndirgenmiş asal bileşenler tablosunda. sütundaki doğru minterim de düşünülmüş olmaktadır.işareti konulur. Tablo yöntemiyle bir minimal fonksiyonun bulunması adım adım aşağıdaki gibi özetlenebilir. örtülen satır silinir. Satır veya sütun indirgemesinin sırasının değişmesi. birleştirilir ve √ ile işaretlenir. Aynı sayıda 1 bulunduran iki tabanındaki sayılar aynı gruptadırlar. Bu i ve j sütunlarının birlikte bulunduğu bir tablodan elde edilen minimal fonksiyon ile. sütunundaki doğru minterim de E ve F tarafından örtüldüğünden. İndirgenmiş asal bileşenler tablosunda. Temel asal bileşenlerin örttükleri doğru minterimlerin dışında kalan doğru minterimleri (√ ile işaretlenmemiş olanlar). bu sütun silinebilir. sütununu bulunduran indirgenmiş tablodan elde edilen minimal fonksiyon aynıdır. doğru minterimnleri örten minimum sayıda asal bileşen seçimi kolayca yapılabilir. satır ve sütün indirgemesi yaparak minimal fonksiyon bulmaktır. Karşılaştırmaya artık birleştirmenin olası olmadığı duruma kadar devam edilir. Bir asal bileşenler tablosunun i. bunlar seçilerek minimal fonksiyon(lar) bulunur. bir satır bir başka satırı örtüyorsa. sütunların da indirgenmesi söz konusudur. Sonuçta birleştirilmemiş √ ile işaretli olmayan bütün terimler asal bileşenlerdir. sonucu etkilemez. bir minimal fonksiyonun bulunması açısından.

6.26.13.7.27) düşünmek gerekirdi.6 da verilen fonksiyon • 4. (x1+x2+x'5).23.E asal bileşenlerine. amaca yardımcı olacak biçimde.3.15. 8.1 Karnaugh diyagramları Dört veya beş değişkenliye kadar fonksiyonların minimalleştirilmesini hızlandıran bir yöntem.19. minimalleştirilmesi esas alınmışsa da. yalnızca 1.5.19.14. (x'1+x3+x'4). az değişkenli fonksiyonlar için. Karnaugh diyagramı yöntemidir.15. (x'2+ x3).24.7 de verilmiştir.7 Üç ve dört değişkenli fonksiyonlara ilişkin Karnaugh diyagramları. adımda seçilen asal bileşenlerle.3 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi Daha öncede belirtildiği gibi. Şimdi bu yöntemi inceleyelim.21.12. 4.8. (x'1+x'2+x3+x'5).14.g = Σ1. minimal ifadelerin daha hızlı bulunması yöntemi.27 biçiminde verilseydi.J.29. (x'2+x3+x'4) toplamlar terimleri karşı düşecekti. (x'2+x3). (x'1+x3+x'4).4. Başlangıçta verilen f fonksiyonunun 2.20. daha önce çarpımlar toplamı biçiminde bulunan f fonksiyonunun tümleyenidir. Her ne kadar bu bölümde.6. • Sonuç tabloda bulunan doğru minterimlerin tamamını örten.11.25. örnekteki A. (x'1+x'2+x3+x'5). tip kanonik açınımı verilen fonksiyonlar için de yapılabilir.18.22.3.7.25.10.31 İndirgenmiş asal bileşenler tablosunda.17.K temel asal bileşenler ve C. tip kanonik açınımı verilen fonksiyonların.5. Boole fonksiyonun doğruluk tablosunun. 4.20. Bu durumda doğru olan maxterimler düşünülür.22.26. 2. örten sütun silinerek sonuç indirgenmiş tablo bulunur. x1x2 x3 00 01 11 10 0 2 6 4 0 1 1 3 7 5 x1x2 x3x4 00 01 11 10 12 8 0 4 00 01 11 10 1 3 2 5 7 6 13 15 14 9 11 10 50 .23.18.10. Örneğin Tablo 4.11. adımda bulunan temel asal bileşenlerin toplamı minimal fonksiyonu verir. sırasıyla (x2+ x'3). tip kanonik açınımına ilişkin minimal fonksiyonu bulmak için (=Σ1. Karnaugh diyagramı yöntemidir. düzenlenmesidir. (x1+x2+x'5). f = Π0. benzer akıl yürütme.28.12. minimum sayıda ve minimum değişkenli asal bileşenler seçilir.4. (x'2+x3+x'4) olacaktı.2. Minimal fonksiyon da bu terimlerin çarpımı yani g = (x2+x'3). Birleştirme işlemi ise (A+a) (A+a') = A+aa' = A olarak alınır.16.30. bir sütunun örttüğü bir başka sütun varsa.9.B.3. 7. Tablo 4. Üç ve dört değişkenli fonksiyonlar için Karnaugh diyagramları Tablo 4. Burada dikkat edilmelidir ki toplamlar çarpımı biçiminde bulunan g fonksiyonu .21. Karnaugh diyagramı.13.

on tabanındaki karşılığı geçici olarak yazılmıştır.12. yanlarında Karnaugh diyagramlarıyla temsil edilmişlerdir.7) karelerine 1. benzer biçimde yapılır. diğerlerine 0 konmuş. Yaygın kullanılan biçim.12.15=x'1x'2x3x'4+x'1x'2x3x4+x'1x2x3x4+x1x'2x3x4+x1x2x'3x'4+x1x2x3x4 Fonksiyonunun doğruluk tablosu ve Karnaugh diyagramı 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 x 1x2 x3 x4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 f 0 0 1 1 0 0 0 1 0 0 0 1 1 0 0 1 x1x2 x3x4 00 01 11 10 0 4 12 8 00 1 01 11 10 1 1 1 3 2 5 13 9 1 7 6 1 15 14 1 11 10 x'1x'2x3x'4 Görüldüğü gibi 1.3.7 =x'1x'2x3+x'1x2x'3+x'1x2x3+x1x2x3 fonksiyonun Karnaugh diyagramında gösterilişi. diğer karelere de 0 konmuştur.1) için fonksiyonun aldığı değer yazılır.3.8. fonksiyonun da. 2. diyagrama taşınmasında kolaylık olsun diye. bir fonksiyonu temsil etmesi. örneğin Tablo 4.1) göstermektedir. Bu sayılar her zaman yazılmaz.2. 01.3. i. 11. Tablo 4. sütunun kesiştiği kareye. 1 olduğu (1. iki tabanındaki sayının. Fonksiyonun. satırın kesiştiği yere f(x1x2x3) = f(1. sütun satır permütasyonu olan. Fonksiyonun. 11. karelere yalnızca fonksiyonun aldığı değerler yazılır. satır ile j.8 de doğruluk tablosu ile verilen fonksiyonlar. örneğin 3. sütun ve satırlar permütasyonlarının oluşturduğu tanım elemanına karşı düşen.2. fonksiyonun 1 olduğu karelerin doldurulması ve 0 olduğu karelerin boş bırakılmasıdır.3.1. 51 .8 a)Üç değişkenli f(x1x2x3) = Σ1. sütun ve 2. 10). fonksiyonun değeri yazılır. karelerin içine. satırlar ise x3 bağımsız değişkeninin değerlerini (0.Üç değişkenli fonksiyonlara ilişkin diyagramlarda. sütunlar x1x2 bağımsız değişkenlerinin ikili değer permütasyonlarını (00. 4 değişkenli diyagramın da.15) karelerine 1.b) Dört değişkenli f(x1x2x3x4)=Σ2.7. 1 olduğu (2.7.11. 0 1 2 3 4 5 6 7 x 1x2x3 0 00 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 f 0 1 1 1 0 0 0 1 x1x2 x3 00 0 1 1 01 1 1 2 3 11 6 7 10 4 5 0 1 1 Tablo 4.

m6. iki doğru minterim yerine x'1x2x3x'4+ x'1x2x3x4 = x'1x2x3 bir çarpımlar terimi yazılabilir. birleştirilebilirler. diğerleri aynıdır. daha kolayca görülebilir. m15. m10 a komşu kareler sırasıyla m3. doğru minterimler. Tablo 4. m14.8).2 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri Komşu iki karede. S n kümesindeki eleman sayısı (2 ) kadardır. Ortak kenarları olan karelere ilişkin mintermlerde. m2. Bu doğru minterimlerin toplamı fonksiyonu verir (Tablo 4. Bu nedenledir ki. o basamağa. m4. f : S → S e bir fonksiyon için. ve m10 a komşu minterimler ( kareler) gösterilmiştir. m7. b ve c de sırasıyla m7. Örneğin 3 değişkenli fonksiyonlara ilişkin 3 4 Karnaugh diyagramlarında bu sayı. komşu sütunların kodlarında. Böyle karelere “komşu kareler” denir. bu doğru minterimler birleştirilerek kısaltılırlar. m8. m6. sütun) yararlanılarak bulunur: Eğer bir basamakta 1 sayamağı varsa. m5. örnekte görüldüğü gibi m7. x1x2 x3x4 00 00 01 11 10 m3 01 11 10 x3x4 00 01 m15 11 10 m2 m7 m6 m14 x1x2 00 01 m4 11 10 x1x2 x3x4 00 00 01 11 10 m2 m11 m14 m10 01 11 10 m8 n n m5 m7 m6 4. Karnaugh diyagramına aktarmak kolay olduğu gibi.Dört değişkenli fonksiyona ilişkin Karnaugh diyagramındaki komşu karelere örnekler. yalnızca bir basamaktaki sayamaklar farklıdır. Diyagramın kenar karelerinin komşuları.9. 1 ( 0) değerini m alan karelerden oluşmuş. m11. 2. Karnaugh diyagramlarının sütun ve satırlarının kodlanmasındaki sıra önemlidir. bir değişken dışında aynıdır. Diyagramdaki bir kareye. O nedenle bu dört 1. mertebeden alt küp oluşturur. Şöyle ki diyagramda fonksiyonun 1 değerini aldığı. 2 = 8. m14 dür. Doğruluk tablosu verilen bir fonksiyonu. m-mertebeden alt küp: Her biri m tane kareye komşu. m6. ilgili değişkenin kendisi. örneğin m6 ve m7 de fonksiyon 1 değerini alıyorsa.Karnaugh diyagramlarındaki kare sayısı. bulundukları kareye ilişkin permütasyonlardan (satır. m2. komşu kareler sayısı.6. fonksiyona veya doğruluk tablosuna geçmekte kolaydır. Tanım 4. bütün değişkenler. diyagramdan. Tablo 4. fonksiyon 1 değerini alıyorsa. değişken sayısı kadardır.10 a da 1'lerden oluşmuş her bir kare. mertebeden alt küp denir Örneğin Tablo 4. aksi halde tümleyeni yazılır. 52 .3. 9 a. 2 kareye m. iki ayrı kareyle komşudur ve m 2 4 (2 = 2 = 4) tanedir. 4 değişkenli için 2 =1 6 dır. diyagramı önce bir silindir biçimine dönüştürüp sonra alt ve üst tabanları birleştirerek elde edilen tor yüzeyi düşünülerek.

x2 ve x3 değişkenleri. ii.3 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması Karnaugh diyagramıyla verilen bir fonksiyona eşdeğer. Çeşitli mertebeden alt küpler ve onlara karşı gelen çarpımlar terimlerine örnekler. x4 olarak görülür. Çünkü alt küpte bulunan 2 terimde. Bir alt küpe karşı düşen çarpılar terimlerinin bulunması: Alt küpe ilişkin doğru minterimler için i. yani çarpımlar teriminde görülmezler.Her m. hem 0 hem de 1 olabiliyorsa. sanki bütün minterimleri doğru olan. xi değişkeninin aldığı değerler değişmeyip. hep 0 kalıyorsa. kaybolurlar. yalnızca 1 değerini almaktadır ve çarpımlar teriminde. minimal fonksiyon. seçilmiş çeşitli alt küplerden yararlanılarak bulunabilir. bir sabittir. Karnaugh diyagramındaki alt küpteki doğru minterimler için x1 değişkeni. çarpımlar terimi x’1x4 te görülür. Örneğin Tablo 4. Bu 2 değişkenli fonksiyon. b. ortak (n-m) değişken parçası ile m değişkenin bütün permütasyonları görülür. c de 2. hep 0 değerini almaktadır ve x’1.3.10. x1 ve x4 değişkenleri bütün karelere ilişkin terimlerde ortaktır. Tablo 4. Parantez içindeki ifade.gibi düşünülebilir. mertebeden alt küp 53 . bu değişken xi olarak çarpımlar teriminde görülür.10. bu değişken x’i olarak çarpımlar teriminde görülür. 1 ve 3 mertebeden küpler ve ilgili çarpımlar terimleri gösterilmiştir. bir 2 değişkenli fonksiyon -1. xi değişkeni çarpımlar teriminde görülmez.10 a da Karnaugh diyagramı ile verilen fonksiyon için. 1 e eşit.tip kanonik açınımında bütün terimleri 1 olan. (n-m) m değişkenli bir çarpımlar terimiyle ifade edilebilir.10 a.11 de karnaugh diyagramıyla verilen f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 fonksiyonu. iii. x1x2 x3x4 00 00 01 11 10 x'1x4 1 1 01 11 10 x1x2 x3x4 00 00 01 11 10 1 x'1x2x'3 1 x'2x3x4 01 1 1 11 10 x1x2 x3x4 00 00 1 01 11 10 1 1 1 x'2 01 11 1 1 1 1 x1 10 1 1 1 1 1 1 4. Tablo 4. x2 ve x3 ün bütün permütasyonları da söz konusu terimlerde görülür. mertebeden alt küp. daki 1. x4 değişkeni ise. xi değişkeninin aldığı değerler. söz konusu alt küpteki doğru minterimler için. iki 1. hep 1 kalıyorsa. n bağımsız değişken sayısı olmak üzere. xi değişkeninin aldığı değerler değişmeyip. Yani x'1x'2x'3x4 + x'1x'2x3x4 + x'1x2x'3x4 + x'1x2x3x4 = x'1x4 (x'2x'3+ x'2x3+ x2x'3+ x2x3) = = x'1x4 dür. hem 0 hem de 1 değerini aldıkları için. Örneğin Tablo 4. bu alt küpteki doğru minterimler için. Tablo 4.

verilen fonksiyona eşdeğer olmaz. Mertebeden altküpe giren. 4. olası en büyük mertebeden. seçilen alt küpler sayısı kadardır. Bir doğru minterimin. Hiç bir alt küpe veya 0. Görüldüğü gibi eşdeğer bir fonksiyon . bir temel asal bileşendir ve minimal fonksiyona alınırlar. bütün 1 li kareleri örten alt küpler seçilerek bulunur. Mertebe alt küpe karşı düşen. alınırlar. bir alt küp. ilave asal bileşenlerle. Ayrıca bu doğru minterim. Tablo. Ayrıca bu doğru minterim. Çarpımlar terimleri sayısı. birleştirilmiş çarpımlar terimleri. girmeyen doğru 2. kendisi) minterimler temel asal bileşenlerdir ve minimal ifadeye alınırlar.4. 1 lerden oluşan alt küplere karşı düşen çarpımlar terimleri toplamı biçiminde yazılabilir. minimal fonksiyon için seçilmemelidir. Karnaugh diyagramlarından yararlanılarak minimal fonksiyonun bulunması işlemi adım adım şöyle özetlenebilir. minimum sayıda. ilgili alt küpün mertebesiyle belirlenir. Çünkü a+ a = a özelliğinden yararlanılarak f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2x3+ x'1x'2x'3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2(x3+ x'3)+ x'2x'3(x1+ x'1) = x'1x'2+ x'2x'3 olur. Daha büyük bir alt küp tarafından kapsanan. Mertebe alt küpe karşı düşen. hiç bir zaman. Fonksiyonun bütün doğru minterimlerinin. 1. 2 ve 3. daha büyük mertebeden bir başka alt küp tarafından örtülmesin.minimal fonksiyona. 3. 54 . ikinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. minimum sayıda. O halde minimal fonksiyon. maksimum mertebeli asal bileşenler ilave edilerek minimal fonksiyon bulunur. Böyle doğru minterimlere ilişkin. 2. birleştirilmiş çarpımlar terimleri. Üçüncü ve dördüncü mertebeden alt küplere ilişkin temel asal bileşenler varsa . 1. Örnek fonksiyon.11. Böyle doğru minterimlere ilişkin. 5. henüz örtülmemiş doğru minterimleri örten . Bir doğru minterimin. adımlarda olduğu gibi. bir temel asal bileşendir ve minimal fonksiyona alınırlar. birinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. a+a=a teoremi dolayısıyla. Temel asal bileşenlere karşı düşen alt küplerin alınmasından sonra. daha büyük mertebeden bir başka alt küp tarafından örtülmesin. x1x2 x3 00 0 1 1 1 01 11 10 1 x'2x'3 x'1x'2 Aynı bir doğru minterimin birden fazla alt küpte görülmesi. örtülmüş olması gerekir. aksi taktirde bulunan minimal fonksiyon. olasıdır ve yararlı olabilir.için f = x'1x'2+ x'2x'3 minimal fonksiyonuna dönüşür. Her bir çarpımlar terimindeki değişken sayısı da.

x1x'2x'3 dür. Tablo 4.13.4. Adım adım tutulacak yolla da bu sonuca varılabilir. Tablo.4. O nedenle (x2x4 ) temel asal bileşendir ve minimal fonksiyonda görülmelidir. Bu halde fonksiyonun 0 değerini aldığı doğru maxterimler 55 . minimum sayıdaki. ilk diyagramda seçilen alt küpler için Tablo.13 deki örnekte de hemen büyük mertebeli alt küplerin seçilmemesi gerektiği gösterilmektedir. benzer biçimde. Bu temel asal bileşene ilave etmemiz gereken. toplamlar çarpımına da uygulanabilir. Aynı bir fonksiyona ilişkin farklı indirgemeler. Adım adım gidildiğinde çizikli olarak gösterilen alt küpten gelen x1x2 teriminin gereksiz oluğu anlaşılır.12. x1x2 x3x4 00 1 00 01 11 10 x'2x'3x'4 x2x4 x'1x2x'3 x1x'3x4 01 1 1 1 1 1 11 10 1 1 x1x2 x3x4 00 1 00 01 11 10 x'1x'3x'4 x2x4 x1x'2x'3 01 1 1 1 1 1 11 10 1 1 f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 f = x'1x'3x'4+x1x'2x'3+x2x4 aşağıdaki biçimde f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 yazılabilir. en yüksek mertebeden alt küplere karşı düşen asal bileşenler x'1x'3x'4. Bir fonksiyonun. Örnek fonksiyon. Örneğin f(0111) = 1 ve f(1111) = 1 doğru minterimleri yalnızca (x2x4 ) ikinci mertebeden alt küpü tarafından örtülmektedir ve başka daha yüksek mertebeden bir alt küp tarafından örtülmemektedir. tabloda gösterilen alt küpler için minimal olarak f = x'1x'3x'4+x1x'2x'3+x2x4 biçiminde elde edilir. x1x2 x3x4 00 1 00 01 11 10 1 01 1 1 1 1 1 1 11 10 x'1x'3x'4 x2x'3x4 x'1x3x4 x'1x2 x2x3x'4 Tablo 4.Yöntemin daha iyi anlaşılabilmesi için aşağıda iki örnek verilmiştir.12 de Karnaugh diyagramıyla verilen fonksiyon. Yalnızca temel asal bileşenlerden minimal fonksiyon f = x'1 x'3 x'4+x2 x'3 x4+x'1 x3 x4+ x'1 x3 x4 olarak bulunur. Aynı fonksiyon 2. çarpımlar toplamı için verilen bu yöntem.

belirlenmiş doğru mintermlerle. Kısmen belirlenmiş fonksiyon dememize rağmen fonksiyon tamamen belirlenmiş bir bağıntıdır ancak bazı domen elemanları için fonksiyonun aldığı değer 0 da 1 de olabilir( keyfi). birinci tip kanonik açınım dakine benzerdir. (0) lardan oluşan bir alt küpe karşı gelen toplamlar çarpımı. 3.için alt küpler düşünülür.4 Kısmen belirlenmiş minimalleştirilmeleri fonksiyonlar ve karnaugh diyagramlarıyla n Tanım 4. 8. Tablo 4. tanım kümesi S deki bazı elemanlar için.14 de verilen fonksiyon. toplamlar teriminde bu değişkenin kendisi. 2. bir başka deyişle keyfi sayısı k ise k fonksiyonlardan herhangi biri kısmen belirlenmiş fonksiyondan. 9 . bu fonksiyona kısmen belirienmiştir denir. İkinci tip kanonik açınıma ilişkin minimal fonksiyon bulunurken. 5 + Σk 7. ve 2. gösterilen alt küpler için toplamlar çarpımı biçiminde minimal olarak f = (x'1+x2'+x4) (x1+x2+x'4) (x2+x'3) (x'3+x4) elde edilir. İkinci bölümde tanımlanan tamamen belirlenmiş bağıntı ile bu tanım karıştırılmamalıdır. olası 2 kastedilmektedir.3.4. toplamlar teriminde bu değişkenin tümleyeni görünür.14. 14. f1 = Σ 1. 14 ve 56 .15 de verildiği gibidir. 15 ile verilen fonksiyonlara ilişkin Karnaugh diyagramları Tablo.4. Birici kanonik açınım için durum tersi idi. örneğin f2 = Π 3. Bir başka deyişle fonksiyon bazı tanım elemanı için keyfi (0 da 1 de olabiliyorsa) ise.7. Kısmen belirlenmiş fonksiyonlar. Πk 5. 13. 12. keyfi minterimler ayrı iki grupta belirtilerek gösterilir. 7. (1) olarak sabit kalıyorsa. Alt küpe ilişkin kareler için değişken (0) olarak sabit kalıyorsa. x1x2 x3x4 00 00 01 11 10 0 0 0 0 0 0 0 01 11 0 10 x'1+x'2+x4 x1+x2+x'4 x2+x'3+x'4 x'3+x4 1. 4. Tablo. tip açınıma ilişkin minimal fonksiyona örnek. Tip kanonik açınımlara ilişkin minimal fonksiyonlarının hangisinin tercih edileceği genelleştirilemez. Kısmen belirlenmiş fonksiyonlar (Don't care functions): S → S e bir n fonksiyon. S kümesindeki herhangi bir elemanı alabiliyorsa. bu fonksiyona kısmen belirlenmiştir denir.

9 ∏ k 5.Tablo.15 f2= ∑ 1.14.13.15 f4= ∑ 0. 8.2.16 da verilmiştir.12. örnek: 10 tabanında (0-9) a kadar rakamlara ilişkin ikili kodu (BCD).5 + ∑k 7.7. 9 + ∑ k 10. 6.16.15 Karnaugh diyagramında uygun alt küplerin seçimi sonucu varılan minimal fonksiyonlar Tablo 4.12. 57 .3.11. Kısmen belirlenmiş fonksiyonlara ilişkin örnek.4. Minimal ifadenin bulunmasında keyfi değerler belirlenerek 2 lık gruptan minimal olan seçilmiş olur.14. 9 + ∑ k 10.13. Tablo.15 te 25 = 32 tane fonksiyon temsil k edilmektedir.2.6. 4 çıkışlı bir kombinezonsal devreyi temsil eden fonksiyonlara ilişkin doğruluk tablosu Tablo 4.13.15.12.13.4.14. +3 koduna dönüştüren 4 girişli. Kısmen belirlenmiş fonksiyonlara örnek.4.8 + ∑ k 10.4.11. x1 0 1 2 3 4 5 x2 x3 x4 f1 f2 f3 f4 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 k k k k k k 0 1 1 1 1 0 0 0 0 1 k k k k k k 1 0 0 1 1 0 0 1 1 0 k k k k k k 1 0 1 0 1 0 1 0 1 0 k k k k k k 3 4 5 6 7 8 9 10 11 12 k k k k k k Çıkış fonksiyonları sırasıyla f1= ∑ 5.11.8 + ∑ k 10.12. 4.13. x1x2 x3x4 00 00 01 11 10 1 1 01 11 k k k k 10 k x1x2 x3x4 00 00 01 11 10 0 01 11 10 k 0 k k k 0 f1= ∑ 1.14.14 f2= ∏ 3.17 de verilmiştir. kısmen belirlenmiş bir fonksiyon gerçekte 2k fonksiyonu temsil eder.15 f3= ∑ 0.12.14. 3.15 k keyfi değer sayısı olmak üzere. 7.8.3.11. Örneğin Tablo . 7.

Oysa sentez işlemi indirgeme işleminin dışında başka adımları da içerir. doğruluk tablosunun bulunması. • Minimal fonksiyon(lara) a karşı düşen devrenin çizilmesi. bağımsız giriş değişkenlerince belirlenen. önce minimal eşdeğer fonksiyona karşı düşen minimum elemanlı devreler gerçekleştirilip. 4. Sentezi istenen devreden beklenen.4 Kombinezonsal devre sentezi Bu bölümün başlangıcında. bir Boole fonksiyonuna eşdeğer minimal fonksiyonun -ki gerçeklendiğinde minimal sayıda kapı elemanı içerir.4.Kısmen belirlenmiş fonksiyonların Karnaugh diyagramında minimalleştirilmesi. giriş çıkış ilişkisinden yararlanarak giriş değişkenlerinin ve çıkış değişken(leri)nin [fonksiyon(ları)nun] sayısının saptanması.17.Tablo. sonra diğer gereksinimleri de 58 . Bu nedenle. • Doğruluk tablosuyla belirlenen fonksiyon(lar)un indirgenmesi ve minimal fonksiyon (lar)un bulunması.bulunmasına ilişkin yöntemler üzerinde duruldu. x1x2 x3x4 00 00 01 11 10 01 11 k=1 1 1 1 x2x4 x2x3 x1 k=1 10 1 1 x1x2 x3x4 00 00 01 11 10 1 1 1 01 1 11 k=1 k k k x2x'3x'4 x'2x3 x'2x4 k=1 k=1 1 10 k=1 k=1 k=1 k=1 f1=x1+x2x4+x2x3 x1x2 x3x4 00 00 1 01 11 10 x'3x'4 1 1 01 1 11 k=1 k k=1 k=1 k k x3x4 10 1 x1x2 x3x4 00 00 1 01 11 10 1 x'4 f2=x2x'3x'4+x'2x4+x'2x3 01 1 11 k=1 k k 1 k=1 k 1 10 1 f3=x'3x'4+x3x4 f4=x'4 Alt küplerin seçimi maksimum mertebeli minimum sayıda küp oluşturabilmek için keyfi olan değerler saptanarak yapılmıştır. • Her bir çıkış değişkeninin (fonksiyonunun). Artık bu minimal fonksiyonlar tamamen belirlenmiş fonksiyonlardır. yalnızca kapı sayısının minimum olması değildir. • Problemin sözle tanımı. Bir kombinezonsal devrenin sentezine ilişkin adımları şöyle sıralayabiliriz. başlangıçta da değinildiği gibi.

59 .18 Yarı toplayıcının doğruluk tablosu x 0 0 1 1 y 0 1 0 1 S 0 1 1 0 C 0 0 0 1 Bu tabloya göre çıkış fonksiyonları S = x' y + xy' C = xy dir. Seri toplayıcıda ise. bu bitlere ilişkin toplam ve bir sonraki bitlerin toplamında kullanılacak eldedir. ilgilenilen ağırlıklı bitler ve bir evvelki bitten gelen eldedir. toplanacak sayıların en az ağırlıklı bitleri. Tablo 4. hücresel olarak üç girişli ve iki çıkışlı düşünebiliriz. yukarıda açıkladığımız minimal fonksiyona karşı düşen devreye daha iyi birer alternatif olacaklardır. iki giriş iki çıkış vardır. Bu nedenle seri toplama yapabilmek için.2 de verilmiştir. bir sonraki bitlerin toplamına eklenmesi gerekir. Birinci olarak düşündüğümüz hücre yarı toplayıcı (half adder) ikinci düşündüğümüz hücre ise tam toplayıcı (full adder) olarak adlandırılır.1 Paralel toplayıcının sentezi İki tabanında iki sayının toplamı seri veya paralel gerçekleştirilebilir.olabildiğince karşılayabilecek biçimde. Girişler. 4. paralel toplayıcı ve kod dönüştürücülerinin minimal elemanlı sentezini inceleyelim. Görüldüğü gibi en basit bir devrenin gerçekleştirilmesinde. Girişler. Göreceğiz ki tam toplayıcıları yarı toplayıcılardan elde edebilir. ilaveler yapılması gerekir. bir sonraki ağırlıklı bitlere eklenecek olan elde de bir başka çıkış olanak görülür. En az ağırlıklı bitlerin toplanmasında. O nedenle seri toplayıcılar ardışıl devre olarak gerçekleştirilebilir. iki tabanındaki sayıların önce en az ağırlıklı bitleri devrenin girişine gelir ve bunların toplamı olan bit çıkışta görülürken. ayrı birer hücre olarak düşünebiliriz. Paralel toplayıcıda bütün bitler aynı anda uygulanır ve çıkışa ilişkin bütün bitler aynı anda görülür(devrenin gecikme süresi kadar sonra). bitlerin toplanmasını. Şimdi iki örneği.18 deki gibidir.4. ilgilenilen bitlerin toplamı ve bir sonraki bitlerin toplamında kullanılacak eldedir. çıkışlar ise. Yarı toplayıcı Yukarıda tanımlandığı gibi iki giriş ve iki çıkışlı olan yarı toplayıcının doğruluk tablosu aşağıdaki Tablo 4. tasarımcı için çeşitli alternatifler ortaya çıkabilmektedir. Bu tutma işi bellek elemanı ile yapılır. Ara bitlerin toplamını ise. Göreceğiz ki seçeceğimiz devreler. her bir bite ilişkin elde' nin bir yerde tutularak. Paralel toplamada. Bu fonksiyonların gerçekleştiren beş alternatif devre Şekil 4. Çıkışlar ise.

C=xy Şekil 4. (d) de yine S ve C nin ortak kısımları değerlendirilmiştir.2 a da fonksiyonların 1. b de S nin ikinci C nin birinci tip açınımı düşünülerek gerçekleme yapılmıştır.x y' x' y x y C S x y x' y' x y C S a. tip açınımları. S ve C ortaklığı S=(x+y)(x’+y’) C=(x’+y’)’ S C e. x ve y toplanacak bitler z te bu bitlere ilişkin elde yi göstermektedir. S=x⊕y. Tam toplayıcı Üç girişli iki çıkışlı tam toplayıcının ne olduğunu daha önce tanımlamıştık. S için ikinci tip açınım C için birinci tip açınım C=xy x x' y' x y C S y x' y' C S c. S' = (x'y+xy')' = x'y'+xy bağıntısından yararlanılmıştır. Hangileri olabileceğini düşününüz. (c) de S ve C nin ortaklığı.19 da verilmiştir. S ve C için birinci tip açınım S=xy’+x’y S=(x+y)(x’+y’) C=xy b. S ve C ortaklığı S=(C+x’y’)’ C=xy x y d. 60 . Görüldüğü gibi bu gerçekleşmede yukarıda işlediğimiz minimal fonksiyona karşı gelen devre seçilmemiştir. (e) de ise en basit yapı görülmektedir. S toplanacak bitlerin toplamı. Fonksiyonları farklı biçimlerde ifade ederek daha fazla alternatif gerçekleştirmeler yapmak mümkündür. C ise bir sonraki bitlerin toplamında kullanılacak eldeyi gösterir.2 Yarı toplayıcı için birbirinin alternatifi olabilecek dört devre Şekil 4. buna göre bir sonraki basamağa için elde ve toplam çıkış fonksiyonlarına ilişkin doğruluk tablosu aşağıda Tablo 4.

Doğruluk tablosu ve indirgenmiş çıkış fonksiyonları aşağıdaki gibi bulunmuştu. iki girişli üç VE kapısı ile üç girişli bir VEYA kapısına gereksinimi vardır. C için ise. S için üç girişli dört VE kapısına ve dört girişli bir VEYA kapısı gerekir.4.3 teki gibi elde etmek mümkündür.Tablo 4.19. Tam toplayıcının çıkış fonksiyonlarına ilişkin doğruluk tablosu x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 C 0 0 0 1 0 1 1 1 S ve C fonksiyonlarına ilişkin Karnaugh diyagramları ve indirgenmiş fonksiyonlar Tablo 4. S= z'(xy'+x'y)+z(xy'+x'y)'= z'(xy'+x'y)+z(x'y'+xy)= xy'z'+x'yz'+xyz+x'y'z=(x⊕ y)⊕ z C= zxy'+zx'y+xy = z(xy'+x'y)+xy= (x⊕ y)z+xy x y S C z x y z yarı toplayıcı yarı toplayıcı S C Şekil 4.2 Kod dönüştürücü sentezi Kısmen belirlenmiş Boole fonksiyonların indirgenmesine ilişkin verdiğimiz örnek ikili kodlanmış ondalıklı sayıları +3 koduna dönüştürüyordu. Oysa aynı fonksiyonları aşağıdaki bağıntılardan yararlanarak iki yarı toplayıcı ve iki girişli bir VEYA kapısıyla Şekil 4. 61 . Tablo 4.3 İki yarı toplayıcı ve bir VEYA kapısı ile gerçekleştirilen tam toplayıcı 4.20 Tam toplayıcıya ilişkin indirgenmiş çıkış fonksiyonları xy z 0 1 00 01 1 1 1 11 10 1 xy z 0 1 00 01 11 1 1 1 1 10 xy xz yz S=x’y’z+x’yz’+xy’z’+xyz C=xy+xz+yz Bulduğumuz fonksiyonlar iki seviyeli olarak gerçekleştirilebilir.20 de verilmiştir.

Şekil 4.4 BCD kodunu +3 koduna dönüştüren devre 62 . ortak olabilecek kapı elemanları da düşünülerek. f4 x4 x3 f3 x2 f2 f1 x1 Şekil 4.f1 = x1+ x2x4+ x2x3 f2 = x2x'3x'4+ x'2x4+ x'2x3 f3 = x'3x'4+ x3x4 f4 = x'4 Bu fonksiyonların gerçekleştirilmesi.4 te verilmiştir.

kod çözücü (decoder) devreler. MSI elemanlarından beklenen.1 de verilmiştir. Bunların dışında piyasada MSI (Medium Scale Integrated circuits) ve LSI (Large Scale Integrated circuits) olarak sırasıyla 10-100 ve 100-1000 kapı elemanı içeren yongalarda vardır. SSI (Single Scale Integrated circuits) yongalar (chip) olarak satılmaktadır. Giriş değişkenleri fazla olan Boole fonksiyonların tasarımının daha önce anlatılan klasik yöntemlerle yapılması pratik olmamaktadır. bir Boole fonksiyonun minimum sayıda kapı elemanıyla. A4 B4 A3 B3 A2 B2 A1 B1 C5 C4 C3 C2 c1 S1 S4 S3 S2 Şekil 5. Yegane olabilecek bir yöntemden bahsedilemez. MSI ve LSI elemanları sayısal sistemlerin tasarımında kullanılırlar. SSI elemanları kullanarak nasıl gerçekleştirildiğini görmüştük.1 GİRİŞ Bu bölümde. bir bitlik tam toplayıcı devresinin. analiz edilerek. Pratikte kullanılan 74283 dört bitlik bir MSI tam toplayıcıdır. iki seviyeli gerçekleştirilmesine ilişkin yöntem üzerinde durmuştuk. karşılaştırma devreleri. Çünkü 8 değişkenli bir Boole fonksiyonunun doğruluk tablosu 28 = 256 satır gerektirir. MSI devre tasarımı genellikle algoritmalara dayandırılarak yapılır. VEYA gibi kapı elemanlarından bir yongada 4 tane TÜMLEYEN kapısından ise 8 tane bulunmaktadır.BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI Bundan önceki bölümde. 4 bitlik bir MSI tam toplayıcı devresi Şekil 5. 5. LSI elemanları olarak ta ROM (Read Only Memory) devreleri ve PLA (Programmable Lojik Array) devreleri incelenecektir. Birinci hücrenin elde girişi 0 dır. minimum sayıda kapı elemanı içirmesinden ziyade dış bağlantıların minimum olmasıdır. 5. demultiplexer devreleri ele alınacaktır. Bu devreyi bir hücre olarak kullanarak tasarlanan. gösterilecektir. Kullanılan kapı elemanları. Çoğullayıcı (multiplexer) devreler. Çünkü yongaların maliyetine tesir eden en önemli öğelerden biri bacak (uç) sayısıdır. VE. Daha fazla biti olan sayıların toplamı için burada verilen MSI elemanlarının kaskad bağlanması gereklidir. O nedenle bu gibi fonksiyonların gerçekleştirilmesi bir algoritmaya dayandırılır ve tasarımcının yaratıcılığına bağlı olarak alternatif devreler oluşturulabilir. MSI elemanı olarak paralel girişli toplama devreleri. pratikte kullanılan MSI ve LSI elemanların lojik devrelerinin. Bir MSI elamanı içine sığdırılabilen dört tam toplayıcı ile 4 bitlik sayıların toplamı yapılabilmektedir.2 Paralel toplayıcı Bundan önceki bölümde. Çıkışlar her bir hücre girişlerinin toplamı ve bir sonraki hücrenin girişi olacak eldeler dir. Toplanacak sayıların aynı ağırlıklı bitleri birer hücre girişi olarak alınmıştır.1 Dört bitlik MSI toplayıcı lojik devresi 63 . tasarımına ilişkin algoritmalar incelenecek ve bu devrelerin istenileni yapıp yapmadığı. piyasada.

2 kapılık gecikmeye inmesi. Buda C5 in elde edilmesine kadar geçen süre olan. Pi ve Gi çıkışlarını veren yarı toplayıcıdaki gecikmenin toplamı kadardır. her bir bit için iki kapı elemanı gecikmesi kadar artacaktır. bağlantıları yapma işleminin olmayışı. belli bir girişe ilişkin çıkışını görebilmek için. Nedeni Yarı toplayıcıların paralel. Sözünü ettiğimiz kod dönüştürücünün MSI toplayıcı ile gerçeklenişi Şekil 5. kolayca gerçekleyebiliriz. oluşmasını sağlamaktır. Ci+1 elde edilmesi için gerekli süre VE ve VEYA kapılardakini gecikme ile.C2 nin belirlenmesi gerektiğini Şekil 5.3 Tam toplayıcı devresi Şekil 5. bütün elde çıkışlarının. C5 çıkışının görülebilmesi için C4 ün dolayısıyla C3 . 64 . yarı toplayıcı gecikme süresi sonunda hemen oluşur. Şimdi bu devreyi inceleyelim. yalnızca iki kapı elemanı gecikme süresi sonunda. eldelerin ise seri bağlı kaskad bir yapı göstermesidir. yayılma zamanına denktir.Daha önce incelediğimiz BCD den +3 koda dönüştürücüyü. G yi ise elde üreticisi (carry generate) olarak isimlendirelim. Bundan sonraki amacımız. P ve G çıkışları. MSI devredeki 8 kapılık gecikmenin. Şimdi bu zamanın ne olduğunu saptamaya çalışalım. Buda şekil 5.2 BCD den +3 e dönüştürücünün MSI toplama devresi ile gerçekleştirilişi Eldenin yayılması Yukarıda incelediğimiz paralel toplayıcının. burada anlattığımız MSI toplayıcı ile. girişler uygulanır uygulanmaz. c5 elde sinin ne olduğunu bilmek gerek.3 te. yarı toplayıcı Ai Bi Gi Ci+1 Ci Pi Si Şekil 5. MSI toplayıcıya. yani 1/4 üne inmesi demektir.2 de verilmiştir. yani işçilik ve bacak sayısının az olması yani maliyettir. Sözünü ettiğimiz gecikme süresi. tam toplayıcı devresinin lojik devresi görülmektedir. bit sayısı daha fazla olan sayıların toplamında. 8 kapı elemanındaki gecikme toplamı kadardır. Bu nedenle gecikme süresini azaltmak için " hızlı elde (look ahead carry)" denen ilave devre kullanılır. Kaskad bağlı dört tam toplayıcılı MSI elemanındaki gecikme ise bir yarı toplayıcı gecikmesi ile. daha önce incelediğimiz. Şekil 5. yarı toplayıcı yayılma süresine ilave olarak.1 deki MSI toplayıcıdan görebiliriz.2 de verilen. Böyle bir gerçeklemeyle kazancımız. BCD giriş A4 A3 A2 A1 0 0 1 1 B4 B3 B2 B1 C1 0 S4 S3 S 2 S1 +3 çıkış Şekil 5.3 teki yarı toplayıcının çıkışlarını P (carry propagation) elde yayılması. hiçbir ilave kapı elemanı kullanmadan.

iki kapı elemanı gecikmesi ile. bu tanımlanan Pi . sonucu verirler. Buda bizim varmak istediğimiz sonuç idi.GI değişkenleri ve elde cinsinden genel olarak Si = Pi ⊕ Ci Ci+1 = Gi + Pi Ci biçiminde yazılabilir. Çarpımlar toplamı biçiminde olan bu ifadeler.4 te verilmiştir. Diğer yandan çıkışlar.B biçiminde genel olarak yazılabilir. Devre Şekil 5.C5 P4 G4 C4 P3 G3 P2 G2 P1 G1 C1 C3 C2 Şekil 5. i i i 65 .4 İleri bakmalı elde devresi Pi = Ai ⊕ Bi G=A . Bir önceki Ci ler cinsinden eldeler C2 = G1 + P1 C1 C3 = G2 + P2C2 = G2 + P2 ( G1 + P1 C1 ) = G2 + P2 G1 + P2 P1 C1 C4 = G3 + P3 C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C1 C5 = G4 + P4 C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2G1 +P4 P3 P2 P1 C1 dir. iki seviyeli gerçekleştirilerek.

birinci bölümde anlatıldığı gibi. bir sonraki sayamağa elde (1) taşımak gerekir.5 te verilmiştir. 9 a kadar çıkışlar ikili ve BCD de aynıdır ve 66 . sonuçtan 10 çıkarıp kalanı toplam sayamak olarak yazıp. Bu durumda iki sayamağın (dijitin) toplamı 10 dan fazla ise sonuçtan 10 çıkarıp elde oluşturmak gerekir. C1 A1 B1 P1 G1 A2 B2 S1 P1 C2 P2 İleri Bakma Devresi C3 P3 S3 P2 G2 S2 A3 B3 P3 G3 A4 B4 P4 G4 C4 P4 S4 C5 Şekil 5. Yani iki sayamağın (dijitin) toplamı 10 dan fazla ise. binary coded decimal) toplanıp. her bir sayamağı (dijiti) iki tabanında ( ikili kodlanmış onlu. BCD sonuçların on tabanında gösterilmesi. bir önceki sayamaktan (dijitten) gelebilecek elde için konulmuştur. Alternatif olarak. ikili çıkışlar toplam Z . ard arda 2 ye bölme işlemi yapıp kalanların yazılması sonucunda. uygulamadaki 74182 tümleşik devresinin temelidir ve Şekil 5. BCD çıkışlar toplam S ve elde C ile gösterilmiştir. Görüldüğü gibi BCD için dönüşüm işleminin kolaylaşmasına karşılık bit sayısı iki fazladır. Oysa 999 BCD karşılığı 9 un iki tabanındaki karşılığı olan 1001 in yan yana üç defa yazılmışı 1001 1001 1001 dır. Bu dönüşüm aşağıda tablo biçiminde verilmiştir. on tabanındaki bir sayının. 1111100100 biçiminde bulunur. Örneğin 999 sayısı iki tabanındaki karşılığı. elde si de bulunarak yapılır. her zaman iki tabanında yapılıp.5 İleri bakmalı bir paralel toplayıcı lojik devresi İkili kodlanmış onlu toplayıcılar (Binary coded decimal adder) Toplama işlemi. çıkış sayısının BCD sayıya nasıl dönüştürülebileceğini inceleyelim. BCD iki sayının toplamı en fazla 9+9+1=19 sonucu verebilir. Bu yöntemin seçilmesinin nedeni BCD ve iki tabanındaki sayıların birbirine dönüştürülmesinin. her bir dijit için yedi bölümlü gösterici (seven segment display) kullanılarak yapılır. Şimdi daha önce gördüğümüz MSI toplayıcının girişlerine BCD sayılar uyguladığımızda çıkışlarının 0 dan 19 kadar olabileceğini düşünerek. Sonuncu 1.Şimdi ileri bakmalı paralel toplayıcı(Look ahead carry) MSI in lojik devresini Şekil 5. sonra on tabanına dönüş biçiminde olmaz. elde K ile. on ve iki tabanlarının dönüştürülmesine göre çok daha kolay olmasıdır.4 teki devre ile birlikte oluşturabiliriz Bu yapı.

Amaca ulaşmamız için C=1 olduğu durumları. C=1 iken toplamdan 10 çıkarma işlemi. K ve Z ler cinsinden ifade etmek ve bu durumda Z ten 10 çıkarmaktır. Bunun dışında Z=10-15 arasında da C=1 olmalıdır. 10-15 te (1) olan diğer yerlerde (0) olan bir fonksiyon düşünsek. O nedenle bu girişlere karşı düşen çıkışlar K (keyfi) alınmıştır. O halde C = K+Z4Z3 +Z4Z2 dir. yani aynı sonucu verir. 10 ve daha yukarı olan çıkışlarda BCD nin aldığı değerlerden 10 çıkarılmış sonuç yazılmış ve elde 1 olmuştur.çift çizgi ile ayrılmıştır. Z'ler bağımsız değişkenler olmak üzere. K 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 Z4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 Z3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Z2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 C 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 S4 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 S3 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 S2 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 S1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Görüldüğü gibi K=1 iken C=1 dir. En büyük sayı en fazla 19 olabileceğine göre. 6 ilave etme için ayrıca bir ikili toplayıcı kullanılabiliriz.6 BCD toplayıcı 67 . S çıkışlarına 6 ilave etme işlemine denktir. bu fonksiyonun indirgenmiş hali Z4Z3 +Z4Z2 olur. (20-31) arasındaki girişler hiç uygulanmayacaktır. Bu sonucu beş değişkenli bir Karnaugh diyagramıyla da görebilirdik. A4 A3 A2 A1 B4 B3 B2 B1 K Z4 Z3 Z2 Z1 C 0 0 S4 S3 S2 S1 Şekil 5. Şekil 5.6 da iki ikili toplayıcı ve elde yi veren üç kapı elemanı ile bir BCD toplayıcı devrenin lojik devresi verilmiştir.

Klasik anlamda probleme bakarsak 28 =256 farklı giriş vardır. Yani Ç1 = A4B'4 + x4 A3B'3 + x4 x3A2B'2 + x4 x3 x2A1B'1 ifadesi 1 ise A > B dir. Benzer akıl yürütme ile A < B çıkışı için Ç2 = A'4B4 + x4 A'3 B3 + x4 x3A'2B 2 + x4 x3 x2A'1B1 ifadesi bulunabilir. benzer biçimde. Buna karşı gelen Boole fonksiyonların doğruluk tablosu 29 = 512 satırdan oluşacaktı. Şekil 5. Yani yukarıda verilen gibi iki MSI elemanı ve üç kapı elemanı tek bir MSI olarak oluşturulmuştur. A4= 1. Burada incelediğimiz BCD toplama devresini. En ağırlıklı bitler birbirine (x4 = 1) eşit ve (A3B'3=1) ise yine A > B dir. Çünkü A ve B ye ilişkin karşılıklı bitlerin eşit olması durumunda bu ifade 1. Bu yapı en kötü ihtimalle. klasik yöntemle yapmaya kalksaydık. sekiz girişindeki 4 bitlik iki sayıyı karşılaştırarak.2. A > B için ise önce en ağırlıklı bitleri karşılaştırmalıyız. B1= 0(A2B'2= 1) dır. 68 . Üçüncü çıkış belirlenmiş oldu.7 de yukarıda ifadelere karşı düşen devre verilmiştir. en az ağırlıklı bitlerin karşılaştırılmasına kadar devam eder. Bilgisayarla yapmak mümkün olsa bile . Bir başka deyişle A > B nin sağlanması için i. 5. (x) lerin dördünün birden 1 olması A = B olduğunu gösterir Yani Ç3 = x1 x2 x3 x4 = 1 ise A=B dir. B4= 0 (A4B'4=1) veya ii. diğer dördü diğer sayıyı ve biride elde ) devreler gerçekleştirecektik. B2= 0(A2B'2= 1) veya. Girişler A=A1A2A3A4 ve B=B1B2B3B4 karşılaştırılacak dörder bitlik sayılar. O nedenle algoritmik hücresel çözümler daha avantajlıdır. tek bir tümleşik devre. B ninki 0 ise (A4B'4 = 1) A > B dir. 74283 tasarlanmıştır. A4= B4 ve A3= 1. 9 girişli (dördü bir sayıyı. ikinci ikili toplayıcı daha da basitleştirilerek. iv. algoritmik olan hücresel yapı tüm devre üretimine daha uygun olacaktır. A ve B sayılarının eşitliğini yakalayabilmek için Xi = AiBi + A'iB'i i = 1. (A < B) için Ç1 = 0 Ç2 = 1 Ç3 = 0. büyük ve eşitlik durumlarını belirlerler. ve A = B iken Ç1 = 0 Ç2 = 0 Ç3 = 1 dır.4 ile tanımlanan x değişkenlerini incelemek yeter. B3= 0(A3B'3= 1) veya iii A4= B4 ve A3= B3 ve A2= 1. A4= B4 ve A3= B3 ve A2= B2 ve A1= 1. ve bildiğimiz yöntemlerle bu devreye karşı düşen fonksiyonun indirgemesini elle yapmak pratik değildir.Yukarıda incelediğimiz temel alınarak.3 Karşılaştırma devresi Karşılılaştırma devresi. çıkışlar da (A > B) için Ç1 = 1 Ç2 = 0 Ç3 = 0. aksi halde 0 değerini alır. üç çıkışında küçük. eğer A nınki 1.3.

8 de 3x8 (3x23 ) lik bir çözücü devresi verilmiştir. Şekil 5. n girişin alabileceği her bir giriş permütasyonu için çıkışlardan yalnızca biri 1. Bir başka deyişle çıkışlar mintermleri belirlemektedir. 69 .7 Karşılaştırma devresi 5.A4 B'4 A'4 B4 A3 B'3 A'3 B3 Ç1 A>B A2 B'2 A'2 B2 X2 X3 X4 A1 B'1 A'1 B1 X1 A<B Ç2 Ç3 A=B Şekil 5. diğerleri ise 0 olur.4 Çözücüler (Decoders) Çözücüler n girişli 2n çıkışlı devrelerdir.

iki seviyeli olarak çözücülerle gerçekleştirilebilir. olabilecek bütün 2 minterimi oluşturacağına göre. 0 1 2 3 4 5 6 7 f1 x1 x2 x3 20 21 22 3x8 Çözücü f2 Şekil 5. Bir örnek olarak üç değişkenli. 2.9 da devre verilmiştir. 5. n n değişkenli. Her birinde 4 doğru minterm olduğuna göre dört girişli iki VEYA kapısına gerek vardır. herhangi bir n değişkenli Boole fonksiyonu.8 3X8 çözücü devresi Boole fonksiyonlarının çözücüler kullanılarak gerçekleştirilmesi n n n x2 lik bir çözücü. n n değişkenli m tane Boole fonksiyonu bir tane n x 2 çözücü ve m tane VEYA kapısıyla gerçekleştirilebilir.9 İki fonksiyonun bir çözücü kullanılarak gerçekleştirilmesi 70 . n x 2 lik bir çözücü ve k giriş yelpazesi olan bir VEYA kapısıyla gerçekleştirilebilir. doğru minterm sayısı k olan bir Boole fonksiyonu. Fonksiyonlar f1 = ∑ 1. 5 f2 = ∑ 0.x1 x2 x3 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 Şekil 5.7 olsun. 2. Şekil 5. iki Boole fonksiyonunu bir MSI çözücü ile gerçekleştirelim. Hatta genelleştirme yapılarak. 4.

giriş sayısı az olanlar çözücüler kullanarak. Örneğin aynı fonksiyondan çok sayıda üretilecekse. sözü edilen tasarruflar göz önünde tutulmuştur. tüm devre olarak gerçekleştirilmesi daha uygun olur. 71 . E x 1 x2 x1 x2 2x4 çözücü m0 m1 m2 m3 0 1 1 1 1 k 0 0 1 1 k 0 1 0 1 m 0 m1 m2 m3 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 E 1x4 demux m0 m1 m2 m3 x2 E x1 Şekil 5. Eğer yalnızca üç beş tane fonksiyon gerçekleştirmesi söz konusu ise. SSI veya MSI elemanlarından hangisinin tercih edilerek gerçekleştirilme yapılacağı koşullara bağlıdır.10 Kontrol girişli bir çözücü ve alternatif yorumu: demultiplekser Bu çözücüyü. SSI elemanlarıyla yapılacak sentezde ise. Şekil 5. x4 = 0 iken yukarıdaki çözücü çalışır ve m0 dan m7 ye kadar mintermler çıkışında gözlenir. Pratikte kullanılan MSI çözücülerin. Şekil 5. VEYA kapısı giriş yelpazesinde tasarruf sağlanabilir. Bu giriş 0 iken minterm çıkışlarının hepsi 0 olur. Yanlış minterim sayısı doğru minterm sayısından az ise. sanki E normal giriş. bir de kontrol girişi "enable" vardır ve MSI elemanının çalışmasını kontrol eder. Bu işlev haberleşmede kullanılan demultiplekser (demultiplexer) işlevidir. Buna karşılık çözücünün içinde kapı ve giriş / çıkış yelpazesi açısından da hiçbir tasarruf yapılmamıştır.Fonksiyonların çözücüler kullanılarak gerçekleştirilmesinde bir indirgeme sorunu yoktur. 4x16 lık bir çözücü devresi verilmiştir. x4 = 1 olduğunda ise alttaki çözücü çalışır ve m8 den m15 e kadar minterimler. Bu sırada üstteki çözücü çalışmaz ve çıkışları 0 dır. SSI sentezdeki indirgeme yapılarak bulunan lojik devrenin. x1 ve x2 girişleri de sanki kontrol girişleriymiş gibi de düşünebiliriz. Devrede bütün VE kapılarının girişlerine bu kontrol girişi bağlanarak istenen işlev yerine getirilebilir. aksine bu giriş 1 iken ise çözücü normal çalışma işlevini yerine getirir. Çözücülerdeki kontrol girişi. Bir başka diyişle E girişine gelen bilgi dört çıkıştan istenenine verilebilmektedir. f ' ( f in tümleyeni) gerçekleştirilip VEYA yerine TÜVEYA kapısı kullanılarak. mevcut MSI elemanlarını kullanmak hem zaman hem de işçilik tasarrufu sağlanır. Bu sırada alttaki çözücü çalışmaz ve bütün çıkışları 0 dır.11 de iki tane 3x8 lik çözücü kullanılarak gerçekleştirilen.10 da böyle bir çözücü ve doğruluk tablosu verilmiştir. giriş sayısı daha fazla olan çözücülerin elde edilmesine de yarar. indirgeme ile. bu çözücü çıkışında gözlenir. Bu durumda kontrol girişinin karşı düştüğü minterm çıkışı E girişinin değerini alır.

Bu kontrol girişi bir üst mertebeden mux ın bir alt mertebeden iki mux kullanılarak elde edilmesini de sağlar. Enable'ın belli bir giriş değeri için çıkışların hepsi 0 (bazen 1) olur. 2 tane VE çıkışı. Örneğin 6. birden fazla fiziksel bilgi kaynağındaki bilgiyi. Örneğin 8x1 lik bir 72 . Böyle bir devreyi bir uygulama olarak gerçekleyiniz. bir VEYA kapısıyla alınmıştır. 5. Bu n devrelerin giriş sayısı 2 . çalışmayı kontrol eden bir enable girişi (strobe da denir) vardır. blok diyagramı ve doğruluk tablosu Pratikte kullanılan mux ların. mux ın tek bir çıkışına. 2 Şekil 5.12 4x1 mux lojik devresi. girişe 1 gelmişse. Kısaca mux diye bilinirler. çıkış 110 dır. Lojik devre kapsamı içinde n çoğullayıcı 2 girişteki bilgiyi n kontrol girişi (select) ile istenen sırada tek çıkışa aktarmaya yarayan kombinezonsal devrelerdir. Hangi girişe (1) gelmişse on girişin iki tabanındaki karşılığı çıkışta görülür. dekoderler de olduğu gibi.12 de 4x1 (2 x1) lik bir mux'ın lojik devresi verilmiştir. tek bir fiziksel bilgi kanalına aktarmaya yararlar. Girişlerden biri 1 iken. Görüldüğü gibi bu yapıda n x 2 (n = 2)lik bir dekoderin . çıkış sayısı ise n dir. diğer giriş değeri için ise mux normal çalışma işlevini yerine getirir. diğerleri 0 olmak zorundadır.11 İki 3x8 lik çözücüden elde edilen 4x16 lık çözücü devresi Kod çözücünün tersi işlevi yerine getiren devrelere kodlayıcı (encoder) denir. Söz konusu yapı decoderler de olduğu gibidir. istenen sırada. seçme girişlerinin her bir n permütasyonu VE kapılarıyla oluşturulurken bu kapıların girişlerine 2 mux girişleri ayrı n n ayrı bağlanmıştır. 2 sayıdaki n VE kapısına n tane bağımsız giriş bağlanmıştır. I0 I1 I2 I3 S1 S0 Z I0 I1 I2 I3 0 1 2 3 S0 S1 S0 S 1 Z 0 0 1 1 0 1 0 1 I0 I1 I2 I3 4x1 mux Z Şekil 5.x1 x2 x3 x4 3x8 çözücü 3x8 çözücü m0 m7 m8 m15 Şekil 5.5 Multiplexer (Çoğullayıcı) devreler Genel olarak çoğullayıcılar.

mux, 2 tane 4x1 lik mux ın enable girişleri kullanılarak elde edilebilir. Çıkışa gelecek kapının ne olması gerektiğini düşününüz. Pratikte birden fazla mux ın, seçme ve enable girişleri ortak olmak üzere aynı MSI elemanında kullanıldığı görülür. Örneğin içersinde dört tane 2x1 mux ın bulunduğu MSI elemanları (74157) ticari olarak vardır. Şekil 5.13 te böyle bir MSI elemanının lojik devresi verilmiştir. A ve B girişlerini farklı kaynaklardan gelen dörder bitlik enformasyon olarak düşünürsek, sanki bu devre, A veya B enformasyonundan birini isteği bağlı olarak seçip aynı bir yoldan (bus) bir başka yere göndermektedir. Böyle bir işlev bilgisayarların alt birimleri arasında veri alış verişinin, ortak bir hat üzerinde yapılmasında faydalı olur.
A0 Z0 A1 Z1 A2 Z2 A3 Z3 B0 E B1 B2 B3 (select) S (Enable) E 1 0 0 S x 0 1 Z hepsi 0 A B

Şekil 5.13 dört 2x1 lik mux tan oluşan lojik devre Mux larla Boole fonksiyonlarının gerçekleştirilmesi Bundan önceki bölümlerde gördüğümüz gibi, dekoder ve mux larda mintermler oluşturulmakta, dekoderlerde ayrıca bir VEYA kapısı kullanılarak, herhangi bir fonksiyon gerçekleştirilmekteydi. Mux larda ise bu VEYA kapısı tümleşik devrenin içinde bulunmaktadır. Amacımız mux ları kullanarak bir Boole fonksiyonunun nasıl n gerçekleştirilebileceğini göstermek. n seçicili 2 x1 lik bir mux ile n değişkenli bir fonksiyonu gerçekleştirelim. Değişkenleri seçiciler seçelim. Seçicilerin alacağı her bir değer permütasyonu bir minterimi belirler ve buna karşı düşen mux ta bir giriş vardır. Eğer gerçekleştireceğimiz fonksiyon, bu minterm için 1 ise (doğru minterm) buna karşı düşen girişe 1, 0 ise (yanlış minterm) bu girişe 0 uygulayalım. Aynı işlev bütün giriş değer permütasyonları için tekrarlandığında mux çıkışında istediğimiz fonksiyonu gerçekleştirmiş oluruz. Yukarıda açıklanandan bir adım daha ileri giderek, (n+1) değişkenli bir fonksiyon n n seçicili 2 x1 lik bir mux la gerçekleştirilebilir. Bunun için n değişken seçiciler olarak alınıp, girişlere de 0, 1, xn veya x'n den biri uygulanır. Bir örnek üzerinden gerçekleştirmenin nasıl yapılacağını görelim. Şekil 5.13 te bir örnek fonksiyon ve devresi verilmiştir. Fonksiyon üç değişkenli f = ∑ 1, 2, 6, 7 olduğuna göre 4x1 lik iki seçicili bir mux a gereksinim vardır. X1, x2 değişkenlerini seçiciler olarak seçelim. Doğruluk tablosundan görüldüğü gibi x1, x2 73

değişkenlerinin bir değer permütasyonu için x3 in aldığı 0 ve 1 olmak üzere iki değer vardır. Bu değerler için fonksiyonun aldığı değerler 0, 1, x3 veya x'3 olabilir. Buna göre tabloyu tekrar düzenlersek (Şekil 5.13 te gölgelendirilerek belirtildi). , mux girişlerine ne bağlayacağımız ortaya çıkar. Bu tablodaki sonuca, bir başka düzenlemeyle daha çabuk ulaşabiliriz. Öyle ki sütunları, seçicilerin belirlediği mintermlere karşı düşen girişler; satırları da x3 değişkeni ve tümleyenini gösterecek biçimde bir tablo oluşturulsun. Bu durumda satır ve sütunlara karşı gelen yerler, olabilecek bütün minterimlerdir. Doğru minterimleri bir yuvarlak içine alalım, yuvarlak içinde olmayanlar yanlış mintermler olsun. Buna göre i bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içinde değilse, bu sütuna ilişkin giriş 0, ii. bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içindeyse, bu sütuna ilişkin giriş 1, iii. bir sütundaki (bir seçici girişini belirler) mintermlerden x3 satırına karşı gelen yuvarlak içinde x'3 satırına karşı gelen yuvarlak içinde değilse bu sütuna ilişkin giriş x1, iv (iii) durumun tersi ise ilgili giriş x'1 olmalıdır. (Şekil 5.13) minter m 0 1
2 3 4 5

x1 0 0 0 0 1 1 1
1

x2 0 0 1 1 0 0 1
1

x3 0 1 0 1 0 1 0
1

f 0 f = x3 1 1 f = 0 x'3 0 f=0 0 1 f=1
1

6
7

x1x2
00 01 10 11

I0 (0)x'3 (1)x3
0 1

I1
2 3

I2
4 5 0

I3
6 7 1

x3 x'3
0 1

x3

x'3

I0 I1 I2 I3 x1

4x1 mux

Z

x2

Şekil 5.13 dört değişkenli bir fonksiyonun 4x1 mux la gerçekleştirilmesi

74

1

x1x2x3
000 001 010 011 100 101 110 111

x4 x'4
0

I0 (0)x'4 (1)x4
0 1

I1
2 3

I2
4 5

I3
6 7 0

I4
8 9

I5
10 11 0

I6
12 13 0

I7
14 15

1

x4

x'4

1

x4

I0 I1 I2 I3 8x1 I4 mux I5 I6 I7 x1 x2 x3

f

Şekil 5.14 f= ∑ 0,1,3,4,8,9,15 fonksiyonunun 8x1 mux kullanarak gerçekleştirilmesi Şekil 5.14 te dört değişkenli bir örnek fonksiyonun 8x1 lik bir mux ile gerçekleştirilmesi gösterilmiştir. Yukarıda örnek üzerinde açıklanan gerçekleştirme yöntemi genelleştirilebilir. Burada en çok ağırlıklı bitlere karşı gelen değişkenlerin dışındaki değişenler seçici girişleri olarak seçilmiştir, mux girişlerine de 0,1 veya en ağırlıklı değişkenin kendisi veya tümleyeni gelmektedir. halbuki herhangi n-1 değişken seçici, kalan değişken giriş seçilerek te, benzer akıl yürütmeyle gerçekleştirme yapılabilirdi. 5.6 Read-Only Memory (ROM) Bu ve bundan sonraki kısımda, ROM (Read Only Memory) ve PLA (Programmable Logic Array) elemanları göreceğiz. Bu elemanlar içinde 100-1000 civarında kapı elemanları bulunduran LSI ( Large Scale Integrated Circuits) devrelerdir. ROM elemanlarını, gördükleri işlevler açısından, iki farklı biçimde inceleyebiliriz. Birincisi birden fazla Boole fonksiyonunun, bir tümleşik devre ile gerçekleştirilmesini sağlarlar. ROM LSI elemanının içinde bir dekoder ile gerçekleştirilecek fonksiyon sayısı n n kadar VEYA kapısı vardır. VEYA kapısı sayısı m olsun. nx2 lik dekoderde 2 VE kapısının çıkışını her bir VEYA kapısına bağlayan, mx2n tane bağlantı vardır. Bu bağlantılar, isteğe göre, açık veya kısa devre yapılabilirler. Diyelim m tane Boole fonksiyonu gerçekleştireceğiz. 1. fonksiyonda hangi doğru minterimler varsa, onlara ilişkin VE kapılarının çıkışları, 1. VEYA kapısının girişlerine, bağlantılar kısa devre yapılarak birleştirilir. Yanlış mintermlere karşı gelen VE kapılarının çıkışları ise açık devre yapılarak VEYA kapısının girişine bağlanmaz. Böylece 1. fonksiyon gerçekleştirilmiş olur. Diğer fonksiyonlar da benzer biçimde gerçekleştirilir. Bağlantıların açık veya kısa devre yapılmaları, üretici firmanın belirlediği yöntemle özel aletler kullanılarak yapılır. n giriş değişkenli m çıkışlı bir ROM elemanın iç yapısı Şekil 5.15 te verildiği gibidir. Böyle bir ROM 2 xm lik ROM olarak adlandırılır.
n

75

girişler sanki adresleri (minterimleri) vermekte. 5. çıkış ise 3. dört adresinde.16 Örnek bir ROM ve iki yorumu Şimdi pratik bir örnek yapalım. girişle aynıdır o nedenle ayrıca bir ROM çıkışı 76 . Yalnızca okunabilen bellek elemanından kastedilen. Yedi ye kadar sayıları temsil edebilmemiz için üç giriş değişkenine. Pratikte 7-8 giriş ve 8 çıkış değişkenliler yaygındır. Doğruluk tablosu ve ROM devresi Şekil 5. çıkış her giriş için 0. 6. yalnızca okunabilen bellek işlevini yerine getiren bir eleman olarak ta görebiliriz. çıkışları sanki o adresteki bilgi(word)yi vermektedir diye düşünülebilir (Şekil 5. n n adres 0 1 2 3 x1 0 0 1 1 x2 0 1 0 1 F1 0 1 1 1 F2 1 0 1 0 kelime 1 2 3 2 x1 2x4 Dekoder m0 m1 m2 m3 F1 x2 F2 Şekil 5. çizim ve anlatım kolaylığı açısından iki giriş ve iki çıkışlı seçilmiştir. sıfırdan kırk dokuza kadar sayıları temsil 5 6 edebilmemiz için de altı çıkış fonksiyonuna gereksinim vardır ( 2 = 32.a d r e s x1 x2 m0 F1 nx2n Dekoder F2 k e l i x x 3 4 m2n-1 m e Fm Açık veya kısa devre yapılabilecek bağlantılar Şekil 5. 2 =6 4). girişlere karşı gelen m fonksiyonun aldığı değer de. iki iki-değişkenli fonksiyon olarak düşünülebilir. bir bellek elemanı olarak ta düşünülebilir. Yukarıda açıkladığımız ROM da.15).17 verilmiştir. bu adreslere de m bitlik kelimeler (word) saklanabilir. Şimdi bir örnek üzerinde ROM un iki farklı yorumunu yapalım. iki bitlik dört kelimenin bulunduğu. Şekil 5. Sıfırdan yediye kadar sayıların karelerini alan bir kombinezonsal devreyi ROM kullanarak gerçekleyelim. Doğruluk tablosundan görüldüğü gibi.15 Genel bir ROM elemanının devresi Yukarı açıkladığımız ROM' u. adres bitleri dediğimiz giriş değişkenlerinin belli bir permütasyonuna karşı gelen belli bir yerde. kelime (word) dediğimiz m bitlik belli bir bilginin tutulmasıdır. Ele alacağımız örnek. Aynı ROM.16 da verilen örnek ROM. 2 xm lik ROM da n giriş değişkeni ile 2 farklı adres tanımlanabilir.

İkinci tür olanlara "silinebilir PROM " EPROM (Erasable PROM) denir. Silme işlemi mor ötesi ışınla yapılanlara ise "silinebilen ROM" EPROM (erasable ROM) denir.17 Kare alma işlemi yapan bir ROM devresi ROM türleri ROM' lardaki bağlantılar iki biçimde yapılabilir: mask ve programlama. Programlama da ise üretimden sonra. 5. ROM'un türüne göre. kullanıcı tarafından.7 PLA (Programable Logic Array) Bundan önceki kısımda ROM larla fonksiyon gerçekleştiriken gördük ki. 0 dan 7 ye kadar sayıların karelerini almak için yeterli olur. ya bir daha hiç değiştirilemezler veya silinip yeni bilgilerlerle değiştirilebilirler. gerçekleştirmede biz bunlardan yalnız fonksiyondaki 1 77 . ROM un içinde n girişli bir VE kapısı vardır. Yani n ROM larda 2 VE kapısı varken. Diğer taraftan ROMlar yalnızca okunan bellek elemanları olarak software kontrol birimlerinde yaygın biçimde kullanılırlar. yapılır. 0 1 2 3 4 5 6 7 x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1 F1 0 0 0 0 0 0 1 1 x2 F2 0 0 0 0 1 1 0 1 x3 F3 0 0 0 1 0 1 0 0 F4 0 0 1 0 0 0 1 0 F5 0 0 0 0 0 0 0 0 F6 0 1 0 1 0 1 0 1 0 1 4 9 16 25 36 49 8x4 ROM 0 F1 F2 F 3 F4 F5 F 6 Şekil 5. özel cihazlarda katalog bilgisine göre programlanarak "PROM".gerektirmezler. örneğin ASCII kodundan EBIDIC koduna dönüştürücüler gibi. fonksiyonun 1 değerini aldığı doğru minterimler için. ROM lara konan bilgiler. Silme işlemi elektronik olarak yapılanlara "elektronik olarak silinebilen ROM"( EAROM:Electronically alterable ROM) denir. ROM lar genel olarak çok girişli bir çok fonksiyonun gerçekleşmesinde yaygın olarak kullanılabilirler. Mask bağlantılar üretim sırasında direkt olarak yapılır. 3 adres bitli 4 çıkışlı bir ROM. Her ne kadar programlanarak yapılıyor denirse de bağlantılar hardware olarak sağlanmaktadır.

bağlantıların nasıl seçileceğini inceleyelim.sayısı kadar olanını kullanmaktayız. ROM lu gerçeklemelerde fonksiyondaki her bir n 1 e karşılık ROM daki 2 kapıdan biri seçilir.18 Bir PLA elemanın blok diyagramı Şekil 5. Öyle ki her bir kapının giriş yelpazesi n dir. Gerçekleştirilecek fonksiyona göre. Örneğin Pratikte kullanılan bir PLA de n = 16 giriş değişkeni . 82S100 PLA nin yapısı bu yapıdadır nxk bağlantı n giriş k tane n girişli VE kapısı nxk bağlantı kxm bağlantı m tane kxm girişli VEYA kapısı m bağlantı m çıkış Şekil 5. Çıkış sayısı m kadar. Bunun faydasını bundan sonraki bölümde PLA in programlanmasında göreceğiz. Pratikte böyle bir gerçekleştirme PLA elemanıyla yapılmaz. PLA de 2 den çok daha küçük sayıda n giriş yelpazeli VE kapısı vardır. VEYA kapısı vardır. 46 n-girişli VE kapısı ( ROM olsa idi bu sayının 216 = 256 olması gerekirdi) ve 8 çıkış ( 8 bitlik kelimeler) vardır. Görüldüğü gibi gerçekleştirilecek fonksiyonlarda ortak olan çarpımlar terimi için aynı VE kapısı kullanılmaktadır. Giriş sayısı n dir. Gerçekleştirilecek İki-değişkenli iki fonksiyonun doğruluk tablosu ve Karnaugh diyagramları Şekil 5. tümleyeni elde edilmek isteniyorsa ilgili bağlantı açık devre yapılmalıdır. 78 .18 de genel olarak bir PLA elemanının blok diyagramı gösterilmiştir. diğerlerine ilişkin bağlantılar ise açık devre kılınmalıdır. Bir amaç ta böyle ortak olan çarpımlar terimleri sayısını maksimize etmektir. Bir çıkış fonksiyonunun kendisi çıkışa aktarılmak isteniyorsa ona ilişkin bağlantı kısa devre olarak bırakılmalı. Gerçekleştirilecek fonksiyonda kaç çarpımlar terimi varsa. PLA' in yapısı ROM yapısına benzerdir. (m) tane çıkışta fonksiyonun kendisi veya tümleyeni elde edilebilir. Pratikte PLA elemanları çok sayıda fonksiyonların tek bir elemanla gerçekleştirilmesinde yaygın olarak kullanılır. ROM larda n giriş değişkeni sayısı olmak n n üzere n giriş yelpazeli 2 VE kapısı varken. anlaşılması kolay olsun diye bu örnek yapılmaktadır. İşte bu olumsuzluğa cevap verebilmek için PLA (Programable Logic Array) LSI elemanları geliştirilmiştir.19 da verilmiştir. Buna karşılık ROM daki bir çok VE kapısı da kullanılmadı. bu VE kapılarının girişlerine ilişkin 2n x k bağlantının açık devre yapılması veya kısa devre olarak tutulması gerekir. onlara ilişkin bağlantılar kısa devre olarak tutulmalı. k x m bağlantı ile bağlanmıştır. Oysa biliyoruz ki indirgeme yaptığımızda kullanacağımız VE kapısı sayısı fonksiyondaki 1 sayısından çok daha az olacaktır. İkinci seviyedeki VEYA kapılarının giriş yelpazesi. ROM larda n n 2 iken PLA de 2 den çok daha küçük VE kapısı sayısı kadardır. k << 2n olan k tane VE kapısı vardır . ancak 2n bağlantı vardır. indirgeme düşünmeden gerçekleşmeye geçilebilmesi oldu. Şimdi bir örnek olarak basit iki fonksiyonun PLA ile gerçekleştirilmesinde. (n) tanesi değişkenin kendisi diğer (n) tanesi ise değişkenin tümleyeni için gereklidir. Sağlanan avantaj. Bu kapılara k tane VE kapısı. Çıkışta ki m bağlantı bize çıkış fonksiyonlarının kendileri veya tümleyenlerini çıkışa almamızı sağlar.

19 PLA elemanıyla gerçekleştirilecek örnek iki değişkenli iki fonksiyon Bu örnek fonksiyonların PLA ile gerçekleştirilmesinde. Şekil 5. satırdaki VE kapısının girişleri için değişkenin kendisi varsa 1. Bağlantıların sistematik bir biçimde nasıl yapılacağını gösteren tabloya PLA program tablosu denir. x1 1 F1 1 x2 2 2 x3 3 F2 Şekil 5. Bu tabloda satırlarda. değişken yoksa (-) konulur. hangi bağlantıların açık devre yapılacağı.x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1x2 x3 00 0 1 F1 0 0 0 0 1 1 0 1 F2 0 0 0 1 0 1 0 1 1 2 3 Çarpım terimleri Girişler x x 0 1 çıkışl ar x F F 1 1 1 1 1 1 x1x’2 x1x3 X2X3 1 1 - PLA program tablosu 01 11 10 1 x1x2 x3 00 0 1 01 11 10 1 1 1 1 1 F1 = x1x’2+x1x3 F2=x1x3+x2x3 Şekil 5. Bu işlem bütün VE 79 . hangi bağlantıların ise kısa devre olarak bırakılacağı. 1. Birinci sütunda her bir çarpımlar terimi için seçilen VE kapılara numaralandırılarak gösterilir. tümleyeni varsa 0. indirgenmiş fonksiyonlardaki farklı çarpımlar terimleri gösterilir. Bundan sonraki sütunlarda değişkenlere ayrılmıştır. Ondan sonra bağlantıların açık/kısa devre yapılmasına geçildi. ROM larla gerçeklemede fonksiyonlar indirgenmemişti.20 Örnek iki fonksiyonun PLA gerçekleştirilmesi PLA program tablosu Yukarıda örnek fonksiyonunun PLA elemanı ile gerçekleştirilmesinde önce fonksiyonlar indirgendi.20 de gösterilmiştir.

18 deki blok diyagramında 2n x k bağlantının açık devre mi. 80 .18 deki blok diyagramında k x m bağlantılarından hangilerinin açık hangilerinin kısa devre yapılacağı belirlenmiş olur. olmayan VE kapılarına ilişkin yere ise (-) konur.kapıları için tekrarlanır.19 da verilmiştir. Son sütunlarda ise çıkış fonksiyonlarının her biri temsil edilir. Bir çıkış fonksiyonunda hangi VE kapıları varsa ilgili yere 1. PLA lerde fonksiyonun kendiside tümleyeni de gerçekleştirilebilmektedir. O nedenle ortak çarpımlar terimleri sayısını maksimumlaştırabilmek için gerçekleştirilmesini istediğimiz fonksiyonların tümleyenlerini de düşünebiliriz. Şekil 5. kısa devre mi yapılacağı belirlenmiş olur. Şekil 5. Bundan önceki örneğe ilişkin PLA program tablosu Şekil 5.

Ardışıl mantık devreleri kısaca ardışıl devreler olarak adlandırılır. durum değişkenleri dediğimiz bellek elemanlarına ilişkin değişkenlerle birlikte ancak belirlenebilen ardışıl mantık devrelerini inceleyeceğiz.y). (Y) ye de bir sonraki durum. Bu "elde"yi. Öyle ki değişkenin ti anında aldığı değer (Y).BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ Şimdiye kadar ki beş bölümde.1 Giriş Şekil 6. Seri toplayıcı. t i-1 anında bu değişkenle (y). ardışıl MSI ve LSI elemanlarının yapı ve işlevlerini inceleyeceğiz. analiz ve sentezi ile sentezde karşılaşılan sorunları ele alacağız. sınıflandırılması. 24 23 22 21 t4 t3 t2 t1 0 1 1 0 0 1 1 1 1 1 0 1 t0 ve t4 anlarındaki girişler (00) aynı olduğu halde çıkışlar farklıdır. giriş değişkenlerinin aldığı değerler tarafından belirlenmiş olsun. y değişkenine de durum değişkeni denir. Daha sonra kombinezonsal devrelerde olduğu gibi. bir evvelki ti-1 anına ilişkin toplamın "elde" sinin bilinmesi gerekmektedir. x2 girişleri en az ağırlıklı basamaktan en çok ağırlıklı basamağa doğru. (12)01100 x1 (14)01110 x2 Seri toplayıcı z = x1 + x2 (26)11010 20 t0 0 0 0 (12) (14) (26) x1 x2 z Şekil. Ardışıl makine incelememizde sırasıyla ardışıl makinelerin modellendirilmesi. z çıkışı da bu iki tabanındaki sayıların toplamı olan sayıyı.1. varsayalım ki x1 =12 ve x2=14 sayıları toplanacak. Bu bölümde de çıkışları giriş değişkenlerinden başka. Benzer biçimde t2 ve t3 anlarındaki girişler (11) aynı olduğu halde çıkışlar farklıdır. Giriş ve çıkış aşağıdaki Şekil 6. 6. x1. (y) ye şimdiki durum. Görülüyor ki çıkış yalnızca girişler tarafından belirlenememektedir. basamak ağırlığına göre zamanda sıralı olarak göstersin. analiz ve sentezini inceledik.1 deki gibidir. Çıkışın belirlenebilmesi için her ti anında.1 deki seri toplayıcı devresini düşünelim. ardışıldır. iki tabanındaki iki sayıyı göstersin.x2. çıkışları girişleriyle yegane olarak belirlenebilen kombinezonsal mantık devrelerinin. Örneğimiz için toplam elde(y)1 1 0 0 0 x1 0 1 1 0 0 x2 0 1 1 1 0 z 1 1 0 1 0 81 . Yaygın olarak bu devrelere ardışıl makineler da denir. Yani Y = f (x1. zamanda sıralı. O halde devre kombinezonsal değil.6. makinenin herhangi bir t anındaki durumunu belirleyen bir değişken (y) olarak düşünelim.

tablo ve diyagram olmak üzere üç farklı biçimde modellendirilebilirler.D. gerekli olan durum değişkeni sayısı r.. x2= 0).. S = {0. #D = µ ise.... de doğruluk tablosuyla verilen 82 t t t t t t t t t t+1 t t t t t t t t .... .. . G2(x1= 0... . D2(y=1) elde 1} dir. z2.biçiminde bulunur. Yani bağımsız durum değişkenlerinin t0 anındaki aldıkları değerlere karşı gelen (y01. y1. farklı çıkışlardan oluşan çıkış kümesidir.yr} bağımsız durum değişkenleri kümesidir.. y = {y1. r ≥ log2 µ eşitsizliğini sağlayan en küçük tam sayıdır.. Ç2(z1= 1)}dir.y r ) = Yi ( X . y 1. Matematiksel model : Yukarıda örnekteki seri girişli toplama devresi gibi.xn bağımsız giriş ve y1. .2 Ardışıl Makinelerin Modellendirilmesi Ardışıl makineler matematiksel.. Örnek 6.2.z2. zm} bağımlı çıkış değişkenleri kümesidir.Ç. G giriş kümesi ve değişkenleri: G = {G1(x1= 0. fonksiyonların aldığı değer (t+1) anındaki değer. x n.yr durum değişkenlerinin fonksiyonu ise makineye "Moore makinesi " denir.m biçiminde tanımlanan m tane çıkış fonksiyonudur.. t+1 bir sonraki anı göstermektedir. x 2.. Bu küme elemanlarının her biri Zi = Zi ((x 1.1} i = 1.y0r ) durumudur. #Ç = g ise... Z = {zl..yr bağımsız durum değişkenlerinin fonksiyonu ise makineye "Mealy makinesi".1. t şimdiki anı. n ≥ log2 p eşitsizliğini sağlayan en küçük tam sayıdır. #G = p ise girişleri temsil edebilmek için gerekli olan giriş değişkeni sayısı n. (y) bağımsız durum değişkenidir.Y. D: Makinenin farklı durumlarından oluşan kümedir. .. G4 (x1= 1.x2. sonlu durumlu ardışıl makineleri.2. Y = {Y1.. X = {x1. y 1. çıkışları temsil edebilmek için gerekli olan çıkış değişkeni sayısı m. Z fonksiyonlarında ise değişkenler ve fonksiyonların aldığı değerler aynı t anı için geçerlidir.xn} bağımsız giriş değişkenleri kümesi olsun. Y fonksiyonlarında.y r ) = Zi ( X . 6.y02. x2= 0) .zm} çıkış değişkenleri kümesidir. Zi fonksiyonları x1. Bundan sonra fonksiyonların t ile ilişkisi ayrıca simgelenmeyecektir. Ç: Makinenin çıkışında görülen. x 2. D0 : Başlangıç durumudur. y ) : S n+ r → S .1. Ç çıkış kümesi ve değişkenleri Ç={(Ç1(z1= 0). Zi fonksiyonları yalnızca. Yr} bir sonraki durum değişkenleri kümesidir. x n.y2. y 2...Z. y 2.. Bu küme elemanları her biri Yi = Yi (x 1.r biçiminde tanımlanan r tane bir sonraki durum fonksiyonudur.1} i =1. G3(x1= 1.... G: Makinenin farklı girişlerinden oluşan giriş kümesidir. Z = {zl. Artık çıkış değişkeni giriş değişkenleri ve 0 andaki durum değişkeni tarafından yegane olarak belirlenmiştir. . bağımsız değişkenlerin aldığı değer ise. x2= 1)} dir.. t anındaki değerlerdir.D0) ile verilen bir matematiksel modelle temsil edebiliriz....Y2.. y ): S n+ r → S ... Seri toplayıcı için M matematiksel modelini çıkaralım. S = {0. x2= 1) . Y bir sonraki durum ve Z çıkış fonksiyonları Tablo 6.. m ≥ log2 g eşitsizliğini sağlayan en küçük tam sayıdır. M = (G. D durum kümesi ve değişkenleri D={D1(y=0) elde 0...

t+1 Y = y' x1x2+y x'1x2+y x1x'2.bellek elemanı Bellek 1.6. . Bir ardışıl makinenin en genel yapısı. Birincisi kombinezonsal parça ikincisi ise bellek parçasıdır.Zm) ile bellek elemanlarının giriş fonksiyonlarıdır. Kombinezonsal parçanın girişleri. Şekil.Seri toplayıcıya ilişkin bağımsız değişkenler ve bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu. sistemin giriş değişkenleri (x1x2. D0 ) ile verilen bir ardışıl makine. . Tablo. Z çıkış fonksiyonu 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 Matematiksel olarak M = (G. 83 . D.+y x'1x'2+y x1x2 fonksiyonlarıdır.6. genel olarak x1 x2 giriş değişkenleri çıkış değişkenleri z1 zm y1 yr Kombinezonsal devre y r (Y r ) Bellek elemanlarının çıkışları: durum değişkenleri r. Devre iki temel parçadan oluşur.xn) ile bağımsız durum değişkenleri (y1y2.x2+y' x1x'2.2. Y.deki bir devreye karşı düşürülebilir.yr) dir.6. giriş bağımsız değişkenler giriş durum x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 y Y bir sonraki durum onksiyonu. Z. Ç.+y x1x2 ve Z = y' x'1.2. Kombinezonsal parçanın çıkışları da makinenin çıkış değişkenleri (Z1Z2. bellek elemanı saat girişi bellek elemanlarının girişleri y 1 (Y 1 ) t 0 (t 1 ) Şeki1.1. .

Şekil 6. zaman ekseninde önce y bağımsız değişkenlerinin sonra bağımlı bir sonraki durum değişkenlerinin aldığı değerler gözlenir. düğümler ve topolojik elemanlardan oluşmuş bir diyagramdır. transition table): Satırlarında durumlar (D kümesinin elemanları).1 deki seri toplayıcı için durum tablosu Tablo 6. Di düğümünden DJ düğümüne yönlendirilmiş bir topolojik eleman çizilir ve üzerine Gi / zm yazılır. makinenin i.3 a da durum diyagramının tipik 84 . birinci girişe ilişkin bir sonraki durumdur. t1 anındaki girişler için şimdiki durumdur. durum diyagramları veya durum tablolarıyla da temsil edilebilir. Bellek elemanları bundan sonraki alt bölümde detaylı olarak incelenecektir. ikincisine ilişkin şimdiki durum. sütunlarında girişlerin (G kümesinin elemanları) bulunduğu matristir. Matematiksel olarak temsil edilen ardışıl makine.0 y=1 şimdiki durum (b) Seri toplayıcıya ilişkin durum tablosu Durum diyagramı. Bu tabloda girişler ve durumlar ilgili değişkenler cinsinden ifade edilmiştir. Makine Di durumunda iken Gi girişi altında DJ bir sonraki durumuna gidiyor ve çıkış zm ise. Düğümler durumlara karşı düşer.Z 1. satıra ilişkin durumunda (Di).1 Y. Durum tablosu (Geçiş tablosu.0 Y. Özel olarak örnek 6. Tablo.Z 0.2a). Seri toplayıcı örneğinde t0 anındaki girişler için olan bir sonraki durum 0. bir sonraki durum (elde) ise 1 dir.0 Y.1 Y.Z 1.Z 1.2b de verilmiştir.Z 0. i. satır ve j. Ard arda gelen iki girişten.Z 1.1 Y. sütunun kesiştiği yerde.Z 0.6.1 Y.Bellek elemanlarının çıkışları olan iletkenlerde. Bu yeni elde t3 anındaki girişler için şimdiki durumdur.Z 0.0 Y. Ardışıl makineye ilişkin durum tablosu.2. G1 D1 D2 Di Dk.Çk G2 Gj Gp Dµ (a) Bir ardışıl makineye ilişkin genel durum tablosu x1x2 00 giriş X1x2 01 giriş x1x2 11 giriş x1x2 10 giriş y=0 şimdiki durum Y. sütuna ilişkin giriş (Gj) geldiğinde ki bir sonraki durum (Dk) ile o andaki çıkış (Çk) yazılıdır (Tablo 6. j. Benzer biçimde t2 anındaki şimdiki durum 0.

makinenin durumunda bir değişiklik olmaz. Temel modda çalışan asenkron makinelerde girişler seviye biçimindedir.Şekil 6.3 Ardışıl Makinelerin Sınıflandırılması Ardışıl makineler senkron (saatli) ve asenkron (saatsiz) makineler olmak üzere iki ana sınıfa toplanırlar. saat darbesi geldiği zaman mümkündür. Asenkron makinelerde saat darbeleri yoktur. G i / Zm 01 / 1 11 / 0 01 / 0 00 / 0 Di Dj Di Dj 11 / 1 10 / 1 00 / 1 10 / 0 (a) Genel olarak durum diyagramı (b) Toplayıcıya ilişkin durum diyagramı Şekil. diğerleri 0 olmak zorundadır. Makinenin çalışma hızı saat darbelerinin periyoduyla sınırlanmıştır. çoğunlukla kontrol sistemlerinde kullanılın asenkron makineler ise incelenmeyecektir. girişleri darbe biçimindedir. Farklı girişler arasında bütün girişler birlikte 0 olmak zorundadırlar. Darbe modunda çalışan makinelere gelince. Yarış problemi olmaması için birden fazla giriş değişkeni aynı anda değişmez.1 deki seri toplayıcı için durum diyagramı Şekil 6. bu merkezi saat çıkışı bağlanmıştır (bakınız Şekil 6.3. yani yeni bir giriş gelene kadar eski girişler durarak sistemin kararlı (stabil) bir duruma gelmesini sağlar. Senkron makinelerde periyodik saat darbeleri üreten bir merkezi saat (master-clock generator) vardır. Temel modda (fundemental mode) ve darbe modunda (pulse mode) çalışanlar olmak üzere iki farklı türden olabilirler.4 de ardışıl makinelerin sınıflandırılması gösterilmiştir. Bu dersin kapsamı içinde bilgisayarlarda kullanılan senkron makineler ağırlıklı olarak incelenecek. Girişler ve durumlar ilgili değişkenler cinsinden verilmiştir. 6.bir parçası gösterilmiştir. Her bir giriş için bir saat darbesi uygulanmalıdır. Yeni bir saat darbesi gelene kadar. Durum diyagramları. 85 .3b de verildiği gibidir. Örnek 6. Bütün bellek elemanlarının saat girişlerine. Makinenin kombinezonsal kısmı ise saat darbesinden bağımsız çalışır. Makinenin durum değiştirmesi. Herhangi bir anda giriş değişkenlerinden yalnız biri 1 olur.2).6. örneğin seri toplayıcı devre bir senkron ardışıl makinedir.

6 te verilen devreyi analiz ederek. 6. R(reset) ve iki çıkışlıdır (y. yani y ve y' çıkışları vardır. Çıkış şimdiki durum değişkeni y ve aynı zamanda bir sonraki durum fonksiyonu olan Y dir. Bundan dolayı bellek elemanları 1 bitlik bir bilginin saklanmasını sağlarlar. SR bellek elemanı: iki girişli S(set).6. sonra bu çıkışların birbirlerinin tümleyeni olduklarını gözleyelim 86 . SR bellek elemanının çalışması. (11) girişinin hiçbir zaman uygulanmayacağı varsayılarak çıkışlar k=keyfi olarak alınmıştır. başlangıçta sanki biri diğerinin tümleyeni değilmiş gibi düşünüp.4 Bellek Elemanları Ardışıl devrede her bir durum değişkenine ilişkin bir bellek (flip flop) elemanı vardır. girişler birbirinin zıttı iken 'S nin dediğini yapıyor' biçiminde de yorumlanabilir. durum tablosu ve durum diyagramı olarak şekil 6.5 te tanımlanan SR flip flopuna karşı düştüğünü gösterelim. Bütün diğer bellek elemanlarında da durum aynıdır.6 teki devrenin çıkışlarını. Şimdi belli başlı bellek elemanlarını teker teker inceleyelim. ikinci bir çıkış değerlendirilmiştir.ARDIŞIL MAKİNA SENKRON MAKİNA ARDIŞIL MAKİNA ASENKRON MAKİNA Temel modda çalışan makina Darbe modunda çalışan makina Şekli. Ardışıl makinelerin sınıflandırılması. SR bellek elemanın tanımı bir sonraki durum fonksiyonu.5 SR bellek elemanı Şimdi Şekil 6.4. Şekil 6. s R y (Y) y ' (Y ') y SR 00 0 1 0 1 01 0 0 11 K K 10 1 1 Y=S+R'y 01/0 01/0 00/1 0 00/0 10/1 1 10/1 Şekil 6.5 te verilmiştir. Şekil 6. Ayrıca durum değişkenin veya bir sonraki durum değişkeninin tümleyeni de çıkış olarak vardır.y' ) y' f devrenin yapısı dolayısıyla doğrudan elde edildiğinden.

belirsizlik var 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 1 1 0 0 b) Devrenin en genel durumda analizi t v S R T V 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 c) Devrenin girişlerine 11 gelmeyeceği koşulu altında sadeleşmiş doğruluk tablosu y S R Y Y' 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1 1 0 1 0 d) Sonuçta varılan doğruluk tablosu Şekil 6.R(reset) t (T) S(set) t 0 v 0 S 0 v (V) a) TÜVEYA kapılarıyla gerçekleştirilen SR flip flopu R T V 0 0 1 TÜVEYA kapılarının gecikmelerine bağlı 1 0 olarak iki hal (01 veya 10) olabilir. belirsizlik var 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 TV(00) ara durumundan sonra TÜVEYA 1 0 kapılarının gecikmelerine bağlı olarak iki hal (01 veya 10) olabilir.6 SR belek elemanın devresi 87 .

7 de verilen devrelere temel bellek elemanları denir. SR girişlerini birer uçları saat darbesine bağlı VE kapılarından geçirdiğimizde. Diğer taraftan TV sütunlarında 11 durumu hiç görünmemektedir.7 TÜVE kapılarıyla gerçekleştirilen bir temel bellek elemanı Saatli SR bellek elemanı: Yukarıda tanıttığımız SR bellek elemanı asenkron makinelerde kullanılır. Girişine hiçbir zaman 11 gelmeme koşulu altında basitleştirilmiş tablo Şekil 6. Saatli (Senkron) makinelerde ise saatli bellek elemanları kullanılır.7 de verilmiştir. Şekil 6. Şekil 6.6 b deki tabloda devrenin girişine hiçbir zaman SR (11) uygulanmayacağı düşünülürse TV nin hiçbir zaman TV(00) durumuna gelmeyeceği görülür. Bu tabloda ki çıkışların her biri biri diğerinin tümleyenidir. Bu elemanı S*R* ile gösterelim.8 görülen ve tanım tablosu verilen. Şekil 6. O nedenle TV(11) e karşı gelen.6. R(reset) Saat(CLK) S(set) y (Y) y (Y') y SR 00 0 1 0 1 R y (Y) S 01 0 0 11 K K 10 1 1 y ' (Y ' ) S y y Saat R Y=S+R'y S R= 0 Grafik gösterim Bir sonraki durum fonksiyonu Şekil 6. tablodaki ikinci dörtlü satır da silinebilir. Yalnızca TÜVEYA'lı devredeki 11 girişinin özelliği TÜVE li devrede 00 girişi altında oluşur ve S ile R yer değiştirmiş gibi görülür. saatli SR bellek elemanını elde ederiz.Şekil 6. grafik gösterimi ve tanım tablosu 88 . O halde V=T' dür. Bellek elemanı girişlerin ve durumun aldığı değerlere bağlı olarak çalışır.6 c de verilmiştir. Saat girişi 1 olduğunda ise SR girişleri VE kapılarının çıkışlarına aktarılır. TÜVEYA kaplarıyla gerçekleştirilen devreye benzer TÜVE kapılarıyla gerçekleştirilen bir devre Şekil. girişler birbirinin zıttı iken 'R nin dediğini yapıyor' biçiminde de yorumlanabilir.5 ve 6. Saat girişi 0 olduğunda VE kapılarının çıkışları 0 olacak ve bellek elemanı bulunduğu durumunu koruyacaktır.8 Saatli SR bellek elemanı devresi. S*R* bellek elemanının çalışması. S*(set) y (Y) y 0 1 S*R* 00 K K 01 1 1 11 0 1 10 0 0 R*(reset) y ' (Y ' ) Y Şekil 6. SR belek elemanının çalışması. SR flip flopunun tanım bağıntısına denktir. Bu varsayım altında. girişler birbirinin zıttı iken S nin dediğini yapıyor biçiminde de yorumlanabilir. TÜVEYA' lı devredekine benzer bir analizle.6 d de varılan sonuç tablo. şekilde görülen doğruluk tablosuna varılır. Şimdi saatli SR bellek elemanını inceleyelim. TÜVE' li devre ilerde tanımlayacağımız gecikme (Delay) bellek elemanın gerçekleştirilmesinde kullanılacaktır. tablodaki ilk dört satır silinebilir.

10 da devresi tanım tablosu. iki saat darbesi aralığında çıkışında tutar. saatten önceki şimdiki durumu. biri diğerinin tümleyeni. grafik gösterimi.9 da oluşturulan devre.9. Bir başka deyişle giriş geciktirilerek. yani SR de görülen belirsizlik burada görülmeyecektir. tanım tablosu ve durum diyagramı Saatli JK bellek elemanı: SR bellek elemanı gibidir. şimdiki durum zıddına dönüşür. Pratikte saatli SR bellek elemanı nadiren üretilir. D = 0 ise çıkış 0 olur. Şekil 6.9 de Gecikme bellek elemanın devresi tanım tablosu (bir sonraki durum fonksiyonu) ve durum diyagramı verilmiştir. ve durum diyagramı verilmiştir. Saat darbesi varken (1) D = 1 ise çıkış da 1. Gecikme bellek elemanı devresi. Görüldüğü gibi TÜVEYA kapılarının çıkışları 11. D Saat(CLK) y ' (Y ' ) R* D D y 0 1 0 0 0 1 1 1 S* y (Y) y y y (Y) y' (Y') Saat Y=D Grafik gösterim Bir sonraki durum fonksiyonu 0 0 0 1 1 1 Durum diyagramı Şekil. olamayacağı için TÜVEYA kapılarının girişleri de hiçbir zaman 11 olmayacaktır. yani bellek elemanı çalışmaz. Saat darbesi yokken (0) geri beslemeli TÜVE kapılarının girişleri 11 olup durum değişmez. Y ise saatten sonraki bir sonraki durumu göstermektedir. Birinci saat darbesinden sonra gelen girişler çıkışa etkili olmaz. Tanım fonksiyonun ifadesi SR=11 girişlerinin hiçbir zaman uygulanmayacağı varsayımıyla bulunmuştur. D bellek elemanıdır. SR=0 bağıntısı bu koşulu ifade etmektedir.Tanım fonksiyonundaki y. yalnızca JK=11girişi altında belirsizlik olmayıp. grafik gösterilimi. ilerde göreceğimiz saatli D ve JK bellek elemanları daha yaygın bir biçimde üretilmektedir.6. O nedenle tanım fonksiyonunda t değişken olarak görülmemektedir. Girişine gelen işareti. 89 . Şekil 6. Saatli Gecikme D ( delay) bellek elemanı: TÜVE kapılarıyla daha önce oluşturduğumuz devreyi temel alarak Şekil 6. çıkışta tutulur.

11 da verilmiştir. tanım tablosu. Bu elemana ilişkin bilgiler Şekil 6. T tekikleme bellek elemanı devresi .10 JK bellek elemanı devresi.tanım tablosu. T Saat(CLK) R y (Y) y ' (Y ' ) S T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 Saat Y = T y' + T ' y Grafik gösterim 0 1 Bir sonraki durum fonksiyonu 00 0 1 Durum diyagramı 1 Şekil 6. durum diyagramı Saatli T tetikleme bellek elemanı Tek girişli bir bellek elamanıdır.11.K Saat(CLK) J R y (Y) y ' (Y ' ) S J Saat K y y y (Y) y (Y') y JK 00 0 1 0 1 01 0 0 11 1 0 10 1 1 Y = J y' + K' y Grafik gösterim 01 Bir sonraki durum fonksiyonu 00 01 0 00 11 11 10 1 10 Durum diyagramı Şekil 6. Girişine 0 geldiğinde durumunu korur. grafik gösterimi ve durum diyagramı 90 . grafik gösterilimi. 1 geldiğinde ise durumunu zıddına dönüştürür (togling).

ancak saat darbesi varken durum değişimi olabilir. saatli bellek elemanları ve saatli ardışıl devrelerde karşılaşılan tetikleme sorunlarını inceleyelim. bunun dışındaki bütün aralıklarda ( 0 veya 1) ise girişler değişse bile tetikleme olmaz. Asenkron belleklede bu değişimler seviye biçimindedir.12 de görüldüğü gibi pozitif veya negatif olabilir. Pozitif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading . negative edge) denir. Saat işareti 1 değerini aldığında tetikleme (durum değişimi) olur. Saat darbesi Şekil 6. ikinci tür tetikleme. positive edge).5 Bellek elemanlarının tetiklenmesi Bellek elemanlarının durumunun değişmesi. Yani giriş işaretlerine bağlı olarak. Örneğin 01-10 girişleri gibi. girişlerindeki anlık değişimlerle olmaktadır.12 Saat darbeleri ve tetikleme kenarları Şimdi saatsiz. 0 değerini aldığında ise girişler değişse bile tetikleme olmaz. Pratikte bu girişlerin ard 91 . Bir saatli kenar tetiklemeli bellek elemanı. Saatli bellek elemanlarında (makinelerde) tetikleme iki türlüdür. Şekil 6 12 de pozitif ve negatif saat darbeleri için tetikleme kenarları gösterilmiştir. ard arda iki giriş uygulandığını düşünelim. ya yükselen kenarda yada düşen kenarda tetiklenebilir. Bu durum değişmelerine belek elemanın tetiklenmesi (trigering) denir. Saatli bellek elemanlarında (makinelerde) saat darbesinin yükselen veya alçalan kenarında tetikleme (durum değişimi) olur. Saatli bellek elemanlarında ise tetikleme saat darbeleriyle sağlanır. negative edge) denir. 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing. 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing.6. İki girişli bellek elemanlarında. Benzer biçimde negatif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading . giriş seviyesindeki değişimler durum değişimlerine neden olurlar. positive edge). Pozitif darbe Pozitif darbe yükselen kenar Pozitif darbe düşen kenar 1 0 Yükselen (pozitif) kenar Düşen (negatif) kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Negatif darbe Negatif darbe düşen kenar Negatif darbe yükselen kenar 1 0 Yükselen Düşen (pozitif) (negatif) kenar kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Şekil 6. Böyle çalışan saatli bellek elemanlarına latch denir. kenar tetiklemesidir. Öyleki iki giriş değişkenin de değişmesini gereksin.

Asenkron bellek elemanlarında tetikleme süresince durumun devamlı değişmesi de bir tetikleme sorunu yaratır.2 de verilen ardışıl devreler içinde söz konusudur. saat darbeleri olmadığında bellek elemanı çalışmayacağından çözüme ulaşılır. Bellek elemanlarında karşılaşılan tetikleme sorunlarının benzerleri en genel hali Şekil 6.6 ve 6. sanki 01 den sonra 10 uygulanmış gibi olmaktadır.7 asenkron temel bellek elemanları için sırasıyla 11 ve 00 girişlerinin uygulanmaması gereken girişler olduğu belirtilmişti. istenmeyen girişler saat darbelerinin olmadığı aralığa düşürülürse . Tetikleme anlık olacağından. O nedenle uygulamada iki girişli asenkron bellek elemanı olarak JK değil SR bellek elemanı kullanılır.13 te bu çözüm canlandırılmıştır. Asenkron ardışıl devreler (makineler) bu dersin kapsamı dışında tutulduğundan incelenmeyecek yalnızca senkron makineler incelenecektir. S 1 1 0 0 1 1 R saat 1 0 1 Şekil 6. Diğer taraftan bu bellek elemanı için 00 girişi altında durum değişmemektedir.arda uygulanması mümkün olmaz. Şekil 6. Şekil 6. Bu olaya çevrim ( cycling) denir. 01-10 giriş dizisi yerine 01-00-10 giriş dizisini uygularsak giriş değişkenlerinin ikisi birden aynı anda değişmek zorunda kalmaz ve istenmeyen 11 girişi arada gelemez.13 Senkron SR bellek elemanı için istenmeyen girişlere ilişkin tetikleme sorununu çözümü Senkron JK bellek elemanında 11 girişi altında görülen çevrimin oluşmasını önlemek için saat darbesinin yükselen veya düşen kenarında tetikleme yapılır. durum ancak bir defa değişebilecektir. çünkü herhangi bir giriş değişkenindeki gecikme 1000-10 veya 01-11-10 dizisinin uygulanması sonucunu doğurur. Yani istemediğimiz halde arada 00 veya 11 girişi uygulanmış olur.6 daki asenkron bellek elemanı için her bir girişten sonra 00 girişinin uygulanmasıdır. şimdi de senkron bellek elemanları için inceleyelim. Çözüm Şekil 6. Kenar tetiklemeli bellek elemanlarının yapısını ilerde ayrıca göreceğiz. Yukarıda asenkron bellek elemanlarında istenmeyen girişler ve çevrim için tetikleme sorunlarını inceledik.7 deki asenkron temel bellek elemanı için benzer çözüm her bir girişten sonra 11 girişinin uygulanmasıdır. Örneğin asenkron JK bellek elemanı 11 girişi altında 0 ve 1 durumları arasında devamlı durum değiştirir. Şekil 6. 92 . Ortaya bir sorun çıkmaktadır.

Nedeni istenmeyen durum oluştuğunda tetikleme işleminin tamamlanmış olmasıdır. yeni bir tetikleme oluncaya kadar (yeni bir darbe kenarına kadar) çalışmazlar.14). Kenar tetiklemeli bellek elemanları kullanıldığında bu sorunla karşılaşılmaz. Kenar tetiklemeli D belek elemanı için ∆ tb < ∆ ts ilişkisi. üçüncüsü ise kenar tetiklemeli bellek elemanlarıdır. Oysa istenen her bir saat darbesi için. Bellek elemanlarının saat darbelerinin kenarlarında tetiklenmesi. ikincisi ana ve bağımlı (master slave) . yalnızca bir durum değişikliğinin olasıdır. Bu bağıntının sağlanması için senkron bellek elemanlarını. Bellek elemanlarının çıkışında yeni bir durumu gözleyebilmek için ∆ tb < ∆ ts olmalıdır. birden fazla durum değişkeninin aynı anda değer değiştirmesidir. kenar tetiklemeli yapmak uygun olur. üç farklı biçimde yapılabilir. belli bir giriş altında. bu bölümde ayrıca incelenecektir. Bellek elemanları. Bellek elemanın çıkışının gecikmelerindeki farklılıklar dolayısıyla devre istenmeyen durumlardan geçebilir. Örneğin iki durum değişkenli bir makinede 01 durumundan 10 durumuna geçerken arada 00 (veya 11) istenmeyen durumundan geçilebilir. Senkron ardışıl devrelerde karşılaşılan bir başka tetikleme sorunu da. Son ikisini ayrı ayrı inceleyeceğiz. bellek ( ∆ tb ) ve kombinezonsal devredeki gecikmesi ( ∆ tc ) toplamından ( ∆ tb +∆ tc ) daha küçük olmalıdır.∆ts ∆ ts > ∆ tb +∆ tc ∆tc ∆tb ∆ts ∆tc bir saat darbesi süresinde 2 durum değişmesi bir saat darbesi süresinde 1 durum değişmesi ∆ ts < ∆ tb +∆ tc Şekil 6.14 Senkron ardışıl devrede saat darbe uzunluğu Senkron ardışıl devrelerde saat darbe uzunluğu ( ∆ ts ). Devrenin çalışma hızına tesir eden saat darbesinin 1 olma süresi değil. ∆ ts > ∆ tb +∆ tc olursa ise bellek elemanları 1 saat darbesi zaman aralığında iki veya daha fazla çalışmış olur (Şekil 6. Saat darbelerinin kenarında tetiklenen bellek elemanların bulunduğu ardışıl devrelerin daha hızlı çalıştığı söylenemez. bir örnek olarak. bellek elemanları gecikmesinden ( ∆ tb ) daha fazla. saat darbelerinin frekansıdır. ∆ ts süresi minimuma inecek ve ∆ ts < ∆ tb +∆ tc eşitsizliği her zaman sağlanacaktır. Birincisi bir RC devresiyle keskin darbeler (spike) elde etmektir. Tetikleme darbenin bir kenarında olacağından. Yani ∆ tb < ∆ ts < ∆ tb +∆ tc olmalıdır. 93 .

bağımlı belleğin çalıştığı zamanı gösterir Anabelleğin çalıştığı. Saat darbesinin düşen kenarında ise ikinci bellek elemanın girişleri aynen Y. saat darbesinin yükselen ve düşen kenarlarında. üstünde ise 1 olarak algılanırlar (Şekil 6. girişlerine bağlı olarak.Ana-bağımlı (Master slave) bellek elemanı: Ana-bağımlı bellek elemanları. Y' çıkışlarında birlikte görülecektir. eşik üstü saat geriliminin 1 algılandığı deger Anabelleğin çalışmadığı. Ana-bağımlı bellek elemanının saat darbesinin yükselen kenarında çalışmasını saat girişine ilave bir tümleyen kapısı bağlayarak sağlamak mümkündür. tanım uyarınca SR girişlerine göre ana bellek elemanın çıkışları oluşur . Bu çıkış bağımlı bellek elemanın girişinde kalır çünkü ikinci bellek elemanı çalışmamaktadır. ardarda bağlı iki bellek elemanı ve bir tümleyen kapısından oluşur. ikincisine ise bağımlı bellek elemanları denir. Bağımlı bellek girişi Q. saat girişlerini. SR tanımına uygun çıkışları verir. çünkü SR için girişler birbirinden farklı ise tanım gereğince Y=S dir. Ana bellek elemanı ise çalışır. Örneğin D bellek elemanının çıkışlarını bir SR bellek elemanı girişlerine bağlayarak ana-bağımlı bir D bellek elemanı elde edilebilir. SR nin ana-bağımlı yapısı Şekil 6. belli bir eşik geriliminin altında 0. Bu devrenin saat darbesinin 94 . O nedenle ana-bağımlı JK bellek elemanı için çözüm olacak bir devre Şekil 6. tümleyen kapısı nedeniyle bağımlı bellek elemanının saat girişinde negatif darbe oluşturur.15 de verilmiştir. Buna göre girişteki saat darbesi 0 dan 1 e geçtiğinde ve 1 olduğunda (şekilde ince çizgi) bağımlı bellek elemanı çalışmaz. Bağımlı bellek çalışır çünkü bağımlı bellek girişindeki darbe 0 dan 1 e yükselir ve 1 değerini alır (şekildeki kalın çizgi).15). Girişteki saat darbesi 1 den 0 a düşerken ve 0 olduğunda (şekildeki kalın çizgi) ana bellek çalışmaz.bağımlı bellek elemanının saat girişindeki pozitif saat darbesi. Birinci bellek elemanına aa. Bu durumda saat darbeleri negatif darbeler olarak düşünülmelidir (Şekil 6. çünkü bağımlı bellekteki saat girişi (şekilde ince çizgi) 0 olmuştur.12). girişler için SR bellek elemanı tanımına uygun çıkışları vermektedir.15 Ana-bağımlı (master-slave) SR bellek elemanı Bellek elemanları. Şimdi ana-bağımlı bellek devresinin çalışmasını düşündüğümüzde.16 te verilmiştir. Ancak JK için benzer işlem yapılamaz çünkü J = K = 1 girişi için saatin 1 olduğu sürece ana bellek elemanı çevirime girer. düşen kenarda ana bellek elemanı yükselen kenarda ise bağımlı bellek elemanı ve dolayısıyla SR ana-bağımlı bellek elemanı çalışacaktır. bağımlı belleğin çalışmadığı zamanı gösterir Şekil 6. Q' olduğundan tanım gereğince Y = Q ve Y' = Q' olur. Yukarıda SR bellek elemanı için incelediğimiz ana-bağımlı yapı. Yani ana-bağımlı bellek elemanı saat darbesinin düşen kenarında. girişteki saat darbesinin yükselen kenarında. diğer tip bellek elemanları için de benzer biçimde gerçekleştirilir. S Ana bellek S R Q Q Bağımlı bellek S R y y Y Y' R CLK 1 1 0 0 Eşik gerilimi:: eşik altı saat geriliminin 0. Ana.

ondan sonra aynı eşik değere aynı yönden (yükselen veya düşen) ikinci defa gelene kadar bellek elemanları. Saat darbesi 0 iken D = 0 ve D = 1 girişleri için birinci seviyedeki temel bellek elemanlarının çıkışları şekil 6. girişlere karşılık vermezler. çalışmazlar.17 te verilmiştir. 95 .düşen kenarında tetiklenen bir JK bellek elemanı olarak çalıştığını S*R* tanımından yararlanarak gösteriniz. S* y (Y) J S* K Saat(CLK) y ' (Y ' ) R* R* Şekil 6.18 a ve b de verilmiştir. çıkışına aktarılmasını sağlar.17 Kenar tetiklemeli gecikme bellek elemanın lojik devresi Şimdi devrenin analizini yapalım. Bu devrede temel bellek elemanı (ikinci seviye) girişlerine birer temel bellek elemanı (birinci seviye) bağlanmıştır. Darbe kenarı ile tetiklenen gecikme bellek elemanına ilişkin lojik devre Şekil 6. Birinci seviyedeki temel bellek elemanları. Saat darbesinin seviyesi belli bir eşik değerini aşarken bellek elemanı çalışır . 1 2 s* 5 y(Y) CLK 3 6 y ' (Y') R* İkinci seviye temel bellek elemanı D 4 Birinci seviye temel bellek elemanları Şekil 6. ikinci seviyedeki (çıkıştaki) temel bellek elemanı gösterilmemiştir. kenar tetiklemeli bellek elemanlarıdır. ikinci seviyedeki temel belleğin girişinin. Aynı bellek elemanları darbenin yükselen kenarında ise.16 Saat darbesinin düşen kenarında tetiklenen JK bellek elemanı Kenar tetiklemeli bellek elemanları: Belek elemanlarının saat darbelerinin geçişlerinde çalışmasını sağlayan üçüncü alternatif. ikinci seviyedeki temel belleğin durumunu koruyucu girişleri (11) sağlar. darbenin düşen kenarında.

Şekil 6. D bellek elemanın tanımına uygun çıkışlar verir.18 d de saat 96 . diğer kapı çıkışları ise eski değerlerini koruyacaktır.18 a da saat darbesi 0 dan 1 e çıkarıldığında. saat darbesinin yükselen kenarında. CLK=1. Sonuç olarak. Yani saat darbesinin yükselen kenarında giriş çıkışa aktarılmaktadır. D=1 analizi c. CLK=0. 1 kılındığında. CLK=1. Benzer biçimde Şekil 6. Şekil 6. S*R* = 11 olduğundan. R* = 1 olduğundan.17 te verilen kenar tetiklemeli bellek elemanı. D=1 olan girişe eşit olacaktır. Şekil 6. R* = 0 olduğundan. Üç kapısının çıkışı 0 olacak. ama diğer kapıların çıkışları değişmeyecektir.18 Darbe kenarı tetiklemeli gecikme bellek elemanı lojik devresinin analizi Saat = 0 iken D girişi ne olursa olsun S* = R* = 1 dir. D=0 analizi Şekil 6. Buda çıkıştaki ikinci seviye temel bellek elemanın durumunu değiştirmemesi yani çalışmaması demektir . Şekil 6.18 a ve b). S*R* = 10 girişi için çıkıştaki temel belek elemanı çıkışı. Şekil 6. Şekil 6. CLK=0. 4 kapısı D ' yi gösterirken. Bu sefer 2 kapısının çıkışı 0 olacak. diğer kapı çıkışları ise eski değerlerini koruyacaktır.1 0 1 1 2 1 s* CLK=0 2 1 s* CLK=0 3 1 R* 3 1 R* 4 D=0 1 D=1 4 0 b.18 c de saat darbesi 1 den 0 a düştüğünde.18 a daki değerler gözlenir. S*R* = 01 girişi için çıkıştaki temel belek elemanı çıkışı.18 d deki değerler gözlenir. D = 0 olan girişe eşit olacaktır.18 b deki devrenin 0 olan saat girişi. 1 kapısı D yi gösterir (Şekil 6. D=0 analizi d saat b a 1 b 1 0 1 2 1 s* 2 0 s* CLK=1 3 CLK=1 0 R* 3 1 R* 4 D=0 1 D=1 4 0 d.18 c görülen değerler gözlenir. çıkıştaki temel bellek elemanı . D=1 analizi c saat a a. Benzer biçimde Şekil 6. 3 kapısının çıkışı 1 olacak.

girişte tutulması zorunludur. 97 . bu algılama gerçekleşmez (Bakınız Şekil 6. tetikleme eşiğinden sonra en az tutma süresi kadar.19). benzer biçimde. çıkıştaki temel bellek elemanı çalışmayacak yani durumu değişmeyecektir. D = 0 girişinin. D = 0 girişinin girişte tutulması gerekir. Yani şekil 6. Tutma süresi içinde D =1 yapılırsa.17 c). S* = 1 ve R* = 0 olur (Şekil 6. Saat darbesi 0 dan 1 e yükselirken belli bir süre önce. girişte tutulması gerekir. Sonuç olarak D=0 girişinin. D=1 girişinde de zamanlama koşulları aynıdır. Buda Şekil 6.17 te verilen kenar tetiklemeli bellek elemanı. Şekil 6. tetikleme eşiğinden önce.darbesi 1 den 0 a düştüğünde.19 Yükselen kenarda tetikleyen darbenin değişimi ve giriş sınırlaması D girişi. Bu tutma süresi.19) Yukarıda D=0 girişi için saat darbesinin yükselen kenarındaki durumu inceledik. D bellek elemanı tarafından algılanabilmesi için en az oturma +tutma zamanı kadar bir zaman aralığında. S*R* = 11 olduğundan.17 teki devrede Y=0 olması. değişmemelidir. Yani oturma ve tutma süreleri toplam süresince D=1 değeri değişmemelidir. ki ona oturma zamanı (set up time) denir. Şekil 6. saat darbesi tetikleme eşiğini aştıktan sonra da. (Bakınız Şekil 6.17 de verilen devre. Şekil 6. 3 kapı çıkışı (R*) nin 1 den 0 a geçme süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir. tutma süresi (holding time) denen zaman aralığında . saat darbesinin düşen kenarında çalışmayacaktır. çalışma koşullarını daha detaylı olarak analiz edelim. Oturma süresi içinde D = 1 yapılırsa. Bir başka deyişle D bellek elemanı tarafından D = 0 girişinin algılanması isteniyorsa. Bu süre D = 0 girişi için 1 kapı çıkışının 0 da kalma süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir. saat gerilimi Tetikleme eşiği zaman Oturma zamanı Tutma zamanı Girişin değişmemesi gereken zaman aralığı Şekil 6. en az oturma süresi kadar bir zaman için. Sonuç olarak.18 a daki devrede D = 0 iken saat darbesini 1’e çıkarırsak. Bir başka deyişle D = 0 girişinin D bellek elemanı tarafından algılanması isteniyorsa . Oturma zamanı 4 ve 1 kapılarındaki toplam gecikme kadardır. 4 ve 1 kapılarının çıkışları değişmezken. Şimdi de saat darbesinin yükselme süresinde. yani çıkışın D girişine eşit olması ve saat darbesinin yükselen kenarında tetiklenmesi demektir. diğer kapı çıkışları ise eski değerlerini koruyacaktır.19). 2 kapısının çıkışı 1 olacak. bu algılama gerçekleşmez( Bakınız Şekil 6. D girişinin değişmemesi gerekir.18 b daki değerler gözlenir. saat darbesinin yükselen kenarda tetiklenen bir D bellek elemanınıdır.

Diğer bellek elemanları için de benzer biçimde çalışan devreleri vardır ve genellikle kataloglarda verilir. bağımsız durum değişkeni (y) nin. bu girişlerin 1 olması halinde. başlangıç durumunu 1 e getiren bir preset yardımcı girişlerine gereksinim vardır. clear ve preset işlevleri yerine getirilir. küçük ölçekli (SSI) tümleşik devreler olarak satılırlar. 6. yani saat ve giriş değişkenlerinden bağımsız olarak başlangıç durumunu 0 veya 1 e getirirler.20 da verilmiştir.6 Tüm devre olarak bellek elemanları yardımcı girişleri 0 Bir ardışıl devrenin başlangıç durumunun (D ) istenildiği gibi seçilebilmesi gerekir. 0 veya 1 den herhangi birine getirebilmemiz gerekir. Bir başka değişle bellek elemanlarının başlangıç durumunu. y y' clear preset CLK 1 16 Ka J K Q Q Preset 2 15 Ya 14 Y 13 to 12 Jb 11 Y J Girişler clear preset CLK CLK K J K Clear 3 Ja 4 0 0 1 1 1 1 1 0 1 0 1 1 1 1 x x x ↑ ↑ ↑ ↑ x x x 0 0 1 1 x x x 0 1 0 1 Çıkışlar y y’ kararsız 0 1 1 0 y y’ 0 1 1 0 y’ y Besleme5 CLK 6 Preset 7 Clear 8 J K Q Q 10 Y 16 Kb Şekil 6. Saat darbesinde aşağıya doğru bir ok düşen kenarda tetiklenen bir bellek elemanını.Burada yalnızca D belek elemanın kenar tetiklemeli lojik devresi verilmiş ve analiz edilmiştir. Bu girişler asenkron olarak çalışırlar.20 da verilmiştir. Bellek elemanları. Clear ve Preset girişlerinde bir yuvarlak yoksa. bu girişlerin 0 olması halinde. Buda her bir bellek elemanına karşı düşen. Normal olarak bu tüm devreler 5 veya 10 voltluk (VCC) doğru gerilimle beslenirler. Clear ve Preset girişlerinde bir yuvarlak varsa. Yardımcı girişleri de içeren bir JK bellek elemanı tümleşik devresinin şematik gösterilimi ve tanım tablosu Şekil 6. yukarıya doğru bir ok ise yükselen kenarda tetiklenen bir bellek elemanını gösterir. iki tanesini bir arada bulunduran. O nedenle başlangıç durumunu 0 a getiren bir Clear ile. Bir 7476 JK tümleştirilmiş devresindeki bağlantılar ve uçların ne oldukları Şekil 6.20 Belek elemanlarının çeşitli girişleri ve bir JK tümleştirilmiş devresi 98 . clear ve preset işlevinin yerine getirilir. başlangıçta istenildiği gibi seçilebilmesi demektir. Clear ve preset girişli olan bellek elemanları olduğu gibi yalnızca clear veya yalnızca preset girişleri olan bellek elemanları da piyasada bulunabilir.

1 Analizi için örnek olarak seçilmiş bir Moore makinesi 99 . diğerlerine göre daha uygundur.2 Örnek bir Moore makinesi analizi Daha önce tanımladığı gibi Moore makinesinde çıkışlar yalnızca durum değişkenlerinin fonksiyonudur. giriş değişkenine doğrudan bağlı değildir. analizin amacına bağlı olarak birinin diğerinden daha çabuk sonuç verebilmesidir. Diğer taraftan belli bir giriş dizisi için çıkış dizisinin ne olduğu isteniyorsa. durum diyagramı veya durum tablosu yöntemleri daha kolay sonuca götüreceğinden tercih edilir.BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ Bundan önceki bölümde ardışıl devrelerin senkron(saatli) ve asenkron olarak sınıflandırıldığını gördük.1 Saatli ardışıl devrelerin analizi Bilindiği gibi analiz. Görüldüğü gibi çıkış yalnızca bir durum değişkenin fonksiyonudur. girişlere karşı düşen çıkışların ne olduğunu bulmaktır. 7. matematiksel model olarak tanıtılan. Bu yöntemleri Moore ve Mealy makineleri üzerinde birer örnekle inceleyelim. elemanlar ve bağlantılar belli iken. Bu üç yöntemden birinden diğerine kolayca geçilebilir. Birinci yöntem. daha önce tanıtılan durum tablosu ve durum diyagramına dayandırılan yöntemlerdir. Üç farklı yöntemin kullanılması. Örneğin bir sonraki durum ve çıkış fonksiyonları ile analiz yöntemi. 7. Üç analiz yöntemini inceleyeceğiz. öyle ki her biri daha önce verdiğimiz bir modele ilişkin olacak. bir sonraki durum ve çıkış fonksiyonlarının bağımsız değişkenler (giriş ve şimdiki durum değişkenleri) cinsinden bulunmasıdır. bir lojik devrenin bilgisayar simulasyonu açısından. Bir başka deyişle devrenin girişlere cevabını belirlemektir. x CLK Moore Makinası J 1 K1 J2 K 2 z x CLK y 1 y1 y z 2 y2 Şekil 7. bu ve bundan sonraki bölümlerde yalnızca saatli (senkron) ardışıl devreler üzerinde duracağız.1 de verilmiştir. yani Moore makinesidir. Tek giriş ve tek çıkışlı bir Moore makinesi örneği Şekil 7. iki ve üçüncü yöntemler.

saat darbesinin düşen kenarından sonra: x = 1. Görüldüğü gibi iki bellek elemanı olduğu için iki bir sonraki durum fonksiyonu vardır. saat darbesi düşen kenarından önce: x = 1. saat darbesi için bir sonraki durum). Y1(x = 1. saat darbesi için bir sonraki durum).1. y1= 1.01. JK nın tanım bağıntısından yararlanarak bulabiliriz. Y2 = 0 ). J2 = x K2 = x⊕ y'1 = x' y'1 + x y1 Y2 = y2 (x⊕ y'1)' + y'2x Y2 (x. şimdiki durum ( D0) = 00 (y1= 0. Örneğimizdeki Moore makinesinin matematiksel modeli M = { G = {0.01. Olabilecek durumlar: 00 (Y1 = 0. Birinci JK bellek elemanına ilişkin bir sonraki durum fonksiyonunu. z =1 dır.10.1}. z = 1 dir. y2= 0 ) = 1. Y2 = 1). y1. Buna göre x =101 dizisine karşılık. 3. şimdiki durum =11 (1. Y2 = x' y1y2 + xy'1y2 + x y'2 }. Y1(x = 1. 0 100 . y1 = 1. y1 . Birinci bellek elemanın tanım bağıntısı Y1 = y1K'1 + y'1J1 dır. Diğer taraftan birinci bellek elemanına ilişkin girişler J1 = x K1 = x y'2 dir. z=0 dır. y2=0) . saat darbesinin düşen kenarından önce x = 1. Y2(x = 1. D ={ bağımsız seçilebilen 00. Y2 = 0 ). 01 (Y1 = 0. şimdiki durum =11 (2. Y2 = 1) olmak üzere dört tanedir. saat darbesinin düşen kenarından önce x = 0.11}. 11 (Y1 = 1.saat darbesinin düşen kenarından sonra: x=0.y2 ) = y1 x' + y1y2 + y'1 x Benzer biçimde ikinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu da Y2= y2K'2 + y'2J2 dır. Y2(x = 0. 1. Bunları birinci bellek elemanının yukarıdaki tanım bağıntısında yerine korsak. bir sonraki durum = 11. Y1(x=0.1} .y2=1 ) = 1. bağımsız giriş ve durum değişkenleri cinsinden ifade etmiş oluruz. y2 = 1) = 1. Y = {Y1 = y1 x' + y1y2 + y'1 x . birinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu. 2. 3. Bu matematiksel modelden 0 yararlanarak D = 00 başlangıç durumunda x = 101 giriş dizisi için devrenin analizini yapalım.1 Matematiksel model ve analiz Şekilden görüldüğü gibi Z= y2 dir.y1=1. çıkışta 110 dizisi gözlenecektir.1. z = 1 dır. y1= 1. z =1 dır. 2. y1= 0. y2= 0 ) = 1.11 den biridir}} dir. 1. y2= 1) = 0. y1= 0. y2 )= x' y1y2 + xy'1y2 + x y'2 biçiminde buluruz. Y1 = y1 (x y'2 )' + y'1 (x) = y1 (x'+ y2) + y'1 x Y1(x. bir sonraki durum = 11. bir sonraki durum =10.saat darbesinin düşen kenarından sonra: x = 1. 10 (Y1 = 1.10. Ç = { 0. y2= 1 ) =1. D = {00. z = 0 dır. Y2(x =1. Z = { z = y2}.

Nedeni belli satır için durum değişkenleri değişmez dolayısıyla Moore makinesinin çıkışı değişmez. taşıyacağımız fonksiyonların her bir çarpımlar teriminin kaçıncı mertebeden bir küp oluşturduğuna bakıp. Karnaugh diyagramı sırasında almak kolaylıklar sağlar. bütün girişleri de benzer biçimde sütunlara Şekil 7. iki farklı giriş yani iki sütun vardır. z Şekil 7. gerekli olan doğru minterimleri uygun yerlere koyarak durum tablosunu bulabiliriz. sütunlarında bütün olabilecek girişler.7. yan yana durum tablosuna şekilde görüldüğü gibi taşınırlar. daha kolay görülsün diye Y2Y1 fonksiyonlarını önce ayrı ayrı düşünüp. elemanlarında da bir sonraki durum ve çıkışların bulunduğu bir matristir. Moore makinesinin çıkışları yalnızca durum değişkenlerinin fonksiyonu olduğundan. daha önce bulduğumuz. durum diyagramından bulalım. x y1y2 00 01 11 10 0 0 0 1 1 1 1 1 1 0 x y1y2 00 01 11 10 x 0 0 0 1 0 1 1 1 0 1 0 00 01 11 10 00 00 11 10 1 11 11 10 01 z 0 1 1 0 Y1 Y2 Y1Y2.2). Önce bütün durumları Karnaugh diyagramındaki sıralanışa uygun olarak satırlara . Giriş değişkeni de bir tane olduğundan. bulduğumuz Y1 ve Y2 fonksiyonları.2 deki gibi yerleştirelim. Doğru olmayan minterimler 0 alınarak. Durum değişkeni sayısı iki olduğundan. olabilecek bütün durumlar dört tanedir yani dört satır vardır. satırından görüldüğü gibi 00 durumunda 101 . Örnek olarak Y1 fonksiyonunu tabloya taşıyalım. bir sonraki durum ve çıkış fonksiyonlarını tabloya taşıyarak elde edebiliriz. y2 değişkenini eleyen birinci mertebeden bir alt küp oluşturur ve üçüncü ile dördüncü satırlarla birinci sütunun kesiştikleri yerlerde birer doğru mintermi içerir. Durum tablosunun 1. Bu nedenle Moore makinesinin çıkışları Şekil 7.2 Durum tablosu ve analiz Durum tablosu satırlarında şimdiki durumlar. 00 başlangıç durumunda.2 deki gibi ayrı bir sütunda gösterilirler. Satır ve sütunlardaki durum ve girişleri.2 Örnek Moore makinesine ilişkin durum tablosunun çıkarılışı Şimdi x = 101 giriş dizisine karşılık çıkış dizisini . sonra birleştirebiliriz (Şekil 7. Buna göre Moore makinesi örneğimizdeki durum tablosunu. Y1 fonksiyonundaki birinci terim y1x'. durum tablosunda belli bir satıra karşı gelen satırların hepsinde çıkışlar aynıdır. Diğer çarpımlar terimleri için aynı işlem tekrarlanarak Y1 ve Y2 ayrı ayrı bulunabilir. Bu amaçla.2. Çıkış fonksiyonu direkt olarak y2 ye eşit olduğundan hemen yazılabilir. Tabloyu Karnaugh diyagramı biçimde oluşturduğumuzdan. Bu belli satıra karşı gelen farklı sütunlar için giriş değişkenleri değişse bile Moore makinesi çıkışına etki etmezler.

sütun. Şimdiki 00 durumunda giriş 1 iken. bir sonraki durum ve çıkış değişmez. bir sonraki durum ve çıkış fonksiyonların zamana göre değişimini gösteren diyagramlara zaman diyagramı (timing diagram) denir. 1. satır ve 2. Eksiklik olmaması için. Bellek elemanları saat darbesinin negatif kenarında tetiklendiği için durum değişiklikleri yalnızca bu düşen kenarda olabilecektir. 3. tablodaki 3. Moore makinesinde çıkışlar yalnız durum değişkenlerine bağlı olduğu için çıkışlar durumlara ilişkin çember düğümün içine yazılır. Lojik devrelerde. bu girişlere ilişkin oklar bazen birleştirilerek te gösterilir. satır . Durum 00 0 Çıkış 01 1 1 1 0 Giriş 0 0 10 03 1 11 11. 7. sütun. Tablodaki 3. 2. 11 dir.3 Örnek Moore makinesine ilişkin durum diyagramı Şimdi 00 başlangıç durumu ve x = 101 giriş dizisi için örnek Moore makinesinin analizini yapalım.saat darbesinin düşen kenarında. saat darbesinin düşen kenarında.2.4 Zaman diyagramı (Timing diagram) Analog devrelerde girişler ve çıkışlar zamana bağlı birer fonksiyondur. tablonun 1. yani çıkışlar yalnızca durum değişkenlerinin fonksiyonu olduğundan. çıkış 1 dir. giriş sayısı kadar okun çıkması kontrol edilebilir.) Şimdiki 11 durumunda giriş 1 iken.2 Şekil 7. her bir durumdan. Şekil 7. Önce her bir durum için. satır 1. Bir sonraki durum 11 (Tablodaki 3. Sayısal sistemlerde ise giriş ve çıkışlar zamana bağlı olarak birer dizi oluşturmaktadırlar. yönlendirilmiş topolojik elemanlarla belirtilir. birer çember biçiminde daire çizilir. O halde çıkış dizisi 110 dır. bütün girişler altında gidilen yeni durum . sütunundan görüldüğü gibi. girişten bağımsız. giriş dizisi de 010101 olsun. giriş dizisi ve başlangıç durumu verildiğinde. 7. satır 2.çıkış. 11 durumunda giriş 0 iken. İncelemekte olduğumuz Moore makinesi içib Başlangıç durumu 00.3 teki durum diyagramında gözlenecek çıkışların üzerine kaçıncı saat darbesinden sonra gözleneceği yazılmıştır. Birden fazla giriş için bir sonraki durum aynıysa. satır. yani dizinin zamana göre soldan sağa sıralandığını varsayalım. bir sonraki durum 10 olur. (Tablodaki 3. incelediğimiz örneğe ilişkin durum diyagramı Şekil 7. Bu durumda. çıkış ise 1 dir. incelediğimiz makine Moore makinesi olduğundan. Tablodaki 4.2. satır . Yani çıkış dizisi z = 110 dır. Giriş dizisinin ilk elemanının 0 olduğunu. çıkışlar da yalnızca saat darbelerinin düşen kenarında 102 .3 Durum diyagramı ve analiz Durum tablosu bulunduktan sonra. Sonra her bir durum için. 0 dır. durum diyagramına geçiş kolaydır. Çıkış ise 0 dır.). saat darbesinin düşen kenarında bir sonraki durum.3 de verilmiştir.

4 Örnek Moore makinesine ilişkin bir zaman diyagramı Zaman diyagramının çiziminde.değişecektir. saat darbelerinin dışında değişen giriş değişkenlerinden de. x CLK t y1(Y1) t z = y2(Y2) t t Şekil 7. iki saat darbesinin düşen kenarları arasında değişse bile. yani y1y2=00 dır. birinci ve ikinci saat darbelerinin düşen kenarları arasına Y1 ve Y2 değişkenleri 0 genlikli olarak çizilmişlerdir. Matematiksel modeli (Bir sonraki durum fonksiyonları ve çıkış fonksiyonlarını) kullanarak ta. ikinci saat darbesi için giriş 1 dir. Mealy makinesinde çıkış fonksiyonları. giriş ise 0 dır. Mealy makinesinde bundan sonraki bölümde göreceğimiz gibi böyle olmamaktadır. bir sonraki durum ve çıkış. Önce şimdiki durum ve giriş altında. Durum tablosundan. Bir kombinezonsal devrenin çıkışı olan bu fonksiyonlar. Bu işlem her saat darbesi için tekrarlanarak zaman diyagramı çizilir. bir sonraki durum değişkenlerine ve çıkışa etkimez. aynı sonuca varabilirdik ama daha zor olurdu. etkilenirler. Görüldüğü gibi giriş değişkeninin aldığı değer. 7. (i). ikinci saat darbesi için şimdiki durum. durum diyagramı veya tablosundan yararlanılarak bulunur. Örneğimizde birinci saat darbesinin düşen kenarından hemen önceki durum (başlangıç durumu) y1y2= 00. Bulunan değerler.3 Örnek bir Mealy makinesi analizi Mealy makinesinin analizi de Moore Makinesi analizi gibidir. O nedenle. Bir sonraki durumun Y1Y2= 00 olduğu. Yeni durum Y1Y2=00. Şekil 7. yalnızca durum değişkenleri değil fakat giriş değişkenlerine de bağlıdır. O nedenle çıkışta hatalı çıkış diye adlandırılan istenmeyen çıkışlar 103 . yerleştirilir.4 teki zaman diyagramında. saat darbesi için şimdiki durumdur. Birinci saat darbesi için yapılan işlemler ikinci ve daha sonraki saat darbeleri için tekrarlanarak zaman diyagramı Şekil 7. durum tablosu veya diyagramından yararlandık. Çünkü bellek elemanları kenar tetiklemelidir ve makine Moore makinesidir.4 teki gibi tamamlanır. görülmektedir. saat darbesi için bir sonraki durum (i+1). ard arda iki saat darbesinin düşen kenarları arasındaki zaman aralığına. saat darbeleriyle değişen durum değişkenlerinden etkilendiği gibi.

1 10. z Şekil 7. saat darbesinin düşen kenarında değişecektir ve Moore makinesinde olduğu gibi çizilebilir. 0 1/0 0/0 00 0/1 0/0 1/1 1/1 01. x CLK y2 D Mealy makinası z x y1 CLK y 1 y 1 x x y '1 x' z J2 K2 y 2 x' y2 Şekil 7. Bir sonraki durum fonksiyonlarına ilişkin zaman diyagramları.5 Analizi için örnek olarak seçilmiş bir Mealy makinesi Bir sonraki durum fonksiyonları ve çıkış fonksiyonu Y1 = D = (x+y1). Şimdi durum tablosu ve diyagramından yararlanarak zaman diyagramlarını çıkaralım. 1 10 0/1 11 1/0 01 1 00. giriş değişkeninin değişmesiyle de değişebilir. 0 00.5 de verilen bir Mealy makinesi örneğinde bir sonraki durum fonksiyonları ve çıkış fonksiyonunun. Çıkış fonksiyonu. verilmiştir. zaman diyagramlarını inceleyerek hatalı çıkışları görelim. Moore makinesinde anlatılan biçimiyle bulunarak. 1 Y1Y2. durum değişkeninin değiştiği saat darbelerinin düşen kenarları dışında. 1 00. O nedenle çıkış fonksiyonuna 104 .y2 Y2 = y2K'2 + y'2J2 = y2 (x' ) '+ y'2(x ⊕ y1' ) = y2 x + y'2 x y1 + y'2 x' y'1 = x y2 + x y1 + x' y'1 y'2 Z = x' y2 + x y1 dır.görülebilir. x y1y2 00 01 11 10 0 01. 0 11. 0 11.6 da örnek Mealy makinesinin durum tablo ve diyagramı. Şimdi Şekil 7.6 Örnek Mealy makinesinin analizi için durum tablo ve diyagramı Şekil 7.

x t CLK 1 2 1 3 4 5 6 7 t y1(Y1) t y2(Y2) t z t hatalı 1 zararsız hatalı çıkış hatalı 0 zararsız hatalı çıkış kritik zman aralıkları Şekil 7. Önce durum değişkenlerine ilişkin zaman diyagramları Moore makinesinde olduğu gibi kolayca çizilebilir. Bu sağlanamadığından. kritik bir zaman aralığıdır.6 da görüldüğü gibi.7 Örnek Mealy makinesine ilişkin bir zaman diyagramı ve hatalı çıkışlar Şimdi çıkış fonksiyonuna ilişkin zaman diyagramını adım adım detaylı olarak inceleyelim. Şekil 7. sanki yeni gidilen durumda eski giriş uygulanmış gibi olur.7 da verilmiştir. durum diyagramı veya tablosundan 105 . 00 başlangıç durumu ve 0 girişi için. Örnek Mealy makinesinin durum ve çıkış (kritik zaman aralığı da göz önüne alınarak) değişkenlerine ilişkin zaman diyagramları Şekil 7. Bu istenmeyen bir durumdur. çünkü her bir giriş için 1 saat darbesi uygulanmalı ve yeni gidilen durumda ( saat darbesinin düşen kenarından hemen sonra) yeni giriş ideal olarak hemen uygulanmalıdır. etkisini sürdürerek çıkışı değiştirebilir. birinci saat darbesine ilişkin giriş. Çıkış fonksiyonları için saat darbesinin düşen kenarı ile girişin değiştiği zaman aralığı.ilişkin zaman diyagramını çizerken. Çünkü bu kritik zaman aralığında yeni gelinen durumda. saat darbesinin düşen kenarı (durumların değişebileceği an) ve giriş değişkeninin değiştiği anları ayrı ayrı incelemek gerekmektedir.

6 daki zaman diyagramı bulunur. nedenini düşününüz. çıkış 0 dır. Bu olayın nedeni. Hatalı çıkışlar ancak Mealy makinesinde gözlenebilir. Z çıkışında yalnızca doğru çıkışların gözlenmesi isteniyorsa. Kritik zaman aralığından sonra 01 durumu devam ederken giriş değişip 1 olduğundan çıkış 0 olmuştur.görüldüğü gibi. Genel olarak doğru çıkışlar saat darbelerinden hemen önceki çıkışlardır. yeni durum 01 ve eski giriş 0 halen devam ettiği için çıkış 1 dir. saat darbelerinden sonraki kritik zaman aralıklarındaki hatalı çıkışlar zararsızdır. 3. ve 4. girişin saat darbesinin düşen kenarından sonra değişmesidir. Bu nedenle 0101010 giriş dizisine ilişkin çıkış dizisi 0011100 dır. Z çıkışın bir D bellek elemanın girişine bağlanır ve D bellek elemanın saati de devrenin saatinden beslenir. Kritik zaman aralığında. 106 . Bu istenmeyen hatalı bir çıkıştır çünkü eski ve yeni durumlarda 0 çıkışını vermesi gereken makine kısa bir süre içinde olsa 1 çıkışı vermiştir. bu zaman aralığının dışında alınan değerlerden birini alsaydı farkına varılmayacak. Bu durumda D bellek elemanının çıkışında yalnızca doğru çıkışlar gözlenir. yani zararsız bir hatalı çıkış olacaktı. saat darbelerinden sonraki hatalı çıkışlar 0 dır. Benzer akıl yürütme aynen diğer saat darbeleri içinde tekrarlanarak şekil 7. saat darbesinden sonraki kritik zaman aralığına ilişkin hatalı çıkış 1 iken. Görüldüğü gibi 2. Kritik zaman aralığında çıkışın aldığı değer. saat darbesinden sonra 01 durumu ve 1 girişi altında 0 değerindedir ama kritik zaman aralığında kısa bir süre 1 değerini almıştır. 6. 1. 00 durumu ve 0 girişi altında 0 olan çıkış. 5.

BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ Sentez bilindiği gibi girişleri ve çıkışları sözel olarak tanımlanan bir makinenin yaptığı işi yapan devrenin. durum tablosunda belirlenirler. sezgisel olarak yapılır. kombinezonsal devreye ilişkin bağımsız değişkenlerin sayısının azalmasıdır. 8. Seçilen durumların kodlanması (state assignment): Durumlar birinci ve ikinci adımlarda sözle tanımlanmışlardı. 1. durum değişkenlerinin sayısını belirler. Durum sayısını. Bu bölümde önce ardışıl devrelerin sentezinde tutulacak yola ilişkin adımları sonra bu adımların uygulamasını çeşitli örnekler üzerinde göreceğiz.1 Sentez yönteminin genel adımları Sentez yönteminin 6 genel adımı aşağıda veriliştir. Durum sayısının azalması. Bu keyfi değerler de. durum tablosu veya diyagramı çıkarılır. Kodlama sonucu bir sonraki durum ve çıkış fonksiyonları. Durumların seçimi bazen kolay bazen ise zor olabilir. yani elemanlar ve aralarındaki bağlantıların. birbirinden farklı 2r sayıda kodlanabilir 4. 3. "Durumlara hangi kodlar verilirse gerçekleştirilecek kombinezonsal devre daha basit olur problemine" bu adımda cevap verilir. Bu notların kapsamı içinde basit bir iki yöntem ayrı bir bölümde incelenecektir. istenen makinenin sözle tanımlamasından (word description). Şekil 6. 2. r ≥ log2 µ olan en küçük tam sayıdır. kombinezonsal devrenin basitleşmesini mümkün kılar. Kullanılmayan durumlarda. gereğinden fazla durum seçmiş olabiliriz. Farklı yöntemler geliştirilmiştir. Durum indirgemesi sonucu durum değişkeni sayısı azalmasa bile kullanılmayacak durumlar ortaya çıkacaktır. bulunmasıdır. bunların indirgenmesi (state reduction) yapılır. Farklı durumların sayısı µ ve farklı durum değişkenleri sayısı da r ise r. Durum değişkeni sayısı aynı zamanda bellek elemanları sayısıdır. gerçekleştireceğimiz fonksiyonların aldığı değerler keyfi olacaktır. Durumlar seçildikten sonra sözle tanımlamaya uygun olarak durum tablosu ve diyagramı çizilir. sentezde bellek elemanlarının sayısını saptayıp. Seçilen durumların ne anlama geldikleri saptanmalıdır.2 de bir ardışıl devrenin genel yapısının ne olduğu verilmişti. Durum indirgeme kuralları geliştirilmiştir ve ayrı bir başlık altında incelenecektir. Bu adıma kadar bellek elemanlarının sayısı ve her bir bellek elemanına ilişkin bir sonraki 107 . dolaylı olarak . makinenin belleğinde tutması gereken bilgilerdir diye düşünülebilir. kombinezonsal devreyi oluşturursak ardışıl devreyi gerçekleyebiliriz. Bu genel yapıdan görüldüğü gibi. Bu adım için tutulacak yolun bir yöntemi yoktur. Genel olarak durumlar. Birinci adımda durumları sezgisel olarak saptadığımızdan. fakat birinin diğerlerine göre üstünlükleri olabildiğinden ideal genel bir yöntem verilememiştir. bağımsız değişkenler olan giriş ve durum değişkenlerinin fonksiyonu olarak. uygun durum seçimleri yaparak. durum değişkenlerinin ve dolayısıyla bellek elemanlarının sayısının ve kapı elemanlarının giriş yelpazesinin azalmasına yol açabilir . istenen işlevi yerine getirebilmesi için. (r) durum değişkeniyle belirlenen bir durum. Bu nedenle durum tablosunda eşdeğer durumlar varsa. Durum değişkenlerinin sayısının minimumlaştırılması.

tanım bağıntılarından yararlanarak teker teker çıkaralım. R ise 0 da 1 de olabilir yani K dir. ) biçiminde ifade edebiliriz. R = K (keyfi. girişlerin hiçbir zaman 11 olmadığı görülür. Sonuç Şekil 8. S = 0 R = 1.a da gösterilmiştir.1 b de görülen ters tanım bağıntısı bulunur.2 deki genel yapıda görüldüğü gibi kombinezonsal devrenin çıkışlarının bir kısmı bellek elemanlarının giriş fonksiyonlarıdır. Çünkü durumun 0 dan 0 a geçişini sağlamak için S = 0 olması zorunludur. SR bellek elemanın ters tanım bağıntısı: y = 0 dan Y = 0 a geçebilmek için. y = 1 iken Y = 0 ve y = 1 iken Y=1 olması için girişin sırasıyla 1. Ters tanım tablosunun sütunlarına önce y sonra Y değerleri yazılmış. bellek girişlerinin. JK bellek elemanın ters tanım bağıntısı: Şekil. Benzer biçimde diğer geçişlerde saptanarak Şekil 8.1 c deki ters tanım tablosu bulunur. SR bellek elemanına benzer biçimde. Şekil 6.durum değerinin. Kombinezonsal devrenin diğer kısmı. JK bele elemanının ters tanım bağıntısı da bulunabilir. Tetikleme bellek elemanın ters tanım bağıntısı: Gecikme bellek elemanında yapılanlar burada da tekrarlanarak Şekil 8.8. Benzer biçimde y = 0 iken Y = 1. Yani tanım ve ters tanım bağıntıları uyumludur. Bellek elemanlarının ters tanım bağıntıları: Bellek elemanlarının ters tanım bağıntıları.0 ve 1 olması gerektiği görülür. bunlara ilişkin giriş değerleri ise bir altlarındaki karelerde gösterilmiştir.1 d de görüldüğü gibi. belli girişler ve şimdiki durum değişkenleri için ne olduğu belirlenmiş oldu. Gecikme bellek elemanın ters tanım bağıntısı: Tanım bağıntısında y = 0 iken Y = 0 olması için girişin zorunlu olarak 0 olması gerektiği hemen görülür. Bu ters tanım tablosundan. Şimdi her bir bellek elemanına ilişkin ters tanım bağıntılarını. çıkış fonksiyonlarıdır. Bellek elemanlarının giriş fonksiyonlarını saptayabilmek için seçilecek bellek elemanlarının ters tanım (excitation functions) bağıntılarından yararlanılır. belleğin şimdiki ve bir sonraki durum değerleri belli iken. D gecikme elemanın ters tanım bağıntısı T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 0 10 1 Saat T Y = T y' + T ' y b.1. T tetikleme elemanın ters tanım bağıntısı 108 . hatırlanacağı gibi SR bellek elemanının tanımını verirken 11 girişlerinin hiçbir zaman uygulanılmayacağı varsayılmıştı. alması gereken değerleridir. Bu iki girişi S = 0. D D y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 1 10 0 Saat D Y=D a. bu elemanın tanım bağıntısından görüldüğü gibi iki alternatif giriş vardır: S = 0 R = 0. Bu fonksiyonlar saptandığında kombinezonsal devrenin bir kısmı gerçekleştirilebilecektir.

durum tablosunda oluşturulmuştu. Şekil 8. çeşitli örneklere uygulamasını görelim. durum tablosundaki durum değişkeninin y ve Y değerleri ve bellek ters tanım bağıntısından yararlanarak. Şimdi artık S. Bellek elemanı olarak SR elemanını seçelim.2 de. durum tablosu ve diyagramı sırasıyla Şekil 6. bir durum değişkeni yeterlidir (log22=1).3 deki gibi gerçekleyebiliriz. Karnaugh diyagramlarına taşıyıp. 5. 6. bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu gösterilmiştir. bulunur. JK bellek elemanının ters tanım bağıntısı Şekil 8.1 de verilen seri toplayıcı için.S y y y (Y) y' (Y') SR 00 y 0 1 0 1 01 0 0 11 k k 10 1 1 00 0K yY 01 11 10 SR K0 10 01 Saat R Y = S + R' y c. 109 . indirgeyerek. R ve Z fonksiyonlarını.1 Bellek elemanlarına ilişkin ters tanım bağıntıları Üçüncü adımda bir sonraki durum fonksiyonlarının doğruluk tablosu. bağımsız giriş ve durum değişkenlerinin fonksiyonu olarak bulunur. Bellek elemanlarının giriş fonksiyonlarının doğruluk tablosu da.2 daki gibi bulunur. Çıkış fonksiyonları da. ardışıl devreyi Şekil 8. Seri toplayıcı: Şekil 6. bir durum değişkeni olduğuna göre bir bellek elemanı yeterlidir. SR bellek elemanının ters tanım bağıntısı JK 00 y 0 1 0 1 01 0 0 11 1 0 10 1 1 J y y y (Y) y (Y') 00 0K yY 01 11 1K JK K0 10 K1 Saat K Y = J y' + K' y d. Bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları minimalleştirilir.3 b de çıkarılmıştı. Bu bellek elemanının ters tanım bağıntısından SR giriş fonksiyonlarının doğruluk tablosu Şekil 8. Seçilen bellek elemanlarıyla bellek kısmı gerçekleştirilerek ardışıl devrenin sentezi tamamlanır. Bu minimal fonksiyonlara karşı gelen devre Ardışıl devrenin kombinezonsal kısmını oluşturur. durum tablosundan. durum tablosu veya durum diyagramından yararlanarak. Durumlar iki tane olup elde 0 ve 1 i göstermektedir.2 b ve Şekil 6. Sentez işleminin ilk üç adımı daha önce yapıldığından dördüncü adımdan başlayacağız. Şimdi adım adım anlattığımız sentez işleminin.

S3. 1. S6 S7. bellek girişlerine ve çıkışa ilişkin fonksiyonların doğruluk tablosu.2 Modulo 8 ileri sayıcı x girişine gelen darbeleri iki tabanında sayan.3 Bellek elemanı giriş fonksiyonları. sekizinci darbe ile başlangıç durumu olan 0 a dönen bir sayıcı. Durum indirgemesi Durum indirgemesini bundan sonraki anlatacağız. 2. varsayalım ki indirgeme işlemini yaptık ve eşdeğer durumlar yok. bir Moore makinesi oluşturabiliriz. Her 8 darbeden sonra 0 başlangıç durumuna geçer. tasarlayalım. indirgenmiş ifadeleri ve seri toplayıcının lojik devresi Genel olarak Sayıcılar. S2. Buna göre makineye ilişkin durum tablo ve diyagramı şekil 8.2. x1x2 00 y 01 11 1 10 x1x2 00 y 01 k 11 10 k x1x2 00 y 01 1 11 10 1 0 1 k 0 k 1 k=1 1 0 1 1 k=1 1 z = y ⊕ x 1 ⊕ x2 z S = x1x2 x1 x2 R = x'1x'2 CLK R S y y Şekil 8. 7 darbe almış olduğunu göstersinler. 8.4 deki gibi bulunur. Bir sonraki durum fonksiyonlarının aynı zamanda çıkış fonksiyonları olarak alıp.01 / 1 11 / 0 01 / 0 x1 11 / 1 x2 0 0 1 1 0 0 1 1 y 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1 Z 0 1 1 0 1 0 0 1 S 0 0 0 K 0 K 1 K R K 1 K 0 K 0 0 0 00 / 0 elde 0 elde 1 10 / 1 00 / 1 10 / 0 0 0 0 0 1 1 1 1 Şekil 8. 4. modulo 8 ileri sayıcı. Sayıcının bir özel hali de saymayı iki tabanında yapanlardır. 5. girişine gelen darbelerle daha önce belirlenen durumlardan geçen devrelerdir. Girişine gelen darbeleri iki tabanında sayar. durumları sırasıyla makinenin 8. 2. ayrı bir giriş te olabilir. S1. 6. O halde sekiz durum olduğuna göre 110 . çıkış fonksiyonları. Giriş darbeleri saat darbeleri olabileceği gibi. S4.Sözle tanım : Tek girişli ve üç çıkışlı bir makinedir. Seri toplayıcı için. 1. S5. Bu işi yapacak 8 durumlu bir ardışıl devre düşünelim öyle ki S0. 3.

aynı zamanda sayıcının çıkışları olmasını sağlar. x 0 0 0 0 0 0 0 0 y1 0 0 0 0 1 1 1 1 y2 0 0 1 1 0 0 1 1 y3 0 1 0 1 0 1 0 1 Y1 0 0 0 0 1 1 1 1 Y2 0 0 1 1 0 0 1 1 111 Y3 0 1 0 1 0 1 0 1 T1 0 0 0 0 0 0 0 0 T2 0 0 0 0 0 0 0 0 T3 0 0 0 0 0 0 0 0 . S2. en az ağırlıklı bit te (LSB) y3 olsun. 110. Bellek elemanı olarak ta tetikleme elemanını seçelim. 111 biçiminde kodlayalım. x=0 S0 y3 y2 y3 0 S7 S1 1 S2 0 s3 011 s4 100 s5 101 s6 110 s7 111 s3 011 s4 100 s5 101 s6 110 s7 111 s4 100 s5 101 s6 110 s7 111 s0 000 s0 000 s1 001 s2 010 x CLK x=0 s0 000 s1 001 s2 010 x=1 s1 001 s2 010 s3 011 1 0 x =1 1 0 S6 1 0 S5 1 S4 0 1 S3 1 0 Şekil 8.4 Modulo 8 ileri sayıcının durum diyagramı ve tablosu 4. Ters tanım bağıntıları kullanılırken. 101. MSB (en çok ağırlıklı bit) bit y1.5 deki gibi elde edilir. S5. Şekil 8. S4. T belek elemanlarının giriş fonksiyonlarının Karnaugh diyagramında indirgenmiş ifadeleri. 001. sırasıyla 000. belek elemanı giriş fonksiyonu. 100. 010. y ve Y indislerinin aynı olmasına dikkat edilmelidir. Şekil 8. S3.4 te verilmiştir.Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının bulunması ve indirgenmesi Tetikleme bellek elemanlarının giriş fonksiyonları ve makinenin çıkış fonksiyonları. Durum kodlaması Sekiz durumu S0. S1. Kodlanmış durum tablosu Şekil 8. Bu biçimde kodlama bellek elemanları çıkışlarının. S6 S7. durum diyagramı veya tablosu ile tetikleme elemanının ters tanım bağıntılarından yararlanarak. 5.011. 6.5 te verilmiştir.üç durum değişkenine ve dolayısıyla üç bellek elemanına gereksinim vardır.

1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 1 0

0 1 1 0 0 1 1 0

1 0 1 0 1 0 1 0

0 0 0 1 0 0 0 1

0 1 0 1 0 1 0 1

1 1 1 1 1 1 1 1

xy1 y2y3 00 00 01 11 10

01

11

10

y2y3 00 01

00

01

11

10

y2y3 00 01 11 10

00

01

11 1 1 1 1

10 1 1 1 1

1 1

1 1

1

1

11 10

T1 = xy2y3

T2 = xy3

T2 = x

Şekil 8.5 Bellek elemanları giriş fonksiyonlarının indirgenmiş ifadeleri 6.Lojik devrenin gerçekleştirilmesi Son adımda bulduğumuz indirgenmiş fonksiyonlarla, modulo 8 ileri sayıcı devreyi, Şekil 6 2 de verilen genel ardışıl devre yapısında, Şekil 8.6 a daki gibi çizebiliriz.
x CLK
T 3

y y

y3 y3 y2 y2 y1

1 CLK

T 3

y y

y3 y3 y2 y2 y1

T 2

y y

T 2

y y

T 1

y y

y1

T 1

y y

y1

Şekil 8.6 Modulo 8 sayıcıya ilişkin lojik devreler Yukarıda incelediğimiz sayıcı x girişine gelen darbeleri değil de doğrudan saat girişine gelen darbeleri sayabilirdi. O zaman x girişleri kaybolacak ve bir sonraki durum fonksiyonlarında ki bağımsız değişken sayısı bir azalmış olacaktı. Bu durum da bulunacak devre Şekil 8.6 b de verilmiştir. 8.3 Özel bir sayıcı devresi Saat girişine gelen, saat darbeleriyle 0, 2, 4, 7 ve tekrar 0, 2.. sayan bir sayıcı tasarlayalım. Böyle bir makineyi iki biçimde düşünebiliriz. Birincisi üç durum değişkenli 8 112

durumlu ve çıkışları durum değişkenleri olan makinedir. ikincisi iki durum değişkenli dört durumlu ayrıca üç çıkışı olan bir makinedir. ilk makineye ilişkin durum tablosu Şekil 8.7 deki gibidir. JK bellek elemanlarıyla gerçekleştirme yapmak istersek; bu bellek elemanlarının ters tanım bağıntılarından yararlanarak bulunan bellek elemanları giriş fonksiyonları da Şekil 8.7 de verilmiştir. Görüldüğü gibi 0, 2, 4, 7 durumlarının dışındaki 1, 3, 5, 6 durumlarına makine hiç gelmemektedir. O halde hiç gelinmeyen durumlara ilişkin bir sonraki durum fonksiyonlarının aldığı değerler ve dolayısıyla bellek elemanları giriş fonksiyonlarının aldığı değerler keyfidir, 0 veya 1 seçilebilir. Bulunan fonksiyonların indirgemesi ve bunlara karşı düşen devre şekil 8.7 de verilmiştir. Görülüyor ki çıkışlar doğrudan bellek elemanlarının çıkışları olarak alınmıştır. Örneğimizde kullanılmayan durumlar için bir sonraki durumlar ve çıkışlar keyfi alındı. Bu durum ile genelde de karşılaşılabilir. Eğer gerekli olan durum değişkeni sayısı n, durum n n sayısı m ise 2 < m koşulu altında (2 - m) durum için bir sonraki durum ve çıkışlar keyfi alınır. Örneğin m = 6 durumlu bir makine gerçeklemek için, n = 3 durum değişkenine 3 gereksinim vardır, o halde (2 - 6 ) = 2 durum için bir sonraki durum ve çıkış fonksiyonları keyfi alınmalıdır. y1 0 0 1 1 0 0 1 1 y2 0 1 0 1 0 1 0 1 y3 0 0 0 1 1 1 1 0 Y1 0 1 1 0 k k k k Y2 1 0 1 0 k k k k Y3 0 0 1 0 k k k k J1 0 1 k k k k k k K1 k k 0 1 k k k k J2 1 k 1 k k k k k K2 k 1 k 1 k k k k J3 0 0 1 k k k k k K3 k k k 1 k k k k

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

0 k

1 k

k k

k k

0 1

1 k

k k

k k

1 k

0 1

0 k

0 k

k k
J3 = y1

1 k

J1 = y2

J2 = 1

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

k k

k k

k 1

0 k

0 1

k k

1 k

k 1

k k

0 1

k k

k k

k 1

k k

K1 = y2

K2 = 1

K3 = 1

113

J

1 1 2 2 3

y y y y y y

y1

K J

CLK

y2 y3

1

K J

K3

Şekil 8.7 (0-2-4-7) sayan bir sayıcının Moore makinesi olarak gerçekleştirilmesi Yukarıdaki örnekte (0-2-4-7) sayan sayıcıyı, bellek elemanı sayısını minimum tutarak ta gerçekleştirebiliriz. Bu makinenin, bir önceki durumunu (çıkışı) hatırlaması, yeni saat darbesi ile de istenen çıkışı vermesi yeter. Durumları A durumu (kodu 00):: Daha önceki saat girişi ile (111) çıkışının görüldüğü durum B durumu (kodu 01):: Daha önceki saat girişi ile (000) çıkışının görüldüğü durum C durumu (kodu 10):: Daha önceki saat girişi ile (010) çıkışının görüldüğü durum D durumu (kodu 11):: Daha önceki saat girişi ile (100) çıkışının görüldüğü durum biçiminde tanımlarsak, dört durumlu (iki durum değişkenli) dolayısıyla iki bellek elemanlı, istediğimiz sayıcı gerçekleştirilebilir. Oysa aynı sayıcı için yukarıda üç bellek elemanı kullanmıştık. Tanımladığımız durumlar için durum diyagramı, tablosu, ters tanım bağıntısından yararlanarak JK bellek elemanlarının giriş fonksiyonları ve bunlara karşı düşen devre aşağıdaki Şekil 8.8 de verilmiştir. y1 0 0 1 1 y2 0 1 0 1 Y1 0 1 1 0 Y2 1 0 1 0 Z1 0 0 1 1 Z1=y1 Z2 0 1 0 1 Z2=y2 Z3 0 0 0 1 Z3=y1y2 J1 0 1 k k J1=y2 K1 k k 0 1 K1=y2 J2 1 k 1 k J2=1 K2 k 1 k 1 K2=1

CLK=0 A=00 000

CLK=0 B=01 010

CLK=0 C=10 100

CLK=0 Z1 1 D=11 111
CLK

Z2 Z3

CLK=1

1 1
J1 K1

y1
y y y y

Z1 Z2

CLK
J2 K2

y2 Z3

Şekil 8.8 dört durumlu 0,2,4,7 sayan sayıcı 114

A başlangıç durumu. Yani iç içe girmiş diziler de değerlendirilmektedir. Dizi detektörü. B de 1 girişi gelirse son iki giriş 01 olacağından C durumuna geçer. makine durumunu korur. 1 geldiğinde ise 1 çıkışı verip. son gelen iki giriş 01 olduğundan C durumuna gider. Çünkü makinenin diziyi tanıması için girişine önce 0 gelmelidir. B makineye 0 gelmiş durumu. Makine 4 durumlu olduğuna göre iki durum değişkeni vardır.10. Diyagramdan yararlanarak bağımsız değişkenler.4 Dizi detektörü Tek girişli tek çıkışlı bir makinedir. Makine D durumundayken 0 gelirse son gelen 0 olduğundan B ye. Bellek elemanı olarak. gecikme elemanını seçelim. 1/0 A 0/0 B 0/0 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D 1/1 C Şekil 8. B = 01. örneğin 010101 girişi için çıkış 000101 dir. aksi halde 0 verir. C de 1 gelirse dizi bozulacağından A başlangıcına. Makine A dayken 0 geldiğinde B ye geçer. son 4 girişine gelen işarete göre.9. Dört durumlu bir durum diyagramı düşünelim. C makineye 01 gelmiş durumu ve D makineye 010 gelmiş durumu olsun.8. t 101010 X Dizi Detektörü t 101000 Z Şekil. 0 geldiğinde ise son üç giriş 010 olacağından D ye gider. Girişine 0101 (0 ilk gelen ) dizisi geldiğince çıkışında 1.10 da verildiği gibidir.8. C = 11. Makinenin çıkışı. belirlenmektedir (Şekil. D = 10 biçiminde kodlayalım. B de 0 gelirse. bağımlı bir sonraki durum değişkenleri ve çıkış fonksiyonunu doğruluk tablosu biçiminde verebiliriz (Şekil 8. Buna göre A durumunda makineye 1 gelirse makine yine A ya dönmelidir. çünkü son gelen 0 dır.11). Dizi detektörü için durum diyagramı. x 0 0 0 0 1 y1 0 0 1 1 0 y2 0 1 0 1 0 Y1 0 0 0 1 0 115 Y2 1 1 1 0 0 Z 0 0 0 0 0 . Durumları A = 00.9).8. Durum diyagramı Şekil 8.

12 de verilmiştir.1 1 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 0 Şekil 8. Gecikme elemanın bir sonraki durum fonksiyonu giriş fonksiyonuna eşit olduğundan D1 = Y1 ve D2 = Y2 dir Bu fonksiyonlara ilişkin Karnaugh diyagramları. üç-girişli üç VE. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Şekil 8. y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 0 1 1 1 1 0 1 1 1 1 1 1 0 1 Z = x y1 y'2 1 D1 =Y1 = x 'y1 y2+x y'1 y2+x y1 y'2 x' y1 y2 x y'1 y2 x y1 y'2 CLK x' y'1 D2 =Y2 = x 'y' 1 +y'1 y2+ y1 y'2 D1 D y y Z D2 y1 y'2 y'1 y2 D y y Şekil 8.11. üç-girişli bir VE. Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu.12 Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının Karnaugh diyagramları. Örneğin 010101 girişi için 000101 çıkışı elde edileceğine göre birinci 116 . D1 ve D2 fonksiyonları birlikte düşünüldüğünde. iki-girişli üç VE. iki-girişli iki VE. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Yukarıda incelediğimiz dizi detektöründe gözlemlediğimiz diziler birbirinin içine girebilmektedir. iki-girişli bir AYRICALI VEYA. üç-girişli iki VEYA kapısı yerine. iki -girişli iki VEYA kapısıyla gerçekleştirilebileceğinin tartışınız.

üç durum fakat iki durum değişkeni gerekecekti. düşününüz. Görüldüğü gibi bu yeni dizi detektörü için D durumunda. Bu durumda örnek makinede giriş 0101 0101 ise çıkışta 0001 0001 veya giriş 0101 0110 0101 ise çıkışta 0001 0000 0001 gözlenecekti. Dizi detektörü sentezi yapılırken. istediğimiz üç uzunluklu diziyi detekte eden makineyi. O nedenle çıkışta ilk 1 gözlemledikten sonra 0 ve tekrar 1 gözlemlenmektedir.13 te verilmiştir. Yani makine bir diziyi detekte ettikten sonra başlangıç durumuna dönüp yeni bir dizi detekte etmeye başlayabilirdi. Girişine gelen belli uzunluktaki dizileri. 117 . istenenin hangisine uyduğu göz önünde tutulmalıdır. bir Moore makinesi olarak nasıl gerçekleştirebiliriz. Acaba gereksiz olan durumu da kullanarak. Bu dizi detektörü bir Mealy makinesidir. O zamanda gereksiz olan durum için bir sonraki durum ve dolayısıyla bellek elemanları giriş fonksiyonları k alınabilecekti. ikinci anlattığımız dizi detektörüne ilişkin durum diyagramı Şekil 8.13 Birbirinin içine girişmeyen 0101 dizilerini detekte eden bir makineye ilişkin durum diyagramı Üç uzunluklu bir dizi detektörü tasarlasaydık. 1/0 A 0/0 B 0/0 1/1 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D C Şekil 8. 1 girişi altında makine C durumuna gideceği yerde A durumuna dönmekte ve 1 çıkışı vermektedir.gözlemlenen dizinin son iki elemanı ikinci gözlemlenen dizinin ilk iki elemanı olmaktadır. birbirinin içine girmeyen ayrı ayrı paketler olarak algılayan dizi detektörü de olabilirdi.

Durum kodlaması problemi ise bizi Boole fonksiyonlarının karmaşıklığının tanımına götürür.Bölüm 5.1). kombinezonsal kısmın daha basitleşmesine neden olabilir. Yukarıda sözü edilen faydalardan dolayı durum indirgemesi dediğimiz eşdeğer durumların saptanması ve elenmesi. Z ve Z* da sırasıyla A durumundaki N ve B durumundaki N* makinelerinin X giriş dizisine karşı düşen çıkış olsun. 2.2 de tanıtılan G kümesinin elemanlarından oluşan dizidir. Eşdeğer durum tanımı: Birbirinin aynı veya farklı N ve N* gibi iki ardışıl devre ve bunlara ilişkin A ve B durumlarını düşünelim (Şekil 9. Örneğin üç durum değişkeni gerektiren sekiz durumlu bir makinede üç durum eşdeğer olsun. Ayrıca eşdeğer durumlar için çıkış fonksiyonlarının keyfi değer alması da benzer biçimde makinenin kombinezonsal devre kısmının basitleşmesine katkıda bulunur.2 de tanıtılan Ç kümesinin 118 . durum değişkenlerinin sayısının ve dolayısıyla bellek elemanı sayısının azalmasına neden olabilir. Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının gerçekleştirilmesine karşı düşen ardışıl devrenin kombinezonsal kısmı. Eşdeğer durum elendiğinde makine dört durumlu olur ve iki durum değişkeni gerektirir.1 Durum indirgemesi (state reduction) Bir ardışıl makinede eşdeğer durumların saptanıp elenmesinin. Eşdeğer durumlar elendiğinde beş durumlu bir eşdeğer makine bulunur. eşdeğer durumlarda bellek elemanları giriş fonksiyonlarının keyfi değer alması demektir. Ayrıca çıkış fonksiyonları da söz konusu eşdeğer durumlar için keyfi değer olacaktır. bir eşdeğer durum olsun. Bu dersin kapsamı içinde basit fakat sınırlı bir yöntem üzerinde durulacaktır. Durum indirgemesi sonucunda durum değişkeni azalmasa bile eşdeğer durum sayısı kadar durum için. bellek elemanları giriş fonksiyonları da bu eşdeğer durumlar için keyfi değerler alacaktır. X . değişmez. bu makinenin gerçekleştirilmesinde iki yararı olabilir: 1. bir sonraki durumlar ve çıkışlar keyfi olur. 1. Bütün gereksinimleri karşılayabilecek Boole fonksiyonları karmaşıklığı tanımlanamamıştır. Bölüm 5. Bu makine üç bellek elemanı yerine iki bellek elemanı ile gerçekleştirilebilir. ardışıl devre sentezinin ağırlıklı bir adımıdır. Bu eşdeğer durumlara ilişkin bir sonraki durumların keyfi olması. X herhangi bir uzunluktaki giriş dizisi . keyfi değerlerin istenildiği gibi seçilebilmesi dolayısıyla basitleşecektir. O nedenle çeşitli karmaşıklık tanımları için çeşitli yöntemler verilmiştir. Buda makinenin gerçekleştirilmesinde. Örneğin üç durum değişkeni (dolayısıyla üç bellek elemanı) gerektiren beş durumlu bir makinede. Durum değişkeni sayısı ve dolayısıyla bellek elemanı sayısı üçtür. Şimdi bu problemlerin çözüm yollarının arayacağız. Durum indirgemesi problemi iyi tanımlanmış ve yöntemleri geliştirilmiştir. Z ve Z* dizileri.BÖLÜM 9 ARDIŞIL DURUM KODLAMASI DEVRELERDE DURUM İNDİRGENMESİ VE Sentez bölümünde sentezin adımlarını incelerken detayına inmeden iki temel problemden söz etmiştik. Durum indirgemesi. Ama üç eşdeğer durum için bir sonraki durum keyfi olacağından. Önce eşdeğer durum tanımı verip sonra bu durumların bulunması için yöntemler verelim.

10) = g (B. X) in eşdeğerlik tanım bağıntısıdır. Buna göre A ve B durumlarına ilişkin bütün 1 uzunluklu X giriş dizileri için hem bir uzunluklu Z çıkışları f (A. X) = f (B. X) ve g (B. X) bağıntıları vardır . X) hem de g (A. Öte yandan Y dizisi önce X sonra X olarak seçilirse f [g( A. Olabilecek bütün X giriş dizileri için Z ve Z* dizileri aynı ise A ve B durumları eşdeğerdir denir. (2) bağıntısını verir. Y) dır.01) = fi (B. X) ≡ g (B. (g) ler bir sonraki durumu simgelemektedir.11) = g (B.00) = g (B. X] = f [g( B. X) ≡ g (B. X ) dizileri aynıdır.10) = fi (B. Y) = f (B. fi (A. 119 . X) olmalıdır.elemanlarından oluşan dizidir. iki çıkışlı ve sekiz durumlu bir makine örneği için yazarak anlaşılmasının kolaylaştıralım.11) i=1. Aşağıdaki teorem eşdeğer durumların bulunmasına ilişkin yöntemlerin temelini oluşturur.01) = g (B.11) = fi (B. X] bulunur . B ye eşdeğerse f (A.1 Eşdeğer durumların belirlenmesi Teorem: Aynı bir ardışıl devreye ilişkin A ve B durumlarının eşdeğer olması için gerek ve yeter koşul. A nın B ye eşdeğerliği tanım bağıntısından Y herhangi bir uzunlukta giriş dizisi olmak üzere f (A. X).2 g (A. X) (1) (2) g (A.00) g (A. f ve f* birer çıkış fonksiyon grubunu gösterirler ve aynı makineye ilişkin iseler f = f* dır.10) i=1.00) i=1. X ) Z* = f* (B. X) = f* (B.2 g (A. O nedenle tanımı uygulayarak eşdeğer durumları bulmak pratik olarak mümkün değildir. bir uzunluklu bütün X girişleri için çıkışların aynı olması ve bir sonraki durumların eşdeğer olmasıdır. buda g (A. Bu bağıntı Y = X özel hali için (1) bağıntısını verir. A.01) fi (A. X).11) Tanıt: Önce gerek koşul kanıtlayalım. sonsuz giriş dizisi için deneme yapıp çıkışları gözlemeyi gerektirir.00) = fi (B. Bu tanıma uygun olarak iki durumun eşdeğerliğini göstermek. N Makinesi A durumu X N* Makinesi B durumu Z* Z Şekil 9.2 fi (A. Gerek ve yeter koşulları iki girişli. Yani Z = f (A.10) fi (A.2 g (A.01) i=1.

Şimdi (1) ve (2) bağıntıları varken A ≡ B yani f (A, Y ) = f (B, Y) olduğunu gösterelim. (2) bağıntısı f [g( A, X), X] = f [g( B, X), X] dır. (1) bağıntısıyla birlikte düşünüldüğünde Y nin önce X sonra X den oluştuğu varsayılırsa f (A, Y ) = f (B, Y) bulunur. 9.1.1 Eşleştirme tablosu ile durum indirgemesi yöntemi Eşleştirme tablosuyla durum indirgeme yöntemini, Şekil 9.2 de durum tablosunu verilen Mealy makinesi örneği üzerinden, adım adım inceleyelim. 1. Durumları ikişer ikişer eşleştirmemize yardımcı olacak Şekil 9.3 deki tablo çizilir. Satırlarında a durumu dışında bütün durumlar, sütunlarında ise g durumu dışında bütün durumlar vardır. Bulduğumuz tabloda bir satır ile sütunun kesiştiği kare için, satıra ilişkin durum P sütuna ilişkin durum Q olmak üzere, aşağıdaki işlemleri yapalım. i. bir uzunluklu en az bir giriş için, P ve Q durumları farklı çıkışlar veriyorsa, ilgili kareye X işareti koyalım. Bu işaretin anlamı; P ve Q nun, teoremin birinci koşulu nedeniyle, eşdeğer olamayacağıdır. Örneğimizde birinci satır ve sütunun kesiştiği kareye X konmuştur çünkü a ve b durumları x = 1 girişi için sırasıyla 0 ve 1 farklı çıkışlarını vermektedir. ii. Bir uzunluklu bütün girişler için P ve Q durumları, aynı çıkışları ve aynı bir sonraki durumları veriyorsa ilgili kareye √ koyalım. Anlamı teorem gereğince P ve Q durumlarının eşdeğer olduğudur. Örneğimizde dördüncü satır ile birinci sütunun kesiştiği kareye √ konmuştur. Çünkü ilgili a ve e durumları x = 0 girişi için aynı a durumuna, x = 1 için ise aynı b durumuna gitmektedir. iii. Bir uzunluklu herhangi bir giriş için aynı çıkışı veren (PQ) durum çiftinin, gittiği bir sonraki durum çiftindeki durumlar farklı ise, PQ karesine gidilen durum çifti yazılır. işlem bütün 1 uzunluklu girişler için tekrarlanır. Amaç teoremin iki koşulunun sağlanmasıdır. Bunun anlamı teorem gereğince, PQ durum çiftinin eşdeğer olması için gidilen bir sonraki durum çiftinin eşdeğer olması gerektiğidir. Örneğimizde üçüncü satır ile birinci sütunun kesiştiği kareye (ag) ve (bf) konmuştur. Çünkü ilgili durumlar a ve d x = 0 girişi için aynı 0 çıkışı ve (ag) bir sonraki durumlarını, x =1 girişi için ise aynı 0 çıkışını ve (bf) bir sonraki durumlarını vermektedir. Tablodaki bütün kareleri yukarıdaki kurallara göre dolduralım (Şekil 9.3).
b a b c d e f g x=0 a, 0 d, 0 e, 0 g, 0 a, 0 d, 0 d, 0 x=1 b, 0 e, 1 b, 1 f, 0 b, 0 g, 1 f, 1 c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb

gf d e f

Şekil 9.2 Durum indirgemesi uygulanacak tablo ve eşleştirme tablosu ilk adımı 120

2. Bu adımda Şekil 9.2 de bir durum çiftinin eşdeğer olması için, eşdeğer olması gereken durumların bulunduğu kareler incelenir. Örneğin üçüncü satır ve birinci sütunun kesiştiği kare ye ilişkin a ve d durumlarının eşdeğer olması için ag ve bf durumlarının eşdeğer olması gerekir ve yeter. Bakalım öylemi? a ve g, kesiştiği karede X olduğundan, eşdeğer değildir. O halde a ve d de eşdeğer olamaz, a ve d nin kesiştiği kareye X konulmalıdır (Şekil 9.3). ag ve bf nin incelenmesi sonucunda bunların kendi aralarında eşdeğer olduğunu görseydik, a ve d nin de eşdeğer olduğunu söyleyebilecek ve √ ile işaretleyecektik. Bu işleme bütün kareler X veya √ ile işaretlene kadar devam edilir. Örneğimizde ae ve fg durum çiftlerinin eşdeğer olduğu Şekil 9.3 görülmektedir. 3. Şekil 9.2 te verilen durum tablosunda, a ya eşdeğer e durumunun bulunduğu satır ve f ye eşdeğer g durumunun bulunduğu satırlar atılarak, eşdeğer makineye ilişkin durum tablosu bulunur. Satır atıldıktan sonra bulunan yeni tabloda g görülen yere f, e görülen yere a yazarak, durum indirgemesi yapılmış makinenin durum tablosuna geçilebilir (Şekil 9.3).
b c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb a b c d f x=0 a, 0 d, 0 a, 0 f, 0 d, 0 x=1 b, 0 a, 1 b, 1 f, 0 f, 0

d

e

f

Şekil 9.3 Örnek durum tablosu için eşleştirme yöntemiyle varılan tablo ve buna karşı düşen indirgenmiş durum tablosu Şimdide bir Moore makinesine ilişkin durum indirgeme örneği yapalım. Şekil 9.4 de örnek Moore makinesi ve eşleştirme tablosu verilmiştir. Eşleştirme tablosundaki X ikinci ve daha sonraki adımlarda elde edilen eşdeğer olmayan durum çiftlerini göstermektedir. Görüldüğü gibi (ad) ve (ce) çiftleri birbirlerinin eşdeğer olmalarını gerektirmektedirler. Eşdeğer olamadıkları kanıtlanamayan bu durum çiftleri eşdeğer olmak zorundadır. Bu sonuca göre indirgenmiş durum diyagramı Şekil 9.4 da verilmiştir.

121

b a b c d e f g x=0 d f e a c f b x=1 c g d e a b a z 0 0 1 0 1 1 0 c d e f g

df eg x=0 a f c f b x=1 c g a b a z 0 0 1 0 1

c e

af eg ad ef db ad bf c cf ab ab ae d

a b c f g

bd ac a

bf ag b

e

f

Şekil 9.4 Bir Moore makinesine ilişkin durum indirgeme örneği 9.1.2 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi Durum indirgemesi için kullandığımız eşleştirme tablosu yönteminden başka eşdeğer durum sınıfları yöntemi vardır. Bu yöntem, giriş dizisi uzunluklarına bağlı olarak, ayırt edilemeyen durumları aynı sınıfa ve ayırt edilebilen durumları da ayrı sınıflara toplamaya dayanır. Son örneğimizde bu yöntemi açıklayalım. Hiç bir giriş dizisi uygulanmadığında, durumları birbirinden ayırt edemeyiz. Onun için hepsini bir S0 sınıfın içine koyalım , S0 = {(abcdefg). } Şekil 9.4 teki durum tablosundan, (abdg) durumlarının, bir uzunluklu girişler altında, çıkışı gözleyerek, birbirlerinden ayırt edilemeyeceğini söyleyebiliriz. Çünkü hepsi aynı 0 çıkışını verirler. Benzer biçimde (cef) durumlarını da, bir uzunluklu bir giriş dizisiyle birbirinden ayırt edemeyiz. Çünkü her biri için çıkış 1 dir. (abdg) ve (cef) bir uzunluklu girişler için eşdeğer durum sınıflarıdır. Biri (abdg) diğeri (cef) sınıflarından olan durum çiftlerinin 1 uzunluklu giriş dizisiyle ayırt edilebileceklerini söyleyebiliriz çünkü 1 uzunluklu giriş için birinci sınıf 0, ikinci sınıf ise 1 çıkışı verir. Buna göre bir bölmeleme yapabiliriz S1= {(cef) (abdg) }. Şimdi (cef) sınıfını düşünelim x = 0 girişi altında cef (c→ e, e→ c, f→ f gider) ye ; x = 1 girişi altında ise dab (c→ d, e→ a, f→ b) ye gitmektedir. Bir sonraki durumlar (ecf) ve (dab) aynı eşdeğer sınıfındadır, yani iki uzunluklu girişler içinde cef durumları ayırt edilemez. (abdg) sınıfı x=0 girişi altında dfab (a→ d, b→ f, d→ a, g→ b) ye gitmektedir. Burada (b) nin gittiği (f) in bulunduğu sınıf ile (adg) nin gittiği (dab) bulunduğu sınıflar farklıdır. Yani iki giriş uzunluklu bir dizi x = 0 (veya 1) uygulanıp z = 0 gözlendikten sonra x = 0 uygulandığında z = 0 gözleniyorsa makine (adg) durumlarından birindedir, z = 1 gözleniyorsa (b) durumundadır. O halde iki uzunluklu bir dizi (00 veya 10)ile (b) (adg) den ayırt edilebilir, farklı sınıflarda olması gerekir. Diğer taraftan x =1 girişi için abdg cgea (a→ c, b→ g, d→ e, g→ a= ya gitmektedir, yani bir kısmı bir sınıfa diğer kısmı diğer sınıfa gitmektedir. a ve d , c ve e ye; b ve g, g ve a ya gittikleri için (ad) ve (bg) durumları iki giriş uzunluğunda bir dizi (01 veya 11) ile ayırt edilebilirler. O halde (abdg) sınıfı iki defa bölünerek, S2= {(cef) (ad) (b)(g)} bölmelemesini elde edilir. Bu bölmeleme şu anlama gelmektedir: (cef) (ad) (b) ve (g) sınıflarının kendi içlerindeki durumlar birbirlerinden iki uzunluklu girişler tarafından ayırt edilemezler. Fakat biri bir sınıftan diğeri diğer bir sınıftan olmak üzere oluşturulan durum çiftleri, iki uzunluklu giriş dizileriyle ayırt edilebilirler. 122

f→ b gitmektedir (b)ve (ad) farklı sınıflarda olduğundan (cef) sınıfı (ce) ve (f) olarak bölmelenir. yanı eşdeğerdirler. Yani bu sınıflar üç giriş dizisiyle ayırt edilebilirler. Belli bir giriş altında farklı sınıflara giden bir sınıfın. Eşleştirme tablosuyla da bu sonuca varmıştık.5 da verilmiştir. (ad) x = 0 ve x = 1 girişleri altında aynı sınıf içindeki durumlara gittiğinden üç giriş dizisiyle ayırt edilemezler. bir sonraki durumlar (a. bir sonraki durumlar ise d.f) veya (eg) yi ayırt etmek 123 . Buna göre S3 = {(ce) (f) (ad) (b)(g) } bölmelemesi elde edilir. (b) x=1 ( d a b) (g) (c e) (a) S3 = {(c e) (f) (b) (a d) (g)} x=0 (e c) (f) (f) (d a). sondan başa doğru bulabiliriz. f. S3 te c ve f ayrı sınıflardadır. b ) x=1 ( d a b) (c g e a ) S2 = {( c e f ) (b) (a d) (g)} S2 = {( c e f ) (b) (a d) (g)} x=0 ( e c f ) (f) (d a). nasıl bölmelenmesi gerektiğini göstermek için o sınıftaki durumlar koyu veya italik yazılarak farklandırılmıştır. Buda gösteriyor ki (ce) ve (ad) durum çiftleri olabilecek bütün giriş uzunlukları için birbirinden ayırt edilemezler. Açıkladığımız bölmeleme adımlarına ilişkin bir tablo Şekil 9.Örneğin (a) ya 10 (önce 1) veya 11 uygulandığında çıkış 01(önce 0) dir oysa (b) ye aynı 10 veya 11 girişleri uygulandığında çıkış 00 dır.5 Örnek makinenin durum indirgemesinin eşdeğer durum sınıfları yöntemindeki bölmeleme adımları Farklı sınıflarda bulunan durumları ayırt edebilmek için uygulanacak giriş dizisini. Bölmeleme işlemi. a. durdurulur. k = 0 veya 1 i gösterir) dizisini uygulamak gerekir. S0 ={(a b c d e f g )} z= 0 0 1 0 1 1 0 S1 = {( c e f ) (a b d g )} S1 = {( c e f ) (a b d g )} x=0 ( e c f ) (d. ard arda gelen S eşdeğer sınıflar kümeleri eşit olduğunda. (b) x=1 (d a) (b) (g) (c e) (a) S3 = S4 Şekil 9. Örneğin (c) yi (f) den ayırt etmek için 1kk ( önce gelen giriş 1. e→ a. b dir. S3 = S4 olduğundan. Bizim örneğimizde S3 = {(ce) (f) (ad) (b) (g)} bölmelemesi. Bunun için s2 de 1 uygulamak gerekir. Bunları ayırt etmek için S1 de x = 0 veya 1 uygulamak gerek. Üçüncü adımda x = 1 girişi altında (cef) sınıfı sırasıyla c→ d. son varılan bölmelemedir.

6 da verilmiştir. O nedenle farklı yöntemler uygulayıp sonuçları karşılaştırarak seçim yapmak gerekmektedir. Durumları öyle kodlayalım ki bir sonraki durum fonksiyonları. farklı kodlar için elde edilecek fonksiyonların (bir sonraki durum ve çıkış fonksiyonları) karmaşıklığının karşılaştırılması problemine dönüşür. dolayısıyla bellek elemanları giriş fonksiyonları ve çıkış fonksiyonları gerçeklemesi. 9. 9.10. farklı tanımlar verilmiş ve bunlara ilişkin farklı yöntemler geliştirilmiştir. bellek elemanının giriş fonksiyonu karmaşıklığına yansımasının da saptanması gerekmektedir. Durum sayısı 4 ten fazla olduğunda. Önce durum sayısı belli iken. Bu işleme durum kodlaması diyoruz. bu problemin tek bir çözümünün olmaması demektir. sonuçlar karşılaştırılarak.için ise S0 da herhangi bir girişi uygulamak yeter. Mealy makinesi içinde tutulacak yöntem aynıdır. en uygun durum kodlaması seçilebilir. O halde Boole fonksiyonlarının karmaşıklığı tanımı yapılmalıdır.11) tür. seçilebilecek farklı kodlar sayısı hızla artacağından başka çözümler aranmalıdır. verilebilecek farklı kod sayısının ne olduğunu. durum kodlamasıdır.6deki tablo. durum f b f giriş 1 0(1) 1(0) çıkış 1 0 1 durum c d a giriş 1 0(1) 1(0) çıkış 1 0 0 Şekil 9. Şekil 9. Bunun içinde bir sonraki durum fonksiyonlarındaki 1 lerin. Her zaman geçerli olan bir karmaşıklık tanımı verilemediğinden.2 Durum kodlaması (state assignment) Ardışıl devre sentezinin durum indirgemesinden sonraki adımı. Durum kodlaması problemi. Üç duruma vereceğimiz 4! / (4-3)! = 24 farklı durum kodu Şekil 9. olabildiğince basit yani düşük maliyetli olsun. Genel tanımın verilemeyişi. uygulanacak giriş dizisini özetlemektedir. (µ) duruma verebileceğimiz kodların sayısı da 2r! / (2r -µ)! dür. Bu incelemenin sonucu görülecek ki 4 duruma kadar seçebileceğimiz farklı kodlar sayısı 3 dür. olabildiğince komşu olmasını sağlayacak kodun seçilme yöntemi verilecektir. bir sonraki durum fonksiyonu karmaşıklığının. Genel olarak göstermek mümkündür ki durum sayısı m olan bir makine için en fazla m1 bölmeleme adımıyla sonuç bölmelemeye varılır.6 Örnek makinenin c ve f durumlarının ayırt etmek için uygulanması gereken giriş dizisinin bulunması Burada eşdeğer durum sınıfları yöntemi Moore makinesi üzerinde incelendi. 124 r . bunlar arasında hangilerinin gerçekleştirme açısından eşdeğer olduklarını inceleyeceğiz. 01. Ayrıca seçilen bellek elemanın tipine göre.2. Genel olarak bunu bellek elemanları ters tanım bağıntılarından göstermek mümkündür. Örneğin µ = 3 durumlu makine için r 2 = 2 ve kod sayısı 2 =4 (00. O nedenle bu üç koda ilişkin gerçekleştirmelerin hepsinin yapılıp.1 Kod sayısı ve eşdeğer durum kodları (µ) durumlu bir makine için r ≥ log2 µ bağıntısını sağlayan en küçük tam sayı r (aynı zamanda durum değişkeni sayısı) olmak üzere 2 farklı kod vardır.

y1y2 1 2 3 4 5 6 7 . i. T bellek elemanı için yalnızca Y. şimdiki ve bir sonraki durumlardaki değişiklikler ilk iki satırda görülmektedir.. D için ise giriş fonksiyonunun aldığı değer diğerindekinin tümleyenidir.7 de.7 Bellek elemanlarının ters tanım bağıntılarının tümleyen kodlar için karşılaştırılması Şimdi daha önce gerçekleştirdiğimiz dizi detektörü örneği üzerinde. (yi) lerdeki değişiklikler dışında. Şekil 9. giriş fonksiyonlarında görülecek değişiklikler aşağıdaki gibidir.6 Üç durumlu makinenin durum kodlamasına ilişkin olabilecek 24 alternatif durum kodu Görüldüğü gibi her bir durum kodlaması iki sütundan oluşuyor. Y' yer değiştirir (sonuçta ilave bir maliyet gelmez) iii. Yani gerçekleştirmede. JK bellek elemanları için giriş fonksiyonları ve Y. Yani gerçekleştirmede (J) ile (K) ve (R) ile (S) yer değiştirecektir. eşdeğer olan durum kodlamalarını görelim (Şekil 9. Yani gerçeklemede aynı giriş fonksiyonu bulunacaktır. A kodu y→ Y 0→ 0 1→ 1 0→ 1 1→ 0 TümleyenA kodu y'→ Y' 1→ 1 0→ 0 1→ 0 0→ 1 A kodu JK 0K K0 1K K1 Tümleyen A kodu JK K0 0K K1 1K A kodu SR 0K K0 10 01 Tümleyen A kodu SR K0 0K 01 10 A kodu T 0 0 1 1 Tümleyen A kodu T 0 0 1 1 A kodu D 0 1 1 0 Tümleyen A kodu D 1 0 0 1 Şekil 9. O nedenle bu kod çiftinden biri atılabilir. i. Bir koddaki değişkenlerden biri. Y' çıkışları yer değiştirir. yalnızca bellek elemanları yer değiştirdiği görülecektir (y1↔y2. ayrı bir durum kodu gibi görünür. bir tümleyen kapısı ilave etmek gerekir. bir başka kodun değişkeninin tümleyeni biçiminde olsun. Tabloda bir koda ilişkin sütunların yer değiştirmesiyle bulunan yeni durum kodu. Bu sonuca nasıl varıldığını görmek için bellek elemanlarının ters tanım bağıntılarındaki simetriye bakalım. ii T için bir değişiklik yoktur.. Y1↔Y2 ). JK ve SR için giriş fonksiyonlarının aldıkları değerlerin yer değiştirmiştir. iii. oysa gerçekleştirme bakımından bunlar eşdeğerdir. Örneğin 1 kodunda sütunlar yer değiştirirse 3 kodu bulunur. Bu kodlara karşı düşen gerçekleştirilmelerde her bir bellek elemanı için aşağıdaki farklılıklar saptanır. 19 20 21 22 23 24 a 00 00 00 00 00 00 01 11 11 11 11 11 11 b 01 01 10 10 11 11 00 00 00 01 01 10 10 c 10 11 01 11 01 10 10 01 10 00 10 00 01 Şekil 9. Y' çıkışları yer değiştirir (sonuçta ilave bir maliyet gelmez) ii. birinci sütun bir bellek elemanına diğeri de diğer bellek elemanına ilişkindir. (II) durum kodlaması (I) kodlamasındaki sütunların yer 125 . Diğer satırlarda ise bu iki koda ilişkin giriş fonksiyonlarını alacağı değerler görülmektedir. Bu iki kod için yapılan gerçekleştirmelerde. SR.8). Bir A durum kodu ile tümleyen A kodu verildiğinde. D bellek elemanı için giriş fonksiyonun tümleyenin alınması gerektiğinden ilave bir tümleyen kapısı gelir ve Y.

(I) durum kodu için (II) durum kodu için (III) durum kodu için J1=x y2 J1=x' + y2 J1=x' y2+x y'2 K1=x'' y'2+x y2 K1=y2 K1=x y'2 J2=x' + y1 J2=x y1 J2=y'1 K2=y1 K2=x' y'1+x y1 K2=x' + y'1 D1=x' y1y2+x y'1y2+x D1=x' y'2+y'1y2+y1y'2 D1=x y'1y'2+x' y1+x' y1y'2 y2+y1y2 D2=x' y'1+y'1y2+y1y'2 D2=x' y1y2+x y'1y2+x y1y'2 D2=x y'1y'2+y1y2 Z=x y1y'2 Z=x y'1y2 Z=x y'1y2 Dönüşüm: 1 ⇔ 2 Dönüşüm: yi ⇔ y'i. Durum Durum Durum Şimdik x=0 x=1 odu (I) odu (II) odu (III) durum 00 00 11 A B.0 01 10 10 B B.9 Eşdeğer kodların.değişiminden.(Şekil 9.10) Üç durum için kod Durumla r A B C D I 00 01 10 II 00 01 11 III 00 11 01 Dört durum için kod I II III 00 01 10 11 00 01 11 10 00 11 01 10 Şekil 9.0 10 01 01 D B. gerçekleştirilecek devre üzerinde etkin olan.9 da verildiği gibidir. (II) ve (III) durum kodları için JK bellek ve D bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları. görülür ki 3 veya 4 durumlu makineler için. Ji ⇔ Ki Di ⇔ D'i Şekil 9.0 C. gerçekleştirilecek fonksiyonlara etkisi Yukarıda açıkladığımız gibi birbirine eşdeğer durum kodları elendiğinde. Kod sütunlarının tümleyenlerinin alınması JK bellek elemanlarının girişlerinin yer değiştirmesine.0 11 11 00 C D.1 Şekil 9. Devrede ise bellek elemanlarının indisleri değiştirilir.10 Üç ve dört durumlu bir makine için verilebilecek farklı durum kodlamaları 126 .0 C. Dizi detektörünün durum tablosu ve üç durum kodu Şekil 9. birbirinde farklı durum kodlaması sayısı 3 tür. aşağıda Şekil 9. Yani kod sütunlarının yer değiştirmesi belek elemanlarının adlarının değişmesidir.8 de verilmiştir.8 Dizi detektörünün kodlanmasındaki eşdeğer kodlara örnek (I).0 A.0 A. D bellek elemanı girişinin ise tümleyenin alınmasına denk olmaktadır. Bir başka deyişle bellek elemanları giriş fonksiyonlarında ve çıkış fonksiyonlarında 1 ⇔ 2 indis dönüşümü yapılır. (III) kodlaması da (I) kodlamasındaki sütunların tümleyeninden elde edilmiştir.

birer 1. O nedenle her bir kodlama için devreleri gerçekleyip karşılaştırma yapmak. farklı durum kodlaması sayısını gösteren tablo 9. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır. Belli bir giriş altında öyle 4 durum varsa ki bir sonraki durumları aynı.5 1010 Şekil 9.11 Durum sayısına bağlı olarak seçilebilecek. komşu doğru (yanlış) minterimleri maksimize etmektir. en uygunu seçilebilir. 16 4 5. her bir kodlama için elde edilecek devreler karşılaştırılarak. 127 . durum kodlaması sayısı hızla artmaktadır. Dört durumdan daha fazla durumlu ardışıl devrelerde. bir sonraki durum fonksiyonlarının hepsinde. ACEG durumlarına komşu kodlar verirsek bir sonraki durum fonksiyonlarının k hepsinde. İki duruma verilen kod. mertebeden birer alt küp oluşacaktır. bu iki koda komşu kod denir.11 deki tabloda görüldüğü gibi. Benzer biçimde 2 lık alt küpler oluşturma kuralları saptanabilir. onu temsil eden bir sonraki durum fonksiyonlarının hepsinde. pratik değildir. 2. Belli bir giriş altında.2 deki durum tablosunda ACEG durumlarının hepsi x = 0 girişi altında B durumuna gitmektedir. Durum durum eşdeğer sayısı eğişkeni lmayan sayısı kodlar 2 1 1 3 2 3 4 2 3 5 3 140 6 3 420 7 3 840 8 3 840 9 4 10810800 . Bu demektir ki bir sonraki duruma hangi kod verilirse verilsin. Örneğin 001. .Dört duruma kadar verilebilecek eşdeğer durum kodu üç tane olduğundan. Şekil 9. .2 Durum kodlaması Yöntemin hedefi kodlama ile bir sonraki durum fonksiyonlarında. Bu amaçla durum sayısı 7-8 civarında olan ardışıl devrelere için bir yöntem. Ayrıca bu dersin kapsamı içine alınmayan ve Boole fonksiyonunun karmaşıklık tanımına bağlı olarak geliştirilmiş genel yöntemler vardır. aynı bir sonraki duruma giden durum çiftlerine komşu kodlar verelim. Kodlama işlemini. Örneğin Şekil 9.2. mertebeden 1 ve/veya 0 alt küpleri elde edilir. yalnızca bir değişkende fark ediyorsa. 2. 1. o zaman bu 4 durumdan her biri en az diğer ikisi ile komşu kodlandırılarak. bundan sonraki bölümde incelenecektir. dolayısıyla bellek elemanları giriş fonksiyonlarında. Benzer biçimde komşu girişler de tanımlanabilir. aşağıdaki kurallara göre adım adım yapabiliriz. Durum kodlamasını öyle yapalım ki bellek elemanlarının giriş fonksiyonlarına ilişkin 1(0) ler karnaugh diyagramında mümkün olduğunca komşu karelere gelsin. 000 a komşudur ama 010 e komşu değildir.

ikişer ikişer komşu dört giriş için ( örneğin 00. kuralı sağladığından Y1. (CF) çifti ise 2. Kuralların getirdikleri yararlar küçükten büyük numaralıya doğru azalmaktadır. kurala ilişkin kümeden dolayı.(CE).Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1.F).10). (ACEG) ve (ABDF) kümelerinin diğer kümelerle ortaklığı aynı olduğundan rasgele bir tanesi (ACEG) yi seçelim.12 te verilen örnek durum tablosu üzerinde inceleyelim Komşu kodlar verilmesi gereken durum kümeleri her bir adım için aşağıdaki gibidir: 1.E). komşu kodlar verilir.(AG). komşu girişler için de aynı çıkışı veriyorsa. Bir durumun komşu girişler için gittiği bir sonraki durum çiftine. (D. G). çıkış fonksiyonu için uygulanmasıdır.11. Ayrıca tekrarlanan kümeler tercih edilmelidir bizim örneğimiz de (EG).01.(AF). mertebeden alt küp görülür.G) ikişer defa komşu kodlanması istenen durum çiftleridir.mertebeden alt küp görülür. (B. 3. Artık (ABDF) kümesindeki durumların 2.(DF)]. Komşu kodların verilmesini. Söz konusu komşu kodlu durum çifti . (AD) çifti 1. x = 1 için (A. (A. Belli bir giriş altında aynı çıkışı veren durumlara birbirinin komşusu kodlar verilmelidir.D.Y3 bir sonraki durum fonksiyonlarının her birinde birer 2.12 teki Karnaugh diyagramındaki gibi komşu kodlanırsa Y1.G) [veya (AC). D.(CG).C).E. adımdaki işlemin.(AD).12 verilen kodlamanın seçimini adım adım inceleyelim. mertebeden alt küp görülür. mertebeden birer 1 ve/veya 0 alt küpü kesinlikle oluşur. Y1. Bu demektir ki söz konusu durum çiftini temsil eden bir sonraki durum fonksiyonlarının.C. Bu küp Z çıkış fonksiyonunda da . (C.G) durum çiftleri komşu kodlandırılabilir. görünecektir. F). (B. Bu halde iki tane bir sonraki durum fonksiyonu dışındaki bütün bir sonraki durum fonksiyonlarında.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1.(EG)]. 2*(B. x=1 girişi için (ABCDEF) grubundaki durumlar ikişer ikişer komşu kodlandırılabilir. x = 0 girişi için (A. kuralda iki defa görülen (DF) çiftine.Y3 bir sonraki durum fonksiyonlarının her birinde birer tane 1. x = 0 ve x = 1 komşu girişleri için (B.2. mertebeden küp görülür. (E.(AE).Y2.G) durumları komşu kodlandırılabilir. Mertebeden bir alt küp olarak komşu kodlanması mümkün değildir.Y2. E.C. 3.F). bir sonraki durum fonksiyonu yerine.D).B. tercih edilmelidir.D. yöntem belli koşulları sağlayan durumlara komşu kodlar verilmesine dayanmaktadır.E. 1.G) grubundaki durumlar . kurala ilişkin kümelerden başlamakta yarar vardır. (C. Yukarıdaki adımlardan anlaşıldığı gibi.(BD).B. O nedenle durum kodlamasına 1. 2. Komşu kod verilmesi gereken durumlar sayısı 4 veya 8 elemanlı kümeler oluşturuyorsa bunların iki ve üçüncü mertebeden küpler oluşturacak şekilde kodlanması indirgeme işlemine daha fazla katkıda bulunur Bizim örneğimizde bu özellikte iki küme vardır: (A.Y2. 128 . bir durumun gittiği dört durum. birisi dışında. Şekil 9.F) . kendi aralarında ikişer ikişer komşu olacak biçimde kodlanabilirler.(BF). (A.F). 2. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır.12 teki gibi verilsin. kuralı 2 defa sağladığından Y2. 2*(C. 3. Şimdi yöntemi Şekil 9. B.F) [veya (AB). komşu kodlar Şekil 9. (DF) nin Karnaugh diyagramındaki yerleşiminden (AD) ve(CF) komşulukları da sağlanmış olur. Bu adım 1. en iyi Karnaugh diyagramı üzerinde yapabiliriz. x = 0 için (D. hepsinde 1. Bu küme Şekil 9. C.

B B. 0 C.C A. 0 B.F D.Y2.Geriye B nin kodlanması kalmaktadır.D B.2 te verildiği gibi kodlansın. (BG) komşuluğu 2. 0 C. 0 E. 1 B.G 010 G.2 te bütün sonuçlar gösterilmiştir. 0 G. kuralı sağladığından Y1. kuralı iki defa sağladığından Y2. 1 y2y3 00 01 11 10 0 A C E G 1 D F B A B C D E F G y1 y2 y3 = 0 0 0 = 1 10 = 0 0 1 = 1 0 0 = 0 1 1 = 1 0 1 = 0 1 0 xy1 y2y3 00 00 01 11 10 01 11 10 A.C G. 0 B.C 001 C.C 110 101 001 001 C.B 110 F. 0 F. y1 x=0 A B C D E F G B. 0 G. 0 C. mertebeden birer alt küp görülür. B Şekil 9.12 Durum kodlaması örneği 129 . 0 F. Diğer taraftan (BD) çifti 1. Şekil 9.E 011 E.B 110 E.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1.G 110 100 001 010 y1y2 y3y4 00 00 1 01 11 10 1 1 1 ACEG 01 1 1 11 0 0 10 0 0 0 y3y4 y1y2 FC 00 1 1 1 1 01 0 0 11 0 0 10 0 1 1 y1y2 y3y4 00 00 01 11 10 0 0 0 0 ACEG 01 1 1 11 1 1 10 1 1 0 00 01 11 10 1 DF 0 BD 0 EG AD 0 0 DF BD 1 AD EG 0 1 DF BD 0 AD EG ACEG Y1 Y2 Y3 Şekil 9. mertebeden alt küp görülür.Y3 bir sonraki durum fonksiyonlarının her birinde 1.B D. 0 D. 0 x=1 C.F 101 F.

1 Yazmaçlar En basit bir yazmaç devresi Şekil 10. bir saat darbesiyle giriş bilgisinin çıkışa aktarılmasıdır. seri toplayıcıda ise ancak dört saat darbesiyle yüklemek mümkündür. 10. her biri birer bitlik bilgi tutan bellek elemanları ile bilginin işlenmesini denetleyen kapı elemanlarından oluşur. RS bellek elemanlı. Bu nedenle ayrı bir kontrol girişi (load) kullanılır. RAM ler (Random Access Memory) Bu elamanları ayrı ayrı inceleyeceğiz. y1 D y y D y2 y y D y3 y y D y4 y y CLK I1 I2 I3 I1 Şekil 10. Örneğin dört bitlik bir bilgiyi.1 Paralel yüklemeli yazmaçlar Paralel yükleme. Sayısal sistemlerde sistemin bir ana saati (master clock) vardır ve bütün bellek elemanlarının saat girişine bağlıdır. Burada sözünü edeceğimiz bellek elemanları bilgisayar tasarımında ve ardışıl devre tasarımında yaygın bir biçimde kullanılırlar. Şekil 10. Oysa bazen belli bellek elemanlarının belli zamanlarda çalıştırılması gereksinimi doğar. Buna rağmen sayıcılar ayrı bir grup olarak incelenecektir. paralel yüklemeli bir yazmaçta bir saat darbesiyle. Bunlara okuyan ve yazan bellek elemanları da (read-write memory) denir. Yazmaçlar.1 Dört bitlik basit bir yazmaç devresi 10.RAM (Random Access Memory) ler. hem bellekteki bilginin okunmasını (read) hem de belleğe bir bilginin yazılmasını (write) sağlarlar. Yazmaçlarda kullanılan bellek elemanları genellikle kenar tetiklemelidirler.2 de load girişli.BÖLÜM 10 YAZMAÇLAR. Ardışıl MSI devreler üç ana grupta toplanabilirler: Yazmaçlar (Registers) sayıcılar (Counters) ve rastgele erişimli bellek.1 de görüldüğü gibi yalnızca dört D tipi bellek elemanlarından oluşur. dört bitlik bir paralel yüklemeli 130 . Sayıcılar ard arda gelen saat darbeleriyle daha önce belirlenmiş durumlara sırasıyla geçen ardışıl devrelerdir. BELLEKLER MSI (Medium Scale Intgrated) devreler birinci bölümde gördüğümüz kombinezonsal oldukları gibi ardışıl da olabilirler. Sayıcıları. Ardışıl MSI devrelerde yalnız bellek elemanları olabildiği gibi bellek ve kapı elemanları da olabilir.1. kapı elemanlarıyla durum geçişleri sağlanan bir yazmaç gibi düşünmek mümkündür. Saat girişi geldiğinde girişteki dört bitlik bir bilgi belleğe yazılmış olur ve bir sonraki saat darbesi gelene kadar bu bilgi saklanır. SAYICILAR. Rastgele erişimli bellekler .

Şimdi Şekil 10. Load girişi saat darbe girişi ile VE lendirilip bellek elemanlarının saat girişlerine bağlanabilirdi.2 Paralel yüklemeli RS bellek elemanlı yazmaçnın lojik devresi Clear girişi. çıkışı sıfırlamaktadır. Yani bu kapı 8 VE kapısının girişine yeterli akımı sağlar. SR bellek elemanı tanımı uyarınca da saat darbesi gelse bile çıkışlar değişmez. bir buffer kapısından bellek elemanlarının girişine bağlıdır Giriş 0 olduğunda (bellek elemanlarının girişinde ki küçük yuvarlak bunu göstermek içindir) yazmaçta 0000 bilgisi oluşur. hem gerekli çıkış yelpazesini (fanout) arttırır hem de saat darbesinin düşen kenarında tetiklemeyi sağlar. Clear 1 ve load 0 iken çıkış durumunu korumaktadır. Load I1 S R Q Q y1 I2 S R Q Q y2 I3 S R Q Q y3 I4 S R Q Q y4 Saat Clear Şekil 10. diğer bütün girişlerden bağımsız olarak. I2 I3 I4 Y1 Y2 Y3 Y4 clear Load Saat I1 0 x x x x X x 0 0 0 0 1 0 x x x X x y1 y2 y3 y4 I1 I2 I3 I4 I1 I2 I3 I4 1 1 ↓ Şekil 10. Clear ve Load 1 iken saat 131 . Sayısal sistemlerde saat girişlerinin doğrudan bellek girişlerine bağlanması uygundur. 3 te doğruluk tablosu verilen paralel yüklemeli yazmacın çalışmasının inceleyelim. Tümleyen elemanı. tümleyen almayan girişi çıkışı ile aynı olan (noninverting buffer) kapı. çünkü aksi halde alt sistemlerin birbiriyle senkron çalışamama sorunu çıkabilir. load girişi gibi. Saat girişi bir tümleyen elemanı üzerinden bellek elemanlarına bağlanmıştır. Load girişindeki. çıkış yelpazesi (fanout)ni arttırmak içindir. Bu işlem bütün VE kapılarının çıkışlarını dolayısıyla SR bellek elemanlarının girişlerini 00 yapar.3 Paralel yüklemeli yazmaçnın doğruluk tablosu Clear girişi.yazmacın lojik devresi verilmiştir.

Y1r y11.4 te görüldüğü gibi de yapılabilir. bağımlı bir sonraki durum değişkenlerine karşı gelmektedir ve bir geri besleme ile yazmacın girişlerine bağlanmıştır.y0r Y11. 132 . Bütün bellek elemanlarının girişleri Si =Ii ve Ri =I' i bu durumda SR bellek elemanı tanımı gereğince çıkışları Si = Ii dir. kapı elemanlarından oluşturulabileceği gibi ROM larla da gerçekleştirilebilir. Diğer çıkışlar ardışıl devrenin çıkışlarıdır. böyle bir yazmaç ile 16 durumlu bir ardışıl devre gerçeklenebilir.y1r 2 Kombinezonsal devre çıkış değişkenleri giriş değişkenleri Şekil 10. Daha önce gördüğümüz gibi ardışıl devreler bellek ve kombinezonsal olmak üzere iki parçadan oluşuyordu... diğer bellek elemanlarıyla da paralel yüklemeli yazmaç gerçekleştirmek mümkündür. Kombinezonsal kısım. Yukarıda incelediğimiz paralel yüklemeli yazmaç SR bellek elemanlarıyla gerçekleştirilmiştir... Diğer girişler ise ardışıl devrenin bağımsız girişleridir.5 te verilmiştir. Paralel yüklemeli yazmaçlarla ardışıl devre tasarımı:Paralel yüklemeli yazmaçların iyi bir uygulaması ardışıl devre sentezidir. Çeşitli firmaların kataloglarında paralel yüklemeli yazmaçların hem lojik devreleri hem de doğruluk tabloları verilmiştir.. Kombinezonsal devrenin bir kısım çıkışları. bir sonraki durum değişkenleri Paralel yüklemeli yazmaç şimdiki (bir sonraki) durum değişkenleri 1 y01. Bir MSI yazmaç devresinde 4 bellek elemanının düşünürsek. saat darbesi öncesi için şimdiki durum değişkenlerine. Yazmacın çıkışları. Bellek parçası yerine yazmaçlar kullanarak ta sentez Şekil 10.darbesinin düşen kenarında ise paralel yükleme işlemi olur.4 Paralel yüklemeli yazmaçlı ardışıl devrenin genel yapısı Beşinci bölümdeki dizi detektörünün yazmaç ile gerçekleştirilmesi Şekil 10. saat darbesi sonrası için bir sonraki durum değişkenlerine karşı gelir ve kombinezonsal devre girişine bağlanmıştır..

16.6). Yazmacın saat darbelerini kontrol eden ikinci bir giriş.6). Bunun için saat darbeleri ile load girişi VE elemanı üzerinden saat girişine bağlanır. load girişi. Load girişi yazmacın bit kapasitesi kadar bir zaman aralığında çalışmasını sağlar. seri giriş D1 seri çıkış y y D1 y y D1 y y D1 y y saat load c saat kelime zamanı load c 133 . dört saat darbesini kapsayacak kadar olmalıdır (Şekil 10. En basit bir ötelemeli yazmaç. Her seferinde bir kelimelik bilginin ötelenmesi isteniyorsa load girişinin 1 olma uzunluğu. 8. Örneğin dört bitlik bir kelime uzunluğu olan yazmacın kapasitesi dört bit yani bir kelimedir. 32 bit uzunluklarında olabilirler. Bu devrede her bir saat darbesi geldiğinde bilgi soldan sağa doğru ötelenir. Seri bilgi kelime (word) denilen ard arda bit gruplarından oluşur. bir bit öteye kaydıran ve seri girişinden de bir bitlik bilgiyi içine alabilen yazmaçlara ötelemeli yazmaçlar denir.1. Kelimeler 4.5 Dizi detektörünün paralel yüklemeli yazmaç ile gerçekleştirilmesi 10. kelime zamanı (word time) . kullanılabilir.y1 y2 YAZMAÇ Y1 Z CLK X Y2 Şekil 10. çıkışları girişlerine kaskad bağlı D tipi bellek elemanlarından oluşur (Şekil 10.2 Ötelemeli yazmaçlar içerisindeki bilgiyi her saat darbesi geldiğinde.

paralel işlemede her bir saat darbesiyle bir kelimelik bilgi işlenir. Şimdi inceleyeceğimiz de ise sağa.saat darbesi 3. paralel çıkışlar A1 A2 A3 A4 y y y D D D clr clk s1 s0 4X1 mux 3210 4X1 mux 33 2 1 0 210 4X1 mux 3210 4X1 mux 3210 3210 D y sağa kayma seri giriş I1 I2 I3 I4 sola kayma seri giriş paralel girişler Şekil 10.saat darbesi 2. genellikle seri gönderilir.7 Kaydırmalı ve paralel yüklemeli yazmaç lojik devresi Yazmacın s0. Şekil 10. Çift yönlü seri ve paralel yüklemeli ötelemeli kaydediciler Bundan önce söz ettiğimiz yazmaçlarda bütün kontrol girişleri birlikte yoktu. Genellikle bilgisayarlarda paralel işleme söz konusudur. Örneğin verinin seriden paralele veya paralelden seriye dönüştürülmesi mümkündür. 134 . Seri işlemede her bir saat darbesiyle bir bit işlenirken.7 de dört farklı çalışma modu olan 74194 tipi bir yazmacın lojik devresi verilmiştir. s0s1 = 01 ise çıkış sağa ötelenir ve sağa öteleme girişindeki bit A4 te görülürken A1 deki bit kaybolur.saat darbesi serigiriş 0 1 0 1 0 D1 1 0 1 0 1 D2 0 1 0 1 0 D3 1 0 1 0 1 D4 0 1 0 1 0 Şekil 10. transmisyon ortamının maliyetini azaltmak için. Paralel veya ikisinin de olduğu biçimlerde işlenebilir. sola öteleme ve paralel yükleme kontrol girişleri olacak. s1 girişleriyle kontrol edilen dört çalışma modu vardır: s0s1 = 00 ise çıkışta hiçbir değişiklik olmaz.6 da verilmiştir. Yazmaçlar sağa sola kaydırma ve paralel yükleme kontrol girişleriyle çok amaçlı olarak kullanılabilirler. Bilgisayarlarda bilgi seri.başlangıç 1.saat darbesi 4.6 Ötelemeli kaydedici Bir kelime zamanında saat darbeleri ve giriş çıkışlarda gözlenen işaretler Şekil 10. Uzağa bilginin gönderilmesinde ise bilgi.

Yazmaçlar öteleme modunda iken. s0s1 = 11 ise paralel girişler çıkışta görülür. A ve B Yazmaçlarına toplanacak sayılar paralel girilebilir. öyle ki saat darbesi geldiğin de bu paralel girişler çıkışta görülürler. yani 00 modunda çıkışlar değişmez. En az ağırlıklı bitlerden gelen elde ise SR bellek elemanının çıkışı y de olacaktır. üzerindeki toplanacak sayı silinmiş olur. Bu dört çalışma modunu 4X1 lik MUX ların kontrol girişleriyle sağlamak mümkündür. saat darbesi geldiğinde.8 Kaydedicili seri toplayıcı Paralel yükleme modunda toplayacağımız dört bitlik A ve B sayılarının A ve B yazmaçlarına yüklediğimizi varsayalım. SR belek elemanının başlangıç durumu 0 olsun A ve B sayılarının en az ağırlıklı bitlerinin toplamı z çıkışında ve dolayısıyla A yazmacının seri girişinde görülecektir. Bir uygulama olarak yazmaçları. A ve B sayılarının ikinci ağırlıklı bitleri ise seri toplayıcının girişlerine de gelir. sağa ötelemeyi sağlamak üzere bağlanmıştır. ikinci bitler ile birinci bitlerin eldesinin toplamı olur ve A yazmacının seri girişine gelir. Toplanacak sayılar dört kelime uzunluklu olsun ve birer yazmaçta tutulsunlar. sola ötelemeyi sağlamak için bağlanmıştır. MUX'ların 2 girişlerine ise bir sağdaki bellek elemanlarının çıkışları.7) seri toplayıcının giriş ve çıkış verisini toplamada kullanalım. Bu halde A + B nin üçüncü sayı ile toplamı. 135 . Böylece z çıkışı. yeni bir dört saat darbelik sürede. MUX'ların 0 girişleri bağlı oldukları bellek elemanlarının girişlerine bağlıdır.s0s1 = 10 ise çıkış sola ötelenir ve sola öteleme girişindeki bit A1 de görülürken A4 teki bit kaybolur. Bu işlem dört saat darbesi boyunca devam ettiğinde A ve B sayılarının toplamı A yazmacında görülür. Çıkıştaki toplam sayıyı da kullandığımız A yazmaçsına seri olarak kaydedelim. seri giriş sağa kaydırma modu Yazmaç A saat A paralel girişler seri giriş Z B Yazmaç B paralel girişler y y S R Şekil 10. MUX'ların 1 girişlerine bir soldaki bellek elemanlarının çıkışları. Bu arada B yazmacına üçüncü bir sayı girilmiş olsun. Böyle bir yazmaçta seri girişlere gelecek 4 bitlik kelimeler dört saat darbesiyle çıkışta paralel olarak görülürler veya çıkıştaki 4 bitlik paralel veri üç saat darbesiyle A1 veya A4 ten seri olarak alınabilir. Bu durumda çıkışın yazıldığı A yazmacının. A yazmacında elde edilebilir. Lojik devre Şekil 10. Nihayet MUX'ların 3 girişlerine paralel girişler bağlanmıştır. daha önce gördüğümüz (Şekil 7.8 de verilmiştir. en az ağırlıklı bitlerin toplamı A yazmaçının en sol bitine girer.

1 İkili Asenkron Sayıcılar (Binary ripple counter) Genellikle Bir MSI sayıcı içinde dört bellek elemanı bulunur. Asenkron sayıcılarda birinci bellek elemanı hariç diğer bellek elemanlarının saat girişleri diğer bellek elemanlarının çıkışlarından beslenir. A1A2A3A4= 0100 olup on tabanındaki 4 dür. Bundan dolayı A2 A3 A4 çıkışları değişmez. Bu geçiş ikinci bellek elemanına etki etmez. Bu işleme devam edildiğinde görülür ki bir bellek elemanın 0→ 1 geçişi. Senkron sayıcılarda bütün bellek elemanlarının durum değişimi aynı anda olur. T bellek elemanı kullanılıyorsa T=1) de tutulur. ikili asenkron sayıcılarda ise T ve JK tipi bellek elemanları vardır. A1A2A3A4= 0010 olup on tabanındaki 2 dir. Üçüncü bellek elemanı etkilenir ve A3 çıkışı 0→ 1 e geçer. Üçüncü bellek elemanı etkilenmemiştir. K=1. Sayma işlemi yaptıran darbeler en az ağırlıklı biti temsil eden bellek elemanının girişine bağlanmıştır.2. 16 durumlu olup 0 dan 15 e kadar sayar sonra tekrar 0 a gelir. ikili kodlu onlu BCD sayıcılarda ise sayıcı iki tabanında 0 dan 9 a kadar iki tabanında her bir saat darbesi geldiğinde sayma yapar. ikili sayıcılarda sayma iki tabanındadır ve durum sayısı kadar sayma işlemi.10. Birinci bellek elemanının çıkışı ikinci bellek elemanının saat girişine girer. 9 dan sonra 0 a dönüşür. Birinci bellek elemanının saat girişine gelen darbenin düşen kenarında J = K = 1 olduğundan A1 çıkışı 0→ 1 e geçer. A1A2A3A4= 0011 olup on tabanındaki 3 dür. Asenkron sayıcılarda bellek elemanlarının durum değişimi diğer bellek elemanlarının durum değişimiyle ancak mümkün olur.9 Asenkron ikili bir sayıcı devresi Başlangıç durumunda A1 A2 A3 A4 çıkışlarının hepsi 0 olsun. Bütün bellek elemanlarının girişleri 1 (Eğer JK kullanılıyorsa J=1. 10.2 Sayıcılar (Counters) MSI sayıcılar iki ana grupta toplanabilir: asenkron sayıcılar (ripple counters) ve senkron sayıcılar. çünkü 1 → 0 geçişi gereklidir. ikinci saat darbesinin düşen kenarında ise A1 çıkışı J = K = 1 olduğundan1→ 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 0→ 1 e geçer. zaten iki tabanında saymada böyle olmaktadır. Sayma biçimi olarak sayıcılar ikili (binary) ve onlu (binary coded decimal BCD) olarak iki türlüdür. Dördüncü sayma saat darbesinin düşen kenarında iki ve üçüncü bellek elemanları etkilenir çünkü A1 çıkışı J = K = 1 olduğundan1 → 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 1→ 0 e geçer. Bilindiği gibi bu girişler altında JK ve T bellek elemanları bulundukları durumların zıtlarına dönüşürler (toggle). Üçüncü saat darbesinin düşen kenarında A1 çıkışı 0→ 1 e geçer. Bu iki türü hem asenkron hem de senkron sayıcılarda göreceğiz. A1A2A3A4 = 136 . ikinci üçüncü ve dördüncü belek elemanları etkilenmez. Saat girişlerindeki yuvarlak çember. Senkron sayıcılarda ise sayıcıdaki bütün bellek elemanlarının saat girişleri aynı bir saat kaynağından doğrudan beslenir. Örneğin 16 sayıcısı. ancak kendinden önceki bellek elemanlarının tümünün 1 olması halinde mümkündür. saat işaretinin düşen kenarında tetiklemenin olduğunu gösterir. ikili asenkron bir MSI sayıcının lojik devresi Şekil 10. ardarda saat darbeleriyle yapılır. A4 y y J K A3 1 1 y y J K A2 1 1 y y J K A1 1 1 y y J K 1 sayma darbeleri 1 Şekil 10. Bu yapı üçüncü ve dördüncü bellek elemanlarında tekrarlanır.9 da verilmiştir.

Yukarıda anlattığımız sayıcının geriye sayması isteniyorsa i. A4 çıkışı.11 ikili kodlanmış decimal asenkron sayıcının lojik devresi 137 . Asenkron sayıcılar sezgisel olarak sentezi yapıldığından. sayma darbesinin düşen kenarında A1A2A3A4= 0000 olur. 0000 1001 0001 1000 0010 0111 0011 0110 0100 0101 Şekil 10.3.2 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) Asenkron sayıcıların sentezi için adım adım takip edilebilecek genelleştirilmiş bir yöntem yoktur. yeterli olur. 10. iii.1111 yani 15 olduktan sonra 16.11 ve Şekil 10. saymanın daha büyük sayılara devam ettirilmesini sağlar. Çıkışları Q lardan almak fakat 2. bellek elemanlarının saat girişlerini bir önceki bellek elemanlarının Q' çıkışlarından beslemek.10 da durum diyagramı verilen ikili kodlamalı onlu asenkron sayıcının lojik devresi ve zaman diyagramı sırasıyla Şekil 10.12 de verilmiştir. ii. Senkron sayıcılarda ise daha önce adım adım verdiğimiz ardışıl devre sentezi yöntemi kullanılabilir. ilgili lojik devreleri analiz ederek.10 da verilmiştir. deneyebilirsiniz. A4 y y J4 K4 A3 y 1 y J3 K3 A2 1 1 y y J2 K2 A1 y 1 y J1 K1 1 sayma darbeleri 1 Şekil 10. 1→ 0 e geçerken bir sonraki MSI sayıcının birinci bellek elemanını tetikleyerek.ve 4.Yükselen kenarda tetiklenen bellek elemanları kullanmak. ikili kodlanmış asenkron sayıcının durum diyagramı Şekil 10. Bellek elemanlarının tümleyen çıkışlarını sayıcı çıkışı almak.2. Bu üç yolu. J = K = 1 olduğundan. ikili kodlanmış asenkron sayıcının önce lojik devresini vereceğiz sonra istenen işi yapıp yapmadığını analiz edeceğiz.10 ikili kodlamalı decimal asenkron sayıcı Şekil 10.

3.. Buna göre Şekil 10. A4 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir. 2. A2 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir. ve 4. Saat darbesinin düşen kenarına göre J2 deki değişimin gecikmesi ∆t1+ ∆t4 dir. Yukarıda anlatılan sayıcılar yan yana kaskad bağlanarak daha yüksek dijitlere kadar sayma işlemi yapılabilir. Saat darbesinin düşen kenarına göre A2 ün tetiklenme anı ∆t1. ∆t2.. ilk iki sayıcı 99 gösterirken 100 cü darbe geldiğinde de üçüncü sayıcının en az ağırlıklı biti 1 olur ve böyle devam ederek 999 a kadar sayma mümkün olur. En az ağırlıklı sayıcıya 10 darbe geldiğinde bir sonraki dijitin en az ağırlıklı biti 1 olur.saat A1 J2 ∆t1 1 2 3 4 5 6 7 8 9 10 11 0 1 0 1 0 1 0 1 0 1 ∆t1 0 1 1 0 0 ∆t1+∆t2 ∆t1+∆t4 1 1 0 0 1 1 0 0 0 0 A2 0 A3 0 0 0 ∆t1+∆t2+∆t3 1 1 1 1 0 0 0 0 J4 0 A4 0 A'4 1 2 3 0 0 0 ∆t1+∆t2+∆tm 0 4 0 5 0 6 0 7 1 8 1 9 0 0 0 ∆t1+∆t2 Şekil 10. ∆t4 olsun. Saat darbesinin düşen kenarına göre A4 ün tetiklenme anı ∆t1. A3 deki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆t3 dir.12 ikili kodlanmış decimal asenkron sayıcının zaman diyagramı Saat darbelerinin düşen kenarları ile 1.13 te Üç tane kaskad bağlı sayıcı ile 000 dan 999 e kadar saymak mümkün olur . Saat darbesinin düşen kenarına göre A1 deki değişimin gecikmesi ∆t1 dir. ∆t3. 138 . bellek elemanlarının çıkışları arasındaki gecikme sırasıyla ∆t1. Şekil 10. Saat darbesinin düşen kenarına göre A3 ün tetiklenme anı ∆t1+ ∆t2.12 de görüldüğü gibi 9 dan sonra 0 olarak sayma yapılmaktadır. VE kapısının giriş çıkış gecikmesi ise ∆tm olsun. Saat darbesinin düşen kenarına göre J4 teki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆tm dır.

Örneğin 0100 durumunda olan sayıcının geriye sayması halinde A3. konum değiştirmesi esasına dayanmaktadır. dijit sayma darbeleri Şekil 10. Bu nedenle sentezi klasik ardışıl devre sentezi gibi yapılabilir. Aynı devre VEYA kapı çıkışlarını. Saat girişi yükselen veya düşen kenarın her hangi birinde tetiklenebilir. Sayma enable 0 iken T=0 olacağından sayma işlemi saat darbeleri gelse bile yapılmaz. Geriye sayıcıda bir bellek elemanının durum değiştirmesi. bütün bellek elemanlarının saat girişlerine aynı anda gelirler. Bellek elemanı olarak her ne kadar T seçilmişse de JK bellek elemanlarıyla da aynı devre gerçekleştirilebilir.13 Kaskad bağlı üç dijit li bir sayıcı 10. dijit BCD sayıcı 1. Hem ileri hem de geri sayma işlemini yapan bir senkron sayıcı lojik devresi Şekil 10. ikili sayıcılarda sayma her hangi bir bellek elemanının. asenkron sayıcılarda olduğu gibi düşen kenarda tetiklenme zorunluluğu yoktur. kendinden önceki bellek elemanlarının hepsi 1 iken. Bilindiği gibi JK bellek elemanın 00 ve 11 girişleri için davranışı T bellek elemanının 0 ve 1 girişleri için olan davranışıyla aynıdır. Bu özelliği kullanarak Şekil 10. Geriye saymada bellek elemanlarını girişlerindeki VE kapıları.14 ikili senkron sayıcının lojik devresi ileri sayıcı gibi geriye sayan sayıcıların yapısı birbirine benzerdir. mümkündür. Yani geriye sayma yapılmaktadır. bir önceki bellek elemanlarının Q çıkışları yerine Q' çıkışlarıyla beslenir. A2. öyle ki VE kapıları çıkışları J ve K girişlerine bağlansın. A1 bellek elemanlarının durum değiştirmesi gerekir ki buda 0011 sonucunu verir.A4 A3 A2 A1 A4 A3 A2 A1 A4 A3 A2 A1 BCD sayıcı 3.2.3 İkili senkron sayıcılar Senkron sayıcılarda saat darbeleri. T bellek elemanlarının girişlerine bağlayarak ta gerçekleştirilebilir. ileri ve geri sayma girişleri 139 . kendinden önceki bütün bellek elemanlarının 0 olması esasına dayanmaktadır. JK bellek elemanları yerine.15 te verilmiştir. Sayma enable 1 iken bir bellek elemanın durum değiştirmesi. dijit BCD sayıcı 2. Aksi halde bu bellek elemanının girişi T=0 olacağından durumunu değiştirmez. ancak kendinden önceki bellek elemanların 1 durumunda olması VE kapılarıyla sağlandığında. A4 y y y y y T y A3 A2 A1 T y T y T clk bir sonraki sayıcı sayma enable Şekil 10.14 te görüldüğü gibi hücresel yapıda sentez kolayca yapılabilir.

Uygulamada kullanılan MSI senkron sayıcıların.2.0 ise sayıcı ileri sayar.4 Paralel yüklemeli ikili senkron sayıcılar ikili kodlanmış desimal senkron sayıcıların lojik devreleri. Sayma. dört bitlik paralel giriş. load (yükleme). İleri ve geri sayma girişleri sırasıyla 1.17 de verilmiştir. A4 A3 A2 A1 y y y J y y y K y K K J J K J y CLK Geri sayma Bir sonraki sayıcı Şekil 10. daha önce gördüğümüz ardışıl devre sentezi yöntemiyle kolayca yapılabilir.15 ileri geri sayabilen senkron sayıcı lojik devresi 10. Kontrol girişlerine göre devrenin davranışına ilişkin doğruluk tablosu aşağıdaki gibidir: Clear saat load sayma çıkış 0 X X X hepsi 0 1 X 0 0 değişiklik yok 1 1 X paralel yükleme ↓ 1 0 1 sayma ↓ 140 İleri sayma . girişler sırasıyla 0.birlikte 0 ise sayıcı durumunu korur. istenen sayıdan başlayarak istenen sayıya kadar saymaları kolayca gerçeklenebilir. Bu nedenle burada ayrıca incelenmeyecektir.1 ise sayıcı geriye sayar. paralel yükleme özelliğiyle. ve bir bitlik elde çıkışı olan 74161 benzeri bir senkron sayıcı devresi Şekil 10. dört bitlik sayı çıkışı. clear ve saat olmak üzere dört kontrol.

Enable Load I1 J K Q Q A1 I2 J K Q Q A2 J K Q Q A3 I4 J K Q Q A4 Clear Saat Bir sonraki sayıcı Şekil 10. Şekil 10. N inci darbe geldiğinde ise tekrar 0 konumuna dönen sayıcılar tasarlanabilir. darbe ile başlangıç sayısına dönen modulo-N sayıcılar da tasarlanabilir. bellek elemanlarının JK girişleri 11 olacak yani sayma yapılacaktır. Clear ve load 1 iken saat darbesinin yükselen kenarında. Clear 1ve load 0 ve sayma 1 iken. alternatif 0-7. istenen bir sayıdan başlayarak N-1 darbe ile sayma işleri yapıp N.17 a da 0-7 sayan sayıcıda 7 den sonra 0 a 141 . darbe geldiğinde 0 a dönüp yeni gelecek darbelerle saymaya devam eder. J = A.16 Paralel yüklemeli senkron sayıcının lojik devresi Yukarıda lojik diyagramı verilen MIS sayıcı ile istenen sırada sayma işlemi yapmak mümkündür. 8-15 ve 3-10 sayan modulo-8 sayıcıların lojik devreleri verilmiştir. Şekil 10. yani paralel girişler aynen çıkışta görülecektir. çünkü bellek elemanlarının JK girişleri 00 olmuştur. Örneğin modulo N sayıcılar yani 0 dan N-1 e kadar sayan. Daha da genelleştirilerek.17 da sırasıyla 0-7.Clear 0 iken diğer kontrol girişleri ve paralel girişler ne olursa olsun. çıkış dört bitte de 0 dır. Load ve sayma 0 ise çıkışta hiçbir değişme gözlenmez. Dört bitlik bir Modulo 16 sayıcı 0 dan 15 e kadar sayar 16. çıkışlarda A olacak . K = A' olduğundan.

belli sırada belli alt devrelerin çalışmasıyla tamamlanmış olur. load girişi uyarılarak 3 başlangıcının paralel yüklenmesiyle sağlanmıştır.17 Çeşitli Modulo sayıcıların senkron sayıcılarla gerçekleştirilmesi Yukarıda incelediğimiz senkron sayıcı genel olarak ardışıl devre sentezinde de bir alternatif olarak kullanılabilir. Ard arda gelen durumlar ise sayma komutu ile sağlanabilir. Öyle ki ard arda gelmeyen durumlar paralel girişlerde oluşturulacak bir sonraki durum fonksiyonları ve load girişleriyle sağlanabilir. Böylece bir işleve ilişkin işlemler. son varılan sayı dört bit için maksimum olan 15 olduğundan. Paralel yüklemeli ikili kodlanmış onlu 0-9 sayan incelediğimiz sayıcılarla tasarlayabilirsiniz.3 Sayıcıların uygulaması olarak.17 c deki 8-15 sayıcıda 15 ten 0 a geçiş.17 d deki 3-10 sayıcıda 10 dan 3 e geçiş. elde çıkışının load girişine bağlanması ve 8 in paralel yüklenmesiyle sağlanmıştır.17 b de ise aynı sayıcının 7 den 0 a dönüşü clear girişi ile paralel yükleme kullanılmaksızın sağlanmıştır. bir kelime uzunluğunca çalışmayı sağlayan darbeler olabilirler. Şekil 10.dönüş load girişiyle. Ayrıca sayısal sistemlerde genel olarak görülen zaman dizileri vardır. Bu birimler ana saatin ürettiği darbelerin belli zaman aralıklarında belli alt devrelerde etkin olmasını sağlarlar. Şekil 10. 10. Sayısal sistemlerdeki alt devrelerin veya elemanlarının çalışma aralıklarını kontrol eden kontrol birimleri vardır. zamanlama dizileri üreten devreler Zaman dizileri özellikle seri çalışan sayısal sistemlerde. Şekil 10. Kontrol 142 . A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 a) 0-7 sayıcı Load Sayma=1 Load= 0 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 Clear b) Alternatif 0-7 sayıcı A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK 1 Senkron paralel yüklmeli sayıcı I 4 I3 I2 I1 0 0 0 Elde Sayma=1 Clear=1 Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 0 0 1 1 d) 3-10 sayıcı Load Load CLK c) 8-15 sayıcı Şekil 10. çıkışta varılması istenen sayı 8 ulaşıldığında. paralel girişler üzerinden sağlanmıştır.

Başlangıçta sayıcı 000.1 Kelime-zamanı darbesinin üretilmesi Kelime zamanının ne olduğunu ötelemeli yazmaçları da tanıtmıştık. Bellek elemanının çıkışı 8 saat darbelik süre içinde 1 olarak istenen kelime zamanını verir. 10.19 da verilen yazmaçlı veya sayıcılı devreler kullanılabilir.3. 8. son bit seri 143 . Kelime zaman uzunluklu bir darbenin oluşturulabilmesi için bir başlama işareti geldikten sonra otomatik olarak üretilebilmeli . Çünkü her saat darbesi bir kelimelik bilgiyi aynı anda işleyecektir. 8. R girişi 0 ve başlama işareti 1 iken ilk saat darbesi geldiğinde. Bu amaçla Şekil 10. Başlama işareti Saat S R Q Q Kelime zamanıdarbesi Sayıcı Sayma 1 2 3 4 saat 5 6 7 8 S Başlama işareti R VE kapısı çıkışı Kelime zamanı Q Bellek elemanı çıkışı Şekil 10.biriminin işlevini yerine getirebilmesi için yazmaçlar veya sayıcılar kullanılabilir. Her bir saat darbesi geldiğinde yazmaçtaki bilgi bir sağa öteleneceği yerde. saat darbesi geldiğinde sayıcı 111 olacağından R = 1 olur. sayma duracaktır. 1000 durumlarından biri olsun. bellek elemanın çıkışı 1 olur ve sayıcı uyarılır sayma işlemi başlar. bir sayıcı. S = 0 olduğundan bellek çıkışı 0 olacak. saat darbesine kadar S = R = 0 olacağından bellek elemanın çıkışı 1 de kalır. 0010. Sonra seri veya paralel çalışan sistemlerde. 0100.18 de 8 bitlik kelime uzunluklu bir darbe üreten devrenin.3. Yazmaç devrenin başlangıç durumu 0001.18 Seri çalışan sayısal sistemlerde 8 bitlik kelime zamanlı darbe üretimi 10. Ama her iki sistemde de yapılacak işleme bağlı olarak alt sistemlerin çalışmasını kontrol eden zaman işaretlerine (timing signal) gereksinim vardır. sözünü ettiğimiz kontrol işlevinin yapılması için gerekli olan zaman dizilerini üreten devreleri inceleyeceğiz.2 Sayısal sistemlerde zaman işaretleri Paralel çalışan sistemlerde seri sistemlerde olduğu gibi kelime zamanı devresi üretmek gibi bir sorun olmaz. ilgili zaman diyagramları şeklin altında verilmiştir. Önce seri çalışan sistemlere ilişkin kelime-zamanı darbesini üreten devreyi inceleyeceğiz. Şekil 10. bir belek elemanı ve bir VE kapısı kullanılarak nasıl gerçekleştirildiği gösterilmiştir.

biri dışında 0 olur. Dört bitlik bir yazmacı kullanarak gerçekleştirdiğimiz bu devrenin işlevini. Yazmacın çıkışları. Çıkışlar A2 A3 A4 Yazıcı A1 Seri giriş 4 lü Yazıcılı zaman işaretiüreticisi A1 Çıkışlar A2 A3 A4 2x4 dekoder Sayma 2-bitlik sayıcı 4 lü Yazıcılı zaman işaretiüreticisi Saat A1 A2 A3 A4 4 lü zaman işareti Şekil 10. yalnızca bir çıkışında 1 diğer çıkışlarında 0 verir. ancak ek devrelerle bu sağlanabilir. iki bitlik bir sayıcı ve 2X4 lük bir kod çözücü (dekoder) ile de gerçekleyebiliriz. görülür ki bir alt devre çalışırken diğerleri çalışmayacaktır. Her iki devreye ilişkin çıkışların zaman diyagramları şekilde gösterilmiştir. Kod çözücü.girişe bağlı olduğundan bu işlem dairesel (ring counter) olarak devam edecektir. Bu çözümde 0000 durumu hiç gözlenmeyecektir.19 4 bitlik zaman dizileri üreten devreler ve zaman diyagramları 144 . Yazmacın her bir çıkışının bir alt devreyi kontrol ettiğini düşündüğümüzde. sayıcıdaki sayıya bağlı olarak.

Bu sayıcıyı bildiğimiz sentez yöntemi ile de gerçekleştirebilirdik. Kontrol edilecek alt devre sayısı arttığında karmaşıklık hızla artmaktadır.2 alt devre için kontrol girişleri ( zaman işaretleri) üretmek istensin. O nedenle 8 alt devreyi ayrı ayrı kontrol etmek mümkündür. Bu nedenle daha az elemanla bu işlevi yerine getirebilecek Johnson sayıcılar kullanılır. Bellek çıkışları A'1A'4 D n saat Dizi sayısı 1 2 3 4 5 6 7 8 0000 1000 1100 1110 1111 0111 0011 0001 A1 Q Q A1A'2 A2A'3 A3A'4 A1A4 A'1A2 D Q Q A2 D Q Q A3 D Q Q A4 A'2A3 A'3A4 Şekil 10.3 Johnson sayıcılar ve 8 li zaman işareti üreteçleri Şekil 10. Sayıcı çıkışları öyledir ki ardarda gelen saat darbeleri sonucunda elde edilen çıkışlarda yalnızca bir değişken değişmekte diğerleri değişmemektedir. bitin tümleyen çıkışı seri girişe bağlanmıştır.3. Yukarıda verilen iki devrenin eleman gereksinimlerini genel olarak şöyle özetleyebiliriz: n 1. 2 bitlik bir ötelemeli yazmaç n n 2. 145 . sayıcı çıkışı bağımsız girişler. n-bitlik bir sayıcı ile nx2 lik bir kod çözücüye ( n girişli 2 tane VE kapısı) gereksinim vardır.20 Johnson sayıcı devresi ile 8 bitlik kelime-zaman darbesi üretilmesi Çıkışta ki kod çözücü. 10. çıkışları da zaman işaretleri olan kombinezonsal devreler düşünülerek gerçekleştirilebilir. ilk yazmaçlı devreden farklı olarak burada başlangıç durumu 0000 alınmış ve 4. Başlangıç ve ardarda gelen sekiz darbenin ilk üçünde A4 çıkışı 0 diğer dördünde ise 1 dir. Diğer bellek elemanlarının çıkışları bir sonrakine bağlıdır. 8 VE kapısının çıkışlarından yalnız 1 tanesi 1 iken diğer hepsi 0 dır.20 de bir Johnson sayıcı devresi verilmiştir. iki kısımdan oluşmaktadır: sayıcı ve bu sayıcıdan zaman işareti üreten kod çözücü.

4 Bellek birimi Bir sisteme ilişkin bellek birimi. üç bitlik dört kelime bulunduran bir bellek birimi verilmiştir. Okuma yapılırken ise Q belleğindeki bir bitlik bilgi çıkışa aktarılır.Görüldüğü gibi Johnson sayıcıda 4 bellek ve iki-girişli8 VE kapısıyla yapılan zamanlama devresi. Oku-yaz aldığı 0 veya 1 değerine göre belekten okumamı yoksa belleğe yazmamı yapılacağını belirler. sonra göstereceğiz ki bu hücrelerin uygun bağlanmasıyla istenilen kapasitede bellek birimleri oluşturulabilir.21 de verildiği gibi üç girişli bir çıkışlı bir ardışıl devredir. I ise girişteki veriyi göstermektedir. Bu ikili hücreye için giriş çıkış ilişkisi aşağıdaki tabloda özetlenmiştir. bellek birimini inceleyeceğiz. Bellek elemanları mağnetik core. Girişler giriş (input). sayıcıyla yapılsaydı 3 bellek elemanı ve üç girişli 8 VE kapısı gerekecekti. 2X4 lük kod çözücü girişindeki iki değişkenin aldığı değere göre yalnızca bir çıkışı 1 olur. disk veya ardışıl devre olarak oluşturulabilirler. Biz burada ardışıl olan. bir işlem yapılıp yapılmayacağını belirler. Uygulamada kullanılan bellek birimleri 8 den 64 bite kadar çeşitli kelime uzunlukları olan binlerce veriyi saklayabilme özelliğine sahiptirler. RAM (Random Access Memory) . Giriş belleğe yazılacak veya bellekten okunacak bir bitlik veridir. Q+ bir sonraki durumu. Burada önce bir hücre tanıtacağız. Seç ise bu ikili hücredeki bir bitlik veriye ilişkin. rastgele erişimli bellek. Oku /yaz girişi (0) ile Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. Bu çıkış. 10. Q şimdiki durumu. seç girişlerine bağlanmıştır. üç bitlik bir kelime oluşturan üç ikili hücrenin. Yazma yapılırken girişteki bir bitlik bilgi belleğe. belli uzunluktaki (kelime uzunluğu) verinin belli adreslere (belli yazmaçlara) kaydedilmesi veya daha önce kaydedilmiş verinin okunması işlevini görürler. ikili hücre (binary cell): Şekil 10. 146 .22 de dört farklı adreste. yazmaç ile yapılsaydı 8 bellek elemanı. Q ya aktarılır. oku-yaz (read-write) ve seç (select) tir. okuma yazmalı bellek (Read write memory).21 Bir ikili hücrenin lojik devresi ve blok diyagramı Şekil 10. Seç 0 1 1 Oku / yaz x 0 (yaz) 1(oku) Seç Seç S Q Q Giriş x I I Q+ q I Q Çıkış 0 0 Q Giriş R Çıkış Giriş BC Oku/yaz Oku/yaz BC(Binary cell) İkili hücre Şekil 10.

genellikle binlerce adresi olan ve her bir adresinde 8. 16. o kelimeyi oluşturan ikili hücrelerdeki veri. Uygulamada kullanılan bellek birimleri. Veri Girişi Kelime 0 BC BC BC Kelime 1 Adres girişi 2x4 DEKODER BC BC BC Kelime 2 BC BC BC Kelime 3 Bellek aktif BC BC BC Oku / yaz Veri Çıkışı Şekil 10. 64 kelime uzunluklu veri olabilen. Oku/Yaz girişi (1) ile ise Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. 32.o kelimeyi oluşturan ikili hücrelere giriş verisi aktarılır. Aynı akıl yürütme ile istenilen adres ve kelime uzunluklu bellek birimleri oluşturulabilir. MSI elemanlardır.22 MSI bellek biriminin lojik devresi 147 . çıkış verisi olarak dışarı aktarılır. Burada her bir adresinde üç bitlik veri bulunan dört adresli bir bellek birimi incelendi.

Prentice-Hall. Allyn and Bacon.. ‘Digital Systems with Algorirtm Davio M. Stefanopulos. 'Contemporary Logic Design' Benjamin/Cummings.: Pertman J. 1980. Boğaziçi Üniversitesi.EKLER EK 1 Kaynakça Almaini A. McGraw-Hill. 1986. MEB Yayınları. West Publishing. Prentice-Hall ‘Sayısal Tasarım’.: Wood. McGraw-Hill. Givone. : 'Digital Design' Prentice Hall. John Wiley.: Roth C. 1994. Mano M. Prentice-Hall. 148 . 1994 ‘Switching and Automata Theory’ 1974. Thayse A. Y. 2000 ‘Switching Theory’. ‘Digital Hardware Design’. ‘Dgital Logic and Computer Design’. 1990..: ‘Electronic Logic systems’. ‘Introduction to Switching Circuit Theory’. ‘An Engineering Approach to Digital Design’. Sankur B.: Fletcher W. D. Dietmeyer.: ‘Logic Desgn of Digital Systems’. P. 1968. 1979. Katz R. 1994.H.: Imlementation.F. Deschams J. D.: Lee S.. ‘Modern Switching Theory and Digital Design’. Prentice-Hall. 1987.: 1970. ‘Fundemantals of Logic Design’.:‘Bilgisayar ve Mantık Devreleri’.: Kohavi Z. 1971.: 1978.: Mano M.: 1980. Wakerly J. McGraw-Hill.

X=0 01 X=0 10 Aşağıdaki şekilde görülen bir giriş ve iki çıkışlı kontrol devresine ilişkin durum diyagramı çiziniz. yol 1 dakika süreyle yaya trafiğine açık tutulacaktır. Kontrol devresinin sözle tanımı aşağıda verilmiştir. Bu işlem yaya butonu ile sağlanacaktır. c. Durum diyağramını çıkarınınz. d. x b.5 saattir. D3 y3 D2 y2 D1 y1 Durum diyagramı yandaa verilen ardışıl devreyi D tipi bellek elemanları kullanarak gerçekleyiniz. a. 0 olduğunda devresi Z2 ise yeşil yanacaktır.EK 2 Örnek Sınav Soruları Elektronik ve Haberleşme Bölümü Devreler ve Sistemler Anabilimdalı Lojik Devreler Vize Sınavı 1. b. yol 1 dakika süreyle Güney dönüşümlü olarak kuzeygüney ve doğu-batı doğrultusunda araç trafiğine açık tutulacaktır. a. Dr. X=1 X=0 00 X=1 olduğunda kırmızı Kuzey Z1 Kontrol yanacak. Trafik lambaları ilgili olduğu z çıkış değişkeni 1 3. Bu durumda bütün trafik lambaları kırmızı yanmalıdır (z1=z2 =1). Ertuğrul Eriş 6 Aralık 1996 Aşağıda verilen bir giriş ve bir çıkışlı ardışıl devrenin analizi için matematiksel modeli çıkarınız. Puanlar 1) 35 2)35 3)30 Başarılar dilerim. 149 . Yayalardan bir talep geldiğinde ( x girişi 1) . Saat işaretinin periyodunun 1 dakika olduğunu varsayınız. (00) başlanğıç durumunda 101010101 giriş dizisi için çıkış dizisini durum diyağramında çıkışları numaranlandırarak veriniz. z X CLK 2. gelmedikçe ( x girişi 0). Kitap ve notlara bakılmaz. Doç. Yayalar karşıdan karşıya geçmek istediklerinde x Trafik girişi 1 olacak. Süre:1. Yayalardan bir talep c. istemediklerinde ise 0 Yaya butonu Doğu Batı olacak.

C=10 alınız. X3=15 sayılarının toplamına ilişkin saat X1.Dr. X2.1 C.0 111 B.0 B.0 001 A.0 C. Süre 2 saattir.0 B..1 C. Puanlar 1)40 . Durum indirgemesi yapılmadan gerçekleştirilen devre çalışır mı? Neden? Durum indirgemesi yapmamakla kaybımız neler olabilir? Neden? Rastgele Durum kodlaması yapılarak gerçekleştirilen devre çalışır mı? Neden? Rastgele durum kodlaması yaptığımızda kaybımız ne olabilir? Neden? Kitap ve notlara bakılmaz. 2.1 C.y2. ve S nin zaman diyagramlarını çiziniz.Ertuğrul Eriş 23 Ocak 1997 Lojik Devreler Final Sınavı 1. X2=14. biçiminde sayan bir sayıcıyı JK bellek elemanları kullanarak a) İki bellek elemanıyla gerçekleyiniz. B=01.0 010 A. 150 . 3.1 011 B.. Durum kodlamasını A=00.1 C.0 A.1 B.1 Üç girişli Seri Toplama devresi S 110 B. BAŞARILAR DİLERİM. X3. b) Üç bellek elemanıyla gerçekleyiniz. Durum tablosu 5 li Karnaugh diyagramına uygun biçimde verilmiştir. y1. X1 X2 X3 saat Y1y2 A B C x1x2x3 000 A. c) Sonuçları karşılaştırınız.Devreler ve Sistemler Anabilim dalı Doç.0 B.1 101 B.1 B. b) X1=7.1 B.0 B.1 B.1 a) Durum tablosu yukarıda verilen üç girişli seri toplama devresini D tipi bellek elemanları kullanarak gerçekleyiniz.0 100 A..0 B.0 B. Senkron Ardışıl devre sentezinin adımlarını yazınız. a) b) c) d) e) f) Gördüğünüz MSI ardışıl devreleri yazınız. 1-7-4-5-1. 3)20. 2)40. Başlangıç durumunu 00 seçiniz.

Dr.23.21.5 saattir. 1 Ai = Bi xi 0 Ai ≠ Bi Ai xi 1 Ai > Bi yi Karşılaştırma yi 0 Ai ≤ Bi devresi zi Bi 1 Ai < Bi zi 0 Ai ≥ Bi Süre:1.11. 3)30 . BAŞARILAR DİLERİM 151 .a) f = ∑ 0.6.26. 2)40.2. Puanlar: 1)30. Ertuğrul Eriş Lojik Devre Temelleri Final Sınavı 1.1998 Elektronik ve Haberleşme Mühendisliği Devreler ve Sistemler Anabilim Dalı Doç. Bu iki sayıyı aşağıda verilen karşılaştırma devresinden 3 tane kullanarak gerçekleyiniz.22.6.15 + ∑k 2.19.13 fonksiyonuna ilişkin bir minimal fonksiyon bulunuz d) Bulduğunuz minimal fonksiyonu yalnızca TVE kapılarıyla gerçekleyiniz.4.18. 2. f = x1 ( x2 + x3 ) ( x2 + x4 + x5 ) a) fonksiyonu 1 tane 16x1 lik mux ile gerçekleyiniz. b) Bulduğunuz minimal fonksiyonlardan birini iki seviyeli gerçekleyiniz c) f = ∑ 1.13. B1 en çok ağırlıklı 4 er biti temsil etmek üzere 12 bitlik iki sayı A=A1A2A3 ve B=B1B2B3 olsun.11. b) bu fonksiyonu 8x1 lik bir mux ın enable girişini de kullanarak gerçekleyebilir misiniz? Neden? Nasıl? c) Aynı fonksiyonu kaçlık bir dekoderle gerçekleyebilirsiniz? Neden? Nasıl? 3.3.10.24.15.30 fonksiyonuna ilişkin çarpımlar toplamı biçimindeki bütün minimal fonksiyonları bulunuz.19.7.29.6.4. Kitap ve notlara bakılmaz.5.5.28. A1.

Puanlar 1)60 . 2)40 BAŞARILAR DİLERİM. JK bellek elemanları ile gerçekleyiniz.Ertuğrul Eriş 29 Ocak 1999 Lojik Devreler Final Sınavı 1. Zararlı zararsız çıkışları gösteriniz. 26 Mart 1999 152 . Durum diyagramı verilen senkron ardışıl devreyi 01 00 10 01 10 10 01/00 A 00/11 01/10 11/00 C 00 11 00 10/01 B 11/00 x1 x2 Ardışıl devre z1 z2 d) Durum kotlaması yaparak . gerekiyorsa kotlama yaparak.Devreler ve Sistemler Anabilim dalı Doç. Kitap ve notlara bakılmaz. e) X1= 001011 X2= 001011 Giriş dizisi için çıkış dizisinin zaman diyagramını çiziniz. x y2 y3 x' y1 y3 saat T1 y1 y1 T2 y2 y2 x z x y1 y2 y3 T3 y3 y3 c) Yukarıda verilen ardışıl devre daha az sayıda bellek elemanı ile gerçeklenebilir mi? durum indirgemesi yaparak gösteriniz? d) a daki sonuca göre.Dr. 2. aynı devreyi D bellek elemanları kullanarak gerçekleyiniz. Süre 2 saattir. e) Verilen devre ile bulduğunuz devreyi karşılaştırınız.

Boole cebri aksiyomlarını yazınız .Dr.b} kümesinin alt kümelerinden oluşan S = {0. Bu kümeler arasında kümeler teorisinin birleşim ve kesişim ikili işlemleri ile. 1 = {a.0) = 0.4. tümleyen küme birli işlemi. A= {a}. Kitap ve notlara bakılmaz. A. 1. 3) 20 puan.5.b}.5. Başarılar ve iyi bayramlar dilerim. 2) 30 puan. f(0. Tip kanonik açınımını yazınız? Doğru ve yanlış maxterimleri belirtiniz. f2=Σ 2.b) = 1 olmak üzere kaç tane Boole fonksiyonu vardır? Neden? Bu fonksiyonları veriniz. 153 .0) = a. b. Boole cebrini tanımlayınız. 4)35 puan Süre 2 saattir.Ertuğrul Eriş Lojik Devre Temelleri Vize 1 sınavı a. f3= x’1x4 olduğuna göre f1 ⊕ f2 = f3 bağıntısını sağlayan f2 fonksiyon(larını) nunu bulunuz. Bu fonksiyonun 2. 4. S kümesi P = {a.2. f(1. f(0.4 . 1} Boole cebrinde tanımlanan dört değişkenli fonksiyon f(0000)= f(0001)= f(0100)= f(0110)= f(1000)= f(1011)= f(1111)=1 diğer tanım kümesi elemanları için ise 0 olsun Bu fonksiyonun 1. B = {b}. B} olsun. S = {0.6 olduğuna göre f1 + f2 f3 = f4 bağıntısını sağlayan f3 fonksiyonlarının sayısı kaçtır? Neden? 1 tanesini veriniz. f1 =Σ 1. f(0. Bu işlemler ve kümeler teorisinin aksiyomları bir Boole cebri oluştursun.6 ve f4=Σ 1.Doç.1) = b. 3 tane Boole olmayan fonksiyon örneği veriniz. Tip kanonik açınımını yazınız? Doğru ve yanlış minterimleri belirtiniz. 1) 15 puan. f1= x’1x’3x4 + x2x3x4 . 0 = φ.

belirtiniz. 1 F C. Durum tablosunu veriniz Durum diyagramını veriniz. 1 C. bellek elemanları giriş fonksiyonlarına keyfiler gelir mi? Gelirse nedenini de açıklayarak yazınız. 0 E. Dr. hatalı çıkışları da gösteriniz. 1 Bu indirgemenin senteze getireceği yararlar var ise nedenini de açıklayarak belirtiniz. Aşağıda verilen ardışıl devre için y1 x saat 4 Şubat 2000 x y2 D y1 y1 x saat z JK 00 01 11 10 y 0 0 0 1 1 1 1 0 0 1 z y'1 x x' J K y2 y2 x' Matematiksel modeli veriniz. 0 C.5 saattir. Puanlar 1)40 . 3)20 BAŞARILAR DİLERİM. 0 D. 154 . 1 A. 1 C. 1 E. 1 C B. 0 A=00 başlangıç durumunda x1= 011110 x2= 010010 Giriş dizisi için çıkış dizisini. 1 E. Ertuğrul Eriş Lojik Devreler Final Sınavı 1. 0 B D. 1 B C. 1 B. C=10 ve D=11 alınız. a. B=01. 1 B. Süre 1. 2)40. 0 A. 1 D. X2 girişi ile z çıkışı arasındaki ilişki dört temel aritmetik işlemden hangisidir. 1 C. 1 E A. yazınız. 1 C B. Kitap ve notlara bakılmaz. 1 A.Devreler ve Sistemler Anabilim dalı Prof. x1x2 00 01 10 A E. indirgenmiş durum tablosunu çiziniz. 0 A. durum tablosunda çıkışları numaralandırarak. 2. Aşağıdaki durum tablosu için durum indirgemesi yapınız. Bu indirgemenin dışında. 0 D. 0 B. (00) başlangıç durumu için 0101010 giriş dizisi için çıkış dizisi ve bir sonraki durumlar için zaman diyagramlarını veriniz. 0 F. 0 F. 0 B. x1x2 00 01 11 10 A D. Durum kodlaması için A=00. 1 D C. 0 F. 0 B. 3. 0 D D. 1 D. Aşağıda durum tablosu verilen ardışıl devreyi D tipi bellek elemanı kullanarak gerçekleyiniz. 0 B.

YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof. (35P) F‘e ilişkin toplamlar çarpımı şeklindeki minimal fonksiyon(ları) tablo yöntemi ile bulunuz.Vize Sınavı ikili işlemi (S2-S) aşağıdaki gibi tanımlanmıştır: A B A B 0 0 1 0 1 0 1 0 1 1 1 1 Aşağıdaki ifadelerin doğru olup olmadığını kanıtlayınız. Dr. (1 A) (A 0) = 1 A B = 1 ise (A + C) (B + C) = 1 dir.11.15 olmak üzere.14. Bir minimal fonksiyonu TVEYA (NOR) kapıları kullanarak iki seviyeli erçekleyiniz. 1 saat 15 dakikadır. Bir minimal fonksiyonu iki seviyeli biçimde gerçekleyiniz. (35P) F‘e ilişkin çarpımlar toplamı şeklindeki minimal fonksiyon(ları) karnaugh öntemi ile bulunuz. BAŞARILAR DİLERİM 155 . Kitap ve notlara bakılmaz. A B=B A (30P) 1) 24.1.2000 F=Σ 0. Ertuğrul ERİŞ Lojik Devreler 1.7.10.11.8.9.13. Süre.

S z1 D z2 a b 00 b d 01 c h 01 d g 00 e a 10 f b 00 g e 01 h g 00 SD:sonraki durum JK y 0 1 yY 00 01 11 10 JK 0k 1k k0 k1 00 01 11 10 0 0 1 1 1 0 0 1 2. Kitap ve notlara bakılmaz.2001 1. 1 saat 15 dakikadır. c=110 . e=001 .1. Durumlara aşağıdaki gibi kodlar verilmesi halinde oluşacak devreyi JK bellek elemanları kullanarak minimum elemanla gerçekleyiniz. BAŞARILAR DİLERİM 156 . b=100 . ne gibi değişiklikler olurdu? Açıklayınız. Devreye 00 başlangıç durumunda aşağıdaki girişlerin uygulanması halinde. açıklayınız. Bu devrede hatalı çıkışlar gözlenebilir mi? Nedenleriyle açıklayınız.Vize Sınavı 5. g=000 .(50 Puan) Verilen durum tablosunda eşdeğer durumlar olup olmadığını inceleyiniz. f=011 .(50 Puan) Aşağıdaki devrenin analizini yaparak durum tablosunu oluşturunuz. Durum diyagramını çiziniz. Süre. a = 010 . durum diyagramını çiziniz (MUX’un ağırlıksız seçim ucu a’dır). Dr. zararlı hatalı çıkış var mıdır.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof. çıkışların ve durum değişkenlerinin alacağı değerleri zaman diyagramı üzerinde gösteriniz. h=111 Durum indirgemesi yapmamız bir fayda sağladı mı? Devreyi durum indirgemesi yapmadan gerçekleseydik. Ertuğrul ERİŞ Lojik Devreler 2. Varsa alfabetik olarak daha sonra gelen durumları indirgeyerek indirgenmiş durum tablosunu oluşturunuz. d=101 .

2 saattir. Ertuğrul ERİŞ Lojik Devreler Final Sınavı 1.11 A.01 C. Dr.11 G.00 A.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof. Yarışmacının cevap verme hakkı olduğunu gösteren çıkış. (Yanıt verme hakkı var:1 .10 E.(40 Puan) Yanda durum tablosu verilen ardışıl makinada eşdeğer durumları indirgeyiniz Durum kodlaması yapınız. Sistem herbir yarışmacı için aynı olan birimlerin (yarışmacı devresi) yandaki şekildeki gibi kaskad bağlanması ile oluşturulur.00 D. Basılmadığında :0) Komşu Giriş (KG): Herhangi bir düğmeye basıldığı bilgisinin iletildiği giriş. yok : 0) Yarışmacı devresine ait durum diyagramını çiziniz.2001 A B C D E F G H x=0 B.01 C.11 E.01 H.11 F. Süre. bu yarışmacı da dahil hiçbirinin uygulayacağı giriş durumu değiştirmeyecektir.(40 Puan) Aşağıda durum diyagramı verilen devreyi JK tipi bellek elemanları ile gerçekleyiniz. 0/00 A 1/11 0/01 1/10 0/01 C 0/10 1/00 D 1/10 B Durum kodları: A : 00 B : 11 C : 01 D : 10 2. Kitap ve notlara bakılmaz.10 F. Lamba (L): i.2.01 E.10 JK ters tanım bağıntısı: yY 00 01 11 10 jk 0k 1k k0 k1 3. Komşu Çıkış (KÇ): Herhangi bir düğmeye basıldığı bilgisinin iletildiği çıkış. yarışmacının kullandığı giriş (düğmeye basıldığında :1 .10 x=1 C.00 H. NOT: Yukarıdaki sistem yapısı dışında herhangi bir sistem yapısı da tasarlayabilirsiniz.(20 Puan) Bilgi yarışmalarında.11 B. 2. sorulan soruya sadece düğmesine ilk basanın cevap vermesine olanak tanıyacak bir sistem tasarlanacaktır. Düğme (D): i. BAŞARILAR DİLERİM 157 . Cevap verme hakkına sahip olan yarışmacının lambası yandıktan sonra.birim (yarışmacı devresi) için . i.

12 full adder.ıkış yelpazesi (Fan out).abece. 21 birleşim. 36 Master slave. 18 birleştirme işlemi. mertebeden alt küp. 12 Kenar tetiklemeli bellek elemanları. 72 encoder). 13 Geri beslemeli mantık devresi. 18 Karnaugh diyagramı. 77 Erasable PROM. 66 ikili mantık. 1 kodlayıcı. 91 Look ahead carry). 39 Minimal bütün işlemler. 44 ASCII. 56 dual. 98 Consensus teoremi. 7 LSI. 30 Ayrık zamanlı (discrete) işaret. 2 Ana-bağımlı. 2 Electronically alterable ROM. 56 kodlama(düğümleme). 84 durumların kodlanması. 72 EPROM. 136 Asenkron makinalar. 25 Doğruluk tablosu. 72 Dağılma (distributive). 37 çevrim ( cycling). 66 LSB(Least Significan Bit). 77 EBCDIC. 5 ardışıl devreler. 19 Bütün işlemler. 82 MSB(Most Significant Bit). 72 kombinezonsal (combinational) devreler. 26 Don't care functions. 81 Asal bileşen (prime implicant). 52 konumsal sayı dizgeleri. 32 m. 5 Kombinezonsal devre. 35 Minterim. 85 associative. 92 Çoğullayıcı. 14 Boole fonksiyonu. 107 EAROM. 2 asenkron sayıcılar. 4 Devingen bellek elemanl. 64 ikili (bit). 6 kuvvet kümesi. 14 darbe modu. 37 Gerilim mantığı. 19 Boole fonksiyonunun uzunluğu:. 66 ileri beslemeli bir mantık devresi. 40 indirgenme. 42 Boole Cebri. 63 158 . 25 analiz. 81 ardışıl makinalar. 95 kesişim. 12 Fonksiyonel bağıntı (functional relation). 19 Boole olmayan fonksiyon. 32 komşu kareler. 2 bellek. 13 flip flop. 77 enable. 146 ikili kodlanmış onlu toplayıcılar. 84 Durum tablosu. 64 carry propagation. 3 hızlı elde (look ahead carry). 14 durağan (statik) bellek eleman. 77 EPROM. 28 alphanumeric (abece sayısal). 15 Eşdeğerlik bağıntısı (equivalence relation). 59 fundemenlal mode. 23 Mantık devresi:. 82 Mealy makinesi. 77 elektronik olarak silinebilen ROM. 14 devingen (dinamik) bellek eleman. 41 asal bileşenler tablosu. 21 Çevre. 77 erasable ROM. 17 Decoders. 146 Birim eleman. 52 Makterim. 107 irreducible. 40 irredundant. 94 Anahtar fonksiyonları. 94 Matematiksel model. 32 ardışıl (sequential) devreler. 41 Kartezyen çarpım:. 16 Ayrıcalı-VEYA kapısı. 12 Değişken. 35 carry generate. 22 Moore makinesi. 18 latch. 17 Counters). 81 ardışıl mantık. 118 Eşdeğer kuvvet (ıdempotent). 12 BCD (Binary Coded Decimal). 31 mantık devresine ilişkin graf (çizge). 63 LSI(Large Scale Integrated Circuits). 85 Geçiş tablosu. 1 Bağıntı (Relation). 89 kapı. 25 Clear. 136 Ç. 5 kardinalite. 1 ikinci tip kanonik açınımı. 25 Doğru ye yanlış makterimler. 31 Gray kod. 4 Doğru ve yanlış minterimler. 64 cebrine iki değerli Boole cebri. 37 indirgenemeyen fonksiyon. 28 Giriş yelpazesi (Fan in). 1 Akım mantığı. 69 değer kümesi. 77 Eşdeger durum. 14 birinci tip kanonik açınım. 31 çarpımlar terimleri toplamı. 4 Durum diyagramı. 85 De Morgan teoremi. 86 binary cell. 84 Geçişlilik (transitive) özellik. 40 JK bellek elemanı. 1 ikili hücre. 7 MSI. 82 Minimal (indirgenmiş) fonksiyon. 18 Kısmen belirlenmiş fonksiyonlar. 22 ileri bakmalı paralel toplayıcı. 86 Fonksiyon.

107 SR bellek elemanı. 108 toplamlar terimleri çarpımı. 4 seven segment display. 29 VE(AND) kapısı. 12 tanım kümesi(domen). 28 preset. 88 Temel mod. 136 ROM. 30 VEYA(OR) kapısı. 13 Yarı toplayıcı. 14 sayamak (digit). 77 Simetri özelliği. 12 Temel asal bileşen (Essential prime implicant). 16 159 . 32 mux. 1 T tetikleme bellek elemanı. 77 pulse mode. 15 VE kapısı. 14 Yol. 30 TÜVEYA kapısı. 45 ters tanım bağıntıları. 37 Yutma teoremi. 5 TÜMLEYEN kapısı. 84 tümleştirilmiş devre.MSI (Medium Scale Integrated Circuits). 28 negative edge. 85 Qulne Mc. 28 Örten (cover) fonksiyon. 42 temel bellek elemanları. 59 yazmaç (register). 30 TÜVE kapısı. 41 ripple counters. 66 Yer değiştirme (comutative). 91 Negatif mantık. 72 Sürekli işaretl. 77 silinebilir PROM. 31 Tümleyen kapısı. 98 PROM. 1 Sayısal (digital) işaret. 91 n-lik işlem (n-ary operation). 13 sistem. 107 state reduction. 41 paralel iletim. 88 Sabit (değişmez). 18 PLA (Programmable Lojik Array). 86 SSI elemanlar. 66 Sıra bağıntısı (order relation). 63 positive edge. 1 sözle tanımlama.Cluskey yöntemi. 22 transition table). 41 tam toplayıcı. 12 önermeler cebri. 90 taban (radix). 91 pozitif kenar. 33 seri iletim. 107 strobe. 63 Saatli SR bellek elemanı. 85 sentez işlemi. 140 permütasyonları (devşirim). 13 siliebilen ROM. 60 Tamamen belirlenmiş bağıntı (Completely specified relation). 85 temel satır. 72 negatif kenar. 5 VEYA kapısı. 5 VLSI(Very Large Scale Integrated Circuits). 4 Paralel yüklemeli ikili senkron sayıcılar. 5 yedi bölümlü gösterici. 31 state assignment. 30 Üreysel (generic) değişken. 91 Pozitif mantık. 107 Yansıma (refleksive). 75 ROM (Read Only Memory). 6 tablo yöntemi. 1 Senkron makinalar. 32 word description. 59 Tam toplayıcı.

: ‘Logic Desgn of Digital Systems’. ‘Fundemantals of Logic Design’. ‘Sayısal Tasarım’. 1994. MEB Yayınları. Allyn and Bacon. ‘Dgital Logic and Computer Design’. 1994. Prentice-Hall. Deschams J. D. D. 'Contemporary Logic Design' Benjamin/Cummings. 1980. ‘Introduction to Switching Circuit Theory’. 1970. Dietmeyer. 1980.: Kohavi Z. 1971. 1994 ‘Switching and Automata Theory’ 1974.. ‘Digital Hardware Design’.: ‘Digital Systems Imlementation. Sankur B. Prentice-Hall. ‘An Engineering Approach to Degital Design’. West Publishing. with Algorirtm Davio M.KAYNAKÇA Almaini A. Wakerly J. 1968. Prentice-Hall 1978. P. John Wiley. Prentice-Hall. 1990. Thayse A. 1987.: ‘Electronic Logic systems’. 1979. ‘Modern Switching Theory and Digital Design’.: Mano M.: Mano M.: Katz R.: Givone.:‘Bilgisayar ve Mantık Devreleri’.. McGraw-Hill. Boğaziçi Üniversitesi. .: Roth C.H.: Pertman J..F. Y. McGraw-Hill. 1986. Wood.: Fletcher W. Stefanopulos. McGraw-Hill. : 'Digital Design' Prentice Hall.: Lee S. 2000 ‘Switching Theory’.

You're Reading a Free Preview

İndirme
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->