YILDIZ TEKNİK ÜNİVERSİTESİ Elektronik ve Haberleşme Mühendisliği Bölümü

LOJİK DEVRELER DERS NOTLARI

Prof. Dr. Ertuğrul ERİŞ
Devreler ve Sistemler Anabilimdalı

İSTANBUL, 2001

BÖLÜM 1 SAYISAL DİZGELER ...............................................................................1
1.1 1.2 1.3 1.4 1.5 Sayısal Dizgelerin (sistem) Temel Kavramları .......................................................................1 Bilginin İletilmesi ......................................................................................................................4 Bilginin Saklanması ..................................................................................................................4 Bilginin İşlenmesi .....................................................................................................................5 Konumsal Sayı Dizgeleri ..........................................................................................................6 Taban dönüştürülmesi........................................................................................................7 1.5.1 Aritmetik .............................................................................................................................9 1.5.2

BÖLÜM 2 BOOLE CEBRİNE GİRİŞ .......................................................................12
2.1 2.2 2.3 2.4 2.5 2.6 Matematiksel Genel Kavramlar..............................................................................................12 Boole Cebri..............................................................................................................................14 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar ...........................................................18 Boole ve Boole Olmayan Fonksiyonlar ................................................................................19 İki Değerli Boole Cebri ve Anahtar Fonksiyonları ...............................................................25 Özet ..........................................................................................................................................27

BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ..............................................28
3.1 3.2 3.3 3.4 Giriş ..........................................................................................................................................28 Önermeler Cebri ve İki Değerli Boole Cebri ....................................................................28 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri..............................29 Özet ..........................................................................................................................................38

BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ ...................................................39
4.1 4.2 Giriş ..........................................................................................................................................39 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması .......................................................41 Tablo yöntemi...................................................................................................................41 4.2.1 Asal Bileşenlerin Bulunması.............................................................................................42 4.2.2 Asal bileşenler tablosu ve minimal fonksiyonların bulunması....................................44 4.2.3 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi ...................................45 4.2.4 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi.........................................50 Karnaugh diyagramları.....................................................................................................50 4.3.1 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri52 4.3.2 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması .......................................53 4.3.3 Kısmen belirlenmiş fonksiyonlar ve karnaugh diyagramlarıyla minimalleştirilmeleri .......56 4.3.4

4.3

i

4.4

Kombinezonsal devre sentezi .............................................................................................58 Paralel toplayıcının sentezi ............................................................................................59 4.4.1 Kod dönüştürücü sentezi................................................................................................61 4.4.2

BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI ..................................63
5.1 5.2 5.3 5.4 5.5 5.6 5.7 GİRİŞ ........................................................................................................................................63 Paralel toplayıcı.......................................................................................................................63 Karşılaştırma devresi..............................................................................................................68 Çözücüler (Decoders).............................................................................................................69 Multiplexer (Çoğullayıcı) devreler .........................................................................................72 Read-Only Memory (ROM) .....................................................................................................75 PLA (Programable Logic Array) ............................................................................................77

BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ .............................................................81
6.1 6.2 6.3 6.4 6.5 6.6 Giriş ..........................................................................................................................................81 Ardışıl Makinelerin Modellendirilmesi ..................................................................................82 Ardışıl Makinelerin Sınıflandırılması ....................................................................................85 Bellek Elemanları ....................................................................................................................86 Bellek elemanlarının tetiklenmesi .........................................................................................91 Tüm devre olarak bellek elemanları yardımcı girişleri ........................................................98

BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ ..........................................................99
7.1 7.2 Saatli ardışıl devrelerin analizi ..............................................................................................99 Örnek bir Moore makinesi analizi..........................................................................................99 Matematiksel model ve analiz ........................................................................................100 7.2.1 Durum tablosu ve analiz..............................................................................................101 7.2.2 Durum diyagramı ve analiz ............................................................................................102 7.2.3 Zaman diyagramı (Timing diagram)...............................................................................102 7.2.4 Örnek bir Mealy makinesi analizi ........................................................................................103

7.3

BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ .......................................................107
8.1 8.2 8.3 8.4 Sentez yönteminin genel adımları.......................................................................................107 Modulo 8 ileri sayıcı..............................................................................................................110 Özel bir sayıcı devresi ..........................................................................................................112 Dizi detektörü ........................................................................................................................115

ii

.............................................................................130 Ötelemeli yazmaçlar..... BELLEKLER...........................................2 10...............145 Bellek birimi ......................................139 Paralel yüklemeli ikili senkron sayıcılar...............................................................................2 BÖLÜM 10 YAZMAÇLAR.............................................................1...148 Kaynakça ..................2.............136 İkili Asenkron Sayıcılar (Binary ripple counter) ....................2.........................................................130 10.....................1.............122 9...........2.................143 Sayısal sistemlerde zaman işaretleri ..............................1 Durum indirgemesi (state reduction).2 10...............................3 10.......... zamanlama dizileri üreten devreler..... SAYICILAR.............2 10....BÖLÜM 9 ARDIŞIL DEVRELERDE DURUM İNDİRGENMESİ VE DURUM KODLAMASI ..................................................................................................................................................................................................................................................3 10.........1 10....120 9.................1..................127 9............................................2 10.............2....................136 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) ..................118 9.......148 Örnek Sınav Soruları .............................................................................2 9..............140 Sayıcıların uygulaması olarak....................................................1 10.....1 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi........................................................................1 10...............................................118 Eşleştirme tablosu ile durum indirgemesi yöntemi........4 10...................143 Johnson sayıcılar ve 8 li zaman işareti üreteçleri..................................................................146 EKLER EK 1 EK 2 ..1 Durum kodlaması ..........................................................................2........................3..................................3..............4 Yazmaçlar ......................................................................124 9........................................................................................142 Kelime-zamanı darbesinin üretilmesi .......2 Durum kodlaması (state assignment)..............................124 Kod sayısı ve eşdeğer durum kodları .................3 1..........................137 İkili senkron sayıcılar..................133 Sayıcılar (Counters)...........1 10.....................................................2.................................................................................................................149 iii ..................................................1..130 Paralel yüklemeli yazmaçlar..................1.........

duman. bir bitlik bilgi taşıyor denir. (Şekil. ayrık zamanlı işarete bir örnektir. N doğal sayılar kümesinin sonlu bir alt kümesi olmasıdır (Şekil. Bu fonksiyonların ayrık olan fonksiyonlardan farkı. noktalama işaretleri. Yarıiletken elemanların güvenilir çalışması olan iletimde ve kesimde çalışma 0. R reel sayılar kümesi yerine.1 Farklı biçimlerde görülen işaretler c. Bir soruya ilişkin sorana göre aynı olasılıklı iki yanıta.1. rakamlar gibi simgeler aracılığıyla yapmaktayız. Her bir t anına belli bir reel sayı karşı düşer (Şekil. ışık. kimyasal yapılar gibi. mli mantık gibi.a). Yalnızca belli t ler için fonksiyon tanımlanmıştır. Sürekli işaretler: R reel sayılar kümesi olmak üzere f:R → R ye tanımlanan fonksiyonlardır. gerilim) olan işaretlerle ilgileneceğiz.1b) f(t) f(t) f(t) t a)Sürekli işaret b)Ayrık zamanlı işaret t c)Sayısıal işaret t Şekil 1.1.1. (1. değer kümesinin. Sayısal dizgelerde S=(0. b. Sayısal süzgeçlerdeki örneklenmiş işaret. Bu işaretlerin zamana göre değişimi üç farklı biçimde görülebilir. kullanılan mantığı belirler. Sayısal (digital) işaretler: S. Biz elektriksel yapıda (akım. Günlük yaşantımızda bilgi alış verişini (saklama.1) abecesine dönüştürülmesine kodlama (düğümleme) denir. sayılar. Bilişim kuramında bilgi birimi ikili (bit) dir. S kümesindeki eleman sayısı (m). Örneğin (evet. iletilir veya işlenirken çeşitli fiziksel yapılarda görülür: harfler (yazaçlar). a. elektriksel büyüklükler.1. Bu dersin kapsamı içinde yalnızca ikili mantıkla ilgileneceğiz.BÖLÜM 1 SAYISAL DİZGELER 1. Bu farklı simgelerden oluşan kümeye abece (alfabe).1 Sayısal Dizgelerin (sistem) Temel Kavramları Bilgi saklanır. iletme ve işleme) harfler (yazaçlar). N nin sonlu bir alt kümesi olmak koşuluyla f:N → S ye tanımlanan fonksiyonlardır. Alışılagelen abecenin. yok).1.c).1 simgelerine karşı düşürülür. Ayrık zamanlı (discrete) işaretler: N doğal sayılar kümesi olmak üzere f:N → R ye tanımlanan fonksiyonlardır. hayır).0) abeceleri 1 .1) ikili mantığı yaygın bir biçimde kullanılmaktadır. abecenin her bir elemanına da sayamak (digit) diyeceğiz. S=( 0. sayısal dizgeye ilişkin sayısal işaretin değer kümesi olan. (var.

birer bitlik bilgi taşırlar. Buna göre m sayamaklı bir abecenin her bir sayamağı (log2m) bitlik bilgi taşır. Bir başka deyişle m sayamaklı abecenin her bir sayamağına, (0,1) li simgeler karşı düşürürsek (kodlarsak), k ≥ log2m bağıntısını sağlayan en küçük tam sayı olan k tane (0,1) simgesine gereksinim vardır. Örneğin m=4 sayamaklı (A,.B,C,D) abecesinin her bir elemanı log24=2 bitlik bilgi taşır, yani A=00 B=01 C=10 D=11 biçiminde kodlanabilir ve her bir sayamağa (0,1) li iki tane simge karşı düşürülmüş olur. Bu da bit sayısına eşittir. Yani bu abece 2 bitlik bilgi taşır. Pratikte kullanılan, harfler, rakamlar ve noktalama işaretlerinden oluşan alıştığımız abeceyi, ikili abaceye dönüştüren en yaygın alphanumeric (abece ve sayılar) kod, ASCII (American Standard Code for Information Interchange) kodudur. Alıştığımız abecedeki her bir sayamak 7 bitle temsil edilebilir. Aşağıdaki Tablo 1.1 de bu kod verilmiştir. Örneğin A ve a için kodlar A a b7b6b5b4b3b2b1 10 0 0001 1 1 0 0 0 0 1 dır. Tablo 1.1 ASCII kodu b7 b4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 b3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 b2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 b6 b1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 b5 0 1 2 3 4 5 6 7 8 9 A B C D E F 0 NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI 0 0 1 DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US 0 1 0 SP ! " # $ % & , ( ) . + , . / 0 1 2 3 4 5 6 7 8 9 : ; < = > ? 0 1 1 @ A B C D E F G H I J K L M N O 1 0 0 P Q R S T U V W X Y Z [ \ ] ^ ş 1 0 1 , a b c d e f g h ı j k l m n o 1 1 0 1 1 1 p q r s t u v w x y z { | } ~ DEL

ASCII koduna alternatif olarak kullanılan EBCDIC (Extended Binary Coded Decimal Interchange Code) kodu vardır, genellikle IBM bilgisayarlarda kullanılır. Yalnızca nümerik olan kodlar da vardır. 10 lu abecedeki sayamakların ikili abecedeki karşılıklarını veren kodlar, genellikle BCD (Binary Coded Decimal) olarak anılırlar. log2 10 = 3 ile 4 arasında bir sayı olduğundan, bu kodlamada 4 bit'e gereksinim vardır. Bu durumda 10 kod kullanılacak diğer 6 kod ise atıl kalacaktır. Aşağıdaki Tablo 1.2 de BCD kodlar verilmiştir. Koyu bölmedeki rakamlar konumların ağırlıklarını 2

göstermektedir. Örneğin 7421 kodunda 8 rakamı 1.7+0.4+0.2+1.1 olarak bulunur. Son sütunda ki kodlama 8421 koduna 3 eklenerek bulunur. 1. sütundaki kod yaygın bir biçimde kullanılır ve BCD kod dendiği zaman bu kod anlaşılır.

Tablo 1.2 Değişik BCD kodlar Onlu ayamak 0 1 2 3 4 5 6 7 8 9 8421 odu 8421 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 5421 odu 5421 0000 0001 0010 0011 0100 0101 0110 0111 1011 1100 7421 odu 7421 0000 0001 0010 0011 0100 0101 0110 1000 1001 1010 Excess kodu 8421 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

Tablo 1.2 Gray kodu

0 1 2 3 4 5 6 7

000 001 011 010 110 111 101 100

Gray kodu bir başka sıkça kullanılan koddur. Bu koda dönüştürülecek abecedeki sıralı elemanların ikili kodlanmasında komşu sıralardaki kodlarda yalnızca bir bitte değişiklik vardır. Örneğin yukarıda Tablo 1.3 te verilen 3 bitli Gray kodunda 3 ve 4 gibi komşu elemanlara verilen kodlarda, (010, 110) yalnızca en soldaki bit değişmiş diğerleri değişmemiştir. Şimdiye kadar, Şekil 1.2 de canlandırıldığı gibi, sayısal dizgenin girişine gelen (0,1) abeceli sayısal işaretin, alışılagelen abece'den kodlama ile nasıl üretildiğini gördük. Şimdide sayısal dizgenin iç yapısını, alt dizgelerini görelim. Sayısal dizge bilginin iletimine yarayan iletim elemanları, bilginin saklanmasına yarayan bellek elemanları ve bilginin işlenmesi, yeni bilgi üretilmesine yarayan işlem elemanlarından oluşur (Şekil.1.2). Bu elemanlar arasında eşgüdümü sağlayan komut işaretleri, neredeki bilginin ne kadar saklanacağı veya ne zaman neredeki bilginin nasıl işleneceğini belirler.

3

Bellek elemanları Alıştığımız abece kodlama (0,1) abecesi Sayısal işaret Iletim elemanları İşlem elemanları

Şekil.1.2. Sayısal dizge ve iç yapısı. 1.2 Bilginin İletilmesi Bilginin iletilmesi iletim elemanlarıyla olur: İletken tel, elektromagnetik alan gibi. Tellerle yapılan iletimde kodlama sonucu elde edilen n bitlik bilginin her biti bir telle iletilebilir, buna paralel iletim denir. Ya da bilgiye ilişkin bitler bir tel üzerinde zaman içinde sıralı olarak iletilebilir, buna da seri iletim denir. Paralel iletimin daha hızlı olacağı açıktır, bedeli tel maliyetidir. Bu nedenle uzak mesafelerdeki iletimde, genellikle seri iletim; kısa mesafelerdeki iletimde ise paralel iletim seçilir. 1.3 Bilginin Saklanması Bilgi, devingen (dinamik) bellek elemanlarıyla tekrarlanarak saklandığı gibi, durağan (statik) bellek elemanlarıyla da uzun süreler saklanabilir. Örneğin disketler, compact diskler (CD) , hard diskler gibi Devingen bellek elemanları, yeni bir komut gelene kadar bir bitlik bir bilgiyi saklayan elemanlardır. Çeşitli türleri vardır. Şekil.1.3 de bir bellek elemanına ilişkin giriş ve çıkışlar gösterilmiştir. C komut darbelerinin giriş ucudur, bu darbeler geldiğinde bellek elemanı D girişini kabul eder. Q çıkıştır. Q', Q nun tümleyeni diye adlandırılır ve Q=0 iken Q'=1, Q=1 iken Q'=0 olur. Gecikme elemanı olarak bilinen bu eleman, komut işareti varken girişine gelen sayısal işareti çıkışına ötelenmiş olarak vermektedir. Girişle çıkış arasındaki ilişkiyi Q(i+1)=D(i) biçiminde
D Q Q

C C t1 D Q

t2

Q' Şekil.1.3 Gecikme bellek elemanı ve giriş çıkış ilişkisine bir örnek.

4

Kapısı Şekil. A A C B C B A C A 0 1 C 1 0 A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 A 0 0 1 1 B 0 1 0 1 C 0 1 1 1 Tümleyen Kapısı VE. Belli başlı işlem elemanları ve giriş çıkış bağıntıları Şekil.4. Bu da i anındaki girişin (i+1) anında çıkışta görülmesidir.5 de verilmiştir. Böyle elemanları içeren mantık devrelerine ardışıl (sequential) devreler denir. Basit ikili işlem elemanları kapılardır (Gate).Yaygın biçimde kullanılan işlem elemanları. Bir yazmaç devresi. Bu özellik bellek elemanlı devrelerde görülen genel bir özelliktir.1. yani çıkış bilgileri giriş bilgilerinden farklıdır ve çıkışlar girişler cinsinden yegane olarak belirlenir. 5 . girişler cinsinden yegane olarak belirlenememektedir. Şekil.1. VEYA(OR) kapısı da girişlerden en az biri veya ikisi birlikte 1 olduğunda çıkış 1 olur. t=i x Gecikme1 t> i+1 Q =x 1 y Gecikme2 Q2 = y z Komut t=i Gecikme3 Q =z 3 Şekil. Başka elemanların çıkışları olan X Y Z uçlarındaki bilgi.5.1.Kapısı VEYA . 1. Çıkış. Böyle elemanlardan oluşan mantık devrelerine kombinezonsal (combinational) devreler denir.1. yani bilgi depolanmış olacaktır . Bu işlem elemanları yeni bilgi üretirler.1. kapıyı yöneten işaret gözüyle bakılabilir. aynı girişler için çıkışların farklı olduğu gözlemlenir. Tümleyen kapısı çıkışında girişinin zıddını verir. aksi halde 0 olur.ifade edebiliriz. bilginin depolanmasına ilişkin bir örnek devredir. VE (AND) kapısında A girişine. Bu devreye yazmaç (register) devresi denir. Şöyle ki A=1 iken B=C yani kapı açık ve A=0 iken C=0 yani kapı kapalıdır.3 de t = t1 ve t=t2 anlarında. Konuşma dilinde ve / veya' ya karşı düşer.4 te verilen gecikme elemanlarından oluşmuş mantık devresi. Komuta yeni bir işaret gelene kadar çıkış aynı kalacak. Şekil. komuta işaret geldiğinde gecikme elemanlarının çıkışlarında görülecektir.4 Bilginin İşlenmesi Bilginin işlenmesi işlem elemanlarıyla yapılır.

A B Şekil.... zil çalar. zilin çalması mantık 1'e çalmaması da mantık 0'a karşı düşsün. B=1 (kasa açılmış) ise Z=1dir..5 Konumsal Sayı Dizgeleri On tabanlı bilinen abecenin.. B anahtarı da birinin kasayı açmasında 1..5. yabancı birinin aynı kasayı açmasında ise zilin çalmasını sağlayan basit bir anahtarlı devre Şekil.1.d-2.1. ya şekildeki devre ile veya bir VE kapısıyla üretirler. 4. Simgesel olarak R tabanlı bir konumsal sayı dizgesinde N = dm. Görevli birinin kasayı açmasında bir zilin çalmamasını. d i ∈ R olup işlemler on tabanında yapılır.6. Öte yandan R=2 R=(0.Kombinezonsal bir devre örneği olarak bir alarm devresi tasarlayalım.d-1.d-1R-1 +.2 + 0 2 + 1 2 = 13|10 dur. 9} kümesidir. Örneğin R=10 R= {0.1) abecesine dönüştürülmesi ve bu abecede aritmetik işlemlerin yapılışını sırasıyla inceleyelim. R sayamaklı (rakamlı) sıralı bir abeceden oluşan konumsal sayı dizgeleridir. Sözünü ettiğimiz bütün giriş kombinezonları ve çıkış Şekil. aksi halde 0 olsun... 3. B=0 (kasa kapalı) ise Z=0 dır.A=1 (görevli yok). 7..6 da ki tabloda verilmiştir.. zil çalmaz -görevli varken yabancının gelmeyeceğini varsayalım. zil çalmaz.5.6. Örneğin 1 in bir ilerletilmişi 2... Bir sayamağın bir ilerletilmesi: sıralı abecede bir sonraki sayamaktır.dm ile ifade edilen N sayısının 10 tabanındaki karşılığı N|R=∑ di R i = dm R m +.1.2. Görüldüğü gibi sayamakların bulundukları konumların tabana bağlı ağırlıkları vardır. Sayı dizgelerindeki sayamaklara "rakam"da denir.6 da verilmiştir. Olası bütün durumlar: A=0 (görevli var)... 1. 9} için 10 tabanındaki 547 sayısı 547|10 =5 10 +4 10 +7 10 =547|10 dur. Kombinezonsal bir alarm devresi. A ve B anahtarlarının kapalı olması mantık 1'e..1. A ve B bilgileri zilin çalıp çalmamasına komuta eden bilgiyi (Z). A anahtarı görevlinin işe geldiğinde açtığı (0) ve gidişinde kapadığı (1) bir anahtar olsun. ilgilendiğimiz iki tabanlı (0.. B=1 (kasa açılmış) ise Z=0 dır.. Örneğin onlu sistemde R=10 olup sıralı abece R= {0.dm R m . 8. 9 un bir ilerletilmişi 0 dır.. 4.. Görüldüğü gibi VE kapısının giriş çıkış ilişkisi ile bu tablo aynıdır.1. açık olması mantık 0'a. A=1 (görevli yok).2. taban (radix) denen bir pozitif R tam sayısı ile.1) için 2 tabanındaki 1101 sayısı 1101|2 = 1. Bu nedenle bu dizgelere konumsal sayı dizgeleri denilmektedir. A=0 (görevli var).d-2R-2 +. 7.d2 d1 d0. Her konumun (basamağın) R ile belirlenen bir ağırlığı vardır.6. 8. Kullanıla gelen sayı dizgeleri. + d2R2 + d1R1 + d0R0 +. B=0 (kasa kapalı) ise Z=0 dır. Konumsal sayı dizgelerinde pozitif tam sayıların yazılması yöntemi 1) ilk tam sayı (0) dır 6 2 1 0 2 1 0 .. zil çalmaz. 3.(1) formülüyle belirlenir.

Kalanlar geriye doğru ard arda yazıldığında. 7 ... N i :Bölüm. Eğer ilerletme sonucu yeni sayamak (0) oluyorsa bu basamağa (konuma) (0) yazılır ve bir soldaki basamaktaki sayamak bir ilerletilir. d =N + 0 1 R R d d d N 10 N = 1+ 0 =N + 1+ 0 2 R R R2 R2 R2 . + 0 i R Ri R2 Ri d d N d d d d d N 10 0 = i + i − 1 + i − 2 + . İşlemler 10 tabanında yapılmaktadır. + 0 = N ( = 0) + i + i − 1 + i − 2 + . 1.. Tanıt: N 10 : 10 tabanındaki sayı. Aşağıda 10 tabanındaki 3545 sayısının 6 tabanında karşılığının bulunması bir örnek olarak verilmiştir. N 10 d d d = N + i − 1 + i − 2 + .. sekizli (octal) ve 16 tılı (hexagonal) tabanlardır. .. On tabanında verilen herhangi bir sayıyı R tabanındaki sayıya dönüştürmek için tutulan yol ise. + i +1 i +1 2 3 i 2 3 i +1 R R R R R R R R R ________________________________________ N 10 = N = d R i + d Ri − 1 + d R i − 2 + .2) ikinci ve sonraki sayılar şöyle yazılır: En küçük ağırlıklı basamaktaki sayamak bir ilerletilir. verilen sayıyı R ye (on-tabanında) bölüp kalanı tutmak. Çünkü yukarıdaki (1) ifadesindeki di ler burada kalanlara karşı düşmektedir.5. d: kalan olsun.1 Taban dönüştürülmesi Yaygın biçimde kullanılan tabanlar onlu. ikili . + d R 0 i i i −1 i−2 0 N 10 ( ) Bu açınımda di en çok ağırlıklı bit MSB (Most Significant Bit) d0 ise en az ağırlıklı bit LSB(Least Significant Bit) olarak adlandırılırlar. Tam sayıların bu biçimde yazılması saymaya karşı düşer. R tabanındaki sayı elde edilir. çıkan bölümü tekrar R ye bölmek kalanı tutmak ve bu işleme bölüm sıfır oluncaya kadar (Ni+1 =0) devam etmektir.. Böyle devam edilir. Herhangi bir tabandaki bir sayının on-tabanına dönüştürülmesi (1) formülüyle yapılır.. R: istenen taban (bölen)..

5202 6 0. Tablo 1. 10 tabanında 16 ya kadar sayıların diğer bazı tabanlardaki karşılıkları aşağıda Tablo 1.8906 × 6 = 5. 16 tabanında gerekli olan ilave sayamaklar yazaç(harf) olarak kullanılır. bulunan yeni ondalıklı sayı tekrar R ile çarpılır ve tam kısmı tutulur.3696  0.8906 sayısının 6 tabanına karşılığının bulunması bir örnek olarak verilmiştir.3 Yaygın tabanlar arası dönüşümler 10 tabanı 2 tabanı 8 tabanı 16 tabanı 0 0000 00 0 1 0001 01 1 2 0010 02 2 3 0011 03 3 4 0100 04 4 5 0101 05 5 6 0110 06 6 7 0111 07 7 8 1000 10 8 9 1001 11 9 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 8 .3696 × 6 = 2.3436 × 6 = 2.8906 10 = 0.5 3545:6 = 590 +  6 2  590:6 = 98 + 6   2 98:6 = 16 +  ⇒ 3545 10 = 24225 6 6  4 16:6 = 2 +  6  2 2:6 = 0 +  6  On tabanında ondalıklı bir sayının herhangi bir R tabanında karşılığının bulunması: Sayı R ile çarpılır (10 tabanında). 0. tam kısmı tutulur . Tutulan rakamlar ondalıklı olarak ard arda yazılarak istenilen R tabanındaki ondalıklı sayı bulunur.3436  0.0616 × 6 = 0. Böyle istenildiği kadar devam edilir. Aşağıda ondalıklı on tabanındaki 0. Tanıt bir önceki tanıta benzer biçimde yapılır.2176  Tam ve ondalıklı kısmı olan bir sayı için dönüşüm tam ve ondalıklı kısmı ayrı ayrı düşünülerek iki adımda yapılır.0616 ?  ⇒ 0.3 te verilmiştir.

Toplama: P ve Q tam sayılarının toplamı (P+Q): P tam sayısının. Örneğin 7 tabanından 11 tabanına dönüşüm yapmak için önce 7 tabanındaki sayıyı 10 tabanına.Görüldüğü gibi taban dönüştürürken. Eğer en küçük ağırlıklı basamaktaki rakamlar 9 . 10 tabanından herhangi bir tabana dönüşümde ise bölme işlemleri yapmamız ve kalanları saptamamız gerekir. İki tabanındaki sayı LSB ten başlayarak üçer üçer gruplandırılır ve her üçlü grubun 8 tabanındaki karşılığı yazılırsa 8 tabanındaki sayı bulunur. İki ve sekiz tabanı için toplama tabloları. Buda sayma işlemidir.0111 1010|2 = A7A|16 dır. bu işlem daha basit yapılabilir. dörtlü gruplar yapmak gerekir. sonra varmak istediğimiz tabana. bu rakam toplamda ki aynı ağırlıklı basamak yerine konur. en küçük basamağındaki rakamından başlayarak -bulunulan tabanda. Elde nin 0 olduğu düşünülmüştür. Herhangi bir tabandan herhangi bir bir başka tabana dönüşümü ise önce 10 tabanına. her hangi bir tabandan 10 tabanına dönüşü (1) ifadesini kullanarak hemen yapabiliriz. Benzer biçimde 16 tabanına geçişte de. Eğer bu rakamların toplamı. önce en küçük ağırlıklı basamaktaki rakamların toplamından başlanır. Soldaki basamaktaki sayamağa (rakama) "elde" denir. 1.2 Aritmetik Herhangi bir tabanlı konumsal sayı dizgesinde aritmetik işlemler. Tablo.5.1. İki ve sekiz tabanlı sayı dizgeleri için toplama tablosu Tablo. dönüştürme işlemleri yapmak gerekmektedir.4. Tanıtını düşününüz. onlu sistemdekine benzer biçimde yapılır. Ancak ilgili tabana ilişkin toplama tablosu kullanılarak. Tersi taban dönüşümünde 8 tabanındaki her bir sayamağa karşı gelen üç bitlik iki tabanındaki sayılar yan yana yazılarak bulunur. Örneğin 101 001 111 010|2 = 5172|8 dir.1.Q defa ilerletilmesidir.4 de verilmiştir. Herhangi bir tabanda iki sayı toplanırken. sonrada bulunan 10 tabındaki sayıyı 11 tabanına dönüştürmek gerekir. 2 tabanından 8 ve 16 tabanlarına geçişler için kısa yollar verilebilir. örneğin 1010. tabloda tek basamaklı ise. + + 0 1 0 00 01 elde 1 01 10 0 1 2 3 4 5 6 7 0 0 1 1 2 2 2 3 4 3 3 4 5 6 4 4 5 6 7 10 5 5 6 7 10 11 12 6 6 7 10 11 12 13 14 7 7 10 11 12 13 14 15 16 Tablolarda görüldüğü gibi toplam iki basamaklı bir sayı olabilir.

Böylece ödünç alınan basamaktaki rakam bir küçültülmüş olur. Sonuç toplam. eklenir.1. 1101. toplanan sayılardan bir basamak daha sola kayabilir.1. Tablo.toplamı. ikinci basamaktaki rakam ise "elde" olarak bir soldaki basamaktaki rakamlar toplamına eklenir. Bu işleme sola doğru devam edilir. Tablo. Çarpma tablosundan yararlanarak daha çabuk sonuca varılır. ikinci basamaktaki rakam ise çarpımda bir soldaki basamağa elde olarak aktarılıp. birinci basamaktaki rakam toplamda ki en küçük ağırlıklı basamağa yazılır.75|10 25.01|2 +1011.1. tabloda iki basamaklı ise. İki rakamın çarpımında bulunan.5.00|10 772|8 +647|8 1641|8 506|10 +423|10 929|10 Çıkarma: Çıkarma işlemi çıkarma tablosundan yararlanarak yapılır. İki ve sekiz tabanları için çarpım tabloları x X 0 1 0 0 0 1 0 1 0 1 2 3 4 5 6 7 0 0 1 0 1 2 0 2 4 3 0 3 6 11 4 0 4 10 14 20 5 0 5 12 17 24 31 6 0 6 14 22 30 36 44 7 0 7 16 25 34 43 52 61 10 . İki örnek aşağıda verilmiştir.birinci basamağındaki rakam çarpımda ilgili basamağa yazılır. iki basamaklı sayının -tek basamaklı ise soldaki basamağında (0) olduğu düşünülür . Bu işlemlere on tabandakine benzer biçimde devam edilir.25|10 +11.111|2 10011|2 772|8 -647|8 123|8 Çarpma: Bu işlem tekrarlanmış toplama işlemidir. soldaki ise çıkarılan sayıda bir önceki basamaktan alınan ödüncü gösterir. Tablo.6 da iki ve sekiz tabanı için çarpma tabloları verilmiştir.6. Sağdaki farkı.1. 11010|2 . İki tabanı için çıkarma tablosu a 0 1 b 0 00 01 a-b farkı 1 11 00 ödünç Bir örnek aşağıda verilmiştir.11|2 11001.00|2 13. Tablo.5 de iki tabanı için verilen tabloda iki rakamın farkı olan sayılar iki basamaklıdır.

4. 1101| 1011 -1011 1. on tabanındakine benzer biçimde yukarıda anlatılan çarpma ve çıkarma işlemleriyle yapılır..5. Bilgi iletişim sistemleri ile teknoloji arasındaki ilişkiyi tartışınız. 2. 3. İkili mantık yerine daha üst değerde bir mantıkla çalışan sayısal sistemde bilgi iletişiminde ne yarar sağlanabilir açıklayınız. 14: 2 = 7 Sorular 1.001 0010000 -1011 0101 1110| 10 -10 111 11 -10 10 -10 . 5. Analog ve sayısal işaretlerin saklanabildiği ortamları tartışınız.1 bölümünde anlatılan 8 ve 16 tabanları ile iki tabanı arasındaki geçiş kolaylığının neden öyle olduğunu kanıtlayınız. 1101|2 x1011|2 1101 1101 0000 + 1101 10001111 772|8 x647|8 6726 3750 +5734 642026|8 Bölme: Herhangi bir tabandaki bölme işlemi. 11 .Çarpmaya ilişkin bir örnek aşağıda verilmiştir. Bir konumsal sayı dizgesindeki sayamak sayısının fazla olmasının olumlu ve olumsuz birer yönünü tartışınız. İki tabanı için iki örnek aşağıda verilmiştir. 1.

Tanım 2. Hemen görülüyor ki R bir sıralı çiftler kümesidir. Tanım 2.5. B={b1b2b3}olmak üzere AxB={(a1b1) (a1b2) (a1b3) (a2b1) (a2b2) (a2b3)}dür. Yukarıdaki örnekte verilen R bağıntısı tamamen belirlenmiştir. F : A→ B ile gösterilir.2.BÖLÜM 2 BOOLE CEBRİNE GİRİŞ Boole cebrinin aksiyomatik tanımına geçmeden önce kullanacağımız matematiksel kavramların tanımlarını anımsayalım.4. Fonksiyonel bağıntı (functional relation): R bağıntısı tanım kümesindeki bir elemana değer kümesinde bir ve yalnız bir eleman karşı düşüyorsa bu bağıntıya fonksiyoneldir denir.6.2. Yukarıda verilen ikinci bağıntı bir fonksiyondur. A={a1a2a3} ve B={b1b2} kümeleri için R={(a1b1) (a1b2) (a3b2)} bağıntısı fonksiyonel değil. Fonksiyon: Tamamen belirlenmiş fonksiyonel bağıntıya fonksiyon denir. R={(a1b2) (a2b3)} kümesi bir bağıntıdır.1 Matematiksel Genel Kavramlar Tanım 2. 2. y ∈B olmak üzere bütün (x. R bağıntı olmak üzere R⊆ AxB dir. B. R > üçlüsüdür. Öyle ki A tanım kümesi (domen). Tanım 2. B değer kümesi. Şekil.1. fakat R = { (a1b2) (a2b3) (a3b2 ) bağıntısı fonksiyoneldir. Tanım 2.1 de verilen diyagramla gösterilen fonksiyon bir 2-li işlemdir. R : A→ B ile gösterilir. n-lik işlem (n-ary operation) : A . Tanım 2. tanım kümesindeki elemanların tamamı görünüyorsa bu bağıntıya tamamen belirlenmiş denir. y) sıralı çiftlerinden oluşan kümedir. Tamamen belirlenmiş bağıntı (Completely specified relation) : R bağıntısında.3. n n 12 . Bağıntı (Relation): A dan B ye bağıntı < A. Örneğin A ve B yukarıdaki örnekte verilen kümeler olmak üzere. Yada n-değişkenli fonksiyon denir. Örneğin A={a1a2}. x ∈A. A nın kendi üzerinden n defa kartezyen çarpımı olan küme olmak üzere : A → A ya olan fonksiyona n-lik işlem denir. Kartezyen çarpım: A ve B kümelerinin kartezyen çarpımı AxB.

a = b. a3 a3a1.2. Tanım 2. 3.c) ∈ R dir. a3 a2a1. a1 a2a3.7.a) ∈ R dir.c) ∈ R ise (a. b = c ise a = c biçiminde de ifade edilebilir. ve " = "` simgesi ile gösterilir. a2 a3a3. a2 a1 a2 a3 Şekil. Eşdeğerlik bağıntısı (equivalence relation): R:A→ A ya bir bağıntı aşağıdaki özelliklerin üçünü birden sağlıyorsa bu bağıntıya eşdeğerlik bağıntısı denir. 13 .Geçişlilik (transitive) özellik: (a. 2-li işleme (iki değişkenli bir fonksiyona) örnek.8. Böyle bir R bağıntısının özellikleri a = a.Yansıma (refleksive) özelliği: ∀ a ∈ A için (a.a) ∈ R dir. a2 a3a2.b) ∈ R.a) ∈ R için a = b ise bu bağıntıya sıra bağıntısı denir ve " < " simgesi ile gösterilir. a = b ise b = a.A2 A aaaa 1 1 a a a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 a3 a1 a2 1 1 1 1 f a1a2. 1.1.Simetri özelliği: (a. a1 a2a2. Örneğin A= {(a1a2a3 } kümesi için R= {(a1a1) (a2a2) (a3a3) (a1a2) (a2a3) (a1a3)} bir sıra bağıntısıdır. 2. a1 a1a3. Sıra bağıntısı (order relation): A→ A ya bir bağıntı yalnızca yansıma ve geçişlilik özelliklerini sağlıyor ve (a. (b.b) ∈ R ve (b. a1 1 A a1a2.b) ∈ R ise (b. Tanım 2. Örneğin A = {a1a2a3} kümesi için R = {(a1a1) (a2a2) (a3a3)) (a1a2 ) (a2a1) } bir eşdeğerlik bağıntısıdır.

a ∨ 0 = 0 ∨ a = a 2. a ∧ b = b ∧ a dır.) görülen yere (+) ve 1 görülen yere 0.2 Boole Cebri Tanım 2.c ∈S için 2.1. ' simgeleriyle gösterilir.b.3. a ∨ (b ∧ c) = (a ∨ b) ∧ (a ∨ c) dir. Tanım 2. Öyle ki S: Sonlu sayıda elemandan oluşan bir kümedir. Bunlara dual aksiyomlar da denir. R: 'Toplama' ve 'çarpma' denen ve tanımlanan iki 2-Ii işlem ile 'tümleyen' denen ve tanımlanan bir 1-li işlemden oluşan kümedir. Birim elemanları aksiyomu ∀ a ∈S için geçerli olan öyle bir 0 elemanı vardır ki a ile toplandığında a nın kendisini verir. Toplama. A: S nin elemanlarıyla R deki işlemlere ilişkin aksiyomlar kümesidir. 0 görülen vere 1 koyarak. Tümleyen elemanı aksiyomu ∀ a ∈ için öyle bir tümleyen denen a' elemanı vardır ki 1. Yine ∀ a ∈S için öyle bir 1 elemanı vardır ki a ile çarpıldığında a nın kendisini verir.2.4. Boole cebri aksiyomları A.1 Yer değiştirme (comutative) aksiyomu: a.2. İşlem tanımı uyarınca bu matematiksel sistem kapalıdır.R. 14 . a ∨ b = b ∨ a 2. adımlarından birinden diğerine yukarıda sözü edilen yer değiştirmelerle geçilir. A. Öyleyse var olan teorem veya cebirsel eşitlik dual aksiyomlar kullanılarak tanıtlanır. ∧ simgeleri yerine sırasıyla alışagelen kullanacağız.A) üçlüsü ile verilen bir matematiksel sistemdir. Tanım 2. a ∧ 1 = 1 ∧ a = a dır. Değişken: S kümesindeki herhangi bir elemanı simgeleyebilen bir simgedir. geçerli olan ve dual denen ikinci bir teorem veya cebirsel eşitlik bulunur.) simgelerini Teorem 2. a ∧ a' = a' ∧ a = 0 dır.11. yani (+) görülen yere (. Dağılma (distributive) aksiyomu 1. çarpma ve tümleyen işlemleri sırasıyla ∨ .9. A. (+).b ∈S için 1. Tanıt: Her aksiyomun 1. a ∨ a' = a' ∨ a = 1 2.10. Boole Cebri: Boole cebri M = (S. Sabit (değişmez): Boole cebrindeki S kümesinin her bir elemanı bir sabittir. ∧ . Bundan sonra ∨ . (.). (. a ∧ (b ∨ c) = (a ∧ b) ∨ (a ∧ c) a.) nın ve 1 ile 0 ın yer değiştirmeleriyle. Boole cebri aksiyomlarından çıkarılan bir teorem veya cebirsel eşitlikten (+) ile (. Yani 1. ve 2. A.

4. A. hem herhangi bir eleman (değişmez veya değişken) hem de cebirsel ifade olabilirler. a+1 = 1 2.2.1. Tümleyen elemanı tektir. A.a'1 A.2 =a A.3. Yani (a' )'=a dır. Yani a' tektir.a'2 A.3.eşitlik düalite teoremince tanıtlanır. Üreysel (generic) değişken: Aksiyomlarda kullanılan değişkenler olup.a'2=0 olsun. a.a'2 A.2 A.2 A.(a+a'2) A. o halde 0'=1 dir. Tanıt: a+a = 1.5.3.2 ve A.1 = a+a'.4. Tanıt: Varsayalım ki a ya ilişkin farklı iki tümleyen elemanı a'1 ve a'2 olsun. Teorem 2.2.2 A.2 A. 1.1 dual eşitlik benzer biçimde tanıtlanır. 4. Herhangi bir a elemanının tümleyeninin tümleyeni.2.1 gereğince sol taraf 0' dür. 15 . kendisine eşittir. a.1 Teorem 2.a'1=0 ve a+a'2=1.4. Teorem 2. çünkü eşittirler. Yani a+a'1=1.1 A. Tanıt: a+1 = 1.4.a'2+a'1. Eşdeğer kuvvet (idempotent) teoremi a+a = a ve a.12.3.2.2 = 0+a'1.3. a.a+a'1.2 = a'1.3.4. Tanıt: A.(a+a) A.4.(a+a'1) A.a A.1 = a+a' =1 2. 1'=0 olduğu dual aksiyomlardan yararlanarak tanıtlanır.1 = (a+a'2).2 = a+0 A.1 A.a = a dır.6.2 =a'2 a’nın tümleyeni farklı iki a1 ve a2 olamaz.4. a'1 = a'1. Teorem 2. Tanıt olmayana ergi yöntemiyle yapılmıştır.Tanım 2.1 aksiyomunda a elemanını 0 olarak alırsak 0+0'=1 dır.(a+1) = (a+a' ) (a+1) = a+a'. 0 = 0 dır.1 =a'2.3.1.2 =a. Birim elemanlarının tümleyenleri 0'=1 ve 1'=0 dır.a'2 varsayımımızdan =a'2.1 A.2 = (a+a') (a+a) A. Teorem 2.3.2.4. a'1= 1.

1 A. Yutma teoremi: a.7.Tanıt: (a')' = (a' )'.2.1 Teorem 2.a+(a' )'.2 ikinci eşitlik.2.(a'+b) = ab eşitlikleri sağlanır.2 A. [(a' )'+ a' ] = a.2 Diğer eşitlik dualite teoremince tanıtlanır.(a+b) = a eşitlikleri geçerlidir.1 A. b Boole cebrinin elemanları olmak üzere a+a.7 ve aY = aY = a [(a+b)+c] = a (a+b)+a.3.a = a. Boole cebrinin herhangi iki elemanı arasında a+a' b = a+b a. aX = aX = a[a+(b+c)] =a Teorem 2. Boole cebri (+) ve(. Tanıt: X=a+(b+c) Y=(a+b)+c olsun.b A.8.1 = 1.b = a a. 16 .4.a' = (a' )'.3.c Teorem 2.3 =a A. 4. yukarıda tanıtladığımız eşitliğin duali alınarak yapılır.2 = a(1+b) A.b) .2 = a+a.9.(a+b) A.1 = a+b A.) işlemleri için gruplandırılabilir.2 Teorem 2. Tanıt: a+a.2 A.b = a.2 A. Tanıt: a+a'b = (a+a') (a+b) A. Teorem 2.3.2 A.3. X = Y olduğunu tanıtlayacağız.4.a+a'.1 A.a+0 = (a' )'. yani associative dir.4.(b. Teorem 2.c dir.2 = a.1+a.c) = (a.4.1 = (a' )' (a+a' ) = (a' )'.7 = a dır O halde eşdeğerlik bağıntısının geçişlilik özelliği gereğince aX=aY=a (1) dır.2.c A. 2.1 =a A.2.3. a+(b+c) = (a+b)+c a.

3.10.b + a'. matematiksel tümevarımla (a1+a2+. De Morgan teoremi. Consensus teoremi a.+a'n biçiminde genelleştirilebilir.9 = (1+b) (a+l) A.2.4.4.a = 0 b'+a'0 A.c.b + a' c + b.1 17 . Teorem 2. .4.2 A.2 A. A.4.2 A.Diğer taraftan a' X = a' [a+ (b+c) = a' a+a' (b+c) = 0+a' (b+c) = a' (b+c) ve a' Y = a' [(a+b)+c) = a' (a+b)+a' c = a' a+a' b+a' c = 0+a' (b+c) = a' (b+c) geçişlilik özelliğiyle a' X = a' Y = a' (b+c) 1 ve 2 eşitliklerinden aX+a' X = aY+a' Y (a+a' )X = (a+a' )Y X=Y Yani a+(b+c) = (a+b)+c dir.a'n ) ve (a1.1 Teorem 2.c Tanıt: a. 2.2 A. Dual olan ikinci ifade benzer biçimde tanıtlanır.4.1 (2) dır.3 =1 Teorem 2. .b + a' c + b.an) ' = a'1+ a'2+.c = a.2 A.2.2.+a3)' = (a'1-a'2 a3 .a = [(a+a' )+b] [a+ (b+b' )] Teorem 2. (a' b' ) = aa' b'+ba' b' A.a2 .c = a.1 = 1. De Morgan teoremi: Boole cebrinin birer elemanı olan a ve b arasında (a+b)' = a' b' (ab)' = a'+b' bağıntıları vardır.2.1 Teorem 2..b =0 dır.3.2. Tanıt: (a+b)+a' b' = [(a+b)+a' ] [(a+b)+b' ] A.2.2 ve A. O halde aksiyom 4 gereğince (a+b)' = a' b' dür. A.b + a' c + b.5 Diğer taraftan (a+b) . Dual eşitlik benzer biçimde tanıtlanır.1 A.11.2 A.

B) (A) (ø) (A) (ø) (A.B) (B) (ø) (ø) (B) (B) (B) (A) (A. (Tablo 2.1. birleşim.B) (A.B) (A.(AB)} kümesi. S kümesinin elemanları için birleşin.B) (ø) (A) (B) (A.B) (A.(B). kesişim ve tümleyen işlemlerine ilişkin tanım tabloları aşağıda verildiği gibidir.) (A) (B) (B) (B) (A..b + a' c + a b c + a' b c = a b (1 + c ) + a' c (1+ b) = a.b + a' c + b. f : A → B tanımlanan farklı fonksiyon sayısı.c Teorem 2. S in n kez kartezyen çarpımı olan S n = SxSx. f7 f2 f3 f4 f5 f6 f8 b2 b2 b2 b1 b2 b2 b2 b1 b2 b2 b2 b1 b2 b1 b1 b1 b2 b1 b1 b1 b2 3 Teorem 2.a3) ve B = (b1.a2. 1 ve 0 birim elemanları sırasıyla (A. S kümesine ilişkin işlemlerin tanım bağıntıları.2. #A = p = 3 ve #B = N = 2 dir.B} kümesinin alt kümelerinden oluşan S= { (ø). Z={A.B) (A. Örnek 2. kümeler kuramının kesişim.B) (ø) (A) (B) (A.6 da verilen n-değişkenli fonksiyon tanımı uyarınca.B) (ø) a) Birleşim işlemi b) Kesişim işlemi c)Tümleyen 2. fonksiyon sayısı f1 a1 a2 a3 b1 b1 b1 n p N = 2 = 8 dir.= a. kümeler kuramının (∪ ) birleşim.B) ' (ø) ∪ (ø) (ø) (A) (B) (A. tümleyen işlemleriyle bir Boole cebri oluşturur.14. (∩ ) kesişim. A = (a1.B) (A. olduğuna göre.. A’nın kardinalitesi #A=p ve B nin kardinalitesi #B=N.B) (A) (A) (A) (A.( a + a' ) = a.3 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar Teorem 2. Tanıt tekrarlanabilen elemanlı permütasyon tanımıyla kolayca yapılır. (A).13. n Tanıt: Tanım 2. Bütün fonksiyonlar aşağıda verilmiştir.b2) olsun.1).c. Yani her bir permütasyon bir fonksiyona karşı düşer. Örnek 2.B) (B) (A. ∩ (A) (B) (A. m-elemanlı bir I kümesinin bütün alt kümelerinden oluşan bir kuvvet kümesi S. N farklı işaretin tekrarlanabilir p li permütasyonları (devşirim) sayısı olan N p dir..1.xS kümesindeki eleman sayısı N 18 n yani N . S in N kardinalitesi (#S = N) N olmak üzere N( ) dir. S → S ya tanımlanabilen farklı n-değişkenli fonksiyon sayısı.B) (A.b + a'.B) (ø) (ø) (ø) (ø) (ø) (ø) (A. tümleyen işlemleriyle bir Boole cebri oluşturur. Tanıt kümeler teorisinin aksiyomları ile Boole Cebri aksiyomları arasındaki karşılılıktan yararlanarak yapılabilir.B) ve ø kümeleri alınarak.B) (A. bağımsız aksiyomların sağlandığı görülür Tablo 2.2.

. F = a. . . 19 n .2. .xn değişkenlerine (+).S3) olduğuna göre f:S → S e tanımlanan iki değişkenli (3 ) 9 n 2 fonksiyon sayısı.. . . . x2 bağımsız değişkenlerinin aldığı değerlere karşı düşer. f = x1+x2 ise 3 uzunluklu fonksiyona birer örnektir. N = 3.2. (‘) işlemleri uygulayarak. . Tablo 2.. . . yazılış biçimine göre farklı uzunlukta olabilir. .14. . f = x1 1 uzunluklu fonksiyona. f19683(x1 x2) a3 a3 a3 a3 a3 a3 a3 a3 a3 n 2 2. İlk iki sütun sırasıyla x1. S kümesindeki her bir elemana S kümesinde bir eleman karşı düşüren fonksiyona denir. n-değişkenli Boole fonksiyonu: x1. Öyleyse Teorem 2. Boole olan fonksiyonların dışındaki bütün fonksiyonlara Boole olmayan fonksiyon denir.12 den dolayı S → S'e fonksiyon sayısı N n n (N ) n n dir. x2 . f=x’i 2 uzunluklu. . . . . . . . . . tekrarlanmış veya tekrarlanmamış değişkenler ile tekrarlanmış veya tekrarlanmamış işlemlerin toplam sayısıdır.x'2 fonksiyonları eşdeğer olup birincisi 4 uzunluklu ikincisi ise 5 uzunlukludur. S = (S1. . de gösterilmiştir. n = 2 olduğundan N(N ) = 3 =3 = 19683 dür. Bir başka yaklaşımla formül biçiminde ifade edilebilen Sn → S e fonksiyonlardır.3.13. Üç elemanlı bir kümeye ilişkin tanımlanabilen iki değişkenli fonksiyonlar. S kümesinde 2 2 N = 3 = 9 eleman vardır ve tablo 2. . Örnek 2. Örneğin f1= (x1+x2)' ve f2= x'1.). .tekrarlanabilen farklı elemanın n li permütasyonları sayısı kadardır (#S =N ). . Diğer sütunlardan her biri bir fonksiyona karşı düşer. Bir fonksiyon. . Tanım 2. Boole fonksiyonunun uzunluğu: Boole fonksiyonunun formülle verilen ifadesinde tekrarlanmış veya tekrarlanmamış sabitler.S2. (.4 Boole ve Boole Olmayan Fonksiyonlar Tanım 2. x1 x2 a1a1 a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 f1(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a1 f2 (x1 x2) f3(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a2 .. .

. L=1 uzunluklu Boole fonksiyonları f(x1..xn)| x xi =0 i xi =1 i h(x1. f(x1.xn) | xi Boole fonksiyonu..xi..xn)| =x xi =0 J .xn)= xJ için f(x1..xn)=[g(x1.. xn )olmak üzere n-değişkenli bir xi = 0 x'i + f (x1.h(x1..15.... ...... ..xn)=g(x1. ..xn)| x' + h (x1.xn)=a..xi.xi....xn)| xi =0 =0....xn)| 1 =a olup xi =0 xi = f(x1........ .. . .xi...xn)| x' + g (x1.xn)| = a..xn)| x'i + f (x1.xn)| xi =1 xi (1) [(x1....xi. .xn)| f(x .. .. ..xn)= xi dir. .xn)| x = xJ x'i+xJ xi = xJ(x'i + xi) = xJ1 = xJ f(x1. f(x1x2.xi... ... 1 i xi =1 J olup x' + f (x1..xi..xn)=h(x1.. xi ..xi.xi..xn)|x =1 i +x'i ] [ f (x1.xn)=a için f(x1. (k+1) uzunluklu bir Boole fonksiyonu k veya daha küçük uzunluklu g ve h fonksiyonları cinsinden ancak aşağıdaki üç farklı biçimde yazılabilir...... .......xn)| =x f(x .xi.xi.xn) ]' Bu olası üç farklı durumu ayrı ayrı inceleyelim.xi..x .xi.... f(x1.. a) g ve h nın uzunlukları L veya daha küçük uzunluklu olduklarına göre g(x1...xn) = g(x1.. ...k için (1) ifadesinin geçerli olduğunu varsayalım ve L = k+1 uzunluklu bir Boole fonksiyonu için bu ifadenin geçerliliğini tanıtlayalım.xn)= = 0 = f(x1.xi.xi. .xn) = f(x1.x2..xn)| xi =0 i xi =1 i Şimdi L ≤.xn)= xi için f(x1.. . .. f(x1.xn) f(x1.. 1 i xi =1=1 olup f(x1.xn)| xi = 0 x'i+1 xi = 0 + xi = xi dir.xn)| veya duali f(x1. f(x1. f(x1..1 = a dır.xi.xn)| x' + f (x1.xi.xn)| xi = a x'i+a xi = a(x'i + xi) = a... .. . xi =0 + xi ] (2) Tanıt: Önce ilk ifadeyi matematiksel tümevarımla sonra ikinci ifadeyi dual alarak tanıtlayalım. L=1 uzunluklu Boole fonksiyonları için (1) ifadesi geçerlidir.xn) c) f(x1.. ...x .. a) b) f(x1...xn)+h(x1.Xn)| biçimlerinde yazılabilir...xi..a......xn) = g(x1.xn). x 0 i x i= i =1 f(x1.....xn)| x xi =0 i xi =1 i 20 . .. x x i =0 i =1 dir....Teorem 2..

.xi.......1) x1... xn+ f (1.xn)| xi =0+ xi =1 h(x1.xn)| xi =0 xi =1 xi =0 i xi =1 Consensus teoremi gereğince = g' (x1..0.x'2 x'n+ f (0. Boole fonksiyonlarının birinci tip kanonik açınımı: f : S → S e ndeğişkenli bir Boole fonksiyonu "çarpımlar terimleri toplamı" f(x1...xi. xn) = x'1 [ x'2 f (0.xn)| x xi =0 xi =1 i = f(x1...0..xn)|xi =0 x'i + g (x1..xn)| x' + g'(x1..xi.....xn)| b) xi = 0 h(x1..1) x1x 2… n xn biçiminde ifade edilebilir..0. 0.xn)| x' xi =0 xi =0 i +g (x1...xi....xi......xn) = x'1 f (0..xi .....1..xi.xi .xn) + x2 f (0.xi......xi .xn) ]' = [ g(x1.1) x'1..xn)| xi =1 xi + h (x1.xn) = [g(x1....x'2 ..........xn)| g' (x1........xi..0) x'1.xn)| xi + xi ) ..xi.. ....xn)|xi =1 xi ]' = [ (g' (x1.. 0.......xi..xn)| ........ xn) = x'1 f(0.1. x2.. ... .1) x'1. Tanıt: Verilen fonksiyonun.xi. (2) eşitliği (1) eşitliğinin duali olduğundan. (g' (x1.. x2...xn) = f (0....xn) c) xi =0| x'i + f (x1....xi .... xn) ]+x1 [ x'2 f (1......xi....1. 1..xn) + x1 f (1.xi....xn)| =f(x1.xi..15 e göre açınımı ard ardına n kez uygulanarak f(x1..xn)| xi =0 ]x'i ] xi +[g (x1..0..xn)| xi x i =1 g(x1.. x'i + g' (x1...h(x1..x 2 xn bulunur.xn) + x1 f (1.xi..x'2 xn+ f (1.xi. xn) ] = --= f (0.xn) = g(x1..... x2..0.....xn)| =f(x1... teorem 2.....xi..xn)| + x'i ) ] xi =0 xi =1 = g' (x1...... .xn)| h (x1.. geçerlidir........15.xn)| x'i + f (x1.xi. 1.1) x1x'2x3 xn+ .xn)..xn)+h(x1.....xi......0..xn)| xi x x i =0 i =1 L = k+1 uzunluklu f fonksiyonu için de verilen bağıntı geçerli olduğuna göre her zaman geçerlidir....xn)| + g'(x1. . Teorem 2.... x'n+ f (0. Öyleyse g(x1.. 21 .xi.xn)| xi =1 [g(x1.xi. x2..xi.+ f (1..xi....x'2 ...xn) + x2 f (1..0) x'1......xn)| x xi =1 xi =1 i x'i + f (x1..xi.yazılabilir.

..[ Tanıt: Teorem 2.. basamaklar değişkenlere karşı düşürüldüğünde. bir basamaktaki sayamak 0 ise ilgili değişken tümleyen (x') olarak. .tip kanonik açınımda çarpımlar terimlerine minterim denir Teorem 2.1. basamaklarda ki sayamaklar ilgili değişkenlerin aldıkları değerlerdir.0) + x1 +x2 +. x2 xn) = i= 0 f(1.0.+x'n] . sayamak 1 ise ilgili değişken kendi (x) olarak çarpımlar teriminde görülür. .0. mi lere ilişkin eşitliğin sağındaki çarpım terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında.16 Boole Fonksiyonunun ikinci tip kanonik açınımı: f:Sn → S e ndeğişkenli bir Boole fonksiyonu "toplamlar terimleri çarpımı" f(x1... 22 .. f(2n-1) = f(1.+x'n] biçiminde ifade edilebilir. xn dır. basamaklar değişkenlere karşı düşürüldüğünde. .1) . =[ f (0. .0) ∆ f(1) = f(0. .. . f(i) ye ilişkin eşitliğin sağında fonksiyonun değişkenlerinin aldıkları değerlerin saptanması: i sayısının iki tabanındaki karşılığında.1)+x'1+x'2+..15 Minterim: Bir Boole fonksiyonuna ilişkin 1. 0 < i < 2n-1 olan 10 tabanında bir sayıdır. xn . . xn) = x'1x'2 . .. . . tip kanonik açınım bir başka biçimde f (x1x2 . .. . xn) = x1x2 . .xn ) = 2 n ∑ f(i) m (x x .x i 1 2 −1 n) yazılabilir... .1.1.1)+x1+x2+. . .0.. f(i) ve mi deki i.1) ve ∆ m0 (x1x2 . x'n ∆ m1 (x1x2 . öyle ki ∆ f(0) = f(0. .15 in duali alınarak tanıt yapılır. +Xn)] [ f (0..0. xn) = x'1x'2 . ∆ n m2 -1 (x1x2 . . Tanım 2..

Teorem 2. tip kanonik açınımlardan hemen görülmektedir. tip açınımı X ve Y olsun. +xn ∆ M1 (x1x2 .. bir basamaktaki sayamak 0 ise ilgili değişken kendi (x) olarak. + x'n dır.Bir Boole fonksiyonuna ilişkin 1.1)x'1x2+f(1.4. .1)x1x2 = Ax1x2.0) = A. ve 2. . Bu Boole fonksiyonuna ilişkin 1.0)x1x'2+f (1.1) = 1. tip kanonik açınımda toplamlar terimlerine Makterim denir.. tip kanonik açınımda tanımlandığı gibidir Mi ler ise ∆ M0 (x1x2 .16 Makterim: Bir Boole fonksiyonuna ilişkin 2.Mi (x1x2 . n Mi deki i 0 < i <2 -1 olan 10 tabanında bir sayıdır. ve 2. tip kanonik açınım: f(x1x2) = f (0. .0) = 0.17. tip kanonik açınım bir başka biçimde f (x1x2 . fonksiyon tanımıyla çelişir. Tanım 2. Tanıt: Varsayalım ki bir Boole fonksiyonun farklı iki 1. . bu fonksiyon yegane olarak belirlenmiş olur. .1. Herhangi bir n-değişkenli Boole fonksiyonuna ilişkin 0. f(0. tip açınımlar yeganedir. ∆ n M2 -1 (x1x2 . . . Örnek 2. Bu sonuç 1. Mi ye ilişkin eşitliğin sağındaki toplam terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında basamaklar değişkenlere karşı düşürüldüğünde. f(1. Örnek 2. tip kanonik açınım 23 n 2 2 n .. X ve Y farklı olduğuna göre. sayamak 1 ise ilgili değişken tümleyen (x') olarak toplamlar terimlerinde görülür.+x1x2+Bx1x2 dir. 2.xn )] yazılabilir. 2.1 simgelerinin n-li permütasyonları sayısı (2 ) kadar olan tanım elemanına karşı düşen değer elemanları biliniyorsa. + x'n .xn ) = ∏ 2n −1 i=0 [f(i)+.2. Bir başka deyişle herhangi bir Boole fonksiyonu 2n özel değeriyle yegane olarak belirlenir.1 de verilen S kümesi için f:S → S e tanımlanan iki değerli bir Boole fonksiyonun 2 =2 = 4 adet 0. xn) = x1 + x2 +.0)x'1x'2+f (0. xn) = x1 + x2 +.1) = B olsun. en az bir minterimin katsayısı X ve Y de farklı olmak zorundadır. tip açınım olamaz.1 simgelerinden oluşan tanım elemanı için aldığı değerler f(0. xn) = x'1 + x'2 +. . Bu demektir ki fonksiyonun aynı bir tanım elemanına farklı iki değer elemanı karşı düşer. O halde farklı iki 1. f(1.. Sonuç 2. tip açınım içinde benzer tanıt yapılır. öyle ki f(i) 1.

örnek 2. 0. Çünkü tablo 2. n: değişken sayısı N=#S olduğuna göre. ) . 01 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 1 1 0 0 B B A 0 1 1 0 0 A A 0 0 B B B B 1 1 0 0 AB B B BA A A BB 1 1 S2 f1 f2 24 . x2= B S2 S 00 A 01 1 Tablo2. ( . bölgede f1 in aldığı değerleri alan.4 te çift çizgi ile ayrılan birinci bölgedeki verilerle f1 e ilişkin kanonik açınımlar. çift çizgi ile ayrılan 1. Tablo 2. fakat ikinci bölgede en az bir yerde f1 den farklı olan Boole olmayan çok sayıda fonksiyon verilebilir. aynı ise fonksiyon Boole fonksiyonudur.1 deki işlem tanım tablolarından yararlanarak f(x1x2) |=Ax1x2+x'1x2 +B x1x2 = A A' B' +A' B + B A B = 0. Verilen bir fonksiyonun Boole olup olmadığına.1 den oluşmuş 2n tanım elemanı için fonksiyonun aldığı değerden yararlanarak 1.f(x1x2) = [f(0.1)+x'1+x'2] = (A+x1+x2) (x'1+x2) (B+x'1+x'2) dür.3 de verilmiştir. tanım kümesinde arta kalan (Nn-2n) tanım elemanı için fonksiyonun aldığı değer. karar verilebilir. Bu fonksiyon tablo biçiminde tablo 2.2. Örnek 2. f2 fonksiyonu ise 0-1 den oluşmuş 2n =22=4 tanım elemanı için f1 in aldığı değerleri almaktadır. Oysa f1(0. ikinci bölgedeki f1 e ilişkin verileri sağlar. x1= A. 1 (2. S2 kümesindeki diğer tanım elemanları için Boole fonksiyonunun aldığı değer elemanları yukarıdaki herhangi bir açınım formülünden hesaplanarak bulunabilir. Boole olan ve olmayan fonksiyonlara örnek.) tip kanonik açınım yazılır.4 te. (AB) } kümesi ile (+) .1 de yerilen S={(Ø) . tip kanonik açınımlardan yararlanarak. Örnek Boole fonksiyonu için S2 → S ilişkisi 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 0 B A 1 0 A 0 B B 1 0 AB B BA A BB 1 Sonuç 2. 1. Örneğin x1x2 = AB domen elemanı için Boole fonksiyonunun aldığı değer.1)+x1+x'2] [f(1.B=B x1= B bulunur.5.3.A)=A olduğu halde f2(0. Verilen f:S2 → S fonksiyon Boole varsayılarak. (A) . O halde f2 Boole fonksiyonu olamaz. N=4. Örnek 2. veya 2.4 te verilmiştir. Boole olmayan bir fonksiyondur. n=2 dir f1 fonksiyonu örnek 2.) tip kanonik açınım formülüyle bulunan değerlerden farklı ise fonksiyon Boole olmayan fonksiyon.B+0. (2.2.0)+x'1+x2] [f(1.4 te verilen fonksiyon olup bir Boole fonksiyonudur.4.A)=0 dır. Boole fonksiyonu olsaydı f1 in aynı olacaktı. 00 A A Tablo. ( ' ) işlemlerinin oluşturduğu Boole cebrinde S2 → S e tanımlanan 2 değişkenli iki fonksiyon tablo 2.B' + B.0)+x1+x2] [f(0. (B) . f2.

0 olan makterimlere ise doğru makterim denir.4 uyarınca ikili Boole cebrinde tanımlanan bütün fonksiyonlar Boole fonksiyonu olduğuna göre. O halde Boole fonksiyonu sayısı N n (2 ) n (N ) n n (2 ) Sonuç 2. Tanım 2.Diğer tanım elemanlarına karşı düşen değer elemanları bağımsız seçilemez. 2. Anahtar fonksiyonlarının 1. f:S → S e n-değişkenli Boole olmayan fonksiyon sayısı ise [N . -N farklı işaretin 2 Ii permütasyonları sayısı.N ) ] dir. # S = N olduğuna göre f:Sn → S n-değişkenli Boole fonksiyonu sayısı n n (N ) n (2 dir. Sonuç 2.4. Tanım 2. Farklı seçim sayısı. S = {0.20. Tablo 2.N ] dir.8 . + 0 1 . Doğru ve yanlış minterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 1.1} kümesi için tanımlanan Sn → S e n-değişkenli fonksiyonların tamamı Boole fonksiyonudur. Tablo 2. tip kanonik açınımlarında yalnızca doğru minterimleri. bütün anahtar fonksiyonları Boole fonksiyonu olup formül biçiminde ifade edilebilirler. tümleyen işlemleriyle oluşturduğu Boole cebrine iki değerli Boole cebri denir. kanonik açınımlar gereğince. 2.5 İki Değerli Boole Cebri ve Anahtar Fonksiyonları Tanım 2.13 uyarınca N(N n (N ) n (2 ) n ) olduğuna göre Boole olmayan fonksiyon sayısı [N . 0 1 ' 0 0 1 0 0 0 0 1 1 1 1 1 0 1 1 0 İleride ki konularda iki değerli Boole cebrinin bir matematiksel model olarak temsil ettiği fiziksel sistemler üzerinde duracağız. tip 25 . 0 olan minterimlere ise yanlış minterim denir. tip kanonik açınımında katsayısı 1 olan minterimlere doğru. çarpma.1} kümesi için tanımlanan toplama.1 den oluşmuş 2 tanım elemanına karşı düşen değer elemanları bağımsız olarak seçilebilir. S={0. tip kanonik açınımda yalnızca doğru makterimlerin düşünülmesi yeter. Çünkü 1.17. N dir. N n (N ) =N n (2 ) = 2 n (2 ) dir.5. teorem 2. çünkü açınım formülüyle yegane olarak belirlenirler. Anahtar fonksiyonları: İki değerli Boole cebrinde tanımlanan fonksiyonlara anahtar fonksiyonları denir. Doğru ye yanlış makterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 2. tümleyen işlemleri.veya 2. İki değerli Boole Cebri: 0 ve 1 birim elemanlarından oluşan S={0.19.3. tip kanonik açınımında katsayısı 1 olan makterimlere yanlış. Tanım 2.N dir. Boole fonksiyonları için 0.1} kümesinin.5 te verilen toplama.çarpma. 1. Sonuç 2. Sn → S e toplam fonksiyon sayısı.

Örnek 2. ve fonksiyona ilişkin minterim ve makterimler. .4.6.6 =[f(0)+M0] [f(1)+M1] [f(2)+M2)] [f(3)+M3] [f(4)+M4] [f(5)+M5]+[f(6)+M6] +f[(7)+M7] =[0+M0] [0+M1] [1+M2] [0+M3] [l+M4] [l+M5] [0+M6] [1+M7] 26 .x2.açınımda 1.5.x2.7 ile gösterilen anahtar fonksiyonu f(010) =f (100) = f (101) = f (111) =1 ve f(000) = f (001) = f(011) =f (110) = 0 olan bir fonksiyondur. . tip kanonik açınımları f(x1. Aşağıdaki Tablo 2.3.xn) = Σ Doğru minterimlerin 10 tabanındaki indisleri.4.21 Doğruluk tablosu: İki değerli Boole cebrinde bir fonksiyona ilişkin tanım ve değer kümesi elemanlarını gösteren tabloya doğruluk tablosu denir. ve 2..xn) = Π Doğru makterimler biçiminde yazılabilir.Bir Boole fonksiyonuna ilişkin doğruluk tablosu. O nedenle 1.x2. 2. Anahtar fonksiyonlarının bir gösterilimi de f(x1. tip açınımda 0 olurlar ve fonksiyonun ifadesinde görülmezler.5. x2 x3 x1 f(x1x2x3) Minterimler makterimler i 2 1 f(i) Mi Mi 2 2 20 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 M0=x1+x2+x3 M1=x1+x2+x'3 M2=x1+x'2+x3 M3=x1+x'2+x'3 M4=x'1+x2+x3 M5=x'1+x2+x'3 M6=x'1+x'2+x3 M7=x'1+x'2+x'3 f(x1. Örneğin f(x1x2x3) = Σ 2.6 da bir anahtar fonksiyonuna ilişkin doğruluk tablosu ve minterim ve makterimler verilmiştir....6. Tablo 2. . tip kanonik açınımı f (x1x2x3) = Σ 2.m0+0 m1+1 m2+0 m3+1 m4+1 m5+0 m6+ 1 m7 = m2+m4+m5+m7 = x'1x2x'3+x1x'2x'3+x1x'2x3+x1x2x3 dır. .xn) = Π Doğru makterimlerin 10 tabanındaki indisleri f(x1.1.x2. Tanım 2.7 = f(0)m0+f(1)m1+f(2)m2+f(3)m3+f(4)m4+f(5)m5 + f(6)m6+f(7)m7 = 0. 2.tip kanonik açınım ise f (x1x2x3)=Π 0.xn) = Σ Doğru minterimler veya biçiminde olur. veya Örnek fonksiyonun 1.

bu cebirde tanımlanan anahtar fonksiyonları ve bu fonksiyonların minterim ve makterimler cinsinden nasıl yazıldığı gösterilmiştir. Bundan sonraki bölümlerde yalnızca ikili Boole cebri kullanılacaktır. ve 2. tip kanonik açınımlar verilmiştir. Son olarak ta ikili Boole cebri. 27 .M6 =(x1+x2+x3) (x1+x2+x'3) (x1+x'2+x'3 ) (x'1+x'2+x3) dır 2.M1.6 Özet Bu bölümde en genel anlamda Boole cebri ve bu cebirde tanımlanan Boole olan fonksiyonlarla Boole olmayan fonksiyonlar incelenmiştir.M3.=M0. Boole olan fonksiyonlara ilişkin genel 1.

Dildeki cümleler. bu dizge gerilim mantığı ile çalışıyor denir.y Eğer x öyleyse y x→ y x. 28 . Dildeki ifade Önermeler Cebrinde Boole Cebrinde olumsuz x -x Olumsuz x' x veya y veya ikisi de x ∨ y Birleşim x+y x ve y x ∧ y Kesişim x. Akım mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri akımın olup olmamasını simgeliyorsa. Boole cebrindeki {S} kümesinin 1 ve 0 elemanları. fiziksel dizgelerdeki elektriksel büyüklüklerin (akım veya gerilim) olup olmamasına karşı düşürüleceklerdir.2. çarpma( ∧ ). Bu betimlemede önermelerin özelliği ya doğru ya da yanlış olmasıdır. Tanım 3.1. Negatif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0'ın simgelediği gerilimden (akımdan) küçükse dizge negatif mantıkla çalışıyor denir. önermeler cebrinin ( ∨ ) birleşim. Tanım 3.3. olumsuz(-) işlemleri. Gerilim mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri gerilimin olup olmamasını simgeliyorsa.2 Önermeler Cebri ve İki Değerli Boole Cebri Bilindiği gibi önermeler cebri dilin matematiksel betimlemesinde kullanılır. 3. Tanım 3.1 deki gibi betimlenebilirler. Tablo 3. bu dizge akım mantığı ile çalışıyor denir. bir Boole cebri oluşturur. Tanım 3. X ve Y önerme değişkenleri olup D(doğru) ve Y(yanlış) değerlerinden birini alırlar. Buna göre "Bu gün Gümüşsuyunda yağmur yağabilir" bir önerme değildir ama "Bugün Gümüşsuyunda yağmur yağdı” bir önermedir. S={ D(doğru).BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ 1.4. önermeler cebri ve Boole cebri karşılaştırması. Dilde kullandığımız bazı cümleler. Pozitif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0 ın simgelediği gerilimden (akımdan) büyükse dizge pozitif mantıkla çalışıyor denir.1.ikili Boole cebri ile matematiksel olarak nasıl modellendirileceği incelenecektir. Y(yanlış) } kümesi ve aşağıda tablo 3.y' yi gerektirir x'+y x eğer ve yalnız y x=y xy+x'y' Teorem 3. (`) olumsuz işlemleriyle aşağıdaki tablo 3.1. ( ∧ ) kesişim.1 Giriş Bu bölümde sırasıyla önermeler cebrinin ve kapı elemanlarından oluşan sayısal dizgelerin.2 te tanımlanan toplama( ∨ ).

x y X∨ Y X∧ Y -x D D D D Y D Y D Y Y Y D D Y D Y Y Y Y D Tanıt: D→ 1. Y→ 0 a karşı düşürülüp. 3. aksi halde yanlış(Y) olan bir F önerme fonksiyonu düşünelim. Örneğin aşağıdaki koşullardan en az biri ( VE/VEYA) sağlandığında doğru(D).VE kapısı (AND gate): Şekil 3. Önerme fonksiyonu bir Boole fonksiyonu ile temsil edilebilir. Bu lojik toplama işlemidir. koşulların toplamı biçiminde görülecektir. z': Kapı kapalı Koşullardan herhangi biri sağlandığında F = 1.Z değişkenlerini aşağıdaki önermelerle tanımlayalım. U: Asansör çalışıyor V: Asansör boş Y: Asansör çağrılmış . 29 . Herhangi bir koşul ise belli değişkenlerin birlikte 1 değeri almalarında (1). Yani F. 1 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.Y. Netice olarak F önerme fonksiyonu. Bu Boole fonksiyonu üzerinde yapılacak çeşitli işlemler sonucu sözle anlatım farklı biçimlerde ifade edilebilir.2. içi boş ve çağrılmamışsa ve/veya b) Asansör çalışmakta ve kapısı açık koşulları altında doğru aksi halde yanlış olsun. Şimdi sırasıyla U. Örneğin yukarıdaki fonksiyondaki terimler U parantezine alınabilir. toplamı biçiminde görülecektir. Boole cebri aksiyomları sağlatılarak tanıt yapılabilir. F önermesi. çarpma ve olumsuz işlemlerinin tanım tablosu. Bu fonksiyon bir asansörün güvenilir çalışabilmesi için uyarı işareti üreten fonksiyonda olabilir. sağlanmadığında ise F=0 olacaktır. Buna göre F önermesi: F = UVY'+UZ biçiminde bir Boole fonksiyonu ile ifade edilebilir. a) Asansör çalışmakta. Y': Asansör çağrılmamış z: Kapı açık . herhangi bir değişkenin istenmeyen bir değer almasında (0) olacaktır. Bu işlem lojik çarpma işlemine karşı düşer. Önermeler cebri işlemlerinden toplama. 1. değişkenlerin çarpımıyla elde edilen koşulların.3 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri Önce yaygın biçimde kullanılan kapı elemanlarını tanıyalım.Tablo 3.V.

30 .3 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. x 0 0 1 1 y 0 1 0 1 (x+y) ' 1 0 0 0 x y (x+y) ' Şekil3.3.TÜVEYA kapısı (NOR gate): Şekil 3. x 0 0 1 1 y (xy) ' 0 1 1 1 0 1 1 0 x y (xy) ' Şekil 3.4 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.1 VE kapısının doğruluk tablosu ve gösterilişi 2. TÜVE kapısının doğruluk tablosu ve gösterilişi 5. TÜVE kapısı (NAND Gate): Şekil 3.5.4.2 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.x y 0 0 1 1 0 1 0 1 xy 0 0 0 1 x y xy Şekil 3.2 VEYA kapısının doğruluk tablosu ve gösterilişi 3. x 0 1 x' 1 0 x x' Şekil 3. TÜMLEYEN kapısı (NOT gate): Şekil 3. VEYA kapısı (OR gate): Şekil 3. x 0 0 1 1 y 0 1 0 1 x+y 0 1 1 1 x y x+y Şekil 3.5 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.Ayrıcalı-VEYA kapısı (Exclusive-OR gate): Şekil 3. 6. TÜVEYA kapısının doğruluk tablosu ve gösterilişi. Tümleyen kapısının doğruluk tablosu ve gösterilişi 4.6 da giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.

tümleştirilmiş devre olarak satılırlar. Bir kombinezonsal devreye ilişkin Boole fonksiyonu. Ayrıcalı-VEYA kapısının VEYA kapısından ayrılması 11 girişi için de çıkışın 0 olmasıdır. kapılara ilişkin giriş . Tanım 3.7 de iki SSI elemanı örneği verilmiştir. değişkenlerin tümleyenleri için de kullanılabilir. SSI (Single Scale Integrated Circuits) Küçük ölçekli tümleşik devreler. aynı işaretli ise 0 çıkışını verir. Kapı elemanları yukarıda gösterildiği gibi tek başlarına ticari olarak satılmazlar. iki değerli bir Boole cebri ile matematiksel olarak modellendirilebilirler.14.x y x ⊕y x 0 0 0 x ⊕y 0 1 1 y 1 0 1 1 1 0 Şekil 3.çıkış bağıntısı (tanım bağıntısı) formül biçiminde yazılarak ta kolayca bulunabilir. Tanım 3.6. Transistörlerle yapılan gerçekleştirilmelerde çeşitli teknolojiler kullanılmaktadır ( TTL. Bu dersin kapsamı içerisinde kapı elemanları. 31 . Lojik devrelerde kullanılan tümleştirilmiş devreleri dört gruba ayırmak mümkündür. Mantık devresi: Sonlu sayıda kapı elemanlarından oluşan ve aynı bir girişine birden fazla çıkışın bağlı olmadığı birleşik devreye denir. Şekil 3. Tek giriş ve tek çıkışı olan tümleyen elemanından ise 8 tanesi ticari bir tümleşik devrede görülür.6 Ayrıcalı-VEYA kapısına ilişkin doğruluk tablosu ve gösterilişi. pozitif (negatif) akım (gerilim) mantıkları S={ 0.1 } kümesine VE. Çıkış yelpazesi (Fan out) Bir kapı elemanından alınabilecek maksimum çıkış sayısına denir. giriş-çıkış ilişkisi verilerek tanımlanmıştır. İki giriş ve bir çıkışlı kapı elemanlarından bir SSI elemanda normal olarak dört tane bulunur. toplama. Giriş yelpazesi (Fan in) Bir kapı elemanına uygulanabilecek maksimum giriş sayısına denir. MOS. CMOS gibi ) Bu teknolojiler ve kapı elemanlarının iç yapısı bu dersin kapsamı dışında tutulmuştur. Her bir kapı elemanının gerçekleştirilmesi için transistörlerden yararlanılır. SSI elemanlar içlerinde 10 kadar kapı elemanı bulunduran devrelerdir. Kapıların çıkışında. Tanım 3. tümleyen işlemlerine karşı düşürülerek. Yani Ayrıcalı-VEYA kapısı girişler farklı işaretli ise 1 çıkışını. VEYA. Mantık devreleri. tümleyen işlemi için kullanılan küçük yuvarlak (o) işareti. TÜMLEYEN kapıları çarpma. kapıların girişlerinde.5.

Kombinezonsal devrenin çıkışı. her bir çıkışa ilişkin bir Boole fonksiyonun bulunmasıyla yapılabilir.14 vcc 13 12 11 10 9 8 vcc 14 13 12 11 10 9 8 grd grd 1 2 3 4 5 6 7 1 2 3 4 5 6 7 vcc: besleme gerilimi grd:toprak Şekil 3. analiz için aranan fonksiyondur.8 de üç girişli ve tek çıkışlı bir kombinezonsal devre ve buna ilişkin doğruluk tablosu verilmiştir. devrenin analiz edilmesine karşı düşer (Giriş/çıkış ilişkisinin analitik ifadesi). Buna göre aynı girişe. Analiz işlemi. VLSI (Very Large Scale Integrated Circuits) Büyük ölçekli tümleşik elemanlar binlerce kapı elemanını kapsayan devrelerdir bu dersin kapsamında incelenmeyecektir. Örneğin mikroişlemciler bir VLSI elemandır. Her bir giriş permütasyonu ve buna ilişkin çıkış. Verilen bir kombinezonsal devreye karşı düşen Boole fonksiyonunun bulunması. içersinde 10100 kadar kapı elemanı bulunduran devrelerdir ve bu dersin kapsamında incelenecektir. çeşitli yöntemlerle yapılmaktadır. Örneğin şekil 3. girişleriyle yegane olarak belirlenen mantık devrelerine denir. Bu tabloya karşı düşen Boole fonksiyonu. farklı çıkışlar veren mantık devresi kombinezonsal değildir.Oysa lojik devrelerde analiz işlemi.7. devreler teorisinde. İleride nasıl elde edebileceğimizi göreceğimiz gibi. Tanım 3.örneğin çevre. devrede gözlenerek bir doğruluk tablosu oluşturulur. İlerde göreceğimiz gibi bu devreler ardışıldır. her bir girişe bir bağımsız değişken karşı düşürülüp fonksiyon olarak bulunur. tanım gereğince girişler cinsinden yegane olarak belirlendiğine göre. her bir Boole fonksiyonuna da en az iki kombinezonsal devre (sentez) karşı düşürülebilir. 100-1000 kadar kapı elemanı bulunabilir. Kombinezonsal devre: çıkışları. bilindiği gibi.7 Pratikte kullanılan iki SSI tümleşik devre şeması MSI (Medium Scale Integrated Circuits) Orta ölçekli tümleşik devreler. Bu fonksiyonların bulunması devreler teorisindekine göre çok daha basit ve kolaydır. bu fonksiyon f = x1x2 + x'3 Boole fonksiyonuna eşdeğerdir. yine bu dersin kapsamında incelenecektir. Her bir kombinezonsal devreye bir Boole fonksiyonu (analiz). LSI (Large Scale Integrated Circuits) Büyük ölçekli tümleşik devrelerde. düğüm yöntemleri gibi. x1 x2 x3 Kombinezonsal devre f 32 . Analizi yapılacak devre giriş ve çıkışları belirlenmiş bir kapalı kutu olarak verilmiş olsun.

ve 2. 1. Sonuç çarpımlar terimlerinin toplamı VE-VEYA devresidir. lojik devrelerde en az iki çözümlüdür. formül biçiminde bulunabilir. VEYA kapısı 2. her birine birer tane olmak üzere. her kapının tanım bağıntısını kullanarak. Analizi yapılacak kombinezonsal devre. 1. Seviye ye karşı düşer.. Tutulacak yol. VE kapıları 1. x1 x2 x1x2 f =x1x2+x3' x'3 x3 Şekil 3. tip kanonik açınımlardan yararlanarak. en az iki kombinezonsal devre karşı düşürülebilir. kapı çıkışının girişleri cinsinden yazılması ve bu işleme devrenin çıkışına gelinceye kadar devam edilmesidir. n-girişli VE kapılarının çıkışlarının bir VEYA kapısının girişine verilmesiyle. bir kapalı kutu biçiminde değil de. kapı elemanları ve bağlantılarıyla verilmiş olsun.9 de bir örnek verilmiştir. Bu durumda analiz için gerekli olan fonksiyon. kapı elemanlarında oluşmuş devrenin bulunması. n-değişkenli bir Boole fonksiyonuna. sentez işlemi. tip kanonik açınım için çarpımlar terimleri.8 Örnek kombinezonsal devreye ilişkin doğruluk tablosu ve karşı düşen Boole fonksiyonu. 33 .9 Bir kombinezonsal devreye karşı düşün Boole fonksiyonunun bulunmasına örnek Giriş ve çıkışları belli (doğruluk tablosu veya fonksiyonu belli) bir kutuya ilişkin. n-girişli VE kapılarıyla. Şekil 3. çarpımlar terimlerinin toplamı olan fonksiyon da.Girişler bağımsız egişkenler x1 x2 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 Bağımlı değişkenler x3 0 1 0 1 0 1 0 1 f 1 0 1 0 1 0 1 1 x1x 0 0 0 0 0 0 1 1 x3’ 1 0 1 0 1 0 1 0 x1x2+x3’ 1 0 1 0 1 0 1 1 Şekil 3. doğruluk tablosuna gerek olmadan. VEYA kapısının çıkışında. iki seviyeli olarak elde edilir.

f 2. . önce VEYA kapıları sonra VE kapısı kullanılarak. f . İki-seviyeli gerçekleştirilmelerde devrenin cevap verme süresinin.10 b de de aynı fonksiyonun 2.10 Bir Boole fonksiyonuna ilişkin iki iki-seviyeli en genel biçimde kombinezonsal devre.10 a da bir Boole fonksiyonunun 1. tip kanonik açınım için de. . Sonuç toplamlar terimlerinin çarpımı VEYA-VE devresidir.6. VEYA kapıları 1. tip kanonik açınımına ilişkin iki seviyeli kombinezonsal devreler en genel biçimde verilmiştir. Şekil 3. seviye (a) çarpımlar terimlerinin toplamı (b)toplamlar terimlerinin çarpımı Birinci tip Kanonik açınım İkinci tip kanonik açınım f = ∏ (f (i ) + Mi ) f = ∑ f (i )mi Şekil 3. seviye 1.seviye . VE kapısı 2. Seviye ye karşı düşer. . . iki seviyeli bir kombinezonsal devre elde edilir. .1. . 1.2. . benzer biçimde.7 = x1x'2x3+x1x2x'3+x1x2x3 = Π 0. Örneğin f(x1x2x3) = Σ 5. . şekil 3.11 de verilmiştir. iki-kapı elemanı gecikmesinin toplamı kadar olduğu. 34 ...4 = (x1+x2+x3) (x1+x2+x'3ı (x1+x'2+x3) (x1+x'2+x'3 )(x1+x2+x3) fonksiyonuna ilişkin iki iki seviyeli kombinezonsal devre Şekil 3. tip kanonik açınımına ilişkin. seviye 2. . 2.3. genel olarak söylenebilir. Şekilde görüldüğü gibi. . .

Burada yalnız çarpma ve tümleyen işlemleri vardır.3. İkincisi için. Teorem 3. çarpma.8. Tanım 3. Tanıt: İlki için. Tanıt: x.4. bu işlemler (elemanlar) bir bütün oluşturuyor denir. VEYA. Bütün işlemler (elemanlar): Herhangi bir Boole fonksiyonu. TÜMLEYEN kapı elemanları) bir bütün oluştururlar. kanonik açınımları vardır ve bu açınımlar toplama. tümleme işlemleri (VE.y' )' biçiminde elde edilir. eksik olan toplama işlemi.x1 x2 x '3 x1 x '2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x '3 x1 x '2 x3 x1 x '2 x '3 x '1 x2 x3 f f Şekil 3. TÜMLEYEN elemanları) ile çarpma ve tümleyen (VE. Tanım 3. Bütün Boole fonksiyonlarının 1. eksik olan çarpma işlemi. tümleme işlemleriyle ifade edilirler. belli işlemlerle (elemanlarla) ifade edilebiliyorsa (gerçekleştirilebiliyorsa).9.y = [ (xy)' (xy)' ]' x + y = [ (xx)' (yy)' ]' x' = (xx)' olduğundan TÜVE işlemi bir minimal bütün oluşturur. Örneğin toplama. benzer biçimde tanıtlanabilir. Teorem 3. tümleyen ve toplama işlemleriyle xy = ( x' + y' )' biçiminde elde edilir. Toplama ve tümleyen işlemleri (VEYA. Minimal bütün işlemler (elemanlar): Bütün işlemlerin (elemanların) sayısı minimum ise bu işlemler (elemanlar) bir minimal bütün oluşturuyor denir. TÜMLEYEN işlemleri) bir bütün oluştururlar. TÜVEYA işleminin minimal bütünlüğü. Bir örnek Boole fonksiyonuna ilişkin iki iki-seviyeli kombinezonsal devre. çarpma. tümleyen ve çarpma işlemleriyle x + y = ( x'. 35 . TÜVE veya TÜVEYA işlemleri (elemanları) birer minimal bütün oluştururlar. O nedenle bu işlemler birer bütün oluştururlar.y = [ (x+x)' + (y+y)' ]' x + y = [ (x+y)' (x+y)' ]' x' = (x+x)' dır. Şöyle ki x. Burada yalnız toplama ve tümleyen işlemleri vardır.11. ve 2.

.3..10. Öte yandan bütün girişleri tümleyen olan bir VEYA kapısı bir TVE kapısına eşdeğerdir..12.x2. çünkü De Morgan teoremi gereğince (x'1+ x'2+ x'3 +. Şekil 3. Bir mantık devresine ilişkin graf (çizge): Her bir kapı elemanına bir düğüm. Teorem gereğince tümleyenin tümleyeni kendisine eşittir. x1 x2 x3 A C f x1 x2 B A x3 B C f a)Örnek mantık devresi. seviye 2.+ x'n) = (x1.x3. 36 . giriş çıkış açısından sonuç değişmeyecektir. b) Örnek mantık devresine ilişkin çizge Şekil.12 Yalnızca TVE kapıları kullanılarak bir Boole fonksiyonunun en genel gerçekleştirilişi Benzer biçimde 2 kanonik açınım için de yalınızca TVEYA kapılarıyla ( bütün kapıları TVEYA kapılarıyla değiştirerek) en genel bir devre verilebilir. gerektiğinde aynı tip kapı elemanlarıyla gerçekleştirmek olasıdır. Görülüyor ki bütün Boole fonksiyonlarını. üstelik bütün elemanları aynı tip kapı elemanlıdır.12 b de verilmiştir. VE kapılarının çıkışlarının tümleyenlerini ve VEYA kapılarının girişlerinin de tümleyenlerini aldığımızı düşünsek.. seviye 1. her bir giriş ve çıkışa da işaretin akışına göre yönlendirilmiş bir topolojik eleman karşı düşürülerek. elde edilen çizgeye denir. Örneğin şekil 3.seviye 2.12a daki mantık devresine ilişkin çizge. Bu sonuca göre 1.Şekil 3.8 a da verilen iki seviyeli devrede.seviye 2. Tümleşik devre teknolojisi açısından bu sonuç yararlıdır. elde edilen devre ilk devreye eşdeğer. Tanım 3.tip kanonik açınıma karşı düşen iki-seviyeli gerçeklemede. seviye Şekil 3. bütün kapıları TVE kapılarıyla yer değiştirdiğimizde..12. f = f = f 1. seviye 1. Bakınız Şekil 3. Bir mantık devresi ve çizgesi.xn)' dir.

5. Şekil 3. Geri beslemeli mantık devreleri. .13 de verilen geri beslemeli mantık devresi kombinezonsaldır. Böylece devam edilirse. f çıkış fonksiyonu. en az bir kapı elemanı vardır. . O halde varsayım yanlış.24. 37 . en az bir kapı elemanı vardır" önermesinin doğru olduğunu tanıtlayalım. çıkışta x1. Yol: Bir çizgeye ilişkin bir A düğümünden hareketle. Öyle kapılar vardır ki girişleri x1. xn girişleriyle belirlendiğine göre. bir B düğümüne varılıyorsa. girişler cinsinden yegane olarak belirlenir ve f= [(x'1+ f ) x2 + x1 ]x3 = [(x'1+ f + x1 ) (x2 + x1) ] x 3 = ( x1+x2)x3 dür x '1 x 2 x1 x3 f Şekil 3.xn ve 1 kapılarının çıkışları olsun. Tanım 3. Teorem 3. varsayımla çelişir. yalnızca devre girişlerini veya bir alt kümesini giriş kabul eden. Tanım 3. . .xn girişleri cinsinden ifade edilebilir.12.Tanım 3. Bu yeni kapı elemanı da. girişlerinden en az biri. Tanım 3. O halde devre kombinezonsaldır. Yukarıda sözü edilen kapılara 1 kapıları diyelim. Örneğin Şekil 3. Her bir kapı çıkışı daha öncesine giderek yegane olarak x1. yani ileri beslemeli bir mantık devresinde.13. Herhangi bir kapı elemanı seçelim. 1 ve 2 kapı çıkışları yalnızca x1. varsayım gereğince. Bunlara da 2 kapıları diyelim. Kombinezonsal olan bir geri beslemeli mantık devresi. aynı bir devre elemanı iki defa hesaba katılmak zorundadır. kapı elemanları sonlu ve devre birleşik olduğundan. bir çevre içermeyen mantık devresine denir. girişleri yalnızca devrenin girişleri olan. A ve B düğümleri arasında bir yol vardır denir. bir çevre içeriyorsa. Geri beslemeli mantık devresi: Bir mantık devresine ilişkin çizge.13. bir başka kapı elemanının çıkışından beslenmek zorundadır. bir başka kapı elemanının çıkışıdır. bu devreye geri beslemeli devre denir.xn le yegane olarak belirlenir. Tanıtı bir örnek üzerinden yapabiliriz.12 b de verilen mantık devresi ileri beslemelidir. Çevre: İki ucu birleşik yola çevre denir. kombinezonsal veya kombinezonsal olmayan (ardışıl) olabilir. Teorem 3. varsayım gereğince. Bu devrenin ileri beslemeli olmadığını gösterir. Tanıt: Önce "ileri beslemeli bir mantık devresinde. Böyle devam edilerek devrenin çıkışlarına varılır.6. İleri beslemeli mantık devresi: Çizgesi. İleri beslemeli bir mantık devresi kombinezonsaldır.11. Varsayalım ki bu önerme yanlış. topolojik elemanların yönleri doğrultusunda ilerleyerek.

t2. devre kombinezonsal olamaz. kombinezonsal değil.Kombinezonsal olmayan (ardışıl) bir geri beslemeli mantık devresi. x1 x 2 x1 x3 f f = [(x 1 + f) x 2 + x 1 ] x 3 = (x 1 + f) (x 1 + x 2 ) x 3 = (x 1 + x 2 f) x 3 = x 1 x 3 + x 2 x 3f x1 x2 x3 f t0 0 0 0 0 t1 0 1 1 0 t2 1 1 1 1 t3 0 1 1 1 Şekil 3. Uygulanan giriş dizisi ayrıca tablo biçiminde verilmiştir. çıkışlar 0. Aynı 011 girişi için çıkışlar farklı olduğundan.t1. 14. 3.Şekil 3. Bu devrelerin davranışlarının Boole fonksiyonlarıyla temsil edilebileceği gösterilmiştir.0. ardışıldır. geri beslemeli devre.1. 011.t3 anları için x1x2x3= 000.1 dir. f=x1x3+x2x3f olup sırasıyla t0. kapı elemanlarından oluşan devrelerle nasıl gerçekleştirilebileceği konuları ele alınmıştır. 38 . 011 girişleri uygulandığında.14 de verilen.4 Özet Bu bölümde iki değerli Boole cebrinin uygulandığı önermeler cebri ve kapı elemanlarından oluşan mantık devreleri incelenmiştir. Belli bir davranış biçimi betimleyen Boole fonksiyonlarının. 111.

4. bir karmaşıklık tanımıdır. daha az sayıda kapı elemanlarıyla. Örneğin fonksiyonun karmaşıklığı. çarpımlar toplamı (toplamlar çarpımı) biçiminde. tutulan yol. Oysa g2(x1x2x3) = x1(x2+ x3) + x'1x'2 biçiminde yazılan. minimum sayıda minimum değişkenli terimden oluşuyorsa. tip kanonik açınımlara ilişkin genel iki seviyeli devreler verilmiştir.1 de verilmiştir. Örneğin eleman sayısı az olan basit bir devre. kapı devresinin bulunması. Her bir fonksiyona ilişkin devreler Şekil.7 f(x1x2x3) = x'1x'2x'3 + x'1x'2x3+ x1x'2x3 + x1x2x'3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3) = x1x2+x1x3 + x'1x'2 fonksiyonu tanıma uygun bir minimal fonksiyondur. tanımlanması oldukça zor bir kavramdır. gerçekleştirilmesi üzerinde durulacaktır. Bundan sonraki adım da. kolay onarılabilir olmasına. minimal karmaşıklık tanımının verilmesidir. belli koşullar altında. nasıl yapılacağı örneklerle incelenecektir. f(x1x2x3) = Σ 0. 1.BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ Önceki bölümde. Minimal (indirgenmiş) fonksiyon: Bir g fonksiyonu. gerçekleştirilen fonksiyonların devreleri. hata saptanması bakımından karmaşık olabilir. g2 eşdeğer fonksiyonu. çarpımlar toplamı biçiminde olmadığından. İdeal olanı. bütün kriterlere cevap yerebilen. Bir Boole fonksiyonunun karmaşıklığı veya ona karşı gelen devrenin karmaşıklığı.5.6. fakat karmaşıklığı daha az olan.1. gerçekleştirilmesinde kullanılan toplam eleman sayısına göre. ve 2. tanım gereğince minimal değildir. birbiriyle çelişen sonuçlar verebilir. Değişik kriterlere göre bir fonksiyonun veya devrenin karmaşıklığı değişmektedir.1. hata saptamasının kolaylığına. verilen bir fonksiyona eşdeğer. Oysa çeşitli kriterler için. Ayrıca bir Boole fonksiyonuna ilişkin. f fonksiyonuna eşdeğer. fonksiyonların bulunmasıdır. kapı devrelerine ilişkin Boole fonksiyonlarının bulunması. İstenen ideal tanımın yapılmasındaki güçlük nedeniyle. 4. g ye f in minimal fonksiyonu denir. Bu bölümde ise sentezin. pratikte kombinezonsal devre sentezinin.1 Giriş Amaç. analiz sorunu incelenmişti. eleman girişleri sayısına (giriş yelpazesi). sentez sorunu da ele alınmış. 39 . Tanım 4. farklı eleman grupları kullanılmasına göre farklı biçimlerde tanımlanabilir.

Önceki örnekteki f e eşdeğer g2(x1x2x3)= x'1x'3+x1x'2+x2x3 ile g3 (x1x2x3) =x'1x2 +x'2x'3+x1x3 fonksiyonları hem indirgenemeyen hem de minimal fonksiyonlardır. Gerçekleştirmede terimler kapı elemanlarına ve terimlerdeki değişken sayısı da giriş yelpazelerine karşı düşer. Sonuç 1. 2.7 f(x1x2x3) = x'1x'2x'3 + x'1x2x'3+ x'1x2x3 + x1x'2x'3+ x1x'2 x3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3)= x'1x'3+x'2x'3+x2x3+x1x3 fonksiyonu indirgenemeyendir.5. fakat minimal değildir. 40 . Tanım 4.2. çarpımlar toplamı biçiminde olan ve herhangi bir değişkeni kaldırıldığında f le eşdeğerliği bozulan fonksiyondur. Bir başka deyişle minimal veya indirgenemeyen fonksiyonlar yegane değildir. Aynı bir fonksiyona ilişkin birden fazla minimal veya indirgenemeyen fonksiyon olabilir.x1 x2 x3 x1 x2 x1 x3 x1 x2 f x2 x3 x1 x2 g x1 g b a c (a) f = x1'x2'x3' + x1'x2'x3 + x1x2x3' + x1x2x3 + x1x2'x3 (b) g = x1x2 + x1x3 + x'1x'2 (c) g = x1(x2 + x3 ) + x'1x'2 Şekil. Örneğin f(x1x2x3) = Σ 0. seviyedeki elemanın giriş yelpazesi terim sayısı kadardır. karşıtı doğru değildir. Her minimal fonksiyon indirgenemeyendir. İndirgenemeyen ( irreducible. genel gerçekleştirmeye göre hem kapı sayısı hem de kapılara ilişkin giriş yelpazeleri bakımından daha basittir.4.3. Minimal fonksiyona ilişkin devre. Sonuç 2.1.Tanıma uygun minimal ve minimal olmayan fonksiyonlar ve devreleri. irredundant) fonksiyon: Bir f fonksiyonuna eşdeğer indirgenemeyen g fonksiyonu.4.2.

verilen minimal fonksiyona ilişkin devrede. Bir fonksiyona ilişkin. Asal bileşen (prime implicant) Eğer p çarpımlar terimi. tip kanonik açınım için minimalleştirmeyi inceleyeceğiz. Tablo 4. Tanım 3. 4. Çünkü p = x'1x2 de . genel ve bilgisayar programlamasına elverişlidir.4. kapılarının giriş yelpazesi ve VE kapısının giriş yelpazesi azalır.4.verilen h = x'1x'2+ x1x2x3 fonksiyonu f = x1+x'2 için gerekir (h→ f). (α) da. VEYA.1. f tarafından örtülmemektedir. tip açınım için verilen minimal fonksiyona ilişkin devrede. veya f .1 tip açınım için. Birincisi.1 Tablo yöntemi Önce 1. x'1 ve x2 kaldırıldığında. tablo yöntemi olup. bir çarpımlar terimi olsun ve f* da görülsün. g yi örtüyor denir. VE kapılarının sayısı. Teorem 4. g ye f için gerekir veya f. Örten (cover) fonksiyon: g fonksiyonun 1 değerini aldığı her giriş için f fonksiyonu da 1 değerini alıyorsa. f tarafından örtülüyor (p→ f) ve p deki herhangi bir değişken kaldırıldığında f. Tablo 4 1de. kolaylık sağlar. bağımsız değişken sayısı az olan (3. (α) asal bileşen olmadığından en 41 . Tanıt: f e eşdeğer ve indirgenemeyen bir fonksiyon f* olsun.4. gibi) fonksiyonların minimalleştirilmesinde. VEYA kapılarının sayısı. VEYA kapısının giriş yelpazesi azalır. sırasıyla geriye kalan x2 ve x'1 . indirgenemeyen fonksiyondaki çarpımlar terimleri asal bileşenlerdir.1. Örneğin f(x1x2x3) = x'1x2+ x1x3 + x'2x'3 fonksiyonu için p = x'1x2 bir asal bileşendir. Sırasıyla g→ f veya f ⊇ g ile gösterilir. Bu yöntem. Minimal fonksiyonların bulunmasına ilişkin iki yöntem verilecektir.5. Benzer biçimde 2. p yi örtmüyorsa. p ye f in asal bileşenidir denir. İkincisi Karnaugh diyagramı yöntemidir. h→ f) x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 h 1 1 0 0 0 0 1 0 f 1 1 0 0 1 1 1 1 Tanım 4. h yı örter (f⊇ h). tip sonra benzer yolla 2. 4. sonra adımlarını ayrı ayrı inceleyeceğiz. Quine McCluskey yöntemi diye de bilinen.2 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması Bu bölümde önce yöntemi tanıtıp. VE kapılarının giriş yelpazesi. f in asal bileşeni olmayan. Gerekir veya örten fonksiyonlara örnek (f⊇ h.2.

1 42 . 2. f in bir asal bileşeni olmak zorundadır. değişkenler ve tümleyenleri bakımından tamamen aynı ve yalnızca bir değişken terimlerden birinde kendisi. toplamları minimal fonksiyonu veren. diğerinde tümleyeni biçiminde görülüyorsa. bu asal bileşene Temel asal bileşen denir. Bütün temel asal bileşenler bulunup. Matematiksel olarak Aa' + Aa = A (a+a') = A. Bu birleşme sonunda. değişkenden oluşur. zorundadır. Temel asal bileşen (Essential prime implicant) Bir asal bileşen. fakat f* indirgenemez olmaktan çıkar. minimum sayıda asal bileşenler. minimal fonksiyon yeganedir ve temel asal bileşenler toplamına eşittir. f fonksiyonunu örtsünler ve ona eşit olsunlar. (k-1) tane. 1. sistematik. (k-1) değişkenli bir çarpımlar terimine dönüşebilir. bir terim kalır.5. bir doğru minterimi örtüyor ve başka hiçbir asal bileşen aynı doğru minterimi örtmüyorsa. farklı olan değişken kaybolur. Tanım 4. bir çarpımlar terimi bulunur. Sonra da bulunan asal bileşenlerden. kuralı ileride verilecektir. direkt olarak hemen yapılamayabilir. Aksi halde bulunan temel asal bileşenlere.2. iki tane k değişkenli çarpımlar terimi yerine. Bu dördüncü adım. Örneğin x'1x2x3x'4 + x'1x2x3x4 = = x'1x2 x3 ( x4 + x'4) = x'1x2x3. 4. Temel asal bileşenlerin örttüğü asal bileşenler. Varsayımımızla çelişiyor o halde (α) asal bileşen olmak. bir tane. (k-1) değişken. tablo yöntemiyle bir fonksiyonun minimalleştirilmesini üç adımda özetleyebiliriz. Geriye. g de görülmek zorundadır. öyle minimum sayıda asal bileşen eklemeliyiz ki temel asal bileşenler ve seçilen bu asal bileşenler birlikte.1 =A bağıntısı düşünülmektedir. minimal fonksiyonda görülmezler. alt kümesinin bulunması gerekecektir. Öyle ki A. her iki terimde ortak ve aynı (k-1) değişkenlerden oluşan.azından bir değişken silindiğinde. Bu teoremden. f e eşdeğer indirgenemeyen veya minimal g fonksiyonu tarafından örtülmesi gerektiğinden. bir fonksiyonun minimalleştirilmesinde önce bütün asal bileşenlerin bulunması gerektiği ortaya çıkmaktadır. f fonksiyonunun bütün doğru minterimlerinin. Yukarıdaki açıklamaların ışığında. Birinci adımda. değişkenler ve tümleyenleri bakımından tamamen aynı. yani atılırlar. k değişkenli iki çarpımlar terimi. Bu işleme "birleştirme işlemi" diyeceğiz. 4. f in bütün doğru minterimleri temel asal bileşenler tarafından örtülüyorsa. f in bütün temel asal bileşenleri. f* ile f in eşdeğerliği bozulmaz. Bir başka deyişle f* daki bütün çarpımlar terimleri. (k-1) değişkenli. 3. minimal fonksiyona hepsi birlikte alınır. (k) değişkenli iki çarpımlar teriminde. bu iki terim birleşir. (a) ise yalnızca bir değişkendir. Birleşme sonucu.2 Asal Bileşenlerin Bulunması Belli koşullar altında.

15 fonksiyonunun asal bileşenlerini bulalım. Bulunan gruplar. teker teker karşılaştırılıp. diğer basamaklardaki sayamaklar ise aynıdır. birleştirilebilir. Örneğin x'1x2x3x'4 minteriminin iki tabanındaki temsili 0110 ile x'1x2x3x4 minteriminin iki tabanındaki temsili 0111 ile yapıldığında (bakınız bölüm 2. bir çarpımlar terimi elde edilir. değişken ve terim sayısı daha da azaltılabilir. Elde edilen sonuç terimde. yalnızca bir basamaktaki sayamakları farklı ve aynı basamaklarda (-) işareti taşıyorlarsa. 2 değişkenli. iki tabanındaki sayıların temsil ettiği doğru minterimler karşılaştırılmadır. terimler birleştirilir. 1. (-) kaybolan değişkenin bulunduğu basamakta görülür.7.8. 43 . yukarıda açıklandığı anlamda birleştirilmeye uygun değildir.b c de verilmiştir. bir biçimde yapılabilmesi için tutulacak yol adım adım aşağıdaki gibi özetlenebilir: 1. olası olanlar birleştirilerek. bir sonraki dizinli grupta ki her bir sayı ile karşılaştırılır. En küçük dizinli (indisli) gruptaki her bir iki tabanlı sayı. farklı olan sayamakların bulunduğu basamağa (-) konur. karşılıklı basamaklardaki ortak sayamaklar.13. 2. doğru minterimlerin ikili tabanda temsil edilişlerinden yararlanarak. ard arda yapılarak. Çünkü her biri f için gerekir ve başka bir çarpımlar terimi tarafından örtülmezler. f = Σ 0.l0. daha kolay yapılabilir. Bu işleme.5. (x'1x2x3x'4) ve (x'1x2x'3x4) çarpımlar terimleri. Çünkü x3x4 gibi. dizinlenerek (indislenerek) sıralandırılır. x1x2x'3x'4 + x1x2x3x'4+ x1x2x'3x4 + x1x2x'3x'4 = x1x2x'3 (x'4+x4) + x1x2x3 (x'4+x4) = x1x2 (x'3+ x3) = x1x2 Bu işlemlerin sistematik. bütün gruplar bitinceye kadar devam edilir. dizinli gruptaki her bir iki tabanlı sayı ile (i+1) dizinIi gruptaki her bir iki tabanlı sayı.5. yalnızca bir basamaktaki sayamağı fark eden. 1 sayısı (0 sayısı) yalnızca bir fark eden. adıma ilişkin tablo. Sonuç olarak. Böyle birleşmeye giren terimler √ ile işaretlenir. Bu adımda yapılan işlem öz olarak ikinci adımdakinin aynıdır. İşleme yeni bir birleştirilebilen terim bulunamayana kadar devam edilir.2a da ve sonraki adımlara ilişkin tablolarda Tablo 4. 3.2. Aynı bir terimin birden fazla birleşmeye girebileceği gözden kaçırılmamalıdır. Doğru minterimler üzerinden yapılan birleştirme işlemi. Örneğin aşağıdaki dört çarpımlar terimine. ikili tabanda temsili olan sayılardaki 1 sayıları aynı olsun. İkinci adımdaki işlemler tekrarlanır. Birleştirilmeye uygun çiftler varsa birleştirilir.9. birleştirilen iki terimin. Sonuçta yine aynı dizinli gruplar oluşturulur. i. iki tabanında temsil edildiklerinde.2. Tablo 4. √ ile işaretlenmiş terimler asal bileşenlerdir. Birleştirme işlemi. Anahtar fonksiyonlarının kanonik açınımları) görülüyor ki yalnız en az ağırlıklı basamaktaki sayamaklar farklı. iki değişken.= x'1x2x3 dür. aynen saklanır. O halde birleştirme sonucu (011-)e karşı gelen terim x'1x2x3 çıkar. Doğru minterimler öyle gruplandırılır ki aynı grupta olan doğru minterimlerin. Komşu gruplardaki terimler.1. Komşu gruplardan. birleşme işlemi ard arda uygulanarak. içerlerindeki 1 sayısına göre. her iki terimde farklı biçimler de görülmektedir: birinde x'3x4 diğerinde x3x'4 biçimindedir.

3 Asal bileşenler tablosu ve minimal fonksiyonların bulunması Sütunlarında. Kaybolan 2.5 0 1 0 1 .0 0 1 √5 √1.1 5 (a) (b) G"1 G"2 G"3 x1 0.1 1 1 .13 5.5.0 1 G'4 √7.7. (0-01) bulunmuş. x2x4 asal bileşenlerine varılmıştır.9 1 0 0 1 G'2 G3 √9 √2.3. bu satır ve sütunun kesiştiği yere x işareti konur. Tablo 4. de asal bileşenlerini bulduğumuz fonksiyona ilişkin. bir sütundaki doğru minterimi örtüyorsa.0 1 0 1 0 1 0 1 0 0 √10 √8.8. de verilmiştir. satırlarında ise asal bileşenlerin bulunduğu tabloya.15 (c) x2 0 0 1 x3 0 0 - x4 0 1 1 Örneğin Tablo 4. asal bileşenler tablosu Tablo 4.9 0 1 1 1 √7 √8.13 1 . (.10 1.2. ve 5. 1.2.Tablo 4.2. Eğer bir satırdaki asal bileşen. (-0-0).2a da gruplaşmalar yapıldıktan sonra G2 deki 1 ile G3 deki 5 birleştirilmiş. Örneğin Tablo 4.2 G2 0 0 1 0 . (-1-1) lere yani sırasıyla x'2x'3. basamaktaki sayamak yerine (-) gelmiştir. x'3x4.0 0 0 √2 √0.1 G4 √13 √5.13 . x'2x'4. İşleme benzer biçimde devam edilmiştir. 4. terimler √ ile işaretlenmiştir.1 0 0 0 1 0 0 . sonuçta √ ile işaretlenmemiş (-00-). seçilen asal bileşenlere ilişkin satırlarda. en az bir x işareti bulundurmalı ve asal bileşenlerdeki değişken sayısı olabildiğince minimal olmalıdır.0 1 √8 √1. Örnek fonksiyona ilişkin asal bileşenlerin bulunmasındaki tablolar.15 .9.10 . 44 .1 0 1 √9.2b deki tabloya (1. x1 x2 x3 x4 x1 x2 x3 x4 0 0 0 0 0 0 0 G1 √0 √0. fonksiyona ilişkin doğru minterimlerin.8 1 0 0 0 0 .13.7 1 1 1 1 G'3 G5 √15 √5. Bulunan asal bileşenlerin öyle bir minimal alt kümesi seçilmelidir ki bütün doğru minterimler örtülsün.1.9 0.2.10 1 0 .0 1 1 0 1 0 1 . asal bileşenler tablosu diyeceğiz.8.0 G'1 √1 √0.1 1 1 √13.-01).5) (0-01) olarak aktarılmış. Yani tablodaki her bir sütun.

2.8.2.20.7.1.10.13 5. x işareti. başka asal bileşenler eklemek gerekecektir. fakat 1 ve 9 doğru mintermlerini örtmezler. Tablo 4. f = x2x4 + x'2x'4+x'3x4 ve f = x2x4 + x'2x'4+x'2x'3 4.4.9. LSB (En az ağırlıklı bit) ise x5 değişkenine karşı düşürülmüştür.9 0. Temel asal bileşenler saptandıktan sonra.2. 45 . Örneğin x2x4 ve x'2x'4 temel asal bileşeni. bunların örttükleri bütün minterimler √ ile işaretlenir. temel asal bileşendir.5.2. Örnek fonksiyona ilişkin asal bileşenler tablosu.1.13.15. ⊗ biçimine dönüştürülüp.15 √ x'2x'3 x'2x'4 x'3x4 x 2x 4 x x x ⊗ x1 x'2 x3 x'4 10 √ x1 x2 x'3 x4 13 √ x1 x2 x3 x4 15 √ Temel satır Temel satır x x x x ⊗ x ⊗ x x x x ⊗ dür.5.10 √ 1. Eğer temel asal bileşenler doğru minterimlerin tamamını örtmüyorsa.8. yalnızca bir x işareti varsa. x'1 x'1 x'1 x'1 x'1 x1 x1 x'2 x'2 x'2 x2 x2 x'2 x' x'3 x'3 x3 x'3 x3 x'3 x'4 x4 x'4 x4 x4 x'4 x' 0 1 2 5 7 8 x4 √ √ √ √ √ 9 0.3.23. örneğimizde x2x4 ve x'2x'4 temel asal bileşenleri 0.15 doğru mintermlerini örter.22.4 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi Asal bileşenler tablosunda.31 fonksiyonu için asal bileşenler tablosu verilmiştir. yalnızca bu asal bileşen tarafından örtülmektedir. Temel asal bileşenin bulunduğu satıra temel satır denir. Temel asal bileşenleri ayırt etmek için. 0.7. temel asal bileşenlerin örttükleri doğru minterimlerin bulunduğu sütunlar ile temel asal bileşenlerin bulunduğu satırların silinmesiyle bulanan tabloya indirgenmiş asal bileşenler tablosu diyeceğiz. Çünkü sütundaki doğru minterim. ilgili temel asal bileşen √ ile işaretlenir.8 ve 10 sütunlarının temsil ettikleri doğru minterimleri örter. bu işaretin bulunduğu satıra ilişkin asal bileşen.29.7.3.19. Temel asal bileşenlere ek olarak x'3x4 veya x'2x'3 asal bileşenlerini alırsak bütün doğru minterimler örtülmüş olur.8. MSB (En çok ağırlıklı bit) x1 değişkenine.13.4 te f = Σ 0.Asal bileşenler tablosunun bir sütununda.13. O halde iki minimal fonksiyon Tablo 4.

Ancak o zaman.Tablo.Örnek fonksiyona ilişkin indirgenmiş asal bileşen tablosu. (H+I) ile ifade edebiliriz. minimal fonksiyonların bulunmasının genel bir yolu. Temel asal bileşenlerin örttükleri doğru minterimler ise 3. bir p önerme fonksiyonunu elde edeceğiz. asal bileşenleri değişken alan. Temel asal bileşenlerin bulundukları satırların. 15.5 te verilmiştir. örnek bir önerme fonksiyonu görmüştük.5 teki (0) doğru minteriminin örtülmesini. Bölümde. İndirgenmiş asal bileşenler tablosundaki. bir önermeler fonksiyonunun tanımlanmasıdır. toplamlar terimi olarak düşünebiliriz. belli koşulların sağlanmasına karşı düşen. 3. toplamlar çarpımı biçiminde görünen. indirgenmiş asal bileşenler tablosundaki. f indirgeyeceğiz fonksiyona ait bir doğru minterimin.4. bütün doğru minterimler için benzer toplamlar terimleri oluşturulur. bir ve/veya daha fazla asal bileşen değişkeninin (1) olması. Bu demektir ki H ve I dan herhangi biri veya ikisi de (1) olduğunda. Burada ise. 23. 0 1 4 20 22 D x E x x F x x G X H X x I x x İndirgenmiş asal bileşenler tablosundan. Tablo. silinmesiyle bulunan. 29. çarpımlar toplamı biçiminde olan. indirgenmiş asal bileşenler tablosu Tablo 4. aksi taktirde H+I=0 olur ve (0) doğru minterimi örtülmez. Örneğin Tablo 4.4 Örnek fonksiyona ilişkin asal bileşenler tablosu. (0) doğru minterimi örtülür. 31 dir. bütün doğru minterimler örtülmüş olur. 13. indirgenmiş tabloda. 7.4. 19. söz konusu edilen toplamlar terimlerinin çarpımı biçiminde olması gerekir. asal bileşenler tarafından örtülmesini. Minimal fonksiyonda bulunan asal bileşenleri belirleyen p önerme fonksiyonunun. 0 1 3 √ 4 7 √ A=x2x3x5 B=x3x4x5 C=x'2x4x5 D=x1x'2x3x4 E=x1x'2x3x'5 F=x'2x3x'4x'5 G=x'1x'2x'3x5 H=x'1x'2x'4x'5 I=x'1x'2x'3x'4 13 √ ⊗ 15 √ 19 √ 20 22 23 √ x x x x x ⊗ 29 √ ⊗ 31 √ x x x x x x x x x x x x x x x x Görüldüğü gibi bu tabloda A ve C temel asal bileşenlerdir. sütunundaki (x) lara karşı düşen.5. bu temel asal bileşenlerin örttükleri doğru minterimleri bulundukları sütunların. 46 . İndirgenmiş asal bileşenler tablosundaki. bu doğru minterimin örtüldüğünü gösterir. Öyle ki ilgilenilen doğru minterimin.

4. yalnızca sonuncusu minimal olurdu. indirgenemeyen fonksiyon bulunur.23. p nin ifadesindeki sonuncu terimdeki değişken sayısı diğerlerinden farklı olduğu için. Örneğin E. bütün minimal fonksiyonların nasıl bulunacağı bir örnek üzerinde verildi.14. G asal bileşenlerinden.11. seçilen asal bileşenlerdeki değişken sayısı minumum olmalıdır. Şimdiye kadar. A ve C temel asal bileşenlerini de ekleyip 5 farklı. f(x1x2x3x4x5) = A+C+E+H+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'2x3x4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+D+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x4+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+G+H = x2x3x5+ x'2x4x5+ x1x'2x3x'5+x'1x'2x'3x5+ x'1x'2x'4x'5 Bu yöntemle bütün minimal fonksiyonlar ve indirgenemeyen fonksiyonlar bulunmaktadır. yalnızca bir tanesinin bulunması istendiğinde kullanılabilecek bir yöntem vereceğiz. Şimdi de asal bileşen tablosu karmaşık olduğu zaman ve bütün minimal fonksiyonları değil de. Örneğin D.Buna göre fonksiyonu Tablo 4.15.18.21.H.3.25.10. Örnek fonksiyonumuz: f(x1x2x3x4x5) = Σ 1.I.27 buna ilişkin asal bileşen tablosu Tablo 4. Göz önünde tutulması gereken bir konu. ve 47 . aradığımız asal bileşen grubu alarak.5. E. I. diğerleri olmazdı. asal bileşen tablosunun incelenerek.26. önermeler fonksiyonundan yararlanarak bulurken. yukarıda bulduğumuz 4 minimal fonksiyondan.19. Bu amaçla tutulacak sistematik bir yol.5 teki indirgenmiş asal bileşenler tablosu için p önerme P = (H+I) (G+I) (F+H) (E+F) (D+E) bulunur.7. satırlarındaki asal bileşenler. tablodaki bütün doğru minterimleri kapsar.6a da verilmiştir. varsayalım G nin değişken sayısı 4 değilde 3 olsaydı. indirgenemeyen 5 fonksiyon arasından aşağıdaki 4 tanesi minimaldir. p önerme fonksiyonu çarpımlar toplamı biçiminde düzenlenirse p = EHI+EFI+DFI+EGH+DFGH olur. örnek üzerinden verilecektir. H.6.20.13.22.12. p deki her bir çarpımlar terimini. minimal fonksiyonu. Bu ifadeden indirgenmiş asal bileşenler tablosunun kapsanabilmesi için en az üç satıra gereksinim olduğu anlaşılmaktadır.

daha önce bulduğumuz temel asal bileşenlerle f (x1x2x3x4x5) = x'2x3+x'1x3+x'1x'2x5+x1x2x'3x5+x1x'3x4+x2x'3x4 dür.6 c deki. bütün doğru minterimler. C. Tersi doğru değildir. Çünkü G asal bileşeni K nın örttüğü 19 doğru mintermini de örtmektedir.6 b de verilmiştir.6 Örnek fonksiyon ve ona ilişkin asal bileşen ve indirgenmiş asal bileşen tabloları √A=x'2x3 1 3 4 5 √ √ √ √ x x x x 6 7 10 √ √ x x x x 11 12 √ ⊗ 13 √ ⊗ 14 √ x 15 √ x x x x x x x x x x x x x x x x x x x x x ⊗ x x x x x x x x x x x 18 19 20 √ ⊗ 21 √ ⊗ 22 √ x 23 √ x 25 √ 26 27 √ √B=x'1x3 C=x1x'3x4 D=x1x'2x4 E=x2x'3x4 F=x'1x2x4 G=x'3x4x5 H=x'2x4x5 I=x'1x4x5 √ J=x'1x'2x5 ⊗ √ K=x1x2x'3x5 x a) Asal bileşenler tablosu. Bu tabloda temel asal bileşen satırı yoktur ama. I ve D satırları kaldırılarak. Genel olarak.26) doğru minterimler C ve E tarafından örtüldüğünden minimal fonksiyon. 11 18 x x x x x x 19 x x 26 x x 10 x x C E G x 11 18 19 x x x x x 26 x 10 C D E F G H I x x b) İndirgenmiş asal bileşenler tablosu.11. D' yi kapsadığından ve hepsi de aynı değişken sayısında olduğundan H. F. bazı satırları kaldırmak olasıdır. H' yı. bunların örttüğü minterimler √ ile işaretlenmiştir. U asal bileşenine karşı gelen satır. Bu tabloda C ve E temel asal bileşenlerdir. c) Satır indirgemesi yapılmış asal bileşenler tablosu Temel asal bileşenler A. Örnekte G.J ve K olup. ve minimal ifade de görülmek zorundadır. V asal bileşenine karşı gelen satırı örtüyor denir. Bütün (10. 48 .19. Gereksiz olan V asal bileşenine ilişkin satır kaldırılır. bir V asal bileşeninin örttüğü.Tablo 4. H ve G nin uzunlukları aynı olduğuna ve yalnızca bir minimal fonksiyon bulmak istendiğine göre H satırını kaldırabiliriz. bir U asal bileşenince de örtülüyorsa. E. sonuç indirgenmiş asal bileşenler tablosu bulunur. örneğin H satırı yalnız 19 da x bulundururken G satırı 11 ve 19 da x bulundurmaktadır. Temel asal bileşenlere ilişkin satırlar ve örttükleri doğru minterim sütunlarının kaldırılmasıyla elde edilen indirgenmiş tablo Tablo 4. F ve I' yı.B. Tablo 4.18.

Temel asal bileşenlerin örttükleri doğru minterimlerin dışında kalan doğru minterimleri (√ ile işaretlenmemiş olanlar). İndirgenmiş asal bileşenler tablosunda. doğru minterimnleri örten minimum sayıda asal bileşen seçimi kolayca yapılabilir. örten minimum sayıda asal bileşen. İndirgenmiş asal bileşenler tablosunda bir örten sütunlar varsa. basitleşen asal bileşen tablosunda.işareti konulur. 6. √ hemen görülüyorsa. sütunundaki doğru minterimin örtülmesi için E veya F asal bileşenleri seçilmek zorundadır. gruptaki iki tabanındaki herhangi bir sayı. 11 sütunu silinebilir. 3. sütununda x olan her yerde. aynı zamanda j. sütundaki doğru minterim de düşünülmüş olmaktadır. O halde j sütunu silinebilir. Bunların örttükleri bütün doğru minterimler √ ile işaretlenir. sütunların da indirgenmesi söz konusudur. satır ve sütün indirgemesi yaparak minimal fonksiyon bulmaktır. bulundurdukları 1 sayısına göre gruplandırılır. (i+1) gruptaki herhangi bir sayıyla sıra ile karşılaştırılır. 2. Bu i ve j sütunlarının birlikte bulunduğu bir tablodan elde edilen minimal fonksiyon ile. Yalnızca bir minimal fonksiyonun bulunması yeterli oluyorsa. bunlar seçilerek minimal fonksiyon(lar) bulunur. 1. bir satır bir başka satırı örtüyorsa. sütununu bulunduran indirgenmiş tablodan elde edilen minimal fonksiyon aynıdır. i. satır sütun indirgemeleri (silmeleri) yaparak. 5. Aynı sayıda 1 bulunduran iki tabanındaki sayılar aynı gruptadırlar. Bu gruplar içerlerindeki 1 sayısına göre sıralandırılırlar. 7. sonucu etkilemez. 11. Bu karşılaştırılan sayılar birleştirilebiliyorsa. • • √ ile işaretli doğru minterimlerin bulunduğu sütunlar ve temel asal bileşen satırları silinerek indirgenmiş asal bileşenler tablosu bulunur. Karşılaştırmaya artık birleştirmenin olası olmadığı duruma kadar devam edilir. bu sütun silinebilir. Aksi halde yukarıda anlatılan önermeler cebri kullanılarak bütün minimal fonksiyonlar bulunur. 4. bir minimal fonksiyonun bulunması açısından. sütundaki doğru minterim düşünülürken. Çünkü i. Satır veya sütun indirgemesinin sırasının değişmesi. yalnızca i. sütunundaki doğru minterim de E ve F tarafından örtüldüğünden. Bir asal bileşenler tablosunun i. Sonuçta birleştirilmemiş √ ile işaretli olmayan bütün terimler asal bileşenlerdir. örtülen satır silinir.İndirgenmiş asal bileşenler tablosunda. 49 . Tablo yöntemiyle bir minimal fonksiyonun bulunması adım adım aşağıdaki gibi özetlenebilir. j sütununda da x varsa j sütunu i sütununu örter denir. O nedenle. birleştirilir ve √ ile işaretlenir. Kaybolan değişken yerine . Sütununda yalnızca bir tane x işareti bulunan doğru minterimleri örten asal bileşenler. Doğru olan mintermlere ilişkin iki tabanındaki sayılar. Bunlara göre asal bileşenler tablosu düzenlenir. örnekte 10. temel asal bileşenlerdir.

9.K temel asal bileşenler ve C.10. (x1+x2+x'5).28. minimal ifadelerin daha hızlı bulunması yöntemi. Her ne kadar bu bölümde.6 da verilen fonksiyon • 4.20.4. adımda bulunan temel asal bileşenlerin toplamı minimal fonksiyonu verir.17. tip kanonik açınımına ilişkin minimal fonksiyonu bulmak için (=Σ1. 7. Burada dikkat edilmelidir ki toplamlar çarpımı biçiminde bulunan g fonksiyonu .3.7 Üç ve dört değişkenli fonksiyonlara ilişkin Karnaugh diyagramları. tip kanonik açınımı verilen fonksiyonların.g = Σ1.13. az değişkenli fonksiyonlar için.8.3.23.7 de verilmiştir. Şimdi bu yöntemi inceleyelim.11. Minimal fonksiyon da bu terimlerin çarpımı yani g = (x2+x'3). (x'2+x3+x'4) toplamlar terimleri karşı düşecekti. örten sütun silinerek sonuç indirgenmiş tablo bulunur.19. Karnaugh diyagramı yöntemidir. amaca yardımcı olacak biçimde.25.21. Başlangıçta verilen f fonksiyonunun 2.24.13.4.6.30.25. • Sonuç tabloda bulunan doğru minterimlerin tamamını örten.27 biçiminde verilseydi. minimalleştirilmesi esas alınmışsa da.12.20. 2. (x'1+x'2+x3+x'5).31 İndirgenmiş asal bileşenler tablosunda. (x'1+x3+x'4). adımda seçilen asal bileşenlerle.26. Karnaugh diyagramı. benzer akıl yürütme. Boole fonksiyonun doğruluk tablosunun.22. sırasıyla (x2+ x'3).1 Karnaugh diyagramları Dört veya beş değişkenliye kadar fonksiyonların minimalleştirilmesini hızlandıran bir yöntem. (x'2+x3). örnekteki A.29.16. f = Π0. Tablo 4. Bu durumda doğru olan maxterimler düşünülür. bir sütunun örttüğü bir başka sütun varsa.2. tip kanonik açınımı verilen fonksiyonlar için de yapılabilir.B.15. 4. (x'1+x'2+x3+x'5). (x'2+ x3).7. (x1+x2+x'5). Üç ve dört değişkenli fonksiyonlar için Karnaugh diyagramları Tablo 4.18.14.14.E asal bileşenlerine.3 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi Daha öncede belirtildiği gibi. (x'1+x3+x'4).26.J.12. yalnızca 1. minimum sayıda ve minimum değişkenli asal bileşenler seçilir. daha önce çarpımlar toplamı biçiminde bulunan f fonksiyonunun tümleyenidir.27) düşünmek gerekirdi.15. x1x2 x3 00 01 11 10 0 2 6 4 0 1 1 3 7 5 x1x2 x3x4 00 01 11 10 12 8 0 4 00 01 11 10 1 3 2 5 7 6 13 15 14 9 11 10 50 .7. düzenlenmesidir.5.6.22. (x'2+x3+x'4) olacaktı. Karnaugh diyagramı yöntemidir. Örneğin Tablo 4.21. Birleştirme işlemi ise (A+a) (A+a') = A+aa' = A olarak alınır.3. 4.11. 8.19.10.18.5.23.

sütun ve satırlar permütasyonlarının oluşturduğu tanım elemanına karşı düşen. sütunlar x1x2 bağımsız değişkenlerinin ikili değer permütasyonlarını (00. 1 olduğu (2. 4 değişkenli diyagramın da. fonksiyonun değeri yazılır.2. benzer biçimde yapılır. sütun satır permütasyonu olan. 1 olduğu (1.3. satırlar ise x3 bağımsız değişkeninin değerlerini (0.7. 2.1) göstermektedir.7. örneğin Tablo 4. 51 .12.1. 01.11. Fonksiyonun.3. on tabanındaki karşılığı geçici olarak yazılmıştır. karelerin içine. Tablo 4. diğerlerine 0 konmuş. fonksiyonun da.2. Fonksiyonun. Bu sayılar her zaman yazılmaz.15=x'1x'2x3x'4+x'1x'2x3x4+x'1x2x3x4+x1x'2x3x4+x1x2x'3x'4+x1x2x3x4 Fonksiyonunun doğruluk tablosu ve Karnaugh diyagramı 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 x 1x2 x3 x4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 f 0 0 1 1 0 0 0 1 0 0 0 1 1 0 0 1 x1x2 x3x4 00 01 11 10 0 4 12 8 00 1 01 11 10 1 1 1 3 2 5 13 9 1 7 6 1 15 14 1 11 10 x'1x'2x3x'4 Görüldüğü gibi 1. fonksiyonun 1 olduğu karelerin doldurulması ve 0 olduğu karelerin boş bırakılmasıdır. yanlarında Karnaugh diyagramlarıyla temsil edilmişlerdir. 11.8 de doğruluk tablosu ile verilen fonksiyonlar.b) Dört değişkenli f(x1x2x3x4)=Σ2.15) karelerine 1. sütun ve 2.7 =x'1x'2x3+x'1x2x'3+x'1x2x3+x1x2x3 fonksiyonun Karnaugh diyagramında gösterilişi. iki tabanındaki sayının. karelere yalnızca fonksiyonun aldığı değerler yazılır. örneğin 3. bir fonksiyonu temsil etmesi. diyagrama taşınmasında kolaylık olsun diye.8. 0 1 2 3 4 5 6 7 x 1x2x3 0 00 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 f 0 1 1 1 0 0 0 1 x1x2 x3 00 0 1 1 01 1 1 2 3 11 6 7 10 4 5 0 1 1 Tablo 4.8 a)Üç değişkenli f(x1x2x3) = Σ1. 10).3. satır ile j. sütunun kesiştiği kareye. satırın kesiştiği yere f(x1x2x3) = f(1. 11. diğer karelere de 0 konmuştur.3. i.Üç değişkenli fonksiyonlara ilişkin diyagramlarda. Yaygın kullanılan biçim.12.1) için fonksiyonun aldığı değer yazılır.7) karelerine 1.

diyagramı önce bir silindir biçimine dönüştürüp sonra alt ve üst tabanları birleştirerek elde edilen tor yüzeyi düşünülerek. m5. O nedenle bu dört 1. m11. komşu sütunların kodlarında. Diyagramdaki bir kareye. m6.3. değişken sayısı kadardır. Tanım 4. m7. komşu kareler sayısı. 2. Tablo 4. 2 kareye m.9. örneğin m6 ve m7 de fonksiyon 1 değerini alıyorsa. S n kümesindeki eleman sayısı (2 ) kadardır. m8. yalnızca bir basamaktaki sayamaklar farklıdır. bütün değişkenler. daha kolayca görülebilir. Şöyle ki diyagramda fonksiyonun 1 değerini aldığı. 1 ( 0) değerini m alan karelerden oluşmuş.6. iki doğru minterim yerine x'1x2x3x'4+ x'1x2x3x4 = x'1x2x3 bir çarpımlar terimi yazılabilir. bulundukları kareye ilişkin permütasyonlardan (satır. diğerleri aynıdır. Tablo 4. m6. bu doğru minterimler birleştirilerek kısaltılırlar. Örneğin 3 değişkenli fonksiyonlara ilişkin 3 4 Karnaugh diyagramlarında bu sayı. Ortak kenarları olan karelere ilişkin mintermlerde. mertebeden alt küp denir Örneğin Tablo 4. m-mertebeden alt küp: Her biri m tane kareye komşu. m4. m10 a komşu kareler sırasıyla m3. örnekte görüldüğü gibi m7. fonksiyona veya doğruluk tablosuna geçmekte kolaydır. iki ayrı kareyle komşudur ve m 2 4 (2 = 2 = 4) tanedir. m2. Doğruluk tablosu verilen bir fonksiyonu. 4 değişkenli için 2 =1 6 dır.Dört değişkenli fonksiyona ilişkin Karnaugh diyagramındaki komşu karelere örnekler. Bu doğru minterimlerin toplamı fonksiyonu verir (Tablo 4.Karnaugh diyagramlarındaki kare sayısı. 2 = 8. 52 . x1x2 x3x4 00 00 01 11 10 m3 01 11 10 x3x4 00 01 m15 11 10 m2 m7 m6 m14 x1x2 00 01 m4 11 10 x1x2 x3x4 00 00 01 11 10 m2 m11 m14 m10 01 11 10 m8 n n m5 m7 m6 4. 9 a. m15. aksi halde tümleyeni yazılır. m14. ilgili değişkenin kendisi. m14 dür. diyagramdan. Bu nedenledir ki. m6. ve m10 a komşu minterimler ( kareler) gösterilmiştir. Böyle karelere “komşu kareler” denir. birleştirilebilirler. Karnaugh diyagramlarının sütun ve satırlarının kodlanmasındaki sıra önemlidir. b ve c de sırasıyla m7. m2.10 a da 1'lerden oluşmuş her bir kare.2 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri Komşu iki karede.8). f : S → S e bir fonksiyon için. Diyagramın kenar karelerinin komşuları. doğru minterimler. bir değişken dışında aynıdır. sütun) yararlanılarak bulunur: Eğer bir basamakta 1 sayamağı varsa. o basamağa. Karnaugh diyagramına aktarmak kolay olduğu gibi. fonksiyon 1 değerini alıyorsa. mertebeden alt küp oluşturur.

Her m.10. bir sabittir. x2 ve x3 ün bütün permütasyonları da söz konusu terimlerde görülür. bu alt küpteki doğru minterimler için. Çünkü alt küpte bulunan 2 terimde. Yani x'1x'2x'3x4 + x'1x'2x3x4 + x'1x2x'3x4 + x'1x2x3x4 = x'1x4 (x'2x'3+ x'2x3+ x2x'3+ x2x3) = = x'1x4 dür.11 de karnaugh diyagramıyla verilen f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 fonksiyonu. Bir alt küpe karşı düşen çarpılar terimlerinin bulunması: Alt küpe ilişkin doğru minterimler için i. xi değişkeninin aldığı değerler değişmeyip. Örneğin Tablo 4. iki 1. kaybolurlar.10 a da Karnaugh diyagramı ile verilen fonksiyon için. x4 değişkeni ise. Bu 2 değişkenli fonksiyon. iii. hep 1 kalıyorsa.gibi düşünülebilir. hem 0 hem de 1 olabiliyorsa. xi değişkeninin aldığı değerler değişmeyip. x1 ve x4 değişkenleri bütün karelere ilişkin terimlerde ortaktır. Karnaugh diyagramındaki alt küpteki doğru minterimler için x1 değişkeni. ii. sanki bütün minterimleri doğru olan.10 a. x4 olarak görülür. Çeşitli mertebeden alt küpler ve onlara karşı gelen çarpımlar terimlerine örnekler. x2 ve x3 değişkenleri. hep 0 kalıyorsa. x1x2 x3x4 00 00 01 11 10 x'1x4 1 1 01 11 10 x1x2 x3x4 00 00 01 11 10 1 x'1x2x'3 1 x'2x3x4 01 1 1 11 10 x1x2 x3x4 00 00 1 01 11 10 1 1 1 x'2 01 11 1 1 1 1 x1 10 1 1 1 1 1 1 4. Tablo 4. Tablo 4.3 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması Karnaugh diyagramıyla verilen bir fonksiyona eşdeğer. (n-m) m değişkenli bir çarpımlar terimiyle ifade edilebilir. minimal fonksiyon.10. bir 2 değişkenli fonksiyon -1. bu değişken x’i olarak çarpımlar teriminde görülür. Parantez içindeki ifade. daki 1. yani çarpımlar teriminde görülmezler. 1 ve 3 mertebeden küpler ve ilgili çarpımlar terimleri gösterilmiştir. 1 e eşit. seçilmiş çeşitli alt küplerden yararlanılarak bulunabilir. çarpımlar terimi x’1x4 te görülür. hem 0 hem de 1 değerini aldıkları için.tip kanonik açınımında bütün terimleri 1 olan.3. n bağımsız değişken sayısı olmak üzere. bu değişken xi olarak çarpımlar teriminde görülür. mertebeden alt küp 53 . b. ortak (n-m) değişken parçası ile m değişkenin bütün permütasyonları görülür. söz konusu alt küpteki doğru minterimler için. yalnızca 1 değerini almaktadır ve çarpımlar teriminde. Örneğin Tablo 4. xi değişkeni çarpımlar teriminde görülmez. mertebeden alt küp. hep 0 değerini almaktadır ve x’1. c de 2. Tablo 4. xi değişkeninin aldığı değerler.

bir temel asal bileşendir ve minimal fonksiyona alınırlar. örtülmüş olması gerekir. birinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. birleştirilmiş çarpımlar terimleri. Mertebeden altküpe giren. 54 . Bir doğru minterimin. Mertebe alt küpe karşı düşen. 1 lerden oluşan alt küplere karşı düşen çarpımlar terimleri toplamı biçiminde yazılabilir. minimum sayıda.için f = x'1x'2+ x'2x'3 minimal fonksiyonuna dönüşür. Hiç bir alt küpe veya 0. daha büyük mertebeden bir başka alt küp tarafından örtülmesin. adımlarda olduğu gibi. Tablo. seçilen alt küpler sayısı kadardır. 2. 1. bir temel asal bileşendir ve minimal fonksiyona alınırlar. bütün 1 li kareleri örten alt küpler seçilerek bulunur. ilave asal bileşenlerle. Ayrıca bu doğru minterim. birleştirilmiş çarpımlar terimleri. henüz örtülmemiş doğru minterimleri örten . kendisi) minterimler temel asal bileşenlerdir ve minimal ifadeye alınırlar. Böyle doğru minterimlere ilişkin. Üçüncü ve dördüncü mertebeden alt küplere ilişkin temel asal bileşenler varsa .4. Böyle doğru minterimlere ilişkin.minimal fonksiyona. Temel asal bileşenlere karşı düşen alt küplerin alınmasından sonra. Mertebe alt küpe karşı düşen. minimal fonksiyon için seçilmemelidir. 5. Daha büyük bir alt küp tarafından kapsanan. olası en büyük mertebeden. 1. 2 ve 3. Çünkü a+ a = a özelliğinden yararlanılarak f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2x3+ x'1x'2x'3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2(x3+ x'3)+ x'2x'3(x1+ x'1) = x'1x'2+ x'2x'3 olur. Karnaugh diyagramlarından yararlanılarak minimal fonksiyonun bulunması işlemi adım adım şöyle özetlenebilir. O halde minimal fonksiyon. maksimum mertebeli asal bileşenler ilave edilerek minimal fonksiyon bulunur. ilgili alt küpün mertebesiyle belirlenir. verilen fonksiyona eşdeğer olmaz. ikinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. minimum sayıda. Örnek fonksiyon. daha büyük mertebeden bir başka alt küp tarafından örtülmesin. 3. Çarpımlar terimleri sayısı. Ayrıca bu doğru minterim. Görüldüğü gibi eşdeğer bir fonksiyon . Bir doğru minterimin. Her bir çarpımlar terimindeki değişken sayısı da. Fonksiyonun bütün doğru minterimlerinin. aksi taktirde bulunan minimal fonksiyon. hiç bir zaman. a+a=a teoremi dolayısıyla. girmeyen doğru 2. alınırlar. olasıdır ve yararlı olabilir.11. 4. x1x2 x3 00 0 1 1 1 01 11 10 1 x'2x'3 x'1x'2 Aynı bir doğru minterimin birden fazla alt küpte görülmesi. bir alt küp.

Bu halde fonksiyonun 0 değerini aldığı doğru maxterimler 55 .13 deki örnekte de hemen büyük mertebeli alt küplerin seçilmemesi gerektiği gösterilmektedir.13.12 de Karnaugh diyagramıyla verilen fonksiyon. Bu temel asal bileşene ilave etmemiz gereken. Tablo. Aynı bir fonksiyona ilişkin farklı indirgemeler. en yüksek mertebeden alt küplere karşı düşen asal bileşenler x'1x'3x'4.Yöntemin daha iyi anlaşılabilmesi için aşağıda iki örnek verilmiştir. ilk diyagramda seçilen alt küpler için Tablo. Bir fonksiyonun. tabloda gösterilen alt küpler için minimal olarak f = x'1x'3x'4+x1x'2x'3+x2x4 biçiminde elde edilir. x1x'2x'3 dür. Adım adım gidildiğinde çizikli olarak gösterilen alt küpten gelen x1x2 teriminin gereksiz oluğu anlaşılır. benzer biçimde.4. Tablo 4. toplamlar çarpımına da uygulanabilir. x1x2 x3x4 00 1 00 01 11 10 x'2x'3x'4 x2x4 x'1x2x'3 x1x'3x4 01 1 1 1 1 1 11 10 1 1 x1x2 x3x4 00 1 00 01 11 10 x'1x'3x'4 x2x4 x1x'2x'3 01 1 1 1 1 1 11 10 1 1 f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 f = x'1x'3x'4+x1x'2x'3+x2x4 aşağıdaki biçimde f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 yazılabilir.12. Örneğin f(0111) = 1 ve f(1111) = 1 doğru minterimleri yalnızca (x2x4 ) ikinci mertebeden alt küpü tarafından örtülmektedir ve başka daha yüksek mertebeden bir alt küp tarafından örtülmemektedir. Adım adım tutulacak yolla da bu sonuca varılabilir. çarpımlar toplamı için verilen bu yöntem. Örnek fonksiyon. x1x2 x3x4 00 1 00 01 11 10 1 01 1 1 1 1 1 1 11 10 x'1x'3x'4 x2x'3x4 x'1x3x4 x'1x2 x2x3x'4 Tablo 4.4. O nedenle (x2x4 ) temel asal bileşendir ve minimal fonksiyonda görülmelidir. Yalnızca temel asal bileşenlerden minimal fonksiyon f = x'1 x'3 x'4+x2 x'3 x4+x'1 x3 x4+ x'1 x3 x4 olarak bulunur. minimum sayıdaki. Aynı fonksiyon 2.

Bir başka deyişle fonksiyon bazı tanım elemanı için keyfi (0 da 1 de olabiliyorsa) ise. 4. olası 2 kastedilmektedir. Tip kanonik açınımlara ilişkin minimal fonksiyonlarının hangisinin tercih edileceği genelleştirilemez.4. İkinci bölümde tanımlanan tamamen belirlenmiş bağıntı ile bu tanım karıştırılmamalıdır. 14 ve 56 .3. Kısmen belirlenmiş fonksiyonlar (Don't care functions): S → S e bir n fonksiyon. 13.4 Kısmen belirlenmiş minimalleştirilmeleri fonksiyonlar ve karnaugh diyagramlarıyla n Tanım 4.7. 3. bu fonksiyona kısmen belirlenmiştir denir. 14. toplamlar teriminde bu değişkenin kendisi. (1) olarak sabit kalıyorsa. 15 ile verilen fonksiyonlara ilişkin Karnaugh diyagramları Tablo. keyfi minterimler ayrı iki grupta belirtilerek gösterilir. tip açınıma ilişkin minimal fonksiyona örnek. Birici kanonik açınım için durum tersi idi.14. Kısmen belirlenmiş fonksiyon dememize rağmen fonksiyon tamamen belirlenmiş bir bağıntıdır ancak bazı domen elemanları için fonksiyonun aldığı değer 0 da 1 de olabilir( keyfi). x1x2 x3x4 00 00 01 11 10 0 0 0 0 0 0 0 01 11 0 10 x'1+x'2+x4 x1+x2+x'4 x2+x'3+x'4 x'3+x4 1. tanım kümesi S deki bazı elemanlar için.15 de verildiği gibidir. S kümesindeki herhangi bir elemanı alabiliyorsa.için alt küpler düşünülür.4. 7. bu fonksiyona kısmen belirienmiştir denir.14 de verilen fonksiyon. 5 + Σk 7. örneğin f2 = Π 3. Πk 5. birinci tip kanonik açınım dakine benzerdir. İkinci tip kanonik açınıma ilişkin minimal fonksiyon bulunurken. 12. Alt küpe ilişkin kareler için değişken (0) olarak sabit kalıyorsa. 9 . f1 = Σ 1. 2. (0) lardan oluşan bir alt küpe karşı gelen toplamlar çarpımı. bir başka deyişle keyfi sayısı k ise k fonksiyonlardan herhangi biri kısmen belirlenmiş fonksiyondan. ve 2. gösterilen alt küpler için toplamlar çarpımı biçiminde minimal olarak f = (x'1+x2'+x4) (x1+x2+x'4) (x2+x'3) (x'3+x4) elde edilir. 8. toplamlar teriminde bu değişkenin tümleyeni görünür. Kısmen belirlenmiş fonksiyonlar. belirlenmiş doğru mintermlerle. Tablo 4. Tablo.

örnek: 10 tabanında (0-9) a kadar rakamlara ilişkin ikili kodu (BCD).11.14.13. 7.5 + ∑k 7.8 + ∑ k 10.12.15 f4= ∑ 0.12.8 + ∑ k 10. 3.11.14.15 f3= ∑ 0.8.16.17 de verilmiştir.13.14.3.12. Kısmen belirlenmiş fonksiyonlara ilişkin örnek. 4 çıkışlı bir kombinezonsal devreyi temsil eden fonksiyonlara ilişkin doğruluk tablosu Tablo 4. 4. x1x2 x3x4 00 00 01 11 10 1 1 01 11 k k k k 10 k x1x2 x3x4 00 00 01 11 10 0 01 11 10 k 0 k k k 0 f1= ∑ 1.2. 9 + ∑ k 10. 8.15 Karnaugh diyagramında uygun alt küplerin seçimi sonucu varılan minimal fonksiyonlar Tablo 4. Kısmen belirlenmiş fonksiyonlara örnek.15 te 25 = 32 tane fonksiyon temsil k edilmektedir.3.13.7.4. x1 0 1 2 3 4 5 x2 x3 x4 f1 f2 f3 f4 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 k k k k k k 0 1 1 1 1 0 0 0 0 1 k k k k k k 1 0 0 1 1 0 0 1 1 0 k k k k k k 1 0 1 0 1 0 1 0 1 0 k k k k k k 3 4 5 6 7 8 9 10 11 12 k k k k k k Çıkış fonksiyonları sırasıyla f1= ∑ 5.12.13.2.14.16 da verilmiştir. Minimal ifadenin bulunmasında keyfi değerler belirlenerek 2 lık gruptan minimal olan seçilmiş olur. kısmen belirlenmiş bir fonksiyon gerçekte 2k fonksiyonu temsil eder.6. 7. +3 koduna dönüştüren 4 girişli.14.15 f2= ∑ 1. Örneğin Tablo .11.4. 9 + ∑ k 10.9 ∏ k 5.14 f2= ∏ 3.11.13.12.15 k keyfi değer sayısı olmak üzere.4.15. Tablo.4. 57 . 6.Tablo.

giriş çıkış ilişkisinden yararlanarak giriş değişkenlerinin ve çıkış değişken(leri)nin [fonksiyon(ları)nun] sayısının saptanması.4 Kombinezonsal devre sentezi Bu bölümün başlangıcında. önce minimal eşdeğer fonksiyona karşı düşen minimum elemanlı devreler gerçekleştirilip. Bu nedenle.4. • Doğruluk tablosuyla belirlenen fonksiyon(lar)un indirgenmesi ve minimal fonksiyon (lar)un bulunması. bir Boole fonksiyonuna eşdeğer minimal fonksiyonun -ki gerçeklendiğinde minimal sayıda kapı elemanı içerir. doğruluk tablosunun bulunması. bağımsız giriş değişkenlerince belirlenen.Tablo. • Minimal fonksiyon(lara) a karşı düşen devrenin çizilmesi. • Problemin sözle tanımı.bulunmasına ilişkin yöntemler üzerinde duruldu. yalnızca kapı sayısının minimum olması değildir. • Her bir çıkış değişkeninin (fonksiyonunun). Oysa sentez işlemi indirgeme işleminin dışında başka adımları da içerir. 4.Kısmen belirlenmiş fonksiyonların Karnaugh diyagramında minimalleştirilmesi.17. başlangıçta da değinildiği gibi. Sentezi istenen devreden beklenen. Bir kombinezonsal devrenin sentezine ilişkin adımları şöyle sıralayabiliriz. x1x2 x3x4 00 00 01 11 10 01 11 k=1 1 1 1 x2x4 x2x3 x1 k=1 10 1 1 x1x2 x3x4 00 00 01 11 10 1 1 1 01 1 11 k=1 k k k x2x'3x'4 x'2x3 x'2x4 k=1 k=1 1 10 k=1 k=1 k=1 k=1 f1=x1+x2x4+x2x3 x1x2 x3x4 00 00 1 01 11 10 x'3x'4 1 1 01 1 11 k=1 k k=1 k=1 k k x3x4 10 1 x1x2 x3x4 00 00 1 01 11 10 1 x'4 f2=x2x'3x'4+x'2x4+x'2x3 01 1 11 k=1 k k 1 k=1 k 1 10 1 f3=x'3x'4+x3x4 f4=x'4 Alt küplerin seçimi maksimum mertebeli minimum sayıda küp oluşturabilmek için keyfi olan değerler saptanarak yapılmıştır. Artık bu minimal fonksiyonlar tamamen belirlenmiş fonksiyonlardır. sonra diğer gereksinimleri de 58 .

Birinci olarak düşündüğümüz hücre yarı toplayıcı (half adder) ikinci düşündüğümüz hücre ise tam toplayıcı (full adder) olarak adlandırılır. toplanacak sayıların en az ağırlıklı bitleri. paralel toplayıcı ve kod dönüştürücülerinin minimal elemanlı sentezini inceleyelim. ilaveler yapılması gerekir. bu bitlere ilişkin toplam ve bir sonraki bitlerin toplamında kullanılacak eldedir. yukarıda açıkladığımız minimal fonksiyona karşı düşen devreye daha iyi birer alternatif olacaklardır. tasarımcı için çeşitli alternatifler ortaya çıkabilmektedir.18 Yarı toplayıcının doğruluk tablosu x 0 0 1 1 y 0 1 0 1 S 0 1 1 0 C 0 0 0 1 Bu tabloya göre çıkış fonksiyonları S = x' y + xy' C = xy dir. Görüldüğü gibi en basit bir devrenin gerçekleştirilmesinde. Çıkışlar ise. Göreceğiz ki tam toplayıcıları yarı toplayıcılardan elde edebilir. Seri toplayıcıda ise. her bir bite ilişkin elde' nin bir yerde tutularak. Bu tutma işi bellek elemanı ile yapılır.1 Paralel toplayıcının sentezi İki tabanında iki sayının toplamı seri veya paralel gerçekleştirilebilir. Ara bitlerin toplamını ise. Paralel toplayıcıda bütün bitler aynı anda uygulanır ve çıkışa ilişkin bütün bitler aynı anda görülür(devrenin gecikme süresi kadar sonra). Göreceğiz ki seçeceğimiz devreler. O nedenle seri toplayıcılar ardışıl devre olarak gerçekleştirilebilir. Bu fonksiyonların gerçekleştiren beş alternatif devre Şekil 4. bir sonraki ağırlıklı bitlere eklenecek olan elde de bir başka çıkış olanak görülür. Paralel toplamada. En az ağırlıklı bitlerin toplanmasında. Girişler. Şimdi iki örneği. 59 .4. Tablo 4. Girişler. bitlerin toplanmasını. Yarı toplayıcı Yukarıda tanımlandığı gibi iki giriş ve iki çıkışlı olan yarı toplayıcının doğruluk tablosu aşağıdaki Tablo 4. 4. iki tabanındaki sayıların önce en az ağırlıklı bitleri devrenin girişine gelir ve bunların toplamı olan bit çıkışta görülürken. ilgilenilen ağırlıklı bitler ve bir evvelki bitten gelen eldedir.18 deki gibidir.2 de verilmiştir. bir sonraki bitlerin toplamına eklenmesi gerekir. hücresel olarak üç girişli ve iki çıkışlı düşünebiliriz. iki giriş iki çıkış vardır.olabildiğince karşılayabilecek biçimde. çıkışlar ise. ilgilenilen bitlerin toplamı ve bir sonraki bitlerin toplamında kullanılacak eldedir. Bu nedenle seri toplama yapabilmek için. ayrı birer hücre olarak düşünebiliriz.

2 Yarı toplayıcı için birbirinin alternatifi olabilecek dört devre Şekil 4. S ve C ortaklığı S=(C+x’y’)’ C=xy x y d. b de S nin ikinci C nin birinci tip açınımı düşünülerek gerçekleme yapılmıştır. C=xy Şekil 4. Tam toplayıcı Üç girişli iki çıkışlı tam toplayıcının ne olduğunu daha önce tanımlamıştık. C ise bir sonraki bitlerin toplamında kullanılacak eldeyi gösterir. S toplanacak bitlerin toplamı. 60 . (c) de S ve C nin ortaklığı. buna göre bir sonraki basamağa için elde ve toplam çıkış fonksiyonlarına ilişkin doğruluk tablosu aşağıda Tablo 4. tip açınımları. (e) de ise en basit yapı görülmektedir. (d) de yine S ve C nin ortak kısımları değerlendirilmiştir. Fonksiyonları farklı biçimlerde ifade ederek daha fazla alternatif gerçekleştirmeler yapmak mümkündür. S=x⊕y.x y' x' y x y C S x y x' y' x y C S a. S' = (x'y+xy')' = x'y'+xy bağıntısından yararlanılmıştır. Görüldüğü gibi bu gerçekleşmede yukarıda işlediğimiz minimal fonksiyona karşı gelen devre seçilmemiştir.2 a da fonksiyonların 1. S için ikinci tip açınım C için birinci tip açınım C=xy x x' y' x y C S y x' y' C S c.19 da verilmiştir. Hangileri olabileceğini düşününüz. S ve C için birinci tip açınım S=xy’+x’y S=(x+y)(x’+y’) C=xy b. S ve C ortaklığı S=(x+y)(x’+y’) C=(x’+y’)’ S C e. x ve y toplanacak bitler z te bu bitlere ilişkin elde yi göstermektedir.

Tam toplayıcının çıkış fonksiyonlarına ilişkin doğruluk tablosu x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 C 0 0 0 1 0 1 1 1 S ve C fonksiyonlarına ilişkin Karnaugh diyagramları ve indirgenmiş fonksiyonlar Tablo 4.2 Kod dönüştürücü sentezi Kısmen belirlenmiş Boole fonksiyonların indirgenmesine ilişkin verdiğimiz örnek ikili kodlanmış ondalıklı sayıları +3 koduna dönüştürüyordu.3 teki gibi elde etmek mümkündür. S= z'(xy'+x'y)+z(xy'+x'y)'= z'(xy'+x'y)+z(x'y'+xy)= xy'z'+x'yz'+xyz+x'y'z=(x⊕ y)⊕ z C= zxy'+zx'y+xy = z(xy'+x'y)+xy= (x⊕ y)z+xy x y S C z x y z yarı toplayıcı yarı toplayıcı S C Şekil 4.19.Tablo 4. Oysa aynı fonksiyonları aşağıdaki bağıntılardan yararlanarak iki yarı toplayıcı ve iki girişli bir VEYA kapısıyla Şekil 4. Tablo 4. iki girişli üç VE kapısı ile üç girişli bir VEYA kapısına gereksinimi vardır. C için ise. Doğruluk tablosu ve indirgenmiş çıkış fonksiyonları aşağıdaki gibi bulunmuştu.4. 61 .20 de verilmiştir.3 İki yarı toplayıcı ve bir VEYA kapısı ile gerçekleştirilen tam toplayıcı 4.20 Tam toplayıcıya ilişkin indirgenmiş çıkış fonksiyonları xy z 0 1 00 01 1 1 1 11 10 1 xy z 0 1 00 01 11 1 1 1 1 10 xy xz yz S=x’y’z+x’yz’+xy’z’+xyz C=xy+xz+yz Bulduğumuz fonksiyonlar iki seviyeli olarak gerçekleştirilebilir. S için üç girişli dört VE kapısına ve dört girişli bir VEYA kapısı gerekir.

f4 x4 x3 f3 x2 f2 f1 x1 Şekil 4.4 te verilmiştir. ortak olabilecek kapı elemanları da düşünülerek.4 BCD kodunu +3 koduna dönüştüren devre 62 . Şekil 4.f1 = x1+ x2x4+ x2x3 f2 = x2x'3x'4+ x'2x4+ x'2x3 f3 = x'3x'4+ x3x4 f4 = x'4 Bu fonksiyonların gerçekleştirilmesi.

1 GİRİŞ Bu bölümde. Çünkü 8 değişkenli bir Boole fonksiyonunun doğruluk tablosu 28 = 256 satır gerektirir. kod çözücü (decoder) devreler. VE. bir bitlik tam toplayıcı devresinin. minimum sayıda kapı elemanı içirmesinden ziyade dış bağlantıların minimum olmasıdır. bir Boole fonksiyonun minimum sayıda kapı elemanıyla. MSI elemanı olarak paralel girişli toplama devreleri. Çıkışlar her bir hücre girişlerinin toplamı ve bir sonraki hücrenin girişi olacak eldeler dir. Bunların dışında piyasada MSI (Medium Scale Integrated circuits) ve LSI (Large Scale Integrated circuits) olarak sırasıyla 10-100 ve 100-1000 kapı elemanı içeren yongalarda vardır. Çünkü yongaların maliyetine tesir eden en önemli öğelerden biri bacak (uç) sayısıdır. Birinci hücrenin elde girişi 0 dır. demultiplexer devreleri ele alınacaktır. O nedenle bu gibi fonksiyonların gerçekleştirilmesi bir algoritmaya dayandırılır ve tasarımcının yaratıcılığına bağlı olarak alternatif devreler oluşturulabilir. Yegane olabilecek bir yöntemden bahsedilemez. piyasada.1 Dört bitlik MSI toplayıcı lojik devresi 63 . MSI devre tasarımı genellikle algoritmalara dayandırılarak yapılır. A4 B4 A3 B3 A2 B2 A1 B1 C5 C4 C3 C2 c1 S1 S4 S3 S2 Şekil 5. Bu devreyi bir hücre olarak kullanarak tasarlanan.BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI Bundan önceki bölümde. Pratikte kullanılan 74283 dört bitlik bir MSI tam toplayıcıdır. Çoğullayıcı (multiplexer) devreler. karşılaştırma devreleri. SSI elemanları kullanarak nasıl gerçekleştirildiğini görmüştük. 4 bitlik bir MSI tam toplayıcı devresi Şekil 5. tasarımına ilişkin algoritmalar incelenecek ve bu devrelerin istenileni yapıp yapmadığı. SSI (Single Scale Integrated circuits) yongalar (chip) olarak satılmaktadır.2 Paralel toplayıcı Bundan önceki bölümde. LSI elemanları olarak ta ROM (Read Only Memory) devreleri ve PLA (Programmable Lojik Array) devreleri incelenecektir. pratikte kullanılan MSI ve LSI elemanların lojik devrelerinin. analiz edilerek. gösterilecektir. VEYA gibi kapı elemanlarından bir yongada 4 tane TÜMLEYEN kapısından ise 8 tane bulunmaktadır. 5. 5. Bir MSI elamanı içine sığdırılabilen dört tam toplayıcı ile 4 bitlik sayıların toplamı yapılabilmektedir. Giriş değişkenleri fazla olan Boole fonksiyonların tasarımının daha önce anlatılan klasik yöntemlerle yapılması pratik olmamaktadır. Toplanacak sayıların aynı ağırlıklı bitleri birer hücre girişi olarak alınmıştır. MSI elemanlarından beklenen. Daha fazla biti olan sayıların toplamı için burada verilen MSI elemanlarının kaskad bağlanması gereklidir. Kullanılan kapı elemanları.1 de verilmiştir. MSI ve LSI elemanları sayısal sistemlerin tasarımında kullanılırlar. iki seviyeli gerçekleştirilmesine ilişkin yöntem üzerinde durmuştuk.

Buda şekil 5. belli bir girişe ilişkin çıkışını görebilmek için. BCD giriş A4 A3 A2 A1 0 0 1 1 B4 B3 B2 B1 C1 0 S4 S3 S 2 S1 +3 çıkış Şekil 5. G yi ise elde üreticisi (carry generate) olarak isimlendirelim. yayılma zamanına denktir. bağlantıları yapma işleminin olmayışı. MSI devredeki 8 kapılık gecikmenin. yani işçilik ve bacak sayısının az olması yani maliyettir. tam toplayıcı devresinin lojik devresi görülmektedir. hiçbir ilave kapı elemanı kullanmadan. eldelerin ise seri bağlı kaskad bir yapı göstermesidir.2 de verilmiştir. 64 . yarı toplayıcı Ai Bi Gi Ci+1 Ci Pi Si Şekil 5.2 BCD den +3 e dönüştürücünün MSI toplama devresi ile gerçekleştirilişi Eldenin yayılması Yukarıda incelediğimiz paralel toplayıcının. bit sayısı daha fazla olan sayıların toplamında.3 te. c5 elde sinin ne olduğunu bilmek gerek. oluşmasını sağlamaktır. C5 çıkışının görülebilmesi için C4 ün dolayısıyla C3 . yalnızca iki kapı elemanı gecikme süresi sonunda. daha önce incelediğimiz. Böyle bir gerçeklemeyle kazancımız. Şekil 5.Daha önce incelediğimiz BCD den +3 koda dönüştürücüyü. Pi ve Gi çıkışlarını veren yarı toplayıcıdaki gecikmenin toplamı kadardır. kolayca gerçekleyebiliriz. Bu nedenle gecikme süresini azaltmak için " hızlı elde (look ahead carry)" denen ilave devre kullanılır.1 deki MSI toplayıcıdan görebiliriz. burada anlattığımız MSI toplayıcı ile. 8 kapı elemanındaki gecikme toplamı kadardır. Nedeni Yarı toplayıcıların paralel. 2 kapılık gecikmeye inmesi. Sözünü ettiğimiz gecikme süresi.3 teki yarı toplayıcının çıkışlarını P (carry propagation) elde yayılması. her bir bit için iki kapı elemanı gecikmesi kadar artacaktır. yani 1/4 üne inmesi demektir.3 Tam toplayıcı devresi Şekil 5. MSI toplayıcıya. Bundan sonraki amacımız. Şimdi bu zamanın ne olduğunu saptamaya çalışalım. girişler uygulanır uygulanmaz. yarı toplayıcı gecikme süresi sonunda hemen oluşur.C2 nin belirlenmesi gerektiğini Şekil 5. Ci+1 elde edilmesi için gerekli süre VE ve VEYA kapılardakini gecikme ile. Kaskad bağlı dört tam toplayıcılı MSI elemanındaki gecikme ise bir yarı toplayıcı gecikmesi ile. Sözünü ettiğimiz kod dönüştürücünün MSI toplayıcı ile gerçeklenişi Şekil 5. Buda C5 in elde edilmesine kadar geçen süre olan. bütün elde çıkışlarının. yarı toplayıcı yayılma süresine ilave olarak.2 de verilen. Şimdi bu devreyi inceleyelim. P ve G çıkışları.

Bir önceki Ci ler cinsinden eldeler C2 = G1 + P1 C1 C3 = G2 + P2C2 = G2 + P2 ( G1 + P1 C1 ) = G2 + P2 G1 + P2 P1 C1 C4 = G3 + P3 C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C1 C5 = G4 + P4 C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2G1 +P4 P3 P2 P1 C1 dir. Diğer yandan çıkışlar. Devre Şekil 5. Çarpımlar toplamı biçiminde olan bu ifadeler. sonucu verirler.B biçiminde genel olarak yazılabilir.4 İleri bakmalı elde devresi Pi = Ai ⊕ Bi G=A .C5 P4 G4 C4 P3 G3 P2 G2 P1 G1 C1 C3 C2 Şekil 5. i i i 65 . iki seviyeli gerçekleştirilerek.GI değişkenleri ve elde cinsinden genel olarak Si = Pi ⊕ Ci Ci+1 = Gi + Pi Ci biçiminde yazılabilir. iki kapı elemanı gecikmesi ile. Buda bizim varmak istediğimiz sonuç idi.4 te verilmiştir. bu tanımlanan Pi .

BCD çıkışlar toplam S ve elde C ile gösterilmiştir. Şimdi daha önce gördüğümüz MSI toplayıcının girişlerine BCD sayılar uyguladığımızda çıkışlarının 0 dan 19 kadar olabileceğini düşünerek. BCD sonuçların on tabanında gösterilmesi.5 İleri bakmalı bir paralel toplayıcı lojik devresi İkili kodlanmış onlu toplayıcılar (Binary coded decimal adder) Toplama işlemi. BCD iki sayının toplamı en fazla 9+9+1=19 sonucu verebilir. Bu dönüşüm aşağıda tablo biçiminde verilmiştir.Şimdi ileri bakmalı paralel toplayıcı(Look ahead carry) MSI in lojik devresini Şekil 5. bir sonraki sayamağa elde (1) taşımak gerekir. ard arda 2 ye bölme işlemi yapıp kalanların yazılması sonucunda. binary coded decimal) toplanıp. 1111100100 biçiminde bulunur. Yani iki sayamağın (dijitin) toplamı 10 dan fazla ise. Bu yöntemin seçilmesinin nedeni BCD ve iki tabanındaki sayıların birbirine dönüştürülmesinin. sonra on tabanına dönüş biçiminde olmaz.4 teki devre ile birlikte oluşturabiliriz Bu yapı. çıkış sayısının BCD sayıya nasıl dönüştürülebileceğini inceleyelim. Alternatif olarak. Bu durumda iki sayamağın (dijitin) toplamı 10 dan fazla ise sonuçtan 10 çıkarıp elde oluşturmak gerekir. C1 A1 B1 P1 G1 A2 B2 S1 P1 C2 P2 İleri Bakma Devresi C3 P3 S3 P2 G2 S2 A3 B3 P3 G3 A4 B4 P4 G4 C4 P4 S4 C5 Şekil 5. sonuçtan 10 çıkarıp kalanı toplam sayamak olarak yazıp. bir önceki sayamaktan (dijitten) gelebilecek elde için konulmuştur. elde K ile. her bir dijit için yedi bölümlü gösterici (seven segment display) kullanılarak yapılır. Görüldüğü gibi BCD için dönüşüm işleminin kolaylaşmasına karşılık bit sayısı iki fazladır. Örneğin 999 sayısı iki tabanındaki karşılığı. birinci bölümde anlatıldığı gibi. ikili çıkışlar toplam Z . Sonuncu 1. elde si de bulunarak yapılır. uygulamadaki 74182 tümleşik devresinin temelidir ve Şekil 5. on ve iki tabanlarının dönüştürülmesine göre çok daha kolay olmasıdır. 9 a kadar çıkışlar ikili ve BCD de aynıdır ve 66 . her bir sayamağı (dijiti) iki tabanında ( ikili kodlanmış onlu. Oysa 999 BCD karşılığı 9 un iki tabanındaki karşılığı olan 1001 in yan yana üç defa yazılmışı 1001 1001 1001 dır.5 te verilmiştir. her zaman iki tabanında yapılıp. on tabanındaki bir sayının.

Şekil 5.6 da iki ikili toplayıcı ve elde yi veren üç kapı elemanı ile bir BCD toplayıcı devrenin lojik devresi verilmiştir. En büyük sayı en fazla 19 olabileceğine göre. yani aynı sonucu verir.6 BCD toplayıcı 67 . Z'ler bağımsız değişkenler olmak üzere. O halde C = K+Z4Z3 +Z4Z2 dir. Amaca ulaşmamız için C=1 olduğu durumları. K ve Z ler cinsinden ifade etmek ve bu durumda Z ten 10 çıkarmaktır. K 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 Z4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 Z3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Z2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 C 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 S4 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 S3 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 S2 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 S1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Görüldüğü gibi K=1 iken C=1 dir. bu fonksiyonun indirgenmiş hali Z4Z3 +Z4Z2 olur. Bunun dışında Z=10-15 arasında da C=1 olmalıdır. 10-15 te (1) olan diğer yerlerde (0) olan bir fonksiyon düşünsek.çift çizgi ile ayrılmıştır. S çıkışlarına 6 ilave etme işlemine denktir. A4 A3 A2 A1 B4 B3 B2 B1 K Z4 Z3 Z2 Z1 C 0 0 S4 S3 S2 S1 Şekil 5. Bu sonucu beş değişkenli bir Karnaugh diyagramıyla da görebilirdik. O nedenle bu girişlere karşı düşen çıkışlar K (keyfi) alınmıştır. C=1 iken toplamdan 10 çıkarma işlemi. (20-31) arasındaki girişler hiç uygulanmayacaktır. 10 ve daha yukarı olan çıkışlarda BCD nin aldığı değerlerden 10 çıkarılmış sonuç yazılmış ve elde 1 olmuştur. 6 ilave etme için ayrıca bir ikili toplayıcı kullanılabiliriz.

B2= 0(A2B'2= 1) veya.Yukarıda incelediğimiz temel alınarak. 68 . aksi halde 0 değerini alır. benzer biçimde. eğer A nınki 1. A4= B4 ve A3= B3 ve A2= B2 ve A1= 1. diğer dördü diğer sayıyı ve biride elde ) devreler gerçekleştirecektik. O nedenle algoritmik hücresel çözümler daha avantajlıdır. 74283 tasarlanmıştır. Yani yukarıda verilen gibi iki MSI elemanı ve üç kapı elemanı tek bir MSI olarak oluşturulmuştur. B4= 0 (A4B'4=1) veya ii.4 ile tanımlanan x değişkenlerini incelemek yeter. Girişler A=A1A2A3A4 ve B=B1B2B3B4 karşılaştırılacak dörder bitlik sayılar. En ağırlıklı bitler birbirine (x4 = 1) eşit ve (A3B'3=1) ise yine A > B dir. Burada incelediğimiz BCD toplama devresini. çıkışlar da (A > B) için Ç1 = 1 Ç2 = 0 Ç3 = 0. A4= B4 ve A3= 1. 5. Şekil 5. tek bir tümleşik devre. algoritmik olan hücresel yapı tüm devre üretimine daha uygun olacaktır. A > B için ise önce en ağırlıklı bitleri karşılaştırmalıyız. A4= 1. ikinci ikili toplayıcı daha da basitleştirilerek. en az ağırlıklı bitlerin karşılaştırılmasına kadar devam eder.7 de yukarıda ifadelere karşı düşen devre verilmiştir. 9 girişli (dördü bir sayıyı. Buna karşı gelen Boole fonksiyonların doğruluk tablosu 29 = 512 satırdan oluşacaktı. Bir başka deyişle A > B nin sağlanması için i.3.2. Bilgisayarla yapmak mümkün olsa bile . iv. Üçüncü çıkış belirlenmiş oldu. Klasik anlamda probleme bakarsak 28 =256 farklı giriş vardır. Bu yapı en kötü ihtimalle. üç çıkışında küçük. büyük ve eşitlik durumlarını belirlerler. (x) lerin dördünün birden 1 olması A = B olduğunu gösterir Yani Ç3 = x1 x2 x3 x4 = 1 ise A=B dir. A ve B sayılarının eşitliğini yakalayabilmek için Xi = AiBi + A'iB'i i = 1. Yani Ç1 = A4B'4 + x4 A3B'3 + x4 x3A2B'2 + x4 x3 x2A1B'1 ifadesi 1 ise A > B dir. B3= 0(A3B'3= 1) veya iii A4= B4 ve A3= B3 ve A2= 1. Benzer akıl yürütme ile A < B çıkışı için Ç2 = A'4B4 + x4 A'3 B3 + x4 x3A'2B 2 + x4 x3 x2A'1B1 ifadesi bulunabilir. ve bildiğimiz yöntemlerle bu devreye karşı düşen fonksiyonun indirgemesini elle yapmak pratik değildir.3 Karşılaştırma devresi Karşılılaştırma devresi. klasik yöntemle yapmaya kalksaydık. B ninki 0 ise (A4B'4 = 1) A > B dir. B1= 0(A2B'2= 1) dır. ve A = B iken Ç1 = 0 Ç2 = 0 Ç3 = 1 dır. sekiz girişindeki 4 bitlik iki sayıyı karşılaştırarak. (A < B) için Ç1 = 0 Ç2 = 1 Ç3 = 0. Çünkü A ve B ye ilişkin karşılıklı bitlerin eşit olması durumunda bu ifade 1.

8 de 3x8 (3x23 ) lik bir çözücü devresi verilmiştir. n girişin alabileceği her bir giriş permütasyonu için çıkışlardan yalnızca biri 1. Şekil 5.4 Çözücüler (Decoders) Çözücüler n girişli 2n çıkışlı devrelerdir.A4 B'4 A'4 B4 A3 B'3 A'3 B3 Ç1 A>B A2 B'2 A'2 B2 X2 X3 X4 A1 B'1 A'1 B1 X1 A<B Ç2 Ç3 A=B Şekil 5.7 Karşılaştırma devresi 5. diğerleri ise 0 olur. Bir başka deyişle çıkışlar mintermleri belirlemektedir. 69 .

5. 2. 2.7 olsun.9 da devre verilmiştir. iki seviyeli olarak çözücülerle gerçekleştirilebilir. Şekil 5. Her birinde 4 doğru minterm olduğuna göre dört girişli iki VEYA kapısına gerek vardır. 4. n n değişkenli m tane Boole fonksiyonu bir tane n x 2 çözücü ve m tane VEYA kapısıyla gerçekleştirilebilir. Fonksiyonlar f1 = ∑ 1. olabilecek bütün 2 minterimi oluşturacağına göre. Hatta genelleştirme yapılarak. n n değişkenli. herhangi bir n değişkenli Boole fonksiyonu.x1 x2 x3 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 Şekil 5. iki Boole fonksiyonunu bir MSI çözücü ile gerçekleştirelim. doğru minterm sayısı k olan bir Boole fonksiyonu. n x 2 lik bir çözücü ve k giriş yelpazesi olan bir VEYA kapısıyla gerçekleştirilebilir. 0 1 2 3 4 5 6 7 f1 x1 x2 x3 20 21 22 3x8 Çözücü f2 Şekil 5.8 3X8 çözücü devresi Boole fonksiyonlarının çözücüler kullanılarak gerçekleştirilmesi n n n x2 lik bir çözücü. 5 f2 = ∑ 0. Bir örnek olarak üç değişkenli.9 İki fonksiyonun bir çözücü kullanılarak gerçekleştirilmesi 70 .

Bu sırada alttaki çözücü çalışmaz ve bütün çıkışları 0 dır. Eğer yalnızca üç beş tane fonksiyon gerçekleştirmesi söz konusu ise. Bu işlev haberleşmede kullanılan demultiplekser (demultiplexer) işlevidir. SSI elemanlarıyla yapılacak sentezde ise. f ' ( f in tümleyeni) gerçekleştirilip VEYA yerine TÜVEYA kapısı kullanılarak. VEYA kapısı giriş yelpazesinde tasarruf sağlanabilir.10 da böyle bir çözücü ve doğruluk tablosu verilmiştir.10 Kontrol girişli bir çözücü ve alternatif yorumu: demultiplekser Bu çözücüyü. x1 ve x2 girişleri de sanki kontrol girişleriymiş gibi de düşünebiliriz. giriş sayısı az olanlar çözücüler kullanarak. SSI veya MSI elemanlarından hangisinin tercih edilerek gerçekleştirilme yapılacağı koşullara bağlıdır. Bu sırada üstteki çözücü çalışmaz ve çıkışları 0 dır. giriş sayısı daha fazla olan çözücülerin elde edilmesine de yarar. Çözücülerdeki kontrol girişi. Şekil 5.11 de iki tane 3x8 lik çözücü kullanılarak gerçekleştirilen. Devrede bütün VE kapılarının girişlerine bu kontrol girişi bağlanarak istenen işlev yerine getirilebilir. Şekil 5. E x 1 x2 x1 x2 2x4 çözücü m0 m1 m2 m3 0 1 1 1 1 k 0 0 1 1 k 0 1 0 1 m 0 m1 m2 m3 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 E 1x4 demux m0 m1 m2 m3 x2 E x1 Şekil 5. SSI sentezdeki indirgeme yapılarak bulunan lojik devrenin. Yanlış minterim sayısı doğru minterm sayısından az ise. 71 . sanki E normal giriş. Pratikte kullanılan MSI çözücülerin. Bu durumda kontrol girişinin karşı düştüğü minterm çıkışı E girişinin değerini alır. bir de kontrol girişi "enable" vardır ve MSI elemanının çalışmasını kontrol eder. x4 = 0 iken yukarıdaki çözücü çalışır ve m0 dan m7 ye kadar mintermler çıkışında gözlenir. aksine bu giriş 1 iken ise çözücü normal çalışma işlevini yerine getirir. x4 = 1 olduğunda ise alttaki çözücü çalışır ve m8 den m15 e kadar minterimler. Örneğin aynı fonksiyondan çok sayıda üretilecekse. bu çözücü çıkışında gözlenir. indirgeme ile. Bir başka diyişle E girişine gelen bilgi dört çıkıştan istenenine verilebilmektedir. 4x16 lık bir çözücü devresi verilmiştir. tüm devre olarak gerçekleştirilmesi daha uygun olur. mevcut MSI elemanlarını kullanmak hem zaman hem de işçilik tasarrufu sağlanır.Fonksiyonların çözücüler kullanılarak gerçekleştirilmesinde bir indirgeme sorunu yoktur. Buna karşılık çözücünün içinde kapı ve giriş / çıkış yelpazesi açısından da hiçbir tasarruf yapılmamıştır. Bu giriş 0 iken minterm çıkışlarının hepsi 0 olur. sözü edilen tasarruflar göz önünde tutulmuştur.

Örneğin 6. Enable'ın belli bir giriş değeri için çıkışların hepsi 0 (bazen 1) olur.x1 x2 x3 x4 3x8 çözücü 3x8 çözücü m0 m7 m8 m15 Şekil 5.12 de 4x1 (2 x1) lik bir mux'ın lojik devresi verilmiştir.12 4x1 mux lojik devresi. çalışmayı kontrol eden bir enable girişi (strobe da denir) vardır. dekoderler de olduğu gibi. 2 tane VE çıkışı. diğerleri 0 olmak zorundadır. blok diyagramı ve doğruluk tablosu Pratikte kullanılan mux ların. çıkış sayısı ise n dir. Lojik devre kapsamı içinde n çoğullayıcı 2 girişteki bilgiyi n kontrol girişi (select) ile istenen sırada tek çıkışa aktarmaya yarayan kombinezonsal devrelerdir. Hangi girişe (1) gelmişse on girişin iki tabanındaki karşılığı çıkışta görülür. Örneğin 8x1 lik bir 72 . Girişlerden biri 1 iken. Söz konusu yapı decoderler de olduğu gibidir. seçme girişlerinin her bir n permütasyonu VE kapılarıyla oluşturulurken bu kapıların girişlerine 2 mux girişleri ayrı n n ayrı bağlanmıştır. bir VEYA kapısıyla alınmıştır. istenen sırada. birden fazla fiziksel bilgi kaynağındaki bilgiyi. Bu kontrol girişi bir üst mertebeden mux ın bir alt mertebeden iki mux kullanılarak elde edilmesini de sağlar. I0 I1 I2 I3 S1 S0 Z I0 I1 I2 I3 0 1 2 3 S0 S1 S0 S 1 Z 0 0 1 1 0 1 0 1 I0 I1 I2 I3 4x1 mux Z Şekil 5. Böyle bir devreyi bir uygulama olarak gerçekleyiniz. 5. 2 Şekil 5. Görüldüğü gibi bu yapıda n x 2 (n = 2)lik bir dekoderin .11 İki 3x8 lik çözücüden elde edilen 4x16 lık çözücü devresi Kod çözücünün tersi işlevi yerine getiren devrelere kodlayıcı (encoder) denir. Bu n devrelerin giriş sayısı 2 . 2 sayıdaki n VE kapısına n tane bağımsız giriş bağlanmıştır. mux ın tek bir çıkışına.5 Multiplexer (Çoğullayıcı) devreler Genel olarak çoğullayıcılar. çıkış 110 dır. diğer giriş değeri için ise mux normal çalışma işlevini yerine getirir. girişe 1 gelmişse. Kısaca mux diye bilinirler. tek bir fiziksel bilgi kanalına aktarmaya yararlar.

mux, 2 tane 4x1 lik mux ın enable girişleri kullanılarak elde edilebilir. Çıkışa gelecek kapının ne olması gerektiğini düşününüz. Pratikte birden fazla mux ın, seçme ve enable girişleri ortak olmak üzere aynı MSI elemanında kullanıldığı görülür. Örneğin içersinde dört tane 2x1 mux ın bulunduğu MSI elemanları (74157) ticari olarak vardır. Şekil 5.13 te böyle bir MSI elemanının lojik devresi verilmiştir. A ve B girişlerini farklı kaynaklardan gelen dörder bitlik enformasyon olarak düşünürsek, sanki bu devre, A veya B enformasyonundan birini isteği bağlı olarak seçip aynı bir yoldan (bus) bir başka yere göndermektedir. Böyle bir işlev bilgisayarların alt birimleri arasında veri alış verişinin, ortak bir hat üzerinde yapılmasında faydalı olur.
A0 Z0 A1 Z1 A2 Z2 A3 Z3 B0 E B1 B2 B3 (select) S (Enable) E 1 0 0 S x 0 1 Z hepsi 0 A B

Şekil 5.13 dört 2x1 lik mux tan oluşan lojik devre Mux larla Boole fonksiyonlarının gerçekleştirilmesi Bundan önceki bölümlerde gördüğümüz gibi, dekoder ve mux larda mintermler oluşturulmakta, dekoderlerde ayrıca bir VEYA kapısı kullanılarak, herhangi bir fonksiyon gerçekleştirilmekteydi. Mux larda ise bu VEYA kapısı tümleşik devrenin içinde bulunmaktadır. Amacımız mux ları kullanarak bir Boole fonksiyonunun nasıl n gerçekleştirilebileceğini göstermek. n seçicili 2 x1 lik bir mux ile n değişkenli bir fonksiyonu gerçekleştirelim. Değişkenleri seçiciler seçelim. Seçicilerin alacağı her bir değer permütasyonu bir minterimi belirler ve buna karşı düşen mux ta bir giriş vardır. Eğer gerçekleştireceğimiz fonksiyon, bu minterm için 1 ise (doğru minterm) buna karşı düşen girişe 1, 0 ise (yanlış minterm) bu girişe 0 uygulayalım. Aynı işlev bütün giriş değer permütasyonları için tekrarlandığında mux çıkışında istediğimiz fonksiyonu gerçekleştirmiş oluruz. Yukarıda açıklanandan bir adım daha ileri giderek, (n+1) değişkenli bir fonksiyon n n seçicili 2 x1 lik bir mux la gerçekleştirilebilir. Bunun için n değişken seçiciler olarak alınıp, girişlere de 0, 1, xn veya x'n den biri uygulanır. Bir örnek üzerinden gerçekleştirmenin nasıl yapılacağını görelim. Şekil 5.13 te bir örnek fonksiyon ve devresi verilmiştir. Fonksiyon üç değişkenli f = ∑ 1, 2, 6, 7 olduğuna göre 4x1 lik iki seçicili bir mux a gereksinim vardır. X1, x2 değişkenlerini seçiciler olarak seçelim. Doğruluk tablosundan görüldüğü gibi x1, x2 73

değişkenlerinin bir değer permütasyonu için x3 in aldığı 0 ve 1 olmak üzere iki değer vardır. Bu değerler için fonksiyonun aldığı değerler 0, 1, x3 veya x'3 olabilir. Buna göre tabloyu tekrar düzenlersek (Şekil 5.13 te gölgelendirilerek belirtildi). , mux girişlerine ne bağlayacağımız ortaya çıkar. Bu tablodaki sonuca, bir başka düzenlemeyle daha çabuk ulaşabiliriz. Öyle ki sütunları, seçicilerin belirlediği mintermlere karşı düşen girişler; satırları da x3 değişkeni ve tümleyenini gösterecek biçimde bir tablo oluşturulsun. Bu durumda satır ve sütunlara karşı gelen yerler, olabilecek bütün minterimlerdir. Doğru minterimleri bir yuvarlak içine alalım, yuvarlak içinde olmayanlar yanlış mintermler olsun. Buna göre i bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içinde değilse, bu sütuna ilişkin giriş 0, ii. bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içindeyse, bu sütuna ilişkin giriş 1, iii. bir sütundaki (bir seçici girişini belirler) mintermlerden x3 satırına karşı gelen yuvarlak içinde x'3 satırına karşı gelen yuvarlak içinde değilse bu sütuna ilişkin giriş x1, iv (iii) durumun tersi ise ilgili giriş x'1 olmalıdır. (Şekil 5.13) minter m 0 1
2 3 4 5

x1 0 0 0 0 1 1 1
1

x2 0 0 1 1 0 0 1
1

x3 0 1 0 1 0 1 0
1

f 0 f = x3 1 1 f = 0 x'3 0 f=0 0 1 f=1
1

6
7

x1x2
00 01 10 11

I0 (0)x'3 (1)x3
0 1

I1
2 3

I2
4 5 0

I3
6 7 1

x3 x'3
0 1

x3

x'3

I0 I1 I2 I3 x1

4x1 mux

Z

x2

Şekil 5.13 dört değişkenli bir fonksiyonun 4x1 mux la gerçekleştirilmesi

74

1

x1x2x3
000 001 010 011 100 101 110 111

x4 x'4
0

I0 (0)x'4 (1)x4
0 1

I1
2 3

I2
4 5

I3
6 7 0

I4
8 9

I5
10 11 0

I6
12 13 0

I7
14 15

1

x4

x'4

1

x4

I0 I1 I2 I3 8x1 I4 mux I5 I6 I7 x1 x2 x3

f

Şekil 5.14 f= ∑ 0,1,3,4,8,9,15 fonksiyonunun 8x1 mux kullanarak gerçekleştirilmesi Şekil 5.14 te dört değişkenli bir örnek fonksiyonun 8x1 lik bir mux ile gerçekleştirilmesi gösterilmiştir. Yukarıda örnek üzerinde açıklanan gerçekleştirme yöntemi genelleştirilebilir. Burada en çok ağırlıklı bitlere karşı gelen değişkenlerin dışındaki değişenler seçici girişleri olarak seçilmiştir, mux girişlerine de 0,1 veya en ağırlıklı değişkenin kendisi veya tümleyeni gelmektedir. halbuki herhangi n-1 değişken seçici, kalan değişken giriş seçilerek te, benzer akıl yürütmeyle gerçekleştirme yapılabilirdi. 5.6 Read-Only Memory (ROM) Bu ve bundan sonraki kısımda, ROM (Read Only Memory) ve PLA (Programmable Logic Array) elemanları göreceğiz. Bu elemanlar içinde 100-1000 civarında kapı elemanları bulunduran LSI ( Large Scale Integrated Circuits) devrelerdir. ROM elemanlarını, gördükleri işlevler açısından, iki farklı biçimde inceleyebiliriz. Birincisi birden fazla Boole fonksiyonunun, bir tümleşik devre ile gerçekleştirilmesini sağlarlar. ROM LSI elemanının içinde bir dekoder ile gerçekleştirilecek fonksiyon sayısı n n kadar VEYA kapısı vardır. VEYA kapısı sayısı m olsun. nx2 lik dekoderde 2 VE kapısının çıkışını her bir VEYA kapısına bağlayan, mx2n tane bağlantı vardır. Bu bağlantılar, isteğe göre, açık veya kısa devre yapılabilirler. Diyelim m tane Boole fonksiyonu gerçekleştireceğiz. 1. fonksiyonda hangi doğru minterimler varsa, onlara ilişkin VE kapılarının çıkışları, 1. VEYA kapısının girişlerine, bağlantılar kısa devre yapılarak birleştirilir. Yanlış mintermlere karşı gelen VE kapılarının çıkışları ise açık devre yapılarak VEYA kapısının girişine bağlanmaz. Böylece 1. fonksiyon gerçekleştirilmiş olur. Diğer fonksiyonlar da benzer biçimde gerçekleştirilir. Bağlantıların açık veya kısa devre yapılmaları, üretici firmanın belirlediği yöntemle özel aletler kullanılarak yapılır. n giriş değişkenli m çıkışlı bir ROM elemanın iç yapısı Şekil 5.15 te verildiği gibidir. Böyle bir ROM 2 xm lik ROM olarak adlandırılır.
n

75

çıkış her giriş için 0. 2 =6 4). Yedi ye kadar sayıları temsil edebilmemiz için üç giriş değişkenine. girişler sanki adresleri (minterimleri) vermekte.a d r e s x1 x2 m0 F1 nx2n Dekoder F2 k e l i x x 3 4 m2n-1 m e Fm Açık veya kısa devre yapılabilecek bağlantılar Şekil 5. Ele alacağımız örnek.16 Örnek bir ROM ve iki yorumu Şimdi pratik bir örnek yapalım. girişlere karşı gelen m fonksiyonun aldığı değer de. Sıfırdan yediye kadar sayıların karelerini alan bir kombinezonsal devreyi ROM kullanarak gerçekleyelim. Aynı ROM. Yukarıda açıkladığımız ROM da. adres bitleri dediğimiz giriş değişkenlerinin belli bir permütasyonuna karşı gelen belli bir yerde.17 verilmiştir. çıkış ise 3. n n adres 0 1 2 3 x1 0 0 1 1 x2 0 1 0 1 F1 0 1 1 1 F2 1 0 1 0 kelime 1 2 3 2 x1 2x4 Dekoder m0 m1 m2 m3 F1 x2 F2 Şekil 5.15 Genel bir ROM elemanının devresi Yukarı açıkladığımız ROM' u. çıkışları sanki o adresteki bilgi(word)yi vermektedir diye düşünülebilir (Şekil 5. yalnızca okunabilen bellek işlevini yerine getiren bir eleman olarak ta görebiliriz. Pratikte 7-8 giriş ve 8 çıkış değişkenliler yaygındır.15). dört adresinde. 2 xm lik ROM da n giriş değişkeni ile 2 farklı adres tanımlanabilir. sıfırdan kırk dokuza kadar sayıları temsil 5 6 edebilmemiz için de altı çıkış fonksiyonuna gereksinim vardır ( 2 = 32. iki bitlik dört kelimenin bulunduğu. 5. çizim ve anlatım kolaylığı açısından iki giriş ve iki çıkışlı seçilmiştir. bir bellek elemanı olarak ta düşünülebilir. girişle aynıdır o nedenle ayrıca bir ROM çıkışı 76 . Şekil 5.16 da verilen örnek ROM. Doğruluk tablosundan görüldüğü gibi. iki iki-değişkenli fonksiyon olarak düşünülebilir. Doğruluk tablosu ve ROM devresi Şekil 5. Şimdi bir örnek üzerinde ROM un iki farklı yorumunu yapalım. 6. kelime (word) dediğimiz m bitlik belli bir bilginin tutulmasıdır. bu adreslere de m bitlik kelimeler (word) saklanabilir. Yalnızca okunabilen bellek elemanından kastedilen.

7 PLA (Programable Logic Array) Bundan önceki kısımda ROM larla fonksiyon gerçekleştiriken gördük ki. Diğer taraftan ROMlar yalnızca okunan bellek elemanları olarak software kontrol birimlerinde yaygın biçimde kullanılırlar. ROM lar genel olarak çok girişli bir çok fonksiyonun gerçekleşmesinde yaygın olarak kullanılabilirler. fonksiyonun 1 değerini aldığı doğru minterimler için. ROM lara konan bilgiler. Silme işlemi mor ötesi ışınla yapılanlara ise "silinebilen ROM" EPROM (erasable ROM) denir. gerçekleştirmede biz bunlardan yalnız fonksiyondaki 1 77 . özel cihazlarda katalog bilgisine göre programlanarak "PROM". 0 dan 7 ye kadar sayıların karelerini almak için yeterli olur. ROM un içinde n girişli bir VE kapısı vardır. Yani n ROM larda 2 VE kapısı varken. kullanıcı tarafından.17 Kare alma işlemi yapan bir ROM devresi ROM türleri ROM' lardaki bağlantılar iki biçimde yapılabilir: mask ve programlama. ROM'un türüne göre. ya bir daha hiç değiştirilemezler veya silinip yeni bilgilerlerle değiştirilebilirler. Programlama da ise üretimden sonra. İkinci tür olanlara "silinebilir PROM " EPROM (Erasable PROM) denir. örneğin ASCII kodundan EBIDIC koduna dönüştürücüler gibi. Silme işlemi elektronik olarak yapılanlara "elektronik olarak silinebilen ROM"( EAROM:Electronically alterable ROM) denir.gerektirmezler. yapılır. 0 1 2 3 4 5 6 7 x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1 F1 0 0 0 0 0 0 1 1 x2 F2 0 0 0 0 1 1 0 1 x3 F3 0 0 0 1 0 1 0 0 F4 0 0 1 0 0 0 1 0 F5 0 0 0 0 0 0 0 0 F6 0 1 0 1 0 1 0 1 0 1 4 9 16 25 36 49 8x4 ROM 0 F1 F2 F 3 F4 F5 F 6 Şekil 5. 3 adres bitli 4 çıkışlı bir ROM. Mask bağlantılar üretim sırasında direkt olarak yapılır. 5. Her ne kadar programlanarak yapılıyor denirse de bağlantılar hardware olarak sağlanmaktadır.

k x m bağlantı ile bağlanmıştır. Örneğin Pratikte kullanılan bir PLA de n = 16 giriş değişkeni . ROM larda n n 2 iken PLA de 2 den çok daha küçük VE kapısı sayısı kadardır. ancak 2n bağlantı vardır. İkinci seviyedeki VEYA kapılarının giriş yelpazesi. Öyle ki her bir kapının giriş yelpazesi n dir. Bunun faydasını bundan sonraki bölümde PLA in programlanmasında göreceğiz.sayısı kadar olanını kullanmaktayız. VEYA kapısı vardır.18 Bir PLA elemanın blok diyagramı Şekil 5. Bir çıkış fonksiyonunun kendisi çıkışa aktarılmak isteniyorsa ona ilişkin bağlantı kısa devre olarak bırakılmalı. bu VE kapılarının girişlerine ilişkin 2n x k bağlantının açık devre yapılması veya kısa devre olarak tutulması gerekir. Pratikte PLA elemanları çok sayıda fonksiyonların tek bir elemanla gerçekleştirilmesinde yaygın olarak kullanılır. anlaşılması kolay olsun diye bu örnek yapılmaktadır. diğerlerine ilişkin bağlantılar ise açık devre kılınmalıdır. Bu kapılara k tane VE kapısı. onlara ilişkin bağlantılar kısa devre olarak tutulmalı. Gerçekleştirilecek fonksiyonda kaç çarpımlar terimi varsa. ROM larda n giriş değişkeni sayısı olmak n n üzere n giriş yelpazeli 2 VE kapısı varken. Buna karşılık ROM daki bir çok VE kapısı da kullanılmadı. PLA de 2 den çok daha küçük sayıda n giriş yelpazeli VE kapısı vardır. indirgeme düşünmeden gerçekleşmeye geçilebilmesi oldu. bağlantıların nasıl seçileceğini inceleyelim. Çıkışta ki m bağlantı bize çıkış fonksiyonlarının kendileri veya tümleyenlerini çıkışa almamızı sağlar. Çıkış sayısı m kadar. Oysa biliyoruz ki indirgeme yaptığımızda kullanacağımız VE kapısı sayısı fonksiyondaki 1 sayısından çok daha az olacaktır. PLA' in yapısı ROM yapısına benzerdir. İşte bu olumsuzluğa cevap verebilmek için PLA (Programable Logic Array) LSI elemanları geliştirilmiştir. Gerçekleştirilecek fonksiyona göre. tümleyeni elde edilmek isteniyorsa ilgili bağlantı açık devre yapılmalıdır. Şimdi bir örnek olarak basit iki fonksiyonun PLA ile gerçekleştirilmesinde. Sağlanan avantaj. 78 . Gerçekleştirilecek İki-değişkenli iki fonksiyonun doğruluk tablosu ve Karnaugh diyagramları Şekil 5. 46 n-girişli VE kapısı ( ROM olsa idi bu sayının 216 = 256 olması gerekirdi) ve 8 çıkış ( 8 bitlik kelimeler) vardır. Pratikte böyle bir gerçekleştirme PLA elemanıyla yapılmaz. 82S100 PLA nin yapısı bu yapıdadır nxk bağlantı n giriş k tane n girişli VE kapısı nxk bağlantı kxm bağlantı m tane kxm girişli VEYA kapısı m bağlantı m çıkış Şekil 5. Giriş sayısı n dir. Görüldüğü gibi gerçekleştirilecek fonksiyonlarda ortak olan çarpımlar terimi için aynı VE kapısı kullanılmaktadır. Bir amaç ta böyle ortak olan çarpımlar terimleri sayısını maksimize etmektir. (m) tane çıkışta fonksiyonun kendisi veya tümleyeni elde edilebilir. (n) tanesi değişkenin kendisi diğer (n) tanesi ise değişkenin tümleyeni için gereklidir.18 de genel olarak bir PLA elemanının blok diyagramı gösterilmiştir.19 da verilmiştir. k << 2n olan k tane VE kapısı vardır . ROM lu gerçeklemelerde fonksiyondaki her bir n 1 e karşılık ROM daki 2 kapıdan biri seçilir.

ROM larla gerçeklemede fonksiyonlar indirgenmemişti. Birinci sütunda her bir çarpımlar terimi için seçilen VE kapılara numaralandırılarak gösterilir. hangi bağlantıların açık devre yapılacağı. değişken yoksa (-) konulur. Bu tabloda satırlarda. 1. Bundan sonraki sütunlarda değişkenlere ayrılmıştır. Bağlantıların sistematik bir biçimde nasıl yapılacağını gösteren tabloya PLA program tablosu denir. tümleyeni varsa 0.20 de gösterilmiştir. hangi bağlantıların ise kısa devre olarak bırakılacağı.19 PLA elemanıyla gerçekleştirilecek örnek iki değişkenli iki fonksiyon Bu örnek fonksiyonların PLA ile gerçekleştirilmesinde. Şekil 5.x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1x2 x3 00 0 1 F1 0 0 0 0 1 1 0 1 F2 0 0 0 1 0 1 0 1 1 2 3 Çarpım terimleri Girişler x x 0 1 çıkışl ar x F F 1 1 1 1 1 1 x1x’2 x1x3 X2X3 1 1 - PLA program tablosu 01 11 10 1 x1x2 x3 00 0 1 01 11 10 1 1 1 1 1 F1 = x1x’2+x1x3 F2=x1x3+x2x3 Şekil 5. indirgenmiş fonksiyonlardaki farklı çarpımlar terimleri gösterilir. Bu işlem bütün VE 79 . x1 1 F1 1 x2 2 2 x3 3 F2 Şekil 5. satırdaki VE kapısının girişleri için değişkenin kendisi varsa 1.20 Örnek iki fonksiyonun PLA gerçekleştirilmesi PLA program tablosu Yukarıda örnek fonksiyonunun PLA elemanı ile gerçekleştirilmesinde önce fonksiyonlar indirgendi. Ondan sonra bağlantıların açık/kısa devre yapılmasına geçildi.

80 . olmayan VE kapılarına ilişkin yere ise (-) konur. PLA lerde fonksiyonun kendiside tümleyeni de gerçekleştirilebilmektedir.18 deki blok diyagramında k x m bağlantılarından hangilerinin açık hangilerinin kısa devre yapılacağı belirlenmiş olur. Şekil 5. Şekil 5.18 deki blok diyagramında 2n x k bağlantının açık devre mi. kısa devre mi yapılacağı belirlenmiş olur.19 da verilmiştir.kapıları için tekrarlanır. Son sütunlarda ise çıkış fonksiyonlarının her biri temsil edilir. Bundan önceki örneğe ilişkin PLA program tablosu Şekil 5. O nedenle ortak çarpımlar terimleri sayısını maksimumlaştırabilmek için gerçekleştirilmesini istediğimiz fonksiyonların tümleyenlerini de düşünebiliriz. Bir çıkış fonksiyonunda hangi VE kapıları varsa ilgili yere 1.

6. iki tabanındaki iki sayıyı göstersin. (y) ye şimdiki durum. 24 23 22 21 t4 t3 t2 t1 0 1 1 0 0 1 1 1 1 1 0 1 t0 ve t4 anlarındaki girişler (00) aynı olduğu halde çıkışlar farklıdır. Öyle ki değişkenin ti anında aldığı değer (Y).1 deki gibidir. ardışıl MSI ve LSI elemanlarının yapı ve işlevlerini inceleyeceğiz. Yaygın olarak bu devrelere ardışıl makineler da denir.1 Giriş Şekil 6. Görülüyor ki çıkış yalnızca girişler tarafından belirlenememektedir. sınıflandırılması. x2 girişleri en az ağırlıklı basamaktan en çok ağırlıklı basamağa doğru. analiz ve sentezi ile sentezde karşılaşılan sorunları ele alacağız. Benzer biçimde t2 ve t3 anlarındaki girişler (11) aynı olduğu halde çıkışlar farklıdır.1. Giriş ve çıkış aşağıdaki Şekil 6. Daha sonra kombinezonsal devrelerde olduğu gibi. (Y) ye de bir sonraki durum. çıkışları girişleriyle yegane olarak belirlenebilen kombinezonsal mantık devrelerinin. t i-1 anında bu değişkenle (y). durum değişkenleri dediğimiz bellek elemanlarına ilişkin değişkenlerle birlikte ancak belirlenebilen ardışıl mantık devrelerini inceleyeceğiz. (12)01100 x1 (14)01110 x2 Seri toplayıcı z = x1 + x2 (26)11010 20 t0 0 0 0 (12) (14) (26) x1 x2 z Şekil. Örneğimiz için toplam elde(y)1 1 0 0 0 x1 0 1 1 0 0 x2 0 1 1 1 0 z 1 1 0 1 0 81 . giriş değişkenlerinin aldığı değerler tarafından belirlenmiş olsun. bir evvelki ti-1 anına ilişkin toplamın "elde" sinin bilinmesi gerekmektedir. Seri toplayıcı. varsayalım ki x1 =12 ve x2=14 sayıları toplanacak. analiz ve sentezini inceledik. makinenin herhangi bir t anındaki durumunu belirleyen bir değişken (y) olarak düşünelim. 6. Çıkışın belirlenebilmesi için her ti anında. y değişkenine de durum değişkeni denir. Bu bölümde de çıkışları giriş değişkenlerinden başka. zamanda sıralı. Bu "elde"yi. z çıkışı da bu iki tabanındaki sayıların toplamı olan sayıyı. basamak ağırlığına göre zamanda sıralı olarak göstersin. x1. ardışıldır. O halde devre kombinezonsal değil. Yani Y = f (x1. Ardışıl mantık devreleri kısaca ardışıl devreler olarak adlandırılır.x2.1 deki seri toplayıcı devresini düşünelim.y). Ardışıl makine incelememizde sırasıyla ardışıl makinelerin modellendirilmesi.BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ Şimdiye kadar ki beş bölümde.

. Yani bağımsız durum değişkenlerinin t0 anındaki aldıkları değerlere karşı gelen (y01. zm} bağımlı çıkış değişkenleri kümesidir..1.D0) ile verilen bir matematiksel modelle temsil edebiliriz..y02. X = {x1. y ) : S n+ r → S . y ): S n+ r → S . Y bir sonraki durum ve Z çıkış fonksiyonları Tablo 6..x2. #Ç = g ise..2.. x n.zm} çıkış değişkenleri kümesidir. m ≥ log2 g eşitsizliğini sağlayan en küçük tam sayıdır.Ç. . x2= 1)} dir. t şimdiki anı.. . çıkışları temsil edebilmek için gerekli olan çıkış değişkeni sayısı m. x2= 0) . n ≥ log2 p eşitsizliğini sağlayan en küçük tam sayıdır. y = {y1. 6. D durum kümesi ve değişkenleri D={D1(y=0) elde 0.. y 1. gerekli olan durum değişkeni sayısı r. t anındaki değerlerdir. Ç çıkış kümesi ve değişkenleri Ç={(Ç1(z1= 0). Bu küme elemanlarının her biri Zi = Zi ((x 1.xn bağımsız giriş ve y1. tablo ve diyagram olmak üzere üç farklı biçimde modellendirilebilirler.. Ç: Makinenin çıkışında görülen.y0r ) durumudur..1} i =1.yr} bağımsız durum değişkenleri kümesidir. G3(x1= 1.. farklı çıkışlardan oluşan çıkış kümesidir.biçiminde bulunur. . M = (G.2..Y2. S = {0. . x2= 1) .z2. x n. Ç2(z1= 1)}dir...... Seri toplayıcı için M matematiksel modelini çıkaralım.yr durum değişkenlerinin fonksiyonu ise makineye "Moore makinesi " denir. Yr} bir sonraki durum değişkenleri kümesidir.. z2. . x 2. #G = p ise girişleri temsil edebilmek için gerekli olan giriş değişkeni sayısı n. Bu küme elemanları her biri Yi = Yi (x 1. t+1 bir sonraki anı göstermektedir.. Y fonksiyonlarında. Z = {zl.yr bağımsız durum değişkenlerinin fonksiyonu ise makineye "Mealy makinesi". Z = {zl.y r ) = Yi ( X . G2(x1= 0.Y. S = {0.1} i = 1. sonlu durumlu ardışıl makineleri.r biçiminde tanımlanan r tane bir sonraki durum fonksiyonudur.. Zi fonksiyonları yalnızca. fonksiyonların aldığı değer (t+1) anındaki değer. y 2.. G4 (x1= 1. r ≥ log2 µ eşitsizliğini sağlayan en küçük tam sayıdır. Artık çıkış değişkeni giriş değişkenleri ve 0 andaki durum değişkeni tarafından yegane olarak belirlenmiştir.Z.. Zi fonksiyonları x1...2 Ardışıl Makinelerin Modellendirilmesi Ardışıl makineler matematiksel. x2= 0).. Y = {Y1.m biçiminde tanımlanan m tane çıkış fonksiyonudur.xn} bağımsız giriş değişkenleri kümesi olsun. (y) bağımsız durum değişkenidir. y 2.. Örnek 6. y 1.D.... y1. #D = µ ise.... G giriş kümesi ve değişkenleri: G = {G1(x1= 0.y2... G: Makinenin farklı girişlerinden oluşan giriş kümesidir.y r ) = Zi ( X . Bundan sonra fonksiyonların t ile ilişkisi ayrıca simgelenmeyecektir. D: Makinenin farklı durumlarından oluşan kümedir.. bağımsız değişkenlerin aldığı değer ise. Matematiksel model : Yukarıda örnekteki seri girişli toplama devresi gibi. . D0 : Başlangıç durumudur. x 2. de doğruluk tablosuyla verilen 82 t t t t t t t t t t+1 t t t t t t t t ..1. D2(y=1) elde 1} dir. Z fonksiyonlarında ise değişkenler ve fonksiyonların aldığı değerler aynı t anı için geçerlidir..

83 . Şekil.x2+y' x1x'2.6.bellek elemanı Bellek 1. .2. Y. sistemin giriş değişkenleri (x1x2.t+1 Y = y' x1x2+y x'1x2+y x1x'2.6.+y x'1x'2+y x1x2 fonksiyonlarıdır. genel olarak x1 x2 giriş değişkenleri çıkış değişkenleri z1 zm y1 yr Kombinezonsal devre y r (Y r ) Bellek elemanlarının çıkışları: durum değişkenleri r. bellek elemanı saat girişi bellek elemanlarının girişleri y 1 (Y 1 ) t 0 (t 1 ) Şeki1. Birincisi kombinezonsal parça ikincisi ise bellek parçasıdır. . D0 ) ile verilen bir ardışıl makine. Z.2.Seri toplayıcıya ilişkin bağımsız değişkenler ve bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu. Ç.+y x1x2 ve Z = y' x'1. D. .deki bir devreye karşı düşürülebilir. Kombinezonsal parçanın çıkışları da makinenin çıkış değişkenleri (Z1Z2. Z çıkış fonksiyonu 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 Matematiksel olarak M = (G. Devre iki temel parçadan oluşur. Kombinezonsal parçanın girişleri.6. Tablo.Zm) ile bellek elemanlarının giriş fonksiyonlarıdır.yr) dir. Bir ardışıl makinenin en genel yapısı. giriş bağımsız değişkenler giriş durum x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 y Y bir sonraki durum onksiyonu.xn) ile bağımsız durum değişkenleri (y1y2.1.

Matematiksel olarak temsil edilen ardışıl makine.2a).1 Y. Di düğümünden DJ düğümüne yönlendirilmiş bir topolojik eleman çizilir ve üzerine Gi / zm yazılır. j.Z 1. i.0 y=1 şimdiki durum (b) Seri toplayıcıya ilişkin durum tablosu Durum diyagramı. sütuna ilişkin giriş (Gj) geldiğinde ki bir sonraki durum (Dk) ile o andaki çıkış (Çk) yazılıdır (Tablo 6.Bellek elemanlarının çıkışları olan iletkenlerde. satıra ilişkin durumunda (Di).Z 0. Şekil 6. zaman ekseninde önce y bağımsız değişkenlerinin sonra bağımlı bir sonraki durum değişkenlerinin aldığı değerler gözlenir. Benzer biçimde t2 anındaki şimdiki durum 0.0 Y. sütunlarında girişlerin (G kümesinin elemanları) bulunduğu matristir.Z 0.Z 1. düğümler ve topolojik elemanlardan oluşmuş bir diyagramdır. Bu yeni elde t3 anındaki girişler için şimdiki durumdur.Z 1. Ard arda gelen iki girişten. Durum tablosu (Geçiş tablosu.0 Y. durum diyagramları veya durum tablolarıyla da temsil edilebilir.6. Özel olarak örnek 6. Tablo.Z 0. G1 D1 D2 Di Dk.1 Y. ikincisine ilişkin şimdiki durum. Ardışıl makineye ilişkin durum tablosu.1 Y. Bellek elemanları bundan sonraki alt bölümde detaylı olarak incelenecektir.1 deki seri toplayıcı için durum tablosu Tablo 6.2. sütunun kesiştiği yerde.3 a da durum diyagramının tipik 84 . Bu tabloda girişler ve durumlar ilgili değişkenler cinsinden ifade edilmiştir.2b de verilmiştir.Z 0.0 Y. t1 anındaki girişler için şimdiki durumdur.Z 1. Makine Di durumunda iken Gi girişi altında DJ bir sonraki durumuna gidiyor ve çıkış zm ise. makinenin i. satır ve j. Seri toplayıcı örneğinde t0 anındaki girişler için olan bir sonraki durum 0.1 Y. bir sonraki durum (elde) ise 1 dir. birinci girişe ilişkin bir sonraki durumdur.Çk G2 Gj Gp Dµ (a) Bir ardışıl makineye ilişkin genel durum tablosu x1x2 00 giriş X1x2 01 giriş x1x2 11 giriş x1x2 10 giriş y=0 şimdiki durum Y. transition table): Satırlarında durumlar (D kümesinin elemanları). Düğümler durumlara karşı düşer.

saat darbesi geldiği zaman mümkündür. Yeni bir saat darbesi gelene kadar. diğerleri 0 olmak zorundadır. girişleri darbe biçimindedir. makinenin durumunda bir değişiklik olmaz. 85 .1 deki seri toplayıcı için durum diyagramı Şekil 6. Temel modda (fundemental mode) ve darbe modunda (pulse mode) çalışanlar olmak üzere iki farklı türden olabilirler. Yarış problemi olmaması için birden fazla giriş değişkeni aynı anda değişmez.2).6. Her bir giriş için bir saat darbesi uygulanmalıdır. bu merkezi saat çıkışı bağlanmıştır (bakınız Şekil 6. Makinenin kombinezonsal kısmı ise saat darbesinden bağımsız çalışır.bir parçası gösterilmiştir. Senkron makinelerde periyodik saat darbeleri üreten bir merkezi saat (master-clock generator) vardır.3b de verildiği gibidir. Makinenin durum değiştirmesi. Durum diyagramları. Farklı girişler arasında bütün girişler birlikte 0 olmak zorundadırlar. Herhangi bir anda giriş değişkenlerinden yalnız biri 1 olur. yani yeni bir giriş gelene kadar eski girişler durarak sistemin kararlı (stabil) bir duruma gelmesini sağlar. Asenkron makinelerde saat darbeleri yoktur. çoğunlukla kontrol sistemlerinde kullanılın asenkron makineler ise incelenmeyecektir.4 de ardışıl makinelerin sınıflandırılması gösterilmiştir. Bu dersin kapsamı içinde bilgisayarlarda kullanılan senkron makineler ağırlıklı olarak incelenecek.3.3 Ardışıl Makinelerin Sınıflandırılması Ardışıl makineler senkron (saatli) ve asenkron (saatsiz) makineler olmak üzere iki ana sınıfa toplanırlar. örneğin seri toplayıcı devre bir senkron ardışıl makinedir. Makinenin çalışma hızı saat darbelerinin periyoduyla sınırlanmıştır. Darbe modunda çalışan makinelere gelince. Temel modda çalışan asenkron makinelerde girişler seviye biçimindedir. 6. Örnek 6. Bütün bellek elemanlarının saat girişlerine. G i / Zm 01 / 1 11 / 0 01 / 0 00 / 0 Di Dj Di Dj 11 / 1 10 / 1 00 / 1 10 / 0 (a) Genel olarak durum diyagramı (b) Toplayıcıya ilişkin durum diyagramı Şekil.Şekil 6. Girişler ve durumlar ilgili değişkenler cinsinden verilmiştir.

4. Şimdi belli başlı bellek elemanlarını teker teker inceleyelim.4 Bellek Elemanları Ardışıl devrede her bir durum değişkenine ilişkin bir bellek (flip flop) elemanı vardır. (11) girişinin hiçbir zaman uygulanmayacağı varsayılarak çıkışlar k=keyfi olarak alınmıştır.6 te verilen devreyi analiz ederek. 6. Şekil 6.5 SR bellek elemanı Şimdi Şekil 6. Şekil 6. s R y (Y) y ' (Y ') y SR 00 0 1 0 1 01 0 0 11 K K 10 1 1 Y=S+R'y 01/0 01/0 00/1 0 00/0 10/1 1 10/1 Şekil 6. sonra bu çıkışların birbirlerinin tümleyeni olduklarını gözleyelim 86 . yani y ve y' çıkışları vardır.ARDIŞIL MAKİNA SENKRON MAKİNA ARDIŞIL MAKİNA ASENKRON MAKİNA Temel modda çalışan makina Darbe modunda çalışan makina Şekli. durum tablosu ve durum diyagramı olarak şekil 6. girişler birbirinin zıttı iken 'S nin dediğini yapıyor' biçiminde de yorumlanabilir. Bütün diğer bellek elemanlarında da durum aynıdır.5 te tanımlanan SR flip flopuna karşı düştüğünü gösterelim. SR bellek elemanın tanımı bir sonraki durum fonksiyonu. R(reset) ve iki çıkışlıdır (y.5 te verilmiştir. Ardışıl makinelerin sınıflandırılması. SR bellek elemanı: iki girişli S(set). ikinci bir çıkış değerlendirilmiştir.6. başlangıçta sanki biri diğerinin tümleyeni değilmiş gibi düşünüp.y' ) y' f devrenin yapısı dolayısıyla doğrudan elde edildiğinden. Ayrıca durum değişkenin veya bir sonraki durum değişkeninin tümleyeni de çıkış olarak vardır. SR bellek elemanının çalışması.6 teki devrenin çıkışlarını. Çıkış şimdiki durum değişkeni y ve aynı zamanda bir sonraki durum fonksiyonu olan Y dir. Bundan dolayı bellek elemanları 1 bitlik bir bilginin saklanmasını sağlarlar.

6 SR belek elemanın devresi 87 . belirsizlik var 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 TV(00) ara durumundan sonra TÜVEYA 1 0 kapılarının gecikmelerine bağlı olarak iki hal (01 veya 10) olabilir. belirsizlik var 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 1 1 0 0 b) Devrenin en genel durumda analizi t v S R T V 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 c) Devrenin girişlerine 11 gelmeyeceği koşulu altında sadeleşmiş doğruluk tablosu y S R Y Y' 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1 1 0 1 0 d) Sonuçta varılan doğruluk tablosu Şekil 6.R(reset) t (T) S(set) t 0 v 0 S 0 v (V) a) TÜVEYA kapılarıyla gerçekleştirilen SR flip flopu R T V 0 0 1 TÜVEYA kapılarının gecikmelerine bağlı 1 0 olarak iki hal (01 veya 10) olabilir.

5 ve 6.7 de verilmiştir. Yalnızca TÜVEYA'lı devredeki 11 girişinin özelliği TÜVE li devrede 00 girişi altında oluşur ve S ile R yer değiştirmiş gibi görülür. TÜVEYA kaplarıyla gerçekleştirilen devreye benzer TÜVE kapılarıyla gerçekleştirilen bir devre Şekil. Bu elemanı S*R* ile gösterelim. grafik gösterimi ve tanım tablosu 88 . Girişine hiçbir zaman 11 gelmeme koşulu altında basitleştirilmiş tablo Şekil 6. Saatli (Senkron) makinelerde ise saatli bellek elemanları kullanılır. Bu tabloda ki çıkışların her biri biri diğerinin tümleyenidir. Bellek elemanı girişlerin ve durumun aldığı değerlere bağlı olarak çalışır. Şekil 6.8 görülen ve tanım tablosu verilen. saatli SR bellek elemanını elde ederiz. tablodaki ilk dört satır silinebilir.Şekil 6. girişler birbirinin zıttı iken 'R nin dediğini yapıyor' biçiminde de yorumlanabilir. Bu varsayım altında.6 b deki tabloda devrenin girişine hiçbir zaman SR (11) uygulanmayacağı düşünülürse TV nin hiçbir zaman TV(00) durumuna gelmeyeceği görülür. TÜVEYA' lı devredekine benzer bir analizle.7 TÜVE kapılarıyla gerçekleştirilen bir temel bellek elemanı Saatli SR bellek elemanı: Yukarıda tanıttığımız SR bellek elemanı asenkron makinelerde kullanılır. girişler birbirinin zıttı iken S nin dediğini yapıyor biçiminde de yorumlanabilir. tablodaki ikinci dörtlü satır da silinebilir. Şekil 6. S*(set) y (Y) y 0 1 S*R* 00 K K 01 1 1 11 0 1 10 0 0 R*(reset) y ' (Y ' ) Y Şekil 6.8 Saatli SR bellek elemanı devresi. şekilde görülen doğruluk tablosuna varılır. SR flip flopunun tanım bağıntısına denktir. TÜVE' li devre ilerde tanımlayacağımız gecikme (Delay) bellek elemanın gerçekleştirilmesinde kullanılacaktır. Şekil 6. Saat girişi 0 olduğunda VE kapılarının çıkışları 0 olacak ve bellek elemanı bulunduğu durumunu koruyacaktır. O nedenle TV(11) e karşı gelen. Saat girişi 1 olduğunda ise SR girişleri VE kapılarının çıkışlarına aktarılır. R(reset) Saat(CLK) S(set) y (Y) y (Y') y SR 00 0 1 0 1 R y (Y) S 01 0 0 11 K K 10 1 1 y ' (Y ' ) S y y Saat R Y=S+R'y S R= 0 Grafik gösterim Bir sonraki durum fonksiyonu Şekil 6. SR girişlerini birer uçları saat darbesine bağlı VE kapılarından geçirdiğimizde.6. Diğer taraftan TV sütunlarında 11 durumu hiç görünmemektedir. Şimdi saatli SR bellek elemanını inceleyelim.6 d de varılan sonuç tablo. SR belek elemanının çalışması.6 c de verilmiştir.7 de verilen devrelere temel bellek elemanları denir. O halde V=T' dür. S*R* bellek elemanının çalışması.

şimdiki durum zıddına dönüşür. Şekil 6. Saatli Gecikme D ( delay) bellek elemanı: TÜVE kapılarıyla daha önce oluşturduğumuz devreyi temel alarak Şekil 6.6. iki saat darbesi aralığında çıkışında tutar. Bir başka deyişle giriş geciktirilerek.9 de Gecikme bellek elemanın devresi tanım tablosu (bir sonraki durum fonksiyonu) ve durum diyagramı verilmiştir. Görüldüğü gibi TÜVEYA kapılarının çıkışları 11. D Saat(CLK) y ' (Y ' ) R* D D y 0 1 0 0 0 1 1 1 S* y (Y) y y y (Y) y' (Y') Saat Y=D Grafik gösterim Bir sonraki durum fonksiyonu 0 0 0 1 1 1 Durum diyagramı Şekil. çıkışta tutulur.10 da devresi tanım tablosu. yani SR de görülen belirsizlik burada görülmeyecektir. D bellek elemanıdır. Gecikme bellek elemanı devresi. ve durum diyagramı verilmiştir. saatten önceki şimdiki durumu. 89 . biri diğerinin tümleyeni. SR=0 bağıntısı bu koşulu ifade etmektedir. ilerde göreceğimiz saatli D ve JK bellek elemanları daha yaygın bir biçimde üretilmektedir. yalnızca JK=11girişi altında belirsizlik olmayıp. O nedenle tanım fonksiyonunda t değişken olarak görülmemektedir. Y ise saatten sonraki bir sonraki durumu göstermektedir. yani bellek elemanı çalışmaz. Birinci saat darbesinden sonra gelen girişler çıkışa etkili olmaz. Girişine gelen işareti. D = 0 ise çıkış 0 olur. tanım tablosu ve durum diyagramı Saatli JK bellek elemanı: SR bellek elemanı gibidir. Tanım fonksiyonun ifadesi SR=11 girişlerinin hiçbir zaman uygulanmayacağı varsayımıyla bulunmuştur. olamayacağı için TÜVEYA kapılarının girişleri de hiçbir zaman 11 olmayacaktır. grafik gösterimi.9 da oluşturulan devre. Şekil 6.9. Saat darbesi yokken (0) geri beslemeli TÜVE kapılarının girişleri 11 olup durum değişmez. grafik gösterilimi. Pratikte saatli SR bellek elemanı nadiren üretilir. Saat darbesi varken (1) D = 1 ise çıkış da 1.Tanım fonksiyonundaki y.

tanım tablosu. tanım tablosu. grafik gösterilimi. grafik gösterimi ve durum diyagramı 90 .K Saat(CLK) J R y (Y) y ' (Y ' ) S J Saat K y y y (Y) y (Y') y JK 00 0 1 0 1 01 0 0 11 1 0 10 1 1 Y = J y' + K' y Grafik gösterim 01 Bir sonraki durum fonksiyonu 00 01 0 00 11 11 10 1 10 Durum diyagramı Şekil 6. T Saat(CLK) R y (Y) y ' (Y ' ) S T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 Saat Y = T y' + T ' y Grafik gösterim 0 1 Bir sonraki durum fonksiyonu 00 0 1 Durum diyagramı 1 Şekil 6. 1 geldiğinde ise durumunu zıddına dönüştürür (togling).11 da verilmiştir. durum diyagramı Saatli T tetikleme bellek elemanı Tek girişli bir bellek elamanıdır. Girişine 0 geldiğinde durumunu korur.11. T tekikleme bellek elemanı devresi . Bu elemana ilişkin bilgiler Şekil 6.10 JK bellek elemanı devresi.

Öyleki iki giriş değişkenin de değişmesini gereksin. negative edge) denir. giriş seviyesindeki değişimler durum değişimlerine neden olurlar. girişlerindeki anlık değişimlerle olmaktadır. Pozitif darbe Pozitif darbe yükselen kenar Pozitif darbe düşen kenar 1 0 Yükselen (pozitif) kenar Düşen (negatif) kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Negatif darbe Negatif darbe düşen kenar Negatif darbe yükselen kenar 1 0 Yükselen Düşen (pozitif) (negatif) kenar kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Şekil 6. positive edge). Bir saatli kenar tetiklemeli bellek elemanı. Benzer biçimde negatif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading .6. Saat darbesi Şekil 6. ikinci tür tetikleme. 0 değerini aldığında ise girişler değişse bile tetikleme olmaz.5 Bellek elemanlarının tetiklenmesi Bellek elemanlarının durumunun değişmesi. 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing. Bu durum değişmelerine belek elemanın tetiklenmesi (trigering) denir. Saatli bellek elemanlarında ise tetikleme saat darbeleriyle sağlanır. bunun dışındaki bütün aralıklarda ( 0 veya 1) ise girişler değişse bile tetikleme olmaz. Böyle çalışan saatli bellek elemanlarına latch denir. Yani giriş işaretlerine bağlı olarak. Pratikte bu girişlerin ard 91 . Pozitif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading . Saatli bellek elemanlarında (makinelerde) saat darbesinin yükselen veya alçalan kenarında tetikleme (durum değişimi) olur. İki girişli bellek elemanlarında. Asenkron belleklede bu değişimler seviye biçimindedir. Saat işareti 1 değerini aldığında tetikleme (durum değişimi) olur. ancak saat darbesi varken durum değişimi olabilir.12 Saat darbeleri ve tetikleme kenarları Şimdi saatsiz. 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing. negative edge) denir. Saatli bellek elemanlarında (makinelerde) tetikleme iki türlüdür. Örneğin 01-10 girişleri gibi. ard arda iki giriş uygulandığını düşünelim.12 de görüldüğü gibi pozitif veya negatif olabilir. kenar tetiklemesidir. saatli bellek elemanları ve saatli ardışıl devrelerde karşılaşılan tetikleme sorunlarını inceleyelim. Şekil 6 12 de pozitif ve negatif saat darbeleri için tetikleme kenarları gösterilmiştir. ya yükselen kenarda yada düşen kenarda tetiklenebilir. positive edge).

Ortaya bir sorun çıkmaktadır. 01-10 giriş dizisi yerine 01-00-10 giriş dizisini uygularsak giriş değişkenlerinin ikisi birden aynı anda değişmek zorunda kalmaz ve istenmeyen 11 girişi arada gelemez.13 te bu çözüm canlandırılmıştır. Diğer taraftan bu bellek elemanı için 00 girişi altında durum değişmemektedir. istenmeyen girişler saat darbelerinin olmadığı aralığa düşürülürse . Şekil 6. Bu olaya çevrim ( cycling) denir. Kenar tetiklemeli bellek elemanlarının yapısını ilerde ayrıca göreceğiz. durum ancak bir defa değişebilecektir.13 Senkron SR bellek elemanı için istenmeyen girişlere ilişkin tetikleme sorununu çözümü Senkron JK bellek elemanında 11 girişi altında görülen çevrimin oluşmasını önlemek için saat darbesinin yükselen veya düşen kenarında tetikleme yapılır. Çözüm Şekil 6. Şekil 6. şimdi de senkron bellek elemanları için inceleyelim. Yani istemediğimiz halde arada 00 veya 11 girişi uygulanmış olur. saat darbeleri olmadığında bellek elemanı çalışmayacağından çözüme ulaşılır. Bellek elemanlarında karşılaşılan tetikleme sorunlarının benzerleri en genel hali Şekil 6.6 ve 6. Tetikleme anlık olacağından. Asenkron ardışıl devreler (makineler) bu dersin kapsamı dışında tutulduğundan incelenmeyecek yalnızca senkron makineler incelenecektir.6 daki asenkron bellek elemanı için her bir girişten sonra 00 girişinin uygulanmasıdır. Yukarıda asenkron bellek elemanlarında istenmeyen girişler ve çevrim için tetikleme sorunlarını inceledik. Şekil 6. O nedenle uygulamada iki girişli asenkron bellek elemanı olarak JK değil SR bellek elemanı kullanılır. Örneğin asenkron JK bellek elemanı 11 girişi altında 0 ve 1 durumları arasında devamlı durum değiştirir.7 deki asenkron temel bellek elemanı için benzer çözüm her bir girişten sonra 11 girişinin uygulanmasıdır. 92 . sanki 01 den sonra 10 uygulanmış gibi olmaktadır. çünkü herhangi bir giriş değişkenindeki gecikme 1000-10 veya 01-11-10 dizisinin uygulanması sonucunu doğurur.arda uygulanması mümkün olmaz.2 de verilen ardışıl devreler içinde söz konusudur. S 1 1 0 0 1 1 R saat 1 0 1 Şekil 6. Asenkron bellek elemanlarında tetikleme süresince durumun devamlı değişmesi de bir tetikleme sorunu yaratır.7 asenkron temel bellek elemanları için sırasıyla 11 ve 00 girişlerinin uygulanmaması gereken girişler olduğu belirtilmişti.

Kenar tetiklemeli D belek elemanı için ∆ tb < ∆ ts ilişkisi. bellek ( ∆ tb ) ve kombinezonsal devredeki gecikmesi ( ∆ tc ) toplamından ( ∆ tb +∆ tc ) daha küçük olmalıdır. saat darbelerinin frekansıdır. Senkron ardışıl devrelerde karşılaşılan bir başka tetikleme sorunu da. Örneğin iki durum değişkenli bir makinede 01 durumundan 10 durumuna geçerken arada 00 (veya 11) istenmeyen durumundan geçilebilir. bu bölümde ayrıca incelenecektir.∆ts ∆ ts > ∆ tb +∆ tc ∆tc ∆tb ∆ts ∆tc bir saat darbesi süresinde 2 durum değişmesi bir saat darbesi süresinde 1 durum değişmesi ∆ ts < ∆ tb +∆ tc Şekil 6. Yani ∆ tb < ∆ ts < ∆ tb +∆ tc olmalıdır. bellek elemanları gecikmesinden ( ∆ tb ) daha fazla. belli bir giriş altında. Bellek elemanları.14 Senkron ardışıl devrede saat darbe uzunluğu Senkron ardışıl devrelerde saat darbe uzunluğu ( ∆ ts ). üç farklı biçimde yapılabilir. Oysa istenen her bir saat darbesi için. Bellek elemanlarının çıkışında yeni bir durumu gözleyebilmek için ∆ tb < ∆ ts olmalıdır. bir örnek olarak. Saat darbelerinin kenarında tetiklenen bellek elemanların bulunduğu ardışıl devrelerin daha hızlı çalıştığı söylenemez. Tetikleme darbenin bir kenarında olacağından. Bellek elemanın çıkışının gecikmelerindeki farklılıklar dolayısıyla devre istenmeyen durumlardan geçebilir. Son ikisini ayrı ayrı inceleyeceğiz. Bu bağıntının sağlanması için senkron bellek elemanlarını.14). Bellek elemanlarının saat darbelerinin kenarlarında tetiklenmesi. Devrenin çalışma hızına tesir eden saat darbesinin 1 olma süresi değil. ∆ ts süresi minimuma inecek ve ∆ ts < ∆ tb +∆ tc eşitsizliği her zaman sağlanacaktır. Birincisi bir RC devresiyle keskin darbeler (spike) elde etmektir. 93 . üçüncüsü ise kenar tetiklemeli bellek elemanlarıdır. ikincisi ana ve bağımlı (master slave) . ∆ ts > ∆ tb +∆ tc olursa ise bellek elemanları 1 saat darbesi zaman aralığında iki veya daha fazla çalışmış olur (Şekil 6. birden fazla durum değişkeninin aynı anda değer değiştirmesidir. yeni bir tetikleme oluncaya kadar (yeni bir darbe kenarına kadar) çalışmazlar. kenar tetiklemeli yapmak uygun olur. Nedeni istenmeyen durum oluştuğunda tetikleme işleminin tamamlanmış olmasıdır. yalnızca bir durum değişikliğinin olasıdır. Kenar tetiklemeli bellek elemanları kullanıldığında bu sorunla karşılaşılmaz.

diğer tip bellek elemanları için de benzer biçimde gerçekleştirilir. saat darbesinin yükselen ve düşen kenarlarında. Ana. Saat darbesinin düşen kenarında ise ikinci bellek elemanın girişleri aynen Y.15). tümleyen kapısı nedeniyle bağımlı bellek elemanının saat girişinde negatif darbe oluşturur. Yani ana-bağımlı bellek elemanı saat darbesinin düşen kenarında. Buna göre girişteki saat darbesi 0 dan 1 e geçtiğinde ve 1 olduğunda (şekilde ince çizgi) bağımlı bellek elemanı çalışmaz. tanım uyarınca SR girişlerine göre ana bellek elemanın çıkışları oluşur .16 te verilmiştir. S Ana bellek S R Q Q Bağımlı bellek S R y y Y Y' R CLK 1 1 0 0 Eşik gerilimi:: eşik altı saat geriliminin 0. girişlerine bağlı olarak. çünkü bağımlı bellekteki saat girişi (şekilde ince çizgi) 0 olmuştur. Bu durumda saat darbeleri negatif darbeler olarak düşünülmelidir (Şekil 6. Şimdi ana-bağımlı bellek devresinin çalışmasını düşündüğümüzde. Q' olduğundan tanım gereğince Y = Q ve Y' = Q' olur. SR tanımına uygun çıkışları verir. bağımlı belleğin çalışmadığı zamanı gösterir Şekil 6. girişteki saat darbesinin yükselen kenarında.15 de verilmiştir. saat girişlerini. Örneğin D bellek elemanının çıkışlarını bir SR bellek elemanı girişlerine bağlayarak ana-bağımlı bir D bellek elemanı elde edilebilir. ikincisine ise bağımlı bellek elemanları denir. belli bir eşik geriliminin altında 0. girişler için SR bellek elemanı tanımına uygun çıkışları vermektedir. Yukarıda SR bellek elemanı için incelediğimiz ana-bağımlı yapı. Ana-bağımlı bellek elemanının saat darbesinin yükselen kenarında çalışmasını saat girişine ilave bir tümleyen kapısı bağlayarak sağlamak mümkündür. ardarda bağlı iki bellek elemanı ve bir tümleyen kapısından oluşur. düşen kenarda ana bellek elemanı yükselen kenarda ise bağımlı bellek elemanı ve dolayısıyla SR ana-bağımlı bellek elemanı çalışacaktır. Birinci bellek elemanına aa. eşik üstü saat geriliminin 1 algılandığı deger Anabelleğin çalışmadığı. Girişteki saat darbesi 1 den 0 a düşerken ve 0 olduğunda (şekildeki kalın çizgi) ana bellek çalışmaz.15 Ana-bağımlı (master-slave) SR bellek elemanı Bellek elemanları. SR nin ana-bağımlı yapısı Şekil 6. Bağımlı bellek çalışır çünkü bağımlı bellek girişindeki darbe 0 dan 1 e yükselir ve 1 değerini alır (şekildeki kalın çizgi). Ana bellek elemanı ise çalışır. Ancak JK için benzer işlem yapılamaz çünkü J = K = 1 girişi için saatin 1 olduğu sürece ana bellek elemanı çevirime girer. bağımlı belleğin çalıştığı zamanı gösterir Anabelleğin çalıştığı. O nedenle ana-bağımlı JK bellek elemanı için çözüm olacak bir devre Şekil 6.Ana-bağımlı (Master slave) bellek elemanı: Ana-bağımlı bellek elemanları.12). Y' çıkışlarında birlikte görülecektir. Bu devrenin saat darbesinin 94 . Bu çıkış bağımlı bellek elemanın girişinde kalır çünkü ikinci bellek elemanı çalışmamaktadır.bağımlı bellek elemanının saat girişindeki pozitif saat darbesi. üstünde ise 1 olarak algılanırlar (Şekil 6. Bağımlı bellek girişi Q. çünkü SR için girişler birbirinden farklı ise tanım gereğince Y=S dir.

ikinci seviyedeki temel belleğin durumunu koruyucu girişleri (11) sağlar. darbenin düşen kenarında. ondan sonra aynı eşik değere aynı yönden (yükselen veya düşen) ikinci defa gelene kadar bellek elemanları. Bu devrede temel bellek elemanı (ikinci seviye) girişlerine birer temel bellek elemanı (birinci seviye) bağlanmıştır.16 Saat darbesinin düşen kenarında tetiklenen JK bellek elemanı Kenar tetiklemeli bellek elemanları: Belek elemanlarının saat darbelerinin geçişlerinde çalışmasını sağlayan üçüncü alternatif. kenar tetiklemeli bellek elemanlarıdır. Darbe kenarı ile tetiklenen gecikme bellek elemanına ilişkin lojik devre Şekil 6.18 a ve b de verilmiştir. 95 . girişlere karşılık vermezler. ikinci seviyedeki (çıkıştaki) temel bellek elemanı gösterilmemiştir. ikinci seviyedeki temel belleğin girişinin. 1 2 s* 5 y(Y) CLK 3 6 y ' (Y') R* İkinci seviye temel bellek elemanı D 4 Birinci seviye temel bellek elemanları Şekil 6. çalışmazlar.17 Kenar tetiklemeli gecikme bellek elemanın lojik devresi Şimdi devrenin analizini yapalım. çıkışına aktarılmasını sağlar. S* y (Y) J S* K Saat(CLK) y ' (Y ' ) R* R* Şekil 6.düşen kenarında tetiklenen bir JK bellek elemanı olarak çalıştığını S*R* tanımından yararlanarak gösteriniz. Birinci seviyedeki temel bellek elemanları. Saat darbesinin seviyesi belli bir eşik değerini aşarken bellek elemanı çalışır . Aynı bellek elemanları darbenin yükselen kenarında ise. Saat darbesi 0 iken D = 0 ve D = 1 girişleri için birinci seviyedeki temel bellek elemanlarının çıkışları şekil 6.17 te verilmiştir.

Şekil 6. Bu sefer 2 kapısının çıkışı 0 olacak. diğer kapı çıkışları ise eski değerlerini koruyacaktır. Yani saat darbesinin yükselen kenarında giriş çıkışa aktarılmaktadır. Buda çıkıştaki ikinci seviye temel bellek elemanın durumunu değiştirmemesi yani çalışmaması demektir . R* = 1 olduğundan.18 Darbe kenarı tetiklemeli gecikme bellek elemanı lojik devresinin analizi Saat = 0 iken D girişi ne olursa olsun S* = R* = 1 dir. CLK=0. Sonuç olarak. 4 kapısı D ' yi gösterirken. D=1 olan girişe eşit olacaktır.18 d deki değerler gözlenir. D=1 analizi c. D=0 analizi d saat b a 1 b 1 0 1 2 1 s* 2 0 s* CLK=1 3 CLK=1 0 R* 3 1 R* 4 D=0 1 D=1 4 0 d. CLK=0. S*R* = 01 girişi için çıkıştaki temel belek elemanı çıkışı. S*R* = 11 olduğundan. Şekil 6.17 te verilen kenar tetiklemeli bellek elemanı. 1 kapısı D yi gösterir (Şekil 6.18 c görülen değerler gözlenir. Şekil 6. saat darbesinin yükselen kenarında.18 c de saat darbesi 1 den 0 a düştüğünde. Şekil 6. 3 kapısının çıkışı 1 olacak. ama diğer kapıların çıkışları değişmeyecektir. D bellek elemanın tanımına uygun çıkışlar verir.18 a ve b). Benzer biçimde Şekil 6.18 b deki devrenin 0 olan saat girişi. S*R* = 10 girişi için çıkıştaki temel belek elemanı çıkışı. Üç kapısının çıkışı 0 olacak. R* = 0 olduğundan. D=1 analizi c saat a a.18 a daki değerler gözlenir.1 0 1 1 2 1 s* CLK=0 2 1 s* CLK=0 3 1 R* 3 1 R* 4 D=0 1 D=1 4 0 b.18 d de saat 96 . diğer kapı çıkışları ise eski değerlerini koruyacaktır. 1 kılındığında. CLK=1. Şekil 6. D=0 analizi Şekil 6. Şekil 6. Benzer biçimde Şekil 6. CLK=1.18 a da saat darbesi 0 dan 1 e çıkarıldığında. çıkıştaki temel bellek elemanı . D = 0 olan girişe eşit olacaktır.

Bu tutma süresi. 97 . saat darbesi tetikleme eşiğini aştıktan sonra da. değişmemelidir. Oturma süresi içinde D = 1 yapılırsa. S* = 1 ve R* = 0 olur (Şekil 6. (Bakınız Şekil 6. tutma süresi (holding time) denen zaman aralığında .19 Yükselen kenarda tetikleyen darbenin değişimi ve giriş sınırlaması D girişi. Saat darbesi 0 dan 1 e yükselirken belli bir süre önce. bu algılama gerçekleşmez (Bakınız Şekil 6. saat darbesinin yükselen kenarda tetiklenen bir D bellek elemanınıdır. çıkıştaki temel bellek elemanı çalışmayacak yani durumu değişmeyecektir. Tutma süresi içinde D =1 yapılırsa.17 te verilen kenar tetiklemeli bellek elemanı. tetikleme eşiğinden sonra en az tutma süresi kadar. en az oturma süresi kadar bir zaman için.18 a daki devrede D = 0 iken saat darbesini 1’e çıkarırsak. D = 0 girişinin.19). diğer kapı çıkışları ise eski değerlerini koruyacaktır. 4 ve 1 kapılarının çıkışları değişmezken.17 c). yani çıkışın D girişine eşit olması ve saat darbesinin yükselen kenarında tetiklenmesi demektir. Buda Şekil 6. girişte tutulması gerekir. Sonuç olarak.darbesi 1 den 0 a düştüğünde. D girişinin değişmemesi gerekir. çalışma koşullarını daha detaylı olarak analiz edelim. Bir başka deyişle D bellek elemanı tarafından D = 0 girişinin algılanması isteniyorsa.17 de verilen devre. Sonuç olarak D=0 girişinin. Bir başka deyişle D = 0 girişinin D bellek elemanı tarafından algılanması isteniyorsa . benzer biçimde. Oturma zamanı 4 ve 1 kapılarındaki toplam gecikme kadardır. D bellek elemanı tarafından algılanabilmesi için en az oturma +tutma zamanı kadar bir zaman aralığında. bu algılama gerçekleşmez( Bakınız Şekil 6. Şekil 6. ki ona oturma zamanı (set up time) denir.19) Yukarıda D=0 girişi için saat darbesinin yükselen kenarındaki durumu inceledik. Yani oturma ve tutma süreleri toplam süresince D=1 değeri değişmemelidir. Bu süre D = 0 girişi için 1 kapı çıkışının 0 da kalma süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir. tetikleme eşiğinden önce.19). D = 0 girişinin girişte tutulması gerekir. Şimdi de saat darbesinin yükselme süresinde.17 teki devrede Y=0 olması. 2 kapısının çıkışı 1 olacak. Şekil 6.18 b daki değerler gözlenir. Yani şekil 6. Şekil 6. 3 kapı çıkışı (R*) nin 1 den 0 a geçme süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir. girişte tutulması zorunludur. saat darbesinin düşen kenarında çalışmayacaktır. S*R* = 11 olduğundan. D=1 girişinde de zamanlama koşulları aynıdır. saat gerilimi Tetikleme eşiği zaman Oturma zamanı Tutma zamanı Girişin değişmemesi gereken zaman aralığı Şekil 6.

Saat darbesinde aşağıya doğru bir ok düşen kenarda tetiklenen bir bellek elemanını. Clear ve preset girişli olan bellek elemanları olduğu gibi yalnızca clear veya yalnızca preset girişleri olan bellek elemanları da piyasada bulunabilir. bu girişlerin 0 olması halinde. Diğer bellek elemanları için de benzer biçimde çalışan devreleri vardır ve genellikle kataloglarda verilir. O nedenle başlangıç durumunu 0 a getiren bir Clear ile. Bir başka değişle bellek elemanlarının başlangıç durumunu.6 Tüm devre olarak bellek elemanları yardımcı girişleri 0 Bir ardışıl devrenin başlangıç durumunun (D ) istenildiği gibi seçilebilmesi gerekir. iki tanesini bir arada bulunduran. bu girişlerin 1 olması halinde. clear ve preset işlevinin yerine getirilir.20 Belek elemanlarının çeşitli girişleri ve bir JK tümleştirilmiş devresi 98 . Bu girişler asenkron olarak çalışırlar. yani saat ve giriş değişkenlerinden bağımsız olarak başlangıç durumunu 0 veya 1 e getirirler. 6. başlangıçta istenildiği gibi seçilebilmesi demektir.20 da verilmiştir. Clear ve Preset girişlerinde bir yuvarlak varsa. başlangıç durumunu 1 e getiren bir preset yardımcı girişlerine gereksinim vardır. Normal olarak bu tüm devreler 5 veya 10 voltluk (VCC) doğru gerilimle beslenirler. Yardımcı girişleri de içeren bir JK bellek elemanı tümleşik devresinin şematik gösterilimi ve tanım tablosu Şekil 6. yukarıya doğru bir ok ise yükselen kenarda tetiklenen bir bellek elemanını gösterir. clear ve preset işlevleri yerine getirilir. Buda her bir bellek elemanına karşı düşen. y y' clear preset CLK 1 16 Ka J K Q Q Preset 2 15 Ya 14 Y 13 to 12 Jb 11 Y J Girişler clear preset CLK CLK K J K Clear 3 Ja 4 0 0 1 1 1 1 1 0 1 0 1 1 1 1 x x x ↑ ↑ ↑ ↑ x x x 0 0 1 1 x x x 0 1 0 1 Çıkışlar y y’ kararsız 0 1 1 0 y y’ 0 1 1 0 y’ y Besleme5 CLK 6 Preset 7 Clear 8 J K Q Q 10 Y 16 Kb Şekil 6. Clear ve Preset girişlerinde bir yuvarlak yoksa.20 da verilmiştir. Bellek elemanları. bağımsız durum değişkeni (y) nin. Bir 7476 JK tümleştirilmiş devresindeki bağlantılar ve uçların ne oldukları Şekil 6.Burada yalnızca D belek elemanın kenar tetiklemeli lojik devresi verilmiş ve analiz edilmiştir. 0 veya 1 den herhangi birine getirebilmemiz gerekir. küçük ölçekli (SSI) tümleşik devreler olarak satılırlar.

1 Saatli ardışıl devrelerin analizi Bilindiği gibi analiz. bu ve bundan sonraki bölümlerde yalnızca saatli (senkron) ardışıl devreler üzerinde duracağız. 7. öyle ki her biri daha önce verdiğimiz bir modele ilişkin olacak. Üç farklı yöntemin kullanılması. daha önce tanıtılan durum tablosu ve durum diyagramına dayandırılan yöntemlerdir. Tek giriş ve tek çıkışlı bir Moore makinesi örneği Şekil 7. Üç analiz yöntemini inceleyeceğiz. giriş değişkenine doğrudan bağlı değildir. iki ve üçüncü yöntemler. Örneğin bir sonraki durum ve çıkış fonksiyonları ile analiz yöntemi. x CLK Moore Makinası J 1 K1 J2 K 2 z x CLK y 1 y1 y z 2 y2 Şekil 7. Diğer taraftan belli bir giriş dizisi için çıkış dizisinin ne olduğu isteniyorsa. analizin amacına bağlı olarak birinin diğerinden daha çabuk sonuç verebilmesidir. Bir başka deyişle devrenin girişlere cevabını belirlemektir. bir lojik devrenin bilgisayar simulasyonu açısından.1 Analizi için örnek olarak seçilmiş bir Moore makinesi 99 . Bu üç yöntemden birinden diğerine kolayca geçilebilir. 7.1 de verilmiştir. yani Moore makinesidir. Birinci yöntem.2 Örnek bir Moore makinesi analizi Daha önce tanımladığı gibi Moore makinesinde çıkışlar yalnızca durum değişkenlerinin fonksiyonudur. Görüldüğü gibi çıkış yalnızca bir durum değişkenin fonksiyonudur.BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ Bundan önceki bölümde ardışıl devrelerin senkron(saatli) ve asenkron olarak sınıflandırıldığını gördük. durum diyagramı veya durum tablosu yöntemleri daha kolay sonuca götüreceğinden tercih edilir. girişlere karşı düşen çıkışların ne olduğunu bulmaktır. matematiksel model olarak tanıtılan. elemanlar ve bağlantılar belli iken. Bu yöntemleri Moore ve Mealy makineleri üzerinde birer örnekle inceleyelim. bir sonraki durum ve çıkış fonksiyonlarının bağımsız değişkenler (giriş ve şimdiki durum değişkenleri) cinsinden bulunmasıdır. diğerlerine göre daha uygundur.

y2 )= x' y1y2 + xy'1y2 + x y'2 biçiminde buluruz. z = 0 dır. Y2 = 0 ). 1. Buna göre x =101 dizisine karşılık. Bu matematiksel modelden 0 yararlanarak D = 00 başlangıç durumunda x = 101 giriş dizisi için devrenin analizini yapalım.01. Y1(x = 1. 10 (Y1 = 1.1 Matematiksel model ve analiz Şekilden görüldüğü gibi Z= y2 dir. Bunları birinci bellek elemanının yukarıdaki tanım bağıntısında yerine korsak. Birinci JK bellek elemanına ilişkin bir sonraki durum fonksiyonunu. Olabilecek durumlar: 00 (Y1 = 0. y1. 11 (Y1 = 1. y2= 1) = 0. bir sonraki durum =10. z =1 dır.11 den biridir}} dir. Y2(x = 1. y1= 0. y1 = 1. saat darbesi için bir sonraki durum). Y1(x = 1. birinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu. y2= 1 ) =1. Y2 = x' y1y2 + xy'1y2 + x y'2 }. y1= 0. Y = {Y1 = y1 x' + y1y2 + y'1 x . saat darbesi düşen kenarından önce: x = 1. bir sonraki durum = 11.01. y1= 1. z = 1 dir. Y1 = y1 (x y'2 )' + y'1 (x) = y1 (x'+ y2) + y'1 x Y1(x.1} .11}. Y2(x =1. Y2(x = 0. bir sonraki durum = 11. şimdiki durum ( D0) = 00 (y1= 0. Örneğimizdeki Moore makinesinin matematiksel modeli M = { G = {0. Y2 = 1). Diğer taraftan birinci bellek elemanına ilişkin girişler J1 = x K1 = x y'2 dir. Y2 = 0 ). şimdiki durum =11 (1.y2=1 ) = 1. çıkışta 110 dizisi gözlenecektir. J2 = x K2 = x⊕ y'1 = x' y'1 + x y1 Y2 = y2 (x⊕ y'1)' + y'2x Y2 (x. y2=0) . y1 .y2 ) = y1 x' + y1y2 + y'1 x Benzer biçimde ikinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu da Y2= y2K'2 + y'2J2 dır. 2. şimdiki durum =11 (2. 1. bağımsız giriş ve durum değişkenleri cinsinden ifade etmiş oluruz. y2 = 1) = 1. 3. Birinci bellek elemanın tanım bağıntısı Y1 = y1K'1 + y'1J1 dır.1. y2= 0 ) = 1. y2= 0 ) = 1.1.1}.y1=1. 01 (Y1 = 0. 2. Y1(x=0.saat darbesinin düşen kenarından sonra: x=0. saat darbesinin düşen kenarından önce x = 1. z =1 dır. JK nın tanım bağıntısından yararlanarak bulabiliriz.10.10.saat darbesinin düşen kenarından sonra: x = 1.saat darbesinin düşen kenarından sonra: x = 1. y1= 1. z = 1 dır. Görüldüğü gibi iki bellek elemanı olduğu için iki bir sonraki durum fonksiyonu vardır. 0 100 . Z = { z = y2}. D = {00. D ={ bağımsız seçilebilen 00. Y2 = 1) olmak üzere dört tanedir. saat darbesi için bir sonraki durum). Ç = { 0. 3. saat darbesinin düşen kenarından önce x = 0. z=0 dır.

2. Karnaugh diyagramı sırasında almak kolaylıklar sağlar. Durum tablosunun 1. Satır ve sütunlardaki durum ve girişleri. bulduğumuz Y1 ve Y2 fonksiyonları.2 deki gibi ayrı bir sütunda gösterilirler.2 Örnek Moore makinesine ilişkin durum tablosunun çıkarılışı Şimdi x = 101 giriş dizisine karşılık çıkış dizisini . Durum değişkeni sayısı iki olduğundan. iki farklı giriş yani iki sütun vardır. Nedeni belli satır için durum değişkenleri değişmez dolayısıyla Moore makinesinin çıkışı değişmez. Örnek olarak Y1 fonksiyonunu tabloya taşıyalım. Bu amaçla. satırından görüldüğü gibi 00 durumunda 101 . Bu belli satıra karşı gelen farklı sütunlar için giriş değişkenleri değişse bile Moore makinesi çıkışına etki etmezler. Y1 fonksiyonundaki birinci terim y1x'. olabilecek bütün durumlar dört tanedir yani dört satır vardır. sonra birleştirebiliriz (Şekil 7. z Şekil 7.2). durum diyagramından bulalım. durum tablosunda belli bir satıra karşı gelen satırların hepsinde çıkışlar aynıdır.7. taşıyacağımız fonksiyonların her bir çarpımlar teriminin kaçıncı mertebeden bir küp oluşturduğuna bakıp. Tabloyu Karnaugh diyagramı biçimde oluşturduğumuzdan. Buna göre Moore makinesi örneğimizdeki durum tablosunu. Doğru olmayan minterimler 0 alınarak. Bu nedenle Moore makinesinin çıkışları Şekil 7. Diğer çarpımlar terimleri için aynı işlem tekrarlanarak Y1 ve Y2 ayrı ayrı bulunabilir.2 deki gibi yerleştirelim. y2 değişkenini eleyen birinci mertebeden bir alt küp oluşturur ve üçüncü ile dördüncü satırlarla birinci sütunun kesiştikleri yerlerde birer doğru mintermi içerir. daha kolay görülsün diye Y2Y1 fonksiyonlarını önce ayrı ayrı düşünüp. yan yana durum tablosuna şekilde görüldüğü gibi taşınırlar. Giriş değişkeni de bir tane olduğundan. bir sonraki durum ve çıkış fonksiyonlarını tabloya taşıyarak elde edebiliriz. Önce bütün durumları Karnaugh diyagramındaki sıralanışa uygun olarak satırlara . sütunlarında bütün olabilecek girişler. bütün girişleri de benzer biçimde sütunlara Şekil 7. elemanlarında da bir sonraki durum ve çıkışların bulunduğu bir matristir. x y1y2 00 01 11 10 0 0 0 1 1 1 1 1 1 0 x y1y2 00 01 11 10 x 0 0 0 1 0 1 1 1 0 1 0 00 01 11 10 00 00 11 10 1 11 11 10 01 z 0 1 1 0 Y1 Y2 Y1Y2. daha önce bulduğumuz. Çıkış fonksiyonu direkt olarak y2 ye eşit olduğundan hemen yazılabilir. 00 başlangıç durumunda. gerekli olan doğru minterimleri uygun yerlere koyarak durum tablosunu bulabiliriz.2 Durum tablosu ve analiz Durum tablosu satırlarında şimdiki durumlar. Moore makinesinin çıkışları yalnızca durum değişkenlerinin fonksiyonu olduğundan.

incelediğimiz makine Moore makinesi olduğundan. Bellek elemanları saat darbesinin negatif kenarında tetiklendiği için durum değişiklikleri yalnızca bu düşen kenarda olabilecektir. her bir durumdan. Şekil 7. bu girişlere ilişkin oklar bazen birleştirilerek te gösterilir. tablodaki 3. Lojik devrelerde. giriş dizisi de 010101 olsun. Tablodaki 4. Bu durumda. satır .) Şimdiki 11 durumunda giriş 1 iken. satır 1. çıkışlar da yalnızca saat darbelerinin düşen kenarında 102 . bir sonraki durum ve çıkış fonksiyonların zamana göre değişimini gösteren diyagramlara zaman diyagramı (timing diagram) denir. sütun. bir sonraki durum ve çıkış değişmez. incelediğimiz örneğe ilişkin durum diyagramı Şekil 7. 7.2 Şekil 7. 3. satır ve 2. Şimdiki 00 durumunda giriş 1 iken. Giriş dizisinin ilk elemanının 0 olduğunu. (Tablodaki 3. saat darbesinin düşen kenarında bir sonraki durum. Birden fazla giriş için bir sonraki durum aynıysa. birer çember biçiminde daire çizilir. 2. tablonun 1. Moore makinesinde çıkışlar yalnız durum değişkenlerine bağlı olduğu için çıkışlar durumlara ilişkin çember düğümün içine yazılır. Sonra her bir durum için.). çıkış ise 1 dir. saat darbesinin düşen kenarında. satır .saat darbesinin düşen kenarında. yani dizinin zamana göre soldan sağa sıralandığını varsayalım. 7. çıkış 1 dir. sütunundan görüldüğü gibi.3 Örnek Moore makinesine ilişkin durum diyagramı Şimdi 00 başlangıç durumu ve x = 101 giriş dizisi için örnek Moore makinesinin analizini yapalım. Durum 00 0 Çıkış 01 1 1 1 0 Giriş 0 0 10 03 1 11 11. yönlendirilmiş topolojik elemanlarla belirtilir.2. 11 durumunda giriş 0 iken. bir sonraki durum 10 olur.3 teki durum diyagramında gözlenecek çıkışların üzerine kaçıncı saat darbesinden sonra gözleneceği yazılmıştır. sütun. İncelemekte olduğumuz Moore makinesi içib Başlangıç durumu 00.3 Durum diyagramı ve analiz Durum tablosu bulunduktan sonra. yani çıkışlar yalnızca durum değişkenlerinin fonksiyonu olduğundan.3 de verilmiştir. O halde çıkış dizisi 110 dır. Eksiklik olmaması için. bütün girişler altında gidilen yeni durum .2. 1. Sayısal sistemlerde ise giriş ve çıkışlar zamana bağlı olarak birer dizi oluşturmaktadırlar. Yani çıkış dizisi z = 110 dır.çıkış.4 Zaman diyagramı (Timing diagram) Analog devrelerde girişler ve çıkışlar zamana bağlı birer fonksiyondur. Tablodaki 3. 0 dır. satır. Bir sonraki durum 11 (Tablodaki 3. girişten bağımsız. Çıkış ise 0 dır. durum diyagramına geçiş kolaydır. giriş dizisi ve başlangıç durumu verildiğinde. 11 dir. giriş sayısı kadar okun çıkması kontrol edilebilir. Önce her bir durum için. satır 2.

Birinci saat darbesi için yapılan işlemler ikinci ve daha sonraki saat darbeleri için tekrarlanarak zaman diyagramı Şekil 7. Çünkü bellek elemanları kenar tetiklemelidir ve makine Moore makinesidir. saat darbesi için şimdiki durumdur. etkilenirler. Önce şimdiki durum ve giriş altında.değişecektir. x CLK t y1(Y1) t z = y2(Y2) t t Şekil 7. ikinci saat darbesi için giriş 1 dir. 7. yani y1y2=00 dır. bir sonraki durum değişkenlerine ve çıkışa etkimez. ard arda iki saat darbesinin düşen kenarları arasındaki zaman aralığına. Mealy makinesinde çıkış fonksiyonları. yerleştirilir. Mealy makinesinde bundan sonraki bölümde göreceğimiz gibi böyle olmamaktadır. Yeni durum Y1Y2=00. durum tablosu veya diyagramından yararlandık.4 teki zaman diyagramında. Bulunan değerler. saat darbeleriyle değişen durum değişkenlerinden etkilendiği gibi. ikinci saat darbesi için şimdiki durum. giriş ise 0 dır. (i). görülmektedir. saat darbesi için bir sonraki durum (i+1). birinci ve ikinci saat darbelerinin düşen kenarları arasına Y1 ve Y2 değişkenleri 0 genlikli olarak çizilmişlerdir. Örneğimizde birinci saat darbesinin düşen kenarından hemen önceki durum (başlangıç durumu) y1y2= 00. bir sonraki durum ve çıkış. aynı sonuca varabilirdik ama daha zor olurdu. Durum tablosundan. O nedenle.3 Örnek bir Mealy makinesi analizi Mealy makinesinin analizi de Moore Makinesi analizi gibidir. Bir kombinezonsal devrenin çıkışı olan bu fonksiyonlar. Matematiksel modeli (Bir sonraki durum fonksiyonları ve çıkış fonksiyonlarını) kullanarak ta. Bu işlem her saat darbesi için tekrarlanarak zaman diyagramı çizilir. saat darbelerinin dışında değişen giriş değişkenlerinden de. durum diyagramı veya tablosundan yararlanılarak bulunur. Görüldüğü gibi giriş değişkeninin aldığı değer.4 Örnek Moore makinesine ilişkin bir zaman diyagramı Zaman diyagramının çiziminde. iki saat darbesinin düşen kenarları arasında değişse bile. yalnızca durum değişkenleri değil fakat giriş değişkenlerine de bağlıdır.4 teki gibi tamamlanır. Şekil 7. Bir sonraki durumun Y1Y2= 00 olduğu. O nedenle çıkışta hatalı çıkış diye adlandırılan istenmeyen çıkışlar 103 .

verilmiştir. 1 00. 0 11.y2 Y2 = y2K'2 + y'2J2 = y2 (x' ) '+ y'2(x ⊕ y1' ) = y2 x + y'2 x y1 + y'2 x' y'1 = x y2 + x y1 + x' y'1 y'2 Z = x' y2 + x y1 dır. Şimdi durum tablosu ve diyagramından yararlanarak zaman diyagramlarını çıkaralım. Şimdi Şekil 7. O nedenle çıkış fonksiyonuna 104 .5 de verilen bir Mealy makinesi örneğinde bir sonraki durum fonksiyonları ve çıkış fonksiyonunun. Bir sonraki durum fonksiyonlarına ilişkin zaman diyagramları. durum değişkeninin değiştiği saat darbelerinin düşen kenarları dışında.görülebilir. 1 Y1Y2.6 Örnek Mealy makinesinin analizi için durum tablo ve diyagramı Şekil 7. 1 10 0/1 11 1/0 01 1 00. zaman diyagramlarını inceleyerek hatalı çıkışları görelim. x y1y2 00 01 11 10 0 01. z Şekil 7. 0 00. Moore makinesinde anlatılan biçimiyle bulunarak. 0 1/0 0/0 00 0/1 0/0 1/1 1/1 01. saat darbesinin düşen kenarında değişecektir ve Moore makinesinde olduğu gibi çizilebilir. giriş değişkeninin değişmesiyle de değişebilir. x CLK y2 D Mealy makinası z x y1 CLK y 1 y 1 x x y '1 x' z J2 K2 y 2 x' y2 Şekil 7. 1 10. 0 11.5 Analizi için örnek olarak seçilmiş bir Mealy makinesi Bir sonraki durum fonksiyonları ve çıkış fonksiyonu Y1 = D = (x+y1).6 da örnek Mealy makinesinin durum tablo ve diyagramı. Çıkış fonksiyonu.

ilişkin zaman diyagramını çizerken. durum diyagramı veya tablosundan 105 . Çıkış fonksiyonları için saat darbesinin düşen kenarı ile girişin değiştiği zaman aralığı. Örnek Mealy makinesinin durum ve çıkış (kritik zaman aralığı da göz önüne alınarak) değişkenlerine ilişkin zaman diyagramları Şekil 7. Şekil 7. Çünkü bu kritik zaman aralığında yeni gelinen durumda.6 da görüldüğü gibi. Bu sağlanamadığından. kritik bir zaman aralığıdır. Bu istenmeyen bir durumdur.7 da verilmiştir. saat darbesinin düşen kenarı (durumların değişebileceği an) ve giriş değişkeninin değiştiği anları ayrı ayrı incelemek gerekmektedir. 00 başlangıç durumu ve 0 girişi için. x t CLK 1 2 1 3 4 5 6 7 t y1(Y1) t y2(Y2) t z t hatalı 1 zararsız hatalı çıkış hatalı 0 zararsız hatalı çıkış kritik zman aralıkları Şekil 7. sanki yeni gidilen durumda eski giriş uygulanmış gibi olur. etkisini sürdürerek çıkışı değiştirebilir. birinci saat darbesine ilişkin giriş.7 Örnek Mealy makinesine ilişkin bir zaman diyagramı ve hatalı çıkışlar Şimdi çıkış fonksiyonuna ilişkin zaman diyagramını adım adım detaylı olarak inceleyelim. Önce durum değişkenlerine ilişkin zaman diyagramları Moore makinesinde olduğu gibi kolayca çizilebilir. çünkü her bir giriş için 1 saat darbesi uygulanmalı ve yeni gidilen durumda ( saat darbesinin düşen kenarından hemen sonra) yeni giriş ideal olarak hemen uygulanmalıdır.

Hatalı çıkışlar ancak Mealy makinesinde gözlenebilir. Genel olarak doğru çıkışlar saat darbelerinden hemen önceki çıkışlardır. Benzer akıl yürütme aynen diğer saat darbeleri içinde tekrarlanarak şekil 7. 1. saat darbelerinden sonraki hatalı çıkışlar 0 dır. Z çıkışında yalnızca doğru çıkışların gözlenmesi isteniyorsa. nedenini düşününüz. saat darbesinden sonra 01 durumu ve 1 girişi altında 0 değerindedir ama kritik zaman aralığında kısa bir süre 1 değerini almıştır.6 daki zaman diyagramı bulunur. 5.görüldüğü gibi. Z çıkışın bir D bellek elemanın girişine bağlanır ve D bellek elemanın saati de devrenin saatinden beslenir. saat darbesinden sonraki kritik zaman aralığına ilişkin hatalı çıkış 1 iken. girişin saat darbesinin düşen kenarından sonra değişmesidir. 00 durumu ve 0 girişi altında 0 olan çıkış. Bu nedenle 0101010 giriş dizisine ilişkin çıkış dizisi 0011100 dır. Bu istenmeyen hatalı bir çıkıştır çünkü eski ve yeni durumlarda 0 çıkışını vermesi gereken makine kısa bir süre içinde olsa 1 çıkışı vermiştir. bu zaman aralığının dışında alınan değerlerden birini alsaydı farkına varılmayacak. saat darbelerinden sonraki kritik zaman aralıklarındaki hatalı çıkışlar zararsızdır. ve 4. Kritik zaman aralığında çıkışın aldığı değer. yani zararsız bir hatalı çıkış olacaktı. Kritik zaman aralığında. yeni durum 01 ve eski giriş 0 halen devam ettiği için çıkış 1 dir. Bu durumda D bellek elemanının çıkışında yalnızca doğru çıkışlar gözlenir. 6. 3. Kritik zaman aralığından sonra 01 durumu devam ederken giriş değişip 1 olduğundan çıkış 0 olmuştur. çıkış 0 dır. Bu olayın nedeni. 106 . Görüldüğü gibi 2.

Durumlar seçildikten sonra sözle tanımlamaya uygun olarak durum tablosu ve diyagramı çizilir. durum değişkenlerinin sayısını belirler.1 Sentez yönteminin genel adımları Sentez yönteminin 6 genel adımı aşağıda veriliştir. (r) durum değişkeniyle belirlenen bir durum. yani elemanlar ve aralarındaki bağlantıların. kombinezonsal devreye ilişkin bağımsız değişkenlerin sayısının azalmasıdır. fakat birinin diğerlerine göre üstünlükleri olabildiğinden ideal genel bir yöntem verilememiştir. durum değişkenlerinin ve dolayısıyla bellek elemanlarının sayısının ve kapı elemanlarının giriş yelpazesinin azalmasına yol açabilir . kombinezonsal devreyi oluşturursak ardışıl devreyi gerçekleyebiliriz. Durum indirgemesi sonucu durum değişkeni sayısı azalmasa bile kullanılmayacak durumlar ortaya çıkacaktır. Durum değişkeni sayısı aynı zamanda bellek elemanları sayısıdır. 8. makinenin belleğinde tutması gereken bilgilerdir diye düşünülebilir. istenen makinenin sözle tanımlamasından (word description). Durum indirgeme kuralları geliştirilmiştir ve ayrı bir başlık altında incelenecektir. Durum değişkenlerinin sayısının minimumlaştırılması. Bu adım için tutulacak yolun bir yöntemi yoktur. bulunmasıdır. Durumların seçimi bazen kolay bazen ise zor olabilir. r ≥ log2 µ olan en küçük tam sayıdır. Seçilen durumların kodlanması (state assignment): Durumlar birinci ve ikinci adımlarda sözle tanımlanmışlardı. Farklı durumların sayısı µ ve farklı durum değişkenleri sayısı da r ise r. uygun durum seçimleri yaparak. gerçekleştireceğimiz fonksiyonların aldığı değerler keyfi olacaktır. istenen işlevi yerine getirebilmesi için. Bu keyfi değerler de. Seçilen durumların ne anlama geldikleri saptanmalıdır. kombinezonsal devrenin basitleşmesini mümkün kılar. dolaylı olarak . birbirinden farklı 2r sayıda kodlanabilir 4. bağımsız değişkenler olan giriş ve durum değişkenlerinin fonksiyonu olarak. Bu bölümde önce ardışıl devrelerin sentezinde tutulacak yola ilişkin adımları sonra bu adımların uygulamasını çeşitli örnekler üzerinde göreceğiz. 1.2 de bir ardışıl devrenin genel yapısının ne olduğu verilmişti. durum tablosu veya diyagramı çıkarılır. sentezde bellek elemanlarının sayısını saptayıp. 2. Bu adıma kadar bellek elemanlarının sayısı ve her bir bellek elemanına ilişkin bir sonraki 107 . Farklı yöntemler geliştirilmiştir. bunların indirgenmesi (state reduction) yapılır. Şekil 6.BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ Sentez bilindiği gibi girişleri ve çıkışları sözel olarak tanımlanan bir makinenin yaptığı işi yapan devrenin. Durum sayısının azalması. Bu genel yapıdan görüldüğü gibi. Bu nedenle durum tablosunda eşdeğer durumlar varsa. durum tablosunda belirlenirler. Birinci adımda durumları sezgisel olarak saptadığımızdan. "Durumlara hangi kodlar verilirse gerçekleştirilecek kombinezonsal devre daha basit olur problemine" bu adımda cevap verilir. Genel olarak durumlar. Durum sayısını. 3. Kodlama sonucu bir sonraki durum ve çıkış fonksiyonları. Bu notların kapsamı içinde basit bir iki yöntem ayrı bir bölümde incelenecektir. Kullanılmayan durumlarda. gereğinden fazla durum seçmiş olabiliriz. sezgisel olarak yapılır.

bellek girişlerinin.durum değerinin. Şekil 6. S = 0 R = 1. Kombinezonsal devrenin diğer kısmı. y = 1 iken Y = 0 ve y = 1 iken Y=1 olması için girişin sırasıyla 1. SR bellek elemanına benzer biçimde. Yani tanım ve ters tanım bağıntıları uyumludur. belleğin şimdiki ve bir sonraki durum değerleri belli iken. JK bellek elemanın ters tanım bağıntısı: Şekil. Çünkü durumun 0 dan 0 a geçişini sağlamak için S = 0 olması zorunludur. girişlerin hiçbir zaman 11 olmadığı görülür. tanım bağıntılarından yararlanarak teker teker çıkaralım. R ise 0 da 1 de olabilir yani K dir.0 ve 1 olması gerektiği görülür. T tetikleme elemanın ters tanım bağıntısı 108 . JK bele elemanının ters tanım bağıntısı da bulunabilir. Benzer biçimde diğer geçişlerde saptanarak Şekil 8. hatırlanacağı gibi SR bellek elemanının tanımını verirken 11 girişlerinin hiçbir zaman uygulanılmayacağı varsayılmıştı. çıkış fonksiyonlarıdır. SR bellek elemanın ters tanım bağıntısı: y = 0 dan Y = 0 a geçebilmek için. Benzer biçimde y = 0 iken Y = 1. Sonuç Şekil 8.1. Bellek elemanlarının giriş fonksiyonlarını saptayabilmek için seçilecek bellek elemanlarının ters tanım (excitation functions) bağıntılarından yararlanılır.1 d de görüldüğü gibi. Gecikme bellek elemanın ters tanım bağıntısı: Tanım bağıntısında y = 0 iken Y = 0 olması için girişin zorunlu olarak 0 olması gerektiği hemen görülür.1 c deki ters tanım tablosu bulunur.a da gösterilmiştir. bu elemanın tanım bağıntısından görüldüğü gibi iki alternatif giriş vardır: S = 0 R = 0. alması gereken değerleridir.2 deki genel yapıda görüldüğü gibi kombinezonsal devrenin çıkışlarının bir kısmı bellek elemanlarının giriş fonksiyonlarıdır.1 b de görülen ters tanım bağıntısı bulunur. Tetikleme bellek elemanın ters tanım bağıntısı: Gecikme bellek elemanında yapılanlar burada da tekrarlanarak Şekil 8. bunlara ilişkin giriş değerleri ise bir altlarındaki karelerde gösterilmiştir. belli girişler ve şimdiki durum değişkenleri için ne olduğu belirlenmiş oldu. Ters tanım tablosunun sütunlarına önce y sonra Y değerleri yazılmış. Bellek elemanlarının ters tanım bağıntıları: Bellek elemanlarının ters tanım bağıntıları.8. R = K (keyfi. D gecikme elemanın ters tanım bağıntısı T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 0 10 1 Saat T Y = T y' + T ' y b. Bu iki girişi S = 0. Bu fonksiyonlar saptandığında kombinezonsal devrenin bir kısmı gerçekleştirilebilecektir. ) biçiminde ifade edebiliriz. D D y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 1 10 0 Saat D Y=D a. Şimdi her bir bellek elemanına ilişkin ters tanım bağıntılarını. Bu ters tanım tablosundan.

durum tablosundan. JK bellek elemanının ters tanım bağıntısı Şekil 8.2 daki gibi bulunur. bağımsız giriş ve durum değişkenlerinin fonksiyonu olarak bulunur. bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu gösterilmiştir. Çıkış fonksiyonları da. bir durum değişkeni yeterlidir (log22=1). durum tablosu ve diyagramı sırasıyla Şekil 6. Şimdi adım adım anlattığımız sentez işleminin. Bu minimal fonksiyonlara karşı gelen devre Ardışıl devrenin kombinezonsal kısmını oluşturur.2 b ve Şekil 6.S y y y (Y) y' (Y') SR 00 y 0 1 0 1 01 0 0 11 k k 10 1 1 00 0K yY 01 11 10 SR K0 10 01 Saat R Y = S + R' y c. indirgeyerek. Şekil 8. durum tablosundaki durum değişkeninin y ve Y değerleri ve bellek ters tanım bağıntısından yararlanarak. Karnaugh diyagramlarına taşıyıp. Seri toplayıcı: Şekil 6. durum tablosu veya durum diyagramından yararlanarak. Durumlar iki tane olup elde 0 ve 1 i göstermektedir. 6. R ve Z fonksiyonlarını. 109 .2 de. çeşitli örneklere uygulamasını görelim. durum tablosunda oluşturulmuştu. Seçilen bellek elemanlarıyla bellek kısmı gerçekleştirilerek ardışıl devrenin sentezi tamamlanır.1 de verilen seri toplayıcı için. Bellek elemanı olarak SR elemanını seçelim. ardışıl devreyi Şekil 8. bir durum değişkeni olduğuna göre bir bellek elemanı yeterlidir. Bu bellek elemanının ters tanım bağıntısından SR giriş fonksiyonlarının doğruluk tablosu Şekil 8. 5. bulunur.3 deki gibi gerçekleyebiliriz. Bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları minimalleştirilir.3 b de çıkarılmıştı. Bellek elemanlarının giriş fonksiyonlarının doğruluk tablosu da. Sentez işleminin ilk üç adımı daha önce yapıldığından dördüncü adımdan başlayacağız.1 Bellek elemanlarına ilişkin ters tanım bağıntıları Üçüncü adımda bir sonraki durum fonksiyonlarının doğruluk tablosu. SR bellek elemanının ters tanım bağıntısı JK 00 y 0 1 0 1 01 0 0 11 1 0 10 1 1 J y y y (Y) y (Y') 00 0K yY 01 11 1K JK K0 10 K1 Saat K Y = J y' + K' y d. Şimdi artık S.

Buna göre makineye ilişkin durum tablo ve diyagramı şekil 8. Bir sonraki durum fonksiyonlarının aynı zamanda çıkış fonksiyonları olarak alıp. indirgenmiş ifadeleri ve seri toplayıcının lojik devresi Genel olarak Sayıcılar. 8. Seri toplayıcı için. 2. 6. varsayalım ki indirgeme işlemini yaptık ve eşdeğer durumlar yok. çıkış fonksiyonları. 3. girişine gelen darbelerle daha önce belirlenen durumlardan geçen devrelerdir. S1. 7 darbe almış olduğunu göstersinler. S4. 1. S2. Bu işi yapacak 8 durumlu bir ardışıl devre düşünelim öyle ki S0.01 / 1 11 / 0 01 / 0 x1 11 / 1 x2 0 0 1 1 0 0 1 1 y 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1 Z 0 1 1 0 1 0 0 1 S 0 0 0 K 0 K 1 K R K 1 K 0 K 0 0 0 00 / 0 elde 0 elde 1 10 / 1 00 / 1 10 / 0 0 0 0 0 1 1 1 1 Şekil 8. Durum indirgemesi Durum indirgemesini bundan sonraki anlatacağız. durumları sırasıyla makinenin 8. Her 8 darbeden sonra 0 başlangıç durumuna geçer. modulo 8 ileri sayıcı.4 deki gibi bulunur.Sözle tanım : Tek girişli ve üç çıkışlı bir makinedir. sekizinci darbe ile başlangıç durumu olan 0 a dönen bir sayıcı. 5. bellek girişlerine ve çıkışa ilişkin fonksiyonların doğruluk tablosu. 4. Giriş darbeleri saat darbeleri olabileceği gibi. ayrı bir giriş te olabilir. 1.3 Bellek elemanı giriş fonksiyonları. bir Moore makinesi oluşturabiliriz. 2. S6 S7.2. tasarlayalım. x1x2 00 y 01 11 1 10 x1x2 00 y 01 k 11 10 k x1x2 00 y 01 1 11 10 1 0 1 k 0 k 1 k=1 1 0 1 1 k=1 1 z = y ⊕ x 1 ⊕ x2 z S = x1x2 x1 x2 R = x'1x'2 CLK R S y y Şekil 8. O halde sekiz durum olduğuna göre 110 . S5. Girişine gelen darbeleri iki tabanında sayar.2 Modulo 8 ileri sayıcı x girişine gelen darbeleri iki tabanında sayan. S3. Sayıcının bir özel hali de saymayı iki tabanında yapanlardır.

5 te verilmiştir. belek elemanı giriş fonksiyonu.üç durum değişkenine ve dolayısıyla üç bellek elemanına gereksinim vardır. durum diyagramı veya tablosu ile tetikleme elemanının ters tanım bağıntılarından yararlanarak. y ve Y indislerinin aynı olmasına dikkat edilmelidir. S5. S1. S2. Bu biçimde kodlama bellek elemanları çıkışlarının. Ters tanım bağıntıları kullanılırken.011. sırasıyla 000. 100. MSB (en çok ağırlıklı bit) bit y1. 6. T belek elemanlarının giriş fonksiyonlarının Karnaugh diyagramında indirgenmiş ifadeleri. Durum kodlaması Sekiz durumu S0. S3. x 0 0 0 0 0 0 0 0 y1 0 0 0 0 1 1 1 1 y2 0 0 1 1 0 0 1 1 y3 0 1 0 1 0 1 0 1 Y1 0 0 0 0 1 1 1 1 Y2 0 0 1 1 0 0 1 1 111 Y3 0 1 0 1 0 1 0 1 T1 0 0 0 0 0 0 0 0 T2 0 0 0 0 0 0 0 0 T3 0 0 0 0 0 0 0 0 .5 deki gibi elde edilir. 110. en az ağırlıklı bit te (LSB) y3 olsun. Kodlanmış durum tablosu Şekil 8. Bellek elemanı olarak ta tetikleme elemanını seçelim. Şekil 8. S6 S7. S4. 111 biçiminde kodlayalım.4 Modulo 8 ileri sayıcının durum diyagramı ve tablosu 4.Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının bulunması ve indirgenmesi Tetikleme bellek elemanlarının giriş fonksiyonları ve makinenin çıkış fonksiyonları. aynı zamanda sayıcının çıkışları olmasını sağlar. 101. x=0 S0 y3 y2 y3 0 S7 S1 1 S2 0 s3 011 s4 100 s5 101 s6 110 s7 111 s3 011 s4 100 s5 101 s6 110 s7 111 s4 100 s5 101 s6 110 s7 111 s0 000 s0 000 s1 001 s2 010 x CLK x=0 s0 000 s1 001 s2 010 x=1 s1 001 s2 010 s3 011 1 0 x =1 1 0 S6 1 0 S5 1 S4 0 1 S3 1 0 Şekil 8. Şekil 8. 5. 010. 001.4 te verilmiştir.

1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 1 0

0 1 1 0 0 1 1 0

1 0 1 0 1 0 1 0

0 0 0 1 0 0 0 1

0 1 0 1 0 1 0 1

1 1 1 1 1 1 1 1

xy1 y2y3 00 00 01 11 10

01

11

10

y2y3 00 01

00

01

11

10

y2y3 00 01 11 10

00

01

11 1 1 1 1

10 1 1 1 1

1 1

1 1

1

1

11 10

T1 = xy2y3

T2 = xy3

T2 = x

Şekil 8.5 Bellek elemanları giriş fonksiyonlarının indirgenmiş ifadeleri 6.Lojik devrenin gerçekleştirilmesi Son adımda bulduğumuz indirgenmiş fonksiyonlarla, modulo 8 ileri sayıcı devreyi, Şekil 6 2 de verilen genel ardışıl devre yapısında, Şekil 8.6 a daki gibi çizebiliriz.
x CLK
T 3

y y

y3 y3 y2 y2 y1

1 CLK

T 3

y y

y3 y3 y2 y2 y1

T 2

y y

T 2

y y

T 1

y y

y1

T 1

y y

y1

Şekil 8.6 Modulo 8 sayıcıya ilişkin lojik devreler Yukarıda incelediğimiz sayıcı x girişine gelen darbeleri değil de doğrudan saat girişine gelen darbeleri sayabilirdi. O zaman x girişleri kaybolacak ve bir sonraki durum fonksiyonlarında ki bağımsız değişken sayısı bir azalmış olacaktı. Bu durum da bulunacak devre Şekil 8.6 b de verilmiştir. 8.3 Özel bir sayıcı devresi Saat girişine gelen, saat darbeleriyle 0, 2, 4, 7 ve tekrar 0, 2.. sayan bir sayıcı tasarlayalım. Böyle bir makineyi iki biçimde düşünebiliriz. Birincisi üç durum değişkenli 8 112

durumlu ve çıkışları durum değişkenleri olan makinedir. ikincisi iki durum değişkenli dört durumlu ayrıca üç çıkışı olan bir makinedir. ilk makineye ilişkin durum tablosu Şekil 8.7 deki gibidir. JK bellek elemanlarıyla gerçekleştirme yapmak istersek; bu bellek elemanlarının ters tanım bağıntılarından yararlanarak bulunan bellek elemanları giriş fonksiyonları da Şekil 8.7 de verilmiştir. Görüldüğü gibi 0, 2, 4, 7 durumlarının dışındaki 1, 3, 5, 6 durumlarına makine hiç gelmemektedir. O halde hiç gelinmeyen durumlara ilişkin bir sonraki durum fonksiyonlarının aldığı değerler ve dolayısıyla bellek elemanları giriş fonksiyonlarının aldığı değerler keyfidir, 0 veya 1 seçilebilir. Bulunan fonksiyonların indirgemesi ve bunlara karşı düşen devre şekil 8.7 de verilmiştir. Görülüyor ki çıkışlar doğrudan bellek elemanlarının çıkışları olarak alınmıştır. Örneğimizde kullanılmayan durumlar için bir sonraki durumlar ve çıkışlar keyfi alındı. Bu durum ile genelde de karşılaşılabilir. Eğer gerekli olan durum değişkeni sayısı n, durum n n sayısı m ise 2 < m koşulu altında (2 - m) durum için bir sonraki durum ve çıkışlar keyfi alınır. Örneğin m = 6 durumlu bir makine gerçeklemek için, n = 3 durum değişkenine 3 gereksinim vardır, o halde (2 - 6 ) = 2 durum için bir sonraki durum ve çıkış fonksiyonları keyfi alınmalıdır. y1 0 0 1 1 0 0 1 1 y2 0 1 0 1 0 1 0 1 y3 0 0 0 1 1 1 1 0 Y1 0 1 1 0 k k k k Y2 1 0 1 0 k k k k Y3 0 0 1 0 k k k k J1 0 1 k k k k k k K1 k k 0 1 k k k k J2 1 k 1 k k k k k K2 k 1 k 1 k k k k J3 0 0 1 k k k k k K3 k k k 1 k k k k

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

0 k

1 k

k k

k k

0 1

1 k

k k

k k

1 k

0 1

0 k

0 k

k k
J3 = y1

1 k

J1 = y2

J2 = 1

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

k k

k k

k 1

0 k

0 1

k k

1 k

k 1

k k

0 1

k k

k k

k 1

k k

K1 = y2

K2 = 1

K3 = 1

113

J

1 1 2 2 3

y y y y y y

y1

K J

CLK

y2 y3

1

K J

K3

Şekil 8.7 (0-2-4-7) sayan bir sayıcının Moore makinesi olarak gerçekleştirilmesi Yukarıdaki örnekte (0-2-4-7) sayan sayıcıyı, bellek elemanı sayısını minimum tutarak ta gerçekleştirebiliriz. Bu makinenin, bir önceki durumunu (çıkışı) hatırlaması, yeni saat darbesi ile de istenen çıkışı vermesi yeter. Durumları A durumu (kodu 00):: Daha önceki saat girişi ile (111) çıkışının görüldüğü durum B durumu (kodu 01):: Daha önceki saat girişi ile (000) çıkışının görüldüğü durum C durumu (kodu 10):: Daha önceki saat girişi ile (010) çıkışının görüldüğü durum D durumu (kodu 11):: Daha önceki saat girişi ile (100) çıkışının görüldüğü durum biçiminde tanımlarsak, dört durumlu (iki durum değişkenli) dolayısıyla iki bellek elemanlı, istediğimiz sayıcı gerçekleştirilebilir. Oysa aynı sayıcı için yukarıda üç bellek elemanı kullanmıştık. Tanımladığımız durumlar için durum diyagramı, tablosu, ters tanım bağıntısından yararlanarak JK bellek elemanlarının giriş fonksiyonları ve bunlara karşı düşen devre aşağıdaki Şekil 8.8 de verilmiştir. y1 0 0 1 1 y2 0 1 0 1 Y1 0 1 1 0 Y2 1 0 1 0 Z1 0 0 1 1 Z1=y1 Z2 0 1 0 1 Z2=y2 Z3 0 0 0 1 Z3=y1y2 J1 0 1 k k J1=y2 K1 k k 0 1 K1=y2 J2 1 k 1 k J2=1 K2 k 1 k 1 K2=1

CLK=0 A=00 000

CLK=0 B=01 010

CLK=0 C=10 100

CLK=0 Z1 1 D=11 111
CLK

Z2 Z3

CLK=1

1 1
J1 K1

y1
y y y y

Z1 Z2

CLK
J2 K2

y2 Z3

Şekil 8.8 dört durumlu 0,2,4,7 sayan sayıcı 114

Buna göre A durumunda makineye 1 gelirse makine yine A ya dönmelidir.9.8. belirlenmektedir (Şekil. Bellek elemanı olarak. bağımlı bir sonraki durum değişkenleri ve çıkış fonksiyonunu doğruluk tablosu biçiminde verebiliriz (Şekil 8.10 da verildiği gibidir. Diyagramdan yararlanarak bağımsız değişkenler. Dizi detektörü. Durumları A = 00. t 101010 X Dizi Detektörü t 101000 Z Şekil.9). D = 10 biçiminde kodlayalım. Makine A dayken 0 geldiğinde B ye geçer.8. son 4 girişine gelen işarete göre. Dört durumlu bir durum diyagramı düşünelim. 1 geldiğinde ise 1 çıkışı verip.10. Makine D durumundayken 0 gelirse son gelen 0 olduğundan B ye. gecikme elemanını seçelim. makine durumunu korur. C makineye 01 gelmiş durumu ve D makineye 010 gelmiş durumu olsun. B de 1 girişi gelirse son iki giriş 01 olacağından C durumuna geçer. Durum diyagramı Şekil 8. C de 1 gelirse dizi bozulacağından A başlangıcına. Yani iç içe girmiş diziler de değerlendirilmektedir. son gelen iki giriş 01 olduğundan C durumuna gider. B de 0 gelirse. Makine 4 durumlu olduğuna göre iki durum değişkeni vardır.11). çünkü son gelen 0 dır. B makineye 0 gelmiş durumu. C = 11.8. A başlangıç durumu. 1/0 A 0/0 B 0/0 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D 1/1 C Şekil 8. Girişine 0101 (0 ilk gelen ) dizisi geldiğince çıkışında 1. Çünkü makinenin diziyi tanıması için girişine önce 0 gelmelidir. Makinenin çıkışı. B = 01. aksi halde 0 verir.4 Dizi detektörü Tek girişli tek çıkışlı bir makinedir. Dizi detektörü için durum diyagramı. 0 geldiğinde ise son üç giriş 010 olacağından D ye gider. x 0 0 0 0 1 y1 0 0 1 1 0 y2 0 1 0 1 0 Y1 0 0 0 1 0 115 Y2 1 1 1 0 0 Z 0 0 0 0 0 . örneğin 010101 girişi için çıkış 000101 dir.

1 1 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 0 Şekil 8. Gecikme elemanın bir sonraki durum fonksiyonu giriş fonksiyonuna eşit olduğundan D1 = Y1 ve D2 = Y2 dir Bu fonksiyonlara ilişkin Karnaugh diyagramları.12 de verilmiştir. D1 ve D2 fonksiyonları birlikte düşünüldüğünde. iki-girişli üç VE. üç-girişli bir VE. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Yukarıda incelediğimiz dizi detektöründe gözlemlediğimiz diziler birbirinin içine girebilmektedir. iki-girişli bir AYRICALI VEYA. üç-girişli iki VEYA kapısı yerine.11. y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 0 1 1 1 1 0 1 1 1 1 1 1 0 1 Z = x y1 y'2 1 D1 =Y1 = x 'y1 y2+x y'1 y2+x y1 y'2 x' y1 y2 x y'1 y2 x y1 y'2 CLK x' y'1 D2 =Y2 = x 'y' 1 +y'1 y2+ y1 y'2 D1 D y y Z D2 y1 y'2 y'1 y2 D y y Şekil 8.12 Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının Karnaugh diyagramları. üç-girişli üç VE. iki-girişli iki VE. Örneğin 010101 girişi için 000101 çıkışı elde edileceğine göre birinci 116 . iki -girişli iki VEYA kapısıyla gerçekleştirilebileceğinin tartışınız. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Şekil 8. Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu.

O zamanda gereksiz olan durum için bir sonraki durum ve dolayısıyla bellek elemanları giriş fonksiyonları k alınabilecekti. 1/0 A 0/0 B 0/0 1/1 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D C Şekil 8. O nedenle çıkışta ilk 1 gözlemledikten sonra 0 ve tekrar 1 gözlemlenmektedir.gözlemlenen dizinin son iki elemanı ikinci gözlemlenen dizinin ilk iki elemanı olmaktadır.13 Birbirinin içine girişmeyen 0101 dizilerini detekte eden bir makineye ilişkin durum diyagramı Üç uzunluklu bir dizi detektörü tasarlasaydık. 1 girişi altında makine C durumuna gideceği yerde A durumuna dönmekte ve 1 çıkışı vermektedir. ikinci anlattığımız dizi detektörüne ilişkin durum diyagramı Şekil 8. düşününüz. Görüldüğü gibi bu yeni dizi detektörü için D durumunda. Dizi detektörü sentezi yapılırken.13 te verilmiştir. istenenin hangisine uyduğu göz önünde tutulmalıdır. Bu dizi detektörü bir Mealy makinesidir. Girişine gelen belli uzunluktaki dizileri. 117 . üç durum fakat iki durum değişkeni gerekecekti. istediğimiz üç uzunluklu diziyi detekte eden makineyi. Yani makine bir diziyi detekte ettikten sonra başlangıç durumuna dönüp yeni bir dizi detekte etmeye başlayabilirdi. Bu durumda örnek makinede giriş 0101 0101 ise çıkışta 0001 0001 veya giriş 0101 0110 0101 ise çıkışta 0001 0000 0001 gözlenecekti. birbirinin içine girmeyen ayrı ayrı paketler olarak algılayan dizi detektörü de olabilirdi. bir Moore makinesi olarak nasıl gerçekleştirebiliriz. Acaba gereksiz olan durumu da kullanarak.

Eşdeğer durum elendiğinde makine dört durumlu olur ve iki durum değişkeni gerektirir. Durum indirgemesi problemi iyi tanımlanmış ve yöntemleri geliştirilmiştir.1 Durum indirgemesi (state reduction) Bir ardışıl makinede eşdeğer durumların saptanıp elenmesinin. Ama üç eşdeğer durum için bir sonraki durum keyfi olacağından. Durum indirgemesi. Bu makine üç bellek elemanı yerine iki bellek elemanı ile gerçekleştirilebilir. Ayrıca çıkış fonksiyonları da söz konusu eşdeğer durumlar için keyfi değer olacaktır. keyfi değerlerin istenildiği gibi seçilebilmesi dolayısıyla basitleşecektir. Buda makinenin gerçekleştirilmesinde. ardışıl devre sentezinin ağırlıklı bir adımıdır. X herhangi bir uzunluktaki giriş dizisi .2 de tanıtılan G kümesinin elemanlarından oluşan dizidir.2 de tanıtılan Ç kümesinin 118 .1). Bölüm 5. Bu dersin kapsamı içinde basit fakat sınırlı bir yöntem üzerinde durulacaktır. Örneğin üç durum değişkeni gerektiren sekiz durumlu bir makinede üç durum eşdeğer olsun. Şimdi bu problemlerin çözüm yollarının arayacağız. Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının gerçekleştirilmesine karşı düşen ardışıl devrenin kombinezonsal kısmı. Yukarıda sözü edilen faydalardan dolayı durum indirgemesi dediğimiz eşdeğer durumların saptanması ve elenmesi. 1.BÖLÜM 9 ARDIŞIL DURUM KODLAMASI DEVRELERDE DURUM İNDİRGENMESİ VE Sentez bölümünde sentezin adımlarını incelerken detayına inmeden iki temel problemden söz etmiştik. Durum indirgemesi sonucunda durum değişkeni azalmasa bile eşdeğer durum sayısı kadar durum için. Eşdeğer durum tanımı: Birbirinin aynı veya farklı N ve N* gibi iki ardışıl devre ve bunlara ilişkin A ve B durumlarını düşünelim (Şekil 9. durum değişkenlerinin sayısının ve dolayısıyla bellek elemanı sayısının azalmasına neden olabilir.Bölüm 5. Z ve Z* dizileri. Durum değişkeni sayısı ve dolayısıyla bellek elemanı sayısı üçtür. Z ve Z* da sırasıyla A durumundaki N ve B durumundaki N* makinelerinin X giriş dizisine karşı düşen çıkış olsun. Eşdeğer durumlar elendiğinde beş durumlu bir eşdeğer makine bulunur. Bütün gereksinimleri karşılayabilecek Boole fonksiyonları karmaşıklığı tanımlanamamıştır. O nedenle çeşitli karmaşıklık tanımları için çeşitli yöntemler verilmiştir. eşdeğer durumlarda bellek elemanları giriş fonksiyonlarının keyfi değer alması demektir. Önce eşdeğer durum tanımı verip sonra bu durumların bulunması için yöntemler verelim. X . Durum kodlaması problemi ise bizi Boole fonksiyonlarının karmaşıklığının tanımına götürür. Bu eşdeğer durumlara ilişkin bir sonraki durumların keyfi olması. bir eşdeğer durum olsun. 2. bellek elemanları giriş fonksiyonları da bu eşdeğer durumlar için keyfi değerler alacaktır. Ayrıca eşdeğer durumlar için çıkış fonksiyonlarının keyfi değer alması da benzer biçimde makinenin kombinezonsal devre kısmının basitleşmesine katkıda bulunur. kombinezonsal kısmın daha basitleşmesine neden olabilir. bir sonraki durumlar ve çıkışlar keyfi olur. değişmez. Örneğin üç durum değişkeni (dolayısıyla üç bellek elemanı) gerektiren beş durumlu bir makinede. bu makinenin gerçekleştirilmesinde iki yararı olabilir: 1.

11) = fi (B.01) = fi (B.00) = fi (B.10) = fi (B.1 Eşdeğer durumların belirlenmesi Teorem: Aynı bir ardışıl devreye ilişkin A ve B durumlarının eşdeğer olması için gerek ve yeter koşul.2 fi (A. Bu tanıma uygun olarak iki durumun eşdeğerliğini göstermek. X).01) fi (A. X ) Z* = f* (B.11) Tanıt: Önce gerek koşul kanıtlayalım. Olabilecek bütün X giriş dizileri için Z ve Z* dizileri aynı ise A ve B durumları eşdeğerdir denir. X ) dizileri aynıdır.01) = g (B. A nın B ye eşdeğerliği tanım bağıntısından Y herhangi bir uzunlukta giriş dizisi olmak üzere f (A. (g) ler bir sonraki durumu simgelemektedir. X] bulunur .2 g (A.00) i=1. f ve f* birer çıkış fonksiyon grubunu gösterirler ve aynı makineye ilişkin iseler f = f* dır.00) = g (B. A. X) ≡ g (B.10) = g (B. (2) bağıntısını verir. X] = f [g( B.elemanlarından oluşan dizidir. fi (A. Yani Z = f (A. buda g (A.2 g (A. X) (1) (2) g (A. Buna göre A ve B durumlarına ilişkin bütün 1 uzunluklu X giriş dizileri için hem bir uzunluklu Z çıkışları f (A. X). O nedenle tanımı uygulayarak eşdeğer durumları bulmak pratik olarak mümkün değildir. sonsuz giriş dizisi için deneme yapıp çıkışları gözlemeyi gerektirir.01) i=1. X) ≡ g (B.00) g (A. B ye eşdeğerse f (A.11) = g (B.11) i=1. X) ve g (B. X) bağıntıları vardır . Aşağıdaki teorem eşdeğer durumların bulunmasına ilişkin yöntemlerin temelini oluşturur.10) fi (A. X) in eşdeğerlik tanım bağıntısıdır. iki çıkışlı ve sekiz durumlu bir makine örneği için yazarak anlaşılmasının kolaylaştıralım.2 g (A.10) i=1. 119 . X) olmalıdır. Y) dır. bir uzunluklu bütün X girişleri için çıkışların aynı olması ve bir sonraki durumların eşdeğer olmasıdır. X) = f (B. X) hem de g (A. Gerek ve yeter koşulları iki girişli. Y) = f (B. N Makinesi A durumu X N* Makinesi B durumu Z* Z Şekil 9. Bu bağıntı Y = X özel hali için (1) bağıntısını verir. Öte yandan Y dizisi önce X sonra X olarak seçilirse f [g( A. X) = f* (B.

Şimdi (1) ve (2) bağıntıları varken A ≡ B yani f (A, Y ) = f (B, Y) olduğunu gösterelim. (2) bağıntısı f [g( A, X), X] = f [g( B, X), X] dır. (1) bağıntısıyla birlikte düşünüldüğünde Y nin önce X sonra X den oluştuğu varsayılırsa f (A, Y ) = f (B, Y) bulunur. 9.1.1 Eşleştirme tablosu ile durum indirgemesi yöntemi Eşleştirme tablosuyla durum indirgeme yöntemini, Şekil 9.2 de durum tablosunu verilen Mealy makinesi örneği üzerinden, adım adım inceleyelim. 1. Durumları ikişer ikişer eşleştirmemize yardımcı olacak Şekil 9.3 deki tablo çizilir. Satırlarında a durumu dışında bütün durumlar, sütunlarında ise g durumu dışında bütün durumlar vardır. Bulduğumuz tabloda bir satır ile sütunun kesiştiği kare için, satıra ilişkin durum P sütuna ilişkin durum Q olmak üzere, aşağıdaki işlemleri yapalım. i. bir uzunluklu en az bir giriş için, P ve Q durumları farklı çıkışlar veriyorsa, ilgili kareye X işareti koyalım. Bu işaretin anlamı; P ve Q nun, teoremin birinci koşulu nedeniyle, eşdeğer olamayacağıdır. Örneğimizde birinci satır ve sütunun kesiştiği kareye X konmuştur çünkü a ve b durumları x = 1 girişi için sırasıyla 0 ve 1 farklı çıkışlarını vermektedir. ii. Bir uzunluklu bütün girişler için P ve Q durumları, aynı çıkışları ve aynı bir sonraki durumları veriyorsa ilgili kareye √ koyalım. Anlamı teorem gereğince P ve Q durumlarının eşdeğer olduğudur. Örneğimizde dördüncü satır ile birinci sütunun kesiştiği kareye √ konmuştur. Çünkü ilgili a ve e durumları x = 0 girişi için aynı a durumuna, x = 1 için ise aynı b durumuna gitmektedir. iii. Bir uzunluklu herhangi bir giriş için aynı çıkışı veren (PQ) durum çiftinin, gittiği bir sonraki durum çiftindeki durumlar farklı ise, PQ karesine gidilen durum çifti yazılır. işlem bütün 1 uzunluklu girişler için tekrarlanır. Amaç teoremin iki koşulunun sağlanmasıdır. Bunun anlamı teorem gereğince, PQ durum çiftinin eşdeğer olması için gidilen bir sonraki durum çiftinin eşdeğer olması gerektiğidir. Örneğimizde üçüncü satır ile birinci sütunun kesiştiği kareye (ag) ve (bf) konmuştur. Çünkü ilgili durumlar a ve d x = 0 girişi için aynı 0 çıkışı ve (ag) bir sonraki durumlarını, x =1 girişi için ise aynı 0 çıkışını ve (bf) bir sonraki durumlarını vermektedir. Tablodaki bütün kareleri yukarıdaki kurallara göre dolduralım (Şekil 9.3).
b a b c d e f g x=0 a, 0 d, 0 e, 0 g, 0 a, 0 d, 0 d, 0 x=1 b, 0 e, 1 b, 1 f, 0 b, 0 g, 1 f, 1 c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb

gf d e f

Şekil 9.2 Durum indirgemesi uygulanacak tablo ve eşleştirme tablosu ilk adımı 120

2. Bu adımda Şekil 9.2 de bir durum çiftinin eşdeğer olması için, eşdeğer olması gereken durumların bulunduğu kareler incelenir. Örneğin üçüncü satır ve birinci sütunun kesiştiği kare ye ilişkin a ve d durumlarının eşdeğer olması için ag ve bf durumlarının eşdeğer olması gerekir ve yeter. Bakalım öylemi? a ve g, kesiştiği karede X olduğundan, eşdeğer değildir. O halde a ve d de eşdeğer olamaz, a ve d nin kesiştiği kareye X konulmalıdır (Şekil 9.3). ag ve bf nin incelenmesi sonucunda bunların kendi aralarında eşdeğer olduğunu görseydik, a ve d nin de eşdeğer olduğunu söyleyebilecek ve √ ile işaretleyecektik. Bu işleme bütün kareler X veya √ ile işaretlene kadar devam edilir. Örneğimizde ae ve fg durum çiftlerinin eşdeğer olduğu Şekil 9.3 görülmektedir. 3. Şekil 9.2 te verilen durum tablosunda, a ya eşdeğer e durumunun bulunduğu satır ve f ye eşdeğer g durumunun bulunduğu satırlar atılarak, eşdeğer makineye ilişkin durum tablosu bulunur. Satır atıldıktan sonra bulunan yeni tabloda g görülen yere f, e görülen yere a yazarak, durum indirgemesi yapılmış makinenin durum tablosuna geçilebilir (Şekil 9.3).
b c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb a b c d f x=0 a, 0 d, 0 a, 0 f, 0 d, 0 x=1 b, 0 a, 1 b, 1 f, 0 f, 0

d

e

f

Şekil 9.3 Örnek durum tablosu için eşleştirme yöntemiyle varılan tablo ve buna karşı düşen indirgenmiş durum tablosu Şimdide bir Moore makinesine ilişkin durum indirgeme örneği yapalım. Şekil 9.4 de örnek Moore makinesi ve eşleştirme tablosu verilmiştir. Eşleştirme tablosundaki X ikinci ve daha sonraki adımlarda elde edilen eşdeğer olmayan durum çiftlerini göstermektedir. Görüldüğü gibi (ad) ve (ce) çiftleri birbirlerinin eşdeğer olmalarını gerektirmektedirler. Eşdeğer olamadıkları kanıtlanamayan bu durum çiftleri eşdeğer olmak zorundadır. Bu sonuca göre indirgenmiş durum diyagramı Şekil 9.4 da verilmiştir.

121

b a b c d e f g x=0 d f e a c f b x=1 c g d e a b a z 0 0 1 0 1 1 0 c d e f g

df eg x=0 a f c f b x=1 c g a b a z 0 0 1 0 1

c e

af eg ad ef db ad bf c cf ab ab ae d

a b c f g

bd ac a

bf ag b

e

f

Şekil 9.4 Bir Moore makinesine ilişkin durum indirgeme örneği 9.1.2 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi Durum indirgemesi için kullandığımız eşleştirme tablosu yönteminden başka eşdeğer durum sınıfları yöntemi vardır. Bu yöntem, giriş dizisi uzunluklarına bağlı olarak, ayırt edilemeyen durumları aynı sınıfa ve ayırt edilebilen durumları da ayrı sınıflara toplamaya dayanır. Son örneğimizde bu yöntemi açıklayalım. Hiç bir giriş dizisi uygulanmadığında, durumları birbirinden ayırt edemeyiz. Onun için hepsini bir S0 sınıfın içine koyalım , S0 = {(abcdefg). } Şekil 9.4 teki durum tablosundan, (abdg) durumlarının, bir uzunluklu girişler altında, çıkışı gözleyerek, birbirlerinden ayırt edilemeyeceğini söyleyebiliriz. Çünkü hepsi aynı 0 çıkışını verirler. Benzer biçimde (cef) durumlarını da, bir uzunluklu bir giriş dizisiyle birbirinden ayırt edemeyiz. Çünkü her biri için çıkış 1 dir. (abdg) ve (cef) bir uzunluklu girişler için eşdeğer durum sınıflarıdır. Biri (abdg) diğeri (cef) sınıflarından olan durum çiftlerinin 1 uzunluklu giriş dizisiyle ayırt edilebileceklerini söyleyebiliriz çünkü 1 uzunluklu giriş için birinci sınıf 0, ikinci sınıf ise 1 çıkışı verir. Buna göre bir bölmeleme yapabiliriz S1= {(cef) (abdg) }. Şimdi (cef) sınıfını düşünelim x = 0 girişi altında cef (c→ e, e→ c, f→ f gider) ye ; x = 1 girişi altında ise dab (c→ d, e→ a, f→ b) ye gitmektedir. Bir sonraki durumlar (ecf) ve (dab) aynı eşdeğer sınıfındadır, yani iki uzunluklu girişler içinde cef durumları ayırt edilemez. (abdg) sınıfı x=0 girişi altında dfab (a→ d, b→ f, d→ a, g→ b) ye gitmektedir. Burada (b) nin gittiği (f) in bulunduğu sınıf ile (adg) nin gittiği (dab) bulunduğu sınıflar farklıdır. Yani iki giriş uzunluklu bir dizi x = 0 (veya 1) uygulanıp z = 0 gözlendikten sonra x = 0 uygulandığında z = 0 gözleniyorsa makine (adg) durumlarından birindedir, z = 1 gözleniyorsa (b) durumundadır. O halde iki uzunluklu bir dizi (00 veya 10)ile (b) (adg) den ayırt edilebilir, farklı sınıflarda olması gerekir. Diğer taraftan x =1 girişi için abdg cgea (a→ c, b→ g, d→ e, g→ a= ya gitmektedir, yani bir kısmı bir sınıfa diğer kısmı diğer sınıfa gitmektedir. a ve d , c ve e ye; b ve g, g ve a ya gittikleri için (ad) ve (bg) durumları iki giriş uzunluğunda bir dizi (01 veya 11) ile ayırt edilebilirler. O halde (abdg) sınıfı iki defa bölünerek, S2= {(cef) (ad) (b)(g)} bölmelemesini elde edilir. Bu bölmeleme şu anlama gelmektedir: (cef) (ad) (b) ve (g) sınıflarının kendi içlerindeki durumlar birbirlerinden iki uzunluklu girişler tarafından ayırt edilemezler. Fakat biri bir sınıftan diğeri diğer bir sınıftan olmak üzere oluşturulan durum çiftleri, iki uzunluklu giriş dizileriyle ayırt edilebilirler. 122

son varılan bölmelemedir. (b) x=1 ( d a b) (g) (c e) (a) S3 = {(c e) (f) (b) (a d) (g)} x=0 (e c) (f) (f) (d a). Üçüncü adımda x = 1 girişi altında (cef) sınıfı sırasıyla c→ d. b dir. S3 = S4 olduğundan.5 Örnek makinenin durum indirgemesinin eşdeğer durum sınıfları yöntemindeki bölmeleme adımları Farklı sınıflarda bulunan durumları ayırt edebilmek için uygulanacak giriş dizisini. (ad) x = 0 ve x = 1 girişleri altında aynı sınıf içindeki durumlara gittiğinden üç giriş dizisiyle ayırt edilemezler. k = 0 veya 1 i gösterir) dizisini uygulamak gerekir. Bizim örneğimizde S3 = {(ce) (f) (ad) (b) (g)} bölmelemesi. Eşleştirme tablosuyla da bu sonuca varmıştık. Bunları ayırt etmek için S1 de x = 0 veya 1 uygulamak gerek. Buda gösteriyor ki (ce) ve (ad) durum çiftleri olabilecek bütün giriş uzunlukları için birbirinden ayırt edilemezler.Örneğin (a) ya 10 (önce 1) veya 11 uygulandığında çıkış 01(önce 0) dir oysa (b) ye aynı 10 veya 11 girişleri uygulandığında çıkış 00 dır. durdurulur. nasıl bölmelenmesi gerektiğini göstermek için o sınıftaki durumlar koyu veya italik yazılarak farklandırılmıştır. e→ a. f. bir sonraki durumlar ise d. Belli bir giriş altında farklı sınıflara giden bir sınıfın. S0 ={(a b c d e f g )} z= 0 0 1 0 1 1 0 S1 = {( c e f ) (a b d g )} S1 = {( c e f ) (a b d g )} x=0 ( e c f ) (d. S3 te c ve f ayrı sınıflardadır. bir sonraki durumlar (a. sondan başa doğru bulabiliriz. (b) x=1 (d a) (b) (g) (c e) (a) S3 = S4 Şekil 9. ard arda gelen S eşdeğer sınıflar kümeleri eşit olduğunda. f→ b gitmektedir (b)ve (ad) farklı sınıflarda olduğundan (cef) sınıfı (ce) ve (f) olarak bölmelenir. Buna göre S3 = {(ce) (f) (ad) (b)(g) } bölmelemesi elde edilir. b ) x=1 ( d a b) (c g e a ) S2 = {( c e f ) (b) (a d) (g)} S2 = {( c e f ) (b) (a d) (g)} x=0 ( e c f ) (f) (d a). Örneğin (c) yi (f) den ayırt etmek için 1kk ( önce gelen giriş 1. a. Bunun için s2 de 1 uygulamak gerekir. Yani bu sınıflar üç giriş dizisiyle ayırt edilebilirler.f) veya (eg) yi ayırt etmek 123 . yanı eşdeğerdirler. Açıkladığımız bölmeleme adımlarına ilişkin bir tablo Şekil 9.5 da verilmiştir. Bölmeleme işlemi.

124 r . uygulanacak giriş dizisini özetlemektedir. Durum sayısı 4 ten fazla olduğunda.6 da verilmiştir.2 Durum kodlaması (state assignment) Ardışıl devre sentezinin durum indirgemesinden sonraki adımı. Bu işleme durum kodlaması diyoruz. 9. Bunun içinde bir sonraki durum fonksiyonlarındaki 1 lerin.10. bu problemin tek bir çözümünün olmaması demektir. durum f b f giriş 1 0(1) 1(0) çıkış 1 0 1 durum c d a giriş 1 0(1) 1(0) çıkış 1 0 0 Şekil 9. O halde Boole fonksiyonlarının karmaşıklığı tanımı yapılmalıdır. Şekil 9. Önce durum sayısı belli iken. bellek elemanının giriş fonksiyonu karmaşıklığına yansımasının da saptanması gerekmektedir. sonuçlar karşılaştırılarak. bir sonraki durum fonksiyonu karmaşıklığının. Mealy makinesi içinde tutulacak yöntem aynıdır. Genel tanımın verilemeyişi.1 Kod sayısı ve eşdeğer durum kodları (µ) durumlu bir makine için r ≥ log2 µ bağıntısını sağlayan en küçük tam sayı r (aynı zamanda durum değişkeni sayısı) olmak üzere 2 farklı kod vardır. olabildiğince basit yani düşük maliyetli olsun. O nedenle bu üç koda ilişkin gerçekleştirmelerin hepsinin yapılıp. O nedenle farklı yöntemler uygulayıp sonuçları karşılaştırarak seçim yapmak gerekmektedir. Genel olarak göstermek mümkündür ki durum sayısı m olan bir makine için en fazla m1 bölmeleme adımıyla sonuç bölmelemeye varılır. (µ) duruma verebileceğimiz kodların sayısı da 2r! / (2r -µ)! dür. Durum kodlaması problemi.11) tür. olabildiğince komşu olmasını sağlayacak kodun seçilme yöntemi verilecektir. farklı tanımlar verilmiş ve bunlara ilişkin farklı yöntemler geliştirilmiştir. Üç duruma vereceğimiz 4! / (4-3)! = 24 farklı durum kodu Şekil 9. 01. 9.2. seçilebilecek farklı kodlar sayısı hızla artacağından başka çözümler aranmalıdır. Genel olarak bunu bellek elemanları ters tanım bağıntılarından göstermek mümkündür.için ise S0 da herhangi bir girişi uygulamak yeter. farklı kodlar için elde edilecek fonksiyonların (bir sonraki durum ve çıkış fonksiyonları) karmaşıklığının karşılaştırılması problemine dönüşür.6deki tablo. Durumları öyle kodlayalım ki bir sonraki durum fonksiyonları. en uygun durum kodlaması seçilebilir. Ayrıca seçilen bellek elemanın tipine göre.6 Örnek makinenin c ve f durumlarının ayırt etmek için uygulanması gereken giriş dizisinin bulunması Burada eşdeğer durum sınıfları yöntemi Moore makinesi üzerinde incelendi. Her zaman geçerli olan bir karmaşıklık tanımı verilemediğinden. verilebilecek farklı kod sayısının ne olduğunu. dolayısıyla bellek elemanları giriş fonksiyonları ve çıkış fonksiyonları gerçeklemesi. bunlar arasında hangilerinin gerçekleştirme açısından eşdeğer olduklarını inceleyeceğiz. Bu incelemenin sonucu görülecek ki 4 duruma kadar seçebileceğimiz farklı kodlar sayısı 3 dür. durum kodlamasıdır. Örneğin µ = 3 durumlu makine için r 2 = 2 ve kod sayısı 2 =4 (00.

Yani gerçeklemede aynı giriş fonksiyonu bulunacaktır. şimdiki ve bir sonraki durumlardaki değişiklikler ilk iki satırda görülmektedir. JK bellek elemanları için giriş fonksiyonları ve Y. ayrı bir durum kodu gibi görünür. giriş fonksiyonlarında görülecek değişiklikler aşağıdaki gibidir.7 Bellek elemanlarının ters tanım bağıntılarının tümleyen kodlar için karşılaştırılması Şimdi daha önce gerçekleştirdiğimiz dizi detektörü örneği üzerinde. D bellek elemanı için giriş fonksiyonun tümleyenin alınması gerektiğinden ilave bir tümleyen kapısı gelir ve Y.7 de.8). Bu iki kod için yapılan gerçekleştirmelerde. bir tümleyen kapısı ilave etmek gerekir. Bu kodlara karşı düşen gerçekleştirilmelerde her bir bellek elemanı için aşağıdaki farklılıklar saptanır. Yani gerçekleştirmede (J) ile (K) ve (R) ile (S) yer değiştirecektir. bir başka kodun değişkeninin tümleyeni biçiminde olsun. yalnızca bellek elemanları yer değiştirdiği görülecektir (y1↔y2. eşdeğer olan durum kodlamalarını görelim (Şekil 9. Y1↔Y2 ). Şekil 9. Bu sonuca nasıl varıldığını görmek için bellek elemanlarının ters tanım bağıntılarındaki simetriye bakalım. A kodu y→ Y 0→ 0 1→ 1 0→ 1 1→ 0 TümleyenA kodu y'→ Y' 1→ 1 0→ 0 1→ 0 0→ 1 A kodu JK 0K K0 1K K1 Tümleyen A kodu JK K0 0K K1 1K A kodu SR 0K K0 10 01 Tümleyen A kodu SR K0 0K 01 10 A kodu T 0 0 1 1 Tümleyen A kodu T 0 0 1 1 A kodu D 0 1 1 0 Tümleyen A kodu D 1 0 0 1 Şekil 9.y1y2 1 2 3 4 5 6 7 . (yi) lerdeki değişiklikler dışında. Y' çıkışları yer değiştirir. Y' çıkışları yer değiştirir (sonuçta ilave bir maliyet gelmez) ii. 19 20 21 22 23 24 a 00 00 00 00 00 00 01 11 11 11 11 11 11 b 01 01 10 10 11 11 00 00 00 01 01 10 10 c 10 11 01 11 01 10 10 01 10 00 10 00 01 Şekil 9. Bir koddaki değişkenlerden biri. ii T için bir değişiklik yoktur. Tabloda bir koda ilişkin sütunların yer değiştirmesiyle bulunan yeni durum kodu.6 Üç durumlu makinenin durum kodlamasına ilişkin olabilecek 24 alternatif durum kodu Görüldüğü gibi her bir durum kodlaması iki sütundan oluşuyor. Örneğin 1 kodunda sütunlar yer değiştirirse 3 kodu bulunur. i. Y' yer değiştirir (sonuçta ilave bir maliyet gelmez) iii. birinci sütun bir bellek elemanına diğeri de diğer bellek elemanına ilişkindir. T bellek elemanı için yalnızca Y. JK ve SR için giriş fonksiyonlarının aldıkları değerlerin yer değiştirmiştir. D için ise giriş fonksiyonunun aldığı değer diğerindekinin tümleyenidir. Yani gerçekleştirmede.. iii. O nedenle bu kod çiftinden biri atılabilir. (II) durum kodlaması (I) kodlamasındaki sütunların yer 125 . i. Bir A durum kodu ile tümleyen A kodu verildiğinde. Diğer satırlarda ise bu iki koda ilişkin giriş fonksiyonlarını alacağı değerler görülmektedir.. SR. oysa gerçekleştirme bakımından bunlar eşdeğerdir.

0 10 01 01 D B. (II) ve (III) durum kodları için JK bellek ve D bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları.0 C. gerçekleştirilecek fonksiyonlara etkisi Yukarıda açıkladığımız gibi birbirine eşdeğer durum kodları elendiğinde.0 A. D bellek elemanı girişinin ise tümleyenin alınmasına denk olmaktadır. Dizi detektörünün durum tablosu ve üç durum kodu Şekil 9.0 A.9 da verildiği gibidir. Yani kod sütunlarının yer değiştirmesi belek elemanlarının adlarının değişmesidir. (III) kodlaması da (I) kodlamasındaki sütunların tümleyeninden elde edilmiştir.10 Üç ve dört durumlu bir makine için verilebilecek farklı durum kodlamaları 126 .değişiminden.1 Şekil 9.(Şekil 9.10) Üç durum için kod Durumla r A B C D I 00 01 10 II 00 01 11 III 00 11 01 Dört durum için kod I II III 00 01 10 11 00 01 11 10 00 11 01 10 Şekil 9. Devrede ise bellek elemanlarının indisleri değiştirilir. Bir başka deyişle bellek elemanları giriş fonksiyonlarında ve çıkış fonksiyonlarında 1 ⇔ 2 indis dönüşümü yapılır.8 de verilmiştir. Ji ⇔ Ki Di ⇔ D'i Şekil 9. (I) durum kodu için (II) durum kodu için (III) durum kodu için J1=x y2 J1=x' + y2 J1=x' y2+x y'2 K1=x'' y'2+x y2 K1=y2 K1=x y'2 J2=x' + y1 J2=x y1 J2=y'1 K2=y1 K2=x' y'1+x y1 K2=x' + y'1 D1=x' y1y2+x y'1y2+x D1=x' y'2+y'1y2+y1y'2 D1=x y'1y'2+x' y1+x' y1y'2 y2+y1y2 D2=x' y'1+y'1y2+y1y'2 D2=x' y1y2+x y'1y2+x y1y'2 D2=x y'1y'2+y1y2 Z=x y1y'2 Z=x y'1y2 Z=x y'1y2 Dönüşüm: 1 ⇔ 2 Dönüşüm: yi ⇔ y'i. gerçekleştirilecek devre üzerinde etkin olan. Durum Durum Durum Şimdik x=0 x=1 odu (I) odu (II) odu (III) durum 00 00 11 A B. birbirinde farklı durum kodlaması sayısı 3 tür.0 01 10 10 B B. aşağıda Şekil 9.0 11 11 00 C D. görülür ki 3 veya 4 durumlu makineler için.9 Eşdeğer kodların.8 Dizi detektörünün kodlanmasındaki eşdeğer kodlara örnek (I).0 C. Kod sütunlarının tümleyenlerinin alınması JK bellek elemanlarının girişlerinin yer değiştirmesine.

Ayrıca bu dersin kapsamı içine alınmayan ve Boole fonksiyonunun karmaşıklık tanımına bağlı olarak geliştirilmiş genel yöntemler vardır.Dört duruma kadar verilebilecek eşdeğer durum kodu üç tane olduğundan.2 Durum kodlaması Yöntemin hedefi kodlama ile bir sonraki durum fonksiyonlarında. durum kodlaması sayısı hızla artmaktadır. Belli bir giriş altında öyle 4 durum varsa ki bir sonraki durumları aynı. 2. 2. yalnızca bir değişkende fark ediyorsa. birer 1. Dört durumdan daha fazla durumlu ardışıl devrelerde. aşağıdaki kurallara göre adım adım yapabiliriz. 000 a komşudur ama 010 e komşu değildir. . Örneğin 001. pratik değildir. Örneğin Şekil 9. İki duruma verilen kod. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır. Benzer biçimde 2 lık alt küpler oluşturma kuralları saptanabilir. Bu amaçla durum sayısı 7-8 civarında olan ardışıl devrelere için bir yöntem. her bir kodlama için elde edilecek devreler karşılaştırılarak. Belli bir giriş altında. . bir sonraki durum fonksiyonlarının hepsinde. onu temsil eden bir sonraki durum fonksiyonlarının hepsinde. bundan sonraki bölümde incelenecektir. dolayısıyla bellek elemanları giriş fonksiyonlarında. aynı bir sonraki duruma giden durum çiftlerine komşu kodlar verelim. 127 . 16 4 5. Bu demektir ki bir sonraki duruma hangi kod verilirse verilsin. mertebeden birer alt küp oluşacaktır.5 1010 Şekil 9. Şekil 9. 1. O nedenle her bir kodlama için devreleri gerçekleyip karşılaştırma yapmak. ACEG durumlarına komşu kodlar verirsek bir sonraki durum fonksiyonlarının k hepsinde. komşu doğru (yanlış) minterimleri maksimize etmektir. bu iki koda komşu kod denir. mertebeden 1 ve/veya 0 alt küpleri elde edilir. Kodlama işlemini. Durum kodlamasını öyle yapalım ki bellek elemanlarının giriş fonksiyonlarına ilişkin 1(0) ler karnaugh diyagramında mümkün olduğunca komşu karelere gelsin. Benzer biçimde komşu girişler de tanımlanabilir.2.11 Durum sayısına bağlı olarak seçilebilecek.11 deki tabloda görüldüğü gibi.2 deki durum tablosunda ACEG durumlarının hepsi x = 0 girişi altında B durumuna gitmektedir. farklı durum kodlaması sayısını gösteren tablo 9. en uygunu seçilebilir. Durum durum eşdeğer sayısı eğişkeni lmayan sayısı kodlar 2 1 1 3 2 3 4 2 3 5 3 140 6 3 420 7 3 840 8 3 840 9 4 10810800 . o zaman bu 4 durumdan her biri en az diğer ikisi ile komşu kodlandırılarak.

3.D. B.G) [veya (AC).B.E. bir sonraki durum fonksiyonu yerine. (ACEG) ve (ABDF) kümelerinin diğer kümelerle ortaklığı aynı olduğundan rasgele bir tanesi (ACEG) yi seçelim. 2. komşu girişler için de aynı çıkışı veriyorsa.F). E. (CF) çifti ise 2. kuralı sağladığından Y1.12 teki Karnaugh diyagramındaki gibi komşu kodlanırsa Y1.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. yöntem belli koşulları sağlayan durumlara komşu kodlar verilmesine dayanmaktadır. mertebeden küp görülür. x = 0 ve x = 1 komşu girişleri için (B. Şimdi yöntemi Şekil 9.Y2. Kuralların getirdikleri yararlar küçükten büyük numaralıya doğru azalmaktadır.11. adımdaki işlemin. x = 0 için (D. kendi aralarında ikişer ikişer komşu olacak biçimde kodlanabilirler. Bu demektir ki söz konusu durum çiftini temsil eden bir sonraki durum fonksiyonlarının. C. (AD) çifti 1.01. Komşu kod verilmesi gereken durumlar sayısı 4 veya 8 elemanlı kümeler oluşturuyorsa bunların iki ve üçüncü mertebeden küpler oluşturacak şekilde kodlanması indirgeme işlemine daha fazla katkıda bulunur Bizim örneğimizde bu özellikte iki küme vardır: (A.12 te verilen örnek durum tablosu üzerinde inceleyelim Komşu kodlar verilmesi gereken durum kümeleri her bir adım için aşağıdaki gibidir: 1. mertebeden alt küp görülür. x=1 girişi için (ABCDEF) grubundaki durumlar ikişer ikişer komşu kodlandırılabilir.F). Belli bir giriş altında aynı çıkışı veren durumlara birbirinin komşusu kodlar verilmelidir.(AD).Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1.(AE). D.2.F).E.Y3 bir sonraki durum fonksiyonlarının her birinde birer tane 1. Yukarıdaki adımlardan anlaşıldığı gibi.Y2. (A.mertebeden alt küp görülür. (B. tercih edilmelidir. en iyi Karnaugh diyagramı üzerinde yapabiliriz. Şekil 9. Bu halde iki tane bir sonraki durum fonksiyonu dışındaki bütün bir sonraki durum fonksiyonlarında.G) ikişer defa komşu kodlanması istenen durum çiftleridir.C. Artık (ABDF) kümesindeki durumların 2.D).E). 2. Y1. mertebeden birer 1 ve/veya 0 alt küpü kesinlikle oluşur.C.G) durumları komşu kodlandırılabilir.Y3 bir sonraki durum fonksiyonlarının her birinde birer 2. x = 0 girişi için (A.10). çıkış fonksiyonu için uygulanmasıdır. kurala ilişkin kümeden dolayı.(DF)]. O nedenle durum kodlamasına 1. F). Ayrıca tekrarlanan kümeler tercih edilmelidir bizim örneğimiz de (EG). (C. (B. 1.(BF).Y2.B. Söz konusu komşu kodlu durum çifti . Bir durumun komşu girişler için gittiği bir sonraki durum çiftine. bir durumun gittiği dört durum.(AG). Mertebeden bir alt küp olarak komşu kodlanması mümkün değildir. (DF) nin Karnaugh diyagramındaki yerleşiminden (AD) ve(CF) komşulukları da sağlanmış olur.12 verilen kodlamanın seçimini adım adım inceleyelim.(AF).(BD). kurala ilişkin kümelerden başlamakta yarar vardır. (D. hepsinde 1. Bu küp Z çıkış fonksiyonunda da . kuralda iki defa görülen (DF) çiftine. 3. (E. (A. komşu kodlar Şekil 9.F) . Komşu kodların verilmesini.(EG)]. Bu adım 1. 128 .(CE). mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır. G). mertebeden alt küp görülür. görünecektir.G) durum çiftleri komşu kodlandırılabilir. ikişer ikişer komşu dört giriş için ( örneğin 00. kuralı 2 defa sağladığından Y2. 2*(B.(CG). 2*(C. 3. komşu kodlar verilir.D.12 teki gibi verilsin.F) [veya (AB). (C. birisi dışında. x = 1 için (A.G) grubundaki durumlar . Bu küme Şekil 9.C).

0 C. 0 C. 0 G. 0 G.D B. 0 E.G 110 100 001 010 y1y2 y3y4 00 00 1 01 11 10 1 1 1 ACEG 01 1 1 11 0 0 10 0 0 0 y3y4 y1y2 FC 00 1 1 1 1 01 0 0 11 0 0 10 0 1 1 y1y2 y3y4 00 00 01 11 10 0 0 0 0 ACEG 01 1 1 11 1 1 10 1 1 0 00 01 11 10 1 DF 0 BD 0 EG AD 0 0 DF BD 1 AD EG 0 1 DF BD 0 AD EG ACEG Y1 Y2 Y3 Şekil 9.C G. mertebeden alt küp görülür.C A. 0 C. 1 B.Geriye B nin kodlanması kalmaktadır.2 te verildiği gibi kodlansın.C 001 C.Y3 bir sonraki durum fonksiyonlarının her birinde 1.E 011 E.B D.B B. 0 B. mertebeden birer alt küp görülür.F 101 F.12 Durum kodlaması örneği 129 .B 110 E. (BG) komşuluğu 2. 0 B. 0 F. 0 x=1 C. Şekil 9.B 110 F.Y2. 0 F. kuralı iki defa sağladığından Y2.F D.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. kuralı sağladığından Y1.C 110 101 001 001 C. y1 x=0 A B C D E F G B.G 010 G. 0 D.2 te bütün sonuçlar gösterilmiştir. B Şekil 9. Diğer taraftan (BD) çifti 1. 1 y2y3 00 01 11 10 0 A C E G 1 D F B A B C D E F G y1 y2 y3 = 0 0 0 = 1 10 = 0 0 1 = 1 0 0 = 0 1 1 = 1 0 1 = 0 1 0 xy1 y2y3 00 00 01 11 10 01 11 10 A.

seri toplayıcıda ise ancak dört saat darbesiyle yüklemek mümkündür. dört bitlik bir paralel yüklemeli 130 . Şekil 10. Örneğin dört bitlik bir bilgiyi.RAM (Random Access Memory) ler. RS bellek elemanlı. Oysa bazen belli bellek elemanlarının belli zamanlarda çalıştırılması gereksinimi doğar. BELLEKLER MSI (Medium Scale Intgrated) devreler birinci bölümde gördüğümüz kombinezonsal oldukları gibi ardışıl da olabilirler. Rastgele erişimli bellekler .2 de load girişli. SAYICILAR.1.1 Paralel yüklemeli yazmaçlar Paralel yükleme.BÖLÜM 10 YAZMAÇLAR.1 Yazmaçlar En basit bir yazmaç devresi Şekil 10. Bu nedenle ayrı bir kontrol girişi (load) kullanılır. Sayıcıları. 10.1 Dört bitlik basit bir yazmaç devresi 10. Ardışıl MSI devrelerde yalnız bellek elemanları olabildiği gibi bellek ve kapı elemanları da olabilir.1 de görüldüğü gibi yalnızca dört D tipi bellek elemanlarından oluşur. Buna rağmen sayıcılar ayrı bir grup olarak incelenecektir. kapı elemanlarıyla durum geçişleri sağlanan bir yazmaç gibi düşünmek mümkündür. her biri birer bitlik bilgi tutan bellek elemanları ile bilginin işlenmesini denetleyen kapı elemanlarından oluşur. Sayısal sistemlerde sistemin bir ana saati (master clock) vardır ve bütün bellek elemanlarının saat girişine bağlıdır. Saat girişi geldiğinde girişteki dört bitlik bir bilgi belleğe yazılmış olur ve bir sonraki saat darbesi gelene kadar bu bilgi saklanır. Yazmaçlar. bir saat darbesiyle giriş bilgisinin çıkışa aktarılmasıdır. Burada sözünü edeceğimiz bellek elemanları bilgisayar tasarımında ve ardışıl devre tasarımında yaygın bir biçimde kullanılırlar. Ardışıl MSI devreler üç ana grupta toplanabilirler: Yazmaçlar (Registers) sayıcılar (Counters) ve rastgele erişimli bellek. Sayıcılar ard arda gelen saat darbeleriyle daha önce belirlenmiş durumlara sırasıyla geçen ardışıl devrelerdir. hem bellekteki bilginin okunmasını (read) hem de belleğe bir bilginin yazılmasını (write) sağlarlar. Bunlara okuyan ve yazan bellek elemanları da (read-write memory) denir. paralel yüklemeli bir yazmaçta bir saat darbesiyle. RAM ler (Random Access Memory) Bu elamanları ayrı ayrı inceleyeceğiz. Yazmaçlarda kullanılan bellek elemanları genellikle kenar tetiklemelidirler. y1 D y y D y2 y y D y3 y y D y4 y y CLK I1 I2 I3 I1 Şekil 10.

çıkış yelpazesi (fanout)ni arttırmak içindir. Load girişi saat darbe girişi ile VE lendirilip bellek elemanlarının saat girişlerine bağlanabilirdi. hem gerekli çıkış yelpazesini (fanout) arttırır hem de saat darbesinin düşen kenarında tetiklemeyi sağlar.2 Paralel yüklemeli RS bellek elemanlı yazmaçnın lojik devresi Clear girişi. Sayısal sistemlerde saat girişlerinin doğrudan bellek girişlerine bağlanması uygundur. Bu işlem bütün VE kapılarının çıkışlarını dolayısıyla SR bellek elemanlarının girişlerini 00 yapar. Load girişindeki. Clear 1 ve load 0 iken çıkış durumunu korumaktadır. Clear ve Load 1 iken saat 131 . diğer bütün girişlerden bağımsız olarak. Load I1 S R Q Q y1 I2 S R Q Q y2 I3 S R Q Q y3 I4 S R Q Q y4 Saat Clear Şekil 10. SR bellek elemanı tanımı uyarınca da saat darbesi gelse bile çıkışlar değişmez. Saat girişi bir tümleyen elemanı üzerinden bellek elemanlarına bağlanmıştır. bir buffer kapısından bellek elemanlarının girişine bağlıdır Giriş 0 olduğunda (bellek elemanlarının girişinde ki küçük yuvarlak bunu göstermek içindir) yazmaçta 0000 bilgisi oluşur. tümleyen almayan girişi çıkışı ile aynı olan (noninverting buffer) kapı. 3 te doğruluk tablosu verilen paralel yüklemeli yazmacın çalışmasının inceleyelim. Şimdi Şekil 10.3 Paralel yüklemeli yazmaçnın doğruluk tablosu Clear girişi. I2 I3 I4 Y1 Y2 Y3 Y4 clear Load Saat I1 0 x x x x X x 0 0 0 0 1 0 x x x X x y1 y2 y3 y4 I1 I2 I3 I4 I1 I2 I3 I4 1 1 ↓ Şekil 10. çıkışı sıfırlamaktadır. çünkü aksi halde alt sistemlerin birbiriyle senkron çalışamama sorunu çıkabilir. load girişi gibi.yazmacın lojik devresi verilmiştir. Yani bu kapı 8 VE kapısının girişine yeterli akımı sağlar. Tümleyen elemanı.

darbesinin düşen kenarında ise paralel yükleme işlemi olur.y0r Y11. Paralel yüklemeli yazmaçlarla ardışıl devre tasarımı:Paralel yüklemeli yazmaçların iyi bir uygulaması ardışıl devre sentezidir.y1r 2 Kombinezonsal devre çıkış değişkenleri giriş değişkenleri Şekil 10. Daha önce gördüğümüz gibi ardışıl devreler bellek ve kombinezonsal olmak üzere iki parçadan oluşuyordu. Kombinezonsal kısım.. bağımlı bir sonraki durum değişkenlerine karşı gelmektedir ve bir geri besleme ile yazmacın girişlerine bağlanmıştır. Bir MSI yazmaç devresinde 4 bellek elemanının düşünürsek. diğer bellek elemanlarıyla da paralel yüklemeli yazmaç gerçekleştirmek mümkündür. 132 .4 te görüldüğü gibi de yapılabilir. Bellek parçası yerine yazmaçlar kullanarak ta sentez Şekil 10.. Çeşitli firmaların kataloglarında paralel yüklemeli yazmaçların hem lojik devreleri hem de doğruluk tabloları verilmiştir. Diğer çıkışlar ardışıl devrenin çıkışlarıdır. Yazmacın çıkışları. böyle bir yazmaç ile 16 durumlu bir ardışıl devre gerçeklenebilir. Diğer girişler ise ardışıl devrenin bağımsız girişleridir.. saat darbesi sonrası için bir sonraki durum değişkenlerine karşı gelir ve kombinezonsal devre girişine bağlanmıştır. Bütün bellek elemanlarının girişleri Si =Ii ve Ri =I' i bu durumda SR bellek elemanı tanımı gereğince çıkışları Si = Ii dir..5 te verilmiştir.. Yukarıda incelediğimiz paralel yüklemeli yazmaç SR bellek elemanlarıyla gerçekleştirilmiştir. saat darbesi öncesi için şimdiki durum değişkenlerine. bir sonraki durum değişkenleri Paralel yüklemeli yazmaç şimdiki (bir sonraki) durum değişkenleri 1 y01. kapı elemanlarından oluşturulabileceği gibi ROM larla da gerçekleştirilebilir.Y1r y11.. Kombinezonsal devrenin bir kısım çıkışları.4 Paralel yüklemeli yazmaçlı ardışıl devrenin genel yapısı Beşinci bölümdeki dizi detektörünün yazmaç ile gerçekleştirilmesi Şekil 10.

load girişi.2 Ötelemeli yazmaçlar içerisindeki bilgiyi her saat darbesi geldiğinde. Kelimeler 4. Her seferinde bir kelimelik bilginin ötelenmesi isteniyorsa load girişinin 1 olma uzunluğu. 8. En basit bir ötelemeli yazmaç.1. dört saat darbesini kapsayacak kadar olmalıdır (Şekil 10. 32 bit uzunluklarında olabilirler. Bu devrede her bir saat darbesi geldiğinde bilgi soldan sağa doğru ötelenir. kullanılabilir. bir bit öteye kaydıran ve seri girişinden de bir bitlik bilgiyi içine alabilen yazmaçlara ötelemeli yazmaçlar denir. seri giriş D1 seri çıkış y y D1 y y D1 y y D1 y y saat load c saat kelime zamanı load c 133 . 16. çıkışları girişlerine kaskad bağlı D tipi bellek elemanlarından oluşur (Şekil 10. Yazmacın saat darbelerini kontrol eden ikinci bir giriş. Load girişi yazmacın bit kapasitesi kadar bir zaman aralığında çalışmasını sağlar.y1 y2 YAZMAÇ Y1 Z CLK X Y2 Şekil 10.6). Seri bilgi kelime (word) denilen ard arda bit gruplarından oluşur.5 Dizi detektörünün paralel yüklemeli yazmaç ile gerçekleştirilmesi 10. Örneğin dört bitlik bir kelime uzunluğu olan yazmacın kapasitesi dört bit yani bir kelimedir. Bunun için saat darbeleri ile load girişi VE elemanı üzerinden saat girişine bağlanır. kelime zamanı (word time) .6).

başlangıç 1. Çift yönlü seri ve paralel yüklemeli ötelemeli kaydediciler Bundan önce söz ettiğimiz yazmaçlarda bütün kontrol girişleri birlikte yoktu.7 Kaydırmalı ve paralel yüklemeli yazmaç lojik devresi Yazmacın s0. 134 .saat darbesi serigiriş 0 1 0 1 0 D1 1 0 1 0 1 D2 0 1 0 1 0 D3 1 0 1 0 1 D4 0 1 0 1 0 Şekil 10.saat darbesi 4. Uzağa bilginin gönderilmesinde ise bilgi.6 Ötelemeli kaydedici Bir kelime zamanında saat darbeleri ve giriş çıkışlarda gözlenen işaretler Şekil 10. Yazmaçlar sağa sola kaydırma ve paralel yükleme kontrol girişleriyle çok amaçlı olarak kullanılabilirler. paralel işlemede her bir saat darbesiyle bir kelimelik bilgi işlenir. Örneğin verinin seriden paralele veya paralelden seriye dönüştürülmesi mümkündür. Şimdi inceleyeceğimiz de ise sağa. Genellikle bilgisayarlarda paralel işleme söz konusudur. s1 girişleriyle kontrol edilen dört çalışma modu vardır: s0s1 = 00 ise çıkışta hiçbir değişiklik olmaz. s0s1 = 01 ise çıkış sağa ötelenir ve sağa öteleme girişindeki bit A4 te görülürken A1 deki bit kaybolur.6 da verilmiştir.saat darbesi 3.saat darbesi 2. paralel çıkışlar A1 A2 A3 A4 y y y D D D clr clk s1 s0 4X1 mux 3210 4X1 mux 33 2 1 0 210 4X1 mux 3210 4X1 mux 3210 3210 D y sağa kayma seri giriş I1 I2 I3 I4 sola kayma seri giriş paralel girişler Şekil 10. Paralel veya ikisinin de olduğu biçimlerde işlenebilir. genellikle seri gönderilir. sola öteleme ve paralel yükleme kontrol girişleri olacak. Şekil 10. Seri işlemede her bir saat darbesiyle bir bit işlenirken.7 de dört farklı çalışma modu olan 74194 tipi bir yazmacın lojik devresi verilmiştir. transmisyon ortamının maliyetini azaltmak için. Bilgisayarlarda bilgi seri.

üzerindeki toplanacak sayı silinmiş olur. Bu durumda çıkışın yazıldığı A yazmacının. A ve B Yazmaçlarına toplanacak sayılar paralel girilebilir. Bir uygulama olarak yazmaçları. A ve B sayılarının ikinci ağırlıklı bitleri ise seri toplayıcının girişlerine de gelir. Bu halde A + B nin üçüncü sayı ile toplamı. SR belek elemanının başlangıç durumu 0 olsun A ve B sayılarının en az ağırlıklı bitlerinin toplamı z çıkışında ve dolayısıyla A yazmacının seri girişinde görülecektir. saat darbesi geldiğinde. 135 . seri giriş sağa kaydırma modu Yazmaç A saat A paralel girişler seri giriş Z B Yazmaç B paralel girişler y y S R Şekil 10. Nihayet MUX'ların 3 girişlerine paralel girişler bağlanmıştır. en az ağırlıklı bitlerin toplamı A yazmaçının en sol bitine girer. Böylece z çıkışı. Bu arada B yazmacına üçüncü bir sayı girilmiş olsun. Çıkıştaki toplam sayıyı da kullandığımız A yazmaçsına seri olarak kaydedelim.7) seri toplayıcının giriş ve çıkış verisini toplamada kullanalım. MUX'ların 0 girişleri bağlı oldukları bellek elemanlarının girişlerine bağlıdır.8 de verilmiştir. MUX'ların 2 girişlerine ise bir sağdaki bellek elemanlarının çıkışları. sağa ötelemeyi sağlamak üzere bağlanmıştır. En az ağırlıklı bitlerden gelen elde ise SR bellek elemanının çıkışı y de olacaktır. Bu dört çalışma modunu 4X1 lik MUX ların kontrol girişleriyle sağlamak mümkündür. ikinci bitler ile birinci bitlerin eldesinin toplamı olur ve A yazmacının seri girişine gelir. yani 00 modunda çıkışlar değişmez. Böyle bir yazmaçta seri girişlere gelecek 4 bitlik kelimeler dört saat darbesiyle çıkışta paralel olarak görülürler veya çıkıştaki 4 bitlik paralel veri üç saat darbesiyle A1 veya A4 ten seri olarak alınabilir. sola ötelemeyi sağlamak için bağlanmıştır. Bu işlem dört saat darbesi boyunca devam ettiğinde A ve B sayılarının toplamı A yazmacında görülür. öyle ki saat darbesi geldiğin de bu paralel girişler çıkışta görülürler. Yazmaçlar öteleme modunda iken. yeni bir dört saat darbelik sürede. daha önce gördüğümüz (Şekil 7.8 Kaydedicili seri toplayıcı Paralel yükleme modunda toplayacağımız dört bitlik A ve B sayılarının A ve B yazmaçlarına yüklediğimizi varsayalım. Lojik devre Şekil 10. s0s1 = 11 ise paralel girişler çıkışta görülür. A yazmacında elde edilebilir.s0s1 = 10 ise çıkış sola ötelenir ve sola öteleme girişindeki bit A1 de görülürken A4 teki bit kaybolur. Toplanacak sayılar dört kelime uzunluklu olsun ve birer yazmaçta tutulsunlar. MUX'ların 1 girişlerine bir soldaki bellek elemanlarının çıkışları.

Bu yapı üçüncü ve dördüncü bellek elemanlarında tekrarlanır. Birinci bellek elemanının saat girişine gelen darbenin düşen kenarında J = K = 1 olduğundan A1 çıkışı 0→ 1 e geçer.2. zaten iki tabanında saymada böyle olmaktadır.9 Asenkron ikili bir sayıcı devresi Başlangıç durumunda A1 A2 A3 A4 çıkışlarının hepsi 0 olsun. K=1. Senkron sayıcılarda ise sayıcıdaki bütün bellek elemanlarının saat girişleri aynı bir saat kaynağından doğrudan beslenir. Saat girişlerindeki yuvarlak çember. Bundan dolayı A2 A3 A4 çıkışları değişmez. Asenkron sayıcılarda bellek elemanlarının durum değişimi diğer bellek elemanlarının durum değişimiyle ancak mümkün olur. Bu işleme devam edildiğinde görülür ki bir bellek elemanın 0→ 1 geçişi. 16 durumlu olup 0 dan 15 e kadar sayar sonra tekrar 0 a gelir. Birinci bellek elemanının çıkışı ikinci bellek elemanının saat girişine girer. Üçüncü saat darbesinin düşen kenarında A1 çıkışı 0→ 1 e geçer. ikili kodlu onlu BCD sayıcılarda ise sayıcı iki tabanında 0 dan 9 a kadar iki tabanında her bir saat darbesi geldiğinde sayma yapar. T bellek elemanı kullanılıyorsa T=1) de tutulur. ikinci üçüncü ve dördüncü belek elemanları etkilenmez. ardarda saat darbeleriyle yapılır. Sayma biçimi olarak sayıcılar ikili (binary) ve onlu (binary coded decimal BCD) olarak iki türlüdür. A1A2A3A4 = 136 . Bu geçiş ikinci bellek elemanına etki etmez. Dördüncü sayma saat darbesinin düşen kenarında iki ve üçüncü bellek elemanları etkilenir çünkü A1 çıkışı J = K = 1 olduğundan1 → 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 1→ 0 e geçer.1 İkili Asenkron Sayıcılar (Binary ripple counter) Genellikle Bir MSI sayıcı içinde dört bellek elemanı bulunur. Üçüncü bellek elemanı etkilenmemiştir. çünkü 1 → 0 geçişi gereklidir. saat işaretinin düşen kenarında tetiklemenin olduğunu gösterir. ikinci saat darbesinin düşen kenarında ise A1 çıkışı J = K = 1 olduğundan1→ 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 0→ 1 e geçer. Örneğin 16 sayıcısı. A1A2A3A4= 0010 olup on tabanındaki 2 dir. 10. Üçüncü bellek elemanı etkilenir ve A3 çıkışı 0→ 1 e geçer. ikili asenkron sayıcılarda ise T ve JK tipi bellek elemanları vardır. A1A2A3A4= 0011 olup on tabanındaki 3 dür. Bilindiği gibi bu girişler altında JK ve T bellek elemanları bulundukları durumların zıtlarına dönüşürler (toggle). Asenkron sayıcılarda birinci bellek elemanı hariç diğer bellek elemanlarının saat girişleri diğer bellek elemanlarının çıkışlarından beslenir. Bütün bellek elemanlarının girişleri 1 (Eğer JK kullanılıyorsa J=1. Senkron sayıcılarda bütün bellek elemanlarının durum değişimi aynı anda olur. A1A2A3A4= 0100 olup on tabanındaki 4 dür. 9 dan sonra 0 a dönüşür.2 Sayıcılar (Counters) MSI sayıcılar iki ana grupta toplanabilir: asenkron sayıcılar (ripple counters) ve senkron sayıcılar.9 da verilmiştir. ancak kendinden önceki bellek elemanlarının tümünün 1 olması halinde mümkündür. ikili asenkron bir MSI sayıcının lojik devresi Şekil 10.10. ikili sayıcılarda sayma iki tabanındadır ve durum sayısı kadar sayma işlemi. A4 y y J K A3 1 1 y y J K A2 1 1 y y J K A1 1 1 y y J K 1 sayma darbeleri 1 Şekil 10. Sayma işlemi yaptıran darbeler en az ağırlıklı biti temsil eden bellek elemanının girişine bağlanmıştır. Bu iki türü hem asenkron hem de senkron sayıcılarda göreceğiz.

Asenkron sayıcılar sezgisel olarak sentezi yapıldığından.10 da verilmiştir. A4 y y J4 K4 A3 y 1 y J3 K3 A2 1 1 y y J2 K2 A1 y 1 y J1 K1 1 sayma darbeleri 1 Şekil 10. Yukarıda anlattığımız sayıcının geriye sayması isteniyorsa i.2. saymanın daha büyük sayılara devam ettirilmesini sağlar.11 ve Şekil 10.10 da durum diyagramı verilen ikili kodlamalı onlu asenkron sayıcının lojik devresi ve zaman diyagramı sırasıyla Şekil 10. Bellek elemanlarının tümleyen çıkışlarını sayıcı çıkışı almak. 0000 1001 0001 1000 0010 0111 0011 0110 0100 0101 Şekil 10.1111 yani 15 olduktan sonra 16.ve 4.12 de verilmiştir. ikili kodlanmış asenkron sayıcının önce lojik devresini vereceğiz sonra istenen işi yapıp yapmadığını analiz edeceğiz. Bu üç yolu. bellek elemanlarının saat girişlerini bir önceki bellek elemanlarının Q' çıkışlarından beslemek.11 ikili kodlanmış decimal asenkron sayıcının lojik devresi 137 . Senkron sayıcılarda ise daha önce adım adım verdiğimiz ardışıl devre sentezi yöntemi kullanılabilir. 1→ 0 e geçerken bir sonraki MSI sayıcının birinci bellek elemanını tetikleyerek.Yükselen kenarda tetiklenen bellek elemanları kullanmak. Çıkışları Q lardan almak fakat 2. iii. deneyebilirsiniz. A4 çıkışı. sayma darbesinin düşen kenarında A1A2A3A4= 0000 olur.3. yeterli olur. ilgili lojik devreleri analiz ederek. 10. J = K = 1 olduğundan. ii.10 ikili kodlamalı decimal asenkron sayıcı Şekil 10. ikili kodlanmış asenkron sayıcının durum diyagramı Şekil 10.2 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) Asenkron sayıcıların sentezi için adım adım takip edilebilecek genelleştirilmiş bir yöntem yoktur.

2. A4 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir. ilk iki sayıcı 99 gösterirken 100 cü darbe geldiğinde de üçüncü sayıcının en az ağırlıklı biti 1 olur ve böyle devam ederek 999 a kadar sayma mümkün olur. ve 4. Saat darbesinin düşen kenarına göre A1 deki değişimin gecikmesi ∆t1 dir.12 de görüldüğü gibi 9 dan sonra 0 olarak sayma yapılmaktadır. 3. 138 . Yukarıda anlatılan sayıcılar yan yana kaskad bağlanarak daha yüksek dijitlere kadar sayma işlemi yapılabilir. Buna göre Şekil 10. Saat darbesinin düşen kenarına göre J2 deki değişimin gecikmesi ∆t1+ ∆t4 dir. En az ağırlıklı sayıcıya 10 darbe geldiğinde bir sonraki dijitin en az ağırlıklı biti 1 olur. A2 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir. Saat darbesinin düşen kenarına göre J4 teki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆tm dır. Saat darbesinin düşen kenarına göre A2 ün tetiklenme anı ∆t1.12 ikili kodlanmış decimal asenkron sayıcının zaman diyagramı Saat darbelerinin düşen kenarları ile 1.. VE kapısının giriş çıkış gecikmesi ise ∆tm olsun.13 te Üç tane kaskad bağlı sayıcı ile 000 dan 999 e kadar saymak mümkün olur . ∆t2. A3 deki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆t3 dir.. Saat darbesinin düşen kenarına göre A4 ün tetiklenme anı ∆t1. ∆t4 olsun. ∆t3.saat A1 J2 ∆t1 1 2 3 4 5 6 7 8 9 10 11 0 1 0 1 0 1 0 1 0 1 ∆t1 0 1 1 0 0 ∆t1+∆t2 ∆t1+∆t4 1 1 0 0 1 1 0 0 0 0 A2 0 A3 0 0 0 ∆t1+∆t2+∆t3 1 1 1 1 0 0 0 0 J4 0 A4 0 A'4 1 2 3 0 0 0 ∆t1+∆t2+∆tm 0 4 0 5 0 6 0 7 1 8 1 9 0 0 0 ∆t1+∆t2 Şekil 10. Şekil 10. Saat darbesinin düşen kenarına göre A3 ün tetiklenme anı ∆t1+ ∆t2. bellek elemanlarının çıkışları arasındaki gecikme sırasıyla ∆t1.

öyle ki VE kapıları çıkışları J ve K girişlerine bağlansın. A2. Sayma enable 1 iken bir bellek elemanın durum değiştirmesi.14 te görüldüğü gibi hücresel yapıda sentez kolayca yapılabilir. Bu nedenle sentezi klasik ardışıl devre sentezi gibi yapılabilir. Geriye sayıcıda bir bellek elemanının durum değiştirmesi. bütün bellek elemanlarının saat girişlerine aynı anda gelirler. A4 y y y y y T y A3 A2 A1 T y T y T clk bir sonraki sayıcı sayma enable Şekil 10.3 İkili senkron sayıcılar Senkron sayıcılarda saat darbeleri. dijit BCD sayıcı 2. ancak kendinden önceki bellek elemanların 1 durumunda olması VE kapılarıyla sağlandığında. Geriye saymada bellek elemanlarını girişlerindeki VE kapıları.2. konum değiştirmesi esasına dayanmaktadır. Aynı devre VEYA kapı çıkışlarını. Bellek elemanı olarak her ne kadar T seçilmişse de JK bellek elemanlarıyla da aynı devre gerçekleştirilebilir. Sayma enable 0 iken T=0 olacağından sayma işlemi saat darbeleri gelse bile yapılmaz.13 Kaskad bağlı üç dijit li bir sayıcı 10. ileri ve geri sayma girişleri 139 .15 te verilmiştir. T bellek elemanlarının girişlerine bağlayarak ta gerçekleştirilebilir. dijit BCD sayıcı 1. Saat girişi yükselen veya düşen kenarın her hangi birinde tetiklenebilir. kendinden önceki bütün bellek elemanlarının 0 olması esasına dayanmaktadır. JK bellek elemanları yerine. bir önceki bellek elemanlarının Q çıkışları yerine Q' çıkışlarıyla beslenir. mümkündür.14 ikili senkron sayıcının lojik devresi ileri sayıcı gibi geriye sayan sayıcıların yapısı birbirine benzerdir. Hem ileri hem de geri sayma işlemini yapan bir senkron sayıcı lojik devresi Şekil 10. dijit sayma darbeleri Şekil 10. Bilindiği gibi JK bellek elemanın 00 ve 11 girişleri için davranışı T bellek elemanının 0 ve 1 girişleri için olan davranışıyla aynıdır. A1 bellek elemanlarının durum değiştirmesi gerekir ki buda 0011 sonucunu verir. Örneğin 0100 durumunda olan sayıcının geriye sayması halinde A3. kendinden önceki bellek elemanlarının hepsi 1 iken. Bu özelliği kullanarak Şekil 10.A4 A3 A2 A1 A4 A3 A2 A1 A4 A3 A2 A1 BCD sayıcı 3. ikili sayıcılarda sayma her hangi bir bellek elemanının. Aksi halde bu bellek elemanının girişi T=0 olacağından durumunu değiştirmez. Yani geriye sayma yapılmaktadır. asenkron sayıcılarda olduğu gibi düşen kenarda tetiklenme zorunluluğu yoktur.

4 Paralel yüklemeli ikili senkron sayıcılar ikili kodlanmış desimal senkron sayıcıların lojik devreleri.2. A4 A3 A2 A1 y y y J y y y K y K K J J K J y CLK Geri sayma Bir sonraki sayıcı Şekil 10. İleri ve geri sayma girişleri sırasıyla 1. daha önce gördüğümüz ardışıl devre sentezi yöntemiyle kolayca yapılabilir.birlikte 0 ise sayıcı durumunu korur. load (yükleme). istenen sayıdan başlayarak istenen sayıya kadar saymaları kolayca gerçeklenebilir. paralel yükleme özelliğiyle. dört bitlik paralel giriş.1 ise sayıcı geriye sayar.17 de verilmiştir. clear ve saat olmak üzere dört kontrol. ve bir bitlik elde çıkışı olan 74161 benzeri bir senkron sayıcı devresi Şekil 10. girişler sırasıyla 0. Sayma. Kontrol girişlerine göre devrenin davranışına ilişkin doğruluk tablosu aşağıdaki gibidir: Clear saat load sayma çıkış 0 X X X hepsi 0 1 X 0 0 değişiklik yok 1 1 X paralel yükleme ↓ 1 0 1 sayma ↓ 140 İleri sayma . Uygulamada kullanılan MSI senkron sayıcıların. dört bitlik sayı çıkışı.0 ise sayıcı ileri sayar. Bu nedenle burada ayrıca incelenmeyecektir.15 ileri geri sayabilen senkron sayıcı lojik devresi 10.

Clear 0 iken diğer kontrol girişleri ve paralel girişler ne olursa olsun. Clear 1ve load 0 ve sayma 1 iken. darbe geldiğinde 0 a dönüp yeni gelecek darbelerle saymaya devam eder. Örneğin modulo N sayıcılar yani 0 dan N-1 e kadar sayan. Dört bitlik bir Modulo 16 sayıcı 0 dan 15 e kadar sayar 16. N inci darbe geldiğinde ise tekrar 0 konumuna dönen sayıcılar tasarlanabilir. çıkış dört bitte de 0 dır. Enable Load I1 J K Q Q A1 I2 J K Q Q A2 J K Q Q A3 I4 J K Q Q A4 Clear Saat Bir sonraki sayıcı Şekil 10. çünkü bellek elemanlarının JK girişleri 00 olmuştur.17 a da 0-7 sayan sayıcıda 7 den sonra 0 a 141 .16 Paralel yüklemeli senkron sayıcının lojik devresi Yukarıda lojik diyagramı verilen MIS sayıcı ile istenen sırada sayma işlemi yapmak mümkündür. istenen bir sayıdan başlayarak N-1 darbe ile sayma işleri yapıp N. darbe ile başlangıç sayısına dönen modulo-N sayıcılar da tasarlanabilir. alternatif 0-7.17 da sırasıyla 0-7. bellek elemanlarının JK girişleri 11 olacak yani sayma yapılacaktır. çıkışlarda A olacak . yani paralel girişler aynen çıkışta görülecektir. Şekil 10. Daha da genelleştirilerek. Şekil 10. K = A' olduğundan. Load ve sayma 0 ise çıkışta hiçbir değişme gözlenmez. Clear ve load 1 iken saat darbesinin yükselen kenarında. 8-15 ve 3-10 sayan modulo-8 sayıcıların lojik devreleri verilmiştir. J = A.

son varılan sayı dört bit için maksimum olan 15 olduğundan. paralel girişler üzerinden sağlanmıştır. Şekil 10. Böylece bir işleve ilişkin işlemler. Bu birimler ana saatin ürettiği darbelerin belli zaman aralıklarında belli alt devrelerde etkin olmasını sağlarlar. 10. zamanlama dizileri üreten devreler Zaman dizileri özellikle seri çalışan sayısal sistemlerde. Paralel yüklemeli ikili kodlanmış onlu 0-9 sayan incelediğimiz sayıcılarla tasarlayabilirsiniz. Ayrıca sayısal sistemlerde genel olarak görülen zaman dizileri vardır.17 Çeşitli Modulo sayıcıların senkron sayıcılarla gerçekleştirilmesi Yukarıda incelediğimiz senkron sayıcı genel olarak ardışıl devre sentezinde de bir alternatif olarak kullanılabilir.17 d deki 3-10 sayıcıda 10 dan 3 e geçiş. Öyle ki ard arda gelmeyen durumlar paralel girişlerde oluşturulacak bir sonraki durum fonksiyonları ve load girişleriyle sağlanabilir. bir kelime uzunluğunca çalışmayı sağlayan darbeler olabilirler. belli sırada belli alt devrelerin çalışmasıyla tamamlanmış olur. load girişi uyarılarak 3 başlangıcının paralel yüklenmesiyle sağlanmıştır. Sayısal sistemlerdeki alt devrelerin veya elemanlarının çalışma aralıklarını kontrol eden kontrol birimleri vardır. Kontrol 142 .3 Sayıcıların uygulaması olarak. Şekil 10. Ard arda gelen durumlar ise sayma komutu ile sağlanabilir. A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 a) 0-7 sayıcı Load Sayma=1 Load= 0 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 Clear b) Alternatif 0-7 sayıcı A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK 1 Senkron paralel yüklmeli sayıcı I 4 I3 I2 I1 0 0 0 Elde Sayma=1 Clear=1 Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 0 0 1 1 d) 3-10 sayıcı Load Load CLK c) 8-15 sayıcı Şekil 10.17 b de ise aynı sayıcının 7 den 0 a dönüşü clear girişi ile paralel yükleme kullanılmaksızın sağlanmıştır. elde çıkışının load girişine bağlanması ve 8 in paralel yüklenmesiyle sağlanmıştır. Şekil 10.dönüş load girişiyle. çıkışta varılması istenen sayı 8 ulaşıldığında.17 c deki 8-15 sayıcıda 15 ten 0 a geçiş.

Ama her iki sistemde de yapılacak işleme bağlı olarak alt sistemlerin çalışmasını kontrol eden zaman işaretlerine (timing signal) gereksinim vardır. bir sayıcı.3. Başlangıçta sayıcı 000.18 de 8 bitlik kelime uzunluklu bir darbe üreten devrenin. saat darbesine kadar S = R = 0 olacağından bellek elemanın çıkışı 1 de kalır.19 da verilen yazmaçlı veya sayıcılı devreler kullanılabilir. saat darbesi geldiğinde sayıcı 111 olacağından R = 1 olur. bellek elemanın çıkışı 1 olur ve sayıcı uyarılır sayma işlemi başlar. 1000 durumlarından biri olsun. Şekil 10. sayma duracaktır. Bu amaçla Şekil 10. 0100. Her bir saat darbesi geldiğinde yazmaçtaki bilgi bir sağa öteleneceği yerde.biriminin işlevini yerine getirebilmesi için yazmaçlar veya sayıcılar kullanılabilir. Kelime zaman uzunluklu bir darbenin oluşturulabilmesi için bir başlama işareti geldikten sonra otomatik olarak üretilebilmeli . Başlama işareti Saat S R Q Q Kelime zamanıdarbesi Sayıcı Sayma 1 2 3 4 saat 5 6 7 8 S Başlama işareti R VE kapısı çıkışı Kelime zamanı Q Bellek elemanı çıkışı Şekil 10.1 Kelime-zamanı darbesinin üretilmesi Kelime zamanının ne olduğunu ötelemeli yazmaçları da tanıtmıştık. Yazmaç devrenin başlangıç durumu 0001. 8.18 Seri çalışan sayısal sistemlerde 8 bitlik kelime zamanlı darbe üretimi 10.2 Sayısal sistemlerde zaman işaretleri Paralel çalışan sistemlerde seri sistemlerde olduğu gibi kelime zamanı devresi üretmek gibi bir sorun olmaz. Önce seri çalışan sistemlere ilişkin kelime-zamanı darbesini üreten devreyi inceleyeceğiz. 0010. S = 0 olduğundan bellek çıkışı 0 olacak. ilgili zaman diyagramları şeklin altında verilmiştir. bir belek elemanı ve bir VE kapısı kullanılarak nasıl gerçekleştirildiği gösterilmiştir. 8. R girişi 0 ve başlama işareti 1 iken ilk saat darbesi geldiğinde. 10. sözünü ettiğimiz kontrol işlevinin yapılması için gerekli olan zaman dizilerini üreten devreleri inceleyeceğiz. Sonra seri veya paralel çalışan sistemlerde. Bellek elemanının çıkışı 8 saat darbelik süre içinde 1 olarak istenen kelime zamanını verir. son bit seri 143 . Çünkü her saat darbesi bir kelimelik bilgiyi aynı anda işleyecektir.3.

iki bitlik bir sayıcı ve 2X4 lük bir kod çözücü (dekoder) ile de gerçekleyebiliriz. Her iki devreye ilişkin çıkışların zaman diyagramları şekilde gösterilmiştir. Bu çözümde 0000 durumu hiç gözlenmeyecektir. görülür ki bir alt devre çalışırken diğerleri çalışmayacaktır. Yazmacın her bir çıkışının bir alt devreyi kontrol ettiğini düşündüğümüzde. yalnızca bir çıkışında 1 diğer çıkışlarında 0 verir. biri dışında 0 olur.19 4 bitlik zaman dizileri üreten devreler ve zaman diyagramları 144 . ancak ek devrelerle bu sağlanabilir.girişe bağlı olduğundan bu işlem dairesel (ring counter) olarak devam edecektir. Dört bitlik bir yazmacı kullanarak gerçekleştirdiğimiz bu devrenin işlevini. Çıkışlar A2 A3 A4 Yazıcı A1 Seri giriş 4 lü Yazıcılı zaman işaretiüreticisi A1 Çıkışlar A2 A3 A4 2x4 dekoder Sayma 2-bitlik sayıcı 4 lü Yazıcılı zaman işaretiüreticisi Saat A1 A2 A3 A4 4 lü zaman işareti Şekil 10. Kod çözücü. sayıcıdaki sayıya bağlı olarak. Yazmacın çıkışları.

iki kısımdan oluşmaktadır: sayıcı ve bu sayıcıdan zaman işareti üreten kod çözücü. sayıcı çıkışı bağımsız girişler. O nedenle 8 alt devreyi ayrı ayrı kontrol etmek mümkündür. bitin tümleyen çıkışı seri girişe bağlanmıştır. Kontrol edilecek alt devre sayısı arttığında karmaşıklık hızla artmaktadır. Yukarıda verilen iki devrenin eleman gereksinimlerini genel olarak şöyle özetleyebiliriz: n 1.20 Johnson sayıcı devresi ile 8 bitlik kelime-zaman darbesi üretilmesi Çıkışta ki kod çözücü. 2 bitlik bir ötelemeli yazmaç n n 2. 145 .20 de bir Johnson sayıcı devresi verilmiştir. Bu sayıcıyı bildiğimiz sentez yöntemi ile de gerçekleştirebilirdik.2 alt devre için kontrol girişleri ( zaman işaretleri) üretmek istensin. 8 VE kapısının çıkışlarından yalnız 1 tanesi 1 iken diğer hepsi 0 dır. Bu nedenle daha az elemanla bu işlevi yerine getirebilecek Johnson sayıcılar kullanılır. Sayıcı çıkışları öyledir ki ardarda gelen saat darbeleri sonucunda elde edilen çıkışlarda yalnızca bir değişken değişmekte diğerleri değişmemektedir. n-bitlik bir sayıcı ile nx2 lik bir kod çözücüye ( n girişli 2 tane VE kapısı) gereksinim vardır. ilk yazmaçlı devreden farklı olarak burada başlangıç durumu 0000 alınmış ve 4. Başlangıç ve ardarda gelen sekiz darbenin ilk üçünde A4 çıkışı 0 diğer dördünde ise 1 dir.3. çıkışları da zaman işaretleri olan kombinezonsal devreler düşünülerek gerçekleştirilebilir.3 Johnson sayıcılar ve 8 li zaman işareti üreteçleri Şekil 10. Bellek çıkışları A'1A'4 D n saat Dizi sayısı 1 2 3 4 5 6 7 8 0000 1000 1100 1110 1111 0111 0011 0001 A1 Q Q A1A'2 A2A'3 A3A'4 A1A4 A'1A2 D Q Q A2 D Q Q A3 D Q Q A4 A'2A3 A'3A4 Şekil 10. 10. Diğer bellek elemanlarının çıkışları bir sonrakine bağlıdır.

üç bitlik bir kelime oluşturan üç ikili hücrenin. Okuma yapılırken ise Q belleğindeki bir bitlik bilgi çıkışa aktarılır. Giriş belleğe yazılacak veya bellekten okunacak bir bitlik veridir. 10.21 Bir ikili hücrenin lojik devresi ve blok diyagramı Şekil 10. Oku /yaz girişi (0) ile Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. belli uzunluktaki (kelime uzunluğu) verinin belli adreslere (belli yazmaçlara) kaydedilmesi veya daha önce kaydedilmiş verinin okunması işlevini görürler.21 de verildiği gibi üç girişli bir çıkışlı bir ardışıl devredir. Girişler giriş (input). 2X4 lük kod çözücü girişindeki iki değişkenin aldığı değere göre yalnızca bir çıkışı 1 olur. Bu ikili hücreye için giriş çıkış ilişkisi aşağıdaki tabloda özetlenmiştir. Seç 0 1 1 Oku / yaz x 0 (yaz) 1(oku) Seç Seç S Q Q Giriş x I I Q+ q I Q Çıkış 0 0 Q Giriş R Çıkış Giriş BC Oku/yaz Oku/yaz BC(Binary cell) İkili hücre Şekil 10. Bellek elemanları mağnetik core. sayıcıyla yapılsaydı 3 bellek elemanı ve üç girişli 8 VE kapısı gerekecekti. yazmaç ile yapılsaydı 8 bellek elemanı. Oku-yaz aldığı 0 veya 1 değerine göre belekten okumamı yoksa belleğe yazmamı yapılacağını belirler. üç bitlik dört kelime bulunduran bir bellek birimi verilmiştir. bellek birimini inceleyeceğiz. sonra göstereceğiz ki bu hücrelerin uygun bağlanmasıyla istenilen kapasitede bellek birimleri oluşturulabilir. Yazma yapılırken girişteki bir bitlik bilgi belleğe.4 Bellek birimi Bir sisteme ilişkin bellek birimi. Seç ise bu ikili hücredeki bir bitlik veriye ilişkin. Q ya aktarılır. rastgele erişimli bellek. Uygulamada kullanılan bellek birimleri 8 den 64 bite kadar çeşitli kelime uzunlukları olan binlerce veriyi saklayabilme özelliğine sahiptirler. RAM (Random Access Memory) .22 de dört farklı adreste. Q şimdiki durumu. Burada önce bir hücre tanıtacağız. 146 . seç girişlerine bağlanmıştır. Q+ bir sonraki durumu. disk veya ardışıl devre olarak oluşturulabilirler. oku-yaz (read-write) ve seç (select) tir.Görüldüğü gibi Johnson sayıcıda 4 bellek ve iki-girişli8 VE kapısıyla yapılan zamanlama devresi. I ise girişteki veriyi göstermektedir. okuma yazmalı bellek (Read write memory). Bu çıkış. bir işlem yapılıp yapılmayacağını belirler. ikili hücre (binary cell): Şekil 10. Biz burada ardışıl olan.

Veri Girişi Kelime 0 BC BC BC Kelime 1 Adres girişi 2x4 DEKODER BC BC BC Kelime 2 BC BC BC Kelime 3 Bellek aktif BC BC BC Oku / yaz Veri Çıkışı Şekil 10. MSI elemanlardır. o kelimeyi oluşturan ikili hücrelerdeki veri. 16. 64 kelime uzunluklu veri olabilen. Uygulamada kullanılan bellek birimleri.o kelimeyi oluşturan ikili hücrelere giriş verisi aktarılır. çıkış verisi olarak dışarı aktarılır. Burada her bir adresinde üç bitlik veri bulunan dört adresli bir bellek birimi incelendi. 32.22 MSI bellek biriminin lojik devresi 147 . Aynı akıl yürütme ile istenilen adres ve kelime uzunluklu bellek birimleri oluşturulabilir. genellikle binlerce adresi olan ve her bir adresinde 8. Oku/Yaz girişi (1) ile ise Kod çözücünün hangi çıkışındaki kelime uyarılmışsa.

: 1970. Katz R. Mano M.: Kohavi Z.. Allyn and Bacon. ‘Dgital Logic and Computer Design’.: ‘Logic Desgn of Digital Systems’.:‘Bilgisayar ve Mantık Devreleri’.: Lee S. D. Deschams J.: Pertman J.: 1978. Prentice-Hall. : 'Digital Design' Prentice Hall. 1980. ‘Digital Systems with Algorirtm Davio M. ‘Fundemantals of Logic Design’.. Stefanopulos. ‘An Engineering Approach to Digital Design’. ‘Introduction to Switching Circuit Theory’.: Imlementation. Thayse A.: 1980.: Wood. Prentice-Hall. McGraw-Hill. West Publishing. 1986. Givone.. 1971. 1994 ‘Switching and Automata Theory’ 1974. 1987. Dietmeyer.: ‘Electronic Logic systems’. 1990. Boğaziçi Üniversitesi.: Roth C. P. D.H. Y.F. 1979. Sankur B. 1994. Prentice-Hall. MEB Yayınları. Wakerly J. 1968. 1994. 'Contemporary Logic Design' Benjamin/Cummings.: Mano M.EKLER EK 1 Kaynakça Almaini A. 2000 ‘Switching Theory’. McGraw-Hill. John Wiley. ‘Modern Switching Theory and Digital Design’.: Fletcher W. McGraw-Hill. ‘Digital Hardware Design’. Prentice-Hall ‘Sayısal Tasarım’. 148 .

0 olduğunda devresi Z2 ise yeşil yanacaktır. x b. D3 y3 D2 y2 D1 y1 Durum diyagramı yandaa verilen ardışıl devreyi D tipi bellek elemanları kullanarak gerçekleyiniz. z X CLK 2. a. c.EK 2 Örnek Sınav Soruları Elektronik ve Haberleşme Bölümü Devreler ve Sistemler Anabilimdalı Lojik Devreler Vize Sınavı 1. Ertuğrul Eriş 6 Aralık 1996 Aşağıda verilen bir giriş ve bir çıkışlı ardışıl devrenin analizi için matematiksel modeli çıkarınız. Durum diyağramını çıkarınınz. d. Yayalar karşıdan karşıya geçmek istediklerinde x Trafik girişi 1 olacak. Süre:1. b. Kitap ve notlara bakılmaz. Dr. 149 . istemediklerinde ise 0 Yaya butonu Doğu Batı olacak. yol 1 dakika süreyle yaya trafiğine açık tutulacaktır. Yayalardan bir talep c. Bu işlem yaya butonu ile sağlanacaktır. yol 1 dakika süreyle Güney dönüşümlü olarak kuzeygüney ve doğu-batı doğrultusunda araç trafiğine açık tutulacaktır. Doç. gelmedikçe ( x girişi 0). Trafik lambaları ilgili olduğu z çıkış değişkeni 1 3. Bu durumda bütün trafik lambaları kırmızı yanmalıdır (z1=z2 =1). Puanlar 1) 35 2)35 3)30 Başarılar dilerim. X=0 01 X=0 10 Aşağıdaki şekilde görülen bir giriş ve iki çıkışlı kontrol devresine ilişkin durum diyagramı çiziniz. a. X=1 X=0 00 X=1 olduğunda kırmızı Kuzey Z1 Kontrol yanacak. Yayalardan bir talep geldiğinde ( x girişi 1) . Kontrol devresinin sözle tanımı aşağıda verilmiştir.5 saattir. (00) başlanğıç durumunda 101010101 giriş dizisi için çıkış dizisini durum diyağramında çıkışları numaranlandırarak veriniz. Saat işaretinin periyodunun 1 dakika olduğunu varsayınız.

150 ..y2. 2)40. biçiminde sayan bir sayıcıyı JK bellek elemanları kullanarak a) İki bellek elemanıyla gerçekleyiniz.1 Üç girişli Seri Toplama devresi S 110 B.1 C. Puanlar 1)40 .0 010 A.Devreler ve Sistemler Anabilim dalı Doç.1 C.0 B. X2. Durum kodlamasını A=00.1 101 B. X1 X2 X3 saat Y1y2 A B C x1x2x3 000 A.Ertuğrul Eriş 23 Ocak 1997 Lojik Devreler Final Sınavı 1.0 001 A. b) X1=7. Senkron Ardışıl devre sentezinin adımlarını yazınız. X2=14. y1. ve S nin zaman diyagramlarını çiziniz.1 a) Durum tablosu yukarıda verilen üç girişli seri toplama devresini D tipi bellek elemanları kullanarak gerçekleyiniz.0 C.0 B. B=01. 1-7-4-5-1.1 C.Dr.. Durum tablosu 5 li Karnaugh diyagramına uygun biçimde verilmiştir.1 C. Süre 2 saattir.1 B. 2. X3. BAŞARILAR DİLERİM. 3.0 A.0 100 A. X3=15 sayılarının toplamına ilişkin saat X1.1 B. Durum indirgemesi yapılmadan gerçekleştirilen devre çalışır mı? Neden? Durum indirgemesi yapmamakla kaybımız neler olabilir? Neden? Rastgele Durum kodlaması yapılarak gerçekleştirilen devre çalışır mı? Neden? Rastgele durum kodlaması yaptığımızda kaybımız ne olabilir? Neden? Kitap ve notlara bakılmaz.0 B.. 3)20.0 B.0 B.1 B.0 111 B. a) b) c) d) e) f) Gördüğünüz MSI ardışıl devreleri yazınız.0 B. Başlangıç durumunu 00 seçiniz. C=10 alınız. b) Üç bellek elemanıyla gerçekleyiniz.1 011 B. c) Sonuçları karşılaştırınız.1 B.

11. Kitap ve notlara bakılmaz.18.26.24.15.29.30 fonksiyonuna ilişkin çarpımlar toplamı biçimindeki bütün minimal fonksiyonları bulunuz.6. Bu iki sayıyı aşağıda verilen karşılaştırma devresinden 3 tane kullanarak gerçekleyiniz. 2)40.Dr. 2.5.6.a) f = ∑ 0. B1 en çok ağırlıklı 4 er biti temsil etmek üzere 12 bitlik iki sayı A=A1A2A3 ve B=B1B2B3 olsun.13. Ertuğrul Eriş Lojik Devre Temelleri Final Sınavı 1.11. f = x1 ( x2 + x3 ) ( x2 + x4 + x5 ) a) fonksiyonu 1 tane 16x1 lik mux ile gerçekleyiniz. 3)30 .21.10.13 fonksiyonuna ilişkin bir minimal fonksiyon bulunuz d) Bulduğunuz minimal fonksiyonu yalnızca TVE kapılarıyla gerçekleyiniz.15 + ∑k 2. 1 Ai = Bi xi 0 Ai ≠ Bi Ai xi 1 Ai > Bi yi Karşılaştırma yi 0 Ai ≤ Bi devresi zi Bi 1 Ai < Bi zi 0 Ai ≥ Bi Süre:1.19.4.19.7.22. b) bu fonksiyonu 8x1 lik bir mux ın enable girişini de kullanarak gerçekleyebilir misiniz? Neden? Nasıl? c) Aynı fonksiyonu kaçlık bir dekoderle gerçekleyebilirsiniz? Neden? Nasıl? 3.5 saattir. b) Bulduğunuz minimal fonksiyonlardan birini iki seviyeli gerçekleyiniz c) f = ∑ 1.2.4.3.6.23.1998 Elektronik ve Haberleşme Mühendisliği Devreler ve Sistemler Anabilim Dalı Doç. BAŞARILAR DİLERİM 151 . A1.5. Puanlar: 1)30.28.

Puanlar 1)60 . e) X1= 001011 X2= 001011 Giriş dizisi için çıkış dizisinin zaman diyagramını çiziniz. 2. x y2 y3 x' y1 y3 saat T1 y1 y1 T2 y2 y2 x z x y1 y2 y3 T3 y3 y3 c) Yukarıda verilen ardışıl devre daha az sayıda bellek elemanı ile gerçeklenebilir mi? durum indirgemesi yaparak gösteriniz? d) a daki sonuca göre.Dr. Durum diyagramı verilen senkron ardışıl devreyi 01 00 10 01 10 10 01/00 A 00/11 01/10 11/00 C 00 11 00 10/01 B 11/00 x1 x2 Ardışıl devre z1 z2 d) Durum kotlaması yaparak .Devreler ve Sistemler Anabilim dalı Doç. aynı devreyi D bellek elemanları kullanarak gerçekleyiniz. JK bellek elemanları ile gerçekleyiniz. e) Verilen devre ile bulduğunuz devreyi karşılaştırınız. 26 Mart 1999 152 . 2)40 BAŞARILAR DİLERİM. Süre 2 saattir. Kitap ve notlara bakılmaz. gerekiyorsa kotlama yaparak.Ertuğrul Eriş 29 Ocak 1999 Lojik Devreler Final Sınavı 1. Zararlı zararsız çıkışları gösteriniz.

4)35 puan Süre 2 saattir. f1= x’1x’3x4 + x2x3x4 . f(0.2.Dr. Bu işlemler ve kümeler teorisinin aksiyomları bir Boole cebri oluştursun. f1 =Σ 1. A. 1) 15 puan. f3= x’1x4 olduğuna göre f1 ⊕ f2 = f3 bağıntısını sağlayan f2 fonksiyon(larını) nunu bulunuz. Boole cebrini tanımlayınız. Kitap ve notlara bakılmaz. tümleyen küme birli işlemi. Boole cebri aksiyomlarını yazınız . 1.6 olduğuna göre f1 + f2 f3 = f4 bağıntısını sağlayan f3 fonksiyonlarının sayısı kaçtır? Neden? 1 tanesini veriniz. f(0. f2=Σ 2. Başarılar ve iyi bayramlar dilerim.0) = a. 3 tane Boole olmayan fonksiyon örneği veriniz. 2) 30 puan. f(0. b. 0 = φ. 3) 20 puan. S kümesi P = {a.0) = 0. A= {a}. f(1.Doç.Ertuğrul Eriş Lojik Devre Temelleri Vize 1 sınavı a.5. 1} Boole cebrinde tanımlanan dört değişkenli fonksiyon f(0000)= f(0001)= f(0100)= f(0110)= f(1000)= f(1011)= f(1111)=1 diğer tanım kümesi elemanları için ise 0 olsun Bu fonksiyonun 1.4. B} olsun. 4. Bu fonksiyonun 2. 1 = {a.b} kümesinin alt kümelerinden oluşan S = {0.4 . B = {b}. 153 .b) = 1 olmak üzere kaç tane Boole fonksiyonu vardır? Neden? Bu fonksiyonları veriniz. Tip kanonik açınımını yazınız? Doğru ve yanlış minterimleri belirtiniz.5.6 ve f4=Σ 1.1) = b. S = {0. Tip kanonik açınımını yazınız? Doğru ve yanlış maxterimleri belirtiniz. Bu kümeler arasında kümeler teorisinin birleşim ve kesişim ikili işlemleri ile.b}.

2. yazınız. Durum kodlaması için A=00. 0 D D. 1 A. 0 A. Aşağıdaki durum tablosu için durum indirgemesi yapınız. 0 D. Aşağıda durum tablosu verilen ardışıl devreyi D tipi bellek elemanı kullanarak gerçekleyiniz. a. hatalı çıkışları da gösteriniz. 0 B. indirgenmiş durum tablosunu çiziniz. 1 F C. 1 C B. 1 B. X2 girişi ile z çıkışı arasındaki ilişki dört temel aritmetik işlemden hangisidir. Dr. x1x2 00 01 11 10 A D. 1 D C. (00) başlangıç durumu için 0101010 giriş dizisi için çıkış dizisi ve bir sonraki durumlar için zaman diyagramlarını veriniz. C=10 ve D=11 alınız. Bu indirgemenin dışında. 0 F. 1 C. 0 C.5 saattir. 3)20 BAŞARILAR DİLERİM. 2)40. 1 C. Aşağıda verilen ardışıl devre için y1 x saat 4 Şubat 2000 x y2 D y1 y1 x saat z JK 00 01 11 10 y 0 0 0 1 1 1 1 0 0 1 z y'1 x x' J K y2 y2 x' Matematiksel modeli veriniz. 0 B. bellek elemanları giriş fonksiyonlarına keyfiler gelir mi? Gelirse nedenini de açıklayarak yazınız.Devreler ve Sistemler Anabilim dalı Prof. 0 A. 1 A. Puanlar 1)40 . 0 F. 1 Bu indirgemenin senteze getireceği yararlar var ise nedenini de açıklayarak belirtiniz. 1 E. 0 B. Ertuğrul Eriş Lojik Devreler Final Sınavı 1. 1 E. 0 F. B=01. 3. 0 E. 1 C B. Durum tablosunu veriniz Durum diyagramını veriniz. 1 E A. 1 B C. Kitap ve notlara bakılmaz. 1 D. 1 D. 1 B. 0 D. durum tablosunda çıkışları numaralandırarak. 0 B D. Süre 1. 154 . x1x2 00 01 10 A E. 0 B. belirtiniz. 0 A=00 başlangıç durumunda x1= 011110 x2= 010010 Giriş dizisi için çıkış dizisini. 1 C.

(35P) F‘e ilişkin toplamlar çarpımı şeklindeki minimal fonksiyon(ları) tablo yöntemi ile bulunuz. Bir minimal fonksiyonu TVEYA (NOR) kapıları kullanarak iki seviyeli erçekleyiniz. (35P) F‘e ilişkin çarpımlar toplamı şeklindeki minimal fonksiyon(ları) karnaugh öntemi ile bulunuz.9.11.7. Kitap ve notlara bakılmaz. Dr.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof.14. (1 A) (A 0) = 1 A B = 1 ise (A + C) (B + C) = 1 dir.Vize Sınavı ikili işlemi (S2-S) aşağıdaki gibi tanımlanmıştır: A B A B 0 0 1 0 1 0 1 0 1 1 1 1 Aşağıdaki ifadelerin doğru olup olmadığını kanıtlayınız. 1 saat 15 dakikadır.1. Ertuğrul ERİŞ Lojik Devreler 1. Süre.8.11. A B=B A (30P) 1) 24. BAŞARILAR DİLERİM 155 . Bir minimal fonksiyonu iki seviyeli biçimde gerçekleyiniz.2000 F=Σ 0.13.15 olmak üzere.10.

Dr.(50 Puan) Aşağıdaki devrenin analizini yaparak durum tablosunu oluşturunuz. Devreye 00 başlangıç durumunda aşağıdaki girişlerin uygulanması halinde. f=011 . Durum diyagramını çiziniz. Kitap ve notlara bakılmaz. Bu devrede hatalı çıkışlar gözlenebilir mi? Nedenleriyle açıklayınız. açıklayınız. Durumlara aşağıdaki gibi kodlar verilmesi halinde oluşacak devreyi JK bellek elemanları kullanarak minimum elemanla gerçekleyiniz.Vize Sınavı 5. ne gibi değişiklikler olurdu? Açıklayınız.2001 1. d=101 . çıkışların ve durum değişkenlerinin alacağı değerleri zaman diyagramı üzerinde gösteriniz. BAŞARILAR DİLERİM 156 . h=111 Durum indirgemesi yapmamız bir fayda sağladı mı? Devreyi durum indirgemesi yapmadan gerçekleseydik. zararlı hatalı çıkış var mıdır.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof. Ertuğrul ERİŞ Lojik Devreler 2. S z1 D z2 a b 00 b d 01 c h 01 d g 00 e a 10 f b 00 g e 01 h g 00 SD:sonraki durum JK y 0 1 yY 00 01 11 10 JK 0k 1k k0 k1 00 01 11 10 0 0 1 1 1 0 0 1 2. durum diyagramını çiziniz (MUX’un ağırlıksız seçim ucu a’dır). a = 010 . 1 saat 15 dakikadır. c=110 . g=000 .1. Varsa alfabetik olarak daha sonra gelen durumları indirgeyerek indirgenmiş durum tablosunu oluşturunuz. e=001 .(50 Puan) Verilen durum tablosunda eşdeğer durumlar olup olmadığını inceleyiniz. Süre. b=100 .

Lamba (L): i. 0/00 A 1/11 0/01 1/10 0/01 C 0/10 1/00 D 1/10 B Durum kodları: A : 00 B : 11 C : 01 D : 10 2. Süre.11 F. Kitap ve notlara bakılmaz. yok : 0) Yarışmacı devresine ait durum diyagramını çiziniz. Komşu Çıkış (KÇ): Herhangi bir düğmeye basıldığı bilgisinin iletildiği çıkış.(40 Puan) Aşağıda durum diyagramı verilen devreyi JK tipi bellek elemanları ile gerçekleyiniz. Basılmadığında :0) Komşu Giriş (KG): Herhangi bir düğmeye basıldığı bilgisinin iletildiği giriş.11 B. 2. Cevap verme hakkına sahip olan yarışmacının lambası yandıktan sonra. Dr. Sistem herbir yarışmacı için aynı olan birimlerin (yarışmacı devresi) yandaki şekildeki gibi kaskad bağlanması ile oluşturulur.10 JK ters tanım bağıntısı: yY 00 01 11 10 jk 0k 1k k0 k1 3. Ertuğrul ERİŞ Lojik Devreler Final Sınavı 1.10 E. Düğme (D): i.birim (yarışmacı devresi) için . i.01 C.10 F.01 C.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof.11 A. 2 saattir. BAŞARILAR DİLERİM 157 .00 D.11 E.(20 Puan) Bilgi yarışmalarında.2.01 H. NOT: Yukarıdaki sistem yapısı dışında herhangi bir sistem yapısı da tasarlayabilirsiniz.10 x=1 C.00 H.11 G.01 E.2001 A B C D E F G H x=0 B. yarışmacının kullandığı giriş (düğmeye basıldığında :1 .(40 Puan) Yanda durum tablosu verilen ardışıl makinada eşdeğer durumları indirgeyiniz Durum kodlaması yapınız. (Yanıt verme hakkı var:1 . bu yarışmacı da dahil hiçbirinin uygulayacağı giriş durumu değiştirmeyecektir.00 A. Yarışmacının cevap verme hakkı olduğunu gösteren çıkış. sorulan soruya sadece düğmesine ilk basanın cevap vermesine olanak tanıyacak bir sistem tasarlanacaktır.

64 carry propagation. 85 associative. 14 devingen (dinamik) bellek eleman. 12 Değişken. 25 Clear. 98 Consensus teoremi. 136 Ç. 1 Akım mantığı. 16 Ayrıcalı-VEYA kapısı. 17 Decoders. 35 Minterim. 36 Master slave. 13 flip flop. 32 ardışıl (sequential) devreler. 4 Doğru ve yanlış minterimler. 82 Mealy makinesi. 4 Durum diyagramı. 77 EBCDIC. 63 158 . 1 ikinci tip kanonik açınımı. 107 EAROM. 32 komşu kareler. 72 EPROM. 92 Çoğullayıcı. 12 Fonksiyonel bağıntı (functional relation). 2 asenkron sayıcılar. 19 Boole olmayan fonksiyon. 95 kesişim. 35 carry generate. 40 indirgenme. 31 mantık devresine ilişkin graf (çizge). 40 irredundant. 28 Giriş yelpazesi (Fan in). 56 dual. 7 LSI. 72 Dağılma (distributive). 5 kardinalite. 19 Boole fonksiyonunun uzunluğu:. 91 Look ahead carry). 81 ardışıl makinalar. 52 konumsal sayı dizgeleri. 18 birleştirme işlemi. 77 enable. 18 latch. 84 Geçişlilik (transitive) özellik. 64 ikili (bit). 14 durağan (statik) bellek eleman. 84 durumların kodlanması. 77 elektronik olarak silinebilen ROM. 66 ileri beslemeli bir mantık devresi. 84 Durum tablosu. 72 encoder). 25 Doğru ye yanlış makterimler. 42 Boole Cebri. 2 Electronically alterable ROM. 77 EPROM. 31 çarpımlar terimleri toplamı. 72 kombinezonsal (combinational) devreler. 18 Kısmen belirlenmiş fonksiyonlar. 15 Eşdeğerlik bağıntısı (equivalence relation). 85 Geçiş tablosu. 37 Gerilim mantığı. 6 kuvvet kümesi. 31 Gray kod. 25 Doğruluk tablosu. 12 full adder. 14 birinci tip kanonik açınım. 12 Kenar tetiklemeli bellek elemanları. 136 Asenkron makinalar. 56 kodlama(düğümleme). 81 ardışıl mantık. 37 indirgenemeyen fonksiyon. 52 Makterim. 22 Moore makinesi. 12 BCD (Binary Coded Decimal). 28 alphanumeric (abece sayısal). 4 Devingen bellek elemanl. 39 Minimal bütün işlemler. 82 Minimal (indirgenmiş) fonksiyon. 25 analiz. 26 Don't care functions. 82 MSB(Most Significant Bit). 32 m. 1 ikili hücre. 5 Kombinezonsal devre. 59 fundemenlal mode. 1 Bağıntı (Relation). 2 Ana-bağımlı. 41 asal bileşenler tablosu. 77 Erasable PROM. 86 binary cell. 14 darbe modu. 22 ileri bakmalı paralel toplayıcı. 94 Anahtar fonksiyonları. 66 LSB(Least Significan Bit). 69 değer kümesi. 107 irreducible. 13 Geri beslemeli mantık devresi. mertebeden alt küp. 77 erasable ROM. 21 Çevre. 7 MSI.ıkış yelpazesi (Fan out). 64 cebrine iki değerli Boole cebri.abece. 81 Asal bileşen (prime implicant). 118 Eşdeğer kuvvet (ıdempotent). 5 ardışıl devreler. 23 Mantık devresi:. 14 Boole fonksiyonu. 3 hızlı elde (look ahead carry). 77 Eşdeger durum. 41 Kartezyen çarpım:. 40 JK bellek elemanı. 146 ikili kodlanmış onlu toplayıcılar. 30 Ayrık zamanlı (discrete) işaret. 89 kapı. 37 çevrim ( cycling). 86 Fonksiyon. 1 kodlayıcı. 19 Bütün işlemler. 17 Counters). 63 LSI(Large Scale Integrated Circuits). 21 birleşim. 2 bellek. 44 ASCII. 94 Matematiksel model. 66 ikili mantık. 85 De Morgan teoremi. 146 Birim eleman. 18 Karnaugh diyagramı.

66 Yer değiştirme (comutative). 86 SSI elemanlar. 107 strobe. 77 pulse mode. 90 taban (radix).MSI (Medium Scale Integrated Circuits). 30 TÜVE kapısı. 32 mux. 28 preset. 45 ters tanım bağıntıları. 72 negatif kenar. 98 PROM. 14 Yol. 42 temel bellek elemanları. 85 temel satır. 66 Sıra bağıntısı (order relation). 140 permütasyonları (devşirim). 32 word description. 15 VE kapısı. 16 159 . 107 state reduction. 1 T tetikleme bellek elemanı. 108 toplamlar terimleri çarpımı. 31 state assignment. 13 siliebilen ROM. 13 Yarı toplayıcı. 91 Negatif mantık. 41 paralel iletim. 91 n-lik işlem (n-ary operation). 12 tanım kümesi(domen). 107 Yansıma (refleksive). 85 sentez işlemi. 59 Tam toplayıcı. 75 ROM (Read Only Memory).Cluskey yöntemi. 1 Sayısal (digital) işaret. 60 Tamamen belirlenmiş bağıntı (Completely specified relation). 63 Saatli SR bellek elemanı. 91 pozitif kenar. 1 Senkron makinalar. 6 tablo yöntemi. 5 VEYA kapısı. 37 Yutma teoremi. 28 negative edge. 22 transition table). 88 Sabit (değişmez). 28 Örten (cover) fonksiyon. 107 SR bellek elemanı. 12 Temel asal bileşen (Essential prime implicant). 30 Üreysel (generic) değişken. 63 positive edge. 18 PLA (Programmable Lojik Array). 84 tümleştirilmiş devre. 41 tam toplayıcı. 88 Temel mod. 5 TÜMLEYEN kapısı. 5 yedi bölümlü gösterici. 30 TÜVEYA kapısı. 13 sistem. 33 seri iletim. 30 VEYA(OR) kapısı. 29 VE(AND) kapısı. 136 ROM. 12 önermeler cebri. 77 Simetri özelliği. 5 VLSI(Very Large Scale Integrated Circuits). 31 Tümleyen kapısı. 77 silinebilir PROM. 1 sözle tanımlama. 91 Pozitif mantık. 4 seven segment display. 4 Paralel yüklemeli ikili senkron sayıcılar. 59 yazmaç (register). 14 sayamak (digit). 85 Qulne Mc. 72 Sürekli işaretl. 41 ripple counters.

‘Introduction to Switching Circuit Theory’. 2000 ‘Switching Theory’. Prentice-Hall. D.: ‘Digital Systems Imlementation.: ‘Electronic Logic systems’.: Givone. ‘Digital Hardware Design’. : 'Digital Design' Prentice Hall. 1979. 1970. West Publishing.: Mano M. Y. Stefanopulos. 1987.: Fletcher W. ‘An Engineering Approach to Degital Design’. P.:‘Bilgisayar ve Mantık Devreleri’. with Algorirtm Davio M. 1994 ‘Switching and Automata Theory’ 1974. Thayse A. . Deschams J. 1980. 1980. 1986. Wakerly J.F.: Pertman J. Prentice-Hall 1978.KAYNAKÇA Almaini A.: Mano M. John Wiley. D. 1994...: Kohavi Z.: Lee S. McGraw-Hill. ‘Sayısal Tasarım’.: Roth C. ‘Modern Switching Theory and Digital Design’. 1971. McGraw-Hill. 1994.. 'Contemporary Logic Design' Benjamin/Cummings. ‘Dgital Logic and Computer Design’. MEB Yayınları. Prentice-Hall. McGraw-Hill. Boğaziçi Üniversitesi. 1968. Sankur B. ‘Fundemantals of Logic Design’.: ‘Logic Desgn of Digital Systems’. 1990. Prentice-Hall. Dietmeyer. Allyn and Bacon.H. Wood.: Katz R.

Sign up to vote on this title
UsefulNot useful