YILDIZ TEKNİK ÜNİVERSİTESİ Elektronik ve Haberleşme Mühendisliği Bölümü

LOJİK DEVRELER DERS NOTLARI

Prof. Dr. Ertuğrul ERİŞ
Devreler ve Sistemler Anabilimdalı

İSTANBUL, 2001

BÖLÜM 1 SAYISAL DİZGELER ...............................................................................1
1.1 1.2 1.3 1.4 1.5 Sayısal Dizgelerin (sistem) Temel Kavramları .......................................................................1 Bilginin İletilmesi ......................................................................................................................4 Bilginin Saklanması ..................................................................................................................4 Bilginin İşlenmesi .....................................................................................................................5 Konumsal Sayı Dizgeleri ..........................................................................................................6 Taban dönüştürülmesi........................................................................................................7 1.5.1 Aritmetik .............................................................................................................................9 1.5.2

BÖLÜM 2 BOOLE CEBRİNE GİRİŞ .......................................................................12
2.1 2.2 2.3 2.4 2.5 2.6 Matematiksel Genel Kavramlar..............................................................................................12 Boole Cebri..............................................................................................................................14 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar ...........................................................18 Boole ve Boole Olmayan Fonksiyonlar ................................................................................19 İki Değerli Boole Cebri ve Anahtar Fonksiyonları ...............................................................25 Özet ..........................................................................................................................................27

BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ..............................................28
3.1 3.2 3.3 3.4 Giriş ..........................................................................................................................................28 Önermeler Cebri ve İki Değerli Boole Cebri ....................................................................28 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri..............................29 Özet ..........................................................................................................................................38

BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ ...................................................39
4.1 4.2 Giriş ..........................................................................................................................................39 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması .......................................................41 Tablo yöntemi...................................................................................................................41 4.2.1 Asal Bileşenlerin Bulunması.............................................................................................42 4.2.2 Asal bileşenler tablosu ve minimal fonksiyonların bulunması....................................44 4.2.3 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi ...................................45 4.2.4 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi.........................................50 Karnaugh diyagramları.....................................................................................................50 4.3.1 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri52 4.3.2 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması .......................................53 4.3.3 Kısmen belirlenmiş fonksiyonlar ve karnaugh diyagramlarıyla minimalleştirilmeleri .......56 4.3.4

4.3

i

4.4

Kombinezonsal devre sentezi .............................................................................................58 Paralel toplayıcının sentezi ............................................................................................59 4.4.1 Kod dönüştürücü sentezi................................................................................................61 4.4.2

BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI ..................................63
5.1 5.2 5.3 5.4 5.5 5.6 5.7 GİRİŞ ........................................................................................................................................63 Paralel toplayıcı.......................................................................................................................63 Karşılaştırma devresi..............................................................................................................68 Çözücüler (Decoders).............................................................................................................69 Multiplexer (Çoğullayıcı) devreler .........................................................................................72 Read-Only Memory (ROM) .....................................................................................................75 PLA (Programable Logic Array) ............................................................................................77

BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ .............................................................81
6.1 6.2 6.3 6.4 6.5 6.6 Giriş ..........................................................................................................................................81 Ardışıl Makinelerin Modellendirilmesi ..................................................................................82 Ardışıl Makinelerin Sınıflandırılması ....................................................................................85 Bellek Elemanları ....................................................................................................................86 Bellek elemanlarının tetiklenmesi .........................................................................................91 Tüm devre olarak bellek elemanları yardımcı girişleri ........................................................98

BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ ..........................................................99
7.1 7.2 Saatli ardışıl devrelerin analizi ..............................................................................................99 Örnek bir Moore makinesi analizi..........................................................................................99 Matematiksel model ve analiz ........................................................................................100 7.2.1 Durum tablosu ve analiz..............................................................................................101 7.2.2 Durum diyagramı ve analiz ............................................................................................102 7.2.3 Zaman diyagramı (Timing diagram)...............................................................................102 7.2.4 Örnek bir Mealy makinesi analizi ........................................................................................103

7.3

BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ .......................................................107
8.1 8.2 8.3 8.4 Sentez yönteminin genel adımları.......................................................................................107 Modulo 8 ileri sayıcı..............................................................................................................110 Özel bir sayıcı devresi ..........................................................................................................112 Dizi detektörü ........................................................................................................................115

ii

....................................................................1........143 Johnson sayıcılar ve 8 li zaman işareti üreteçleri.............1....122 9....................................................................................4 Yazmaçlar ......................148 Kaynakça ........................................................................................139 Paralel yüklemeli ikili senkron sayıcılar..........................137 İkili senkron sayıcılar.................................................2 Durum kodlaması (state assignment).................................................130 Paralel yüklemeli yazmaçlar.......................................................2..............2 9.....................................4 10...............148 Örnek Sınav Soruları .......................................................124 9..................130 Ötelemeli yazmaçlar...2........3....2....1.........1 10............................2 10...............142 Kelime-zamanı darbesinin üretilmesi ................................................................... BELLEKLER...................................................146 EKLER EK 1 EK 2 .3.................2 10....................................................140 Sayıcıların uygulaması olarak........................................1 Durum indirgemesi (state reduction)..............................................................BÖLÜM 9 ARDIŞIL DEVRELERDE DURUM İNDİRGENMESİ VE DURUM KODLAMASI ............................................1 Durum kodlaması ........145 Bellek birimi ..............................................118 9...........................1..............................1.. zamanlama dizileri üreten devreler..................................................................................................................143 Sayısal sistemlerde zaman işaretleri ....2 10..........................................................2 10........1 10...................................133 Sayıcılar (Counters).........................1 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi.............................136 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) .............................................................................. SAYICILAR....................................................2.....................................120 9.136 İkili Asenkron Sayıcılar (Binary ripple counter) .................1 10.....................127 9..........................................2............124 Kod sayısı ve eşdeğer durum kodları ........................3 10.............................1 10........................................2 BÖLÜM 10 YAZMAÇLAR.....3 10............3 1..................130 10................................................................149 iii .............................118 Eşleştirme tablosu ile durum indirgemesi yöntemi.................2.......................................................................................................

N doğal sayılar kümesinin sonlu bir alt kümesi olmasıdır (Şekil. S=( 0. a. Bu dersin kapsamı içinde yalnızca ikili mantıkla ilgileneceğiz. sayısal dizgeye ilişkin sayısal işaretin değer kümesi olan. Sayısal (digital) işaretler: S.1b) f(t) f(t) f(t) t a)Sürekli işaret b)Ayrık zamanlı işaret t c)Sayısıal işaret t Şekil 1. Ayrık zamanlı (discrete) işaretler: N doğal sayılar kümesi olmak üzere f:N → R ye tanımlanan fonksiyonlardır.1 simgelerine karşı düşürülür. Günlük yaşantımızda bilgi alış verişini (saklama. yok). Yarıiletken elemanların güvenilir çalışması olan iletimde ve kesimde çalışma 0. ışık.1) ikili mantığı yaygın bir biçimde kullanılmaktadır. bir bitlik bilgi taşıyor denir. (1. R reel sayılar kümesi yerine. Biz elektriksel yapıda (akım. Bu işaretlerin zamana göre değişimi üç farklı biçimde görülebilir. Sayısal süzgeçlerdeki örneklenmiş işaret. (Şekil. mli mantık gibi.1. elektriksel büyüklükler. Bir soruya ilişkin sorana göre aynı olasılıklı iki yanıta. Her bir t anına belli bir reel sayı karşı düşer (Şekil.1. S kümesindeki eleman sayısı (m). duman. sayılar.0) abeceleri 1 . Bu farklı simgelerden oluşan kümeye abece (alfabe). iletilir veya işlenirken çeşitli fiziksel yapılarda görülür: harfler (yazaçlar). kullanılan mantığı belirler.1. Alışılagelen abecenin. Örneğin (evet. Sayısal dizgelerde S=(0.1) abecesine dönüştürülmesine kodlama (düğümleme) denir. (var.1 Farklı biçimlerde görülen işaretler c.1. ayrık zamanlı işarete bir örnektir. Bilişim kuramında bilgi birimi ikili (bit) dir. iletme ve işleme) harfler (yazaçlar). Bu fonksiyonların ayrık olan fonksiyonlardan farkı. kimyasal yapılar gibi. noktalama işaretleri. N nin sonlu bir alt kümesi olmak koşuluyla f:N → S ye tanımlanan fonksiyonlardır. Yalnızca belli t ler için fonksiyon tanımlanmıştır.BÖLÜM 1 SAYISAL DİZGELER 1. abecenin her bir elemanına da sayamak (digit) diyeceğiz.a).c). Sürekli işaretler: R reel sayılar kümesi olmak üzere f:R → R ye tanımlanan fonksiyonlardır. hayır). b. rakamlar gibi simgeler aracılığıyla yapmaktayız.1. gerilim) olan işaretlerle ilgileneceğiz.1 Sayısal Dizgelerin (sistem) Temel Kavramları Bilgi saklanır. değer kümesinin.

birer bitlik bilgi taşırlar. Buna göre m sayamaklı bir abecenin her bir sayamağı (log2m) bitlik bilgi taşır. Bir başka deyişle m sayamaklı abecenin her bir sayamağına, (0,1) li simgeler karşı düşürürsek (kodlarsak), k ≥ log2m bağıntısını sağlayan en küçük tam sayı olan k tane (0,1) simgesine gereksinim vardır. Örneğin m=4 sayamaklı (A,.B,C,D) abecesinin her bir elemanı log24=2 bitlik bilgi taşır, yani A=00 B=01 C=10 D=11 biçiminde kodlanabilir ve her bir sayamağa (0,1) li iki tane simge karşı düşürülmüş olur. Bu da bit sayısına eşittir. Yani bu abece 2 bitlik bilgi taşır. Pratikte kullanılan, harfler, rakamlar ve noktalama işaretlerinden oluşan alıştığımız abeceyi, ikili abaceye dönüştüren en yaygın alphanumeric (abece ve sayılar) kod, ASCII (American Standard Code for Information Interchange) kodudur. Alıştığımız abecedeki her bir sayamak 7 bitle temsil edilebilir. Aşağıdaki Tablo 1.1 de bu kod verilmiştir. Örneğin A ve a için kodlar A a b7b6b5b4b3b2b1 10 0 0001 1 1 0 0 0 0 1 dır. Tablo 1.1 ASCII kodu b7 b4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 b3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 b2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 b6 b1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 b5 0 1 2 3 4 5 6 7 8 9 A B C D E F 0 NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI 0 0 1 DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US 0 1 0 SP ! " # $ % & , ( ) . + , . / 0 1 2 3 4 5 6 7 8 9 : ; < = > ? 0 1 1 @ A B C D E F G H I J K L M N O 1 0 0 P Q R S T U V W X Y Z [ \ ] ^ ş 1 0 1 , a b c d e f g h ı j k l m n o 1 1 0 1 1 1 p q r s t u v w x y z { | } ~ DEL

ASCII koduna alternatif olarak kullanılan EBCDIC (Extended Binary Coded Decimal Interchange Code) kodu vardır, genellikle IBM bilgisayarlarda kullanılır. Yalnızca nümerik olan kodlar da vardır. 10 lu abecedeki sayamakların ikili abecedeki karşılıklarını veren kodlar, genellikle BCD (Binary Coded Decimal) olarak anılırlar. log2 10 = 3 ile 4 arasında bir sayı olduğundan, bu kodlamada 4 bit'e gereksinim vardır. Bu durumda 10 kod kullanılacak diğer 6 kod ise atıl kalacaktır. Aşağıdaki Tablo 1.2 de BCD kodlar verilmiştir. Koyu bölmedeki rakamlar konumların ağırlıklarını 2

göstermektedir. Örneğin 7421 kodunda 8 rakamı 1.7+0.4+0.2+1.1 olarak bulunur. Son sütunda ki kodlama 8421 koduna 3 eklenerek bulunur. 1. sütundaki kod yaygın bir biçimde kullanılır ve BCD kod dendiği zaman bu kod anlaşılır.

Tablo 1.2 Değişik BCD kodlar Onlu ayamak 0 1 2 3 4 5 6 7 8 9 8421 odu 8421 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 5421 odu 5421 0000 0001 0010 0011 0100 0101 0110 0111 1011 1100 7421 odu 7421 0000 0001 0010 0011 0100 0101 0110 1000 1001 1010 Excess kodu 8421 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

Tablo 1.2 Gray kodu

0 1 2 3 4 5 6 7

000 001 011 010 110 111 101 100

Gray kodu bir başka sıkça kullanılan koddur. Bu koda dönüştürülecek abecedeki sıralı elemanların ikili kodlanmasında komşu sıralardaki kodlarda yalnızca bir bitte değişiklik vardır. Örneğin yukarıda Tablo 1.3 te verilen 3 bitli Gray kodunda 3 ve 4 gibi komşu elemanlara verilen kodlarda, (010, 110) yalnızca en soldaki bit değişmiş diğerleri değişmemiştir. Şimdiye kadar, Şekil 1.2 de canlandırıldığı gibi, sayısal dizgenin girişine gelen (0,1) abeceli sayısal işaretin, alışılagelen abece'den kodlama ile nasıl üretildiğini gördük. Şimdide sayısal dizgenin iç yapısını, alt dizgelerini görelim. Sayısal dizge bilginin iletimine yarayan iletim elemanları, bilginin saklanmasına yarayan bellek elemanları ve bilginin işlenmesi, yeni bilgi üretilmesine yarayan işlem elemanlarından oluşur (Şekil.1.2). Bu elemanlar arasında eşgüdümü sağlayan komut işaretleri, neredeki bilginin ne kadar saklanacağı veya ne zaman neredeki bilginin nasıl işleneceğini belirler.

3

Bellek elemanları Alıştığımız abece kodlama (0,1) abecesi Sayısal işaret Iletim elemanları İşlem elemanları

Şekil.1.2. Sayısal dizge ve iç yapısı. 1.2 Bilginin İletilmesi Bilginin iletilmesi iletim elemanlarıyla olur: İletken tel, elektromagnetik alan gibi. Tellerle yapılan iletimde kodlama sonucu elde edilen n bitlik bilginin her biti bir telle iletilebilir, buna paralel iletim denir. Ya da bilgiye ilişkin bitler bir tel üzerinde zaman içinde sıralı olarak iletilebilir, buna da seri iletim denir. Paralel iletimin daha hızlı olacağı açıktır, bedeli tel maliyetidir. Bu nedenle uzak mesafelerdeki iletimde, genellikle seri iletim; kısa mesafelerdeki iletimde ise paralel iletim seçilir. 1.3 Bilginin Saklanması Bilgi, devingen (dinamik) bellek elemanlarıyla tekrarlanarak saklandığı gibi, durağan (statik) bellek elemanlarıyla da uzun süreler saklanabilir. Örneğin disketler, compact diskler (CD) , hard diskler gibi Devingen bellek elemanları, yeni bir komut gelene kadar bir bitlik bir bilgiyi saklayan elemanlardır. Çeşitli türleri vardır. Şekil.1.3 de bir bellek elemanına ilişkin giriş ve çıkışlar gösterilmiştir. C komut darbelerinin giriş ucudur, bu darbeler geldiğinde bellek elemanı D girişini kabul eder. Q çıkıştır. Q', Q nun tümleyeni diye adlandırılır ve Q=0 iken Q'=1, Q=1 iken Q'=0 olur. Gecikme elemanı olarak bilinen bu eleman, komut işareti varken girişine gelen sayısal işareti çıkışına ötelenmiş olarak vermektedir. Girişle çıkış arasındaki ilişkiyi Q(i+1)=D(i) biçiminde
D Q Q

C C t1 D Q

t2

Q' Şekil.1.3 Gecikme bellek elemanı ve giriş çıkış ilişkisine bir örnek.

4

Bu işlem elemanları yeni bilgi üretirler.Kapısı Şekil. Şekil. Komuta yeni bir işaret gelene kadar çıkış aynı kalacak. Belli başlı işlem elemanları ve giriş çıkış bağıntıları Şekil. Çıkış. aksi halde 0 olur. Böyle elemanlardan oluşan mantık devrelerine kombinezonsal (combinational) devreler denir. 1. A A C B C B A C A 0 1 C 1 0 A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 A 0 0 1 1 B 0 1 0 1 C 0 1 1 1 Tümleyen Kapısı VE. VEYA(OR) kapısı da girişlerden en az biri veya ikisi birlikte 1 olduğunda çıkış 1 olur. Şöyle ki A=1 iken B=C yani kapı açık ve A=0 iken C=0 yani kapı kapalıdır.4 te verilen gecikme elemanlarından oluşmuş mantık devresi.1. Bu da i anındaki girişin (i+1) anında çıkışta görülmesidir.3 de t = t1 ve t=t2 anlarında. kapıyı yöneten işaret gözüyle bakılabilir. bilginin depolanmasına ilişkin bir örnek devredir. 5 . komuta işaret geldiğinde gecikme elemanlarının çıkışlarında görülecektir. girişler cinsinden yegane olarak belirlenememektedir.1.Yaygın biçimde kullanılan işlem elemanları. VE (AND) kapısında A girişine. Bu devreye yazmaç (register) devresi denir. aynı girişler için çıkışların farklı olduğu gözlemlenir.1. yani çıkış bilgileri giriş bilgilerinden farklıdır ve çıkışlar girişler cinsinden yegane olarak belirlenir.5.1. t=i x Gecikme1 t> i+1 Q =x 1 y Gecikme2 Q2 = y z Komut t=i Gecikme3 Q =z 3 Şekil. Böyle elemanları içeren mantık devrelerine ardışıl (sequential) devreler denir.4. Başka elemanların çıkışları olan X Y Z uçlarındaki bilgi. Konuşma dilinde ve / veya' ya karşı düşer. Şekil. Basit ikili işlem elemanları kapılardır (Gate).Kapısı VEYA .5 de verilmiştir. Bu özellik bellek elemanlı devrelerde görülen genel bir özelliktir.4 Bilginin İşlenmesi Bilginin işlenmesi işlem elemanlarıyla yapılır.ifade edebiliriz. Tümleyen kapısı çıkışında girişinin zıddını verir. yani bilgi depolanmış olacaktır .1. Bir yazmaç devresi.

1. Bir sayamağın bir ilerletilmesi: sıralı abecede bir sonraki sayamaktır. 4. A=1 (görevli yok). zil çalmaz. 9} için 10 tabanındaki 547 sayısı 547|10 =5 10 +4 10 +7 10 =547|10 dur. 7. 3. Her konumun (basamağın) R ile belirlenen bir ağırlığı vardır. taban (radix) denen bir pozitif R tam sayısı ile. Olası bütün durumlar: A=0 (görevli var). 1.. A B Şekil.1.Kombinezonsal bir devre örneği olarak bir alarm devresi tasarlayalım.. Bu nedenle bu dizgelere konumsal sayı dizgeleri denilmektedir.dm ile ifade edilen N sayısının 10 tabanındaki karşılığı N|R=∑ di R i = dm R m +.1) abecesine dönüştürülmesi ve bu abecede aritmetik işlemlerin yapılışını sırasıyla inceleyelim.d2 d1 d0. açık olması mantık 0'a. d i ∈ R olup işlemler on tabanında yapılır.. B=0 (kasa kapalı) ise Z=0 dır..1. Kombinezonsal bir alarm devresi. R sayamaklı (rakamlı) sıralı bir abeceden oluşan konumsal sayı dizgeleridir.A=1 (görevli yok). Kullanıla gelen sayı dizgeleri..5.d-2.2.. 3. zil çalmaz.dm R m . A ve B anahtarlarının kapalı olması mantık 1'e.1.6.6. ilgilendiğimiz iki tabanlı (0...d-2R-2 +. Görüldüğü gibi sayamakların bulundukları konumların tabana bağlı ağırlıkları vardır. Örneğin onlu sistemde R=10 olup sıralı abece R= {0. 9} kümesidir. 8.1) için 2 tabanındaki 1101 sayısı 1101|2 = 1.6 da ki tabloda verilmiştir. A ve B bilgileri zilin çalıp çalmamasına komuta eden bilgiyi (Z).d-1R-1 +.1. Sözünü ettiğimiz bütün giriş kombinezonları ve çıkış Şekil. yabancı birinin aynı kasayı açmasında ise zilin çalmasını sağlayan basit bir anahtarlı devre Şekil. Örneğin R=10 R= {0.5.6.2 + 0 2 + 1 2 = 13|10 dur... 4. Sayı dizgelerindeki sayamaklara "rakam"da denir.. B anahtarı da birinin kasayı açmasında 1.. 7..d-1. A=0 (görevli var). B=0 (kasa kapalı) ise Z=0 dır. Konumsal sayı dizgelerinde pozitif tam sayıların yazılması yöntemi 1) ilk tam sayı (0) dır 6 2 1 0 2 1 0 . B=1 (kasa açılmış) ise Z=0 dır.5 Konumsal Sayı Dizgeleri On tabanlı bilinen abecenin. Simgesel olarak R tabanlı bir konumsal sayı dizgesinde N = dm. ya şekildeki devre ile veya bir VE kapısıyla üretirler.2. 9 un bir ilerletilmişi 0 dır...6 da verilmiştir. zil çalmaz -görevli varken yabancının gelmeyeceğini varsayalım. + d2R2 + d1R1 + d0R0 +.(1) formülüyle belirlenir. B=1 (kasa açılmış) ise Z=1dir. Örneğin 1 in bir ilerletilmişi 2.. zil çalar. Öte yandan R=2 R=(0.... Görüldüğü gibi VE kapısının giriş çıkış ilişkisi ile bu tablo aynıdır. Görevli birinin kasayı açmasında bir zilin çalmamasını.. A anahtarı görevlinin işe geldiğinde açtığı (0) ve gidişinde kapadığı (1) bir anahtar olsun. 8. aksi halde 0 olsun. zilin çalması mantık 1'e çalmaması da mantık 0'a karşı düşsün.

. + 0 i R Ri R2 Ri d d N d d d d d N 10 0 = i + i − 1 + i − 2 + . Çünkü yukarıdaki (1) ifadesindeki di ler burada kalanlara karşı düşmektedir. Kalanlar geriye doğru ard arda yazıldığında... On tabanında verilen herhangi bir sayıyı R tabanındaki sayıya dönüştürmek için tutulan yol ise.5.. Tanıt: N 10 : 10 tabanındaki sayı. d: kalan olsun. R: istenen taban (bölen). Aşağıda 10 tabanındaki 3545 sayısının 6 tabanında karşılığının bulunması bir örnek olarak verilmiştir. sekizli (octal) ve 16 tılı (hexagonal) tabanlardır. N i :Bölüm.. N 10 d d d = N + i − 1 + i − 2 + . + 0 = N ( = 0) + i + i − 1 + i − 2 + .. verilen sayıyı R ye (on-tabanında) bölüp kalanı tutmak. 1. Böyle devam edilir.1 Taban dönüştürülmesi Yaygın biçimde kullanılan tabanlar onlu. İşlemler 10 tabanında yapılmaktadır. + i +1 i +1 2 3 i 2 3 i +1 R R R R R R R R R ________________________________________ N 10 = N = d R i + d Ri − 1 + d R i − 2 + . Tam sayıların bu biçimde yazılması saymaya karşı düşer.2) ikinci ve sonraki sayılar şöyle yazılır: En küçük ağırlıklı basamaktaki sayamak bir ilerletilir. R tabanındaki sayı elde edilir. d =N + 0 1 R R d d d N 10 N = 1+ 0 =N + 1+ 0 2 R R R2 R2 R2 . çıkan bölümü tekrar R ye bölmek kalanı tutmak ve bu işleme bölüm sıfır oluncaya kadar (Ni+1 =0) devam etmektir.. + d R 0 i i i −1 i−2 0 N 10 ( ) Bu açınımda di en çok ağırlıklı bit MSB (Most Significant Bit) d0 ise en az ağırlıklı bit LSB(Least Significant Bit) olarak adlandırılırlar. ikili . Eğer ilerletme sonucu yeni sayamak (0) oluyorsa bu basamağa (konuma) (0) yazılır ve bir soldaki basamaktaki sayamak bir ilerletilir. Herhangi bir tabandaki bir sayının on-tabanına dönüştürülmesi (1) formülüyle yapılır.. 7 . .

3436 × 6 = 2.8906 × 6 = 5.0616 × 6 = 0. Aşağıda ondalıklı on tabanındaki 0. tam kısmı tutulur . 0. Tutulan rakamlar ondalıklı olarak ard arda yazılarak istenilen R tabanındaki ondalıklı sayı bulunur.3436  0.3 Yaygın tabanlar arası dönüşümler 10 tabanı 2 tabanı 8 tabanı 16 tabanı 0 0000 00 0 1 0001 01 1 2 0010 02 2 3 0011 03 3 4 0100 04 4 5 0101 05 5 6 0110 06 6 7 0111 07 7 8 1000 10 8 9 1001 11 9 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 8 .5 3545:6 = 590 +  6 2  590:6 = 98 + 6   2 98:6 = 16 +  ⇒ 3545 10 = 24225 6 6  4 16:6 = 2 +  6  2 2:6 = 0 +  6  On tabanında ondalıklı bir sayının herhangi bir R tabanında karşılığının bulunması: Sayı R ile çarpılır (10 tabanında). 16 tabanında gerekli olan ilave sayamaklar yazaç(harf) olarak kullanılır.2176  Tam ve ondalıklı kısmı olan bir sayı için dönüşüm tam ve ondalıklı kısmı ayrı ayrı düşünülerek iki adımda yapılır.3696 × 6 = 2. 10 tabanında 16 ya kadar sayıların diğer bazı tabanlardaki karşılıkları aşağıda Tablo 1.8906 10 = 0. Tablo 1. Böyle istenildiği kadar devam edilir.8906 sayısının 6 tabanına karşılığının bulunması bir örnek olarak verilmiştir. bulunan yeni ondalıklı sayı tekrar R ile çarpılır ve tam kısmı tutulur.0616 ?  ⇒ 0.3 te verilmiştir.3696  0.5202 6 0. Tanıt bir önceki tanıta benzer biçimde yapılır.

Eğer en küçük ağırlıklı basamaktaki rakamlar 9 . İki ve sekiz tabanlı sayı dizgeleri için toplama tablosu Tablo. + + 0 1 0 00 01 elde 1 01 10 0 1 2 3 4 5 6 7 0 0 1 1 2 2 2 3 4 3 3 4 5 6 4 4 5 6 7 10 5 5 6 7 10 11 12 6 6 7 10 11 12 13 14 7 7 10 11 12 13 14 15 16 Tablolarda görüldüğü gibi toplam iki basamaklı bir sayı olabilir. sonra varmak istediğimiz tabana. Soldaki basamaktaki sayamağa (rakama) "elde" denir. 1. en küçük basamağındaki rakamından başlayarak -bulunulan tabanda. Eğer bu rakamların toplamı. bu rakam toplamda ki aynı ağırlıklı basamak yerine konur. Toplama: P ve Q tam sayılarının toplamı (P+Q): P tam sayısının. Benzer biçimde 16 tabanına geçişte de.1. onlu sistemdekine benzer biçimde yapılır. Tablo. önce en küçük ağırlıklı basamaktaki rakamların toplamından başlanır. 10 tabanından herhangi bir tabana dönüşümde ise bölme işlemleri yapmamız ve kalanları saptamamız gerekir. İki tabanındaki sayı LSB ten başlayarak üçer üçer gruplandırılır ve her üçlü grubun 8 tabanındaki karşılığı yazılırsa 8 tabanındaki sayı bulunur. dörtlü gruplar yapmak gerekir. örneğin 1010.5. sonrada bulunan 10 tabındaki sayıyı 11 tabanına dönüştürmek gerekir. Buda sayma işlemidir.2 Aritmetik Herhangi bir tabanlı konumsal sayı dizgesinde aritmetik işlemler. İki ve sekiz tabanı için toplama tabloları.4. Elde nin 0 olduğu düşünülmüştür. tabloda tek basamaklı ise. Herhangi bir tabanda iki sayı toplanırken. Tanıtını düşününüz. Örneğin 101 001 111 010|2 = 5172|8 dir.Görüldüğü gibi taban dönüştürürken.Q defa ilerletilmesidir. Tersi taban dönüşümünde 8 tabanındaki her bir sayamağa karşı gelen üç bitlik iki tabanındaki sayılar yan yana yazılarak bulunur. dönüştürme işlemleri yapmak gerekmektedir.4 de verilmiştir. her hangi bir tabandan 10 tabanına dönüşü (1) ifadesini kullanarak hemen yapabiliriz. 2 tabanından 8 ve 16 tabanlarına geçişler için kısa yollar verilebilir.0111 1010|2 = A7A|16 dır. Örneğin 7 tabanından 11 tabanına dönüşüm yapmak için önce 7 tabanındaki sayıyı 10 tabanına. bu işlem daha basit yapılabilir.1. Herhangi bir tabandan herhangi bir bir başka tabana dönüşümü ise önce 10 tabanına. Ancak ilgili tabana ilişkin toplama tablosu kullanılarak.

00|2 13. Sağdaki farkı.6.111|2 10011|2 772|8 -647|8 123|8 Çarpma: Bu işlem tekrarlanmış toplama işlemidir.1. tabloda iki basamaklı ise. İki rakamın çarpımında bulunan.birinci basamağındaki rakam çarpımda ilgili basamağa yazılır.5 de iki tabanı için verilen tabloda iki rakamın farkı olan sayılar iki basamaklıdır. ikinci basamaktaki rakam ise "elde" olarak bir soldaki basamaktaki rakamlar toplamına eklenir. Tablo. toplanan sayılardan bir basamak daha sola kayabilir.1. soldaki ise çıkarılan sayıda bir önceki basamaktan alınan ödüncü gösterir. Tablo. Tablo.75|10 25.00|10 772|8 +647|8 1641|8 506|10 +423|10 929|10 Çıkarma: Çıkarma işlemi çıkarma tablosundan yararlanarak yapılır. İki örnek aşağıda verilmiştir.1.1. ikinci basamaktaki rakam ise çarpımda bir soldaki basamağa elde olarak aktarılıp. Tablo.11|2 11001.6 da iki ve sekiz tabanı için çarpma tabloları verilmiştir.01|2 +1011.5. Bu işleme sola doğru devam edilir. İki ve sekiz tabanları için çarpım tabloları x X 0 1 0 0 0 1 0 1 0 1 2 3 4 5 6 7 0 0 1 0 1 2 0 2 4 3 0 3 6 11 4 0 4 10 14 20 5 0 5 12 17 24 31 6 0 6 14 22 30 36 44 7 0 7 16 25 34 43 52 61 10 . Böylece ödünç alınan basamaktaki rakam bir küçültülmüş olur. 1101. Çarpma tablosundan yararlanarak daha çabuk sonuca varılır. 11010|2 . Bu işlemlere on tabandakine benzer biçimde devam edilir. Sonuç toplam. eklenir. iki basamaklı sayının -tek basamaklı ise soldaki basamağında (0) olduğu düşünülür .toplamı.25|10 +11. İki tabanı için çıkarma tablosu a 0 1 b 0 00 01 a-b farkı 1 11 00 ödünç Bir örnek aşağıda verilmiştir. birinci basamaktaki rakam toplamda ki en küçük ağırlıklı basamağa yazılır.

Bir konumsal sayı dizgesindeki sayamak sayısının fazla olmasının olumlu ve olumsuz birer yönünü tartışınız.1 bölümünde anlatılan 8 ve 16 tabanları ile iki tabanı arasındaki geçiş kolaylığının neden öyle olduğunu kanıtlayınız. Bilgi iletişim sistemleri ile teknoloji arasındaki ilişkiyi tartışınız. 2. on tabanındakine benzer biçimde yukarıda anlatılan çarpma ve çıkarma işlemleriyle yapılır. 4.5. 14: 2 = 7 Sorular 1. 1101|2 x1011|2 1101 1101 0000 + 1101 10001111 772|8 x647|8 6726 3750 +5734 642026|8 Bölme: Herhangi bir tabandaki bölme işlemi.. İkili mantık yerine daha üst değerde bir mantıkla çalışan sayısal sistemde bilgi iletişiminde ne yarar sağlanabilir açıklayınız. Analog ve sayısal işaretlerin saklanabildiği ortamları tartışınız.001 0010000 -1011 0101 1110| 10 -10 111 11 -10 10 -10 . 11 . 1. 5. 1101| 1011 -1011 1. 3.Çarpmaya ilişkin bir örnek aşağıda verilmiştir. İki tabanı için iki örnek aşağıda verilmiştir.

Tamamen belirlenmiş bağıntı (Completely specified relation) : R bağıntısında. Tanım 2. R bağıntı olmak üzere R⊆ AxB dir. Fonksiyonel bağıntı (functional relation): R bağıntısı tanım kümesindeki bir elemana değer kümesinde bir ve yalnız bir eleman karşı düşüyorsa bu bağıntıya fonksiyoneldir denir. Tanım 2. fakat R = { (a1b2) (a2b3) (a3b2 ) bağıntısı fonksiyoneldir. Yada n-değişkenli fonksiyon denir. Yukarıdaki örnekte verilen R bağıntısı tamamen belirlenmiştir. Örneğin A ve B yukarıdaki örnekte verilen kümeler olmak üzere. Fonksiyon: Tamamen belirlenmiş fonksiyonel bağıntıya fonksiyon denir.4. B={b1b2b3}olmak üzere AxB={(a1b1) (a1b2) (a1b3) (a2b1) (a2b2) (a2b3)}dür.2.1 Matematiksel Genel Kavramlar Tanım 2. Kartezyen çarpım: A ve B kümelerinin kartezyen çarpımı AxB. y) sıralı çiftlerinden oluşan kümedir. tanım kümesindeki elemanların tamamı görünüyorsa bu bağıntıya tamamen belirlenmiş denir. 2. Öyle ki A tanım kümesi (domen). Tanım 2.BÖLÜM 2 BOOLE CEBRİNE GİRİŞ Boole cebrinin aksiyomatik tanımına geçmeden önce kullanacağımız matematiksel kavramların tanımlarını anımsayalım. B. n n 12 . n-lik işlem (n-ary operation) : A . Hemen görülüyor ki R bir sıralı çiftler kümesidir.5. R > üçlüsüdür. Yukarıda verilen ikinci bağıntı bir fonksiyondur.2. Tanım 2. F : A→ B ile gösterilir.1. Şekil. A nın kendi üzerinden n defa kartezyen çarpımı olan küme olmak üzere : A → A ya olan fonksiyona n-lik işlem denir.1 de verilen diyagramla gösterilen fonksiyon bir 2-li işlemdir.3. Örneğin A={a1a2}. A={a1a2a3} ve B={b1b2} kümeleri için R={(a1b1) (a1b2) (a3b2)} bağıntısı fonksiyonel değil. R={(a1b2) (a2b3)} kümesi bir bağıntıdır. y ∈B olmak üzere bütün (x. Tanım 2.6. B değer kümesi. R : A→ B ile gösterilir. x ∈A. Bağıntı (Relation): A dan B ye bağıntı < A.

Örneğin A= {(a1a2a3 } kümesi için R= {(a1a1) (a2a2) (a3a3) (a1a2) (a2a3) (a1a3)} bir sıra bağıntısıdır.a) ∈ R için a = b ise bu bağıntıya sıra bağıntısı denir ve " < " simgesi ile gösterilir. 1. a1 a1a3.c) ∈ R dir. a1 a2a2.a) ∈ R dir.c) ∈ R ise (a. a1 1 A a1a2. a = b ise b = a. a1 a2a3.a) ∈ R dir. a2 a3a3. 3. a3 a2a1.8.Simetri özelliği: (a.A2 A aaaa 1 1 a a a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 a3 a1 a2 1 1 1 1 f a1a2. a2 a1 a2 a3 Şekil. Eşdeğerlik bağıntısı (equivalence relation): R:A→ A ya bir bağıntı aşağıdaki özelliklerin üçünü birden sağlıyorsa bu bağıntıya eşdeğerlik bağıntısı denir.b) ∈ R ve (b. a = b. Tanım 2. a2 a3a2. Tanım 2. 2-li işleme (iki değişkenli bir fonksiyona) örnek.2. Örneğin A = {a1a2a3} kümesi için R = {(a1a1) (a2a2) (a3a3)) (a1a2 ) (a2a1) } bir eşdeğerlik bağıntısıdır. b = c ise a = c biçiminde de ifade edilebilir. 13 .Geçişlilik (transitive) özellik: (a. Böyle bir R bağıntısının özellikleri a = a.Yansıma (refleksive) özelliği: ∀ a ∈ A için (a. (b. Sıra bağıntısı (order relation): A→ A ya bir bağıntı yalnızca yansıma ve geçişlilik özelliklerini sağlıyor ve (a.b) ∈ R ise (b. 2.1. a3 a3a1. ve " = "` simgesi ile gösterilir.7.b) ∈ R.

Boole cebri aksiyomlarından çıkarılan bir teorem veya cebirsel eşitlikten (+) ile (.R. (. Değişken: S kümesindeki herhangi bir elemanı simgeleyebilen bir simgedir.3. adımlarından birinden diğerine yukarıda sözü edilen yer değiştirmelerle geçilir. yani (+) görülen yere (.1 Yer değiştirme (comutative) aksiyomu: a.10. Yine ∀ a ∈S için öyle bir 1 elemanı vardır ki a ile çarpıldığında a nın kendisini verir. A: S nin elemanlarıyla R deki işlemlere ilişkin aksiyomlar kümesidir.1. çarpma ve tümleyen işlemleri sırasıyla ∨ .b. a ∧ b = b ∧ a dır. Toplama. (. Öyleyse var olan teorem veya cebirsel eşitlik dual aksiyomlar kullanılarak tanıtlanır. A.9. Öyle ki S: Sonlu sayıda elemandan oluşan bir kümedir. a ∨ (b ∧ c) = (a ∨ b) ∧ (a ∨ c) dir. ' simgeleriyle gösterilir. Bunlara dual aksiyomlar da denir.2 Boole Cebri Tanım 2. R: 'Toplama' ve 'çarpma' denen ve tanımlanan iki 2-Ii işlem ile 'tümleyen' denen ve tanımlanan bir 1-li işlemden oluşan kümedir. Boole Cebri: Boole cebri M = (S. a ∨ 0 = 0 ∨ a = a 2. a ∧ (b ∨ c) = (a ∧ b) ∨ (a ∧ c) a. İşlem tanımı uyarınca bu matematiksel sistem kapalıdır.4. A. Yani 1. ∧ .2.A) üçlüsü ile verilen bir matematiksel sistemdir. Boole cebri aksiyomları A. Tanıt: Her aksiyomun 1. 0 görülen vere 1 koyarak. (+).b ∈S için 1. a ∨ a' = a' ∨ a = 1 2. Birim elemanları aksiyomu ∀ a ∈S için geçerli olan öyle bir 0 elemanı vardır ki a ile toplandığında a nın kendisini verir. a ∨ b = b ∨ a 2. Tümleyen elemanı aksiyomu ∀ a ∈ için öyle bir tümleyen denen a' elemanı vardır ki 1. Bundan sonra ∨ . 14 . ve 2.) görülen yere (+) ve 1 görülen yere 0. geçerli olan ve dual denen ikinci bir teorem veya cebirsel eşitlik bulunur. Tanım 2. Dağılma (distributive) aksiyomu 1. a ∧ a' = a' ∧ a = 0 dır. a ∧ 1 = 1 ∧ a = a dır.c ∈S için 2.) nın ve 1 ile 0 ın yer değiştirmeleriyle. ∧ simgeleri yerine sırasıyla alışagelen kullanacağız.).11.2. A. Tanım 2. Sabit (değişmez): Boole cebrindeki S kümesinin her bir elemanı bir sabittir.) simgelerini Teorem 2.

4. a. Tümleyen elemanı tektir. 15 .3.1 = a+a' =1 2. Teorem 2.3. Birim elemanlarının tümleyenleri 0'=1 ve 1'=0 dır.a'1=0 ve a+a'2=1.2 A.2 = (a+a') (a+a) A. a. Yani a+a'1=1. Yani a' tektir.(a+a) A. 1.2 ve A. a.4.(a+a'1) A.6.1 gereğince sol taraf 0' dür.2 A.4.1 Teorem 2.4.4. Tanıt: a+a = 1.3.1 dual eşitlik benzer biçimde tanıtlanır. a+1 = 1 2.2 = a'1.3. o halde 0'=1 dir.2.2 =a'2 a’nın tümleyeni farklı iki a1 ve a2 olamaz.a'2 A. kendisine eşittir. A. Teorem 2. Yani (a' )'=a dır. Tanıt olmayana ergi yöntemiyle yapılmıştır.1 =a'2. A.3. 0 = 0 dır. Tanıt: A.3.2 = a+0 A.eşitlik düalite teoremince tanıtlanır. 1'=0 olduğu dual aksiyomlardan yararlanarak tanıtlanır.1 A.3.1.a'2 varsayımımızdan =a'2. Herhangi bir a elemanının tümleyeninin tümleyeni.4.2 A.5.a = a dır.3.2.a+a'1.1 = (a+a'2).a'2+a'1. Teorem 2. Teorem 2.4.2 = 0+a'1.1 aksiyomunda a elemanını 0 olarak alırsak 0+0'=1 dır.a'2=0 olsun.2 A.1 A. Üreysel (generic) değişken: Aksiyomlarda kullanılan değişkenler olup.a'1 A.(a+a'2) A.12. Tanıt: a+1 = 1.a A.2. Eşdeğer kuvvet (idempotent) teoremi a+a = a ve a. a'1 = a'1.2 =a A.a'2 A.(a+1) = (a+a' ) (a+1) = a+a'.2.2 =a.Tanım 2.4.1 A. Tanıt: Varsayalım ki a ya ilişkin farklı iki tümleyen elemanı a'1 ve a'2 olsun.1 = a+a'. a'1= 1.2. çünkü eşittirler.1. 4. hem herhangi bir eleman (değişmez veya değişken) hem de cebirsel ifade olabilirler.

1 A.a = a.2 Diğer eşitlik dualite teoremince tanıtlanır.Tanıt: (a')' = (a' )'. 2.3.b A. aX = aX = a[a+(b+c)] =a Teorem 2.b) .2 A.2 = a(1+b) A. 4.4. a+(b+c) = (a+b)+c a.(a+b) A. Yutma teoremi: a.9.7 ve aY = aY = a [(a+b)+c] = a (a+b)+a.2 = a.1 A.4.c A. Teorem 2.3.2 A.(a'+b) = ab eşitlikleri sağlanır. [(a' )'+ a' ] = a. Boole cebri (+) ve(.1 = a+b A.3.4.a' = (a' )'.1 = 1.) işlemleri için gruplandırılabilir.a+a'.1+a.b = a.2 Teorem 2.2 = a+a. X = Y olduğunu tanıtlayacağız.1 =a A.2 A.8.a+0 = (a' )'.1 = (a' )' (a+a' ) = (a' )'.1 Teorem 2.1 A.a+(a' )'.(b.2. Tanıt: X=a+(b+c) Y=(a+b)+c olsun.2 A.4. b Boole cebrinin elemanları olmak üzere a+a.(a+b) = a eşitlikleri geçerlidir.c Teorem 2.2 ikinci eşitlik.2. Tanıt: a+a'b = (a+a') (a+b) A. Teorem 2.2.2.3.7 = a dır O halde eşdeğerlik bağıntısının geçişlilik özelliği gereğince aX=aY=a (1) dır. Tanıt: a+a.c) = (a.b = a a.7. 16 .3 =a A. yani associative dir.c dir.3. yukarıda tanıtladığımız eşitliğin duali alınarak yapılır. Boole cebrinin herhangi iki elemanı arasında a+a' b = a+b a.

Teorem 2.b =0 dır.5 Diğer taraftan (a+b) .2 A.2 A.1 Teorem 2.2 ve A.4.a'n ) ve (a1. 2.Diğer taraftan a' X = a' [a+ (b+c) = a' a+a' (b+c) = 0+a' (b+c) = a' (b+c) ve a' Y = a' [(a+b)+c) = a' (a+b)+a' c = a' a+a' b+a' c = 0+a' (b+c) = a' (b+c) geçişlilik özelliğiyle a' X = a' Y = a' (b+c) 1 ve 2 eşitliklerinden aX+a' X = aY+a' Y (a+a' )X = (a+a' )Y X=Y Yani a+(b+c) = (a+b)+c dir. Tanıt: (a+b)+a' b' = [(a+b)+a' ] [(a+b)+b' ] A.3.2.1 Teorem 2.1 (2) dır.2.c = a.4.b + a' c + b. .2. Dual olan ikinci ifade benzer biçimde tanıtlanır.1 A.c. .2.3 =1 Teorem 2. A. A.a2 .2 A.2.c Tanıt: a.3.+a'n biçiminde genelleştirilebilir.2. De Morgan teoremi: Boole cebrinin birer elemanı olan a ve b arasında (a+b)' = a' b' (ab)' = a'+b' bağıntıları vardır.1 = 1. (a' b' ) = aa' b'+ba' b' A.2 A.2 A.an) ' = a'1+ a'2+.a = [(a+a' )+b] [a+ (b+b' )] Teorem 2.9 = (1+b) (a+l) A. Consensus teoremi a.4.+a3)' = (a'1-a'2 a3 .4.2 A.a = 0 b'+a'0 A.c = a. matematiksel tümevarımla (a1+a2+. Dual eşitlik benzer biçimde tanıtlanır. De Morgan teoremi.1 17 .11.10.4.b + a'.b + a' c + b. O halde aksiyom 4 gereğince (a+b)' = a' b' dür.b + a' c + b..

B) ' (ø) ∪ (ø) (ø) (A) (B) (A.B) (B) (A. fonksiyon sayısı f1 a1 a2 a3 b1 b1 b1 n p N = 2 = 8 dir.B) (ø) (ø) (ø) (ø) (ø) (ø) (A.6 da verilen n-değişkenli fonksiyon tanımı uyarınca.b + a' c + a b c + a' b c = a b (1 + c ) + a' c (1+ b) = a.B} kümesinin alt kümelerinden oluşan S= { (ø). (A).2..3 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar Teorem 2.b + a'.(AB)} kümesi.c Teorem 2.B) ve ø kümeleri alınarak. kümeler kuramının (∪ ) birleşim.B) (B) (ø) (ø) (B) (B) (B) (A) (A. f : A → B tanımlanan farklı fonksiyon sayısı.B) (A) (ø) (A) (ø) (A. olduğuna göre. birleşim.13..1. S → S ya tanımlanabilen farklı n-değişkenli fonksiyon sayısı.a2.B) (A. n Tanıt: Tanım 2. Örnek 2.B) (A.B) (A.1). tümleyen işlemleriyle bir Boole cebri oluşturur.B) (A. Tanıt kümeler teorisinin aksiyomları ile Boole Cebri aksiyomları arasındaki karşılılıktan yararlanarak yapılabilir. N farklı işaretin tekrarlanabilir p li permütasyonları (devşirim) sayısı olan N p dir. A = (a1.B) (A.b2) olsun. bağımsız aksiyomların sağlandığı görülür Tablo 2. Tanıt tekrarlanabilen elemanlı permütasyon tanımıyla kolayca yapılır.14.B) (A..xS kümesindeki eleman sayısı N 18 n yani N . kümeler kuramının kesişim. S kümesine ilişkin işlemlerin tanım bağıntıları. kesişim ve tümleyen işlemlerine ilişkin tanım tabloları aşağıda verildiği gibidir. (∩ ) kesişim. f7 f2 f3 f4 f5 f6 f8 b2 b2 b2 b1 b2 b2 b2 b1 b2 b2 b2 b1 b2 b1 b1 b1 b2 b1 b1 b1 b2 3 Teorem 2.(B).a3) ve B = (b1.1. Bütün fonksiyonlar aşağıda verilmiştir. m-elemanlı bir I kümesinin bütün alt kümelerinden oluşan bir kuvvet kümesi S.B) (A) (A) (A) (A. tümleyen işlemleriyle bir Boole cebri oluşturur.B) (ø) (A) (B) (A. S kümesinin elemanları için birleşin. (Tablo 2. 1 ve 0 birim elemanları sırasıyla (A. ∩ (A) (B) (A.B) (A.2. S in N kardinalitesi (#S = N) N olmak üzere N( ) dir. S in n kez kartezyen çarpımı olan S n = SxSx.( a + a' ) = a.c.= a. Z={A. Yani her bir permütasyon bir fonksiyona karşı düşer. #A = p = 3 ve #B = N = 2 dir.B) (ø) a) Birleşim işlemi b) Kesişim işlemi c)Tümleyen 2. Örnek 2. A’nın kardinalitesi #A=p ve B nin kardinalitesi #B=N.B) (ø) (A) (B) (A.) (A) (B) (B) (B) (A.b + a' c + b.

. (. n-değişkenli Boole fonksiyonu: x1. Diğer sütunlardan her biri bir fonksiyona karşı düşer. de gösterilmiştir. F = a. . f19683(x1 x2) a3 a3 a3 a3 a3 a3 a3 a3 a3 n 2 2. . S kümesinde 2 2 N = 3 = 9 eleman vardır ve tablo 2. . .13. f=x’i 2 uzunluklu. .).2. Boole olan fonksiyonların dışındaki bütün fonksiyonlara Boole olmayan fonksiyon denir. . f = x1+x2 ise 3 uzunluklu fonksiyona birer örnektir. . . n = 2 olduğundan N(N ) = 3 =3 = 19683 dür. x1 x2 a1a1 a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 f1(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a1 f2 (x1 x2) f3(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a2 .3. Bir fonksiyon. ..14. . Bir başka yaklaşımla formül biçiminde ifade edilebilen Sn → S e fonksiyonlardır.12 den dolayı S → S'e fonksiyon sayısı N n n (N ) n n dir. . . İlk iki sütun sırasıyla x1. Tanım 2. . S = (S1. tekrarlanmış veya tekrarlanmamış değişkenler ile tekrarlanmış veya tekrarlanmamış işlemlerin toplam sayısıdır. . Örneğin f1= (x1+x2)' ve f2= x'1. Örnek 2. Öyleyse Teorem 2. . (‘) işlemleri uygulayarak. . 19 n . Üç elemanlı bir kümeye ilişkin tanımlanabilen iki değişkenli fonksiyonlar.x'2 fonksiyonları eşdeğer olup birincisi 4 uzunluklu ikincisi ise 5 uzunlukludur.2. . . . . S kümesindeki her bir elemana S kümesinde bir eleman karşı düşüren fonksiyona denir. yazılış biçimine göre farklı uzunlukta olabilir.tekrarlanabilen farklı elemanın n li permütasyonları sayısı kadardır (#S =N ). . f = x1 1 uzunluklu fonksiyona. . N = 3. . x2 .S2.S3) olduğuna göre f:S → S e tanımlanan iki değişkenli (3 ) 9 n 2 fonksiyon sayısı. ... .xn değişkenlerine (+). x2 bağımsız değişkenlerinin aldığı değerlere karşı düşer. Tablo 2.4 Boole ve Boole Olmayan Fonksiyonlar Tanım 2. Boole fonksiyonunun uzunluğu: Boole fonksiyonunun formülle verilen ifadesinde tekrarlanmış veya tekrarlanmamış sabitler. .

.xn)| =x xi =0 J .........Xn)| biçimlerinde yazılabilir.xi.xi.. a) g ve h nın uzunlukları L veya daha küçük uzunluklu olduklarına göre g(x1. x x i =0 i =1 dir... . .. ..xn) | xi Boole fonksiyonu..xn)=a için f(x1.... . f(x1...... ...h(x1.xn)| 1 =a olup xi =0 xi = f(x1. xi . .. .xn)| x' + g (x1.xi.. .xi.. ..xn) ]' Bu olası üç farklı durumu ayrı ayrı inceleyelim.. L=1 uzunluklu Boole fonksiyonları f(x1. f(x1.xn)| xi = a x'i+a xi = a(x'i + xi) = a......xi. ..xn)| x'i + f (x1.xi.x ..xn)| xi =0 =0....xn) = g(x1..x ... a) b) f(x1....xi.. (k+1) uzunluklu bir Boole fonksiyonu k veya daha küçük uzunluklu g ve h fonksiyonları cinsinden ancak aşağıdaki üç farklı biçimde yazılabilir....xn)| xi =0 i xi =1 i Şimdi L ≤..xn)+h(x1.xi..xi. . .k için (1) ifadesinin geçerli olduğunu varsayalım ve L = k+1 uzunluklu bir Boole fonksiyonu için bu ifadenin geçerliliğini tanıtlayalım. 1 i xi =1 J olup x' + f (x1.xi.. f(x1x2..xi.xn)| x' + f (x1.xn)= xi için f(x1. ..xi..15...xn)=g(x1. xn )olmak üzere n-değişkenli bir xi = 0 x'i + f (x1... ..xn)| x' + h (x1.xn)| xi = 0 x'i+1 xi = 0 + xi = xi dir. f(x1...xi.xi.. ..1 = a dır.. .. L=1 uzunluklu Boole fonksiyonları için (1) ifadesi geçerlidir.. .xn)| xi =1 xi (1) [(x1... xi =0 + xi ] (2) Tanıt: Önce ilk ifadeyi matematiksel tümevarımla sonra ikinci ifadeyi dual alarak tanıtlayalım..xn)| = a...a..xn) = g(x1. .xi. x 0 i x i= i =1 f(x1... ...xn) = f(x1..xn)= xi dir.xn).xn) f(x1...Teorem 2.xn)=a.xn)= xJ için f(x1.xi..xn)| =x f(x ...xn)= = 0 = f(x1.. ....xn)| x xi =0 i xi =1 i 20 . 1 i xi =1=1 olup f(x1..xn) c) f(x1.xn)| f(x ..x2.xn)=[g(x1.xi. .xn)| x = xJ x'i+xJ xi = xJ(x'i + xi) = xJ1 = xJ f(x1. f(x1....xn)=h(x1..xn)| veya duali f(x1..xn)| x xi =0 i xi =1 i h(x1...xn)|x =1 i +x'i ] [ f (x1.xi.... f(x1..

xn)| xi =0 xi =1 xi =0 i xi =1 Consensus teoremi gereğince = g' (x1.xn)|xi =0 x'i + g (x1.... x2..xi. xn) ] = --= f (0.xi...xn)| h (x1...xi. x2....x'2 ..xn)| x'i + f (x1......xn)| =f(x1..+ f (1....1.15....xn)|xi =1 xi ]' = [ (g' (x1.0) x'1...xn)| ..xi .1) x1x'2x3 xn+ .xi... 1.xn)| g' (x1...xi.. xn+ f (1...0... . geçerlidir.xn) = x'1 f (0............ .. Teorem 2..xi.xn)| x' + g'(x1..xn)| xi =1 xi + h (x1....xn).. Boole fonksiyonlarının birinci tip kanonik açınımı: f : S → S e ndeğişkenli bir Boole fonksiyonu "çarpımlar terimleri toplamı" f(x1.xn)| x' xi =0 xi =0 i +g (x1..xi.....15 e göre açınımı ard ardına n kez uygulanarak f(x1.0.....xn)| + x'i ) ] xi =0 xi =1 = g' (x1. x'n+ f (0..xi.0...xn)| xi =0 ]x'i ] xi +[g (x1.xi.xi.. x'i + g' (x1. . 1.xi..x 2 xn bulunur..xn)| x xi =1 xi =1 i x'i + f (x1. .xn) + x1 f (1.....xn)| xi =0+ xi =1 h(x1... Öyleyse g(x1.xi...0...xi.. xn) ]+x1 [ x'2 f (1.xn)| x xi =0 xi =1 i = f(x1..xi ..xi..... 0. 21 .h(x1. x2....xi ..xn)| xi + xi ) ...xn)| =f(x1.xn) + x2 f (1.xn) + x1 f (1.yazılabilir.xn)| xi x x i =0 i =1 L = k+1 uzunluklu f fonksiyonu için de verilen bağıntı geçerli olduğuna göre her zaman geçerlidir...1) x1.xn)| xi x i =1 g(x1.1) x1x 2… n xn biçiminde ifade edilebilir.xi.xn) c) xi =0| x'i + f (x1.xi .........x'2 ...... Tanıt: Verilen fonksiyonun.0.. xn) = x'1 [ x'2 f (0...xi.1.....xi..xn)| + g'(x1...xi.xi..xi.... (g' (x1.......xi....xi.1) x'1...x'2 x'n+ f (0. 0..xn)| b) xi = 0 h(x1.....1) x'1..0) x'1.xn) = f (0.xn) = [g(x1. x2.. teorem 2..... xn) = x'1 f(0.. (2) eşitliği (1) eşitliğinin duali olduğundan....xn) = g(x1...xn)| xi =1 [g(x1....xn) ]' = [ g(x1... ..0..xn)+h(x1....xi....xn) + x2 f (0.....x'2 xn+ f (1.....1........xi......

. .xn ) = 2 n ∑ f(i) m (x x . .15 Minterim: Bir Boole fonksiyonuna ilişkin 1... .1)+x1+x2+. basamaklarda ki sayamaklar ilgili değişkenlerin aldıkları değerlerdir. .1) . f(i) ye ilişkin eşitliğin sağında fonksiyonun değişkenlerinin aldıkları değerlerin saptanması: i sayısının iki tabanındaki karşılığında.0) ∆ f(1) = f(0... 0 < i < 2n-1 olan 10 tabanında bir sayıdır.x i 1 2 −1 n) yazılabilir. xn) = x1x2 . . x2 xn) = i= 0 f(1..0) + x1 +x2 +.0. .. .16 Boole Fonksiyonunun ikinci tip kanonik açınımı: f:Sn → S e ndeğişkenli bir Boole fonksiyonu "toplamlar terimleri çarpımı" f(x1. . Tanım 2. f(2n-1) = f(1..tip kanonik açınımda çarpımlar terimlerine minterim denir Teorem 2. . .. .1) ve ∆ m0 (x1x2 .1. . . bir basamaktaki sayamak 0 ise ilgili değişken tümleyen (x') olarak.. f(i) ve mi deki i. öyle ki ∆ f(0) = f(0.. mi lere ilişkin eşitliğin sağındaki çarpım terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında. basamaklar değişkenlere karşı düşürüldüğünde. x'n ∆ m1 (x1x2 . . .0. xn dır. xn) = x'1x'2 . tip kanonik açınım bir başka biçimde f (x1x2 .1..1)+x'1+x'2+. .+x'n] biçiminde ifade edilebilir. ∆ n m2 -1 (x1x2 . +Xn)] [ f (0.0.. 22 . xn) = x'1x'2 .. . .1..15 in duali alınarak tanıt yapılır.[ Tanıt: Teorem 2. basamaklar değişkenlere karşı düşürüldüğünde. sayamak 1 ise ilgili değişken kendi (x) olarak çarpımlar teriminde görülür. xn .0. =[ f (0.+x'n] .

2.. Tanıt: Varsayalım ki bir Boole fonksiyonun farklı iki 1.xn )] yazılabilir.. Örnek 2. tip kanonik açınım: f(x1x2) = f (0.4. X ve Y farklı olduğuna göre. Örnek 2. Bu Boole fonksiyonuna ilişkin 1. ve 2. . + x'n dır.Bir Boole fonksiyonuna ilişkin 1.0)x'1x'2+f (0. tip açınım olamaz. xn) = x1 + x2 +.1) = 1. Bir başka deyişle herhangi bir Boole fonksiyonu 2n özel değeriyle yegane olarak belirlenir. 2. en az bir minterimin katsayısı X ve Y de farklı olmak zorundadır. ∆ n M2 -1 (x1x2 . Sonuç 2..1)x'1x2+f(1. n Mi deki i 0 < i <2 -1 olan 10 tabanında bir sayıdır. + x'n . . Bu sonuç 1. tip açınım içinde benzer tanıt yapılır. tip kanonik açınımda tanımlandığı gibidir Mi ler ise ∆ M0 (x1x2 .1 simgelerinin n-li permütasyonları sayısı (2 ) kadar olan tanım elemanına karşı düşen değer elemanları biliniyorsa.0) = A. ve 2. Herhangi bir n-değişkenli Boole fonksiyonuna ilişkin 0. fonksiyon tanımıyla çelişir. f(1.. +xn ∆ M1 (x1x2 . tip açınımı X ve Y olsun. .16 Makterim: Bir Boole fonksiyonuna ilişkin 2. .+x1x2+Bx1x2 dir.1 de verilen S kümesi için f:S → S e tanımlanan iki değerli bir Boole fonksiyonun 2 =2 = 4 adet 0. Teorem 2.xn ) = ∏ 2n −1 i=0 [f(i)+. . tip kanonik açınım bir başka biçimde f (x1x2 . tip kanonik açınımlardan hemen görülmektedir. öyle ki f(i) 1. tip kanonik açınımda toplamlar terimlerine Makterim denir. . O halde farklı iki 1. sayamak 1 ise ilgili değişken tümleyen (x') olarak toplamlar terimlerinde görülür.1) = B olsun. . xn) = x1 + x2 +. . Tanım 2. f(0.17. tip kanonik açınım 23 n 2 2 n . xn) = x'1 + x'2 +. Bu demektir ki fonksiyonun aynı bir tanım elemanına farklı iki değer elemanı karşı düşer. 2.Mi (x1x2 . bir basamaktaki sayamak 0 ise ilgili değişken kendi (x) olarak. f(1.1.0)x1x'2+f (1.1)x1x2 = Ax1x2.1 simgelerinden oluşan tanım elemanı için aldığı değerler f(0. Mi ye ilişkin eşitliğin sağındaki toplam terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında basamaklar değişkenlere karşı düşürüldüğünde. bu fonksiyon yegane olarak belirlenmiş olur. tip açınımlar yeganedir.0) = 0.

örnek 2. bölgede f1 in aldığı değerleri alan. S2 kümesindeki diğer tanım elemanları için Boole fonksiyonunun aldığı değer elemanları yukarıdaki herhangi bir açınım formülünden hesaplanarak bulunabilir.1 den oluşmuş 2n tanım elemanı için fonksiyonun aldığı değerden yararlanarak 1. Oysa f1(0. O halde f2 Boole fonksiyonu olamaz.4 te verilen fonksiyon olup bir Boole fonksiyonudur. aynı ise fonksiyon Boole fonksiyonudur. Boole olmayan bir fonksiyondur. (2. 00 A A Tablo.B+0. Bu fonksiyon tablo biçiminde tablo 2.1)+x1+x'2] [f(1.1)+x'1+x'2] = (A+x1+x2) (x'1+x2) (B+x'1+x'2) dür. karar verilebilir.1 deki işlem tanım tablolarından yararlanarak f(x1x2) |=Ax1x2+x'1x2 +B x1x2 = A A' B' +A' B + B A B = 0.A)=A olduğu halde f2(0. Boole olan ve olmayan fonksiyonlara örnek. f2.2. ) .) tip kanonik açınım formülüyle bulunan değerlerden farklı ise fonksiyon Boole olmayan fonksiyon.B=B x1= B bulunur. 1 (2.f(x1x2) = [f(0.3. tip kanonik açınımlardan yararlanarak.) tip kanonik açınım yazılır. Verilen bir fonksiyonun Boole olup olmadığına. f2 fonksiyonu ise 0-1 den oluşmuş 2n =22=4 tanım elemanı için f1 in aldığı değerleri almaktadır. Örneğin x1x2 = AB domen elemanı için Boole fonksiyonunun aldığı değer.A)=0 dır. Örnek 2.B' + B. Çünkü tablo 2. çift çizgi ile ayrılan 1. N=4. tanım kümesinde arta kalan (Nn-2n) tanım elemanı için fonksiyonun aldığı değer. n: değişken sayısı N=#S olduğuna göre. Tablo 2. (A) .3 de verilmiştir.5. n=2 dir f1 fonksiyonu örnek 2.4 te verilmiştir. veya 2.2.0)+x1+x2] [f(0. fakat ikinci bölgede en az bir yerde f1 den farklı olan Boole olmayan çok sayıda fonksiyon verilebilir. Örnek 2. ( . Örnek Boole fonksiyonu için S2 → S ilişkisi 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 0 B A 1 0 A 0 B B 1 0 AB B BA A BB 1 Sonuç 2.4 te çift çizgi ile ayrılan birinci bölgedeki verilerle f1 e ilişkin kanonik açınımlar. (AB) } kümesi ile (+) . x2= B S2 S 00 A 01 1 Tablo2. Boole fonksiyonu olsaydı f1 in aynı olacaktı.4.1 de yerilen S={(Ø) . (B) . ( ' ) işlemlerinin oluşturduğu Boole cebrinde S2 → S e tanımlanan 2 değişkenli iki fonksiyon tablo 2. ikinci bölgedeki f1 e ilişkin verileri sağlar. 0. 1. 01 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 1 1 0 0 B B A 0 1 1 0 0 A A 0 0 B B B B 1 1 0 0 AB B B BA A A BB 1 1 S2 f1 f2 24 .4 te. Verilen f:S2 → S fonksiyon Boole varsayılarak.0)+x'1+x2] [f(1. x1= A.

1. kanonik açınımlar gereğince. Tanım 2.19.5 te verilen toplama.veya 2.N ) ] dir. Sonuç 2. 0 olan makterimlere ise doğru makterim denir. 0 olan minterimlere ise yanlış minterim denir.20.çarpma. tümleyen işlemleriyle oluşturduğu Boole cebrine iki değerli Boole cebri denir. # S = N olduğuna göre f:Sn → S n-değişkenli Boole fonksiyonu sayısı n n (N ) n (2 dir. Anahtar fonksiyonları: İki değerli Boole cebrinde tanımlanan fonksiyonlara anahtar fonksiyonları denir. 2. Doğru ve yanlış minterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 1. + 0 1 .4.N ] dir.1} kümesinin.4 uyarınca ikili Boole cebrinde tanımlanan bütün fonksiyonlar Boole fonksiyonu olduğuna göre.3. çarpma.13 uyarınca N(N n (N ) n (2 ) n ) olduğuna göre Boole olmayan fonksiyon sayısı [N .8 .1} kümesi için tanımlanan toplama. tip 25 . tip kanonik açınımda yalnızca doğru makterimlerin düşünülmesi yeter. f:S → S e n-değişkenli Boole olmayan fonksiyon sayısı ise [N . tümleyen işlemleri.N dir. tip kanonik açınımlarında yalnızca doğru minterimleri.1} kümesi için tanımlanan Sn → S e n-değişkenli fonksiyonların tamamı Boole fonksiyonudur. teorem 2. N n (N ) =N n (2 ) = 2 n (2 ) dir. Sn → S e toplam fonksiyon sayısı. tip kanonik açınımında katsayısı 1 olan makterimlere yanlış.17. Boole fonksiyonları için 0. Anahtar fonksiyonlarının 1. S={0. N dir.Diğer tanım elemanlarına karşı düşen değer elemanları bağımsız seçilemez. 0 1 ' 0 0 1 0 0 0 0 1 1 1 1 1 0 1 1 0 İleride ki konularda iki değerli Boole cebrinin bir matematiksel model olarak temsil ettiği fiziksel sistemler üzerinde duracağız. Tanım 2. Tablo 2. Farklı seçim sayısı. Tanım 2. çünkü açınım formülüyle yegane olarak belirlenirler.5 İki Değerli Boole Cebri ve Anahtar Fonksiyonları Tanım 2. İki değerli Boole Cebri: 0 ve 1 birim elemanlarından oluşan S={0. 2. Doğru ye yanlış makterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 2. O halde Boole fonksiyonu sayısı N n (2 ) n (N ) n n (2 ) Sonuç 2. Tablo 2. Çünkü 1.5.1 den oluşmuş 2 tanım elemanına karşı düşen değer elemanları bağımsız olarak seçilebilir. bütün anahtar fonksiyonları Boole fonksiyonu olup formül biçiminde ifade edilebilirler. S = {0. tip kanonik açınımında katsayısı 1 olan minterimlere doğru. Sonuç 2. -N farklı işaretin 2 Ii permütasyonları sayısı.

3.5. 2. x2 x3 x1 f(x1x2x3) Minterimler makterimler i 2 1 f(i) Mi Mi 2 2 20 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 M0=x1+x2+x3 M1=x1+x2+x'3 M2=x1+x'2+x3 M3=x1+x'2+x'3 M4=x'1+x2+x3 M5=x'1+x2+x'3 M6=x'1+x'2+x3 M7=x'1+x'2+x'3 f(x1.Bir Boole fonksiyonuna ilişkin doğruluk tablosu. .5.tip kanonik açınım ise f (x1x2x3)=Π 0..xn) = Σ Doğru minterimler veya biçiminde olur. tip kanonik açınımları f(x1. tip açınımda 0 olurlar ve fonksiyonun ifadesinde görülmezler.x2.x2..xn) = Σ Doğru minterimlerin 10 tabanındaki indisleri. Anahtar fonksiyonlarının bir gösterilimi de f(x1. . tip kanonik açınımı f (x1x2x3) = Σ 2.. ve 2.6 da bir anahtar fonksiyonuna ilişkin doğruluk tablosu ve minterim ve makterimler verilmiştir.6. Örnek 2. Aşağıdaki Tablo 2.x2.açınımda 1. . ve fonksiyona ilişkin minterim ve makterimler.. O nedenle 1.x2.xn) = Π Doğru makterimlerin 10 tabanındaki indisleri f(x1.xn) = Π Doğru makterimler biçiminde yazılabilir.6. .4. Tablo 2.1.m0+0 m1+1 m2+0 m3+1 m4+1 m5+0 m6+ 1 m7 = m2+m4+m5+m7 = x'1x2x'3+x1x'2x'3+x1x'2x3+x1x2x3 dır.21 Doğruluk tablosu: İki değerli Boole cebrinde bir fonksiyona ilişkin tanım ve değer kümesi elemanlarını gösteren tabloya doğruluk tablosu denir.7 = f(0)m0+f(1)m1+f(2)m2+f(3)m3+f(4)m4+f(5)m5 + f(6)m6+f(7)m7 = 0. 2.6 =[f(0)+M0] [f(1)+M1] [f(2)+M2)] [f(3)+M3] [f(4)+M4] [f(5)+M5]+[f(6)+M6] +f[(7)+M7] =[0+M0] [0+M1] [1+M2] [0+M3] [l+M4] [l+M5] [0+M6] [1+M7] 26 . Tanım 2.4. veya Örnek fonksiyonun 1. Örneğin f(x1x2x3) = Σ 2.7 ile gösterilen anahtar fonksiyonu f(010) =f (100) = f (101) = f (111) =1 ve f(000) = f (001) = f(011) =f (110) = 0 olan bir fonksiyondur.

6 Özet Bu bölümde en genel anlamda Boole cebri ve bu cebirde tanımlanan Boole olan fonksiyonlarla Boole olmayan fonksiyonlar incelenmiştir. ve 2.M1. Son olarak ta ikili Boole cebri.M6 =(x1+x2+x3) (x1+x2+x'3) (x1+x'2+x'3 ) (x'1+x'2+x3) dır 2. Boole olan fonksiyonlara ilişkin genel 1. Bundan sonraki bölümlerde yalnızca ikili Boole cebri kullanılacaktır. tip kanonik açınımlar verilmiştir.M3. bu cebirde tanımlanan anahtar fonksiyonları ve bu fonksiyonların minterim ve makterimler cinsinden nasıl yazıldığı gösterilmiştir. 27 .=M0.

Dildeki ifade Önermeler Cebrinde Boole Cebrinde olumsuz x -x Olumsuz x' x veya y veya ikisi de x ∨ y Birleşim x+y x ve y x ∧ y Kesişim x. önermeler cebrinin ( ∨ ) birleşim. Tanım 3.1 deki gibi betimlenebilirler. Akım mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri akımın olup olmamasını simgeliyorsa. Y(yanlış) } kümesi ve aşağıda tablo 3. Tanım 3. Dildeki cümleler. 3.2.1. çarpma( ∧ ). Pozitif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0 ın simgelediği gerilimden (akımdan) büyükse dizge pozitif mantıkla çalışıyor denir. S={ D(doğru).1 Giriş Bu bölümde sırasıyla önermeler cebrinin ve kapı elemanlarından oluşan sayısal dizgelerin. Dilde kullandığımız bazı cümleler. Tablo 3. bir Boole cebri oluşturur.y' yi gerektirir x'+y x eğer ve yalnız y x=y xy+x'y' Teorem 3.3. (`) olumsuz işlemleriyle aşağıdaki tablo 3. bu dizge gerilim mantığı ile çalışıyor denir. Tanım 3. önermeler cebri ve Boole cebri karşılaştırması.y Eğer x öyleyse y x→ y x. Tanım 3. X ve Y önerme değişkenleri olup D(doğru) ve Y(yanlış) değerlerinden birini alırlar.1. Buna göre "Bu gün Gümüşsuyunda yağmur yağabilir" bir önerme değildir ama "Bugün Gümüşsuyunda yağmur yağdı” bir önermedir.BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ 1.1. ( ∧ ) kesişim. 28 .2 te tanımlanan toplama( ∨ ). Gerilim mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri gerilimin olup olmamasını simgeliyorsa. Negatif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0'ın simgelediği gerilimden (akımdan) küçükse dizge negatif mantıkla çalışıyor denir. olumsuz(-) işlemleri.4. bu dizge akım mantığı ile çalışıyor denir.ikili Boole cebri ile matematiksel olarak nasıl modellendirileceği incelenecektir. Bu betimlemede önermelerin özelliği ya doğru ya da yanlış olmasıdır. Boole cebrindeki {S} kümesinin 1 ve 0 elemanları. fiziksel dizgelerdeki elektriksel büyüklüklerin (akım veya gerilim) olup olmamasına karşı düşürüleceklerdir.2 Önermeler Cebri ve İki Değerli Boole Cebri Bilindiği gibi önermeler cebri dilin matematiksel betimlemesinde kullanılır.

F önermesi. Netice olarak F önerme fonksiyonu. Örneğin yukarıdaki fonksiyondaki terimler U parantezine alınabilir.V. aksi halde yanlış(Y) olan bir F önerme fonksiyonu düşünelim. Buna göre F önermesi: F = UVY'+UZ biçiminde bir Boole fonksiyonu ile ifade edilebilir.VE kapısı (AND gate): Şekil 3. 1. z': Kapı kapalı Koşullardan herhangi biri sağlandığında F = 1.3 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri Önce yaygın biçimde kullanılan kapı elemanlarını tanıyalım. Boole cebri aksiyomları sağlatılarak tanıt yapılabilir. çarpma ve olumsuz işlemlerinin tanım tablosu. Bu işlem lojik çarpma işlemine karşı düşer. 1 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. toplamı biçiminde görülecektir. koşulların toplamı biçiminde görülecektir. U: Asansör çalışıyor V: Asansör boş Y: Asansör çağrılmış . içi boş ve çağrılmamışsa ve/veya b) Asansör çalışmakta ve kapısı açık koşulları altında doğru aksi halde yanlış olsun.Y. Önermeler cebri işlemlerinden toplama. değişkenlerin çarpımıyla elde edilen koşulların. Örneğin aşağıdaki koşullardan en az biri ( VE/VEYA) sağlandığında doğru(D). a) Asansör çalışmakta. herhangi bir değişkenin istenmeyen bir değer almasında (0) olacaktır.2. x y X∨ Y X∧ Y -x D D D D Y D Y D Y Y Y D D Y D Y Y Y Y D Tanıt: D→ 1.Tablo 3. 3. Yani F. Önerme fonksiyonu bir Boole fonksiyonu ile temsil edilebilir. Bu Boole fonksiyonu üzerinde yapılacak çeşitli işlemler sonucu sözle anlatım farklı biçimlerde ifade edilebilir. Bu lojik toplama işlemidir. Herhangi bir koşul ise belli değişkenlerin birlikte 1 değeri almalarında (1). Y': Asansör çağrılmamış z: Kapı açık . Y→ 0 a karşı düşürülüp. Şimdi sırasıyla U.Z değişkenlerini aşağıdaki önermelerle tanımlayalım. Bu fonksiyon bir asansörün güvenilir çalışabilmesi için uyarı işareti üreten fonksiyonda olabilir. sağlanmadığında ise F=0 olacaktır. 29 .

x 0 1 x' 1 0 x x' Şekil 3. x 0 0 1 1 y 0 1 0 1 x+y 0 1 1 1 x y x+y Şekil 3.5 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.3 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.4.3. TÜMLEYEN kapısı (NOT gate): Şekil 3.1 VE kapısının doğruluk tablosu ve gösterilişi 2. 6.4 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. VEYA kapısı (OR gate): Şekil 3.Ayrıcalı-VEYA kapısı (Exclusive-OR gate): Şekil 3.TÜVEYA kapısı (NOR gate): Şekil 3.6 da giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. TÜVE kapısının doğruluk tablosu ve gösterilişi 5.2 VEYA kapısının doğruluk tablosu ve gösterilişi 3. TÜVE kapısı (NAND Gate): Şekil 3.x y 0 0 1 1 0 1 0 1 xy 0 0 0 1 x y xy Şekil 3. x 0 0 1 1 y (xy) ' 0 1 1 1 0 1 1 0 x y (xy) ' Şekil 3. 30 . TÜVEYA kapısının doğruluk tablosu ve gösterilişi.5.2 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. x 0 0 1 1 y 0 1 0 1 (x+y) ' 1 0 0 0 x y (x+y) ' Şekil3. Tümleyen kapısının doğruluk tablosu ve gösterilişi 4.

aynı işaretli ise 0 çıkışını verir. Lojik devrelerde kullanılan tümleştirilmiş devreleri dört gruba ayırmak mümkündür. CMOS gibi ) Bu teknolojiler ve kapı elemanlarının iç yapısı bu dersin kapsamı dışında tutulmuştur. Tanım 3. giriş-çıkış ilişkisi verilerek tanımlanmıştır.çıkış bağıntısı (tanım bağıntısı) formül biçiminde yazılarak ta kolayca bulunabilir. kapılara ilişkin giriş . Çıkış yelpazesi (Fan out) Bir kapı elemanından alınabilecek maksimum çıkış sayısına denir. Şekil 3. MOS. Ayrıcalı-VEYA kapısının VEYA kapısından ayrılması 11 girişi için de çıkışın 0 olmasıdır. Mantık devresi: Sonlu sayıda kapı elemanlarından oluşan ve aynı bir girişine birden fazla çıkışın bağlı olmadığı birleşik devreye denir. değişkenlerin tümleyenleri için de kullanılabilir. kapıların girişlerinde. Tek giriş ve tek çıkışı olan tümleyen elemanından ise 8 tanesi ticari bir tümleşik devrede görülür. Kapıların çıkışında. tümleyen işlemi için kullanılan küçük yuvarlak (o) işareti.7 de iki SSI elemanı örneği verilmiştir. İki giriş ve bir çıkışlı kapı elemanlarından bir SSI elemanda normal olarak dört tane bulunur. Transistörlerle yapılan gerçekleştirilmelerde çeşitli teknolojiler kullanılmaktadır ( TTL. Bu dersin kapsamı içerisinde kapı elemanları. Her bir kapı elemanının gerçekleştirilmesi için transistörlerden yararlanılır. Yani Ayrıcalı-VEYA kapısı girişler farklı işaretli ise 1 çıkışını. tümleştirilmiş devre olarak satılırlar. Tanım 3. pozitif (negatif) akım (gerilim) mantıkları S={ 0. 31 . tümleyen işlemlerine karşı düşürülerek. Tanım 3.6 Ayrıcalı-VEYA kapısına ilişkin doğruluk tablosu ve gösterilişi.1 } kümesine VE. Mantık devreleri. iki değerli bir Boole cebri ile matematiksel olarak modellendirilebilirler. SSI elemanlar içlerinde 10 kadar kapı elemanı bulunduran devrelerdir.5.6.14. SSI (Single Scale Integrated Circuits) Küçük ölçekli tümleşik devreler. Giriş yelpazesi (Fan in) Bir kapı elemanına uygulanabilecek maksimum giriş sayısına denir. VEYA. TÜMLEYEN kapıları çarpma. Kapı elemanları yukarıda gösterildiği gibi tek başlarına ticari olarak satılmazlar.x y x ⊕y x 0 0 0 x ⊕y 0 1 1 y 1 0 1 1 1 0 Şekil 3. toplama. Bir kombinezonsal devreye ilişkin Boole fonksiyonu.

Buna göre aynı girişe. her bir girişe bir bağımsız değişken karşı düşürülüp fonksiyon olarak bulunur.14 vcc 13 12 11 10 9 8 vcc 14 13 12 11 10 9 8 grd grd 1 2 3 4 5 6 7 1 2 3 4 5 6 7 vcc: besleme gerilimi grd:toprak Şekil 3. x1 x2 x3 Kombinezonsal devre f 32 . girişleriyle yegane olarak belirlenen mantık devrelerine denir. her bir Boole fonksiyonuna da en az iki kombinezonsal devre (sentez) karşı düşürülebilir. her bir çıkışa ilişkin bir Boole fonksiyonun bulunmasıyla yapılabilir. devreler teorisinde.7. düğüm yöntemleri gibi. Kombinezonsal devre: çıkışları. 100-1000 kadar kapı elemanı bulunabilir. Örneğin mikroişlemciler bir VLSI elemandır. yine bu dersin kapsamında incelenecektir. devrede gözlenerek bir doğruluk tablosu oluşturulur. bilindiği gibi. Bu tabloya karşı düşen Boole fonksiyonu. LSI (Large Scale Integrated Circuits) Büyük ölçekli tümleşik devrelerde. Bu fonksiyonların bulunması devreler teorisindekine göre çok daha basit ve kolaydır. çeşitli yöntemlerle yapılmaktadır. devrenin analiz edilmesine karşı düşer (Giriş/çıkış ilişkisinin analitik ifadesi). Verilen bir kombinezonsal devreye karşı düşen Boole fonksiyonunun bulunması. bu fonksiyon f = x1x2 + x'3 Boole fonksiyonuna eşdeğerdir. Tanım 3. Her bir kombinezonsal devreye bir Boole fonksiyonu (analiz).Oysa lojik devrelerde analiz işlemi. İlerde göreceğimiz gibi bu devreler ardışıldır. Analiz işlemi. İleride nasıl elde edebileceğimizi göreceğimiz gibi. analiz için aranan fonksiyondur.örneğin çevre. Analizi yapılacak devre giriş ve çıkışları belirlenmiş bir kapalı kutu olarak verilmiş olsun.7 Pratikte kullanılan iki SSI tümleşik devre şeması MSI (Medium Scale Integrated Circuits) Orta ölçekli tümleşik devreler. içersinde 10100 kadar kapı elemanı bulunduran devrelerdir ve bu dersin kapsamında incelenecektir. farklı çıkışlar veren mantık devresi kombinezonsal değildir. Örneğin şekil 3.8 de üç girişli ve tek çıkışlı bir kombinezonsal devre ve buna ilişkin doğruluk tablosu verilmiştir. Kombinezonsal devrenin çıkışı. Her bir giriş permütasyonu ve buna ilişkin çıkış. tanım gereğince girişler cinsinden yegane olarak belirlendiğine göre. VLSI (Very Large Scale Integrated Circuits) Büyük ölçekli tümleşik elemanlar binlerce kapı elemanını kapsayan devrelerdir bu dersin kapsamında incelenmeyecektir.

kapı elemanları ve bağlantılarıyla verilmiş olsun.Girişler bağımsız egişkenler x1 x2 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 Bağımlı değişkenler x3 0 1 0 1 0 1 0 1 f 1 0 1 0 1 0 1 1 x1x 0 0 0 0 0 0 1 1 x3’ 1 0 1 0 1 0 1 0 x1x2+x3’ 1 0 1 0 1 0 1 1 Şekil 3.9 Bir kombinezonsal devreye karşı düşün Boole fonksiyonunun bulunmasına örnek Giriş ve çıkışları belli (doğruluk tablosu veya fonksiyonu belli) bir kutuya ilişkin. tip kanonik açınım için çarpımlar terimleri. formül biçiminde bulunabilir. çarpımlar terimlerinin toplamı olan fonksiyon da. bir kapalı kutu biçiminde değil de. tip kanonik açınımlardan yararlanarak.9 de bir örnek verilmiştir. iki seviyeli olarak elde edilir. sentez işlemi. Analizi yapılacak kombinezonsal devre. ve 2. 1. 1. kapı çıkışının girişleri cinsinden yazılması ve bu işleme devrenin çıkışına gelinceye kadar devam edilmesidir. VE kapıları 1. lojik devrelerde en az iki çözümlüdür. her birine birer tane olmak üzere. Tutulacak yol.. n-girişli VE kapılarıyla. Şekil 3. Seviye ye karşı düşer. 33 . VEYA kapısının çıkışında. en az iki kombinezonsal devre karşı düşürülebilir. her kapının tanım bağıntısını kullanarak. VEYA kapısı 2.8 Örnek kombinezonsal devreye ilişkin doğruluk tablosu ve karşı düşen Boole fonksiyonu. n-girişli VE kapılarının çıkışlarının bir VEYA kapısının girişine verilmesiyle. n-değişkenli bir Boole fonksiyonuna. Sonuç çarpımlar terimlerinin toplamı VE-VEYA devresidir. doğruluk tablosuna gerek olmadan. x1 x2 x1x2 f =x1x2+x3' x'3 x3 Şekil 3. Bu durumda analiz için gerekli olan fonksiyon. kapı elemanlarında oluşmuş devrenin bulunması.

2.6. f . Örneğin f(x1x2x3) = Σ 5. iki-kapı elemanı gecikmesinin toplamı kadar olduğu. Şekil 3. benzer biçimde.10 b de de aynı fonksiyonun 2. İki-seviyeli gerçekleştirilmelerde devrenin cevap verme süresinin. f 2.10 Bir Boole fonksiyonuna ilişkin iki iki-seviyeli en genel biçimde kombinezonsal devre. . . . .seviye . . iki seviyeli bir kombinezonsal devre elde edilir. 1. Seviye ye karşı düşer.4 = (x1+x2+x3) (x1+x2+x'3ı (x1+x'2+x3) (x1+x'2+x'3 )(x1+x2+x3) fonksiyonuna ilişkin iki iki seviyeli kombinezonsal devre Şekil 3. 2.1. tip kanonik açınım için de. . VE kapısı 2. Sonuç toplamlar terimlerinin çarpımı VEYA-VE devresidir. . seviye 2.3.10 a da bir Boole fonksiyonunun 1. tip kanonik açınımına ilişkin iki seviyeli kombinezonsal devreler en genel biçimde verilmiştir. VEYA kapıları 1. . önce VEYA kapıları sonra VE kapısı kullanılarak. seviye (a) çarpımlar terimlerinin toplamı (b)toplamlar terimlerinin çarpımı Birinci tip Kanonik açınım İkinci tip kanonik açınım f = ∏ (f (i ) + Mi ) f = ∑ f (i )mi Şekil 3.. 34 . . Şekilde görüldüğü gibi.. tip kanonik açınımına ilişkin. şekil 3. .7 = x1x'2x3+x1x2x'3+x1x2x3 = Π 0. . seviye 1.11 de verilmiştir. genel olarak söylenebilir.

11. Burada yalnız çarpma ve tümleyen işlemleri vardır. çarpma. Teorem 3. eksik olan çarpma işlemi.y' )' biçiminde elde edilir. VEYA.9. Tanım 3. 35 . TÜVE veya TÜVEYA işlemleri (elemanları) birer minimal bütün oluştururlar. TÜVEYA işleminin minimal bütünlüğü. bu işlemler (elemanlar) bir bütün oluşturuyor denir. benzer biçimde tanıtlanabilir. Bir örnek Boole fonksiyonuna ilişkin iki iki-seviyeli kombinezonsal devre. TÜMLEYEN kapı elemanları) bir bütün oluştururlar. Teorem 3.8. kanonik açınımları vardır ve bu açınımlar toplama. tümleme işlemleriyle ifade edilirler. ve 2. tümleyen ve toplama işlemleriyle xy = ( x' + y' )' biçiminde elde edilir. Burada yalnız toplama ve tümleyen işlemleri vardır.4. belli işlemlerle (elemanlarla) ifade edilebiliyorsa (gerçekleştirilebiliyorsa). çarpma. Tanıt: x.3. Tanım 3.x1 x2 x '3 x1 x '2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x '3 x1 x '2 x3 x1 x '2 x '3 x '1 x2 x3 f f Şekil 3. Bütün Boole fonksiyonlarının 1. TÜMLEYEN elemanları) ile çarpma ve tümleyen (VE. Örneğin toplama. tümleyen ve çarpma işlemleriyle x + y = ( x'.y = [ (xy)' (xy)' ]' x + y = [ (xx)' (yy)' ]' x' = (xx)' olduğundan TÜVE işlemi bir minimal bütün oluşturur. Şöyle ki x. Toplama ve tümleyen işlemleri (VEYA. Bütün işlemler (elemanlar): Herhangi bir Boole fonksiyonu. TÜMLEYEN işlemleri) bir bütün oluştururlar. eksik olan toplama işlemi. O nedenle bu işlemler birer bütün oluştururlar. Tanıt: İlki için. tümleme işlemleri (VE.y = [ (x+x)' + (y+y)' ]' x + y = [ (x+y)' (x+y)' ]' x' = (x+x)' dır. Minimal bütün işlemler (elemanlar): Bütün işlemlerin (elemanların) sayısı minimum ise bu işlemler (elemanlar) bir minimal bütün oluşturuyor denir. İkincisi için.

b) Örnek mantık devresine ilişkin çizge Şekil. Teorem gereğince tümleyenin tümleyeni kendisine eşittir. elde edilen çizgeye denir.. Örneğin şekil 3. Tanım 3.12.x3. üstelik bütün elemanları aynı tip kapı elemanlıdır. Bir mantık devresine ilişkin graf (çizge): Her bir kapı elemanına bir düğüm..+ x'n) = (x1.12 Yalnızca TVE kapıları kullanılarak bir Boole fonksiyonunun en genel gerçekleştirilişi Benzer biçimde 2 kanonik açınım için de yalınızca TVEYA kapılarıyla ( bütün kapıları TVEYA kapılarıyla değiştirerek) en genel bir devre verilebilir.seviye 2. seviye 1. f = f = f 1.12 b de verilmiştir.8 a da verilen iki seviyeli devrede.. x1 x2 x3 A C f x1 x2 B A x3 B C f a)Örnek mantık devresi. 36 . Bir mantık devresi ve çizgesi.Şekil 3.. seviye 2. Bakınız Şekil 3. çünkü De Morgan teoremi gereğince (x'1+ x'2+ x'3 +. Öte yandan bütün girişleri tümleyen olan bir VEYA kapısı bir TVE kapısına eşdeğerdir.seviye 2. elde edilen devre ilk devreye eşdeğer.. seviye Şekil 3. Tümleşik devre teknolojisi açısından bu sonuç yararlıdır. giriş çıkış açısından sonuç değişmeyecektir.xn)' dir. gerektiğinde aynı tip kapı elemanlarıyla gerçekleştirmek olasıdır. seviye 1. VE kapılarının çıkışlarının tümleyenlerini ve VEYA kapılarının girişlerinin de tümleyenlerini aldığımızı düşünsek. her bir giriş ve çıkışa da işaretin akışına göre yönlendirilmiş bir topolojik eleman karşı düşürülerek. Bu sonuca göre 1.10.12a daki mantık devresine ilişkin çizge. Görülüyor ki bütün Boole fonksiyonlarını.tip kanonik açınıma karşı düşen iki-seviyeli gerçeklemede.12.x2.3. Şekil 3. bütün kapıları TVE kapılarıyla yer değiştirdiğimizde.

bir çevre içeriyorsa. f çıkış fonksiyonu. Bunlara da 2 kapıları diyelim.13.13.5. Öyle kapılar vardır ki girişleri x1. . İleri beslemeli bir mantık devresi kombinezonsaldır. . Çevre: İki ucu birleşik yola çevre denir. 1 ve 2 kapı çıkışları yalnızca x1. girişleri yalnızca devrenin girişleri olan. bir başka kapı elemanının çıkışından beslenmek zorundadır. kombinezonsal veya kombinezonsal olmayan (ardışıl) olabilir.24. Tanım 3. Geri beslemeli mantık devreleri. Teorem 3. en az bir kapı elemanı vardır. Böyle devam edilerek devrenin çıkışlarına varılır. bir çevre içermeyen mantık devresine denir. girişlerinden en az biri.Tanım 3. kapı elemanları sonlu ve devre birleşik olduğundan. varsayım gereğince. Yukarıda sözü edilen kapılara 1 kapıları diyelim. topolojik elemanların yönleri doğrultusunda ilerleyerek. 37 . xn girişleriyle belirlendiğine göre. Şekil 3. A ve B düğümleri arasında bir yol vardır denir. Tanıtı bir örnek üzerinden yapabiliriz. en az bir kapı elemanı vardır" önermesinin doğru olduğunu tanıtlayalım. varsayımla çelişir.6. girişler cinsinden yegane olarak belirlenir ve f= [(x'1+ f ) x2 + x1 ]x3 = [(x'1+ f + x1 ) (x2 + x1) ] x 3 = ( x1+x2)x3 dür x '1 x 2 x1 x3 f Şekil 3. Tanım 3. Tanım 3. bu devreye geri beslemeli devre denir.xn le yegane olarak belirlenir.xn ve 1 kapılarının çıkışları olsun. Varsayalım ki bu önerme yanlış. varsayım gereğince. . Yol: Bir çizgeye ilişkin bir A düğümünden hareketle. çıkışta x1. yani ileri beslemeli bir mantık devresinde.12 b de verilen mantık devresi ileri beslemelidir. . İleri beslemeli mantık devresi: Çizgesi. bir başka kapı elemanının çıkışıdır.12. Herhangi bir kapı elemanı seçelim. O halde varsayım yanlış. Her bir kapı çıkışı daha öncesine giderek yegane olarak x1. Örneğin Şekil 3.13 de verilen geri beslemeli mantık devresi kombinezonsaldır. Teorem 3. Tanıt: Önce "ileri beslemeli bir mantık devresinde. Bu devrenin ileri beslemeli olmadığını gösterir. Bu yeni kapı elemanı da. Böylece devam edilirse.11. O halde devre kombinezonsaldır. bir B düğümüne varılıyorsa. yalnızca devre girişlerini veya bir alt kümesini giriş kabul eden. aynı bir devre elemanı iki defa hesaba katılmak zorundadır.xn girişleri cinsinden ifade edilebilir. Kombinezonsal olan bir geri beslemeli mantık devresi. Geri beslemeli mantık devresi: Bir mantık devresine ilişkin çizge.

011. çıkışlar 0. ardışıldır. 38 . Uygulanan giriş dizisi ayrıca tablo biçiminde verilmiştir. f=x1x3+x2x3f olup sırasıyla t0. kombinezonsal değil.t3 anları için x1x2x3= 000. kapı elemanlarından oluşan devrelerle nasıl gerçekleştirilebileceği konuları ele alınmıştır. Bu devrelerin davranışlarının Boole fonksiyonlarıyla temsil edilebileceği gösterilmiştir.14 de verilen. 14. 3.t2. x1 x 2 x1 x3 f f = [(x 1 + f) x 2 + x 1 ] x 3 = (x 1 + f) (x 1 + x 2 ) x 3 = (x 1 + x 2 f) x 3 = x 1 x 3 + x 2 x 3f x1 x2 x3 f t0 0 0 0 0 t1 0 1 1 0 t2 1 1 1 1 t3 0 1 1 1 Şekil 3.1 dir.1.Kombinezonsal olmayan (ardışıl) bir geri beslemeli mantık devresi.t1.4 Özet Bu bölümde iki değerli Boole cebrinin uygulandığı önermeler cebri ve kapı elemanlarından oluşan mantık devreleri incelenmiştir. Belli bir davranış biçimi betimleyen Boole fonksiyonlarının. devre kombinezonsal olamaz. 111.Şekil 3. geri beslemeli devre. Aynı 011 girişi için çıkışlar farklı olduğundan. 011 girişleri uygulandığında.0.

Her bir fonksiyona ilişkin devreler Şekil. g ye f in minimal fonksiyonu denir. bir karmaşıklık tanımıdır. Bu bölümde ise sentezin. Oysa g2(x1x2x3) = x1(x2+ x3) + x'1x'2 biçiminde yazılan. bütün kriterlere cevap yerebilen. çarpımlar toplamı (toplamlar çarpımı) biçiminde. pratikte kombinezonsal devre sentezinin. tanımlanması oldukça zor bir kavramdır. Minimal (indirgenmiş) fonksiyon: Bir g fonksiyonu. gerçekleştirilmesi üzerinde durulacaktır. Oysa çeşitli kriterler için.4. 39 . Örneğin eleman sayısı az olan basit bir devre. sentez sorunu da ele alınmış. tutulan yol.5. İstenen ideal tanımın yapılmasındaki güçlük nedeniyle. Bir Boole fonksiyonunun karmaşıklığı veya ona karşı gelen devrenin karmaşıklığı. kapı devrelerine ilişkin Boole fonksiyonlarının bulunması.7 f(x1x2x3) = x'1x'2x'3 + x'1x'2x3+ x1x'2x3 + x1x2x'3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3) = x1x2+x1x3 + x'1x'2 fonksiyonu tanıma uygun bir minimal fonksiyondur. 4. eleman girişleri sayısına (giriş yelpazesi).6. minimal karmaşıklık tanımının verilmesidir. gerçekleştirilen fonksiyonların devreleri. f fonksiyonuna eşdeğer. daha az sayıda kapı elemanlarıyla.BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ Önceki bölümde. çarpımlar toplamı biçiminde olmadığından. nasıl yapılacağı örneklerle incelenecektir. tanım gereğince minimal değildir. hata saptanması bakımından karmaşık olabilir. f(x1x2x3) = Σ 0. birbiriyle çelişen sonuçlar verebilir. minimum sayıda minimum değişkenli terimden oluşuyorsa. Tanım 4.1.1. verilen bir fonksiyona eşdeğer. gerçekleştirilmesinde kullanılan toplam eleman sayısına göre.1 Giriş Amaç. farklı eleman grupları kullanılmasına göre farklı biçimlerde tanımlanabilir. fonksiyonların bulunmasıdır. ve 2. fakat karmaşıklığı daha az olan. kapı devresinin bulunması. Ayrıca bir Boole fonksiyonuna ilişkin. İdeal olanı. 1. g2 eşdeğer fonksiyonu.1 de verilmiştir. analiz sorunu incelenmişti. belli koşullar altında. Bundan sonraki adım da. Örneğin fonksiyonun karmaşıklığı. hata saptamasının kolaylığına. kolay onarılabilir olmasına. Değişik kriterlere göre bir fonksiyonun veya devrenin karmaşıklığı değişmektedir. tip kanonik açınımlara ilişkin genel iki seviyeli devreler verilmiştir.

Tanıma uygun minimal ve minimal olmayan fonksiyonlar ve devreleri. Önceki örnekteki f e eşdeğer g2(x1x2x3)= x'1x'3+x1x'2+x2x3 ile g3 (x1x2x3) =x'1x2 +x'2x'3+x1x3 fonksiyonları hem indirgenemeyen hem de minimal fonksiyonlardır.4. 40 . Tanım 4.7 f(x1x2x3) = x'1x'2x'3 + x'1x2x'3+ x'1x2x3 + x1x'2x'3+ x1x'2 x3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3)= x'1x'3+x'2x'3+x2x3+x1x3 fonksiyonu indirgenemeyendir. Örneğin f(x1x2x3) = Σ 0. Her minimal fonksiyon indirgenemeyendir. irredundant) fonksiyon: Bir f fonksiyonuna eşdeğer indirgenemeyen g fonksiyonu. genel gerçekleştirmeye göre hem kapı sayısı hem de kapılara ilişkin giriş yelpazeleri bakımından daha basittir.2.2. fakat minimal değildir. Minimal fonksiyona ilişkin devre. 2.1. Aynı bir fonksiyona ilişkin birden fazla minimal veya indirgenemeyen fonksiyon olabilir.3.4. Bir başka deyişle minimal veya indirgenemeyen fonksiyonlar yegane değildir. Sonuç 2. karşıtı doğru değildir. çarpımlar toplamı biçiminde olan ve herhangi bir değişkeni kaldırıldığında f le eşdeğerliği bozulan fonksiyondur.5.x1 x2 x3 x1 x2 x1 x3 x1 x2 f x2 x3 x1 x2 g x1 g b a c (a) f = x1'x2'x3' + x1'x2'x3 + x1x2x3' + x1x2x3 + x1x2'x3 (b) g = x1x2 + x1x3 + x'1x'2 (c) g = x1(x2 + x3 ) + x'1x'2 Şekil. Sonuç 1. İndirgenemeyen ( irreducible. seviyedeki elemanın giriş yelpazesi terim sayısı kadardır. Gerçekleştirmede terimler kapı elemanlarına ve terimlerdeki değişken sayısı da giriş yelpazelerine karşı düşer.

4. f tarafından örtülüyor (p→ f) ve p deki herhangi bir değişken kaldırıldığında f. genel ve bilgisayar programlamasına elverişlidir. Tanım 3. sonra adımlarını ayrı ayrı inceleyeceğiz.1 Tablo yöntemi Önce 1.4. VE kapılarının giriş yelpazesi. VE kapılarının sayısı. f tarafından örtülmemektedir. tablo yöntemi olup. verilen minimal fonksiyona ilişkin devrede. Tablo 4. h yı örter (f⊇ h). Örneğin f(x1x2x3) = x'1x2+ x1x3 + x'2x'3 fonksiyonu için p = x'1x2 bir asal bileşendir. kapılarının giriş yelpazesi ve VE kapısının giriş yelpazesi azalır. VEYA kapılarının sayısı. Benzer biçimde 2. bir çarpımlar terimi olsun ve f* da görülsün. (α) asal bileşen olmadığından en 41 . kolaylık sağlar. p ye f in asal bileşenidir denir. h→ f) x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 h 1 1 0 0 0 0 1 0 f 1 1 0 0 1 1 1 1 Tanım 4. Örten (cover) fonksiyon: g fonksiyonun 1 değerini aldığı her giriş için f fonksiyonu da 1 değerini alıyorsa.1 tip açınım için. x'1 ve x2 kaldırıldığında. Gerekir veya örten fonksiyonlara örnek (f⊇ h. g ye f için gerekir veya f. VEYA.1. Birincisi. Tablo 4 1de.4. VEYA kapısının giriş yelpazesi azalır.2.2 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması Bu bölümde önce yöntemi tanıtıp. (α) da. tip açınım için verilen minimal fonksiyona ilişkin devrede. gibi) fonksiyonların minimalleştirilmesinde. tip kanonik açınım için minimalleştirmeyi inceleyeceğiz. bağımsız değişken sayısı az olan (3. veya f . Çünkü p = x'1x2 de . Quine McCluskey yöntemi diye de bilinen. Asal bileşen (prime implicant) Eğer p çarpımlar terimi. sırasıyla geriye kalan x2 ve x'1 .1. Sırasıyla g→ f veya f ⊇ g ile gösterilir.5. p yi örtmüyorsa. Bir fonksiyona ilişkin. tip sonra benzer yolla 2. 4. Minimal fonksiyonların bulunmasına ilişkin iki yöntem verilecektir. İkincisi Karnaugh diyagramı yöntemidir. Teorem 4. g yi örtüyor denir. Bu yöntem.verilen h = x'1x'2+ x1x2x3 fonksiyonu f = x1+x'2 için gerekir (h→ f). indirgenemeyen fonksiyondaki çarpımlar terimleri asal bileşenlerdir. 4. f in asal bileşeni olmayan. Tanıt: f e eşdeğer ve indirgenemeyen bir fonksiyon f* olsun.

bir fonksiyonun minimalleştirilmesinde önce bütün asal bileşenlerin bulunması gerektiği ortaya çıkmaktadır.2 Asal Bileşenlerin Bulunması Belli koşullar altında. bir doğru minterimi örtüyor ve başka hiçbir asal bileşen aynı doğru minterimi örtmüyorsa. f in bütün temel asal bileşenleri. Aksi halde bulunan temel asal bileşenlere. öyle minimum sayıda asal bileşen eklemeliyiz ki temel asal bileşenler ve seçilen bu asal bileşenler birlikte. minimal fonksiyonda görülmezler. 2. 4. f* ile f in eşdeğerliği bozulmaz. Bu dördüncü adım. (a) ise yalnızca bir değişkendir. değişkenler ve tümleyenleri bakımından tamamen aynı ve yalnızca bir değişken terimlerden birinde kendisi. bir tane. toplamları minimal fonksiyonu veren. bir terim kalır. Birinci adımda. bu iki terim birleşir. diğerinde tümleyeni biçiminde görülüyorsa. Bu birleşme sonunda. (k-1) değişkenli. alt kümesinin bulunması gerekecektir. Yukarıdaki açıklamaların ışığında. f in bir asal bileşeni olmak zorundadır. (k-1) tane. minimal fonksiyon yeganedir ve temel asal bileşenler toplamına eşittir. f fonksiyonunun bütün doğru minterimlerinin. Matematiksel olarak Aa' + Aa = A (a+a') = A. bu asal bileşene Temel asal bileşen denir. minimum sayıda asal bileşenler.2. Bütün temel asal bileşenler bulunup. Geriye. (k) değişkenli iki çarpımlar teriminde. f e eşdeğer indirgenemeyen veya minimal g fonksiyonu tarafından örtülmesi gerektiğinden. Tanım 4. fakat f* indirgenemez olmaktan çıkar. Bir başka deyişle f* daki bütün çarpımlar terimleri. değişkenler ve tümleyenleri bakımından tamamen aynı.1 =A bağıntısı düşünülmektedir. her iki terimde ortak ve aynı (k-1) değişkenlerden oluşan.azından bir değişken silindiğinde. Sonra da bulunan asal bileşenlerden. (k-1) değişkenli bir çarpımlar terimine dönüşebilir. (k-1) değişken. Örneğin x'1x2x3x'4 + x'1x2x3x4 = = x'1x2 x3 ( x4 + x'4) = x'1x2x3.1 42 . k değişkenli iki çarpımlar terimi. Temel asal bileşen (Essential prime implicant) Bir asal bileşen. 3. 4. değişkenden oluşur. Varsayımımızla çelişiyor o halde (α) asal bileşen olmak. farklı olan değişken kaybolur. kuralı ileride verilecektir. Bu teoremden. direkt olarak hemen yapılamayabilir. Bu işleme "birleştirme işlemi" diyeceğiz. Öyle ki A. sistematik. 1. tablo yöntemiyle bir fonksiyonun minimalleştirilmesini üç adımda özetleyebiliriz. minimal fonksiyona hepsi birlikte alınır. f in bütün doğru minterimleri temel asal bileşenler tarafından örtülüyorsa. f fonksiyonunu örtsünler ve ona eşit olsunlar.5. g de görülmek zorundadır. iki tane k değişkenli çarpımlar terimi yerine. yani atılırlar. Birleşme sonucu. bir çarpımlar terimi bulunur. zorundadır. Temel asal bileşenlerin örttüğü asal bileşenler.

doğru minterimlerin ikili tabanda temsil edilişlerinden yararlanarak. Çünkü her biri f için gerekir ve başka bir çarpımlar terimi tarafından örtülmezler. Doğru minterimler üzerinden yapılan birleştirme işlemi. √ ile işaretlenmiş terimler asal bileşenlerdir. Tablo 4. Örneğin x'1x2x3x'4 minteriminin iki tabanındaki temsili 0110 ile x'1x2x3x4 minteriminin iki tabanındaki temsili 0111 ile yapıldığında (bakınız bölüm 2. O halde birleştirme sonucu (011-)e karşı gelen terim x'1x2x3 çıkar. Sonuçta yine aynı dizinli gruplar oluşturulur. yukarıda açıklandığı anlamda birleştirilmeye uygun değildir.2a da ve sonraki adımlara ilişkin tablolarda Tablo 4. yalnızca bir basamaktaki sayamakları farklı ve aynı basamaklarda (-) işareti taşıyorlarsa. değişken ve terim sayısı daha da azaltılabilir. ikili tabanda temsili olan sayılardaki 1 sayıları aynı olsun. dizinli gruptaki her bir iki tabanlı sayı ile (i+1) dizinIi gruptaki her bir iki tabanlı sayı. her iki terimde farklı biçimler de görülmektedir: birinde x'3x4 diğerinde x3x'4 biçimindedir. birleştirilen iki terimin. (-) kaybolan değişkenin bulunduğu basamakta görülür. 2 değişkenli. Elde edilen sonuç terimde. Örneğin aşağıdaki dört çarpımlar terimine. 43 . yalnızca bir basamaktaki sayamağı fark eden. aynen saklanır. f = Σ 0. x1x2x'3x'4 + x1x2x3x'4+ x1x2x'3x4 + x1x2x'3x'4 = x1x2x'3 (x'4+x4) + x1x2x3 (x'4+x4) = x1x2 (x'3+ x3) = x1x2 Bu işlemlerin sistematik. iki tabanında temsil edildiklerinde. iki değişken. Bu işleme.1. terimler birleştirilir. Birleştirme işlemi.5. 2. 1. Komşu gruplardan.5.8. farklı olan sayamakların bulunduğu basamağa (-) konur. Anahtar fonksiyonlarının kanonik açınımları) görülüyor ki yalnız en az ağırlıklı basamaktaki sayamaklar farklı. birleştirilebilir. birleşme işlemi ard arda uygulanarak.2.2. En küçük dizinli (indisli) gruptaki her bir iki tabanlı sayı. bir sonraki dizinli grupta ki her bir sayı ile karşılaştırılır. bütün gruplar bitinceye kadar devam edilir.13.l0. karşılıklı basamaklardaki ortak sayamaklar. bir biçimde yapılabilmesi için tutulacak yol adım adım aşağıdaki gibi özetlenebilir: 1. Birleştirilmeye uygun çiftler varsa birleştirilir. 3.b c de verilmiştir. olası olanlar birleştirilerek. iki tabanındaki sayıların temsil ettiği doğru minterimler karşılaştırılmadır. Sonuç olarak.7. Çünkü x3x4 gibi. İkinci adımdaki işlemler tekrarlanır. Böyle birleşmeye giren terimler √ ile işaretlenir. adıma ilişkin tablo. 1 sayısı (0 sayısı) yalnızca bir fark eden. dizinlenerek (indislenerek) sıralandırılır. (x'1x2x3x'4) ve (x'1x2x'3x4) çarpımlar terimleri.= x'1x2x3 dür. bir çarpımlar terimi elde edilir. daha kolay yapılabilir. Bu adımda yapılan işlem öz olarak ikinci adımdakinin aynıdır.15 fonksiyonunun asal bileşenlerini bulalım. Bulunan gruplar. Aynı bir terimin birden fazla birleşmeye girebileceği gözden kaçırılmamalıdır. Komşu gruplardaki terimler. Doğru minterimler öyle gruplandırılır ki aynı grupta olan doğru minterimlerin. İşleme yeni bir birleştirilebilen terim bulunamayana kadar devam edilir. ard arda yapılarak. içerlerindeki 1 sayısına göre. i. teker teker karşılaştırılıp. diğer basamaklardaki sayamaklar ise aynıdır.9.

9 1 0 0 1 G'2 G3 √9 √2.3 Asal bileşenler tablosu ve minimal fonksiyonların bulunması Sütunlarında.8 1 0 0 0 0 .1. terimler √ ile işaretlenmiştir. bir sütundaki doğru minterimi örtüyorsa.2. x1 x2 x3 x4 x1 x2 x3 x4 0 0 0 0 0 0 0 G1 √0 √0.2.10 1 0 .9 0.2b deki tabloya (1.1 5 (a) (b) G"1 G"2 G"3 x1 0.2 G2 0 0 1 0 . asal bileşenler tablosu Tablo 4.0 1 G'4 √7.3. asal bileşenler tablosu diyeceğiz.13.0 1 √8 √1. de asal bileşenlerini bulduğumuz fonksiyona ilişkin.15 . basamaktaki sayamak yerine (-) gelmiştir.1 G4 √13 √5.1 1 1 √13. Kaybolan 2.8.2a da gruplaşmalar yapıldıktan sonra G2 deki 1 ile G3 deki 5 birleştirilmiş. (-1-1) lere yani sırasıyla x'2x'3. 4.10 1. 1. Örnek fonksiyona ilişkin asal bileşenlerin bulunmasındaki tablolar. 44 . Eğer bir satırdaki asal bileşen.1 0 0 0 1 0 0 .0 0 1 √5 √1.Tablo 4.1 1 1 . ve 5. x'3x4. fonksiyona ilişkin doğru minterimlerin.9. Bulunan asal bileşenlerin öyle bir minimal alt kümesi seçilmelidir ki bütün doğru minterimler örtülsün. Örneğin Tablo 4.5 0 1 0 1 .13 1 .8.10 . (-0-0).0 0 0 √2 √0.-01).1 0 1 √9.0 1 0 1 0 1 0 1 0 0 √10 √8.0 1 1 0 1 0 1 . (0-01) bulunmuş. de verilmiştir. x2x4 asal bileşenlerine varılmıştır.0 G'1 √1 √0.2. x'2x'4.5. satırlarında ise asal bileşenlerin bulunduğu tabloya.13 5. (.2.7 1 1 1 1 G'3 G5 √15 √5. Yani tablodaki her bir sütun.9 0 1 1 1 √7 √8.15 (c) x2 0 0 1 x3 0 0 - x4 0 1 1 Örneğin Tablo 4.13 . Tablo 4. en az bir x işareti bulundurmalı ve asal bileşenlerdeki değişken sayısı olabildiğince minimal olmalıdır.5) (0-01) olarak aktarılmış. seçilen asal bileşenlere ilişkin satırlarda. İşleme benzer biçimde devam edilmiştir.7. bu satır ve sütunun kesiştiği yere x işareti konur. sonuçta √ ile işaretlenmemiş (-00-).

8 ve 10 sütunlarının temsil ettikleri doğru minterimleri örter.2.10.15 √ x'2x'3 x'2x'4 x'3x4 x 2x 4 x x x ⊗ x1 x'2 x3 x'4 10 √ x1 x2 x'3 x4 13 √ x1 x2 x3 x4 15 √ Temel satır Temel satır x x x x ⊗ x ⊗ x x x x ⊗ dür. f = x2x4 + x'2x'4+x'3x4 ve f = x2x4 + x'2x'4+x'2x'3 4.Asal bileşenler tablosunun bir sütununda.13 5.13. temel asal bileşenlerin örttükleri doğru minterimlerin bulunduğu sütunlar ile temel asal bileşenlerin bulunduğu satırların silinmesiyle bulanan tabloya indirgenmiş asal bileşenler tablosu diyeceğiz. x'1 x'1 x'1 x'1 x'1 x1 x1 x'2 x'2 x'2 x2 x2 x'2 x' x'3 x'3 x3 x'3 x3 x'3 x'4 x4 x'4 x4 x4 x'4 x' 0 1 2 5 7 8 x4 √ √ √ √ √ 9 0.13.3. temel asal bileşendir.5. 45 .9 0.15.4 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi Asal bileşenler tablosunda.8. Temel asal bileşenleri ayırt etmek için. Eğer temel asal bileşenler doğru minterimlerin tamamını örtmüyorsa.29. yalnızca bir x işareti varsa.13.9. O halde iki minimal fonksiyon Tablo 4. bu işaretin bulunduğu satıra ilişkin asal bileşen. ilgili temel asal bileşen √ ile işaretlenir.31 fonksiyonu için asal bileşenler tablosu verilmiştir.20. bunların örttükleri bütün minterimler √ ile işaretlenir. fakat 1 ve 9 doğru mintermlerini örtmezler. Çünkü sütundaki doğru minterim. 0. ⊗ biçimine dönüştürülüp. Temel asal bileşenler saptandıktan sonra.23.2.2. Örneğin x2x4 ve x'2x'4 temel asal bileşeni. Örnek fonksiyona ilişkin asal bileşenler tablosu.1. Tablo 4.7.19.3. örneğimizde x2x4 ve x'2x'4 temel asal bileşenleri 0.7. MSB (En çok ağırlıklı bit) x1 değişkenine. x işareti. LSB (En az ağırlıklı bit) ise x5 değişkenine karşı düşürülmüştür.7.8. Temel asal bileşenin bulunduğu satıra temel satır denir.10 √ 1.4 te f = Σ 0.2.1.5.22.15 doğru mintermlerini örter. Temel asal bileşenlere ek olarak x'3x4 veya x'2x'3 asal bileşenlerini alırsak bütün doğru minterimler örtülmüş olur.4. yalnızca bu asal bileşen tarafından örtülmektedir. başka asal bileşenler eklemek gerekecektir.8.

Örnek fonksiyona ilişkin indirgenmiş asal bileşen tablosu.5 te verilmiştir. sütunundaki (x) lara karşı düşen. belli koşulların sağlanmasına karşı düşen. indirgenmiş asal bileşenler tablosu Tablo 4.5 teki (0) doğru minteriminin örtülmesini. 15.5. örnek bir önerme fonksiyonu görmüştük.4. 19. bu temel asal bileşenlerin örttükleri doğru minterimleri bulundukları sütunların.4. toplamlar terimi olarak düşünebiliriz. Öyle ki ilgilenilen doğru minterimin. Temel asal bileşenlerin bulundukları satırların. indirgenmiş asal bileşenler tablosundaki. 13. aksi taktirde H+I=0 olur ve (0) doğru minterimi örtülmez. indirgenmiş tabloda. (0) doğru minterimi örtülür. silinmesiyle bulunan.Tablo.4 Örnek fonksiyona ilişkin asal bileşenler tablosu. 7. Burada ise. f indirgeyeceğiz fonksiyona ait bir doğru minterimin. İndirgenmiş asal bileşenler tablosundaki. minimal fonksiyonların bulunmasının genel bir yolu. 3. bu doğru minterimin örtüldüğünü gösterir. çarpımlar toplamı biçiminde olan. Minimal fonksiyonda bulunan asal bileşenleri belirleyen p önerme fonksiyonunun. 0 1 4 20 22 D x E x x F x x G X H X x I x x İndirgenmiş asal bileşenler tablosundan. Tablo. Temel asal bileşenlerin örttükleri doğru minterimler ise 3. asal bileşenler tarafından örtülmesini. Örneğin Tablo 4. Bölümde. 23. 0 1 3 √ 4 7 √ A=x2x3x5 B=x3x4x5 C=x'2x4x5 D=x1x'2x3x4 E=x1x'2x3x'5 F=x'2x3x'4x'5 G=x'1x'2x'3x5 H=x'1x'2x'4x'5 I=x'1x'2x'3x'4 13 √ ⊗ 15 √ 19 √ 20 22 23 √ x x x x x ⊗ 29 √ ⊗ 31 √ x x x x x x x x x x x x x x x x Görüldüğü gibi bu tabloda A ve C temel asal bileşenlerdir. 31 dir. İndirgenmiş asal bileşenler tablosundaki. bir önermeler fonksiyonunun tanımlanmasıdır. 46 . toplamlar çarpımı biçiminde görünen. (H+I) ile ifade edebiliriz. bütün doğru minterimler için benzer toplamlar terimleri oluşturulur. bütün doğru minterimler örtülmüş olur. 29. asal bileşenleri değişken alan. bir ve/veya daha fazla asal bileşen değişkeninin (1) olması. Ancak o zaman. bir p önerme fonksiyonunu elde edeceğiz. Bu demektir ki H ve I dan herhangi biri veya ikisi de (1) olduğunda. söz konusu edilen toplamlar terimlerinin çarpımı biçiminde olması gerekir.

6.23.27 buna ilişkin asal bileşen tablosu Tablo 4.I. Göz önünde tutulması gereken bir konu.22.6a da verilmiştir. yalnızca sonuncusu minimal olurdu. Şimdiye kadar. G asal bileşenlerinden. Örneğin E. seçilen asal bileşenlerdeki değişken sayısı minumum olmalıdır.11. indirgenemeyen fonksiyon bulunur. ve 47 .7. A ve C temel asal bileşenlerini de ekleyip 5 farklı. Şimdi de asal bileşen tablosu karmaşık olduğu zaman ve bütün minimal fonksiyonları değil de. H.Buna göre fonksiyonu Tablo 4. Örneğin D.19.H. yalnızca bir tanesinin bulunması istendiğinde kullanılabilecek bir yöntem vereceğiz.18.5.15. p nin ifadesindeki sonuncu terimdeki değişken sayısı diğerlerinden farklı olduğu için. asal bileşen tablosunun incelenerek. varsayalım G nin değişken sayısı 4 değilde 3 olsaydı. örnek üzerinden verilecektir. indirgenemeyen 5 fonksiyon arasından aşağıdaki 4 tanesi minimaldir. p önerme fonksiyonu çarpımlar toplamı biçiminde düzenlenirse p = EHI+EFI+DFI+EGH+DFGH olur. minimal fonksiyonu. yukarıda bulduğumuz 4 minimal fonksiyondan.20.14.5 teki indirgenmiş asal bileşenler tablosu için p önerme P = (H+I) (G+I) (F+H) (E+F) (D+E) bulunur.26.4. I. önermeler fonksiyonundan yararlanarak bulurken. Bu ifadeden indirgenmiş asal bileşenler tablosunun kapsanabilmesi için en az üç satıra gereksinim olduğu anlaşılmaktadır. E. diğerleri olmazdı.12. p deki her bir çarpımlar terimini. satırlarındaki asal bileşenler.21. tablodaki bütün doğru minterimleri kapsar. f(x1x2x3x4x5) = A+C+E+H+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'2x3x4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+D+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x4+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+G+H = x2x3x5+ x'2x4x5+ x1x'2x3x'5+x'1x'2x'3x5+ x'1x'2x'4x'5 Bu yöntemle bütün minimal fonksiyonlar ve indirgenemeyen fonksiyonlar bulunmaktadır.25. bütün minimal fonksiyonların nasıl bulunacağı bir örnek üzerinde verildi.13. Bu amaçla tutulacak sistematik bir yol.10. Örnek fonksiyonumuz: f(x1x2x3x4x5) = Σ 1. aradığımız asal bileşen grubu alarak.3.

bir U asal bileşenince de örtülüyorsa. 48 . Temel asal bileşenlere ilişkin satırlar ve örttükleri doğru minterim sütunlarının kaldırılmasıyla elde edilen indirgenmiş tablo Tablo 4.26) doğru minterimler C ve E tarafından örtüldüğünden minimal fonksiyon.19.B. Bütün (10. E. V asal bileşenine karşı gelen satırı örtüyor denir. H' yı. Bu tabloda temel asal bileşen satırı yoktur ama.6 c deki. bir V asal bileşeninin örttüğü. örneğin H satırı yalnız 19 da x bulundururken G satırı 11 ve 19 da x bulundurmaktadır. F. 11 18 x x x x x x 19 x x 26 x x 10 x x C E G x 11 18 19 x x x x x 26 x 10 C D E F G H I x x b) İndirgenmiş asal bileşenler tablosu. Örnekte G. I ve D satırları kaldırılarak.6 b de verilmiştir. Çünkü G asal bileşeni K nın örttüğü 19 doğru mintermini de örtmektedir.18. c) Satır indirgemesi yapılmış asal bileşenler tablosu Temel asal bileşenler A. C. bunların örttüğü minterimler √ ile işaretlenmiştir.6 Örnek fonksiyon ve ona ilişkin asal bileşen ve indirgenmiş asal bileşen tabloları √A=x'2x3 1 3 4 5 √ √ √ √ x x x x 6 7 10 √ √ x x x x 11 12 √ ⊗ 13 √ ⊗ 14 √ x 15 √ x x x x x x x x x x x x x x x x x x x x x ⊗ x x x x x x x x x x x 18 19 20 √ ⊗ 21 √ ⊗ 22 √ x 23 √ x 25 √ 26 27 √ √B=x'1x3 C=x1x'3x4 D=x1x'2x4 E=x2x'3x4 F=x'1x2x4 G=x'3x4x5 H=x'2x4x5 I=x'1x4x5 √ J=x'1x'2x5 ⊗ √ K=x1x2x'3x5 x a) Asal bileşenler tablosu. daha önce bulduğumuz temel asal bileşenlerle f (x1x2x3x4x5) = x'2x3+x'1x3+x'1x'2x5+x1x2x'3x5+x1x'3x4+x2x'3x4 dür. sonuç indirgenmiş asal bileşenler tablosu bulunur. H ve G nin uzunlukları aynı olduğuna ve yalnızca bir minimal fonksiyon bulmak istendiğine göre H satırını kaldırabiliriz.J ve K olup. Tablo 4. F ve I' yı. bütün doğru minterimler. U asal bileşenine karşı gelen satır. Bu tabloda C ve E temel asal bileşenlerdir. Genel olarak. D' yi kapsadığından ve hepsi de aynı değişken sayısında olduğundan H. ve minimal ifade de görülmek zorundadır.Tablo 4.11. bazı satırları kaldırmak olasıdır. Tersi doğru değildir. Gereksiz olan V asal bileşenine ilişkin satır kaldırılır.

sütununda x olan her yerde. örnekte 10. Bu karşılaştırılan sayılar birleştirilebiliyorsa. sonucu etkilemez. temel asal bileşenlerdir. Aynı sayıda 1 bulunduran iki tabanındaki sayılar aynı gruptadırlar. yalnızca i. 11. doğru minterimnleri örten minimum sayıda asal bileşen seçimi kolayca yapılabilir. sütunundaki doğru minterim de E ve F tarafından örtüldüğünden. satır sütun indirgemeleri (silmeleri) yaparak. Bu i ve j sütunlarının birlikte bulunduğu bir tablodan elde edilen minimal fonksiyon ile. gruptaki iki tabanındaki herhangi bir sayı. Aksi halde yukarıda anlatılan önermeler cebri kullanılarak bütün minimal fonksiyonlar bulunur. İndirgenmiş asal bileşenler tablosunda bir örten sütunlar varsa. (i+1) gruptaki herhangi bir sayıyla sıra ile karşılaştırılır. 7. 4. Doğru olan mintermlere ilişkin iki tabanındaki sayılar. • • √ ile işaretli doğru minterimlerin bulunduğu sütunlar ve temel asal bileşen satırları silinerek indirgenmiş asal bileşenler tablosu bulunur. Kaybolan değişken yerine . O nedenle. sütunundaki doğru minterimin örtülmesi için E veya F asal bileşenleri seçilmek zorundadır. 5. basitleşen asal bileşen tablosunda. satır ve sütün indirgemesi yaparak minimal fonksiyon bulmaktır. örtülen satır silinir. İndirgenmiş asal bileşenler tablosunda. Tablo yöntemiyle bir minimal fonksiyonun bulunması adım adım aşağıdaki gibi özetlenebilir. Yalnızca bir minimal fonksiyonun bulunması yeterli oluyorsa. Bu gruplar içerlerindeki 1 sayısına göre sıralandırılırlar. Sütununda yalnızca bir tane x işareti bulunan doğru minterimleri örten asal bileşenler. i. 2. Bir asal bileşenler tablosunun i. Satır veya sütun indirgemesinin sırasının değişmesi. bir minimal fonksiyonun bulunması açısından. sütundaki doğru minterim de düşünülmüş olmaktadır. 6.işareti konulur. birleştirilir ve √ ile işaretlenir. j sütununda da x varsa j sütunu i sütununu örter denir.İndirgenmiş asal bileşenler tablosunda. bir satır bir başka satırı örtüyorsa. sütununu bulunduran indirgenmiş tablodan elde edilen minimal fonksiyon aynıdır. √ hemen görülüyorsa. Bunlara göre asal bileşenler tablosu düzenlenir. 3. 11 sütunu silinebilir. Sonuçta birleştirilmemiş √ ile işaretli olmayan bütün terimler asal bileşenlerdir. Karşılaştırmaya artık birleştirmenin olası olmadığı duruma kadar devam edilir. 49 . O halde j sütunu silinebilir. sütunların da indirgenmesi söz konusudur. Çünkü i. bu sütun silinebilir. sütundaki doğru minterim düşünülürken. 1. bunlar seçilerek minimal fonksiyon(lar) bulunur. Temel asal bileşenlerin örttükleri doğru minterimlerin dışında kalan doğru minterimleri (√ ile işaretlenmemiş olanlar). örten minimum sayıda asal bileşen. aynı zamanda j. bulundurdukları 1 sayısına göre gruplandırılır. Bunların örttükleri bütün doğru minterimler √ ile işaretlenir.

Karnaugh diyagramı. minimalleştirilmesi esas alınmışsa da. düzenlenmesidir.18. Karnaugh diyagramı yöntemidir. tip kanonik açınımı verilen fonksiyonların.3 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi Daha öncede belirtildiği gibi.15.13.4.24. Minimal fonksiyon da bu terimlerin çarpımı yani g = (x2+x'3). (x'1+x3+x'4).3. Şimdi bu yöntemi inceleyelim.12.21.27) düşünmek gerekirdi. sırasıyla (x2+ x'3).4. Her ne kadar bu bölümde.26. Üç ve dört değişkenli fonksiyonlar için Karnaugh diyagramları Tablo 4.29. benzer akıl yürütme.14.15. 2. minimal ifadelerin daha hızlı bulunması yöntemi.12.1 Karnaugh diyagramları Dört veya beş değişkenliye kadar fonksiyonların minimalleştirilmesini hızlandıran bir yöntem. daha önce çarpımlar toplamı biçiminde bulunan f fonksiyonunun tümleyenidir. bir sütunun örttüğü bir başka sütun varsa. f = Π0. az değişkenli fonksiyonlar için.9.7 de verilmiştir.22.26. (x'2+ x3).30.7 Üç ve dört değişkenli fonksiyonlara ilişkin Karnaugh diyagramları.3. amaca yardımcı olacak biçimde. • Sonuç tabloda bulunan doğru minterimlerin tamamını örten. (x1+x2+x'5). Boole fonksiyonun doğruluk tablosunun.7. Tablo 4.E asal bileşenlerine.16.14.11.6. (x'2+x3+x'4) toplamlar terimleri karşı düşecekti. (x'1+x'2+x3+x'5).18. tip kanonik açınımına ilişkin minimal fonksiyonu bulmak için (=Σ1.10. Örneğin Tablo 4.23.B.28.25.31 İndirgenmiş asal bileşenler tablosunda. örnekteki A.25. Karnaugh diyagramı yöntemidir.3. 4. 4.23.5. örten sütun silinerek sonuç indirgenmiş tablo bulunur. Bu durumda doğru olan maxterimler düşünülür.11.20.27 biçiminde verilseydi. 7. (x1+x2+x'5). (x'2+x3+x'4) olacaktı.20. x1x2 x3 00 01 11 10 0 2 6 4 0 1 1 3 7 5 x1x2 x3x4 00 01 11 10 12 8 0 4 00 01 11 10 1 3 2 5 7 6 13 15 14 9 11 10 50 . Burada dikkat edilmelidir ki toplamlar çarpımı biçiminde bulunan g fonksiyonu . 8.6. adımda bulunan temel asal bileşenlerin toplamı minimal fonksiyonu verir.19. Başlangıçta verilen f fonksiyonunun 2. (x'2+x3).K temel asal bileşenler ve C.8.J.g = Σ1.6 da verilen fonksiyon • 4.7.10. tip kanonik açınımı verilen fonksiyonlar için de yapılabilir. yalnızca 1. minimum sayıda ve minimum değişkenli asal bileşenler seçilir.19.2. adımda seçilen asal bileşenlerle.5. Birleştirme işlemi ise (A+a) (A+a') = A+aa' = A olarak alınır. (x'1+x'2+x3+x'5).13. (x'1+x3+x'4).21.17.22.

satır ile j.11. satırın kesiştiği yere f(x1x2x3) = f(1.7 =x'1x'2x3+x'1x2x'3+x'1x2x3+x1x2x3 fonksiyonun Karnaugh diyagramında gösterilişi.8 de doğruluk tablosu ile verilen fonksiyonlar.8.15=x'1x'2x3x'4+x'1x'2x3x4+x'1x2x3x4+x1x'2x3x4+x1x2x'3x'4+x1x2x3x4 Fonksiyonunun doğruluk tablosu ve Karnaugh diyagramı 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 x 1x2 x3 x4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 f 0 0 1 1 0 0 0 1 0 0 0 1 1 0 0 1 x1x2 x3x4 00 01 11 10 0 4 12 8 00 1 01 11 10 1 1 1 3 2 5 13 9 1 7 6 1 15 14 1 11 10 x'1x'2x3x'4 Görüldüğü gibi 1. sütunlar x1x2 bağımsız değişkenlerinin ikili değer permütasyonlarını (00. 11. diğer karelere de 0 konmuştur.3. benzer biçimde yapılır. 51 .2.3. 1 olduğu (1.7. on tabanındaki karşılığı geçici olarak yazılmıştır.1) için fonksiyonun aldığı değer yazılır.15) karelerine 1. Fonksiyonun. satırlar ise x3 bağımsız değişkeninin değerlerini (0.12. yanlarında Karnaugh diyagramlarıyla temsil edilmişlerdir.3.3. diğerlerine 0 konmuş.b) Dört değişkenli f(x1x2x3x4)=Σ2. i. fonksiyonun 1 olduğu karelerin doldurulması ve 0 olduğu karelerin boş bırakılmasıdır. Tablo 4.1. 1 olduğu (2.7. fonksiyonun değeri yazılır. 2.8 a)Üç değişkenli f(x1x2x3) = Σ1. 4 değişkenli diyagramın da. diyagrama taşınmasında kolaylık olsun diye. Yaygın kullanılan biçim. Bu sayılar her zaman yazılmaz. karelerin içine. sütun ve satırlar permütasyonlarının oluşturduğu tanım elemanına karşı düşen. sütun satır permütasyonu olan.2. bir fonksiyonu temsil etmesi. fonksiyonun da.1) göstermektedir. iki tabanındaki sayının. 11. sütunun kesiştiği kareye.12. 01. karelere yalnızca fonksiyonun aldığı değerler yazılır.7) karelerine 1. sütun ve 2.Üç değişkenli fonksiyonlara ilişkin diyagramlarda. örneğin Tablo 4. Fonksiyonun. 10). 0 1 2 3 4 5 6 7 x 1x2x3 0 00 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 f 0 1 1 1 0 0 0 1 x1x2 x3 00 0 1 1 01 1 1 2 3 11 6 7 10 4 5 0 1 1 Tablo 4. örneğin 3.

b ve c de sırasıyla m7.9. doğru minterimler.6. Diyagramdaki bir kareye.8). Böyle karelere “komşu kareler” denir. 2. m4. sütun) yararlanılarak bulunur: Eğer bir basamakta 1 sayamağı varsa. m5. f : S → S e bir fonksiyon için. Şöyle ki diyagramda fonksiyonun 1 değerini aldığı. komşu sütunların kodlarında. Bu doğru minterimlerin toplamı fonksiyonu verir (Tablo 4. bu doğru minterimler birleştirilerek kısaltılırlar. m14 dür. iki doğru minterim yerine x'1x2x3x'4+ x'1x2x3x4 = x'1x2x3 bir çarpımlar terimi yazılabilir. m8. x1x2 x3x4 00 00 01 11 10 m3 01 11 10 x3x4 00 01 m15 11 10 m2 m7 m6 m14 x1x2 00 01 m4 11 10 x1x2 x3x4 00 00 01 11 10 m2 m11 m14 m10 01 11 10 m8 n n m5 m7 m6 4. 1 ( 0) değerini m alan karelerden oluşmuş. diğerleri aynıdır. m-mertebeden alt küp: Her biri m tane kareye komşu. S n kümesindeki eleman sayısı (2 ) kadardır. Diyagramın kenar karelerinin komşuları. m15.3. Tablo 4. 52 . m14. O nedenle bu dört 1. yalnızca bir basamaktaki sayamaklar farklıdır. Karnaugh diyagramlarının sütun ve satırlarının kodlanmasındaki sıra önemlidir.Dört değişkenli fonksiyona ilişkin Karnaugh diyagramındaki komşu karelere örnekler.10 a da 1'lerden oluşmuş her bir kare. 2 = 8. Tanım 4. ve m10 a komşu minterimler ( kareler) gösterilmiştir. Ortak kenarları olan karelere ilişkin mintermlerde. aksi halde tümleyeni yazılır. Örneğin 3 değişkenli fonksiyonlara ilişkin 3 4 Karnaugh diyagramlarında bu sayı. m6. 9 a. değişken sayısı kadardır. fonksiyona veya doğruluk tablosuna geçmekte kolaydır. m11. örneğin m6 ve m7 de fonksiyon 1 değerini alıyorsa. 2 kareye m. Karnaugh diyagramına aktarmak kolay olduğu gibi. diyagramdan. m2. bir değişken dışında aynıdır. daha kolayca görülebilir. Bu nedenledir ki. m7.Karnaugh diyagramlarındaki kare sayısı. iki ayrı kareyle komşudur ve m 2 4 (2 = 2 = 4) tanedir. m6. bulundukları kareye ilişkin permütasyonlardan (satır. komşu kareler sayısı. fonksiyon 1 değerini alıyorsa. mertebeden alt küp oluşturur. Tablo 4. Doğruluk tablosu verilen bir fonksiyonu. m2. örnekte görüldüğü gibi m7. diyagramı önce bir silindir biçimine dönüştürüp sonra alt ve üst tabanları birleştirerek elde edilen tor yüzeyi düşünülerek. o basamağa. m10 a komşu kareler sırasıyla m3.2 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri Komşu iki karede. ilgili değişkenin kendisi. bütün değişkenler. birleştirilebilirler. 4 değişkenli için 2 =1 6 dır. mertebeden alt küp denir Örneğin Tablo 4. m6.

Tablo 4. söz konusu alt küpteki doğru minterimler için. Yani x'1x'2x'3x4 + x'1x'2x3x4 + x'1x2x'3x4 + x'1x2x3x4 = x'1x4 (x'2x'3+ x'2x3+ x2x'3+ x2x3) = = x'1x4 dür. bir sabittir. mertebeden alt küp 53 .11 de karnaugh diyagramıyla verilen f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 fonksiyonu. n bağımsız değişken sayısı olmak üzere. Örneğin Tablo 4. hep 1 kalıyorsa. iii. seçilmiş çeşitli alt küplerden yararlanılarak bulunabilir. sanki bütün minterimleri doğru olan. iki 1. minimal fonksiyon.10. 1 ve 3 mertebeden küpler ve ilgili çarpımlar terimleri gösterilmiştir. 1 e eşit. x1x2 x3x4 00 00 01 11 10 x'1x4 1 1 01 11 10 x1x2 x3x4 00 00 01 11 10 1 x'1x2x'3 1 x'2x3x4 01 1 1 11 10 x1x2 x3x4 00 00 1 01 11 10 1 1 1 x'2 01 11 1 1 1 1 x1 10 1 1 1 1 1 1 4. ortak (n-m) değişken parçası ile m değişkenin bütün permütasyonları görülür.gibi düşünülebilir. x2 ve x3 değişkenleri. xi değişkeni çarpımlar teriminde görülmez. bu değişken x’i olarak çarpımlar teriminde görülür. Çünkü alt küpte bulunan 2 terimde. hep 0 değerini almaktadır ve x’1. Çeşitli mertebeden alt küpler ve onlara karşı gelen çarpımlar terimlerine örnekler. Örneğin Tablo 4. hem 0 hem de 1 değerini aldıkları için. Tablo 4. bir 2 değişkenli fonksiyon -1. ii. daki 1. hem 0 hem de 1 olabiliyorsa. kaybolurlar.3 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması Karnaugh diyagramıyla verilen bir fonksiyona eşdeğer. Karnaugh diyagramındaki alt küpteki doğru minterimler için x1 değişkeni.10. b. bu alt küpteki doğru minterimler için. xi değişkeninin aldığı değerler değişmeyip. xi değişkeninin aldığı değerler. Tablo 4.10 a da Karnaugh diyagramı ile verilen fonksiyon için. xi değişkeninin aldığı değerler değişmeyip. (n-m) m değişkenli bir çarpımlar terimiyle ifade edilebilir. x4 olarak görülür. x2 ve x3 ün bütün permütasyonları da söz konusu terimlerde görülür. yani çarpımlar teriminde görülmezler. Bir alt küpe karşı düşen çarpılar terimlerinin bulunması: Alt küpe ilişkin doğru minterimler için i. hep 0 kalıyorsa. x4 değişkeni ise. bu değişken xi olarak çarpımlar teriminde görülür.Her m. yalnızca 1 değerini almaktadır ve çarpımlar teriminde. mertebeden alt küp.tip kanonik açınımında bütün terimleri 1 olan. x1 ve x4 değişkenleri bütün karelere ilişkin terimlerde ortaktır. c de 2. Bu 2 değişkenli fonksiyon.10 a. çarpımlar terimi x’1x4 te görülür. Parantez içindeki ifade.3.

verilen fonksiyona eşdeğer olmaz. Üçüncü ve dördüncü mertebeden alt küplere ilişkin temel asal bileşenler varsa . daha büyük mertebeden bir başka alt küp tarafından örtülmesin. Fonksiyonun bütün doğru minterimlerinin. adımlarda olduğu gibi. 1. Örnek fonksiyon. bir temel asal bileşendir ve minimal fonksiyona alınırlar. birleştirilmiş çarpımlar terimleri. girmeyen doğru 2. Bir doğru minterimin. Çarpımlar terimleri sayısı. Temel asal bileşenlere karşı düşen alt küplerin alınmasından sonra. 2. Karnaugh diyagramlarından yararlanılarak minimal fonksiyonun bulunması işlemi adım adım şöyle özetlenebilir. Ayrıca bu doğru minterim. x1x2 x3 00 0 1 1 1 01 11 10 1 x'2x'3 x'1x'2 Aynı bir doğru minterimin birden fazla alt küpte görülmesi. olasıdır ve yararlı olabilir.minimal fonksiyona. henüz örtülmemiş doğru minterimleri örten . Böyle doğru minterimlere ilişkin. 54 . Çünkü a+ a = a özelliğinden yararlanılarak f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2x3+ x'1x'2x'3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2(x3+ x'3)+ x'2x'3(x1+ x'1) = x'1x'2+ x'2x'3 olur. olası en büyük mertebeden. ilgili alt küpün mertebesiyle belirlenir. a+a=a teoremi dolayısıyla. daha büyük mertebeden bir başka alt küp tarafından örtülmesin. Ayrıca bu doğru minterim. alınırlar. 5. maksimum mertebeli asal bileşenler ilave edilerek minimal fonksiyon bulunur. Her bir çarpımlar terimindeki değişken sayısı da. seçilen alt küpler sayısı kadardır. Mertebe alt küpe karşı düşen. Görüldüğü gibi eşdeğer bir fonksiyon . birinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. birleştirilmiş çarpımlar terimleri. Böyle doğru minterimlere ilişkin.için f = x'1x'2+ x'2x'3 minimal fonksiyonuna dönüşür. 2 ve 3. O halde minimal fonksiyon. bütün 1 li kareleri örten alt küpler seçilerek bulunur. minimum sayıda. Daha büyük bir alt küp tarafından kapsanan. Mertebe alt küpe karşı düşen. kendisi) minterimler temel asal bileşenlerdir ve minimal ifadeye alınırlar. ilave asal bileşenlerle. Hiç bir alt küpe veya 0. Mertebeden altküpe giren. aksi taktirde bulunan minimal fonksiyon. hiç bir zaman. bir alt küp. minimal fonksiyon için seçilmemelidir. Bir doğru minterimin.11. örtülmüş olması gerekir. ikinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. 4. minimum sayıda. bir temel asal bileşendir ve minimal fonksiyona alınırlar.4. 1. 3. 1 lerden oluşan alt küplere karşı düşen çarpımlar terimleri toplamı biçiminde yazılabilir. Tablo.

Aynı fonksiyon 2. Bu temel asal bileşene ilave etmemiz gereken.12.4.12 de Karnaugh diyagramıyla verilen fonksiyon. benzer biçimde. Aynı bir fonksiyona ilişkin farklı indirgemeler. Adım adım tutulacak yolla da bu sonuca varılabilir. Adım adım gidildiğinde çizikli olarak gösterilen alt küpten gelen x1x2 teriminin gereksiz oluğu anlaşılır. x1x2 x3x4 00 1 00 01 11 10 x'2x'3x'4 x2x4 x'1x2x'3 x1x'3x4 01 1 1 1 1 1 11 10 1 1 x1x2 x3x4 00 1 00 01 11 10 x'1x'3x'4 x2x4 x1x'2x'3 01 1 1 1 1 1 11 10 1 1 f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 f = x'1x'3x'4+x1x'2x'3+x2x4 aşağıdaki biçimde f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 yazılabilir. minimum sayıdaki. çarpımlar toplamı için verilen bu yöntem. ilk diyagramda seçilen alt küpler için Tablo. Örnek fonksiyon. tabloda gösterilen alt küpler için minimal olarak f = x'1x'3x'4+x1x'2x'3+x2x4 biçiminde elde edilir. Yalnızca temel asal bileşenlerden minimal fonksiyon f = x'1 x'3 x'4+x2 x'3 x4+x'1 x3 x4+ x'1 x3 x4 olarak bulunur.Yöntemin daha iyi anlaşılabilmesi için aşağıda iki örnek verilmiştir. Tablo.13 deki örnekte de hemen büyük mertebeli alt küplerin seçilmemesi gerektiği gösterilmektedir. x1x'2x'3 dür. Bir fonksiyonun. O nedenle (x2x4 ) temel asal bileşendir ve minimal fonksiyonda görülmelidir. toplamlar çarpımına da uygulanabilir.4. Örneğin f(0111) = 1 ve f(1111) = 1 doğru minterimleri yalnızca (x2x4 ) ikinci mertebeden alt küpü tarafından örtülmektedir ve başka daha yüksek mertebeden bir alt küp tarafından örtülmemektedir. en yüksek mertebeden alt küplere karşı düşen asal bileşenler x'1x'3x'4. x1x2 x3x4 00 1 00 01 11 10 1 01 1 1 1 1 1 1 11 10 x'1x'3x'4 x2x'3x4 x'1x3x4 x'1x2 x2x3x'4 Tablo 4. Bu halde fonksiyonun 0 değerini aldığı doğru maxterimler 55 . Tablo 4.13.

tip açınıma ilişkin minimal fonksiyona örnek. 4. 2.4 Kısmen belirlenmiş minimalleştirilmeleri fonksiyonlar ve karnaugh diyagramlarıyla n Tanım 4. Alt küpe ilişkin kareler için değişken (0) olarak sabit kalıyorsa.3. bir başka deyişle keyfi sayısı k ise k fonksiyonlardan herhangi biri kısmen belirlenmiş fonksiyondan.7.4. belirlenmiş doğru mintermlerle. İkinci bölümde tanımlanan tamamen belirlenmiş bağıntı ile bu tanım karıştırılmamalıdır. 12.4. bu fonksiyona kısmen belirlenmiştir denir. toplamlar teriminde bu değişkenin kendisi. olası 2 kastedilmektedir. gösterilen alt küpler için toplamlar çarpımı biçiminde minimal olarak f = (x'1+x2'+x4) (x1+x2+x'4) (x2+x'3) (x'3+x4) elde edilir. 7. Birici kanonik açınım için durum tersi idi. birinci tip kanonik açınım dakine benzerdir. keyfi minterimler ayrı iki grupta belirtilerek gösterilir. 15 ile verilen fonksiyonlara ilişkin Karnaugh diyagramları Tablo. f1 = Σ 1. ve 2. S kümesindeki herhangi bir elemanı alabiliyorsa. Πk 5. toplamlar teriminde bu değişkenin tümleyeni görünür. x1x2 x3x4 00 00 01 11 10 0 0 0 0 0 0 0 01 11 0 10 x'1+x'2+x4 x1+x2+x'4 x2+x'3+x'4 x'3+x4 1. (0) lardan oluşan bir alt küpe karşı gelen toplamlar çarpımı. 3. 14 ve 56 . 14. (1) olarak sabit kalıyorsa. Kısmen belirlenmiş fonksiyonlar (Don't care functions): S → S e bir n fonksiyon. Tablo.15 de verildiği gibidir. Kısmen belirlenmiş fonksiyonlar. İkinci tip kanonik açınıma ilişkin minimal fonksiyon bulunurken. 5 + Σk 7. Tablo 4. 8. bu fonksiyona kısmen belirienmiştir denir. 9 . tanım kümesi S deki bazı elemanlar için. Bir başka deyişle fonksiyon bazı tanım elemanı için keyfi (0 da 1 de olabiliyorsa) ise. örneğin f2 = Π 3.14 de verilen fonksiyon. 13. Kısmen belirlenmiş fonksiyon dememize rağmen fonksiyon tamamen belirlenmiş bir bağıntıdır ancak bazı domen elemanları için fonksiyonun aldığı değer 0 da 1 de olabilir( keyfi).14.için alt küpler düşünülür. Tip kanonik açınımlara ilişkin minimal fonksiyonlarının hangisinin tercih edileceği genelleştirilemez.

14 f2= ∏ 3.12.12.2.6. 57 . Kısmen belirlenmiş fonksiyonlara ilişkin örnek.17 de verilmiştir.15 f4= ∑ 0. 3.14.Tablo. kısmen belirlenmiş bir fonksiyon gerçekte 2k fonksiyonu temsil eder. Minimal ifadenin bulunmasında keyfi değerler belirlenerek 2 lık gruptan minimal olan seçilmiş olur.8 + ∑ k 10. Örneğin Tablo .14.14. Kısmen belirlenmiş fonksiyonlara örnek.4.15 f3= ∑ 0.7. 8.13.15 f2= ∑ 1. 7.4.9 ∏ k 5.12.12.16.5 + ∑k 7.3.15 te 25 = 32 tane fonksiyon temsil k edilmektedir.2. 9 + ∑ k 10.13.3.4. x1 0 1 2 3 4 5 x2 x3 x4 f1 f2 f3 f4 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 k k k k k k 0 1 1 1 1 0 0 0 0 1 k k k k k k 1 0 0 1 1 0 0 1 1 0 k k k k k k 1 0 1 0 1 0 1 0 1 0 k k k k k k 3 4 5 6 7 8 9 10 11 12 k k k k k k Çıkış fonksiyonları sırasıyla f1= ∑ 5.11. örnek: 10 tabanında (0-9) a kadar rakamlara ilişkin ikili kodu (BCD).11.14.13.16 da verilmiştir.15 Karnaugh diyagramında uygun alt küplerin seçimi sonucu varılan minimal fonksiyonlar Tablo 4.15. 7. Tablo.11.8.8 + ∑ k 10. 9 + ∑ k 10.4.15 k keyfi değer sayısı olmak üzere. 4 çıkışlı bir kombinezonsal devreyi temsil eden fonksiyonlara ilişkin doğruluk tablosu Tablo 4.11. x1x2 x3x4 00 00 01 11 10 1 1 01 11 k k k k 10 k x1x2 x3x4 00 00 01 11 10 0 01 11 10 k 0 k k k 0 f1= ∑ 1. 6.13. 4.12.14.13. +3 koduna dönüştüren 4 girişli.

• Her bir çıkış değişkeninin (fonksiyonunun).bulunmasına ilişkin yöntemler üzerinde duruldu. sonra diğer gereksinimleri de 58 . • Doğruluk tablosuyla belirlenen fonksiyon(lar)un indirgenmesi ve minimal fonksiyon (lar)un bulunması. önce minimal eşdeğer fonksiyona karşı düşen minimum elemanlı devreler gerçekleştirilip. bir Boole fonksiyonuna eşdeğer minimal fonksiyonun -ki gerçeklendiğinde minimal sayıda kapı elemanı içerir.17. • Minimal fonksiyon(lara) a karşı düşen devrenin çizilmesi.Kısmen belirlenmiş fonksiyonların Karnaugh diyagramında minimalleştirilmesi. yalnızca kapı sayısının minimum olması değildir. 4. giriş çıkış ilişkisinden yararlanarak giriş değişkenlerinin ve çıkış değişken(leri)nin [fonksiyon(ları)nun] sayısının saptanması. bağımsız giriş değişkenlerince belirlenen. x1x2 x3x4 00 00 01 11 10 01 11 k=1 1 1 1 x2x4 x2x3 x1 k=1 10 1 1 x1x2 x3x4 00 00 01 11 10 1 1 1 01 1 11 k=1 k k k x2x'3x'4 x'2x3 x'2x4 k=1 k=1 1 10 k=1 k=1 k=1 k=1 f1=x1+x2x4+x2x3 x1x2 x3x4 00 00 1 01 11 10 x'3x'4 1 1 01 1 11 k=1 k k=1 k=1 k k x3x4 10 1 x1x2 x3x4 00 00 1 01 11 10 1 x'4 f2=x2x'3x'4+x'2x4+x'2x3 01 1 11 k=1 k k 1 k=1 k 1 10 1 f3=x'3x'4+x3x4 f4=x'4 Alt küplerin seçimi maksimum mertebeli minimum sayıda küp oluşturabilmek için keyfi olan değerler saptanarak yapılmıştır. Sentezi istenen devreden beklenen. • Problemin sözle tanımı.Tablo. Artık bu minimal fonksiyonlar tamamen belirlenmiş fonksiyonlardır. Oysa sentez işlemi indirgeme işleminin dışında başka adımları da içerir. Bu nedenle. doğruluk tablosunun bulunması.4. başlangıçta da değinildiği gibi.4 Kombinezonsal devre sentezi Bu bölümün başlangıcında. Bir kombinezonsal devrenin sentezine ilişkin adımları şöyle sıralayabiliriz.

tasarımcı için çeşitli alternatifler ortaya çıkabilmektedir. bitlerin toplanmasını. ayrı birer hücre olarak düşünebiliriz. Bu fonksiyonların gerçekleştiren beş alternatif devre Şekil 4. 59 . iki tabanındaki sayıların önce en az ağırlıklı bitleri devrenin girişine gelir ve bunların toplamı olan bit çıkışta görülürken.4. bir sonraki ağırlıklı bitlere eklenecek olan elde de bir başka çıkış olanak görülür. Çıkışlar ise. yukarıda açıkladığımız minimal fonksiyona karşı düşen devreye daha iyi birer alternatif olacaklardır. ilaveler yapılması gerekir. hücresel olarak üç girişli ve iki çıkışlı düşünebiliriz. Seri toplayıcıda ise. Şimdi iki örneği.olabildiğince karşılayabilecek biçimde. Girişler. Paralel toplamada. bu bitlere ilişkin toplam ve bir sonraki bitlerin toplamında kullanılacak eldedir. En az ağırlıklı bitlerin toplanmasında.2 de verilmiştir. paralel toplayıcı ve kod dönüştürücülerinin minimal elemanlı sentezini inceleyelim. iki giriş iki çıkış vardır. bir sonraki bitlerin toplamına eklenmesi gerekir. Tablo 4. Göreceğiz ki tam toplayıcıları yarı toplayıcılardan elde edebilir. Görüldüğü gibi en basit bir devrenin gerçekleştirilmesinde. Bu nedenle seri toplama yapabilmek için.18 deki gibidir. O nedenle seri toplayıcılar ardışıl devre olarak gerçekleştirilebilir. toplanacak sayıların en az ağırlıklı bitleri. Paralel toplayıcıda bütün bitler aynı anda uygulanır ve çıkışa ilişkin bütün bitler aynı anda görülür(devrenin gecikme süresi kadar sonra). ilgilenilen ağırlıklı bitler ve bir evvelki bitten gelen eldedir. Yarı toplayıcı Yukarıda tanımlandığı gibi iki giriş ve iki çıkışlı olan yarı toplayıcının doğruluk tablosu aşağıdaki Tablo 4. Girişler. çıkışlar ise. Ara bitlerin toplamını ise. Göreceğiz ki seçeceğimiz devreler. Bu tutma işi bellek elemanı ile yapılır. 4. ilgilenilen bitlerin toplamı ve bir sonraki bitlerin toplamında kullanılacak eldedir. her bir bite ilişkin elde' nin bir yerde tutularak.1 Paralel toplayıcının sentezi İki tabanında iki sayının toplamı seri veya paralel gerçekleştirilebilir.18 Yarı toplayıcının doğruluk tablosu x 0 0 1 1 y 0 1 0 1 S 0 1 1 0 C 0 0 0 1 Bu tabloya göre çıkış fonksiyonları S = x' y + xy' C = xy dir. Birinci olarak düşündüğümüz hücre yarı toplayıcı (half adder) ikinci düşündüğümüz hücre ise tam toplayıcı (full adder) olarak adlandırılır.

S ve C için birinci tip açınım S=xy’+x’y S=(x+y)(x’+y’) C=xy b. 60 . S=x⊕y. Tam toplayıcı Üç girişli iki çıkışlı tam toplayıcının ne olduğunu daha önce tanımlamıştık. b de S nin ikinci C nin birinci tip açınımı düşünülerek gerçekleme yapılmıştır.19 da verilmiştir. S için ikinci tip açınım C için birinci tip açınım C=xy x x' y' x y C S y x' y' C S c. tip açınımları. (c) de S ve C nin ortaklığı. S ve C ortaklığı S=(x+y)(x’+y’) C=(x’+y’)’ S C e. C ise bir sonraki bitlerin toplamında kullanılacak eldeyi gösterir.x y' x' y x y C S x y x' y' x y C S a. (d) de yine S ve C nin ortak kısımları değerlendirilmiştir. C=xy Şekil 4. S toplanacak bitlerin toplamı. Hangileri olabileceğini düşününüz. x ve y toplanacak bitler z te bu bitlere ilişkin elde yi göstermektedir. Görüldüğü gibi bu gerçekleşmede yukarıda işlediğimiz minimal fonksiyona karşı gelen devre seçilmemiştir.2 Yarı toplayıcı için birbirinin alternatifi olabilecek dört devre Şekil 4. (e) de ise en basit yapı görülmektedir. S' = (x'y+xy')' = x'y'+xy bağıntısından yararlanılmıştır.2 a da fonksiyonların 1. S ve C ortaklığı S=(C+x’y’)’ C=xy x y d. buna göre bir sonraki basamağa için elde ve toplam çıkış fonksiyonlarına ilişkin doğruluk tablosu aşağıda Tablo 4. Fonksiyonları farklı biçimlerde ifade ederek daha fazla alternatif gerçekleştirmeler yapmak mümkündür.

3 teki gibi elde etmek mümkündür. S= z'(xy'+x'y)+z(xy'+x'y)'= z'(xy'+x'y)+z(x'y'+xy)= xy'z'+x'yz'+xyz+x'y'z=(x⊕ y)⊕ z C= zxy'+zx'y+xy = z(xy'+x'y)+xy= (x⊕ y)z+xy x y S C z x y z yarı toplayıcı yarı toplayıcı S C Şekil 4.Tablo 4. iki girişli üç VE kapısı ile üç girişli bir VEYA kapısına gereksinimi vardır.4. Doğruluk tablosu ve indirgenmiş çıkış fonksiyonları aşağıdaki gibi bulunmuştu. Oysa aynı fonksiyonları aşağıdaki bağıntılardan yararlanarak iki yarı toplayıcı ve iki girişli bir VEYA kapısıyla Şekil 4.20 Tam toplayıcıya ilişkin indirgenmiş çıkış fonksiyonları xy z 0 1 00 01 1 1 1 11 10 1 xy z 0 1 00 01 11 1 1 1 1 10 xy xz yz S=x’y’z+x’yz’+xy’z’+xyz C=xy+xz+yz Bulduğumuz fonksiyonlar iki seviyeli olarak gerçekleştirilebilir.19.20 de verilmiştir. 61 .2 Kod dönüştürücü sentezi Kısmen belirlenmiş Boole fonksiyonların indirgenmesine ilişkin verdiğimiz örnek ikili kodlanmış ondalıklı sayıları +3 koduna dönüştürüyordu.3 İki yarı toplayıcı ve bir VEYA kapısı ile gerçekleştirilen tam toplayıcı 4. Tablo 4. S için üç girişli dört VE kapısına ve dört girişli bir VEYA kapısı gerekir. Tam toplayıcının çıkış fonksiyonlarına ilişkin doğruluk tablosu x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 C 0 0 0 1 0 1 1 1 S ve C fonksiyonlarına ilişkin Karnaugh diyagramları ve indirgenmiş fonksiyonlar Tablo 4. C için ise.

ortak olabilecek kapı elemanları da düşünülerek. Şekil 4.f1 = x1+ x2x4+ x2x3 f2 = x2x'3x'4+ x'2x4+ x'2x3 f3 = x'3x'4+ x3x4 f4 = x'4 Bu fonksiyonların gerçekleştirilmesi. f4 x4 x3 f3 x2 f2 f1 x1 Şekil 4.4 te verilmiştir.4 BCD kodunu +3 koduna dönüştüren devre 62 .

SSI elemanları kullanarak nasıl gerçekleştirildiğini görmüştük. 5. bir Boole fonksiyonun minimum sayıda kapı elemanıyla. gösterilecektir. Toplanacak sayıların aynı ağırlıklı bitleri birer hücre girişi olarak alınmıştır. Daha fazla biti olan sayıların toplamı için burada verilen MSI elemanlarının kaskad bağlanması gereklidir. minimum sayıda kapı elemanı içirmesinden ziyade dış bağlantıların minimum olmasıdır.1 Dört bitlik MSI toplayıcı lojik devresi 63 . Pratikte kullanılan 74283 dört bitlik bir MSI tam toplayıcıdır. 5.BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI Bundan önceki bölümde. MSI elemanı olarak paralel girişli toplama devreleri. Çoğullayıcı (multiplexer) devreler.2 Paralel toplayıcı Bundan önceki bölümde. Çünkü 8 değişkenli bir Boole fonksiyonunun doğruluk tablosu 28 = 256 satır gerektirir.1 GİRİŞ Bu bölümde. Kullanılan kapı elemanları. karşılaştırma devreleri. bir bitlik tam toplayıcı devresinin. Bir MSI elamanı içine sığdırılabilen dört tam toplayıcı ile 4 bitlik sayıların toplamı yapılabilmektedir. Birinci hücrenin elde girişi 0 dır. Çünkü yongaların maliyetine tesir eden en önemli öğelerden biri bacak (uç) sayısıdır. Giriş değişkenleri fazla olan Boole fonksiyonların tasarımının daha önce anlatılan klasik yöntemlerle yapılması pratik olmamaktadır. O nedenle bu gibi fonksiyonların gerçekleştirilmesi bir algoritmaya dayandırılır ve tasarımcının yaratıcılığına bağlı olarak alternatif devreler oluşturulabilir. kod çözücü (decoder) devreler. A4 B4 A3 B3 A2 B2 A1 B1 C5 C4 C3 C2 c1 S1 S4 S3 S2 Şekil 5. SSI (Single Scale Integrated circuits) yongalar (chip) olarak satılmaktadır. Yegane olabilecek bir yöntemden bahsedilemez. MSI devre tasarımı genellikle algoritmalara dayandırılarak yapılır. piyasada. pratikte kullanılan MSI ve LSI elemanların lojik devrelerinin. Çıkışlar her bir hücre girişlerinin toplamı ve bir sonraki hücrenin girişi olacak eldeler dir. Bunların dışında piyasada MSI (Medium Scale Integrated circuits) ve LSI (Large Scale Integrated circuits) olarak sırasıyla 10-100 ve 100-1000 kapı elemanı içeren yongalarda vardır. MSI ve LSI elemanları sayısal sistemlerin tasarımında kullanılırlar. demultiplexer devreleri ele alınacaktır.1 de verilmiştir. VE. tasarımına ilişkin algoritmalar incelenecek ve bu devrelerin istenileni yapıp yapmadığı. VEYA gibi kapı elemanlarından bir yongada 4 tane TÜMLEYEN kapısından ise 8 tane bulunmaktadır. iki seviyeli gerçekleştirilmesine ilişkin yöntem üzerinde durmuştuk. LSI elemanları olarak ta ROM (Read Only Memory) devreleri ve PLA (Programmable Lojik Array) devreleri incelenecektir. Bu devreyi bir hücre olarak kullanarak tasarlanan. 4 bitlik bir MSI tam toplayıcı devresi Şekil 5. analiz edilerek. MSI elemanlarından beklenen.

belli bir girişe ilişkin çıkışını görebilmek için. hiçbir ilave kapı elemanı kullanmadan. Sözünü ettiğimiz gecikme süresi.2 de verilen. Şimdi bu devreyi inceleyelim. Bundan sonraki amacımız. G yi ise elde üreticisi (carry generate) olarak isimlendirelim. Buda şekil 5. 64 . Kaskad bağlı dört tam toplayıcılı MSI elemanındaki gecikme ise bir yarı toplayıcı gecikmesi ile. her bir bit için iki kapı elemanı gecikmesi kadar artacaktır. BCD giriş A4 A3 A2 A1 0 0 1 1 B4 B3 B2 B1 C1 0 S4 S3 S 2 S1 +3 çıkış Şekil 5. yayılma zamanına denktir. Böyle bir gerçeklemeyle kazancımız. tam toplayıcı devresinin lojik devresi görülmektedir.1 deki MSI toplayıcıdan görebiliriz. yani 1/4 üne inmesi demektir. bağlantıları yapma işleminin olmayışı. burada anlattığımız MSI toplayıcı ile. yarı toplayıcı yayılma süresine ilave olarak. oluşmasını sağlamaktır. yani işçilik ve bacak sayısının az olması yani maliyettir. Ci+1 elde edilmesi için gerekli süre VE ve VEYA kapılardakini gecikme ile. bütün elde çıkışlarının. 2 kapılık gecikmeye inmesi. girişler uygulanır uygulanmaz. Şekil 5.2 de verilmiştir. Nedeni Yarı toplayıcıların paralel. yalnızca iki kapı elemanı gecikme süresi sonunda. Sözünü ettiğimiz kod dönüştürücünün MSI toplayıcı ile gerçeklenişi Şekil 5. Bu nedenle gecikme süresini azaltmak için " hızlı elde (look ahead carry)" denen ilave devre kullanılır.3 te. Buda C5 in elde edilmesine kadar geçen süre olan. kolayca gerçekleyebiliriz. 8 kapı elemanındaki gecikme toplamı kadardır.3 Tam toplayıcı devresi Şekil 5. Şimdi bu zamanın ne olduğunu saptamaya çalışalım.3 teki yarı toplayıcının çıkışlarını P (carry propagation) elde yayılması. P ve G çıkışları.2 BCD den +3 e dönüştürücünün MSI toplama devresi ile gerçekleştirilişi Eldenin yayılması Yukarıda incelediğimiz paralel toplayıcının. yarı toplayıcı Ai Bi Gi Ci+1 Ci Pi Si Şekil 5. eldelerin ise seri bağlı kaskad bir yapı göstermesidir. Pi ve Gi çıkışlarını veren yarı toplayıcıdaki gecikmenin toplamı kadardır. yarı toplayıcı gecikme süresi sonunda hemen oluşur. MSI toplayıcıya. C5 çıkışının görülebilmesi için C4 ün dolayısıyla C3 .Daha önce incelediğimiz BCD den +3 koda dönüştürücüyü. c5 elde sinin ne olduğunu bilmek gerek. MSI devredeki 8 kapılık gecikmenin.C2 nin belirlenmesi gerektiğini Şekil 5. daha önce incelediğimiz. bit sayısı daha fazla olan sayıların toplamında.

bu tanımlanan Pi . Bir önceki Ci ler cinsinden eldeler C2 = G1 + P1 C1 C3 = G2 + P2C2 = G2 + P2 ( G1 + P1 C1 ) = G2 + P2 G1 + P2 P1 C1 C4 = G3 + P3 C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C1 C5 = G4 + P4 C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2G1 +P4 P3 P2 P1 C1 dir.4 te verilmiştir.GI değişkenleri ve elde cinsinden genel olarak Si = Pi ⊕ Ci Ci+1 = Gi + Pi Ci biçiminde yazılabilir. Buda bizim varmak istediğimiz sonuç idi. Çarpımlar toplamı biçiminde olan bu ifadeler. iki kapı elemanı gecikmesi ile.C5 P4 G4 C4 P3 G3 P2 G2 P1 G1 C1 C3 C2 Şekil 5.B biçiminde genel olarak yazılabilir. i i i 65 . Diğer yandan çıkışlar. sonucu verirler. iki seviyeli gerçekleştirilerek.4 İleri bakmalı elde devresi Pi = Ai ⊕ Bi G=A . Devre Şekil 5.

sonuçtan 10 çıkarıp kalanı toplam sayamak olarak yazıp. Sonuncu 1. elde si de bulunarak yapılır. bir sonraki sayamağa elde (1) taşımak gerekir. ard arda 2 ye bölme işlemi yapıp kalanların yazılması sonucunda. çıkış sayısının BCD sayıya nasıl dönüştürülebileceğini inceleyelim.4 teki devre ile birlikte oluşturabiliriz Bu yapı. BCD sonuçların on tabanında gösterilmesi. Alternatif olarak. Bu durumda iki sayamağın (dijitin) toplamı 10 dan fazla ise sonuçtan 10 çıkarıp elde oluşturmak gerekir. her bir sayamağı (dijiti) iki tabanında ( ikili kodlanmış onlu. ikili çıkışlar toplam Z .5 İleri bakmalı bir paralel toplayıcı lojik devresi İkili kodlanmış onlu toplayıcılar (Binary coded decimal adder) Toplama işlemi. bir önceki sayamaktan (dijitten) gelebilecek elde için konulmuştur. her bir dijit için yedi bölümlü gösterici (seven segment display) kullanılarak yapılır. her zaman iki tabanında yapılıp. Görüldüğü gibi BCD için dönüşüm işleminin kolaylaşmasına karşılık bit sayısı iki fazladır. BCD iki sayının toplamı en fazla 9+9+1=19 sonucu verebilir. Bu dönüşüm aşağıda tablo biçiminde verilmiştir. sonra on tabanına dönüş biçiminde olmaz. C1 A1 B1 P1 G1 A2 B2 S1 P1 C2 P2 İleri Bakma Devresi C3 P3 S3 P2 G2 S2 A3 B3 P3 G3 A4 B4 P4 G4 C4 P4 S4 C5 Şekil 5. Şimdi daha önce gördüğümüz MSI toplayıcının girişlerine BCD sayılar uyguladığımızda çıkışlarının 0 dan 19 kadar olabileceğini düşünerek.5 te verilmiştir. Oysa 999 BCD karşılığı 9 un iki tabanındaki karşılığı olan 1001 in yan yana üç defa yazılmışı 1001 1001 1001 dır. Yani iki sayamağın (dijitin) toplamı 10 dan fazla ise. BCD çıkışlar toplam S ve elde C ile gösterilmiştir. uygulamadaki 74182 tümleşik devresinin temelidir ve Şekil 5. elde K ile. birinci bölümde anlatıldığı gibi.Şimdi ileri bakmalı paralel toplayıcı(Look ahead carry) MSI in lojik devresini Şekil 5. binary coded decimal) toplanıp. on ve iki tabanlarının dönüştürülmesine göre çok daha kolay olmasıdır. Örneğin 999 sayısı iki tabanındaki karşılığı. 1111100100 biçiminde bulunur. Bu yöntemin seçilmesinin nedeni BCD ve iki tabanındaki sayıların birbirine dönüştürülmesinin. 9 a kadar çıkışlar ikili ve BCD de aynıdır ve 66 . on tabanındaki bir sayının.

yani aynı sonucu verir. Z'ler bağımsız değişkenler olmak üzere. Bu sonucu beş değişkenli bir Karnaugh diyagramıyla da görebilirdik.çift çizgi ile ayrılmıştır. K 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 Z4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 Z3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Z2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 C 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 S4 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 S3 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 S2 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 S1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Görüldüğü gibi K=1 iken C=1 dir. bu fonksiyonun indirgenmiş hali Z4Z3 +Z4Z2 olur. Şekil 5. O halde C = K+Z4Z3 +Z4Z2 dir. En büyük sayı en fazla 19 olabileceğine göre. 10 ve daha yukarı olan çıkışlarda BCD nin aldığı değerlerden 10 çıkarılmış sonuç yazılmış ve elde 1 olmuştur. O nedenle bu girişlere karşı düşen çıkışlar K (keyfi) alınmıştır.6 BCD toplayıcı 67 . A4 A3 A2 A1 B4 B3 B2 B1 K Z4 Z3 Z2 Z1 C 0 0 S4 S3 S2 S1 Şekil 5. K ve Z ler cinsinden ifade etmek ve bu durumda Z ten 10 çıkarmaktır. Amaca ulaşmamız için C=1 olduğu durumları. S çıkışlarına 6 ilave etme işlemine denktir. (20-31) arasındaki girişler hiç uygulanmayacaktır. 6 ilave etme için ayrıca bir ikili toplayıcı kullanılabiliriz.6 da iki ikili toplayıcı ve elde yi veren üç kapı elemanı ile bir BCD toplayıcı devrenin lojik devresi verilmiştir. C=1 iken toplamdan 10 çıkarma işlemi. 10-15 te (1) olan diğer yerlerde (0) olan bir fonksiyon düşünsek. Bunun dışında Z=10-15 arasında da C=1 olmalıdır.

ve A = B iken Ç1 = 0 Ç2 = 0 Ç3 = 1 dır. üç çıkışında küçük.3 Karşılaştırma devresi Karşılılaştırma devresi.7 de yukarıda ifadelere karşı düşen devre verilmiştir. büyük ve eşitlik durumlarını belirlerler. 5. A ve B sayılarının eşitliğini yakalayabilmek için Xi = AiBi + A'iB'i i = 1. B1= 0(A2B'2= 1) dır. Bilgisayarla yapmak mümkün olsa bile . 74283 tasarlanmıştır.3. Yani yukarıda verilen gibi iki MSI elemanı ve üç kapı elemanı tek bir MSI olarak oluşturulmuştur. Burada incelediğimiz BCD toplama devresini. eğer A nınki 1. Benzer akıl yürütme ile A < B çıkışı için Ç2 = A'4B4 + x4 A'3 B3 + x4 x3A'2B 2 + x4 x3 x2A'1B1 ifadesi bulunabilir. (A < B) için Ç1 = 0 Ç2 = 1 Ç3 = 0. Çünkü A ve B ye ilişkin karşılıklı bitlerin eşit olması durumunda bu ifade 1. B3= 0(A3B'3= 1) veya iii A4= B4 ve A3= B3 ve A2= 1.4 ile tanımlanan x değişkenlerini incelemek yeter. Girişler A=A1A2A3A4 ve B=B1B2B3B4 karşılaştırılacak dörder bitlik sayılar. klasik yöntemle yapmaya kalksaydık.Yukarıda incelediğimiz temel alınarak. A4= B4 ve A3= 1. iv. Bu yapı en kötü ihtimalle. aksi halde 0 değerini alır. sekiz girişindeki 4 bitlik iki sayıyı karşılaştırarak. O nedenle algoritmik hücresel çözümler daha avantajlıdır. ikinci ikili toplayıcı daha da basitleştirilerek. ve bildiğimiz yöntemlerle bu devreye karşı düşen fonksiyonun indirgemesini elle yapmak pratik değildir. 9 girişli (dördü bir sayıyı. benzer biçimde. A4= 1. Şekil 5. Klasik anlamda probleme bakarsak 28 =256 farklı giriş vardır. A > B için ise önce en ağırlıklı bitleri karşılaştırmalıyız. Buna karşı gelen Boole fonksiyonların doğruluk tablosu 29 = 512 satırdan oluşacaktı. En ağırlıklı bitler birbirine (x4 = 1) eşit ve (A3B'3=1) ise yine A > B dir. Yani Ç1 = A4B'4 + x4 A3B'3 + x4 x3A2B'2 + x4 x3 x2A1B'1 ifadesi 1 ise A > B dir.2. algoritmik olan hücresel yapı tüm devre üretimine daha uygun olacaktır. Bir başka deyişle A > B nin sağlanması için i. A4= B4 ve A3= B3 ve A2= B2 ve A1= 1. B4= 0 (A4B'4=1) veya ii. (x) lerin dördünün birden 1 olması A = B olduğunu gösterir Yani Ç3 = x1 x2 x3 x4 = 1 ise A=B dir. Üçüncü çıkış belirlenmiş oldu. tek bir tümleşik devre. diğer dördü diğer sayıyı ve biride elde ) devreler gerçekleştirecektik. çıkışlar da (A > B) için Ç1 = 1 Ç2 = 0 Ç3 = 0. 68 . B ninki 0 ise (A4B'4 = 1) A > B dir. B2= 0(A2B'2= 1) veya. en az ağırlıklı bitlerin karşılaştırılmasına kadar devam eder.

diğerleri ise 0 olur.A4 B'4 A'4 B4 A3 B'3 A'3 B3 Ç1 A>B A2 B'2 A'2 B2 X2 X3 X4 A1 B'1 A'1 B1 X1 A<B Ç2 Ç3 A=B Şekil 5. 69 .7 Karşılaştırma devresi 5.4 Çözücüler (Decoders) Çözücüler n girişli 2n çıkışlı devrelerdir.8 de 3x8 (3x23 ) lik bir çözücü devresi verilmiştir. Bir başka deyişle çıkışlar mintermleri belirlemektedir. Şekil 5. n girişin alabileceği her bir giriş permütasyonu için çıkışlardan yalnızca biri 1.

doğru minterm sayısı k olan bir Boole fonksiyonu. Fonksiyonlar f1 = ∑ 1. 2. olabilecek bütün 2 minterimi oluşturacağına göre. Her birinde 4 doğru minterm olduğuna göre dört girişli iki VEYA kapısına gerek vardır. n x 2 lik bir çözücü ve k giriş yelpazesi olan bir VEYA kapısıyla gerçekleştirilebilir.8 3X8 çözücü devresi Boole fonksiyonlarının çözücüler kullanılarak gerçekleştirilmesi n n n x2 lik bir çözücü. Şekil 5.9 İki fonksiyonun bir çözücü kullanılarak gerçekleştirilmesi 70 .9 da devre verilmiştir. 5 f2 = ∑ 0.x1 x2 x3 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 Şekil 5. 4. n n değişkenli. 5. 0 1 2 3 4 5 6 7 f1 x1 x2 x3 20 21 22 3x8 Çözücü f2 Şekil 5. 2.7 olsun. n n değişkenli m tane Boole fonksiyonu bir tane n x 2 çözücü ve m tane VEYA kapısıyla gerçekleştirilebilir. iki seviyeli olarak çözücülerle gerçekleştirilebilir. iki Boole fonksiyonunu bir MSI çözücü ile gerçekleştirelim. Bir örnek olarak üç değişkenli. Hatta genelleştirme yapılarak. herhangi bir n değişkenli Boole fonksiyonu.

giriş sayısı daha fazla olan çözücülerin elde edilmesine de yarar. mevcut MSI elemanlarını kullanmak hem zaman hem de işçilik tasarrufu sağlanır. Bir başka diyişle E girişine gelen bilgi dört çıkıştan istenenine verilebilmektedir. aksine bu giriş 1 iken ise çözücü normal çalışma işlevini yerine getirir. 4x16 lık bir çözücü devresi verilmiştir. x4 = 1 olduğunda ise alttaki çözücü çalışır ve m8 den m15 e kadar minterimler. bu çözücü çıkışında gözlenir. f ' ( f in tümleyeni) gerçekleştirilip VEYA yerine TÜVEYA kapısı kullanılarak.10 da böyle bir çözücü ve doğruluk tablosu verilmiştir. giriş sayısı az olanlar çözücüler kullanarak. Eğer yalnızca üç beş tane fonksiyon gerçekleştirmesi söz konusu ise. SSI elemanlarıyla yapılacak sentezde ise. x4 = 0 iken yukarıdaki çözücü çalışır ve m0 dan m7 ye kadar mintermler çıkışında gözlenir. 71 . Yanlış minterim sayısı doğru minterm sayısından az ise. Pratikte kullanılan MSI çözücülerin. Bu durumda kontrol girişinin karşı düştüğü minterm çıkışı E girişinin değerini alır. Şekil 5.10 Kontrol girişli bir çözücü ve alternatif yorumu: demultiplekser Bu çözücüyü. indirgeme ile. Çözücülerdeki kontrol girişi. Şekil 5. Buna karşılık çözücünün içinde kapı ve giriş / çıkış yelpazesi açısından da hiçbir tasarruf yapılmamıştır. E x 1 x2 x1 x2 2x4 çözücü m0 m1 m2 m3 0 1 1 1 1 k 0 0 1 1 k 0 1 0 1 m 0 m1 m2 m3 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 E 1x4 demux m0 m1 m2 m3 x2 E x1 Şekil 5. Bu sırada alttaki çözücü çalışmaz ve bütün çıkışları 0 dır. x1 ve x2 girişleri de sanki kontrol girişleriymiş gibi de düşünebiliriz. tüm devre olarak gerçekleştirilmesi daha uygun olur. sanki E normal giriş. sözü edilen tasarruflar göz önünde tutulmuştur.Fonksiyonların çözücüler kullanılarak gerçekleştirilmesinde bir indirgeme sorunu yoktur. VEYA kapısı giriş yelpazesinde tasarruf sağlanabilir. Bu sırada üstteki çözücü çalışmaz ve çıkışları 0 dır.11 de iki tane 3x8 lik çözücü kullanılarak gerçekleştirilen. Örneğin aynı fonksiyondan çok sayıda üretilecekse. Bu işlev haberleşmede kullanılan demultiplekser (demultiplexer) işlevidir. SSI sentezdeki indirgeme yapılarak bulunan lojik devrenin. SSI veya MSI elemanlarından hangisinin tercih edilerek gerçekleştirilme yapılacağı koşullara bağlıdır. bir de kontrol girişi "enable" vardır ve MSI elemanının çalışmasını kontrol eder. Devrede bütün VE kapılarının girişlerine bu kontrol girişi bağlanarak istenen işlev yerine getirilebilir. Bu giriş 0 iken minterm çıkışlarının hepsi 0 olur.

mux ın tek bir çıkışına. 2 sayıdaki n VE kapısına n tane bağımsız giriş bağlanmıştır.x1 x2 x3 x4 3x8 çözücü 3x8 çözücü m0 m7 m8 m15 Şekil 5. dekoderler de olduğu gibi. birden fazla fiziksel bilgi kaynağındaki bilgiyi. Bu n devrelerin giriş sayısı 2 . çıkış sayısı ise n dir. Enable'ın belli bir giriş değeri için çıkışların hepsi 0 (bazen 1) olur. çalışmayı kontrol eden bir enable girişi (strobe da denir) vardır. Örneğin 6. 2 tane VE çıkışı. Kısaca mux diye bilinirler. 5. istenen sırada.5 Multiplexer (Çoğullayıcı) devreler Genel olarak çoğullayıcılar. Söz konusu yapı decoderler de olduğu gibidir. Lojik devre kapsamı içinde n çoğullayıcı 2 girişteki bilgiyi n kontrol girişi (select) ile istenen sırada tek çıkışa aktarmaya yarayan kombinezonsal devrelerdir. 2 Şekil 5. Hangi girişe (1) gelmişse on girişin iki tabanındaki karşılığı çıkışta görülür. Girişlerden biri 1 iken. Görüldüğü gibi bu yapıda n x 2 (n = 2)lik bir dekoderin . girişe 1 gelmişse. seçme girişlerinin her bir n permütasyonu VE kapılarıyla oluşturulurken bu kapıların girişlerine 2 mux girişleri ayrı n n ayrı bağlanmıştır. blok diyagramı ve doğruluk tablosu Pratikte kullanılan mux ların. tek bir fiziksel bilgi kanalına aktarmaya yararlar. I0 I1 I2 I3 S1 S0 Z I0 I1 I2 I3 0 1 2 3 S0 S1 S0 S 1 Z 0 0 1 1 0 1 0 1 I0 I1 I2 I3 4x1 mux Z Şekil 5. bir VEYA kapısıyla alınmıştır. diğerleri 0 olmak zorundadır.12 de 4x1 (2 x1) lik bir mux'ın lojik devresi verilmiştir.11 İki 3x8 lik çözücüden elde edilen 4x16 lık çözücü devresi Kod çözücünün tersi işlevi yerine getiren devrelere kodlayıcı (encoder) denir. Bu kontrol girişi bir üst mertebeden mux ın bir alt mertebeden iki mux kullanılarak elde edilmesini de sağlar. diğer giriş değeri için ise mux normal çalışma işlevini yerine getirir. Örneğin 8x1 lik bir 72 . Böyle bir devreyi bir uygulama olarak gerçekleyiniz.12 4x1 mux lojik devresi. çıkış 110 dır.

mux, 2 tane 4x1 lik mux ın enable girişleri kullanılarak elde edilebilir. Çıkışa gelecek kapının ne olması gerektiğini düşününüz. Pratikte birden fazla mux ın, seçme ve enable girişleri ortak olmak üzere aynı MSI elemanında kullanıldığı görülür. Örneğin içersinde dört tane 2x1 mux ın bulunduğu MSI elemanları (74157) ticari olarak vardır. Şekil 5.13 te böyle bir MSI elemanının lojik devresi verilmiştir. A ve B girişlerini farklı kaynaklardan gelen dörder bitlik enformasyon olarak düşünürsek, sanki bu devre, A veya B enformasyonundan birini isteği bağlı olarak seçip aynı bir yoldan (bus) bir başka yere göndermektedir. Böyle bir işlev bilgisayarların alt birimleri arasında veri alış verişinin, ortak bir hat üzerinde yapılmasında faydalı olur.
A0 Z0 A1 Z1 A2 Z2 A3 Z3 B0 E B1 B2 B3 (select) S (Enable) E 1 0 0 S x 0 1 Z hepsi 0 A B

Şekil 5.13 dört 2x1 lik mux tan oluşan lojik devre Mux larla Boole fonksiyonlarının gerçekleştirilmesi Bundan önceki bölümlerde gördüğümüz gibi, dekoder ve mux larda mintermler oluşturulmakta, dekoderlerde ayrıca bir VEYA kapısı kullanılarak, herhangi bir fonksiyon gerçekleştirilmekteydi. Mux larda ise bu VEYA kapısı tümleşik devrenin içinde bulunmaktadır. Amacımız mux ları kullanarak bir Boole fonksiyonunun nasıl n gerçekleştirilebileceğini göstermek. n seçicili 2 x1 lik bir mux ile n değişkenli bir fonksiyonu gerçekleştirelim. Değişkenleri seçiciler seçelim. Seçicilerin alacağı her bir değer permütasyonu bir minterimi belirler ve buna karşı düşen mux ta bir giriş vardır. Eğer gerçekleştireceğimiz fonksiyon, bu minterm için 1 ise (doğru minterm) buna karşı düşen girişe 1, 0 ise (yanlış minterm) bu girişe 0 uygulayalım. Aynı işlev bütün giriş değer permütasyonları için tekrarlandığında mux çıkışında istediğimiz fonksiyonu gerçekleştirmiş oluruz. Yukarıda açıklanandan bir adım daha ileri giderek, (n+1) değişkenli bir fonksiyon n n seçicili 2 x1 lik bir mux la gerçekleştirilebilir. Bunun için n değişken seçiciler olarak alınıp, girişlere de 0, 1, xn veya x'n den biri uygulanır. Bir örnek üzerinden gerçekleştirmenin nasıl yapılacağını görelim. Şekil 5.13 te bir örnek fonksiyon ve devresi verilmiştir. Fonksiyon üç değişkenli f = ∑ 1, 2, 6, 7 olduğuna göre 4x1 lik iki seçicili bir mux a gereksinim vardır. X1, x2 değişkenlerini seçiciler olarak seçelim. Doğruluk tablosundan görüldüğü gibi x1, x2 73

değişkenlerinin bir değer permütasyonu için x3 in aldığı 0 ve 1 olmak üzere iki değer vardır. Bu değerler için fonksiyonun aldığı değerler 0, 1, x3 veya x'3 olabilir. Buna göre tabloyu tekrar düzenlersek (Şekil 5.13 te gölgelendirilerek belirtildi). , mux girişlerine ne bağlayacağımız ortaya çıkar. Bu tablodaki sonuca, bir başka düzenlemeyle daha çabuk ulaşabiliriz. Öyle ki sütunları, seçicilerin belirlediği mintermlere karşı düşen girişler; satırları da x3 değişkeni ve tümleyenini gösterecek biçimde bir tablo oluşturulsun. Bu durumda satır ve sütunlara karşı gelen yerler, olabilecek bütün minterimlerdir. Doğru minterimleri bir yuvarlak içine alalım, yuvarlak içinde olmayanlar yanlış mintermler olsun. Buna göre i bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içinde değilse, bu sütuna ilişkin giriş 0, ii. bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içindeyse, bu sütuna ilişkin giriş 1, iii. bir sütundaki (bir seçici girişini belirler) mintermlerden x3 satırına karşı gelen yuvarlak içinde x'3 satırına karşı gelen yuvarlak içinde değilse bu sütuna ilişkin giriş x1, iv (iii) durumun tersi ise ilgili giriş x'1 olmalıdır. (Şekil 5.13) minter m 0 1
2 3 4 5

x1 0 0 0 0 1 1 1
1

x2 0 0 1 1 0 0 1
1

x3 0 1 0 1 0 1 0
1

f 0 f = x3 1 1 f = 0 x'3 0 f=0 0 1 f=1
1

6
7

x1x2
00 01 10 11

I0 (0)x'3 (1)x3
0 1

I1
2 3

I2
4 5 0

I3
6 7 1

x3 x'3
0 1

x3

x'3

I0 I1 I2 I3 x1

4x1 mux

Z

x2

Şekil 5.13 dört değişkenli bir fonksiyonun 4x1 mux la gerçekleştirilmesi

74

1

x1x2x3
000 001 010 011 100 101 110 111

x4 x'4
0

I0 (0)x'4 (1)x4
0 1

I1
2 3

I2
4 5

I3
6 7 0

I4
8 9

I5
10 11 0

I6
12 13 0

I7
14 15

1

x4

x'4

1

x4

I0 I1 I2 I3 8x1 I4 mux I5 I6 I7 x1 x2 x3

f

Şekil 5.14 f= ∑ 0,1,3,4,8,9,15 fonksiyonunun 8x1 mux kullanarak gerçekleştirilmesi Şekil 5.14 te dört değişkenli bir örnek fonksiyonun 8x1 lik bir mux ile gerçekleştirilmesi gösterilmiştir. Yukarıda örnek üzerinde açıklanan gerçekleştirme yöntemi genelleştirilebilir. Burada en çok ağırlıklı bitlere karşı gelen değişkenlerin dışındaki değişenler seçici girişleri olarak seçilmiştir, mux girişlerine de 0,1 veya en ağırlıklı değişkenin kendisi veya tümleyeni gelmektedir. halbuki herhangi n-1 değişken seçici, kalan değişken giriş seçilerek te, benzer akıl yürütmeyle gerçekleştirme yapılabilirdi. 5.6 Read-Only Memory (ROM) Bu ve bundan sonraki kısımda, ROM (Read Only Memory) ve PLA (Programmable Logic Array) elemanları göreceğiz. Bu elemanlar içinde 100-1000 civarında kapı elemanları bulunduran LSI ( Large Scale Integrated Circuits) devrelerdir. ROM elemanlarını, gördükleri işlevler açısından, iki farklı biçimde inceleyebiliriz. Birincisi birden fazla Boole fonksiyonunun, bir tümleşik devre ile gerçekleştirilmesini sağlarlar. ROM LSI elemanının içinde bir dekoder ile gerçekleştirilecek fonksiyon sayısı n n kadar VEYA kapısı vardır. VEYA kapısı sayısı m olsun. nx2 lik dekoderde 2 VE kapısının çıkışını her bir VEYA kapısına bağlayan, mx2n tane bağlantı vardır. Bu bağlantılar, isteğe göre, açık veya kısa devre yapılabilirler. Diyelim m tane Boole fonksiyonu gerçekleştireceğiz. 1. fonksiyonda hangi doğru minterimler varsa, onlara ilişkin VE kapılarının çıkışları, 1. VEYA kapısının girişlerine, bağlantılar kısa devre yapılarak birleştirilir. Yanlış mintermlere karşı gelen VE kapılarının çıkışları ise açık devre yapılarak VEYA kapısının girişine bağlanmaz. Böylece 1. fonksiyon gerçekleştirilmiş olur. Diğer fonksiyonlar da benzer biçimde gerçekleştirilir. Bağlantıların açık veya kısa devre yapılmaları, üretici firmanın belirlediği yöntemle özel aletler kullanılarak yapılır. n giriş değişkenli m çıkışlı bir ROM elemanın iç yapısı Şekil 5.15 te verildiği gibidir. Böyle bir ROM 2 xm lik ROM olarak adlandırılır.
n

75

Yukarıda açıkladığımız ROM da. çizim ve anlatım kolaylığı açısından iki giriş ve iki çıkışlı seçilmiştir. çıkışları sanki o adresteki bilgi(word)yi vermektedir diye düşünülebilir (Şekil 5. dört adresinde.17 verilmiştir.16 da verilen örnek ROM. Aynı ROM. adres bitleri dediğimiz giriş değişkenlerinin belli bir permütasyonuna karşı gelen belli bir yerde. bu adreslere de m bitlik kelimeler (word) saklanabilir. Doğruluk tablosu ve ROM devresi Şekil 5. girişle aynıdır o nedenle ayrıca bir ROM çıkışı 76 . bir bellek elemanı olarak ta düşünülebilir. 6. iki bitlik dört kelimenin bulunduğu. sıfırdan kırk dokuza kadar sayıları temsil 5 6 edebilmemiz için de altı çıkış fonksiyonuna gereksinim vardır ( 2 = 32. Yedi ye kadar sayıları temsil edebilmemiz için üç giriş değişkenine.15 Genel bir ROM elemanının devresi Yukarı açıkladığımız ROM' u. Pratikte 7-8 giriş ve 8 çıkış değişkenliler yaygındır. iki iki-değişkenli fonksiyon olarak düşünülebilir. Yalnızca okunabilen bellek elemanından kastedilen. çıkış her giriş için 0. kelime (word) dediğimiz m bitlik belli bir bilginin tutulmasıdır. Sıfırdan yediye kadar sayıların karelerini alan bir kombinezonsal devreyi ROM kullanarak gerçekleyelim. 2 =6 4). yalnızca okunabilen bellek işlevini yerine getiren bir eleman olarak ta görebiliriz.16 Örnek bir ROM ve iki yorumu Şimdi pratik bir örnek yapalım. n n adres 0 1 2 3 x1 0 0 1 1 x2 0 1 0 1 F1 0 1 1 1 F2 1 0 1 0 kelime 1 2 3 2 x1 2x4 Dekoder m0 m1 m2 m3 F1 x2 F2 Şekil 5. Doğruluk tablosundan görüldüğü gibi. Ele alacağımız örnek.a d r e s x1 x2 m0 F1 nx2n Dekoder F2 k e l i x x 3 4 m2n-1 m e Fm Açık veya kısa devre yapılabilecek bağlantılar Şekil 5.15). 2 xm lik ROM da n giriş değişkeni ile 2 farklı adres tanımlanabilir. girişlere karşı gelen m fonksiyonun aldığı değer de. 5. Şimdi bir örnek üzerinde ROM un iki farklı yorumunu yapalım. çıkış ise 3. girişler sanki adresleri (minterimleri) vermekte. Şekil 5.

ROM lara konan bilgiler. Silme işlemi mor ötesi ışınla yapılanlara ise "silinebilen ROM" EPROM (erasable ROM) denir. ya bir daha hiç değiştirilemezler veya silinip yeni bilgilerlerle değiştirilebilirler. fonksiyonun 1 değerini aldığı doğru minterimler için.7 PLA (Programable Logic Array) Bundan önceki kısımda ROM larla fonksiyon gerçekleştiriken gördük ki. 0 dan 7 ye kadar sayıların karelerini almak için yeterli olur. ROM'un türüne göre. yapılır. 0 1 2 3 4 5 6 7 x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1 F1 0 0 0 0 0 0 1 1 x2 F2 0 0 0 0 1 1 0 1 x3 F3 0 0 0 1 0 1 0 0 F4 0 0 1 0 0 0 1 0 F5 0 0 0 0 0 0 0 0 F6 0 1 0 1 0 1 0 1 0 1 4 9 16 25 36 49 8x4 ROM 0 F1 F2 F 3 F4 F5 F 6 Şekil 5. kullanıcı tarafından.gerektirmezler. ROM lar genel olarak çok girişli bir çok fonksiyonun gerçekleşmesinde yaygın olarak kullanılabilirler. Diğer taraftan ROMlar yalnızca okunan bellek elemanları olarak software kontrol birimlerinde yaygın biçimde kullanılırlar. İkinci tür olanlara "silinebilir PROM " EPROM (Erasable PROM) denir. özel cihazlarda katalog bilgisine göre programlanarak "PROM". Mask bağlantılar üretim sırasında direkt olarak yapılır. Programlama da ise üretimden sonra. ROM un içinde n girişli bir VE kapısı vardır. Her ne kadar programlanarak yapılıyor denirse de bağlantılar hardware olarak sağlanmaktadır. örneğin ASCII kodundan EBIDIC koduna dönüştürücüler gibi. 3 adres bitli 4 çıkışlı bir ROM. gerçekleştirmede biz bunlardan yalnız fonksiyondaki 1 77 .17 Kare alma işlemi yapan bir ROM devresi ROM türleri ROM' lardaki bağlantılar iki biçimde yapılabilir: mask ve programlama. Silme işlemi elektronik olarak yapılanlara "elektronik olarak silinebilen ROM"( EAROM:Electronically alterable ROM) denir. 5. Yani n ROM larda 2 VE kapısı varken.

PLA de 2 den çok daha küçük sayıda n giriş yelpazeli VE kapısı vardır. 82S100 PLA nin yapısı bu yapıdadır nxk bağlantı n giriş k tane n girişli VE kapısı nxk bağlantı kxm bağlantı m tane kxm girişli VEYA kapısı m bağlantı m çıkış Şekil 5. Bir çıkış fonksiyonunun kendisi çıkışa aktarılmak isteniyorsa ona ilişkin bağlantı kısa devre olarak bırakılmalı. (n) tanesi değişkenin kendisi diğer (n) tanesi ise değişkenin tümleyeni için gereklidir. Öyle ki her bir kapının giriş yelpazesi n dir.19 da verilmiştir. Görüldüğü gibi gerçekleştirilecek fonksiyonlarda ortak olan çarpımlar terimi için aynı VE kapısı kullanılmaktadır. Giriş sayısı n dir. VEYA kapısı vardır. Bunun faydasını bundan sonraki bölümde PLA in programlanmasında göreceğiz. Çıkış sayısı m kadar. ancak 2n bağlantı vardır. Pratikte PLA elemanları çok sayıda fonksiyonların tek bir elemanla gerçekleştirilmesinde yaygın olarak kullanılır. Pratikte böyle bir gerçekleştirme PLA elemanıyla yapılmaz. Şimdi bir örnek olarak basit iki fonksiyonun PLA ile gerçekleştirilmesinde. diğerlerine ilişkin bağlantılar ise açık devre kılınmalıdır. İşte bu olumsuzluğa cevap verebilmek için PLA (Programable Logic Array) LSI elemanları geliştirilmiştir. (m) tane çıkışta fonksiyonun kendisi veya tümleyeni elde edilebilir. Çıkışta ki m bağlantı bize çıkış fonksiyonlarının kendileri veya tümleyenlerini çıkışa almamızı sağlar. indirgeme düşünmeden gerçekleşmeye geçilebilmesi oldu. 46 n-girişli VE kapısı ( ROM olsa idi bu sayının 216 = 256 olması gerekirdi) ve 8 çıkış ( 8 bitlik kelimeler) vardır. İkinci seviyedeki VEYA kapılarının giriş yelpazesi.sayısı kadar olanını kullanmaktayız. Sağlanan avantaj. Gerçekleştirilecek fonksiyonda kaç çarpımlar terimi varsa. Oysa biliyoruz ki indirgeme yaptığımızda kullanacağımız VE kapısı sayısı fonksiyondaki 1 sayısından çok daha az olacaktır. k x m bağlantı ile bağlanmıştır.18 Bir PLA elemanın blok diyagramı Şekil 5. ROM lu gerçeklemelerde fonksiyondaki her bir n 1 e karşılık ROM daki 2 kapıdan biri seçilir. PLA' in yapısı ROM yapısına benzerdir. onlara ilişkin bağlantılar kısa devre olarak tutulmalı. Bir amaç ta böyle ortak olan çarpımlar terimleri sayısını maksimize etmektir. Örneğin Pratikte kullanılan bir PLA de n = 16 giriş değişkeni . Gerçekleştirilecek fonksiyona göre. ROM larda n n 2 iken PLA de 2 den çok daha küçük VE kapısı sayısı kadardır. bağlantıların nasıl seçileceğini inceleyelim. 78 . Bu kapılara k tane VE kapısı. tümleyeni elde edilmek isteniyorsa ilgili bağlantı açık devre yapılmalıdır. k << 2n olan k tane VE kapısı vardır . Gerçekleştirilecek İki-değişkenli iki fonksiyonun doğruluk tablosu ve Karnaugh diyagramları Şekil 5.18 de genel olarak bir PLA elemanının blok diyagramı gösterilmiştir. Buna karşılık ROM daki bir çok VE kapısı da kullanılmadı. bu VE kapılarının girişlerine ilişkin 2n x k bağlantının açık devre yapılması veya kısa devre olarak tutulması gerekir. ROM larda n giriş değişkeni sayısı olmak n n üzere n giriş yelpazeli 2 VE kapısı varken. anlaşılması kolay olsun diye bu örnek yapılmaktadır.

20 Örnek iki fonksiyonun PLA gerçekleştirilmesi PLA program tablosu Yukarıda örnek fonksiyonunun PLA elemanı ile gerçekleştirilmesinde önce fonksiyonlar indirgendi. hangi bağlantıların ise kısa devre olarak bırakılacağı. indirgenmiş fonksiyonlardaki farklı çarpımlar terimleri gösterilir. Bu tabloda satırlarda. Bu işlem bütün VE 79 . 1.20 de gösterilmiştir. satırdaki VE kapısının girişleri için değişkenin kendisi varsa 1. Bundan sonraki sütunlarda değişkenlere ayrılmıştır. ROM larla gerçeklemede fonksiyonlar indirgenmemişti.19 PLA elemanıyla gerçekleştirilecek örnek iki değişkenli iki fonksiyon Bu örnek fonksiyonların PLA ile gerçekleştirilmesinde. Şekil 5. Bağlantıların sistematik bir biçimde nasıl yapılacağını gösteren tabloya PLA program tablosu denir. Ondan sonra bağlantıların açık/kısa devre yapılmasına geçildi. x1 1 F1 1 x2 2 2 x3 3 F2 Şekil 5.x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1x2 x3 00 0 1 F1 0 0 0 0 1 1 0 1 F2 0 0 0 1 0 1 0 1 1 2 3 Çarpım terimleri Girişler x x 0 1 çıkışl ar x F F 1 1 1 1 1 1 x1x’2 x1x3 X2X3 1 1 - PLA program tablosu 01 11 10 1 x1x2 x3 00 0 1 01 11 10 1 1 1 1 1 F1 = x1x’2+x1x3 F2=x1x3+x2x3 Şekil 5. değişken yoksa (-) konulur. hangi bağlantıların açık devre yapılacağı. tümleyeni varsa 0. Birinci sütunda her bir çarpımlar terimi için seçilen VE kapılara numaralandırılarak gösterilir.

18 deki blok diyagramında 2n x k bağlantının açık devre mi.18 deki blok diyagramında k x m bağlantılarından hangilerinin açık hangilerinin kısa devre yapılacağı belirlenmiş olur. Bundan önceki örneğe ilişkin PLA program tablosu Şekil 5. Şekil 5. 80 . PLA lerde fonksiyonun kendiside tümleyeni de gerçekleştirilebilmektedir.kapıları için tekrarlanır. kısa devre mi yapılacağı belirlenmiş olur. Bir çıkış fonksiyonunda hangi VE kapıları varsa ilgili yere 1. Şekil 5. Son sütunlarda ise çıkış fonksiyonlarının her biri temsil edilir.19 da verilmiştir. O nedenle ortak çarpımlar terimleri sayısını maksimumlaştırabilmek için gerçekleştirilmesini istediğimiz fonksiyonların tümleyenlerini de düşünebiliriz. olmayan VE kapılarına ilişkin yere ise (-) konur.

Bu bölümde de çıkışları giriş değişkenlerinden başka. z çıkışı da bu iki tabanındaki sayıların toplamı olan sayıyı. x1. Benzer biçimde t2 ve t3 anlarındaki girişler (11) aynı olduğu halde çıkışlar farklıdır.1. iki tabanındaki iki sayıyı göstersin. zamanda sıralı. 24 23 22 21 t4 t3 t2 t1 0 1 1 0 0 1 1 1 1 1 0 1 t0 ve t4 anlarındaki girişler (00) aynı olduğu halde çıkışlar farklıdır. ardışıl MSI ve LSI elemanlarının yapı ve işlevlerini inceleyeceğiz. giriş değişkenlerinin aldığı değerler tarafından belirlenmiş olsun.1 deki gibidir. (Y) ye de bir sonraki durum. Çıkışın belirlenebilmesi için her ti anında. x2 girişleri en az ağırlıklı basamaktan en çok ağırlıklı basamağa doğru. Seri toplayıcı. Öyle ki değişkenin ti anında aldığı değer (Y). durum değişkenleri dediğimiz bellek elemanlarına ilişkin değişkenlerle birlikte ancak belirlenebilen ardışıl mantık devrelerini inceleyeceğiz. çıkışları girişleriyle yegane olarak belirlenebilen kombinezonsal mantık devrelerinin. t i-1 anında bu değişkenle (y). O halde devre kombinezonsal değil. Bu "elde"yi. y değişkenine de durum değişkeni denir. Ardışıl mantık devreleri kısaca ardışıl devreler olarak adlandırılır. Daha sonra kombinezonsal devrelerde olduğu gibi. Örneğimiz için toplam elde(y)1 1 0 0 0 x1 0 1 1 0 0 x2 0 1 1 1 0 z 1 1 0 1 0 81 . bir evvelki ti-1 anına ilişkin toplamın "elde" sinin bilinmesi gerekmektedir. analiz ve sentezini inceledik. Yaygın olarak bu devrelere ardışıl makineler da denir. (y) ye şimdiki durum.x2. sınıflandırılması. Yani Y = f (x1. Ardışıl makine incelememizde sırasıyla ardışıl makinelerin modellendirilmesi.1 Giriş Şekil 6. analiz ve sentezi ile sentezde karşılaşılan sorunları ele alacağız. 6. varsayalım ki x1 =12 ve x2=14 sayıları toplanacak.y). (12)01100 x1 (14)01110 x2 Seri toplayıcı z = x1 + x2 (26)11010 20 t0 0 0 0 (12) (14) (26) x1 x2 z Şekil.1 deki seri toplayıcı devresini düşünelim. basamak ağırlığına göre zamanda sıralı olarak göstersin. makinenin herhangi bir t anındaki durumunu belirleyen bir değişken (y) olarak düşünelim. Giriş ve çıkış aşağıdaki Şekil 6.BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ Şimdiye kadar ki beş bölümde. ardışıldır.6. Görülüyor ki çıkış yalnızca girişler tarafından belirlenememektedir.

x n. Z = {zl.1. x2= 0) .1} i =1..2.Y.zm} çıkış değişkenleri kümesidir. #Ç = g ise. Yani bağımsız durum değişkenlerinin t0 anındaki aldıkları değerlere karşı gelen (y01.. x 2. M = (G...xn} bağımsız giriş değişkenleri kümesi olsun. y ): S n+ r → S .m biçiminde tanımlanan m tane çıkış fonksiyonudur... y 1..2 Ardışıl Makinelerin Modellendirilmesi Ardışıl makineler matematiksel... Y bir sonraki durum ve Z çıkış fonksiyonları Tablo 6.yr} bağımsız durum değişkenleri kümesidir. Z fonksiyonlarında ise değişkenler ve fonksiyonların aldığı değerler aynı t anı için geçerlidir. fonksiyonların aldığı değer (t+1) anındaki değer.. x2= 1) . m ≥ log2 g eşitsizliğini sağlayan en küçük tam sayıdır.. t anındaki değerlerdir.. S = {0..Y2. Ç çıkış kümesi ve değişkenleri Ç={(Ç1(z1= 0). G3(x1= 1. (y) bağımsız durum değişkenidir. .1} i = 1. y1.. Bu küme elemanlarının her biri Zi = Zi ((x 1. t şimdiki anı. G4 (x1= 1.. x n.. tablo ve diyagram olmak üzere üç farklı biçimde modellendirilebilirler.yr bağımsız durum değişkenlerinin fonksiyonu ise makineye "Mealy makinesi". . Ç: Makinenin çıkışında görülen. X = {x1.y0r ) durumudur. x 2. bağımsız değişkenlerin aldığı değer ise..... Bu küme elemanları her biri Yi = Yi (x 1. Y = {Y1. Yr} bir sonraki durum değişkenleri kümesidir... Y fonksiyonlarında. x2= 1)} dir. D durum kümesi ve değişkenleri D={D1(y=0) elde 0. Matematiksel model : Yukarıda örnekteki seri girişli toplama devresi gibi.D. çıkışları temsil edebilmek için gerekli olan çıkış değişkeni sayısı m.1. y 2. gerekli olan durum değişkeni sayısı r.. y 1. D0 : Başlangıç durumudur. G2(x1= 0.. Zi fonksiyonları x1. n ≥ log2 p eşitsizliğini sağlayan en küçük tam sayıdır.. D: Makinenin farklı durumlarından oluşan kümedir. Örnek 6.Z.y02. .. S = {0.biçiminde bulunur. Bundan sonra fonksiyonların t ile ilişkisi ayrıca simgelenmeyecektir.. Seri toplayıcı için M matematiksel modelini çıkaralım.z2. G giriş kümesi ve değişkenleri: G = {G1(x1= 0.. #D = µ ise... t+1 bir sonraki anı göstermektedir..2.y r ) = Zi ( X .Ç.xn bağımsız giriş ve y1. y ) : S n+ r → S . Ç2(z1= 1)}dir. farklı çıkışlardan oluşan çıkış kümesidir. 6. y = {y1. Z = {zl. x2= 0). G: Makinenin farklı girişlerinden oluşan giriş kümesidir.D0) ile verilen bir matematiksel modelle temsil edebiliriz..r biçiminde tanımlanan r tane bir sonraki durum fonksiyonudur..y r ) = Yi ( X ..y2.yr durum değişkenlerinin fonksiyonu ise makineye "Moore makinesi " denir.x2. z2. y 2. Artık çıkış değişkeni giriş değişkenleri ve 0 andaki durum değişkeni tarafından yegane olarak belirlenmiştir. . de doğruluk tablosuyla verilen 82 t t t t t t t t t t+1 t t t t t t t t . r ≥ log2 µ eşitsizliğini sağlayan en küçük tam sayıdır. sonlu durumlu ardışıl makineleri. D2(y=1) elde 1} dir. . zm} bağımlı çıkış değişkenleri kümesidir.. .. Zi fonksiyonları yalnızca. #G = p ise girişleri temsil edebilmek için gerekli olan giriş değişkeni sayısı n..

6.xn) ile bağımsız durum değişkenleri (y1y2. Bir ardışıl makinenin en genel yapısı. Devre iki temel parçadan oluşur.+y x'1x'2+y x1x2 fonksiyonlarıdır. Z. D. Z çıkış fonksiyonu 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 Matematiksel olarak M = (G.1. .Zm) ile bellek elemanlarının giriş fonksiyonlarıdır.6.2.Seri toplayıcıya ilişkin bağımsız değişkenler ve bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu.+y x1x2 ve Z = y' x'1.t+1 Y = y' x1x2+y x'1x2+y x1x'2. 83 . sistemin giriş değişkenleri (x1x2. Birincisi kombinezonsal parça ikincisi ise bellek parçasıdır. . Ç. Kombinezonsal parçanın girişleri. giriş bağımsız değişkenler giriş durum x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 y Y bir sonraki durum onksiyonu. Şekil.x2+y' x1x'2.deki bir devreye karşı düşürülebilir.6. . genel olarak x1 x2 giriş değişkenleri çıkış değişkenleri z1 zm y1 yr Kombinezonsal devre y r (Y r ) Bellek elemanlarının çıkışları: durum değişkenleri r.yr) dir. Tablo.2. Y. bellek elemanı saat girişi bellek elemanlarının girişleri y 1 (Y 1 ) t 0 (t 1 ) Şeki1. D0 ) ile verilen bir ardışıl makine.bellek elemanı Bellek 1. Kombinezonsal parçanın çıkışları da makinenin çıkış değişkenleri (Z1Z2.

düğümler ve topolojik elemanlardan oluşmuş bir diyagramdır. sütunlarında girişlerin (G kümesinin elemanları) bulunduğu matristir. Ardışıl makineye ilişkin durum tablosu. Bu tabloda girişler ve durumlar ilgili değişkenler cinsinden ifade edilmiştir.1 Y. Durum tablosu (Geçiş tablosu. Şekil 6. Bellek elemanları bundan sonraki alt bölümde detaylı olarak incelenecektir. satır ve j. sütunun kesiştiği yerde.Z 1.Bellek elemanlarının çıkışları olan iletkenlerde.Z 0. sütuna ilişkin giriş (Gj) geldiğinde ki bir sonraki durum (Dk) ile o andaki çıkış (Çk) yazılıdır (Tablo 6.Z 1. birinci girişe ilişkin bir sonraki durumdur. t1 anındaki girişler için şimdiki durumdur.Z 0. Bu yeni elde t3 anındaki girişler için şimdiki durumdur.1 deki seri toplayıcı için durum tablosu Tablo 6.1 Y.Çk G2 Gj Gp Dµ (a) Bir ardışıl makineye ilişkin genel durum tablosu x1x2 00 giriş X1x2 01 giriş x1x2 11 giriş x1x2 10 giriş y=0 şimdiki durum Y. Tablo.0 Y.2a). bir sonraki durum (elde) ise 1 dir.0 Y.Z 0. Matematiksel olarak temsil edilen ardışıl makine.0 y=1 şimdiki durum (b) Seri toplayıcıya ilişkin durum tablosu Durum diyagramı. Benzer biçimde t2 anındaki şimdiki durum 0. j. satıra ilişkin durumunda (Di).3 a da durum diyagramının tipik 84 . Seri toplayıcı örneğinde t0 anındaki girişler için olan bir sonraki durum 0.2. makinenin i. ikincisine ilişkin şimdiki durum. G1 D1 D2 Di Dk.1 Y. Makine Di durumunda iken Gi girişi altında DJ bir sonraki durumuna gidiyor ve çıkış zm ise.6. zaman ekseninde önce y bağımsız değişkenlerinin sonra bağımlı bir sonraki durum değişkenlerinin aldığı değerler gözlenir.Z 0. durum diyagramları veya durum tablolarıyla da temsil edilebilir. transition table): Satırlarında durumlar (D kümesinin elemanları). Düğümler durumlara karşı düşer.1 Y. i.Z 1. Özel olarak örnek 6.0 Y. Ard arda gelen iki girişten.2b de verilmiştir. Di düğümünden DJ düğümüne yönlendirilmiş bir topolojik eleman çizilir ve üzerine Gi / zm yazılır.Z 1.

bu merkezi saat çıkışı bağlanmıştır (bakınız Şekil 6. Darbe modunda çalışan makinelere gelince. Yarış problemi olmaması için birden fazla giriş değişkeni aynı anda değişmez.4 de ardışıl makinelerin sınıflandırılması gösterilmiştir. Asenkron makinelerde saat darbeleri yoktur.3. Bu dersin kapsamı içinde bilgisayarlarda kullanılan senkron makineler ağırlıklı olarak incelenecek. Makinenin çalışma hızı saat darbelerinin periyoduyla sınırlanmıştır.6. saat darbesi geldiği zaman mümkündür. Girişler ve durumlar ilgili değişkenler cinsinden verilmiştir. Bütün bellek elemanlarının saat girişlerine.1 deki seri toplayıcı için durum diyagramı Şekil 6. Temel modda (fundemental mode) ve darbe modunda (pulse mode) çalışanlar olmak üzere iki farklı türden olabilirler. diğerleri 0 olmak zorundadır. Yeni bir saat darbesi gelene kadar. yani yeni bir giriş gelene kadar eski girişler durarak sistemin kararlı (stabil) bir duruma gelmesini sağlar. Makinenin kombinezonsal kısmı ise saat darbesinden bağımsız çalışır. Örnek 6. Durum diyagramları.Şekil 6. Temel modda çalışan asenkron makinelerde girişler seviye biçimindedir.3b de verildiği gibidir. Farklı girişler arasında bütün girişler birlikte 0 olmak zorundadırlar. G i / Zm 01 / 1 11 / 0 01 / 0 00 / 0 Di Dj Di Dj 11 / 1 10 / 1 00 / 1 10 / 0 (a) Genel olarak durum diyagramı (b) Toplayıcıya ilişkin durum diyagramı Şekil. 85 .2).bir parçası gösterilmiştir. Makinenin durum değiştirmesi. makinenin durumunda bir değişiklik olmaz. Herhangi bir anda giriş değişkenlerinden yalnız biri 1 olur. girişleri darbe biçimindedir. çoğunlukla kontrol sistemlerinde kullanılın asenkron makineler ise incelenmeyecektir. 6. Her bir giriş için bir saat darbesi uygulanmalıdır. Senkron makinelerde periyodik saat darbeleri üreten bir merkezi saat (master-clock generator) vardır.3 Ardışıl Makinelerin Sınıflandırılması Ardışıl makineler senkron (saatli) ve asenkron (saatsiz) makineler olmak üzere iki ana sınıfa toplanırlar. örneğin seri toplayıcı devre bir senkron ardışıl makinedir.

başlangıçta sanki biri diğerinin tümleyeni değilmiş gibi düşünüp.6 te verilen devreyi analiz ederek. Bundan dolayı bellek elemanları 1 bitlik bir bilginin saklanmasını sağlarlar. Ayrıca durum değişkenin veya bir sonraki durum değişkeninin tümleyeni de çıkış olarak vardır.4 Bellek Elemanları Ardışıl devrede her bir durum değişkenine ilişkin bir bellek (flip flop) elemanı vardır.6. (11) girişinin hiçbir zaman uygulanmayacağı varsayılarak çıkışlar k=keyfi olarak alınmıştır. 6.6 teki devrenin çıkışlarını.4. SR bellek elemanı: iki girişli S(set). Ardışıl makinelerin sınıflandırılması. R(reset) ve iki çıkışlıdır (y. sonra bu çıkışların birbirlerinin tümleyeni olduklarını gözleyelim 86 .ARDIŞIL MAKİNA SENKRON MAKİNA ARDIŞIL MAKİNA ASENKRON MAKİNA Temel modda çalışan makina Darbe modunda çalışan makina Şekli. Bütün diğer bellek elemanlarında da durum aynıdır. Şimdi belli başlı bellek elemanlarını teker teker inceleyelim.5 te verilmiştir. Şekil 6. girişler birbirinin zıttı iken 'S nin dediğini yapıyor' biçiminde de yorumlanabilir. ikinci bir çıkış değerlendirilmiştir. durum tablosu ve durum diyagramı olarak şekil 6.5 te tanımlanan SR flip flopuna karşı düştüğünü gösterelim. Şekil 6. SR bellek elemanının çalışması. SR bellek elemanın tanımı bir sonraki durum fonksiyonu.5 SR bellek elemanı Şimdi Şekil 6. s R y (Y) y ' (Y ') y SR 00 0 1 0 1 01 0 0 11 K K 10 1 1 Y=S+R'y 01/0 01/0 00/1 0 00/0 10/1 1 10/1 Şekil 6. Çıkış şimdiki durum değişkeni y ve aynı zamanda bir sonraki durum fonksiyonu olan Y dir. yani y ve y' çıkışları vardır.y' ) y' f devrenin yapısı dolayısıyla doğrudan elde edildiğinden.

belirsizlik var 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 1 1 0 0 b) Devrenin en genel durumda analizi t v S R T V 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 c) Devrenin girişlerine 11 gelmeyeceği koşulu altında sadeleşmiş doğruluk tablosu y S R Y Y' 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1 1 0 1 0 d) Sonuçta varılan doğruluk tablosu Şekil 6. belirsizlik var 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 TV(00) ara durumundan sonra TÜVEYA 1 0 kapılarının gecikmelerine bağlı olarak iki hal (01 veya 10) olabilir.R(reset) t (T) S(set) t 0 v 0 S 0 v (V) a) TÜVEYA kapılarıyla gerçekleştirilen SR flip flopu R T V 0 0 1 TÜVEYA kapılarının gecikmelerine bağlı 1 0 olarak iki hal (01 veya 10) olabilir.6 SR belek elemanın devresi 87 .

Diğer taraftan TV sütunlarında 11 durumu hiç görünmemektedir. girişler birbirinin zıttı iken S nin dediğini yapıyor biçiminde de yorumlanabilir. S*(set) y (Y) y 0 1 S*R* 00 K K 01 1 1 11 0 1 10 0 0 R*(reset) y ' (Y ' ) Y Şekil 6. Şekil 6.6 c de verilmiştir.8 Saatli SR bellek elemanı devresi. Saatli (Senkron) makinelerde ise saatli bellek elemanları kullanılır. şekilde görülen doğruluk tablosuna varılır.7 de verilmiştir. Yalnızca TÜVEYA'lı devredeki 11 girişinin özelliği TÜVE li devrede 00 girişi altında oluşur ve S ile R yer değiştirmiş gibi görülür. R(reset) Saat(CLK) S(set) y (Y) y (Y') y SR 00 0 1 0 1 R y (Y) S 01 0 0 11 K K 10 1 1 y ' (Y ' ) S y y Saat R Y=S+R'y S R= 0 Grafik gösterim Bir sonraki durum fonksiyonu Şekil 6. girişler birbirinin zıttı iken 'R nin dediğini yapıyor' biçiminde de yorumlanabilir. grafik gösterimi ve tanım tablosu 88 . Şekil 6. Şimdi saatli SR bellek elemanını inceleyelim. TÜVE' li devre ilerde tanımlayacağımız gecikme (Delay) bellek elemanın gerçekleştirilmesinde kullanılacaktır. saatli SR bellek elemanını elde ederiz. O halde V=T' dür. Saat girişi 0 olduğunda VE kapılarının çıkışları 0 olacak ve bellek elemanı bulunduğu durumunu koruyacaktır. tablodaki ikinci dörtlü satır da silinebilir. Bu tabloda ki çıkışların her biri biri diğerinin tümleyenidir. S*R* bellek elemanının çalışması.7 de verilen devrelere temel bellek elemanları denir. O nedenle TV(11) e karşı gelen. Şekil 6. TÜVEYA kaplarıyla gerçekleştirilen devreye benzer TÜVE kapılarıyla gerçekleştirilen bir devre Şekil.8 görülen ve tanım tablosu verilen. Bu varsayım altında.6. SR belek elemanının çalışması.6 d de varılan sonuç tablo.Şekil 6. tablodaki ilk dört satır silinebilir. Saat girişi 1 olduğunda ise SR girişleri VE kapılarının çıkışlarına aktarılır.6 b deki tabloda devrenin girişine hiçbir zaman SR (11) uygulanmayacağı düşünülürse TV nin hiçbir zaman TV(00) durumuna gelmeyeceği görülür.7 TÜVE kapılarıyla gerçekleştirilen bir temel bellek elemanı Saatli SR bellek elemanı: Yukarıda tanıttığımız SR bellek elemanı asenkron makinelerde kullanılır. Bu elemanı S*R* ile gösterelim. Girişine hiçbir zaman 11 gelmeme koşulu altında basitleştirilmiş tablo Şekil 6. TÜVEYA' lı devredekine benzer bir analizle. Bellek elemanı girişlerin ve durumun aldığı değerlere bağlı olarak çalışır. SR flip flopunun tanım bağıntısına denktir. SR girişlerini birer uçları saat darbesine bağlı VE kapılarından geçirdiğimizde.5 ve 6.

yani bellek elemanı çalışmaz. şimdiki durum zıddına dönüşür. O nedenle tanım fonksiyonunda t değişken olarak görülmemektedir. D = 0 ise çıkış 0 olur. ve durum diyagramı verilmiştir. Gecikme bellek elemanı devresi. Girişine gelen işareti. yani SR de görülen belirsizlik burada görülmeyecektir. Tanım fonksiyonun ifadesi SR=11 girişlerinin hiçbir zaman uygulanmayacağı varsayımıyla bulunmuştur. Görüldüğü gibi TÜVEYA kapılarının çıkışları 11. Şekil 6. Birinci saat darbesinden sonra gelen girişler çıkışa etkili olmaz. D Saat(CLK) y ' (Y ' ) R* D D y 0 1 0 0 0 1 1 1 S* y (Y) y y y (Y) y' (Y') Saat Y=D Grafik gösterim Bir sonraki durum fonksiyonu 0 0 0 1 1 1 Durum diyagramı Şekil. Bir başka deyişle giriş geciktirilerek.9 da oluşturulan devre. SR=0 bağıntısı bu koşulu ifade etmektedir.9. saatten önceki şimdiki durumu. Pratikte saatli SR bellek elemanı nadiren üretilir. ilerde göreceğimiz saatli D ve JK bellek elemanları daha yaygın bir biçimde üretilmektedir. olamayacağı için TÜVEYA kapılarının girişleri de hiçbir zaman 11 olmayacaktır. Şekil 6. Saatli Gecikme D ( delay) bellek elemanı: TÜVE kapılarıyla daha önce oluşturduğumuz devreyi temel alarak Şekil 6. biri diğerinin tümleyeni. Saat darbesi yokken (0) geri beslemeli TÜVE kapılarının girişleri 11 olup durum değişmez. D bellek elemanıdır. grafik gösterimi. yalnızca JK=11girişi altında belirsizlik olmayıp. çıkışta tutulur.Tanım fonksiyonundaki y. Saat darbesi varken (1) D = 1 ise çıkış da 1. iki saat darbesi aralığında çıkışında tutar.6.9 de Gecikme bellek elemanın devresi tanım tablosu (bir sonraki durum fonksiyonu) ve durum diyagramı verilmiştir.10 da devresi tanım tablosu. tanım tablosu ve durum diyagramı Saatli JK bellek elemanı: SR bellek elemanı gibidir. Y ise saatten sonraki bir sonraki durumu göstermektedir. 89 . grafik gösterilimi.

Bu elemana ilişkin bilgiler Şekil 6. durum diyagramı Saatli T tetikleme bellek elemanı Tek girişli bir bellek elamanıdır. T Saat(CLK) R y (Y) y ' (Y ' ) S T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 Saat Y = T y' + T ' y Grafik gösterim 0 1 Bir sonraki durum fonksiyonu 00 0 1 Durum diyagramı 1 Şekil 6.10 JK bellek elemanı devresi. Girişine 0 geldiğinde durumunu korur. grafik gösterilimi.K Saat(CLK) J R y (Y) y ' (Y ' ) S J Saat K y y y (Y) y (Y') y JK 00 0 1 0 1 01 0 0 11 1 0 10 1 1 Y = J y' + K' y Grafik gösterim 01 Bir sonraki durum fonksiyonu 00 01 0 00 11 11 10 1 10 Durum diyagramı Şekil 6.tanım tablosu.11 da verilmiştir.11. 1 geldiğinde ise durumunu zıddına dönüştürür (togling). T tekikleme bellek elemanı devresi . grafik gösterimi ve durum diyagramı 90 . tanım tablosu.

12 Saat darbeleri ve tetikleme kenarları Şimdi saatsiz. ancak saat darbesi varken durum değişimi olabilir. Saat işareti 1 değerini aldığında tetikleme (durum değişimi) olur. Örneğin 01-10 girişleri gibi.12 de görüldüğü gibi pozitif veya negatif olabilir. ard arda iki giriş uygulandığını düşünelim. Bu durum değişmelerine belek elemanın tetiklenmesi (trigering) denir. Şekil 6 12 de pozitif ve negatif saat darbeleri için tetikleme kenarları gösterilmiştir. Öyleki iki giriş değişkenin de değişmesini gereksin. İki girişli bellek elemanlarında. positive edge). negative edge) denir. Saatli bellek elemanlarında (makinelerde) tetikleme iki türlüdür. ya yükselen kenarda yada düşen kenarda tetiklenebilir. Bir saatli kenar tetiklemeli bellek elemanı. ikinci tür tetikleme. giriş seviyesindeki değişimler durum değişimlerine neden olurlar. positive edge). kenar tetiklemesidir. Asenkron belleklede bu değişimler seviye biçimindedir. Pozitif darbe Pozitif darbe yükselen kenar Pozitif darbe düşen kenar 1 0 Yükselen (pozitif) kenar Düşen (negatif) kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Negatif darbe Negatif darbe düşen kenar Negatif darbe yükselen kenar 1 0 Yükselen Düşen (pozitif) (negatif) kenar kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Şekil 6. saatli bellek elemanları ve saatli ardışıl devrelerde karşılaşılan tetikleme sorunlarını inceleyelim. bunun dışındaki bütün aralıklarda ( 0 veya 1) ise girişler değişse bile tetikleme olmaz.5 Bellek elemanlarının tetiklenmesi Bellek elemanlarının durumunun değişmesi.6. Pozitif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading . Yani giriş işaretlerine bağlı olarak. girişlerindeki anlık değişimlerle olmaktadır. Böyle çalışan saatli bellek elemanlarına latch denir. 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing. Pratikte bu girişlerin ard 91 . Benzer biçimde negatif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading . 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing. Saat darbesi Şekil 6. Saatli bellek elemanlarında ise tetikleme saat darbeleriyle sağlanır. Saatli bellek elemanlarında (makinelerde) saat darbesinin yükselen veya alçalan kenarında tetikleme (durum değişimi) olur. 0 değerini aldığında ise girişler değişse bile tetikleme olmaz. negative edge) denir.

şimdi de senkron bellek elemanları için inceleyelim. Şekil 6. sanki 01 den sonra 10 uygulanmış gibi olmaktadır. Asenkron bellek elemanlarında tetikleme süresince durumun devamlı değişmesi de bir tetikleme sorunu yaratır. çünkü herhangi bir giriş değişkenindeki gecikme 1000-10 veya 01-11-10 dizisinin uygulanması sonucunu doğurur. 92 . Çözüm Şekil 6. Bellek elemanlarında karşılaşılan tetikleme sorunlarının benzerleri en genel hali Şekil 6. Yani istemediğimiz halde arada 00 veya 11 girişi uygulanmış olur. saat darbeleri olmadığında bellek elemanı çalışmayacağından çözüme ulaşılır. Asenkron ardışıl devreler (makineler) bu dersin kapsamı dışında tutulduğundan incelenmeyecek yalnızca senkron makineler incelenecektir.7 asenkron temel bellek elemanları için sırasıyla 11 ve 00 girişlerinin uygulanmaması gereken girişler olduğu belirtilmişti. Diğer taraftan bu bellek elemanı için 00 girişi altında durum değişmemektedir. S 1 1 0 0 1 1 R saat 1 0 1 Şekil 6. O nedenle uygulamada iki girişli asenkron bellek elemanı olarak JK değil SR bellek elemanı kullanılır.arda uygulanması mümkün olmaz. Kenar tetiklemeli bellek elemanlarının yapısını ilerde ayrıca göreceğiz. Örneğin asenkron JK bellek elemanı 11 girişi altında 0 ve 1 durumları arasında devamlı durum değiştirir.6 ve 6.2 de verilen ardışıl devreler içinde söz konusudur.6 daki asenkron bellek elemanı için her bir girişten sonra 00 girişinin uygulanmasıdır.13 Senkron SR bellek elemanı için istenmeyen girişlere ilişkin tetikleme sorununu çözümü Senkron JK bellek elemanında 11 girişi altında görülen çevrimin oluşmasını önlemek için saat darbesinin yükselen veya düşen kenarında tetikleme yapılır.13 te bu çözüm canlandırılmıştır. Şekil 6. Bu olaya çevrim ( cycling) denir. 01-10 giriş dizisi yerine 01-00-10 giriş dizisini uygularsak giriş değişkenlerinin ikisi birden aynı anda değişmek zorunda kalmaz ve istenmeyen 11 girişi arada gelemez.7 deki asenkron temel bellek elemanı için benzer çözüm her bir girişten sonra 11 girişinin uygulanmasıdır. Tetikleme anlık olacağından. Yukarıda asenkron bellek elemanlarında istenmeyen girişler ve çevrim için tetikleme sorunlarını inceledik. Şekil 6. Ortaya bir sorun çıkmaktadır. istenmeyen girişler saat darbelerinin olmadığı aralığa düşürülürse . durum ancak bir defa değişebilecektir.

üçüncüsü ise kenar tetiklemeli bellek elemanlarıdır. Bu bağıntının sağlanması için senkron bellek elemanlarını. yalnızca bir durum değişikliğinin olasıdır. ∆ ts süresi minimuma inecek ve ∆ ts < ∆ tb +∆ tc eşitsizliği her zaman sağlanacaktır.14). üç farklı biçimde yapılabilir. Devrenin çalışma hızına tesir eden saat darbesinin 1 olma süresi değil. birden fazla durum değişkeninin aynı anda değer değiştirmesidir. Saat darbelerinin kenarında tetiklenen bellek elemanların bulunduğu ardışıl devrelerin daha hızlı çalıştığı söylenemez. Birincisi bir RC devresiyle keskin darbeler (spike) elde etmektir. yeni bir tetikleme oluncaya kadar (yeni bir darbe kenarına kadar) çalışmazlar. Son ikisini ayrı ayrı inceleyeceğiz. Tetikleme darbenin bir kenarında olacağından. Oysa istenen her bir saat darbesi için. belli bir giriş altında.14 Senkron ardışıl devrede saat darbe uzunluğu Senkron ardışıl devrelerde saat darbe uzunluğu ( ∆ ts ). bellek ( ∆ tb ) ve kombinezonsal devredeki gecikmesi ( ∆ tc ) toplamından ( ∆ tb +∆ tc ) daha küçük olmalıdır. Örneğin iki durum değişkenli bir makinede 01 durumundan 10 durumuna geçerken arada 00 (veya 11) istenmeyen durumundan geçilebilir. 93 . Kenar tetiklemeli bellek elemanları kullanıldığında bu sorunla karşılaşılmaz.∆ts ∆ ts > ∆ tb +∆ tc ∆tc ∆tb ∆ts ∆tc bir saat darbesi süresinde 2 durum değişmesi bir saat darbesi süresinde 1 durum değişmesi ∆ ts < ∆ tb +∆ tc Şekil 6. ∆ ts > ∆ tb +∆ tc olursa ise bellek elemanları 1 saat darbesi zaman aralığında iki veya daha fazla çalışmış olur (Şekil 6. saat darbelerinin frekansıdır. Bellek elemanlarının saat darbelerinin kenarlarında tetiklenmesi. Senkron ardışıl devrelerde karşılaşılan bir başka tetikleme sorunu da. bir örnek olarak. Yani ∆ tb < ∆ ts < ∆ tb +∆ tc olmalıdır. ikincisi ana ve bağımlı (master slave) . Bellek elemanın çıkışının gecikmelerindeki farklılıklar dolayısıyla devre istenmeyen durumlardan geçebilir. kenar tetiklemeli yapmak uygun olur. bu bölümde ayrıca incelenecektir. Kenar tetiklemeli D belek elemanı için ∆ tb < ∆ ts ilişkisi. bellek elemanları gecikmesinden ( ∆ tb ) daha fazla. Bellek elemanlarının çıkışında yeni bir durumu gözleyebilmek için ∆ tb < ∆ ts olmalıdır. Bellek elemanları. Nedeni istenmeyen durum oluştuğunda tetikleme işleminin tamamlanmış olmasıdır.

Ana bellek elemanı ise çalışır. Girişteki saat darbesi 1 den 0 a düşerken ve 0 olduğunda (şekildeki kalın çizgi) ana bellek çalışmaz. Şimdi ana-bağımlı bellek devresinin çalışmasını düşündüğümüzde. Ana. Bağımlı bellek girişi Q. Ana-bağımlı bellek elemanının saat darbesinin yükselen kenarında çalışmasını saat girişine ilave bir tümleyen kapısı bağlayarak sağlamak mümkündür. Y' çıkışlarında birlikte görülecektir. girişler için SR bellek elemanı tanımına uygun çıkışları vermektedir. girişteki saat darbesinin yükselen kenarında. girişlerine bağlı olarak. O nedenle ana-bağımlı JK bellek elemanı için çözüm olacak bir devre Şekil 6.15). Birinci bellek elemanına aa. üstünde ise 1 olarak algılanırlar (Şekil 6. eşik üstü saat geriliminin 1 algılandığı deger Anabelleğin çalışmadığı.16 te verilmiştir. Bu çıkış bağımlı bellek elemanın girişinde kalır çünkü ikinci bellek elemanı çalışmamaktadır. Saat darbesinin düşen kenarında ise ikinci bellek elemanın girişleri aynen Y. Ancak JK için benzer işlem yapılamaz çünkü J = K = 1 girişi için saatin 1 olduğu sürece ana bellek elemanı çevirime girer. Bu durumda saat darbeleri negatif darbeler olarak düşünülmelidir (Şekil 6. Örneğin D bellek elemanının çıkışlarını bir SR bellek elemanı girişlerine bağlayarak ana-bağımlı bir D bellek elemanı elde edilebilir. diğer tip bellek elemanları için de benzer biçimde gerçekleştirilir. bağımlı belleğin çalıştığı zamanı gösterir Anabelleğin çalıştığı. Q' olduğundan tanım gereğince Y = Q ve Y' = Q' olur. belli bir eşik geriliminin altında 0. tümleyen kapısı nedeniyle bağımlı bellek elemanının saat girişinde negatif darbe oluşturur. Bağımlı bellek çalışır çünkü bağımlı bellek girişindeki darbe 0 dan 1 e yükselir ve 1 değerini alır (şekildeki kalın çizgi). SR nin ana-bağımlı yapısı Şekil 6. S Ana bellek S R Q Q Bağımlı bellek S R y y Y Y' R CLK 1 1 0 0 Eşik gerilimi:: eşik altı saat geriliminin 0. ikincisine ise bağımlı bellek elemanları denir. çünkü SR için girişler birbirinden farklı ise tanım gereğince Y=S dir. saat darbesinin yükselen ve düşen kenarlarında. Bu devrenin saat darbesinin 94 . bağımlı belleğin çalışmadığı zamanı gösterir Şekil 6.15 Ana-bağımlı (master-slave) SR bellek elemanı Bellek elemanları.12). Buna göre girişteki saat darbesi 0 dan 1 e geçtiğinde ve 1 olduğunda (şekilde ince çizgi) bağımlı bellek elemanı çalışmaz. saat girişlerini. ardarda bağlı iki bellek elemanı ve bir tümleyen kapısından oluşur.Ana-bağımlı (Master slave) bellek elemanı: Ana-bağımlı bellek elemanları. tanım uyarınca SR girişlerine göre ana bellek elemanın çıkışları oluşur . SR tanımına uygun çıkışları verir. çünkü bağımlı bellekteki saat girişi (şekilde ince çizgi) 0 olmuştur. Yukarıda SR bellek elemanı için incelediğimiz ana-bağımlı yapı. Yani ana-bağımlı bellek elemanı saat darbesinin düşen kenarında.bağımlı bellek elemanının saat girişindeki pozitif saat darbesi. düşen kenarda ana bellek elemanı yükselen kenarda ise bağımlı bellek elemanı ve dolayısıyla SR ana-bağımlı bellek elemanı çalışacaktır.15 de verilmiştir.

darbenin düşen kenarında. Darbe kenarı ile tetiklenen gecikme bellek elemanına ilişkin lojik devre Şekil 6. girişlere karşılık vermezler. ikinci seviyedeki temel belleğin durumunu koruyucu girişleri (11) sağlar.düşen kenarında tetiklenen bir JK bellek elemanı olarak çalıştığını S*R* tanımından yararlanarak gösteriniz. Bu devrede temel bellek elemanı (ikinci seviye) girişlerine birer temel bellek elemanı (birinci seviye) bağlanmıştır. Saat darbesinin seviyesi belli bir eşik değerini aşarken bellek elemanı çalışır . Aynı bellek elemanları darbenin yükselen kenarında ise. çıkışına aktarılmasını sağlar.16 Saat darbesinin düşen kenarında tetiklenen JK bellek elemanı Kenar tetiklemeli bellek elemanları: Belek elemanlarının saat darbelerinin geçişlerinde çalışmasını sağlayan üçüncü alternatif. 1 2 s* 5 y(Y) CLK 3 6 y ' (Y') R* İkinci seviye temel bellek elemanı D 4 Birinci seviye temel bellek elemanları Şekil 6. Saat darbesi 0 iken D = 0 ve D = 1 girişleri için birinci seviyedeki temel bellek elemanlarının çıkışları şekil 6. 95 . ikinci seviyedeki temel belleğin girişinin. kenar tetiklemeli bellek elemanlarıdır. Birinci seviyedeki temel bellek elemanları.17 Kenar tetiklemeli gecikme bellek elemanın lojik devresi Şimdi devrenin analizini yapalım. ondan sonra aynı eşik değere aynı yönden (yükselen veya düşen) ikinci defa gelene kadar bellek elemanları.18 a ve b de verilmiştir. S* y (Y) J S* K Saat(CLK) y ' (Y ' ) R* R* Şekil 6.17 te verilmiştir. ikinci seviyedeki (çıkıştaki) temel bellek elemanı gösterilmemiştir. çalışmazlar.

3 kapısının çıkışı 1 olacak. Şekil 6. Şekil 6.18 c de saat darbesi 1 den 0 a düştüğünde.18 a ve b). 1 kılındığında. Şekil 6. 1 kapısı D yi gösterir (Şekil 6.1 0 1 1 2 1 s* CLK=0 2 1 s* CLK=0 3 1 R* 3 1 R* 4 D=0 1 D=1 4 0 b. Şekil 6. saat darbesinin yükselen kenarında. CLK=0. Yani saat darbesinin yükselen kenarında giriş çıkışa aktarılmaktadır. 4 kapısı D ' yi gösterirken. Sonuç olarak. Benzer biçimde Şekil 6. ama diğer kapıların çıkışları değişmeyecektir. S*R* = 01 girişi için çıkıştaki temel belek elemanı çıkışı. S*R* = 11 olduğundan. CLK=0. diğer kapı çıkışları ise eski değerlerini koruyacaktır. Buda çıkıştaki ikinci seviye temel bellek elemanın durumunu değiştirmemesi yani çalışmaması demektir .18 c görülen değerler gözlenir. diğer kapı çıkışları ise eski değerlerini koruyacaktır.18 a daki değerler gözlenir. R* = 1 olduğundan.18 d de saat 96 .17 te verilen kenar tetiklemeli bellek elemanı.18 Darbe kenarı tetiklemeli gecikme bellek elemanı lojik devresinin analizi Saat = 0 iken D girişi ne olursa olsun S* = R* = 1 dir. D bellek elemanın tanımına uygun çıkışlar verir. D=0 analizi Şekil 6. D=0 analizi d saat b a 1 b 1 0 1 2 1 s* 2 0 s* CLK=1 3 CLK=1 0 R* 3 1 R* 4 D=0 1 D=1 4 0 d. Bu sefer 2 kapısının çıkışı 0 olacak. çıkıştaki temel bellek elemanı . Üç kapısının çıkışı 0 olacak.18 d deki değerler gözlenir.18 b deki devrenin 0 olan saat girişi. R* = 0 olduğundan. D=1 analizi c saat a a. Benzer biçimde Şekil 6. Şekil 6. D = 0 olan girişe eşit olacaktır.18 a da saat darbesi 0 dan 1 e çıkarıldığında. Şekil 6. D=1 olan girişe eşit olacaktır. S*R* = 10 girişi için çıkıştaki temel belek elemanı çıkışı. CLK=1. CLK=1. D=1 analizi c.

(Bakınız Şekil 6. ki ona oturma zamanı (set up time) denir. saat darbesi tetikleme eşiğini aştıktan sonra da.darbesi 1 den 0 a düştüğünde. bu algılama gerçekleşmez( Bakınız Şekil 6. saat darbesinin yükselen kenarda tetiklenen bir D bellek elemanınıdır. Oturma süresi içinde D = 1 yapılırsa. S*R* = 11 olduğundan. saat gerilimi Tetikleme eşiği zaman Oturma zamanı Tutma zamanı Girişin değişmemesi gereken zaman aralığı Şekil 6. Bu süre D = 0 girişi için 1 kapı çıkışının 0 da kalma süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir. Bu tutma süresi. tetikleme eşiğinden önce. 97 . Bir başka deyişle D bellek elemanı tarafından D = 0 girişinin algılanması isteniyorsa. yani çıkışın D girişine eşit olması ve saat darbesinin yükselen kenarında tetiklenmesi demektir.19 Yükselen kenarda tetikleyen darbenin değişimi ve giriş sınırlaması D girişi. Oturma zamanı 4 ve 1 kapılarındaki toplam gecikme kadardır. S* = 1 ve R* = 0 olur (Şekil 6. bu algılama gerçekleşmez (Bakınız Şekil 6.19). Bir başka deyişle D = 0 girişinin D bellek elemanı tarafından algılanması isteniyorsa .17 te verilen kenar tetiklemeli bellek elemanı. girişte tutulması gerekir. Sonuç olarak D=0 girişinin.18 b daki değerler gözlenir. Yani şekil 6. saat darbesinin düşen kenarında çalışmayacaktır.19) Yukarıda D=0 girişi için saat darbesinin yükselen kenarındaki durumu inceledik. Tutma süresi içinde D =1 yapılırsa. en az oturma süresi kadar bir zaman için. çıkıştaki temel bellek elemanı çalışmayacak yani durumu değişmeyecektir. D=1 girişinde de zamanlama koşulları aynıdır. D girişinin değişmemesi gerekir. benzer biçimde. 4 ve 1 kapılarının çıkışları değişmezken. Sonuç olarak. diğer kapı çıkışları ise eski değerlerini koruyacaktır. Şekil 6. Yani oturma ve tutma süreleri toplam süresince D=1 değeri değişmemelidir. Şekil 6. 2 kapısının çıkışı 1 olacak. Şekil 6. çalışma koşullarını daha detaylı olarak analiz edelim.19). D = 0 girişinin.18 a daki devrede D = 0 iken saat darbesini 1’e çıkarırsak. tutma süresi (holding time) denen zaman aralığında . değişmemelidir.17 teki devrede Y=0 olması. 3 kapı çıkışı (R*) nin 1 den 0 a geçme süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir. Buda Şekil 6. D = 0 girişinin girişte tutulması gerekir. Şimdi de saat darbesinin yükselme süresinde.17 c). Saat darbesi 0 dan 1 e yükselirken belli bir süre önce. girişte tutulması zorunludur. tetikleme eşiğinden sonra en az tutma süresi kadar.17 de verilen devre. D bellek elemanı tarafından algılanabilmesi için en az oturma +tutma zamanı kadar bir zaman aralığında.

20 da verilmiştir. Bellek elemanları.6 Tüm devre olarak bellek elemanları yardımcı girişleri 0 Bir ardışıl devrenin başlangıç durumunun (D ) istenildiği gibi seçilebilmesi gerekir. Normal olarak bu tüm devreler 5 veya 10 voltluk (VCC) doğru gerilimle beslenirler. Saat darbesinde aşağıya doğru bir ok düşen kenarda tetiklenen bir bellek elemanını. clear ve preset işlevinin yerine getirilir. Yardımcı girişleri de içeren bir JK bellek elemanı tümleşik devresinin şematik gösterilimi ve tanım tablosu Şekil 6.Burada yalnızca D belek elemanın kenar tetiklemeli lojik devresi verilmiş ve analiz edilmiştir. yani saat ve giriş değişkenlerinden bağımsız olarak başlangıç durumunu 0 veya 1 e getirirler.20 da verilmiştir. bu girişlerin 0 olması halinde. bu girişlerin 1 olması halinde. clear ve preset işlevleri yerine getirilir. Diğer bellek elemanları için de benzer biçimde çalışan devreleri vardır ve genellikle kataloglarda verilir. Clear ve Preset girişlerinde bir yuvarlak yoksa.20 Belek elemanlarının çeşitli girişleri ve bir JK tümleştirilmiş devresi 98 . Clear ve preset girişli olan bellek elemanları olduğu gibi yalnızca clear veya yalnızca preset girişleri olan bellek elemanları da piyasada bulunabilir. y y' clear preset CLK 1 16 Ka J K Q Q Preset 2 15 Ya 14 Y 13 to 12 Jb 11 Y J Girişler clear preset CLK CLK K J K Clear 3 Ja 4 0 0 1 1 1 1 1 0 1 0 1 1 1 1 x x x ↑ ↑ ↑ ↑ x x x 0 0 1 1 x x x 0 1 0 1 Çıkışlar y y’ kararsız 0 1 1 0 y y’ 0 1 1 0 y’ y Besleme5 CLK 6 Preset 7 Clear 8 J K Q Q 10 Y 16 Kb Şekil 6. başlangıçta istenildiği gibi seçilebilmesi demektir. 6. bağımsız durum değişkeni (y) nin. başlangıç durumunu 1 e getiren bir preset yardımcı girişlerine gereksinim vardır. Clear ve Preset girişlerinde bir yuvarlak varsa. yukarıya doğru bir ok ise yükselen kenarda tetiklenen bir bellek elemanını gösterir. Bir başka değişle bellek elemanlarının başlangıç durumunu. Bu girişler asenkron olarak çalışırlar. iki tanesini bir arada bulunduran. küçük ölçekli (SSI) tümleşik devreler olarak satılırlar. Buda her bir bellek elemanına karşı düşen. O nedenle başlangıç durumunu 0 a getiren bir Clear ile. Bir 7476 JK tümleştirilmiş devresindeki bağlantılar ve uçların ne oldukları Şekil 6. 0 veya 1 den herhangi birine getirebilmemiz gerekir.

bu ve bundan sonraki bölümlerde yalnızca saatli (senkron) ardışıl devreler üzerinde duracağız. bir lojik devrenin bilgisayar simulasyonu açısından. Görüldüğü gibi çıkış yalnızca bir durum değişkenin fonksiyonudur.2 Örnek bir Moore makinesi analizi Daha önce tanımladığı gibi Moore makinesinde çıkışlar yalnızca durum değişkenlerinin fonksiyonudur. Bu yöntemleri Moore ve Mealy makineleri üzerinde birer örnekle inceleyelim. durum diyagramı veya durum tablosu yöntemleri daha kolay sonuca götüreceğinden tercih edilir.1 Saatli ardışıl devrelerin analizi Bilindiği gibi analiz. matematiksel model olarak tanıtılan. girişlere karşı düşen çıkışların ne olduğunu bulmaktır. giriş değişkenine doğrudan bağlı değildir. x CLK Moore Makinası J 1 K1 J2 K 2 z x CLK y 1 y1 y z 2 y2 Şekil 7. Üç farklı yöntemin kullanılması. Tek giriş ve tek çıkışlı bir Moore makinesi örneği Şekil 7. Örneğin bir sonraki durum ve çıkış fonksiyonları ile analiz yöntemi. elemanlar ve bağlantılar belli iken.1 Analizi için örnek olarak seçilmiş bir Moore makinesi 99 . daha önce tanıtılan durum tablosu ve durum diyagramına dayandırılan yöntemlerdir. 7. iki ve üçüncü yöntemler. analizin amacına bağlı olarak birinin diğerinden daha çabuk sonuç verebilmesidir.BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ Bundan önceki bölümde ardışıl devrelerin senkron(saatli) ve asenkron olarak sınıflandırıldığını gördük. Bu üç yöntemden birinden diğerine kolayca geçilebilir. Bir başka deyişle devrenin girişlere cevabını belirlemektir. bir sonraki durum ve çıkış fonksiyonlarının bağımsız değişkenler (giriş ve şimdiki durum değişkenleri) cinsinden bulunmasıdır.1 de verilmiştir. Diğer taraftan belli bir giriş dizisi için çıkış dizisinin ne olduğu isteniyorsa. yani Moore makinesidir. öyle ki her biri daha önce verdiğimiz bir modele ilişkin olacak. 7. Üç analiz yöntemini inceleyeceğiz. diğerlerine göre daha uygundur. Birinci yöntem.

saat darbesinin düşen kenarından sonra: x = 1. D = {00.y2 ) = y1 x' + y1y2 + y'1 x Benzer biçimde ikinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu da Y2= y2K'2 + y'2J2 dır. saat darbesi için bir sonraki durum). Birinci JK bellek elemanına ilişkin bir sonraki durum fonksiyonunu. Y1 = y1 (x y'2 )' + y'1 (x) = y1 (x'+ y2) + y'1 x Y1(x. Bu matematiksel modelden 0 yararlanarak D = 00 başlangıç durumunda x = 101 giriş dizisi için devrenin analizini yapalım. Y2 = 1) olmak üzere dört tanedir. Y2(x = 0.11 den biridir}} dir. saat darbesinin düşen kenarından önce x = 0. y1= 1. bir sonraki durum = 11.1}.1. Görüldüğü gibi iki bellek elemanı olduğu için iki bir sonraki durum fonksiyonu vardır.01. y2 = 1) = 1. Y1(x = 1. 0 100 . Y1(x=0. Y2(x = 1. birinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu. y1= 0.1 Matematiksel model ve analiz Şekilden görüldüğü gibi Z= y2 dir.1. Bunları birinci bellek elemanının yukarıdaki tanım bağıntısında yerine korsak. Y2 = 0 ). saat darbesi için bir sonraki durum).saat darbesinin düşen kenarından sonra: x = 1. Z = { z = y2}. bir sonraki durum =10. y1= 1. z=0 dır.saat darbesinin düşen kenarından sonra: x=0. saat darbesinin düşen kenarından önce x = 1. JK nın tanım bağıntısından yararlanarak bulabiliriz. 1. Y = {Y1 = y1 x' + y1y2 + y'1 x . 10 (Y1 = 1. Y2 = 1). y2 )= x' y1y2 + xy'1y2 + x y'2 biçiminde buluruz. bağımsız giriş ve durum değişkenleri cinsinden ifade etmiş oluruz. Y2(x =1. 01 (Y1 = 0. çıkışta 110 dizisi gözlenecektir. 3. J2 = x K2 = x⊕ y'1 = x' y'1 + x y1 Y2 = y2 (x⊕ y'1)' + y'2x Y2 (x. Birinci bellek elemanın tanım bağıntısı Y1 = y1K'1 + y'1J1 dır. Ç = { 0. y2=0) . z = 1 dır. şimdiki durum =11 (2.10. y2= 1 ) =1. Y2 = 0 ). Diğer taraftan birinci bellek elemanına ilişkin girişler J1 = x K1 = x y'2 dir. y1. Örneğimizdeki Moore makinesinin matematiksel modeli M = { G = {0. 2. 2. bir sonraki durum = 11. Y2 = x' y1y2 + xy'1y2 + x y'2 }. z =1 dır. saat darbesi düşen kenarından önce: x = 1. y1 = 1.y2=1 ) = 1. D ={ bağımsız seçilebilen 00. Y1(x = 1.01. şimdiki durum =11 (1. y1= 0.1} . şimdiki durum ( D0) = 00 (y1= 0. z = 1 dir.10. y2= 0 ) = 1. y2= 0 ) = 1. y2= 1) = 0. 11 (Y1 = 1. Olabilecek durumlar: 00 (Y1 = 0. z =1 dır.y1=1. 3. z = 0 dır. 1. y1 .11}. Buna göre x =101 dizisine karşılık.

yan yana durum tablosuna şekilde görüldüğü gibi taşınırlar. sonra birleştirebiliriz (Şekil 7. sütunlarında bütün olabilecek girişler. Satır ve sütunlardaki durum ve girişleri. satırından görüldüğü gibi 00 durumunda 101 . bir sonraki durum ve çıkış fonksiyonlarını tabloya taşıyarak elde edebiliriz. Moore makinesinin çıkışları yalnızca durum değişkenlerinin fonksiyonu olduğundan. olabilecek bütün durumlar dört tanedir yani dört satır vardır. Diğer çarpımlar terimleri için aynı işlem tekrarlanarak Y1 ve Y2 ayrı ayrı bulunabilir. taşıyacağımız fonksiyonların her bir çarpımlar teriminin kaçıncı mertebeden bir küp oluşturduğuna bakıp. Karnaugh diyagramı sırasında almak kolaylıklar sağlar. Giriş değişkeni de bir tane olduğundan. bütün girişleri de benzer biçimde sütunlara Şekil 7. iki farklı giriş yani iki sütun vardır. Durum değişkeni sayısı iki olduğundan. 00 başlangıç durumunda. Önce bütün durumları Karnaugh diyagramındaki sıralanışa uygun olarak satırlara . y2 değişkenini eleyen birinci mertebeden bir alt küp oluşturur ve üçüncü ile dördüncü satırlarla birinci sütunun kesiştikleri yerlerde birer doğru mintermi içerir. Bu belli satıra karşı gelen farklı sütunlar için giriş değişkenleri değişse bile Moore makinesi çıkışına etki etmezler. gerekli olan doğru minterimleri uygun yerlere koyarak durum tablosunu bulabiliriz. daha önce bulduğumuz.2 Durum tablosu ve analiz Durum tablosu satırlarında şimdiki durumlar. durum diyagramından bulalım. z Şekil 7. Çıkış fonksiyonu direkt olarak y2 ye eşit olduğundan hemen yazılabilir.2 Örnek Moore makinesine ilişkin durum tablosunun çıkarılışı Şimdi x = 101 giriş dizisine karşılık çıkış dizisini . Örnek olarak Y1 fonksiyonunu tabloya taşıyalım. Tabloyu Karnaugh diyagramı biçimde oluşturduğumuzdan. Bu nedenle Moore makinesinin çıkışları Şekil 7. elemanlarında da bir sonraki durum ve çıkışların bulunduğu bir matristir. Doğru olmayan minterimler 0 alınarak.2. Y1 fonksiyonundaki birinci terim y1x'.2 deki gibi yerleştirelim.2 deki gibi ayrı bir sütunda gösterilirler. Buna göre Moore makinesi örneğimizdeki durum tablosunu. bulduğumuz Y1 ve Y2 fonksiyonları. durum tablosunda belli bir satıra karşı gelen satırların hepsinde çıkışlar aynıdır.7. x y1y2 00 01 11 10 0 0 0 1 1 1 1 1 1 0 x y1y2 00 01 11 10 x 0 0 0 1 0 1 1 1 0 1 0 00 01 11 10 00 00 11 10 1 11 11 10 01 z 0 1 1 0 Y1 Y2 Y1Y2. daha kolay görülsün diye Y2Y1 fonksiyonlarını önce ayrı ayrı düşünüp. Nedeni belli satır için durum değişkenleri değişmez dolayısıyla Moore makinesinin çıkışı değişmez.2). Durum tablosunun 1. Bu amaçla.

Önce her bir durum için. saat darbesinin düşen kenarında bir sonraki durum. satır . satır 1. girişten bağımsız. Sonra her bir durum için. yani çıkışlar yalnızca durum değişkenlerinin fonksiyonu olduğundan. Yani çıkış dizisi z = 110 dır. çıkış 1 dir.2. 0 dır. Birden fazla giriş için bir sonraki durum aynıysa. bir sonraki durum ve çıkış değişmez.) Şimdiki 11 durumunda giriş 1 iken. tablodaki 3. 11 dir. durum diyagramına geçiş kolaydır. bir sonraki durum 10 olur. satır. sütunundan görüldüğü gibi.çıkış. sütun. Şekil 7. çıkış ise 1 dir. (Tablodaki 3. giriş dizisi ve başlangıç durumu verildiğinde. birer çember biçiminde daire çizilir. 1.). her bir durumdan. satır 2. satır . Tablodaki 3. saat darbesinin düşen kenarında. çıkışlar da yalnızca saat darbelerinin düşen kenarında 102 . bütün girişler altında gidilen yeni durum . satır ve 2. bu girişlere ilişkin oklar bazen birleştirilerek te gösterilir. incelediğimiz örneğe ilişkin durum diyagramı Şekil 7. Tablodaki 4. Sayısal sistemlerde ise giriş ve çıkışlar zamana bağlı olarak birer dizi oluşturmaktadırlar. Bu durumda.3 Örnek Moore makinesine ilişkin durum diyagramı Şimdi 00 başlangıç durumu ve x = 101 giriş dizisi için örnek Moore makinesinin analizini yapalım. 11 durumunda giriş 0 iken. Lojik devrelerde. 2.saat darbesinin düşen kenarında. Bellek elemanları saat darbesinin negatif kenarında tetiklendiği için durum değişiklikleri yalnızca bu düşen kenarda olabilecektir. Şimdiki 00 durumunda giriş 1 iken.3 de verilmiştir. bir sonraki durum ve çıkış fonksiyonların zamana göre değişimini gösteren diyagramlara zaman diyagramı (timing diagram) denir.4 Zaman diyagramı (Timing diagram) Analog devrelerde girişler ve çıkışlar zamana bağlı birer fonksiyondur. sütun. O halde çıkış dizisi 110 dır.3 teki durum diyagramında gözlenecek çıkışların üzerine kaçıncı saat darbesinden sonra gözleneceği yazılmıştır. Durum 00 0 Çıkış 01 1 1 1 0 Giriş 0 0 10 03 1 11 11. Moore makinesinde çıkışlar yalnız durum değişkenlerine bağlı olduğu için çıkışlar durumlara ilişkin çember düğümün içine yazılır. 3. İncelemekte olduğumuz Moore makinesi içib Başlangıç durumu 00. 7. Bir sonraki durum 11 (Tablodaki 3. 7.2 Şekil 7. incelediğimiz makine Moore makinesi olduğundan. giriş dizisi de 010101 olsun. Eksiklik olmaması için. Çıkış ise 0 dır. yani dizinin zamana göre soldan sağa sıralandığını varsayalım.2. yönlendirilmiş topolojik elemanlarla belirtilir. giriş sayısı kadar okun çıkması kontrol edilebilir. tablonun 1. Giriş dizisinin ilk elemanının 0 olduğunu.3 Durum diyagramı ve analiz Durum tablosu bulunduktan sonra.

x CLK t y1(Y1) t z = y2(Y2) t t Şekil 7. saat darbesi için şimdiki durumdur. ikinci saat darbesi için şimdiki durum. Bu işlem her saat darbesi için tekrarlanarak zaman diyagramı çizilir. saat darbeleriyle değişen durum değişkenlerinden etkilendiği gibi. Önce şimdiki durum ve giriş altında. ard arda iki saat darbesinin düşen kenarları arasındaki zaman aralığına. durum tablosu veya diyagramından yararlandık. Görüldüğü gibi giriş değişkeninin aldığı değer.4 teki zaman diyagramında. görülmektedir. yani y1y2=00 dır. yerleştirilir. Bir kombinezonsal devrenin çıkışı olan bu fonksiyonlar. Bir sonraki durumun Y1Y2= 00 olduğu. ikinci saat darbesi için giriş 1 dir. bir sonraki durum ve çıkış. durum diyagramı veya tablosundan yararlanılarak bulunur. etkilenirler. Durum tablosundan. O nedenle çıkışta hatalı çıkış diye adlandırılan istenmeyen çıkışlar 103 . O nedenle. aynı sonuca varabilirdik ama daha zor olurdu. giriş ise 0 dır.4 Örnek Moore makinesine ilişkin bir zaman diyagramı Zaman diyagramının çiziminde. (i).4 teki gibi tamamlanır. Çünkü bellek elemanları kenar tetiklemelidir ve makine Moore makinesidir. Mealy makinesinde bundan sonraki bölümde göreceğimiz gibi böyle olmamaktadır.3 Örnek bir Mealy makinesi analizi Mealy makinesinin analizi de Moore Makinesi analizi gibidir. Mealy makinesinde çıkış fonksiyonları. saat darbesi için bir sonraki durum (i+1). Şekil 7. Matematiksel modeli (Bir sonraki durum fonksiyonları ve çıkış fonksiyonlarını) kullanarak ta. saat darbelerinin dışında değişen giriş değişkenlerinden de. iki saat darbesinin düşen kenarları arasında değişse bile. bir sonraki durum değişkenlerine ve çıkışa etkimez. Yeni durum Y1Y2=00. 7.değişecektir. Birinci saat darbesi için yapılan işlemler ikinci ve daha sonraki saat darbeleri için tekrarlanarak zaman diyagramı Şekil 7. yalnızca durum değişkenleri değil fakat giriş değişkenlerine de bağlıdır. Bulunan değerler. Örneğimizde birinci saat darbesinin düşen kenarından hemen önceki durum (başlangıç durumu) y1y2= 00. birinci ve ikinci saat darbelerinin düşen kenarları arasına Y1 ve Y2 değişkenleri 0 genlikli olarak çizilmişlerdir.

0 1/0 0/0 00 0/1 0/0 1/1 1/1 01. zaman diyagramlarını inceleyerek hatalı çıkışları görelim. z Şekil 7. 0 00.y2 Y2 = y2K'2 + y'2J2 = y2 (x' ) '+ y'2(x ⊕ y1' ) = y2 x + y'2 x y1 + y'2 x' y'1 = x y2 + x y1 + x' y'1 y'2 Z = x' y2 + x y1 dır.5 Analizi için örnek olarak seçilmiş bir Mealy makinesi Bir sonraki durum fonksiyonları ve çıkış fonksiyonu Y1 = D = (x+y1).görülebilir. 1 10.6 Örnek Mealy makinesinin analizi için durum tablo ve diyagramı Şekil 7. O nedenle çıkış fonksiyonuna 104 .5 de verilen bir Mealy makinesi örneğinde bir sonraki durum fonksiyonları ve çıkış fonksiyonunun. Çıkış fonksiyonu. 1 10 0/1 11 1/0 01 1 00. durum değişkeninin değiştiği saat darbelerinin düşen kenarları dışında. 0 11.6 da örnek Mealy makinesinin durum tablo ve diyagramı. Şimdi durum tablosu ve diyagramından yararlanarak zaman diyagramlarını çıkaralım. giriş değişkeninin değişmesiyle de değişebilir. Moore makinesinde anlatılan biçimiyle bulunarak. 1 00. Şimdi Şekil 7. saat darbesinin düşen kenarında değişecektir ve Moore makinesinde olduğu gibi çizilebilir. x y1y2 00 01 11 10 0 01. verilmiştir. x CLK y2 D Mealy makinası z x y1 CLK y 1 y 1 x x y '1 x' z J2 K2 y 2 x' y2 Şekil 7. Bir sonraki durum fonksiyonlarına ilişkin zaman diyagramları. 0 11. 1 Y1Y2.

birinci saat darbesine ilişkin giriş.7 da verilmiştir. Şekil 7. Bu istenmeyen bir durumdur.6 da görüldüğü gibi. saat darbesinin düşen kenarı (durumların değişebileceği an) ve giriş değişkeninin değiştiği anları ayrı ayrı incelemek gerekmektedir. Çünkü bu kritik zaman aralığında yeni gelinen durumda. çünkü her bir giriş için 1 saat darbesi uygulanmalı ve yeni gidilen durumda ( saat darbesinin düşen kenarından hemen sonra) yeni giriş ideal olarak hemen uygulanmalıdır. Bu sağlanamadığından. Çıkış fonksiyonları için saat darbesinin düşen kenarı ile girişin değiştiği zaman aralığı. sanki yeni gidilen durumda eski giriş uygulanmış gibi olur.7 Örnek Mealy makinesine ilişkin bir zaman diyagramı ve hatalı çıkışlar Şimdi çıkış fonksiyonuna ilişkin zaman diyagramını adım adım detaylı olarak inceleyelim. kritik bir zaman aralığıdır. 00 başlangıç durumu ve 0 girişi için. durum diyagramı veya tablosundan 105 . Önce durum değişkenlerine ilişkin zaman diyagramları Moore makinesinde olduğu gibi kolayca çizilebilir.ilişkin zaman diyagramını çizerken. x t CLK 1 2 1 3 4 5 6 7 t y1(Y1) t y2(Y2) t z t hatalı 1 zararsız hatalı çıkış hatalı 0 zararsız hatalı çıkış kritik zman aralıkları Şekil 7. etkisini sürdürerek çıkışı değiştirebilir. Örnek Mealy makinesinin durum ve çıkış (kritik zaman aralığı da göz önüne alınarak) değişkenlerine ilişkin zaman diyagramları Şekil 7.

106 . Bu nedenle 0101010 giriş dizisine ilişkin çıkış dizisi 0011100 dır. 6. 1. Bu istenmeyen hatalı bir çıkıştır çünkü eski ve yeni durumlarda 0 çıkışını vermesi gereken makine kısa bir süre içinde olsa 1 çıkışı vermiştir. 00 durumu ve 0 girişi altında 0 olan çıkış. saat darbelerinden sonraki hatalı çıkışlar 0 dır. Z çıkışında yalnızca doğru çıkışların gözlenmesi isteniyorsa.6 daki zaman diyagramı bulunur. Kritik zaman aralığından sonra 01 durumu devam ederken giriş değişip 1 olduğundan çıkış 0 olmuştur. Bu durumda D bellek elemanının çıkışında yalnızca doğru çıkışlar gözlenir. ve 4. Kritik zaman aralığında. Hatalı çıkışlar ancak Mealy makinesinde gözlenebilir. 5. Genel olarak doğru çıkışlar saat darbelerinden hemen önceki çıkışlardır.görüldüğü gibi. yani zararsız bir hatalı çıkış olacaktı. Benzer akıl yürütme aynen diğer saat darbeleri içinde tekrarlanarak şekil 7. Görüldüğü gibi 2. Bu olayın nedeni. yeni durum 01 ve eski giriş 0 halen devam ettiği için çıkış 1 dir. saat darbesinden sonraki kritik zaman aralığına ilişkin hatalı çıkış 1 iken. girişin saat darbesinin düşen kenarından sonra değişmesidir. Z çıkışın bir D bellek elemanın girişine bağlanır ve D bellek elemanın saati de devrenin saatinden beslenir. saat darbelerinden sonraki kritik zaman aralıklarındaki hatalı çıkışlar zararsızdır. Kritik zaman aralığında çıkışın aldığı değer. nedenini düşününüz. çıkış 0 dır. 3. saat darbesinden sonra 01 durumu ve 1 girişi altında 0 değerindedir ama kritik zaman aralığında kısa bir süre 1 değerini almıştır. bu zaman aralığının dışında alınan değerlerden birini alsaydı farkına varılmayacak.

BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ Sentez bilindiği gibi girişleri ve çıkışları sözel olarak tanımlanan bir makinenin yaptığı işi yapan devrenin. Şekil 6. Durum indirgeme kuralları geliştirilmiştir ve ayrı bir başlık altında incelenecektir. Bu adıma kadar bellek elemanlarının sayısı ve her bir bellek elemanına ilişkin bir sonraki 107 . Bu nedenle durum tablosunda eşdeğer durumlar varsa. gereğinden fazla durum seçmiş olabiliriz. 3. sezgisel olarak yapılır. Seçilen durumların ne anlama geldikleri saptanmalıdır. Kullanılmayan durumlarda. uygun durum seçimleri yaparak. birbirinden farklı 2r sayıda kodlanabilir 4. yani elemanlar ve aralarındaki bağlantıların. dolaylı olarak . "Durumlara hangi kodlar verilirse gerçekleştirilecek kombinezonsal devre daha basit olur problemine" bu adımda cevap verilir. 8. Birinci adımda durumları sezgisel olarak saptadığımızdan. durum tablosunda belirlenirler. durum değişkenlerinin sayısını belirler. Durumlar seçildikten sonra sözle tanımlamaya uygun olarak durum tablosu ve diyagramı çizilir. istenen işlevi yerine getirebilmesi için.1 Sentez yönteminin genel adımları Sentez yönteminin 6 genel adımı aşağıda veriliştir. Durum indirgemesi sonucu durum değişkeni sayısı azalmasa bile kullanılmayacak durumlar ortaya çıkacaktır. Durum sayısını. durum tablosu veya diyagramı çıkarılır. 1. istenen makinenin sözle tanımlamasından (word description). kombinezonsal devreye ilişkin bağımsız değişkenlerin sayısının azalmasıdır. bunların indirgenmesi (state reduction) yapılır. Seçilen durumların kodlanması (state assignment): Durumlar birinci ve ikinci adımlarda sözle tanımlanmışlardı. Farklı yöntemler geliştirilmiştir. kombinezonsal devrenin basitleşmesini mümkün kılar. Bu genel yapıdan görüldüğü gibi. durum değişkenlerinin ve dolayısıyla bellek elemanlarının sayısının ve kapı elemanlarının giriş yelpazesinin azalmasına yol açabilir . Durum sayısının azalması. fakat birinin diğerlerine göre üstünlükleri olabildiğinden ideal genel bir yöntem verilememiştir. Durum değişkenlerinin sayısının minimumlaştırılması. Genel olarak durumlar. Bu notların kapsamı içinde basit bir iki yöntem ayrı bir bölümde incelenecektir. bulunmasıdır. kombinezonsal devreyi oluşturursak ardışıl devreyi gerçekleyebiliriz. Kodlama sonucu bir sonraki durum ve çıkış fonksiyonları. sentezde bellek elemanlarının sayısını saptayıp. (r) durum değişkeniyle belirlenen bir durum. Durum değişkeni sayısı aynı zamanda bellek elemanları sayısıdır. bağımsız değişkenler olan giriş ve durum değişkenlerinin fonksiyonu olarak. makinenin belleğinde tutması gereken bilgilerdir diye düşünülebilir. 2. Bu bölümde önce ardışıl devrelerin sentezinde tutulacak yola ilişkin adımları sonra bu adımların uygulamasını çeşitli örnekler üzerinde göreceğiz. Durumların seçimi bazen kolay bazen ise zor olabilir. r ≥ log2 µ olan en küçük tam sayıdır. Bu keyfi değerler de. gerçekleştireceğimiz fonksiyonların aldığı değerler keyfi olacaktır. Farklı durumların sayısı µ ve farklı durum değişkenleri sayısı da r ise r.2 de bir ardışıl devrenin genel yapısının ne olduğu verilmişti. Bu adım için tutulacak yolun bir yöntemi yoktur.

belleğin şimdiki ve bir sonraki durum değerleri belli iken. D gecikme elemanın ters tanım bağıntısı T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 0 10 1 Saat T Y = T y' + T ' y b.1. S = 0 R = 1. Şekil 6. bu elemanın tanım bağıntısından görüldüğü gibi iki alternatif giriş vardır: S = 0 R = 0. Bu fonksiyonlar saptandığında kombinezonsal devrenin bir kısmı gerçekleştirilebilecektir. R = K (keyfi. y = 1 iken Y = 0 ve y = 1 iken Y=1 olması için girişin sırasıyla 1. Benzer biçimde diğer geçişlerde saptanarak Şekil 8. SR bellek elemanına benzer biçimde. Tetikleme bellek elemanın ters tanım bağıntısı: Gecikme bellek elemanında yapılanlar burada da tekrarlanarak Şekil 8. Kombinezonsal devrenin diğer kısmı.8. JK bellek elemanın ters tanım bağıntısı: Şekil. Bellek elemanlarının giriş fonksiyonlarını saptayabilmek için seçilecek bellek elemanlarının ters tanım (excitation functions) bağıntılarından yararlanılır. SR bellek elemanın ters tanım bağıntısı: y = 0 dan Y = 0 a geçebilmek için. Çünkü durumun 0 dan 0 a geçişini sağlamak için S = 0 olması zorunludur. girişlerin hiçbir zaman 11 olmadığı görülür.1 d de görüldüğü gibi. Bellek elemanlarının ters tanım bağıntıları: Bellek elemanlarının ters tanım bağıntıları. alması gereken değerleridir. Ters tanım tablosunun sütunlarına önce y sonra Y değerleri yazılmış. D D y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 1 10 0 Saat D Y=D a. hatırlanacağı gibi SR bellek elemanının tanımını verirken 11 girişlerinin hiçbir zaman uygulanılmayacağı varsayılmıştı.2 deki genel yapıda görüldüğü gibi kombinezonsal devrenin çıkışlarının bir kısmı bellek elemanlarının giriş fonksiyonlarıdır. bellek girişlerinin.a da gösterilmiştir.durum değerinin. Benzer biçimde y = 0 iken Y = 1. JK bele elemanının ters tanım bağıntısı da bulunabilir. bunlara ilişkin giriş değerleri ise bir altlarındaki karelerde gösterilmiştir. çıkış fonksiyonlarıdır. Şimdi her bir bellek elemanına ilişkin ters tanım bağıntılarını. Sonuç Şekil 8.1 b de görülen ters tanım bağıntısı bulunur. ) biçiminde ifade edebiliriz. belli girişler ve şimdiki durum değişkenleri için ne olduğu belirlenmiş oldu.1 c deki ters tanım tablosu bulunur.0 ve 1 olması gerektiği görülür. tanım bağıntılarından yararlanarak teker teker çıkaralım. Yani tanım ve ters tanım bağıntıları uyumludur. Gecikme bellek elemanın ters tanım bağıntısı: Tanım bağıntısında y = 0 iken Y = 0 olması için girişin zorunlu olarak 0 olması gerektiği hemen görülür. Bu iki girişi S = 0. R ise 0 da 1 de olabilir yani K dir. Bu ters tanım tablosundan. T tetikleme elemanın ters tanım bağıntısı 108 .

durum tablosundan. Seçilen bellek elemanlarıyla bellek kısmı gerçekleştirilerek ardışıl devrenin sentezi tamamlanır. 109 .S y y y (Y) y' (Y') SR 00 y 0 1 0 1 01 0 0 11 k k 10 1 1 00 0K yY 01 11 10 SR K0 10 01 Saat R Y = S + R' y c. durum tablosu veya durum diyagramından yararlanarak. Bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları minimalleştirilir. bir durum değişkeni yeterlidir (log22=1). bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu gösterilmiştir.3 b de çıkarılmıştı. durum tablosundaki durum değişkeninin y ve Y değerleri ve bellek ters tanım bağıntısından yararlanarak. bir durum değişkeni olduğuna göre bir bellek elemanı yeterlidir. Şekil 8. Çıkış fonksiyonları da. Seri toplayıcı: Şekil 6. indirgeyerek. Sentez işleminin ilk üç adımı daha önce yapıldığından dördüncü adımdan başlayacağız.1 Bellek elemanlarına ilişkin ters tanım bağıntıları Üçüncü adımda bir sonraki durum fonksiyonlarının doğruluk tablosu.1 de verilen seri toplayıcı için. bağımsız giriş ve durum değişkenlerinin fonksiyonu olarak bulunur. Bu minimal fonksiyonlara karşı gelen devre Ardışıl devrenin kombinezonsal kısmını oluşturur. Karnaugh diyagramlarına taşıyıp. 5. bulunur.2 de. Şimdi artık S. Durumlar iki tane olup elde 0 ve 1 i göstermektedir. SR bellek elemanının ters tanım bağıntısı JK 00 y 0 1 0 1 01 0 0 11 1 0 10 1 1 J y y y (Y) y (Y') 00 0K yY 01 11 1K JK K0 10 K1 Saat K Y = J y' + K' y d.3 deki gibi gerçekleyebiliriz. JK bellek elemanının ters tanım bağıntısı Şekil 8. Bellek elemanı olarak SR elemanını seçelim.2 daki gibi bulunur. 6. çeşitli örneklere uygulamasını görelim. durum tablosu ve diyagramı sırasıyla Şekil 6. Bellek elemanlarının giriş fonksiyonlarının doğruluk tablosu da. Şimdi adım adım anlattığımız sentez işleminin. durum tablosunda oluşturulmuştu.2 b ve Şekil 6. ardışıl devreyi Şekil 8. Bu bellek elemanının ters tanım bağıntısından SR giriş fonksiyonlarının doğruluk tablosu Şekil 8. R ve Z fonksiyonlarını.

2 Modulo 8 ileri sayıcı x girişine gelen darbeleri iki tabanında sayan. indirgenmiş ifadeleri ve seri toplayıcının lojik devresi Genel olarak Sayıcılar. tasarlayalım. modulo 8 ileri sayıcı. çıkış fonksiyonları. Her 8 darbeden sonra 0 başlangıç durumuna geçer. Buna göre makineye ilişkin durum tablo ve diyagramı şekil 8. Seri toplayıcı için. 1. 6. Girişine gelen darbeleri iki tabanında sayar. bellek girişlerine ve çıkışa ilişkin fonksiyonların doğruluk tablosu. S6 S7. x1x2 00 y 01 11 1 10 x1x2 00 y 01 k 11 10 k x1x2 00 y 01 1 11 10 1 0 1 k 0 k 1 k=1 1 0 1 1 k=1 1 z = y ⊕ x 1 ⊕ x2 z S = x1x2 x1 x2 R = x'1x'2 CLK R S y y Şekil 8.4 deki gibi bulunur. sekizinci darbe ile başlangıç durumu olan 0 a dönen bir sayıcı. Giriş darbeleri saat darbeleri olabileceği gibi. S2.Sözle tanım : Tek girişli ve üç çıkışlı bir makinedir. Durum indirgemesi Durum indirgemesini bundan sonraki anlatacağız. S4. 8. 5. S1.3 Bellek elemanı giriş fonksiyonları. girişine gelen darbelerle daha önce belirlenen durumlardan geçen devrelerdir. S3. ayrı bir giriş te olabilir.2. O halde sekiz durum olduğuna göre 110 . 7 darbe almış olduğunu göstersinler. Bir sonraki durum fonksiyonlarının aynı zamanda çıkış fonksiyonları olarak alıp. durumları sırasıyla makinenin 8. S5. 2. 1. Sayıcının bir özel hali de saymayı iki tabanında yapanlardır. varsayalım ki indirgeme işlemini yaptık ve eşdeğer durumlar yok. 2.01 / 1 11 / 0 01 / 0 x1 11 / 1 x2 0 0 1 1 0 0 1 1 y 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1 Z 0 1 1 0 1 0 0 1 S 0 0 0 K 0 K 1 K R K 1 K 0 K 0 0 0 00 / 0 elde 0 elde 1 10 / 1 00 / 1 10 / 0 0 0 0 0 1 1 1 1 Şekil 8. 4. bir Moore makinesi oluşturabiliriz. 3. Bu işi yapacak 8 durumlu bir ardışıl devre düşünelim öyle ki S0.

Kodlanmış durum tablosu Şekil 8. aynı zamanda sayıcının çıkışları olmasını sağlar. S1. S2. Ters tanım bağıntıları kullanılırken. Bellek elemanı olarak ta tetikleme elemanını seçelim. 5. durum diyagramı veya tablosu ile tetikleme elemanının ters tanım bağıntılarından yararlanarak.4 te verilmiştir. belek elemanı giriş fonksiyonu. Bu biçimde kodlama bellek elemanları çıkışlarının. 111 biçiminde kodlayalım. 110. Şekil 8. 001.5 te verilmiştir.011. MSB (en çok ağırlıklı bit) bit y1.Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının bulunması ve indirgenmesi Tetikleme bellek elemanlarının giriş fonksiyonları ve makinenin çıkış fonksiyonları. x=0 S0 y3 y2 y3 0 S7 S1 1 S2 0 s3 011 s4 100 s5 101 s6 110 s7 111 s3 011 s4 100 s5 101 s6 110 s7 111 s4 100 s5 101 s6 110 s7 111 s0 000 s0 000 s1 001 s2 010 x CLK x=0 s0 000 s1 001 s2 010 x=1 s1 001 s2 010 s3 011 1 0 x =1 1 0 S6 1 0 S5 1 S4 0 1 S3 1 0 Şekil 8. S4. S5. en az ağırlıklı bit te (LSB) y3 olsun. Şekil 8. Durum kodlaması Sekiz durumu S0.5 deki gibi elde edilir. S3. 100. 6. y ve Y indislerinin aynı olmasına dikkat edilmelidir. 101. x 0 0 0 0 0 0 0 0 y1 0 0 0 0 1 1 1 1 y2 0 0 1 1 0 0 1 1 y3 0 1 0 1 0 1 0 1 Y1 0 0 0 0 1 1 1 1 Y2 0 0 1 1 0 0 1 1 111 Y3 0 1 0 1 0 1 0 1 T1 0 0 0 0 0 0 0 0 T2 0 0 0 0 0 0 0 0 T3 0 0 0 0 0 0 0 0 .4 Modulo 8 ileri sayıcının durum diyagramı ve tablosu 4. T belek elemanlarının giriş fonksiyonlarının Karnaugh diyagramında indirgenmiş ifadeleri.üç durum değişkenine ve dolayısıyla üç bellek elemanına gereksinim vardır. S6 S7. 010. sırasıyla 000.

1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 1 0

0 1 1 0 0 1 1 0

1 0 1 0 1 0 1 0

0 0 0 1 0 0 0 1

0 1 0 1 0 1 0 1

1 1 1 1 1 1 1 1

xy1 y2y3 00 00 01 11 10

01

11

10

y2y3 00 01

00

01

11

10

y2y3 00 01 11 10

00

01

11 1 1 1 1

10 1 1 1 1

1 1

1 1

1

1

11 10

T1 = xy2y3

T2 = xy3

T2 = x

Şekil 8.5 Bellek elemanları giriş fonksiyonlarının indirgenmiş ifadeleri 6.Lojik devrenin gerçekleştirilmesi Son adımda bulduğumuz indirgenmiş fonksiyonlarla, modulo 8 ileri sayıcı devreyi, Şekil 6 2 de verilen genel ardışıl devre yapısında, Şekil 8.6 a daki gibi çizebiliriz.
x CLK
T 3

y y

y3 y3 y2 y2 y1

1 CLK

T 3

y y

y3 y3 y2 y2 y1

T 2

y y

T 2

y y

T 1

y y

y1

T 1

y y

y1

Şekil 8.6 Modulo 8 sayıcıya ilişkin lojik devreler Yukarıda incelediğimiz sayıcı x girişine gelen darbeleri değil de doğrudan saat girişine gelen darbeleri sayabilirdi. O zaman x girişleri kaybolacak ve bir sonraki durum fonksiyonlarında ki bağımsız değişken sayısı bir azalmış olacaktı. Bu durum da bulunacak devre Şekil 8.6 b de verilmiştir. 8.3 Özel bir sayıcı devresi Saat girişine gelen, saat darbeleriyle 0, 2, 4, 7 ve tekrar 0, 2.. sayan bir sayıcı tasarlayalım. Böyle bir makineyi iki biçimde düşünebiliriz. Birincisi üç durum değişkenli 8 112

durumlu ve çıkışları durum değişkenleri olan makinedir. ikincisi iki durum değişkenli dört durumlu ayrıca üç çıkışı olan bir makinedir. ilk makineye ilişkin durum tablosu Şekil 8.7 deki gibidir. JK bellek elemanlarıyla gerçekleştirme yapmak istersek; bu bellek elemanlarının ters tanım bağıntılarından yararlanarak bulunan bellek elemanları giriş fonksiyonları da Şekil 8.7 de verilmiştir. Görüldüğü gibi 0, 2, 4, 7 durumlarının dışındaki 1, 3, 5, 6 durumlarına makine hiç gelmemektedir. O halde hiç gelinmeyen durumlara ilişkin bir sonraki durum fonksiyonlarının aldığı değerler ve dolayısıyla bellek elemanları giriş fonksiyonlarının aldığı değerler keyfidir, 0 veya 1 seçilebilir. Bulunan fonksiyonların indirgemesi ve bunlara karşı düşen devre şekil 8.7 de verilmiştir. Görülüyor ki çıkışlar doğrudan bellek elemanlarının çıkışları olarak alınmıştır. Örneğimizde kullanılmayan durumlar için bir sonraki durumlar ve çıkışlar keyfi alındı. Bu durum ile genelde de karşılaşılabilir. Eğer gerekli olan durum değişkeni sayısı n, durum n n sayısı m ise 2 < m koşulu altında (2 - m) durum için bir sonraki durum ve çıkışlar keyfi alınır. Örneğin m = 6 durumlu bir makine gerçeklemek için, n = 3 durum değişkenine 3 gereksinim vardır, o halde (2 - 6 ) = 2 durum için bir sonraki durum ve çıkış fonksiyonları keyfi alınmalıdır. y1 0 0 1 1 0 0 1 1 y2 0 1 0 1 0 1 0 1 y3 0 0 0 1 1 1 1 0 Y1 0 1 1 0 k k k k Y2 1 0 1 0 k k k k Y3 0 0 1 0 k k k k J1 0 1 k k k k k k K1 k k 0 1 k k k k J2 1 k 1 k k k k k K2 k 1 k 1 k k k k J3 0 0 1 k k k k k K3 k k k 1 k k k k

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

0 k

1 k

k k

k k

0 1

1 k

k k

k k

1 k

0 1

0 k

0 k

k k
J3 = y1

1 k

J1 = y2

J2 = 1

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

k k

k k

k 1

0 k

0 1

k k

1 k

k 1

k k

0 1

k k

k k

k 1

k k

K1 = y2

K2 = 1

K3 = 1

113

J

1 1 2 2 3

y y y y y y

y1

K J

CLK

y2 y3

1

K J

K3

Şekil 8.7 (0-2-4-7) sayan bir sayıcının Moore makinesi olarak gerçekleştirilmesi Yukarıdaki örnekte (0-2-4-7) sayan sayıcıyı, bellek elemanı sayısını minimum tutarak ta gerçekleştirebiliriz. Bu makinenin, bir önceki durumunu (çıkışı) hatırlaması, yeni saat darbesi ile de istenen çıkışı vermesi yeter. Durumları A durumu (kodu 00):: Daha önceki saat girişi ile (111) çıkışının görüldüğü durum B durumu (kodu 01):: Daha önceki saat girişi ile (000) çıkışının görüldüğü durum C durumu (kodu 10):: Daha önceki saat girişi ile (010) çıkışının görüldüğü durum D durumu (kodu 11):: Daha önceki saat girişi ile (100) çıkışının görüldüğü durum biçiminde tanımlarsak, dört durumlu (iki durum değişkenli) dolayısıyla iki bellek elemanlı, istediğimiz sayıcı gerçekleştirilebilir. Oysa aynı sayıcı için yukarıda üç bellek elemanı kullanmıştık. Tanımladığımız durumlar için durum diyagramı, tablosu, ters tanım bağıntısından yararlanarak JK bellek elemanlarının giriş fonksiyonları ve bunlara karşı düşen devre aşağıdaki Şekil 8.8 de verilmiştir. y1 0 0 1 1 y2 0 1 0 1 Y1 0 1 1 0 Y2 1 0 1 0 Z1 0 0 1 1 Z1=y1 Z2 0 1 0 1 Z2=y2 Z3 0 0 0 1 Z3=y1y2 J1 0 1 k k J1=y2 K1 k k 0 1 K1=y2 J2 1 k 1 k J2=1 K2 k 1 k 1 K2=1

CLK=0 A=00 000

CLK=0 B=01 010

CLK=0 C=10 100

CLK=0 Z1 1 D=11 111
CLK

Z2 Z3

CLK=1

1 1
J1 K1

y1
y y y y

Z1 Z2

CLK
J2 K2

y2 Z3

Şekil 8.8 dört durumlu 0,2,4,7 sayan sayıcı 114

aksi halde 0 verir. C = 11. C de 1 gelirse dizi bozulacağından A başlangıcına. Makine A dayken 0 geldiğinde B ye geçer. Diyagramdan yararlanarak bağımsız değişkenler. gecikme elemanını seçelim. örneğin 010101 girişi için çıkış 000101 dir. Yani iç içe girmiş diziler de değerlendirilmektedir.8.10 da verildiği gibidir. Çünkü makinenin diziyi tanıması için girişine önce 0 gelmelidir.9). Bellek elemanı olarak. C makineye 01 gelmiş durumu ve D makineye 010 gelmiş durumu olsun. Makinenin çıkışı. makine durumunu korur. B de 0 gelirse. Girişine 0101 (0 ilk gelen ) dizisi geldiğince çıkışında 1.4 Dizi detektörü Tek girişli tek çıkışlı bir makinedir. son 4 girişine gelen işarete göre. bağımlı bir sonraki durum değişkenleri ve çıkış fonksiyonunu doğruluk tablosu biçiminde verebiliriz (Şekil 8. Buna göre A durumunda makineye 1 gelirse makine yine A ya dönmelidir. Dizi detektörü. B = 01. çünkü son gelen 0 dır. Makine D durumundayken 0 gelirse son gelen 0 olduğundan B ye.8. D = 10 biçiminde kodlayalım. 0 geldiğinde ise son üç giriş 010 olacağından D ye gider. B de 1 girişi gelirse son iki giriş 01 olacağından C durumuna geçer. son gelen iki giriş 01 olduğundan C durumuna gider. Dizi detektörü için durum diyagramı. B makineye 0 gelmiş durumu. t 101010 X Dizi Detektörü t 101000 Z Şekil. Makine 4 durumlu olduğuna göre iki durum değişkeni vardır. belirlenmektedir (Şekil.11).9. Durum diyagramı Şekil 8.8. 1 geldiğinde ise 1 çıkışı verip. x 0 0 0 0 1 y1 0 0 1 1 0 y2 0 1 0 1 0 Y1 0 0 0 1 0 115 Y2 1 1 1 0 0 Z 0 0 0 0 0 . Durumları A = 00.10. 1/0 A 0/0 B 0/0 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D 1/1 C Şekil 8. A başlangıç durumu. Dört durumlu bir durum diyagramı düşünelim.

üç-girişli üç VE. D1 ve D2 fonksiyonları birlikte düşünüldüğünde. y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 0 1 1 1 1 0 1 1 1 1 1 1 0 1 Z = x y1 y'2 1 D1 =Y1 = x 'y1 y2+x y'1 y2+x y1 y'2 x' y1 y2 x y'1 y2 x y1 y'2 CLK x' y'1 D2 =Y2 = x 'y' 1 +y'1 y2+ y1 y'2 D1 D y y Z D2 y1 y'2 y'1 y2 D y y Şekil 8. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Yukarıda incelediğimiz dizi detektöründe gözlemlediğimiz diziler birbirinin içine girebilmektedir.12 Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının Karnaugh diyagramları. Gecikme elemanın bir sonraki durum fonksiyonu giriş fonksiyonuna eşit olduğundan D1 = Y1 ve D2 = Y2 dir Bu fonksiyonlara ilişkin Karnaugh diyagramları. Örneğin 010101 girişi için 000101 çıkışı elde edileceğine göre birinci 116 . iki-girişli bir AYRICALI VEYA. üç-girişli bir VE. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Şekil 8. iki-girişli üç VE. üç-girişli iki VEYA kapısı yerine. iki -girişli iki VEYA kapısıyla gerçekleştirilebileceğinin tartışınız.11. iki-girişli iki VE.12 de verilmiştir. Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu.1 1 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 0 Şekil 8.

gözlemlenen dizinin son iki elemanı ikinci gözlemlenen dizinin ilk iki elemanı olmaktadır. bir Moore makinesi olarak nasıl gerçekleştirebiliriz. Acaba gereksiz olan durumu da kullanarak. birbirinin içine girmeyen ayrı ayrı paketler olarak algılayan dizi detektörü de olabilirdi.13 Birbirinin içine girişmeyen 0101 dizilerini detekte eden bir makineye ilişkin durum diyagramı Üç uzunluklu bir dizi detektörü tasarlasaydık. Girişine gelen belli uzunluktaki dizileri. düşününüz.13 te verilmiştir. 117 . ikinci anlattığımız dizi detektörüne ilişkin durum diyagramı Şekil 8. 1/0 A 0/0 B 0/0 1/1 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D C Şekil 8. üç durum fakat iki durum değişkeni gerekecekti. O nedenle çıkışta ilk 1 gözlemledikten sonra 0 ve tekrar 1 gözlemlenmektedir. istenenin hangisine uyduğu göz önünde tutulmalıdır. O zamanda gereksiz olan durum için bir sonraki durum ve dolayısıyla bellek elemanları giriş fonksiyonları k alınabilecekti. 1 girişi altında makine C durumuna gideceği yerde A durumuna dönmekte ve 1 çıkışı vermektedir. Bu dizi detektörü bir Mealy makinesidir. istediğimiz üç uzunluklu diziyi detekte eden makineyi. Bu durumda örnek makinede giriş 0101 0101 ise çıkışta 0001 0001 veya giriş 0101 0110 0101 ise çıkışta 0001 0000 0001 gözlenecekti. Dizi detektörü sentezi yapılırken. Görüldüğü gibi bu yeni dizi detektörü için D durumunda. Yani makine bir diziyi detekte ettikten sonra başlangıç durumuna dönüp yeni bir dizi detekte etmeye başlayabilirdi.

X . Bu eşdeğer durumlara ilişkin bir sonraki durumların keyfi olması. Şimdi bu problemlerin çözüm yollarının arayacağız. bellek elemanları giriş fonksiyonları da bu eşdeğer durumlar için keyfi değerler alacaktır. Bütün gereksinimleri karşılayabilecek Boole fonksiyonları karmaşıklığı tanımlanamamıştır.BÖLÜM 9 ARDIŞIL DURUM KODLAMASI DEVRELERDE DURUM İNDİRGENMESİ VE Sentez bölümünde sentezin adımlarını incelerken detayına inmeden iki temel problemden söz etmiştik. Z ve Z* da sırasıyla A durumundaki N ve B durumundaki N* makinelerinin X giriş dizisine karşı düşen çıkış olsun.Bölüm 5. O nedenle çeşitli karmaşıklık tanımları için çeşitli yöntemler verilmiştir. X herhangi bir uzunluktaki giriş dizisi . Ayrıca çıkış fonksiyonları da söz konusu eşdeğer durumlar için keyfi değer olacaktır. Ama üç eşdeğer durum için bir sonraki durum keyfi olacağından. bu makinenin gerçekleştirilmesinde iki yararı olabilir: 1. Eşdeğer durum tanımı: Birbirinin aynı veya farklı N ve N* gibi iki ardışıl devre ve bunlara ilişkin A ve B durumlarını düşünelim (Şekil 9. Buda makinenin gerçekleştirilmesinde. Durum değişkeni sayısı ve dolayısıyla bellek elemanı sayısı üçtür. kombinezonsal kısmın daha basitleşmesine neden olabilir.1 Durum indirgemesi (state reduction) Bir ardışıl makinede eşdeğer durumların saptanıp elenmesinin. 1. değişmez. Eşdeğer durumlar elendiğinde beş durumlu bir eşdeğer makine bulunur.2 de tanıtılan G kümesinin elemanlarından oluşan dizidir. Eşdeğer durum elendiğinde makine dört durumlu olur ve iki durum değişkeni gerektirir. Örneğin üç durum değişkeni (dolayısıyla üç bellek elemanı) gerektiren beş durumlu bir makinede. Bu dersin kapsamı içinde basit fakat sınırlı bir yöntem üzerinde durulacaktır. 2. Ayrıca eşdeğer durumlar için çıkış fonksiyonlarının keyfi değer alması da benzer biçimde makinenin kombinezonsal devre kısmının basitleşmesine katkıda bulunur. Bölüm 5. Durum indirgemesi sonucunda durum değişkeni azalmasa bile eşdeğer durum sayısı kadar durum için. Önce eşdeğer durum tanımı verip sonra bu durumların bulunması için yöntemler verelim. ardışıl devre sentezinin ağırlıklı bir adımıdır.1). eşdeğer durumlarda bellek elemanları giriş fonksiyonlarının keyfi değer alması demektir.2 de tanıtılan Ç kümesinin 118 . Durum indirgemesi. Bu makine üç bellek elemanı yerine iki bellek elemanı ile gerçekleştirilebilir. keyfi değerlerin istenildiği gibi seçilebilmesi dolayısıyla basitleşecektir. Z ve Z* dizileri. Örneğin üç durum değişkeni gerektiren sekiz durumlu bir makinede üç durum eşdeğer olsun. bir eşdeğer durum olsun. Yukarıda sözü edilen faydalardan dolayı durum indirgemesi dediğimiz eşdeğer durumların saptanması ve elenmesi. bir sonraki durumlar ve çıkışlar keyfi olur. durum değişkenlerinin sayısının ve dolayısıyla bellek elemanı sayısının azalmasına neden olabilir. Durum kodlaması problemi ise bizi Boole fonksiyonlarının karmaşıklığının tanımına götürür. Durum indirgemesi problemi iyi tanımlanmış ve yöntemleri geliştirilmiştir. Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının gerçekleştirilmesine karşı düşen ardışıl devrenin kombinezonsal kısmı.

X) in eşdeğerlik tanım bağıntısıdır.00) = fi (B.01) = fi (B. Öte yandan Y dizisi önce X sonra X olarak seçilirse f [g( A. X) ≡ g (B. A. N Makinesi A durumu X N* Makinesi B durumu Z* Z Şekil 9. buda g (A. X) hem de g (A. O nedenle tanımı uygulayarak eşdeğer durumları bulmak pratik olarak mümkün değildir. X) bağıntıları vardır . X) ≡ g (B. Y) dır. X).11) i=1.01) fi (A.01) = g (B.10) i=1. A nın B ye eşdeğerliği tanım bağıntısından Y herhangi bir uzunlukta giriş dizisi olmak üzere f (A. B ye eşdeğerse f (A. Y) = f (B.10) = fi (B. Buna göre A ve B durumlarına ilişkin bütün 1 uzunluklu X giriş dizileri için hem bir uzunluklu Z çıkışları f (A. iki çıkışlı ve sekiz durumlu bir makine örneği için yazarak anlaşılmasının kolaylaştıralım.2 g (A. f ve f* birer çıkış fonksiyon grubunu gösterirler ve aynı makineye ilişkin iseler f = f* dır.2 g (A. X ) dizileri aynıdır. X) ve g (B.elemanlarından oluşan dizidir.2 fi (A.11) Tanıt: Önce gerek koşul kanıtlayalım. fi (A. sonsuz giriş dizisi için deneme yapıp çıkışları gözlemeyi gerektirir. Aşağıdaki teorem eşdeğer durumların bulunmasına ilişkin yöntemlerin temelini oluşturur.10) = g (B.00) i=1.00) g (A. 119 . X) = f (B.11) = fi (B.11) = g (B. X] bulunur .00) = g (B. X) olmalıdır. X) (1) (2) g (A. Bu bağıntı Y = X özel hali için (1) bağıntısını verir. (g) ler bir sonraki durumu simgelemektedir. X ) Z* = f* (B.01) i=1. X). Gerek ve yeter koşulları iki girişli. bir uzunluklu bütün X girişleri için çıkışların aynı olması ve bir sonraki durumların eşdeğer olmasıdır. X] = f [g( B. Bu tanıma uygun olarak iki durumun eşdeğerliğini göstermek. Yani Z = f (A.1 Eşdeğer durumların belirlenmesi Teorem: Aynı bir ardışıl devreye ilişkin A ve B durumlarının eşdeğer olması için gerek ve yeter koşul. Olabilecek bütün X giriş dizileri için Z ve Z* dizileri aynı ise A ve B durumları eşdeğerdir denir.10) fi (A. X) = f* (B. (2) bağıntısını verir.2 g (A.

Şimdi (1) ve (2) bağıntıları varken A ≡ B yani f (A, Y ) = f (B, Y) olduğunu gösterelim. (2) bağıntısı f [g( A, X), X] = f [g( B, X), X] dır. (1) bağıntısıyla birlikte düşünüldüğünde Y nin önce X sonra X den oluştuğu varsayılırsa f (A, Y ) = f (B, Y) bulunur. 9.1.1 Eşleştirme tablosu ile durum indirgemesi yöntemi Eşleştirme tablosuyla durum indirgeme yöntemini, Şekil 9.2 de durum tablosunu verilen Mealy makinesi örneği üzerinden, adım adım inceleyelim. 1. Durumları ikişer ikişer eşleştirmemize yardımcı olacak Şekil 9.3 deki tablo çizilir. Satırlarında a durumu dışında bütün durumlar, sütunlarında ise g durumu dışında bütün durumlar vardır. Bulduğumuz tabloda bir satır ile sütunun kesiştiği kare için, satıra ilişkin durum P sütuna ilişkin durum Q olmak üzere, aşağıdaki işlemleri yapalım. i. bir uzunluklu en az bir giriş için, P ve Q durumları farklı çıkışlar veriyorsa, ilgili kareye X işareti koyalım. Bu işaretin anlamı; P ve Q nun, teoremin birinci koşulu nedeniyle, eşdeğer olamayacağıdır. Örneğimizde birinci satır ve sütunun kesiştiği kareye X konmuştur çünkü a ve b durumları x = 1 girişi için sırasıyla 0 ve 1 farklı çıkışlarını vermektedir. ii. Bir uzunluklu bütün girişler için P ve Q durumları, aynı çıkışları ve aynı bir sonraki durumları veriyorsa ilgili kareye √ koyalım. Anlamı teorem gereğince P ve Q durumlarının eşdeğer olduğudur. Örneğimizde dördüncü satır ile birinci sütunun kesiştiği kareye √ konmuştur. Çünkü ilgili a ve e durumları x = 0 girişi için aynı a durumuna, x = 1 için ise aynı b durumuna gitmektedir. iii. Bir uzunluklu herhangi bir giriş için aynı çıkışı veren (PQ) durum çiftinin, gittiği bir sonraki durum çiftindeki durumlar farklı ise, PQ karesine gidilen durum çifti yazılır. işlem bütün 1 uzunluklu girişler için tekrarlanır. Amaç teoremin iki koşulunun sağlanmasıdır. Bunun anlamı teorem gereğince, PQ durum çiftinin eşdeğer olması için gidilen bir sonraki durum çiftinin eşdeğer olması gerektiğidir. Örneğimizde üçüncü satır ile birinci sütunun kesiştiği kareye (ag) ve (bf) konmuştur. Çünkü ilgili durumlar a ve d x = 0 girişi için aynı 0 çıkışı ve (ag) bir sonraki durumlarını, x =1 girişi için ise aynı 0 çıkışını ve (bf) bir sonraki durumlarını vermektedir. Tablodaki bütün kareleri yukarıdaki kurallara göre dolduralım (Şekil 9.3).
b a b c d e f g x=0 a, 0 d, 0 e, 0 g, 0 a, 0 d, 0 d, 0 x=1 b, 0 e, 1 b, 1 f, 0 b, 0 g, 1 f, 1 c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb

gf d e f

Şekil 9.2 Durum indirgemesi uygulanacak tablo ve eşleştirme tablosu ilk adımı 120

2. Bu adımda Şekil 9.2 de bir durum çiftinin eşdeğer olması için, eşdeğer olması gereken durumların bulunduğu kareler incelenir. Örneğin üçüncü satır ve birinci sütunun kesiştiği kare ye ilişkin a ve d durumlarının eşdeğer olması için ag ve bf durumlarının eşdeğer olması gerekir ve yeter. Bakalım öylemi? a ve g, kesiştiği karede X olduğundan, eşdeğer değildir. O halde a ve d de eşdeğer olamaz, a ve d nin kesiştiği kareye X konulmalıdır (Şekil 9.3). ag ve bf nin incelenmesi sonucunda bunların kendi aralarında eşdeğer olduğunu görseydik, a ve d nin de eşdeğer olduğunu söyleyebilecek ve √ ile işaretleyecektik. Bu işleme bütün kareler X veya √ ile işaretlene kadar devam edilir. Örneğimizde ae ve fg durum çiftlerinin eşdeğer olduğu Şekil 9.3 görülmektedir. 3. Şekil 9.2 te verilen durum tablosunda, a ya eşdeğer e durumunun bulunduğu satır ve f ye eşdeğer g durumunun bulunduğu satırlar atılarak, eşdeğer makineye ilişkin durum tablosu bulunur. Satır atıldıktan sonra bulunan yeni tabloda g görülen yere f, e görülen yere a yazarak, durum indirgemesi yapılmış makinenin durum tablosuna geçilebilir (Şekil 9.3).
b c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb a b c d f x=0 a, 0 d, 0 a, 0 f, 0 d, 0 x=1 b, 0 a, 1 b, 1 f, 0 f, 0

d

e

f

Şekil 9.3 Örnek durum tablosu için eşleştirme yöntemiyle varılan tablo ve buna karşı düşen indirgenmiş durum tablosu Şimdide bir Moore makinesine ilişkin durum indirgeme örneği yapalım. Şekil 9.4 de örnek Moore makinesi ve eşleştirme tablosu verilmiştir. Eşleştirme tablosundaki X ikinci ve daha sonraki adımlarda elde edilen eşdeğer olmayan durum çiftlerini göstermektedir. Görüldüğü gibi (ad) ve (ce) çiftleri birbirlerinin eşdeğer olmalarını gerektirmektedirler. Eşdeğer olamadıkları kanıtlanamayan bu durum çiftleri eşdeğer olmak zorundadır. Bu sonuca göre indirgenmiş durum diyagramı Şekil 9.4 da verilmiştir.

121

b a b c d e f g x=0 d f e a c f b x=1 c g d e a b a z 0 0 1 0 1 1 0 c d e f g

df eg x=0 a f c f b x=1 c g a b a z 0 0 1 0 1

c e

af eg ad ef db ad bf c cf ab ab ae d

a b c f g

bd ac a

bf ag b

e

f

Şekil 9.4 Bir Moore makinesine ilişkin durum indirgeme örneği 9.1.2 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi Durum indirgemesi için kullandığımız eşleştirme tablosu yönteminden başka eşdeğer durum sınıfları yöntemi vardır. Bu yöntem, giriş dizisi uzunluklarına bağlı olarak, ayırt edilemeyen durumları aynı sınıfa ve ayırt edilebilen durumları da ayrı sınıflara toplamaya dayanır. Son örneğimizde bu yöntemi açıklayalım. Hiç bir giriş dizisi uygulanmadığında, durumları birbirinden ayırt edemeyiz. Onun için hepsini bir S0 sınıfın içine koyalım , S0 = {(abcdefg). } Şekil 9.4 teki durum tablosundan, (abdg) durumlarının, bir uzunluklu girişler altında, çıkışı gözleyerek, birbirlerinden ayırt edilemeyeceğini söyleyebiliriz. Çünkü hepsi aynı 0 çıkışını verirler. Benzer biçimde (cef) durumlarını da, bir uzunluklu bir giriş dizisiyle birbirinden ayırt edemeyiz. Çünkü her biri için çıkış 1 dir. (abdg) ve (cef) bir uzunluklu girişler için eşdeğer durum sınıflarıdır. Biri (abdg) diğeri (cef) sınıflarından olan durum çiftlerinin 1 uzunluklu giriş dizisiyle ayırt edilebileceklerini söyleyebiliriz çünkü 1 uzunluklu giriş için birinci sınıf 0, ikinci sınıf ise 1 çıkışı verir. Buna göre bir bölmeleme yapabiliriz S1= {(cef) (abdg) }. Şimdi (cef) sınıfını düşünelim x = 0 girişi altında cef (c→ e, e→ c, f→ f gider) ye ; x = 1 girişi altında ise dab (c→ d, e→ a, f→ b) ye gitmektedir. Bir sonraki durumlar (ecf) ve (dab) aynı eşdeğer sınıfındadır, yani iki uzunluklu girişler içinde cef durumları ayırt edilemez. (abdg) sınıfı x=0 girişi altında dfab (a→ d, b→ f, d→ a, g→ b) ye gitmektedir. Burada (b) nin gittiği (f) in bulunduğu sınıf ile (adg) nin gittiği (dab) bulunduğu sınıflar farklıdır. Yani iki giriş uzunluklu bir dizi x = 0 (veya 1) uygulanıp z = 0 gözlendikten sonra x = 0 uygulandığında z = 0 gözleniyorsa makine (adg) durumlarından birindedir, z = 1 gözleniyorsa (b) durumundadır. O halde iki uzunluklu bir dizi (00 veya 10)ile (b) (adg) den ayırt edilebilir, farklı sınıflarda olması gerekir. Diğer taraftan x =1 girişi için abdg cgea (a→ c, b→ g, d→ e, g→ a= ya gitmektedir, yani bir kısmı bir sınıfa diğer kısmı diğer sınıfa gitmektedir. a ve d , c ve e ye; b ve g, g ve a ya gittikleri için (ad) ve (bg) durumları iki giriş uzunluğunda bir dizi (01 veya 11) ile ayırt edilebilirler. O halde (abdg) sınıfı iki defa bölünerek, S2= {(cef) (ad) (b)(g)} bölmelemesini elde edilir. Bu bölmeleme şu anlama gelmektedir: (cef) (ad) (b) ve (g) sınıflarının kendi içlerindeki durumlar birbirlerinden iki uzunluklu girişler tarafından ayırt edilemezler. Fakat biri bir sınıftan diğeri diğer bir sınıftan olmak üzere oluşturulan durum çiftleri, iki uzunluklu giriş dizileriyle ayırt edilebilirler. 122

(b) x=1 (d a) (b) (g) (c e) (a) S3 = S4 Şekil 9. sondan başa doğru bulabiliriz. k = 0 veya 1 i gösterir) dizisini uygulamak gerekir. Bölmeleme işlemi.Örneğin (a) ya 10 (önce 1) veya 11 uygulandığında çıkış 01(önce 0) dir oysa (b) ye aynı 10 veya 11 girişleri uygulandığında çıkış 00 dır. bir sonraki durumlar (a. b dir. yanı eşdeğerdirler. Açıkladığımız bölmeleme adımlarına ilişkin bir tablo Şekil 9. b ) x=1 ( d a b) (c g e a ) S2 = {( c e f ) (b) (a d) (g)} S2 = {( c e f ) (b) (a d) (g)} x=0 ( e c f ) (f) (d a).5 da verilmiştir. Üçüncü adımda x = 1 girişi altında (cef) sınıfı sırasıyla c→ d. Örneğin (c) yi (f) den ayırt etmek için 1kk ( önce gelen giriş 1. S3 = S4 olduğundan. Buda gösteriyor ki (ce) ve (ad) durum çiftleri olabilecek bütün giriş uzunlukları için birbirinden ayırt edilemezler. Bizim örneğimizde S3 = {(ce) (f) (ad) (b) (g)} bölmelemesi. f→ b gitmektedir (b)ve (ad) farklı sınıflarda olduğundan (cef) sınıfı (ce) ve (f) olarak bölmelenir. f. S3 te c ve f ayrı sınıflardadır. Eşleştirme tablosuyla da bu sonuca varmıştık. e→ a.f) veya (eg) yi ayırt etmek 123 .5 Örnek makinenin durum indirgemesinin eşdeğer durum sınıfları yöntemindeki bölmeleme adımları Farklı sınıflarda bulunan durumları ayırt edebilmek için uygulanacak giriş dizisini. Belli bir giriş altında farklı sınıflara giden bir sınıfın. a. (b) x=1 ( d a b) (g) (c e) (a) S3 = {(c e) (f) (b) (a d) (g)} x=0 (e c) (f) (f) (d a). durdurulur. nasıl bölmelenmesi gerektiğini göstermek için o sınıftaki durumlar koyu veya italik yazılarak farklandırılmıştır. bir sonraki durumlar ise d. Bunun için s2 de 1 uygulamak gerekir. son varılan bölmelemedir. Buna göre S3 = {(ce) (f) (ad) (b)(g) } bölmelemesi elde edilir. Bunları ayırt etmek için S1 de x = 0 veya 1 uygulamak gerek. ard arda gelen S eşdeğer sınıflar kümeleri eşit olduğunda. Yani bu sınıflar üç giriş dizisiyle ayırt edilebilirler. S0 ={(a b c d e f g )} z= 0 0 1 0 1 1 0 S1 = {( c e f ) (a b d g )} S1 = {( c e f ) (a b d g )} x=0 ( e c f ) (d. (ad) x = 0 ve x = 1 girişleri altında aynı sınıf içindeki durumlara gittiğinden üç giriş dizisiyle ayırt edilemezler.

Ayrıca seçilen bellek elemanın tipine göre. Şekil 9. durum f b f giriş 1 0(1) 1(0) çıkış 1 0 1 durum c d a giriş 1 0(1) 1(0) çıkış 1 0 0 Şekil 9. dolayısıyla bellek elemanları giriş fonksiyonları ve çıkış fonksiyonları gerçeklemesi. Bu incelemenin sonucu görülecek ki 4 duruma kadar seçebileceğimiz farklı kodlar sayısı 3 dür. Durum kodlaması problemi. Örneğin µ = 3 durumlu makine için r 2 = 2 ve kod sayısı 2 =4 (00. 01. O halde Boole fonksiyonlarının karmaşıklığı tanımı yapılmalıdır. uygulanacak giriş dizisini özetlemektedir. olabildiğince komşu olmasını sağlayacak kodun seçilme yöntemi verilecektir. Önce durum sayısı belli iken. farklı kodlar için elde edilecek fonksiyonların (bir sonraki durum ve çıkış fonksiyonları) karmaşıklığının karşılaştırılması problemine dönüşür. Durum sayısı 4 ten fazla olduğunda.2. durum kodlamasıdır. bunlar arasında hangilerinin gerçekleştirme açısından eşdeğer olduklarını inceleyeceğiz. 9. bir sonraki durum fonksiyonu karmaşıklığının.6deki tablo. bu problemin tek bir çözümünün olmaması demektir. seçilebilecek farklı kodlar sayısı hızla artacağından başka çözümler aranmalıdır. Genel tanımın verilemeyişi. Üç duruma vereceğimiz 4! / (4-3)! = 24 farklı durum kodu Şekil 9. 124 r . bellek elemanının giriş fonksiyonu karmaşıklığına yansımasının da saptanması gerekmektedir. Genel olarak göstermek mümkündür ki durum sayısı m olan bir makine için en fazla m1 bölmeleme adımıyla sonuç bölmelemeye varılır. (µ) duruma verebileceğimiz kodların sayısı da 2r! / (2r -µ)! dür. Genel olarak bunu bellek elemanları ters tanım bağıntılarından göstermek mümkündür. 9. Bu işleme durum kodlaması diyoruz. Mealy makinesi içinde tutulacak yöntem aynıdır. olabildiğince basit yani düşük maliyetli olsun. O nedenle farklı yöntemler uygulayıp sonuçları karşılaştırarak seçim yapmak gerekmektedir.6 da verilmiştir. Her zaman geçerli olan bir karmaşıklık tanımı verilemediğinden.2 Durum kodlaması (state assignment) Ardışıl devre sentezinin durum indirgemesinden sonraki adımı.6 Örnek makinenin c ve f durumlarının ayırt etmek için uygulanması gereken giriş dizisinin bulunması Burada eşdeğer durum sınıfları yöntemi Moore makinesi üzerinde incelendi.için ise S0 da herhangi bir girişi uygulamak yeter. O nedenle bu üç koda ilişkin gerçekleştirmelerin hepsinin yapılıp.1 Kod sayısı ve eşdeğer durum kodları (µ) durumlu bir makine için r ≥ log2 µ bağıntısını sağlayan en küçük tam sayı r (aynı zamanda durum değişkeni sayısı) olmak üzere 2 farklı kod vardır.10. farklı tanımlar verilmiş ve bunlara ilişkin farklı yöntemler geliştirilmiştir.11) tür. Durumları öyle kodlayalım ki bir sonraki durum fonksiyonları. Bunun içinde bir sonraki durum fonksiyonlarındaki 1 lerin. sonuçlar karşılaştırılarak. verilebilecek farklı kod sayısının ne olduğunu. en uygun durum kodlaması seçilebilir.

oysa gerçekleştirme bakımından bunlar eşdeğerdir. Yani gerçekleştirmede (J) ile (K) ve (R) ile (S) yer değiştirecektir.. Bu iki kod için yapılan gerçekleştirmelerde. eşdeğer olan durum kodlamalarını görelim (Şekil 9. Tabloda bir koda ilişkin sütunların yer değiştirmesiyle bulunan yeni durum kodu.6 Üç durumlu makinenin durum kodlamasına ilişkin olabilecek 24 alternatif durum kodu Görüldüğü gibi her bir durum kodlaması iki sütundan oluşuyor. Bir koddaki değişkenlerden biri. SR. 19 20 21 22 23 24 a 00 00 00 00 00 00 01 11 11 11 11 11 11 b 01 01 10 10 11 11 00 00 00 01 01 10 10 c 10 11 01 11 01 10 10 01 10 00 10 00 01 Şekil 9. iii. giriş fonksiyonlarında görülecek değişiklikler aşağıdaki gibidir. Örneğin 1 kodunda sütunlar yer değiştirirse 3 kodu bulunur. i. yalnızca bellek elemanları yer değiştirdiği görülecektir (y1↔y2. JK bellek elemanları için giriş fonksiyonları ve Y. Y' yer değiştirir (sonuçta ilave bir maliyet gelmez) iii. JK ve SR için giriş fonksiyonlarının aldıkları değerlerin yer değiştirmiştir. Y1↔Y2 ). i.7 Bellek elemanlarının ters tanım bağıntılarının tümleyen kodlar için karşılaştırılması Şimdi daha önce gerçekleştirdiğimiz dizi detektörü örneği üzerinde.. bir başka kodun değişkeninin tümleyeni biçiminde olsun. ii T için bir değişiklik yoktur. (II) durum kodlaması (I) kodlamasındaki sütunların yer 125 . birinci sütun bir bellek elemanına diğeri de diğer bellek elemanına ilişkindir. Bu kodlara karşı düşen gerçekleştirilmelerde her bir bellek elemanı için aşağıdaki farklılıklar saptanır. Bu sonuca nasıl varıldığını görmek için bellek elemanlarının ters tanım bağıntılarındaki simetriye bakalım. Şekil 9. T bellek elemanı için yalnızca Y. Yani gerçeklemede aynı giriş fonksiyonu bulunacaktır.8). Yani gerçekleştirmede. (yi) lerdeki değişiklikler dışında. ayrı bir durum kodu gibi görünür.y1y2 1 2 3 4 5 6 7 . Bir A durum kodu ile tümleyen A kodu verildiğinde. Diğer satırlarda ise bu iki koda ilişkin giriş fonksiyonlarını alacağı değerler görülmektedir. A kodu y→ Y 0→ 0 1→ 1 0→ 1 1→ 0 TümleyenA kodu y'→ Y' 1→ 1 0→ 0 1→ 0 0→ 1 A kodu JK 0K K0 1K K1 Tümleyen A kodu JK K0 0K K1 1K A kodu SR 0K K0 10 01 Tümleyen A kodu SR K0 0K 01 10 A kodu T 0 0 1 1 Tümleyen A kodu T 0 0 1 1 A kodu D 0 1 1 0 Tümleyen A kodu D 1 0 0 1 Şekil 9. O nedenle bu kod çiftinden biri atılabilir. D için ise giriş fonksiyonunun aldığı değer diğerindekinin tümleyenidir. Y' çıkışları yer değiştirir (sonuçta ilave bir maliyet gelmez) ii. şimdiki ve bir sonraki durumlardaki değişiklikler ilk iki satırda görülmektedir. D bellek elemanı için giriş fonksiyonun tümleyenin alınması gerektiğinden ilave bir tümleyen kapısı gelir ve Y. Y' çıkışları yer değiştirir.7 de. bir tümleyen kapısı ilave etmek gerekir.

(I) durum kodu için (II) durum kodu için (III) durum kodu için J1=x y2 J1=x' + y2 J1=x' y2+x y'2 K1=x'' y'2+x y2 K1=y2 K1=x y'2 J2=x' + y1 J2=x y1 J2=y'1 K2=y1 K2=x' y'1+x y1 K2=x' + y'1 D1=x' y1y2+x y'1y2+x D1=x' y'2+y'1y2+y1y'2 D1=x y'1y'2+x' y1+x' y1y'2 y2+y1y2 D2=x' y'1+y'1y2+y1y'2 D2=x' y1y2+x y'1y2+x y1y'2 D2=x y'1y'2+y1y2 Z=x y1y'2 Z=x y'1y2 Z=x y'1y2 Dönüşüm: 1 ⇔ 2 Dönüşüm: yi ⇔ y'i.0 A.0 11 11 00 C D. Bir başka deyişle bellek elemanları giriş fonksiyonlarında ve çıkış fonksiyonlarında 1 ⇔ 2 indis dönüşümü yapılır.9 Eşdeğer kodların.0 01 10 10 B B.9 da verildiği gibidir.0 10 01 01 D B. Yani kod sütunlarının yer değiştirmesi belek elemanlarının adlarının değişmesidir. birbirinde farklı durum kodlaması sayısı 3 tür.(Şekil 9.10) Üç durum için kod Durumla r A B C D I 00 01 10 II 00 01 11 III 00 11 01 Dört durum için kod I II III 00 01 10 11 00 01 11 10 00 11 01 10 Şekil 9. aşağıda Şekil 9. gerçekleştirilecek devre üzerinde etkin olan. D bellek elemanı girişinin ise tümleyenin alınmasına denk olmaktadır.0 C.8 Dizi detektörünün kodlanmasındaki eşdeğer kodlara örnek (I).0 C.0 A.değişiminden. Devrede ise bellek elemanlarının indisleri değiştirilir.10 Üç ve dört durumlu bir makine için verilebilecek farklı durum kodlamaları 126 . Durum Durum Durum Şimdik x=0 x=1 odu (I) odu (II) odu (III) durum 00 00 11 A B. gerçekleştirilecek fonksiyonlara etkisi Yukarıda açıkladığımız gibi birbirine eşdeğer durum kodları elendiğinde. Ji ⇔ Ki Di ⇔ D'i Şekil 9. görülür ki 3 veya 4 durumlu makineler için. Kod sütunlarının tümleyenlerinin alınması JK bellek elemanlarının girişlerinin yer değiştirmesine.8 de verilmiştir. (III) kodlaması da (I) kodlamasındaki sütunların tümleyeninden elde edilmiştir.1 Şekil 9. Dizi detektörünün durum tablosu ve üç durum kodu Şekil 9. (II) ve (III) durum kodları için JK bellek ve D bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları.

16 4 5.11 deki tabloda görüldüğü gibi. pratik değildir. dolayısıyla bellek elemanları giriş fonksiyonlarında. aşağıdaki kurallara göre adım adım yapabiliriz. Örneğin 001. Örneğin Şekil 9. mertebeden 1 ve/veya 0 alt küpleri elde edilir. ACEG durumlarına komşu kodlar verirsek bir sonraki durum fonksiyonlarının k hepsinde. . Benzer biçimde 2 lık alt küpler oluşturma kuralları saptanabilir. Durum kodlamasını öyle yapalım ki bellek elemanlarının giriş fonksiyonlarına ilişkin 1(0) ler karnaugh diyagramında mümkün olduğunca komşu karelere gelsin. Kodlama işlemini. bu iki koda komşu kod denir. durum kodlaması sayısı hızla artmaktadır. aynı bir sonraki duruma giden durum çiftlerine komşu kodlar verelim. 000 a komşudur ama 010 e komşu değildir. Belli bir giriş altında öyle 4 durum varsa ki bir sonraki durumları aynı. farklı durum kodlaması sayısını gösteren tablo 9. 2. O nedenle her bir kodlama için devreleri gerçekleyip karşılaştırma yapmak. onu temsil eden bir sonraki durum fonksiyonlarının hepsinde. her bir kodlama için elde edilecek devreler karşılaştırılarak. Bu amaçla durum sayısı 7-8 civarında olan ardışıl devrelere için bir yöntem. Ayrıca bu dersin kapsamı içine alınmayan ve Boole fonksiyonunun karmaşıklık tanımına bağlı olarak geliştirilmiş genel yöntemler vardır. Şekil 9. Belli bir giriş altında. o zaman bu 4 durumdan her biri en az diğer ikisi ile komşu kodlandırılarak.2 Durum kodlaması Yöntemin hedefi kodlama ile bir sonraki durum fonksiyonlarında.5 1010 Şekil 9. komşu doğru (yanlış) minterimleri maksimize etmektir. en uygunu seçilebilir. 1. İki duruma verilen kod. bundan sonraki bölümde incelenecektir. birer 1. bir sonraki durum fonksiyonlarının hepsinde. Durum durum eşdeğer sayısı eğişkeni lmayan sayısı kodlar 2 1 1 3 2 3 4 2 3 5 3 140 6 3 420 7 3 840 8 3 840 9 4 10810800 . Benzer biçimde komşu girişler de tanımlanabilir. Dört durumdan daha fazla durumlu ardışıl devrelerde. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır. 127 .2.Dört duruma kadar verilebilecek eşdeğer durum kodu üç tane olduğundan. 2.2 deki durum tablosunda ACEG durumlarının hepsi x = 0 girişi altında B durumuna gitmektedir. mertebeden birer alt küp oluşacaktır. . yalnızca bir değişkende fark ediyorsa. Bu demektir ki bir sonraki duruma hangi kod verilirse verilsin.11 Durum sayısına bağlı olarak seçilebilecek.

E. kuralı sağladığından Y1. görünecektir. Bu halde iki tane bir sonraki durum fonksiyonu dışındaki bütün bir sonraki durum fonksiyonlarında. Komşu kod verilmesi gereken durumlar sayısı 4 veya 8 elemanlı kümeler oluşturuyorsa bunların iki ve üçüncü mertebeden küpler oluşturacak şekilde kodlanması indirgeme işlemine daha fazla katkıda bulunur Bizim örneğimizde bu özellikte iki küme vardır: (A.C. yöntem belli koşulları sağlayan durumlara komşu kodlar verilmesine dayanmaktadır. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır.12 verilen kodlamanın seçimini adım adım inceleyelim. Mertebeden bir alt küp olarak komşu kodlanması mümkün değildir.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. 3. komşu girişler için de aynı çıkışı veriyorsa. mertebeden alt küp görülür.F).(AG).01. adımdaki işlemin.2. B. 2. 2*(C. Kuralların getirdikleri yararlar küçükten büyük numaralıya doğru azalmaktadır. Ayrıca tekrarlanan kümeler tercih edilmelidir bizim örneğimiz de (EG).Y2.D. C. 128 .(AD).E. x = 0 girişi için (A. birisi dışında. komşu kodlar Şekil 9. Yukarıdaki adımlardan anlaşıldığı gibi.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. Belli bir giriş altında aynı çıkışı veren durumlara birbirinin komşusu kodlar verilmelidir. G). (DF) nin Karnaugh diyagramındaki yerleşiminden (AD) ve(CF) komşulukları da sağlanmış olur. E. x = 1 için (A.(BD). bir sonraki durum fonksiyonu yerine.G) durum çiftleri komşu kodlandırılabilir. (B. 1. (A.12 te verilen örnek durum tablosu üzerinde inceleyelim Komşu kodlar verilmesi gereken durum kümeleri her bir adım için aşağıdaki gibidir: 1. mertebeden alt küp görülür. 2*(B.(EG)].F).F) [veya (AB).C).D. Bu adım 1. ikişer ikişer komşu dört giriş için ( örneğin 00. (AD) çifti 1.(BF).Y3 bir sonraki durum fonksiyonlarının her birinde birer 2. Şimdi yöntemi Şekil 9. kendi aralarında ikişer ikişer komşu olacak biçimde kodlanabilirler. (A. (B. 2.D). Bir durumun komşu girişler için gittiği bir sonraki durum çiftine. Artık (ABDF) kümesindeki durumların 2.Y2. x = 0 ve x = 1 komşu girişleri için (B.11. Bu demektir ki söz konusu durum çiftini temsil eden bir sonraki durum fonksiyonlarının. komşu kodlar verilir. Bu küme Şekil 9.F) .E). (D. (C. tercih edilmelidir. (ACEG) ve (ABDF) kümelerinin diğer kümelerle ortaklığı aynı olduğundan rasgele bir tanesi (ACEG) yi seçelim.Y2. hepsinde 1. en iyi Karnaugh diyagramı üzerinde yapabiliriz.(DF)]. Y1. (E.(AE). Söz konusu komşu kodlu durum çifti . kurala ilişkin kümeden dolayı. Şekil 9. 3.G) grubundaki durumlar . Komşu kodların verilmesini. mertebeden küp görülür.G) [veya (AC). mertebeden birer 1 ve/veya 0 alt küpü kesinlikle oluşur. 3.12 teki Karnaugh diyagramındaki gibi komşu kodlanırsa Y1.B. O nedenle durum kodlamasına 1.Y3 bir sonraki durum fonksiyonlarının her birinde birer tane 1. kuralı 2 defa sağladığından Y2.12 teki gibi verilsin. bir durumun gittiği dört durum. çıkış fonksiyonu için uygulanmasıdır. kurala ilişkin kümelerden başlamakta yarar vardır.mertebeden alt küp görülür.(AF). Bu küp Z çıkış fonksiyonunda da .(CE). F). kuralda iki defa görülen (DF) çiftine. (CF) çifti ise 2.G) durumları komşu kodlandırılabilir. D.C.10).G) ikişer defa komşu kodlanması istenen durum çiftleridir.B.F). x=1 girişi için (ABCDEF) grubundaki durumlar ikişer ikişer komşu kodlandırılabilir. (C.(CG). x = 0 için (D.

Y2. mertebeden alt küp görülür.B 110 E. 0 C.Y3 bir sonraki durum fonksiyonlarının her birinde 1. 0 D. 1 B. kuralı sağladığından Y1. Şekil 9. y1 x=0 A B C D E F G B.D B.12 Durum kodlaması örneği 129 . 0 C.E 011 E. 0 G. 0 B. mertebeden birer alt küp görülür.B B.G 010 G. 0 F.F 101 F. Diğer taraftan (BD) çifti 1. 0 F.2 te verildiği gibi kodlansın.B 110 F. (BG) komşuluğu 2. 0 B. 0 x=1 C.C A. kuralı iki defa sağladığından Y2.C G. B Şekil 9.F D.G 110 100 001 010 y1y2 y3y4 00 00 1 01 11 10 1 1 1 ACEG 01 1 1 11 0 0 10 0 0 0 y3y4 y1y2 FC 00 1 1 1 1 01 0 0 11 0 0 10 0 1 1 y1y2 y3y4 00 00 01 11 10 0 0 0 0 ACEG 01 1 1 11 1 1 10 1 1 0 00 01 11 10 1 DF 0 BD 0 EG AD 0 0 DF BD 1 AD EG 0 1 DF BD 0 AD EG ACEG Y1 Y2 Y3 Şekil 9.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. 0 G.2 te bütün sonuçlar gösterilmiştir. 0 E. 0 C.B D.C 110 101 001 001 C.C 001 C.Geriye B nin kodlanması kalmaktadır. 1 y2y3 00 01 11 10 0 A C E G 1 D F B A B C D E F G y1 y2 y3 = 0 0 0 = 1 10 = 0 0 1 = 1 0 0 = 0 1 1 = 1 0 1 = 0 1 0 xy1 y2y3 00 00 01 11 10 01 11 10 A.

bir saat darbesiyle giriş bilgisinin çıkışa aktarılmasıdır. Burada sözünü edeceğimiz bellek elemanları bilgisayar tasarımında ve ardışıl devre tasarımında yaygın bir biçimde kullanılırlar. Sayıcıları. BELLEKLER MSI (Medium Scale Intgrated) devreler birinci bölümde gördüğümüz kombinezonsal oldukları gibi ardışıl da olabilirler. paralel yüklemeli bir yazmaçta bir saat darbesiyle. Yazmaçlarda kullanılan bellek elemanları genellikle kenar tetiklemelidirler. Sayısal sistemlerde sistemin bir ana saati (master clock) vardır ve bütün bellek elemanlarının saat girişine bağlıdır. dört bitlik bir paralel yüklemeli 130 .1 Yazmaçlar En basit bir yazmaç devresi Şekil 10. Ardışıl MSI devrelerde yalnız bellek elemanları olabildiği gibi bellek ve kapı elemanları da olabilir. RAM ler (Random Access Memory) Bu elamanları ayrı ayrı inceleyeceğiz. Örneğin dört bitlik bir bilgiyi.1 Dört bitlik basit bir yazmaç devresi 10. RS bellek elemanlı. Bunlara okuyan ve yazan bellek elemanları da (read-write memory) denir. her biri birer bitlik bilgi tutan bellek elemanları ile bilginin işlenmesini denetleyen kapı elemanlarından oluşur.1 de görüldüğü gibi yalnızca dört D tipi bellek elemanlarından oluşur. Rastgele erişimli bellekler .1. y1 D y y D y2 y y D y3 y y D y4 y y CLK I1 I2 I3 I1 Şekil 10.RAM (Random Access Memory) ler. SAYICILAR. Yazmaçlar.BÖLÜM 10 YAZMAÇLAR. kapı elemanlarıyla durum geçişleri sağlanan bir yazmaç gibi düşünmek mümkündür. Buna rağmen sayıcılar ayrı bir grup olarak incelenecektir. hem bellekteki bilginin okunmasını (read) hem de belleğe bir bilginin yazılmasını (write) sağlarlar. Ardışıl MSI devreler üç ana grupta toplanabilirler: Yazmaçlar (Registers) sayıcılar (Counters) ve rastgele erişimli bellek.1 Paralel yüklemeli yazmaçlar Paralel yükleme. 10. Sayıcılar ard arda gelen saat darbeleriyle daha önce belirlenmiş durumlara sırasıyla geçen ardışıl devrelerdir. seri toplayıcıda ise ancak dört saat darbesiyle yüklemek mümkündür. Bu nedenle ayrı bir kontrol girişi (load) kullanılır.2 de load girişli. Şekil 10. Oysa bazen belli bellek elemanlarının belli zamanlarda çalıştırılması gereksinimi doğar. Saat girişi geldiğinde girişteki dört bitlik bir bilgi belleğe yazılmış olur ve bir sonraki saat darbesi gelene kadar bu bilgi saklanır.

yazmacın lojik devresi verilmiştir. bir buffer kapısından bellek elemanlarının girişine bağlıdır Giriş 0 olduğunda (bellek elemanlarının girişinde ki küçük yuvarlak bunu göstermek içindir) yazmaçta 0000 bilgisi oluşur. tümleyen almayan girişi çıkışı ile aynı olan (noninverting buffer) kapı.3 Paralel yüklemeli yazmaçnın doğruluk tablosu Clear girişi. 3 te doğruluk tablosu verilen paralel yüklemeli yazmacın çalışmasının inceleyelim. SR bellek elemanı tanımı uyarınca da saat darbesi gelse bile çıkışlar değişmez. Yani bu kapı 8 VE kapısının girişine yeterli akımı sağlar. I2 I3 I4 Y1 Y2 Y3 Y4 clear Load Saat I1 0 x x x x X x 0 0 0 0 1 0 x x x X x y1 y2 y3 y4 I1 I2 I3 I4 I1 I2 I3 I4 1 1 ↓ Şekil 10. Load girişi saat darbe girişi ile VE lendirilip bellek elemanlarının saat girişlerine bağlanabilirdi. Clear ve Load 1 iken saat 131 . hem gerekli çıkış yelpazesini (fanout) arttırır hem de saat darbesinin düşen kenarında tetiklemeyi sağlar. Tümleyen elemanı. Bu işlem bütün VE kapılarının çıkışlarını dolayısıyla SR bellek elemanlarının girişlerini 00 yapar. Saat girişi bir tümleyen elemanı üzerinden bellek elemanlarına bağlanmıştır. Load I1 S R Q Q y1 I2 S R Q Q y2 I3 S R Q Q y3 I4 S R Q Q y4 Saat Clear Şekil 10. çıkış yelpazesi (fanout)ni arttırmak içindir. Şimdi Şekil 10. Load girişindeki. Clear 1 ve load 0 iken çıkış durumunu korumaktadır. çıkışı sıfırlamaktadır. load girişi gibi. Sayısal sistemlerde saat girişlerinin doğrudan bellek girişlerine bağlanması uygundur.2 Paralel yüklemeli RS bellek elemanlı yazmaçnın lojik devresi Clear girişi. diğer bütün girişlerden bağımsız olarak. çünkü aksi halde alt sistemlerin birbiriyle senkron çalışamama sorunu çıkabilir.

Diğer girişler ise ardışıl devrenin bağımsız girişleridir.. Yazmacın çıkışları. Yukarıda incelediğimiz paralel yüklemeli yazmaç SR bellek elemanlarıyla gerçekleştirilmiştir.Y1r y11. kapı elemanlarından oluşturulabileceği gibi ROM larla da gerçekleştirilebilir. saat darbesi sonrası için bir sonraki durum değişkenlerine karşı gelir ve kombinezonsal devre girişine bağlanmıştır.4 Paralel yüklemeli yazmaçlı ardışıl devrenin genel yapısı Beşinci bölümdeki dizi detektörünün yazmaç ile gerçekleştirilmesi Şekil 10.y0r Y11.darbesinin düşen kenarında ise paralel yükleme işlemi olur. bir sonraki durum değişkenleri Paralel yüklemeli yazmaç şimdiki (bir sonraki) durum değişkenleri 1 y01. Bir MSI yazmaç devresinde 4 bellek elemanının düşünürsek. diğer bellek elemanlarıyla da paralel yüklemeli yazmaç gerçekleştirmek mümkündür. böyle bir yazmaç ile 16 durumlu bir ardışıl devre gerçeklenebilir.y1r 2 Kombinezonsal devre çıkış değişkenleri giriş değişkenleri Şekil 10.4 te görüldüğü gibi de yapılabilir. Bütün bellek elemanlarının girişleri Si =Ii ve Ri =I' i bu durumda SR bellek elemanı tanımı gereğince çıkışları Si = Ii dir. bağımlı bir sonraki durum değişkenlerine karşı gelmektedir ve bir geri besleme ile yazmacın girişlerine bağlanmıştır.. Daha önce gördüğümüz gibi ardışıl devreler bellek ve kombinezonsal olmak üzere iki parçadan oluşuyordu. Kombinezonsal kısım. Kombinezonsal devrenin bir kısım çıkışları. saat darbesi öncesi için şimdiki durum değişkenlerine. Paralel yüklemeli yazmaçlarla ardışıl devre tasarımı:Paralel yüklemeli yazmaçların iyi bir uygulaması ardışıl devre sentezidir.5 te verilmiştir. Çeşitli firmaların kataloglarında paralel yüklemeli yazmaçların hem lojik devreleri hem de doğruluk tabloları verilmiştir. Bellek parçası yerine yazmaçlar kullanarak ta sentez Şekil 10.. 132 . Diğer çıkışlar ardışıl devrenin çıkışlarıdır....

kelime zamanı (word time) .y1 y2 YAZMAÇ Y1 Z CLK X Y2 Şekil 10. 16. 32 bit uzunluklarında olabilirler. Her seferinde bir kelimelik bilginin ötelenmesi isteniyorsa load girişinin 1 olma uzunluğu. En basit bir ötelemeli yazmaç. çıkışları girişlerine kaskad bağlı D tipi bellek elemanlarından oluşur (Şekil 10. bir bit öteye kaydıran ve seri girişinden de bir bitlik bilgiyi içine alabilen yazmaçlara ötelemeli yazmaçlar denir. seri giriş D1 seri çıkış y y D1 y y D1 y y D1 y y saat load c saat kelime zamanı load c 133 . load girişi. Seri bilgi kelime (word) denilen ard arda bit gruplarından oluşur. Load girişi yazmacın bit kapasitesi kadar bir zaman aralığında çalışmasını sağlar. Bunun için saat darbeleri ile load girişi VE elemanı üzerinden saat girişine bağlanır. Örneğin dört bitlik bir kelime uzunluğu olan yazmacın kapasitesi dört bit yani bir kelimedir.2 Ötelemeli yazmaçlar içerisindeki bilgiyi her saat darbesi geldiğinde. Yazmacın saat darbelerini kontrol eden ikinci bir giriş.1. Kelimeler 4.6).5 Dizi detektörünün paralel yüklemeli yazmaç ile gerçekleştirilmesi 10. kullanılabilir. dört saat darbesini kapsayacak kadar olmalıdır (Şekil 10.6). Bu devrede her bir saat darbesi geldiğinde bilgi soldan sağa doğru ötelenir. 8.

Şekil 10.6 Ötelemeli kaydedici Bir kelime zamanında saat darbeleri ve giriş çıkışlarda gözlenen işaretler Şekil 10. Yazmaçlar sağa sola kaydırma ve paralel yükleme kontrol girişleriyle çok amaçlı olarak kullanılabilirler. Uzağa bilginin gönderilmesinde ise bilgi.7 de dört farklı çalışma modu olan 74194 tipi bir yazmacın lojik devresi verilmiştir. Genellikle bilgisayarlarda paralel işleme söz konusudur. Seri işlemede her bir saat darbesiyle bir bit işlenirken. Çift yönlü seri ve paralel yüklemeli ötelemeli kaydediciler Bundan önce söz ettiğimiz yazmaçlarda bütün kontrol girişleri birlikte yoktu. Paralel veya ikisinin de olduğu biçimlerde işlenebilir. sola öteleme ve paralel yükleme kontrol girişleri olacak. paralel çıkışlar A1 A2 A3 A4 y y y D D D clr clk s1 s0 4X1 mux 3210 4X1 mux 33 2 1 0 210 4X1 mux 3210 4X1 mux 3210 3210 D y sağa kayma seri giriş I1 I2 I3 I4 sola kayma seri giriş paralel girişler Şekil 10.başlangıç 1.7 Kaydırmalı ve paralel yüklemeli yazmaç lojik devresi Yazmacın s0. 134 . s0s1 = 01 ise çıkış sağa ötelenir ve sağa öteleme girişindeki bit A4 te görülürken A1 deki bit kaybolur.saat darbesi 4. genellikle seri gönderilir.saat darbesi 2. Bilgisayarlarda bilgi seri. Şimdi inceleyeceğimiz de ise sağa.saat darbesi serigiriş 0 1 0 1 0 D1 1 0 1 0 1 D2 0 1 0 1 0 D3 1 0 1 0 1 D4 0 1 0 1 0 Şekil 10.6 da verilmiştir.saat darbesi 3. s1 girişleriyle kontrol edilen dört çalışma modu vardır: s0s1 = 00 ise çıkışta hiçbir değişiklik olmaz. transmisyon ortamının maliyetini azaltmak için. paralel işlemede her bir saat darbesiyle bir kelimelik bilgi işlenir. Örneğin verinin seriden paralele veya paralelden seriye dönüştürülmesi mümkündür.

en az ağırlıklı bitlerin toplamı A yazmaçının en sol bitine girer. A ve B sayılarının ikinci ağırlıklı bitleri ise seri toplayıcının girişlerine de gelir. Böyle bir yazmaçta seri girişlere gelecek 4 bitlik kelimeler dört saat darbesiyle çıkışta paralel olarak görülürler veya çıkıştaki 4 bitlik paralel veri üç saat darbesiyle A1 veya A4 ten seri olarak alınabilir.8 Kaydedicili seri toplayıcı Paralel yükleme modunda toplayacağımız dört bitlik A ve B sayılarının A ve B yazmaçlarına yüklediğimizi varsayalım. MUX'ların 0 girişleri bağlı oldukları bellek elemanlarının girişlerine bağlıdır. Bu dört çalışma modunu 4X1 lik MUX ların kontrol girişleriyle sağlamak mümkündür. ikinci bitler ile birinci bitlerin eldesinin toplamı olur ve A yazmacının seri girişine gelir. seri giriş sağa kaydırma modu Yazmaç A saat A paralel girişler seri giriş Z B Yazmaç B paralel girişler y y S R Şekil 10. öyle ki saat darbesi geldiğin de bu paralel girişler çıkışta görülürler. Nihayet MUX'ların 3 girişlerine paralel girişler bağlanmıştır.s0s1 = 10 ise çıkış sola ötelenir ve sola öteleme girişindeki bit A1 de görülürken A4 teki bit kaybolur. üzerindeki toplanacak sayı silinmiş olur. sola ötelemeyi sağlamak için bağlanmıştır. s0s1 = 11 ise paralel girişler çıkışta görülür.7) seri toplayıcının giriş ve çıkış verisini toplamada kullanalım. saat darbesi geldiğinde. yeni bir dört saat darbelik sürede. Toplanacak sayılar dört kelime uzunluklu olsun ve birer yazmaçta tutulsunlar. SR belek elemanının başlangıç durumu 0 olsun A ve B sayılarının en az ağırlıklı bitlerinin toplamı z çıkışında ve dolayısıyla A yazmacının seri girişinde görülecektir. MUX'ların 1 girişlerine bir soldaki bellek elemanlarının çıkışları. Böylece z çıkışı. Bir uygulama olarak yazmaçları. Lojik devre Şekil 10. daha önce gördüğümüz (Şekil 7. Bu işlem dört saat darbesi boyunca devam ettiğinde A ve B sayılarının toplamı A yazmacında görülür. Çıkıştaki toplam sayıyı da kullandığımız A yazmaçsına seri olarak kaydedelim.8 de verilmiştir. A ve B Yazmaçlarına toplanacak sayılar paralel girilebilir. En az ağırlıklı bitlerden gelen elde ise SR bellek elemanının çıkışı y de olacaktır. Yazmaçlar öteleme modunda iken. 135 . sağa ötelemeyi sağlamak üzere bağlanmıştır. Bu durumda çıkışın yazıldığı A yazmacının. Bu arada B yazmacına üçüncü bir sayı girilmiş olsun. MUX'ların 2 girişlerine ise bir sağdaki bellek elemanlarının çıkışları. yani 00 modunda çıkışlar değişmez. A yazmacında elde edilebilir. Bu halde A + B nin üçüncü sayı ile toplamı.

Saat girişlerindeki yuvarlak çember. çünkü 1 → 0 geçişi gereklidir. Senkron sayıcılarda bütün bellek elemanlarının durum değişimi aynı anda olur. A4 y y J K A3 1 1 y y J K A2 1 1 y y J K A1 1 1 y y J K 1 sayma darbeleri 1 Şekil 10. saat işaretinin düşen kenarında tetiklemenin olduğunu gösterir. ikili kodlu onlu BCD sayıcılarda ise sayıcı iki tabanında 0 dan 9 a kadar iki tabanında her bir saat darbesi geldiğinde sayma yapar. Asenkron sayıcılarda bellek elemanlarının durum değişimi diğer bellek elemanlarının durum değişimiyle ancak mümkün olur.1 İkili Asenkron Sayıcılar (Binary ripple counter) Genellikle Bir MSI sayıcı içinde dört bellek elemanı bulunur. A1A2A3A4= 0100 olup on tabanındaki 4 dür. zaten iki tabanında saymada böyle olmaktadır. ardarda saat darbeleriyle yapılır. Bu geçiş ikinci bellek elemanına etki etmez. A1A2A3A4= 0011 olup on tabanındaki 3 dür. Bilindiği gibi bu girişler altında JK ve T bellek elemanları bulundukları durumların zıtlarına dönüşürler (toggle).9 Asenkron ikili bir sayıcı devresi Başlangıç durumunda A1 A2 A3 A4 çıkışlarının hepsi 0 olsun. Üçüncü bellek elemanı etkilenmemiştir. ikili sayıcılarda sayma iki tabanındadır ve durum sayısı kadar sayma işlemi. Birinci bellek elemanının saat girişine gelen darbenin düşen kenarında J = K = 1 olduğundan A1 çıkışı 0→ 1 e geçer.10. ikinci üçüncü ve dördüncü belek elemanları etkilenmez. T bellek elemanı kullanılıyorsa T=1) de tutulur. 10. Senkron sayıcılarda ise sayıcıdaki bütün bellek elemanlarının saat girişleri aynı bir saat kaynağından doğrudan beslenir. A1A2A3A4 = 136 . Bu iki türü hem asenkron hem de senkron sayıcılarda göreceğiz. Bu yapı üçüncü ve dördüncü bellek elemanlarında tekrarlanır. Bu işleme devam edildiğinde görülür ki bir bellek elemanın 0→ 1 geçişi. K=1. Üçüncü bellek elemanı etkilenir ve A3 çıkışı 0→ 1 e geçer. Bundan dolayı A2 A3 A4 çıkışları değişmez.2 Sayıcılar (Counters) MSI sayıcılar iki ana grupta toplanabilir: asenkron sayıcılar (ripple counters) ve senkron sayıcılar. Asenkron sayıcılarda birinci bellek elemanı hariç diğer bellek elemanlarının saat girişleri diğer bellek elemanlarının çıkışlarından beslenir. 9 dan sonra 0 a dönüşür. Sayma biçimi olarak sayıcılar ikili (binary) ve onlu (binary coded decimal BCD) olarak iki türlüdür. Birinci bellek elemanının çıkışı ikinci bellek elemanının saat girişine girer. ikinci saat darbesinin düşen kenarında ise A1 çıkışı J = K = 1 olduğundan1→ 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 0→ 1 e geçer. Örneğin 16 sayıcısı. ancak kendinden önceki bellek elemanlarının tümünün 1 olması halinde mümkündür. Dördüncü sayma saat darbesinin düşen kenarında iki ve üçüncü bellek elemanları etkilenir çünkü A1 çıkışı J = K = 1 olduğundan1 → 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 1→ 0 e geçer. ikili asenkron sayıcılarda ise T ve JK tipi bellek elemanları vardır.9 da verilmiştir. Üçüncü saat darbesinin düşen kenarında A1 çıkışı 0→ 1 e geçer. Sayma işlemi yaptıran darbeler en az ağırlıklı biti temsil eden bellek elemanının girişine bağlanmıştır. Bütün bellek elemanlarının girişleri 1 (Eğer JK kullanılıyorsa J=1.2. 16 durumlu olup 0 dan 15 e kadar sayar sonra tekrar 0 a gelir. A1A2A3A4= 0010 olup on tabanındaki 2 dir. ikili asenkron bir MSI sayıcının lojik devresi Şekil 10.

ikili kodlanmış asenkron sayıcının durum diyagramı Şekil 10. saymanın daha büyük sayılara devam ettirilmesini sağlar.2 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) Asenkron sayıcıların sentezi için adım adım takip edilebilecek genelleştirilmiş bir yöntem yoktur. Asenkron sayıcılar sezgisel olarak sentezi yapıldığından. Yukarıda anlattığımız sayıcının geriye sayması isteniyorsa i. J = K = 1 olduğundan. Bu üç yolu.ve 4. Senkron sayıcılarda ise daha önce adım adım verdiğimiz ardışıl devre sentezi yöntemi kullanılabilir.12 de verilmiştir. Çıkışları Q lardan almak fakat 2. Bellek elemanlarının tümleyen çıkışlarını sayıcı çıkışı almak.11 ikili kodlanmış decimal asenkron sayıcının lojik devresi 137 . iii. bellek elemanlarının saat girişlerini bir önceki bellek elemanlarının Q' çıkışlarından beslemek. 0000 1001 0001 1000 0010 0111 0011 0110 0100 0101 Şekil 10.2. A4 çıkışı. ilgili lojik devreleri analiz ederek. 10.10 da durum diyagramı verilen ikili kodlamalı onlu asenkron sayıcının lojik devresi ve zaman diyagramı sırasıyla Şekil 10. ii. yeterli olur. 1→ 0 e geçerken bir sonraki MSI sayıcının birinci bellek elemanını tetikleyerek.1111 yani 15 olduktan sonra 16. deneyebilirsiniz.10 da verilmiştir. sayma darbesinin düşen kenarında A1A2A3A4= 0000 olur. A4 y y J4 K4 A3 y 1 y J3 K3 A2 1 1 y y J2 K2 A1 y 1 y J1 K1 1 sayma darbeleri 1 Şekil 10.10 ikili kodlamalı decimal asenkron sayıcı Şekil 10.Yükselen kenarda tetiklenen bellek elemanları kullanmak.3.11 ve Şekil 10. ikili kodlanmış asenkron sayıcının önce lojik devresini vereceğiz sonra istenen işi yapıp yapmadığını analiz edeceğiz.

Buna göre Şekil 10. ∆t4 olsun. Saat darbesinin düşen kenarına göre J2 deki değişimin gecikmesi ∆t1+ ∆t4 dir. Saat darbesinin düşen kenarına göre A1 deki değişimin gecikmesi ∆t1 dir. bellek elemanlarının çıkışları arasındaki gecikme sırasıyla ∆t1. A3 deki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆t3 dir.saat A1 J2 ∆t1 1 2 3 4 5 6 7 8 9 10 11 0 1 0 1 0 1 0 1 0 1 ∆t1 0 1 1 0 0 ∆t1+∆t2 ∆t1+∆t4 1 1 0 0 1 1 0 0 0 0 A2 0 A3 0 0 0 ∆t1+∆t2+∆t3 1 1 1 1 0 0 0 0 J4 0 A4 0 A'4 1 2 3 0 0 0 ∆t1+∆t2+∆tm 0 4 0 5 0 6 0 7 1 8 1 9 0 0 0 ∆t1+∆t2 Şekil 10. A2 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir. VE kapısının giriş çıkış gecikmesi ise ∆tm olsun. ilk iki sayıcı 99 gösterirken 100 cü darbe geldiğinde de üçüncü sayıcının en az ağırlıklı biti 1 olur ve böyle devam ederek 999 a kadar sayma mümkün olur. Saat darbesinin düşen kenarına göre A2 ün tetiklenme anı ∆t1. ∆t3. En az ağırlıklı sayıcıya 10 darbe geldiğinde bir sonraki dijitin en az ağırlıklı biti 1 olur. 2. Şekil 10.13 te Üç tane kaskad bağlı sayıcı ile 000 dan 999 e kadar saymak mümkün olur .12 ikili kodlanmış decimal asenkron sayıcının zaman diyagramı Saat darbelerinin düşen kenarları ile 1.. ve 4. Saat darbesinin düşen kenarına göre A4 ün tetiklenme anı ∆t1. A4 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir. Saat darbesinin düşen kenarına göre A3 ün tetiklenme anı ∆t1+ ∆t2.. 3.12 de görüldüğü gibi 9 dan sonra 0 olarak sayma yapılmaktadır. Yukarıda anlatılan sayıcılar yan yana kaskad bağlanarak daha yüksek dijitlere kadar sayma işlemi yapılabilir. Saat darbesinin düşen kenarına göre J4 teki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆tm dır. 138 . ∆t2.

Aynı devre VEYA kapı çıkışlarını. Bu özelliği kullanarak Şekil 10. ikili sayıcılarda sayma her hangi bir bellek elemanının. Örneğin 0100 durumunda olan sayıcının geriye sayması halinde A3. Saat girişi yükselen veya düşen kenarın her hangi birinde tetiklenebilir. mümkündür. JK bellek elemanları yerine.13 Kaskad bağlı üç dijit li bir sayıcı 10.A4 A3 A2 A1 A4 A3 A2 A1 A4 A3 A2 A1 BCD sayıcı 3. A1 bellek elemanlarının durum değiştirmesi gerekir ki buda 0011 sonucunu verir.3 İkili senkron sayıcılar Senkron sayıcılarda saat darbeleri. dijit BCD sayıcı 1. asenkron sayıcılarda olduğu gibi düşen kenarda tetiklenme zorunluluğu yoktur. A4 y y y y y T y A3 A2 A1 T y T y T clk bir sonraki sayıcı sayma enable Şekil 10. Aksi halde bu bellek elemanının girişi T=0 olacağından durumunu değiştirmez. ileri ve geri sayma girişleri 139 . bir önceki bellek elemanlarının Q çıkışları yerine Q' çıkışlarıyla beslenir. Sayma enable 1 iken bir bellek elemanın durum değiştirmesi.15 te verilmiştir. Bellek elemanı olarak her ne kadar T seçilmişse de JK bellek elemanlarıyla da aynı devre gerçekleştirilebilir. Hem ileri hem de geri sayma işlemini yapan bir senkron sayıcı lojik devresi Şekil 10. Geriye sayıcıda bir bellek elemanının durum değiştirmesi. Bu nedenle sentezi klasik ardışıl devre sentezi gibi yapılabilir. ancak kendinden önceki bellek elemanların 1 durumunda olması VE kapılarıyla sağlandığında.2. Sayma enable 0 iken T=0 olacağından sayma işlemi saat darbeleri gelse bile yapılmaz. kendinden önceki bellek elemanlarının hepsi 1 iken. öyle ki VE kapıları çıkışları J ve K girişlerine bağlansın. A2. Yani geriye sayma yapılmaktadır. konum değiştirmesi esasına dayanmaktadır. Bilindiği gibi JK bellek elemanın 00 ve 11 girişleri için davranışı T bellek elemanının 0 ve 1 girişleri için olan davranışıyla aynıdır. T bellek elemanlarının girişlerine bağlayarak ta gerçekleştirilebilir. dijit sayma darbeleri Şekil 10.14 ikili senkron sayıcının lojik devresi ileri sayıcı gibi geriye sayan sayıcıların yapısı birbirine benzerdir. dijit BCD sayıcı 2. Geriye saymada bellek elemanlarını girişlerindeki VE kapıları. bütün bellek elemanlarının saat girişlerine aynı anda gelirler. kendinden önceki bütün bellek elemanlarının 0 olması esasına dayanmaktadır.14 te görüldüğü gibi hücresel yapıda sentez kolayca yapılabilir.

girişler sırasıyla 0. dört bitlik sayı çıkışı. Sayma.1 ise sayıcı geriye sayar.17 de verilmiştir. A4 A3 A2 A1 y y y J y y y K y K K J J K J y CLK Geri sayma Bir sonraki sayıcı Şekil 10. daha önce gördüğümüz ardışıl devre sentezi yöntemiyle kolayca yapılabilir. ve bir bitlik elde çıkışı olan 74161 benzeri bir senkron sayıcı devresi Şekil 10. clear ve saat olmak üzere dört kontrol. İleri ve geri sayma girişleri sırasıyla 1. paralel yükleme özelliğiyle. Bu nedenle burada ayrıca incelenmeyecektir.4 Paralel yüklemeli ikili senkron sayıcılar ikili kodlanmış desimal senkron sayıcıların lojik devreleri.15 ileri geri sayabilen senkron sayıcı lojik devresi 10.birlikte 0 ise sayıcı durumunu korur.0 ise sayıcı ileri sayar. istenen sayıdan başlayarak istenen sayıya kadar saymaları kolayca gerçeklenebilir. dört bitlik paralel giriş. load (yükleme).2. Kontrol girişlerine göre devrenin davranışına ilişkin doğruluk tablosu aşağıdaki gibidir: Clear saat load sayma çıkış 0 X X X hepsi 0 1 X 0 0 değişiklik yok 1 1 X paralel yükleme ↓ 1 0 1 sayma ↓ 140 İleri sayma . Uygulamada kullanılan MSI senkron sayıcıların.

17 a da 0-7 sayan sayıcıda 7 den sonra 0 a 141 . Şekil 10.17 da sırasıyla 0-7. Enable Load I1 J K Q Q A1 I2 J K Q Q A2 J K Q Q A3 I4 J K Q Q A4 Clear Saat Bir sonraki sayıcı Şekil 10. alternatif 0-7. yani paralel girişler aynen çıkışta görülecektir. K = A' olduğundan. Load ve sayma 0 ise çıkışta hiçbir değişme gözlenmez. çıkışlarda A olacak . N inci darbe geldiğinde ise tekrar 0 konumuna dönen sayıcılar tasarlanabilir. bellek elemanlarının JK girişleri 11 olacak yani sayma yapılacaktır. darbe geldiğinde 0 a dönüp yeni gelecek darbelerle saymaya devam eder. çıkış dört bitte de 0 dır.16 Paralel yüklemeli senkron sayıcının lojik devresi Yukarıda lojik diyagramı verilen MIS sayıcı ile istenen sırada sayma işlemi yapmak mümkündür. darbe ile başlangıç sayısına dönen modulo-N sayıcılar da tasarlanabilir. Dört bitlik bir Modulo 16 sayıcı 0 dan 15 e kadar sayar 16. Clear ve load 1 iken saat darbesinin yükselen kenarında. Clear 1ve load 0 ve sayma 1 iken. çünkü bellek elemanlarının JK girişleri 00 olmuştur. J = A. Şekil 10. Daha da genelleştirilerek. Örneğin modulo N sayıcılar yani 0 dan N-1 e kadar sayan. istenen bir sayıdan başlayarak N-1 darbe ile sayma işleri yapıp N.Clear 0 iken diğer kontrol girişleri ve paralel girişler ne olursa olsun. 8-15 ve 3-10 sayan modulo-8 sayıcıların lojik devreleri verilmiştir.

17 c deki 8-15 sayıcıda 15 ten 0 a geçiş. Böylece bir işleve ilişkin işlemler. Ayrıca sayısal sistemlerde genel olarak görülen zaman dizileri vardır.dönüş load girişiyle. Şekil 10. belli sırada belli alt devrelerin çalışmasıyla tamamlanmış olur. Şekil 10. Bu birimler ana saatin ürettiği darbelerin belli zaman aralıklarında belli alt devrelerde etkin olmasını sağlarlar. Öyle ki ard arda gelmeyen durumlar paralel girişlerde oluşturulacak bir sonraki durum fonksiyonları ve load girişleriyle sağlanabilir.17 d deki 3-10 sayıcıda 10 dan 3 e geçiş. Ard arda gelen durumlar ise sayma komutu ile sağlanabilir. 10. A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 a) 0-7 sayıcı Load Sayma=1 Load= 0 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 Clear b) Alternatif 0-7 sayıcı A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK 1 Senkron paralel yüklmeli sayıcı I 4 I3 I2 I1 0 0 0 Elde Sayma=1 Clear=1 Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 0 0 1 1 d) 3-10 sayıcı Load Load CLK c) 8-15 sayıcı Şekil 10.3 Sayıcıların uygulaması olarak. Kontrol 142 . bir kelime uzunluğunca çalışmayı sağlayan darbeler olabilirler. Şekil 10. zamanlama dizileri üreten devreler Zaman dizileri özellikle seri çalışan sayısal sistemlerde. son varılan sayı dört bit için maksimum olan 15 olduğundan. çıkışta varılması istenen sayı 8 ulaşıldığında.17 b de ise aynı sayıcının 7 den 0 a dönüşü clear girişi ile paralel yükleme kullanılmaksızın sağlanmıştır. paralel girişler üzerinden sağlanmıştır.17 Çeşitli Modulo sayıcıların senkron sayıcılarla gerçekleştirilmesi Yukarıda incelediğimiz senkron sayıcı genel olarak ardışıl devre sentezinde de bir alternatif olarak kullanılabilir. load girişi uyarılarak 3 başlangıcının paralel yüklenmesiyle sağlanmıştır. Sayısal sistemlerdeki alt devrelerin veya elemanlarının çalışma aralıklarını kontrol eden kontrol birimleri vardır. elde çıkışının load girişine bağlanması ve 8 in paralel yüklenmesiyle sağlanmıştır. Paralel yüklemeli ikili kodlanmış onlu 0-9 sayan incelediğimiz sayıcılarla tasarlayabilirsiniz.

saat darbesi geldiğinde sayıcı 111 olacağından R = 1 olur. 10. sayma duracaktır. Kelime zaman uzunluklu bir darbenin oluşturulabilmesi için bir başlama işareti geldikten sonra otomatik olarak üretilebilmeli . 8.18 de 8 bitlik kelime uzunluklu bir darbe üreten devrenin. son bit seri 143 . saat darbesine kadar S = R = 0 olacağından bellek elemanın çıkışı 1 de kalır. S = 0 olduğundan bellek çıkışı 0 olacak. Başlama işareti Saat S R Q Q Kelime zamanıdarbesi Sayıcı Sayma 1 2 3 4 saat 5 6 7 8 S Başlama işareti R VE kapısı çıkışı Kelime zamanı Q Bellek elemanı çıkışı Şekil 10. Çünkü her saat darbesi bir kelimelik bilgiyi aynı anda işleyecektir. bellek elemanın çıkışı 1 olur ve sayıcı uyarılır sayma işlemi başlar. Önce seri çalışan sistemlere ilişkin kelime-zamanı darbesini üreten devreyi inceleyeceğiz. 8.2 Sayısal sistemlerde zaman işaretleri Paralel çalışan sistemlerde seri sistemlerde olduğu gibi kelime zamanı devresi üretmek gibi bir sorun olmaz.19 da verilen yazmaçlı veya sayıcılı devreler kullanılabilir. 0010. Bellek elemanının çıkışı 8 saat darbelik süre içinde 1 olarak istenen kelime zamanını verir. Bu amaçla Şekil 10. Sonra seri veya paralel çalışan sistemlerde. Ama her iki sistemde de yapılacak işleme bağlı olarak alt sistemlerin çalışmasını kontrol eden zaman işaretlerine (timing signal) gereksinim vardır. sözünü ettiğimiz kontrol işlevinin yapılması için gerekli olan zaman dizilerini üreten devreleri inceleyeceğiz.biriminin işlevini yerine getirebilmesi için yazmaçlar veya sayıcılar kullanılabilir.3.1 Kelime-zamanı darbesinin üretilmesi Kelime zamanının ne olduğunu ötelemeli yazmaçları da tanıtmıştık. Şekil 10. bir sayıcı. Başlangıçta sayıcı 000. R girişi 0 ve başlama işareti 1 iken ilk saat darbesi geldiğinde. 0100.3. bir belek elemanı ve bir VE kapısı kullanılarak nasıl gerçekleştirildiği gösterilmiştir. Yazmaç devrenin başlangıç durumu 0001. Her bir saat darbesi geldiğinde yazmaçtaki bilgi bir sağa öteleneceği yerde. 1000 durumlarından biri olsun.18 Seri çalışan sayısal sistemlerde 8 bitlik kelime zamanlı darbe üretimi 10. ilgili zaman diyagramları şeklin altında verilmiştir.

girişe bağlı olduğundan bu işlem dairesel (ring counter) olarak devam edecektir. Yazmacın her bir çıkışının bir alt devreyi kontrol ettiğini düşündüğümüzde. Kod çözücü. sayıcıdaki sayıya bağlı olarak. Bu çözümde 0000 durumu hiç gözlenmeyecektir. Çıkışlar A2 A3 A4 Yazıcı A1 Seri giriş 4 lü Yazıcılı zaman işaretiüreticisi A1 Çıkışlar A2 A3 A4 2x4 dekoder Sayma 2-bitlik sayıcı 4 lü Yazıcılı zaman işaretiüreticisi Saat A1 A2 A3 A4 4 lü zaman işareti Şekil 10. görülür ki bir alt devre çalışırken diğerleri çalışmayacaktır. Dört bitlik bir yazmacı kullanarak gerçekleştirdiğimiz bu devrenin işlevini. ancak ek devrelerle bu sağlanabilir. Yazmacın çıkışları. iki bitlik bir sayıcı ve 2X4 lük bir kod çözücü (dekoder) ile de gerçekleyebiliriz. yalnızca bir çıkışında 1 diğer çıkışlarında 0 verir. biri dışında 0 olur. Her iki devreye ilişkin çıkışların zaman diyagramları şekilde gösterilmiştir.19 4 bitlik zaman dizileri üreten devreler ve zaman diyagramları 144 .

Kontrol edilecek alt devre sayısı arttığında karmaşıklık hızla artmaktadır. sayıcı çıkışı bağımsız girişler. iki kısımdan oluşmaktadır: sayıcı ve bu sayıcıdan zaman işareti üreten kod çözücü. ilk yazmaçlı devreden farklı olarak burada başlangıç durumu 0000 alınmış ve 4.20 Johnson sayıcı devresi ile 8 bitlik kelime-zaman darbesi üretilmesi Çıkışta ki kod çözücü. Yukarıda verilen iki devrenin eleman gereksinimlerini genel olarak şöyle özetleyebiliriz: n 1. Bellek çıkışları A'1A'4 D n saat Dizi sayısı 1 2 3 4 5 6 7 8 0000 1000 1100 1110 1111 0111 0011 0001 A1 Q Q A1A'2 A2A'3 A3A'4 A1A4 A'1A2 D Q Q A2 D Q Q A3 D Q Q A4 A'2A3 A'3A4 Şekil 10. bitin tümleyen çıkışı seri girişe bağlanmıştır. O nedenle 8 alt devreyi ayrı ayrı kontrol etmek mümkündür. Sayıcı çıkışları öyledir ki ardarda gelen saat darbeleri sonucunda elde edilen çıkışlarda yalnızca bir değişken değişmekte diğerleri değişmemektedir. Başlangıç ve ardarda gelen sekiz darbenin ilk üçünde A4 çıkışı 0 diğer dördünde ise 1 dir. Bu sayıcıyı bildiğimiz sentez yöntemi ile de gerçekleştirebilirdik. 2 bitlik bir ötelemeli yazmaç n n 2. Bu nedenle daha az elemanla bu işlevi yerine getirebilecek Johnson sayıcılar kullanılır. 145 .2 alt devre için kontrol girişleri ( zaman işaretleri) üretmek istensin. 8 VE kapısının çıkışlarından yalnız 1 tanesi 1 iken diğer hepsi 0 dır. 10. n-bitlik bir sayıcı ile nx2 lik bir kod çözücüye ( n girişli 2 tane VE kapısı) gereksinim vardır.3. çıkışları da zaman işaretleri olan kombinezonsal devreler düşünülerek gerçekleştirilebilir.3 Johnson sayıcılar ve 8 li zaman işareti üreteçleri Şekil 10. Diğer bellek elemanlarının çıkışları bir sonrakine bağlıdır.20 de bir Johnson sayıcı devresi verilmiştir.

Burada önce bir hücre tanıtacağız.21 de verildiği gibi üç girişli bir çıkışlı bir ardışıl devredir. 10. Q+ bir sonraki durumu. Oku-yaz aldığı 0 veya 1 değerine göre belekten okumamı yoksa belleğe yazmamı yapılacağını belirler. Giriş belleğe yazılacak veya bellekten okunacak bir bitlik veridir. ikili hücre (binary cell): Şekil 10. Okuma yapılırken ise Q belleğindeki bir bitlik bilgi çıkışa aktarılır. RAM (Random Access Memory) . disk veya ardışıl devre olarak oluşturulabilirler. yazmaç ile yapılsaydı 8 bellek elemanı. bellek birimini inceleyeceğiz. Yazma yapılırken girişteki bir bitlik bilgi belleğe.4 Bellek birimi Bir sisteme ilişkin bellek birimi.21 Bir ikili hücrenin lojik devresi ve blok diyagramı Şekil 10. sonra göstereceğiz ki bu hücrelerin uygun bağlanmasıyla istenilen kapasitede bellek birimleri oluşturulabilir. I ise girişteki veriyi göstermektedir. Seç 0 1 1 Oku / yaz x 0 (yaz) 1(oku) Seç Seç S Q Q Giriş x I I Q+ q I Q Çıkış 0 0 Q Giriş R Çıkış Giriş BC Oku/yaz Oku/yaz BC(Binary cell) İkili hücre Şekil 10. Uygulamada kullanılan bellek birimleri 8 den 64 bite kadar çeşitli kelime uzunlukları olan binlerce veriyi saklayabilme özelliğine sahiptirler. rastgele erişimli bellek. seç girişlerine bağlanmıştır. Oku /yaz girişi (0) ile Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. Bu ikili hücreye için giriş çıkış ilişkisi aşağıdaki tabloda özetlenmiştir. üç bitlik dört kelime bulunduran bir bellek birimi verilmiştir. Q şimdiki durumu. belli uzunluktaki (kelime uzunluğu) verinin belli adreslere (belli yazmaçlara) kaydedilmesi veya daha önce kaydedilmiş verinin okunması işlevini görürler. Girişler giriş (input). 2X4 lük kod çözücü girişindeki iki değişkenin aldığı değere göre yalnızca bir çıkışı 1 olur. Bu çıkış. oku-yaz (read-write) ve seç (select) tir. Q ya aktarılır. okuma yazmalı bellek (Read write memory). üç bitlik bir kelime oluşturan üç ikili hücrenin. Biz burada ardışıl olan.Görüldüğü gibi Johnson sayıcıda 4 bellek ve iki-girişli8 VE kapısıyla yapılan zamanlama devresi. Seç ise bu ikili hücredeki bir bitlik veriye ilişkin. sayıcıyla yapılsaydı 3 bellek elemanı ve üç girişli 8 VE kapısı gerekecekti. bir işlem yapılıp yapılmayacağını belirler. Bellek elemanları mağnetik core.22 de dört farklı adreste. 146 .

Veri Girişi Kelime 0 BC BC BC Kelime 1 Adres girişi 2x4 DEKODER BC BC BC Kelime 2 BC BC BC Kelime 3 Bellek aktif BC BC BC Oku / yaz Veri Çıkışı Şekil 10. çıkış verisi olarak dışarı aktarılır. Uygulamada kullanılan bellek birimleri. MSI elemanlardır.22 MSI bellek biriminin lojik devresi 147 .o kelimeyi oluşturan ikili hücrelere giriş verisi aktarılır. Burada her bir adresinde üç bitlik veri bulunan dört adresli bir bellek birimi incelendi. genellikle binlerce adresi olan ve her bir adresinde 8. Oku/Yaz girişi (1) ile ise Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. o kelimeyi oluşturan ikili hücrelerdeki veri. 16. Aynı akıl yürütme ile istenilen adres ve kelime uzunluklu bellek birimleri oluşturulabilir. 32. 64 kelime uzunluklu veri olabilen.

: 1980. : 'Digital Design' Prentice Hall. 1994.. John Wiley. Wakerly J. 1968.: 1978. 1986.: 1970. McGraw-Hill. ‘Digital Hardware Design’. ‘An Engineering Approach to Digital Design’. Katz R. ‘Digital Systems with Algorirtm Davio M. D. McGraw-Hill.H. ‘Modern Switching Theory and Digital Design’. 1979. Deschams J. Thayse A.: ‘Logic Desgn of Digital Systems’. Dietmeyer. ‘Introduction to Switching Circuit Theory’. 1994. 1980. D.: Roth C.: Mano M. Prentice-Hall. 2000 ‘Switching Theory’. Prentice-Hall.: Kohavi Z. Y. P. 148 . MEB Yayınları. Givone.: Fletcher W.EKLER EK 1 Kaynakça Almaini A. ‘Fundemantals of Logic Design’.: Imlementation.: ‘Electronic Logic systems’.: Pertman J. 1971. Mano M. 1994 ‘Switching and Automata Theory’ 1974. Sankur B. Prentice-Hall ‘Sayısal Tasarım’. Allyn and Bacon.:‘Bilgisayar ve Mantık Devreleri’.: Wood.: Lee S.F. Stefanopulos. 'Contemporary Logic Design' Benjamin/Cummings.. 1987. Boğaziçi Üniversitesi. McGraw-Hill. ‘Dgital Logic and Computer Design’.. 1990. West Publishing. Prentice-Hall.

yol 1 dakika süreyle Güney dönüşümlü olarak kuzeygüney ve doğu-batı doğrultusunda araç trafiğine açık tutulacaktır.5 saattir. Ertuğrul Eriş 6 Aralık 1996 Aşağıda verilen bir giriş ve bir çıkışlı ardışıl devrenin analizi için matematiksel modeli çıkarınız. yol 1 dakika süreyle yaya trafiğine açık tutulacaktır. D3 y3 D2 y2 D1 y1 Durum diyagramı yandaa verilen ardışıl devreyi D tipi bellek elemanları kullanarak gerçekleyiniz. Kontrol devresinin sözle tanımı aşağıda verilmiştir. gelmedikçe ( x girişi 0). Doç. Kitap ve notlara bakılmaz. Puanlar 1) 35 2)35 3)30 Başarılar dilerim. Trafik lambaları ilgili olduğu z çıkış değişkeni 1 3. x b. d. Yayalardan bir talep geldiğinde ( x girişi 1) . Durum diyağramını çıkarınınz. c. Yayalardan bir talep c. Bu işlem yaya butonu ile sağlanacaktır. b. X=1 X=0 00 X=1 olduğunda kırmızı Kuzey Z1 Kontrol yanacak. Yayalar karşıdan karşıya geçmek istediklerinde x Trafik girişi 1 olacak. X=0 01 X=0 10 Aşağıdaki şekilde görülen bir giriş ve iki çıkışlı kontrol devresine ilişkin durum diyagramı çiziniz.EK 2 Örnek Sınav Soruları Elektronik ve Haberleşme Bölümü Devreler ve Sistemler Anabilimdalı Lojik Devreler Vize Sınavı 1. (00) başlanğıç durumunda 101010101 giriş dizisi için çıkış dizisini durum diyağramında çıkışları numaranlandırarak veriniz. a. Dr. z X CLK 2. 149 . Bu durumda bütün trafik lambaları kırmızı yanmalıdır (z1=z2 =1). Saat işaretinin periyodunun 1 dakika olduğunu varsayınız. istemediklerinde ise 0 Yaya butonu Doğu Batı olacak. a. Süre:1. 0 olduğunda devresi Z2 ise yeşil yanacaktır.

Başlangıç durumunu 00 seçiniz.1 C. 3)20.1 011 B.1 C.0 001 A. y1. C=10 alınız.1 C.0 111 B.0 B. a) b) c) d) e) f) Gördüğünüz MSI ardışıl devreleri yazınız.0 B. Süre 2 saattir. ve S nin zaman diyagramlarını çiziniz.. Durum kodlamasını A=00.0 100 A.0 B. X2.y2. B=01. Durum tablosu 5 li Karnaugh diyagramına uygun biçimde verilmiştir. X2=14.0 010 A.1 B. Senkron Ardışıl devre sentezinin adımlarını yazınız. 1-7-4-5-1. c) Sonuçları karşılaştırınız.1 C. 150 .0 B.1 B. 2.. X3..1 B.Dr. b) Üç bellek elemanıyla gerçekleyiniz.Ertuğrul Eriş 23 Ocak 1997 Lojik Devreler Final Sınavı 1. Puanlar 1)40 . b) X1=7. BAŞARILAR DİLERİM. X1 X2 X3 saat Y1y2 A B C x1x2x3 000 A.1 Üç girişli Seri Toplama devresi S 110 B. X3=15 sayılarının toplamına ilişkin saat X1. biçiminde sayan bir sayıcıyı JK bellek elemanları kullanarak a) İki bellek elemanıyla gerçekleyiniz. Durum indirgemesi yapılmadan gerçekleştirilen devre çalışır mı? Neden? Durum indirgemesi yapmamakla kaybımız neler olabilir? Neden? Rastgele Durum kodlaması yapılarak gerçekleştirilen devre çalışır mı? Neden? Rastgele durum kodlaması yaptığımızda kaybımız ne olabilir? Neden? Kitap ve notlara bakılmaz.1 101 B.1 B.1 a) Durum tablosu yukarıda verilen üç girişli seri toplama devresini D tipi bellek elemanları kullanarak gerçekleyiniz.0 B. 3. 2)40.0 A.Devreler ve Sistemler Anabilim dalı Doç.0 C.0 B.

1 Ai = Bi xi 0 Ai ≠ Bi Ai xi 1 Ai > Bi yi Karşılaştırma yi 0 Ai ≤ Bi devresi zi Bi 1 Ai < Bi zi 0 Ai ≥ Bi Süre:1.11.4. b) bu fonksiyonu 8x1 lik bir mux ın enable girişini de kullanarak gerçekleyebilir misiniz? Neden? Nasıl? c) Aynı fonksiyonu kaçlık bir dekoderle gerçekleyebilirsiniz? Neden? Nasıl? 3. Kitap ve notlara bakılmaz. B1 en çok ağırlıklı 4 er biti temsil etmek üzere 12 bitlik iki sayı A=A1A2A3 ve B=B1B2B3 olsun. f = x1 ( x2 + x3 ) ( x2 + x4 + x5 ) a) fonksiyonu 1 tane 16x1 lik mux ile gerçekleyiniz. 3)30 .6.15 + ∑k 2.24.19.13.15.18.3.a) f = ∑ 0. A1. Bu iki sayıyı aşağıda verilen karşılaştırma devresinden 3 tane kullanarak gerçekleyiniz. 2)40.28.11.5. Ertuğrul Eriş Lojik Devre Temelleri Final Sınavı 1.2.1998 Elektronik ve Haberleşme Mühendisliği Devreler ve Sistemler Anabilim Dalı Doç. BAŞARILAR DİLERİM 151 .5.30 fonksiyonuna ilişkin çarpımlar toplamı biçimindeki bütün minimal fonksiyonları bulunuz. b) Bulduğunuz minimal fonksiyonlardan birini iki seviyeli gerçekleyiniz c) f = ∑ 1.23.29. Puanlar: 1)30.26.7.13 fonksiyonuna ilişkin bir minimal fonksiyon bulunuz d) Bulduğunuz minimal fonksiyonu yalnızca TVE kapılarıyla gerçekleyiniz.6.Dr. 2.10.4.19.22.6.21.5 saattir.

Süre 2 saattir.Devreler ve Sistemler Anabilim dalı Doç. Zararlı zararsız çıkışları gösteriniz. e) Verilen devre ile bulduğunuz devreyi karşılaştırınız.Ertuğrul Eriş 29 Ocak 1999 Lojik Devreler Final Sınavı 1. Kitap ve notlara bakılmaz. aynı devreyi D bellek elemanları kullanarak gerçekleyiniz. e) X1= 001011 X2= 001011 Giriş dizisi için çıkış dizisinin zaman diyagramını çiziniz. 2. x y2 y3 x' y1 y3 saat T1 y1 y1 T2 y2 y2 x z x y1 y2 y3 T3 y3 y3 c) Yukarıda verilen ardışıl devre daha az sayıda bellek elemanı ile gerçeklenebilir mi? durum indirgemesi yaparak gösteriniz? d) a daki sonuca göre. gerekiyorsa kotlama yaparak.Dr. JK bellek elemanları ile gerçekleyiniz. 26 Mart 1999 152 . 2)40 BAŞARILAR DİLERİM. Durum diyagramı verilen senkron ardışıl devreyi 01 00 10 01 10 10 01/00 A 00/11 01/10 11/00 C 00 11 00 10/01 B 11/00 x1 x2 Ardışıl devre z1 z2 d) Durum kotlaması yaparak . Puanlar 1)60 .

1.6 olduğuna göre f1 + f2 f3 = f4 bağıntısını sağlayan f3 fonksiyonlarının sayısı kaçtır? Neden? 1 tanesini veriniz. Bu fonksiyonun 2. f1= x’1x’3x4 + x2x3x4 . f3= x’1x4 olduğuna göre f1 ⊕ f2 = f3 bağıntısını sağlayan f2 fonksiyon(larını) nunu bulunuz. 1} Boole cebrinde tanımlanan dört değişkenli fonksiyon f(0000)= f(0001)= f(0100)= f(0110)= f(1000)= f(1011)= f(1111)=1 diğer tanım kümesi elemanları için ise 0 olsun Bu fonksiyonun 1. S = {0.0) = 0.b}. f(0. 153 . Bu kümeler arasında kümeler teorisinin birleşim ve kesişim ikili işlemleri ile. 1) 15 puan.Doç. 3) 20 puan.4 .2. Boole cebrini tanımlayınız. 2) 30 puan.b} kümesinin alt kümelerinden oluşan S = {0.Ertuğrul Eriş Lojik Devre Temelleri Vize 1 sınavı a. Bu işlemler ve kümeler teorisinin aksiyomları bir Boole cebri oluştursun.4. B} olsun. S kümesi P = {a. A= {a}.5. Tip kanonik açınımını yazınız? Doğru ve yanlış minterimleri belirtiniz.Dr. 4. Tip kanonik açınımını yazınız? Doğru ve yanlış maxterimleri belirtiniz. f1 =Σ 1. 3 tane Boole olmayan fonksiyon örneği veriniz. b. 0 = φ. 4)35 puan Süre 2 saattir. f(1. Başarılar ve iyi bayramlar dilerim.5. 1 = {a. B = {b}. Boole cebri aksiyomlarını yazınız . A. f(0.0) = a.6 ve f4=Σ 1.b) = 1 olmak üzere kaç tane Boole fonksiyonu vardır? Neden? Bu fonksiyonları veriniz. Kitap ve notlara bakılmaz. f2=Σ 2. tümleyen küme birli işlemi. f(0.1) = b.

2)40. 1 B. a. B=01. Aşağıda durum tablosu verilen ardışıl devreyi D tipi bellek elemanı kullanarak gerçekleyiniz. Durum kodlaması için A=00. 0 A. belirtiniz. 3)20 BAŞARILAR DİLERİM. Dr. Aşağıdaki durum tablosu için durum indirgemesi yapınız. 0 B. Bu indirgemenin dışında. 0 B. 1 A. 0 E. 3. x1x2 00 01 11 10 A D. 1 D C. 1 Bu indirgemenin senteze getireceği yararlar var ise nedenini de açıklayarak belirtiniz. 1 C B. 1 D. 1 E A. 0 A. Ertuğrul Eriş Lojik Devreler Final Sınavı 1. 1 E. 0 B D. 154 . C=10 ve D=11 alınız. 0 D. Puanlar 1)40 . 1 D. yazınız. 1 C B.5 saattir. indirgenmiş durum tablosunu çiziniz. 1 B. hatalı çıkışları da gösteriniz. Kitap ve notlara bakılmaz. 1 C. 2. 0 B. 0 C. 0 D D. X2 girişi ile z çıkışı arasındaki ilişki dört temel aritmetik işlemden hangisidir. 1 C. 1 F C. x1x2 00 01 10 A E. bellek elemanları giriş fonksiyonlarına keyfiler gelir mi? Gelirse nedenini de açıklayarak yazınız. Aşağıda verilen ardışıl devre için y1 x saat 4 Şubat 2000 x y2 D y1 y1 x saat z JK 00 01 11 10 y 0 0 0 1 1 1 1 0 0 1 z y'1 x x' J K y2 y2 x' Matematiksel modeli veriniz. 0 F. Süre 1.Devreler ve Sistemler Anabilim dalı Prof. 0 F. 1 B C. durum tablosunda çıkışları numaralandırarak. Durum tablosunu veriniz Durum diyagramını veriniz. 1 A. 0 D. (00) başlangıç durumu için 0101010 giriş dizisi için çıkış dizisi ve bir sonraki durumlar için zaman diyagramlarını veriniz. 1 C. 0 F. 0 A=00 başlangıç durumunda x1= 011110 x2= 010010 Giriş dizisi için çıkış dizisini. 1 E. 0 B.

2000 F=Σ 0.1. Bir minimal fonksiyonu iki seviyeli biçimde gerçekleyiniz.13.7. Kitap ve notlara bakılmaz.10. Bir minimal fonksiyonu TVEYA (NOR) kapıları kullanarak iki seviyeli erçekleyiniz. (1 A) (A 0) = 1 A B = 1 ise (A + C) (B + C) = 1 dir. Dr.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof.8. A B=B A (30P) 1) 24. BAŞARILAR DİLERİM 155 .9. (35P) F‘e ilişkin çarpımlar toplamı şeklindeki minimal fonksiyon(ları) karnaugh öntemi ile bulunuz. Ertuğrul ERİŞ Lojik Devreler 1.Vize Sınavı ikili işlemi (S2-S) aşağıdaki gibi tanımlanmıştır: A B A B 0 0 1 0 1 0 1 0 1 1 1 1 Aşağıdaki ifadelerin doğru olup olmadığını kanıtlayınız.15 olmak üzere.14.11. (35P) F‘e ilişkin toplamlar çarpımı şeklindeki minimal fonksiyon(ları) tablo yöntemi ile bulunuz. Süre.11. 1 saat 15 dakikadır.

b=100 . BAŞARILAR DİLERİM 156 .1. h=111 Durum indirgemesi yapmamız bir fayda sağladı mı? Devreyi durum indirgemesi yapmadan gerçekleseydik. Ertuğrul ERİŞ Lojik Devreler 2. ne gibi değişiklikler olurdu? Açıklayınız. e=001 . Durum diyagramını çiziniz. Dr.Vize Sınavı 5. f=011 .(50 Puan) Verilen durum tablosunda eşdeğer durumlar olup olmadığını inceleyiniz. a = 010 . Varsa alfabetik olarak daha sonra gelen durumları indirgeyerek indirgenmiş durum tablosunu oluşturunuz. Durumlara aşağıdaki gibi kodlar verilmesi halinde oluşacak devreyi JK bellek elemanları kullanarak minimum elemanla gerçekleyiniz. d=101 .YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof.(50 Puan) Aşağıdaki devrenin analizini yaparak durum tablosunu oluşturunuz. zararlı hatalı çıkış var mıdır. Süre. çıkışların ve durum değişkenlerinin alacağı değerleri zaman diyagramı üzerinde gösteriniz. durum diyagramını çiziniz (MUX’un ağırlıksız seçim ucu a’dır). Bu devrede hatalı çıkışlar gözlenebilir mi? Nedenleriyle açıklayınız. S z1 D z2 a b 00 b d 01 c h 01 d g 00 e a 10 f b 00 g e 01 h g 00 SD:sonraki durum JK y 0 1 yY 00 01 11 10 JK 0k 1k k0 k1 00 01 11 10 0 0 1 1 1 0 0 1 2. g=000 . 1 saat 15 dakikadır. Devreye 00 başlangıç durumunda aşağıdaki girişlerin uygulanması halinde. açıklayınız. Kitap ve notlara bakılmaz. c=110 .2001 1.

00 H.10 JK ters tanım bağıntısı: yY 00 01 11 10 jk 0k 1k k0 k1 3. 2 saattir. Ertuğrul ERİŞ Lojik Devreler Final Sınavı 1.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof. 2.11 B.2. Kitap ve notlara bakılmaz.01 C. i.01 E. Süre.11 E. Düğme (D): i. BAŞARILAR DİLERİM 157 .10 E. sorulan soruya sadece düğmesine ilk basanın cevap vermesine olanak tanıyacak bir sistem tasarlanacaktır. 0/00 A 1/11 0/01 1/10 0/01 C 0/10 1/00 D 1/10 B Durum kodları: A : 00 B : 11 C : 01 D : 10 2. NOT: Yukarıdaki sistem yapısı dışında herhangi bir sistem yapısı da tasarlayabilirsiniz. Cevap verme hakkına sahip olan yarışmacının lambası yandıktan sonra. yarışmacının kullandığı giriş (düğmeye basıldığında :1 .00 A. Yarışmacının cevap verme hakkı olduğunu gösteren çıkış.(20 Puan) Bilgi yarışmalarında.(40 Puan) Yanda durum tablosu verilen ardışıl makinada eşdeğer durumları indirgeyiniz Durum kodlaması yapınız. Sistem herbir yarışmacı için aynı olan birimlerin (yarışmacı devresi) yandaki şekildeki gibi kaskad bağlanması ile oluşturulur.birim (yarışmacı devresi) için .11 F. Basılmadığında :0) Komşu Giriş (KG): Herhangi bir düğmeye basıldığı bilgisinin iletildiği giriş. yok : 0) Yarışmacı devresine ait durum diyagramını çiziniz. Dr.(40 Puan) Aşağıda durum diyagramı verilen devreyi JK tipi bellek elemanları ile gerçekleyiniz.11 G.01 C. Komşu Çıkış (KÇ): Herhangi bir düğmeye basıldığı bilgisinin iletildiği çıkış. bu yarışmacı da dahil hiçbirinin uygulayacağı giriş durumu değiştirmeyecektir.10 F.11 A.2001 A B C D E F G H x=0 B.01 H. (Yanıt verme hakkı var:1 . Lamba (L): i.10 x=1 C.00 D.

40 indirgenme. 6 kuvvet kümesi. 25 Clear. 18 Kısmen belirlenmiş fonksiyonlar. 86 binary cell. 12 Değişken. 2 asenkron sayıcılar. 72 Dağılma (distributive). 36 Master slave. 41 asal bileşenler tablosu. 94 Anahtar fonksiyonları. 107 EAROM. 19 Boole fonksiyonunun uzunluğu:. 21 Çevre. 14 durağan (statik) bellek eleman. 86 Fonksiyon. 82 MSB(Most Significant Bit).ıkış yelpazesi (Fan out). 35 Minterim. 31 mantık devresine ilişkin graf (çizge). 66 ikili mantık. 17 Counters). 4 Devingen bellek elemanl. 7 MSI. 4 Doğru ve yanlış minterimler. 40 irredundant. 44 ASCII. 84 durumların kodlanması. 63 158 . 1 kodlayıcı. 85 De Morgan teoremi. 41 Kartezyen çarpım:. 92 Çoğullayıcı. 98 Consensus teoremi. 82 Mealy makinesi. 64 carry propagation. 42 Boole Cebri. 64 cebrine iki değerli Boole cebri. 1 Bağıntı (Relation).abece. 12 Fonksiyonel bağıntı (functional relation). 23 Mantık devresi:. 66 LSB(Least Significan Bit). 72 kombinezonsal (combinational) devreler. 32 ardışıl (sequential) devreler. 28 Giriş yelpazesi (Fan in). 28 alphanumeric (abece sayısal). 25 Doğruluk tablosu. 84 Durum tablosu. 31 çarpımlar terimleri toplamı. 39 Minimal bütün işlemler. 72 encoder). 95 kesişim. 52 Makterim. 81 ardışıl makinalar. 14 darbe modu. 12 full adder. 25 Doğru ye yanlış makterimler. 19 Bütün işlemler. 5 Kombinezonsal devre. 25 analiz. 31 Gray kod. 136 Asenkron makinalar. 40 JK bellek elemanı. 22 Moore makinesi. 32 m. 84 Geçişlilik (transitive) özellik. 63 LSI(Large Scale Integrated Circuits). 66 ileri beslemeli bir mantık devresi. 22 ileri bakmalı paralel toplayıcı. 69 değer kümesi. 146 ikili kodlanmış onlu toplayıcılar. 2 bellek. 56 kodlama(düğümleme). 1 ikinci tip kanonik açınımı. 64 ikili (bit). 81 ardışıl mantık. 77 EPROM. mertebeden alt küp. 37 Gerilim mantığı. 56 dual. 146 Birim eleman. 14 devingen (dinamik) bellek eleman. 14 Boole fonksiyonu. 30 Ayrık zamanlı (discrete) işaret. 15 Eşdeğerlik bağıntısı (equivalence relation). 12 BCD (Binary Coded Decimal). 18 birleştirme işlemi. 77 enable. 85 Geçiş tablosu. 13 Geri beslemeli mantık devresi. 21 birleşim. 118 Eşdeğer kuvvet (ıdempotent). 35 carry generate. 19 Boole olmayan fonksiyon. 2 Electronically alterable ROM. 26 Don't care functions. 7 LSI. 16 Ayrıcalı-VEYA kapısı. 37 çevrim ( cycling). 136 Ç. 72 EPROM. 77 erasable ROM. 4 Durum diyagramı. 5 ardışıl devreler. 85 associative. 82 Minimal (indirgenmiş) fonksiyon. 14 birinci tip kanonik açınım. 59 fundemenlal mode. 91 Look ahead carry). 77 Erasable PROM. 94 Matematiksel model. 89 kapı. 3 hızlı elde (look ahead carry). 17 Decoders. 107 irreducible. 1 ikili hücre. 18 Karnaugh diyagramı. 2 Ana-bağımlı. 77 Eşdeger durum. 52 konumsal sayı dizgeleri. 81 Asal bileşen (prime implicant). 5 kardinalite. 12 Kenar tetiklemeli bellek elemanları. 13 flip flop. 32 komşu kareler. 18 latch. 77 elektronik olarak silinebilen ROM. 77 EBCDIC. 37 indirgenemeyen fonksiyon. 1 Akım mantığı.

1 sözle tanımlama. 14 sayamak (digit). 98 PROM. 1 Senkron makinalar. 45 ters tanım bağıntıları. 77 silinebilir PROM. 88 Temel mod. 107 state reduction. 41 paralel iletim. 107 SR bellek elemanı. 4 Paralel yüklemeli ikili senkron sayıcılar. 13 sistem. 6 tablo yöntemi. 12 önermeler cebri. 72 negatif kenar. 77 Simetri özelliği. 1 Sayısal (digital) işaret. 13 siliebilen ROM. 60 Tamamen belirlenmiş bağıntı (Completely specified relation). 29 VE(AND) kapısı. 66 Sıra bağıntısı (order relation). 108 toplamlar terimleri çarpımı. 107 Yansıma (refleksive). 5 VEYA kapısı. 90 taban (radix). 41 tam toplayıcı. 84 tümleştirilmiş devre. 16 159 . 4 seven segment display. 31 Tümleyen kapısı. 28 preset. 75 ROM (Read Only Memory). 91 Negatif mantık.Cluskey yöntemi. 18 PLA (Programmable Lojik Array). 63 Saatli SR bellek elemanı. 37 Yutma teoremi. 85 sentez işlemi. 31 state assignment. 14 Yol. 32 word description. 30 TÜVEYA kapısı. 22 transition table). 88 Sabit (değişmez). 30 TÜVE kapısı. 15 VE kapısı. 59 yazmaç (register). 5 TÜMLEYEN kapısı.MSI (Medium Scale Integrated Circuits). 91 pozitif kenar. 5 yedi bölümlü gösterici. 30 VEYA(OR) kapısı. 5 VLSI(Very Large Scale Integrated Circuits). 12 Temel asal bileşen (Essential prime implicant). 59 Tam toplayıcı. 32 mux. 42 temel bellek elemanları. 85 Qulne Mc. 28 Örten (cover) fonksiyon. 12 tanım kümesi(domen). 72 Sürekli işaretl. 1 T tetikleme bellek elemanı. 86 SSI elemanlar. 136 ROM. 30 Üreysel (generic) değişken. 33 seri iletim. 66 Yer değiştirme (comutative). 63 positive edge. 91 n-lik işlem (n-ary operation). 77 pulse mode. 91 Pozitif mantık. 28 negative edge. 107 strobe. 85 temel satır. 13 Yarı toplayıcı. 140 permütasyonları (devşirim). 41 ripple counters.

'Contemporary Logic Design' Benjamin/Cummings.: Katz R. 1971. MEB Yayınları. Deschams J. Prentice-Hall 1978. .. Thayse A. West Publishing. 1994. Prentice-Hall. Wakerly J.KAYNAKÇA Almaini A. D. Y. P. Prentice-Hall. ‘An Engineering Approach to Degital Design’. 1970.: ‘Electronic Logic systems’.:‘Bilgisayar ve Mantık Devreleri’. Wood. ‘Introduction to Switching Circuit Theory’. ‘Dgital Logic and Computer Design’.: Kohavi Z. Dietmeyer.: Pertman J.H.: Givone. Allyn and Bacon. 1994. 1980. ‘Sayısal Tasarım’.: Mano M.: ‘Digital Systems Imlementation. McGraw-Hill.: Roth C. Stefanopulos.F. 1986. with Algorirtm Davio M. McGraw-Hill.: Mano M. 2000 ‘Switching Theory’.: ‘Logic Desgn of Digital Systems’. 1968. 1987. : 'Digital Design' Prentice Hall. 1994 ‘Switching and Automata Theory’ 1974. John Wiley. Boğaziçi Üniversitesi..: Fletcher W. D. 1980. ‘Digital Hardware Design’.: Lee S. Prentice-Hall. 1990. ‘Modern Switching Theory and Digital Design’. Sankur B. McGraw-Hill. ‘Fundemantals of Logic Design’. 1979..

Sign up to vote on this title
UsefulNot useful