YILDIZ TEKNİK ÜNİVERSİTESİ Elektronik ve Haberleşme Mühendisliği Bölümü

LOJİK DEVRELER DERS NOTLARI

Prof. Dr. Ertuğrul ERİŞ
Devreler ve Sistemler Anabilimdalı

İSTANBUL, 2001

BÖLÜM 1 SAYISAL DİZGELER ...............................................................................1
1.1 1.2 1.3 1.4 1.5 Sayısal Dizgelerin (sistem) Temel Kavramları .......................................................................1 Bilginin İletilmesi ......................................................................................................................4 Bilginin Saklanması ..................................................................................................................4 Bilginin İşlenmesi .....................................................................................................................5 Konumsal Sayı Dizgeleri ..........................................................................................................6 Taban dönüştürülmesi........................................................................................................7 1.5.1 Aritmetik .............................................................................................................................9 1.5.2

BÖLÜM 2 BOOLE CEBRİNE GİRİŞ .......................................................................12
2.1 2.2 2.3 2.4 2.5 2.6 Matematiksel Genel Kavramlar..............................................................................................12 Boole Cebri..............................................................................................................................14 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar ...........................................................18 Boole ve Boole Olmayan Fonksiyonlar ................................................................................19 İki Değerli Boole Cebri ve Anahtar Fonksiyonları ...............................................................25 Özet ..........................................................................................................................................27

BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ..............................................28
3.1 3.2 3.3 3.4 Giriş ..........................................................................................................................................28 Önermeler Cebri ve İki Değerli Boole Cebri ....................................................................28 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri..............................29 Özet ..........................................................................................................................................38

BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ ...................................................39
4.1 4.2 Giriş ..........................................................................................................................................39 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması .......................................................41 Tablo yöntemi...................................................................................................................41 4.2.1 Asal Bileşenlerin Bulunması.............................................................................................42 4.2.2 Asal bileşenler tablosu ve minimal fonksiyonların bulunması....................................44 4.2.3 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi ...................................45 4.2.4 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi.........................................50 Karnaugh diyagramları.....................................................................................................50 4.3.1 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri52 4.3.2 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması .......................................53 4.3.3 Kısmen belirlenmiş fonksiyonlar ve karnaugh diyagramlarıyla minimalleştirilmeleri .......56 4.3.4

4.3

i

4.4

Kombinezonsal devre sentezi .............................................................................................58 Paralel toplayıcının sentezi ............................................................................................59 4.4.1 Kod dönüştürücü sentezi................................................................................................61 4.4.2

BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI ..................................63
5.1 5.2 5.3 5.4 5.5 5.6 5.7 GİRİŞ ........................................................................................................................................63 Paralel toplayıcı.......................................................................................................................63 Karşılaştırma devresi..............................................................................................................68 Çözücüler (Decoders).............................................................................................................69 Multiplexer (Çoğullayıcı) devreler .........................................................................................72 Read-Only Memory (ROM) .....................................................................................................75 PLA (Programable Logic Array) ............................................................................................77

BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ .............................................................81
6.1 6.2 6.3 6.4 6.5 6.6 Giriş ..........................................................................................................................................81 Ardışıl Makinelerin Modellendirilmesi ..................................................................................82 Ardışıl Makinelerin Sınıflandırılması ....................................................................................85 Bellek Elemanları ....................................................................................................................86 Bellek elemanlarının tetiklenmesi .........................................................................................91 Tüm devre olarak bellek elemanları yardımcı girişleri ........................................................98

BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ ..........................................................99
7.1 7.2 Saatli ardışıl devrelerin analizi ..............................................................................................99 Örnek bir Moore makinesi analizi..........................................................................................99 Matematiksel model ve analiz ........................................................................................100 7.2.1 Durum tablosu ve analiz..............................................................................................101 7.2.2 Durum diyagramı ve analiz ............................................................................................102 7.2.3 Zaman diyagramı (Timing diagram)...............................................................................102 7.2.4 Örnek bir Mealy makinesi analizi ........................................................................................103

7.3

BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ .......................................................107
8.1 8.2 8.3 8.4 Sentez yönteminin genel adımları.......................................................................................107 Modulo 8 ileri sayıcı..............................................................................................................110 Özel bir sayıcı devresi ..........................................................................................................112 Dizi detektörü ........................................................................................................................115

ii

.......................................................................146 EKLER EK 1 EK 2 .......................................1...................................................................136 İkili Asenkron Sayıcılar (Binary ripple counter) .................2 10.....................4 10.................133 Sayıcılar (Counters)...................................120 9................130 10..........................142 Kelime-zamanı darbesinin üretilmesi .............................2............................................................1...................................................................................137 İkili senkron sayıcılar.............................1 10.....130 Ötelemeli yazmaçlar.................................................................................................................................118 9.......................................................................................................................2 10........................1 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi....140 Sayıcıların uygulaması olarak.............3 1..............2.....143 Johnson sayıcılar ve 8 li zaman işareti üreteçleri...........................................1 10..............3..................2...................................1............. SAYICILAR..................................................1 Durum indirgemesi (state reduction)..............................................................1 10........BÖLÜM 9 ARDIŞIL DEVRELERDE DURUM İNDİRGENMESİ VE DURUM KODLAMASI ..139 Paralel yüklemeli ikili senkron sayıcılar.127 9.........2 10.................1......130 Paralel yüklemeli yazmaçlar......3 10..2 10................... zamanlama dizileri üreten devreler........................................................................................2 9.........................................148 Kaynakça .......124 9.........................................................122 9..........................................................................145 Bellek birimi .1 Durum kodlaması ..2 Durum kodlaması (state assignment)...............................................................................................2..........1 10............................................................. BELLEKLER..........................1........3............................................3 10..143 Sayısal sistemlerde zaman işaretleri .....................................118 Eşleştirme tablosu ile durum indirgemesi yöntemi......................................................149 iii .......2 BÖLÜM 10 YAZMAÇLAR.......................124 Kod sayısı ve eşdeğer durum kodları ........................148 Örnek Sınav Soruları .........2......136 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) ................2..................4 Yazmaçlar ...............................................................................................................................................................

a. Yalnızca belli t ler için fonksiyon tanımlanmıştır. Ayrık zamanlı (discrete) işaretler: N doğal sayılar kümesi olmak üzere f:N → R ye tanımlanan fonksiyonlardır.1 simgelerine karşı düşürülür. iletilir veya işlenirken çeşitli fiziksel yapılarda görülür: harfler (yazaçlar).1.1) abecesine dönüştürülmesine kodlama (düğümleme) denir. R reel sayılar kümesi yerine. sayılar. Yarıiletken elemanların güvenilir çalışması olan iletimde ve kesimde çalışma 0. N nin sonlu bir alt kümesi olmak koşuluyla f:N → S ye tanımlanan fonksiyonlardır.1 Farklı biçimlerde görülen işaretler c. Sayısal dizgelerde S=(0. Sayısal süzgeçlerdeki örneklenmiş işaret. Biz elektriksel yapıda (akım. abecenin her bir elemanına da sayamak (digit) diyeceğiz. Günlük yaşantımızda bilgi alış verişini (saklama. kimyasal yapılar gibi. S=( 0. bir bitlik bilgi taşıyor denir. Bu işaretlerin zamana göre değişimi üç farklı biçimde görülebilir. mli mantık gibi. kullanılan mantığı belirler. Bilişim kuramında bilgi birimi ikili (bit) dir. Bu fonksiyonların ayrık olan fonksiyonlardan farkı. ayrık zamanlı işarete bir örnektir. Sürekli işaretler: R reel sayılar kümesi olmak üzere f:R → R ye tanımlanan fonksiyonlardır. (var.c). Bir soruya ilişkin sorana göre aynı olasılıklı iki yanıta.BÖLÜM 1 SAYISAL DİZGELER 1. (1. N doğal sayılar kümesinin sonlu bir alt kümesi olmasıdır (Şekil. iletme ve işleme) harfler (yazaçlar). gerilim) olan işaretlerle ilgileneceğiz. rakamlar gibi simgeler aracılığıyla yapmaktayız. yok).0) abeceleri 1 .1) ikili mantığı yaygın bir biçimde kullanılmaktadır.1. b.1 Sayısal Dizgelerin (sistem) Temel Kavramları Bilgi saklanır. Her bir t anına belli bir reel sayı karşı düşer (Şekil. S kümesindeki eleman sayısı (m). sayısal dizgeye ilişkin sayısal işaretin değer kümesi olan. Sayısal (digital) işaretler: S.1. Alışılagelen abecenin. Bu dersin kapsamı içinde yalnızca ikili mantıkla ilgileneceğiz. hayır). duman. Örneğin (evet. noktalama işaretleri. ışık. elektriksel büyüklükler. değer kümesinin.1.1.a). Bu farklı simgelerden oluşan kümeye abece (alfabe). (Şekil.1b) f(t) f(t) f(t) t a)Sürekli işaret b)Ayrık zamanlı işaret t c)Sayısıal işaret t Şekil 1.

birer bitlik bilgi taşırlar. Buna göre m sayamaklı bir abecenin her bir sayamağı (log2m) bitlik bilgi taşır. Bir başka deyişle m sayamaklı abecenin her bir sayamağına, (0,1) li simgeler karşı düşürürsek (kodlarsak), k ≥ log2m bağıntısını sağlayan en küçük tam sayı olan k tane (0,1) simgesine gereksinim vardır. Örneğin m=4 sayamaklı (A,.B,C,D) abecesinin her bir elemanı log24=2 bitlik bilgi taşır, yani A=00 B=01 C=10 D=11 biçiminde kodlanabilir ve her bir sayamağa (0,1) li iki tane simge karşı düşürülmüş olur. Bu da bit sayısına eşittir. Yani bu abece 2 bitlik bilgi taşır. Pratikte kullanılan, harfler, rakamlar ve noktalama işaretlerinden oluşan alıştığımız abeceyi, ikili abaceye dönüştüren en yaygın alphanumeric (abece ve sayılar) kod, ASCII (American Standard Code for Information Interchange) kodudur. Alıştığımız abecedeki her bir sayamak 7 bitle temsil edilebilir. Aşağıdaki Tablo 1.1 de bu kod verilmiştir. Örneğin A ve a için kodlar A a b7b6b5b4b3b2b1 10 0 0001 1 1 0 0 0 0 1 dır. Tablo 1.1 ASCII kodu b7 b4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 b3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 b2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 b6 b1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 b5 0 1 2 3 4 5 6 7 8 9 A B C D E F 0 NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI 0 0 1 DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US 0 1 0 SP ! " # $ % & , ( ) . + , . / 0 1 2 3 4 5 6 7 8 9 : ; < = > ? 0 1 1 @ A B C D E F G H I J K L M N O 1 0 0 P Q R S T U V W X Y Z [ \ ] ^ ş 1 0 1 , a b c d e f g h ı j k l m n o 1 1 0 1 1 1 p q r s t u v w x y z { | } ~ DEL

ASCII koduna alternatif olarak kullanılan EBCDIC (Extended Binary Coded Decimal Interchange Code) kodu vardır, genellikle IBM bilgisayarlarda kullanılır. Yalnızca nümerik olan kodlar da vardır. 10 lu abecedeki sayamakların ikili abecedeki karşılıklarını veren kodlar, genellikle BCD (Binary Coded Decimal) olarak anılırlar. log2 10 = 3 ile 4 arasında bir sayı olduğundan, bu kodlamada 4 bit'e gereksinim vardır. Bu durumda 10 kod kullanılacak diğer 6 kod ise atıl kalacaktır. Aşağıdaki Tablo 1.2 de BCD kodlar verilmiştir. Koyu bölmedeki rakamlar konumların ağırlıklarını 2

göstermektedir. Örneğin 7421 kodunda 8 rakamı 1.7+0.4+0.2+1.1 olarak bulunur. Son sütunda ki kodlama 8421 koduna 3 eklenerek bulunur. 1. sütundaki kod yaygın bir biçimde kullanılır ve BCD kod dendiği zaman bu kod anlaşılır.

Tablo 1.2 Değişik BCD kodlar Onlu ayamak 0 1 2 3 4 5 6 7 8 9 8421 odu 8421 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 5421 odu 5421 0000 0001 0010 0011 0100 0101 0110 0111 1011 1100 7421 odu 7421 0000 0001 0010 0011 0100 0101 0110 1000 1001 1010 Excess kodu 8421 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

Tablo 1.2 Gray kodu

0 1 2 3 4 5 6 7

000 001 011 010 110 111 101 100

Gray kodu bir başka sıkça kullanılan koddur. Bu koda dönüştürülecek abecedeki sıralı elemanların ikili kodlanmasında komşu sıralardaki kodlarda yalnızca bir bitte değişiklik vardır. Örneğin yukarıda Tablo 1.3 te verilen 3 bitli Gray kodunda 3 ve 4 gibi komşu elemanlara verilen kodlarda, (010, 110) yalnızca en soldaki bit değişmiş diğerleri değişmemiştir. Şimdiye kadar, Şekil 1.2 de canlandırıldığı gibi, sayısal dizgenin girişine gelen (0,1) abeceli sayısal işaretin, alışılagelen abece'den kodlama ile nasıl üretildiğini gördük. Şimdide sayısal dizgenin iç yapısını, alt dizgelerini görelim. Sayısal dizge bilginin iletimine yarayan iletim elemanları, bilginin saklanmasına yarayan bellek elemanları ve bilginin işlenmesi, yeni bilgi üretilmesine yarayan işlem elemanlarından oluşur (Şekil.1.2). Bu elemanlar arasında eşgüdümü sağlayan komut işaretleri, neredeki bilginin ne kadar saklanacağı veya ne zaman neredeki bilginin nasıl işleneceğini belirler.

3

Bellek elemanları Alıştığımız abece kodlama (0,1) abecesi Sayısal işaret Iletim elemanları İşlem elemanları

Şekil.1.2. Sayısal dizge ve iç yapısı. 1.2 Bilginin İletilmesi Bilginin iletilmesi iletim elemanlarıyla olur: İletken tel, elektromagnetik alan gibi. Tellerle yapılan iletimde kodlama sonucu elde edilen n bitlik bilginin her biti bir telle iletilebilir, buna paralel iletim denir. Ya da bilgiye ilişkin bitler bir tel üzerinde zaman içinde sıralı olarak iletilebilir, buna da seri iletim denir. Paralel iletimin daha hızlı olacağı açıktır, bedeli tel maliyetidir. Bu nedenle uzak mesafelerdeki iletimde, genellikle seri iletim; kısa mesafelerdeki iletimde ise paralel iletim seçilir. 1.3 Bilginin Saklanması Bilgi, devingen (dinamik) bellek elemanlarıyla tekrarlanarak saklandığı gibi, durağan (statik) bellek elemanlarıyla da uzun süreler saklanabilir. Örneğin disketler, compact diskler (CD) , hard diskler gibi Devingen bellek elemanları, yeni bir komut gelene kadar bir bitlik bir bilgiyi saklayan elemanlardır. Çeşitli türleri vardır. Şekil.1.3 de bir bellek elemanına ilişkin giriş ve çıkışlar gösterilmiştir. C komut darbelerinin giriş ucudur, bu darbeler geldiğinde bellek elemanı D girişini kabul eder. Q çıkıştır. Q', Q nun tümleyeni diye adlandırılır ve Q=0 iken Q'=1, Q=1 iken Q'=0 olur. Gecikme elemanı olarak bilinen bu eleman, komut işareti varken girişine gelen sayısal işareti çıkışına ötelenmiş olarak vermektedir. Girişle çıkış arasındaki ilişkiyi Q(i+1)=D(i) biçiminde
D Q Q

C C t1 D Q

t2

Q' Şekil.1.3 Gecikme bellek elemanı ve giriş çıkış ilişkisine bir örnek.

4

Bu da i anındaki girişin (i+1) anında çıkışta görülmesidir.4 te verilen gecikme elemanlarından oluşmuş mantık devresi. 5 . Çıkış.1.ifade edebiliriz.1. Basit ikili işlem elemanları kapılardır (Gate). bilginin depolanmasına ilişkin bir örnek devredir. komuta işaret geldiğinde gecikme elemanlarının çıkışlarında görülecektir. aynı girişler için çıkışların farklı olduğu gözlemlenir.5. A A C B C B A C A 0 1 C 1 0 A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 A 0 0 1 1 B 0 1 0 1 C 0 1 1 1 Tümleyen Kapısı VE. t=i x Gecikme1 t> i+1 Q =x 1 y Gecikme2 Q2 = y z Komut t=i Gecikme3 Q =z 3 Şekil. VEYA(OR) kapısı da girişlerden en az biri veya ikisi birlikte 1 olduğunda çıkış 1 olur. Bir yazmaç devresi. Böyle elemanları içeren mantık devrelerine ardışıl (sequential) devreler denir.Yaygın biçimde kullanılan işlem elemanları.5 de verilmiştir. Bu işlem elemanları yeni bilgi üretirler.4. VE (AND) kapısında A girişine. 1.1. Şekil.Kapısı Şekil. Bu özellik bellek elemanlı devrelerde görülen genel bir özelliktir.4 Bilginin İşlenmesi Bilginin işlenmesi işlem elemanlarıyla yapılır.1. Bu devreye yazmaç (register) devresi denir.3 de t = t1 ve t=t2 anlarında. Böyle elemanlardan oluşan mantık devrelerine kombinezonsal (combinational) devreler denir. girişler cinsinden yegane olarak belirlenememektedir. Şöyle ki A=1 iken B=C yani kapı açık ve A=0 iken C=0 yani kapı kapalıdır. Komuta yeni bir işaret gelene kadar çıkış aynı kalacak.Kapısı VEYA . kapıyı yöneten işaret gözüyle bakılabilir. Tümleyen kapısı çıkışında girişinin zıddını verir. Şekil. yani çıkış bilgileri giriş bilgilerinden farklıdır ve çıkışlar girişler cinsinden yegane olarak belirlenir.1. Konuşma dilinde ve / veya' ya karşı düşer. Belli başlı işlem elemanları ve giriş çıkış bağıntıları Şekil. yani bilgi depolanmış olacaktır . aksi halde 0 olur. Başka elemanların çıkışları olan X Y Z uçlarındaki bilgi.

B=0 (kasa kapalı) ise Z=0 dır.2 + 0 2 + 1 2 = 13|10 dur. 9 un bir ilerletilmişi 0 dır. A=1 (görevli yok).d2 d1 d0. d i ∈ R olup işlemler on tabanında yapılır. Örneğin 1 in bir ilerletilmişi 2.1.(1) formülüyle belirlenir. Bir sayamağın bir ilerletilmesi: sıralı abecede bir sonraki sayamaktır. Olası bütün durumlar: A=0 (görevli var). A=0 (görevli var).6. zil çalmaz. yabancı birinin aynı kasayı açmasında ise zilin çalmasını sağlayan basit bir anahtarlı devre Şekil.. Öte yandan R=2 R=(0. 7.1) için 2 tabanındaki 1101 sayısı 1101|2 = 1.. zil çalmaz -görevli varken yabancının gelmeyeceğini varsayalım.... B=1 (kasa açılmış) ise Z=0 dır..5... 9} için 10 tabanındaki 547 sayısı 547|10 =5 10 +4 10 +7 10 =547|10 dur. aksi halde 0 olsun.1. ya şekildeki devre ile veya bir VE kapısıyla üretirler. 1. ilgilendiğimiz iki tabanlı (0. zilin çalması mantık 1'e çalmaması da mantık 0'a karşı düşsün.dm R m . B anahtarı da birinin kasayı açmasında 1. + d2R2 + d1R1 + d0R0 +. Konumsal sayı dizgelerinde pozitif tam sayıların yazılması yöntemi 1) ilk tam sayı (0) dır 6 2 1 0 2 1 0 .. B=1 (kasa açılmış) ise Z=1dir.1) abecesine dönüştürülmesi ve bu abecede aritmetik işlemlerin yapılışını sırasıyla inceleyelim..1.6.. 8. Bu nedenle bu dizgelere konumsal sayı dizgeleri denilmektedir. 9} kümesidir. Sayı dizgelerindeki sayamaklara "rakam"da denir. Sözünü ettiğimiz bütün giriş kombinezonları ve çıkış Şekil.d-1R-1 +.6. Kullanıla gelen sayı dizgeleri. Her konumun (basamağın) R ile belirlenen bir ağırlığı vardır.6 da ki tabloda verilmiştir.Kombinezonsal bir devre örneği olarak bir alarm devresi tasarlayalım...d-2.A=1 (görevli yok). R sayamaklı (rakamlı) sıralı bir abeceden oluşan konumsal sayı dizgeleridir.. zil çalar. 8.d-1. 4.2.5 Konumsal Sayı Dizgeleri On tabanlı bilinen abecenin. Görevli birinin kasayı açmasında bir zilin çalmamasını. A ve B bilgileri zilin çalıp çalmamasına komuta eden bilgiyi (Z). Görüldüğü gibi VE kapısının giriş çıkış ilişkisi ile bu tablo aynıdır. Örneğin R=10 R= {0. A anahtarı görevlinin işe geldiğinde açtığı (0) ve gidişinde kapadığı (1) bir anahtar olsun. B=0 (kasa kapalı) ise Z=0 dır.. Görüldüğü gibi sayamakların bulundukları konumların tabana bağlı ağırlıkları vardır. 4.2..1. 7.5. 3. Kombinezonsal bir alarm devresi. taban (radix) denen bir pozitif R tam sayısı ile.d-2R-2 +.. Simgesel olarak R tabanlı bir konumsal sayı dizgesinde N = dm....dm ile ifade edilen N sayısının 10 tabanındaki karşılığı N|R=∑ di R i = dm R m +.6 da verilmiştir. Örneğin onlu sistemde R=10 olup sıralı abece R= {0. zil çalmaz. 3. açık olması mantık 0'a. A B Şekil.1. A ve B anahtarlarının kapalı olması mantık 1'e.

.. 1. çıkan bölümü tekrar R ye bölmek kalanı tutmak ve bu işleme bölüm sıfır oluncaya kadar (Ni+1 =0) devam etmektir..1 Taban dönüştürülmesi Yaygın biçimde kullanılan tabanlar onlu.. Tanıt: N 10 : 10 tabanındaki sayı. Çünkü yukarıdaki (1) ifadesindeki di ler burada kalanlara karşı düşmektedir. + 0 = N ( = 0) + i + i − 1 + i − 2 + . d: kalan olsun. . R: istenen taban (bölen). Böyle devam edilir. Aşağıda 10 tabanındaki 3545 sayısının 6 tabanında karşılığının bulunması bir örnek olarak verilmiştir. Eğer ilerletme sonucu yeni sayamak (0) oluyorsa bu basamağa (konuma) (0) yazılır ve bir soldaki basamaktaki sayamak bir ilerletilir. Kalanlar geriye doğru ard arda yazıldığında. d =N + 0 1 R R d d d N 10 N = 1+ 0 =N + 1+ 0 2 R R R2 R2 R2 ... N i :Bölüm. + 0 i R Ri R2 Ri d d N d d d d d N 10 0 = i + i − 1 + i − 2 + ..2) ikinci ve sonraki sayılar şöyle yazılır: En küçük ağırlıklı basamaktaki sayamak bir ilerletilir. 7 . + i +1 i +1 2 3 i 2 3 i +1 R R R R R R R R R ________________________________________ N 10 = N = d R i + d Ri − 1 + d R i − 2 + . Tam sayıların bu biçimde yazılması saymaya karşı düşer.5. sekizli (octal) ve 16 tılı (hexagonal) tabanlardır. verilen sayıyı R ye (on-tabanında) bölüp kalanı tutmak.. İşlemler 10 tabanında yapılmaktadır. R tabanındaki sayı elde edilir. + d R 0 i i i −1 i−2 0 N 10 ( ) Bu açınımda di en çok ağırlıklı bit MSB (Most Significant Bit) d0 ise en az ağırlıklı bit LSB(Least Significant Bit) olarak adlandırılırlar. N 10 d d d = N + i − 1 + i − 2 + . ikili . Herhangi bir tabandaki bir sayının on-tabanına dönüştürülmesi (1) formülüyle yapılır. On tabanında verilen herhangi bir sayıyı R tabanındaki sayıya dönüştürmek için tutulan yol ise.

3436 × 6 = 2.0616 ?  ⇒ 0. Aşağıda ondalıklı on tabanındaki 0. tam kısmı tutulur . Tablo 1.5202 6 0. 10 tabanında 16 ya kadar sayıların diğer bazı tabanlardaki karşılıkları aşağıda Tablo 1.8906 sayısının 6 tabanına karşılığının bulunması bir örnek olarak verilmiştir.0616 × 6 = 0. Tanıt bir önceki tanıta benzer biçimde yapılır.2176  Tam ve ondalıklı kısmı olan bir sayı için dönüşüm tam ve ondalıklı kısmı ayrı ayrı düşünülerek iki adımda yapılır. bulunan yeni ondalıklı sayı tekrar R ile çarpılır ve tam kısmı tutulur. Böyle istenildiği kadar devam edilir.3 Yaygın tabanlar arası dönüşümler 10 tabanı 2 tabanı 8 tabanı 16 tabanı 0 0000 00 0 1 0001 01 1 2 0010 02 2 3 0011 03 3 4 0100 04 4 5 0101 05 5 6 0110 06 6 7 0111 07 7 8 1000 10 8 9 1001 11 9 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 8 .5 3545:6 = 590 +  6 2  590:6 = 98 + 6   2 98:6 = 16 +  ⇒ 3545 10 = 24225 6 6  4 16:6 = 2 +  6  2 2:6 = 0 +  6  On tabanında ondalıklı bir sayının herhangi bir R tabanında karşılığının bulunması: Sayı R ile çarpılır (10 tabanında).8906 10 = 0.3696  0. 16 tabanında gerekli olan ilave sayamaklar yazaç(harf) olarak kullanılır.3696 × 6 = 2.3 te verilmiştir.8906 × 6 = 5.3436  0. Tutulan rakamlar ondalıklı olarak ard arda yazılarak istenilen R tabanındaki ondalıklı sayı bulunur. 0.

Herhangi bir tabandan herhangi bir bir başka tabana dönüşümü ise önce 10 tabanına. her hangi bir tabandan 10 tabanına dönüşü (1) ifadesini kullanarak hemen yapabiliriz. bu rakam toplamda ki aynı ağırlıklı basamak yerine konur. 2 tabanından 8 ve 16 tabanlarına geçişler için kısa yollar verilebilir. 1.4.2 Aritmetik Herhangi bir tabanlı konumsal sayı dizgesinde aritmetik işlemler. onlu sistemdekine benzer biçimde yapılır.4 de verilmiştir. dönüştürme işlemleri yapmak gerekmektedir. en küçük basamağındaki rakamından başlayarak -bulunulan tabanda.1. 10 tabanından herhangi bir tabana dönüşümde ise bölme işlemleri yapmamız ve kalanları saptamamız gerekir. önce en küçük ağırlıklı basamaktaki rakamların toplamından başlanır.Görüldüğü gibi taban dönüştürürken. Eğer en küçük ağırlıklı basamaktaki rakamlar 9 .0111 1010|2 = A7A|16 dır. Elde nin 0 olduğu düşünülmüştür.1. + + 0 1 0 00 01 elde 1 01 10 0 1 2 3 4 5 6 7 0 0 1 1 2 2 2 3 4 3 3 4 5 6 4 4 5 6 7 10 5 5 6 7 10 11 12 6 6 7 10 11 12 13 14 7 7 10 11 12 13 14 15 16 Tablolarda görüldüğü gibi toplam iki basamaklı bir sayı olabilir. sonra varmak istediğimiz tabana. Ancak ilgili tabana ilişkin toplama tablosu kullanılarak. İki ve sekiz tabanlı sayı dizgeleri için toplama tablosu Tablo.Q defa ilerletilmesidir. sonrada bulunan 10 tabındaki sayıyı 11 tabanına dönüştürmek gerekir. Örneğin 7 tabanından 11 tabanına dönüşüm yapmak için önce 7 tabanındaki sayıyı 10 tabanına. İki ve sekiz tabanı için toplama tabloları. Eğer bu rakamların toplamı. Herhangi bir tabanda iki sayı toplanırken. bu işlem daha basit yapılabilir. Tablo. dörtlü gruplar yapmak gerekir. Buda sayma işlemidir. Tersi taban dönüşümünde 8 tabanındaki her bir sayamağa karşı gelen üç bitlik iki tabanındaki sayılar yan yana yazılarak bulunur. İki tabanındaki sayı LSB ten başlayarak üçer üçer gruplandırılır ve her üçlü grubun 8 tabanındaki karşılığı yazılırsa 8 tabanındaki sayı bulunur. Soldaki basamaktaki sayamağa (rakama) "elde" denir. tabloda tek basamaklı ise. Toplama: P ve Q tam sayılarının toplamı (P+Q): P tam sayısının. Benzer biçimde 16 tabanına geçişte de. Tanıtını düşününüz. örneğin 1010.5. Örneğin 101 001 111 010|2 = 5172|8 dir.

İki rakamın çarpımında bulunan.6 da iki ve sekiz tabanı için çarpma tabloları verilmiştir.1. İki tabanı için çıkarma tablosu a 0 1 b 0 00 01 a-b farkı 1 11 00 ödünç Bir örnek aşağıda verilmiştir.toplamı. Böylece ödünç alınan basamaktaki rakam bir küçültülmüş olur.111|2 10011|2 772|8 -647|8 123|8 Çarpma: Bu işlem tekrarlanmış toplama işlemidir. tabloda iki basamaklı ise. Çarpma tablosundan yararlanarak daha çabuk sonuca varılır. Sağdaki farkı.5. 11010|2 . Tablo.1.1. soldaki ise çıkarılan sayıda bir önceki basamaktan alınan ödüncü gösterir.birinci basamağındaki rakam çarpımda ilgili basamağa yazılır. eklenir. ikinci basamaktaki rakam ise "elde" olarak bir soldaki basamaktaki rakamlar toplamına eklenir. İki ve sekiz tabanları için çarpım tabloları x X 0 1 0 0 0 1 0 1 0 1 2 3 4 5 6 7 0 0 1 0 1 2 0 2 4 3 0 3 6 11 4 0 4 10 14 20 5 0 5 12 17 24 31 6 0 6 14 22 30 36 44 7 0 7 16 25 34 43 52 61 10 . iki basamaklı sayının -tek basamaklı ise soldaki basamağında (0) olduğu düşünülür .25|10 +11. 1101. Sonuç toplam. Tablo. Tablo. Bu işleme sola doğru devam edilir.01|2 +1011.1.00|10 772|8 +647|8 1641|8 506|10 +423|10 929|10 Çıkarma: Çıkarma işlemi çıkarma tablosundan yararlanarak yapılır.00|2 13.6. ikinci basamaktaki rakam ise çarpımda bir soldaki basamağa elde olarak aktarılıp.11|2 11001. toplanan sayılardan bir basamak daha sola kayabilir.5 de iki tabanı için verilen tabloda iki rakamın farkı olan sayılar iki basamaklıdır.75|10 25. birinci basamaktaki rakam toplamda ki en küçük ağırlıklı basamağa yazılır. İki örnek aşağıda verilmiştir. Bu işlemlere on tabandakine benzer biçimde devam edilir. Tablo.

Bir konumsal sayı dizgesindeki sayamak sayısının fazla olmasının olumlu ve olumsuz birer yönünü tartışınız. 1.5. 5. 4. on tabanındakine benzer biçimde yukarıda anlatılan çarpma ve çıkarma işlemleriyle yapılır. 14: 2 = 7 Sorular 1. İkili mantık yerine daha üst değerde bir mantıkla çalışan sayısal sistemde bilgi iletişiminde ne yarar sağlanabilir açıklayınız.. İki tabanı için iki örnek aşağıda verilmiştir. 1101|2 x1011|2 1101 1101 0000 + 1101 10001111 772|8 x647|8 6726 3750 +5734 642026|8 Bölme: Herhangi bir tabandaki bölme işlemi. 1101| 1011 -1011 1. 11 .001 0010000 -1011 0101 1110| 10 -10 111 11 -10 10 -10 . Bilgi iletişim sistemleri ile teknoloji arasındaki ilişkiyi tartışınız. Analog ve sayısal işaretlerin saklanabildiği ortamları tartışınız. 3.1 bölümünde anlatılan 8 ve 16 tabanları ile iki tabanı arasındaki geçiş kolaylığının neden öyle olduğunu kanıtlayınız.Çarpmaya ilişkin bir örnek aşağıda verilmiştir. 2.

R={(a1b2) (a2b3)} kümesi bir bağıntıdır.3. y ∈B olmak üzere bütün (x. y) sıralı çiftlerinden oluşan kümedir. tanım kümesindeki elemanların tamamı görünüyorsa bu bağıntıya tamamen belirlenmiş denir.6. Tamamen belirlenmiş bağıntı (Completely specified relation) : R bağıntısında.5. F : A→ B ile gösterilir. Yukarıda verilen ikinci bağıntı bir fonksiyondur. Örneğin A={a1a2}.2. R : A→ B ile gösterilir. Tanım 2. Tanım 2. Tanım 2. n n 12 . Bağıntı (Relation): A dan B ye bağıntı < A. Hemen görülüyor ki R bir sıralı çiftler kümesidir.1. B. Yada n-değişkenli fonksiyon denir. A nın kendi üzerinden n defa kartezyen çarpımı olan küme olmak üzere : A → A ya olan fonksiyona n-lik işlem denir. B değer kümesi. fakat R = { (a1b2) (a2b3) (a3b2 ) bağıntısı fonksiyoneldir. R bağıntı olmak üzere R⊆ AxB dir. R > üçlüsüdür. n-lik işlem (n-ary operation) : A .1 Matematiksel Genel Kavramlar Tanım 2. Örneğin A ve B yukarıdaki örnekte verilen kümeler olmak üzere.2. x ∈A.1 de verilen diyagramla gösterilen fonksiyon bir 2-li işlemdir. 2. Öyle ki A tanım kümesi (domen). Tanım 2. Yukarıdaki örnekte verilen R bağıntısı tamamen belirlenmiştir. B={b1b2b3}olmak üzere AxB={(a1b1) (a1b2) (a1b3) (a2b1) (a2b2) (a2b3)}dür. A={a1a2a3} ve B={b1b2} kümeleri için R={(a1b1) (a1b2) (a3b2)} bağıntısı fonksiyonel değil. Fonksiyonel bağıntı (functional relation): R bağıntısı tanım kümesindeki bir elemana değer kümesinde bir ve yalnız bir eleman karşı düşüyorsa bu bağıntıya fonksiyoneldir denir. Tanım 2.4. Fonksiyon: Tamamen belirlenmiş fonksiyonel bağıntıya fonksiyon denir. Şekil.BÖLÜM 2 BOOLE CEBRİNE GİRİŞ Boole cebrinin aksiyomatik tanımına geçmeden önce kullanacağımız matematiksel kavramların tanımlarını anımsayalım. Kartezyen çarpım: A ve B kümelerinin kartezyen çarpımı AxB.

1. a = b ise b = a. a3 a3a1.b) ∈ R.Yansıma (refleksive) özelliği: ∀ a ∈ A için (a. Tanım 2.Simetri özelliği: (a. ve " = "` simgesi ile gösterilir. a2 a3a2. a2 a3a3. 13 . Tanım 2. Örneğin A = {a1a2a3} kümesi için R = {(a1a1) (a2a2) (a3a3)) (a1a2 ) (a2a1) } bir eşdeğerlik bağıntısıdır. Sıra bağıntısı (order relation): A→ A ya bir bağıntı yalnızca yansıma ve geçişlilik özelliklerini sağlıyor ve (a.c) ∈ R dir. a = b.A2 A aaaa 1 1 a a a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 a3 a1 a2 1 1 1 1 f a1a2. Eşdeğerlik bağıntısı (equivalence relation): R:A→ A ya bir bağıntı aşağıdaki özelliklerin üçünü birden sağlıyorsa bu bağıntıya eşdeğerlik bağıntısı denir. 2-li işleme (iki değişkenli bir fonksiyona) örnek. b = c ise a = c biçiminde de ifade edilebilir. a1 a2a3. a3 a2a1.b) ∈ R ve (b.a) ∈ R dir. a1 a2a2.8.b) ∈ R ise (b. 1.2.a) ∈ R dir. Böyle bir R bağıntısının özellikleri a = a.Geçişlilik (transitive) özellik: (a. a2 a1 a2 a3 Şekil.7. (b. 3.c) ∈ R ise (a.a) ∈ R için a = b ise bu bağıntıya sıra bağıntısı denir ve " < " simgesi ile gösterilir. a1 a1a3. Örneğin A= {(a1a2a3 } kümesi için R= {(a1a1) (a2a2) (a3a3) (a1a2) (a2a3) (a1a3)} bir sıra bağıntısıdır. 2. a1 1 A a1a2.

a ∧ a' = a' ∧ a = 0 dır. Toplama. Dağılma (distributive) aksiyomu 1. a ∨ b = b ∨ a 2.4.9.2 Boole Cebri Tanım 2.1. A. 0 görülen vere 1 koyarak.1 Yer değiştirme (comutative) aksiyomu: a. Boole cebri aksiyomlarından çıkarılan bir teorem veya cebirsel eşitlikten (+) ile (. a ∨ 0 = 0 ∨ a = a 2.).3. ve 2. Yine ∀ a ∈S için öyle bir 1 elemanı vardır ki a ile çarpıldığında a nın kendisini verir. a ∨ (b ∧ c) = (a ∨ b) ∧ (a ∨ c) dir. Tanım 2. A. a ∧ 1 = 1 ∧ a = a dır. Tanım 2.c ∈S için 2.10. Bundan sonra ∨ . a ∧ (b ∨ c) = (a ∧ b) ∨ (a ∧ c) a. 14 . a ∧ b = b ∧ a dır.b ∈S için 1. (. Öyleyse var olan teorem veya cebirsel eşitlik dual aksiyomlar kullanılarak tanıtlanır.) görülen yere (+) ve 1 görülen yere 0. a ∨ a' = a' ∨ a = 1 2. (. geçerli olan ve dual denen ikinci bir teorem veya cebirsel eşitlik bulunur. yani (+) görülen yere (.A) üçlüsü ile verilen bir matematiksel sistemdir. Tümleyen elemanı aksiyomu ∀ a ∈ için öyle bir tümleyen denen a' elemanı vardır ki 1. Bunlara dual aksiyomlar da denir. A: S nin elemanlarıyla R deki işlemlere ilişkin aksiyomlar kümesidir. ' simgeleriyle gösterilir. A. Tanıt: Her aksiyomun 1. R: 'Toplama' ve 'çarpma' denen ve tanımlanan iki 2-Ii işlem ile 'tümleyen' denen ve tanımlanan bir 1-li işlemden oluşan kümedir. Değişken: S kümesindeki herhangi bir elemanı simgeleyebilen bir simgedir.2. (+).b. Boole Cebri: Boole cebri M = (S.) nın ve 1 ile 0 ın yer değiştirmeleriyle. ∧ simgeleri yerine sırasıyla alışagelen kullanacağız. çarpma ve tümleyen işlemleri sırasıyla ∨ .11. Boole cebri aksiyomları A. Yani 1. adımlarından birinden diğerine yukarıda sözü edilen yer değiştirmelerle geçilir. ∧ . Birim elemanları aksiyomu ∀ a ∈S için geçerli olan öyle bir 0 elemanı vardır ki a ile toplandığında a nın kendisini verir.R. Öyle ki S: Sonlu sayıda elemandan oluşan bir kümedir. İşlem tanımı uyarınca bu matematiksel sistem kapalıdır.2.) simgelerini Teorem 2. Sabit (değişmez): Boole cebrindeki S kümesinin her bir elemanı bir sabittir.

2 A.5. Tanıt: a+1 = 1.2 = (a+a') (a+a) A.4.1.1.2 = a+0 A.(a+1) = (a+a' ) (a+1) = a+a'.2 =a'2 a’nın tümleyeni farklı iki a1 ve a2 olamaz.2.1 = a+a' =1 2.a A.3.2.1 A. hem herhangi bir eleman (değişmez veya değişken) hem de cebirsel ifade olabilirler.4. Tanıt olmayana ergi yöntemiyle yapılmıştır. Teorem 2. 0 = 0 dır.4.2 A.2.a'1=0 ve a+a'2=1.eşitlik düalite teoremince tanıtlanır.(a+a) A. a'1= 1.(a+a'2) A.3.4. Birim elemanlarının tümleyenleri 0'=1 ve 1'=0 dır. a.1 aksiyomunda a elemanını 0 olarak alırsak 0+0'=1 dır.(a+a'1) A.a'2 varsayımımızdan =a'2. Teorem 2. çünkü eşittirler.3. Yani (a' )'=a dır. 1.Tanım 2.2 A.4. A.2 =a.6.1 = a+a'.3.4.a = a dır.3. Teorem 2. a'1 = a'1.1 = (a+a'2).2.3. Eşdeğer kuvvet (idempotent) teoremi a+a = a ve a.2. Herhangi bir a elemanının tümleyeninin tümleyeni.4. Yani a+a'1=1.2 = 0+a'1.a'2 A.a'2+a'1. A. Tümleyen elemanı tektir. Teorem 2.12.a'2 A.1 =a'2. a+1 = 1 2.1 Teorem 2.1 gereğince sol taraf 0' dür.4. kendisine eşittir. Üreysel (generic) değişken: Aksiyomlarda kullanılan değişkenler olup. 4.1 A.a+a'1.1 dual eşitlik benzer biçimde tanıtlanır.2 ve A. o halde 0'=1 dir.2 A. Tanıt: a+a = 1. 15 .a'2=0 olsun. Tanıt: A.3. a. 1'=0 olduğu dual aksiyomlardan yararlanarak tanıtlanır.2 =a A. a.3.2 = a'1. Yani a' tektir.1 A.a'1 A. Tanıt: Varsayalım ki a ya ilişkin farklı iki tümleyen elemanı a'1 ve a'2 olsun.

4.8.2 Diğer eşitlik dualite teoremince tanıtlanır.1 = 1.b = a.3.b = a a. yukarıda tanıtladığımız eşitliğin duali alınarak yapılır. Tanıt: a+a.3. 16 .1 A. b Boole cebrinin elemanları olmak üzere a+a.Tanıt: (a')' = (a' )'. Yutma teoremi: a. Teorem 2.c A.2 A.(b.3.b A. aX = aX = a[a+(b+c)] =a Teorem 2. 4.(a+b) A.1 A.b) .1+a.2. Teorem 2.7 = a dır O halde eşdeğerlik bağıntısının geçişlilik özelliği gereğince aX=aY=a (1) dır.1 = a+b A. Tanıt: a+a'b = (a+a') (a+b) A.9.c Teorem 2.1 =a A.3.4.3 =a A.2 = a+a.2.1 = (a' )' (a+a' ) = (a' )'.1 A. [(a' )'+ a' ] = a.) işlemleri için gruplandırılabilir. yani associative dir. a+(b+c) = (a+b)+c a.(a+b) = a eşitlikleri geçerlidir.3.2 A.2 A.2 A.a = a.(a'+b) = ab eşitlikleri sağlanır.2. X = Y olduğunu tanıtlayacağız.c dir.a+a'.7. 2.2 Teorem 2.4. Boole cebrinin herhangi iki elemanı arasında a+a' b = a+b a.a' = (a' )'.2 = a.1 Teorem 2.2 ikinci eşitlik.2 = a(1+b) A. Boole cebri (+) ve(.a+0 = (a' )'.4.7 ve aY = aY = a [(a+b)+c] = a (a+b)+a.c) = (a.a+(a' )'.2. Tanıt: X=a+(b+c) Y=(a+b)+c olsun.

Consensus teoremi a.1 (2) dır.1 A.4.2.11.c Tanıt: a.3.1 17 . O halde aksiyom 4 gereğince (a+b)' = a' b' dür.3.4. (a' b' ) = aa' b'+ba' b' A.1 Teorem 2.c = a.a2 .2 ve A.+a3)' = (a'1-a'2 a3 .a'n ) ve (a1.2. Tanıt: (a+b)+a' b' = [(a+b)+a' ] [(a+b)+b' ] A. matematiksel tümevarımla (a1+a2+. Dual olan ikinci ifade benzer biçimde tanıtlanır.a = [(a+a' )+b] [a+ (b+b' )] Teorem 2. Teorem 2.10.Diğer taraftan a' X = a' [a+ (b+c) = a' a+a' (b+c) = 0+a' (b+c) = a' (b+c) ve a' Y = a' [(a+b)+c) = a' (a+b)+a' c = a' a+a' b+a' c = 0+a' (b+c) = a' (b+c) geçişlilik özelliğiyle a' X = a' Y = a' (b+c) 1 ve 2 eşitliklerinden aX+a' X = aY+a' Y (a+a' )X = (a+a' )Y X=Y Yani a+(b+c) = (a+b)+c dir.b =0 dır.2 A.2 A.b + a' c + b.b + a' c + b.an) ' = a'1+ a'2+.4. De Morgan teoremi: Boole cebrinin birer elemanı olan a ve b arasında (a+b)' = a' b' (ab)' = a'+b' bağıntıları vardır.1 = 1.4.2.b + a' c + b. A.+a'n biçiminde genelleştirilebilir.2 A.1 Teorem 2.2.3 =1 Teorem 2.b + a'.c. A. 2.4.2 A. De Morgan teoremi.2.2.a = 0 b'+a'0 A.2 A. Dual eşitlik benzer biçimde tanıtlanır. . .9 = (1+b) (a+l) A.c = a.5 Diğer taraftan (a+b) ..2 A.

birleşim. Tanıt kümeler teorisinin aksiyomları ile Boole Cebri aksiyomları arasındaki karşılılıktan yararlanarak yapılabilir. fonksiyon sayısı f1 a1 a2 a3 b1 b1 b1 n p N = 2 = 8 dir.b2) olsun. Bütün fonksiyonlar aşağıda verilmiştir.B) (ø) (A) (B) (A.B) (A. m-elemanlı bir I kümesinin bütün alt kümelerinden oluşan bir kuvvet kümesi S.B) ' (ø) ∪ (ø) (ø) (A) (B) (A.14. Tanıt tekrarlanabilen elemanlı permütasyon tanımıyla kolayca yapılır.a3) ve B = (b1. S in N kardinalitesi (#S = N) N olmak üzere N( ) dir. kümeler kuramının (∪ ) birleşim.2.c Teorem 2.c. n Tanıt: Tanım 2.B) (A.B) (A.(B).13.1. S kümesinin elemanları için birleşin. (Tablo 2..6 da verilen n-değişkenli fonksiyon tanımı uyarınca.( a + a' ) = a. S → S ya tanımlanabilen farklı n-değişkenli fonksiyon sayısı. S kümesine ilişkin işlemlerin tanım bağıntıları.B) (A) (ø) (A) (ø) (A. (A).) (A) (B) (B) (B) (A. Z={A.B) (A.(AB)} kümesi.a2. ∩ (A) (B) (A.3 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar Teorem 2. Yani her bir permütasyon bir fonksiyona karşı düşer.B) (A) (A) (A) (A. kümeler kuramının kesişim. #A = p = 3 ve #B = N = 2 dir.2..b + a' c + b.b + a'. Örnek 2.= a. f7 f2 f3 f4 f5 f6 f8 b2 b2 b2 b1 b2 b2 b2 b1 b2 b2 b2 b1 b2 b1 b1 b1 b2 b1 b1 b1 b2 3 Teorem 2. Örnek 2. 1 ve 0 birim elemanları sırasıyla (A.B) (ø) (ø) (ø) (ø) (ø) (ø) (A.b + a' c + a b c + a' b c = a b (1 + c ) + a' c (1+ b) = a. olduğuna göre. A’nın kardinalitesi #A=p ve B nin kardinalitesi #B=N.B} kümesinin alt kümelerinden oluşan S= { (ø). tümleyen işlemleriyle bir Boole cebri oluşturur. f : A → B tanımlanan farklı fonksiyon sayısı.1).xS kümesindeki eleman sayısı N 18 n yani N .B) (A..B) (B) (ø) (ø) (B) (B) (B) (A) (A. bağımsız aksiyomların sağlandığı görülür Tablo 2. A = (a1.1.B) ve ø kümeleri alınarak. tümleyen işlemleriyle bir Boole cebri oluşturur. kesişim ve tümleyen işlemlerine ilişkin tanım tabloları aşağıda verildiği gibidir. S in n kez kartezyen çarpımı olan S n = SxSx. (∩ ) kesişim.B) (ø) (A) (B) (A.B) (ø) a) Birleşim işlemi b) Kesişim işlemi c)Tümleyen 2.B) (A.B) (A.B) (B) (A. N farklı işaretin tekrarlanabilir p li permütasyonları (devşirim) sayısı olan N p dir.

N = 3. . Tablo 2. .tekrarlanabilen farklı elemanın n li permütasyonları sayısı kadardır (#S =N ). Bir başka yaklaşımla formül biçiminde ifade edilebilen Sn → S e fonksiyonlardır.S3) olduğuna göre f:S → S e tanımlanan iki değişkenli (3 ) 9 n 2 fonksiyon sayısı.12 den dolayı S → S'e fonksiyon sayısı N n n (N ) n n dir. S = (S1. Boole fonksiyonunun uzunluğu: Boole fonksiyonunun formülle verilen ifadesinde tekrarlanmış veya tekrarlanmamış sabitler. n = 2 olduğundan N(N ) = 3 =3 = 19683 dür. (. .4 Boole ve Boole Olmayan Fonksiyonlar Tanım 2. . Boole olan fonksiyonların dışındaki bütün fonksiyonlara Boole olmayan fonksiyon denir. İlk iki sütun sırasıyla x1. . Örnek 2. tekrarlanmış veya tekrarlanmamış değişkenler ile tekrarlanmış veya tekrarlanmamış işlemlerin toplam sayısıdır. .2. . de gösterilmiştir. F = a. . . . . Bir fonksiyon. x2 . f19683(x1 x2) a3 a3 a3 a3 a3 a3 a3 a3 a3 n 2 2. . n-değişkenli Boole fonksiyonu: x1. Örneğin f1= (x1+x2)' ve f2= x'1. Diğer sütunlardan her biri bir fonksiyona karşı düşer. yazılış biçimine göre farklı uzunlukta olabilir. . f = x1 1 uzunluklu fonksiyona. .2.). Üç elemanlı bir kümeye ilişkin tanımlanabilen iki değişkenli fonksiyonlar. S kümesindeki her bir elemana S kümesinde bir eleman karşı düşüren fonksiyona denir. . . . S kümesinde 2 2 N = 3 = 9 eleman vardır ve tablo 2. . . .xn değişkenlerine (+).S2.. . . Öyleyse Teorem 2.14. f = x1+x2 ise 3 uzunluklu fonksiyona birer örnektir.13. x1 x2 a1a1 a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 f1(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a1 f2 (x1 x2) f3(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a2 . . .. x2 bağımsız değişkenlerinin aldığı değerlere karşı düşer. .x'2 fonksiyonları eşdeğer olup birincisi 4 uzunluklu ikincisi ise 5 uzunlukludur.3.. f=x’i 2 uzunluklu. 19 n . Tanım 2. (‘) işlemleri uygulayarak. . .

x 0 i x i= i =1 f(x1....xn)| x' + f (x1....xn)+h(x1...xn)=a için f(x1...1 = a dır..xi.xi...xn)| f(x .....a....xi. . ...xn)...xn)= = 0 = f(x1.. xi =0 + xi ] (2) Tanıt: Önce ilk ifadeyi matematiksel tümevarımla sonra ikinci ifadeyi dual alarak tanıtlayalım. .. 1 i xi =1 J olup x' + f (x1..xi. .. f(x1x2.h(x1...xn)| xi =0 i xi =1 i Şimdi L ≤...xn)| xi =1 xi (1) [(x1.xn)| x xi =0 i xi =1 i h(x1.xn)=[g(x1.... .k için (1) ifadesinin geçerli olduğunu varsayalım ve L = k+1 uzunluklu bir Boole fonksiyonu için bu ifadenin geçerliliğini tanıtlayalım. .xi.xn)= xi için f(x1.xi. xn )olmak üzere n-değişkenli bir xi = 0 x'i + f (x1. L=1 uzunluklu Boole fonksiyonları için (1) ifadesi geçerlidir. ....xn)| x' + h (x1..xn) = g(x1..xn)= xJ için f(x1..xn)| xi =0 =0...xn)| veya duali f(x1..xn) ]' Bu olası üç farklı durumu ayrı ayrı inceleyelim....xn)| x xi =0 i xi =1 i 20 ..xn) | xi Boole fonksiyonu.. .xn) c) f(x1. .....xn)| x = xJ x'i+xJ xi = xJ(x'i + xi) = xJ1 = xJ f(x1.xi. a) b) f(x1... . f(x1.xn)=h(x1..xi. f(x1.xn)| =x xi =0 J ...Xn)| biçimlerinde yazılabilir...xi.x .xn)=a.. ..xn)| = a.xi..xi. .15.....xi...xi... . .. (k+1) uzunluklu bir Boole fonksiyonu k veya daha küçük uzunluklu g ve h fonksiyonları cinsinden ancak aşağıdaki üç farklı biçimde yazılabilir... f(x1.. x x i =0 i =1 dir... f(x1.xi.xi.. . L=1 uzunluklu Boole fonksiyonları f(x1. ....x .xn)| 1 =a olup xi =0 xi = f(x1..xi.xi.. .xn) = g(x1. ...xn)= xi dir.xn) f(x1. 1 i xi =1=1 olup f(x1.Teorem 2..xn)| xi = 0 x'i+1 xi = 0 + xi = xi dir.xn)| x'i + f (x1.xn)=g(x1..xn)| =x f(x . xi .xn) = f(x1....x2.xn)| xi = a x'i+a xi = a(x'i + xi) = a.xn)| x' + g (x1.. . f(x1. .xi.... ...... a) g ve h nın uzunlukları L veya daha küçük uzunluklu olduklarına göre g(x1..xn)|x =1 i +x'i ] [ f (x1..

15.x'2 .xn)| =f(x1. ..xn)| xi =1 [g(x1.xi... x'n+ f (0......xn) = [g(x1..xn)| + x'i ) ] xi =0 xi =1 = g' (x1.xn) + x2 f (0.xn)| x xi =0 xi =1 i = f(x1. xn+ f (1..xi.xi ..xi .....xn)| ..0...xi..xn) + x1 f (1.. ....xn) + x2 f (1.15 e göre açınımı ard ardına n kez uygulanarak f(x1.x'2 .....xi.......xn) c) xi =0| x'i + f (x1.0.1) x1x'2x3 xn+ ... geçerlidir.xi.xn)| xi x i =1 g(x1...........xi.xn)| x xi =1 xi =1 i x'i + f (x1.xi.xi.xn)| =f(x1.0.. 0...0.........xn) = x'1 f (0.1) x1.xn)| x' + g'(x1..... Boole fonksiyonlarının birinci tip kanonik açınımı: f : S → S e ndeğişkenli bir Boole fonksiyonu "çarpımlar terimleri toplamı" f(x1..xi.... x2.. x'i + g' (x1...1...... Teorem 2......xn)| xi =0+ xi =1 h(x1.xn)| xi x x i =0 i =1 L = k+1 uzunluklu f fonksiyonu için de verilen bağıntı geçerli olduğuna göre her zaman geçerlidir... xn) = x'1 f(0.+ f (1..1) x1x 2… n xn biçiminde ifade edilebilir.xi.x'2 x'n+ f (0.xn) ]' = [ g(x1.xn)|xi =1 xi ]' = [ (g' (x1..xn)| h (x1..... (2) eşitliği (1) eşitliğinin duali olduğundan....xn)| xi + xi ) ......x 2 xn bulunur.0) x'1.... 21 .xn) + x1 f (1..xi .xi.h(x1.xn)+h(x1..xn)|xi =0 x'i + g (x1.xi. x2.1..xn)| x'i + f (x1.. xn) = x'1 [ x'2 f (0...... Tanıt: Verilen fonksiyonun..xi.....xi.... x2........xi.........1.. (g' (x1.xi...xn)| g' (x1. 1.0.xn)| x' xi =0 xi =0 i +g (x1....xn) = f (0... ..xi . 1. x2..xn)| xi =1 xi + h (x1.0...yazılabilir.......x'2 xn+ f (1.... 0..xn)| xi =0 ]x'i ] xi +[g (x1.. .xn)| b) xi = 0 h(x1.xi... Öyleyse g(x1.. xn) ] = --= f (0...xi.xn)| xi =0 xi =1 xi =0 i xi =1 Consensus teoremi gereğince = g' (x1..1) x'1.xi.xi.xn) = g(x1..xi..xi...... teorem 2....1) x'1.xn)..xi. ........... xn) ]+x1 [ x'2 f (1.xn)| + g'(x1....xi..0) x'1.

0. . basamaklar değişkenlere karşı düşürüldüğünde. .. öyle ki ∆ f(0) = f(0. basamaklarda ki sayamaklar ilgili değişkenlerin aldıkları değerlerdir. basamaklar değişkenlere karşı düşürüldüğünde.tip kanonik açınımda çarpımlar terimlerine minterim denir Teorem 2. . sayamak 1 ise ilgili değişken kendi (x) olarak çarpımlar teriminde görülür.0) ∆ f(1) = f(0. . +Xn)] [ f (0.1. ..+x'n] .xn ) = 2 n ∑ f(i) m (x x .15 Minterim: Bir Boole fonksiyonuna ilişkin 1. 0 < i < 2n-1 olan 10 tabanında bir sayıdır. x'n ∆ m1 (x1x2 ..1) .0. Tanım 2... .0. .. f(i) ye ilişkin eşitliğin sağında fonksiyonun değişkenlerinin aldıkları değerlerin saptanması: i sayısının iki tabanındaki karşılığında. tip kanonik açınım bir başka biçimde f (x1x2 .. . xn) = x1x2 . f(2n-1) = f(1. .x i 1 2 −1 n) yazılabilir... bir basamaktaki sayamak 0 ise ilgili değişken tümleyen (x') olarak. xn) = x'1x'2 . ... . . . . ∆ n m2 -1 (x1x2 . . 22 .+x'n] biçiminde ifade edilebilir.[ Tanıt: Teorem 2..0.1.1)+x1+x2+. . x2 xn) = i= 0 f(1.1)+x'1+x'2+. xn . .. f(i) ve mi deki i. =[ f (0.1) ve ∆ m0 (x1x2 .1. xn) = x'1x'2 . .0) + x1 +x2 +.15 in duali alınarak tanıt yapılır. . xn dır. mi lere ilişkin eşitliğin sağındaki çarpım terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında.16 Boole Fonksiyonunun ikinci tip kanonik açınımı: f:Sn → S e ndeğişkenli bir Boole fonksiyonu "toplamlar terimleri çarpımı" f(x1..

+ x'n dır. f(1. bu fonksiyon yegane olarak belirlenmiş olur. . n Mi deki i 0 < i <2 -1 olan 10 tabanında bir sayıdır. X ve Y farklı olduğuna göre. Herhangi bir n-değişkenli Boole fonksiyonuna ilişkin 0. xn) = x1 + x2 +. Tanım 2.0)x'1x'2+f (0. fonksiyon tanımıyla çelişir. f(1. tip kanonik açınımda tanımlandığı gibidir Mi ler ise ∆ M0 (x1x2 .1 de verilen S kümesi için f:S → S e tanımlanan iki değerli bir Boole fonksiyonun 2 =2 = 4 adet 0. en az bir minterimin katsayısı X ve Y de farklı olmak zorundadır.17. Sonuç 2. Bu sonuç 1.1)x'1x2+f(1..0)x1x'2+f (1. öyle ki f(i) 1. sayamak 1 ise ilgili değişken tümleyen (x') olarak toplamlar terimlerinde görülür.1) = 1. tip açınım içinde benzer tanıt yapılır. . tip kanonik açınımda toplamlar terimlerine Makterim denir. Bir başka deyişle herhangi bir Boole fonksiyonu 2n özel değeriyle yegane olarak belirlenir. +xn ∆ M1 (x1x2 . O halde farklı iki 1. Teorem 2. Bu Boole fonksiyonuna ilişkin 1.xn ) = ∏ 2n −1 i=0 [f(i)+.. . Örnek 2.16 Makterim: Bir Boole fonksiyonuna ilişkin 2..1 simgelerinden oluşan tanım elemanı için aldığı değerler f(0. tip kanonik açınım bir başka biçimde f (x1x2 . Örnek 2. tip açınımı X ve Y olsun. xn) = x1 + x2 +. tip kanonik açınım 23 n 2 2 n . tip açınım olamaz.0) = A.4.1)x1x2 = Ax1x2. . . tip açınımlar yeganedir. ∆ n M2 -1 (x1x2 .xn )] yazılabilir.1 simgelerinin n-li permütasyonları sayısı (2 ) kadar olan tanım elemanına karşı düşen değer elemanları biliniyorsa.2. 2. bir basamaktaki sayamak 0 ise ilgili değişken kendi (x) olarak. .Mi (x1x2 .1. + x'n . 2.+x1x2+Bx1x2 dir. ve 2. xn) = x'1 + x'2 +.Bir Boole fonksiyonuna ilişkin 1. Mi ye ilişkin eşitliğin sağındaki toplam terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında basamaklar değişkenlere karşı düşürüldüğünde. .0) = 0.1) = B olsun.. ve 2. tip kanonik açınımlardan hemen görülmektedir. f(0. . Bu demektir ki fonksiyonun aynı bir tanım elemanına farklı iki değer elemanı karşı düşer. tip kanonik açınım: f(x1x2) = f (0. Tanıt: Varsayalım ki bir Boole fonksiyonun farklı iki 1.

aynı ise fonksiyon Boole fonksiyonudur. ( ' ) işlemlerinin oluşturduğu Boole cebrinde S2 → S e tanımlanan 2 değişkenli iki fonksiyon tablo 2. karar verilebilir. Boole olan ve olmayan fonksiyonlara örnek. O halde f2 Boole fonksiyonu olamaz. 1 (2. (AB) } kümesi ile (+) .2. Tablo 2.4 te. Örnek Boole fonksiyonu için S2 → S ilişkisi 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 0 B A 1 0 A 0 B B 1 0 AB B BA A BB 1 Sonuç 2. Verilen bir fonksiyonun Boole olup olmadığına.) tip kanonik açınım yazılır. ( .2. çift çizgi ile ayrılan 1. Örneğin x1x2 = AB domen elemanı için Boole fonksiyonunun aldığı değer. Oysa f1(0. ikinci bölgedeki f1 e ilişkin verileri sağlar. Verilen f:S2 → S fonksiyon Boole varsayılarak. 1.5. (A) .4 te verilen fonksiyon olup bir Boole fonksiyonudur. Çünkü tablo 2. N=4. n: değişken sayısı N=#S olduğuna göre. bölgede f1 in aldığı değerleri alan.B=B x1= B bulunur. 01 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 1 1 0 0 B B A 0 1 1 0 0 A A 0 0 B B B B 1 1 0 0 AB B B BA A A BB 1 1 S2 f1 f2 24 . Örnek 2. x2= B S2 S 00 A 01 1 Tablo2. veya 2.4. örnek 2. Bu fonksiyon tablo biçiminde tablo 2.1)+x'1+x'2] = (A+x1+x2) (x'1+x2) (B+x'1+x'2) dür.1 den oluşmuş 2n tanım elemanı için fonksiyonun aldığı değerden yararlanarak 1.1 deki işlem tanım tablolarından yararlanarak f(x1x2) |=Ax1x2+x'1x2 +B x1x2 = A A' B' +A' B + B A B = 0. fakat ikinci bölgede en az bir yerde f1 den farklı olan Boole olmayan çok sayıda fonksiyon verilebilir.A)=A olduğu halde f2(0. f2. (2.1)+x1+x'2] [f(1.1 de yerilen S={(Ø) . n=2 dir f1 fonksiyonu örnek 2.4 te verilmiştir. f2 fonksiyonu ise 0-1 den oluşmuş 2n =22=4 tanım elemanı için f1 in aldığı değerleri almaktadır. 0.B' + B. (B) .) tip kanonik açınım formülüyle bulunan değerlerden farklı ise fonksiyon Boole olmayan fonksiyon. 00 A A Tablo.f(x1x2) = [f(0. ) .3. Boole olmayan bir fonksiyondur.4 te çift çizgi ile ayrılan birinci bölgedeki verilerle f1 e ilişkin kanonik açınımlar. x1= A. Örnek 2.B+0.0)+x'1+x2] [f(1.3 de verilmiştir.0)+x1+x2] [f(0. Boole fonksiyonu olsaydı f1 in aynı olacaktı. tanım kümesinde arta kalan (Nn-2n) tanım elemanı için fonksiyonun aldığı değer. tip kanonik açınımlardan yararlanarak. S2 kümesindeki diğer tanım elemanları için Boole fonksiyonunun aldığı değer elemanları yukarıdaki herhangi bir açınım formülünden hesaplanarak bulunabilir.A)=0 dır.

tip 25 . N dir. tümleyen işlemleriyle oluşturduğu Boole cebrine iki değerli Boole cebri denir. 1.Diğer tanım elemanlarına karşı düşen değer elemanları bağımsız seçilemez. bütün anahtar fonksiyonları Boole fonksiyonu olup formül biçiminde ifade edilebilirler.5 İki Değerli Boole Cebri ve Anahtar Fonksiyonları Tanım 2.1 den oluşmuş 2 tanım elemanına karşı düşen değer elemanları bağımsız olarak seçilebilir. N n (N ) =N n (2 ) = 2 n (2 ) dir. çünkü açınım formülüyle yegane olarak belirlenirler. 2. Tablo 2. # S = N olduğuna göre f:Sn → S n-değişkenli Boole fonksiyonu sayısı n n (N ) n (2 dir. tümleyen işlemleri. İki değerli Boole Cebri: 0 ve 1 birim elemanlarından oluşan S={0. Anahtar fonksiyonları: İki değerli Boole cebrinde tanımlanan fonksiyonlara anahtar fonksiyonları denir.çarpma. teorem 2.4. Anahtar fonksiyonlarının 1.4 uyarınca ikili Boole cebrinde tanımlanan bütün fonksiyonlar Boole fonksiyonu olduğuna göre. kanonik açınımlar gereğince.5 te verilen toplama.N ] dir. Tanım 2.3.13 uyarınca N(N n (N ) n (2 ) n ) olduğuna göre Boole olmayan fonksiyon sayısı [N .1} kümesi için tanımlanan Sn → S e n-değişkenli fonksiyonların tamamı Boole fonksiyonudur. Boole fonksiyonları için 0. f:S → S e n-değişkenli Boole olmayan fonksiyon sayısı ise [N . Çünkü 1.N dir.20.veya 2. Tablo 2.1} kümesinin. O halde Boole fonksiyonu sayısı N n (2 ) n (N ) n n (2 ) Sonuç 2. tip kanonik açınımında katsayısı 1 olan minterimlere doğru. tip kanonik açınımında katsayısı 1 olan makterimlere yanlış.19. Tanım 2. 0 olan minterimlere ise yanlış minterim denir. S = {0.17. -N farklı işaretin 2 Ii permütasyonları sayısı. çarpma. tip kanonik açınımlarında yalnızca doğru minterimleri. Farklı seçim sayısı. 2. Sn → S e toplam fonksiyon sayısı. Doğru ye yanlış makterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 2.8 .1} kümesi için tanımlanan toplama. 0 olan makterimlere ise doğru makterim denir. S={0. tip kanonik açınımda yalnızca doğru makterimlerin düşünülmesi yeter. Tanım 2. 0 1 ' 0 0 1 0 0 0 0 1 1 1 1 1 0 1 1 0 İleride ki konularda iki değerli Boole cebrinin bir matematiksel model olarak temsil ettiği fiziksel sistemler üzerinde duracağız. Sonuç 2.5. Sonuç 2.N ) ] dir. + 0 1 . Doğru ve yanlış minterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 1.

tip kanonik açınımı f (x1x2x3) = Σ 2.. . .xn) = Π Doğru makterimler biçiminde yazılabilir.21 Doğruluk tablosu: İki değerli Boole cebrinde bir fonksiyona ilişkin tanım ve değer kümesi elemanlarını gösteren tabloya doğruluk tablosu denir. Tanım 2. ve fonksiyona ilişkin minterim ve makterimler.6.6 =[f(0)+M0] [f(1)+M1] [f(2)+M2)] [f(3)+M3] [f(4)+M4] [f(5)+M5]+[f(6)+M6] +f[(7)+M7] =[0+M0] [0+M1] [1+M2] [0+M3] [l+M4] [l+M5] [0+M6] [1+M7] 26 ... . .5. O nedenle 1. x2 x3 x1 f(x1x2x3) Minterimler makterimler i 2 1 f(i) Mi Mi 2 2 20 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 M0=x1+x2+x3 M1=x1+x2+x'3 M2=x1+x'2+x3 M3=x1+x'2+x'3 M4=x'1+x2+x3 M5=x'1+x2+x'3 M6=x'1+x'2+x3 M7=x'1+x'2+x'3 f(x1.açınımda 1.Bir Boole fonksiyonuna ilişkin doğruluk tablosu. Aşağıdaki Tablo 2.1.tip kanonik açınım ise f (x1x2x3)=Π 0.7 ile gösterilen anahtar fonksiyonu f(010) =f (100) = f (101) = f (111) =1 ve f(000) = f (001) = f(011) =f (110) = 0 olan bir fonksiyondur.m0+0 m1+1 m2+0 m3+1 m4+1 m5+0 m6+ 1 m7 = m2+m4+m5+m7 = x'1x2x'3+x1x'2x'3+x1x'2x3+x1x2x3 dır. veya Örnek fonksiyonun 1.3. Örnek 2.6 da bir anahtar fonksiyonuna ilişkin doğruluk tablosu ve minterim ve makterimler verilmiştir.5. Anahtar fonksiyonlarının bir gösterilimi de f(x1.x2. Tablo 2. tip kanonik açınımları f(x1.x2.7 = f(0)m0+f(1)m1+f(2)m2+f(3)m3+f(4)m4+f(5)m5 + f(6)m6+f(7)m7 = 0.x2. 2.x2. tip açınımda 0 olurlar ve fonksiyonun ifadesinde görülmezler.4.6.xn) = Σ Doğru minterimlerin 10 tabanındaki indisleri..xn) = Π Doğru makterimlerin 10 tabanındaki indisleri f(x1.xn) = Σ Doğru minterimler veya biçiminde olur.4. ve 2. Örneğin f(x1x2x3) = Σ 2. 2.

Boole olan fonksiyonlara ilişkin genel 1.M1. Bundan sonraki bölümlerde yalnızca ikili Boole cebri kullanılacaktır. 27 . bu cebirde tanımlanan anahtar fonksiyonları ve bu fonksiyonların minterim ve makterimler cinsinden nasıl yazıldığı gösterilmiştir.M3. Son olarak ta ikili Boole cebri.6 Özet Bu bölümde en genel anlamda Boole cebri ve bu cebirde tanımlanan Boole olan fonksiyonlarla Boole olmayan fonksiyonlar incelenmiştir. tip kanonik açınımlar verilmiştir.=M0.M6 =(x1+x2+x3) (x1+x2+x'3) (x1+x'2+x'3 ) (x'1+x'2+x3) dır 2. ve 2.

2 Önermeler Cebri ve İki Değerli Boole Cebri Bilindiği gibi önermeler cebri dilin matematiksel betimlemesinde kullanılır. Dildeki cümleler.ikili Boole cebri ile matematiksel olarak nasıl modellendirileceği incelenecektir.y' yi gerektirir x'+y x eğer ve yalnız y x=y xy+x'y' Teorem 3. önermeler cebrinin ( ∨ ) birleşim.1. Akım mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri akımın olup olmamasını simgeliyorsa.2.1. Dilde kullandığımız bazı cümleler. ( ∧ ) kesişim. Tanım 3. Boole cebrindeki {S} kümesinin 1 ve 0 elemanları.y Eğer x öyleyse y x→ y x.4. Tablo 3. Gerilim mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri gerilimin olup olmamasını simgeliyorsa. Y(yanlış) } kümesi ve aşağıda tablo 3.3.1. önermeler cebri ve Boole cebri karşılaştırması.BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ 1. çarpma( ∧ ). Tanım 3. bu dizge akım mantığı ile çalışıyor denir. Negatif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0'ın simgelediği gerilimden (akımdan) küçükse dizge negatif mantıkla çalışıyor denir.1 deki gibi betimlenebilirler. Tanım 3. Pozitif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0 ın simgelediği gerilimden (akımdan) büyükse dizge pozitif mantıkla çalışıyor denir. fiziksel dizgelerdeki elektriksel büyüklüklerin (akım veya gerilim) olup olmamasına karşı düşürüleceklerdir. Dildeki ifade Önermeler Cebrinde Boole Cebrinde olumsuz x -x Olumsuz x' x veya y veya ikisi de x ∨ y Birleşim x+y x ve y x ∧ y Kesişim x.2 te tanımlanan toplama( ∨ ). 28 . X ve Y önerme değişkenleri olup D(doğru) ve Y(yanlış) değerlerinden birini alırlar. bir Boole cebri oluşturur. S={ D(doğru). (`) olumsuz işlemleriyle aşağıdaki tablo 3. Buna göre "Bu gün Gümüşsuyunda yağmur yağabilir" bir önerme değildir ama "Bugün Gümüşsuyunda yağmur yağdı” bir önermedir. Bu betimlemede önermelerin özelliği ya doğru ya da yanlış olmasıdır. Tanım 3. bu dizge gerilim mantığı ile çalışıyor denir. olumsuz(-) işlemleri. 3.1 Giriş Bu bölümde sırasıyla önermeler cebrinin ve kapı elemanlarından oluşan sayısal dizgelerin.

Boole cebri aksiyomları sağlatılarak tanıt yapılabilir. Buna göre F önermesi: F = UVY'+UZ biçiminde bir Boole fonksiyonu ile ifade edilebilir. koşulların toplamı biçiminde görülecektir. Önerme fonksiyonu bir Boole fonksiyonu ile temsil edilebilir. Şimdi sırasıyla U. 1 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.Y. Örneğin yukarıdaki fonksiyondaki terimler U parantezine alınabilir.Tablo 3. toplamı biçiminde görülecektir. Örneğin aşağıdaki koşullardan en az biri ( VE/VEYA) sağlandığında doğru(D).2. çarpma ve olumsuz işlemlerinin tanım tablosu. aksi halde yanlış(Y) olan bir F önerme fonksiyonu düşünelim. içi boş ve çağrılmamışsa ve/veya b) Asansör çalışmakta ve kapısı açık koşulları altında doğru aksi halde yanlış olsun.VE kapısı (AND gate): Şekil 3. U: Asansör çalışıyor V: Asansör boş Y: Asansör çağrılmış . z': Kapı kapalı Koşullardan herhangi biri sağlandığında F = 1. 3. Bu Boole fonksiyonu üzerinde yapılacak çeşitli işlemler sonucu sözle anlatım farklı biçimlerde ifade edilebilir.3 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri Önce yaygın biçimde kullanılan kapı elemanlarını tanıyalım. Y→ 0 a karşı düşürülüp. Y': Asansör çağrılmamış z: Kapı açık . Bu lojik toplama işlemidir. 29 . Bu fonksiyon bir asansörün güvenilir çalışabilmesi için uyarı işareti üreten fonksiyonda olabilir.Z değişkenlerini aşağıdaki önermelerle tanımlayalım. 1. değişkenlerin çarpımıyla elde edilen koşulların. Bu işlem lojik çarpma işlemine karşı düşer. Herhangi bir koşul ise belli değişkenlerin birlikte 1 değeri almalarında (1). Yani F. herhangi bir değişkenin istenmeyen bir değer almasında (0) olacaktır. F önermesi. x y X∨ Y X∧ Y -x D D D D Y D Y D Y Y Y D D Y D Y Y Y Y D Tanıt: D→ 1. Önermeler cebri işlemlerinden toplama. sağlanmadığında ise F=0 olacaktır. a) Asansör çalışmakta. Netice olarak F önerme fonksiyonu.V.

3.3 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. TÜVE kapısının doğruluk tablosu ve gösterilişi 5.2 VEYA kapısının doğruluk tablosu ve gösterilişi 3. VEYA kapısı (OR gate): Şekil 3. 6.1 VE kapısının doğruluk tablosu ve gösterilişi 2.4 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. x 0 0 1 1 y (xy) ' 0 1 1 1 0 1 1 0 x y (xy) ' Şekil 3.5. x 0 1 x' 1 0 x x' Şekil 3. TÜVE kapısı (NAND Gate): Şekil 3. TÜVEYA kapısının doğruluk tablosu ve gösterilişi.TÜVEYA kapısı (NOR gate): Şekil 3.4. TÜMLEYEN kapısı (NOT gate): Şekil 3.Ayrıcalı-VEYA kapısı (Exclusive-OR gate): Şekil 3. x 0 0 1 1 y 0 1 0 1 (x+y) ' 1 0 0 0 x y (x+y) ' Şekil3.2 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. 30 .6 da giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. Tümleyen kapısının doğruluk tablosu ve gösterilişi 4. x 0 0 1 1 y 0 1 0 1 x+y 0 1 1 1 x y x+y Şekil 3.x y 0 0 1 1 0 1 0 1 xy 0 0 0 1 x y xy Şekil 3.5 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.

Bir kombinezonsal devreye ilişkin Boole fonksiyonu. Lojik devrelerde kullanılan tümleştirilmiş devreleri dört gruba ayırmak mümkündür.6.çıkış bağıntısı (tanım bağıntısı) formül biçiminde yazılarak ta kolayca bulunabilir. Mantık devresi: Sonlu sayıda kapı elemanlarından oluşan ve aynı bir girişine birden fazla çıkışın bağlı olmadığı birleşik devreye denir. VEYA. giriş-çıkış ilişkisi verilerek tanımlanmıştır. tümleyen işlemi için kullanılan küçük yuvarlak (o) işareti.7 de iki SSI elemanı örneği verilmiştir. 31 . Yani Ayrıcalı-VEYA kapısı girişler farklı işaretli ise 1 çıkışını. TÜMLEYEN kapıları çarpma. değişkenlerin tümleyenleri için de kullanılabilir. CMOS gibi ) Bu teknolojiler ve kapı elemanlarının iç yapısı bu dersin kapsamı dışında tutulmuştur. Kapı elemanları yukarıda gösterildiği gibi tek başlarına ticari olarak satılmazlar. İki giriş ve bir çıkışlı kapı elemanlarından bir SSI elemanda normal olarak dört tane bulunur. toplama. Şekil 3. aynı işaretli ise 0 çıkışını verir. Çıkış yelpazesi (Fan out) Bir kapı elemanından alınabilecek maksimum çıkış sayısına denir. Giriş yelpazesi (Fan in) Bir kapı elemanına uygulanabilecek maksimum giriş sayısına denir. Kapıların çıkışında.x y x ⊕y x 0 0 0 x ⊕y 0 1 1 y 1 0 1 1 1 0 Şekil 3.1 } kümesine VE. pozitif (negatif) akım (gerilim) mantıkları S={ 0. Tanım 3. Transistörlerle yapılan gerçekleştirilmelerde çeşitli teknolojiler kullanılmaktadır ( TTL.5.6 Ayrıcalı-VEYA kapısına ilişkin doğruluk tablosu ve gösterilişi. MOS. kapılara ilişkin giriş . Her bir kapı elemanının gerçekleştirilmesi için transistörlerden yararlanılır. tümleyen işlemlerine karşı düşürülerek. Tanım 3. SSI (Single Scale Integrated Circuits) Küçük ölçekli tümleşik devreler. Bu dersin kapsamı içerisinde kapı elemanları. Tanım 3. Tek giriş ve tek çıkışı olan tümleyen elemanından ise 8 tanesi ticari bir tümleşik devrede görülür. Ayrıcalı-VEYA kapısının VEYA kapısından ayrılması 11 girişi için de çıkışın 0 olmasıdır. SSI elemanlar içlerinde 10 kadar kapı elemanı bulunduran devrelerdir. iki değerli bir Boole cebri ile matematiksel olarak modellendirilebilirler. tümleştirilmiş devre olarak satılırlar.14. kapıların girişlerinde. Mantık devreleri.

Bu fonksiyonların bulunması devreler teorisindekine göre çok daha basit ve kolaydır. çeşitli yöntemlerle yapılmaktadır. Her bir kombinezonsal devreye bir Boole fonksiyonu (analiz). Bu tabloya karşı düşen Boole fonksiyonu.Oysa lojik devrelerde analiz işlemi. her bir Boole fonksiyonuna da en az iki kombinezonsal devre (sentez) karşı düşürülebilir. analiz için aranan fonksiyondur. Verilen bir kombinezonsal devreye karşı düşen Boole fonksiyonunun bulunması. Her bir giriş permütasyonu ve buna ilişkin çıkış. Buna göre aynı girişe. VLSI (Very Large Scale Integrated Circuits) Büyük ölçekli tümleşik elemanlar binlerce kapı elemanını kapsayan devrelerdir bu dersin kapsamında incelenmeyecektir. tanım gereğince girişler cinsinden yegane olarak belirlendiğine göre. 100-1000 kadar kapı elemanı bulunabilir. Kombinezonsal devre: çıkışları. LSI (Large Scale Integrated Circuits) Büyük ölçekli tümleşik devrelerde. girişleriyle yegane olarak belirlenen mantık devrelerine denir. Örneğin şekil 3. Örneğin mikroişlemciler bir VLSI elemandır. farklı çıkışlar veren mantık devresi kombinezonsal değildir.7 Pratikte kullanılan iki SSI tümleşik devre şeması MSI (Medium Scale Integrated Circuits) Orta ölçekli tümleşik devreler. Analizi yapılacak devre giriş ve çıkışları belirlenmiş bir kapalı kutu olarak verilmiş olsun. her bir çıkışa ilişkin bir Boole fonksiyonun bulunmasıyla yapılabilir. İlerde göreceğimiz gibi bu devreler ardışıldır. x1 x2 x3 Kombinezonsal devre f 32 . düğüm yöntemleri gibi.8 de üç girişli ve tek çıkışlı bir kombinezonsal devre ve buna ilişkin doğruluk tablosu verilmiştir. devreler teorisinde. Analiz işlemi. devrede gözlenerek bir doğruluk tablosu oluşturulur. her bir girişe bir bağımsız değişken karşı düşürülüp fonksiyon olarak bulunur.14 vcc 13 12 11 10 9 8 vcc 14 13 12 11 10 9 8 grd grd 1 2 3 4 5 6 7 1 2 3 4 5 6 7 vcc: besleme gerilimi grd:toprak Şekil 3. Kombinezonsal devrenin çıkışı. bu fonksiyon f = x1x2 + x'3 Boole fonksiyonuna eşdeğerdir. içersinde 10100 kadar kapı elemanı bulunduran devrelerdir ve bu dersin kapsamında incelenecektir.7. yine bu dersin kapsamında incelenecektir. İleride nasıl elde edebileceğimizi göreceğimiz gibi. bilindiği gibi. devrenin analiz edilmesine karşı düşer (Giriş/çıkış ilişkisinin analitik ifadesi).örneğin çevre. Tanım 3.

Tutulacak yol. Seviye ye karşı düşer. bir kapalı kutu biçiminde değil de. x1 x2 x1x2 f =x1x2+x3' x'3 x3 Şekil 3. n-değişkenli bir Boole fonksiyonuna. her kapının tanım bağıntısını kullanarak..Girişler bağımsız egişkenler x1 x2 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 Bağımlı değişkenler x3 0 1 0 1 0 1 0 1 f 1 0 1 0 1 0 1 1 x1x 0 0 0 0 0 0 1 1 x3’ 1 0 1 0 1 0 1 0 x1x2+x3’ 1 0 1 0 1 0 1 1 Şekil 3. VEYA kapısı 2. kapı elemanlarında oluşmuş devrenin bulunması.8 Örnek kombinezonsal devreye ilişkin doğruluk tablosu ve karşı düşen Boole fonksiyonu. sentez işlemi. Sonuç çarpımlar terimlerinin toplamı VE-VEYA devresidir. VE kapıları 1. VEYA kapısının çıkışında. 33 . doğruluk tablosuna gerek olmadan. n-girişli VE kapılarının çıkışlarının bir VEYA kapısının girişine verilmesiyle. 1. çarpımlar terimlerinin toplamı olan fonksiyon da. iki seviyeli olarak elde edilir. 1. en az iki kombinezonsal devre karşı düşürülebilir. tip kanonik açınımlardan yararlanarak. formül biçiminde bulunabilir. Bu durumda analiz için gerekli olan fonksiyon. tip kanonik açınım için çarpımlar terimleri.9 Bir kombinezonsal devreye karşı düşün Boole fonksiyonunun bulunmasına örnek Giriş ve çıkışları belli (doğruluk tablosu veya fonksiyonu belli) bir kutuya ilişkin. her birine birer tane olmak üzere. n-girişli VE kapılarıyla. Analizi yapılacak kombinezonsal devre. kapı elemanları ve bağlantılarıyla verilmiş olsun. lojik devrelerde en az iki çözümlüdür.9 de bir örnek verilmiştir. Şekil 3. kapı çıkışının girişleri cinsinden yazılması ve bu işleme devrenin çıkışına gelinceye kadar devam edilmesidir. ve 2.

10 b de de aynı fonksiyonun 2. 2. iki seviyeli bir kombinezonsal devre elde edilir. Seviye ye karşı düşer. Sonuç toplamlar terimlerinin çarpımı VEYA-VE devresidir. tip kanonik açınımına ilişkin iki seviyeli kombinezonsal devreler en genel biçimde verilmiştir.11 de verilmiştir. 34 . . genel olarak söylenebilir. tip kanonik açınımına ilişkin. . . . 1. .1. f 2. şekil 3.seviye .4 = (x1+x2+x3) (x1+x2+x'3ı (x1+x'2+x3) (x1+x'2+x'3 )(x1+x2+x3) fonksiyonuna ilişkin iki iki seviyeli kombinezonsal devre Şekil 3. .6. Şekilde görüldüğü gibi.3.2.7 = x1x'2x3+x1x2x'3+x1x2x3 = Π 0. benzer biçimde. seviye 1. seviye (a) çarpımlar terimlerinin toplamı (b)toplamlar terimlerinin çarpımı Birinci tip Kanonik açınım İkinci tip kanonik açınım f = ∏ (f (i ) + Mi ) f = ∑ f (i )mi Şekil 3. iki-kapı elemanı gecikmesinin toplamı kadar olduğu. İki-seviyeli gerçekleştirilmelerde devrenin cevap verme süresinin. f . Şekil 3. . . VEYA kapıları 1. seviye 2.. önce VEYA kapıları sonra VE kapısı kullanılarak. VE kapısı 2.. .10 Bir Boole fonksiyonuna ilişkin iki iki-seviyeli en genel biçimde kombinezonsal devre. Örneğin f(x1x2x3) = Σ 5. tip kanonik açınım için de.10 a da bir Boole fonksiyonunun 1. . .

bu işlemler (elemanlar) bir bütün oluşturuyor denir. tümleme işlemleriyle ifade edilirler.9. tümleyen ve çarpma işlemleriyle x + y = ( x'. Minimal bütün işlemler (elemanlar): Bütün işlemlerin (elemanların) sayısı minimum ise bu işlemler (elemanlar) bir minimal bütün oluşturuyor denir. benzer biçimde tanıtlanabilir. İkincisi için. TÜMLEYEN elemanları) ile çarpma ve tümleyen (VE. Tanıt: x. çarpma. Bütün Boole fonksiyonlarının 1. eksik olan çarpma işlemi.8. TÜVE veya TÜVEYA işlemleri (elemanları) birer minimal bütün oluştururlar.y' )' biçiminde elde edilir. 35 . TÜMLEYEN işlemleri) bir bütün oluştururlar.y = [ (x+x)' + (y+y)' ]' x + y = [ (x+y)' (x+y)' ]' x' = (x+x)' dır. Teorem 3.x1 x2 x '3 x1 x '2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x '3 x1 x '2 x3 x1 x '2 x '3 x '1 x2 x3 f f Şekil 3. Tanım 3. kanonik açınımları vardır ve bu açınımlar toplama.11. tümleyen ve toplama işlemleriyle xy = ( x' + y' )' biçiminde elde edilir. VEYA. Bütün işlemler (elemanlar): Herhangi bir Boole fonksiyonu.3. Toplama ve tümleyen işlemleri (VEYA. Tanım 3. tümleme işlemleri (VE. TÜMLEYEN kapı elemanları) bir bütün oluştururlar. ve 2. Şöyle ki x.y = [ (xy)' (xy)' ]' x + y = [ (xx)' (yy)' ]' x' = (xx)' olduğundan TÜVE işlemi bir minimal bütün oluşturur. eksik olan toplama işlemi. TÜVEYA işleminin minimal bütünlüğü. belli işlemlerle (elemanlarla) ifade edilebiliyorsa (gerçekleştirilebiliyorsa). Burada yalnız çarpma ve tümleyen işlemleri vardır. Teorem 3.4. Bir örnek Boole fonksiyonuna ilişkin iki iki-seviyeli kombinezonsal devre. Tanıt: İlki için. Burada yalnız toplama ve tümleyen işlemleri vardır. Örneğin toplama. çarpma. O nedenle bu işlemler birer bütün oluştururlar.

seviye 1.+ x'n) = (x1. Şekil 3.. gerektiğinde aynı tip kapı elemanlarıyla gerçekleştirmek olasıdır. Teorem gereğince tümleyenin tümleyeni kendisine eşittir.seviye 2.Şekil 3.3. elde edilen çizgeye denir. seviye 1. f = f = f 1. elde edilen devre ilk devreye eşdeğer. VE kapılarının çıkışlarının tümleyenlerini ve VEYA kapılarının girişlerinin de tümleyenlerini aldığımızı düşünsek. bütün kapıları TVE kapılarıyla yer değiştirdiğimizde..xn)' dir. 36 .seviye 2. Tanım 3. Tümleşik devre teknolojisi açısından bu sonuç yararlıdır. Öte yandan bütün girişleri tümleyen olan bir VEYA kapısı bir TVE kapısına eşdeğerdir.12 Yalnızca TVE kapıları kullanılarak bir Boole fonksiyonunun en genel gerçekleştirilişi Benzer biçimde 2 kanonik açınım için de yalınızca TVEYA kapılarıyla ( bütün kapıları TVEYA kapılarıyla değiştirerek) en genel bir devre verilebilir. seviye 2.8 a da verilen iki seviyeli devrede.tip kanonik açınıma karşı düşen iki-seviyeli gerçeklemede. Bakınız Şekil 3. giriş çıkış açısından sonuç değişmeyecektir. b) Örnek mantık devresine ilişkin çizge Şekil.12a daki mantık devresine ilişkin çizge. Görülüyor ki bütün Boole fonksiyonlarını.x2. x1 x2 x3 A C f x1 x2 B A x3 B C f a)Örnek mantık devresi. Örneğin şekil 3.12. üstelik bütün elemanları aynı tip kapı elemanlıdır. Bir mantık devresi ve çizgesi. Bu sonuca göre 1..x3... çünkü De Morgan teoremi gereğince (x'1+ x'2+ x'3 +.12 b de verilmiştir. seviye Şekil 3.12.10. her bir giriş ve çıkışa da işaretin akışına göre yönlendirilmiş bir topolojik eleman karşı düşürülerek. Bir mantık devresine ilişkin graf (çizge): Her bir kapı elemanına bir düğüm.

. en az bir kapı elemanı vardır" önermesinin doğru olduğunu tanıtlayalım.5.13. varsayım gereğince. girişleri yalnızca devrenin girişleri olan.13. . bu devreye geri beslemeli devre denir. Örneğin Şekil 3. topolojik elemanların yönleri doğrultusunda ilerleyerek. Bunlara da 2 kapıları diyelim. Kombinezonsal olan bir geri beslemeli mantık devresi. kapı elemanları sonlu ve devre birleşik olduğundan. O halde devre kombinezonsaldır. Tanım 3. yani ileri beslemeli bir mantık devresinde.Tanım 3. 1 ve 2 kapı çıkışları yalnızca x1. varsayımla çelişir. yalnızca devre girişlerini veya bir alt kümesini giriş kabul eden. varsayım gereğince.xn girişleri cinsinden ifade edilebilir. Varsayalım ki bu önerme yanlış. A ve B düğümleri arasında bir yol vardır denir. Bu devrenin ileri beslemeli olmadığını gösterir. Tanım 3. Tanım 3. 37 . Böyle devam edilerek devrenin çıkışlarına varılır. Herhangi bir kapı elemanı seçelim.24. Çevre: İki ucu birleşik yola çevre denir. İleri beslemeli bir mantık devresi kombinezonsaldır. Yukarıda sözü edilen kapılara 1 kapıları diyelim. kombinezonsal veya kombinezonsal olmayan (ardışıl) olabilir. Tanıt: Önce "ileri beslemeli bir mantık devresinde. Her bir kapı çıkışı daha öncesine giderek yegane olarak x1. O halde varsayım yanlış. .6. Bu yeni kapı elemanı da. bir B düğümüne varılıyorsa. Geri beslemeli mantık devreleri. bir çevre içermeyen mantık devresine denir. Yol: Bir çizgeye ilişkin bir A düğümünden hareketle. bir başka kapı elemanının çıkışıdır. Öyle kapılar vardır ki girişleri x1. .12 b de verilen mantık devresi ileri beslemelidir.12. en az bir kapı elemanı vardır. İleri beslemeli mantık devresi: Çizgesi. bir çevre içeriyorsa. Şekil 3.xn le yegane olarak belirlenir. Teorem 3. bir başka kapı elemanının çıkışından beslenmek zorundadır. çıkışta x1. girişlerinden en az biri.13 de verilen geri beslemeli mantık devresi kombinezonsaldır.11. Böylece devam edilirse. Teorem 3. f çıkış fonksiyonu.xn ve 1 kapılarının çıkışları olsun. Geri beslemeli mantık devresi: Bir mantık devresine ilişkin çizge. girişler cinsinden yegane olarak belirlenir ve f= [(x'1+ f ) x2 + x1 ]x3 = [(x'1+ f + x1 ) (x2 + x1) ] x 3 = ( x1+x2)x3 dür x '1 x 2 x1 x3 f Şekil 3. xn girişleriyle belirlendiğine göre. Tanıtı bir örnek üzerinden yapabiliriz. aynı bir devre elemanı iki defa hesaba katılmak zorundadır.

kapı elemanlarından oluşan devrelerle nasıl gerçekleştirilebileceği konuları ele alınmıştır. 111.t3 anları için x1x2x3= 000. x1 x 2 x1 x3 f f = [(x 1 + f) x 2 + x 1 ] x 3 = (x 1 + f) (x 1 + x 2 ) x 3 = (x 1 + x 2 f) x 3 = x 1 x 3 + x 2 x 3f x1 x2 x3 f t0 0 0 0 0 t1 0 1 1 0 t2 1 1 1 1 t3 0 1 1 1 Şekil 3. 3. 38 . devre kombinezonsal olamaz. Belli bir davranış biçimi betimleyen Boole fonksiyonlarının.0. Uygulanan giriş dizisi ayrıca tablo biçiminde verilmiştir. 011. Aynı 011 girişi için çıkışlar farklı olduğundan.Şekil 3.1.4 Özet Bu bölümde iki değerli Boole cebrinin uygulandığı önermeler cebri ve kapı elemanlarından oluşan mantık devreleri incelenmiştir.Kombinezonsal olmayan (ardışıl) bir geri beslemeli mantık devresi. Bu devrelerin davranışlarının Boole fonksiyonlarıyla temsil edilebileceği gösterilmiştir. kombinezonsal değil.t1. f=x1x3+x2x3f olup sırasıyla t0. çıkışlar 0.14 de verilen.t2.1 dir. 011 girişleri uygulandığında. 14. geri beslemeli devre. ardışıldır.

g ye f in minimal fonksiyonu denir. Minimal (indirgenmiş) fonksiyon: Bir g fonksiyonu. tutulan yol. gerçekleştirilmesi üzerinde durulacaktır. 1. fonksiyonların bulunmasıdır. tanımlanması oldukça zor bir kavramdır. Bu bölümde ise sentezin. analiz sorunu incelenmişti.1. sentez sorunu da ele alınmış. hata saptanması bakımından karmaşık olabilir. ve 2. fakat karmaşıklığı daha az olan. bütün kriterlere cevap yerebilen. f(x1x2x3) = Σ 0.BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ Önceki bölümde. verilen bir fonksiyona eşdeğer. hata saptamasının kolaylığına.7 f(x1x2x3) = x'1x'2x'3 + x'1x'2x3+ x1x'2x3 + x1x2x'3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3) = x1x2+x1x3 + x'1x'2 fonksiyonu tanıma uygun bir minimal fonksiyondur. birbiriyle çelişen sonuçlar verebilir. bir karmaşıklık tanımıdır. belli koşullar altında. nasıl yapılacağı örneklerle incelenecektir. kolay onarılabilir olmasına. Örneğin eleman sayısı az olan basit bir devre. Örneğin fonksiyonun karmaşıklığı. eleman girişleri sayısına (giriş yelpazesi). f fonksiyonuna eşdeğer. Her bir fonksiyona ilişkin devreler Şekil. g2 eşdeğer fonksiyonu. Bundan sonraki adım da. tip kanonik açınımlara ilişkin genel iki seviyeli devreler verilmiştir. İdeal olanı.1 de verilmiştir. kapı devresinin bulunması.1. çarpımlar toplamı (toplamlar çarpımı) biçiminde. kapı devrelerine ilişkin Boole fonksiyonlarının bulunması. İstenen ideal tanımın yapılmasındaki güçlük nedeniyle. farklı eleman grupları kullanılmasına göre farklı biçimlerde tanımlanabilir. Bir Boole fonksiyonunun karmaşıklığı veya ona karşı gelen devrenin karmaşıklığı. Tanım 4. Değişik kriterlere göre bir fonksiyonun veya devrenin karmaşıklığı değişmektedir. Ayrıca bir Boole fonksiyonuna ilişkin. tanım gereğince minimal değildir. 39 .5.4. pratikte kombinezonsal devre sentezinin.6. çarpımlar toplamı biçiminde olmadığından. minimal karmaşıklık tanımının verilmesidir. gerçekleştirilen fonksiyonların devreleri. minimum sayıda minimum değişkenli terimden oluşuyorsa. Oysa g2(x1x2x3) = x1(x2+ x3) + x'1x'2 biçiminde yazılan.1 Giriş Amaç. gerçekleştirilmesinde kullanılan toplam eleman sayısına göre. Oysa çeşitli kriterler için. 4. daha az sayıda kapı elemanlarıyla.

Her minimal fonksiyon indirgenemeyendir. Bir başka deyişle minimal veya indirgenemeyen fonksiyonlar yegane değildir.x1 x2 x3 x1 x2 x1 x3 x1 x2 f x2 x3 x1 x2 g x1 g b a c (a) f = x1'x2'x3' + x1'x2'x3 + x1x2x3' + x1x2x3 + x1x2'x3 (b) g = x1x2 + x1x3 + x'1x'2 (c) g = x1(x2 + x3 ) + x'1x'2 Şekil.7 f(x1x2x3) = x'1x'2x'3 + x'1x2x'3+ x'1x2x3 + x1x'2x'3+ x1x'2 x3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3)= x'1x'3+x'2x'3+x2x3+x1x3 fonksiyonu indirgenemeyendir. 2.4. çarpımlar toplamı biçiminde olan ve herhangi bir değişkeni kaldırıldığında f le eşdeğerliği bozulan fonksiyondur. irredundant) fonksiyon: Bir f fonksiyonuna eşdeğer indirgenemeyen g fonksiyonu.5.2. fakat minimal değildir. Sonuç 1. Tanım 4. Gerçekleştirmede terimler kapı elemanlarına ve terimlerdeki değişken sayısı da giriş yelpazelerine karşı düşer.4. Minimal fonksiyona ilişkin devre.Tanıma uygun minimal ve minimal olmayan fonksiyonlar ve devreleri. seviyedeki elemanın giriş yelpazesi terim sayısı kadardır.2. genel gerçekleştirmeye göre hem kapı sayısı hem de kapılara ilişkin giriş yelpazeleri bakımından daha basittir. Sonuç 2. 40 . karşıtı doğru değildir. İndirgenemeyen ( irreducible.3. Önceki örnekteki f e eşdeğer g2(x1x2x3)= x'1x'3+x1x'2+x2x3 ile g3 (x1x2x3) =x'1x2 +x'2x'3+x1x3 fonksiyonları hem indirgenemeyen hem de minimal fonksiyonlardır. Örneğin f(x1x2x3) = Σ 0.1. Aynı bir fonksiyona ilişkin birden fazla minimal veya indirgenemeyen fonksiyon olabilir.

Teorem 4. tablo yöntemi olup. 4. g ye f için gerekir veya f. f in asal bileşeni olmayan. Çünkü p = x'1x2 de .1. İkincisi Karnaugh diyagramı yöntemidir. VE kapılarının sayısı. VE kapılarının giriş yelpazesi. Minimal fonksiyonların bulunmasına ilişkin iki yöntem verilecektir. 4. f tarafından örtülüyor (p→ f) ve p deki herhangi bir değişken kaldırıldığında f. veya f . verilen minimal fonksiyona ilişkin devrede. Asal bileşen (prime implicant) Eğer p çarpımlar terimi. Bir fonksiyona ilişkin. h→ f) x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 h 1 1 0 0 0 0 1 0 f 1 1 0 0 1 1 1 1 Tanım 4. gibi) fonksiyonların minimalleştirilmesinde.1 Tablo yöntemi Önce 1. Bu yöntem. p yi örtmüyorsa. tip açınım için verilen minimal fonksiyona ilişkin devrede. Tablo 4 1de. bağımsız değişken sayısı az olan (3.1. kolaylık sağlar. VEYA. g yi örtüyor denir. genel ve bilgisayar programlamasına elverişlidir. VEYA kapılarının sayısı. h yı örter (f⊇ h). VEYA kapısının giriş yelpazesi azalır. Birincisi.2. kapılarının giriş yelpazesi ve VE kapısının giriş yelpazesi azalır. bir çarpımlar terimi olsun ve f* da görülsün. Benzer biçimde 2. Tanıt: f e eşdeğer ve indirgenemeyen bir fonksiyon f* olsun.1 tip açınım için. tip kanonik açınım için minimalleştirmeyi inceleyeceğiz. sonra adımlarını ayrı ayrı inceleyeceğiz. Örten (cover) fonksiyon: g fonksiyonun 1 değerini aldığı her giriş için f fonksiyonu da 1 değerini alıyorsa. Örneğin f(x1x2x3) = x'1x2+ x1x3 + x'2x'3 fonksiyonu için p = x'1x2 bir asal bileşendir. x'1 ve x2 kaldırıldığında. Gerekir veya örten fonksiyonlara örnek (f⊇ h.4. indirgenemeyen fonksiyondaki çarpımlar terimleri asal bileşenlerdir.2 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması Bu bölümde önce yöntemi tanıtıp. sırasıyla geriye kalan x2 ve x'1 .4. Sırasıyla g→ f veya f ⊇ g ile gösterilir. tip sonra benzer yolla 2. (α) da. Quine McCluskey yöntemi diye de bilinen. (α) asal bileşen olmadığından en 41 . Tanım 3. p ye f in asal bileşenidir denir. f tarafından örtülmemektedir. Tablo 4.verilen h = x'1x'2+ x1x2x3 fonksiyonu f = x1+x'2 için gerekir (h→ f).5.4.

toplamları minimal fonksiyonu veren.1 =A bağıntısı düşünülmektedir. minimum sayıda asal bileşenler. f fonksiyonunu örtsünler ve ona eşit olsunlar. her iki terimde ortak ve aynı (k-1) değişkenlerden oluşan. f in bir asal bileşeni olmak zorundadır. 3. k değişkenli iki çarpımlar terimi. minimal fonksiyon yeganedir ve temel asal bileşenler toplamına eşittir. alt kümesinin bulunması gerekecektir. Bu teoremden. f* ile f in eşdeğerliği bozulmaz. Bu işleme "birleştirme işlemi" diyeceğiz. (k-1) değişkenli. değişkenler ve tümleyenleri bakımından tamamen aynı ve yalnızca bir değişken terimlerden birinde kendisi. bir çarpımlar terimi bulunur. (k) değişkenli iki çarpımlar teriminde. Bütün temel asal bileşenler bulunup. Temel asal bileşen (Essential prime implicant) Bir asal bileşen. değişkenler ve tümleyenleri bakımından tamamen aynı. bir terim kalır. bu iki terim birleşir. Temel asal bileşenlerin örttüğü asal bileşenler. diğerinde tümleyeni biçiminde görülüyorsa. 4. Birleşme sonucu. bir fonksiyonun minimalleştirilmesinde önce bütün asal bileşenlerin bulunması gerektiği ortaya çıkmaktadır. Birinci adımda.azından bir değişken silindiğinde. Aksi halde bulunan temel asal bileşenlere. 1. öyle minimum sayıda asal bileşen eklemeliyiz ki temel asal bileşenler ve seçilen bu asal bileşenler birlikte. (k-1) değişkenli bir çarpımlar terimine dönüşebilir. direkt olarak hemen yapılamayabilir. tablo yöntemiyle bir fonksiyonun minimalleştirilmesini üç adımda özetleyebiliriz. bir doğru minterimi örtüyor ve başka hiçbir asal bileşen aynı doğru minterimi örtmüyorsa. Bu birleşme sonunda. kuralı ileride verilecektir. f in bütün temel asal bileşenleri. Yukarıdaki açıklamaların ışığında. farklı olan değişken kaybolur. (a) ise yalnızca bir değişkendir. 2. Tanım 4. (k-1) tane. f in bütün doğru minterimleri temel asal bileşenler tarafından örtülüyorsa.2 Asal Bileşenlerin Bulunması Belli koşullar altında. Bir başka deyişle f* daki bütün çarpımlar terimleri. bir tane. zorundadır. minimal fonksiyonda görülmezler. 4. Varsayımımızla çelişiyor o halde (α) asal bileşen olmak. değişkenden oluşur. Bu dördüncü adım. Geriye.1 42 . Sonra da bulunan asal bileşenlerden. Örneğin x'1x2x3x'4 + x'1x2x3x4 = = x'1x2 x3 ( x4 + x'4) = x'1x2x3.5. iki tane k değişkenli çarpımlar terimi yerine. yani atılırlar. sistematik. Matematiksel olarak Aa' + Aa = A (a+a') = A. Öyle ki A. g de görülmek zorundadır. fakat f* indirgenemez olmaktan çıkar. minimal fonksiyona hepsi birlikte alınır. bu asal bileşene Temel asal bileşen denir.2. f fonksiyonunun bütün doğru minterimlerinin. (k-1) değişken. f e eşdeğer indirgenemeyen veya minimal g fonksiyonu tarafından örtülmesi gerektiğinden.

iki tabanındaki sayıların temsil ettiği doğru minterimler karşılaştırılmadır. bütün gruplar bitinceye kadar devam edilir. olası olanlar birleştirilerek. Sonuçta yine aynı dizinli gruplar oluşturulur. 1. ard arda yapılarak. Elde edilen sonuç terimde. Tablo 4. dizinlenerek (indislenerek) sıralandırılır. √ ile işaretlenmiş terimler asal bileşenlerdir. iki tabanında temsil edildiklerinde. Komşu gruplardaki terimler.5. 43 . diğer basamaklardaki sayamaklar ise aynıdır.15 fonksiyonunun asal bileşenlerini bulalım. x1x2x'3x'4 + x1x2x3x'4+ x1x2x'3x4 + x1x2x'3x'4 = x1x2x'3 (x'4+x4) + x1x2x3 (x'4+x4) = x1x2 (x'3+ x3) = x1x2 Bu işlemlerin sistematik. İkinci adımdaki işlemler tekrarlanır.7. Bu işleme. (x'1x2x3x'4) ve (x'1x2x'3x4) çarpımlar terimleri. teker teker karşılaştırılıp. karşılıklı basamaklardaki ortak sayamaklar. i.2.2. bir biçimde yapılabilmesi için tutulacak yol adım adım aşağıdaki gibi özetlenebilir: 1. bir sonraki dizinli grupta ki her bir sayı ile karşılaştırılır. Örneğin x'1x2x3x'4 minteriminin iki tabanındaki temsili 0110 ile x'1x2x3x4 minteriminin iki tabanındaki temsili 0111 ile yapıldığında (bakınız bölüm 2. Birleştirilmeye uygun çiftler varsa birleştirilir. iki değişken. Aynı bir terimin birden fazla birleşmeye girebileceği gözden kaçırılmamalıdır. terimler birleştirilir. 1 sayısı (0 sayısı) yalnızca bir fark eden. doğru minterimlerin ikili tabanda temsil edilişlerinden yararlanarak. İşleme yeni bir birleştirilebilen terim bulunamayana kadar devam edilir. 2.8. Çünkü her biri f için gerekir ve başka bir çarpımlar terimi tarafından örtülmezler.13.= x'1x2x3 dür. değişken ve terim sayısı daha da azaltılabilir. yukarıda açıklandığı anlamda birleştirilmeye uygun değildir. daha kolay yapılabilir.b c de verilmiştir. birleştirilebilir. Doğru minterimler üzerinden yapılan birleştirme işlemi. içerlerindeki 1 sayısına göre. (-) kaybolan değişkenin bulunduğu basamakta görülür. f = Σ 0. birleşme işlemi ard arda uygulanarak. O halde birleştirme sonucu (011-)e karşı gelen terim x'1x2x3 çıkar.9. farklı olan sayamakların bulunduğu basamağa (-) konur. Doğru minterimler öyle gruplandırılır ki aynı grupta olan doğru minterimlerin. Çünkü x3x4 gibi. 3.1. Örneğin aşağıdaki dört çarpımlar terimine. birleştirilen iki terimin. yalnızca bir basamaktaki sayamağı fark eden.5. Komşu gruplardan. 2 değişkenli. En küçük dizinli (indisli) gruptaki her bir iki tabanlı sayı. adıma ilişkin tablo. yalnızca bir basamaktaki sayamakları farklı ve aynı basamaklarda (-) işareti taşıyorlarsa. Bu adımda yapılan işlem öz olarak ikinci adımdakinin aynıdır. her iki terimde farklı biçimler de görülmektedir: birinde x'3x4 diğerinde x3x'4 biçimindedir. Anahtar fonksiyonlarının kanonik açınımları) görülüyor ki yalnız en az ağırlıklı basamaktaki sayamaklar farklı. bir çarpımlar terimi elde edilir. Böyle birleşmeye giren terimler √ ile işaretlenir. Bulunan gruplar. dizinli gruptaki her bir iki tabanlı sayı ile (i+1) dizinIi gruptaki her bir iki tabanlı sayı. ikili tabanda temsili olan sayılardaki 1 sayıları aynı olsun.l0. Sonuç olarak. aynen saklanır.2a da ve sonraki adımlara ilişkin tablolarda Tablo 4. Birleştirme işlemi.

13 1 .1 G4 √13 √5.2 G2 0 0 1 0 .5 0 1 0 1 . (-1-1) lere yani sırasıyla x'2x'3. asal bileşenler tablosu Tablo 4. x2x4 asal bileşenlerine varılmıştır.8.1 0 0 0 1 0 0 . Tablo 4. en az bir x işareti bulundurmalı ve asal bileşenlerdeki değişken sayısı olabildiğince minimal olmalıdır.9.10 1 0 . Örnek fonksiyona ilişkin asal bileşenlerin bulunmasındaki tablolar. satırlarında ise asal bileşenlerin bulunduğu tabloya.-01).15 .0 1 G'4 √7.8.1 1 1 √13.7 1 1 1 1 G'3 G5 √15 √5. (. sonuçta √ ile işaretlenmemiş (-00-). basamaktaki sayamak yerine (-) gelmiştir. 44 .1 5 (a) (b) G"1 G"2 G"3 x1 0.2. Bulunan asal bileşenlerin öyle bir minimal alt kümesi seçilmelidir ki bütün doğru minterimler örtülsün.13.1 0 1 √9. x'2x'4.0 1 √8 √1.15 (c) x2 0 0 1 x3 0 0 - x4 0 1 1 Örneğin Tablo 4.8 1 0 0 0 0 . x'3x4.5) (0-01) olarak aktarılmış.10 .5.9 0 1 1 1 √7 √8.1 1 1 .3. İşleme benzer biçimde devam edilmiştir. bir sütundaki doğru minterimi örtüyorsa. ve 5.0 0 1 √5 √1.7.13 5. bu satır ve sütunun kesiştiği yere x işareti konur. (0-01) bulunmuş.13 . de verilmiştir. Eğer bir satırdaki asal bileşen.2.2b deki tabloya (1.2.3 Asal bileşenler tablosu ve minimal fonksiyonların bulunması Sütunlarında. terimler √ ile işaretlenmiştir.Tablo 4.10 1.2a da gruplaşmalar yapıldıktan sonra G2 deki 1 ile G3 deki 5 birleştirilmiş. x1 x2 x3 x4 x1 x2 x3 x4 0 0 0 0 0 0 0 G1 √0 √0.1. seçilen asal bileşenlere ilişkin satırlarda. Örneğin Tablo 4.0 0 0 √2 √0.0 1 0 1 0 1 0 1 0 0 √10 √8. 4. de asal bileşenlerini bulduğumuz fonksiyona ilişkin.0 1 1 0 1 0 1 . fonksiyona ilişkin doğru minterimlerin.0 G'1 √1 √0. (-0-0).2. Kaybolan 2.9 0. Yani tablodaki her bir sütun. asal bileşenler tablosu diyeceğiz. 1.9 1 0 0 1 G'2 G3 √9 √2.

LSB (En az ağırlıklı bit) ise x5 değişkenine karşı düşürülmüştür.8.13. 0. ilgili temel asal bileşen √ ile işaretlenir. Çünkü sütundaki doğru minterim. Temel asal bileşenler saptandıktan sonra. Örneğin x2x4 ve x'2x'4 temel asal bileşeni.5.8. temel asal bileşenlerin örttükleri doğru minterimlerin bulunduğu sütunlar ile temel asal bileşenlerin bulunduğu satırların silinmesiyle bulanan tabloya indirgenmiş asal bileşenler tablosu diyeceğiz. x'1 x'1 x'1 x'1 x'1 x1 x1 x'2 x'2 x'2 x2 x2 x'2 x' x'3 x'3 x3 x'3 x3 x'3 x'4 x4 x'4 x4 x4 x'4 x' 0 1 2 5 7 8 x4 √ √ √ √ √ 9 0.4 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi Asal bileşenler tablosunda.29.7. Temel asal bileşenleri ayırt etmek için.31 fonksiyonu için asal bileşenler tablosu verilmiştir.1.3.2.2. Eğer temel asal bileşenler doğru minterimlerin tamamını örtmüyorsa.2.22. O halde iki minimal fonksiyon Tablo 4.9 0. 45 .15 √ x'2x'3 x'2x'4 x'3x4 x 2x 4 x x x ⊗ x1 x'2 x3 x'4 10 √ x1 x2 x'3 x4 13 √ x1 x2 x3 x4 15 √ Temel satır Temel satır x x x x ⊗ x ⊗ x x x x ⊗ dür. Örnek fonksiyona ilişkin asal bileşenler tablosu. fakat 1 ve 9 doğru mintermlerini örtmezler.Asal bileşenler tablosunun bir sütununda. Temel asal bileşenlere ek olarak x'3x4 veya x'2x'3 asal bileşenlerini alırsak bütün doğru minterimler örtülmüş olur.2.7.7.1. bu işaretin bulunduğu satıra ilişkin asal bileşen.15 doğru mintermlerini örter. örneğimizde x2x4 ve x'2x'4 temel asal bileşenleri 0.10 √ 1.23. Tablo 4. Temel asal bileşenin bulunduğu satıra temel satır denir. ⊗ biçimine dönüştürülüp.15.8.4 te f = Σ 0.13. yalnızca bu asal bileşen tarafından örtülmektedir.20. başka asal bileşenler eklemek gerekecektir.13 5. x işareti.9.4. MSB (En çok ağırlıklı bit) x1 değişkenine.5.8 ve 10 sütunlarının temsil ettikleri doğru minterimleri örter.13. yalnızca bir x işareti varsa.3. temel asal bileşendir.19. bunların örttükleri bütün minterimler √ ile işaretlenir. f = x2x4 + x'2x'4+x'3x4 ve f = x2x4 + x'2x'4+x'2x'3 4.10.

Temel asal bileşenlerin örttükleri doğru minterimler ise 3. 29. 31 dir. 46 . Bu demektir ki H ve I dan herhangi biri veya ikisi de (1) olduğunda. 23. minimal fonksiyonların bulunmasının genel bir yolu. indirgenmiş asal bileşenler tablosu Tablo 4. bir ve/veya daha fazla asal bileşen değişkeninin (1) olması. bütün doğru minterimler için benzer toplamlar terimleri oluşturulur. (0) doğru minterimi örtülür. indirgenmiş asal bileşenler tablosundaki.4. sütunundaki (x) lara karşı düşen. Minimal fonksiyonda bulunan asal bileşenleri belirleyen p önerme fonksiyonunun. toplamlar çarpımı biçiminde görünen. asal bileşenleri değişken alan. f indirgeyeceğiz fonksiyona ait bir doğru minterimin. 15. asal bileşenler tarafından örtülmesini. 0 1 3 √ 4 7 √ A=x2x3x5 B=x3x4x5 C=x'2x4x5 D=x1x'2x3x4 E=x1x'2x3x'5 F=x'2x3x'4x'5 G=x'1x'2x'3x5 H=x'1x'2x'4x'5 I=x'1x'2x'3x'4 13 √ ⊗ 15 √ 19 √ 20 22 23 √ x x x x x ⊗ 29 √ ⊗ 31 √ x x x x x x x x x x x x x x x x Görüldüğü gibi bu tabloda A ve C temel asal bileşenlerdir.5 te verilmiştir. 0 1 4 20 22 D x E x x F x x G X H X x I x x İndirgenmiş asal bileşenler tablosundan. bir önermeler fonksiyonunun tanımlanmasıdır. 7. Tablo. belli koşulların sağlanmasına karşı düşen. çarpımlar toplamı biçiminde olan. Ancak o zaman. Temel asal bileşenlerin bulundukları satırların. Bölümde. bir p önerme fonksiyonunu elde edeceğiz. bütün doğru minterimler örtülmüş olur. söz konusu edilen toplamlar terimlerinin çarpımı biçiminde olması gerekir. aksi taktirde H+I=0 olur ve (0) doğru minterimi örtülmez. toplamlar terimi olarak düşünebiliriz. silinmesiyle bulunan.5 teki (0) doğru minteriminin örtülmesini.Tablo. 19. örnek bir önerme fonksiyonu görmüştük.4 Örnek fonksiyona ilişkin asal bileşenler tablosu. İndirgenmiş asal bileşenler tablosundaki. bu doğru minterimin örtüldüğünü gösterir. 3. bu temel asal bileşenlerin örttükleri doğru minterimleri bulundukları sütunların. (H+I) ile ifade edebiliriz. Burada ise.4.Örnek fonksiyona ilişkin indirgenmiş asal bileşen tablosu. Örneğin Tablo 4. 13. İndirgenmiş asal bileşenler tablosundaki.5. Öyle ki ilgilenilen doğru minterimin. indirgenmiş tabloda.

minimal fonksiyonu. yukarıda bulduğumuz 4 minimal fonksiyondan.3. Şimdi de asal bileşen tablosu karmaşık olduğu zaman ve bütün minimal fonksiyonları değil de.22. Şimdiye kadar.27 buna ilişkin asal bileşen tablosu Tablo 4.19. seçilen asal bileşenlerdeki değişken sayısı minumum olmalıdır. p önerme fonksiyonu çarpımlar toplamı biçiminde düzenlenirse p = EHI+EFI+DFI+EGH+DFGH olur.26. önermeler fonksiyonundan yararlanarak bulurken.15.13.7.14.23. indirgenemeyen 5 fonksiyon arasından aşağıdaki 4 tanesi minimaldir.12. Örneğin D. satırlarındaki asal bileşenler.11. asal bileşen tablosunun incelenerek.4.25. ve 47 . H. diğerleri olmazdı.20. Bu ifadeden indirgenmiş asal bileşenler tablosunun kapsanabilmesi için en az üç satıra gereksinim olduğu anlaşılmaktadır.21. yalnızca bir tanesinin bulunması istendiğinde kullanılabilecek bir yöntem vereceğiz. yalnızca sonuncusu minimal olurdu.6. varsayalım G nin değişken sayısı 4 değilde 3 olsaydı.5 teki indirgenmiş asal bileşenler tablosu için p önerme P = (H+I) (G+I) (F+H) (E+F) (D+E) bulunur. E. p deki her bir çarpımlar terimini. f(x1x2x3x4x5) = A+C+E+H+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'2x3x4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+D+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x4+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+G+H = x2x3x5+ x'2x4x5+ x1x'2x3x'5+x'1x'2x'3x5+ x'1x'2x'4x'5 Bu yöntemle bütün minimal fonksiyonlar ve indirgenemeyen fonksiyonlar bulunmaktadır. tablodaki bütün doğru minterimleri kapsar. A ve C temel asal bileşenlerini de ekleyip 5 farklı. Göz önünde tutulması gereken bir konu.6a da verilmiştir. indirgenemeyen fonksiyon bulunur. bütün minimal fonksiyonların nasıl bulunacağı bir örnek üzerinde verildi. I.I.5.10. p nin ifadesindeki sonuncu terimdeki değişken sayısı diğerlerinden farklı olduğu için. G asal bileşenlerinden. örnek üzerinden verilecektir.18.H. Örnek fonksiyonumuz: f(x1x2x3x4x5) = Σ 1. aradığımız asal bileşen grubu alarak.Buna göre fonksiyonu Tablo 4. Bu amaçla tutulacak sistematik bir yol. Örneğin E.

örneğin H satırı yalnız 19 da x bulundururken G satırı 11 ve 19 da x bulundurmaktadır. bir U asal bileşenince de örtülüyorsa. Bu tabloda temel asal bileşen satırı yoktur ama. Genel olarak. bütün doğru minterimler. H ve G nin uzunlukları aynı olduğuna ve yalnızca bir minimal fonksiyon bulmak istendiğine göre H satırını kaldırabiliriz. Bu tabloda C ve E temel asal bileşenlerdir. Gereksiz olan V asal bileşenine ilişkin satır kaldırılır. D' yi kapsadığından ve hepsi de aynı değişken sayısında olduğundan H. F.6 Örnek fonksiyon ve ona ilişkin asal bileşen ve indirgenmiş asal bileşen tabloları √A=x'2x3 1 3 4 5 √ √ √ √ x x x x 6 7 10 √ √ x x x x 11 12 √ ⊗ 13 √ ⊗ 14 √ x 15 √ x x x x x x x x x x x x x x x x x x x x x ⊗ x x x x x x x x x x x 18 19 20 √ ⊗ 21 √ ⊗ 22 √ x 23 √ x 25 √ 26 27 √ √B=x'1x3 C=x1x'3x4 D=x1x'2x4 E=x2x'3x4 F=x'1x2x4 G=x'3x4x5 H=x'2x4x5 I=x'1x4x5 √ J=x'1x'2x5 ⊗ √ K=x1x2x'3x5 x a) Asal bileşenler tablosu. Bütün (10. Çünkü G asal bileşeni K nın örttüğü 19 doğru mintermini de örtmektedir.19.6 b de verilmiştir. H' yı. c) Satır indirgemesi yapılmış asal bileşenler tablosu Temel asal bileşenler A. 11 18 x x x x x x 19 x x 26 x x 10 x x C E G x 11 18 19 x x x x x 26 x 10 C D E F G H I x x b) İndirgenmiş asal bileşenler tablosu. Tablo 4.26) doğru minterimler C ve E tarafından örtüldüğünden minimal fonksiyon. Örnekte G.Tablo 4. V asal bileşenine karşı gelen satırı örtüyor denir. Tersi doğru değildir. F ve I' yı. bir V asal bileşeninin örttüğü.J ve K olup. daha önce bulduğumuz temel asal bileşenlerle f (x1x2x3x4x5) = x'2x3+x'1x3+x'1x'2x5+x1x2x'3x5+x1x'3x4+x2x'3x4 dür.6 c deki.11.B. 48 . bazı satırları kaldırmak olasıdır. ve minimal ifade de görülmek zorundadır. bunların örttüğü minterimler √ ile işaretlenmiştir.18. U asal bileşenine karşı gelen satır. E. sonuç indirgenmiş asal bileşenler tablosu bulunur. C. I ve D satırları kaldırılarak. Temel asal bileşenlere ilişkin satırlar ve örttükleri doğru minterim sütunlarının kaldırılmasıyla elde edilen indirgenmiş tablo Tablo 4.

İndirgenmiş asal bileşenler tablosunda. satır ve sütün indirgemesi yaparak minimal fonksiyon bulmaktır. sütundaki doğru minterim düşünülürken. bu sütun silinebilir. sonucu etkilemez. aynı zamanda j. gruptaki iki tabanındaki herhangi bir sayı. Bir asal bileşenler tablosunun i. (i+1) gruptaki herhangi bir sayıyla sıra ile karşılaştırılır. örtülen satır silinir. sütunundaki doğru minterim de E ve F tarafından örtüldüğünden. Aksi halde yukarıda anlatılan önermeler cebri kullanılarak bütün minimal fonksiyonlar bulunur. birleştirilir ve √ ile işaretlenir. Karşılaştırmaya artık birleştirmenin olası olmadığı duruma kadar devam edilir. O nedenle. Sonuçta birleştirilmemiş √ ile işaretli olmayan bütün terimler asal bileşenlerdir. Doğru olan mintermlere ilişkin iki tabanındaki sayılar. bulundurdukları 1 sayısına göre gruplandırılır. İndirgenmiş asal bileşenler tablosunda bir örten sütunlar varsa. 49 . 11 sütunu silinebilir. 4. Satır veya sütun indirgemesinin sırasının değişmesi.işareti konulur. Tablo yöntemiyle bir minimal fonksiyonun bulunması adım adım aşağıdaki gibi özetlenebilir. Temel asal bileşenlerin örttükleri doğru minterimlerin dışında kalan doğru minterimleri (√ ile işaretlenmemiş olanlar). örten minimum sayıda asal bileşen. Bu gruplar içerlerindeki 1 sayısına göre sıralandırılırlar. Çünkü i. Bu i ve j sütunlarının birlikte bulunduğu bir tablodan elde edilen minimal fonksiyon ile. Bunlara göre asal bileşenler tablosu düzenlenir. Aynı sayıda 1 bulunduran iki tabanındaki sayılar aynı gruptadırlar. Sütununda yalnızca bir tane x işareti bulunan doğru minterimleri örten asal bileşenler. j sütununda da x varsa j sütunu i sütununu örter denir. Bunların örttükleri bütün doğru minterimler √ ile işaretlenir. 1. O halde j sütunu silinebilir. 3. yalnızca i. satır sütun indirgemeleri (silmeleri) yaparak. 5. sütununu bulunduran indirgenmiş tablodan elde edilen minimal fonksiyon aynıdır. √ hemen görülüyorsa. Bu karşılaştırılan sayılar birleştirilebiliyorsa. basitleşen asal bileşen tablosunda. • • √ ile işaretli doğru minterimlerin bulunduğu sütunlar ve temel asal bileşen satırları silinerek indirgenmiş asal bileşenler tablosu bulunur. örnekte 10. sütunundaki doğru minterimin örtülmesi için E veya F asal bileşenleri seçilmek zorundadır. sütunların da indirgenmesi söz konusudur. bunlar seçilerek minimal fonksiyon(lar) bulunur. Kaybolan değişken yerine . 2. i. bir satır bir başka satırı örtüyorsa. 6. doğru minterimnleri örten minimum sayıda asal bileşen seçimi kolayca yapılabilir. sütundaki doğru minterim de düşünülmüş olmaktadır. 11. sütununda x olan her yerde. 7. Yalnızca bir minimal fonksiyonun bulunması yeterli oluyorsa. temel asal bileşenlerdir. bir minimal fonksiyonun bulunması açısından. İndirgenmiş asal bileşenler tablosunda.

(x'2+x3+x'4) olacaktı.29. (x'2+x3+x'4) toplamlar terimleri karşı düşecekti. Birleştirme işlemi ise (A+a) (A+a') = A+aa' = A olarak alınır.11. • Sonuç tabloda bulunan doğru minterimlerin tamamını örten.16.15. (x1+x2+x'5). adımda seçilen asal bileşenlerle.1 Karnaugh diyagramları Dört veya beş değişkenliye kadar fonksiyonların minimalleştirilmesini hızlandıran bir yöntem.23.3 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi Daha öncede belirtildiği gibi. x1x2 x3 00 01 11 10 0 2 6 4 0 1 1 3 7 5 x1x2 x3x4 00 01 11 10 12 8 0 4 00 01 11 10 1 3 2 5 7 6 13 15 14 9 11 10 50 . f = Π0.9.4. Boole fonksiyonun doğruluk tablosunun.13. Başlangıçta verilen f fonksiyonunun 2. minimal ifadelerin daha hızlı bulunması yöntemi.6. (x'2+x3). (x'1+x3+x'4). Bu durumda doğru olan maxterimler düşünülür. (x'1+x'2+x3+x'5).3. Minimal fonksiyon da bu terimlerin çarpımı yani g = (x2+x'3). Karnaugh diyagramı.6 da verilen fonksiyon • 4. 7.10. (x1+x2+x'5).7.7 de verilmiştir. benzer akıl yürütme. sırasıyla (x2+ x'3).22.25. minimalleştirilmesi esas alınmışsa da.31 İndirgenmiş asal bileşenler tablosunda.27 biçiminde verilseydi.K temel asal bileşenler ve C. 4.21.11. örnekteki A. tip kanonik açınımı verilen fonksiyonların.3.30.23. Karnaugh diyagramı yöntemidir.J.19.14.5.17.13. Her ne kadar bu bölümde.3.15.6.E asal bileşenlerine. Üç ve dört değişkenli fonksiyonlar için Karnaugh diyagramları Tablo 4. 8.28.19. bir sütunun örttüğü bir başka sütun varsa.7.12.18.10. minimum sayıda ve minimum değişkenli asal bileşenler seçilir.25.2. (x'1+x3+x'4). tip kanonik açınımına ilişkin minimal fonksiyonu bulmak için (=Σ1.22. (x'2+ x3).B. Şimdi bu yöntemi inceleyelim.12.20. düzenlenmesidir. Örneğin Tablo 4.18.24.g = Σ1.8.5.7 Üç ve dört değişkenli fonksiyonlara ilişkin Karnaugh diyagramları.27) düşünmek gerekirdi. Burada dikkat edilmelidir ki toplamlar çarpımı biçiminde bulunan g fonksiyonu .26. (x'1+x'2+x3+x'5). yalnızca 1.14. daha önce çarpımlar toplamı biçiminde bulunan f fonksiyonunun tümleyenidir. tip kanonik açınımı verilen fonksiyonlar için de yapılabilir. az değişkenli fonksiyonlar için. adımda bulunan temel asal bileşenlerin toplamı minimal fonksiyonu verir. Karnaugh diyagramı yöntemidir. amaca yardımcı olacak biçimde. 4.21. örten sütun silinerek sonuç indirgenmiş tablo bulunur. Tablo 4.20.4. 2.26.

yanlarında Karnaugh diyagramlarıyla temsil edilmişlerdir.8 de doğruluk tablosu ile verilen fonksiyonlar.b) Dört değişkenli f(x1x2x3x4)=Σ2. diğerlerine 0 konmuş. Fonksiyonun. 1 olduğu (2.7 =x'1x'2x3+x'1x2x'3+x'1x2x3+x1x2x3 fonksiyonun Karnaugh diyagramında gösterilişi. iki tabanındaki sayının.12. fonksiyonun 1 olduğu karelerin doldurulması ve 0 olduğu karelerin boş bırakılmasıdır.7) karelerine 1. sütun satır permütasyonu olan.7.3.1) için fonksiyonun aldığı değer yazılır. satırın kesiştiği yere f(x1x2x3) = f(1. 11.15=x'1x'2x3x'4+x'1x'2x3x4+x'1x2x3x4+x1x'2x3x4+x1x2x'3x'4+x1x2x3x4 Fonksiyonunun doğruluk tablosu ve Karnaugh diyagramı 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 x 1x2 x3 x4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 f 0 0 1 1 0 0 0 1 0 0 0 1 1 0 0 1 x1x2 x3x4 00 01 11 10 0 4 12 8 00 1 01 11 10 1 1 1 3 2 5 13 9 1 7 6 1 15 14 1 11 10 x'1x'2x3x'4 Görüldüğü gibi 1. sütun ve 2.1. 4 değişkenli diyagramın da.3. 0 1 2 3 4 5 6 7 x 1x2x3 0 00 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 f 0 1 1 1 0 0 0 1 x1x2 x3 00 0 1 1 01 1 1 2 3 11 6 7 10 4 5 0 1 1 Tablo 4. Yaygın kullanılan biçim. on tabanındaki karşılığı geçici olarak yazılmıştır. satırlar ise x3 bağımsız değişkeninin değerlerini (0. karelerin içine. 1 olduğu (1. Bu sayılar her zaman yazılmaz.3. sütunun kesiştiği kareye. 01. Tablo 4.Üç değişkenli fonksiyonlara ilişkin diyagramlarda.3. örneğin 3. karelere yalnızca fonksiyonun aldığı değerler yazılır. diğer karelere de 0 konmuştur. satır ile j.2.2. sütunlar x1x2 bağımsız değişkenlerinin ikili değer permütasyonlarını (00.1) göstermektedir. bir fonksiyonu temsil etmesi. 10). 2. sütun ve satırlar permütasyonlarının oluşturduğu tanım elemanına karşı düşen.7. Fonksiyonun. fonksiyonun değeri yazılır. diyagrama taşınmasında kolaylık olsun diye. benzer biçimde yapılır. i. 11.11. örneğin Tablo 4.8 a)Üç değişkenli f(x1x2x3) = Σ1.12. 51 .8.15) karelerine 1. fonksiyonun da.

Böyle karelere “komşu kareler” denir. f : S → S e bir fonksiyon için. yalnızca bir basamaktaki sayamaklar farklıdır. diyagramı önce bir silindir biçimine dönüştürüp sonra alt ve üst tabanları birleştirerek elde edilen tor yüzeyi düşünülerek. Şöyle ki diyagramda fonksiyonun 1 değerini aldığı. 4 değişkenli için 2 =1 6 dır. değişken sayısı kadardır. 2 kareye m. mertebeden alt küp denir Örneğin Tablo 4.3. Bu nedenledir ki. sütun) yararlanılarak bulunur: Eğer bir basamakta 1 sayamağı varsa. komşu kareler sayısı. bu doğru minterimler birleştirilerek kısaltılırlar. 9 a. Doğruluk tablosu verilen bir fonksiyonu. m6.6. m14. O nedenle bu dört 1. örneğin m6 ve m7 de fonksiyon 1 değerini alıyorsa.8). iki doğru minterim yerine x'1x2x3x'4+ x'1x2x3x4 = x'1x2x3 bir çarpımlar terimi yazılabilir. m-mertebeden alt küp: Her biri m tane kareye komşu. x1x2 x3x4 00 00 01 11 10 m3 01 11 10 x3x4 00 01 m15 11 10 m2 m7 m6 m14 x1x2 00 01 m4 11 10 x1x2 x3x4 00 00 01 11 10 m2 m11 m14 m10 01 11 10 m8 n n m5 m7 m6 4. diyagramdan. m5. 2 = 8. bir değişken dışında aynıdır. m2. komşu sütunların kodlarında. fonksiyona veya doğruluk tablosuna geçmekte kolaydır. Tanım 4. m15.2 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri Komşu iki karede. m6. birleştirilebilirler. Ortak kenarları olan karelere ilişkin mintermlerde. m7. Örneğin 3 değişkenli fonksiyonlara ilişkin 3 4 Karnaugh diyagramlarında bu sayı. m2. Diyagramın kenar karelerinin komşuları. 2. doğru minterimler. Karnaugh diyagramına aktarmak kolay olduğu gibi. m8. Tablo 4. örnekte görüldüğü gibi m7. aksi halde tümleyeni yazılır. m14 dür. m4. 1 ( 0) değerini m alan karelerden oluşmuş. Karnaugh diyagramlarının sütun ve satırlarının kodlanmasındaki sıra önemlidir.10 a da 1'lerden oluşmuş her bir kare. iki ayrı kareyle komşudur ve m 2 4 (2 = 2 = 4) tanedir. diğerleri aynıdır. ve m10 a komşu minterimler ( kareler) gösterilmiştir.9. bulundukları kareye ilişkin permütasyonlardan (satır. Diyagramdaki bir kareye. Bu doğru minterimlerin toplamı fonksiyonu verir (Tablo 4. S n kümesindeki eleman sayısı (2 ) kadardır.Karnaugh diyagramlarındaki kare sayısı. mertebeden alt küp oluşturur. 52 . o basamağa. Tablo 4. m6. bütün değişkenler.Dört değişkenli fonksiyona ilişkin Karnaugh diyagramındaki komşu karelere örnekler. m10 a komşu kareler sırasıyla m3. b ve c de sırasıyla m7. m11. daha kolayca görülebilir. ilgili değişkenin kendisi. fonksiyon 1 değerini alıyorsa.

Karnaugh diyagramındaki alt küpteki doğru minterimler için x1 değişkeni. bu değişken xi olarak çarpımlar teriminde görülür. c de 2. Çeşitli mertebeden alt küpler ve onlara karşı gelen çarpımlar terimlerine örnekler. Parantez içindeki ifade. Örneğin Tablo 4. bir sabittir. n bağımsız değişken sayısı olmak üzere. seçilmiş çeşitli alt küplerden yararlanılarak bulunabilir. yani çarpımlar teriminde görülmezler. Tablo 4. 1 e eşit. söz konusu alt küpteki doğru minterimler için. Bu 2 değişkenli fonksiyon. çarpımlar terimi x’1x4 te görülür.10 a. x2 ve x3 ün bütün permütasyonları da söz konusu terimlerde görülür. xi değişkeninin aldığı değerler değişmeyip. hep 1 kalıyorsa. x4 olarak görülür. iii. ortak (n-m) değişken parçası ile m değişkenin bütün permütasyonları görülür. x1x2 x3x4 00 00 01 11 10 x'1x4 1 1 01 11 10 x1x2 x3x4 00 00 01 11 10 1 x'1x2x'3 1 x'2x3x4 01 1 1 11 10 x1x2 x3x4 00 00 1 01 11 10 1 1 1 x'2 01 11 1 1 1 1 x1 10 1 1 1 1 1 1 4. hep 0 değerini almaktadır ve x’1. kaybolurlar. Tablo 4. Çünkü alt küpte bulunan 2 terimde. xi değişkeninin aldığı değerler değişmeyip. Örneğin Tablo 4. iki 1.3. x1 ve x4 değişkenleri bütün karelere ilişkin terimlerde ortaktır. bu değişken x’i olarak çarpımlar teriminde görülür. b. Tablo 4.10 a da Karnaugh diyagramı ile verilen fonksiyon için. 1 ve 3 mertebeden küpler ve ilgili çarpımlar terimleri gösterilmiştir. sanki bütün minterimleri doğru olan. minimal fonksiyon. hem 0 hem de 1 olabiliyorsa. x2 ve x3 değişkenleri. xi değişkeninin aldığı değerler.gibi düşünülebilir.3 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması Karnaugh diyagramıyla verilen bir fonksiyona eşdeğer. bir 2 değişkenli fonksiyon -1. xi değişkeni çarpımlar teriminde görülmez. hem 0 hem de 1 değerini aldıkları için. x4 değişkeni ise. yalnızca 1 değerini almaktadır ve çarpımlar teriminde. Yani x'1x'2x'3x4 + x'1x'2x3x4 + x'1x2x'3x4 + x'1x2x3x4 = x'1x4 (x'2x'3+ x'2x3+ x2x'3+ x2x3) = = x'1x4 dür. bu alt küpteki doğru minterimler için. mertebeden alt küp 53 . hep 0 kalıyorsa.10. ii. Bir alt küpe karşı düşen çarpılar terimlerinin bulunması: Alt küpe ilişkin doğru minterimler için i.tip kanonik açınımında bütün terimleri 1 olan.11 de karnaugh diyagramıyla verilen f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 fonksiyonu. daki 1. mertebeden alt küp.10. (n-m) m değişkenli bir çarpımlar terimiyle ifade edilebilir.Her m.

seçilen alt küpler sayısı kadardır. kendisi) minterimler temel asal bileşenlerdir ve minimal ifadeye alınırlar. ilgili alt küpün mertebesiyle belirlenir. x1x2 x3 00 0 1 1 1 01 11 10 1 x'2x'3 x'1x'2 Aynı bir doğru minterimin birden fazla alt küpte görülmesi. 1. 1 lerden oluşan alt küplere karşı düşen çarpımlar terimleri toplamı biçiminde yazılabilir. 1.4. Daha büyük bir alt küp tarafından kapsanan. verilen fonksiyona eşdeğer olmaz. O halde minimal fonksiyon. daha büyük mertebeden bir başka alt küp tarafından örtülmesin. Mertebeden altküpe giren. Temel asal bileşenlere karşı düşen alt küplerin alınmasından sonra. Üçüncü ve dördüncü mertebeden alt küplere ilişkin temel asal bileşenler varsa . birleştirilmiş çarpımlar terimleri. alınırlar. ikinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. Ayrıca bu doğru minterim. aksi taktirde bulunan minimal fonksiyon. minimum sayıda. ilave asal bileşenlerle. Ayrıca bu doğru minterim. maksimum mertebeli asal bileşenler ilave edilerek minimal fonksiyon bulunur. 4. Karnaugh diyagramlarından yararlanılarak minimal fonksiyonun bulunması işlemi adım adım şöyle özetlenebilir. adımlarda olduğu gibi. Tablo. girmeyen doğru 2. 54 . Fonksiyonun bütün doğru minterimlerinin. Bir doğru minterimin. Böyle doğru minterimlere ilişkin. Böyle doğru minterimlere ilişkin. Bir doğru minterimin. bir temel asal bileşendir ve minimal fonksiyona alınırlar. bütün 1 li kareleri örten alt küpler seçilerek bulunur. hiç bir zaman. henüz örtülmemiş doğru minterimleri örten . Hiç bir alt küpe veya 0. Çarpımlar terimleri sayısı. bir alt küp.minimal fonksiyona. örtülmüş olması gerekir. Örnek fonksiyon. Mertebe alt küpe karşı düşen. minimal fonksiyon için seçilmemelidir. a+a=a teoremi dolayısıyla. 2. birinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. minimum sayıda. birleştirilmiş çarpımlar terimleri.için f = x'1x'2+ x'2x'3 minimal fonksiyonuna dönüşür. 2 ve 3. 3. daha büyük mertebeden bir başka alt küp tarafından örtülmesin. 5. Mertebe alt küpe karşı düşen. bir temel asal bileşendir ve minimal fonksiyona alınırlar. olasıdır ve yararlı olabilir. Her bir çarpımlar terimindeki değişken sayısı da. olası en büyük mertebeden. Görüldüğü gibi eşdeğer bir fonksiyon .11. Çünkü a+ a = a özelliğinden yararlanılarak f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2x3+ x'1x'2x'3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2(x3+ x'3)+ x'2x'3(x1+ x'1) = x'1x'2+ x'2x'3 olur.

13. Bu temel asal bileşene ilave etmemiz gereken. en yüksek mertebeden alt küplere karşı düşen asal bileşenler x'1x'3x'4. benzer biçimde. Tablo. Tablo 4. Aynı fonksiyon 2. x1x2 x3x4 00 1 00 01 11 10 x'2x'3x'4 x2x4 x'1x2x'3 x1x'3x4 01 1 1 1 1 1 11 10 1 1 x1x2 x3x4 00 1 00 01 11 10 x'1x'3x'4 x2x4 x1x'2x'3 01 1 1 1 1 1 11 10 1 1 f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 f = x'1x'3x'4+x1x'2x'3+x2x4 aşağıdaki biçimde f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 yazılabilir. minimum sayıdaki. tabloda gösterilen alt küpler için minimal olarak f = x'1x'3x'4+x1x'2x'3+x2x4 biçiminde elde edilir. çarpımlar toplamı için verilen bu yöntem. Adım adım tutulacak yolla da bu sonuca varılabilir.13 deki örnekte de hemen büyük mertebeli alt küplerin seçilmemesi gerektiği gösterilmektedir. O nedenle (x2x4 ) temel asal bileşendir ve minimal fonksiyonda görülmelidir. Bir fonksiyonun. toplamlar çarpımına da uygulanabilir. Örnek fonksiyon.4.Yöntemin daha iyi anlaşılabilmesi için aşağıda iki örnek verilmiştir. Aynı bir fonksiyona ilişkin farklı indirgemeler. Adım adım gidildiğinde çizikli olarak gösterilen alt küpten gelen x1x2 teriminin gereksiz oluğu anlaşılır. Örneğin f(0111) = 1 ve f(1111) = 1 doğru minterimleri yalnızca (x2x4 ) ikinci mertebeden alt küpü tarafından örtülmektedir ve başka daha yüksek mertebeden bir alt küp tarafından örtülmemektedir.12 de Karnaugh diyagramıyla verilen fonksiyon.4. x1x2 x3x4 00 1 00 01 11 10 1 01 1 1 1 1 1 1 11 10 x'1x'3x'4 x2x'3x4 x'1x3x4 x'1x2 x2x3x'4 Tablo 4.12. Bu halde fonksiyonun 0 değerini aldığı doğru maxterimler 55 . x1x'2x'3 dür. ilk diyagramda seçilen alt küpler için Tablo. Yalnızca temel asal bileşenlerden minimal fonksiyon f = x'1 x'3 x'4+x2 x'3 x4+x'1 x3 x4+ x'1 x3 x4 olarak bulunur.

3. 8. tanım kümesi S deki bazı elemanlar için. tip açınıma ilişkin minimal fonksiyona örnek. 14 ve 56 . bu fonksiyona kısmen belirlenmiştir denir.4 Kısmen belirlenmiş minimalleştirilmeleri fonksiyonlar ve karnaugh diyagramlarıyla n Tanım 4. Tip kanonik açınımlara ilişkin minimal fonksiyonlarının hangisinin tercih edileceği genelleştirilemez.14. toplamlar teriminde bu değişkenin kendisi. Tablo 4. toplamlar teriminde bu değişkenin tümleyeni görünür. gösterilen alt küpler için toplamlar çarpımı biçiminde minimal olarak f = (x'1+x2'+x4) (x1+x2+x'4) (x2+x'3) (x'3+x4) elde edilir. 5 + Σk 7. örneğin f2 = Π 3. ve 2. S kümesindeki herhangi bir elemanı alabiliyorsa. 14. 3. (0) lardan oluşan bir alt küpe karşı gelen toplamlar çarpımı. 4. Tablo. 12.14 de verilen fonksiyon.15 de verildiği gibidir. birinci tip kanonik açınım dakine benzerdir. keyfi minterimler ayrı iki grupta belirtilerek gösterilir.4. bir başka deyişle keyfi sayısı k ise k fonksiyonlardan herhangi biri kısmen belirlenmiş fonksiyondan. İkinci bölümde tanımlanan tamamen belirlenmiş bağıntı ile bu tanım karıştırılmamalıdır. Kısmen belirlenmiş fonksiyonlar. 13. 9 . (1) olarak sabit kalıyorsa. Bir başka deyişle fonksiyon bazı tanım elemanı için keyfi (0 da 1 de olabiliyorsa) ise.4. 7. 2. Kısmen belirlenmiş fonksiyonlar (Don't care functions): S → S e bir n fonksiyon. Πk 5. Birici kanonik açınım için durum tersi idi.için alt küpler düşünülür. Alt küpe ilişkin kareler için değişken (0) olarak sabit kalıyorsa. bu fonksiyona kısmen belirienmiştir denir. f1 = Σ 1. 15 ile verilen fonksiyonlara ilişkin Karnaugh diyagramları Tablo. belirlenmiş doğru mintermlerle. x1x2 x3x4 00 00 01 11 10 0 0 0 0 0 0 0 01 11 0 10 x'1+x'2+x4 x1+x2+x'4 x2+x'3+x'4 x'3+x4 1. İkinci tip kanonik açınıma ilişkin minimal fonksiyon bulunurken.7. olası 2 kastedilmektedir. Kısmen belirlenmiş fonksiyon dememize rağmen fonksiyon tamamen belirlenmiş bir bağıntıdır ancak bazı domen elemanları için fonksiyonun aldığı değer 0 da 1 de olabilir( keyfi).

5 + ∑k 7.15. 4.13.7.6.12.12. Minimal ifadenin bulunmasında keyfi değerler belirlenerek 2 lık gruptan minimal olan seçilmiş olur.15 k keyfi değer sayısı olmak üzere.14.15 Karnaugh diyagramında uygun alt küplerin seçimi sonucu varılan minimal fonksiyonlar Tablo 4. 7.8 + ∑ k 10.9 ∏ k 5.11.11. 7. x1 0 1 2 3 4 5 x2 x3 x4 f1 f2 f3 f4 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 k k k k k k 0 1 1 1 1 0 0 0 0 1 k k k k k k 1 0 0 1 1 0 0 1 1 0 k k k k k k 1 0 1 0 1 0 1 0 1 0 k k k k k k 3 4 5 6 7 8 9 10 11 12 k k k k k k Çıkış fonksiyonları sırasıyla f1= ∑ 5.17 de verilmiştir. x1x2 x3x4 00 00 01 11 10 1 1 01 11 k k k k 10 k x1x2 x3x4 00 00 01 11 10 0 01 11 10 k 0 k k k 0 f1= ∑ 1.4.4. 4 çıkışlı bir kombinezonsal devreyi temsil eden fonksiyonlara ilişkin doğruluk tablosu Tablo 4. Örneğin Tablo .13.3.16 da verilmiştir.11. Tablo.15 f2= ∑ 1.12.4.14.8 + ∑ k 10.2.8.15 f4= ∑ 0.14.15 f3= ∑ 0.4.14. 3. örnek: 10 tabanında (0-9) a kadar rakamlara ilişkin ikili kodu (BCD).13. 6. 9 + ∑ k 10.3.2.Tablo. 9 + ∑ k 10.12. +3 koduna dönüştüren 4 girişli.12.16.15 te 25 = 32 tane fonksiyon temsil k edilmektedir. Kısmen belirlenmiş fonksiyonlara örnek. 57 . 8. Kısmen belirlenmiş fonksiyonlara ilişkin örnek.13.13.11. kısmen belirlenmiş bir fonksiyon gerçekte 2k fonksiyonu temsil eder.14 f2= ∏ 3.14.

Tablo. • Her bir çıkış değişkeninin (fonksiyonunun).bulunmasına ilişkin yöntemler üzerinde duruldu. • Minimal fonksiyon(lara) a karşı düşen devrenin çizilmesi. önce minimal eşdeğer fonksiyona karşı düşen minimum elemanlı devreler gerçekleştirilip. • Problemin sözle tanımı. başlangıçta da değinildiği gibi.4 Kombinezonsal devre sentezi Bu bölümün başlangıcında. giriş çıkış ilişkisinden yararlanarak giriş değişkenlerinin ve çıkış değişken(leri)nin [fonksiyon(ları)nun] sayısının saptanması. Bu nedenle. Sentezi istenen devreden beklenen.Kısmen belirlenmiş fonksiyonların Karnaugh diyagramında minimalleştirilmesi. 4. yalnızca kapı sayısının minimum olması değildir. bağımsız giriş değişkenlerince belirlenen. Artık bu minimal fonksiyonlar tamamen belirlenmiş fonksiyonlardır.4. sonra diğer gereksinimleri de 58 .17. • Doğruluk tablosuyla belirlenen fonksiyon(lar)un indirgenmesi ve minimal fonksiyon (lar)un bulunması. x1x2 x3x4 00 00 01 11 10 01 11 k=1 1 1 1 x2x4 x2x3 x1 k=1 10 1 1 x1x2 x3x4 00 00 01 11 10 1 1 1 01 1 11 k=1 k k k x2x'3x'4 x'2x3 x'2x4 k=1 k=1 1 10 k=1 k=1 k=1 k=1 f1=x1+x2x4+x2x3 x1x2 x3x4 00 00 1 01 11 10 x'3x'4 1 1 01 1 11 k=1 k k=1 k=1 k k x3x4 10 1 x1x2 x3x4 00 00 1 01 11 10 1 x'4 f2=x2x'3x'4+x'2x4+x'2x3 01 1 11 k=1 k k 1 k=1 k 1 10 1 f3=x'3x'4+x3x4 f4=x'4 Alt küplerin seçimi maksimum mertebeli minimum sayıda küp oluşturabilmek için keyfi olan değerler saptanarak yapılmıştır. Oysa sentez işlemi indirgeme işleminin dışında başka adımları da içerir. Bir kombinezonsal devrenin sentezine ilişkin adımları şöyle sıralayabiliriz. bir Boole fonksiyonuna eşdeğer minimal fonksiyonun -ki gerçeklendiğinde minimal sayıda kapı elemanı içerir. doğruluk tablosunun bulunması.

Bu tutma işi bellek elemanı ile yapılır. her bir bite ilişkin elde' nin bir yerde tutularak. Tablo 4. Şimdi iki örneği. Paralel toplamada. Seri toplayıcıda ise. Çıkışlar ise. bitlerin toplanmasını. bir sonraki bitlerin toplamına eklenmesi gerekir. ilgilenilen bitlerin toplamı ve bir sonraki bitlerin toplamında kullanılacak eldedir. Girişler. Girişler. ayrı birer hücre olarak düşünebiliriz. iki tabanındaki sayıların önce en az ağırlıklı bitleri devrenin girişine gelir ve bunların toplamı olan bit çıkışta görülürken. hücresel olarak üç girişli ve iki çıkışlı düşünebiliriz. ilaveler yapılması gerekir. iki giriş iki çıkış vardır. Görüldüğü gibi en basit bir devrenin gerçekleştirilmesinde. bu bitlere ilişkin toplam ve bir sonraki bitlerin toplamında kullanılacak eldedir. toplanacak sayıların en az ağırlıklı bitleri. bir sonraki ağırlıklı bitlere eklenecek olan elde de bir başka çıkış olanak görülür.4. En az ağırlıklı bitlerin toplanmasında. O nedenle seri toplayıcılar ardışıl devre olarak gerçekleştirilebilir. yukarıda açıkladığımız minimal fonksiyona karşı düşen devreye daha iyi birer alternatif olacaklardır.2 de verilmiştir. çıkışlar ise.18 Yarı toplayıcının doğruluk tablosu x 0 0 1 1 y 0 1 0 1 S 0 1 1 0 C 0 0 0 1 Bu tabloya göre çıkış fonksiyonları S = x' y + xy' C = xy dir. Göreceğiz ki tam toplayıcıları yarı toplayıcılardan elde edebilir. Birinci olarak düşündüğümüz hücre yarı toplayıcı (half adder) ikinci düşündüğümüz hücre ise tam toplayıcı (full adder) olarak adlandırılır.1 Paralel toplayıcının sentezi İki tabanında iki sayının toplamı seri veya paralel gerçekleştirilebilir. 4. ilgilenilen ağırlıklı bitler ve bir evvelki bitten gelen eldedir. tasarımcı için çeşitli alternatifler ortaya çıkabilmektedir. paralel toplayıcı ve kod dönüştürücülerinin minimal elemanlı sentezini inceleyelim. 59 . Bu fonksiyonların gerçekleştiren beş alternatif devre Şekil 4. Ara bitlerin toplamını ise.18 deki gibidir. Yarı toplayıcı Yukarıda tanımlandığı gibi iki giriş ve iki çıkışlı olan yarı toplayıcının doğruluk tablosu aşağıdaki Tablo 4. Göreceğiz ki seçeceğimiz devreler. Paralel toplayıcıda bütün bitler aynı anda uygulanır ve çıkışa ilişkin bütün bitler aynı anda görülür(devrenin gecikme süresi kadar sonra).olabildiğince karşılayabilecek biçimde. Bu nedenle seri toplama yapabilmek için.

19 da verilmiştir. (c) de S ve C nin ortaklığı. Hangileri olabileceğini düşününüz. S=x⊕y. Tam toplayıcı Üç girişli iki çıkışlı tam toplayıcının ne olduğunu daha önce tanımlamıştık. tip açınımları. S ve C ortaklığı S=(x+y)(x’+y’) C=(x’+y’)’ S C e. buna göre bir sonraki basamağa için elde ve toplam çıkış fonksiyonlarına ilişkin doğruluk tablosu aşağıda Tablo 4. S için ikinci tip açınım C için birinci tip açınım C=xy x x' y' x y C S y x' y' C S c.2 a da fonksiyonların 1. S ve C için birinci tip açınım S=xy’+x’y S=(x+y)(x’+y’) C=xy b. (e) de ise en basit yapı görülmektedir. S ve C ortaklığı S=(C+x’y’)’ C=xy x y d. C=xy Şekil 4. 60 .2 Yarı toplayıcı için birbirinin alternatifi olabilecek dört devre Şekil 4. b de S nin ikinci C nin birinci tip açınımı düşünülerek gerçekleme yapılmıştır.x y' x' y x y C S x y x' y' x y C S a. x ve y toplanacak bitler z te bu bitlere ilişkin elde yi göstermektedir. C ise bir sonraki bitlerin toplamında kullanılacak eldeyi gösterir. Görüldüğü gibi bu gerçekleşmede yukarıda işlediğimiz minimal fonksiyona karşı gelen devre seçilmemiştir. S toplanacak bitlerin toplamı. S' = (x'y+xy')' = x'y'+xy bağıntısından yararlanılmıştır. (d) de yine S ve C nin ortak kısımları değerlendirilmiştir. Fonksiyonları farklı biçimlerde ifade ederek daha fazla alternatif gerçekleştirmeler yapmak mümkündür.

Oysa aynı fonksiyonları aşağıdaki bağıntılardan yararlanarak iki yarı toplayıcı ve iki girişli bir VEYA kapısıyla Şekil 4. Doğruluk tablosu ve indirgenmiş çıkış fonksiyonları aşağıdaki gibi bulunmuştu.2 Kod dönüştürücü sentezi Kısmen belirlenmiş Boole fonksiyonların indirgenmesine ilişkin verdiğimiz örnek ikili kodlanmış ondalıklı sayıları +3 koduna dönüştürüyordu. Tablo 4.20 de verilmiştir. S için üç girişli dört VE kapısına ve dört girişli bir VEYA kapısı gerekir.3 İki yarı toplayıcı ve bir VEYA kapısı ile gerçekleştirilen tam toplayıcı 4.3 teki gibi elde etmek mümkündür. Tam toplayıcının çıkış fonksiyonlarına ilişkin doğruluk tablosu x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 C 0 0 0 1 0 1 1 1 S ve C fonksiyonlarına ilişkin Karnaugh diyagramları ve indirgenmiş fonksiyonlar Tablo 4.Tablo 4. S= z'(xy'+x'y)+z(xy'+x'y)'= z'(xy'+x'y)+z(x'y'+xy)= xy'z'+x'yz'+xyz+x'y'z=(x⊕ y)⊕ z C= zxy'+zx'y+xy = z(xy'+x'y)+xy= (x⊕ y)z+xy x y S C z x y z yarı toplayıcı yarı toplayıcı S C Şekil 4.20 Tam toplayıcıya ilişkin indirgenmiş çıkış fonksiyonları xy z 0 1 00 01 1 1 1 11 10 1 xy z 0 1 00 01 11 1 1 1 1 10 xy xz yz S=x’y’z+x’yz’+xy’z’+xyz C=xy+xz+yz Bulduğumuz fonksiyonlar iki seviyeli olarak gerçekleştirilebilir.4. iki girişli üç VE kapısı ile üç girişli bir VEYA kapısına gereksinimi vardır.19. 61 . C için ise.

4 BCD kodunu +3 koduna dönüştüren devre 62 . f4 x4 x3 f3 x2 f2 f1 x1 Şekil 4.4 te verilmiştir. Şekil 4. ortak olabilecek kapı elemanları da düşünülerek.f1 = x1+ x2x4+ x2x3 f2 = x2x'3x'4+ x'2x4+ x'2x3 f3 = x'3x'4+ x3x4 f4 = x'4 Bu fonksiyonların gerçekleştirilmesi.

Çünkü 8 değişkenli bir Boole fonksiyonunun doğruluk tablosu 28 = 256 satır gerektirir. Giriş değişkenleri fazla olan Boole fonksiyonların tasarımının daha önce anlatılan klasik yöntemlerle yapılması pratik olmamaktadır. Toplanacak sayıların aynı ağırlıklı bitleri birer hücre girişi olarak alınmıştır. analiz edilerek. Bunların dışında piyasada MSI (Medium Scale Integrated circuits) ve LSI (Large Scale Integrated circuits) olarak sırasıyla 10-100 ve 100-1000 kapı elemanı içeren yongalarda vardır. Bu devreyi bir hücre olarak kullanarak tasarlanan. O nedenle bu gibi fonksiyonların gerçekleştirilmesi bir algoritmaya dayandırılır ve tasarımcının yaratıcılığına bağlı olarak alternatif devreler oluşturulabilir. VE. piyasada. MSI elemanı olarak paralel girişli toplama devreleri.1 de verilmiştir. bir Boole fonksiyonun minimum sayıda kapı elemanıyla. A4 B4 A3 B3 A2 B2 A1 B1 C5 C4 C3 C2 c1 S1 S4 S3 S2 Şekil 5. Daha fazla biti olan sayıların toplamı için burada verilen MSI elemanlarının kaskad bağlanması gereklidir. pratikte kullanılan MSI ve LSI elemanların lojik devrelerinin. demultiplexer devreleri ele alınacaktır. 5. Yegane olabilecek bir yöntemden bahsedilemez.BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI Bundan önceki bölümde. 5. Bir MSI elamanı içine sığdırılabilen dört tam toplayıcı ile 4 bitlik sayıların toplamı yapılabilmektedir. iki seviyeli gerçekleştirilmesine ilişkin yöntem üzerinde durmuştuk. MSI ve LSI elemanları sayısal sistemlerin tasarımında kullanılırlar. 4 bitlik bir MSI tam toplayıcı devresi Şekil 5. bir bitlik tam toplayıcı devresinin. SSI (Single Scale Integrated circuits) yongalar (chip) olarak satılmaktadır. Kullanılan kapı elemanları.1 GİRİŞ Bu bölümde. MSI devre tasarımı genellikle algoritmalara dayandırılarak yapılır. minimum sayıda kapı elemanı içirmesinden ziyade dış bağlantıların minimum olmasıdır. VEYA gibi kapı elemanlarından bir yongada 4 tane TÜMLEYEN kapısından ise 8 tane bulunmaktadır.1 Dört bitlik MSI toplayıcı lojik devresi 63 . karşılaştırma devreleri.2 Paralel toplayıcı Bundan önceki bölümde. LSI elemanları olarak ta ROM (Read Only Memory) devreleri ve PLA (Programmable Lojik Array) devreleri incelenecektir. Çünkü yongaların maliyetine tesir eden en önemli öğelerden biri bacak (uç) sayısıdır. Pratikte kullanılan 74283 dört bitlik bir MSI tam toplayıcıdır. SSI elemanları kullanarak nasıl gerçekleştirildiğini görmüştük. MSI elemanlarından beklenen. Çoğullayıcı (multiplexer) devreler. gösterilecektir. Çıkışlar her bir hücre girişlerinin toplamı ve bir sonraki hücrenin girişi olacak eldeler dir. tasarımına ilişkin algoritmalar incelenecek ve bu devrelerin istenileni yapıp yapmadığı. Birinci hücrenin elde girişi 0 dır. kod çözücü (decoder) devreler.

hiçbir ilave kapı elemanı kullanmadan. yarı toplayıcı gecikme süresi sonunda hemen oluşur.3 Tam toplayıcı devresi Şekil 5. Sözünü ettiğimiz kod dönüştürücünün MSI toplayıcı ile gerçeklenişi Şekil 5. yarı toplayıcı yayılma süresine ilave olarak. girişler uygulanır uygulanmaz. c5 elde sinin ne olduğunu bilmek gerek. yalnızca iki kapı elemanı gecikme süresi sonunda. oluşmasını sağlamaktır. bağlantıları yapma işleminin olmayışı. tam toplayıcı devresinin lojik devresi görülmektedir.1 deki MSI toplayıcıdan görebiliriz. 8 kapı elemanındaki gecikme toplamı kadardır. kolayca gerçekleyebiliriz. Şekil 5. Bu nedenle gecikme süresini azaltmak için " hızlı elde (look ahead carry)" denen ilave devre kullanılır. BCD giriş A4 A3 A2 A1 0 0 1 1 B4 B3 B2 B1 C1 0 S4 S3 S 2 S1 +3 çıkış Şekil 5. bit sayısı daha fazla olan sayıların toplamında. Nedeni Yarı toplayıcıların paralel. belli bir girişe ilişkin çıkışını görebilmek için. Buda C5 in elde edilmesine kadar geçen süre olan.C2 nin belirlenmesi gerektiğini Şekil 5. Şimdi bu zamanın ne olduğunu saptamaya çalışalım. MSI devredeki 8 kapılık gecikmenin. Pi ve Gi çıkışlarını veren yarı toplayıcıdaki gecikmenin toplamı kadardır. burada anlattığımız MSI toplayıcı ile. Böyle bir gerçeklemeyle kazancımız.Daha önce incelediğimiz BCD den +3 koda dönüştürücüyü. yani 1/4 üne inmesi demektir. Sözünü ettiğimiz gecikme süresi. bütün elde çıkışlarının. P ve G çıkışları. 64 . yani işçilik ve bacak sayısının az olması yani maliyettir. Buda şekil 5. C5 çıkışının görülebilmesi için C4 ün dolayısıyla C3 .2 de verilmiştir.3 teki yarı toplayıcının çıkışlarını P (carry propagation) elde yayılması. Kaskad bağlı dört tam toplayıcılı MSI elemanındaki gecikme ise bir yarı toplayıcı gecikmesi ile. yarı toplayıcı Ai Bi Gi Ci+1 Ci Pi Si Şekil 5. eldelerin ise seri bağlı kaskad bir yapı göstermesidir. G yi ise elde üreticisi (carry generate) olarak isimlendirelim.2 BCD den +3 e dönüştürücünün MSI toplama devresi ile gerçekleştirilişi Eldenin yayılması Yukarıda incelediğimiz paralel toplayıcının. her bir bit için iki kapı elemanı gecikmesi kadar artacaktır. MSI toplayıcıya. Şimdi bu devreyi inceleyelim. daha önce incelediğimiz. Bundan sonraki amacımız.2 de verilen.3 te. Ci+1 elde edilmesi için gerekli süre VE ve VEYA kapılardakini gecikme ile. 2 kapılık gecikmeye inmesi. yayılma zamanına denktir.

Bir önceki Ci ler cinsinden eldeler C2 = G1 + P1 C1 C3 = G2 + P2C2 = G2 + P2 ( G1 + P1 C1 ) = G2 + P2 G1 + P2 P1 C1 C4 = G3 + P3 C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C1 C5 = G4 + P4 C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2G1 +P4 P3 P2 P1 C1 dir.4 İleri bakmalı elde devresi Pi = Ai ⊕ Bi G=A . Diğer yandan çıkışlar. Çarpımlar toplamı biçiminde olan bu ifadeler. iki seviyeli gerçekleştirilerek.4 te verilmiştir. iki kapı elemanı gecikmesi ile.GI değişkenleri ve elde cinsinden genel olarak Si = Pi ⊕ Ci Ci+1 = Gi + Pi Ci biçiminde yazılabilir. i i i 65 . Buda bizim varmak istediğimiz sonuç idi. sonucu verirler. Devre Şekil 5.B biçiminde genel olarak yazılabilir.C5 P4 G4 C4 P3 G3 P2 G2 P1 G1 C1 C3 C2 Şekil 5. bu tanımlanan Pi .

Oysa 999 BCD karşılığı 9 un iki tabanındaki karşılığı olan 1001 in yan yana üç defa yazılmışı 1001 1001 1001 dır. Bu durumda iki sayamağın (dijitin) toplamı 10 dan fazla ise sonuçtan 10 çıkarıp elde oluşturmak gerekir. binary coded decimal) toplanıp. on tabanındaki bir sayının.5 İleri bakmalı bir paralel toplayıcı lojik devresi İkili kodlanmış onlu toplayıcılar (Binary coded decimal adder) Toplama işlemi. Bu yöntemin seçilmesinin nedeni BCD ve iki tabanındaki sayıların birbirine dönüştürülmesinin. çıkış sayısının BCD sayıya nasıl dönüştürülebileceğini inceleyelim. Şimdi daha önce gördüğümüz MSI toplayıcının girişlerine BCD sayılar uyguladığımızda çıkışlarının 0 dan 19 kadar olabileceğini düşünerek.5 te verilmiştir. elde si de bulunarak yapılır. BCD iki sayının toplamı en fazla 9+9+1=19 sonucu verebilir. her zaman iki tabanında yapılıp. on ve iki tabanlarının dönüştürülmesine göre çok daha kolay olmasıdır. BCD sonuçların on tabanında gösterilmesi.4 teki devre ile birlikte oluşturabiliriz Bu yapı. ikili çıkışlar toplam Z . birinci bölümde anlatıldığı gibi. her bir sayamağı (dijiti) iki tabanında ( ikili kodlanmış onlu. ard arda 2 ye bölme işlemi yapıp kalanların yazılması sonucunda. Alternatif olarak. sonuçtan 10 çıkarıp kalanı toplam sayamak olarak yazıp. Görüldüğü gibi BCD için dönüşüm işleminin kolaylaşmasına karşılık bit sayısı iki fazladır. Örneğin 999 sayısı iki tabanındaki karşılığı. elde K ile. uygulamadaki 74182 tümleşik devresinin temelidir ve Şekil 5. Bu dönüşüm aşağıda tablo biçiminde verilmiştir. BCD çıkışlar toplam S ve elde C ile gösterilmiştir. 9 a kadar çıkışlar ikili ve BCD de aynıdır ve 66 .Şimdi ileri bakmalı paralel toplayıcı(Look ahead carry) MSI in lojik devresini Şekil 5. sonra on tabanına dönüş biçiminde olmaz. Sonuncu 1. Yani iki sayamağın (dijitin) toplamı 10 dan fazla ise. C1 A1 B1 P1 G1 A2 B2 S1 P1 C2 P2 İleri Bakma Devresi C3 P3 S3 P2 G2 S2 A3 B3 P3 G3 A4 B4 P4 G4 C4 P4 S4 C5 Şekil 5. bir önceki sayamaktan (dijitten) gelebilecek elde için konulmuştur. 1111100100 biçiminde bulunur. bir sonraki sayamağa elde (1) taşımak gerekir. her bir dijit için yedi bölümlü gösterici (seven segment display) kullanılarak yapılır.

S çıkışlarına 6 ilave etme işlemine denktir.6 BCD toplayıcı 67 . A4 A3 A2 A1 B4 B3 B2 B1 K Z4 Z3 Z2 Z1 C 0 0 S4 S3 S2 S1 Şekil 5. K 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 Z4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 Z3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Z2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 C 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 S4 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 S3 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 S2 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 S1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Görüldüğü gibi K=1 iken C=1 dir.6 da iki ikili toplayıcı ve elde yi veren üç kapı elemanı ile bir BCD toplayıcı devrenin lojik devresi verilmiştir. 6 ilave etme için ayrıca bir ikili toplayıcı kullanılabiliriz.çift çizgi ile ayrılmıştır. C=1 iken toplamdan 10 çıkarma işlemi. K ve Z ler cinsinden ifade etmek ve bu durumda Z ten 10 çıkarmaktır. O halde C = K+Z4Z3 +Z4Z2 dir. En büyük sayı en fazla 19 olabileceğine göre. bu fonksiyonun indirgenmiş hali Z4Z3 +Z4Z2 olur. yani aynı sonucu verir. O nedenle bu girişlere karşı düşen çıkışlar K (keyfi) alınmıştır. Z'ler bağımsız değişkenler olmak üzere. Bunun dışında Z=10-15 arasında da C=1 olmalıdır. Bu sonucu beş değişkenli bir Karnaugh diyagramıyla da görebilirdik. (20-31) arasındaki girişler hiç uygulanmayacaktır. 10 ve daha yukarı olan çıkışlarda BCD nin aldığı değerlerden 10 çıkarılmış sonuç yazılmış ve elde 1 olmuştur. 10-15 te (1) olan diğer yerlerde (0) olan bir fonksiyon düşünsek. Şekil 5. Amaca ulaşmamız için C=1 olduğu durumları.

B4= 0 (A4B'4=1) veya ii. Bir başka deyişle A > B nin sağlanması için i. A4= B4 ve A3= B3 ve A2= B2 ve A1= 1. 74283 tasarlanmıştır. üç çıkışında küçük. B ninki 0 ise (A4B'4 = 1) A > B dir. A4= 1. Klasik anlamda probleme bakarsak 28 =256 farklı giriş vardır. B3= 0(A3B'3= 1) veya iii A4= B4 ve A3= B3 ve A2= 1. Yani yukarıda verilen gibi iki MSI elemanı ve üç kapı elemanı tek bir MSI olarak oluşturulmuştur. Burada incelediğimiz BCD toplama devresini. diğer dördü diğer sayıyı ve biride elde ) devreler gerçekleştirecektik. klasik yöntemle yapmaya kalksaydık. Şekil 5. 9 girişli (dördü bir sayıyı. eğer A nınki 1. algoritmik olan hücresel yapı tüm devre üretimine daha uygun olacaktır.3. Bu yapı en kötü ihtimalle. A ve B sayılarının eşitliğini yakalayabilmek için Xi = AiBi + A'iB'i i = 1. benzer biçimde. A4= B4 ve A3= 1. ve bildiğimiz yöntemlerle bu devreye karşı düşen fonksiyonun indirgemesini elle yapmak pratik değildir. sekiz girişindeki 4 bitlik iki sayıyı karşılaştırarak.3 Karşılaştırma devresi Karşılılaştırma devresi. en az ağırlıklı bitlerin karşılaştırılmasına kadar devam eder. (x) lerin dördünün birden 1 olması A = B olduğunu gösterir Yani Ç3 = x1 x2 x3 x4 = 1 ise A=B dir. B2= 0(A2B'2= 1) veya. büyük ve eşitlik durumlarını belirlerler. iv. 68 . çıkışlar da (A > B) için Ç1 = 1 Ç2 = 0 Ç3 = 0. Yani Ç1 = A4B'4 + x4 A3B'3 + x4 x3A2B'2 + x4 x3 x2A1B'1 ifadesi 1 ise A > B dir. Girişler A=A1A2A3A4 ve B=B1B2B3B4 karşılaştırılacak dörder bitlik sayılar. aksi halde 0 değerini alır. En ağırlıklı bitler birbirine (x4 = 1) eşit ve (A3B'3=1) ise yine A > B dir. B1= 0(A2B'2= 1) dır.7 de yukarıda ifadelere karşı düşen devre verilmiştir. Bilgisayarla yapmak mümkün olsa bile . O nedenle algoritmik hücresel çözümler daha avantajlıdır. ikinci ikili toplayıcı daha da basitleştirilerek. A > B için ise önce en ağırlıklı bitleri karşılaştırmalıyız. (A < B) için Ç1 = 0 Ç2 = 1 Ç3 = 0. Benzer akıl yürütme ile A < B çıkışı için Ç2 = A'4B4 + x4 A'3 B3 + x4 x3A'2B 2 + x4 x3 x2A'1B1 ifadesi bulunabilir. tek bir tümleşik devre.Yukarıda incelediğimiz temel alınarak. Üçüncü çıkış belirlenmiş oldu. 5. Çünkü A ve B ye ilişkin karşılıklı bitlerin eşit olması durumunda bu ifade 1.2. ve A = B iken Ç1 = 0 Ç2 = 0 Ç3 = 1 dır.4 ile tanımlanan x değişkenlerini incelemek yeter. Buna karşı gelen Boole fonksiyonların doğruluk tablosu 29 = 512 satırdan oluşacaktı.

69 .8 de 3x8 (3x23 ) lik bir çözücü devresi verilmiştir. n girişin alabileceği her bir giriş permütasyonu için çıkışlardan yalnızca biri 1. Bir başka deyişle çıkışlar mintermleri belirlemektedir.7 Karşılaştırma devresi 5. Şekil 5. diğerleri ise 0 olur.A4 B'4 A'4 B4 A3 B'3 A'3 B3 Ç1 A>B A2 B'2 A'2 B2 X2 X3 X4 A1 B'1 A'1 B1 X1 A<B Ç2 Ç3 A=B Şekil 5.4 Çözücüler (Decoders) Çözücüler n girişli 2n çıkışlı devrelerdir.

iki Boole fonksiyonunu bir MSI çözücü ile gerçekleştirelim. doğru minterm sayısı k olan bir Boole fonksiyonu.9 da devre verilmiştir.7 olsun. Şekil 5. Bir örnek olarak üç değişkenli. 4.8 3X8 çözücü devresi Boole fonksiyonlarının çözücüler kullanılarak gerçekleştirilmesi n n n x2 lik bir çözücü. n n değişkenli m tane Boole fonksiyonu bir tane n x 2 çözücü ve m tane VEYA kapısıyla gerçekleştirilebilir. Hatta genelleştirme yapılarak.9 İki fonksiyonun bir çözücü kullanılarak gerçekleştirilmesi 70 . 5. Her birinde 4 doğru minterm olduğuna göre dört girişli iki VEYA kapısına gerek vardır. n x 2 lik bir çözücü ve k giriş yelpazesi olan bir VEYA kapısıyla gerçekleştirilebilir. 5 f2 = ∑ 0. 2. herhangi bir n değişkenli Boole fonksiyonu.x1 x2 x3 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 Şekil 5. 2. 0 1 2 3 4 5 6 7 f1 x1 x2 x3 20 21 22 3x8 Çözücü f2 Şekil 5. iki seviyeli olarak çözücülerle gerçekleştirilebilir. olabilecek bütün 2 minterimi oluşturacağına göre. n n değişkenli. Fonksiyonlar f1 = ∑ 1.

VEYA kapısı giriş yelpazesinde tasarruf sağlanabilir.10 Kontrol girişli bir çözücü ve alternatif yorumu: demultiplekser Bu çözücüyü. Buna karşılık çözücünün içinde kapı ve giriş / çıkış yelpazesi açısından da hiçbir tasarruf yapılmamıştır. giriş sayısı az olanlar çözücüler kullanarak. aksine bu giriş 1 iken ise çözücü normal çalışma işlevini yerine getirir.11 de iki tane 3x8 lik çözücü kullanılarak gerçekleştirilen. bu çözücü çıkışında gözlenir. Devrede bütün VE kapılarının girişlerine bu kontrol girişi bağlanarak istenen işlev yerine getirilebilir. Çözücülerdeki kontrol girişi. x1 ve x2 girişleri de sanki kontrol girişleriymiş gibi de düşünebiliriz. SSI veya MSI elemanlarından hangisinin tercih edilerek gerçekleştirilme yapılacağı koşullara bağlıdır. Eğer yalnızca üç beş tane fonksiyon gerçekleştirmesi söz konusu ise. Bir başka diyişle E girişine gelen bilgi dört çıkıştan istenenine verilebilmektedir.Fonksiyonların çözücüler kullanılarak gerçekleştirilmesinde bir indirgeme sorunu yoktur. indirgeme ile. SSI sentezdeki indirgeme yapılarak bulunan lojik devrenin. Pratikte kullanılan MSI çözücülerin. mevcut MSI elemanlarını kullanmak hem zaman hem de işçilik tasarrufu sağlanır. Bu sırada üstteki çözücü çalışmaz ve çıkışları 0 dır. Örneğin aynı fonksiyondan çok sayıda üretilecekse. x4 = 0 iken yukarıdaki çözücü çalışır ve m0 dan m7 ye kadar mintermler çıkışında gözlenir. Bu giriş 0 iken minterm çıkışlarının hepsi 0 olur. E x 1 x2 x1 x2 2x4 çözücü m0 m1 m2 m3 0 1 1 1 1 k 0 0 1 1 k 0 1 0 1 m 0 m1 m2 m3 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 E 1x4 demux m0 m1 m2 m3 x2 E x1 Şekil 5. bir de kontrol girişi "enable" vardır ve MSI elemanının çalışmasını kontrol eder. Yanlış minterim sayısı doğru minterm sayısından az ise. sanki E normal giriş. Bu sırada alttaki çözücü çalışmaz ve bütün çıkışları 0 dır. Bu işlev haberleşmede kullanılan demultiplekser (demultiplexer) işlevidir. 71 . tüm devre olarak gerçekleştirilmesi daha uygun olur.10 da böyle bir çözücü ve doğruluk tablosu verilmiştir. sözü edilen tasarruflar göz önünde tutulmuştur. x4 = 1 olduğunda ise alttaki çözücü çalışır ve m8 den m15 e kadar minterimler. Şekil 5. 4x16 lık bir çözücü devresi verilmiştir. Bu durumda kontrol girişinin karşı düştüğü minterm çıkışı E girişinin değerini alır. Şekil 5. giriş sayısı daha fazla olan çözücülerin elde edilmesine de yarar. f ' ( f in tümleyeni) gerçekleştirilip VEYA yerine TÜVEYA kapısı kullanılarak. SSI elemanlarıyla yapılacak sentezde ise.

çıkış sayısı ise n dir.5 Multiplexer (Çoğullayıcı) devreler Genel olarak çoğullayıcılar. Bu n devrelerin giriş sayısı 2 . Böyle bir devreyi bir uygulama olarak gerçekleyiniz. I0 I1 I2 I3 S1 S0 Z I0 I1 I2 I3 0 1 2 3 S0 S1 S0 S 1 Z 0 0 1 1 0 1 0 1 I0 I1 I2 I3 4x1 mux Z Şekil 5. seçme girişlerinin her bir n permütasyonu VE kapılarıyla oluşturulurken bu kapıların girişlerine 2 mux girişleri ayrı n n ayrı bağlanmıştır. Söz konusu yapı decoderler de olduğu gibidir. dekoderler de olduğu gibi. girişe 1 gelmişse. Lojik devre kapsamı içinde n çoğullayıcı 2 girişteki bilgiyi n kontrol girişi (select) ile istenen sırada tek çıkışa aktarmaya yarayan kombinezonsal devrelerdir. blok diyagramı ve doğruluk tablosu Pratikte kullanılan mux ların. Enable'ın belli bir giriş değeri için çıkışların hepsi 0 (bazen 1) olur.x1 x2 x3 x4 3x8 çözücü 3x8 çözücü m0 m7 m8 m15 Şekil 5. diğer giriş değeri için ise mux normal çalışma işlevini yerine getirir. Bu kontrol girişi bir üst mertebeden mux ın bir alt mertebeden iki mux kullanılarak elde edilmesini de sağlar.11 İki 3x8 lik çözücüden elde edilen 4x16 lık çözücü devresi Kod çözücünün tersi işlevi yerine getiren devrelere kodlayıcı (encoder) denir.12 4x1 mux lojik devresi. birden fazla fiziksel bilgi kaynağındaki bilgiyi. Girişlerden biri 1 iken. 2 sayıdaki n VE kapısına n tane bağımsız giriş bağlanmıştır. Hangi girişe (1) gelmişse on girişin iki tabanındaki karşılığı çıkışta görülür. diğerleri 0 olmak zorundadır. Örneğin 8x1 lik bir 72 . Görüldüğü gibi bu yapıda n x 2 (n = 2)lik bir dekoderin . mux ın tek bir çıkışına. bir VEYA kapısıyla alınmıştır. istenen sırada. çalışmayı kontrol eden bir enable girişi (strobe da denir) vardır. Örneğin 6. Kısaca mux diye bilinirler. tek bir fiziksel bilgi kanalına aktarmaya yararlar. çıkış 110 dır. 2 Şekil 5. 5.12 de 4x1 (2 x1) lik bir mux'ın lojik devresi verilmiştir. 2 tane VE çıkışı.

mux, 2 tane 4x1 lik mux ın enable girişleri kullanılarak elde edilebilir. Çıkışa gelecek kapının ne olması gerektiğini düşününüz. Pratikte birden fazla mux ın, seçme ve enable girişleri ortak olmak üzere aynı MSI elemanında kullanıldığı görülür. Örneğin içersinde dört tane 2x1 mux ın bulunduğu MSI elemanları (74157) ticari olarak vardır. Şekil 5.13 te böyle bir MSI elemanının lojik devresi verilmiştir. A ve B girişlerini farklı kaynaklardan gelen dörder bitlik enformasyon olarak düşünürsek, sanki bu devre, A veya B enformasyonundan birini isteği bağlı olarak seçip aynı bir yoldan (bus) bir başka yere göndermektedir. Böyle bir işlev bilgisayarların alt birimleri arasında veri alış verişinin, ortak bir hat üzerinde yapılmasında faydalı olur.
A0 Z0 A1 Z1 A2 Z2 A3 Z3 B0 E B1 B2 B3 (select) S (Enable) E 1 0 0 S x 0 1 Z hepsi 0 A B

Şekil 5.13 dört 2x1 lik mux tan oluşan lojik devre Mux larla Boole fonksiyonlarının gerçekleştirilmesi Bundan önceki bölümlerde gördüğümüz gibi, dekoder ve mux larda mintermler oluşturulmakta, dekoderlerde ayrıca bir VEYA kapısı kullanılarak, herhangi bir fonksiyon gerçekleştirilmekteydi. Mux larda ise bu VEYA kapısı tümleşik devrenin içinde bulunmaktadır. Amacımız mux ları kullanarak bir Boole fonksiyonunun nasıl n gerçekleştirilebileceğini göstermek. n seçicili 2 x1 lik bir mux ile n değişkenli bir fonksiyonu gerçekleştirelim. Değişkenleri seçiciler seçelim. Seçicilerin alacağı her bir değer permütasyonu bir minterimi belirler ve buna karşı düşen mux ta bir giriş vardır. Eğer gerçekleştireceğimiz fonksiyon, bu minterm için 1 ise (doğru minterm) buna karşı düşen girişe 1, 0 ise (yanlış minterm) bu girişe 0 uygulayalım. Aynı işlev bütün giriş değer permütasyonları için tekrarlandığında mux çıkışında istediğimiz fonksiyonu gerçekleştirmiş oluruz. Yukarıda açıklanandan bir adım daha ileri giderek, (n+1) değişkenli bir fonksiyon n n seçicili 2 x1 lik bir mux la gerçekleştirilebilir. Bunun için n değişken seçiciler olarak alınıp, girişlere de 0, 1, xn veya x'n den biri uygulanır. Bir örnek üzerinden gerçekleştirmenin nasıl yapılacağını görelim. Şekil 5.13 te bir örnek fonksiyon ve devresi verilmiştir. Fonksiyon üç değişkenli f = ∑ 1, 2, 6, 7 olduğuna göre 4x1 lik iki seçicili bir mux a gereksinim vardır. X1, x2 değişkenlerini seçiciler olarak seçelim. Doğruluk tablosundan görüldüğü gibi x1, x2 73

değişkenlerinin bir değer permütasyonu için x3 in aldığı 0 ve 1 olmak üzere iki değer vardır. Bu değerler için fonksiyonun aldığı değerler 0, 1, x3 veya x'3 olabilir. Buna göre tabloyu tekrar düzenlersek (Şekil 5.13 te gölgelendirilerek belirtildi). , mux girişlerine ne bağlayacağımız ortaya çıkar. Bu tablodaki sonuca, bir başka düzenlemeyle daha çabuk ulaşabiliriz. Öyle ki sütunları, seçicilerin belirlediği mintermlere karşı düşen girişler; satırları da x3 değişkeni ve tümleyenini gösterecek biçimde bir tablo oluşturulsun. Bu durumda satır ve sütunlara karşı gelen yerler, olabilecek bütün minterimlerdir. Doğru minterimleri bir yuvarlak içine alalım, yuvarlak içinde olmayanlar yanlış mintermler olsun. Buna göre i bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içinde değilse, bu sütuna ilişkin giriş 0, ii. bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içindeyse, bu sütuna ilişkin giriş 1, iii. bir sütundaki (bir seçici girişini belirler) mintermlerden x3 satırına karşı gelen yuvarlak içinde x'3 satırına karşı gelen yuvarlak içinde değilse bu sütuna ilişkin giriş x1, iv (iii) durumun tersi ise ilgili giriş x'1 olmalıdır. (Şekil 5.13) minter m 0 1
2 3 4 5

x1 0 0 0 0 1 1 1
1

x2 0 0 1 1 0 0 1
1

x3 0 1 0 1 0 1 0
1

f 0 f = x3 1 1 f = 0 x'3 0 f=0 0 1 f=1
1

6
7

x1x2
00 01 10 11

I0 (0)x'3 (1)x3
0 1

I1
2 3

I2
4 5 0

I3
6 7 1

x3 x'3
0 1

x3

x'3

I0 I1 I2 I3 x1

4x1 mux

Z

x2

Şekil 5.13 dört değişkenli bir fonksiyonun 4x1 mux la gerçekleştirilmesi

74

1

x1x2x3
000 001 010 011 100 101 110 111

x4 x'4
0

I0 (0)x'4 (1)x4
0 1

I1
2 3

I2
4 5

I3
6 7 0

I4
8 9

I5
10 11 0

I6
12 13 0

I7
14 15

1

x4

x'4

1

x4

I0 I1 I2 I3 8x1 I4 mux I5 I6 I7 x1 x2 x3

f

Şekil 5.14 f= ∑ 0,1,3,4,8,9,15 fonksiyonunun 8x1 mux kullanarak gerçekleştirilmesi Şekil 5.14 te dört değişkenli bir örnek fonksiyonun 8x1 lik bir mux ile gerçekleştirilmesi gösterilmiştir. Yukarıda örnek üzerinde açıklanan gerçekleştirme yöntemi genelleştirilebilir. Burada en çok ağırlıklı bitlere karşı gelen değişkenlerin dışındaki değişenler seçici girişleri olarak seçilmiştir, mux girişlerine de 0,1 veya en ağırlıklı değişkenin kendisi veya tümleyeni gelmektedir. halbuki herhangi n-1 değişken seçici, kalan değişken giriş seçilerek te, benzer akıl yürütmeyle gerçekleştirme yapılabilirdi. 5.6 Read-Only Memory (ROM) Bu ve bundan sonraki kısımda, ROM (Read Only Memory) ve PLA (Programmable Logic Array) elemanları göreceğiz. Bu elemanlar içinde 100-1000 civarında kapı elemanları bulunduran LSI ( Large Scale Integrated Circuits) devrelerdir. ROM elemanlarını, gördükleri işlevler açısından, iki farklı biçimde inceleyebiliriz. Birincisi birden fazla Boole fonksiyonunun, bir tümleşik devre ile gerçekleştirilmesini sağlarlar. ROM LSI elemanının içinde bir dekoder ile gerçekleştirilecek fonksiyon sayısı n n kadar VEYA kapısı vardır. VEYA kapısı sayısı m olsun. nx2 lik dekoderde 2 VE kapısının çıkışını her bir VEYA kapısına bağlayan, mx2n tane bağlantı vardır. Bu bağlantılar, isteğe göre, açık veya kısa devre yapılabilirler. Diyelim m tane Boole fonksiyonu gerçekleştireceğiz. 1. fonksiyonda hangi doğru minterimler varsa, onlara ilişkin VE kapılarının çıkışları, 1. VEYA kapısının girişlerine, bağlantılar kısa devre yapılarak birleştirilir. Yanlış mintermlere karşı gelen VE kapılarının çıkışları ise açık devre yapılarak VEYA kapısının girişine bağlanmaz. Böylece 1. fonksiyon gerçekleştirilmiş olur. Diğer fonksiyonlar da benzer biçimde gerçekleştirilir. Bağlantıların açık veya kısa devre yapılmaları, üretici firmanın belirlediği yöntemle özel aletler kullanılarak yapılır. n giriş değişkenli m çıkışlı bir ROM elemanın iç yapısı Şekil 5.15 te verildiği gibidir. Böyle bir ROM 2 xm lik ROM olarak adlandırılır.
n

75

6.16 da verilen örnek ROM.16 Örnek bir ROM ve iki yorumu Şimdi pratik bir örnek yapalım. Pratikte 7-8 giriş ve 8 çıkış değişkenliler yaygındır. yalnızca okunabilen bellek işlevini yerine getiren bir eleman olarak ta görebiliriz. girişler sanki adresleri (minterimleri) vermekte. çıkışları sanki o adresteki bilgi(word)yi vermektedir diye düşünülebilir (Şekil 5. Aynı ROM. iki bitlik dört kelimenin bulunduğu. girişlere karşı gelen m fonksiyonun aldığı değer de. dört adresinde. çıkış ise 3. 5. bir bellek elemanı olarak ta düşünülebilir. Şimdi bir örnek üzerinde ROM un iki farklı yorumunu yapalım. 2 =6 4). Şekil 5. sıfırdan kırk dokuza kadar sayıları temsil 5 6 edebilmemiz için de altı çıkış fonksiyonuna gereksinim vardır ( 2 = 32. 2 xm lik ROM da n giriş değişkeni ile 2 farklı adres tanımlanabilir.17 verilmiştir. bu adreslere de m bitlik kelimeler (word) saklanabilir. Sıfırdan yediye kadar sayıların karelerini alan bir kombinezonsal devreyi ROM kullanarak gerçekleyelim. Yedi ye kadar sayıları temsil edebilmemiz için üç giriş değişkenine. çizim ve anlatım kolaylığı açısından iki giriş ve iki çıkışlı seçilmiştir. Yalnızca okunabilen bellek elemanından kastedilen. kelime (word) dediğimiz m bitlik belli bir bilginin tutulmasıdır. adres bitleri dediğimiz giriş değişkenlerinin belli bir permütasyonuna karşı gelen belli bir yerde.a d r e s x1 x2 m0 F1 nx2n Dekoder F2 k e l i x x 3 4 m2n-1 m e Fm Açık veya kısa devre yapılabilecek bağlantılar Şekil 5. n n adres 0 1 2 3 x1 0 0 1 1 x2 0 1 0 1 F1 0 1 1 1 F2 1 0 1 0 kelime 1 2 3 2 x1 2x4 Dekoder m0 m1 m2 m3 F1 x2 F2 Şekil 5. çıkış her giriş için 0. girişle aynıdır o nedenle ayrıca bir ROM çıkışı 76 .15 Genel bir ROM elemanının devresi Yukarı açıkladığımız ROM' u. Ele alacağımız örnek. iki iki-değişkenli fonksiyon olarak düşünülebilir. Yukarıda açıkladığımız ROM da. Doğruluk tablosundan görüldüğü gibi. Doğruluk tablosu ve ROM devresi Şekil 5.15).

5. ROM'un türüne göre. Programlama da ise üretimden sonra. ROM un içinde n girişli bir VE kapısı vardır. Diğer taraftan ROMlar yalnızca okunan bellek elemanları olarak software kontrol birimlerinde yaygın biçimde kullanılırlar.17 Kare alma işlemi yapan bir ROM devresi ROM türleri ROM' lardaki bağlantılar iki biçimde yapılabilir: mask ve programlama. ROM lar genel olarak çok girişli bir çok fonksiyonun gerçekleşmesinde yaygın olarak kullanılabilirler. ya bir daha hiç değiştirilemezler veya silinip yeni bilgilerlerle değiştirilebilirler. örneğin ASCII kodundan EBIDIC koduna dönüştürücüler gibi. fonksiyonun 1 değerini aldığı doğru minterimler için. Her ne kadar programlanarak yapılıyor denirse de bağlantılar hardware olarak sağlanmaktadır. İkinci tür olanlara "silinebilir PROM " EPROM (Erasable PROM) denir. 3 adres bitli 4 çıkışlı bir ROM. Mask bağlantılar üretim sırasında direkt olarak yapılır. gerçekleştirmede biz bunlardan yalnız fonksiyondaki 1 77 . Yani n ROM larda 2 VE kapısı varken. 0 dan 7 ye kadar sayıların karelerini almak için yeterli olur. 0 1 2 3 4 5 6 7 x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1 F1 0 0 0 0 0 0 1 1 x2 F2 0 0 0 0 1 1 0 1 x3 F3 0 0 0 1 0 1 0 0 F4 0 0 1 0 0 0 1 0 F5 0 0 0 0 0 0 0 0 F6 0 1 0 1 0 1 0 1 0 1 4 9 16 25 36 49 8x4 ROM 0 F1 F2 F 3 F4 F5 F 6 Şekil 5. özel cihazlarda katalog bilgisine göre programlanarak "PROM". ROM lara konan bilgiler. kullanıcı tarafından.7 PLA (Programable Logic Array) Bundan önceki kısımda ROM larla fonksiyon gerçekleştiriken gördük ki. yapılır. Silme işlemi elektronik olarak yapılanlara "elektronik olarak silinebilen ROM"( EAROM:Electronically alterable ROM) denir.gerektirmezler. Silme işlemi mor ötesi ışınla yapılanlara ise "silinebilen ROM" EPROM (erasable ROM) denir.

Gerçekleştirilecek fonksiyona göre. Görüldüğü gibi gerçekleştirilecek fonksiyonlarda ortak olan çarpımlar terimi için aynı VE kapısı kullanılmaktadır. anlaşılması kolay olsun diye bu örnek yapılmaktadır. Giriş sayısı n dir. (m) tane çıkışta fonksiyonun kendisi veya tümleyeni elde edilebilir. PLA' in yapısı ROM yapısına benzerdir.18 Bir PLA elemanın blok diyagramı Şekil 5. ROM larda n giriş değişkeni sayısı olmak n n üzere n giriş yelpazeli 2 VE kapısı varken. VEYA kapısı vardır. (n) tanesi değişkenin kendisi diğer (n) tanesi ise değişkenin tümleyeni için gereklidir. onlara ilişkin bağlantılar kısa devre olarak tutulmalı. Bunun faydasını bundan sonraki bölümde PLA in programlanmasında göreceğiz. ROM lu gerçeklemelerde fonksiyondaki her bir n 1 e karşılık ROM daki 2 kapıdan biri seçilir. Şimdi bir örnek olarak basit iki fonksiyonun PLA ile gerçekleştirilmesinde. Buna karşılık ROM daki bir çok VE kapısı da kullanılmadı. ROM larda n n 2 iken PLA de 2 den çok daha küçük VE kapısı sayısı kadardır. Pratikte PLA elemanları çok sayıda fonksiyonların tek bir elemanla gerçekleştirilmesinde yaygın olarak kullanılır. Bu kapılara k tane VE kapısı. 78 .sayısı kadar olanını kullanmaktayız. Öyle ki her bir kapının giriş yelpazesi n dir. Gerçekleştirilecek fonksiyonda kaç çarpımlar terimi varsa. Gerçekleştirilecek İki-değişkenli iki fonksiyonun doğruluk tablosu ve Karnaugh diyagramları Şekil 5. bu VE kapılarının girişlerine ilişkin 2n x k bağlantının açık devre yapılması veya kısa devre olarak tutulması gerekir. 82S100 PLA nin yapısı bu yapıdadır nxk bağlantı n giriş k tane n girişli VE kapısı nxk bağlantı kxm bağlantı m tane kxm girişli VEYA kapısı m bağlantı m çıkış Şekil 5. ancak 2n bağlantı vardır. İkinci seviyedeki VEYA kapılarının giriş yelpazesi.18 de genel olarak bir PLA elemanının blok diyagramı gösterilmiştir. Bir çıkış fonksiyonunun kendisi çıkışa aktarılmak isteniyorsa ona ilişkin bağlantı kısa devre olarak bırakılmalı. 46 n-girişli VE kapısı ( ROM olsa idi bu sayının 216 = 256 olması gerekirdi) ve 8 çıkış ( 8 bitlik kelimeler) vardır. Pratikte böyle bir gerçekleştirme PLA elemanıyla yapılmaz. k x m bağlantı ile bağlanmıştır.19 da verilmiştir. diğerlerine ilişkin bağlantılar ise açık devre kılınmalıdır. Çıkış sayısı m kadar. Bir amaç ta böyle ortak olan çarpımlar terimleri sayısını maksimize etmektir. Oysa biliyoruz ki indirgeme yaptığımızda kullanacağımız VE kapısı sayısı fonksiyondaki 1 sayısından çok daha az olacaktır. Sağlanan avantaj. PLA de 2 den çok daha küçük sayıda n giriş yelpazeli VE kapısı vardır. bağlantıların nasıl seçileceğini inceleyelim. İşte bu olumsuzluğa cevap verebilmek için PLA (Programable Logic Array) LSI elemanları geliştirilmiştir. indirgeme düşünmeden gerçekleşmeye geçilebilmesi oldu. k << 2n olan k tane VE kapısı vardır . Örneğin Pratikte kullanılan bir PLA de n = 16 giriş değişkeni . Çıkışta ki m bağlantı bize çıkış fonksiyonlarının kendileri veya tümleyenlerini çıkışa almamızı sağlar. tümleyeni elde edilmek isteniyorsa ilgili bağlantı açık devre yapılmalıdır.

20 Örnek iki fonksiyonun PLA gerçekleştirilmesi PLA program tablosu Yukarıda örnek fonksiyonunun PLA elemanı ile gerçekleştirilmesinde önce fonksiyonlar indirgendi. Bundan sonraki sütunlarda değişkenlere ayrılmıştır. indirgenmiş fonksiyonlardaki farklı çarpımlar terimleri gösterilir. Birinci sütunda her bir çarpımlar terimi için seçilen VE kapılara numaralandırılarak gösterilir. Şekil 5.20 de gösterilmiştir.x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1x2 x3 00 0 1 F1 0 0 0 0 1 1 0 1 F2 0 0 0 1 0 1 0 1 1 2 3 Çarpım terimleri Girişler x x 0 1 çıkışl ar x F F 1 1 1 1 1 1 x1x’2 x1x3 X2X3 1 1 - PLA program tablosu 01 11 10 1 x1x2 x3 00 0 1 01 11 10 1 1 1 1 1 F1 = x1x’2+x1x3 F2=x1x3+x2x3 Şekil 5. x1 1 F1 1 x2 2 2 x3 3 F2 Şekil 5. Ondan sonra bağlantıların açık/kısa devre yapılmasına geçildi. hangi bağlantıların açık devre yapılacağı. Bu işlem bütün VE 79 . hangi bağlantıların ise kısa devre olarak bırakılacağı. ROM larla gerçeklemede fonksiyonlar indirgenmemişti.19 PLA elemanıyla gerçekleştirilecek örnek iki değişkenli iki fonksiyon Bu örnek fonksiyonların PLA ile gerçekleştirilmesinde. Bu tabloda satırlarda. Bağlantıların sistematik bir biçimde nasıl yapılacağını gösteren tabloya PLA program tablosu denir. satırdaki VE kapısının girişleri için değişkenin kendisi varsa 1. 1. değişken yoksa (-) konulur. tümleyeni varsa 0.

kapıları için tekrarlanır.18 deki blok diyagramında 2n x k bağlantının açık devre mi. olmayan VE kapılarına ilişkin yere ise (-) konur. Şekil 5. Bundan önceki örneğe ilişkin PLA program tablosu Şekil 5.18 deki blok diyagramında k x m bağlantılarından hangilerinin açık hangilerinin kısa devre yapılacağı belirlenmiş olur. Şekil 5. PLA lerde fonksiyonun kendiside tümleyeni de gerçekleştirilebilmektedir. 80 . kısa devre mi yapılacağı belirlenmiş olur. Son sütunlarda ise çıkış fonksiyonlarının her biri temsil edilir.19 da verilmiştir. O nedenle ortak çarpımlar terimleri sayısını maksimumlaştırabilmek için gerçekleştirilmesini istediğimiz fonksiyonların tümleyenlerini de düşünebiliriz. Bir çıkış fonksiyonunda hangi VE kapıları varsa ilgili yere 1.

Seri toplayıcı. ardışıl MSI ve LSI elemanlarının yapı ve işlevlerini inceleyeceğiz. analiz ve sentezi ile sentezde karşılaşılan sorunları ele alacağız.BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ Şimdiye kadar ki beş bölümde. Bu bölümde de çıkışları giriş değişkenlerinden başka. t i-1 anında bu değişkenle (y). durum değişkenleri dediğimiz bellek elemanlarına ilişkin değişkenlerle birlikte ancak belirlenebilen ardışıl mantık devrelerini inceleyeceğiz. Bu "elde"yi.1 Giriş Şekil 6. sınıflandırılması. 6. y değişkenine de durum değişkeni denir. bir evvelki ti-1 anına ilişkin toplamın "elde" sinin bilinmesi gerekmektedir. Daha sonra kombinezonsal devrelerde olduğu gibi.x2. x2 girişleri en az ağırlıklı basamaktan en çok ağırlıklı basamağa doğru. O halde devre kombinezonsal değil.1 deki gibidir. (y) ye şimdiki durum. giriş değişkenlerinin aldığı değerler tarafından belirlenmiş olsun. ardışıldır. Ardışıl mantık devreleri kısaca ardışıl devreler olarak adlandırılır. Yaygın olarak bu devrelere ardışıl makineler da denir. x1.y). Giriş ve çıkış aşağıdaki Şekil 6. Öyle ki değişkenin ti anında aldığı değer (Y). z çıkışı da bu iki tabanındaki sayıların toplamı olan sayıyı. Yani Y = f (x1. makinenin herhangi bir t anındaki durumunu belirleyen bir değişken (y) olarak düşünelim. zamanda sıralı. 24 23 22 21 t4 t3 t2 t1 0 1 1 0 0 1 1 1 1 1 0 1 t0 ve t4 anlarındaki girişler (00) aynı olduğu halde çıkışlar farklıdır. Görülüyor ki çıkış yalnızca girişler tarafından belirlenememektedir. (Y) ye de bir sonraki durum. Çıkışın belirlenebilmesi için her ti anında. Ardışıl makine incelememizde sırasıyla ardışıl makinelerin modellendirilmesi. analiz ve sentezini inceledik. Benzer biçimde t2 ve t3 anlarındaki girişler (11) aynı olduğu halde çıkışlar farklıdır.1 deki seri toplayıcı devresini düşünelim. (12)01100 x1 (14)01110 x2 Seri toplayıcı z = x1 + x2 (26)11010 20 t0 0 0 0 (12) (14) (26) x1 x2 z Şekil. basamak ağırlığına göre zamanda sıralı olarak göstersin. çıkışları girişleriyle yegane olarak belirlenebilen kombinezonsal mantık devrelerinin.1. varsayalım ki x1 =12 ve x2=14 sayıları toplanacak.6. Örneğimiz için toplam elde(y)1 1 0 0 0 x1 0 1 1 0 0 x2 0 1 1 1 0 z 1 1 0 1 0 81 . iki tabanındaki iki sayıyı göstersin.

x 2. Y = {Y1. G2(x1= 0. çıkışları temsil edebilmek için gerekli olan çıkış değişkeni sayısı m. x2= 0) . n ≥ log2 p eşitsizliğini sağlayan en küçük tam sayıdır. . . y ): S n+ r → S . zm} bağımlı çıkış değişkenleri kümesidir.. x 2.D0) ile verilen bir matematiksel modelle temsil edebiliriz.. 6. Y bir sonraki durum ve Z çıkış fonksiyonları Tablo 6.Ç.. Örnek 6... x2= 0). z2. #D = µ ise.y2.m biçiminde tanımlanan m tane çıkış fonksiyonudur.. D: Makinenin farklı durumlarından oluşan kümedir. t anındaki değerlerdir. D2(y=1) elde 1} dir. ..yr bağımsız durum değişkenlerinin fonksiyonu ise makineye "Mealy makinesi". sonlu durumlu ardışıl makineleri..xn} bağımsız giriş değişkenleri kümesi olsun.xn bağımsız giriş ve y1... Z fonksiyonlarında ise değişkenler ve fonksiyonların aldığı değerler aynı t anı için geçerlidir... Y fonksiyonlarında... m ≥ log2 g eşitsizliğini sağlayan en küçük tam sayıdır. Ç2(z1= 1)}dir. y1. M = (G. Seri toplayıcı için M matematiksel modelini çıkaralım.. G3(x1= 1. .1} i = 1. t şimdiki anı. y 2.y r ) = Yi ( X . y ) : S n+ r → S .. #Ç = g ise. gerekli olan durum değişkeni sayısı r.. r ≥ log2 µ eşitsizliğini sağlayan en küçük tam sayıdır. Bundan sonra fonksiyonların t ile ilişkisi ayrıca simgelenmeyecektir. S = {0. Artık çıkış değişkeni giriş değişkenleri ve 0 andaki durum değişkeni tarafından yegane olarak belirlenmiştir. . Matematiksel model : Yukarıda örnekteki seri girişli toplama devresi gibi.2. x n..1.y02. D0 : Başlangıç durumudur..Y2. G giriş kümesi ve değişkenleri: G = {G1(x1= 0. Ç çıkış kümesi ve değişkenleri Ç={(Ç1(z1= 0). y 1. de doğruluk tablosuyla verilen 82 t t t t t t t t t t+1 t t t t t t t t . Zi fonksiyonları x1.. Yani bağımsız durum değişkenlerinin t0 anındaki aldıkları değerlere karşı gelen (y01. y = {y1. G4 (x1= 1.zm} çıkış değişkenleri kümesidir. x n..x2.2 Ardışıl Makinelerin Modellendirilmesi Ardışıl makineler matematiksel..yr durum değişkenlerinin fonksiyonu ise makineye "Moore makinesi " denir.. tablo ve diyagram olmak üzere üç farklı biçimde modellendirilebilirler.biçiminde bulunur. fonksiyonların aldığı değer (t+1) anındaki değer. bağımsız değişkenlerin aldığı değer ise. y 1. y 2. X = {x1.D.z2. Z = {zl. Zi fonksiyonları yalnızca.y r ) = Zi ( X . x2= 1)} dir. ..r biçiminde tanımlanan r tane bir sonraki durum fonksiyonudur.. Bu küme elemanları her biri Yi = Yi (x 1...2.. Bu küme elemanlarının her biri Zi = Zi ((x 1. farklı çıkışlardan oluşan çıkış kümesidir.yr} bağımsız durum değişkenleri kümesidir. t+1 bir sonraki anı göstermektedir.y0r ) durumudur. (y) bağımsız durum değişkenidir..Y. #G = p ise girişleri temsil edebilmek için gerekli olan giriş değişkeni sayısı n.. Yr} bir sonraki durum değişkenleri kümesidir.1.. Z = {zl.. Ç: Makinenin çıkışında görülen. D durum kümesi ve değişkenleri D={D1(y=0) elde 0....1} i =1.. S = {0. G: Makinenin farklı girişlerinden oluşan giriş kümesidir.Z. x2= 1) ..

Tablo.x2+y' x1x'2. Bir ardışıl makinenin en genel yapısı.6. . D.2.2. genel olarak x1 x2 giriş değişkenleri çıkış değişkenleri z1 zm y1 yr Kombinezonsal devre y r (Y r ) Bellek elemanlarının çıkışları: durum değişkenleri r. Ç.Zm) ile bellek elemanlarının giriş fonksiyonlarıdır. giriş bağımsız değişkenler giriş durum x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 y Y bir sonraki durum onksiyonu.Seri toplayıcıya ilişkin bağımsız değişkenler ve bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu. D0 ) ile verilen bir ardışıl makine. Z çıkış fonksiyonu 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 Matematiksel olarak M = (G. Birincisi kombinezonsal parça ikincisi ise bellek parçasıdır.t+1 Y = y' x1x2+y x'1x2+y x1x'2. Şekil. Kombinezonsal parçanın çıkışları da makinenin çıkış değişkenleri (Z1Z2.6. Z. sistemin giriş değişkenleri (x1x2. Y.6. . .xn) ile bağımsız durum değişkenleri (y1y2.+y x'1x'2+y x1x2 fonksiyonlarıdır. bellek elemanı saat girişi bellek elemanlarının girişleri y 1 (Y 1 ) t 0 (t 1 ) Şeki1.1. 83 .bellek elemanı Bellek 1. Devre iki temel parçadan oluşur. Kombinezonsal parçanın girişleri.+y x1x2 ve Z = y' x'1.yr) dir.deki bir devreye karşı düşürülebilir.

6. makinenin i.Z 0.1 Y. Ard arda gelen iki girişten.Z 0.Z 1. Tablo. Ardışıl makineye ilişkin durum tablosu.Z 1.Bellek elemanlarının çıkışları olan iletkenlerde. sütunun kesiştiği yerde. Makine Di durumunda iken Gi girişi altında DJ bir sonraki durumuna gidiyor ve çıkış zm ise.0 Y.Z 0. bir sonraki durum (elde) ise 1 dir. zaman ekseninde önce y bağımsız değişkenlerinin sonra bağımlı bir sonraki durum değişkenlerinin aldığı değerler gözlenir. Bellek elemanları bundan sonraki alt bölümde detaylı olarak incelenecektir. birinci girişe ilişkin bir sonraki durumdur.2b de verilmiştir.Z 1. sütuna ilişkin giriş (Gj) geldiğinde ki bir sonraki durum (Dk) ile o andaki çıkış (Çk) yazılıdır (Tablo 6. j. durum diyagramları veya durum tablolarıyla da temsil edilebilir. düğümler ve topolojik elemanlardan oluşmuş bir diyagramdır. Benzer biçimde t2 anındaki şimdiki durum 0.0 Y.Z 1.1 Y. Seri toplayıcı örneğinde t0 anındaki girişler için olan bir sonraki durum 0. Bu yeni elde t3 anındaki girişler için şimdiki durumdur. Durum tablosu (Geçiş tablosu. satıra ilişkin durumunda (Di). Di düğümünden DJ düğümüne yönlendirilmiş bir topolojik eleman çizilir ve üzerine Gi / zm yazılır. Matematiksel olarak temsil edilen ardışıl makine. ikincisine ilişkin şimdiki durum.2a). transition table): Satırlarında durumlar (D kümesinin elemanları).1 Y.1 deki seri toplayıcı için durum tablosu Tablo 6. i. Şekil 6.Çk G2 Gj Gp Dµ (a) Bir ardışıl makineye ilişkin genel durum tablosu x1x2 00 giriş X1x2 01 giriş x1x2 11 giriş x1x2 10 giriş y=0 şimdiki durum Y.0 y=1 şimdiki durum (b) Seri toplayıcıya ilişkin durum tablosu Durum diyagramı. sütunlarında girişlerin (G kümesinin elemanları) bulunduğu matristir. Düğümler durumlara karşı düşer.0 Y.1 Y. satır ve j. G1 D1 D2 Di Dk. t1 anındaki girişler için şimdiki durumdur.Z 0.3 a da durum diyagramının tipik 84 . Bu tabloda girişler ve durumlar ilgili değişkenler cinsinden ifade edilmiştir. Özel olarak örnek 6.2.

diğerleri 0 olmak zorundadır. 85 . Makinenin durum değiştirmesi.bir parçası gösterilmiştir. Temel modda (fundemental mode) ve darbe modunda (pulse mode) çalışanlar olmak üzere iki farklı türden olabilirler. Durum diyagramları. Asenkron makinelerde saat darbeleri yoktur. Temel modda çalışan asenkron makinelerde girişler seviye biçimindedir. Yarış problemi olmaması için birden fazla giriş değişkeni aynı anda değişmez. Makinenin kombinezonsal kısmı ise saat darbesinden bağımsız çalışır. Bu dersin kapsamı içinde bilgisayarlarda kullanılan senkron makineler ağırlıklı olarak incelenecek. örneğin seri toplayıcı devre bir senkron ardışıl makinedir. Örnek 6.6. Yeni bir saat darbesi gelene kadar.2).Şekil 6. girişleri darbe biçimindedir. Girişler ve durumlar ilgili değişkenler cinsinden verilmiştir.3 Ardışıl Makinelerin Sınıflandırılması Ardışıl makineler senkron (saatli) ve asenkron (saatsiz) makineler olmak üzere iki ana sınıfa toplanırlar. yani yeni bir giriş gelene kadar eski girişler durarak sistemin kararlı (stabil) bir duruma gelmesini sağlar. Herhangi bir anda giriş değişkenlerinden yalnız biri 1 olur. makinenin durumunda bir değişiklik olmaz. Her bir giriş için bir saat darbesi uygulanmalıdır.3. bu merkezi saat çıkışı bağlanmıştır (bakınız Şekil 6. Makinenin çalışma hızı saat darbelerinin periyoduyla sınırlanmıştır. Farklı girişler arasında bütün girişler birlikte 0 olmak zorundadırlar.4 de ardışıl makinelerin sınıflandırılması gösterilmiştir. G i / Zm 01 / 1 11 / 0 01 / 0 00 / 0 Di Dj Di Dj 11 / 1 10 / 1 00 / 1 10 / 0 (a) Genel olarak durum diyagramı (b) Toplayıcıya ilişkin durum diyagramı Şekil. Darbe modunda çalışan makinelere gelince. 6.1 deki seri toplayıcı için durum diyagramı Şekil 6. Bütün bellek elemanlarının saat girişlerine. Senkron makinelerde periyodik saat darbeleri üreten bir merkezi saat (master-clock generator) vardır. saat darbesi geldiği zaman mümkündür.3b de verildiği gibidir. çoğunlukla kontrol sistemlerinde kullanılın asenkron makineler ise incelenmeyecektir.

Şekil 6. 6. Çıkış şimdiki durum değişkeni y ve aynı zamanda bir sonraki durum fonksiyonu olan Y dir.4. (11) girişinin hiçbir zaman uygulanmayacağı varsayılarak çıkışlar k=keyfi olarak alınmıştır.4 Bellek Elemanları Ardışıl devrede her bir durum değişkenine ilişkin bir bellek (flip flop) elemanı vardır.ARDIŞIL MAKİNA SENKRON MAKİNA ARDIŞIL MAKİNA ASENKRON MAKİNA Temel modda çalışan makina Darbe modunda çalışan makina Şekli.5 te tanımlanan SR flip flopuna karşı düştüğünü gösterelim. SR bellek elemanı: iki girişli S(set).6 te verilen devreyi analiz ederek. Bundan dolayı bellek elemanları 1 bitlik bir bilginin saklanmasını sağlarlar. R(reset) ve iki çıkışlıdır (y. SR bellek elemanın tanımı bir sonraki durum fonksiyonu. sonra bu çıkışların birbirlerinin tümleyeni olduklarını gözleyelim 86 .5 SR bellek elemanı Şimdi Şekil 6. ikinci bir çıkış değerlendirilmiştir.y' ) y' f devrenin yapısı dolayısıyla doğrudan elde edildiğinden. durum tablosu ve durum diyagramı olarak şekil 6. girişler birbirinin zıttı iken 'S nin dediğini yapıyor' biçiminde de yorumlanabilir. Ayrıca durum değişkenin veya bir sonraki durum değişkeninin tümleyeni de çıkış olarak vardır.6.5 te verilmiştir. yani y ve y' çıkışları vardır. Şekil 6.6 teki devrenin çıkışlarını. s R y (Y) y ' (Y ') y SR 00 0 1 0 1 01 0 0 11 K K 10 1 1 Y=S+R'y 01/0 01/0 00/1 0 00/0 10/1 1 10/1 Şekil 6. Bütün diğer bellek elemanlarında da durum aynıdır. Ardışıl makinelerin sınıflandırılması. SR bellek elemanının çalışması. Şimdi belli başlı bellek elemanlarını teker teker inceleyelim. başlangıçta sanki biri diğerinin tümleyeni değilmiş gibi düşünüp.

6 SR belek elemanın devresi 87 .R(reset) t (T) S(set) t 0 v 0 S 0 v (V) a) TÜVEYA kapılarıyla gerçekleştirilen SR flip flopu R T V 0 0 1 TÜVEYA kapılarının gecikmelerine bağlı 1 0 olarak iki hal (01 veya 10) olabilir. belirsizlik var 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 1 1 0 0 b) Devrenin en genel durumda analizi t v S R T V 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 c) Devrenin girişlerine 11 gelmeyeceği koşulu altında sadeleşmiş doğruluk tablosu y S R Y Y' 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1 1 0 1 0 d) Sonuçta varılan doğruluk tablosu Şekil 6. belirsizlik var 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 TV(00) ara durumundan sonra TÜVEYA 1 0 kapılarının gecikmelerine bağlı olarak iki hal (01 veya 10) olabilir.

Şekil 6. Saat girişi 0 olduğunda VE kapılarının çıkışları 0 olacak ve bellek elemanı bulunduğu durumunu koruyacaktır. O nedenle TV(11) e karşı gelen. R(reset) Saat(CLK) S(set) y (Y) y (Y') y SR 00 0 1 0 1 R y (Y) S 01 0 0 11 K K 10 1 1 y ' (Y ' ) S y y Saat R Y=S+R'y S R= 0 Grafik gösterim Bir sonraki durum fonksiyonu Şekil 6. girişler birbirinin zıttı iken S nin dediğini yapıyor biçiminde de yorumlanabilir. SR girişlerini birer uçları saat darbesine bağlı VE kapılarından geçirdiğimizde. Şekil 6. Şekil 6. Şimdi saatli SR bellek elemanını inceleyelim.6 c de verilmiştir. Diğer taraftan TV sütunlarında 11 durumu hiç görünmemektedir. Şekil 6. Bellek elemanı girişlerin ve durumun aldığı değerlere bağlı olarak çalışır.8 Saatli SR bellek elemanı devresi. Saatli (Senkron) makinelerde ise saatli bellek elemanları kullanılır. Yalnızca TÜVEYA'lı devredeki 11 girişinin özelliği TÜVE li devrede 00 girişi altında oluşur ve S ile R yer değiştirmiş gibi görülür.6 b deki tabloda devrenin girişine hiçbir zaman SR (11) uygulanmayacağı düşünülürse TV nin hiçbir zaman TV(00) durumuna gelmeyeceği görülür. Bu varsayım altında. Saat girişi 1 olduğunda ise SR girişleri VE kapılarının çıkışlarına aktarılır.7 TÜVE kapılarıyla gerçekleştirilen bir temel bellek elemanı Saatli SR bellek elemanı: Yukarıda tanıttığımız SR bellek elemanı asenkron makinelerde kullanılır. Bu tabloda ki çıkışların her biri biri diğerinin tümleyenidir. Bu elemanı S*R* ile gösterelim. O halde V=T' dür.8 görülen ve tanım tablosu verilen. tablodaki ikinci dörtlü satır da silinebilir. SR flip flopunun tanım bağıntısına denktir.5 ve 6. tablodaki ilk dört satır silinebilir. saatli SR bellek elemanını elde ederiz. girişler birbirinin zıttı iken 'R nin dediğini yapıyor' biçiminde de yorumlanabilir. şekilde görülen doğruluk tablosuna varılır. TÜVEYA kaplarıyla gerçekleştirilen devreye benzer TÜVE kapılarıyla gerçekleştirilen bir devre Şekil. TÜVE' li devre ilerde tanımlayacağımız gecikme (Delay) bellek elemanın gerçekleştirilmesinde kullanılacaktır.6. S*(set) y (Y) y 0 1 S*R* 00 K K 01 1 1 11 0 1 10 0 0 R*(reset) y ' (Y ' ) Y Şekil 6.7 de verilen devrelere temel bellek elemanları denir. SR belek elemanının çalışması.7 de verilmiştir. TÜVEYA' lı devredekine benzer bir analizle. S*R* bellek elemanının çalışması. Girişine hiçbir zaman 11 gelmeme koşulu altında basitleştirilmiş tablo Şekil 6. grafik gösterimi ve tanım tablosu 88 .6 d de varılan sonuç tablo.

Tanım fonksiyonun ifadesi SR=11 girişlerinin hiçbir zaman uygulanmayacağı varsayımıyla bulunmuştur. Şekil 6. biri diğerinin tümleyeni. Y ise saatten sonraki bir sonraki durumu göstermektedir. yani bellek elemanı çalışmaz. çıkışta tutulur.Tanım fonksiyonundaki y. ve durum diyagramı verilmiştir. Pratikte saatli SR bellek elemanı nadiren üretilir. Saatli Gecikme D ( delay) bellek elemanı: TÜVE kapılarıyla daha önce oluşturduğumuz devreyi temel alarak Şekil 6. Saat darbesi yokken (0) geri beslemeli TÜVE kapılarının girişleri 11 olup durum değişmez. D Saat(CLK) y ' (Y ' ) R* D D y 0 1 0 0 0 1 1 1 S* y (Y) y y y (Y) y' (Y') Saat Y=D Grafik gösterim Bir sonraki durum fonksiyonu 0 0 0 1 1 1 Durum diyagramı Şekil.9 da oluşturulan devre. Gecikme bellek elemanı devresi. Bir başka deyişle giriş geciktirilerek.6. 89 . Saat darbesi varken (1) D = 1 ise çıkış da 1. Birinci saat darbesinden sonra gelen girişler çıkışa etkili olmaz. yani SR de görülen belirsizlik burada görülmeyecektir. tanım tablosu ve durum diyagramı Saatli JK bellek elemanı: SR bellek elemanı gibidir. olamayacağı için TÜVEYA kapılarının girişleri de hiçbir zaman 11 olmayacaktır. D bellek elemanıdır. ilerde göreceğimiz saatli D ve JK bellek elemanları daha yaygın bir biçimde üretilmektedir. SR=0 bağıntısı bu koşulu ifade etmektedir.10 da devresi tanım tablosu. D = 0 ise çıkış 0 olur. yalnızca JK=11girişi altında belirsizlik olmayıp. grafik gösterimi. saatten önceki şimdiki durumu.9. Girişine gelen işareti. şimdiki durum zıddına dönüşür. Şekil 6. iki saat darbesi aralığında çıkışında tutar. Görüldüğü gibi TÜVEYA kapılarının çıkışları 11. grafik gösterilimi. O nedenle tanım fonksiyonunda t değişken olarak görülmemektedir.9 de Gecikme bellek elemanın devresi tanım tablosu (bir sonraki durum fonksiyonu) ve durum diyagramı verilmiştir.

Girişine 0 geldiğinde durumunu korur.10 JK bellek elemanı devresi.K Saat(CLK) J R y (Y) y ' (Y ' ) S J Saat K y y y (Y) y (Y') y JK 00 0 1 0 1 01 0 0 11 1 0 10 1 1 Y = J y' + K' y Grafik gösterim 01 Bir sonraki durum fonksiyonu 00 01 0 00 11 11 10 1 10 Durum diyagramı Şekil 6. T tekikleme bellek elemanı devresi . Bu elemana ilişkin bilgiler Şekil 6.11 da verilmiştir. 1 geldiğinde ise durumunu zıddına dönüştürür (togling). durum diyagramı Saatli T tetikleme bellek elemanı Tek girişli bir bellek elamanıdır.tanım tablosu. grafik gösterimi ve durum diyagramı 90 .11. T Saat(CLK) R y (Y) y ' (Y ' ) S T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 Saat Y = T y' + T ' y Grafik gösterim 0 1 Bir sonraki durum fonksiyonu 00 0 1 Durum diyagramı 1 Şekil 6. grafik gösterilimi. tanım tablosu.

Benzer biçimde negatif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading .12 de görüldüğü gibi pozitif veya negatif olabilir. Saatli bellek elemanlarında (makinelerde) tetikleme iki türlüdür. Pratikte bu girişlerin ard 91 . Öyleki iki giriş değişkenin de değişmesini gereksin. positive edge). giriş seviyesindeki değişimler durum değişimlerine neden olurlar. 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing. bunun dışındaki bütün aralıklarda ( 0 veya 1) ise girişler değişse bile tetikleme olmaz. kenar tetiklemesidir. ya yükselen kenarda yada düşen kenarda tetiklenebilir. Böyle çalışan saatli bellek elemanlarına latch denir. negative edge) denir. 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing.5 Bellek elemanlarının tetiklenmesi Bellek elemanlarının durumunun değişmesi. Pozitif darbe Pozitif darbe yükselen kenar Pozitif darbe düşen kenar 1 0 Yükselen (pozitif) kenar Düşen (negatif) kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Negatif darbe Negatif darbe düşen kenar Negatif darbe yükselen kenar 1 0 Yükselen Düşen (pozitif) (negatif) kenar kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Şekil 6. positive edge). Pozitif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading . Asenkron belleklede bu değişimler seviye biçimindedir. ancak saat darbesi varken durum değişimi olabilir.6. Saat işareti 1 değerini aldığında tetikleme (durum değişimi) olur. Bu durum değişmelerine belek elemanın tetiklenmesi (trigering) denir. Örneğin 01-10 girişleri gibi. Saatli bellek elemanlarında ise tetikleme saat darbeleriyle sağlanır. saatli bellek elemanları ve saatli ardışıl devrelerde karşılaşılan tetikleme sorunlarını inceleyelim. Saatli bellek elemanlarında (makinelerde) saat darbesinin yükselen veya alçalan kenarında tetikleme (durum değişimi) olur. İki girişli bellek elemanlarında. Yani giriş işaretlerine bağlı olarak. Bir saatli kenar tetiklemeli bellek elemanı. negative edge) denir.12 Saat darbeleri ve tetikleme kenarları Şimdi saatsiz. 0 değerini aldığında ise girişler değişse bile tetikleme olmaz. Şekil 6 12 de pozitif ve negatif saat darbeleri için tetikleme kenarları gösterilmiştir. Saat darbesi Şekil 6. girişlerindeki anlık değişimlerle olmaktadır. ard arda iki giriş uygulandığını düşünelim. ikinci tür tetikleme.

Şekil 6. sanki 01 den sonra 10 uygulanmış gibi olmaktadır. Asenkron bellek elemanlarında tetikleme süresince durumun devamlı değişmesi de bir tetikleme sorunu yaratır. şimdi de senkron bellek elemanları için inceleyelim. S 1 1 0 0 1 1 R saat 1 0 1 Şekil 6. Şekil 6. çünkü herhangi bir giriş değişkenindeki gecikme 1000-10 veya 01-11-10 dizisinin uygulanması sonucunu doğurur.13 te bu çözüm canlandırılmıştır. Tetikleme anlık olacağından. saat darbeleri olmadığında bellek elemanı çalışmayacağından çözüme ulaşılır. Kenar tetiklemeli bellek elemanlarının yapısını ilerde ayrıca göreceğiz. Yukarıda asenkron bellek elemanlarında istenmeyen girişler ve çevrim için tetikleme sorunlarını inceledik. Bellek elemanlarında karşılaşılan tetikleme sorunlarının benzerleri en genel hali Şekil 6. Örneğin asenkron JK bellek elemanı 11 girişi altında 0 ve 1 durumları arasında devamlı durum değiştirir. Diğer taraftan bu bellek elemanı için 00 girişi altında durum değişmemektedir. Çözüm Şekil 6. Bu olaya çevrim ( cycling) denir. Yani istemediğimiz halde arada 00 veya 11 girişi uygulanmış olur. Asenkron ardışıl devreler (makineler) bu dersin kapsamı dışında tutulduğundan incelenmeyecek yalnızca senkron makineler incelenecektir.7 asenkron temel bellek elemanları için sırasıyla 11 ve 00 girişlerinin uygulanmaması gereken girişler olduğu belirtilmişti.13 Senkron SR bellek elemanı için istenmeyen girişlere ilişkin tetikleme sorununu çözümü Senkron JK bellek elemanında 11 girişi altında görülen çevrimin oluşmasını önlemek için saat darbesinin yükselen veya düşen kenarında tetikleme yapılır. O nedenle uygulamada iki girişli asenkron bellek elemanı olarak JK değil SR bellek elemanı kullanılır. durum ancak bir defa değişebilecektir.7 deki asenkron temel bellek elemanı için benzer çözüm her bir girişten sonra 11 girişinin uygulanmasıdır. istenmeyen girişler saat darbelerinin olmadığı aralığa düşürülürse .arda uygulanması mümkün olmaz. Şekil 6. Ortaya bir sorun çıkmaktadır.6 daki asenkron bellek elemanı için her bir girişten sonra 00 girişinin uygulanmasıdır.6 ve 6. 01-10 giriş dizisi yerine 01-00-10 giriş dizisini uygularsak giriş değişkenlerinin ikisi birden aynı anda değişmek zorunda kalmaz ve istenmeyen 11 girişi arada gelemez. 92 .2 de verilen ardışıl devreler içinde söz konusudur.

∆ ts süresi minimuma inecek ve ∆ ts < ∆ tb +∆ tc eşitsizliği her zaman sağlanacaktır. Yani ∆ tb < ∆ ts < ∆ tb +∆ tc olmalıdır. birden fazla durum değişkeninin aynı anda değer değiştirmesidir. Bellek elemanlarının saat darbelerinin kenarlarında tetiklenmesi. bir örnek olarak. Kenar tetiklemeli bellek elemanları kullanıldığında bu sorunla karşılaşılmaz. üç farklı biçimde yapılabilir.14 Senkron ardışıl devrede saat darbe uzunluğu Senkron ardışıl devrelerde saat darbe uzunluğu ( ∆ ts ).14). ikincisi ana ve bağımlı (master slave) . Devrenin çalışma hızına tesir eden saat darbesinin 1 olma süresi değil. bu bölümde ayrıca incelenecektir. Senkron ardışıl devrelerde karşılaşılan bir başka tetikleme sorunu da. Örneğin iki durum değişkenli bir makinede 01 durumundan 10 durumuna geçerken arada 00 (veya 11) istenmeyen durumundan geçilebilir. üçüncüsü ise kenar tetiklemeli bellek elemanlarıdır. 93 . Saat darbelerinin kenarında tetiklenen bellek elemanların bulunduğu ardışıl devrelerin daha hızlı çalıştığı söylenemez. Bellek elemanlarının çıkışında yeni bir durumu gözleyebilmek için ∆ tb < ∆ ts olmalıdır. Oysa istenen her bir saat darbesi için. Kenar tetiklemeli D belek elemanı için ∆ tb < ∆ ts ilişkisi. Son ikisini ayrı ayrı inceleyeceğiz. Bellek elemanları. Bellek elemanın çıkışının gecikmelerindeki farklılıklar dolayısıyla devre istenmeyen durumlardan geçebilir. bellek elemanları gecikmesinden ( ∆ tb ) daha fazla. yalnızca bir durum değişikliğinin olasıdır. belli bir giriş altında. ∆ ts > ∆ tb +∆ tc olursa ise bellek elemanları 1 saat darbesi zaman aralığında iki veya daha fazla çalışmış olur (Şekil 6. Bu bağıntının sağlanması için senkron bellek elemanlarını. Tetikleme darbenin bir kenarında olacağından. yeni bir tetikleme oluncaya kadar (yeni bir darbe kenarına kadar) çalışmazlar. Birincisi bir RC devresiyle keskin darbeler (spike) elde etmektir. bellek ( ∆ tb ) ve kombinezonsal devredeki gecikmesi ( ∆ tc ) toplamından ( ∆ tb +∆ tc ) daha küçük olmalıdır. kenar tetiklemeli yapmak uygun olur. saat darbelerinin frekansıdır. Nedeni istenmeyen durum oluştuğunda tetikleme işleminin tamamlanmış olmasıdır.∆ts ∆ ts > ∆ tb +∆ tc ∆tc ∆tb ∆ts ∆tc bir saat darbesi süresinde 2 durum değişmesi bir saat darbesi süresinde 1 durum değişmesi ∆ ts < ∆ tb +∆ tc Şekil 6.

çünkü SR için girişler birbirinden farklı ise tanım gereğince Y=S dir. Bağımlı bellek çalışır çünkü bağımlı bellek girişindeki darbe 0 dan 1 e yükselir ve 1 değerini alır (şekildeki kalın çizgi). Buna göre girişteki saat darbesi 0 dan 1 e geçtiğinde ve 1 olduğunda (şekilde ince çizgi) bağımlı bellek elemanı çalışmaz. düşen kenarda ana bellek elemanı yükselen kenarda ise bağımlı bellek elemanı ve dolayısıyla SR ana-bağımlı bellek elemanı çalışacaktır.15). saat darbesinin yükselen ve düşen kenarlarında.12). SR tanımına uygun çıkışları verir. diğer tip bellek elemanları için de benzer biçimde gerçekleştirilir. Yani ana-bağımlı bellek elemanı saat darbesinin düşen kenarında.Ana-bağımlı (Master slave) bellek elemanı: Ana-bağımlı bellek elemanları.bağımlı bellek elemanının saat girişindeki pozitif saat darbesi. Şimdi ana-bağımlı bellek devresinin çalışmasını düşündüğümüzde. bağımlı belleğin çalışmadığı zamanı gösterir Şekil 6. girişler için SR bellek elemanı tanımına uygun çıkışları vermektedir. Saat darbesinin düşen kenarında ise ikinci bellek elemanın girişleri aynen Y. ikincisine ise bağımlı bellek elemanları denir. Yukarıda SR bellek elemanı için incelediğimiz ana-bağımlı yapı. Ana-bağımlı bellek elemanının saat darbesinin yükselen kenarında çalışmasını saat girişine ilave bir tümleyen kapısı bağlayarak sağlamak mümkündür. Birinci bellek elemanına aa. Ana bellek elemanı ise çalışır. O nedenle ana-bağımlı JK bellek elemanı için çözüm olacak bir devre Şekil 6. Y' çıkışlarında birlikte görülecektir. girişteki saat darbesinin yükselen kenarında. Q' olduğundan tanım gereğince Y = Q ve Y' = Q' olur. saat girişlerini. tümleyen kapısı nedeniyle bağımlı bellek elemanının saat girişinde negatif darbe oluşturur. Ancak JK için benzer işlem yapılamaz çünkü J = K = 1 girişi için saatin 1 olduğu sürece ana bellek elemanı çevirime girer.15 Ana-bağımlı (master-slave) SR bellek elemanı Bellek elemanları.15 de verilmiştir. Bu devrenin saat darbesinin 94 . girişlerine bağlı olarak. S Ana bellek S R Q Q Bağımlı bellek S R y y Y Y' R CLK 1 1 0 0 Eşik gerilimi:: eşik altı saat geriliminin 0. ardarda bağlı iki bellek elemanı ve bir tümleyen kapısından oluşur. tanım uyarınca SR girişlerine göre ana bellek elemanın çıkışları oluşur . üstünde ise 1 olarak algılanırlar (Şekil 6. çünkü bağımlı bellekteki saat girişi (şekilde ince çizgi) 0 olmuştur. bağımlı belleğin çalıştığı zamanı gösterir Anabelleğin çalıştığı. belli bir eşik geriliminin altında 0. Bu durumda saat darbeleri negatif darbeler olarak düşünülmelidir (Şekil 6.16 te verilmiştir. Örneğin D bellek elemanının çıkışlarını bir SR bellek elemanı girişlerine bağlayarak ana-bağımlı bir D bellek elemanı elde edilebilir. Bu çıkış bağımlı bellek elemanın girişinde kalır çünkü ikinci bellek elemanı çalışmamaktadır. Bağımlı bellek girişi Q. SR nin ana-bağımlı yapısı Şekil 6. eşik üstü saat geriliminin 1 algılandığı deger Anabelleğin çalışmadığı. Girişteki saat darbesi 1 den 0 a düşerken ve 0 olduğunda (şekildeki kalın çizgi) ana bellek çalışmaz. Ana.

95 . Aynı bellek elemanları darbenin yükselen kenarında ise. girişlere karşılık vermezler. ikinci seviyedeki temel belleğin durumunu koruyucu girişleri (11) sağlar. ikinci seviyedeki (çıkıştaki) temel bellek elemanı gösterilmemiştir. Darbe kenarı ile tetiklenen gecikme bellek elemanına ilişkin lojik devre Şekil 6.17 Kenar tetiklemeli gecikme bellek elemanın lojik devresi Şimdi devrenin analizini yapalım.düşen kenarında tetiklenen bir JK bellek elemanı olarak çalıştığını S*R* tanımından yararlanarak gösteriniz. Bu devrede temel bellek elemanı (ikinci seviye) girişlerine birer temel bellek elemanı (birinci seviye) bağlanmıştır. Saat darbesi 0 iken D = 0 ve D = 1 girişleri için birinci seviyedeki temel bellek elemanlarının çıkışları şekil 6. S* y (Y) J S* K Saat(CLK) y ' (Y ' ) R* R* Şekil 6. çıkışına aktarılmasını sağlar.18 a ve b de verilmiştir. kenar tetiklemeli bellek elemanlarıdır. çalışmazlar. ikinci seviyedeki temel belleğin girişinin.16 Saat darbesinin düşen kenarında tetiklenen JK bellek elemanı Kenar tetiklemeli bellek elemanları: Belek elemanlarının saat darbelerinin geçişlerinde çalışmasını sağlayan üçüncü alternatif. 1 2 s* 5 y(Y) CLK 3 6 y ' (Y') R* İkinci seviye temel bellek elemanı D 4 Birinci seviye temel bellek elemanları Şekil 6. Birinci seviyedeki temel bellek elemanları.17 te verilmiştir. darbenin düşen kenarında. Saat darbesinin seviyesi belli bir eşik değerini aşarken bellek elemanı çalışır . ondan sonra aynı eşik değere aynı yönden (yükselen veya düşen) ikinci defa gelene kadar bellek elemanları.

Şekil 6. D=1 analizi c. Şekil 6. 1 kılındığında. Benzer biçimde Şekil 6. S*R* = 11 olduğundan. diğer kapı çıkışları ise eski değerlerini koruyacaktır.1 0 1 1 2 1 s* CLK=0 2 1 s* CLK=0 3 1 R* 3 1 R* 4 D=0 1 D=1 4 0 b. saat darbesinin yükselen kenarında. Buda çıkıştaki ikinci seviye temel bellek elemanın durumunu değiştirmemesi yani çalışmaması demektir . 1 kapısı D yi gösterir (Şekil 6.18 c görülen değerler gözlenir. çıkıştaki temel bellek elemanı . R* = 1 olduğundan. 4 kapısı D ' yi gösterirken. Benzer biçimde Şekil 6.18 b deki devrenin 0 olan saat girişi. Şekil 6. Yani saat darbesinin yükselen kenarında giriş çıkışa aktarılmaktadır.18 Darbe kenarı tetiklemeli gecikme bellek elemanı lojik devresinin analizi Saat = 0 iken D girişi ne olursa olsun S* = R* = 1 dir. R* = 0 olduğundan.18 a ve b). S*R* = 10 girişi için çıkıştaki temel belek elemanı çıkışı. diğer kapı çıkışları ise eski değerlerini koruyacaktır. CLK=0. Üç kapısının çıkışı 0 olacak. S*R* = 01 girişi için çıkıştaki temel belek elemanı çıkışı. D bellek elemanın tanımına uygun çıkışlar verir. CLK=1. Şekil 6.18 a da saat darbesi 0 dan 1 e çıkarıldığında.18 c de saat darbesi 1 den 0 a düştüğünde. Şekil 6.17 te verilen kenar tetiklemeli bellek elemanı.18 d de saat 96 . D = 0 olan girişe eşit olacaktır. D=1 analizi c saat a a. D=0 analizi d saat b a 1 b 1 0 1 2 1 s* 2 0 s* CLK=1 3 CLK=1 0 R* 3 1 R* 4 D=0 1 D=1 4 0 d. D=0 analizi Şekil 6.18 d deki değerler gözlenir. CLK=0. Bu sefer 2 kapısının çıkışı 0 olacak. Sonuç olarak. Şekil 6. CLK=1. D=1 olan girişe eşit olacaktır. ama diğer kapıların çıkışları değişmeyecektir. 3 kapısının çıkışı 1 olacak.18 a daki değerler gözlenir.

17 teki devrede Y=0 olması. ki ona oturma zamanı (set up time) denir.19 Yükselen kenarda tetikleyen darbenin değişimi ve giriş sınırlaması D girişi. (Bakınız Şekil 6.19) Yukarıda D=0 girişi için saat darbesinin yükselen kenarındaki durumu inceledik. çalışma koşullarını daha detaylı olarak analiz edelim. bu algılama gerçekleşmez( Bakınız Şekil 6.18 a daki devrede D = 0 iken saat darbesini 1’e çıkarırsak. saat darbesinin düşen kenarında çalışmayacaktır. çıkıştaki temel bellek elemanı çalışmayacak yani durumu değişmeyecektir. benzer biçimde. Sonuç olarak. D girişinin değişmemesi gerekir. tutma süresi (holding time) denen zaman aralığında . Oturma süresi içinde D = 1 yapılırsa. tetikleme eşiğinden sonra en az tutma süresi kadar. Oturma zamanı 4 ve 1 kapılarındaki toplam gecikme kadardır. Şimdi de saat darbesinin yükselme süresinde. D=1 girişinde de zamanlama koşulları aynıdır. tetikleme eşiğinden önce. saat darbesi tetikleme eşiğini aştıktan sonra da. en az oturma süresi kadar bir zaman için. 4 ve 1 kapılarının çıkışları değişmezken. Yani oturma ve tutma süreleri toplam süresince D=1 değeri değişmemelidir. Tutma süresi içinde D =1 yapılırsa. Bir başka deyişle D = 0 girişinin D bellek elemanı tarafından algılanması isteniyorsa .darbesi 1 den 0 a düştüğünde. bu algılama gerçekleşmez (Bakınız Şekil 6. değişmemelidir. diğer kapı çıkışları ise eski değerlerini koruyacaktır. saat darbesinin yükselen kenarda tetiklenen bir D bellek elemanınıdır.17 c). S* = 1 ve R* = 0 olur (Şekil 6.18 b daki değerler gözlenir. Şekil 6. Buda Şekil 6. Yani şekil 6. 97 . D = 0 girişinin girişte tutulması gerekir. S*R* = 11 olduğundan.17 te verilen kenar tetiklemeli bellek elemanı.19). girişte tutulması zorunludur. Saat darbesi 0 dan 1 e yükselirken belli bir süre önce. yani çıkışın D girişine eşit olması ve saat darbesinin yükselen kenarında tetiklenmesi demektir. Sonuç olarak D=0 girişinin. Şekil 6. 3 kapı çıkışı (R*) nin 1 den 0 a geçme süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir. Bu tutma süresi.19). Şekil 6. girişte tutulması gerekir. Bu süre D = 0 girişi için 1 kapı çıkışının 0 da kalma süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir.17 de verilen devre. Bir başka deyişle D bellek elemanı tarafından D = 0 girişinin algılanması isteniyorsa. 2 kapısının çıkışı 1 olacak. saat gerilimi Tetikleme eşiği zaman Oturma zamanı Tutma zamanı Girişin değişmemesi gereken zaman aralığı Şekil 6. D bellek elemanı tarafından algılanabilmesi için en az oturma +tutma zamanı kadar bir zaman aralığında. D = 0 girişinin.

Bu girişler asenkron olarak çalışırlar. Normal olarak bu tüm devreler 5 veya 10 voltluk (VCC) doğru gerilimle beslenirler. başlangıç durumunu 1 e getiren bir preset yardımcı girişlerine gereksinim vardır. yani saat ve giriş değişkenlerinden bağımsız olarak başlangıç durumunu 0 veya 1 e getirirler.20 Belek elemanlarının çeşitli girişleri ve bir JK tümleştirilmiş devresi 98 . Diğer bellek elemanları için de benzer biçimde çalışan devreleri vardır ve genellikle kataloglarda verilir. bu girişlerin 1 olması halinde.20 da verilmiştir. Bir 7476 JK tümleştirilmiş devresindeki bağlantılar ve uçların ne oldukları Şekil 6. iki tanesini bir arada bulunduran. 0 veya 1 den herhangi birine getirebilmemiz gerekir. Bellek elemanları. yukarıya doğru bir ok ise yükselen kenarda tetiklenen bir bellek elemanını gösterir. Buda her bir bellek elemanına karşı düşen. Saat darbesinde aşağıya doğru bir ok düşen kenarda tetiklenen bir bellek elemanını. başlangıçta istenildiği gibi seçilebilmesi demektir. 6. Bir başka değişle bellek elemanlarının başlangıç durumunu. Yardımcı girişleri de içeren bir JK bellek elemanı tümleşik devresinin şematik gösterilimi ve tanım tablosu Şekil 6. clear ve preset işlevinin yerine getirilir.20 da verilmiştir. Clear ve Preset girişlerinde bir yuvarlak yoksa.Burada yalnızca D belek elemanın kenar tetiklemeli lojik devresi verilmiş ve analiz edilmiştir. küçük ölçekli (SSI) tümleşik devreler olarak satılırlar. O nedenle başlangıç durumunu 0 a getiren bir Clear ile. bağımsız durum değişkeni (y) nin. Clear ve Preset girişlerinde bir yuvarlak varsa.6 Tüm devre olarak bellek elemanları yardımcı girişleri 0 Bir ardışıl devrenin başlangıç durumunun (D ) istenildiği gibi seçilebilmesi gerekir. bu girişlerin 0 olması halinde. y y' clear preset CLK 1 16 Ka J K Q Q Preset 2 15 Ya 14 Y 13 to 12 Jb 11 Y J Girişler clear preset CLK CLK K J K Clear 3 Ja 4 0 0 1 1 1 1 1 0 1 0 1 1 1 1 x x x ↑ ↑ ↑ ↑ x x x 0 0 1 1 x x x 0 1 0 1 Çıkışlar y y’ kararsız 0 1 1 0 y y’ 0 1 1 0 y’ y Besleme5 CLK 6 Preset 7 Clear 8 J K Q Q 10 Y 16 Kb Şekil 6. Clear ve preset girişli olan bellek elemanları olduğu gibi yalnızca clear veya yalnızca preset girişleri olan bellek elemanları da piyasada bulunabilir. clear ve preset işlevleri yerine getirilir.

2 Örnek bir Moore makinesi analizi Daha önce tanımladığı gibi Moore makinesinde çıkışlar yalnızca durum değişkenlerinin fonksiyonudur.1 Saatli ardışıl devrelerin analizi Bilindiği gibi analiz. Tek giriş ve tek çıkışlı bir Moore makinesi örneği Şekil 7.1 de verilmiştir. Bu üç yöntemden birinden diğerine kolayca geçilebilir. matematiksel model olarak tanıtılan. elemanlar ve bağlantılar belli iken. öyle ki her biri daha önce verdiğimiz bir modele ilişkin olacak. Üç analiz yöntemini inceleyeceğiz. Görüldüğü gibi çıkış yalnızca bir durum değişkenin fonksiyonudur. giriş değişkenine doğrudan bağlı değildir. analizin amacına bağlı olarak birinin diğerinden daha çabuk sonuç verebilmesidir. 7. 7. Üç farklı yöntemin kullanılması. Birinci yöntem. bir lojik devrenin bilgisayar simulasyonu açısından. bu ve bundan sonraki bölümlerde yalnızca saatli (senkron) ardışıl devreler üzerinde duracağız. bir sonraki durum ve çıkış fonksiyonlarının bağımsız değişkenler (giriş ve şimdiki durum değişkenleri) cinsinden bulunmasıdır. x CLK Moore Makinası J 1 K1 J2 K 2 z x CLK y 1 y1 y z 2 y2 Şekil 7. Bu yöntemleri Moore ve Mealy makineleri üzerinde birer örnekle inceleyelim. iki ve üçüncü yöntemler. Örneğin bir sonraki durum ve çıkış fonksiyonları ile analiz yöntemi.BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ Bundan önceki bölümde ardışıl devrelerin senkron(saatli) ve asenkron olarak sınıflandırıldığını gördük. Diğer taraftan belli bir giriş dizisi için çıkış dizisinin ne olduğu isteniyorsa.1 Analizi için örnek olarak seçilmiş bir Moore makinesi 99 . Bir başka deyişle devrenin girişlere cevabını belirlemektir. yani Moore makinesidir. girişlere karşı düşen çıkışların ne olduğunu bulmaktır. diğerlerine göre daha uygundur. durum diyagramı veya durum tablosu yöntemleri daha kolay sonuca götüreceğinden tercih edilir. daha önce tanıtılan durum tablosu ve durum diyagramına dayandırılan yöntemlerdir.

saat darbesinin düşen kenarından sonra: x = 1. y1= 0. 01 (Y1 = 0. 10 (Y1 = 1. Olabilecek durumlar: 00 (Y1 = 0. Y2 = 1). bağımsız giriş ve durum değişkenleri cinsinden ifade etmiş oluruz.saat darbesinin düşen kenarından sonra: x = 1.1}. Y2 = 0 ). Birinci JK bellek elemanına ilişkin bir sonraki durum fonksiyonunu.y1=1. y2= 0 ) = 1. Y1(x=0. 1. Bunları birinci bellek elemanının yukarıdaki tanım bağıntısında yerine korsak. bir sonraki durum = 11.10.01. Diğer taraftan birinci bellek elemanına ilişkin girişler J1 = x K1 = x y'2 dir. Örneğimizdeki Moore makinesinin matematiksel modeli M = { G = {0.1} . şimdiki durum =11 (2.1. Görüldüğü gibi iki bellek elemanı olduğu için iki bir sonraki durum fonksiyonu vardır. y2 )= x' y1y2 + xy'1y2 + x y'2 biçiminde buluruz. D ={ bağımsız seçilebilen 00. şimdiki durum ( D0) = 00 (y1= 0. bir sonraki durum =10. Y2 = 1) olmak üzere dört tanedir. y1 . y2= 0 ) = 1. Y1(x = 1. y1= 1. z=0 dır. Y1 = y1 (x y'2 )' + y'1 (x) = y1 (x'+ y2) + y'1 x Y1(x. y2 = 1) = 1. Y1(x = 1. JK nın tanım bağıntısından yararlanarak bulabiliriz.1. 0 100 . y1= 0. Z = { z = y2}. y1. 3. saat darbesinin düşen kenarından önce x = 1.y2 ) = y1 x' + y1y2 + y'1 x Benzer biçimde ikinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu da Y2= y2K'2 + y'2J2 dır. y2= 1) = 0.10.y2=1 ) = 1. saat darbesi düşen kenarından önce: x = 1. z = 1 dır. saat darbesinin düşen kenarından önce x = 0. 1. Buna göre x =101 dizisine karşılık. 11 (Y1 = 1. Birinci bellek elemanın tanım bağıntısı Y1 = y1K'1 + y'1J1 dır. z =1 dır. y2= 1 ) =1. Y2 = 0 ). 2. Y2(x =1. Y2(x = 1. z = 0 dır. 2. z = 1 dir. saat darbesi için bir sonraki durum). birinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu. Y = {Y1 = y1 x' + y1y2 + y'1 x . 3. bir sonraki durum = 11. şimdiki durum =11 (1.saat darbesinin düşen kenarından sonra: x=0. Y2(x = 0.11}. y1= 1. Ç = { 0. z =1 dır. y2=0) . saat darbesi için bir sonraki durum). y1 = 1. çıkışta 110 dizisi gözlenecektir. J2 = x K2 = x⊕ y'1 = x' y'1 + x y1 Y2 = y2 (x⊕ y'1)' + y'2x Y2 (x. Bu matematiksel modelden 0 yararlanarak D = 00 başlangıç durumunda x = 101 giriş dizisi için devrenin analizini yapalım.01. Y2 = x' y1y2 + xy'1y2 + x y'2 }.11 den biridir}} dir. D = {00.1 Matematiksel model ve analiz Şekilden görüldüğü gibi Z= y2 dir.

Nedeni belli satır için durum değişkenleri değişmez dolayısıyla Moore makinesinin çıkışı değişmez. Bu belli satıra karşı gelen farklı sütunlar için giriş değişkenleri değişse bile Moore makinesi çıkışına etki etmezler. Satır ve sütunlardaki durum ve girişleri. Durum değişkeni sayısı iki olduğundan.2 deki gibi ayrı bir sütunda gösterilirler. Doğru olmayan minterimler 0 alınarak.2 deki gibi yerleştirelim. x y1y2 00 01 11 10 0 0 0 1 1 1 1 1 1 0 x y1y2 00 01 11 10 x 0 0 0 1 0 1 1 1 0 1 0 00 01 11 10 00 00 11 10 1 11 11 10 01 z 0 1 1 0 Y1 Y2 Y1Y2. 00 başlangıç durumunda. elemanlarında da bir sonraki durum ve çıkışların bulunduğu bir matristir. durum tablosunda belli bir satıra karşı gelen satırların hepsinde çıkışlar aynıdır. Bu nedenle Moore makinesinin çıkışları Şekil 7.2.2 Örnek Moore makinesine ilişkin durum tablosunun çıkarılışı Şimdi x = 101 giriş dizisine karşılık çıkış dizisini . bulduğumuz Y1 ve Y2 fonksiyonları. sonra birleştirebiliriz (Şekil 7.2). Giriş değişkeni de bir tane olduğundan. iki farklı giriş yani iki sütun vardır. Çıkış fonksiyonu direkt olarak y2 ye eşit olduğundan hemen yazılabilir. satırından görüldüğü gibi 00 durumunda 101 . bir sonraki durum ve çıkış fonksiyonlarını tabloya taşıyarak elde edebiliriz. Önce bütün durumları Karnaugh diyagramındaki sıralanışa uygun olarak satırlara . Örnek olarak Y1 fonksiyonunu tabloya taşıyalım. Moore makinesinin çıkışları yalnızca durum değişkenlerinin fonksiyonu olduğundan. Tabloyu Karnaugh diyagramı biçimde oluşturduğumuzdan. sütunlarında bütün olabilecek girişler. durum diyagramından bulalım. daha kolay görülsün diye Y2Y1 fonksiyonlarını önce ayrı ayrı düşünüp. taşıyacağımız fonksiyonların her bir çarpımlar teriminin kaçıncı mertebeden bir küp oluşturduğuna bakıp. bütün girişleri de benzer biçimde sütunlara Şekil 7. daha önce bulduğumuz. y2 değişkenini eleyen birinci mertebeden bir alt küp oluşturur ve üçüncü ile dördüncü satırlarla birinci sütunun kesiştikleri yerlerde birer doğru mintermi içerir. Diğer çarpımlar terimleri için aynı işlem tekrarlanarak Y1 ve Y2 ayrı ayrı bulunabilir. Y1 fonksiyonundaki birinci terim y1x'.2 Durum tablosu ve analiz Durum tablosu satırlarında şimdiki durumlar. z Şekil 7. yan yana durum tablosuna şekilde görüldüğü gibi taşınırlar. Buna göre Moore makinesi örneğimizdeki durum tablosunu. Durum tablosunun 1. Karnaugh diyagramı sırasında almak kolaylıklar sağlar.7. olabilecek bütün durumlar dört tanedir yani dört satır vardır. Bu amaçla. gerekli olan doğru minterimleri uygun yerlere koyarak durum tablosunu bulabiliriz.

incelediğimiz makine Moore makinesi olduğundan. Şimdiki 00 durumunda giriş 1 iken.4 Zaman diyagramı (Timing diagram) Analog devrelerde girişler ve çıkışlar zamana bağlı birer fonksiyondur. Birden fazla giriş için bir sonraki durum aynıysa. bir sonraki durum 10 olur. satır 2. Bir sonraki durum 11 (Tablodaki 3. yani çıkışlar yalnızca durum değişkenlerinin fonksiyonu olduğundan. Bu durumda. tablonun 1. Tablodaki 4. çıkışlar da yalnızca saat darbelerinin düşen kenarında 102 .3 teki durum diyagramında gözlenecek çıkışların üzerine kaçıncı saat darbesinden sonra gözleneceği yazılmıştır. Durum 00 0 Çıkış 01 1 1 1 0 Giriş 0 0 10 03 1 11 11. 2. 7. Çıkış ise 0 dır. çıkış 1 dir. Lojik devrelerde. Moore makinesinde çıkışlar yalnız durum değişkenlerine bağlı olduğu için çıkışlar durumlara ilişkin çember düğümün içine yazılır. satır . tablodaki 3. çıkış ise 1 dir. saat darbesinin düşen kenarında. Önce her bir durum için.2 Şekil 7. incelediğimiz örneğe ilişkin durum diyagramı Şekil 7. her bir durumdan.3 de verilmiştir.3 Örnek Moore makinesine ilişkin durum diyagramı Şimdi 00 başlangıç durumu ve x = 101 giriş dizisi için örnek Moore makinesinin analizini yapalım. (Tablodaki 3.2.2. İncelemekte olduğumuz Moore makinesi içib Başlangıç durumu 00. giriş dizisi de 010101 olsun. 7. 11 durumunda giriş 0 iken. satır ve 2. Bellek elemanları saat darbesinin negatif kenarında tetiklendiği için durum değişiklikleri yalnızca bu düşen kenarda olabilecektir. satır.). satır 1. Tablodaki 3.) Şimdiki 11 durumunda giriş 1 iken. 1. giriş sayısı kadar okun çıkması kontrol edilebilir. sütun. 11 dir. bu girişlere ilişkin oklar bazen birleştirilerek te gösterilir.saat darbesinin düşen kenarında. sütunundan görüldüğü gibi. Eksiklik olmaması için. Sonra her bir durum için. saat darbesinin düşen kenarında bir sonraki durum. Yani çıkış dizisi z = 110 dır. satır . 0 dır. bütün girişler altında gidilen yeni durum . yönlendirilmiş topolojik elemanlarla belirtilir. yani dizinin zamana göre soldan sağa sıralandığını varsayalım. Şekil 7. sütun.çıkış. girişten bağımsız. bir sonraki durum ve çıkış fonksiyonların zamana göre değişimini gösteren diyagramlara zaman diyagramı (timing diagram) denir. bir sonraki durum ve çıkış değişmez. durum diyagramına geçiş kolaydır.3 Durum diyagramı ve analiz Durum tablosu bulunduktan sonra. birer çember biçiminde daire çizilir. 3. giriş dizisi ve başlangıç durumu verildiğinde. Sayısal sistemlerde ise giriş ve çıkışlar zamana bağlı olarak birer dizi oluşturmaktadırlar. Giriş dizisinin ilk elemanının 0 olduğunu. O halde çıkış dizisi 110 dır.

Mealy makinesinde çıkış fonksiyonları. Bir kombinezonsal devrenin çıkışı olan bu fonksiyonlar. iki saat darbesinin düşen kenarları arasında değişse bile. giriş ise 0 dır. O nedenle. saat darbelerinin dışında değişen giriş değişkenlerinden de. (i). 7. Durum tablosundan. ikinci saat darbesi için şimdiki durum. saat darbesi için bir sonraki durum (i+1). Yeni durum Y1Y2=00. Örneğimizde birinci saat darbesinin düşen kenarından hemen önceki durum (başlangıç durumu) y1y2= 00. Birinci saat darbesi için yapılan işlemler ikinci ve daha sonraki saat darbeleri için tekrarlanarak zaman diyagramı Şekil 7. yani y1y2=00 dır. Önce şimdiki durum ve giriş altında. Bir sonraki durumun Y1Y2= 00 olduğu.4 Örnek Moore makinesine ilişkin bir zaman diyagramı Zaman diyagramının çiziminde.değişecektir. ikinci saat darbesi için giriş 1 dir. O nedenle çıkışta hatalı çıkış diye adlandırılan istenmeyen çıkışlar 103 .3 Örnek bir Mealy makinesi analizi Mealy makinesinin analizi de Moore Makinesi analizi gibidir. aynı sonuca varabilirdik ama daha zor olurdu. Şekil 7. ard arda iki saat darbesinin düşen kenarları arasındaki zaman aralığına. etkilenirler. Matematiksel modeli (Bir sonraki durum fonksiyonları ve çıkış fonksiyonlarını) kullanarak ta.4 teki gibi tamamlanır. Bulunan değerler. Görüldüğü gibi giriş değişkeninin aldığı değer. yalnızca durum değişkenleri değil fakat giriş değişkenlerine de bağlıdır. durum diyagramı veya tablosundan yararlanılarak bulunur. bir sonraki durum ve çıkış. saat darbesi için şimdiki durumdur.4 teki zaman diyagramında. yerleştirilir. Çünkü bellek elemanları kenar tetiklemelidir ve makine Moore makinesidir. Bu işlem her saat darbesi için tekrarlanarak zaman diyagramı çizilir. Mealy makinesinde bundan sonraki bölümde göreceğimiz gibi böyle olmamaktadır. durum tablosu veya diyagramından yararlandık. bir sonraki durum değişkenlerine ve çıkışa etkimez. saat darbeleriyle değişen durum değişkenlerinden etkilendiği gibi. birinci ve ikinci saat darbelerinin düşen kenarları arasına Y1 ve Y2 değişkenleri 0 genlikli olarak çizilmişlerdir. x CLK t y1(Y1) t z = y2(Y2) t t Şekil 7. görülmektedir.

Şimdi durum tablosu ve diyagramından yararlanarak zaman diyagramlarını çıkaralım. Bir sonraki durum fonksiyonlarına ilişkin zaman diyagramları. zaman diyagramlarını inceleyerek hatalı çıkışları görelim.y2 Y2 = y2K'2 + y'2J2 = y2 (x' ) '+ y'2(x ⊕ y1' ) = y2 x + y'2 x y1 + y'2 x' y'1 = x y2 + x y1 + x' y'1 y'2 Z = x' y2 + x y1 dır. 1 10. Şimdi Şekil 7.görülebilir. 0 00. verilmiştir.5 de verilen bir Mealy makinesi örneğinde bir sonraki durum fonksiyonları ve çıkış fonksiyonunun. durum değişkeninin değiştiği saat darbelerinin düşen kenarları dışında. z Şekil 7. 1 00.6 Örnek Mealy makinesinin analizi için durum tablo ve diyagramı Şekil 7. Moore makinesinde anlatılan biçimiyle bulunarak. x CLK y2 D Mealy makinası z x y1 CLK y 1 y 1 x x y '1 x' z J2 K2 y 2 x' y2 Şekil 7. 0 1/0 0/0 00 0/1 0/0 1/1 1/1 01. giriş değişkeninin değişmesiyle de değişebilir. Çıkış fonksiyonu.5 Analizi için örnek olarak seçilmiş bir Mealy makinesi Bir sonraki durum fonksiyonları ve çıkış fonksiyonu Y1 = D = (x+y1). 0 11.6 da örnek Mealy makinesinin durum tablo ve diyagramı. saat darbesinin düşen kenarında değişecektir ve Moore makinesinde olduğu gibi çizilebilir. x y1y2 00 01 11 10 0 01. 0 11. O nedenle çıkış fonksiyonuna 104 . 1 Y1Y2. 1 10 0/1 11 1/0 01 1 00.

birinci saat darbesine ilişkin giriş. Çünkü bu kritik zaman aralığında yeni gelinen durumda.6 da görüldüğü gibi.7 da verilmiştir.ilişkin zaman diyagramını çizerken. çünkü her bir giriş için 1 saat darbesi uygulanmalı ve yeni gidilen durumda ( saat darbesinin düşen kenarından hemen sonra) yeni giriş ideal olarak hemen uygulanmalıdır. Çıkış fonksiyonları için saat darbesinin düşen kenarı ile girişin değiştiği zaman aralığı. Bu sağlanamadığından. durum diyagramı veya tablosundan 105 . kritik bir zaman aralığıdır. Önce durum değişkenlerine ilişkin zaman diyagramları Moore makinesinde olduğu gibi kolayca çizilebilir. Bu istenmeyen bir durumdur. etkisini sürdürerek çıkışı değiştirebilir. 00 başlangıç durumu ve 0 girişi için. Şekil 7. x t CLK 1 2 1 3 4 5 6 7 t y1(Y1) t y2(Y2) t z t hatalı 1 zararsız hatalı çıkış hatalı 0 zararsız hatalı çıkış kritik zman aralıkları Şekil 7. saat darbesinin düşen kenarı (durumların değişebileceği an) ve giriş değişkeninin değiştiği anları ayrı ayrı incelemek gerekmektedir. Örnek Mealy makinesinin durum ve çıkış (kritik zaman aralığı da göz önüne alınarak) değişkenlerine ilişkin zaman diyagramları Şekil 7. sanki yeni gidilen durumda eski giriş uygulanmış gibi olur.7 Örnek Mealy makinesine ilişkin bir zaman diyagramı ve hatalı çıkışlar Şimdi çıkış fonksiyonuna ilişkin zaman diyagramını adım adım detaylı olarak inceleyelim.

girişin saat darbesinin düşen kenarından sonra değişmesidir.6 daki zaman diyagramı bulunur. ve 4. çıkış 0 dır. Z çıkışında yalnızca doğru çıkışların gözlenmesi isteniyorsa. saat darbelerinden sonraki kritik zaman aralıklarındaki hatalı çıkışlar zararsızdır. yeni durum 01 ve eski giriş 0 halen devam ettiği için çıkış 1 dir. Kritik zaman aralığında. saat darbelerinden sonraki hatalı çıkışlar 0 dır. 1. 3. Z çıkışın bir D bellek elemanın girişine bağlanır ve D bellek elemanın saati de devrenin saatinden beslenir. Kritik zaman aralığında çıkışın aldığı değer. Bu istenmeyen hatalı bir çıkıştır çünkü eski ve yeni durumlarda 0 çıkışını vermesi gereken makine kısa bir süre içinde olsa 1 çıkışı vermiştir. Görüldüğü gibi 2. Benzer akıl yürütme aynen diğer saat darbeleri içinde tekrarlanarak şekil 7. Bu nedenle 0101010 giriş dizisine ilişkin çıkış dizisi 0011100 dır. saat darbesinden sonra 01 durumu ve 1 girişi altında 0 değerindedir ama kritik zaman aralığında kısa bir süre 1 değerini almıştır. yani zararsız bir hatalı çıkış olacaktı. bu zaman aralığının dışında alınan değerlerden birini alsaydı farkına varılmayacak. saat darbesinden sonraki kritik zaman aralığına ilişkin hatalı çıkış 1 iken. 5.görüldüğü gibi. Bu olayın nedeni. 00 durumu ve 0 girişi altında 0 olan çıkış. 106 . Kritik zaman aralığından sonra 01 durumu devam ederken giriş değişip 1 olduğundan çıkış 0 olmuştur. Hatalı çıkışlar ancak Mealy makinesinde gözlenebilir. 6. nedenini düşününüz. Bu durumda D bellek elemanının çıkışında yalnızca doğru çıkışlar gözlenir. Genel olarak doğru çıkışlar saat darbelerinden hemen önceki çıkışlardır.

istenen makinenin sözle tanımlamasından (word description). bunların indirgenmesi (state reduction) yapılır. Durum indirgeme kuralları geliştirilmiştir ve ayrı bir başlık altında incelenecektir. birbirinden farklı 2r sayıda kodlanabilir 4.BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ Sentez bilindiği gibi girişleri ve çıkışları sözel olarak tanımlanan bir makinenin yaptığı işi yapan devrenin. sentezde bellek elemanlarının sayısını saptayıp.2 de bir ardışıl devrenin genel yapısının ne olduğu verilmişti. fakat birinin diğerlerine göre üstünlükleri olabildiğinden ideal genel bir yöntem verilememiştir. kombinezonsal devreye ilişkin bağımsız değişkenlerin sayısının azalmasıdır. (r) durum değişkeniyle belirlenen bir durum. Birinci adımda durumları sezgisel olarak saptadığımızdan. durum değişkenlerinin sayısını belirler. bulunmasıdır. Farklı durumların sayısı µ ve farklı durum değişkenleri sayısı da r ise r. r ≥ log2 µ olan en küçük tam sayıdır. Durum değişkenlerinin sayısının minimumlaştırılması. Seçilen durumların kodlanması (state assignment): Durumlar birinci ve ikinci adımlarda sözle tanımlanmışlardı. "Durumlara hangi kodlar verilirse gerçekleştirilecek kombinezonsal devre daha basit olur problemine" bu adımda cevap verilir. durum tablosu veya diyagramı çıkarılır. sezgisel olarak yapılır. 8. 3. Bu bölümde önce ardışıl devrelerin sentezinde tutulacak yola ilişkin adımları sonra bu adımların uygulamasını çeşitli örnekler üzerinde göreceğiz. Seçilen durumların ne anlama geldikleri saptanmalıdır.1 Sentez yönteminin genel adımları Sentez yönteminin 6 genel adımı aşağıda veriliştir. uygun durum seçimleri yaparak. bağımsız değişkenler olan giriş ve durum değişkenlerinin fonksiyonu olarak. Durum değişkeni sayısı aynı zamanda bellek elemanları sayısıdır. Bu adıma kadar bellek elemanlarının sayısı ve her bir bellek elemanına ilişkin bir sonraki 107 . Bu notların kapsamı içinde basit bir iki yöntem ayrı bir bölümde incelenecektir. Kodlama sonucu bir sonraki durum ve çıkış fonksiyonları. yani elemanlar ve aralarındaki bağlantıların. Durumlar seçildikten sonra sözle tanımlamaya uygun olarak durum tablosu ve diyagramı çizilir. gerçekleştireceğimiz fonksiyonların aldığı değerler keyfi olacaktır. durum tablosunda belirlenirler. gereğinden fazla durum seçmiş olabiliriz. kombinezonsal devreyi oluşturursak ardışıl devreyi gerçekleyebiliriz. dolaylı olarak . Bu genel yapıdan görüldüğü gibi. Durum sayısını. Bu keyfi değerler de. Durum sayısının azalması. Bu adım için tutulacak yolun bir yöntemi yoktur. durum değişkenlerinin ve dolayısıyla bellek elemanlarının sayısının ve kapı elemanlarının giriş yelpazesinin azalmasına yol açabilir . Durum indirgemesi sonucu durum değişkeni sayısı azalmasa bile kullanılmayacak durumlar ortaya çıkacaktır. Şekil 6. 1. istenen işlevi yerine getirebilmesi için. Kullanılmayan durumlarda. Durumların seçimi bazen kolay bazen ise zor olabilir. Farklı yöntemler geliştirilmiştir. kombinezonsal devrenin basitleşmesini mümkün kılar. 2. Bu nedenle durum tablosunda eşdeğer durumlar varsa. Genel olarak durumlar. makinenin belleğinde tutması gereken bilgilerdir diye düşünülebilir.

1 b de görülen ters tanım bağıntısı bulunur. T tetikleme elemanın ters tanım bağıntısı 108 .8. Şekil 6. bellek girişlerinin. Bu iki girişi S = 0. Tetikleme bellek elemanın ters tanım bağıntısı: Gecikme bellek elemanında yapılanlar burada da tekrarlanarak Şekil 8. girişlerin hiçbir zaman 11 olmadığı görülür. Benzer biçimde y = 0 iken Y = 1. Gecikme bellek elemanın ters tanım bağıntısı: Tanım bağıntısında y = 0 iken Y = 0 olması için girişin zorunlu olarak 0 olması gerektiği hemen görülür. SR bellek elemanın ters tanım bağıntısı: y = 0 dan Y = 0 a geçebilmek için. Ters tanım tablosunun sütunlarına önce y sonra Y değerleri yazılmış. ) biçiminde ifade edebiliriz. tanım bağıntılarından yararlanarak teker teker çıkaralım.1. alması gereken değerleridir. D gecikme elemanın ters tanım bağıntısı T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 0 10 1 Saat T Y = T y' + T ' y b. Şimdi her bir bellek elemanına ilişkin ters tanım bağıntılarını. belleğin şimdiki ve bir sonraki durum değerleri belli iken. R = K (keyfi.1 d de görüldüğü gibi. S = 0 R = 1. SR bellek elemanına benzer biçimde. belli girişler ve şimdiki durum değişkenleri için ne olduğu belirlenmiş oldu. Bu ters tanım tablosundan.0 ve 1 olması gerektiği görülür. çıkış fonksiyonlarıdır. Bu fonksiyonlar saptandığında kombinezonsal devrenin bir kısmı gerçekleştirilebilecektir. JK bele elemanının ters tanım bağıntısı da bulunabilir.a da gösterilmiştir. Bellek elemanlarının ters tanım bağıntıları: Bellek elemanlarının ters tanım bağıntıları. hatırlanacağı gibi SR bellek elemanının tanımını verirken 11 girişlerinin hiçbir zaman uygulanılmayacağı varsayılmıştı. bu elemanın tanım bağıntısından görüldüğü gibi iki alternatif giriş vardır: S = 0 R = 0. R ise 0 da 1 de olabilir yani K dir.2 deki genel yapıda görüldüğü gibi kombinezonsal devrenin çıkışlarının bir kısmı bellek elemanlarının giriş fonksiyonlarıdır. bunlara ilişkin giriş değerleri ise bir altlarındaki karelerde gösterilmiştir.1 c deki ters tanım tablosu bulunur. Bellek elemanlarının giriş fonksiyonlarını saptayabilmek için seçilecek bellek elemanlarının ters tanım (excitation functions) bağıntılarından yararlanılır. JK bellek elemanın ters tanım bağıntısı: Şekil.durum değerinin. D D y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 1 10 0 Saat D Y=D a. Çünkü durumun 0 dan 0 a geçişini sağlamak için S = 0 olması zorunludur. Kombinezonsal devrenin diğer kısmı. Yani tanım ve ters tanım bağıntıları uyumludur. y = 1 iken Y = 0 ve y = 1 iken Y=1 olması için girişin sırasıyla 1. Sonuç Şekil 8. Benzer biçimde diğer geçişlerde saptanarak Şekil 8.

Şekil 8. JK bellek elemanının ters tanım bağıntısı Şekil 8. Seri toplayıcı: Şekil 6. SR bellek elemanının ters tanım bağıntısı JK 00 y 0 1 0 1 01 0 0 11 1 0 10 1 1 J y y y (Y) y (Y') 00 0K yY 01 11 1K JK K0 10 K1 Saat K Y = J y' + K' y d. Durumlar iki tane olup elde 0 ve 1 i göstermektedir. Bellek elemanlarının giriş fonksiyonlarının doğruluk tablosu da.2 daki gibi bulunur. Şimdi artık S.1 Bellek elemanlarına ilişkin ters tanım bağıntıları Üçüncü adımda bir sonraki durum fonksiyonlarının doğruluk tablosu. Bu bellek elemanının ters tanım bağıntısından SR giriş fonksiyonlarının doğruluk tablosu Şekil 8. bir durum değişkeni olduğuna göre bir bellek elemanı yeterlidir. durum tablosu veya durum diyagramından yararlanarak. ardışıl devreyi Şekil 8. indirgeyerek.2 b ve Şekil 6.3 deki gibi gerçekleyebiliriz. Bellek elemanı olarak SR elemanını seçelim. Seçilen bellek elemanlarıyla bellek kısmı gerçekleştirilerek ardışıl devrenin sentezi tamamlanır. Çıkış fonksiyonları da. durum tablosundan. 5. 6. durum tablosundaki durum değişkeninin y ve Y değerleri ve bellek ters tanım bağıntısından yararlanarak. bulunur. Şimdi adım adım anlattığımız sentez işleminin. bir durum değişkeni yeterlidir (log22=1). Karnaugh diyagramlarına taşıyıp.3 b de çıkarılmıştı. Sentez işleminin ilk üç adımı daha önce yapıldığından dördüncü adımdan başlayacağız. bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu gösterilmiştir. çeşitli örneklere uygulamasını görelim. durum tablosunda oluşturulmuştu. Bu minimal fonksiyonlara karşı gelen devre Ardışıl devrenin kombinezonsal kısmını oluşturur. 109 .S y y y (Y) y' (Y') SR 00 y 0 1 0 1 01 0 0 11 k k 10 1 1 00 0K yY 01 11 10 SR K0 10 01 Saat R Y = S + R' y c. bağımsız giriş ve durum değişkenlerinin fonksiyonu olarak bulunur. durum tablosu ve diyagramı sırasıyla Şekil 6. Bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları minimalleştirilir.2 de.1 de verilen seri toplayıcı için. R ve Z fonksiyonlarını.

bir Moore makinesi oluşturabiliriz. S6 S7. ayrı bir giriş te olabilir. Bu işi yapacak 8 durumlu bir ardışıl devre düşünelim öyle ki S0.3 Bellek elemanı giriş fonksiyonları. O halde sekiz durum olduğuna göre 110 . S2. 8.2. Her 8 darbeden sonra 0 başlangıç durumuna geçer. modulo 8 ileri sayıcı. 1. 7 darbe almış olduğunu göstersinler. S5. 5.2 Modulo 8 ileri sayıcı x girişine gelen darbeleri iki tabanında sayan. durumları sırasıyla makinenin 8. 2. 4. Buna göre makineye ilişkin durum tablo ve diyagramı şekil 8.01 / 1 11 / 0 01 / 0 x1 11 / 1 x2 0 0 1 1 0 0 1 1 y 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1 Z 0 1 1 0 1 0 0 1 S 0 0 0 K 0 K 1 K R K 1 K 0 K 0 0 0 00 / 0 elde 0 elde 1 10 / 1 00 / 1 10 / 0 0 0 0 0 1 1 1 1 Şekil 8. indirgenmiş ifadeleri ve seri toplayıcının lojik devresi Genel olarak Sayıcılar. Giriş darbeleri saat darbeleri olabileceği gibi. S4. Girişine gelen darbeleri iki tabanında sayar. girişine gelen darbelerle daha önce belirlenen durumlardan geçen devrelerdir. sekizinci darbe ile başlangıç durumu olan 0 a dönen bir sayıcı.4 deki gibi bulunur. çıkış fonksiyonları. tasarlayalım. 2. varsayalım ki indirgeme işlemini yaptık ve eşdeğer durumlar yok. 3. 6.Sözle tanım : Tek girişli ve üç çıkışlı bir makinedir. S3. bellek girişlerine ve çıkışa ilişkin fonksiyonların doğruluk tablosu. x1x2 00 y 01 11 1 10 x1x2 00 y 01 k 11 10 k x1x2 00 y 01 1 11 10 1 0 1 k 0 k 1 k=1 1 0 1 1 k=1 1 z = y ⊕ x 1 ⊕ x2 z S = x1x2 x1 x2 R = x'1x'2 CLK R S y y Şekil 8. Sayıcının bir özel hali de saymayı iki tabanında yapanlardır. 1. Durum indirgemesi Durum indirgemesini bundan sonraki anlatacağız. S1. Bir sonraki durum fonksiyonlarının aynı zamanda çıkış fonksiyonları olarak alıp. Seri toplayıcı için.

S5.4 Modulo 8 ileri sayıcının durum diyagramı ve tablosu 4. en az ağırlıklı bit te (LSB) y3 olsun. aynı zamanda sayıcının çıkışları olmasını sağlar. T belek elemanlarının giriş fonksiyonlarının Karnaugh diyagramında indirgenmiş ifadeleri. S4. 110. 010. S2. 101. 111 biçiminde kodlayalım. Kodlanmış durum tablosu Şekil 8.4 te verilmiştir. Bellek elemanı olarak ta tetikleme elemanını seçelim. Durum kodlaması Sekiz durumu S0. durum diyagramı veya tablosu ile tetikleme elemanının ters tanım bağıntılarından yararlanarak. Şekil 8. x 0 0 0 0 0 0 0 0 y1 0 0 0 0 1 1 1 1 y2 0 0 1 1 0 0 1 1 y3 0 1 0 1 0 1 0 1 Y1 0 0 0 0 1 1 1 1 Y2 0 0 1 1 0 0 1 1 111 Y3 0 1 0 1 0 1 0 1 T1 0 0 0 0 0 0 0 0 T2 0 0 0 0 0 0 0 0 T3 0 0 0 0 0 0 0 0 . S3. Ters tanım bağıntıları kullanılırken. 6.üç durum değişkenine ve dolayısıyla üç bellek elemanına gereksinim vardır. belek elemanı giriş fonksiyonu. Bu biçimde kodlama bellek elemanları çıkışlarının. x=0 S0 y3 y2 y3 0 S7 S1 1 S2 0 s3 011 s4 100 s5 101 s6 110 s7 111 s3 011 s4 100 s5 101 s6 110 s7 111 s4 100 s5 101 s6 110 s7 111 s0 000 s0 000 s1 001 s2 010 x CLK x=0 s0 000 s1 001 s2 010 x=1 s1 001 s2 010 s3 011 1 0 x =1 1 0 S6 1 0 S5 1 S4 0 1 S3 1 0 Şekil 8.5 te verilmiştir.5 deki gibi elde edilir. S1. MSB (en çok ağırlıklı bit) bit y1. 001. S6 S7. sırasıyla 000. Şekil 8. 100. 5. y ve Y indislerinin aynı olmasına dikkat edilmelidir.Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının bulunması ve indirgenmesi Tetikleme bellek elemanlarının giriş fonksiyonları ve makinenin çıkış fonksiyonları.011.

1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 1 0

0 1 1 0 0 1 1 0

1 0 1 0 1 0 1 0

0 0 0 1 0 0 0 1

0 1 0 1 0 1 0 1

1 1 1 1 1 1 1 1

xy1 y2y3 00 00 01 11 10

01

11

10

y2y3 00 01

00

01

11

10

y2y3 00 01 11 10

00

01

11 1 1 1 1

10 1 1 1 1

1 1

1 1

1

1

11 10

T1 = xy2y3

T2 = xy3

T2 = x

Şekil 8.5 Bellek elemanları giriş fonksiyonlarının indirgenmiş ifadeleri 6.Lojik devrenin gerçekleştirilmesi Son adımda bulduğumuz indirgenmiş fonksiyonlarla, modulo 8 ileri sayıcı devreyi, Şekil 6 2 de verilen genel ardışıl devre yapısında, Şekil 8.6 a daki gibi çizebiliriz.
x CLK
T 3

y y

y3 y3 y2 y2 y1

1 CLK

T 3

y y

y3 y3 y2 y2 y1

T 2

y y

T 2

y y

T 1

y y

y1

T 1

y y

y1

Şekil 8.6 Modulo 8 sayıcıya ilişkin lojik devreler Yukarıda incelediğimiz sayıcı x girişine gelen darbeleri değil de doğrudan saat girişine gelen darbeleri sayabilirdi. O zaman x girişleri kaybolacak ve bir sonraki durum fonksiyonlarında ki bağımsız değişken sayısı bir azalmış olacaktı. Bu durum da bulunacak devre Şekil 8.6 b de verilmiştir. 8.3 Özel bir sayıcı devresi Saat girişine gelen, saat darbeleriyle 0, 2, 4, 7 ve tekrar 0, 2.. sayan bir sayıcı tasarlayalım. Böyle bir makineyi iki biçimde düşünebiliriz. Birincisi üç durum değişkenli 8 112

durumlu ve çıkışları durum değişkenleri olan makinedir. ikincisi iki durum değişkenli dört durumlu ayrıca üç çıkışı olan bir makinedir. ilk makineye ilişkin durum tablosu Şekil 8.7 deki gibidir. JK bellek elemanlarıyla gerçekleştirme yapmak istersek; bu bellek elemanlarının ters tanım bağıntılarından yararlanarak bulunan bellek elemanları giriş fonksiyonları da Şekil 8.7 de verilmiştir. Görüldüğü gibi 0, 2, 4, 7 durumlarının dışındaki 1, 3, 5, 6 durumlarına makine hiç gelmemektedir. O halde hiç gelinmeyen durumlara ilişkin bir sonraki durum fonksiyonlarının aldığı değerler ve dolayısıyla bellek elemanları giriş fonksiyonlarının aldığı değerler keyfidir, 0 veya 1 seçilebilir. Bulunan fonksiyonların indirgemesi ve bunlara karşı düşen devre şekil 8.7 de verilmiştir. Görülüyor ki çıkışlar doğrudan bellek elemanlarının çıkışları olarak alınmıştır. Örneğimizde kullanılmayan durumlar için bir sonraki durumlar ve çıkışlar keyfi alındı. Bu durum ile genelde de karşılaşılabilir. Eğer gerekli olan durum değişkeni sayısı n, durum n n sayısı m ise 2 < m koşulu altında (2 - m) durum için bir sonraki durum ve çıkışlar keyfi alınır. Örneğin m = 6 durumlu bir makine gerçeklemek için, n = 3 durum değişkenine 3 gereksinim vardır, o halde (2 - 6 ) = 2 durum için bir sonraki durum ve çıkış fonksiyonları keyfi alınmalıdır. y1 0 0 1 1 0 0 1 1 y2 0 1 0 1 0 1 0 1 y3 0 0 0 1 1 1 1 0 Y1 0 1 1 0 k k k k Y2 1 0 1 0 k k k k Y3 0 0 1 0 k k k k J1 0 1 k k k k k k K1 k k 0 1 k k k k J2 1 k 1 k k k k k K2 k 1 k 1 k k k k J3 0 0 1 k k k k k K3 k k k 1 k k k k

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

0 k

1 k

k k

k k

0 1

1 k

k k

k k

1 k

0 1

0 k

0 k

k k
J3 = y1

1 k

J1 = y2

J2 = 1

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

k k

k k

k 1

0 k

0 1

k k

1 k

k 1

k k

0 1

k k

k k

k 1

k k

K1 = y2

K2 = 1

K3 = 1

113

J

1 1 2 2 3

y y y y y y

y1

K J

CLK

y2 y3

1

K J

K3

Şekil 8.7 (0-2-4-7) sayan bir sayıcının Moore makinesi olarak gerçekleştirilmesi Yukarıdaki örnekte (0-2-4-7) sayan sayıcıyı, bellek elemanı sayısını minimum tutarak ta gerçekleştirebiliriz. Bu makinenin, bir önceki durumunu (çıkışı) hatırlaması, yeni saat darbesi ile de istenen çıkışı vermesi yeter. Durumları A durumu (kodu 00):: Daha önceki saat girişi ile (111) çıkışının görüldüğü durum B durumu (kodu 01):: Daha önceki saat girişi ile (000) çıkışının görüldüğü durum C durumu (kodu 10):: Daha önceki saat girişi ile (010) çıkışının görüldüğü durum D durumu (kodu 11):: Daha önceki saat girişi ile (100) çıkışının görüldüğü durum biçiminde tanımlarsak, dört durumlu (iki durum değişkenli) dolayısıyla iki bellek elemanlı, istediğimiz sayıcı gerçekleştirilebilir. Oysa aynı sayıcı için yukarıda üç bellek elemanı kullanmıştık. Tanımladığımız durumlar için durum diyagramı, tablosu, ters tanım bağıntısından yararlanarak JK bellek elemanlarının giriş fonksiyonları ve bunlara karşı düşen devre aşağıdaki Şekil 8.8 de verilmiştir. y1 0 0 1 1 y2 0 1 0 1 Y1 0 1 1 0 Y2 1 0 1 0 Z1 0 0 1 1 Z1=y1 Z2 0 1 0 1 Z2=y2 Z3 0 0 0 1 Z3=y1y2 J1 0 1 k k J1=y2 K1 k k 0 1 K1=y2 J2 1 k 1 k J2=1 K2 k 1 k 1 K2=1

CLK=0 A=00 000

CLK=0 B=01 010

CLK=0 C=10 100

CLK=0 Z1 1 D=11 111
CLK

Z2 Z3

CLK=1

1 1
J1 K1

y1
y y y y

Z1 Z2

CLK
J2 K2

y2 Z3

Şekil 8.8 dört durumlu 0,2,4,7 sayan sayıcı 114

Durum diyagramı Şekil 8. Çünkü makinenin diziyi tanıması için girişine önce 0 gelmelidir. t 101010 X Dizi Detektörü t 101000 Z Şekil. B de 1 girişi gelirse son iki giriş 01 olacağından C durumuna geçer. x 0 0 0 0 1 y1 0 0 1 1 0 y2 0 1 0 1 0 Y1 0 0 0 1 0 115 Y2 1 1 1 0 0 Z 0 0 0 0 0 . belirlenmektedir (Şekil. bağımlı bir sonraki durum değişkenleri ve çıkış fonksiyonunu doğruluk tablosu biçiminde verebiliriz (Şekil 8. C = 11. Yani iç içe girmiş diziler de değerlendirilmektedir. Makine 4 durumlu olduğuna göre iki durum değişkeni vardır.9. D = 10 biçiminde kodlayalım. Makine A dayken 0 geldiğinde B ye geçer. 0 geldiğinde ise son üç giriş 010 olacağından D ye gider. çünkü son gelen 0 dır.10. Makinenin çıkışı. son 4 girişine gelen işarete göre.4 Dizi detektörü Tek girişli tek çıkışlı bir makinedir. Diyagramdan yararlanarak bağımsız değişkenler.11). Girişine 0101 (0 ilk gelen ) dizisi geldiğince çıkışında 1. son gelen iki giriş 01 olduğundan C durumuna gider. 1/0 A 0/0 B 0/0 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D 1/1 C Şekil 8. C de 1 gelirse dizi bozulacağından A başlangıcına. Dizi detektörü.8. Makine D durumundayken 0 gelirse son gelen 0 olduğundan B ye. B de 0 gelirse. C makineye 01 gelmiş durumu ve D makineye 010 gelmiş durumu olsun.9).8. Buna göre A durumunda makineye 1 gelirse makine yine A ya dönmelidir. A başlangıç durumu.10 da verildiği gibidir. örneğin 010101 girişi için çıkış 000101 dir. Dört durumlu bir durum diyagramı düşünelim. aksi halde 0 verir. B = 01.8. gecikme elemanını seçelim. makine durumunu korur. Bellek elemanı olarak. Dizi detektörü için durum diyagramı. Durumları A = 00. 1 geldiğinde ise 1 çıkışı verip. B makineye 0 gelmiş durumu.

Örneğin 010101 girişi için 000101 çıkışı elde edileceğine göre birinci 116 .12 Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının Karnaugh diyagramları. y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 0 1 1 1 1 0 1 1 1 1 1 1 0 1 Z = x y1 y'2 1 D1 =Y1 = x 'y1 y2+x y'1 y2+x y1 y'2 x' y1 y2 x y'1 y2 x y1 y'2 CLK x' y'1 D2 =Y2 = x 'y' 1 +y'1 y2+ y1 y'2 D1 D y y Z D2 y1 y'2 y'1 y2 D y y Şekil 8. iki-girişli iki VE.1 1 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 0 Şekil 8. iki-girişli üç VE. üç-girişli üç VE. Gecikme elemanın bir sonraki durum fonksiyonu giriş fonksiyonuna eşit olduğundan D1 = Y1 ve D2 = Y2 dir Bu fonksiyonlara ilişkin Karnaugh diyagramları. iki -girişli iki VEYA kapısıyla gerçekleştirilebileceğinin tartışınız. üç-girişli iki VEYA kapısı yerine. D1 ve D2 fonksiyonları birlikte düşünüldüğünde. üç-girişli bir VE.12 de verilmiştir. iki-girişli bir AYRICALI VEYA. Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Şekil 8.11. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Yukarıda incelediğimiz dizi detektöründe gözlemlediğimiz diziler birbirinin içine girebilmektedir.

O nedenle çıkışta ilk 1 gözlemledikten sonra 0 ve tekrar 1 gözlemlenmektedir. düşününüz. O zamanda gereksiz olan durum için bir sonraki durum ve dolayısıyla bellek elemanları giriş fonksiyonları k alınabilecekti. Acaba gereksiz olan durumu da kullanarak. 1 girişi altında makine C durumuna gideceği yerde A durumuna dönmekte ve 1 çıkışı vermektedir. Görüldüğü gibi bu yeni dizi detektörü için D durumunda. 117 . ikinci anlattığımız dizi detektörüne ilişkin durum diyagramı Şekil 8. Girişine gelen belli uzunluktaki dizileri. Bu dizi detektörü bir Mealy makinesidir. birbirinin içine girmeyen ayrı ayrı paketler olarak algılayan dizi detektörü de olabilirdi. 1/0 A 0/0 B 0/0 1/1 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D C Şekil 8. istediğimiz üç uzunluklu diziyi detekte eden makineyi.13 te verilmiştir.13 Birbirinin içine girişmeyen 0101 dizilerini detekte eden bir makineye ilişkin durum diyagramı Üç uzunluklu bir dizi detektörü tasarlasaydık.gözlemlenen dizinin son iki elemanı ikinci gözlemlenen dizinin ilk iki elemanı olmaktadır. bir Moore makinesi olarak nasıl gerçekleştirebiliriz. Bu durumda örnek makinede giriş 0101 0101 ise çıkışta 0001 0001 veya giriş 0101 0110 0101 ise çıkışta 0001 0000 0001 gözlenecekti. Dizi detektörü sentezi yapılırken. istenenin hangisine uyduğu göz önünde tutulmalıdır. üç durum fakat iki durum değişkeni gerekecekti. Yani makine bir diziyi detekte ettikten sonra başlangıç durumuna dönüp yeni bir dizi detekte etmeye başlayabilirdi.

X herhangi bir uzunluktaki giriş dizisi . Durum indirgemesi. Yukarıda sözü edilen faydalardan dolayı durum indirgemesi dediğimiz eşdeğer durumların saptanması ve elenmesi. Bu dersin kapsamı içinde basit fakat sınırlı bir yöntem üzerinde durulacaktır. bir sonraki durumlar ve çıkışlar keyfi olur. bir eşdeğer durum olsun. kombinezonsal kısmın daha basitleşmesine neden olabilir.2 de tanıtılan Ç kümesinin 118 .1 Durum indirgemesi (state reduction) Bir ardışıl makinede eşdeğer durumların saptanıp elenmesinin. 1. bellek elemanları giriş fonksiyonları da bu eşdeğer durumlar için keyfi değerler alacaktır. 2. Bölüm 5. Ama üç eşdeğer durum için bir sonraki durum keyfi olacağından.2 de tanıtılan G kümesinin elemanlarından oluşan dizidir. Z ve Z* da sırasıyla A durumundaki N ve B durumundaki N* makinelerinin X giriş dizisine karşı düşen çıkış olsun. Durum kodlaması problemi ise bizi Boole fonksiyonlarının karmaşıklığının tanımına götürür. O nedenle çeşitli karmaşıklık tanımları için çeşitli yöntemler verilmiştir. keyfi değerlerin istenildiği gibi seçilebilmesi dolayısıyla basitleşecektir. değişmez. Durum değişkeni sayısı ve dolayısıyla bellek elemanı sayısı üçtür. Örneğin üç durum değişkeni (dolayısıyla üç bellek elemanı) gerektiren beş durumlu bir makinede. Önce eşdeğer durum tanımı verip sonra bu durumların bulunması için yöntemler verelim. Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının gerçekleştirilmesine karşı düşen ardışıl devrenin kombinezonsal kısmı. Z ve Z* dizileri. Örneğin üç durum değişkeni gerektiren sekiz durumlu bir makinede üç durum eşdeğer olsun. eşdeğer durumlarda bellek elemanları giriş fonksiyonlarının keyfi değer alması demektir. Şimdi bu problemlerin çözüm yollarının arayacağız.1). Durum indirgemesi problemi iyi tanımlanmış ve yöntemleri geliştirilmiştir. Eşdeğer durum elendiğinde makine dört durumlu olur ve iki durum değişkeni gerektirir. Bu makine üç bellek elemanı yerine iki bellek elemanı ile gerçekleştirilebilir. X . Eşdeğer durum tanımı: Birbirinin aynı veya farklı N ve N* gibi iki ardışıl devre ve bunlara ilişkin A ve B durumlarını düşünelim (Şekil 9. Bütün gereksinimleri karşılayabilecek Boole fonksiyonları karmaşıklığı tanımlanamamıştır. ardışıl devre sentezinin ağırlıklı bir adımıdır.Bölüm 5. bu makinenin gerçekleştirilmesinde iki yararı olabilir: 1. Ayrıca çıkış fonksiyonları da söz konusu eşdeğer durumlar için keyfi değer olacaktır. Eşdeğer durumlar elendiğinde beş durumlu bir eşdeğer makine bulunur. Buda makinenin gerçekleştirilmesinde.BÖLÜM 9 ARDIŞIL DURUM KODLAMASI DEVRELERDE DURUM İNDİRGENMESİ VE Sentez bölümünde sentezin adımlarını incelerken detayına inmeden iki temel problemden söz etmiştik. Bu eşdeğer durumlara ilişkin bir sonraki durumların keyfi olması. Ayrıca eşdeğer durumlar için çıkış fonksiyonlarının keyfi değer alması da benzer biçimde makinenin kombinezonsal devre kısmının basitleşmesine katkıda bulunur. Durum indirgemesi sonucunda durum değişkeni azalmasa bile eşdeğer durum sayısı kadar durum için. durum değişkenlerinin sayısının ve dolayısıyla bellek elemanı sayısının azalmasına neden olabilir.

11) = fi (B.00) = fi (B. Olabilecek bütün X giriş dizileri için Z ve Z* dizileri aynı ise A ve B durumları eşdeğerdir denir. X). N Makinesi A durumu X N* Makinesi B durumu Z* Z Şekil 9. X) olmalıdır.elemanlarından oluşan dizidir. sonsuz giriş dizisi için deneme yapıp çıkışları gözlemeyi gerektirir. Bu bağıntı Y = X özel hali için (1) bağıntısını verir.2 g (A. A nın B ye eşdeğerliği tanım bağıntısından Y herhangi bir uzunlukta giriş dizisi olmak üzere f (A. X) ≡ g (B. X) in eşdeğerlik tanım bağıntısıdır. X) = f* (B. X ) Z* = f* (B.01) i=1.11) = g (B.2 g (A. O nedenle tanımı uygulayarak eşdeğer durumları bulmak pratik olarak mümkün değildir.10) i=1. X). Yani Z = f (A. 119 .00) g (A. (2) bağıntısını verir.2 g (A. Bu tanıma uygun olarak iki durumun eşdeğerliğini göstermek. (g) ler bir sonraki durumu simgelemektedir. X] = f [g( B. X) ≡ g (B. X) hem de g (A.11) Tanıt: Önce gerek koşul kanıtlayalım.1 Eşdeğer durumların belirlenmesi Teorem: Aynı bir ardışıl devreye ilişkin A ve B durumlarının eşdeğer olması için gerek ve yeter koşul. A.10) = fi (B.10) fi (A. X] bulunur . B ye eşdeğerse f (A. bir uzunluklu bütün X girişleri için çıkışların aynı olması ve bir sonraki durumların eşdeğer olmasıdır. X ) dizileri aynıdır.00) i=1.01) = g (B.11) i=1. X) ve g (B. Y) = f (B. Aşağıdaki teorem eşdeğer durumların bulunmasına ilişkin yöntemlerin temelini oluşturur. buda g (A.00) = g (B. Gerek ve yeter koşulları iki girişli. X) (1) (2) g (A. X) = f (B. Y) dır.01) fi (A.01) = fi (B. iki çıkışlı ve sekiz durumlu bir makine örneği için yazarak anlaşılmasının kolaylaştıralım. X) bağıntıları vardır .10) = g (B. Buna göre A ve B durumlarına ilişkin bütün 1 uzunluklu X giriş dizileri için hem bir uzunluklu Z çıkışları f (A.2 fi (A. f ve f* birer çıkış fonksiyon grubunu gösterirler ve aynı makineye ilişkin iseler f = f* dır. Öte yandan Y dizisi önce X sonra X olarak seçilirse f [g( A. fi (A.

Şimdi (1) ve (2) bağıntıları varken A ≡ B yani f (A, Y ) = f (B, Y) olduğunu gösterelim. (2) bağıntısı f [g( A, X), X] = f [g( B, X), X] dır. (1) bağıntısıyla birlikte düşünüldüğünde Y nin önce X sonra X den oluştuğu varsayılırsa f (A, Y ) = f (B, Y) bulunur. 9.1.1 Eşleştirme tablosu ile durum indirgemesi yöntemi Eşleştirme tablosuyla durum indirgeme yöntemini, Şekil 9.2 de durum tablosunu verilen Mealy makinesi örneği üzerinden, adım adım inceleyelim. 1. Durumları ikişer ikişer eşleştirmemize yardımcı olacak Şekil 9.3 deki tablo çizilir. Satırlarında a durumu dışında bütün durumlar, sütunlarında ise g durumu dışında bütün durumlar vardır. Bulduğumuz tabloda bir satır ile sütunun kesiştiği kare için, satıra ilişkin durum P sütuna ilişkin durum Q olmak üzere, aşağıdaki işlemleri yapalım. i. bir uzunluklu en az bir giriş için, P ve Q durumları farklı çıkışlar veriyorsa, ilgili kareye X işareti koyalım. Bu işaretin anlamı; P ve Q nun, teoremin birinci koşulu nedeniyle, eşdeğer olamayacağıdır. Örneğimizde birinci satır ve sütunun kesiştiği kareye X konmuştur çünkü a ve b durumları x = 1 girişi için sırasıyla 0 ve 1 farklı çıkışlarını vermektedir. ii. Bir uzunluklu bütün girişler için P ve Q durumları, aynı çıkışları ve aynı bir sonraki durumları veriyorsa ilgili kareye √ koyalım. Anlamı teorem gereğince P ve Q durumlarının eşdeğer olduğudur. Örneğimizde dördüncü satır ile birinci sütunun kesiştiği kareye √ konmuştur. Çünkü ilgili a ve e durumları x = 0 girişi için aynı a durumuna, x = 1 için ise aynı b durumuna gitmektedir. iii. Bir uzunluklu herhangi bir giriş için aynı çıkışı veren (PQ) durum çiftinin, gittiği bir sonraki durum çiftindeki durumlar farklı ise, PQ karesine gidilen durum çifti yazılır. işlem bütün 1 uzunluklu girişler için tekrarlanır. Amaç teoremin iki koşulunun sağlanmasıdır. Bunun anlamı teorem gereğince, PQ durum çiftinin eşdeğer olması için gidilen bir sonraki durum çiftinin eşdeğer olması gerektiğidir. Örneğimizde üçüncü satır ile birinci sütunun kesiştiği kareye (ag) ve (bf) konmuştur. Çünkü ilgili durumlar a ve d x = 0 girişi için aynı 0 çıkışı ve (ag) bir sonraki durumlarını, x =1 girişi için ise aynı 0 çıkışını ve (bf) bir sonraki durumlarını vermektedir. Tablodaki bütün kareleri yukarıdaki kurallara göre dolduralım (Şekil 9.3).
b a b c d e f g x=0 a, 0 d, 0 e, 0 g, 0 a, 0 d, 0 d, 0 x=1 b, 0 e, 1 b, 1 f, 0 b, 0 g, 1 f, 1 c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb

gf d e f

Şekil 9.2 Durum indirgemesi uygulanacak tablo ve eşleştirme tablosu ilk adımı 120

2. Bu adımda Şekil 9.2 de bir durum çiftinin eşdeğer olması için, eşdeğer olması gereken durumların bulunduğu kareler incelenir. Örneğin üçüncü satır ve birinci sütunun kesiştiği kare ye ilişkin a ve d durumlarının eşdeğer olması için ag ve bf durumlarının eşdeğer olması gerekir ve yeter. Bakalım öylemi? a ve g, kesiştiği karede X olduğundan, eşdeğer değildir. O halde a ve d de eşdeğer olamaz, a ve d nin kesiştiği kareye X konulmalıdır (Şekil 9.3). ag ve bf nin incelenmesi sonucunda bunların kendi aralarında eşdeğer olduğunu görseydik, a ve d nin de eşdeğer olduğunu söyleyebilecek ve √ ile işaretleyecektik. Bu işleme bütün kareler X veya √ ile işaretlene kadar devam edilir. Örneğimizde ae ve fg durum çiftlerinin eşdeğer olduğu Şekil 9.3 görülmektedir. 3. Şekil 9.2 te verilen durum tablosunda, a ya eşdeğer e durumunun bulunduğu satır ve f ye eşdeğer g durumunun bulunduğu satırlar atılarak, eşdeğer makineye ilişkin durum tablosu bulunur. Satır atıldıktan sonra bulunan yeni tabloda g görülen yere f, e görülen yere a yazarak, durum indirgemesi yapılmış makinenin durum tablosuna geçilebilir (Şekil 9.3).
b c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb a b c d f x=0 a, 0 d, 0 a, 0 f, 0 d, 0 x=1 b, 0 a, 1 b, 1 f, 0 f, 0

d

e

f

Şekil 9.3 Örnek durum tablosu için eşleştirme yöntemiyle varılan tablo ve buna karşı düşen indirgenmiş durum tablosu Şimdide bir Moore makinesine ilişkin durum indirgeme örneği yapalım. Şekil 9.4 de örnek Moore makinesi ve eşleştirme tablosu verilmiştir. Eşleştirme tablosundaki X ikinci ve daha sonraki adımlarda elde edilen eşdeğer olmayan durum çiftlerini göstermektedir. Görüldüğü gibi (ad) ve (ce) çiftleri birbirlerinin eşdeğer olmalarını gerektirmektedirler. Eşdeğer olamadıkları kanıtlanamayan bu durum çiftleri eşdeğer olmak zorundadır. Bu sonuca göre indirgenmiş durum diyagramı Şekil 9.4 da verilmiştir.

121

b a b c d e f g x=0 d f e a c f b x=1 c g d e a b a z 0 0 1 0 1 1 0 c d e f g

df eg x=0 a f c f b x=1 c g a b a z 0 0 1 0 1

c e

af eg ad ef db ad bf c cf ab ab ae d

a b c f g

bd ac a

bf ag b

e

f

Şekil 9.4 Bir Moore makinesine ilişkin durum indirgeme örneği 9.1.2 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi Durum indirgemesi için kullandığımız eşleştirme tablosu yönteminden başka eşdeğer durum sınıfları yöntemi vardır. Bu yöntem, giriş dizisi uzunluklarına bağlı olarak, ayırt edilemeyen durumları aynı sınıfa ve ayırt edilebilen durumları da ayrı sınıflara toplamaya dayanır. Son örneğimizde bu yöntemi açıklayalım. Hiç bir giriş dizisi uygulanmadığında, durumları birbirinden ayırt edemeyiz. Onun için hepsini bir S0 sınıfın içine koyalım , S0 = {(abcdefg). } Şekil 9.4 teki durum tablosundan, (abdg) durumlarının, bir uzunluklu girişler altında, çıkışı gözleyerek, birbirlerinden ayırt edilemeyeceğini söyleyebiliriz. Çünkü hepsi aynı 0 çıkışını verirler. Benzer biçimde (cef) durumlarını da, bir uzunluklu bir giriş dizisiyle birbirinden ayırt edemeyiz. Çünkü her biri için çıkış 1 dir. (abdg) ve (cef) bir uzunluklu girişler için eşdeğer durum sınıflarıdır. Biri (abdg) diğeri (cef) sınıflarından olan durum çiftlerinin 1 uzunluklu giriş dizisiyle ayırt edilebileceklerini söyleyebiliriz çünkü 1 uzunluklu giriş için birinci sınıf 0, ikinci sınıf ise 1 çıkışı verir. Buna göre bir bölmeleme yapabiliriz S1= {(cef) (abdg) }. Şimdi (cef) sınıfını düşünelim x = 0 girişi altında cef (c→ e, e→ c, f→ f gider) ye ; x = 1 girişi altında ise dab (c→ d, e→ a, f→ b) ye gitmektedir. Bir sonraki durumlar (ecf) ve (dab) aynı eşdeğer sınıfındadır, yani iki uzunluklu girişler içinde cef durumları ayırt edilemez. (abdg) sınıfı x=0 girişi altında dfab (a→ d, b→ f, d→ a, g→ b) ye gitmektedir. Burada (b) nin gittiği (f) in bulunduğu sınıf ile (adg) nin gittiği (dab) bulunduğu sınıflar farklıdır. Yani iki giriş uzunluklu bir dizi x = 0 (veya 1) uygulanıp z = 0 gözlendikten sonra x = 0 uygulandığında z = 0 gözleniyorsa makine (adg) durumlarından birindedir, z = 1 gözleniyorsa (b) durumundadır. O halde iki uzunluklu bir dizi (00 veya 10)ile (b) (adg) den ayırt edilebilir, farklı sınıflarda olması gerekir. Diğer taraftan x =1 girişi için abdg cgea (a→ c, b→ g, d→ e, g→ a= ya gitmektedir, yani bir kısmı bir sınıfa diğer kısmı diğer sınıfa gitmektedir. a ve d , c ve e ye; b ve g, g ve a ya gittikleri için (ad) ve (bg) durumları iki giriş uzunluğunda bir dizi (01 veya 11) ile ayırt edilebilirler. O halde (abdg) sınıfı iki defa bölünerek, S2= {(cef) (ad) (b)(g)} bölmelemesini elde edilir. Bu bölmeleme şu anlama gelmektedir: (cef) (ad) (b) ve (g) sınıflarının kendi içlerindeki durumlar birbirlerinden iki uzunluklu girişler tarafından ayırt edilemezler. Fakat biri bir sınıftan diğeri diğer bir sınıftan olmak üzere oluşturulan durum çiftleri, iki uzunluklu giriş dizileriyle ayırt edilebilirler. 122

Yani bu sınıflar üç giriş dizisiyle ayırt edilebilirler. S3 te c ve f ayrı sınıflardadır. S0 ={(a b c d e f g )} z= 0 0 1 0 1 1 0 S1 = {( c e f ) (a b d g )} S1 = {( c e f ) (a b d g )} x=0 ( e c f ) (d.5 da verilmiştir.f) veya (eg) yi ayırt etmek 123 . Bölmeleme işlemi. (ad) x = 0 ve x = 1 girişleri altında aynı sınıf içindeki durumlara gittiğinden üç giriş dizisiyle ayırt edilemezler. bir sonraki durumlar (a. yanı eşdeğerdirler. S3 = S4 olduğundan. a. Eşleştirme tablosuyla da bu sonuca varmıştık. Belli bir giriş altında farklı sınıflara giden bir sınıfın. b dir. k = 0 veya 1 i gösterir) dizisini uygulamak gerekir. (b) x=1 (d a) (b) (g) (c e) (a) S3 = S4 Şekil 9. Üçüncü adımda x = 1 girişi altında (cef) sınıfı sırasıyla c→ d. Buna göre S3 = {(ce) (f) (ad) (b)(g) } bölmelemesi elde edilir. Bizim örneğimizde S3 = {(ce) (f) (ad) (b) (g)} bölmelemesi.5 Örnek makinenin durum indirgemesinin eşdeğer durum sınıfları yöntemindeki bölmeleme adımları Farklı sınıflarda bulunan durumları ayırt edebilmek için uygulanacak giriş dizisini. f. sondan başa doğru bulabiliriz. son varılan bölmelemedir. Bunun için s2 de 1 uygulamak gerekir. durdurulur. bir sonraki durumlar ise d. b ) x=1 ( d a b) (c g e a ) S2 = {( c e f ) (b) (a d) (g)} S2 = {( c e f ) (b) (a d) (g)} x=0 ( e c f ) (f) (d a). Örneğin (c) yi (f) den ayırt etmek için 1kk ( önce gelen giriş 1. f→ b gitmektedir (b)ve (ad) farklı sınıflarda olduğundan (cef) sınıfı (ce) ve (f) olarak bölmelenir.Örneğin (a) ya 10 (önce 1) veya 11 uygulandığında çıkış 01(önce 0) dir oysa (b) ye aynı 10 veya 11 girişleri uygulandığında çıkış 00 dır. Bunları ayırt etmek için S1 de x = 0 veya 1 uygulamak gerek. e→ a. ard arda gelen S eşdeğer sınıflar kümeleri eşit olduğunda. (b) x=1 ( d a b) (g) (c e) (a) S3 = {(c e) (f) (b) (a d) (g)} x=0 (e c) (f) (f) (d a). Açıkladığımız bölmeleme adımlarına ilişkin bir tablo Şekil 9. nasıl bölmelenmesi gerektiğini göstermek için o sınıftaki durumlar koyu veya italik yazılarak farklandırılmıştır. Buda gösteriyor ki (ce) ve (ad) durum çiftleri olabilecek bütün giriş uzunlukları için birbirinden ayırt edilemezler.

Genel tanımın verilemeyişi. sonuçlar karşılaştırılarak. Durum kodlaması problemi. farklı tanımlar verilmiş ve bunlara ilişkin farklı yöntemler geliştirilmiştir. O nedenle farklı yöntemler uygulayıp sonuçları karşılaştırarak seçim yapmak gerekmektedir. Bu incelemenin sonucu görülecek ki 4 duruma kadar seçebileceğimiz farklı kodlar sayısı 3 dür.2. Ayrıca seçilen bellek elemanın tipine göre.2 Durum kodlaması (state assignment) Ardışıl devre sentezinin durum indirgemesinden sonraki adımı. 124 r . O halde Boole fonksiyonlarının karmaşıklığı tanımı yapılmalıdır. 9. Bu işleme durum kodlaması diyoruz. Üç duruma vereceğimiz 4! / (4-3)! = 24 farklı durum kodu Şekil 9. seçilebilecek farklı kodlar sayısı hızla artacağından başka çözümler aranmalıdır. Durumları öyle kodlayalım ki bir sonraki durum fonksiyonları.1 Kod sayısı ve eşdeğer durum kodları (µ) durumlu bir makine için r ≥ log2 µ bağıntısını sağlayan en küçük tam sayı r (aynı zamanda durum değişkeni sayısı) olmak üzere 2 farklı kod vardır. verilebilecek farklı kod sayısının ne olduğunu. Durum sayısı 4 ten fazla olduğunda. en uygun durum kodlaması seçilebilir.için ise S0 da herhangi bir girişi uygulamak yeter.11) tür. Mealy makinesi içinde tutulacak yöntem aynıdır. olabildiğince komşu olmasını sağlayacak kodun seçilme yöntemi verilecektir. durum kodlamasıdır. Önce durum sayısı belli iken. Örneğin µ = 3 durumlu makine için r 2 = 2 ve kod sayısı 2 =4 (00. O nedenle bu üç koda ilişkin gerçekleştirmelerin hepsinin yapılıp. bu problemin tek bir çözümünün olmaması demektir. 01. bellek elemanının giriş fonksiyonu karmaşıklığına yansımasının da saptanması gerekmektedir. Genel olarak göstermek mümkündür ki durum sayısı m olan bir makine için en fazla m1 bölmeleme adımıyla sonuç bölmelemeye varılır. durum f b f giriş 1 0(1) 1(0) çıkış 1 0 1 durum c d a giriş 1 0(1) 1(0) çıkış 1 0 0 Şekil 9.6 da verilmiştir. farklı kodlar için elde edilecek fonksiyonların (bir sonraki durum ve çıkış fonksiyonları) karmaşıklığının karşılaştırılması problemine dönüşür. bunlar arasında hangilerinin gerçekleştirme açısından eşdeğer olduklarını inceleyeceğiz. olabildiğince basit yani düşük maliyetli olsun. Her zaman geçerli olan bir karmaşıklık tanımı verilemediğinden.6 Örnek makinenin c ve f durumlarının ayırt etmek için uygulanması gereken giriş dizisinin bulunması Burada eşdeğer durum sınıfları yöntemi Moore makinesi üzerinde incelendi. bir sonraki durum fonksiyonu karmaşıklığının. Bunun içinde bir sonraki durum fonksiyonlarındaki 1 lerin.6deki tablo. uygulanacak giriş dizisini özetlemektedir.10. dolayısıyla bellek elemanları giriş fonksiyonları ve çıkış fonksiyonları gerçeklemesi. 9. (µ) duruma verebileceğimiz kodların sayısı da 2r! / (2r -µ)! dür. Genel olarak bunu bellek elemanları ters tanım bağıntılarından göstermek mümkündür. Şekil 9.

ii T için bir değişiklik yoktur. i. O nedenle bu kod çiftinden biri atılabilir.. Tabloda bir koda ilişkin sütunların yer değiştirmesiyle bulunan yeni durum kodu. Bir koddaki değişkenlerden biri. Örneğin 1 kodunda sütunlar yer değiştirirse 3 kodu bulunur. Yani gerçekleştirmede.6 Üç durumlu makinenin durum kodlamasına ilişkin olabilecek 24 alternatif durum kodu Görüldüğü gibi her bir durum kodlaması iki sütundan oluşuyor. Yani gerçeklemede aynı giriş fonksiyonu bulunacaktır.y1y2 1 2 3 4 5 6 7 . şimdiki ve bir sonraki durumlardaki değişiklikler ilk iki satırda görülmektedir. D için ise giriş fonksiyonunun aldığı değer diğerindekinin tümleyenidir. A kodu y→ Y 0→ 0 1→ 1 0→ 1 1→ 0 TümleyenA kodu y'→ Y' 1→ 1 0→ 0 1→ 0 0→ 1 A kodu JK 0K K0 1K K1 Tümleyen A kodu JK K0 0K K1 1K A kodu SR 0K K0 10 01 Tümleyen A kodu SR K0 0K 01 10 A kodu T 0 0 1 1 Tümleyen A kodu T 0 0 1 1 A kodu D 0 1 1 0 Tümleyen A kodu D 1 0 0 1 Şekil 9. T bellek elemanı için yalnızca Y. Diğer satırlarda ise bu iki koda ilişkin giriş fonksiyonlarını alacağı değerler görülmektedir. Yani gerçekleştirmede (J) ile (K) ve (R) ile (S) yer değiştirecektir. Y' çıkışları yer değiştirir. giriş fonksiyonlarında görülecek değişiklikler aşağıdaki gibidir. birinci sütun bir bellek elemanına diğeri de diğer bellek elemanına ilişkindir. SR. Bu iki kod için yapılan gerçekleştirmelerde.7 de. iii. JK ve SR için giriş fonksiyonlarının aldıkları değerlerin yer değiştirmiştir. Bu sonuca nasıl varıldığını görmek için bellek elemanlarının ters tanım bağıntılarındaki simetriye bakalım.7 Bellek elemanlarının ters tanım bağıntılarının tümleyen kodlar için karşılaştırılması Şimdi daha önce gerçekleştirdiğimiz dizi detektörü örneği üzerinde.8). Şekil 9. (yi) lerdeki değişiklikler dışında. bir başka kodun değişkeninin tümleyeni biçiminde olsun. 19 20 21 22 23 24 a 00 00 00 00 00 00 01 11 11 11 11 11 11 b 01 01 10 10 11 11 00 00 00 01 01 10 10 c 10 11 01 11 01 10 10 01 10 00 10 00 01 Şekil 9.. yalnızca bellek elemanları yer değiştirdiği görülecektir (y1↔y2. Y' yer değiştirir (sonuçta ilave bir maliyet gelmez) iii. Bir A durum kodu ile tümleyen A kodu verildiğinde. i. Y' çıkışları yer değiştirir (sonuçta ilave bir maliyet gelmez) ii. bir tümleyen kapısı ilave etmek gerekir. oysa gerçekleştirme bakımından bunlar eşdeğerdir. D bellek elemanı için giriş fonksiyonun tümleyenin alınması gerektiğinden ilave bir tümleyen kapısı gelir ve Y. JK bellek elemanları için giriş fonksiyonları ve Y. Bu kodlara karşı düşen gerçekleştirilmelerde her bir bellek elemanı için aşağıdaki farklılıklar saptanır. Y1↔Y2 ). (II) durum kodlaması (I) kodlamasındaki sütunların yer 125 . ayrı bir durum kodu gibi görünür. eşdeğer olan durum kodlamalarını görelim (Şekil 9.

Bir başka deyişle bellek elemanları giriş fonksiyonlarında ve çıkış fonksiyonlarında 1 ⇔ 2 indis dönüşümü yapılır.10) Üç durum için kod Durumla r A B C D I 00 01 10 II 00 01 11 III 00 11 01 Dört durum için kod I II III 00 01 10 11 00 01 11 10 00 11 01 10 Şekil 9.(Şekil 9.0 01 10 10 B B. gerçekleştirilecek fonksiyonlara etkisi Yukarıda açıkladığımız gibi birbirine eşdeğer durum kodları elendiğinde. (III) kodlaması da (I) kodlamasındaki sütunların tümleyeninden elde edilmiştir.8 Dizi detektörünün kodlanmasındaki eşdeğer kodlara örnek (I).9 da verildiği gibidir.değişiminden. D bellek elemanı girişinin ise tümleyenin alınmasına denk olmaktadır.9 Eşdeğer kodların. birbirinde farklı durum kodlaması sayısı 3 tür. Dizi detektörünün durum tablosu ve üç durum kodu Şekil 9.1 Şekil 9. gerçekleştirilecek devre üzerinde etkin olan. (I) durum kodu için (II) durum kodu için (III) durum kodu için J1=x y2 J1=x' + y2 J1=x' y2+x y'2 K1=x'' y'2+x y2 K1=y2 K1=x y'2 J2=x' + y1 J2=x y1 J2=y'1 K2=y1 K2=x' y'1+x y1 K2=x' + y'1 D1=x' y1y2+x y'1y2+x D1=x' y'2+y'1y2+y1y'2 D1=x y'1y'2+x' y1+x' y1y'2 y2+y1y2 D2=x' y'1+y'1y2+y1y'2 D2=x' y1y2+x y'1y2+x y1y'2 D2=x y'1y'2+y1y2 Z=x y1y'2 Z=x y'1y2 Z=x y'1y2 Dönüşüm: 1 ⇔ 2 Dönüşüm: yi ⇔ y'i.0 A.0 10 01 01 D B. Kod sütunlarının tümleyenlerinin alınması JK bellek elemanlarının girişlerinin yer değiştirmesine. Devrede ise bellek elemanlarının indisleri değiştirilir.10 Üç ve dört durumlu bir makine için verilebilecek farklı durum kodlamaları 126 . Durum Durum Durum Şimdik x=0 x=1 odu (I) odu (II) odu (III) durum 00 00 11 A B.0 A. (II) ve (III) durum kodları için JK bellek ve D bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları.8 de verilmiştir. görülür ki 3 veya 4 durumlu makineler için.0 C. aşağıda Şekil 9.0 11 11 00 C D. Yani kod sütunlarının yer değiştirmesi belek elemanlarının adlarının değişmesidir. Ji ⇔ Ki Di ⇔ D'i Şekil 9.0 C.

bundan sonraki bölümde incelenecektir. Örneğin Şekil 9.Dört duruma kadar verilebilecek eşdeğer durum kodu üç tane olduğundan. Durum durum eşdeğer sayısı eğişkeni lmayan sayısı kodlar 2 1 1 3 2 3 4 2 3 5 3 140 6 3 420 7 3 840 8 3 840 9 4 10810800 . İki duruma verilen kod.2 deki durum tablosunda ACEG durumlarının hepsi x = 0 girişi altında B durumuna gitmektedir. . mertebeden birer alt küp oluşacaktır. Dört durumdan daha fazla durumlu ardışıl devrelerde. O nedenle her bir kodlama için devreleri gerçekleyip karşılaştırma yapmak. 16 4 5. onu temsil eden bir sonraki durum fonksiyonlarının hepsinde. aşağıdaki kurallara göre adım adım yapabiliriz. Kodlama işlemini. bu iki koda komşu kod denir. komşu doğru (yanlış) minterimleri maksimize etmektir. 1. farklı durum kodlaması sayısını gösteren tablo 9. yalnızca bir değişkende fark ediyorsa.11 Durum sayısına bağlı olarak seçilebilecek. Belli bir giriş altında öyle 4 durum varsa ki bir sonraki durumları aynı. 127 .5 1010 Şekil 9. 2. Belli bir giriş altında. dolayısıyla bellek elemanları giriş fonksiyonlarında. Örneğin 001. durum kodlaması sayısı hızla artmaktadır. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır. birer 1. bir sonraki durum fonksiyonlarının hepsinde. Bu demektir ki bir sonraki duruma hangi kod verilirse verilsin.2.2 Durum kodlaması Yöntemin hedefi kodlama ile bir sonraki durum fonksiyonlarında. 000 a komşudur ama 010 e komşu değildir. ACEG durumlarına komşu kodlar verirsek bir sonraki durum fonksiyonlarının k hepsinde. 2. o zaman bu 4 durumdan her biri en az diğer ikisi ile komşu kodlandırılarak. pratik değildir. Bu amaçla durum sayısı 7-8 civarında olan ardışıl devrelere için bir yöntem. aynı bir sonraki duruma giden durum çiftlerine komşu kodlar verelim. Ayrıca bu dersin kapsamı içine alınmayan ve Boole fonksiyonunun karmaşıklık tanımına bağlı olarak geliştirilmiş genel yöntemler vardır. Durum kodlamasını öyle yapalım ki bellek elemanlarının giriş fonksiyonlarına ilişkin 1(0) ler karnaugh diyagramında mümkün olduğunca komşu karelere gelsin. . Şekil 9. mertebeden 1 ve/veya 0 alt küpleri elde edilir. Benzer biçimde 2 lık alt küpler oluşturma kuralları saptanabilir.11 deki tabloda görüldüğü gibi. en uygunu seçilebilir. Benzer biçimde komşu girişler de tanımlanabilir. her bir kodlama için elde edilecek devreler karşılaştırılarak.

G) durum çiftleri komşu kodlandırılabilir. x = 0 ve x = 1 komşu girişleri için (B. Artık (ABDF) kümesindeki durumların 2.G) grubundaki durumlar . kurala ilişkin kümeden dolayı. E.D. görünecektir. kurala ilişkin kümelerden başlamakta yarar vardır. (E. Şekil 9.01.D.(CG). 2. 128 .(AG). bir sonraki durum fonksiyonu yerine.12 verilen kodlamanın seçimini adım adım inceleyelim.mertebeden alt küp görülür. C.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. (B.Y2.10). (C. komşu kodlar Şekil 9. (ACEG) ve (ABDF) kümelerinin diğer kümelerle ortaklığı aynı olduğundan rasgele bir tanesi (ACEG) yi seçelim. 3.12 teki Karnaugh diyagramındaki gibi komşu kodlanırsa Y1. 3. (D.D). çıkış fonksiyonu için uygulanmasıdır.(BD). komşu girişler için de aynı çıkışı veriyorsa.G) ikişer defa komşu kodlanması istenen durum çiftleridir. x = 0 girişi için (A. (A.2. Şimdi yöntemi Şekil 9. Mertebeden bir alt küp olarak komşu kodlanması mümkün değildir. Bu halde iki tane bir sonraki durum fonksiyonu dışındaki bütün bir sonraki durum fonksiyonlarında. (DF) nin Karnaugh diyagramındaki yerleşiminden (AD) ve(CF) komşulukları da sağlanmış olur.(CE). bir durumun gittiği dört durum. Bu demektir ki söz konusu durum çiftini temsil eden bir sonraki durum fonksiyonlarının. (CF) çifti ise 2.(AE).F) .G) durumları komşu kodlandırılabilir.E.(EG)].Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. kuralı sağladığından Y1. (B.Y2.E).B. hepsinde 1. 2. D. tercih edilmelidir.(AF). komşu kodlar verilir. B.12 te verilen örnek durum tablosu üzerinde inceleyelim Komşu kodlar verilmesi gereken durum kümeleri her bir adım için aşağıdaki gibidir: 1.B.(AD). mertebeden alt küp görülür. Bu küme Şekil 9. (AD) çifti 1. F).F). ikişer ikişer komşu dört giriş için ( örneğin 00. Bir durumun komşu girişler için gittiği bir sonraki durum çiftine. yöntem belli koşulları sağlayan durumlara komşu kodlar verilmesine dayanmaktadır. Komşu kod verilmesi gereken durumlar sayısı 4 veya 8 elemanlı kümeler oluşturuyorsa bunların iki ve üçüncü mertebeden küpler oluşturacak şekilde kodlanması indirgeme işlemine daha fazla katkıda bulunur Bizim örneğimizde bu özellikte iki küme vardır: (A. 2*(C.G) [veya (AC).12 teki gibi verilsin.C. x = 1 için (A.(BF). mertebeden birer 1 ve/veya 0 alt küpü kesinlikle oluşur. x=1 girişi için (ABCDEF) grubundaki durumlar ikişer ikişer komşu kodlandırılabilir. kendi aralarında ikişer ikişer komşu olacak biçimde kodlanabilirler.E. mertebeden küp görülür. G).Y2. Yukarıdaki adımlardan anlaşıldığı gibi.Y3 bir sonraki durum fonksiyonlarının her birinde birer tane 1.(DF)]. Komşu kodların verilmesini.F) [veya (AB). 2*(B.C).F). Bu adım 1.11. Ayrıca tekrarlanan kümeler tercih edilmelidir bizim örneğimiz de (EG). Bu küp Z çıkış fonksiyonunda da . Y1. Kuralların getirdikleri yararlar küçükten büyük numaralıya doğru azalmaktadır. Söz konusu komşu kodlu durum çifti . mertebeden alt küp görülür. (C. birisi dışında. (A. x = 0 için (D. O nedenle durum kodlamasına 1. kuralda iki defa görülen (DF) çiftine.Y3 bir sonraki durum fonksiyonlarının her birinde birer 2. 3. kuralı 2 defa sağladığından Y2.C.F). Belli bir giriş altında aynı çıkışı veren durumlara birbirinin komşusu kodlar verilmelidir. en iyi Karnaugh diyagramı üzerinde yapabiliriz. adımdaki işlemin. 1. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır.

C 001 C. 1 B.C 110 101 001 001 C.12 Durum kodlaması örneği 129 . Diğer taraftan (BD) çifti 1. 0 B. 1 y2y3 00 01 11 10 0 A C E G 1 D F B A B C D E F G y1 y2 y3 = 0 0 0 = 1 10 = 0 0 1 = 1 0 0 = 0 1 1 = 1 0 1 = 0 1 0 xy1 y2y3 00 00 01 11 10 01 11 10 A. mertebeden alt küp görülür. 0 x=1 C. 0 C. 0 B. y1 x=0 A B C D E F G B. 0 F.B 110 F.C G. 0 F.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. (BG) komşuluğu 2.Y3 bir sonraki durum fonksiyonlarının her birinde 1. kuralı sağladığından Y1. B Şekil 9. mertebeden birer alt küp görülür.F 101 F.B 110 E.G 110 100 001 010 y1y2 y3y4 00 00 1 01 11 10 1 1 1 ACEG 01 1 1 11 0 0 10 0 0 0 y3y4 y1y2 FC 00 1 1 1 1 01 0 0 11 0 0 10 0 1 1 y1y2 y3y4 00 00 01 11 10 0 0 0 0 ACEG 01 1 1 11 1 1 10 1 1 0 00 01 11 10 1 DF 0 BD 0 EG AD 0 0 DF BD 1 AD EG 0 1 DF BD 0 AD EG ACEG Y1 Y2 Y3 Şekil 9. 0 E.2 te bütün sonuçlar gösterilmiştir.Geriye B nin kodlanması kalmaktadır. 0 G. 0 G.F D.B D. 0 C.B B. Şekil 9.D B. kuralı iki defa sağladığından Y2.G 010 G. 0 D.C A.2 te verildiği gibi kodlansın. 0 C.E 011 E.Y2.

Sayısal sistemlerde sistemin bir ana saati (master clock) vardır ve bütün bellek elemanlarının saat girişine bağlıdır. hem bellekteki bilginin okunmasını (read) hem de belleğe bir bilginin yazılmasını (write) sağlarlar. Rastgele erişimli bellekler . 10. paralel yüklemeli bir yazmaçta bir saat darbesiyle. RS bellek elemanlı.1 Paralel yüklemeli yazmaçlar Paralel yükleme. Ardışıl MSI devrelerde yalnız bellek elemanları olabildiği gibi bellek ve kapı elemanları da olabilir. RAM ler (Random Access Memory) Bu elamanları ayrı ayrı inceleyeceğiz. SAYICILAR.BÖLÜM 10 YAZMAÇLAR. Buna rağmen sayıcılar ayrı bir grup olarak incelenecektir. Yazmaçlarda kullanılan bellek elemanları genellikle kenar tetiklemelidirler.RAM (Random Access Memory) ler. her biri birer bitlik bilgi tutan bellek elemanları ile bilginin işlenmesini denetleyen kapı elemanlarından oluşur. y1 D y y D y2 y y D y3 y y D y4 y y CLK I1 I2 I3 I1 Şekil 10. Burada sözünü edeceğimiz bellek elemanları bilgisayar tasarımında ve ardışıl devre tasarımında yaygın bir biçimde kullanılırlar. kapı elemanlarıyla durum geçişleri sağlanan bir yazmaç gibi düşünmek mümkündür.1. Yazmaçlar. Sayıcıları. Şekil 10. Bunlara okuyan ve yazan bellek elemanları da (read-write memory) denir.2 de load girişli.1 Yazmaçlar En basit bir yazmaç devresi Şekil 10. Örneğin dört bitlik bir bilgiyi.1 de görüldüğü gibi yalnızca dört D tipi bellek elemanlarından oluşur. seri toplayıcıda ise ancak dört saat darbesiyle yüklemek mümkündür. BELLEKLER MSI (Medium Scale Intgrated) devreler birinci bölümde gördüğümüz kombinezonsal oldukları gibi ardışıl da olabilirler. Ardışıl MSI devreler üç ana grupta toplanabilirler: Yazmaçlar (Registers) sayıcılar (Counters) ve rastgele erişimli bellek. Saat girişi geldiğinde girişteki dört bitlik bir bilgi belleğe yazılmış olur ve bir sonraki saat darbesi gelene kadar bu bilgi saklanır.1 Dört bitlik basit bir yazmaç devresi 10. Bu nedenle ayrı bir kontrol girişi (load) kullanılır. dört bitlik bir paralel yüklemeli 130 . Oysa bazen belli bellek elemanlarının belli zamanlarda çalıştırılması gereksinimi doğar. Sayıcılar ard arda gelen saat darbeleriyle daha önce belirlenmiş durumlara sırasıyla geçen ardışıl devrelerdir. bir saat darbesiyle giriş bilgisinin çıkışa aktarılmasıdır.

3 Paralel yüklemeli yazmaçnın doğruluk tablosu Clear girişi. çıkışı sıfırlamaktadır. 3 te doğruluk tablosu verilen paralel yüklemeli yazmacın çalışmasının inceleyelim. tümleyen almayan girişi çıkışı ile aynı olan (noninverting buffer) kapı. Clear ve Load 1 iken saat 131 . SR bellek elemanı tanımı uyarınca da saat darbesi gelse bile çıkışlar değişmez. diğer bütün girişlerden bağımsız olarak. Bu işlem bütün VE kapılarının çıkışlarını dolayısıyla SR bellek elemanlarının girişlerini 00 yapar. Yani bu kapı 8 VE kapısının girişine yeterli akımı sağlar. Şimdi Şekil 10.2 Paralel yüklemeli RS bellek elemanlı yazmaçnın lojik devresi Clear girişi. Load I1 S R Q Q y1 I2 S R Q Q y2 I3 S R Q Q y3 I4 S R Q Q y4 Saat Clear Şekil 10. Load girişi saat darbe girişi ile VE lendirilip bellek elemanlarının saat girişlerine bağlanabilirdi. bir buffer kapısından bellek elemanlarının girişine bağlıdır Giriş 0 olduğunda (bellek elemanlarının girişinde ki küçük yuvarlak bunu göstermek içindir) yazmaçta 0000 bilgisi oluşur. Load girişindeki.yazmacın lojik devresi verilmiştir. çıkış yelpazesi (fanout)ni arttırmak içindir. load girişi gibi. Tümleyen elemanı. hem gerekli çıkış yelpazesini (fanout) arttırır hem de saat darbesinin düşen kenarında tetiklemeyi sağlar. Saat girişi bir tümleyen elemanı üzerinden bellek elemanlarına bağlanmıştır. Clear 1 ve load 0 iken çıkış durumunu korumaktadır. çünkü aksi halde alt sistemlerin birbiriyle senkron çalışamama sorunu çıkabilir. Sayısal sistemlerde saat girişlerinin doğrudan bellek girişlerine bağlanması uygundur. I2 I3 I4 Y1 Y2 Y3 Y4 clear Load Saat I1 0 x x x x X x 0 0 0 0 1 0 x x x X x y1 y2 y3 y4 I1 I2 I3 I4 I1 I2 I3 I4 1 1 ↓ Şekil 10.

. Diğer girişler ise ardışıl devrenin bağımsız girişleridir. Kombinezonsal kısım.. Bütün bellek elemanlarının girişleri Si =Ii ve Ri =I' i bu durumda SR bellek elemanı tanımı gereğince çıkışları Si = Ii dir. 132 .4 Paralel yüklemeli yazmaçlı ardışıl devrenin genel yapısı Beşinci bölümdeki dizi detektörünün yazmaç ile gerçekleştirilmesi Şekil 10. kapı elemanlarından oluşturulabileceği gibi ROM larla da gerçekleştirilebilir.darbesinin düşen kenarında ise paralel yükleme işlemi olur. bağımlı bir sonraki durum değişkenlerine karşı gelmektedir ve bir geri besleme ile yazmacın girişlerine bağlanmıştır.. Kombinezonsal devrenin bir kısım çıkışları. böyle bir yazmaç ile 16 durumlu bir ardışıl devre gerçeklenebilir. saat darbesi öncesi için şimdiki durum değişkenlerine..5 te verilmiştir. Paralel yüklemeli yazmaçlarla ardışıl devre tasarımı:Paralel yüklemeli yazmaçların iyi bir uygulaması ardışıl devre sentezidir. diğer bellek elemanlarıyla da paralel yüklemeli yazmaç gerçekleştirmek mümkündür. saat darbesi sonrası için bir sonraki durum değişkenlerine karşı gelir ve kombinezonsal devre girişine bağlanmıştır.y0r Y11. Yazmacın çıkışları. Diğer çıkışlar ardışıl devrenin çıkışlarıdır. Çeşitli firmaların kataloglarında paralel yüklemeli yazmaçların hem lojik devreleri hem de doğruluk tabloları verilmiştir. Bir MSI yazmaç devresinde 4 bellek elemanının düşünürsek. Daha önce gördüğümüz gibi ardışıl devreler bellek ve kombinezonsal olmak üzere iki parçadan oluşuyordu. Bellek parçası yerine yazmaçlar kullanarak ta sentez Şekil 10. bir sonraki durum değişkenleri Paralel yüklemeli yazmaç şimdiki (bir sonraki) durum değişkenleri 1 y01..Y1r y11.y1r 2 Kombinezonsal devre çıkış değişkenleri giriş değişkenleri Şekil 10.. Yukarıda incelediğimiz paralel yüklemeli yazmaç SR bellek elemanlarıyla gerçekleştirilmiştir.4 te görüldüğü gibi de yapılabilir.

2 Ötelemeli yazmaçlar içerisindeki bilgiyi her saat darbesi geldiğinde. Örneğin dört bitlik bir kelime uzunluğu olan yazmacın kapasitesi dört bit yani bir kelimedir. çıkışları girişlerine kaskad bağlı D tipi bellek elemanlarından oluşur (Şekil 10. kullanılabilir.1. Yazmacın saat darbelerini kontrol eden ikinci bir giriş. Bu devrede her bir saat darbesi geldiğinde bilgi soldan sağa doğru ötelenir.6). Bunun için saat darbeleri ile load girişi VE elemanı üzerinden saat girişine bağlanır.5 Dizi detektörünün paralel yüklemeli yazmaç ile gerçekleştirilmesi 10. Kelimeler 4. dört saat darbesini kapsayacak kadar olmalıdır (Şekil 10. 16. kelime zamanı (word time) . 32 bit uzunluklarında olabilirler. Seri bilgi kelime (word) denilen ard arda bit gruplarından oluşur. En basit bir ötelemeli yazmaç. bir bit öteye kaydıran ve seri girişinden de bir bitlik bilgiyi içine alabilen yazmaçlara ötelemeli yazmaçlar denir. Her seferinde bir kelimelik bilginin ötelenmesi isteniyorsa load girişinin 1 olma uzunluğu.6). seri giriş D1 seri çıkış y y D1 y y D1 y y D1 y y saat load c saat kelime zamanı load c 133 . Load girişi yazmacın bit kapasitesi kadar bir zaman aralığında çalışmasını sağlar. 8. load girişi.y1 y2 YAZMAÇ Y1 Z CLK X Y2 Şekil 10.

paralel işlemede her bir saat darbesiyle bir kelimelik bilgi işlenir. transmisyon ortamının maliyetini azaltmak için. Şekil 10.6 da verilmiştir.7 Kaydırmalı ve paralel yüklemeli yazmaç lojik devresi Yazmacın s0.saat darbesi 2. Uzağa bilginin gönderilmesinde ise bilgi. Örneğin verinin seriden paralele veya paralelden seriye dönüştürülmesi mümkündür.saat darbesi 3.başlangıç 1.7 de dört farklı çalışma modu olan 74194 tipi bir yazmacın lojik devresi verilmiştir. Paralel veya ikisinin de olduğu biçimlerde işlenebilir.saat darbesi serigiriş 0 1 0 1 0 D1 1 0 1 0 1 D2 0 1 0 1 0 D3 1 0 1 0 1 D4 0 1 0 1 0 Şekil 10. Yazmaçlar sağa sola kaydırma ve paralel yükleme kontrol girişleriyle çok amaçlı olarak kullanılabilirler. Şimdi inceleyeceğimiz de ise sağa. Çift yönlü seri ve paralel yüklemeli ötelemeli kaydediciler Bundan önce söz ettiğimiz yazmaçlarda bütün kontrol girişleri birlikte yoktu.6 Ötelemeli kaydedici Bir kelime zamanında saat darbeleri ve giriş çıkışlarda gözlenen işaretler Şekil 10. Bilgisayarlarda bilgi seri. Genellikle bilgisayarlarda paralel işleme söz konusudur. sola öteleme ve paralel yükleme kontrol girişleri olacak. Seri işlemede her bir saat darbesiyle bir bit işlenirken. s0s1 = 01 ise çıkış sağa ötelenir ve sağa öteleme girişindeki bit A4 te görülürken A1 deki bit kaybolur. paralel çıkışlar A1 A2 A3 A4 y y y D D D clr clk s1 s0 4X1 mux 3210 4X1 mux 33 2 1 0 210 4X1 mux 3210 4X1 mux 3210 3210 D y sağa kayma seri giriş I1 I2 I3 I4 sola kayma seri giriş paralel girişler Şekil 10. s1 girişleriyle kontrol edilen dört çalışma modu vardır: s0s1 = 00 ise çıkışta hiçbir değişiklik olmaz. 134 .saat darbesi 4. genellikle seri gönderilir.

En az ağırlıklı bitlerden gelen elde ise SR bellek elemanının çıkışı y de olacaktır. 135 . A ve B sayılarının ikinci ağırlıklı bitleri ise seri toplayıcının girişlerine de gelir. Bu dört çalışma modunu 4X1 lik MUX ların kontrol girişleriyle sağlamak mümkündür.8 Kaydedicili seri toplayıcı Paralel yükleme modunda toplayacağımız dört bitlik A ve B sayılarının A ve B yazmaçlarına yüklediğimizi varsayalım. A yazmacında elde edilebilir. Yazmaçlar öteleme modunda iken. Çıkıştaki toplam sayıyı da kullandığımız A yazmaçsına seri olarak kaydedelim. yani 00 modunda çıkışlar değişmez. öyle ki saat darbesi geldiğin de bu paralel girişler çıkışta görülürler. sola ötelemeyi sağlamak için bağlanmıştır. MUX'ların 1 girişlerine bir soldaki bellek elemanlarının çıkışları. sağa ötelemeyi sağlamak üzere bağlanmıştır. saat darbesi geldiğinde. Bu arada B yazmacına üçüncü bir sayı girilmiş olsun. MUX'ların 0 girişleri bağlı oldukları bellek elemanlarının girişlerine bağlıdır. SR belek elemanının başlangıç durumu 0 olsun A ve B sayılarının en az ağırlıklı bitlerinin toplamı z çıkışında ve dolayısıyla A yazmacının seri girişinde görülecektir. Lojik devre Şekil 10. Böyle bir yazmaçta seri girişlere gelecek 4 bitlik kelimeler dört saat darbesiyle çıkışta paralel olarak görülürler veya çıkıştaki 4 bitlik paralel veri üç saat darbesiyle A1 veya A4 ten seri olarak alınabilir. Toplanacak sayılar dört kelime uzunluklu olsun ve birer yazmaçta tutulsunlar. daha önce gördüğümüz (Şekil 7.s0s1 = 10 ise çıkış sola ötelenir ve sola öteleme girişindeki bit A1 de görülürken A4 teki bit kaybolur. üzerindeki toplanacak sayı silinmiş olur. A ve B Yazmaçlarına toplanacak sayılar paralel girilebilir.8 de verilmiştir. Bu halde A + B nin üçüncü sayı ile toplamı.7) seri toplayıcının giriş ve çıkış verisini toplamada kullanalım. en az ağırlıklı bitlerin toplamı A yazmaçının en sol bitine girer. MUX'ların 2 girişlerine ise bir sağdaki bellek elemanlarının çıkışları. seri giriş sağa kaydırma modu Yazmaç A saat A paralel girişler seri giriş Z B Yazmaç B paralel girişler y y S R Şekil 10. ikinci bitler ile birinci bitlerin eldesinin toplamı olur ve A yazmacının seri girişine gelir. s0s1 = 11 ise paralel girişler çıkışta görülür. Böylece z çıkışı. Nihayet MUX'ların 3 girişlerine paralel girişler bağlanmıştır. Bu işlem dört saat darbesi boyunca devam ettiğinde A ve B sayılarının toplamı A yazmacında görülür. yeni bir dört saat darbelik sürede. Bir uygulama olarak yazmaçları. Bu durumda çıkışın yazıldığı A yazmacının.

9 Asenkron ikili bir sayıcı devresi Başlangıç durumunda A1 A2 A3 A4 çıkışlarının hepsi 0 olsun. Örneğin 16 sayıcısı. T bellek elemanı kullanılıyorsa T=1) de tutulur. Bu işleme devam edildiğinde görülür ki bir bellek elemanın 0→ 1 geçişi. ikili asenkron sayıcılarda ise T ve JK tipi bellek elemanları vardır.9 da verilmiştir. ikinci saat darbesinin düşen kenarında ise A1 çıkışı J = K = 1 olduğundan1→ 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 0→ 1 e geçer.10. K=1. Bu geçiş ikinci bellek elemanına etki etmez. Senkron sayıcılarda bütün bellek elemanlarının durum değişimi aynı anda olur. Birinci bellek elemanının çıkışı ikinci bellek elemanının saat girişine girer. Birinci bellek elemanının saat girişine gelen darbenin düşen kenarında J = K = 1 olduğundan A1 çıkışı 0→ 1 e geçer. Dördüncü sayma saat darbesinin düşen kenarında iki ve üçüncü bellek elemanları etkilenir çünkü A1 çıkışı J = K = 1 olduğundan1 → 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 1→ 0 e geçer. Asenkron sayıcılarda birinci bellek elemanı hariç diğer bellek elemanlarının saat girişleri diğer bellek elemanlarının çıkışlarından beslenir.2. Bilindiği gibi bu girişler altında JK ve T bellek elemanları bulundukları durumların zıtlarına dönüşürler (toggle). Saat girişlerindeki yuvarlak çember. Bu iki türü hem asenkron hem de senkron sayıcılarda göreceğiz. ancak kendinden önceki bellek elemanlarının tümünün 1 olması halinde mümkündür. ikinci üçüncü ve dördüncü belek elemanları etkilenmez. A1A2A3A4= 0100 olup on tabanındaki 4 dür. Bütün bellek elemanlarının girişleri 1 (Eğer JK kullanılıyorsa J=1. A1A2A3A4 = 136 . çünkü 1 → 0 geçişi gereklidir. Sayma biçimi olarak sayıcılar ikili (binary) ve onlu (binary coded decimal BCD) olarak iki türlüdür. 16 durumlu olup 0 dan 15 e kadar sayar sonra tekrar 0 a gelir. 9 dan sonra 0 a dönüşür. ikili sayıcılarda sayma iki tabanındadır ve durum sayısı kadar sayma işlemi. saat işaretinin düşen kenarında tetiklemenin olduğunu gösterir. ikili kodlu onlu BCD sayıcılarda ise sayıcı iki tabanında 0 dan 9 a kadar iki tabanında her bir saat darbesi geldiğinde sayma yapar. Asenkron sayıcılarda bellek elemanlarının durum değişimi diğer bellek elemanlarının durum değişimiyle ancak mümkün olur. A1A2A3A4= 0011 olup on tabanındaki 3 dür. Senkron sayıcılarda ise sayıcıdaki bütün bellek elemanlarının saat girişleri aynı bir saat kaynağından doğrudan beslenir. Üçüncü bellek elemanı etkilenmemiştir. Bu yapı üçüncü ve dördüncü bellek elemanlarında tekrarlanır. A4 y y J K A3 1 1 y y J K A2 1 1 y y J K A1 1 1 y y J K 1 sayma darbeleri 1 Şekil 10. A1A2A3A4= 0010 olup on tabanındaki 2 dir. Bundan dolayı A2 A3 A4 çıkışları değişmez. ardarda saat darbeleriyle yapılır.1 İkili Asenkron Sayıcılar (Binary ripple counter) Genellikle Bir MSI sayıcı içinde dört bellek elemanı bulunur. 10. zaten iki tabanında saymada böyle olmaktadır. ikili asenkron bir MSI sayıcının lojik devresi Şekil 10.2 Sayıcılar (Counters) MSI sayıcılar iki ana grupta toplanabilir: asenkron sayıcılar (ripple counters) ve senkron sayıcılar. Üçüncü saat darbesinin düşen kenarında A1 çıkışı 0→ 1 e geçer. Sayma işlemi yaptıran darbeler en az ağırlıklı biti temsil eden bellek elemanının girişine bağlanmıştır. Üçüncü bellek elemanı etkilenir ve A3 çıkışı 0→ 1 e geçer.

yeterli olur. ii. sayma darbesinin düşen kenarında A1A2A3A4= 0000 olur. A4 y y J4 K4 A3 y 1 y J3 K3 A2 1 1 y y J2 K2 A1 y 1 y J1 K1 1 sayma darbeleri 1 Şekil 10.1111 yani 15 olduktan sonra 16.3.11 ikili kodlanmış decimal asenkron sayıcının lojik devresi 137 . Asenkron sayıcılar sezgisel olarak sentezi yapıldığından. Çıkışları Q lardan almak fakat 2.ve 4.Yükselen kenarda tetiklenen bellek elemanları kullanmak. 0000 1001 0001 1000 0010 0111 0011 0110 0100 0101 Şekil 10.2. Bellek elemanlarının tümleyen çıkışlarını sayıcı çıkışı almak. Bu üç yolu.10 da durum diyagramı verilen ikili kodlamalı onlu asenkron sayıcının lojik devresi ve zaman diyagramı sırasıyla Şekil 10. ilgili lojik devreleri analiz ederek.11 ve Şekil 10. 1→ 0 e geçerken bir sonraki MSI sayıcının birinci bellek elemanını tetikleyerek. saymanın daha büyük sayılara devam ettirilmesini sağlar. ikili kodlanmış asenkron sayıcının önce lojik devresini vereceğiz sonra istenen işi yapıp yapmadığını analiz edeceğiz. Yukarıda anlattığımız sayıcının geriye sayması isteniyorsa i. Senkron sayıcılarda ise daha önce adım adım verdiğimiz ardışıl devre sentezi yöntemi kullanılabilir. J = K = 1 olduğundan. A4 çıkışı.10 da verilmiştir.12 de verilmiştir. iii. bellek elemanlarının saat girişlerini bir önceki bellek elemanlarının Q' çıkışlarından beslemek.2 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) Asenkron sayıcıların sentezi için adım adım takip edilebilecek genelleştirilmiş bir yöntem yoktur. deneyebilirsiniz. 10. ikili kodlanmış asenkron sayıcının durum diyagramı Şekil 10.10 ikili kodlamalı decimal asenkron sayıcı Şekil 10.

Saat darbesinin düşen kenarına göre J2 deki değişimin gecikmesi ∆t1+ ∆t4 dir.12 ikili kodlanmış decimal asenkron sayıcının zaman diyagramı Saat darbelerinin düşen kenarları ile 1. bellek elemanlarının çıkışları arasındaki gecikme sırasıyla ∆t1. Saat darbesinin düşen kenarına göre A3 ün tetiklenme anı ∆t1+ ∆t2. A4 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir.. ∆t2. A3 deki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆t3 dir. ∆t3. Buna göre Şekil 10. Saat darbesinin düşen kenarına göre A2 ün tetiklenme anı ∆t1. 3..saat A1 J2 ∆t1 1 2 3 4 5 6 7 8 9 10 11 0 1 0 1 0 1 0 1 0 1 ∆t1 0 1 1 0 0 ∆t1+∆t2 ∆t1+∆t4 1 1 0 0 1 1 0 0 0 0 A2 0 A3 0 0 0 ∆t1+∆t2+∆t3 1 1 1 1 0 0 0 0 J4 0 A4 0 A'4 1 2 3 0 0 0 ∆t1+∆t2+∆tm 0 4 0 5 0 6 0 7 1 8 1 9 0 0 0 ∆t1+∆t2 Şekil 10. 2. En az ağırlıklı sayıcıya 10 darbe geldiğinde bir sonraki dijitin en az ağırlıklı biti 1 olur. A2 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir. ve 4.12 de görüldüğü gibi 9 dan sonra 0 olarak sayma yapılmaktadır. Saat darbesinin düşen kenarına göre A4 ün tetiklenme anı ∆t1. Saat darbesinin düşen kenarına göre A1 deki değişimin gecikmesi ∆t1 dir. ∆t4 olsun.13 te Üç tane kaskad bağlı sayıcı ile 000 dan 999 e kadar saymak mümkün olur . Yukarıda anlatılan sayıcılar yan yana kaskad bağlanarak daha yüksek dijitlere kadar sayma işlemi yapılabilir. Saat darbesinin düşen kenarına göre J4 teki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆tm dır. Şekil 10. 138 . VE kapısının giriş çıkış gecikmesi ise ∆tm olsun. ilk iki sayıcı 99 gösterirken 100 cü darbe geldiğinde de üçüncü sayıcının en az ağırlıklı biti 1 olur ve böyle devam ederek 999 a kadar sayma mümkün olur.

ancak kendinden önceki bellek elemanların 1 durumunda olması VE kapılarıyla sağlandığında. asenkron sayıcılarda olduğu gibi düşen kenarda tetiklenme zorunluluğu yoktur. Geriye sayıcıda bir bellek elemanının durum değiştirmesi. Sayma enable 0 iken T=0 olacağından sayma işlemi saat darbeleri gelse bile yapılmaz.14 ikili senkron sayıcının lojik devresi ileri sayıcı gibi geriye sayan sayıcıların yapısı birbirine benzerdir. A1 bellek elemanlarının durum değiştirmesi gerekir ki buda 0011 sonucunu verir. Bellek elemanı olarak her ne kadar T seçilmişse de JK bellek elemanlarıyla da aynı devre gerçekleştirilebilir. Örneğin 0100 durumunda olan sayıcının geriye sayması halinde A3. dijit BCD sayıcı 1. T bellek elemanlarının girişlerine bağlayarak ta gerçekleştirilebilir. konum değiştirmesi esasına dayanmaktadır. A2. Yani geriye sayma yapılmaktadır. Bu özelliği kullanarak Şekil 10. Geriye saymada bellek elemanlarını girişlerindeki VE kapıları.15 te verilmiştir. JK bellek elemanları yerine.2. Aksi halde bu bellek elemanının girişi T=0 olacağından durumunu değiştirmez. dijit BCD sayıcı 2. kendinden önceki bütün bellek elemanlarının 0 olması esasına dayanmaktadır. Hem ileri hem de geri sayma işlemini yapan bir senkron sayıcı lojik devresi Şekil 10. Saat girişi yükselen veya düşen kenarın her hangi birinde tetiklenebilir. Aynı devre VEYA kapı çıkışlarını.A4 A3 A2 A1 A4 A3 A2 A1 A4 A3 A2 A1 BCD sayıcı 3. dijit sayma darbeleri Şekil 10. bütün bellek elemanlarının saat girişlerine aynı anda gelirler.14 te görüldüğü gibi hücresel yapıda sentez kolayca yapılabilir. kendinden önceki bellek elemanlarının hepsi 1 iken. Sayma enable 1 iken bir bellek elemanın durum değiştirmesi. Bu nedenle sentezi klasik ardışıl devre sentezi gibi yapılabilir. öyle ki VE kapıları çıkışları J ve K girişlerine bağlansın. mümkündür.13 Kaskad bağlı üç dijit li bir sayıcı 10.3 İkili senkron sayıcılar Senkron sayıcılarda saat darbeleri. ikili sayıcılarda sayma her hangi bir bellek elemanının. bir önceki bellek elemanlarının Q çıkışları yerine Q' çıkışlarıyla beslenir. ileri ve geri sayma girişleri 139 . A4 y y y y y T y A3 A2 A1 T y T y T clk bir sonraki sayıcı sayma enable Şekil 10. Bilindiği gibi JK bellek elemanın 00 ve 11 girişleri için davranışı T bellek elemanının 0 ve 1 girişleri için olan davranışıyla aynıdır.

load (yükleme). Bu nedenle burada ayrıca incelenmeyecektir. Sayma.2. İleri ve geri sayma girişleri sırasıyla 1.17 de verilmiştir. dört bitlik paralel giriş.0 ise sayıcı ileri sayar. dört bitlik sayı çıkışı. clear ve saat olmak üzere dört kontrol. daha önce gördüğümüz ardışıl devre sentezi yöntemiyle kolayca yapılabilir.1 ise sayıcı geriye sayar. ve bir bitlik elde çıkışı olan 74161 benzeri bir senkron sayıcı devresi Şekil 10.birlikte 0 ise sayıcı durumunu korur.4 Paralel yüklemeli ikili senkron sayıcılar ikili kodlanmış desimal senkron sayıcıların lojik devreleri. Kontrol girişlerine göre devrenin davranışına ilişkin doğruluk tablosu aşağıdaki gibidir: Clear saat load sayma çıkış 0 X X X hepsi 0 1 X 0 0 değişiklik yok 1 1 X paralel yükleme ↓ 1 0 1 sayma ↓ 140 İleri sayma .15 ileri geri sayabilen senkron sayıcı lojik devresi 10. A4 A3 A2 A1 y y y J y y y K y K K J J K J y CLK Geri sayma Bir sonraki sayıcı Şekil 10. girişler sırasıyla 0. Uygulamada kullanılan MSI senkron sayıcıların. istenen sayıdan başlayarak istenen sayıya kadar saymaları kolayca gerçeklenebilir. paralel yükleme özelliğiyle.

K = A' olduğundan. yani paralel girişler aynen çıkışta görülecektir. Clear ve load 1 iken saat darbesinin yükselen kenarında. darbe ile başlangıç sayısına dönen modulo-N sayıcılar da tasarlanabilir. Şekil 10. J = A. çünkü bellek elemanlarının JK girişleri 00 olmuştur.17 da sırasıyla 0-7. N inci darbe geldiğinde ise tekrar 0 konumuna dönen sayıcılar tasarlanabilir. çıkışlarda A olacak . Dört bitlik bir Modulo 16 sayıcı 0 dan 15 e kadar sayar 16. 8-15 ve 3-10 sayan modulo-8 sayıcıların lojik devreleri verilmiştir. Load ve sayma 0 ise çıkışta hiçbir değişme gözlenmez. Şekil 10. istenen bir sayıdan başlayarak N-1 darbe ile sayma işleri yapıp N. çıkış dört bitte de 0 dır. bellek elemanlarının JK girişleri 11 olacak yani sayma yapılacaktır. Daha da genelleştirilerek.17 a da 0-7 sayan sayıcıda 7 den sonra 0 a 141 . Clear 1ve load 0 ve sayma 1 iken. Enable Load I1 J K Q Q A1 I2 J K Q Q A2 J K Q Q A3 I4 J K Q Q A4 Clear Saat Bir sonraki sayıcı Şekil 10.16 Paralel yüklemeli senkron sayıcının lojik devresi Yukarıda lojik diyagramı verilen MIS sayıcı ile istenen sırada sayma işlemi yapmak mümkündür. darbe geldiğinde 0 a dönüp yeni gelecek darbelerle saymaya devam eder. alternatif 0-7. Örneğin modulo N sayıcılar yani 0 dan N-1 e kadar sayan.Clear 0 iken diğer kontrol girişleri ve paralel girişler ne olursa olsun.

A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 a) 0-7 sayıcı Load Sayma=1 Load= 0 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 Clear b) Alternatif 0-7 sayıcı A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK 1 Senkron paralel yüklmeli sayıcı I 4 I3 I2 I1 0 0 0 Elde Sayma=1 Clear=1 Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 0 0 1 1 d) 3-10 sayıcı Load Load CLK c) 8-15 sayıcı Şekil 10.17 Çeşitli Modulo sayıcıların senkron sayıcılarla gerçekleştirilmesi Yukarıda incelediğimiz senkron sayıcı genel olarak ardışıl devre sentezinde de bir alternatif olarak kullanılabilir. zamanlama dizileri üreten devreler Zaman dizileri özellikle seri çalışan sayısal sistemlerde. Ard arda gelen durumlar ise sayma komutu ile sağlanabilir. 10. Bu birimler ana saatin ürettiği darbelerin belli zaman aralıklarında belli alt devrelerde etkin olmasını sağlarlar. Sayısal sistemlerdeki alt devrelerin veya elemanlarının çalışma aralıklarını kontrol eden kontrol birimleri vardır. Paralel yüklemeli ikili kodlanmış onlu 0-9 sayan incelediğimiz sayıcılarla tasarlayabilirsiniz. Şekil 10.dönüş load girişiyle. Böylece bir işleve ilişkin işlemler.17 b de ise aynı sayıcının 7 den 0 a dönüşü clear girişi ile paralel yükleme kullanılmaksızın sağlanmıştır. Şekil 10. Öyle ki ard arda gelmeyen durumlar paralel girişlerde oluşturulacak bir sonraki durum fonksiyonları ve load girişleriyle sağlanabilir. son varılan sayı dört bit için maksimum olan 15 olduğundan.3 Sayıcıların uygulaması olarak.17 d deki 3-10 sayıcıda 10 dan 3 e geçiş. çıkışta varılması istenen sayı 8 ulaşıldığında. Şekil 10. Ayrıca sayısal sistemlerde genel olarak görülen zaman dizileri vardır.17 c deki 8-15 sayıcıda 15 ten 0 a geçiş. Kontrol 142 . paralel girişler üzerinden sağlanmıştır. elde çıkışının load girişine bağlanması ve 8 in paralel yüklenmesiyle sağlanmıştır. load girişi uyarılarak 3 başlangıcının paralel yüklenmesiyle sağlanmıştır. belli sırada belli alt devrelerin çalışmasıyla tamamlanmış olur. bir kelime uzunluğunca çalışmayı sağlayan darbeler olabilirler.

R girişi 0 ve başlama işareti 1 iken ilk saat darbesi geldiğinde. 0100. Her bir saat darbesi geldiğinde yazmaçtaki bilgi bir sağa öteleneceği yerde. sözünü ettiğimiz kontrol işlevinin yapılması için gerekli olan zaman dizilerini üreten devreleri inceleyeceğiz. Bu amaçla Şekil 10.biriminin işlevini yerine getirebilmesi için yazmaçlar veya sayıcılar kullanılabilir.3. Bellek elemanının çıkışı 8 saat darbelik süre içinde 1 olarak istenen kelime zamanını verir. 8.1 Kelime-zamanı darbesinin üretilmesi Kelime zamanının ne olduğunu ötelemeli yazmaçları da tanıtmıştık. saat darbesine kadar S = R = 0 olacağından bellek elemanın çıkışı 1 de kalır. bellek elemanın çıkışı 1 olur ve sayıcı uyarılır sayma işlemi başlar. ilgili zaman diyagramları şeklin altında verilmiştir. 1000 durumlarından biri olsun. Çünkü her saat darbesi bir kelimelik bilgiyi aynı anda işleyecektir. bir belek elemanı ve bir VE kapısı kullanılarak nasıl gerçekleştirildiği gösterilmiştir. 10.2 Sayısal sistemlerde zaman işaretleri Paralel çalışan sistemlerde seri sistemlerde olduğu gibi kelime zamanı devresi üretmek gibi bir sorun olmaz. Önce seri çalışan sistemlere ilişkin kelime-zamanı darbesini üreten devreyi inceleyeceğiz. S = 0 olduğundan bellek çıkışı 0 olacak.18 de 8 bitlik kelime uzunluklu bir darbe üreten devrenin. saat darbesi geldiğinde sayıcı 111 olacağından R = 1 olur. bir sayıcı. Yazmaç devrenin başlangıç durumu 0001. Kelime zaman uzunluklu bir darbenin oluşturulabilmesi için bir başlama işareti geldikten sonra otomatik olarak üretilebilmeli . 8.3. Sonra seri veya paralel çalışan sistemlerde. son bit seri 143 . Başlama işareti Saat S R Q Q Kelime zamanıdarbesi Sayıcı Sayma 1 2 3 4 saat 5 6 7 8 S Başlama işareti R VE kapısı çıkışı Kelime zamanı Q Bellek elemanı çıkışı Şekil 10.18 Seri çalışan sayısal sistemlerde 8 bitlik kelime zamanlı darbe üretimi 10. Ama her iki sistemde de yapılacak işleme bağlı olarak alt sistemlerin çalışmasını kontrol eden zaman işaretlerine (timing signal) gereksinim vardır. 0010. Şekil 10.19 da verilen yazmaçlı veya sayıcılı devreler kullanılabilir. sayma duracaktır. Başlangıçta sayıcı 000.

biri dışında 0 olur. sayıcıdaki sayıya bağlı olarak. iki bitlik bir sayıcı ve 2X4 lük bir kod çözücü (dekoder) ile de gerçekleyebiliriz. Dört bitlik bir yazmacı kullanarak gerçekleştirdiğimiz bu devrenin işlevini. ancak ek devrelerle bu sağlanabilir. Yazmacın çıkışları. Çıkışlar A2 A3 A4 Yazıcı A1 Seri giriş 4 lü Yazıcılı zaman işaretiüreticisi A1 Çıkışlar A2 A3 A4 2x4 dekoder Sayma 2-bitlik sayıcı 4 lü Yazıcılı zaman işaretiüreticisi Saat A1 A2 A3 A4 4 lü zaman işareti Şekil 10. görülür ki bir alt devre çalışırken diğerleri çalışmayacaktır. Bu çözümde 0000 durumu hiç gözlenmeyecektir. Her iki devreye ilişkin çıkışların zaman diyagramları şekilde gösterilmiştir. yalnızca bir çıkışında 1 diğer çıkışlarında 0 verir. Yazmacın her bir çıkışının bir alt devreyi kontrol ettiğini düşündüğümüzde.19 4 bitlik zaman dizileri üreten devreler ve zaman diyagramları 144 .girişe bağlı olduğundan bu işlem dairesel (ring counter) olarak devam edecektir. Kod çözücü.

Bu sayıcıyı bildiğimiz sentez yöntemi ile de gerçekleştirebilirdik. sayıcı çıkışı bağımsız girişler. O nedenle 8 alt devreyi ayrı ayrı kontrol etmek mümkündür. iki kısımdan oluşmaktadır: sayıcı ve bu sayıcıdan zaman işareti üreten kod çözücü. Bu nedenle daha az elemanla bu işlevi yerine getirebilecek Johnson sayıcılar kullanılır.2 alt devre için kontrol girişleri ( zaman işaretleri) üretmek istensin. Başlangıç ve ardarda gelen sekiz darbenin ilk üçünde A4 çıkışı 0 diğer dördünde ise 1 dir. 8 VE kapısının çıkışlarından yalnız 1 tanesi 1 iken diğer hepsi 0 dır. Yukarıda verilen iki devrenin eleman gereksinimlerini genel olarak şöyle özetleyebiliriz: n 1. 10.3. Diğer bellek elemanlarının çıkışları bir sonrakine bağlıdır. 2 bitlik bir ötelemeli yazmaç n n 2. Sayıcı çıkışları öyledir ki ardarda gelen saat darbeleri sonucunda elde edilen çıkışlarda yalnızca bir değişken değişmekte diğerleri değişmemektedir. bitin tümleyen çıkışı seri girişe bağlanmıştır. n-bitlik bir sayıcı ile nx2 lik bir kod çözücüye ( n girişli 2 tane VE kapısı) gereksinim vardır. Bellek çıkışları A'1A'4 D n saat Dizi sayısı 1 2 3 4 5 6 7 8 0000 1000 1100 1110 1111 0111 0011 0001 A1 Q Q A1A'2 A2A'3 A3A'4 A1A4 A'1A2 D Q Q A2 D Q Q A3 D Q Q A4 A'2A3 A'3A4 Şekil 10. çıkışları da zaman işaretleri olan kombinezonsal devreler düşünülerek gerçekleştirilebilir.20 Johnson sayıcı devresi ile 8 bitlik kelime-zaman darbesi üretilmesi Çıkışta ki kod çözücü. Kontrol edilecek alt devre sayısı arttığında karmaşıklık hızla artmaktadır. 145 .20 de bir Johnson sayıcı devresi verilmiştir.3 Johnson sayıcılar ve 8 li zaman işareti üreteçleri Şekil 10. ilk yazmaçlı devreden farklı olarak burada başlangıç durumu 0000 alınmış ve 4.

Q+ bir sonraki durumu. Giriş belleğe yazılacak veya bellekten okunacak bir bitlik veridir. Okuma yapılırken ise Q belleğindeki bir bitlik bilgi çıkışa aktarılır. sayıcıyla yapılsaydı 3 bellek elemanı ve üç girişli 8 VE kapısı gerekecekti.22 de dört farklı adreste.21 Bir ikili hücrenin lojik devresi ve blok diyagramı Şekil 10. Oku /yaz girişi (0) ile Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. Bellek elemanları mağnetik core. Oku-yaz aldığı 0 veya 1 değerine göre belekten okumamı yoksa belleğe yazmamı yapılacağını belirler. ikili hücre (binary cell): Şekil 10.Görüldüğü gibi Johnson sayıcıda 4 bellek ve iki-girişli8 VE kapısıyla yapılan zamanlama devresi. Q şimdiki durumu. 10. 146 . RAM (Random Access Memory) . Seç ise bu ikili hücredeki bir bitlik veriye ilişkin. bir işlem yapılıp yapılmayacağını belirler.21 de verildiği gibi üç girişli bir çıkışlı bir ardışıl devredir.4 Bellek birimi Bir sisteme ilişkin bellek birimi. üç bitlik dört kelime bulunduran bir bellek birimi verilmiştir. oku-yaz (read-write) ve seç (select) tir. Uygulamada kullanılan bellek birimleri 8 den 64 bite kadar çeşitli kelime uzunlukları olan binlerce veriyi saklayabilme özelliğine sahiptirler. Biz burada ardışıl olan. Seç 0 1 1 Oku / yaz x 0 (yaz) 1(oku) Seç Seç S Q Q Giriş x I I Q+ q I Q Çıkış 0 0 Q Giriş R Çıkış Giriş BC Oku/yaz Oku/yaz BC(Binary cell) İkili hücre Şekil 10. Bu çıkış. rastgele erişimli bellek. okuma yazmalı bellek (Read write memory). yazmaç ile yapılsaydı 8 bellek elemanı. Burada önce bir hücre tanıtacağız. 2X4 lük kod çözücü girişindeki iki değişkenin aldığı değere göre yalnızca bir çıkışı 1 olur. üç bitlik bir kelime oluşturan üç ikili hücrenin. Q ya aktarılır. Bu ikili hücreye için giriş çıkış ilişkisi aşağıdaki tabloda özetlenmiştir. sonra göstereceğiz ki bu hücrelerin uygun bağlanmasıyla istenilen kapasitede bellek birimleri oluşturulabilir. bellek birimini inceleyeceğiz. I ise girişteki veriyi göstermektedir. disk veya ardışıl devre olarak oluşturulabilirler. Yazma yapılırken girişteki bir bitlik bilgi belleğe. seç girişlerine bağlanmıştır. belli uzunluktaki (kelime uzunluğu) verinin belli adreslere (belli yazmaçlara) kaydedilmesi veya daha önce kaydedilmiş verinin okunması işlevini görürler. Girişler giriş (input).

Aynı akıl yürütme ile istenilen adres ve kelime uzunluklu bellek birimleri oluşturulabilir. 32.22 MSI bellek biriminin lojik devresi 147 . 64 kelime uzunluklu veri olabilen. genellikle binlerce adresi olan ve her bir adresinde 8. MSI elemanlardır. 16. Uygulamada kullanılan bellek birimleri. çıkış verisi olarak dışarı aktarılır. Oku/Yaz girişi (1) ile ise Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. Burada her bir adresinde üç bitlik veri bulunan dört adresli bir bellek birimi incelendi.o kelimeyi oluşturan ikili hücrelere giriş verisi aktarılır. o kelimeyi oluşturan ikili hücrelerdeki veri. Veri Girişi Kelime 0 BC BC BC Kelime 1 Adres girişi 2x4 DEKODER BC BC BC Kelime 2 BC BC BC Kelime 3 Bellek aktif BC BC BC Oku / yaz Veri Çıkışı Şekil 10.

Allyn and Bacon.: ‘Electronic Logic systems’. Prentice-Hall.. Mano M. 1994 ‘Switching and Automata Theory’ 1974. ‘Fundemantals of Logic Design’. West Publishing. D. ‘Introduction to Switching Circuit Theory’. 1979. 148 . 1980.:‘Bilgisayar ve Mantık Devreleri’. P. McGraw-Hill. Dietmeyer. D.: Wood. Deschams J.F.: ‘Logic Desgn of Digital Systems’.: Kohavi Z.: Lee S.: 1980.: Pertman J.EKLER EK 1 Kaynakça Almaini A. Thayse A. 1986.: Mano M.: Imlementation. Prentice-Hall. 2000 ‘Switching Theory’. Katz R. 1994.: Fletcher W..: Roth C. John Wiley. Givone. McGraw-Hill. : 'Digital Design' Prentice Hall. Boğaziçi Üniversitesi. McGraw-Hill. ‘Digital Systems with Algorirtm Davio M. Prentice-Hall.: 1978. Stefanopulos. ‘An Engineering Approach to Digital Design’. 1987. ‘Dgital Logic and Computer Design’. 1990. 1994. Sankur B. 1971. Prentice-Hall ‘Sayısal Tasarım’. 'Contemporary Logic Design' Benjamin/Cummings. ‘Modern Switching Theory and Digital Design’. 1968. Y..H. Wakerly J. ‘Digital Hardware Design’. MEB Yayınları.: 1970.

Ertuğrul Eriş 6 Aralık 1996 Aşağıda verilen bir giriş ve bir çıkışlı ardışıl devrenin analizi için matematiksel modeli çıkarınız. yol 1 dakika süreyle Güney dönüşümlü olarak kuzeygüney ve doğu-batı doğrultusunda araç trafiğine açık tutulacaktır. 149 . (00) başlanğıç durumunda 101010101 giriş dizisi için çıkış dizisini durum diyağramında çıkışları numaranlandırarak veriniz. Bu durumda bütün trafik lambaları kırmızı yanmalıdır (z1=z2 =1).EK 2 Örnek Sınav Soruları Elektronik ve Haberleşme Bölümü Devreler ve Sistemler Anabilimdalı Lojik Devreler Vize Sınavı 1. X=0 01 X=0 10 Aşağıdaki şekilde görülen bir giriş ve iki çıkışlı kontrol devresine ilişkin durum diyagramı çiziniz. d. Yayalar karşıdan karşıya geçmek istediklerinde x Trafik girişi 1 olacak.5 saattir. istemediklerinde ise 0 Yaya butonu Doğu Batı olacak. x b. Doç. a. gelmedikçe ( x girişi 0). D3 y3 D2 y2 D1 y1 Durum diyagramı yandaa verilen ardışıl devreyi D tipi bellek elemanları kullanarak gerçekleyiniz. Puanlar 1) 35 2)35 3)30 Başarılar dilerim. Durum diyağramını çıkarınınz. Kitap ve notlara bakılmaz. Saat işaretinin periyodunun 1 dakika olduğunu varsayınız. z X CLK 2. Trafik lambaları ilgili olduğu z çıkış değişkeni 1 3. X=1 X=0 00 X=1 olduğunda kırmızı Kuzey Z1 Kontrol yanacak. Süre:1. Dr. Yayalardan bir talep c. b. yol 1 dakika süreyle yaya trafiğine açık tutulacaktır. Bu işlem yaya butonu ile sağlanacaktır. c. 0 olduğunda devresi Z2 ise yeşil yanacaktır. a. Yayalardan bir talep geldiğinde ( x girişi 1) . Kontrol devresinin sözle tanımı aşağıda verilmiştir.

1-7-4-5-1.1 B.0 B.0 010 A.1 C.1 011 B. X2=14.Ertuğrul Eriş 23 Ocak 1997 Lojik Devreler Final Sınavı 1. Süre 2 saattir.1 B. Başlangıç durumunu 00 seçiniz. BAŞARILAR DİLERİM. Senkron Ardışıl devre sentezinin adımlarını yazınız.Dr. B=01.1 a) Durum tablosu yukarıda verilen üç girişli seri toplama devresini D tipi bellek elemanları kullanarak gerçekleyiniz. Puanlar 1)40 . 2. 2)40. X3=15 sayılarının toplamına ilişkin saat X1.1 C.1 B. ve S nin zaman diyagramlarını çiziniz. y1.0 B. X1 X2 X3 saat Y1y2 A B C x1x2x3 000 A.0 C..1 C.0 A.Devreler ve Sistemler Anabilim dalı Doç..0 B. biçiminde sayan bir sayıcıyı JK bellek elemanları kullanarak a) İki bellek elemanıyla gerçekleyiniz. Durum kodlamasını A=00.1 101 B.0 B.1 C. 3)20.0 B. X2. b) X1=7. b) Üç bellek elemanıyla gerçekleyiniz. a) b) c) d) e) f) Gördüğünüz MSI ardışıl devreleri yazınız.1 Üç girişli Seri Toplama devresi S 110 B. Durum indirgemesi yapılmadan gerçekleştirilen devre çalışır mı? Neden? Durum indirgemesi yapmamakla kaybımız neler olabilir? Neden? Rastgele Durum kodlaması yapılarak gerçekleştirilen devre çalışır mı? Neden? Rastgele durum kodlaması yaptığımızda kaybımız ne olabilir? Neden? Kitap ve notlara bakılmaz. c) Sonuçları karşılaştırınız.0 100 A. Durum tablosu 5 li Karnaugh diyagramına uygun biçimde verilmiştir. C=10 alınız. X3.0 111 B..1 B.0 B.y2.0 001 A. 3. 150 .

3)30 .13.15 + ∑k 2. A1.18.6.1998 Elektronik ve Haberleşme Mühendisliği Devreler ve Sistemler Anabilim Dalı Doç. 2. 2)40.a) f = ∑ 0. Puanlar: 1)30.22.Dr.19.26. Kitap ve notlara bakılmaz.5.4.11.6.23.7.21.11.4. B1 en çok ağırlıklı 4 er biti temsil etmek üzere 12 bitlik iki sayı A=A1A2A3 ve B=B1B2B3 olsun. b) Bulduğunuz minimal fonksiyonlardan birini iki seviyeli gerçekleyiniz c) f = ∑ 1. f = x1 ( x2 + x3 ) ( x2 + x4 + x5 ) a) fonksiyonu 1 tane 16x1 lik mux ile gerçekleyiniz.5.3.30 fonksiyonuna ilişkin çarpımlar toplamı biçimindeki bütün minimal fonksiyonları bulunuz. Bu iki sayıyı aşağıda verilen karşılaştırma devresinden 3 tane kullanarak gerçekleyiniz.19. b) bu fonksiyonu 8x1 lik bir mux ın enable girişini de kullanarak gerçekleyebilir misiniz? Neden? Nasıl? c) Aynı fonksiyonu kaçlık bir dekoderle gerçekleyebilirsiniz? Neden? Nasıl? 3.28.13 fonksiyonuna ilişkin bir minimal fonksiyon bulunuz d) Bulduğunuz minimal fonksiyonu yalnızca TVE kapılarıyla gerçekleyiniz.10.5 saattir. Ertuğrul Eriş Lojik Devre Temelleri Final Sınavı 1. 1 Ai = Bi xi 0 Ai ≠ Bi Ai xi 1 Ai > Bi yi Karşılaştırma yi 0 Ai ≤ Bi devresi zi Bi 1 Ai < Bi zi 0 Ai ≥ Bi Süre:1.24.29.2. BAŞARILAR DİLERİM 151 .15.6.

2. JK bellek elemanları ile gerçekleyiniz. 26 Mart 1999 152 . 2)40 BAŞARILAR DİLERİM. Puanlar 1)60 . Süre 2 saattir. aynı devreyi D bellek elemanları kullanarak gerçekleyiniz. Durum diyagramı verilen senkron ardışıl devreyi 01 00 10 01 10 10 01/00 A 00/11 01/10 11/00 C 00 11 00 10/01 B 11/00 x1 x2 Ardışıl devre z1 z2 d) Durum kotlaması yaparak . gerekiyorsa kotlama yaparak.Devreler ve Sistemler Anabilim dalı Doç. Kitap ve notlara bakılmaz. e) X1= 001011 X2= 001011 Giriş dizisi için çıkış dizisinin zaman diyagramını çiziniz.Ertuğrul Eriş 29 Ocak 1999 Lojik Devreler Final Sınavı 1. x y2 y3 x' y1 y3 saat T1 y1 y1 T2 y2 y2 x z x y1 y2 y3 T3 y3 y3 c) Yukarıda verilen ardışıl devre daha az sayıda bellek elemanı ile gerçeklenebilir mi? durum indirgemesi yaparak gösteriniz? d) a daki sonuca göre. Zararlı zararsız çıkışları gösteriniz. e) Verilen devre ile bulduğunuz devreyi karşılaştırınız.Dr.

Kitap ve notlara bakılmaz.6 ve f4=Σ 1.4 . Başarılar ve iyi bayramlar dilerim. A= {a}.b} kümesinin alt kümelerinden oluşan S = {0.6 olduğuna göre f1 + f2 f3 = f4 bağıntısını sağlayan f3 fonksiyonlarının sayısı kaçtır? Neden? 1 tanesini veriniz. Boole cebri aksiyomlarını yazınız .0) = 0. f(0. S kümesi P = {a.Dr. 4)35 puan Süre 2 saattir. f(1.b}. f(0. f1 =Σ 1. 4. 3) 20 puan. Bu kümeler arasında kümeler teorisinin birleşim ve kesişim ikili işlemleri ile. B} olsun. Boole cebrini tanımlayınız. f3= x’1x4 olduğuna göre f1 ⊕ f2 = f3 bağıntısını sağlayan f2 fonksiyon(larını) nunu bulunuz. 1} Boole cebrinde tanımlanan dört değişkenli fonksiyon f(0000)= f(0001)= f(0100)= f(0110)= f(1000)= f(1011)= f(1111)=1 diğer tanım kümesi elemanları için ise 0 olsun Bu fonksiyonun 1. 0 = φ. 1.b) = 1 olmak üzere kaç tane Boole fonksiyonu vardır? Neden? Bu fonksiyonları veriniz. Bu fonksiyonun 2. 3 tane Boole olmayan fonksiyon örneği veriniz. Bu işlemler ve kümeler teorisinin aksiyomları bir Boole cebri oluştursun. Tip kanonik açınımını yazınız? Doğru ve yanlış minterimleri belirtiniz.1) = b. 2) 30 puan. f1= x’1x’3x4 + x2x3x4 .Doç.4.2. f(0. S = {0. A. b.Ertuğrul Eriş Lojik Devre Temelleri Vize 1 sınavı a.0) = a. f2=Σ 2. B = {b}. 1) 15 puan.5. 1 = {a. 153 . Tip kanonik açınımını yazınız? Doğru ve yanlış maxterimleri belirtiniz.5. tümleyen küme birli işlemi.

1 C. 2. Aşağıda verilen ardışıl devre için y1 x saat 4 Şubat 2000 x y2 D y1 y1 x saat z JK 00 01 11 10 y 0 0 0 1 1 1 1 0 0 1 z y'1 x x' J K y2 y2 x' Matematiksel modeli veriniz. Dr. 1 A. 0 B. 1 B. 1 E. C=10 ve D=11 alınız. 0 E. X2 girişi ile z çıkışı arasındaki ilişki dört temel aritmetik işlemden hangisidir. 1 C. 1 C B. belirtiniz. Aşağıdaki durum tablosu için durum indirgemesi yapınız. indirgenmiş durum tablosunu çiziniz. Puanlar 1)40 . 0 D. Ertuğrul Eriş Lojik Devreler Final Sınavı 1. 0 D D. 1 B. 3)20 BAŞARILAR DİLERİM. B=01. x1x2 00 01 11 10 A D. 1 D. 1 E A. x1x2 00 01 10 A E. 1 Bu indirgemenin senteze getireceği yararlar var ise nedenini de açıklayarak belirtiniz. 3. Durum tablosunu veriniz Durum diyagramını veriniz. Durum kodlaması için A=00. a. 1 E. bellek elemanları giriş fonksiyonlarına keyfiler gelir mi? Gelirse nedenini de açıklayarak yazınız. 0 B. (00) başlangıç durumu için 0101010 giriş dizisi için çıkış dizisi ve bir sonraki durumlar için zaman diyagramlarını veriniz. Kitap ve notlara bakılmaz. 1 F C.5 saattir. durum tablosunda çıkışları numaralandırarak. 1 B C. 0 B. 1 D. 0 A=00 başlangıç durumunda x1= 011110 x2= 010010 Giriş dizisi için çıkış dizisini. 0 F. 1 A. Süre 1. 154 . 0 B. Aşağıda durum tablosu verilen ardışıl devreyi D tipi bellek elemanı kullanarak gerçekleyiniz. 2)40. 0 F. 1 C. Bu indirgemenin dışında.Devreler ve Sistemler Anabilim dalı Prof. 1 C B. 0 D. yazınız. 0 F. 0 C. 1 D C. 0 A. 0 B D. hatalı çıkışları da gösteriniz. 0 A.

(35P) F‘e ilişkin çarpımlar toplamı şeklindeki minimal fonksiyon(ları) karnaugh öntemi ile bulunuz.8.14.Vize Sınavı ikili işlemi (S2-S) aşağıdaki gibi tanımlanmıştır: A B A B 0 0 1 0 1 0 1 0 1 1 1 1 Aşağıdaki ifadelerin doğru olup olmadığını kanıtlayınız.10.2000 F=Σ 0.7.1. Süre.11. Ertuğrul ERİŞ Lojik Devreler 1.15 olmak üzere.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof.13. (35P) F‘e ilişkin toplamlar çarpımı şeklindeki minimal fonksiyon(ları) tablo yöntemi ile bulunuz. Bir minimal fonksiyonu iki seviyeli biçimde gerçekleyiniz.11. A B=B A (30P) 1) 24. 1 saat 15 dakikadır. BAŞARILAR DİLERİM 155 . (1 A) (A 0) = 1 A B = 1 ise (A + C) (B + C) = 1 dir. Dr. Bir minimal fonksiyonu TVEYA (NOR) kapıları kullanarak iki seviyeli erçekleyiniz. Kitap ve notlara bakılmaz.9.

BAŞARILAR DİLERİM 156 . çıkışların ve durum değişkenlerinin alacağı değerleri zaman diyagramı üzerinde gösteriniz. c=110 .1.Vize Sınavı 5.(50 Puan) Verilen durum tablosunda eşdeğer durumlar olup olmadığını inceleyiniz.(50 Puan) Aşağıdaki devrenin analizini yaparak durum tablosunu oluşturunuz. a = 010 . g=000 . zararlı hatalı çıkış var mıdır. durum diyagramını çiziniz (MUX’un ağırlıksız seçim ucu a’dır). Bu devrede hatalı çıkışlar gözlenebilir mi? Nedenleriyle açıklayınız. h=111 Durum indirgemesi yapmamız bir fayda sağladı mı? Devreyi durum indirgemesi yapmadan gerçekleseydik. Varsa alfabetik olarak daha sonra gelen durumları indirgeyerek indirgenmiş durum tablosunu oluşturunuz. Süre. açıklayınız. Durum diyagramını çiziniz. S z1 D z2 a b 00 b d 01 c h 01 d g 00 e a 10 f b 00 g e 01 h g 00 SD:sonraki durum JK y 0 1 yY 00 01 11 10 JK 0k 1k k0 k1 00 01 11 10 0 0 1 1 1 0 0 1 2. Kitap ve notlara bakılmaz.2001 1. ne gibi değişiklikler olurdu? Açıklayınız. Ertuğrul ERİŞ Lojik Devreler 2. d=101 . Durumlara aşağıdaki gibi kodlar verilmesi halinde oluşacak devreyi JK bellek elemanları kullanarak minimum elemanla gerçekleyiniz. Devreye 00 başlangıç durumunda aşağıdaki girişlerin uygulanması halinde. 1 saat 15 dakikadır. b=100 . e=001 .YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof. Dr. f=011 .

birim (yarışmacı devresi) için . bu yarışmacı da dahil hiçbirinin uygulayacağı giriş durumu değiştirmeyecektir.(40 Puan) Yanda durum tablosu verilen ardışıl makinada eşdeğer durumları indirgeyiniz Durum kodlaması yapınız. Düğme (D): i. 0/00 A 1/11 0/01 1/10 0/01 C 0/10 1/00 D 1/10 B Durum kodları: A : 00 B : 11 C : 01 D : 10 2.10 JK ters tanım bağıntısı: yY 00 01 11 10 jk 0k 1k k0 k1 3.01 H. Ertuğrul ERİŞ Lojik Devreler Final Sınavı 1.11 A.11 F.00 D.2.11 E.2001 A B C D E F G H x=0 B. 2 saattir.01 C. Süre. Cevap verme hakkına sahip olan yarışmacının lambası yandıktan sonra.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof.11 B.11 G. Yarışmacının cevap verme hakkı olduğunu gösteren çıkış.10 F. NOT: Yukarıdaki sistem yapısı dışında herhangi bir sistem yapısı da tasarlayabilirsiniz. Kitap ve notlara bakılmaz.01 E.00 H. yarışmacının kullandığı giriş (düğmeye basıldığında :1 . Basılmadığında :0) Komşu Giriş (KG): Herhangi bir düğmeye basıldığı bilgisinin iletildiği giriş.10 E. 2. Komşu Çıkış (KÇ): Herhangi bir düğmeye basıldığı bilgisinin iletildiği çıkış.(20 Puan) Bilgi yarışmalarında.(40 Puan) Aşağıda durum diyagramı verilen devreyi JK tipi bellek elemanları ile gerçekleyiniz.10 x=1 C. i. (Yanıt verme hakkı var:1 . BAŞARILAR DİLERİM 157 . yok : 0) Yarışmacı devresine ait durum diyagramını çiziniz. Sistem herbir yarışmacı için aynı olan birimlerin (yarışmacı devresi) yandaki şekildeki gibi kaskad bağlanması ile oluşturulur. Dr.01 C.00 A. Lamba (L): i. sorulan soruya sadece düğmesine ilk basanın cevap vermesine olanak tanıyacak bir sistem tasarlanacaktır.

12 BCD (Binary Coded Decimal). 146 ikili kodlanmış onlu toplayıcılar. 86 binary cell. 85 Geçiş tablosu. 4 Durum diyagramı. 19 Bütün işlemler. 118 Eşdeğer kuvvet (ıdempotent). 44 ASCII. 28 alphanumeric (abece sayısal). 25 Doğruluk tablosu. 82 Minimal (indirgenmiş) fonksiyon. 17 Counters). 21 birleşim. 72 Dağılma (distributive). 37 Gerilim mantığı. 107 irreducible. 26 Don't care functions. 14 durağan (statik) bellek eleman. 146 Birim eleman. 19 Boole olmayan fonksiyon. 56 dual. 91 Look ahead carry). 94 Anahtar fonksiyonları. 66 LSB(Least Significan Bit). 41 Kartezyen çarpım:. 136 Asenkron makinalar. 4 Devingen bellek elemanl. 12 Değişken. 56 kodlama(düğümleme). 77 EBCDIC. 31 Gray kod. 39 Minimal bütün işlemler. 77 EPROM. 84 durumların kodlanması. 82 Mealy makinesi. 3 hızlı elde (look ahead carry). 23 Mantık devresi:. 63 LSI(Large Scale Integrated Circuits). 86 Fonksiyon. 84 Durum tablosu. 7 MSI. 77 elektronik olarak silinebilen ROM. 18 Karnaugh diyagramı. 95 kesişim. 107 EAROM. 89 kapı. 98 Consensus teoremi. 85 associative. 18 Kısmen belirlenmiş fonksiyonlar. 5 kardinalite. 64 cebrine iki değerli Boole cebri. 52 konumsal sayı dizgeleri. 25 analiz. 5 ardışıl devreler. 59 fundemenlal mode. 32 ardışıl (sequential) devreler. 42 Boole Cebri. 37 çevrim ( cycling). 35 Minterim. 19 Boole fonksiyonunun uzunluğu:. 64 carry propagation. 72 kombinezonsal (combinational) devreler. 2 bellek. 17 Decoders. 25 Clear.ıkış yelpazesi (Fan out). 1 ikinci tip kanonik açınımı. 21 Çevre. 63 158 . 7 LSI. 77 Erasable PROM. 32 komşu kareler. 31 mantık devresine ilişkin graf (çizge). 13 Geri beslemeli mantık devresi. 2 Ana-bağımlı. 81 ardışıl mantık. 1 Bağıntı (Relation). 66 ileri beslemeli bir mantık devresi. 40 JK bellek elemanı. 92 Çoğullayıcı. 12 Kenar tetiklemeli bellek elemanları. 64 ikili (bit). 32 m. mertebeden alt küp. 12 Fonksiyonel bağıntı (functional relation). 14 Boole fonksiyonu. 81 ardışıl makinalar. 81 Asal bileşen (prime implicant). 85 De Morgan teoremi. 22 Moore makinesi. 4 Doğru ve yanlış minterimler. 31 çarpımlar terimleri toplamı. 2 asenkron sayıcılar. 52 Makterim. 77 Eşdeger durum. 94 Matematiksel model. 66 ikili mantık. 36 Master slave. 28 Giriş yelpazesi (Fan in). 14 devingen (dinamik) bellek eleman. 37 indirgenemeyen fonksiyon. 40 indirgenme. 41 asal bileşenler tablosu. 1 ikili hücre. 16 Ayrıcalı-VEYA kapısı. 72 encoder). 1 kodlayıcı. 77 erasable ROM. 1 Akım mantığı. 5 Kombinezonsal devre. 13 flip flop. 22 ileri bakmalı paralel toplayıcı. 18 birleştirme işlemi. 35 carry generate. 30 Ayrık zamanlı (discrete) işaret. 6 kuvvet kümesi. 136 Ç. 40 irredundant. 15 Eşdeğerlik bağıntısı (equivalence relation). 69 değer kümesi. 84 Geçişlilik (transitive) özellik. 25 Doğru ye yanlış makterimler. 12 full adder. 18 latch. 14 darbe modu. 14 birinci tip kanonik açınım. 2 Electronically alterable ROM. 77 enable. 72 EPROM. 82 MSB(Most Significant Bit).abece.

41 ripple counters. 14 sayamak (digit). 91 pozitif kenar. 59 yazmaç (register). 66 Sıra bağıntısı (order relation). 85 Qulne Mc. 5 VEYA kapısı. 15 VE kapısı. 4 seven segment display. 30 Üreysel (generic) değişken. 5 yedi bölümlü gösterici. 63 Saatli SR bellek elemanı. 12 Temel asal bileşen (Essential prime implicant). 72 Sürekli işaretl. 42 temel bellek elemanları. 16 159 . 1 T tetikleme bellek elemanı. 14 Yol. 136 ROM. 33 seri iletim. 140 permütasyonları (devşirim). 37 Yutma teoremi. 66 Yer değiştirme (comutative). 91 n-lik işlem (n-ary operation).MSI (Medium Scale Integrated Circuits). 28 preset. 12 tanım kümesi(domen). 88 Sabit (değişmez). 90 taban (radix). 108 toplamlar terimleri çarpımı. 18 PLA (Programmable Lojik Array). 13 sistem. 5 VLSI(Very Large Scale Integrated Circuits). 32 word description. 107 SR bellek elemanı. 29 VE(AND) kapısı. 1 Sayısal (digital) işaret. 6 tablo yöntemi. 41 tam toplayıcı. 84 tümleştirilmiş devre. 59 Tam toplayıcı. 4 Paralel yüklemeli ikili senkron sayıcılar. 1 Senkron makinalar. 60 Tamamen belirlenmiş bağıntı (Completely specified relation). 91 Pozitif mantık. 12 önermeler cebri. 77 Simetri özelliği. 91 Negatif mantık. 107 Yansıma (refleksive). 107 state reduction. 88 Temel mod. 28 Örten (cover) fonksiyon. 30 TÜVE kapısı. 85 temel satır. 72 negatif kenar. 13 Yarı toplayıcı. 30 TÜVEYA kapısı. 22 transition table). 98 PROM. 75 ROM (Read Only Memory). 41 paralel iletim. 5 TÜMLEYEN kapısı. 85 sentez işlemi. 63 positive edge. 45 ters tanım bağıntıları. 13 siliebilen ROM. 77 pulse mode. 31 Tümleyen kapısı. 77 silinebilir PROM. 86 SSI elemanlar. 32 mux.Cluskey yöntemi. 31 state assignment. 1 sözle tanımlama. 28 negative edge. 107 strobe. 30 VEYA(OR) kapısı.

. 1980. Wakerly J. 1994. 1994.: Pertman J. 1971.: Mano M.KAYNAKÇA Almaini A..: ‘Logic Desgn of Digital Systems’.: ‘Electronic Logic systems’. 1980. : 'Digital Design' Prentice Hall.H. ‘Sayısal Tasarım’. ‘Fundemantals of Logic Design’. McGraw-Hill. Thayse A. ‘Introduction to Switching Circuit Theory’.F. Prentice-Hall. Boğaziçi Üniversitesi. 1979. 1990. Sankur B. Stefanopulos. with Algorirtm Davio M. Y. 1994 ‘Switching and Automata Theory’ 1974. John Wiley. 2000 ‘Switching Theory’.:‘Bilgisayar ve Mantık Devreleri’.: Roth C. 1970. P.: Lee S.: ‘Digital Systems Imlementation.: Katz R. Prentice-Hall. ‘An Engineering Approach to Degital Design’. D. 'Contemporary Logic Design' Benjamin/Cummings.. 1986. Prentice-Hall. . ‘Digital Hardware Design’. D.: Kohavi Z. Prentice-Hall 1978.: Mano M. ‘Dgital Logic and Computer Design’. Deschams J. 1968. 1987. West Publishing. Allyn and Bacon. Wood. Dietmeyer. McGraw-Hill. ‘Modern Switching Theory and Digital Design’.: Givone. MEB Yayınları.: Fletcher W. McGraw-Hill.

Sign up to vote on this title
UsefulNot useful