YILDIZ TEKNİK ÜNİVERSİTESİ Elektronik ve Haberleşme Mühendisliği Bölümü

LOJİK DEVRELER DERS NOTLARI

Prof. Dr. Ertuğrul ERİŞ
Devreler ve Sistemler Anabilimdalı

İSTANBUL, 2001

BÖLÜM 1 SAYISAL DİZGELER ...............................................................................1
1.1 1.2 1.3 1.4 1.5 Sayısal Dizgelerin (sistem) Temel Kavramları .......................................................................1 Bilginin İletilmesi ......................................................................................................................4 Bilginin Saklanması ..................................................................................................................4 Bilginin İşlenmesi .....................................................................................................................5 Konumsal Sayı Dizgeleri ..........................................................................................................6 Taban dönüştürülmesi........................................................................................................7 1.5.1 Aritmetik .............................................................................................................................9 1.5.2

BÖLÜM 2 BOOLE CEBRİNE GİRİŞ .......................................................................12
2.1 2.2 2.3 2.4 2.5 2.6 Matematiksel Genel Kavramlar..............................................................................................12 Boole Cebri..............................................................................................................................14 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar ...........................................................18 Boole ve Boole Olmayan Fonksiyonlar ................................................................................19 İki Değerli Boole Cebri ve Anahtar Fonksiyonları ...............................................................25 Özet ..........................................................................................................................................27

BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ..............................................28
3.1 3.2 3.3 3.4 Giriş ..........................................................................................................................................28 Önermeler Cebri ve İki Değerli Boole Cebri ....................................................................28 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri..............................29 Özet ..........................................................................................................................................38

BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ ...................................................39
4.1 4.2 Giriş ..........................................................................................................................................39 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması .......................................................41 Tablo yöntemi...................................................................................................................41 4.2.1 Asal Bileşenlerin Bulunması.............................................................................................42 4.2.2 Asal bileşenler tablosu ve minimal fonksiyonların bulunması....................................44 4.2.3 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi ...................................45 4.2.4 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi.........................................50 Karnaugh diyagramları.....................................................................................................50 4.3.1 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri52 4.3.2 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması .......................................53 4.3.3 Kısmen belirlenmiş fonksiyonlar ve karnaugh diyagramlarıyla minimalleştirilmeleri .......56 4.3.4

4.3

i

4.4

Kombinezonsal devre sentezi .............................................................................................58 Paralel toplayıcının sentezi ............................................................................................59 4.4.1 Kod dönüştürücü sentezi................................................................................................61 4.4.2

BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI ..................................63
5.1 5.2 5.3 5.4 5.5 5.6 5.7 GİRİŞ ........................................................................................................................................63 Paralel toplayıcı.......................................................................................................................63 Karşılaştırma devresi..............................................................................................................68 Çözücüler (Decoders).............................................................................................................69 Multiplexer (Çoğullayıcı) devreler .........................................................................................72 Read-Only Memory (ROM) .....................................................................................................75 PLA (Programable Logic Array) ............................................................................................77

BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ .............................................................81
6.1 6.2 6.3 6.4 6.5 6.6 Giriş ..........................................................................................................................................81 Ardışıl Makinelerin Modellendirilmesi ..................................................................................82 Ardışıl Makinelerin Sınıflandırılması ....................................................................................85 Bellek Elemanları ....................................................................................................................86 Bellek elemanlarının tetiklenmesi .........................................................................................91 Tüm devre olarak bellek elemanları yardımcı girişleri ........................................................98

BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ ..........................................................99
7.1 7.2 Saatli ardışıl devrelerin analizi ..............................................................................................99 Örnek bir Moore makinesi analizi..........................................................................................99 Matematiksel model ve analiz ........................................................................................100 7.2.1 Durum tablosu ve analiz..............................................................................................101 7.2.2 Durum diyagramı ve analiz ............................................................................................102 7.2.3 Zaman diyagramı (Timing diagram)...............................................................................102 7.2.4 Örnek bir Mealy makinesi analizi ........................................................................................103

7.3

BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ .......................................................107
8.1 8.2 8.3 8.4 Sentez yönteminin genel adımları.......................................................................................107 Modulo 8 ileri sayıcı..............................................................................................................110 Özel bir sayıcı devresi ..........................................................................................................112 Dizi detektörü ........................................................................................................................115

ii

........1...................................1 Durum indirgemesi (state reduction)............149 iii ................143 Sayısal sistemlerde zaman işaretleri ...130 Paralel yüklemeli yazmaçlar..............118 9...................................................................................................................................1....124 9.........3 1.........................2 Durum kodlaması (state assignment)..........................1 10....................................................1 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi..................137 İkili senkron sayıcılar...................118 Eşleştirme tablosu ile durum indirgemesi yöntemi.2 10.2 9........148 Kaynakça ..... SAYICILAR............................2....2 10......................................................................................................................BÖLÜM 9 ARDIŞIL DEVRELERDE DURUM İNDİRGENMESİ VE DURUM KODLAMASI ..........................................................................................................2 10....142 Kelime-zamanı darbesinin üretilmesi .....................................140 Sayıcıların uygulaması olarak................2.............................................................143 Johnson sayıcılar ve 8 li zaman işareti üreteçleri.........................................124 Kod sayısı ve eşdeğer durum kodları ... BELLEKLER.................................3......................1 10............................................................................................................................................................136 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) ..................................1 10...........2..............................................................................................2.....................................................130 10......4 10...............................4 Yazmaçlar .................................................2....................2........................1..................................................................................3 10.......139 Paralel yüklemeli ikili senkron sayıcılar..............................1 10...........................................146 EKLER EK 1 EK 2 ..............................120 9.....................................145 Bellek birimi .......2 10........3...........................................................................................................................................127 9...................................2 BÖLÜM 10 YAZMAÇLAR.....1.............1 Durum kodlaması ..130 Ötelemeli yazmaçlar............................................................................................3 10................136 İkili Asenkron Sayıcılar (Binary ripple counter) ........... zamanlama dizileri üreten devreler..........................133 Sayıcılar (Counters)......122 9..................1................................................148 Örnek Sınav Soruları ....

0) abeceleri 1 . Bu farklı simgelerden oluşan kümeye abece (alfabe).1) ikili mantığı yaygın bir biçimde kullanılmaktadır.BÖLÜM 1 SAYISAL DİZGELER 1. kimyasal yapılar gibi. sayılar. elektriksel büyüklükler.c).1 Sayısal Dizgelerin (sistem) Temel Kavramları Bilgi saklanır. (1. S kümesindeki eleman sayısı (m). kullanılan mantığı belirler. Yarıiletken elemanların güvenilir çalışması olan iletimde ve kesimde çalışma 0. Alışılagelen abecenin.1. Bu fonksiyonların ayrık olan fonksiyonlardan farkı. (Şekil. duman. Sürekli işaretler: R reel sayılar kümesi olmak üzere f:R → R ye tanımlanan fonksiyonlardır.1.1) abecesine dönüştürülmesine kodlama (düğümleme) denir. ayrık zamanlı işarete bir örnektir. Bir soruya ilişkin sorana göre aynı olasılıklı iki yanıta. değer kümesinin. iletilir veya işlenirken çeşitli fiziksel yapılarda görülür: harfler (yazaçlar). rakamlar gibi simgeler aracılığıyla yapmaktayız. (var. a. N nin sonlu bir alt kümesi olmak koşuluyla f:N → S ye tanımlanan fonksiyonlardır. iletme ve işleme) harfler (yazaçlar).1. S=( 0. Günlük yaşantımızda bilgi alış verişini (saklama. ışık. N doğal sayılar kümesinin sonlu bir alt kümesi olmasıdır (Şekil. Her bir t anına belli bir reel sayı karşı düşer (Şekil.1 simgelerine karşı düşürülür. gerilim) olan işaretlerle ilgileneceğiz.1 Farklı biçimlerde görülen işaretler c. abecenin her bir elemanına da sayamak (digit) diyeceğiz. noktalama işaretleri. mli mantık gibi. Biz elektriksel yapıda (akım. hayır). yok). Ayrık zamanlı (discrete) işaretler: N doğal sayılar kümesi olmak üzere f:N → R ye tanımlanan fonksiyonlardır. Yalnızca belli t ler için fonksiyon tanımlanmıştır. sayısal dizgeye ilişkin sayısal işaretin değer kümesi olan.1.a). Sayısal süzgeçlerdeki örneklenmiş işaret. R reel sayılar kümesi yerine. Örneğin (evet. Bilişim kuramında bilgi birimi ikili (bit) dir.1.1b) f(t) f(t) f(t) t a)Sürekli işaret b)Ayrık zamanlı işaret t c)Sayısıal işaret t Şekil 1. Bu dersin kapsamı içinde yalnızca ikili mantıkla ilgileneceğiz. Bu işaretlerin zamana göre değişimi üç farklı biçimde görülebilir. b. Sayısal dizgelerde S=(0. Sayısal (digital) işaretler: S. bir bitlik bilgi taşıyor denir.

birer bitlik bilgi taşırlar. Buna göre m sayamaklı bir abecenin her bir sayamağı (log2m) bitlik bilgi taşır. Bir başka deyişle m sayamaklı abecenin her bir sayamağına, (0,1) li simgeler karşı düşürürsek (kodlarsak), k ≥ log2m bağıntısını sağlayan en küçük tam sayı olan k tane (0,1) simgesine gereksinim vardır. Örneğin m=4 sayamaklı (A,.B,C,D) abecesinin her bir elemanı log24=2 bitlik bilgi taşır, yani A=00 B=01 C=10 D=11 biçiminde kodlanabilir ve her bir sayamağa (0,1) li iki tane simge karşı düşürülmüş olur. Bu da bit sayısına eşittir. Yani bu abece 2 bitlik bilgi taşır. Pratikte kullanılan, harfler, rakamlar ve noktalama işaretlerinden oluşan alıştığımız abeceyi, ikili abaceye dönüştüren en yaygın alphanumeric (abece ve sayılar) kod, ASCII (American Standard Code for Information Interchange) kodudur. Alıştığımız abecedeki her bir sayamak 7 bitle temsil edilebilir. Aşağıdaki Tablo 1.1 de bu kod verilmiştir. Örneğin A ve a için kodlar A a b7b6b5b4b3b2b1 10 0 0001 1 1 0 0 0 0 1 dır. Tablo 1.1 ASCII kodu b7 b4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 b3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 b2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 b6 b1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 b5 0 1 2 3 4 5 6 7 8 9 A B C D E F 0 NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI 0 0 1 DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US 0 1 0 SP ! " # $ % & , ( ) . + , . / 0 1 2 3 4 5 6 7 8 9 : ; < = > ? 0 1 1 @ A B C D E F G H I J K L M N O 1 0 0 P Q R S T U V W X Y Z [ \ ] ^ ş 1 0 1 , a b c d e f g h ı j k l m n o 1 1 0 1 1 1 p q r s t u v w x y z { | } ~ DEL

ASCII koduna alternatif olarak kullanılan EBCDIC (Extended Binary Coded Decimal Interchange Code) kodu vardır, genellikle IBM bilgisayarlarda kullanılır. Yalnızca nümerik olan kodlar da vardır. 10 lu abecedeki sayamakların ikili abecedeki karşılıklarını veren kodlar, genellikle BCD (Binary Coded Decimal) olarak anılırlar. log2 10 = 3 ile 4 arasında bir sayı olduğundan, bu kodlamada 4 bit'e gereksinim vardır. Bu durumda 10 kod kullanılacak diğer 6 kod ise atıl kalacaktır. Aşağıdaki Tablo 1.2 de BCD kodlar verilmiştir. Koyu bölmedeki rakamlar konumların ağırlıklarını 2

göstermektedir. Örneğin 7421 kodunda 8 rakamı 1.7+0.4+0.2+1.1 olarak bulunur. Son sütunda ki kodlama 8421 koduna 3 eklenerek bulunur. 1. sütundaki kod yaygın bir biçimde kullanılır ve BCD kod dendiği zaman bu kod anlaşılır.

Tablo 1.2 Değişik BCD kodlar Onlu ayamak 0 1 2 3 4 5 6 7 8 9 8421 odu 8421 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 5421 odu 5421 0000 0001 0010 0011 0100 0101 0110 0111 1011 1100 7421 odu 7421 0000 0001 0010 0011 0100 0101 0110 1000 1001 1010 Excess kodu 8421 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100

Tablo 1.2 Gray kodu

0 1 2 3 4 5 6 7

000 001 011 010 110 111 101 100

Gray kodu bir başka sıkça kullanılan koddur. Bu koda dönüştürülecek abecedeki sıralı elemanların ikili kodlanmasında komşu sıralardaki kodlarda yalnızca bir bitte değişiklik vardır. Örneğin yukarıda Tablo 1.3 te verilen 3 bitli Gray kodunda 3 ve 4 gibi komşu elemanlara verilen kodlarda, (010, 110) yalnızca en soldaki bit değişmiş diğerleri değişmemiştir. Şimdiye kadar, Şekil 1.2 de canlandırıldığı gibi, sayısal dizgenin girişine gelen (0,1) abeceli sayısal işaretin, alışılagelen abece'den kodlama ile nasıl üretildiğini gördük. Şimdide sayısal dizgenin iç yapısını, alt dizgelerini görelim. Sayısal dizge bilginin iletimine yarayan iletim elemanları, bilginin saklanmasına yarayan bellek elemanları ve bilginin işlenmesi, yeni bilgi üretilmesine yarayan işlem elemanlarından oluşur (Şekil.1.2). Bu elemanlar arasında eşgüdümü sağlayan komut işaretleri, neredeki bilginin ne kadar saklanacağı veya ne zaman neredeki bilginin nasıl işleneceğini belirler.

3

Bellek elemanları Alıştığımız abece kodlama (0,1) abecesi Sayısal işaret Iletim elemanları İşlem elemanları

Şekil.1.2. Sayısal dizge ve iç yapısı. 1.2 Bilginin İletilmesi Bilginin iletilmesi iletim elemanlarıyla olur: İletken tel, elektromagnetik alan gibi. Tellerle yapılan iletimde kodlama sonucu elde edilen n bitlik bilginin her biti bir telle iletilebilir, buna paralel iletim denir. Ya da bilgiye ilişkin bitler bir tel üzerinde zaman içinde sıralı olarak iletilebilir, buna da seri iletim denir. Paralel iletimin daha hızlı olacağı açıktır, bedeli tel maliyetidir. Bu nedenle uzak mesafelerdeki iletimde, genellikle seri iletim; kısa mesafelerdeki iletimde ise paralel iletim seçilir. 1.3 Bilginin Saklanması Bilgi, devingen (dinamik) bellek elemanlarıyla tekrarlanarak saklandığı gibi, durağan (statik) bellek elemanlarıyla da uzun süreler saklanabilir. Örneğin disketler, compact diskler (CD) , hard diskler gibi Devingen bellek elemanları, yeni bir komut gelene kadar bir bitlik bir bilgiyi saklayan elemanlardır. Çeşitli türleri vardır. Şekil.1.3 de bir bellek elemanına ilişkin giriş ve çıkışlar gösterilmiştir. C komut darbelerinin giriş ucudur, bu darbeler geldiğinde bellek elemanı D girişini kabul eder. Q çıkıştır. Q', Q nun tümleyeni diye adlandırılır ve Q=0 iken Q'=1, Q=1 iken Q'=0 olur. Gecikme elemanı olarak bilinen bu eleman, komut işareti varken girişine gelen sayısal işareti çıkışına ötelenmiş olarak vermektedir. Girişle çıkış arasındaki ilişkiyi Q(i+1)=D(i) biçiminde
D Q Q

C C t1 D Q

t2

Q' Şekil.1.3 Gecikme bellek elemanı ve giriş çıkış ilişkisine bir örnek.

4

Böyle elemanları içeren mantık devrelerine ardışıl (sequential) devreler denir. Bu da i anındaki girişin (i+1) anında çıkışta görülmesidir. t=i x Gecikme1 t> i+1 Q =x 1 y Gecikme2 Q2 = y z Komut t=i Gecikme3 Q =z 3 Şekil. girişler cinsinden yegane olarak belirlenememektedir.Yaygın biçimde kullanılan işlem elemanları.ifade edebiliriz.4. komuta işaret geldiğinde gecikme elemanlarının çıkışlarında görülecektir.1. Komuta yeni bir işaret gelene kadar çıkış aynı kalacak. Şekil. bilginin depolanmasına ilişkin bir örnek devredir. Başka elemanların çıkışları olan X Y Z uçlarındaki bilgi. Tümleyen kapısı çıkışında girişinin zıddını verir. Böyle elemanlardan oluşan mantık devrelerine kombinezonsal (combinational) devreler denir. VEYA(OR) kapısı da girişlerden en az biri veya ikisi birlikte 1 olduğunda çıkış 1 olur. yani bilgi depolanmış olacaktır .1. yani çıkış bilgileri giriş bilgilerinden farklıdır ve çıkışlar girişler cinsinden yegane olarak belirlenir. Bu özellik bellek elemanlı devrelerde görülen genel bir özelliktir. aynı girişler için çıkışların farklı olduğu gözlemlenir. kapıyı yöneten işaret gözüyle bakılabilir.Kapısı VEYA . Belli başlı işlem elemanları ve giriş çıkış bağıntıları Şekil. aksi halde 0 olur. 5 . VE (AND) kapısında A girişine.1.1.Kapısı Şekil.5 de verilmiştir. Bir yazmaç devresi. Basit ikili işlem elemanları kapılardır (Gate). Şekil. Çıkış.3 de t = t1 ve t=t2 anlarında. Şöyle ki A=1 iken B=C yani kapı açık ve A=0 iken C=0 yani kapı kapalıdır. Bu devreye yazmaç (register) devresi denir.4 te verilen gecikme elemanlarından oluşmuş mantık devresi.5.1. 1. Konuşma dilinde ve / veya' ya karşı düşer. A A C B C B A C A 0 1 C 1 0 A 0 0 1 1 B 0 1 0 1 C 0 0 0 1 A 0 0 1 1 B 0 1 0 1 C 0 1 1 1 Tümleyen Kapısı VE.4 Bilginin İşlenmesi Bilginin işlenmesi işlem elemanlarıyla yapılır. Bu işlem elemanları yeni bilgi üretirler.

1. Görevli birinin kasayı açmasında bir zilin çalmamasını.Kombinezonsal bir devre örneği olarak bir alarm devresi tasarlayalım.2 + 0 2 + 1 2 = 13|10 dur. ya şekildeki devre ile veya bir VE kapısıyla üretirler.. Her konumun (basamağın) R ile belirlenen bir ağırlığı vardır.d-2R-2 +. Bir sayamağın bir ilerletilmesi: sıralı abecede bir sonraki sayamaktır. ilgilendiğimiz iki tabanlı (0. B anahtarı da birinin kasayı açmasında 1.1) için 2 tabanındaki 1101 sayısı 1101|2 = 1.1. zil çalmaz -görevli varken yabancının gelmeyeceğini varsayalım. Görüldüğü gibi sayamakların bulundukları konumların tabana bağlı ağırlıkları vardır.. 4....5... 9} için 10 tabanındaki 547 sayısı 547|10 =5 10 +4 10 +7 10 =547|10 dur.d-2.1. A=0 (görevli var).2.2.. zil çalar. 4. yabancı birinin aynı kasayı açmasında ise zilin çalmasını sağlayan basit bir anahtarlı devre Şekil. Olası bütün durumlar: A=0 (görevli var).. 8.d2 d1 d0.1. A ve B bilgileri zilin çalıp çalmamasına komuta eden bilgiyi (Z). A B Şekil. Sayı dizgelerindeki sayamaklara "rakam"da denir. Örneğin onlu sistemde R=10 olup sıralı abece R= {0. zil çalmaz.dm ile ifade edilen N sayısının 10 tabanındaki karşılığı N|R=∑ di R i = dm R m +. Simgesel olarak R tabanlı bir konumsal sayı dizgesinde N = dm.1.6. d i ∈ R olup işlemler on tabanında yapılır. Görüldüğü gibi VE kapısının giriş çıkış ilişkisi ile bu tablo aynıdır.5.1) abecesine dönüştürülmesi ve bu abecede aritmetik işlemlerin yapılışını sırasıyla inceleyelim. 9 un bir ilerletilmişi 0 dır.dm R m .6 da ki tabloda verilmiştir.. + d2R2 + d1R1 + d0R0 +. B=1 (kasa açılmış) ise Z=1dir.d-1R-1 +. B=0 (kasa kapalı) ise Z=0 dır.6.6. 7.. Kullanıla gelen sayı dizgeleri. A=1 (görevli yok)..6 da verilmiştir. 7. aksi halde 0 olsun.(1) formülüyle belirlenir.A=1 (görevli yok).. Sözünü ettiğimiz bütün giriş kombinezonları ve çıkış Şekil. B=1 (kasa açılmış) ise Z=0 dır.. B=0 (kasa kapalı) ise Z=0 dır.1. 8.. zil çalmaz... A ve B anahtarlarının kapalı olması mantık 1'e.5 Konumsal Sayı Dizgeleri On tabanlı bilinen abecenin. R sayamaklı (rakamlı) sıralı bir abeceden oluşan konumsal sayı dizgeleridir. Öte yandan R=2 R=(0. Örneğin R=10 R= {0. taban (radix) denen bir pozitif R tam sayısı ile. Örneğin 1 in bir ilerletilmişi 2.. Konumsal sayı dizgelerinde pozitif tam sayıların yazılması yöntemi 1) ilk tam sayı (0) dır 6 2 1 0 2 1 0 . 9} kümesidir. A anahtarı görevlinin işe geldiğinde açtığı (0) ve gidişinde kapadığı (1) bir anahtar olsun. Bu nedenle bu dizgelere konumsal sayı dizgeleri denilmektedir.. açık olması mantık 0'a. Kombinezonsal bir alarm devresi. 3.d-1. zilin çalması mantık 1'e çalmaması da mantık 0'a karşı düşsün. 3..

Aşağıda 10 tabanındaki 3545 sayısının 6 tabanında karşılığının bulunması bir örnek olarak verilmiştir. + d R 0 i i i −1 i−2 0 N 10 ( ) Bu açınımda di en çok ağırlıklı bit MSB (Most Significant Bit) d0 ise en az ağırlıklı bit LSB(Least Significant Bit) olarak adlandırılırlar. Çünkü yukarıdaki (1) ifadesindeki di ler burada kalanlara karşı düşmektedir. On tabanında verilen herhangi bir sayıyı R tabanındaki sayıya dönüştürmek için tutulan yol ise.. ikili . İşlemler 10 tabanında yapılmaktadır. Kalanlar geriye doğru ard arda yazıldığında. R tabanındaki sayı elde edilir. 1.. + 0 = N ( = 0) + i + i − 1 + i − 2 + .. Herhangi bir tabandaki bir sayının on-tabanına dönüştürülmesi (1) formülüyle yapılır.1 Taban dönüştürülmesi Yaygın biçimde kullanılan tabanlar onlu.2) ikinci ve sonraki sayılar şöyle yazılır: En küçük ağırlıklı basamaktaki sayamak bir ilerletilir. Eğer ilerletme sonucu yeni sayamak (0) oluyorsa bu basamağa (konuma) (0) yazılır ve bir soldaki basamaktaki sayamak bir ilerletilir. Böyle devam edilir.. + i +1 i +1 2 3 i 2 3 i +1 R R R R R R R R R ________________________________________ N 10 = N = d R i + d Ri − 1 + d R i − 2 + . Tam sayıların bu biçimde yazılması saymaya karşı düşer. çıkan bölümü tekrar R ye bölmek kalanı tutmak ve bu işleme bölüm sıfır oluncaya kadar (Ni+1 =0) devam etmektir. + 0 i R Ri R2 Ri d d N d d d d d N 10 0 = i + i − 1 + i − 2 + .. ..5. sekizli (octal) ve 16 tılı (hexagonal) tabanlardır. N 10 d d d = N + i − 1 + i − 2 + . R: istenen taban (bölen). d: kalan olsun.. d =N + 0 1 R R d d d N 10 N = 1+ 0 =N + 1+ 0 2 R R R2 R2 R2 . N i :Bölüm. 7 .. verilen sayıyı R ye (on-tabanında) bölüp kalanı tutmak. Tanıt: N 10 : 10 tabanındaki sayı.

Tablo 1.8906 sayısının 6 tabanına karşılığının bulunması bir örnek olarak verilmiştir.3696  0.3696 × 6 = 2. 16 tabanında gerekli olan ilave sayamaklar yazaç(harf) olarak kullanılır.3 Yaygın tabanlar arası dönüşümler 10 tabanı 2 tabanı 8 tabanı 16 tabanı 0 0000 00 0 1 0001 01 1 2 0010 02 2 3 0011 03 3 4 0100 04 4 5 0101 05 5 6 0110 06 6 7 0111 07 7 8 1000 10 8 9 1001 11 9 10 1010 12 A 11 1011 13 B 12 1100 14 C 13 1101 15 D 14 1110 16 E 15 1111 17 F 8 .8906 10 = 0.5 3545:6 = 590 +  6 2  590:6 = 98 + 6   2 98:6 = 16 +  ⇒ 3545 10 = 24225 6 6  4 16:6 = 2 +  6  2 2:6 = 0 +  6  On tabanında ondalıklı bir sayının herhangi bir R tabanında karşılığının bulunması: Sayı R ile çarpılır (10 tabanında). Tanıt bir önceki tanıta benzer biçimde yapılır.2176  Tam ve ondalıklı kısmı olan bir sayı için dönüşüm tam ve ondalıklı kısmı ayrı ayrı düşünülerek iki adımda yapılır.3436 × 6 = 2. 0.3 te verilmiştir. 10 tabanında 16 ya kadar sayıların diğer bazı tabanlardaki karşılıkları aşağıda Tablo 1.8906 × 6 = 5. Böyle istenildiği kadar devam edilir.0616 ?  ⇒ 0. Aşağıda ondalıklı on tabanındaki 0. tam kısmı tutulur . bulunan yeni ondalıklı sayı tekrar R ile çarpılır ve tam kısmı tutulur.0616 × 6 = 0.3436  0. Tutulan rakamlar ondalıklı olarak ard arda yazılarak istenilen R tabanındaki ondalıklı sayı bulunur.5202 6 0.

10 tabanından herhangi bir tabana dönüşümde ise bölme işlemleri yapmamız ve kalanları saptamamız gerekir. bu işlem daha basit yapılabilir.Görüldüğü gibi taban dönüştürürken. önce en küçük ağırlıklı basamaktaki rakamların toplamından başlanır. Herhangi bir tabanda iki sayı toplanırken.0111 1010|2 = A7A|16 dır. Ancak ilgili tabana ilişkin toplama tablosu kullanılarak. dönüştürme işlemleri yapmak gerekmektedir. İki ve sekiz tabanlı sayı dizgeleri için toplama tablosu Tablo. sonrada bulunan 10 tabındaki sayıyı 11 tabanına dönüştürmek gerekir. Buda sayma işlemidir.1. 1. en küçük basamağındaki rakamından başlayarak -bulunulan tabanda. bu rakam toplamda ki aynı ağırlıklı basamak yerine konur. Elde nin 0 olduğu düşünülmüştür. + + 0 1 0 00 01 elde 1 01 10 0 1 2 3 4 5 6 7 0 0 1 1 2 2 2 3 4 3 3 4 5 6 4 4 5 6 7 10 5 5 6 7 10 11 12 6 6 7 10 11 12 13 14 7 7 10 11 12 13 14 15 16 Tablolarda görüldüğü gibi toplam iki basamaklı bir sayı olabilir. Tersi taban dönüşümünde 8 tabanındaki her bir sayamağa karşı gelen üç bitlik iki tabanındaki sayılar yan yana yazılarak bulunur. Herhangi bir tabandan herhangi bir bir başka tabana dönüşümü ise önce 10 tabanına. Soldaki basamaktaki sayamağa (rakama) "elde" denir.4 de verilmiştir. İki tabanındaki sayı LSB ten başlayarak üçer üçer gruplandırılır ve her üçlü grubun 8 tabanındaki karşılığı yazılırsa 8 tabanındaki sayı bulunur. Toplama: P ve Q tam sayılarının toplamı (P+Q): P tam sayısının.4. Tablo. tabloda tek basamaklı ise. onlu sistemdekine benzer biçimde yapılır. Tanıtını düşününüz.5. İki ve sekiz tabanı için toplama tabloları. Örneğin 101 001 111 010|2 = 5172|8 dir. örneğin 1010. her hangi bir tabandan 10 tabanına dönüşü (1) ifadesini kullanarak hemen yapabiliriz. sonra varmak istediğimiz tabana. Eğer bu rakamların toplamı. dörtlü gruplar yapmak gerekir. Eğer en küçük ağırlıklı basamaktaki rakamlar 9 .2 Aritmetik Herhangi bir tabanlı konumsal sayı dizgesinde aritmetik işlemler. 2 tabanından 8 ve 16 tabanlarına geçişler için kısa yollar verilebilir.1. Örneğin 7 tabanından 11 tabanına dönüşüm yapmak için önce 7 tabanındaki sayıyı 10 tabanına.Q defa ilerletilmesidir. Benzer biçimde 16 tabanına geçişte de.

5 de iki tabanı için verilen tabloda iki rakamın farkı olan sayılar iki basamaklıdır. eklenir. İki rakamın çarpımında bulunan. Tablo.111|2 10011|2 772|8 -647|8 123|8 Çarpma: Bu işlem tekrarlanmış toplama işlemidir. Tablo. Bu işlemlere on tabandakine benzer biçimde devam edilir. Böylece ödünç alınan basamaktaki rakam bir küçültülmüş olur. İki örnek aşağıda verilmiştir. 1101. toplanan sayılardan bir basamak daha sola kayabilir.1. birinci basamaktaki rakam toplamda ki en küçük ağırlıklı basamağa yazılır. iki basamaklı sayının -tek basamaklı ise soldaki basamağında (0) olduğu düşünülür .6.00|10 772|8 +647|8 1641|8 506|10 +423|10 929|10 Çıkarma: Çıkarma işlemi çıkarma tablosundan yararlanarak yapılır.birinci basamağındaki rakam çarpımda ilgili basamağa yazılır. tabloda iki basamaklı ise. Çarpma tablosundan yararlanarak daha çabuk sonuca varılır.toplamı. Bu işleme sola doğru devam edilir. ikinci basamaktaki rakam ise "elde" olarak bir soldaki basamaktaki rakamlar toplamına eklenir.1.25|10 +11.00|2 13.75|10 25. İki tabanı için çıkarma tablosu a 0 1 b 0 00 01 a-b farkı 1 11 00 ödünç Bir örnek aşağıda verilmiştir.6 da iki ve sekiz tabanı için çarpma tabloları verilmiştir.5. 11010|2 .1. Sonuç toplam.1. Tablo.01|2 +1011.11|2 11001. Sağdaki farkı. İki ve sekiz tabanları için çarpım tabloları x X 0 1 0 0 0 1 0 1 0 1 2 3 4 5 6 7 0 0 1 0 1 2 0 2 4 3 0 3 6 11 4 0 4 10 14 20 5 0 5 12 17 24 31 6 0 6 14 22 30 36 44 7 0 7 16 25 34 43 52 61 10 . Tablo. soldaki ise çıkarılan sayıda bir önceki basamaktan alınan ödüncü gösterir. ikinci basamaktaki rakam ise çarpımda bir soldaki basamağa elde olarak aktarılıp.

1101|2 x1011|2 1101 1101 0000 + 1101 10001111 772|8 x647|8 6726 3750 +5734 642026|8 Bölme: Herhangi bir tabandaki bölme işlemi. 5.001 0010000 -1011 0101 1110| 10 -10 111 11 -10 10 -10 .1 bölümünde anlatılan 8 ve 16 tabanları ile iki tabanı arasındaki geçiş kolaylığının neden öyle olduğunu kanıtlayınız..Çarpmaya ilişkin bir örnek aşağıda verilmiştir.5. 2. 1. 11 . Bir konumsal sayı dizgesindeki sayamak sayısının fazla olmasının olumlu ve olumsuz birer yönünü tartışınız. Analog ve sayısal işaretlerin saklanabildiği ortamları tartışınız. 14: 2 = 7 Sorular 1. 3. Bilgi iletişim sistemleri ile teknoloji arasındaki ilişkiyi tartışınız. on tabanındakine benzer biçimde yukarıda anlatılan çarpma ve çıkarma işlemleriyle yapılır. 4. İkili mantık yerine daha üst değerde bir mantıkla çalışan sayısal sistemde bilgi iletişiminde ne yarar sağlanabilir açıklayınız. İki tabanı için iki örnek aşağıda verilmiştir. 1101| 1011 -1011 1.

R bağıntı olmak üzere R⊆ AxB dir. Öyle ki A tanım kümesi (domen). Fonksiyon: Tamamen belirlenmiş fonksiyonel bağıntıya fonksiyon denir.BÖLÜM 2 BOOLE CEBRİNE GİRİŞ Boole cebrinin aksiyomatik tanımına geçmeden önce kullanacağımız matematiksel kavramların tanımlarını anımsayalım. B değer kümesi. n-lik işlem (n-ary operation) : A .4.6. R : A→ B ile gösterilir.1 de verilen diyagramla gösterilen fonksiyon bir 2-li işlemdir. x ∈A. Yukarıda verilen ikinci bağıntı bir fonksiyondur. B={b1b2b3}olmak üzere AxB={(a1b1) (a1b2) (a1b3) (a2b1) (a2b2) (a2b3)}dür. Tanım 2. Tanım 2. R > üçlüsüdür. Tanım 2. Kartezyen çarpım: A ve B kümelerinin kartezyen çarpımı AxB. Tanım 2. Yukarıdaki örnekte verilen R bağıntısı tamamen belirlenmiştir.1. y) sıralı çiftlerinden oluşan kümedir. A nın kendi üzerinden n defa kartezyen çarpımı olan küme olmak üzere : A → A ya olan fonksiyona n-lik işlem denir. fakat R = { (a1b2) (a2b3) (a3b2 ) bağıntısı fonksiyoneldir. 2. F : A→ B ile gösterilir.1 Matematiksel Genel Kavramlar Tanım 2. Örneğin A ve B yukarıdaki örnekte verilen kümeler olmak üzere. y ∈B olmak üzere bütün (x.2. Şekil. A={a1a2a3} ve B={b1b2} kümeleri için R={(a1b1) (a1b2) (a3b2)} bağıntısı fonksiyonel değil. B. n n 12 . R={(a1b2) (a2b3)} kümesi bir bağıntıdır. Tanım 2.2.3.5. tanım kümesindeki elemanların tamamı görünüyorsa bu bağıntıya tamamen belirlenmiş denir. Örneğin A={a1a2}. Tamamen belirlenmiş bağıntı (Completely specified relation) : R bağıntısında. Bağıntı (Relation): A dan B ye bağıntı < A. Yada n-değişkenli fonksiyon denir. Hemen görülüyor ki R bir sıralı çiftler kümesidir. Fonksiyonel bağıntı (functional relation): R bağıntısı tanım kümesindeki bir elemana değer kümesinde bir ve yalnız bir eleman karşı düşüyorsa bu bağıntıya fonksiyoneldir denir.

a) ∈ R dir. a1 a1a3.a) ∈ R dir. b = c ise a = c biçiminde de ifade edilebilir.b) ∈ R ise (b.A2 A aaaa 1 1 a a a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 a3 a1 a2 1 1 1 1 f a1a2. a = b ise b = a. 3. a2 a3a2. Tanım 2. a1 a2a3. Böyle bir R bağıntısının özellikleri a = a.b) ∈ R ve (b. a1 1 A a1a2. a = b. Tanım 2. ve " = "` simgesi ile gösterilir. 1. Örneğin A = {a1a2a3} kümesi için R = {(a1a1) (a2a2) (a3a3)) (a1a2 ) (a2a1) } bir eşdeğerlik bağıntısıdır.Geçişlilik (transitive) özellik: (a.b) ∈ R.7.c) ∈ R ise (a. a3 a2a1.8. 2. a2 a1 a2 a3 Şekil. 13 . Sıra bağıntısı (order relation): A→ A ya bir bağıntı yalnızca yansıma ve geçişlilik özelliklerini sağlıyor ve (a. Örneğin A= {(a1a2a3 } kümesi için R= {(a1a1) (a2a2) (a3a3) (a1a2) (a2a3) (a1a3)} bir sıra bağıntısıdır. (b.c) ∈ R dir. 2-li işleme (iki değişkenli bir fonksiyona) örnek. a3 a3a1. a2 a3a3. a1 a2a2.Yansıma (refleksive) özelliği: ∀ a ∈ A için (a.a) ∈ R için a = b ise bu bağıntıya sıra bağıntısı denir ve " < " simgesi ile gösterilir.Simetri özelliği: (a.2.1. Eşdeğerlik bağıntısı (equivalence relation): R:A→ A ya bir bağıntı aşağıdaki özelliklerin üçünü birden sağlıyorsa bu bağıntıya eşdeğerlik bağıntısı denir.

A. a ∧ b = b ∧ a dır. Değişken: S kümesindeki herhangi bir elemanı simgeleyebilen bir simgedir.) görülen yere (+) ve 1 görülen yere 0.R. ∧ simgeleri yerine sırasıyla alışagelen kullanacağız. Bunlara dual aksiyomlar da denir.) simgelerini Teorem 2.10.) nın ve 1 ile 0 ın yer değiştirmeleriyle. a ∧ (b ∨ c) = (a ∧ b) ∨ (a ∧ c) a.3. Tanıt: Her aksiyomun 1.4. a ∧ a' = a' ∧ a = 0 dır. a ∨ 0 = 0 ∨ a = a 2.1.2. a ∨ b = b ∨ a 2. A: S nin elemanlarıyla R deki işlemlere ilişkin aksiyomlar kümesidir. ∧ . Bundan sonra ∨ . Sabit (değişmez): Boole cebrindeki S kümesinin her bir elemanı bir sabittir. a ∧ 1 = 1 ∧ a = a dır. Birim elemanları aksiyomu ∀ a ∈S için geçerli olan öyle bir 0 elemanı vardır ki a ile toplandığında a nın kendisini verir. Tümleyen elemanı aksiyomu ∀ a ∈ için öyle bir tümleyen denen a' elemanı vardır ki 1. a ∨ (b ∧ c) = (a ∨ b) ∧ (a ∨ c) dir.11. Tanım 2.2. Öyleyse var olan teorem veya cebirsel eşitlik dual aksiyomlar kullanılarak tanıtlanır.1 Yer değiştirme (comutative) aksiyomu: a.2 Boole Cebri Tanım 2. Boole cebri aksiyomları A.b.9. geçerli olan ve dual denen ikinci bir teorem veya cebirsel eşitlik bulunur. Dağılma (distributive) aksiyomu 1. ' simgeleriyle gösterilir. A. İşlem tanımı uyarınca bu matematiksel sistem kapalıdır. Tanım 2.A) üçlüsü ile verilen bir matematiksel sistemdir. (. Boole Cebri: Boole cebri M = (S. adımlarından birinden diğerine yukarıda sözü edilen yer değiştirmelerle geçilir. 0 görülen vere 1 koyarak.c ∈S için 2. (. (+). a ∨ a' = a' ∨ a = 1 2. yani (+) görülen yere (. Öyle ki S: Sonlu sayıda elemandan oluşan bir kümedir.b ∈S için 1. çarpma ve tümleyen işlemleri sırasıyla ∨ . 14 .). Boole cebri aksiyomlarından çıkarılan bir teorem veya cebirsel eşitlikten (+) ile (. A. Yani 1. ve 2. R: 'Toplama' ve 'çarpma' denen ve tanımlanan iki 2-Ii işlem ile 'tümleyen' denen ve tanımlanan bir 1-li işlemden oluşan kümedir. Toplama. Yine ∀ a ∈S için öyle bir 1 elemanı vardır ki a ile çarpıldığında a nın kendisini verir.

2 =a'2 a’nın tümleyeni farklı iki a1 ve a2 olamaz.2.1.a'2=0 olsun.4.2 A.2.3. o halde 0'=1 dir.3.2 A.eşitlik düalite teoremince tanıtlanır.6.a = a dır.(a+1) = (a+a' ) (a+1) = a+a'.a'2 varsayımımızdan =a'2.2 = 0+a'1.4.1 A.2. Teorem 2. Yani a' tektir.3.3. Yani (a' )'=a dır.1 A. A. a.a'2+a'1.(a+a) A.3.2 = a+0 A.5.2.3. a.1 dual eşitlik benzer biçimde tanıtlanır. Tanıt: A.1 = a+a' =1 2. Herhangi bir a elemanının tümleyeninin tümleyeni. a+1 = 1 2. kendisine eşittir. Üreysel (generic) değişken: Aksiyomlarda kullanılan değişkenler olup.1 =a'2. Eşdeğer kuvvet (idempotent) teoremi a+a = a ve a.2 A.1 = a+a'. çünkü eşittirler.2 =a. Tanıt: a+1 = 1. Teorem 2.3.2 A. Birim elemanlarının tümleyenleri 0'=1 ve 1'=0 dır. a'1= 1.(a+a'1) A.(a+a'2) A. 0 = 0 dır.Tanım 2. Teorem 2.1 aksiyomunda a elemanını 0 olarak alırsak 0+0'=1 dır. a'1 = a'1.a+a'1. Tanıt olmayana ergi yöntemiyle yapılmıştır. Teorem 2. 1'=0 olduğu dual aksiyomlardan yararlanarak tanıtlanır. 4.a'2 A. hem herhangi bir eleman (değişmez veya değişken) hem de cebirsel ifade olabilirler. a.a'1 A. Tümleyen elemanı tektir.1 gereğince sol taraf 0' dür.1.1 Teorem 2. Yani a+a'1=1.4.3.4.2 ve A. Tanıt: a+a = 1. 15 . A.2 =a A.1 A.a'2 A. Tanıt: Varsayalım ki a ya ilişkin farklı iki tümleyen elemanı a'1 ve a'2 olsun.4.2 = a'1.4.2.12.2 = (a+a') (a+a) A.a A.4.a'1=0 ve a+a'2=1. 1.4.1 = (a+a'2).

1 A.4.2 A.4. yukarıda tanıtladığımız eşitliğin duali alınarak yapılır.7 ve aY = aY = a [(a+b)+c] = a (a+b)+a.a+(a' )'.1 = a+b A. b Boole cebrinin elemanları olmak üzere a+a. X = Y olduğunu tanıtlayacağız.Tanıt: (a')' = (a' )'.1 =a A.7.3.c dir. Boole cebrinin herhangi iki elemanı arasında a+a' b = a+b a. Boole cebri (+) ve(. Tanıt: a+a'b = (a+a') (a+b) A.3 =a A.b) .4.a = a.1 A.b = a. aX = aX = a[a+(b+c)] =a Teorem 2. [(a' )'+ a' ] = a.8.2.3.2 A.2 Diğer eşitlik dualite teoremince tanıtlanır.2 ikinci eşitlik. Teorem 2.4.7 = a dır O halde eşdeğerlik bağıntısının geçişlilik özelliği gereğince aX=aY=a (1) dır.c) = (a. 16 .2 A.1 Teorem 2. a+(b+c) = (a+b)+c a.b A.) işlemleri için gruplandırılabilir.9.2 Teorem 2.b = a a.2. Tanıt: a+a. 2.2 A. yani associative dir.1 = (a' )' (a+a' ) = (a' )'.c A. Teorem 2.c Teorem 2.2 = a(1+b) A.(b.a+a'.2 = a+a.(a+b) A.1 = 1.(a+b) = a eşitlikleri geçerlidir. Yutma teoremi: a.(a'+b) = ab eşitlikleri sağlanır. Tanıt: X=a+(b+c) Y=(a+b)+c olsun. 4.3.3.a+0 = (a' )'.1 A.3.2.2.2 = a.a' = (a' )'.1+a.

b + a'. A.10.4.1 Teorem 2.2.2.2 ve A.11.2.2. (a' b' ) = aa' b'+ba' b' A.3.an) ' = a'1+ a'2+. . Consensus teoremi a.b + a' c + b.b + a' c + b.4.c. Tanıt: (a+b)+a' b' = [(a+b)+a' ] [(a+b)+b' ] A.b =0 dır. A.2 A.b + a' c + b. .c Tanıt: a.1 (2) dır.9 = (1+b) (a+l) A.Diğer taraftan a' X = a' [a+ (b+c) = a' a+a' (b+c) = 0+a' (b+c) = a' (b+c) ve a' Y = a' [(a+b)+c) = a' (a+b)+a' c = a' a+a' b+a' c = 0+a' (b+c) = a' (b+c) geçişlilik özelliğiyle a' X = a' Y = a' (b+c) 1 ve 2 eşitliklerinden aX+a' X = aY+a' Y (a+a' )X = (a+a' )Y X=Y Yani a+(b+c) = (a+b)+c dir.5 Diğer taraftan (a+b) .2 A. De Morgan teoremi..2 A.3 =1 Teorem 2.3.+a'n biçiminde genelleştirilebilir.1 17 .1 Teorem 2.4.4.2. matematiksel tümevarımla (a1+a2+.2 A. Dual eşitlik benzer biçimde tanıtlanır.1 A.2 A.1 = 1.2 A.a2 .a = 0 b'+a'0 A.2.a = [(a+a' )+b] [a+ (b+b' )] Teorem 2. Teorem 2. 2.a'n ) ve (a1.c = a.4.+a3)' = (a'1-a'2 a3 . Dual olan ikinci ifade benzer biçimde tanıtlanır. O halde aksiyom 4 gereğince (a+b)' = a' b' dür.c = a. De Morgan teoremi: Boole cebrinin birer elemanı olan a ve b arasında (a+b)' = a' b' (ab)' = a'+b' bağıntıları vardır.

3 Sonlu Kümeler Arasında Tanımlanan Fonksiyonlar Teorem 2. kesişim ve tümleyen işlemlerine ilişkin tanım tabloları aşağıda verildiği gibidir.B} kümesinin alt kümelerinden oluşan S= { (ø).B) (ø) (A) (B) (A. #A = p = 3 ve #B = N = 2 dir.B) ' (ø) ∪ (ø) (ø) (A) (B) (A. fonksiyon sayısı f1 a1 a2 a3 b1 b1 b1 n p N = 2 = 8 dir. f : A → B tanımlanan farklı fonksiyon sayısı. S in n kez kartezyen çarpımı olan S n = SxSx.B) (ø) (A) (B) (A.( a + a' ) = a. N farklı işaretin tekrarlanabilir p li permütasyonları (devşirim) sayısı olan N p dir. Tanıt tekrarlanabilen elemanlı permütasyon tanımıyla kolayca yapılır. f7 f2 f3 f4 f5 f6 f8 b2 b2 b2 b1 b2 b2 b2 b1 b2 b2 b2 b1 b2 b1 b1 b1 b2 b1 b1 b1 b2 3 Teorem 2. S in N kardinalitesi (#S = N) N olmak üzere N( ) dir. S → S ya tanımlanabilen farklı n-değişkenli fonksiyon sayısı.B) (A. (∩ ) kesişim. tümleyen işlemleriyle bir Boole cebri oluşturur.1. (A).6 da verilen n-değişkenli fonksiyon tanımı uyarınca.. ∩ (A) (B) (A. S kümesinin elemanları için birleşin. kümeler kuramının (∪ ) birleşim.b + a' c + b.B) (A. bağımsız aksiyomların sağlandığı görülür Tablo 2.) (A) (B) (B) (B) (A. Bütün fonksiyonlar aşağıda verilmiştir.B) (A. n Tanıt: Tanım 2. Örnek 2.b + a' c + a b c + a' b c = a b (1 + c ) + a' c (1+ b) = a.a3) ve B = (b1.B) (A) (A) (A) (A.b2) olsun.(B). S kümesine ilişkin işlemlerin tanım bağıntıları.1. 1 ve 0 birim elemanları sırasıyla (A.xS kümesindeki eleman sayısı N 18 n yani N . olduğuna göre.B) (A) (ø) (A) (ø) (A.B) (A.B) (ø) (ø) (ø) (ø) (ø) (ø) (A. Yani her bir permütasyon bir fonksiyona karşı düşer. m-elemanlı bir I kümesinin bütün alt kümelerinden oluşan bir kuvvet kümesi S.. A’nın kardinalitesi #A=p ve B nin kardinalitesi #B=N.b + a'.a2. (Tablo 2.B) (ø) a) Birleşim işlemi b) Kesişim işlemi c)Tümleyen 2.c. tümleyen işlemleriyle bir Boole cebri oluşturur. A = (a1.14.1).= a.B) (A.c Teorem 2.B) (A.B) ve ø kümeleri alınarak.B) (B) (A. Örnek 2..2.B) (B) (ø) (ø) (B) (B) (B) (A) (A. Z={A. kümeler kuramının kesişim.(AB)} kümesi.B) (A.2. Tanıt kümeler teorisinin aksiyomları ile Boole Cebri aksiyomları arasındaki karşılılıktan yararlanarak yapılabilir. birleşim.13.

Örnek 2. . . Boole olan fonksiyonların dışındaki bütün fonksiyonlara Boole olmayan fonksiyon denir. . Üç elemanlı bir kümeye ilişkin tanımlanabilen iki değişkenli fonksiyonlar..3. . n = 2 olduğundan N(N ) = 3 =3 = 19683 dür. .2. . . S = (S1. . f19683(x1 x2) a3 a3 a3 a3 a3 a3 a3 a3 a3 n 2 2. 19 n . Bir başka yaklaşımla formül biçiminde ifade edilebilen Sn → S e fonksiyonlardır.. x1 x2 a1a1 a1a2 a1a3 a2a1 a2a2 a2a3 a3a1 a3a2 a3a3 f1(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a1 f2 (x1 x2) f3(x1 x2) a1 a1 a1 a1 a1 a1 a1 a1 a2 . n-değişkenli Boole fonksiyonu: x1. . x2 bağımsız değişkenlerinin aldığı değerlere karşı düşer. (. Örneğin f1= (x1+x2)' ve f2= x'1. Tanım 2. yazılış biçimine göre farklı uzunlukta olabilir. de gösterilmiştir.). Boole fonksiyonunun uzunluğu: Boole fonksiyonunun formülle verilen ifadesinde tekrarlanmış veya tekrarlanmamış sabitler.S3) olduğuna göre f:S → S e tanımlanan iki değişkenli (3 ) 9 n 2 fonksiyon sayısı. S kümesinde 2 2 N = 3 = 9 eleman vardır ve tablo 2. . . .x'2 fonksiyonları eşdeğer olup birincisi 4 uzunluklu ikincisi ise 5 uzunlukludur.4 Boole ve Boole Olmayan Fonksiyonlar Tanım 2.S2. F = a.14. . x2 . (‘) işlemleri uygulayarak. . . N = 3. . . . . S kümesindeki her bir elemana S kümesinde bir eleman karşı düşüren fonksiyona denir. tekrarlanmış veya tekrarlanmamış değişkenler ile tekrarlanmış veya tekrarlanmamış işlemlerin toplam sayısıdır. . İlk iki sütun sırasıyla x1.2.xn değişkenlerine (+). Bir fonksiyon. f = x1 1 uzunluklu fonksiyona. Öyleyse Teorem 2. . .12 den dolayı S → S'e fonksiyon sayısı N n n (N ) n n dir. . Diğer sütunlardan her biri bir fonksiyona karşı düşer. .13.. Tablo 2. f=x’i 2 uzunluklu. . . f = x1+x2 ise 3 uzunluklu fonksiyona birer örnektir. .tekrarlanabilen farklı elemanın n li permütasyonları sayısı kadardır (#S =N ).

.....xi.xn) = g(x1.xi.xn)| veya duali f(x1..xn)= xJ için f(x1..x ... x 0 i x i= i =1 f(x1..xi.xn)= xi için f(x1. .xn)| xi =0 =0. L=1 uzunluklu Boole fonksiyonları f(x1.. L=1 uzunluklu Boole fonksiyonları için (1) ifadesi geçerlidir....xn)+h(x1. (k+1) uzunluklu bir Boole fonksiyonu k veya daha küçük uzunluklu g ve h fonksiyonları cinsinden ancak aşağıdaki üç farklı biçimde yazılabilir.xi..xi....xi.xi. x x i =0 i =1 dir...... .xi.. xi =0 + xi ] (2) Tanıt: Önce ilk ifadeyi matematiksel tümevarımla sonra ikinci ifadeyi dual alarak tanıtlayalım. 1 i xi =1 J olup x' + f (x1..xn)| x' + h (x1.... f(x1..xn)=h(x1.xi...xn)|x =1 i +x'i ] [ f (x1.xn)= = 0 = f(x1.xi.xn)| xi = a x'i+a xi = a(x'i + xi) = a.xn)| xi = 0 x'i+1 xi = 0 + xi = xi dir....xn)| f(x ....xn)| xi =0 i xi =1 i Şimdi L ≤...... ..xi...xn)| =x f(x ..xn) f(x1..xi. f(x1... .15.xn)| x'i + f (x1.xn)| =x xi =0 J .xi. ... . .. .. a) g ve h nın uzunlukları L veya daha küçük uzunluklu olduklarına göre g(x1. .xn)| x' + g (x1. xn )olmak üzere n-değişkenli bir xi = 0 x'i + f (x1.xn) c) f(x1. .xn) = g(x1...Teorem 2.. ....xn)| x xi =0 i xi =1 i h(x1..k için (1) ifadesinin geçerli olduğunu varsayalım ve L = k+1 uzunluklu bir Boole fonksiyonu için bu ifadenin geçerliliğini tanıtlayalım. . ...xn)= xi dir..x ....xn)=g(x1.. ...xn)| x' + f (x1..xn) | xi Boole fonksiyonu.....1 = a dır. .xn)| = a.xn)| xi =1 xi (1) [(x1. f(x1x2.. f(x1...xi.. a) b) f(x1.. 1 i xi =1=1 olup f(x1. .xn)| x xi =0 i xi =1 i 20 .xi....h(x1.. f(x1.xn)| 1 =a olup xi =0 xi = f(x1.. xi ..xn) ]' Bu olası üç farklı durumu ayrı ayrı inceleyelim.xn) = f(x1.x2.. ... .xi.xn)=[g(x1..xi...Xn)| biçimlerinde yazılabilir..a.. f(x1. ..xn)=a...xn)=a için f(x1..xi. .. ..xn)...xn)| x = xJ x'i+xJ xi = xJ(x'i + xi) = xJ1 = xJ f(x1.

...xi. xn+ f (1...1) x'1...xi.xi .....xn)| xi x i =1 g(x1.. Boole fonksiyonlarının birinci tip kanonik açınımı: f : S → S e ndeğişkenli bir Boole fonksiyonu "çarpımlar terimleri toplamı" f(x1.... x2..0..xi. (g' (x1..... Teorem 2.......1.......xi ...xn)| =f(x1...xn)|xi =0 x'i + g (x1...xi..xn) + x1 f (1...... 1....xn)| x xi =0 xi =1 i = f(x1.0.xn)| xi =1 xi + h (x1.......... x2....xn) + x2 f (0..xn)| x'i + f (x1.x'2 .... x'n+ f (0..h(x1. Tanıt: Verilen fonksiyonun...xn)| b) xi = 0 h(x1.0..... 1..xi..xn)| =f(x1.1.xi.xi...... ..xn)| x xi =1 xi =1 i x'i + f (x1..xn) c) xi =0| x'i + f (x1.xi...xi..xn)| + g'(x1... 0.xn) + x1 f (1...........xi....xn)| xi + xi ) .15.xn) ]' = [ g(x1.. Öyleyse g(x1.0.xi.xn)| + x'i ) ] xi =0 xi =1 = g' (x1..xi .1) x1x'2x3 xn+ . .xi.....xi..xi..1) x1. x2..... xn) ]+x1 [ x'2 f (1.............xn)| .x'2 x'n+ f (0. .xn)| xi =0+ xi =1 h(x1...xn) = f (0.1) x1x 2… n xn biçiminde ifade edilebilir.xn) + x2 f (1.. 21 .xi..xi. 0.... .1.x 2 xn bulunur.xi.xi.xn)| xi =0 xi =1 xi =0 i xi =1 Consensus teoremi gereğince = g' (x1..0...xn)| h (x1.xi.xn)| x' + g'(x1.. xn) = x'1 f(0..x'2 xn+ f (1...xn)| x' xi =0 xi =0 i +g (x1.xn) = [g(x1.xi... xn) = x'1 [ x'2 f (0.xi . .xi.......0..xn)|xi =1 xi ]' = [ (g' (x1..1) x'1........xn)| xi x x i =0 i =1 L = k+1 uzunluklu f fonksiyonu için de verilen bağıntı geçerli olduğuna göre her zaman geçerlidir.0) x'1.. xn) ] = --= f (0.xi..xi..x'2 .......xi..... geçerlidir...xn).....15 e göre açınımı ard ardına n kez uygulanarak f(x1.xn)| g' (x1. x'i + g' (x1.xn)+h(x1.yazılabilir...0) x'1..xn) = x'1 f (0.. teorem 2. x2.xn)| xi =0 ]x'i ] xi +[g (x1.+ f (1......xn) = g(x1.xn)| xi =1 [g(x1. (2) eşitliği (1) eşitliğinin duali olduğundan..

tip kanonik açınım bir başka biçimde f (x1x2 .1) . 0 < i < 2n-1 olan 10 tabanında bir sayıdır.+x'n] biçiminde ifade edilebilir.... x'n ∆ m1 (x1x2 . xn) = x'1x'2 . öyle ki ∆ f(0) = f(0. 22 .1) ve ∆ m0 (x1x2 .+x'n] .1)+x'1+x'2+. sayamak 1 ise ilgili değişken kendi (x) olarak çarpımlar teriminde görülür. . xn) = x'1x'2 . xn) = x1x2 .tip kanonik açınımda çarpımlar terimlerine minterim denir Teorem 2.. . .1. f(i) ve mi deki i.0. . . . .0. xn dır. =[ f (0. .0) ∆ f(1) = f(0.0.. . . Tanım 2. .xn ) = 2 n ∑ f(i) m (x x . f(2n-1) = f(1. ∆ n m2 -1 (x1x2 ..x i 1 2 −1 n) yazılabilir. mi lere ilişkin eşitliğin sağındaki çarpım terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında. . . basamaklar değişkenlere karşı düşürüldüğünde.. . . ..0) + x1 +x2 +.15 Minterim: Bir Boole fonksiyonuna ilişkin 1. basamaklarda ki sayamaklar ilgili değişkenlerin aldıkları değerlerdir. +Xn)] [ f (0...[ Tanıt: Teorem 2.16 Boole Fonksiyonunun ikinci tip kanonik açınımı: f:Sn → S e ndeğişkenli bir Boole fonksiyonu "toplamlar terimleri çarpımı" f(x1...0.1. f(i) ye ilişkin eşitliğin sağında fonksiyonun değişkenlerinin aldıkları değerlerin saptanması: i sayısının iki tabanındaki karşılığında.15 in duali alınarak tanıt yapılır.. bir basamaktaki sayamak 0 ise ilgili değişken tümleyen (x') olarak. . x2 xn) = i= 0 f(1.1)+x1+x2+. ..1. xn . . basamaklar değişkenlere karşı düşürüldüğünde.

sayamak 1 ise ilgili değişken tümleyen (x') olarak toplamlar terimlerinde görülür. Sonuç 2. Teorem 2. 2.16 Makterim: Bir Boole fonksiyonuna ilişkin 2. . f(1. öyle ki f(i) 1.1. n Mi deki i 0 < i <2 -1 olan 10 tabanında bir sayıdır. . + x'n dır.xn )] yazılabilir. xn) = x1 + x2 +. X ve Y farklı olduğuna göre.0)x'1x'2+f (0. tip kanonik açınımda tanımlandığı gibidir Mi ler ise ∆ M0 (x1x2 .1)x1x2 = Ax1x2.Bir Boole fonksiyonuna ilişkin 1. xn) = x'1 + x'2 +. Bir başka deyişle herhangi bir Boole fonksiyonu 2n özel değeriyle yegane olarak belirlenir. xn) = x1 + x2 +. Tanıt: Varsayalım ki bir Boole fonksiyonun farklı iki 1. ve 2.Mi (x1x2 .1 simgelerinden oluşan tanım elemanı için aldığı değerler f(0. Bu demektir ki fonksiyonun aynı bir tanım elemanına farklı iki değer elemanı karşı düşer. ∆ n M2 -1 (x1x2 . tip kanonik açınım 23 n 2 2 n . . +xn ∆ M1 (x1x2 . bu fonksiyon yegane olarak belirlenmiş olur. tip açınımlar yeganedir. f(0.1) = 1. tip kanonik açınım bir başka biçimde f (x1x2 . tip açınım içinde benzer tanıt yapılır. ve 2. O halde farklı iki 1. Bu sonuç 1. bir basamaktaki sayamak 0 ise ilgili değişken kendi (x) olarak.+x1x2+Bx1x2 dir.. Örnek 2. . Örnek 2. fonksiyon tanımıyla çelişir.1 de verilen S kümesi için f:S → S e tanımlanan iki değerli bir Boole fonksiyonun 2 =2 = 4 adet 0. .0) = 0. Herhangi bir n-değişkenli Boole fonksiyonuna ilişkin 0.0)x1x'2+f (1. tip kanonik açınımda toplamlar terimlerine Makterim denir. tip açınımı X ve Y olsun.1)x'1x2+f(1.xn ) = ∏ 2n −1 i=0 [f(i)+. .4. Bu Boole fonksiyonuna ilişkin 1. tip kanonik açınımlardan hemen görülmektedir.2. tip açınım olamaz. .. tip kanonik açınım: f(x1x2) = f (0. Tanım 2.0) = A.1 simgelerinin n-li permütasyonları sayısı (2 ) kadar olan tanım elemanına karşı düşen değer elemanları biliniyorsa. Mi ye ilişkin eşitliğin sağındaki toplam terimlerindeki değişkenlerin saptanması: i sayısının iki tabanındaki karşılığında basamaklar değişkenlere karşı düşürüldüğünde. f(1.. 2.1) = B olsun.17.. + x'n . en az bir minterimin katsayısı X ve Y de farklı olmak zorundadır. .

( ' ) işlemlerinin oluşturduğu Boole cebrinde S2 → S e tanımlanan 2 değişkenli iki fonksiyon tablo 2.1)+x'1+x'2] = (A+x1+x2) (x'1+x2) (B+x'1+x'2) dür.f(x1x2) = [f(0.1 deki işlem tanım tablolarından yararlanarak f(x1x2) |=Ax1x2+x'1x2 +B x1x2 = A A' B' +A' B + B A B = 0.B+0. Bu fonksiyon tablo biçiminde tablo 2. bölgede f1 in aldığı değerleri alan.B' + B. n: değişken sayısı N=#S olduğuna göre. veya 2.) tip kanonik açınım formülüyle bulunan değerlerden farklı ise fonksiyon Boole olmayan fonksiyon. Örnek 2.4. (AB) } kümesi ile (+) . (2. 01 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 1 1 0 0 B B A 0 1 1 0 0 A A 0 0 B B B B 1 1 0 0 AB B B BA A A BB 1 1 S2 f1 f2 24 . (A) . ) . Verilen f:S2 → S fonksiyon Boole varsayılarak.0)+x1+x2] [f(0. Örneğin x1x2 = AB domen elemanı için Boole fonksiyonunun aldığı değer. (B) . örnek 2.3. ( . Çünkü tablo 2. fakat ikinci bölgede en az bir yerde f1 den farklı olan Boole olmayan çok sayıda fonksiyon verilebilir. f2.2.0)+x'1+x2] [f(1. x1= A.1 den oluşmuş 2n tanım elemanı için fonksiyonun aldığı değerden yararlanarak 1. f2 fonksiyonu ise 0-1 den oluşmuş 2n =22=4 tanım elemanı için f1 in aldığı değerleri almaktadır. 1. çift çizgi ile ayrılan 1. Boole olmayan bir fonksiyondur. Tablo 2.1 de yerilen S={(Ø) . 1 (2.4 te verilmiştir. 00 A A Tablo.1)+x1+x'2] [f(1. karar verilebilir. ikinci bölgedeki f1 e ilişkin verileri sağlar.5. tanım kümesinde arta kalan (Nn-2n) tanım elemanı için fonksiyonun aldığı değer. Örnek Boole fonksiyonu için S2 → S ilişkisi 10 11 0A 0B A0 B0 1A 1B A1 B1 AA 0 B A 1 0 A 0 B B 1 0 AB B BA A BB 1 Sonuç 2.4 te.B=B x1= B bulunur.2.4 te verilen fonksiyon olup bir Boole fonksiyonudur.A)=A olduğu halde f2(0. n=2 dir f1 fonksiyonu örnek 2. Boole olan ve olmayan fonksiyonlara örnek. N=4.A)=0 dır. Boole fonksiyonu olsaydı f1 in aynı olacaktı. Oysa f1(0. aynı ise fonksiyon Boole fonksiyonudur.4 te çift çizgi ile ayrılan birinci bölgedeki verilerle f1 e ilişkin kanonik açınımlar. 0. Verilen bir fonksiyonun Boole olup olmadığına. tip kanonik açınımlardan yararlanarak. Örnek 2.) tip kanonik açınım yazılır. x2= B S2 S 00 A 01 1 Tablo2. O halde f2 Boole fonksiyonu olamaz.3 de verilmiştir. S2 kümesindeki diğer tanım elemanları için Boole fonksiyonunun aldığı değer elemanları yukarıdaki herhangi bir açınım formülünden hesaplanarak bulunabilir.

2. tümleyen işlemleriyle oluşturduğu Boole cebrine iki değerli Boole cebri denir. tip kanonik açınımlarında yalnızca doğru minterimleri. Anahtar fonksiyonlarının 1. Tablo 2. Boole fonksiyonları için 0.5 İki Değerli Boole Cebri ve Anahtar Fonksiyonları Tanım 2.5 te verilen toplama. # S = N olduğuna göre f:Sn → S n-değişkenli Boole fonksiyonu sayısı n n (N ) n (2 dir. kanonik açınımlar gereğince. 0 1 ' 0 0 1 0 0 0 0 1 1 1 1 1 0 1 1 0 İleride ki konularda iki değerli Boole cebrinin bir matematiksel model olarak temsil ettiği fiziksel sistemler üzerinde duracağız.8 .3. Çünkü 1.19. S={0. çarpma. Farklı seçim sayısı. 1.4 uyarınca ikili Boole cebrinde tanımlanan bütün fonksiyonlar Boole fonksiyonu olduğuna göre. N n (N ) =N n (2 ) = 2 n (2 ) dir. Tanım 2. + 0 1 . tip kanonik açınımında katsayısı 1 olan makterimlere yanlış.5.1} kümesi için tanımlanan toplama. Tanım 2. Tanım 2.1 den oluşmuş 2 tanım elemanına karşı düşen değer elemanları bağımsız olarak seçilebilir. O halde Boole fonksiyonu sayısı N n (2 ) n (N ) n n (2 ) Sonuç 2. tümleyen işlemleri. tip kanonik açınımda yalnızca doğru makterimlerin düşünülmesi yeter. teorem 2. 0 olan minterimlere ise yanlış minterim denir.1} kümesi için tanımlanan Sn → S e n-değişkenli fonksiyonların tamamı Boole fonksiyonudur.13 uyarınca N(N n (N ) n (2 ) n ) olduğuna göre Boole olmayan fonksiyon sayısı [N . tip 25 .17. S = {0.veya 2. bütün anahtar fonksiyonları Boole fonksiyonu olup formül biçiminde ifade edilebilirler.N ] dir. Sn → S e toplam fonksiyon sayısı.20. Sonuç 2. -N farklı işaretin 2 Ii permütasyonları sayısı.Diğer tanım elemanlarına karşı düşen değer elemanları bağımsız seçilemez.N ) ] dir.4. Doğru ye yanlış makterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 2. İki değerli Boole Cebri: 0 ve 1 birim elemanlarından oluşan S={0. Doğru ve yanlış minterimler: İkili Boole cebrinde tanımlanan anahtar fonksiyonlarının 1. Tablo 2. 0 olan makterimlere ise doğru makterim denir. f:S → S e n-değişkenli Boole olmayan fonksiyon sayısı ise [N . N dir. çünkü açınım formülüyle yegane olarak belirlenirler. 2.çarpma. Anahtar fonksiyonları: İki değerli Boole cebrinde tanımlanan fonksiyonlara anahtar fonksiyonları denir. tip kanonik açınımında katsayısı 1 olan minterimlere doğru.1} kümesinin.N dir. Sonuç 2.

4. tip kanonik açınımları f(x1. x2 x3 x1 f(x1x2x3) Minterimler makterimler i 2 1 f(i) Mi Mi 2 2 20 0 1 2 3 4 5 6 7 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 0 1 1 0 1 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 M0=x1+x2+x3 M1=x1+x2+x'3 M2=x1+x'2+x3 M3=x1+x'2+x'3 M4=x'1+x2+x3 M5=x'1+x2+x'3 M6=x'1+x'2+x3 M7=x'1+x'2+x'3 f(x1.3.7 ile gösterilen anahtar fonksiyonu f(010) =f (100) = f (101) = f (111) =1 ve f(000) = f (001) = f(011) =f (110) = 0 olan bir fonksiyondur. Anahtar fonksiyonlarının bir gösterilimi de f(x1. tip açınımda 0 olurlar ve fonksiyonun ifadesinde görülmezler.6.açınımda 1.x2.m0+0 m1+1 m2+0 m3+1 m4+1 m5+0 m6+ 1 m7 = m2+m4+m5+m7 = x'1x2x'3+x1x'2x'3+x1x'2x3+x1x2x3 dır.4. ve fonksiyona ilişkin minterim ve makterimler. 2.. tip kanonik açınımı f (x1x2x3) = Σ 2. 2.xn) = Σ Doğru minterimlerin 10 tabanındaki indisleri.x2.xn) = Π Doğru makterimlerin 10 tabanındaki indisleri f(x1.tip kanonik açınım ise f (x1x2x3)=Π 0.x2. O nedenle 1.7 = f(0)m0+f(1)m1+f(2)m2+f(3)m3+f(4)m4+f(5)m5 + f(6)m6+f(7)m7 = 0.1..6 =[f(0)+M0] [f(1)+M1] [f(2)+M2)] [f(3)+M3] [f(4)+M4] [f(5)+M5]+[f(6)+M6] +f[(7)+M7] =[0+M0] [0+M1] [1+M2] [0+M3] [l+M4] [l+M5] [0+M6] [1+M7] 26 ..xn) = Π Doğru makterimler biçiminde yazılabilir. Aşağıdaki Tablo 2. . Örneğin f(x1x2x3) = Σ 2.. . Örnek 2. ve 2. . Tablo 2.21 Doğruluk tablosu: İki değerli Boole cebrinde bir fonksiyona ilişkin tanım ve değer kümesi elemanlarını gösteren tabloya doğruluk tablosu denir.Bir Boole fonksiyonuna ilişkin doğruluk tablosu.5.6 da bir anahtar fonksiyonuna ilişkin doğruluk tablosu ve minterim ve makterimler verilmiştir.x2. .xn) = Σ Doğru minterimler veya biçiminde olur. veya Örnek fonksiyonun 1. Tanım 2.5.6.

M1. Boole olan fonksiyonlara ilişkin genel 1. 27 . Son olarak ta ikili Boole cebri. tip kanonik açınımlar verilmiştir.M6 =(x1+x2+x3) (x1+x2+x'3) (x1+x'2+x'3 ) (x'1+x'2+x3) dır 2.=M0. ve 2.6 Özet Bu bölümde en genel anlamda Boole cebri ve bu cebirde tanımlanan Boole olan fonksiyonlarla Boole olmayan fonksiyonlar incelenmiştir. Bundan sonraki bölümlerde yalnızca ikili Boole cebri kullanılacaktır. bu cebirde tanımlanan anahtar fonksiyonları ve bu fonksiyonların minterim ve makterimler cinsinden nasıl yazıldığı gösterilmiştir.M3.

1 Giriş Bu bölümde sırasıyla önermeler cebrinin ve kapı elemanlarından oluşan sayısal dizgelerin. Pozitif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0 ın simgelediği gerilimden (akımdan) büyükse dizge pozitif mantıkla çalışıyor denir. X ve Y önerme değişkenleri olup D(doğru) ve Y(yanlış) değerlerinden birini alırlar. önermeler cebrinin ( ∨ ) birleşim.2 Önermeler Cebri ve İki Değerli Boole Cebri Bilindiği gibi önermeler cebri dilin matematiksel betimlemesinde kullanılır. önermeler cebri ve Boole cebri karşılaştırması.1. (`) olumsuz işlemleriyle aşağıdaki tablo 3. Akım mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri akımın olup olmamasını simgeliyorsa. Negatif mantık: İkili sayısal dizgede herhangi bir noktada 1 in simgelediği gerilim (akım) 0'ın simgelediği gerilimden (akımdan) küçükse dizge negatif mantıkla çalışıyor denir. çarpma( ∧ ). 3. Buna göre "Bu gün Gümüşsuyunda yağmur yağabilir" bir önerme değildir ama "Bugün Gümüşsuyunda yağmur yağdı” bir önermedir. Dilde kullandığımız bazı cümleler. Tanım 3. ( ∧ ) kesişim.y Eğer x öyleyse y x→ y x.1.2. Tanım 3. bu dizge akım mantığı ile çalışıyor denir. Boole cebrindeki {S} kümesinin 1 ve 0 elemanları. S={ D(doğru).3. fiziksel dizgelerdeki elektriksel büyüklüklerin (akım veya gerilim) olup olmamasına karşı düşürüleceklerdir. Dildeki ifade Önermeler Cebrinde Boole Cebrinde olumsuz x -x Olumsuz x' x veya y veya ikisi de x ∨ y Birleşim x+y x ve y x ∧ y Kesişim x. Bu betimlemede önermelerin özelliği ya doğru ya da yanlış olmasıdır. Y(yanlış) } kümesi ve aşağıda tablo 3. olumsuz(-) işlemleri. bu dizge gerilim mantığı ile çalışıyor denir. Gerilim mantığı: Bir ikili sayısal dizgede 1 ve 0 simgeleri gerilimin olup olmamasını simgeliyorsa.2 te tanımlanan toplama( ∨ ).1 deki gibi betimlenebilirler.4. Tanım 3. Tanım 3. bir Boole cebri oluşturur. Dildeki cümleler.ikili Boole cebri ile matematiksel olarak nasıl modellendirileceği incelenecektir. 28 .BÖLÜM 3 SAYISAL DİZGELER VE BOOLE CEBRİ 1.1. Tablo 3.y' yi gerektirir x'+y x eğer ve yalnız y x=y xy+x'y' Teorem 3.

Y.Z değişkenlerini aşağıdaki önermelerle tanımlayalım. Yani F. Buna göre F önermesi: F = UVY'+UZ biçiminde bir Boole fonksiyonu ile ifade edilebilir. Netice olarak F önerme fonksiyonu. içi boş ve çağrılmamışsa ve/veya b) Asansör çalışmakta ve kapısı açık koşulları altında doğru aksi halde yanlış olsun. z': Kapı kapalı Koşullardan herhangi biri sağlandığında F = 1. Bu Boole fonksiyonu üzerinde yapılacak çeşitli işlemler sonucu sözle anlatım farklı biçimlerde ifade edilebilir. herhangi bir değişkenin istenmeyen bir değer almasında (0) olacaktır. koşulların toplamı biçiminde görülecektir. Önermeler cebri işlemlerinden toplama. Şimdi sırasıyla U. Y': Asansör çağrılmamış z: Kapı açık . Örneğin aşağıdaki koşullardan en az biri ( VE/VEYA) sağlandığında doğru(D). F önermesi. çarpma ve olumsuz işlemlerinin tanım tablosu.2. Bu işlem lojik çarpma işlemine karşı düşer.V. toplamı biçiminde görülecektir.VE kapısı (AND gate): Şekil 3. Bu lojik toplama işlemidir. a) Asansör çalışmakta. Boole cebri aksiyomları sağlatılarak tanıt yapılabilir. Örneğin yukarıdaki fonksiyondaki terimler U parantezine alınabilir. Herhangi bir koşul ise belli değişkenlerin birlikte 1 değeri almalarında (1). Y→ 0 a karşı düşürülüp. 3. 1 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. Önerme fonksiyonu bir Boole fonksiyonu ile temsil edilebilir. aksi halde yanlış(Y) olan bir F önerme fonksiyonu düşünelim. Bu fonksiyon bir asansörün güvenilir çalışabilmesi için uyarı işareti üreten fonksiyonda olabilir. 1.3 Kapı Elemanlarından Oluşan Devreler ve İki Değerli Boole Cebri Önce yaygın biçimde kullanılan kapı elemanlarını tanıyalım. U: Asansör çalışıyor V: Asansör boş Y: Asansör çağrılmış .Tablo 3. sağlanmadığında ise F=0 olacaktır. değişkenlerin çarpımıyla elde edilen koşulların. x y X∨ Y X∧ Y -x D D D D Y D Y D Y Y Y D D Y D Y Y Y Y D Tanıt: D→ 1. 29 .

TÜMLEYEN kapısı (NOT gate): Şekil 3.4.Ayrıcalı-VEYA kapısı (Exclusive-OR gate): Şekil 3. TÜVE kapısı (NAND Gate): Şekil 3. x 0 0 1 1 y (xy) ' 0 1 1 1 0 1 1 0 x y (xy) ' Şekil 3.x y 0 0 1 1 0 1 0 1 xy 0 0 0 1 x y xy Şekil 3.TÜVEYA kapısı (NOR gate): Şekil 3.3.2 de giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.5. x 0 1 x' 1 0 x x' Şekil 3.6 da giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. 30 .5 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir.1 VE kapısının doğruluk tablosu ve gösterilişi 2.2 VEYA kapısının doğruluk tablosu ve gösterilişi 3. Tümleyen kapısının doğruluk tablosu ve gösterilişi 4. TÜVEYA kapısının doğruluk tablosu ve gösterilişi. x 0 0 1 1 y 0 1 0 1 (x+y) ' 1 0 0 0 x y (x+y) ' Şekil3.4 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. x 0 0 1 1 y 0 1 0 1 x+y 0 1 1 1 x y x+y Şekil 3. 6.3 te giriş çıkış ilişkisinin doğruluk tablosu ve gösterilişi verilmiştir. TÜVE kapısının doğruluk tablosu ve gösterilişi 5. VEYA kapısı (OR gate): Şekil 3.

tümleyen işlemlerine karşı düşürülerek. Mantık devresi: Sonlu sayıda kapı elemanlarından oluşan ve aynı bir girişine birden fazla çıkışın bağlı olmadığı birleşik devreye denir.x y x ⊕y x 0 0 0 x ⊕y 0 1 1 y 1 0 1 1 1 0 Şekil 3.çıkış bağıntısı (tanım bağıntısı) formül biçiminde yazılarak ta kolayca bulunabilir. aynı işaretli ise 0 çıkışını verir. Tek giriş ve tek çıkışı olan tümleyen elemanından ise 8 tanesi ticari bir tümleşik devrede görülür. Bir kombinezonsal devreye ilişkin Boole fonksiyonu. Ayrıcalı-VEYA kapısının VEYA kapısından ayrılması 11 girişi için de çıkışın 0 olmasıdır.1 } kümesine VE. kapıların girişlerinde. 31 . tümleştirilmiş devre olarak satılırlar. Bu dersin kapsamı içerisinde kapı elemanları. giriş-çıkış ilişkisi verilerek tanımlanmıştır. İki giriş ve bir çıkışlı kapı elemanlarından bir SSI elemanda normal olarak dört tane bulunur. MOS. Kapı elemanları yukarıda gösterildiği gibi tek başlarına ticari olarak satılmazlar. Lojik devrelerde kullanılan tümleştirilmiş devreleri dört gruba ayırmak mümkündür. Tanım 3. CMOS gibi ) Bu teknolojiler ve kapı elemanlarının iç yapısı bu dersin kapsamı dışında tutulmuştur.7 de iki SSI elemanı örneği verilmiştir. değişkenlerin tümleyenleri için de kullanılabilir. iki değerli bir Boole cebri ile matematiksel olarak modellendirilebilirler. pozitif (negatif) akım (gerilim) mantıkları S={ 0. TÜMLEYEN kapıları çarpma. Şekil 3. Kapıların çıkışında. kapılara ilişkin giriş . Mantık devreleri. Yani Ayrıcalı-VEYA kapısı girişler farklı işaretli ise 1 çıkışını. tümleyen işlemi için kullanılan küçük yuvarlak (o) işareti.5.6 Ayrıcalı-VEYA kapısına ilişkin doğruluk tablosu ve gösterilişi. Her bir kapı elemanının gerçekleştirilmesi için transistörlerden yararlanılır.14. SSI (Single Scale Integrated Circuits) Küçük ölçekli tümleşik devreler. SSI elemanlar içlerinde 10 kadar kapı elemanı bulunduran devrelerdir. Giriş yelpazesi (Fan in) Bir kapı elemanına uygulanabilecek maksimum giriş sayısına denir. Çıkış yelpazesi (Fan out) Bir kapı elemanından alınabilecek maksimum çıkış sayısına denir. toplama. Transistörlerle yapılan gerçekleştirilmelerde çeşitli teknolojiler kullanılmaktadır ( TTL. Tanım 3.6. Tanım 3. VEYA.

her bir çıkışa ilişkin bir Boole fonksiyonun bulunmasıyla yapılabilir. Her bir kombinezonsal devreye bir Boole fonksiyonu (analiz). Örneğin şekil 3. farklı çıkışlar veren mantık devresi kombinezonsal değildir.8 de üç girişli ve tek çıkışlı bir kombinezonsal devre ve buna ilişkin doğruluk tablosu verilmiştir. x1 x2 x3 Kombinezonsal devre f 32 . Tanım 3. LSI (Large Scale Integrated Circuits) Büyük ölçekli tümleşik devrelerde. analiz için aranan fonksiyondur. devrenin analiz edilmesine karşı düşer (Giriş/çıkış ilişkisinin analitik ifadesi).14 vcc 13 12 11 10 9 8 vcc 14 13 12 11 10 9 8 grd grd 1 2 3 4 5 6 7 1 2 3 4 5 6 7 vcc: besleme gerilimi grd:toprak Şekil 3. İlerde göreceğimiz gibi bu devreler ardışıldır. çeşitli yöntemlerle yapılmaktadır. her bir girişe bir bağımsız değişken karşı düşürülüp fonksiyon olarak bulunur. Kombinezonsal devre: çıkışları. Örneğin mikroişlemciler bir VLSI elemandır. Verilen bir kombinezonsal devreye karşı düşen Boole fonksiyonunun bulunması. girişleriyle yegane olarak belirlenen mantık devrelerine denir. bu fonksiyon f = x1x2 + x'3 Boole fonksiyonuna eşdeğerdir. VLSI (Very Large Scale Integrated Circuits) Büyük ölçekli tümleşik elemanlar binlerce kapı elemanını kapsayan devrelerdir bu dersin kapsamında incelenmeyecektir. devreler teorisinde. içersinde 10100 kadar kapı elemanı bulunduran devrelerdir ve bu dersin kapsamında incelenecektir. Analiz işlemi. bilindiği gibi. Analizi yapılacak devre giriş ve çıkışları belirlenmiş bir kapalı kutu olarak verilmiş olsun. tanım gereğince girişler cinsinden yegane olarak belirlendiğine göre. Bu fonksiyonların bulunması devreler teorisindekine göre çok daha basit ve kolaydır. 100-1000 kadar kapı elemanı bulunabilir.Oysa lojik devrelerde analiz işlemi. Her bir giriş permütasyonu ve buna ilişkin çıkış.7. Buna göre aynı girişe. yine bu dersin kapsamında incelenecektir. düğüm yöntemleri gibi. devrede gözlenerek bir doğruluk tablosu oluşturulur.örneğin çevre. her bir Boole fonksiyonuna da en az iki kombinezonsal devre (sentez) karşı düşürülebilir. Bu tabloya karşı düşen Boole fonksiyonu. Kombinezonsal devrenin çıkışı.7 Pratikte kullanılan iki SSI tümleşik devre şeması MSI (Medium Scale Integrated Circuits) Orta ölçekli tümleşik devreler. İleride nasıl elde edebileceğimizi göreceğimiz gibi.

33 . 1. Sonuç çarpımlar terimlerinin toplamı VE-VEYA devresidir. VEYA kapısının çıkışında. n-girişli VE kapılarının çıkışlarının bir VEYA kapısının girişine verilmesiyle.8 Örnek kombinezonsal devreye ilişkin doğruluk tablosu ve karşı düşen Boole fonksiyonu. Bu durumda analiz için gerekli olan fonksiyon. bir kapalı kutu biçiminde değil de. Şekil 3. 1. her birine birer tane olmak üzere. Tutulacak yol. her kapının tanım bağıntısını kullanarak. kapı çıkışının girişleri cinsinden yazılması ve bu işleme devrenin çıkışına gelinceye kadar devam edilmesidir. n-girişli VE kapılarıyla. Analizi yapılacak kombinezonsal devre. x1 x2 x1x2 f =x1x2+x3' x'3 x3 Şekil 3. doğruluk tablosuna gerek olmadan. sentez işlemi. ve 2.. kapı elemanları ve bağlantılarıyla verilmiş olsun.Girişler bağımsız egişkenler x1 x2 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 Bağımlı değişkenler x3 0 1 0 1 0 1 0 1 f 1 0 1 0 1 0 1 1 x1x 0 0 0 0 0 0 1 1 x3’ 1 0 1 0 1 0 1 0 x1x2+x3’ 1 0 1 0 1 0 1 1 Şekil 3. n-değişkenli bir Boole fonksiyonuna. en az iki kombinezonsal devre karşı düşürülebilir. VEYA kapısı 2. kapı elemanlarında oluşmuş devrenin bulunması. iki seviyeli olarak elde edilir. VE kapıları 1.9 de bir örnek verilmiştir.9 Bir kombinezonsal devreye karşı düşün Boole fonksiyonunun bulunmasına örnek Giriş ve çıkışları belli (doğruluk tablosu veya fonksiyonu belli) bir kutuya ilişkin. tip kanonik açınımlardan yararlanarak. formül biçiminde bulunabilir. tip kanonik açınım için çarpımlar terimleri. çarpımlar terimlerinin toplamı olan fonksiyon da. Seviye ye karşı düşer. lojik devrelerde en az iki çözümlüdür.

10 Bir Boole fonksiyonuna ilişkin iki iki-seviyeli en genel biçimde kombinezonsal devre. seviye 1. .seviye . . Sonuç toplamlar terimlerinin çarpımı VEYA-VE devresidir. Seviye ye karşı düşer. f .2. iki seviyeli bir kombinezonsal devre elde edilir. . VE kapısı 2. . .. .6. . önce VEYA kapıları sonra VE kapısı kullanılarak. Örneğin f(x1x2x3) = Σ 5.. tip kanonik açınımına ilişkin.10 a da bir Boole fonksiyonunun 1. VEYA kapıları 1. seviye (a) çarpımlar terimlerinin toplamı (b)toplamlar terimlerinin çarpımı Birinci tip Kanonik açınım İkinci tip kanonik açınım f = ∏ (f (i ) + Mi ) f = ∑ f (i )mi Şekil 3. Şekilde görüldüğü gibi. f 2. seviye 2. tip kanonik açınım için de. benzer biçimde.11 de verilmiştir. İki-seviyeli gerçekleştirilmelerde devrenin cevap verme süresinin. tip kanonik açınımına ilişkin iki seviyeli kombinezonsal devreler en genel biçimde verilmiştir.10 b de de aynı fonksiyonun 2. . Şekil 3.7 = x1x'2x3+x1x2x'3+x1x2x3 = Π 0. 34 . iki-kapı elemanı gecikmesinin toplamı kadar olduğu. . . 2. . genel olarak söylenebilir. 1.1.4 = (x1+x2+x3) (x1+x2+x'3ı (x1+x'2+x3) (x1+x'2+x'3 )(x1+x2+x3) fonksiyonuna ilişkin iki iki seviyeli kombinezonsal devre Şekil 3.3. şekil 3.

TÜMLEYEN işlemleri) bir bütün oluştururlar. TÜVE veya TÜVEYA işlemleri (elemanları) birer minimal bütün oluştururlar. Burada yalnız toplama ve tümleyen işlemleri vardır. Teorem 3.4. tümleme işlemleriyle ifade edilirler.3. TÜMLEYEN kapı elemanları) bir bütün oluştururlar. TÜMLEYEN elemanları) ile çarpma ve tümleyen (VE. Tanıt: İlki için.11.9. bu işlemler (elemanlar) bir bütün oluşturuyor denir. ve 2. Burada yalnız çarpma ve tümleyen işlemleri vardır. Şöyle ki x. 35 .8. Toplama ve tümleyen işlemleri (VEYA.x1 x2 x '3 x1 x '2 x3 x1 x2 x3 x1 x2 x3 x1 x2 x '3 x1 x '2 x3 x1 x '2 x '3 x '1 x2 x3 f f Şekil 3. Örneğin toplama. tümleyen ve çarpma işlemleriyle x + y = ( x'. Bütün Boole fonksiyonlarının 1. Minimal bütün işlemler (elemanlar): Bütün işlemlerin (elemanların) sayısı minimum ise bu işlemler (elemanlar) bir minimal bütün oluşturuyor denir. tümleme işlemleri (VE. Tanıt: x.y = [ (x+x)' + (y+y)' ]' x + y = [ (x+y)' (x+y)' ]' x' = (x+x)' dır. tümleyen ve toplama işlemleriyle xy = ( x' + y' )' biçiminde elde edilir. VEYA. Tanım 3. İkincisi için. Teorem 3. Bir örnek Boole fonksiyonuna ilişkin iki iki-seviyeli kombinezonsal devre. eksik olan toplama işlemi. Tanım 3. kanonik açınımları vardır ve bu açınımlar toplama. çarpma. çarpma. belli işlemlerle (elemanlarla) ifade edilebiliyorsa (gerçekleştirilebiliyorsa). eksik olan çarpma işlemi.y = [ (xy)' (xy)' ]' x + y = [ (xx)' (yy)' ]' x' = (xx)' olduğundan TÜVE işlemi bir minimal bütün oluşturur. benzer biçimde tanıtlanabilir. Bütün işlemler (elemanlar): Herhangi bir Boole fonksiyonu.y' )' biçiminde elde edilir. TÜVEYA işleminin minimal bütünlüğü. O nedenle bu işlemler birer bütün oluştururlar.

seviye 1. Öte yandan bütün girişleri tümleyen olan bir VEYA kapısı bir TVE kapısına eşdeğerdir.. elde edilen devre ilk devreye eşdeğer. Bu sonuca göre 1.x2. f = f = f 1. bütün kapıları TVE kapılarıyla yer değiştirdiğimizde. seviye Şekil 3.. seviye 2.seviye 2. üstelik bütün elemanları aynı tip kapı elemanlıdır. 36 . giriş çıkış açısından sonuç değişmeyecektir. x1 x2 x3 A C f x1 x2 B A x3 B C f a)Örnek mantık devresi. Bir mantık devresi ve çizgesi.12a daki mantık devresine ilişkin çizge.8 a da verilen iki seviyeli devrede. Teorem gereğince tümleyenin tümleyeni kendisine eşittir. Tanım 3. VE kapılarının çıkışlarının tümleyenlerini ve VEYA kapılarının girişlerinin de tümleyenlerini aldığımızı düşünsek. Şekil 3.12..10. elde edilen çizgeye denir.x3.. Görülüyor ki bütün Boole fonksiyonlarını.12. Örneğin şekil 3. b) Örnek mantık devresine ilişkin çizge Şekil.3.Şekil 3.tip kanonik açınıma karşı düşen iki-seviyeli gerçeklemede.12 b de verilmiştir. çünkü De Morgan teoremi gereğince (x'1+ x'2+ x'3 +. gerektiğinde aynı tip kapı elemanlarıyla gerçekleştirmek olasıdır..seviye 2. seviye 1. Tümleşik devre teknolojisi açısından bu sonuç yararlıdır.+ x'n) = (x1. Bir mantık devresine ilişkin graf (çizge): Her bir kapı elemanına bir düğüm.xn)' dir. her bir giriş ve çıkışa da işaretin akışına göre yönlendirilmiş bir topolojik eleman karşı düşürülerek.12 Yalnızca TVE kapıları kullanılarak bir Boole fonksiyonunun en genel gerçekleştirilişi Benzer biçimde 2 kanonik açınım için de yalınızca TVEYA kapılarıyla ( bütün kapıları TVEYA kapılarıyla değiştirerek) en genel bir devre verilebilir. Bakınız Şekil 3.

girişleri yalnızca devrenin girişleri olan. Teorem 3. Herhangi bir kapı elemanı seçelim. kombinezonsal veya kombinezonsal olmayan (ardışıl) olabilir. 37 .24. Her bir kapı çıkışı daha öncesine giderek yegane olarak x1.xn ve 1 kapılarının çıkışları olsun. yalnızca devre girişlerini veya bir alt kümesini giriş kabul eden. Teorem 3. en az bir kapı elemanı vardır. O halde varsayım yanlış. Tanım 3. .12 b de verilen mantık devresi ileri beslemelidir. bir başka kapı elemanının çıkışından beslenmek zorundadır. . Öyle kapılar vardır ki girişleri x1. bir B düğümüne varılıyorsa. çıkışta x1. Geri beslemeli mantık devreleri. Tanım 3.13. Şekil 3.11. varsayım gereğince. bu devreye geri beslemeli devre denir. girişlerinden en az biri. varsayımla çelişir. Tanıtı bir örnek üzerinden yapabiliriz. Bunlara da 2 kapıları diyelim. Örneğin Şekil 3. İleri beslemeli mantık devresi: Çizgesi. Varsayalım ki bu önerme yanlış.13. aynı bir devre elemanı iki defa hesaba katılmak zorundadır. kapı elemanları sonlu ve devre birleşik olduğundan. girişler cinsinden yegane olarak belirlenir ve f= [(x'1+ f ) x2 + x1 ]x3 = [(x'1+ f + x1 ) (x2 + x1) ] x 3 = ( x1+x2)x3 dür x '1 x 2 x1 x3 f Şekil 3. f çıkış fonksiyonu. bir çevre içermeyen mantık devresine denir.13 de verilen geri beslemeli mantık devresi kombinezonsaldır. Geri beslemeli mantık devresi: Bir mantık devresine ilişkin çizge. Böylece devam edilirse. O halde devre kombinezonsaldır.6. en az bir kapı elemanı vardır" önermesinin doğru olduğunu tanıtlayalım. Bu yeni kapı elemanı da.5. . Yol: Bir çizgeye ilişkin bir A düğümünden hareketle. bir başka kapı elemanının çıkışıdır. topolojik elemanların yönleri doğrultusunda ilerleyerek. varsayım gereğince.xn le yegane olarak belirlenir. Böyle devam edilerek devrenin çıkışlarına varılır. Yukarıda sözü edilen kapılara 1 kapıları diyelim. Bu devrenin ileri beslemeli olmadığını gösterir.Tanım 3. Tanım 3. Çevre: İki ucu birleşik yola çevre denir. bir çevre içeriyorsa. 1 ve 2 kapı çıkışları yalnızca x1. A ve B düğümleri arasında bir yol vardır denir. . Tanıt: Önce "ileri beslemeli bir mantık devresinde.xn girişleri cinsinden ifade edilebilir. xn girişleriyle belirlendiğine göre.12. Kombinezonsal olan bir geri beslemeli mantık devresi. İleri beslemeli bir mantık devresi kombinezonsaldır. yani ileri beslemeli bir mantık devresinde.

x1 x 2 x1 x3 f f = [(x 1 + f) x 2 + x 1 ] x 3 = (x 1 + f) (x 1 + x 2 ) x 3 = (x 1 + x 2 f) x 3 = x 1 x 3 + x 2 x 3f x1 x2 x3 f t0 0 0 0 0 t1 0 1 1 0 t2 1 1 1 1 t3 0 1 1 1 Şekil 3. 011 girişleri uygulandığında.14 de verilen. 3.0. Aynı 011 girişi için çıkışlar farklı olduğundan.4 Özet Bu bölümde iki değerli Boole cebrinin uygulandığı önermeler cebri ve kapı elemanlarından oluşan mantık devreleri incelenmiştir.t2. kapı elemanlarından oluşan devrelerle nasıl gerçekleştirilebileceği konuları ele alınmıştır. f=x1x3+x2x3f olup sırasıyla t0.t1.1. kombinezonsal değil.Kombinezonsal olmayan (ardışıl) bir geri beslemeli mantık devresi. 38 . devre kombinezonsal olamaz. 14. çıkışlar 0.t3 anları için x1x2x3= 000. Belli bir davranış biçimi betimleyen Boole fonksiyonlarının. Bu devrelerin davranışlarının Boole fonksiyonlarıyla temsil edilebileceği gösterilmiştir. 011. ardışıldır. Uygulanan giriş dizisi ayrıca tablo biçiminde verilmiştir.Şekil 3.1 dir. 111. geri beslemeli devre.

pratikte kombinezonsal devre sentezinin. çarpımlar toplamı (toplamlar çarpımı) biçiminde. 1. Örneğin fonksiyonun karmaşıklığı. minimum sayıda minimum değişkenli terimden oluşuyorsa. f(x1x2x3) = Σ 0.1. fonksiyonların bulunmasıdır. gerçekleştirilmesi üzerinde durulacaktır. Örneğin eleman sayısı az olan basit bir devre. Bundan sonraki adım da. 4. eleman girişleri sayısına (giriş yelpazesi). İstenen ideal tanımın yapılmasındaki güçlük nedeniyle. f fonksiyonuna eşdeğer. 39 . Bir Boole fonksiyonunun karmaşıklığı veya ona karşı gelen devrenin karmaşıklığı. kapı devrelerine ilişkin Boole fonksiyonlarının bulunması. Bu bölümde ise sentezin. kolay onarılabilir olmasına. Minimal (indirgenmiş) fonksiyon: Bir g fonksiyonu. sentez sorunu da ele alınmış. farklı eleman grupları kullanılmasına göre farklı biçimlerde tanımlanabilir. gerçekleştirilen fonksiyonların devreleri. tutulan yol. tip kanonik açınımlara ilişkin genel iki seviyeli devreler verilmiştir. İdeal olanı. bütün kriterlere cevap yerebilen. nasıl yapılacağı örneklerle incelenecektir. hata saptanması bakımından karmaşık olabilir. çarpımlar toplamı biçiminde olmadığından. kapı devresinin bulunması. g2 eşdeğer fonksiyonu. tanım gereğince minimal değildir. minimal karmaşıklık tanımının verilmesidir. daha az sayıda kapı elemanlarıyla.1 Giriş Amaç. tanımlanması oldukça zor bir kavramdır. bir karmaşıklık tanımıdır. Değişik kriterlere göre bir fonksiyonun veya devrenin karmaşıklığı değişmektedir. Her bir fonksiyona ilişkin devreler Şekil. Oysa çeşitli kriterler için. birbiriyle çelişen sonuçlar verebilir.5. ve 2. g ye f in minimal fonksiyonu denir. Ayrıca bir Boole fonksiyonuna ilişkin. verilen bir fonksiyona eşdeğer.7 f(x1x2x3) = x'1x'2x'3 + x'1x'2x3+ x1x'2x3 + x1x2x'3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3) = x1x2+x1x3 + x'1x'2 fonksiyonu tanıma uygun bir minimal fonksiyondur. hata saptamasının kolaylığına. Oysa g2(x1x2x3) = x1(x2+ x3) + x'1x'2 biçiminde yazılan. Tanım 4.BÖLÜM 4 KOMBİNEZONSAL DEVRE SENTEZİ Önceki bölümde.6. gerçekleştirilmesinde kullanılan toplam eleman sayısına göre.1. fakat karmaşıklığı daha az olan.1 de verilmiştir. belli koşullar altında. analiz sorunu incelenmişti.4.

1.2. Her minimal fonksiyon indirgenemeyendir.7 f(x1x2x3) = x'1x'2x'3 + x'1x2x'3+ x'1x2x3 + x1x'2x'3+ x1x'2 x3+ x1x2x3 fonksiyonuna eşdeğer g1(x1x2x3)= x'1x'3+x'2x'3+x2x3+x1x3 fonksiyonu indirgenemeyendir. Minimal fonksiyona ilişkin devre. 40 .2. fakat minimal değildir. genel gerçekleştirmeye göre hem kapı sayısı hem de kapılara ilişkin giriş yelpazeleri bakımından daha basittir. Önceki örnekteki f e eşdeğer g2(x1x2x3)= x'1x'3+x1x'2+x2x3 ile g3 (x1x2x3) =x'1x2 +x'2x'3+x1x3 fonksiyonları hem indirgenemeyen hem de minimal fonksiyonlardır.x1 x2 x3 x1 x2 x1 x3 x1 x2 f x2 x3 x1 x2 g x1 g b a c (a) f = x1'x2'x3' + x1'x2'x3 + x1x2x3' + x1x2x3 + x1x2'x3 (b) g = x1x2 + x1x3 + x'1x'2 (c) g = x1(x2 + x3 ) + x'1x'2 Şekil. çarpımlar toplamı biçiminde olan ve herhangi bir değişkeni kaldırıldığında f le eşdeğerliği bozulan fonksiyondur. Bir başka deyişle minimal veya indirgenemeyen fonksiyonlar yegane değildir. karşıtı doğru değildir. İndirgenemeyen ( irreducible. Sonuç 2. seviyedeki elemanın giriş yelpazesi terim sayısı kadardır. Sonuç 1. Tanım 4.3. Gerçekleştirmede terimler kapı elemanlarına ve terimlerdeki değişken sayısı da giriş yelpazelerine karşı düşer. Örneğin f(x1x2x3) = Σ 0.4.4.Tanıma uygun minimal ve minimal olmayan fonksiyonlar ve devreleri. irredundant) fonksiyon: Bir f fonksiyonuna eşdeğer indirgenemeyen g fonksiyonu. Aynı bir fonksiyona ilişkin birden fazla minimal veya indirgenemeyen fonksiyon olabilir. 2.5.

(α) asal bileşen olmadığından en 41 . f tarafından örtülmemektedir. VE kapılarının sayısı. VE kapılarının giriş yelpazesi. x'1 ve x2 kaldırıldığında.verilen h = x'1x'2+ x1x2x3 fonksiyonu f = x1+x'2 için gerekir (h→ f). VEYA kapısının giriş yelpazesi azalır. tip açınım için verilen minimal fonksiyona ilişkin devrede.1 tip açınım için. Tablo 4 1de. VEYA kapılarının sayısı. g ye f için gerekir veya f. Örneğin f(x1x2x3) = x'1x2+ x1x3 + x'2x'3 fonksiyonu için p = x'1x2 bir asal bileşendir.2. VEYA. Minimal fonksiyonların bulunmasına ilişkin iki yöntem verilecektir.4. Teorem 4. indirgenemeyen fonksiyondaki çarpımlar terimleri asal bileşenlerdir. tip sonra benzer yolla 2.5. (α) da. Çünkü p = x'1x2 de . Örten (cover) fonksiyon: g fonksiyonun 1 değerini aldığı her giriş için f fonksiyonu da 1 değerini alıyorsa. Birincisi. Gerekir veya örten fonksiyonlara örnek (f⊇ h. bir çarpımlar terimi olsun ve f* da görülsün. p ye f in asal bileşenidir denir. sonra adımlarını ayrı ayrı inceleyeceğiz.1 Tablo yöntemi Önce 1. gibi) fonksiyonların minimalleştirilmesinde. g yi örtüyor denir. 4. genel ve bilgisayar programlamasına elverişlidir.4. 4. bağımsız değişken sayısı az olan (3. Tanım 3. Quine McCluskey yöntemi diye de bilinen.2 Tablo Yöntemiyle Minimal Fonksiyonların Bulunması Bu bölümde önce yöntemi tanıtıp. h yı örter (f⊇ h). veya f . Tablo 4. tip kanonik açınım için minimalleştirmeyi inceleyeceğiz. Bir fonksiyona ilişkin. tablo yöntemi olup. kapılarının giriş yelpazesi ve VE kapısının giriş yelpazesi azalır. verilen minimal fonksiyona ilişkin devrede. Sırasıyla g→ f veya f ⊇ g ile gösterilir. Bu yöntem. f in asal bileşeni olmayan. f tarafından örtülüyor (p→ f) ve p deki herhangi bir değişken kaldırıldığında f. Asal bileşen (prime implicant) Eğer p çarpımlar terimi. Benzer biçimde 2. kolaylık sağlar. h→ f) x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 h 1 1 0 0 0 0 1 0 f 1 1 0 0 1 1 1 1 Tanım 4.4. Tanıt: f e eşdeğer ve indirgenemeyen bir fonksiyon f* olsun.1. sırasıyla geriye kalan x2 ve x'1 . İkincisi Karnaugh diyagramı yöntemidir.1. p yi örtmüyorsa.

Bu birleşme sonunda. f fonksiyonunun bütün doğru minterimlerinin. Bütün temel asal bileşenler bulunup. (k-1) tane. bir çarpımlar terimi bulunur. Örneğin x'1x2x3x'4 + x'1x2x3x4 = = x'1x2 x3 ( x4 + x'4) = x'1x2x3. Varsayımımızla çelişiyor o halde (α) asal bileşen olmak. Bu işleme "birleştirme işlemi" diyeceğiz. yani atılırlar. Sonra da bulunan asal bileşenlerden. bu iki terim birleşir. 3.azından bir değişken silindiğinde. bir terim kalır. Tanım 4.5. Aksi halde bulunan temel asal bileşenlere. minimum sayıda asal bileşenler. fakat f* indirgenemez olmaktan çıkar. f in bir asal bileşeni olmak zorundadır. farklı olan değişken kaybolur. minimal fonksiyon yeganedir ve temel asal bileşenler toplamına eşittir. (a) ise yalnızca bir değişkendir.1 =A bağıntısı düşünülmektedir. diğerinde tümleyeni biçiminde görülüyorsa. sistematik. Geriye. Birleşme sonucu. Temel asal bileşenlerin örttüğü asal bileşenler. g de görülmek zorundadır.2. (k-1) değişken. Bir başka deyişle f* daki bütün çarpımlar terimleri. bir fonksiyonun minimalleştirilmesinde önce bütün asal bileşenlerin bulunması gerektiği ortaya çıkmaktadır. bu asal bileşene Temel asal bileşen denir. kuralı ileride verilecektir. zorundadır. (k-1) değişkenli. bir tane. (k-1) değişkenli bir çarpımlar terimine dönüşebilir. 4.2 Asal Bileşenlerin Bulunması Belli koşullar altında. 2. f in bütün doğru minterimleri temel asal bileşenler tarafından örtülüyorsa. Yukarıdaki açıklamaların ışığında. toplamları minimal fonksiyonu veren. Matematiksel olarak Aa' + Aa = A (a+a') = A. Temel asal bileşen (Essential prime implicant) Bir asal bileşen. değişkenler ve tümleyenleri bakımından tamamen aynı. öyle minimum sayıda asal bileşen eklemeliyiz ki temel asal bileşenler ve seçilen bu asal bileşenler birlikte. k değişkenli iki çarpımlar terimi. direkt olarak hemen yapılamayabilir. değişkenler ve tümleyenleri bakımından tamamen aynı ve yalnızca bir değişken terimlerden birinde kendisi. 4. Birinci adımda. f fonksiyonunu örtsünler ve ona eşit olsunlar. f e eşdeğer indirgenemeyen veya minimal g fonksiyonu tarafından örtülmesi gerektiğinden. Bu dördüncü adım. minimal fonksiyona hepsi birlikte alınır. bir doğru minterimi örtüyor ve başka hiçbir asal bileşen aynı doğru minterimi örtmüyorsa. değişkenden oluşur. alt kümesinin bulunması gerekecektir.1 42 . minimal fonksiyonda görülmezler. f in bütün temel asal bileşenleri. f* ile f in eşdeğerliği bozulmaz. Bu teoremden. Öyle ki A. tablo yöntemiyle bir fonksiyonun minimalleştirilmesini üç adımda özetleyebiliriz. her iki terimde ortak ve aynı (k-1) değişkenlerden oluşan. (k) değişkenli iki çarpımlar teriminde. iki tane k değişkenli çarpımlar terimi yerine. 1.

15 fonksiyonunun asal bileşenlerini bulalım. İşleme yeni bir birleştirilebilen terim bulunamayana kadar devam edilir. iki değişken. diğer basamaklardaki sayamaklar ise aynıdır. adıma ilişkin tablo.1. Sonuçta yine aynı dizinli gruplar oluşturulur. Aynı bir terimin birden fazla birleşmeye girebileceği gözden kaçırılmamalıdır. Elde edilen sonuç terimde. doğru minterimlerin ikili tabanda temsil edilişlerinden yararlanarak. yalnızca bir basamaktaki sayamağı fark eden. iki tabanındaki sayıların temsil ettiği doğru minterimler karşılaştırılmadır. 2. O halde birleştirme sonucu (011-)e karşı gelen terim x'1x2x3 çıkar.2. 1. ikili tabanda temsili olan sayılardaki 1 sayıları aynı olsun.8. olası olanlar birleştirilerek.b c de verilmiştir. Sonuç olarak. Çünkü x3x4 gibi. teker teker karşılaştırılıp. içerlerindeki 1 sayısına göre. Doğru minterimler öyle gruplandırılır ki aynı grupta olan doğru minterimlerin. 3. bütün gruplar bitinceye kadar devam edilir.5. iki tabanında temsil edildiklerinde. Böyle birleşmeye giren terimler √ ile işaretlenir. birleştirilen iki terimin.l0. bir sonraki dizinli grupta ki her bir sayı ile karşılaştırılır.7. Komşu gruplardaki terimler. ard arda yapılarak. bir biçimde yapılabilmesi için tutulacak yol adım adım aşağıdaki gibi özetlenebilir: 1. (x'1x2x3x'4) ve (x'1x2x'3x4) çarpımlar terimleri. Örneğin x'1x2x3x'4 minteriminin iki tabanındaki temsili 0110 ile x'1x2x3x4 minteriminin iki tabanındaki temsili 0111 ile yapıldığında (bakınız bölüm 2. yukarıda açıklandığı anlamda birleştirilmeye uygun değildir. karşılıklı basamaklardaki ortak sayamaklar. 43 . Bu adımda yapılan işlem öz olarak ikinci adımdakinin aynıdır. 1 sayısı (0 sayısı) yalnızca bir fark eden. daha kolay yapılabilir. birleştirilebilir. Örneğin aşağıdaki dört çarpımlar terimine. i. Komşu gruplardan. f = Σ 0. x1x2x'3x'4 + x1x2x3x'4+ x1x2x'3x4 + x1x2x'3x'4 = x1x2x'3 (x'4+x4) + x1x2x3 (x'4+x4) = x1x2 (x'3+ x3) = x1x2 Bu işlemlerin sistematik. (-) kaybolan değişkenin bulunduğu basamakta görülür.13. yalnızca bir basamaktaki sayamakları farklı ve aynı basamaklarda (-) işareti taşıyorlarsa. Birleştirilmeye uygun çiftler varsa birleştirilir.9. Bu işleme. Anahtar fonksiyonlarının kanonik açınımları) görülüyor ki yalnız en az ağırlıklı basamaktaki sayamaklar farklı. bir çarpımlar terimi elde edilir. her iki terimde farklı biçimler de görülmektedir: birinde x'3x4 diğerinde x3x'4 biçimindedir. dizinlenerek (indislenerek) sıralandırılır. Birleştirme işlemi.= x'1x2x3 dür. dizinli gruptaki her bir iki tabanlı sayı ile (i+1) dizinIi gruptaki her bir iki tabanlı sayı. İkinci adımdaki işlemler tekrarlanır. farklı olan sayamakların bulunduğu basamağa (-) konur. aynen saklanır. √ ile işaretlenmiş terimler asal bileşenlerdir. 2 değişkenli. Doğru minterimler üzerinden yapılan birleştirme işlemi. Çünkü her biri f için gerekir ve başka bir çarpımlar terimi tarafından örtülmezler. En küçük dizinli (indisli) gruptaki her bir iki tabanlı sayı.5. terimler birleştirilir. değişken ve terim sayısı daha da azaltılabilir.2a da ve sonraki adımlara ilişkin tablolarda Tablo 4.2. birleşme işlemi ard arda uygulanarak. Tablo 4. Bulunan gruplar.

bu satır ve sütunun kesiştiği yere x işareti konur.1 5 (a) (b) G"1 G"2 G"3 x1 0.2. seçilen asal bileşenlere ilişkin satırlarda. Eğer bir satırdaki asal bileşen.8.0 1 G'4 √7.2a da gruplaşmalar yapıldıktan sonra G2 deki 1 ile G3 deki 5 birleştirilmiş. 1.1 1 1 . 44 . x'2x'4.7 1 1 1 1 G'3 G5 √15 √5.1 1 1 √13.13. bir sütundaki doğru minterimi örtüyorsa.10 .7.10 1 0 .13 .9 1 0 0 1 G'2 G3 √9 √2.5.1 0 1 √9. ve 5. (0-01) bulunmuş. Örneğin Tablo 4.3.0 0 0 √2 √0.10 1. satırlarında ise asal bileşenlerin bulunduğu tabloya.13 5.2. Tablo 4.0 1 √8 √1. sonuçta √ ile işaretlenmemiş (-00-). (.1 G4 √13 √5. Bulunan asal bileşenlerin öyle bir minimal alt kümesi seçilmelidir ki bütün doğru minterimler örtülsün. (-1-1) lere yani sırasıyla x'2x'3.9 0. en az bir x işareti bulundurmalı ve asal bileşenlerdeki değişken sayısı olabildiğince minimal olmalıdır. de asal bileşenlerini bulduğumuz fonksiyona ilişkin. Kaybolan 2.Tablo 4.0 1 1 0 1 0 1 .5) (0-01) olarak aktarılmış.2. x1 x2 x3 x4 x1 x2 x3 x4 0 0 0 0 0 0 0 G1 √0 √0. x'3x4. İşleme benzer biçimde devam edilmiştir.1. 4. de verilmiştir.1 0 0 0 1 0 0 .0 G'1 √1 √0.8 1 0 0 0 0 .5 0 1 0 1 .-01).2 G2 0 0 1 0 .8. basamaktaki sayamak yerine (-) gelmiştir.3 Asal bileşenler tablosu ve minimal fonksiyonların bulunması Sütunlarında. terimler √ ile işaretlenmiştir.0 1 0 1 0 1 0 1 0 0 √10 √8. x2x4 asal bileşenlerine varılmıştır.9.2b deki tabloya (1.2. asal bileşenler tablosu Tablo 4. Yani tablodaki her bir sütun.15 .0 0 1 √5 √1.9 0 1 1 1 √7 √8.13 1 . Örnek fonksiyona ilişkin asal bileşenlerin bulunmasındaki tablolar. asal bileşenler tablosu diyeceğiz. (-0-0).15 (c) x2 0 0 1 x3 0 0 - x4 0 1 1 Örneğin Tablo 4. fonksiyona ilişkin doğru minterimlerin.

29.19. Temel asal bileşenin bulunduğu satıra temel satır denir. x'1 x'1 x'1 x'1 x'1 x1 x1 x'2 x'2 x'2 x2 x2 x'2 x' x'3 x'3 x3 x'3 x3 x'3 x'4 x4 x'4 x4 x4 x'4 x' 0 1 2 5 7 8 x4 √ √ √ √ √ 9 0.3.13. temel asal bileşenlerin örttükleri doğru minterimlerin bulunduğu sütunlar ile temel asal bileşenlerin bulunduğu satırların silinmesiyle bulanan tabloya indirgenmiş asal bileşenler tablosu diyeceğiz.1. 0.13 5. Temel asal bileşenleri ayırt etmek için.8. bunların örttükleri bütün minterimler √ ile işaretlenir. f = x2x4 + x'2x'4+x'3x4 ve f = x2x4 + x'2x'4+x'2x'3 4.31 fonksiyonu için asal bileşenler tablosu verilmiştir.9 0.8 ve 10 sütunlarının temsil ettikleri doğru minterimleri örter.23. Örnek fonksiyona ilişkin asal bileşenler tablosu. 45 .3.8.13. fakat 1 ve 9 doğru mintermlerini örtmezler.15 doğru mintermlerini örter. ilgili temel asal bileşen √ ile işaretlenir.20. Tablo 4.4 Bütün İndirgenemeyen ve minimal fonksiyonların belirlenmesi Asal bileşenler tablosunda. Çünkü sütundaki doğru minterim. Eğer temel asal bileşenler doğru minterimlerin tamamını örtmüyorsa. temel asal bileşendir.8.13.10.2.4.2.4 te f = Σ 0.15.5.7. bu işaretin bulunduğu satıra ilişkin asal bileşen. ⊗ biçimine dönüştürülüp. x işareti. LSB (En az ağırlıklı bit) ise x5 değişkenine karşı düşürülmüştür. başka asal bileşenler eklemek gerekecektir.2.1.7. O halde iki minimal fonksiyon Tablo 4. Temel asal bileşenlere ek olarak x'3x4 veya x'2x'3 asal bileşenlerini alırsak bütün doğru minterimler örtülmüş olur.15 √ x'2x'3 x'2x'4 x'3x4 x 2x 4 x x x ⊗ x1 x'2 x3 x'4 10 √ x1 x2 x'3 x4 13 √ x1 x2 x3 x4 15 √ Temel satır Temel satır x x x x ⊗ x ⊗ x x x x ⊗ dür.10 √ 1. örneğimizde x2x4 ve x'2x'4 temel asal bileşenleri 0.Asal bileşenler tablosunun bir sütununda.22. Örneğin x2x4 ve x'2x'4 temel asal bileşeni. MSB (En çok ağırlıklı bit) x1 değişkenine.7. yalnızca bu asal bileşen tarafından örtülmektedir. yalnızca bir x işareti varsa. Temel asal bileşenler saptandıktan sonra.5.9.2.

indirgenmiş asal bileşenler tablosu Tablo 4. 23. Bu demektir ki H ve I dan herhangi biri veya ikisi de (1) olduğunda. (0) doğru minterimi örtülür. sütunundaki (x) lara karşı düşen. örnek bir önerme fonksiyonu görmüştük. asal bileşenler tarafından örtülmesini. bir ve/veya daha fazla asal bileşen değişkeninin (1) olması. İndirgenmiş asal bileşenler tablosundaki.Örnek fonksiyona ilişkin indirgenmiş asal bileşen tablosu. Temel asal bileşenlerin örttükleri doğru minterimler ise 3.4. belli koşulların sağlanmasına karşı düşen. (H+I) ile ifade edebiliriz. toplamlar terimi olarak düşünebiliriz. 19. bütün doğru minterimler örtülmüş olur. 46 . Bölümde.5 te verilmiştir. 0 1 3 √ 4 7 √ A=x2x3x5 B=x3x4x5 C=x'2x4x5 D=x1x'2x3x4 E=x1x'2x3x'5 F=x'2x3x'4x'5 G=x'1x'2x'3x5 H=x'1x'2x'4x'5 I=x'1x'2x'3x'4 13 √ ⊗ 15 √ 19 √ 20 22 23 √ x x x x x ⊗ 29 √ ⊗ 31 √ x x x x x x x x x x x x x x x x Görüldüğü gibi bu tabloda A ve C temel asal bileşenlerdir. 0 1 4 20 22 D x E x x F x x G X H X x I x x İndirgenmiş asal bileşenler tablosundan. 29. Burada ise. aksi taktirde H+I=0 olur ve (0) doğru minterimi örtülmez. bir p önerme fonksiyonunu elde edeceğiz. bu doğru minterimin örtüldüğünü gösterir. çarpımlar toplamı biçiminde olan. Temel asal bileşenlerin bulundukları satırların. 31 dir. silinmesiyle bulunan. indirgenmiş tabloda. Tablo. bu temel asal bileşenlerin örttükleri doğru minterimleri bulundukları sütunların. indirgenmiş asal bileşenler tablosundaki. Minimal fonksiyonda bulunan asal bileşenleri belirleyen p önerme fonksiyonunun. bütün doğru minterimler için benzer toplamlar terimleri oluşturulur. Öyle ki ilgilenilen doğru minterimin. söz konusu edilen toplamlar terimlerinin çarpımı biçiminde olması gerekir. toplamlar çarpımı biçiminde görünen. İndirgenmiş asal bileşenler tablosundaki. minimal fonksiyonların bulunmasının genel bir yolu.Tablo. Ancak o zaman.4 Örnek fonksiyona ilişkin asal bileşenler tablosu.5. 13. 3.4. 7. bir önermeler fonksiyonunun tanımlanmasıdır. 15.5 teki (0) doğru minteriminin örtülmesini. Örneğin Tablo 4. f indirgeyeceğiz fonksiyona ait bir doğru minterimin. asal bileşenleri değişken alan.

21. Bu amaçla tutulacak sistematik bir yol.5 teki indirgenmiş asal bileşenler tablosu için p önerme P = (H+I) (G+I) (F+H) (E+F) (D+E) bulunur.20. tablodaki bütün doğru minterimleri kapsar. indirgenemeyen 5 fonksiyon arasından aşağıdaki 4 tanesi minimaldir. asal bileşen tablosunun incelenerek.11. Göz önünde tutulması gereken bir konu. Bu ifadeden indirgenmiş asal bileşenler tablosunun kapsanabilmesi için en az üç satıra gereksinim olduğu anlaşılmaktadır.19.27 buna ilişkin asal bileşen tablosu Tablo 4.22. Örneğin E.15. p deki her bir çarpımlar terimini. A ve C temel asal bileşenlerini de ekleyip 5 farklı. p önerme fonksiyonu çarpımlar toplamı biçiminde düzenlenirse p = EHI+EFI+DFI+EGH+DFGH olur.7. aradığımız asal bileşen grubu alarak.3. varsayalım G nin değişken sayısı 4 değilde 3 olsaydı.6.I.6a da verilmiştir. ve 47 .12. G asal bileşenlerinden.18.Buna göre fonksiyonu Tablo 4. yukarıda bulduğumuz 4 minimal fonksiyondan. bütün minimal fonksiyonların nasıl bulunacağı bir örnek üzerinde verildi. H. seçilen asal bileşenlerdeki değişken sayısı minumum olmalıdır. I. E.14. önermeler fonksiyonundan yararlanarak bulurken. p nin ifadesindeki sonuncu terimdeki değişken sayısı diğerlerinden farklı olduğu için. diğerleri olmazdı.5.25.23. f(x1x2x3x4x5) = A+C+E+H+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x'5+ x'2x3x4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+D+F+I = x2x3x5+ x'2x4x5+ x1x'2x3x4+ x'1x'2x'4x'5+ x'1x'2x'3x'4 f(x1x2x3x4x5) = A+C+E+G+H = x2x3x5+ x'2x4x5+ x1x'2x3x'5+x'1x'2x'3x5+ x'1x'2x'4x'5 Bu yöntemle bütün minimal fonksiyonlar ve indirgenemeyen fonksiyonlar bulunmaktadır.H.13. satırlarındaki asal bileşenler. indirgenemeyen fonksiyon bulunur. yalnızca sonuncusu minimal olurdu. minimal fonksiyonu. Şimdiye kadar.10.26. yalnızca bir tanesinin bulunması istendiğinde kullanılabilecek bir yöntem vereceğiz. Şimdi de asal bileşen tablosu karmaşık olduğu zaman ve bütün minimal fonksiyonları değil de. Örnek fonksiyonumuz: f(x1x2x3x4x5) = Σ 1. Örneğin D. örnek üzerinden verilecektir.4.

V asal bileşenine karşı gelen satırı örtüyor denir. C. Gereksiz olan V asal bileşenine ilişkin satır kaldırılır. D' yi kapsadığından ve hepsi de aynı değişken sayısında olduğundan H. F. H ve G nin uzunlukları aynı olduğuna ve yalnızca bir minimal fonksiyon bulmak istendiğine göre H satırını kaldırabiliriz. 48 . Tablo 4. bütün doğru minterimler. ve minimal ifade de görülmek zorundadır. Örnekte G.26) doğru minterimler C ve E tarafından örtüldüğünden minimal fonksiyon.19. 11 18 x x x x x x 19 x x 26 x x 10 x x C E G x 11 18 19 x x x x x 26 x 10 C D E F G H I x x b) İndirgenmiş asal bileşenler tablosu.6 Örnek fonksiyon ve ona ilişkin asal bileşen ve indirgenmiş asal bileşen tabloları √A=x'2x3 1 3 4 5 √ √ √ √ x x x x 6 7 10 √ √ x x x x 11 12 √ ⊗ 13 √ ⊗ 14 √ x 15 √ x x x x x x x x x x x x x x x x x x x x x ⊗ x x x x x x x x x x x 18 19 20 √ ⊗ 21 √ ⊗ 22 √ x 23 √ x 25 √ 26 27 √ √B=x'1x3 C=x1x'3x4 D=x1x'2x4 E=x2x'3x4 F=x'1x2x4 G=x'3x4x5 H=x'2x4x5 I=x'1x4x5 √ J=x'1x'2x5 ⊗ √ K=x1x2x'3x5 x a) Asal bileşenler tablosu. bazı satırları kaldırmak olasıdır. Temel asal bileşenlere ilişkin satırlar ve örttükleri doğru minterim sütunlarının kaldırılmasıyla elde edilen indirgenmiş tablo Tablo 4. c) Satır indirgemesi yapılmış asal bileşenler tablosu Temel asal bileşenler A. bunların örttüğü minterimler √ ile işaretlenmiştir. örneğin H satırı yalnız 19 da x bulundururken G satırı 11 ve 19 da x bulundurmaktadır. I ve D satırları kaldırılarak.B. F ve I' yı. sonuç indirgenmiş asal bileşenler tablosu bulunur. bir U asal bileşenince de örtülüyorsa. U asal bileşenine karşı gelen satır. daha önce bulduğumuz temel asal bileşenlerle f (x1x2x3x4x5) = x'2x3+x'1x3+x'1x'2x5+x1x2x'3x5+x1x'3x4+x2x'3x4 dür.Tablo 4.11.18. Genel olarak.J ve K olup. E. Bu tabloda temel asal bileşen satırı yoktur ama. Çünkü G asal bileşeni K nın örttüğü 19 doğru mintermini de örtmektedir. bir V asal bileşeninin örttüğü.6 c deki. Bu tabloda C ve E temel asal bileşenlerdir. H' yı. Bütün (10. Tersi doğru değildir.6 b de verilmiştir.

temel asal bileşenlerdir. örnekte 10. sütundaki doğru minterim düşünülürken. bu sütun silinebilir. İndirgenmiş asal bileşenler tablosunda bir örten sütunlar varsa. satır ve sütün indirgemesi yaparak minimal fonksiyon bulmaktır. Satır veya sütun indirgemesinin sırasının değişmesi. bunlar seçilerek minimal fonksiyon(lar) bulunur. 11 sütunu silinebilir. gruptaki iki tabanındaki herhangi bir sayı. 3. sütunların da indirgenmesi söz konusudur. Bunlara göre asal bileşenler tablosu düzenlenir. Yalnızca bir minimal fonksiyonun bulunması yeterli oluyorsa. sütundaki doğru minterim de düşünülmüş olmaktadır. j sütununda da x varsa j sütunu i sütununu örter denir. • • √ ile işaretli doğru minterimlerin bulunduğu sütunlar ve temel asal bileşen satırları silinerek indirgenmiş asal bileşenler tablosu bulunur. Aynı sayıda 1 bulunduran iki tabanındaki sayılar aynı gruptadırlar. Aksi halde yukarıda anlatılan önermeler cebri kullanılarak bütün minimal fonksiyonlar bulunur. O halde j sütunu silinebilir. İndirgenmiş asal bileşenler tablosunda. 2. satır sütun indirgemeleri (silmeleri) yaparak. bir satır bir başka satırı örtüyorsa. Sütununda yalnızca bir tane x işareti bulunan doğru minterimleri örten asal bileşenler. i. Temel asal bileşenlerin örttükleri doğru minterimlerin dışında kalan doğru minterimleri (√ ile işaretlenmemiş olanlar). Karşılaştırmaya artık birleştirmenin olası olmadığı duruma kadar devam edilir. Doğru olan mintermlere ilişkin iki tabanındaki sayılar.İndirgenmiş asal bileşenler tablosunda. Bu gruplar içerlerindeki 1 sayısına göre sıralandırılırlar. sütunundaki doğru minterimin örtülmesi için E veya F asal bileşenleri seçilmek zorundadır. doğru minterimnleri örten minimum sayıda asal bileşen seçimi kolayca yapılabilir. sonucu etkilemez. sütununu bulunduran indirgenmiş tablodan elde edilen minimal fonksiyon aynıdır. 4. örtülen satır silinir. 6. Bunların örttükleri bütün doğru minterimler √ ile işaretlenir. bir minimal fonksiyonun bulunması açısından. Bir asal bileşenler tablosunun i. 5. sütununda x olan her yerde. Tablo yöntemiyle bir minimal fonksiyonun bulunması adım adım aşağıdaki gibi özetlenebilir. O nedenle. örten minimum sayıda asal bileşen. 49 . Bu karşılaştırılan sayılar birleştirilebiliyorsa. Sonuçta birleştirilmemiş √ ile işaretli olmayan bütün terimler asal bileşenlerdir. yalnızca i. basitleşen asal bileşen tablosunda. 11. Bu i ve j sütunlarının birlikte bulunduğu bir tablodan elde edilen minimal fonksiyon ile. bulundurdukları 1 sayısına göre gruplandırılır.işareti konulur. (i+1) gruptaki herhangi bir sayıyla sıra ile karşılaştırılır. birleştirilir ve √ ile işaretlenir. 1. aynı zamanda j. Çünkü i. Kaybolan değişken yerine . sütunundaki doğru minterim de E ve F tarafından örtüldüğünden. √ hemen görülüyorsa. 7.

Başlangıçta verilen f fonksiyonunun 2. 4.7.31 İndirgenmiş asal bileşenler tablosunda.20. (x'2+x3). (x'1+x3+x'4).30.8.3.1 Karnaugh diyagramları Dört veya beş değişkenliye kadar fonksiyonların minimalleştirilmesini hızlandıran bir yöntem.27) düşünmek gerekirdi. Karnaugh diyagramı. tip kanonik açınımı verilen fonksiyonlar için de yapılabilir. örnekteki A.18.21. adımda bulunan temel asal bileşenlerin toplamı minimal fonksiyonu verir.14. (x1+x2+x'5).24. Karnaugh diyagramı yöntemidir.26. Her ne kadar bu bölümde.10. Tablo 4. Birleştirme işlemi ise (A+a) (A+a') = A+aa' = A olarak alınır. tip kanonik açınımına ilişkin minimal fonksiyonu bulmak için (=Σ1.18.11. (x'2+ x3). daha önce çarpımlar toplamı biçiminde bulunan f fonksiyonunun tümleyenidir.10. Şimdi bu yöntemi inceleyelim. Burada dikkat edilmelidir ki toplamlar çarpımı biçiminde bulunan g fonksiyonu . (x'2+x3+x'4) toplamlar terimleri karşı düşecekti.K temel asal bileşenler ve C. Üç ve dört değişkenli fonksiyonlar için Karnaugh diyagramları Tablo 4. x1x2 x3 00 01 11 10 0 2 6 4 0 1 1 3 7 5 x1x2 x3x4 00 01 11 10 12 8 0 4 00 01 11 10 1 3 2 5 7 6 13 15 14 9 11 10 50 . bir sütunun örttüğü bir başka sütun varsa.28.g = Σ1.E asal bileşenlerine. Minimal fonksiyon da bu terimlerin çarpımı yani g = (x2+x'3). Örneğin Tablo 4. Bu durumda doğru olan maxterimler düşünülür.16.7.27 biçiminde verilseydi.21.20.19.19. düzenlenmesidir. f = Π0.14.3. örten sütun silinerek sonuç indirgenmiş tablo bulunur.J. (x'1+x'2+x3+x'5). amaca yardımcı olacak biçimde.25.23.11. Karnaugh diyagramı yöntemidir.5.4.6.15.23.3 Karnaugh Diyagramlarıyla Fonksiyonların minimalleştirilmesi Daha öncede belirtildiği gibi. yalnızca 1. sırasıyla (x2+ x'3).7 de verilmiştir.15.29.22. 2. 7.5. (x1+x2+x'5). (x'2+x3+x'4) olacaktı.9. Boole fonksiyonun doğruluk tablosunun.4. 8.12.25.17. (x'1+x'2+x3+x'5). (x'1+x3+x'4).22.6. az değişkenli fonksiyonlar için. tip kanonik açınımı verilen fonksiyonların. minimalleştirilmesi esas alınmışsa da.7 Üç ve dört değişkenli fonksiyonlara ilişkin Karnaugh diyagramları.13. minimum sayıda ve minimum değişkenli asal bileşenler seçilir. • Sonuç tabloda bulunan doğru minterimlerin tamamını örten. 4.12.3.13.2. adımda seçilen asal bileşenlerle.6 da verilen fonksiyon • 4. benzer akıl yürütme. minimal ifadelerin daha hızlı bulunması yöntemi.26.B.

7. 1 olduğu (2. satır ile j. karelere yalnızca fonksiyonun aldığı değerler yazılır.Üç değişkenli fonksiyonlara ilişkin diyagramlarda. 01. fonksiyonun da. satırlar ise x3 bağımsız değişkeninin değerlerini (0. sütun ve satırlar permütasyonlarının oluşturduğu tanım elemanına karşı düşen. 11. örneğin Tablo 4.1. fonksiyonun değeri yazılır. benzer biçimde yapılır. 4 değişkenli diyagramın da. 51 .7 =x'1x'2x3+x'1x2x'3+x'1x2x3+x1x2x3 fonksiyonun Karnaugh diyagramında gösterilişi. Yaygın kullanılan biçim.12. örneğin 3. sütunun kesiştiği kareye.11.3. 10).7. 0 1 2 3 4 5 6 7 x 1x2x3 0 00 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 f 0 1 1 1 0 0 0 1 x1x2 x3 00 0 1 1 01 1 1 2 3 11 6 7 10 4 5 0 1 1 Tablo 4.2. 2. yanlarında Karnaugh diyagramlarıyla temsil edilmişlerdir.1) göstermektedir. sütun ve 2.12. Fonksiyonun. sütunlar x1x2 bağımsız değişkenlerinin ikili değer permütasyonlarını (00. i. on tabanındaki karşılığı geçici olarak yazılmıştır.15) karelerine 1.3. bir fonksiyonu temsil etmesi.7) karelerine 1. fonksiyonun 1 olduğu karelerin doldurulması ve 0 olduğu karelerin boş bırakılmasıdır.b) Dört değişkenli f(x1x2x3x4)=Σ2. diğerlerine 0 konmuş.15=x'1x'2x3x'4+x'1x'2x3x4+x'1x2x3x4+x1x'2x3x4+x1x2x'3x'4+x1x2x3x4 Fonksiyonunun doğruluk tablosu ve Karnaugh diyagramı 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 x 1x2 x3 x4 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 f 0 0 1 1 0 0 0 1 0 0 0 1 1 0 0 1 x1x2 x3x4 00 01 11 10 0 4 12 8 00 1 01 11 10 1 1 1 3 2 5 13 9 1 7 6 1 15 14 1 11 10 x'1x'2x3x'4 Görüldüğü gibi 1. sütun satır permütasyonu olan.3.2. karelerin içine. 11. satırın kesiştiği yere f(x1x2x3) = f(1.8 a)Üç değişkenli f(x1x2x3) = Σ1. 1 olduğu (1. Fonksiyonun.3. iki tabanındaki sayının.8 de doğruluk tablosu ile verilen fonksiyonlar. diğer karelere de 0 konmuştur. Tablo 4. diyagrama taşınmasında kolaylık olsun diye.1) için fonksiyonun aldığı değer yazılır.8. Bu sayılar her zaman yazılmaz.

b ve c de sırasıyla m7. Böyle karelere “komşu kareler” denir. m6.2 Karnaugh diyagramlarında küpler ve bunlara karşı düşen çarpımlar(toplamlar) terimleri Komşu iki karede. örneğin m6 ve m7 de fonksiyon 1 değerini alıyorsa. diğerleri aynıdır. m11. mertebeden alt küp oluşturur. 2. komşu kareler sayısı. Karnaugh diyagramlarının sütun ve satırlarının kodlanmasındaki sıra önemlidir. diyagramdan. m5. o basamağa. diyagramı önce bir silindir biçimine dönüştürüp sonra alt ve üst tabanları birleştirerek elde edilen tor yüzeyi düşünülerek. m2. m6. bir değişken dışında aynıdır. iki ayrı kareyle komşudur ve m 2 4 (2 = 2 = 4) tanedir. örnekte görüldüğü gibi m7. m10 a komşu kareler sırasıyla m3. bulundukları kareye ilişkin permütasyonlardan (satır. O nedenle bu dört 1. Ortak kenarları olan karelere ilişkin mintermlerde. Tanım 4. m15. Diyagramın kenar karelerinin komşuları. aksi halde tümleyeni yazılır. 9 a. sütun) yararlanılarak bulunur: Eğer bir basamakta 1 sayamağı varsa. Tablo 4. iki doğru minterim yerine x'1x2x3x'4+ x'1x2x3x4 = x'1x2x3 bir çarpımlar terimi yazılabilir. doğru minterimler.Karnaugh diyagramlarındaki kare sayısı.9. m8. Tablo 4.Dört değişkenli fonksiyona ilişkin Karnaugh diyagramındaki komşu karelere örnekler. Örneğin 3 değişkenli fonksiyonlara ilişkin 3 4 Karnaugh diyagramlarında bu sayı. f : S → S e bir fonksiyon için. ve m10 a komşu minterimler ( kareler) gösterilmiştir. bütün değişkenler.6.3. m7. ilgili değişkenin kendisi. bu doğru minterimler birleştirilerek kısaltılırlar. 4 değişkenli için 2 =1 6 dır. komşu sütunların kodlarında. m-mertebeden alt küp: Her biri m tane kareye komşu. değişken sayısı kadardır. daha kolayca görülebilir. fonksiyona veya doğruluk tablosuna geçmekte kolaydır. mertebeden alt küp denir Örneğin Tablo 4. m4. Karnaugh diyagramına aktarmak kolay olduğu gibi. 52 . Bu doğru minterimlerin toplamı fonksiyonu verir (Tablo 4. 1 ( 0) değerini m alan karelerden oluşmuş. Diyagramdaki bir kareye. S n kümesindeki eleman sayısı (2 ) kadardır. Doğruluk tablosu verilen bir fonksiyonu. m14. 2 kareye m.10 a da 1'lerden oluşmuş her bir kare. Şöyle ki diyagramda fonksiyonun 1 değerini aldığı. m2. x1x2 x3x4 00 00 01 11 10 m3 01 11 10 x3x4 00 01 m15 11 10 m2 m7 m6 m14 x1x2 00 01 m4 11 10 x1x2 x3x4 00 00 01 11 10 m2 m11 m14 m10 01 11 10 m8 n n m5 m7 m6 4. m14 dür. fonksiyon 1 değerini alıyorsa. m6. yalnızca bir basamaktaki sayamaklar farklıdır. 2 = 8.8). birleştirilebilirler. Bu nedenledir ki.

xi değişkeninin aldığı değerler değişmeyip. sanki bütün minterimleri doğru olan. Parantez içindeki ifade.gibi düşünülebilir.Her m. ii. Tablo 4. iii. b. mertebeden alt küp. xi değişkeninin aldığı değerler. bir sabittir. Örneğin Tablo 4. bir 2 değişkenli fonksiyon -1.10 a. Tablo 4. hep 0 kalıyorsa. yalnızca 1 değerini almaktadır ve çarpımlar teriminde. xi değişkeninin aldığı değerler değişmeyip. Tablo 4.tip kanonik açınımında bütün terimleri 1 olan. xi değişkeni çarpımlar teriminde görülmez. hep 1 kalıyorsa. n bağımsız değişken sayısı olmak üzere. Yani x'1x'2x'3x4 + x'1x'2x3x4 + x'1x2x'3x4 + x'1x2x3x4 = x'1x4 (x'2x'3+ x'2x3+ x2x'3+ x2x3) = = x'1x4 dür. Örneğin Tablo 4. bu değişken xi olarak çarpımlar teriminde görülür. x4 değişkeni ise. 1 e eşit. minimal fonksiyon.11 de karnaugh diyagramıyla verilen f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 fonksiyonu. x2 ve x3 değişkenleri. mertebeden alt küp 53 . çarpımlar terimi x’1x4 te görülür. 1 ve 3 mertebeden küpler ve ilgili çarpımlar terimleri gösterilmiştir. x1x2 x3x4 00 00 01 11 10 x'1x4 1 1 01 11 10 x1x2 x3x4 00 00 01 11 10 1 x'1x2x'3 1 x'2x3x4 01 1 1 11 10 x1x2 x3x4 00 00 1 01 11 10 1 1 1 x'2 01 11 1 1 1 1 x1 10 1 1 1 1 1 1 4. söz konusu alt küpteki doğru minterimler için. kaybolurlar. Bir alt küpe karşı düşen çarpılar terimlerinin bulunması: Alt küpe ilişkin doğru minterimler için i. c de 2. Bu 2 değişkenli fonksiyon. hem 0 hem de 1 değerini aldıkları için. x4 olarak görülür. x1 ve x4 değişkenleri bütün karelere ilişkin terimlerde ortaktır. Karnaugh diyagramındaki alt küpteki doğru minterimler için x1 değişkeni. seçilmiş çeşitli alt küplerden yararlanılarak bulunabilir. x2 ve x3 ün bütün permütasyonları da söz konusu terimlerde görülür. iki 1.10 a da Karnaugh diyagramı ile verilen fonksiyon için.3 Karnaugh diyagramlarıyla minimal fonksiyon(ların) bulunması Karnaugh diyagramıyla verilen bir fonksiyona eşdeğer.10.10. ortak (n-m) değişken parçası ile m değişkenin bütün permütasyonları görülür. bu alt küpteki doğru minterimler için. yani çarpımlar teriminde görülmezler. (n-m) m değişkenli bir çarpımlar terimiyle ifade edilebilir. daki 1.3. hep 0 değerini almaktadır ve x’1. Çünkü alt küpte bulunan 2 terimde. Çeşitli mertebeden alt küpler ve onlara karşı gelen çarpımlar terimlerine örnekler. hem 0 hem de 1 olabiliyorsa. bu değişken x’i olarak çarpımlar teriminde görülür.

minimum sayıda. 2 ve 3. Çarpımlar terimleri sayısı. maksimum mertebeli asal bileşenler ilave edilerek minimal fonksiyon bulunur. olasıdır ve yararlı olabilir. 1. Bir doğru minterimin. adımlarda olduğu gibi. olası en büyük mertebeden. Mertebe alt küpe karşı düşen. birinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. O halde minimal fonksiyon. birleştirilmiş çarpımlar terimleri. a+a=a teoremi dolayısıyla. ilgili alt küpün mertebesiyle belirlenir. Temel asal bileşenlere karşı düşen alt küplerin alınmasından sonra. minimum sayıda. 4. Üçüncü ve dördüncü mertebeden alt küplere ilişkin temel asal bileşenler varsa . bütün 1 li kareleri örten alt küpler seçilerek bulunur. ilave asal bileşenlerle. ikinci mertebeden yalnızca bir alt küpe girdiğini varsayalım. Hiç bir alt küpe veya 0. bir alt küp. 2. Böyle doğru minterimlere ilişkin. 5. Mertebeden altküpe giren. minimal fonksiyon için seçilmemelidir. Her bir çarpımlar terimindeki değişken sayısı da.minimal fonksiyona. Örnek fonksiyon. bir temel asal bileşendir ve minimal fonksiyona alınırlar. aksi taktirde bulunan minimal fonksiyon. 54 . Fonksiyonun bütün doğru minterimlerinin. Ayrıca bu doğru minterim. x1x2 x3 00 0 1 1 1 01 11 10 1 x'2x'3 x'1x'2 Aynı bir doğru minterimin birden fazla alt küpte görülmesi. henüz örtülmemiş doğru minterimleri örten . Daha büyük bir alt küp tarafından kapsanan. daha büyük mertebeden bir başka alt küp tarafından örtülmesin. verilen fonksiyona eşdeğer olmaz.4. alınırlar. Görüldüğü gibi eşdeğer bir fonksiyon . 1 lerden oluşan alt küplere karşı düşen çarpımlar terimleri toplamı biçiminde yazılabilir. 1. Ayrıca bu doğru minterim. Tablo. Böyle doğru minterimlere ilişkin. örtülmüş olması gerekir. seçilen alt küpler sayısı kadardır. Çünkü a+ a = a özelliğinden yararlanılarak f = x'1x'2x3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2x3+ x'1x'2x'3+ x'1x'2x'3+ x1x'2x'3 = x'1x'2(x3+ x'3)+ x'2x'3(x1+ x'1) = x'1x'2+ x'2x'3 olur. birleştirilmiş çarpımlar terimleri. hiç bir zaman. girmeyen doğru 2. kendisi) minterimler temel asal bileşenlerdir ve minimal ifadeye alınırlar. Bir doğru minterimin.11.için f = x'1x'2+ x'2x'3 minimal fonksiyonuna dönüşür. bir temel asal bileşendir ve minimal fonksiyona alınırlar. daha büyük mertebeden bir başka alt küp tarafından örtülmesin. Karnaugh diyagramlarından yararlanılarak minimal fonksiyonun bulunması işlemi adım adım şöyle özetlenebilir. 3. Mertebe alt küpe karşı düşen.

Bir fonksiyonun.4. benzer biçimde. Adım adım tutulacak yolla da bu sonuca varılabilir. en yüksek mertebeden alt küplere karşı düşen asal bileşenler x'1x'3x'4. Adım adım gidildiğinde çizikli olarak gösterilen alt küpten gelen x1x2 teriminin gereksiz oluğu anlaşılır. çarpımlar toplamı için verilen bu yöntem. Örnek fonksiyon. Aynı bir fonksiyona ilişkin farklı indirgemeler.13 deki örnekte de hemen büyük mertebeli alt küplerin seçilmemesi gerektiği gösterilmektedir. Aynı fonksiyon 2.12. Bu temel asal bileşene ilave etmemiz gereken. tabloda gösterilen alt küpler için minimal olarak f = x'1x'3x'4+x1x'2x'3+x2x4 biçiminde elde edilir. Tablo. Bu halde fonksiyonun 0 değerini aldığı doğru maxterimler 55 . Tablo 4. O nedenle (x2x4 ) temel asal bileşendir ve minimal fonksiyonda görülmelidir. Yalnızca temel asal bileşenlerden minimal fonksiyon f = x'1 x'3 x'4+x2 x'3 x4+x'1 x3 x4+ x'1 x3 x4 olarak bulunur. x1x2 x3x4 00 1 00 01 11 10 x'2x'3x'4 x2x4 x'1x2x'3 x1x'3x4 01 1 1 1 1 1 11 10 1 1 x1x2 x3x4 00 1 00 01 11 10 x'1x'3x'4 x2x4 x1x'2x'3 01 1 1 1 1 1 11 10 1 1 f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 f = x'1x'3x'4+x1x'2x'3+x2x4 aşağıdaki biçimde f = x'2x'3x'4+x'1x2x'3+x1x'3x4+x2x4 yazılabilir. x1x2 x3x4 00 1 00 01 11 10 1 01 1 1 1 1 1 1 11 10 x'1x'3x'4 x2x'3x4 x'1x3x4 x'1x2 x2x3x'4 Tablo 4.Yöntemin daha iyi anlaşılabilmesi için aşağıda iki örnek verilmiştir. Örneğin f(0111) = 1 ve f(1111) = 1 doğru minterimleri yalnızca (x2x4 ) ikinci mertebeden alt küpü tarafından örtülmektedir ve başka daha yüksek mertebeden bir alt küp tarafından örtülmemektedir.4.13. ilk diyagramda seçilen alt küpler için Tablo.12 de Karnaugh diyagramıyla verilen fonksiyon. toplamlar çarpımına da uygulanabilir. x1x'2x'3 dür. minimum sayıdaki.

gösterilen alt küpler için toplamlar çarpımı biçiminde minimal olarak f = (x'1+x2'+x4) (x1+x2+x'4) (x2+x'3) (x'3+x4) elde edilir. 14. (0) lardan oluşan bir alt küpe karşı gelen toplamlar çarpımı. 12. Birici kanonik açınım için durum tersi idi. Kısmen belirlenmiş fonksiyonlar (Don't care functions): S → S e bir n fonksiyon. Alt küpe ilişkin kareler için değişken (0) olarak sabit kalıyorsa. 14 ve 56 . 2.3. bu fonksiyona kısmen belirlenmiştir denir. Kısmen belirlenmiş fonksiyon dememize rağmen fonksiyon tamamen belirlenmiş bir bağıntıdır ancak bazı domen elemanları için fonksiyonun aldığı değer 0 da 1 de olabilir( keyfi). Tip kanonik açınımlara ilişkin minimal fonksiyonlarının hangisinin tercih edileceği genelleştirilemez. f1 = Σ 1. 7. 4.14. Tablo 4. İkinci tip kanonik açınıma ilişkin minimal fonksiyon bulunurken.4.7. bir başka deyişle keyfi sayısı k ise k fonksiyonlardan herhangi biri kısmen belirlenmiş fonksiyondan. ve 2. örneğin f2 = Π 3. 5 + Σk 7. 13. x1x2 x3x4 00 00 01 11 10 0 0 0 0 0 0 0 01 11 0 10 x'1+x'2+x4 x1+x2+x'4 x2+x'3+x'4 x'3+x4 1. S kümesindeki herhangi bir elemanı alabiliyorsa. keyfi minterimler ayrı iki grupta belirtilerek gösterilir. (1) olarak sabit kalıyorsa. 15 ile verilen fonksiyonlara ilişkin Karnaugh diyagramları Tablo. toplamlar teriminde bu değişkenin kendisi. 8. Kısmen belirlenmiş fonksiyonlar. 9 . Bir başka deyişle fonksiyon bazı tanım elemanı için keyfi (0 da 1 de olabiliyorsa) ise.4. toplamlar teriminde bu değişkenin tümleyeni görünür.4 Kısmen belirlenmiş minimalleştirilmeleri fonksiyonlar ve karnaugh diyagramlarıyla n Tanım 4. Tablo. İkinci bölümde tanımlanan tamamen belirlenmiş bağıntı ile bu tanım karıştırılmamalıdır. tip açınıma ilişkin minimal fonksiyona örnek. bu fonksiyona kısmen belirienmiştir denir.için alt küpler düşünülür. tanım kümesi S deki bazı elemanlar için.14 de verilen fonksiyon. olası 2 kastedilmektedir. belirlenmiş doğru mintermlerle. Πk 5. birinci tip kanonik açınım dakine benzerdir.15 de verildiği gibidir. 3.

16.11.3.4.8.12.11. Örneğin Tablo . 6. 7.4. +3 koduna dönüştüren 4 girişli. x1 0 1 2 3 4 5 x2 x3 x4 f1 f2 f3 f4 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 1 1 1 1 1 k k k k k k 0 1 1 1 1 0 0 0 0 1 k k k k k k 1 0 0 1 1 0 0 1 1 0 k k k k k k 1 0 1 0 1 0 1 0 1 0 k k k k k k 3 4 5 6 7 8 9 10 11 12 k k k k k k Çıkış fonksiyonları sırasıyla f1= ∑ 5.12. x1x2 x3x4 00 00 01 11 10 1 1 01 11 k k k k 10 k x1x2 x3x4 00 00 01 11 10 0 01 11 10 k 0 k k k 0 f1= ∑ 1.11.8 + ∑ k 10.14.5 + ∑k 7.15 f3= ∑ 0. Kısmen belirlenmiş fonksiyonlara örnek.14.15 f2= ∑ 1.2. örnek: 10 tabanında (0-9) a kadar rakamlara ilişkin ikili kodu (BCD).12.14 f2= ∏ 3. 8.15 f4= ∑ 0.13.7.15 Karnaugh diyagramında uygun alt küplerin seçimi sonucu varılan minimal fonksiyonlar Tablo 4.13.13.12. 9 + ∑ k 10. kısmen belirlenmiş bir fonksiyon gerçekte 2k fonksiyonu temsil eder.2.17 de verilmiştir. 4. 4 çıkışlı bir kombinezonsal devreyi temsil eden fonksiyonlara ilişkin doğruluk tablosu Tablo 4.14.8 + ∑ k 10.3.4.9 ∏ k 5. 57 . 9 + ∑ k 10.14.15 te 25 = 32 tane fonksiyon temsil k edilmektedir. Tablo.12.4. 3.14. Kısmen belirlenmiş fonksiyonlara ilişkin örnek. 7.15 k keyfi değer sayısı olmak üzere. Minimal ifadenin bulunmasında keyfi değerler belirlenerek 2 lık gruptan minimal olan seçilmiş olur.6.16 da verilmiştir.11.13.Tablo.15.13.

• Problemin sözle tanımı. doğruluk tablosunun bulunması. sonra diğer gereksinimleri de 58 . x1x2 x3x4 00 00 01 11 10 01 11 k=1 1 1 1 x2x4 x2x3 x1 k=1 10 1 1 x1x2 x3x4 00 00 01 11 10 1 1 1 01 1 11 k=1 k k k x2x'3x'4 x'2x3 x'2x4 k=1 k=1 1 10 k=1 k=1 k=1 k=1 f1=x1+x2x4+x2x3 x1x2 x3x4 00 00 1 01 11 10 x'3x'4 1 1 01 1 11 k=1 k k=1 k=1 k k x3x4 10 1 x1x2 x3x4 00 00 1 01 11 10 1 x'4 f2=x2x'3x'4+x'2x4+x'2x3 01 1 11 k=1 k k 1 k=1 k 1 10 1 f3=x'3x'4+x3x4 f4=x'4 Alt küplerin seçimi maksimum mertebeli minimum sayıda küp oluşturabilmek için keyfi olan değerler saptanarak yapılmıştır. • Minimal fonksiyon(lara) a karşı düşen devrenin çizilmesi. başlangıçta da değinildiği gibi. bağımsız giriş değişkenlerince belirlenen. Sentezi istenen devreden beklenen. • Doğruluk tablosuyla belirlenen fonksiyon(lar)un indirgenmesi ve minimal fonksiyon (lar)un bulunması.Tablo. Bu nedenle.bulunmasına ilişkin yöntemler üzerinde duruldu. 4. • Her bir çıkış değişkeninin (fonksiyonunun). yalnızca kapı sayısının minimum olması değildir. Bir kombinezonsal devrenin sentezine ilişkin adımları şöyle sıralayabiliriz.4 Kombinezonsal devre sentezi Bu bölümün başlangıcında. Oysa sentez işlemi indirgeme işleminin dışında başka adımları da içerir. giriş çıkış ilişkisinden yararlanarak giriş değişkenlerinin ve çıkış değişken(leri)nin [fonksiyon(ları)nun] sayısının saptanması. önce minimal eşdeğer fonksiyona karşı düşen minimum elemanlı devreler gerçekleştirilip.Kısmen belirlenmiş fonksiyonların Karnaugh diyagramında minimalleştirilmesi. Artık bu minimal fonksiyonlar tamamen belirlenmiş fonksiyonlardır. bir Boole fonksiyonuna eşdeğer minimal fonksiyonun -ki gerçeklendiğinde minimal sayıda kapı elemanı içerir.4.17.

iki giriş iki çıkış vardır. ilgilenilen bitlerin toplamı ve bir sonraki bitlerin toplamında kullanılacak eldedir. bitlerin toplanmasını. Ara bitlerin toplamını ise. O nedenle seri toplayıcılar ardışıl devre olarak gerçekleştirilebilir. bir sonraki bitlerin toplamına eklenmesi gerekir. paralel toplayıcı ve kod dönüştürücülerinin minimal elemanlı sentezini inceleyelim. hücresel olarak üç girişli ve iki çıkışlı düşünebiliriz. her bir bite ilişkin elde' nin bir yerde tutularak. Girişler. toplanacak sayıların en az ağırlıklı bitleri. En az ağırlıklı bitlerin toplanmasında. ilaveler yapılması gerekir. tasarımcı için çeşitli alternatifler ortaya çıkabilmektedir. çıkışlar ise. Bu nedenle seri toplama yapabilmek için. Paralel toplayıcıda bütün bitler aynı anda uygulanır ve çıkışa ilişkin bütün bitler aynı anda görülür(devrenin gecikme süresi kadar sonra). Bu fonksiyonların gerçekleştiren beş alternatif devre Şekil 4. yukarıda açıkladığımız minimal fonksiyona karşı düşen devreye daha iyi birer alternatif olacaklardır. Çıkışlar ise.2 de verilmiştir. Tablo 4. ilgilenilen ağırlıklı bitler ve bir evvelki bitten gelen eldedir. Bu tutma işi bellek elemanı ile yapılır. Seri toplayıcıda ise. Göreceğiz ki seçeceğimiz devreler. bu bitlere ilişkin toplam ve bir sonraki bitlerin toplamında kullanılacak eldedir. iki tabanındaki sayıların önce en az ağırlıklı bitleri devrenin girişine gelir ve bunların toplamı olan bit çıkışta görülürken. Göreceğiz ki tam toplayıcıları yarı toplayıcılardan elde edebilir. Görüldüğü gibi en basit bir devrenin gerçekleştirilmesinde.1 Paralel toplayıcının sentezi İki tabanında iki sayının toplamı seri veya paralel gerçekleştirilebilir. 4. Girişler.18 deki gibidir.4. Yarı toplayıcı Yukarıda tanımlandığı gibi iki giriş ve iki çıkışlı olan yarı toplayıcının doğruluk tablosu aşağıdaki Tablo 4. Şimdi iki örneği. Paralel toplamada. ayrı birer hücre olarak düşünebiliriz. 59 . Birinci olarak düşündüğümüz hücre yarı toplayıcı (half adder) ikinci düşündüğümüz hücre ise tam toplayıcı (full adder) olarak adlandırılır.olabildiğince karşılayabilecek biçimde.18 Yarı toplayıcının doğruluk tablosu x 0 0 1 1 y 0 1 0 1 S 0 1 1 0 C 0 0 0 1 Bu tabloya göre çıkış fonksiyonları S = x' y + xy' C = xy dir. bir sonraki ağırlıklı bitlere eklenecek olan elde de bir başka çıkış olanak görülür.

60 . buna göre bir sonraki basamağa için elde ve toplam çıkış fonksiyonlarına ilişkin doğruluk tablosu aşağıda Tablo 4. (e) de ise en basit yapı görülmektedir. C ise bir sonraki bitlerin toplamında kullanılacak eldeyi gösterir. S ve C ortaklığı S=(C+x’y’)’ C=xy x y d. S ve C ortaklığı S=(x+y)(x’+y’) C=(x’+y’)’ S C e. b de S nin ikinci C nin birinci tip açınımı düşünülerek gerçekleme yapılmıştır. Hangileri olabileceğini düşününüz.x y' x' y x y C S x y x' y' x y C S a.19 da verilmiştir. Fonksiyonları farklı biçimlerde ifade ederek daha fazla alternatif gerçekleştirmeler yapmak mümkündür. Tam toplayıcı Üç girişli iki çıkışlı tam toplayıcının ne olduğunu daha önce tanımlamıştık. S toplanacak bitlerin toplamı. S için ikinci tip açınım C için birinci tip açınım C=xy x x' y' x y C S y x' y' C S c. (c) de S ve C nin ortaklığı. (d) de yine S ve C nin ortak kısımları değerlendirilmiştir. x ve y toplanacak bitler z te bu bitlere ilişkin elde yi göstermektedir.2 Yarı toplayıcı için birbirinin alternatifi olabilecek dört devre Şekil 4. S=x⊕y. Görüldüğü gibi bu gerçekleşmede yukarıda işlediğimiz minimal fonksiyona karşı gelen devre seçilmemiştir. C=xy Şekil 4. S ve C için birinci tip açınım S=xy’+x’y S=(x+y)(x’+y’) C=xy b. tip açınımları.2 a da fonksiyonların 1. S' = (x'y+xy')' = x'y'+xy bağıntısından yararlanılmıştır.

C için ise.2 Kod dönüştürücü sentezi Kısmen belirlenmiş Boole fonksiyonların indirgenmesine ilişkin verdiğimiz örnek ikili kodlanmış ondalıklı sayıları +3 koduna dönüştürüyordu.4. Oysa aynı fonksiyonları aşağıdaki bağıntılardan yararlanarak iki yarı toplayıcı ve iki girişli bir VEYA kapısıyla Şekil 4.Tablo 4. iki girişli üç VE kapısı ile üç girişli bir VEYA kapısına gereksinimi vardır. Tam toplayıcının çıkış fonksiyonlarına ilişkin doğruluk tablosu x 0 0 0 0 1 1 1 1 y 0 0 1 1 0 0 1 1 z 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 C 0 0 0 1 0 1 1 1 S ve C fonksiyonlarına ilişkin Karnaugh diyagramları ve indirgenmiş fonksiyonlar Tablo 4. 61 . S için üç girişli dört VE kapısına ve dört girişli bir VEYA kapısı gerekir. Doğruluk tablosu ve indirgenmiş çıkış fonksiyonları aşağıdaki gibi bulunmuştu.19.3 teki gibi elde etmek mümkündür.3 İki yarı toplayıcı ve bir VEYA kapısı ile gerçekleştirilen tam toplayıcı 4. S= z'(xy'+x'y)+z(xy'+x'y)'= z'(xy'+x'y)+z(x'y'+xy)= xy'z'+x'yz'+xyz+x'y'z=(x⊕ y)⊕ z C= zxy'+zx'y+xy = z(xy'+x'y)+xy= (x⊕ y)z+xy x y S C z x y z yarı toplayıcı yarı toplayıcı S C Şekil 4. Tablo 4.20 Tam toplayıcıya ilişkin indirgenmiş çıkış fonksiyonları xy z 0 1 00 01 1 1 1 11 10 1 xy z 0 1 00 01 11 1 1 1 1 10 xy xz yz S=x’y’z+x’yz’+xy’z’+xyz C=xy+xz+yz Bulduğumuz fonksiyonlar iki seviyeli olarak gerçekleştirilebilir.20 de verilmiştir.

ortak olabilecek kapı elemanları da düşünülerek.f1 = x1+ x2x4+ x2x3 f2 = x2x'3x'4+ x'2x4+ x'2x3 f3 = x'3x'4+ x3x4 f4 = x'4 Bu fonksiyonların gerçekleştirilmesi.4 BCD kodunu +3 koduna dönüştüren devre 62 . f4 x4 x3 f3 x2 f2 f1 x1 Şekil 4.4 te verilmiştir. Şekil 4.

1 de verilmiştir. minimum sayıda kapı elemanı içirmesinden ziyade dış bağlantıların minimum olmasıdır. gösterilecektir.1 GİRİŞ Bu bölümde. Pratikte kullanılan 74283 dört bitlik bir MSI tam toplayıcıdır. Çünkü 8 değişkenli bir Boole fonksiyonunun doğruluk tablosu 28 = 256 satır gerektirir.1 Dört bitlik MSI toplayıcı lojik devresi 63 . bir bitlik tam toplayıcı devresinin. Birinci hücrenin elde girişi 0 dır. Yegane olabilecek bir yöntemden bahsedilemez. MSI ve LSI elemanları sayısal sistemlerin tasarımında kullanılırlar. MSI devre tasarımı genellikle algoritmalara dayandırılarak yapılır. bir Boole fonksiyonun minimum sayıda kapı elemanıyla. iki seviyeli gerçekleştirilmesine ilişkin yöntem üzerinde durmuştuk. Giriş değişkenleri fazla olan Boole fonksiyonların tasarımının daha önce anlatılan klasik yöntemlerle yapılması pratik olmamaktadır. tasarımına ilişkin algoritmalar incelenecek ve bu devrelerin istenileni yapıp yapmadığı. Bunların dışında piyasada MSI (Medium Scale Integrated circuits) ve LSI (Large Scale Integrated circuits) olarak sırasıyla 10-100 ve 100-1000 kapı elemanı içeren yongalarda vardır. piyasada. Çıkışlar her bir hücre girişlerinin toplamı ve bir sonraki hücrenin girişi olacak eldeler dir. Daha fazla biti olan sayıların toplamı için burada verilen MSI elemanlarının kaskad bağlanması gereklidir. demultiplexer devreleri ele alınacaktır. SSI (Single Scale Integrated circuits) yongalar (chip) olarak satılmaktadır. pratikte kullanılan MSI ve LSI elemanların lojik devrelerinin. Çoğullayıcı (multiplexer) devreler. 5. VEYA gibi kapı elemanlarından bir yongada 4 tane TÜMLEYEN kapısından ise 8 tane bulunmaktadır. Bir MSI elamanı içine sığdırılabilen dört tam toplayıcı ile 4 bitlik sayıların toplamı yapılabilmektedir. analiz edilerek. 5. Bu devreyi bir hücre olarak kullanarak tasarlanan.BÖLÜM 5 KOMBİNEZONSAL MSI VE LSI ELEMANLARI Bundan önceki bölümde. MSI elemanlarından beklenen. 4 bitlik bir MSI tam toplayıcı devresi Şekil 5. O nedenle bu gibi fonksiyonların gerçekleştirilmesi bir algoritmaya dayandırılır ve tasarımcının yaratıcılığına bağlı olarak alternatif devreler oluşturulabilir. LSI elemanları olarak ta ROM (Read Only Memory) devreleri ve PLA (Programmable Lojik Array) devreleri incelenecektir. Kullanılan kapı elemanları. A4 B4 A3 B3 A2 B2 A1 B1 C5 C4 C3 C2 c1 S1 S4 S3 S2 Şekil 5. SSI elemanları kullanarak nasıl gerçekleştirildiğini görmüştük.2 Paralel toplayıcı Bundan önceki bölümde. Çünkü yongaların maliyetine tesir eden en önemli öğelerden biri bacak (uç) sayısıdır. kod çözücü (decoder) devreler. VE. MSI elemanı olarak paralel girişli toplama devreleri. karşılaştırma devreleri. Toplanacak sayıların aynı ağırlıklı bitleri birer hücre girişi olarak alınmıştır.

Şimdi bu zamanın ne olduğunu saptamaya çalışalım.1 deki MSI toplayıcıdan görebiliriz. Kaskad bağlı dört tam toplayıcılı MSI elemanındaki gecikme ise bir yarı toplayıcı gecikmesi ile. yarı toplayıcı Ai Bi Gi Ci+1 Ci Pi Si Şekil 5. yani işçilik ve bacak sayısının az olması yani maliyettir. Nedeni Yarı toplayıcıların paralel. Şekil 5. daha önce incelediğimiz. yarı toplayıcı yayılma süresine ilave olarak. c5 elde sinin ne olduğunu bilmek gerek. oluşmasını sağlamaktır. P ve G çıkışları. MSI toplayıcıya. C5 çıkışının görülebilmesi için C4 ün dolayısıyla C3 . G yi ise elde üreticisi (carry generate) olarak isimlendirelim. Buda C5 in elde edilmesine kadar geçen süre olan. bit sayısı daha fazla olan sayıların toplamında. Pi ve Gi çıkışlarını veren yarı toplayıcıdaki gecikmenin toplamı kadardır. yalnızca iki kapı elemanı gecikme süresi sonunda. Şimdi bu devreyi inceleyelim. Bu nedenle gecikme süresini azaltmak için " hızlı elde (look ahead carry)" denen ilave devre kullanılır. belli bir girişe ilişkin çıkışını görebilmek için. Buda şekil 5. bağlantıları yapma işleminin olmayışı.3 Tam toplayıcı devresi Şekil 5.3 te. burada anlattığımız MSI toplayıcı ile.2 de verilmiştir. hiçbir ilave kapı elemanı kullanmadan. tam toplayıcı devresinin lojik devresi görülmektedir. eldelerin ise seri bağlı kaskad bir yapı göstermesidir. Ci+1 elde edilmesi için gerekli süre VE ve VEYA kapılardakini gecikme ile. Sözünü ettiğimiz kod dönüştürücünün MSI toplayıcı ile gerçeklenişi Şekil 5. 2 kapılık gecikmeye inmesi. yani 1/4 üne inmesi demektir. kolayca gerçekleyebiliriz. yarı toplayıcı gecikme süresi sonunda hemen oluşur.3 teki yarı toplayıcının çıkışlarını P (carry propagation) elde yayılması.Daha önce incelediğimiz BCD den +3 koda dönüştürücüyü. BCD giriş A4 A3 A2 A1 0 0 1 1 B4 B3 B2 B1 C1 0 S4 S3 S 2 S1 +3 çıkış Şekil 5. Böyle bir gerçeklemeyle kazancımız. Bundan sonraki amacımız.2 BCD den +3 e dönüştürücünün MSI toplama devresi ile gerçekleştirilişi Eldenin yayılması Yukarıda incelediğimiz paralel toplayıcının. 8 kapı elemanındaki gecikme toplamı kadardır.2 de verilen. girişler uygulanır uygulanmaz. 64 . yayılma zamanına denktir. MSI devredeki 8 kapılık gecikmenin.C2 nin belirlenmesi gerektiğini Şekil 5. bütün elde çıkışlarının. Sözünü ettiğimiz gecikme süresi. her bir bit için iki kapı elemanı gecikmesi kadar artacaktır.

iki kapı elemanı gecikmesi ile. Çarpımlar toplamı biçiminde olan bu ifadeler.B biçiminde genel olarak yazılabilir. Bir önceki Ci ler cinsinden eldeler C2 = G1 + P1 C1 C3 = G2 + P2C2 = G2 + P2 ( G1 + P1 C1 ) = G2 + P2 G1 + P2 P1 C1 C4 = G3 + P3 C3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C1 C5 = G4 + P4 C4 = G4 + P4 G3 + P4 P3 G2 + P4 P3 P2G1 +P4 P3 P2 P1 C1 dir.4 te verilmiştir.C5 P4 G4 C4 P3 G3 P2 G2 P1 G1 C1 C3 C2 Şekil 5. bu tanımlanan Pi .4 İleri bakmalı elde devresi Pi = Ai ⊕ Bi G=A . sonucu verirler.GI değişkenleri ve elde cinsinden genel olarak Si = Pi ⊕ Ci Ci+1 = Gi + Pi Ci biçiminde yazılabilir. Devre Şekil 5. Diğer yandan çıkışlar. Buda bizim varmak istediğimiz sonuç idi. i i i 65 . iki seviyeli gerçekleştirilerek.

elde K ile.4 teki devre ile birlikte oluşturabiliriz Bu yapı. Şimdi daha önce gördüğümüz MSI toplayıcının girişlerine BCD sayılar uyguladığımızda çıkışlarının 0 dan 19 kadar olabileceğini düşünerek.5 te verilmiştir. bir önceki sayamaktan (dijitten) gelebilecek elde için konulmuştur. bir sonraki sayamağa elde (1) taşımak gerekir. C1 A1 B1 P1 G1 A2 B2 S1 P1 C2 P2 İleri Bakma Devresi C3 P3 S3 P2 G2 S2 A3 B3 P3 G3 A4 B4 P4 G4 C4 P4 S4 C5 Şekil 5. sonuçtan 10 çıkarıp kalanı toplam sayamak olarak yazıp.Şimdi ileri bakmalı paralel toplayıcı(Look ahead carry) MSI in lojik devresini Şekil 5. on ve iki tabanlarının dönüştürülmesine göre çok daha kolay olmasıdır. Alternatif olarak. 1111100100 biçiminde bulunur. Oysa 999 BCD karşılığı 9 un iki tabanındaki karşılığı olan 1001 in yan yana üç defa yazılmışı 1001 1001 1001 dır. binary coded decimal) toplanıp. uygulamadaki 74182 tümleşik devresinin temelidir ve Şekil 5. ikili çıkışlar toplam Z . Bu yöntemin seçilmesinin nedeni BCD ve iki tabanındaki sayıların birbirine dönüştürülmesinin. Bu durumda iki sayamağın (dijitin) toplamı 10 dan fazla ise sonuçtan 10 çıkarıp elde oluşturmak gerekir. ard arda 2 ye bölme işlemi yapıp kalanların yazılması sonucunda. her zaman iki tabanında yapılıp. Örneğin 999 sayısı iki tabanındaki karşılığı. çıkış sayısının BCD sayıya nasıl dönüştürülebileceğini inceleyelim. Yani iki sayamağın (dijitin) toplamı 10 dan fazla ise. BCD çıkışlar toplam S ve elde C ile gösterilmiştir.5 İleri bakmalı bir paralel toplayıcı lojik devresi İkili kodlanmış onlu toplayıcılar (Binary coded decimal adder) Toplama işlemi. on tabanındaki bir sayının. BCD sonuçların on tabanında gösterilmesi. her bir sayamağı (dijiti) iki tabanında ( ikili kodlanmış onlu. birinci bölümde anlatıldığı gibi. 9 a kadar çıkışlar ikili ve BCD de aynıdır ve 66 . Görüldüğü gibi BCD için dönüşüm işleminin kolaylaşmasına karşılık bit sayısı iki fazladır. Sonuncu 1. elde si de bulunarak yapılır. her bir dijit için yedi bölümlü gösterici (seven segment display) kullanılarak yapılır. BCD iki sayının toplamı en fazla 9+9+1=19 sonucu verebilir. Bu dönüşüm aşağıda tablo biçiminde verilmiştir. sonra on tabanına dönüş biçiminde olmaz.

Z'ler bağımsız değişkenler olmak üzere.çift çizgi ile ayrılmıştır. A4 A3 A2 A1 B4 B3 B2 B1 K Z4 Z3 Z2 Z1 C 0 0 S4 S3 S2 S1 Şekil 5. (20-31) arasındaki girişler hiç uygulanmayacaktır. K ve Z ler cinsinden ifade etmek ve bu durumda Z ten 10 çıkarmaktır. Bunun dışında Z=10-15 arasında da C=1 olmalıdır. K 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 Z4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 Z3 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 Z2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 Z1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 C 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 S4 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 S3 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 S2 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 0 S1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Z+6 Görüldüğü gibi K=1 iken C=1 dir. C=1 iken toplamdan 10 çıkarma işlemi. O halde C = K+Z4Z3 +Z4Z2 dir. 6 ilave etme için ayrıca bir ikili toplayıcı kullanılabiliriz. S çıkışlarına 6 ilave etme işlemine denktir. Şekil 5. Amaca ulaşmamız için C=1 olduğu durumları. 10 ve daha yukarı olan çıkışlarda BCD nin aldığı değerlerden 10 çıkarılmış sonuç yazılmış ve elde 1 olmuştur. En büyük sayı en fazla 19 olabileceğine göre. yani aynı sonucu verir. O nedenle bu girişlere karşı düşen çıkışlar K (keyfi) alınmıştır. Bu sonucu beş değişkenli bir Karnaugh diyagramıyla da görebilirdik.6 da iki ikili toplayıcı ve elde yi veren üç kapı elemanı ile bir BCD toplayıcı devrenin lojik devresi verilmiştir. 10-15 te (1) olan diğer yerlerde (0) olan bir fonksiyon düşünsek.6 BCD toplayıcı 67 . bu fonksiyonun indirgenmiş hali Z4Z3 +Z4Z2 olur.

ve bildiğimiz yöntemlerle bu devreye karşı düşen fonksiyonun indirgemesini elle yapmak pratik değildir. En ağırlıklı bitler birbirine (x4 = 1) eşit ve (A3B'3=1) ise yine A > B dir. B2= 0(A2B'2= 1) veya.7 de yukarıda ifadelere karşı düşen devre verilmiştir. ve A = B iken Ç1 = 0 Ç2 = 0 Ç3 = 1 dır. Benzer akıl yürütme ile A < B çıkışı için Ç2 = A'4B4 + x4 A'3 B3 + x4 x3A'2B 2 + x4 x3 x2A'1B1 ifadesi bulunabilir.2. algoritmik olan hücresel yapı tüm devre üretimine daha uygun olacaktır. B1= 0(A2B'2= 1) dır.3 Karşılaştırma devresi Karşılılaştırma devresi. A4= B4 ve A3= B3 ve A2= B2 ve A1= 1. 74283 tasarlanmıştır. B3= 0(A3B'3= 1) veya iii A4= B4 ve A3= B3 ve A2= 1. Girişler A=A1A2A3A4 ve B=B1B2B3B4 karşılaştırılacak dörder bitlik sayılar. aksi halde 0 değerini alır. A4= B4 ve A3= 1. A ve B sayılarının eşitliğini yakalayabilmek için Xi = AiBi + A'iB'i i = 1. Klasik anlamda probleme bakarsak 28 =256 farklı giriş vardır. B ninki 0 ise (A4B'4 = 1) A > B dir. çıkışlar da (A > B) için Ç1 = 1 Ç2 = 0 Ç3 = 0. iv. Burada incelediğimiz BCD toplama devresini. en az ağırlıklı bitlerin karşılaştırılmasına kadar devam eder. tek bir tümleşik devre. O nedenle algoritmik hücresel çözümler daha avantajlıdır. B4= 0 (A4B'4=1) veya ii.Yukarıda incelediğimiz temel alınarak. eğer A nınki 1. (x) lerin dördünün birden 1 olması A = B olduğunu gösterir Yani Ç3 = x1 x2 x3 x4 = 1 ise A=B dir. 5. (A < B) için Ç1 = 0 Ç2 = 1 Ç3 = 0. diğer dördü diğer sayıyı ve biride elde ) devreler gerçekleştirecektik. büyük ve eşitlik durumlarını belirlerler. Yani yukarıda verilen gibi iki MSI elemanı ve üç kapı elemanı tek bir MSI olarak oluşturulmuştur. Çünkü A ve B ye ilişkin karşılıklı bitlerin eşit olması durumunda bu ifade 1. sekiz girişindeki 4 bitlik iki sayıyı karşılaştırarak. Şekil 5. Bilgisayarla yapmak mümkün olsa bile . ikinci ikili toplayıcı daha da basitleştirilerek. Yani Ç1 = A4B'4 + x4 A3B'3 + x4 x3A2B'2 + x4 x3 x2A1B'1 ifadesi 1 ise A > B dir.4 ile tanımlanan x değişkenlerini incelemek yeter. A > B için ise önce en ağırlıklı bitleri karşılaştırmalıyız. Buna karşı gelen Boole fonksiyonların doğruluk tablosu 29 = 512 satırdan oluşacaktı. Bir başka deyişle A > B nin sağlanması için i. benzer biçimde. klasik yöntemle yapmaya kalksaydık. üç çıkışında küçük. A4= 1.3. Bu yapı en kötü ihtimalle. 9 girişli (dördü bir sayıyı. Üçüncü çıkış belirlenmiş oldu. 68 .

Bir başka deyişle çıkışlar mintermleri belirlemektedir. n girişin alabileceği her bir giriş permütasyonu için çıkışlardan yalnızca biri 1.7 Karşılaştırma devresi 5.8 de 3x8 (3x23 ) lik bir çözücü devresi verilmiştir.A4 B'4 A'4 B4 A3 B'3 A'3 B3 Ç1 A>B A2 B'2 A'2 B2 X2 X3 X4 A1 B'1 A'1 B1 X1 A<B Ç2 Ç3 A=B Şekil 5. diğerleri ise 0 olur.4 Çözücüler (Decoders) Çözücüler n girişli 2n çıkışlı devrelerdir. 69 . Şekil 5.

n n değişkenli m tane Boole fonksiyonu bir tane n x 2 çözücü ve m tane VEYA kapısıyla gerçekleştirilebilir. doğru minterm sayısı k olan bir Boole fonksiyonu. 4. iki seviyeli olarak çözücülerle gerçekleştirilebilir. Hatta genelleştirme yapılarak.7 olsun.9 İki fonksiyonun bir çözücü kullanılarak gerçekleştirilmesi 70 . iki Boole fonksiyonunu bir MSI çözücü ile gerçekleştirelim. Fonksiyonlar f1 = ∑ 1. 0 1 2 3 4 5 6 7 f1 x1 x2 x3 20 21 22 3x8 Çözücü f2 Şekil 5.8 3X8 çözücü devresi Boole fonksiyonlarının çözücüler kullanılarak gerçekleştirilmesi n n n x2 lik bir çözücü. Bir örnek olarak üç değişkenli.9 da devre verilmiştir. 2. 2. Her birinde 4 doğru minterm olduğuna göre dört girişli iki VEYA kapısına gerek vardır. herhangi bir n değişkenli Boole fonksiyonu. n x 2 lik bir çözücü ve k giriş yelpazesi olan bir VEYA kapısıyla gerçekleştirilebilir. 5 f2 = ∑ 0. Şekil 5. n n değişkenli. 5.x1 x2 x3 m0=x'1x'2x'3 m1=x'1x'2x3 m2=x'1x2x'3 m3=x'1x2x3 m4=x1x'2x'3 m5=x1x'2x3 m6=x1x2x'3 m7=x1x2x3 Şekil 5. olabilecek bütün 2 minterimi oluşturacağına göre.

Eğer yalnızca üç beş tane fonksiyon gerçekleştirmesi söz konusu ise. x1 ve x2 girişleri de sanki kontrol girişleriymiş gibi de düşünebiliriz. Bu sırada üstteki çözücü çalışmaz ve çıkışları 0 dır. SSI sentezdeki indirgeme yapılarak bulunan lojik devrenin. mevcut MSI elemanlarını kullanmak hem zaman hem de işçilik tasarrufu sağlanır. Bu sırada alttaki çözücü çalışmaz ve bütün çıkışları 0 dır. bu çözücü çıkışında gözlenir. x4 = 0 iken yukarıdaki çözücü çalışır ve m0 dan m7 ye kadar mintermler çıkışında gözlenir. sözü edilen tasarruflar göz önünde tutulmuştur.Fonksiyonların çözücüler kullanılarak gerçekleştirilmesinde bir indirgeme sorunu yoktur. 71 . Örneğin aynı fonksiyondan çok sayıda üretilecekse. Bu işlev haberleşmede kullanılan demultiplekser (demultiplexer) işlevidir. Bu durumda kontrol girişinin karşı düştüğü minterm çıkışı E girişinin değerini alır. Şekil 5. sanki E normal giriş.11 de iki tane 3x8 lik çözücü kullanılarak gerçekleştirilen. aksine bu giriş 1 iken ise çözücü normal çalışma işlevini yerine getirir.10 da böyle bir çözücü ve doğruluk tablosu verilmiştir. Buna karşılık çözücünün içinde kapı ve giriş / çıkış yelpazesi açısından da hiçbir tasarruf yapılmamıştır. giriş sayısı daha fazla olan çözücülerin elde edilmesine de yarar. SSI veya MSI elemanlarından hangisinin tercih edilerek gerçekleştirilme yapılacağı koşullara bağlıdır. Yanlış minterim sayısı doğru minterm sayısından az ise. VEYA kapısı giriş yelpazesinde tasarruf sağlanabilir. tüm devre olarak gerçekleştirilmesi daha uygun olur. E x 1 x2 x1 x2 2x4 çözücü m0 m1 m2 m3 0 1 1 1 1 k 0 0 1 1 k 0 1 0 1 m 0 m1 m2 m3 0 1 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 1 E 1x4 demux m0 m1 m2 m3 x2 E x1 Şekil 5. bir de kontrol girişi "enable" vardır ve MSI elemanının çalışmasını kontrol eder. f ' ( f in tümleyeni) gerçekleştirilip VEYA yerine TÜVEYA kapısı kullanılarak. Devrede bütün VE kapılarının girişlerine bu kontrol girişi bağlanarak istenen işlev yerine getirilebilir. Bir başka diyişle E girişine gelen bilgi dört çıkıştan istenenine verilebilmektedir.10 Kontrol girişli bir çözücü ve alternatif yorumu: demultiplekser Bu çözücüyü. SSI elemanlarıyla yapılacak sentezde ise. Bu giriş 0 iken minterm çıkışlarının hepsi 0 olur. Şekil 5. Pratikte kullanılan MSI çözücülerin. Çözücülerdeki kontrol girişi. 4x16 lık bir çözücü devresi verilmiştir. x4 = 1 olduğunda ise alttaki çözücü çalışır ve m8 den m15 e kadar minterimler. indirgeme ile. giriş sayısı az olanlar çözücüler kullanarak.

Bu n devrelerin giriş sayısı 2 . Görüldüğü gibi bu yapıda n x 2 (n = 2)lik bir dekoderin . mux ın tek bir çıkışına. 2 sayıdaki n VE kapısına n tane bağımsız giriş bağlanmıştır. 2 Şekil 5. seçme girişlerinin her bir n permütasyonu VE kapılarıyla oluşturulurken bu kapıların girişlerine 2 mux girişleri ayrı n n ayrı bağlanmıştır. istenen sırada. 5. Lojik devre kapsamı içinde n çoğullayıcı 2 girişteki bilgiyi n kontrol girişi (select) ile istenen sırada tek çıkışa aktarmaya yarayan kombinezonsal devrelerdir. çalışmayı kontrol eden bir enable girişi (strobe da denir) vardır. Bu kontrol girişi bir üst mertebeden mux ın bir alt mertebeden iki mux kullanılarak elde edilmesini de sağlar. Enable'ın belli bir giriş değeri için çıkışların hepsi 0 (bazen 1) olur. birden fazla fiziksel bilgi kaynağındaki bilgiyi. Kısaca mux diye bilinirler. blok diyagramı ve doğruluk tablosu Pratikte kullanılan mux ların.12 de 4x1 (2 x1) lik bir mux'ın lojik devresi verilmiştir. Örneğin 8x1 lik bir 72 . çıkış 110 dır. 2 tane VE çıkışı. Hangi girişe (1) gelmişse on girişin iki tabanındaki karşılığı çıkışta görülür. çıkış sayısı ise n dir. Böyle bir devreyi bir uygulama olarak gerçekleyiniz. Söz konusu yapı decoderler de olduğu gibidir.12 4x1 mux lojik devresi. Örneğin 6.x1 x2 x3 x4 3x8 çözücü 3x8 çözücü m0 m7 m8 m15 Şekil 5. diğer giriş değeri için ise mux normal çalışma işlevini yerine getirir. diğerleri 0 olmak zorundadır. dekoderler de olduğu gibi.5 Multiplexer (Çoğullayıcı) devreler Genel olarak çoğullayıcılar. bir VEYA kapısıyla alınmıştır. I0 I1 I2 I3 S1 S0 Z I0 I1 I2 I3 0 1 2 3 S0 S1 S0 S 1 Z 0 0 1 1 0 1 0 1 I0 I1 I2 I3 4x1 mux Z Şekil 5. Girişlerden biri 1 iken. tek bir fiziksel bilgi kanalına aktarmaya yararlar. girişe 1 gelmişse.11 İki 3x8 lik çözücüden elde edilen 4x16 lık çözücü devresi Kod çözücünün tersi işlevi yerine getiren devrelere kodlayıcı (encoder) denir.

mux, 2 tane 4x1 lik mux ın enable girişleri kullanılarak elde edilebilir. Çıkışa gelecek kapının ne olması gerektiğini düşününüz. Pratikte birden fazla mux ın, seçme ve enable girişleri ortak olmak üzere aynı MSI elemanında kullanıldığı görülür. Örneğin içersinde dört tane 2x1 mux ın bulunduğu MSI elemanları (74157) ticari olarak vardır. Şekil 5.13 te böyle bir MSI elemanının lojik devresi verilmiştir. A ve B girişlerini farklı kaynaklardan gelen dörder bitlik enformasyon olarak düşünürsek, sanki bu devre, A veya B enformasyonundan birini isteği bağlı olarak seçip aynı bir yoldan (bus) bir başka yere göndermektedir. Böyle bir işlev bilgisayarların alt birimleri arasında veri alış verişinin, ortak bir hat üzerinde yapılmasında faydalı olur.
A0 Z0 A1 Z1 A2 Z2 A3 Z3 B0 E B1 B2 B3 (select) S (Enable) E 1 0 0 S x 0 1 Z hepsi 0 A B

Şekil 5.13 dört 2x1 lik mux tan oluşan lojik devre Mux larla Boole fonksiyonlarının gerçekleştirilmesi Bundan önceki bölümlerde gördüğümüz gibi, dekoder ve mux larda mintermler oluşturulmakta, dekoderlerde ayrıca bir VEYA kapısı kullanılarak, herhangi bir fonksiyon gerçekleştirilmekteydi. Mux larda ise bu VEYA kapısı tümleşik devrenin içinde bulunmaktadır. Amacımız mux ları kullanarak bir Boole fonksiyonunun nasıl n gerçekleştirilebileceğini göstermek. n seçicili 2 x1 lik bir mux ile n değişkenli bir fonksiyonu gerçekleştirelim. Değişkenleri seçiciler seçelim. Seçicilerin alacağı her bir değer permütasyonu bir minterimi belirler ve buna karşı düşen mux ta bir giriş vardır. Eğer gerçekleştireceğimiz fonksiyon, bu minterm için 1 ise (doğru minterm) buna karşı düşen girişe 1, 0 ise (yanlış minterm) bu girişe 0 uygulayalım. Aynı işlev bütün giriş değer permütasyonları için tekrarlandığında mux çıkışında istediğimiz fonksiyonu gerçekleştirmiş oluruz. Yukarıda açıklanandan bir adım daha ileri giderek, (n+1) değişkenli bir fonksiyon n n seçicili 2 x1 lik bir mux la gerçekleştirilebilir. Bunun için n değişken seçiciler olarak alınıp, girişlere de 0, 1, xn veya x'n den biri uygulanır. Bir örnek üzerinden gerçekleştirmenin nasıl yapılacağını görelim. Şekil 5.13 te bir örnek fonksiyon ve devresi verilmiştir. Fonksiyon üç değişkenli f = ∑ 1, 2, 6, 7 olduğuna göre 4x1 lik iki seçicili bir mux a gereksinim vardır. X1, x2 değişkenlerini seçiciler olarak seçelim. Doğruluk tablosundan görüldüğü gibi x1, x2 73

değişkenlerinin bir değer permütasyonu için x3 in aldığı 0 ve 1 olmak üzere iki değer vardır. Bu değerler için fonksiyonun aldığı değerler 0, 1, x3 veya x'3 olabilir. Buna göre tabloyu tekrar düzenlersek (Şekil 5.13 te gölgelendirilerek belirtildi). , mux girişlerine ne bağlayacağımız ortaya çıkar. Bu tablodaki sonuca, bir başka düzenlemeyle daha çabuk ulaşabiliriz. Öyle ki sütunları, seçicilerin belirlediği mintermlere karşı düşen girişler; satırları da x3 değişkeni ve tümleyenini gösterecek biçimde bir tablo oluşturulsun. Bu durumda satır ve sütunlara karşı gelen yerler, olabilecek bütün minterimlerdir. Doğru minterimleri bir yuvarlak içine alalım, yuvarlak içinde olmayanlar yanlış mintermler olsun. Buna göre i bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içinde değilse, bu sütuna ilişkin giriş 0, ii. bir sütundaki (bir seçici girişini belirler) mintermler yuvarlak içindeyse, bu sütuna ilişkin giriş 1, iii. bir sütundaki (bir seçici girişini belirler) mintermlerden x3 satırına karşı gelen yuvarlak içinde x'3 satırına karşı gelen yuvarlak içinde değilse bu sütuna ilişkin giriş x1, iv (iii) durumun tersi ise ilgili giriş x'1 olmalıdır. (Şekil 5.13) minter m 0 1
2 3 4 5

x1 0 0 0 0 1 1 1
1

x2 0 0 1 1 0 0 1
1

x3 0 1 0 1 0 1 0
1

f 0 f = x3 1 1 f = 0 x'3 0 f=0 0 1 f=1
1

6
7

x1x2
00 01 10 11

I0 (0)x'3 (1)x3
0 1

I1
2 3

I2
4 5 0

I3
6 7 1

x3 x'3
0 1

x3

x'3

I0 I1 I2 I3 x1

4x1 mux

Z

x2

Şekil 5.13 dört değişkenli bir fonksiyonun 4x1 mux la gerçekleştirilmesi

74

1

x1x2x3
000 001 010 011 100 101 110 111

x4 x'4
0

I0 (0)x'4 (1)x4
0 1

I1
2 3

I2
4 5

I3
6 7 0

I4
8 9

I5
10 11 0

I6
12 13 0

I7
14 15

1

x4

x'4

1

x4

I0 I1 I2 I3 8x1 I4 mux I5 I6 I7 x1 x2 x3

f

Şekil 5.14 f= ∑ 0,1,3,4,8,9,15 fonksiyonunun 8x1 mux kullanarak gerçekleştirilmesi Şekil 5.14 te dört değişkenli bir örnek fonksiyonun 8x1 lik bir mux ile gerçekleştirilmesi gösterilmiştir. Yukarıda örnek üzerinde açıklanan gerçekleştirme yöntemi genelleştirilebilir. Burada en çok ağırlıklı bitlere karşı gelen değişkenlerin dışındaki değişenler seçici girişleri olarak seçilmiştir, mux girişlerine de 0,1 veya en ağırlıklı değişkenin kendisi veya tümleyeni gelmektedir. halbuki herhangi n-1 değişken seçici, kalan değişken giriş seçilerek te, benzer akıl yürütmeyle gerçekleştirme yapılabilirdi. 5.6 Read-Only Memory (ROM) Bu ve bundan sonraki kısımda, ROM (Read Only Memory) ve PLA (Programmable Logic Array) elemanları göreceğiz. Bu elemanlar içinde 100-1000 civarında kapı elemanları bulunduran LSI ( Large Scale Integrated Circuits) devrelerdir. ROM elemanlarını, gördükleri işlevler açısından, iki farklı biçimde inceleyebiliriz. Birincisi birden fazla Boole fonksiyonunun, bir tümleşik devre ile gerçekleştirilmesini sağlarlar. ROM LSI elemanının içinde bir dekoder ile gerçekleştirilecek fonksiyon sayısı n n kadar VEYA kapısı vardır. VEYA kapısı sayısı m olsun. nx2 lik dekoderde 2 VE kapısının çıkışını her bir VEYA kapısına bağlayan, mx2n tane bağlantı vardır. Bu bağlantılar, isteğe göre, açık veya kısa devre yapılabilirler. Diyelim m tane Boole fonksiyonu gerçekleştireceğiz. 1. fonksiyonda hangi doğru minterimler varsa, onlara ilişkin VE kapılarının çıkışları, 1. VEYA kapısının girişlerine, bağlantılar kısa devre yapılarak birleştirilir. Yanlış mintermlere karşı gelen VE kapılarının çıkışları ise açık devre yapılarak VEYA kapısının girişine bağlanmaz. Böylece 1. fonksiyon gerçekleştirilmiş olur. Diğer fonksiyonlar da benzer biçimde gerçekleştirilir. Bağlantıların açık veya kısa devre yapılmaları, üretici firmanın belirlediği yöntemle özel aletler kullanılarak yapılır. n giriş değişkenli m çıkışlı bir ROM elemanın iç yapısı Şekil 5.15 te verildiği gibidir. Böyle bir ROM 2 xm lik ROM olarak adlandırılır.
n

75

Doğruluk tablosundan görüldüğü gibi. sıfırdan kırk dokuza kadar sayıları temsil 5 6 edebilmemiz için de altı çıkış fonksiyonuna gereksinim vardır ( 2 = 32. girişle aynıdır o nedenle ayrıca bir ROM çıkışı 76 . bir bellek elemanı olarak ta düşünülebilir. 6. yalnızca okunabilen bellek işlevini yerine getiren bir eleman olarak ta görebiliriz. çıkış ise 3. Ele alacağımız örnek. 5. çizim ve anlatım kolaylığı açısından iki giriş ve iki çıkışlı seçilmiştir.15). Yukarıda açıkladığımız ROM da.a d r e s x1 x2 m0 F1 nx2n Dekoder F2 k e l i x x 3 4 m2n-1 m e Fm Açık veya kısa devre yapılabilecek bağlantılar Şekil 5. iki iki-değişkenli fonksiyon olarak düşünülebilir. çıkış her giriş için 0. n n adres 0 1 2 3 x1 0 0 1 1 x2 0 1 0 1 F1 0 1 1 1 F2 1 0 1 0 kelime 1 2 3 2 x1 2x4 Dekoder m0 m1 m2 m3 F1 x2 F2 Şekil 5.17 verilmiştir. 2 =6 4). girişler sanki adresleri (minterimleri) vermekte. Yalnızca okunabilen bellek elemanından kastedilen. Aynı ROM. bu adreslere de m bitlik kelimeler (word) saklanabilir. Pratikte 7-8 giriş ve 8 çıkış değişkenliler yaygındır.16 Örnek bir ROM ve iki yorumu Şimdi pratik bir örnek yapalım. çıkışları sanki o adresteki bilgi(word)yi vermektedir diye düşünülebilir (Şekil 5. Sıfırdan yediye kadar sayıların karelerini alan bir kombinezonsal devreyi ROM kullanarak gerçekleyelim. Şimdi bir örnek üzerinde ROM un iki farklı yorumunu yapalım. adres bitleri dediğimiz giriş değişkenlerinin belli bir permütasyonuna karşı gelen belli bir yerde. Doğruluk tablosu ve ROM devresi Şekil 5. girişlere karşı gelen m fonksiyonun aldığı değer de. Şekil 5. dört adresinde. iki bitlik dört kelimenin bulunduğu. 2 xm lik ROM da n giriş değişkeni ile 2 farklı adres tanımlanabilir.16 da verilen örnek ROM. kelime (word) dediğimiz m bitlik belli bir bilginin tutulmasıdır.15 Genel bir ROM elemanının devresi Yukarı açıkladığımız ROM' u. Yedi ye kadar sayıları temsil edebilmemiz için üç giriş değişkenine.

ROM lar genel olarak çok girişli bir çok fonksiyonun gerçekleşmesinde yaygın olarak kullanılabilirler. 0 1 2 3 4 5 6 7 x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1 F1 0 0 0 0 0 0 1 1 x2 F2 0 0 0 0 1 1 0 1 x3 F3 0 0 0 1 0 1 0 0 F4 0 0 1 0 0 0 1 0 F5 0 0 0 0 0 0 0 0 F6 0 1 0 1 0 1 0 1 0 1 4 9 16 25 36 49 8x4 ROM 0 F1 F2 F 3 F4 F5 F 6 Şekil 5. ya bir daha hiç değiştirilemezler veya silinip yeni bilgilerlerle değiştirilebilirler. ROM un içinde n girişli bir VE kapısı vardır. ROM'un türüne göre. Silme işlemi elektronik olarak yapılanlara "elektronik olarak silinebilen ROM"( EAROM:Electronically alterable ROM) denir. Her ne kadar programlanarak yapılıyor denirse de bağlantılar hardware olarak sağlanmaktadır. örneğin ASCII kodundan EBIDIC koduna dönüştürücüler gibi. özel cihazlarda katalog bilgisine göre programlanarak "PROM".gerektirmezler. İkinci tür olanlara "silinebilir PROM " EPROM (Erasable PROM) denir. ROM lara konan bilgiler. Diğer taraftan ROMlar yalnızca okunan bellek elemanları olarak software kontrol birimlerinde yaygın biçimde kullanılırlar.17 Kare alma işlemi yapan bir ROM devresi ROM türleri ROM' lardaki bağlantılar iki biçimde yapılabilir: mask ve programlama. yapılır. gerçekleştirmede biz bunlardan yalnız fonksiyondaki 1 77 . Mask bağlantılar üretim sırasında direkt olarak yapılır. fonksiyonun 1 değerini aldığı doğru minterimler için. 3 adres bitli 4 çıkışlı bir ROM. Silme işlemi mor ötesi ışınla yapılanlara ise "silinebilen ROM" EPROM (erasable ROM) denir. kullanıcı tarafından. 0 dan 7 ye kadar sayıların karelerini almak için yeterli olur. 5. Programlama da ise üretimden sonra.7 PLA (Programable Logic Array) Bundan önceki kısımda ROM larla fonksiyon gerçekleştiriken gördük ki. Yani n ROM larda 2 VE kapısı varken.

ancak 2n bağlantı vardır. anlaşılması kolay olsun diye bu örnek yapılmaktadır. Gerçekleştirilecek İki-değişkenli iki fonksiyonun doğruluk tablosu ve Karnaugh diyagramları Şekil 5. Buna karşılık ROM daki bir çok VE kapısı da kullanılmadı. PLA' in yapısı ROM yapısına benzerdir. İkinci seviyedeki VEYA kapılarının giriş yelpazesi. ROM larda n giriş değişkeni sayısı olmak n n üzere n giriş yelpazeli 2 VE kapısı varken. Sağlanan avantaj.19 da verilmiştir. Pratikte böyle bir gerçekleştirme PLA elemanıyla yapılmaz. Şimdi bir örnek olarak basit iki fonksiyonun PLA ile gerçekleştirilmesinde. Çıkış sayısı m kadar. diğerlerine ilişkin bağlantılar ise açık devre kılınmalıdır. 78 . PLA de 2 den çok daha küçük sayıda n giriş yelpazeli VE kapısı vardır. Bunun faydasını bundan sonraki bölümde PLA in programlanmasında göreceğiz. bu VE kapılarının girişlerine ilişkin 2n x k bağlantının açık devre yapılması veya kısa devre olarak tutulması gerekir.sayısı kadar olanını kullanmaktayız. tümleyeni elde edilmek isteniyorsa ilgili bağlantı açık devre yapılmalıdır. Öyle ki her bir kapının giriş yelpazesi n dir.18 Bir PLA elemanın blok diyagramı Şekil 5. Pratikte PLA elemanları çok sayıda fonksiyonların tek bir elemanla gerçekleştirilmesinde yaygın olarak kullanılır. Bir çıkış fonksiyonunun kendisi çıkışa aktarılmak isteniyorsa ona ilişkin bağlantı kısa devre olarak bırakılmalı. (n) tanesi değişkenin kendisi diğer (n) tanesi ise değişkenin tümleyeni için gereklidir. ROM lu gerçeklemelerde fonksiyondaki her bir n 1 e karşılık ROM daki 2 kapıdan biri seçilir. bağlantıların nasıl seçileceğini inceleyelim. Bu kapılara k tane VE kapısı. 82S100 PLA nin yapısı bu yapıdadır nxk bağlantı n giriş k tane n girişli VE kapısı nxk bağlantı kxm bağlantı m tane kxm girişli VEYA kapısı m bağlantı m çıkış Şekil 5. ROM larda n n 2 iken PLA de 2 den çok daha küçük VE kapısı sayısı kadardır. İşte bu olumsuzluğa cevap verebilmek için PLA (Programable Logic Array) LSI elemanları geliştirilmiştir. Gerçekleştirilecek fonksiyonda kaç çarpımlar terimi varsa. Bir amaç ta böyle ortak olan çarpımlar terimleri sayısını maksimize etmektir. indirgeme düşünmeden gerçekleşmeye geçilebilmesi oldu. Çıkışta ki m bağlantı bize çıkış fonksiyonlarının kendileri veya tümleyenlerini çıkışa almamızı sağlar. Gerçekleştirilecek fonksiyona göre. k << 2n olan k tane VE kapısı vardır . (m) tane çıkışta fonksiyonun kendisi veya tümleyeni elde edilebilir.18 de genel olarak bir PLA elemanının blok diyagramı gösterilmiştir. 46 n-girişli VE kapısı ( ROM olsa idi bu sayının 216 = 256 olması gerekirdi) ve 8 çıkış ( 8 bitlik kelimeler) vardır. Görüldüğü gibi gerçekleştirilecek fonksiyonlarda ortak olan çarpımlar terimi için aynı VE kapısı kullanılmaktadır. k x m bağlantı ile bağlanmıştır. Örneğin Pratikte kullanılan bir PLA de n = 16 giriş değişkeni . Giriş sayısı n dir. VEYA kapısı vardır. Oysa biliyoruz ki indirgeme yaptığımızda kullanacağımız VE kapısı sayısı fonksiyondaki 1 sayısından çok daha az olacaktır. onlara ilişkin bağlantılar kısa devre olarak tutulmalı.

hangi bağlantıların ise kısa devre olarak bırakılacağı.20 de gösterilmiştir. Bundan sonraki sütunlarda değişkenlere ayrılmıştır. Ondan sonra bağlantıların açık/kısa devre yapılmasına geçildi. değişken yoksa (-) konulur. ROM larla gerçeklemede fonksiyonlar indirgenmemişti. Bağlantıların sistematik bir biçimde nasıl yapılacağını gösteren tabloya PLA program tablosu denir. satırdaki VE kapısının girişleri için değişkenin kendisi varsa 1.20 Örnek iki fonksiyonun PLA gerçekleştirilmesi PLA program tablosu Yukarıda örnek fonksiyonunun PLA elemanı ile gerçekleştirilmesinde önce fonksiyonlar indirgendi. Bu tabloda satırlarda.x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 x3 0 1 0 1 0 1 0 1 x1x2 x3 00 0 1 F1 0 0 0 0 1 1 0 1 F2 0 0 0 1 0 1 0 1 1 2 3 Çarpım terimleri Girişler x x 0 1 çıkışl ar x F F 1 1 1 1 1 1 x1x’2 x1x3 X2X3 1 1 - PLA program tablosu 01 11 10 1 x1x2 x3 00 0 1 01 11 10 1 1 1 1 1 F1 = x1x’2+x1x3 F2=x1x3+x2x3 Şekil 5. x1 1 F1 1 x2 2 2 x3 3 F2 Şekil 5. Bu işlem bütün VE 79 . Şekil 5. tümleyeni varsa 0.19 PLA elemanıyla gerçekleştirilecek örnek iki değişkenli iki fonksiyon Bu örnek fonksiyonların PLA ile gerçekleştirilmesinde. hangi bağlantıların açık devre yapılacağı. Birinci sütunda her bir çarpımlar terimi için seçilen VE kapılara numaralandırılarak gösterilir. 1. indirgenmiş fonksiyonlardaki farklı çarpımlar terimleri gösterilir.

Bir çıkış fonksiyonunda hangi VE kapıları varsa ilgili yere 1.18 deki blok diyagramında k x m bağlantılarından hangilerinin açık hangilerinin kısa devre yapılacağı belirlenmiş olur. 80 . Şekil 5. Son sütunlarda ise çıkış fonksiyonlarının her biri temsil edilir. Bundan önceki örneğe ilişkin PLA program tablosu Şekil 5. kısa devre mi yapılacağı belirlenmiş olur.18 deki blok diyagramında 2n x k bağlantının açık devre mi. O nedenle ortak çarpımlar terimleri sayısını maksimumlaştırabilmek için gerçekleştirilmesini istediğimiz fonksiyonların tümleyenlerini de düşünebiliriz. olmayan VE kapılarına ilişkin yere ise (-) konur. Şekil 5. PLA lerde fonksiyonun kendiside tümleyeni de gerçekleştirilebilmektedir.19 da verilmiştir.kapıları için tekrarlanır.

ardışıl MSI ve LSI elemanlarının yapı ve işlevlerini inceleyeceğiz. (y) ye şimdiki durum. giriş değişkenlerinin aldığı değerler tarafından belirlenmiş olsun. zamanda sıralı. Yani Y = f (x1. sınıflandırılması. Yaygın olarak bu devrelere ardışıl makineler da denir.BÖLÜM 6 ARDIŞIL MANTIK DEVRELERİ Şimdiye kadar ki beş bölümde. iki tabanındaki iki sayıyı göstersin. 6.x2.1 deki seri toplayıcı devresini düşünelim. O halde devre kombinezonsal değil. Ardışıl makine incelememizde sırasıyla ardışıl makinelerin modellendirilmesi.y). Öyle ki değişkenin ti anında aldığı değer (Y). t i-1 anında bu değişkenle (y). varsayalım ki x1 =12 ve x2=14 sayıları toplanacak. durum değişkenleri dediğimiz bellek elemanlarına ilişkin değişkenlerle birlikte ancak belirlenebilen ardışıl mantık devrelerini inceleyeceğiz. x1. bir evvelki ti-1 anına ilişkin toplamın "elde" sinin bilinmesi gerekmektedir. Ardışıl mantık devreleri kısaca ardışıl devreler olarak adlandırılır.1 deki gibidir. (12)01100 x1 (14)01110 x2 Seri toplayıcı z = x1 + x2 (26)11010 20 t0 0 0 0 (12) (14) (26) x1 x2 z Şekil. Bu "elde"yi. analiz ve sentezini inceledik. 24 23 22 21 t4 t3 t2 t1 0 1 1 0 0 1 1 1 1 1 0 1 t0 ve t4 anlarındaki girişler (00) aynı olduğu halde çıkışlar farklıdır.1. çıkışları girişleriyle yegane olarak belirlenebilen kombinezonsal mantık devrelerinin. (Y) ye de bir sonraki durum. Görülüyor ki çıkış yalnızca girişler tarafından belirlenememektedir. basamak ağırlığına göre zamanda sıralı olarak göstersin. Çıkışın belirlenebilmesi için her ti anında. y değişkenine de durum değişkeni denir. Örneğimiz için toplam elde(y)1 1 0 0 0 x1 0 1 1 0 0 x2 0 1 1 1 0 z 1 1 0 1 0 81 . Seri toplayıcı. Giriş ve çıkış aşağıdaki Şekil 6. Benzer biçimde t2 ve t3 anlarındaki girişler (11) aynı olduğu halde çıkışlar farklıdır. analiz ve sentezi ile sentezde karşılaşılan sorunları ele alacağız. z çıkışı da bu iki tabanındaki sayıların toplamı olan sayıyı. x2 girişleri en az ağırlıklı basamaktan en çok ağırlıklı basamağa doğru. ardışıldır. Bu bölümde de çıkışları giriş değişkenlerinden başka. Daha sonra kombinezonsal devrelerde olduğu gibi.6. makinenin herhangi bir t anındaki durumunu belirleyen bir değişken (y) olarak düşünelim.1 Giriş Şekil 6.

G2(x1= 0. y 2. G giriş kümesi ve değişkenleri: G = {G1(x1= 0.1} i = 1... . x2= 0) . x2= 0)..xn bağımsız giriş ve y1.z2. Yr} bir sonraki durum değişkenleri kümesidir. gerekli olan durum değişkeni sayısı r.y r ) = Zi ( X . y = {y1.. D: Makinenin farklı durumlarından oluşan kümedir. .D. Z fonksiyonlarında ise değişkenler ve fonksiyonların aldığı değerler aynı t anı için geçerlidir.xn} bağımsız giriş değişkenleri kümesi olsun. Zi fonksiyonları yalnızca.2. #D = µ ise..y02.1} i =1. (y) bağımsız durum değişkenidir. bağımsız değişkenlerin aldığı değer ise. 6. Ç2(z1= 1)}dir.y r ) = Yi ( X . x2= 1)} dir.2 Ardışıl Makinelerin Modellendirilmesi Ardışıl makineler matematiksel. D durum kümesi ve değişkenleri D={D1(y=0) elde 0. .... y 2. x2= 1) . Matematiksel model : Yukarıda örnekteki seri girişli toplama devresi gibi. Yani bağımsız durum değişkenlerinin t0 anındaki aldıkları değerlere karşı gelen (y01... y ): S n+ r → S . t anındaki değerlerdir. r ≥ log2 µ eşitsizliğini sağlayan en küçük tam sayıdır. Seri toplayıcı için M matematiksel modelini çıkaralım..Ç. Bundan sonra fonksiyonların t ile ilişkisi ayrıca simgelenmeyecektir.. . x 2. m ≥ log2 g eşitsizliğini sağlayan en küçük tam sayıdır... y1. M = (G.yr bağımsız durum değişkenlerinin fonksiyonu ise makineye "Mealy makinesi". Örnek 6... Z = {zl. tablo ve diyagram olmak üzere üç farklı biçimde modellendirilebilirler. Artık çıkış değişkeni giriş değişkenleri ve 0 andaki durum değişkeni tarafından yegane olarak belirlenmiştir..D0) ile verilen bir matematiksel modelle temsil edebiliriz. D2(y=1) elde 1} dir.. G3(x1= 1.. D0 : Başlangıç durumudur. S = {0.. Ç çıkış kümesi ve değişkenleri Ç={(Ç1(z1= 0). y 1.x2.Z..zm} çıkış değişkenleri kümesidir.2.. G4 (x1= 1. #Ç = g ise. x 2.. Y = {Y1..1..Y2. t şimdiki anı. z2.yr} bağımsız durum değişkenleri kümesidir... çıkışları temsil edebilmek için gerekli olan çıkış değişkeni sayısı m. Y fonksiyonlarında. X = {x1.. Y bir sonraki durum ve Z çıkış fonksiyonları Tablo 6. Bu küme elemanlarının her biri Zi = Zi ((x 1. #G = p ise girişleri temsil edebilmek için gerekli olan giriş değişkeni sayısı n. Zi fonksiyonları x1. .. Ç: Makinenin çıkışında görülen. x n. de doğruluk tablosuyla verilen 82 t t t t t t t t t t+1 t t t t t t t t .. y 1. .y0r ) durumudur..biçiminde bulunur. Z = {zl.yr durum değişkenlerinin fonksiyonu ise makineye "Moore makinesi " denir.. S = {0. farklı çıkışlardan oluşan çıkış kümesidir..y2. Bu küme elemanları her biri Yi = Yi (x 1.r biçiminde tanımlanan r tane bir sonraki durum fonksiyonudur. zm} bağımlı çıkış değişkenleri kümesidir..m biçiminde tanımlanan m tane çıkış fonksiyonudur. fonksiyonların aldığı değer (t+1) anındaki değer.1.. x n.Y. y ) : S n+ r → S . n ≥ log2 p eşitsizliğini sağlayan en küçük tam sayıdır. sonlu durumlu ardışıl makineleri... t+1 bir sonraki anı göstermektedir. G: Makinenin farklı girişlerinden oluşan giriş kümesidir.

xn) ile bağımsız durum değişkenleri (y1y2. Bir ardışıl makinenin en genel yapısı.6. Kombinezonsal parçanın çıkışları da makinenin çıkış değişkenleri (Z1Z2. Birincisi kombinezonsal parça ikincisi ise bellek parçasıdır. Z. Kombinezonsal parçanın girişleri. D0 ) ile verilen bir ardışıl makine.x2+y' x1x'2. sistemin giriş değişkenleri (x1x2.2.6.t+1 Y = y' x1x2+y x'1x2+y x1x'2.2.1. Tablo. D.+y x'1x'2+y x1x2 fonksiyonlarıdır.deki bir devreye karşı düşürülebilir. Z çıkış fonksiyonu 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1 Matematiksel olarak M = (G.Zm) ile bellek elemanlarının giriş fonksiyonlarıdır. . Şekil.+y x1x2 ve Z = y' x'1. giriş bağımsız değişkenler giriş durum x1 0 0 0 0 1 1 1 1 x2 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 y Y bir sonraki durum onksiyonu. genel olarak x1 x2 giriş değişkenleri çıkış değişkenleri z1 zm y1 yr Kombinezonsal devre y r (Y r ) Bellek elemanlarının çıkışları: durum değişkenleri r. Devre iki temel parçadan oluşur.yr) dir. bellek elemanı saat girişi bellek elemanlarının girişleri y 1 (Y 1 ) t 0 (t 1 ) Şeki1.Seri toplayıcıya ilişkin bağımsız değişkenler ve bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu. . Y.bellek elemanı Bellek 1. . Ç. 83 .6.

1 Y.3 a da durum diyagramının tipik 84 .Z 0.0 Y. G1 D1 D2 Di Dk. Makine Di durumunda iken Gi girişi altında DJ bir sonraki durumuna gidiyor ve çıkış zm ise. Ardışıl makineye ilişkin durum tablosu. satır ve j. i.2b de verilmiştir. j.Z 0. transition table): Satırlarında durumlar (D kümesinin elemanları).1 Y. Matematiksel olarak temsil edilen ardışıl makine. Benzer biçimde t2 anındaki şimdiki durum 0. Şekil 6.2a). t1 anındaki girişler için şimdiki durumdur. makinenin i.6.1 deki seri toplayıcı için durum tablosu Tablo 6. Seri toplayıcı örneğinde t0 anındaki girişler için olan bir sonraki durum 0. Bu tabloda girişler ve durumlar ilgili değişkenler cinsinden ifade edilmiştir. satıra ilişkin durumunda (Di).0 Y. düğümler ve topolojik elemanlardan oluşmuş bir diyagramdır.Z 1. Özel olarak örnek 6. sütuna ilişkin giriş (Gj) geldiğinde ki bir sonraki durum (Dk) ile o andaki çıkış (Çk) yazılıdır (Tablo 6.1 Y.0 Y. zaman ekseninde önce y bağımsız değişkenlerinin sonra bağımlı bir sonraki durum değişkenlerinin aldığı değerler gözlenir.Z 1. Bu yeni elde t3 anındaki girişler için şimdiki durumdur.Çk G2 Gj Gp Dµ (a) Bir ardışıl makineye ilişkin genel durum tablosu x1x2 00 giriş X1x2 01 giriş x1x2 11 giriş x1x2 10 giriş y=0 şimdiki durum Y. Düğümler durumlara karşı düşer. Di düğümünden DJ düğümüne yönlendirilmiş bir topolojik eleman çizilir ve üzerine Gi / zm yazılır.1 Y.Bellek elemanlarının çıkışları olan iletkenlerde. Bellek elemanları bundan sonraki alt bölümde detaylı olarak incelenecektir.2.Z 1.Z 1. birinci girişe ilişkin bir sonraki durumdur.Z 0.Z 0.0 y=1 şimdiki durum (b) Seri toplayıcıya ilişkin durum tablosu Durum diyagramı. Durum tablosu (Geçiş tablosu. durum diyagramları veya durum tablolarıyla da temsil edilebilir. sütunlarında girişlerin (G kümesinin elemanları) bulunduğu matristir. Tablo. ikincisine ilişkin şimdiki durum. Ard arda gelen iki girişten. sütunun kesiştiği yerde. bir sonraki durum (elde) ise 1 dir.

saat darbesi geldiği zaman mümkündür. Makinenin çalışma hızı saat darbelerinin periyoduyla sınırlanmıştır. 85 . Örnek 6.2). örneğin seri toplayıcı devre bir senkron ardışıl makinedir. Yeni bir saat darbesi gelene kadar.3. Bu dersin kapsamı içinde bilgisayarlarda kullanılan senkron makineler ağırlıklı olarak incelenecek. Durum diyagramları.6. Temel modda (fundemental mode) ve darbe modunda (pulse mode) çalışanlar olmak üzere iki farklı türden olabilirler. G i / Zm 01 / 1 11 / 0 01 / 0 00 / 0 Di Dj Di Dj 11 / 1 10 / 1 00 / 1 10 / 0 (a) Genel olarak durum diyagramı (b) Toplayıcıya ilişkin durum diyagramı Şekil. Bütün bellek elemanlarının saat girişlerine. Darbe modunda çalışan makinelere gelince. diğerleri 0 olmak zorundadır. Herhangi bir anda giriş değişkenlerinden yalnız biri 1 olur.3b de verildiği gibidir. çoğunlukla kontrol sistemlerinde kullanılın asenkron makineler ise incelenmeyecektir. Yarış problemi olmaması için birden fazla giriş değişkeni aynı anda değişmez. bu merkezi saat çıkışı bağlanmıştır (bakınız Şekil 6. Girişler ve durumlar ilgili değişkenler cinsinden verilmiştir.Şekil 6. Her bir giriş için bir saat darbesi uygulanmalıdır.3 Ardışıl Makinelerin Sınıflandırılması Ardışıl makineler senkron (saatli) ve asenkron (saatsiz) makineler olmak üzere iki ana sınıfa toplanırlar.bir parçası gösterilmiştir. Temel modda çalışan asenkron makinelerde girişler seviye biçimindedir. 6. Senkron makinelerde periyodik saat darbeleri üreten bir merkezi saat (master-clock generator) vardır.1 deki seri toplayıcı için durum diyagramı Şekil 6. Farklı girişler arasında bütün girişler birlikte 0 olmak zorundadırlar. Asenkron makinelerde saat darbeleri yoktur. Makinenin kombinezonsal kısmı ise saat darbesinden bağımsız çalışır. girişleri darbe biçimindedir. makinenin durumunda bir değişiklik olmaz. yani yeni bir giriş gelene kadar eski girişler durarak sistemin kararlı (stabil) bir duruma gelmesini sağlar. Makinenin durum değiştirmesi.4 de ardışıl makinelerin sınıflandırılması gösterilmiştir.

Şekil 6. R(reset) ve iki çıkışlıdır (y.5 SR bellek elemanı Şimdi Şekil 6. SR bellek elemanın tanımı bir sonraki durum fonksiyonu. Şimdi belli başlı bellek elemanlarını teker teker inceleyelim.6. (11) girişinin hiçbir zaman uygulanmayacağı varsayılarak çıkışlar k=keyfi olarak alınmıştır. Şekil 6. başlangıçta sanki biri diğerinin tümleyeni değilmiş gibi düşünüp. Ayrıca durum değişkenin veya bir sonraki durum değişkeninin tümleyeni de çıkış olarak vardır. SR bellek elemanının çalışması. durum tablosu ve durum diyagramı olarak şekil 6. Çıkış şimdiki durum değişkeni y ve aynı zamanda bir sonraki durum fonksiyonu olan Y dir.5 te verilmiştir.ARDIŞIL MAKİNA SENKRON MAKİNA ARDIŞIL MAKİNA ASENKRON MAKİNA Temel modda çalışan makina Darbe modunda çalışan makina Şekli. Bundan dolayı bellek elemanları 1 bitlik bir bilginin saklanmasını sağlarlar. 6. ikinci bir çıkış değerlendirilmiştir.6 te verilen devreyi analiz ederek. SR bellek elemanı: iki girişli S(set). sonra bu çıkışların birbirlerinin tümleyeni olduklarını gözleyelim 86 . s R y (Y) y ' (Y ') y SR 00 0 1 0 1 01 0 0 11 K K 10 1 1 Y=S+R'y 01/0 01/0 00/1 0 00/0 10/1 1 10/1 Şekil 6.5 te tanımlanan SR flip flopuna karşı düştüğünü gösterelim.y' ) y' f devrenin yapısı dolayısıyla doğrudan elde edildiğinden. girişler birbirinin zıttı iken 'S nin dediğini yapıyor' biçiminde de yorumlanabilir.4 Bellek Elemanları Ardışıl devrede her bir durum değişkenine ilişkin bir bellek (flip flop) elemanı vardır. yani y ve y' çıkışları vardır.6 teki devrenin çıkışlarını.4. Ardışıl makinelerin sınıflandırılması. Bütün diğer bellek elemanlarında da durum aynıdır.

R(reset) t (T) S(set) t 0 v 0 S 0 v (V) a) TÜVEYA kapılarıyla gerçekleştirilen SR flip flopu R T V 0 0 1 TÜVEYA kapılarının gecikmelerine bağlı 1 0 olarak iki hal (01 veya 10) olabilir. belirsizlik var 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 0 0 1 TV(00) ara durumundan sonra TÜVEYA 1 0 kapılarının gecikmelerine bağlı olarak iki hal (01 veya 10) olabilir. belirsizlik var 1 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 0 0 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 1 0 1 1 0 0 b) Devrenin en genel durumda analizi t v S R T V 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 1 0 1 1 0 1 0 1 0 c) Devrenin girişlerine 11 gelmeyeceği koşulu altında sadeleşmiş doğruluk tablosu y S R Y Y' 0 0 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 1 1 0 1 0 d) Sonuçta varılan doğruluk tablosu Şekil 6.6 SR belek elemanın devresi 87 .

8 Saatli SR bellek elemanı devresi. Saat girişi 1 olduğunda ise SR girişleri VE kapılarının çıkışlarına aktarılır. Şekil 6. S*R* bellek elemanının çalışması.6 d de varılan sonuç tablo. Saatli (Senkron) makinelerde ise saatli bellek elemanları kullanılır. Şekil 6.6 b deki tabloda devrenin girişine hiçbir zaman SR (11) uygulanmayacağı düşünülürse TV nin hiçbir zaman TV(00) durumuna gelmeyeceği görülür. Bu elemanı S*R* ile gösterelim. Şimdi saatli SR bellek elemanını inceleyelim. TÜVEYA' lı devredekine benzer bir analizle. Girişine hiçbir zaman 11 gelmeme koşulu altında basitleştirilmiş tablo Şekil 6.6 c de verilmiştir. S*(set) y (Y) y 0 1 S*R* 00 K K 01 1 1 11 0 1 10 0 0 R*(reset) y ' (Y ' ) Y Şekil 6.6.8 görülen ve tanım tablosu verilen. Bu tabloda ki çıkışların her biri biri diğerinin tümleyenidir. SR girişlerini birer uçları saat darbesine bağlı VE kapılarından geçirdiğimizde. Bellek elemanı girişlerin ve durumun aldığı değerlere bağlı olarak çalışır.Şekil 6. Bu varsayım altında. Saat girişi 0 olduğunda VE kapılarının çıkışları 0 olacak ve bellek elemanı bulunduğu durumunu koruyacaktır. SR belek elemanının çalışması. O halde V=T' dür. Şekil 6. girişler birbirinin zıttı iken 'R nin dediğini yapıyor' biçiminde de yorumlanabilir. R(reset) Saat(CLK) S(set) y (Y) y (Y') y SR 00 0 1 0 1 R y (Y) S 01 0 0 11 K K 10 1 1 y ' (Y ' ) S y y Saat R Y=S+R'y S R= 0 Grafik gösterim Bir sonraki durum fonksiyonu Şekil 6.5 ve 6. saatli SR bellek elemanını elde ederiz. tablodaki ikinci dörtlü satır da silinebilir.7 de verilmiştir. tablodaki ilk dört satır silinebilir.7 TÜVE kapılarıyla gerçekleştirilen bir temel bellek elemanı Saatli SR bellek elemanı: Yukarıda tanıttığımız SR bellek elemanı asenkron makinelerde kullanılır. O nedenle TV(11) e karşı gelen. Diğer taraftan TV sütunlarında 11 durumu hiç görünmemektedir. şekilde görülen doğruluk tablosuna varılır. girişler birbirinin zıttı iken S nin dediğini yapıyor biçiminde de yorumlanabilir.7 de verilen devrelere temel bellek elemanları denir. SR flip flopunun tanım bağıntısına denktir. Yalnızca TÜVEYA'lı devredeki 11 girişinin özelliği TÜVE li devrede 00 girişi altında oluşur ve S ile R yer değiştirmiş gibi görülür. grafik gösterimi ve tanım tablosu 88 . TÜVEYA kaplarıyla gerçekleştirilen devreye benzer TÜVE kapılarıyla gerçekleştirilen bir devre Şekil. TÜVE' li devre ilerde tanımlayacağımız gecikme (Delay) bellek elemanın gerçekleştirilmesinde kullanılacaktır.

olamayacağı için TÜVEYA kapılarının girişleri de hiçbir zaman 11 olmayacaktır. Girişine gelen işareti. ilerde göreceğimiz saatli D ve JK bellek elemanları daha yaygın bir biçimde üretilmektedir. SR=0 bağıntısı bu koşulu ifade etmektedir. Y ise saatten sonraki bir sonraki durumu göstermektedir.9 da oluşturulan devre. Görüldüğü gibi TÜVEYA kapılarının çıkışları 11. Şekil 6. O nedenle tanım fonksiyonunda t değişken olarak görülmemektedir. şimdiki durum zıddına dönüşür. çıkışta tutulur.9. Bir başka deyişle giriş geciktirilerek. Saatli Gecikme D ( delay) bellek elemanı: TÜVE kapılarıyla daha önce oluşturduğumuz devreyi temel alarak Şekil 6. yalnızca JK=11girişi altında belirsizlik olmayıp. D bellek elemanıdır.Tanım fonksiyonundaki y. Pratikte saatli SR bellek elemanı nadiren üretilir. D Saat(CLK) y ' (Y ' ) R* D D y 0 1 0 0 0 1 1 1 S* y (Y) y y y (Y) y' (Y') Saat Y=D Grafik gösterim Bir sonraki durum fonksiyonu 0 0 0 1 1 1 Durum diyagramı Şekil. 89 . saatten önceki şimdiki durumu. grafik gösterilimi. ve durum diyagramı verilmiştir. Saat darbesi varken (1) D = 1 ise çıkış da 1.9 de Gecikme bellek elemanın devresi tanım tablosu (bir sonraki durum fonksiyonu) ve durum diyagramı verilmiştir. Gecikme bellek elemanı devresi. tanım tablosu ve durum diyagramı Saatli JK bellek elemanı: SR bellek elemanı gibidir. Tanım fonksiyonun ifadesi SR=11 girişlerinin hiçbir zaman uygulanmayacağı varsayımıyla bulunmuştur. grafik gösterimi. yani SR de görülen belirsizlik burada görülmeyecektir. Şekil 6. iki saat darbesi aralığında çıkışında tutar. Birinci saat darbesinden sonra gelen girişler çıkışa etkili olmaz. biri diğerinin tümleyeni. D = 0 ise çıkış 0 olur. yani bellek elemanı çalışmaz.10 da devresi tanım tablosu.6. Saat darbesi yokken (0) geri beslemeli TÜVE kapılarının girişleri 11 olup durum değişmez.

Girişine 0 geldiğinde durumunu korur. T tekikleme bellek elemanı devresi . 1 geldiğinde ise durumunu zıddına dönüştürür (togling). grafik gösterimi ve durum diyagramı 90 .tanım tablosu. Bu elemana ilişkin bilgiler Şekil 6.K Saat(CLK) J R y (Y) y ' (Y ' ) S J Saat K y y y (Y) y (Y') y JK 00 0 1 0 1 01 0 0 11 1 0 10 1 1 Y = J y' + K' y Grafik gösterim 01 Bir sonraki durum fonksiyonu 00 01 0 00 11 11 10 1 10 Durum diyagramı Şekil 6. tanım tablosu. T Saat(CLK) R y (Y) y ' (Y ' ) S T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 Saat Y = T y' + T ' y Grafik gösterim 0 1 Bir sonraki durum fonksiyonu 00 0 1 Durum diyagramı 1 Şekil 6. durum diyagramı Saatli T tetikleme bellek elemanı Tek girişli bir bellek elamanıdır.11.10 JK bellek elemanı devresi. grafik gösterilimi.11 da verilmiştir.

positive edge). ancak saat darbesi varken durum değişimi olabilir. Saatli bellek elemanlarında (makinelerde) tetikleme iki türlüdür. 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing. Pozitif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading . Böyle çalışan saatli bellek elemanlarına latch denir. Pozitif darbe Pozitif darbe yükselen kenar Pozitif darbe düşen kenar 1 0 Yükselen (pozitif) kenar Düşen (negatif) kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Negatif darbe Negatif darbe düşen kenar Negatif darbe yükselen kenar 1 0 Yükselen Düşen (pozitif) (negatif) kenar kenar 1 0 Değişim yok Değişim yok 1 0 Değişim yok Değişim yok Değişim olabilir Değişim olabilir Şekil 6. Saatli bellek elemanlarında (makinelerde) saat darbesinin yükselen veya alçalan kenarında tetikleme (durum değişimi) olur. İki girişli bellek elemanlarında. negative edge) denir. Örneğin 01-10 girişleri gibi. Bir saatli kenar tetiklemeli bellek elemanı. positive edge). 1 den 0 a geçiş kenarına da düşen veya negatif kenar (trailing. bunun dışındaki bütün aralıklarda ( 0 veya 1) ise girişler değişse bile tetikleme olmaz. Saat işareti 1 değerini aldığında tetikleme (durum değişimi) olur. saatli bellek elemanları ve saatli ardışıl devrelerde karşılaşılan tetikleme sorunlarını inceleyelim. ya yükselen kenarda yada düşen kenarda tetiklenebilir. Öyleki iki giriş değişkenin de değişmesini gereksin. ikinci tür tetikleme. Saat darbesi Şekil 6.6. girişlerindeki anlık değişimlerle olmaktadır. Pratikte bu girişlerin ard 91 . ard arda iki giriş uygulandığını düşünelim. giriş seviyesindeki değişimler durum değişimlerine neden olurlar.12 de görüldüğü gibi pozitif veya negatif olabilir.12 Saat darbeleri ve tetikleme kenarları Şimdi saatsiz. Şekil 6 12 de pozitif ve negatif saat darbeleri için tetikleme kenarları gösterilmiştir. Yani giriş işaretlerine bağlı olarak. 0 değerini aldığında ise girişler değişse bile tetikleme olmaz. Bu durum değişmelerine belek elemanın tetiklenmesi (trigering) denir.5 Bellek elemanlarının tetiklenmesi Bellek elemanlarının durumunun değişmesi. Asenkron belleklede bu değişimler seviye biçimindedir. Saatli bellek elemanlarında ise tetikleme saat darbeleriyle sağlanır. negative edge) denir. kenar tetiklemesidir. Benzer biçimde negatif darbenin 0 dan 1 e geçiş kenarına yükselen veya pozitif kenar (leading .

Diğer taraftan bu bellek elemanı için 00 girişi altında durum değişmemektedir. sanki 01 den sonra 10 uygulanmış gibi olmaktadır.arda uygulanması mümkün olmaz. Ortaya bir sorun çıkmaktadır. Bellek elemanlarında karşılaşılan tetikleme sorunlarının benzerleri en genel hali Şekil 6. S 1 1 0 0 1 1 R saat 1 0 1 Şekil 6.13 te bu çözüm canlandırılmıştır. çünkü herhangi bir giriş değişkenindeki gecikme 1000-10 veya 01-11-10 dizisinin uygulanması sonucunu doğurur. Şekil 6.13 Senkron SR bellek elemanı için istenmeyen girişlere ilişkin tetikleme sorununu çözümü Senkron JK bellek elemanında 11 girişi altında görülen çevrimin oluşmasını önlemek için saat darbesinin yükselen veya düşen kenarında tetikleme yapılır.6 daki asenkron bellek elemanı için her bir girişten sonra 00 girişinin uygulanmasıdır. Şekil 6. Çözüm Şekil 6. istenmeyen girişler saat darbelerinin olmadığı aralığa düşürülürse . Tetikleme anlık olacağından. Yukarıda asenkron bellek elemanlarında istenmeyen girişler ve çevrim için tetikleme sorunlarını inceledik.7 deki asenkron temel bellek elemanı için benzer çözüm her bir girişten sonra 11 girişinin uygulanmasıdır. Yani istemediğimiz halde arada 00 veya 11 girişi uygulanmış olur. 92 . durum ancak bir defa değişebilecektir. Asenkron bellek elemanlarında tetikleme süresince durumun devamlı değişmesi de bir tetikleme sorunu yaratır. Bu olaya çevrim ( cycling) denir.7 asenkron temel bellek elemanları için sırasıyla 11 ve 00 girişlerinin uygulanmaması gereken girişler olduğu belirtilmişti. Örneğin asenkron JK bellek elemanı 11 girişi altında 0 ve 1 durumları arasında devamlı durum değiştirir.2 de verilen ardışıl devreler içinde söz konusudur. O nedenle uygulamada iki girişli asenkron bellek elemanı olarak JK değil SR bellek elemanı kullanılır. Asenkron ardışıl devreler (makineler) bu dersin kapsamı dışında tutulduğundan incelenmeyecek yalnızca senkron makineler incelenecektir. 01-10 giriş dizisi yerine 01-00-10 giriş dizisini uygularsak giriş değişkenlerinin ikisi birden aynı anda değişmek zorunda kalmaz ve istenmeyen 11 girişi arada gelemez. şimdi de senkron bellek elemanları için inceleyelim.6 ve 6. saat darbeleri olmadığında bellek elemanı çalışmayacağından çözüme ulaşılır. Şekil 6. Kenar tetiklemeli bellek elemanlarının yapısını ilerde ayrıca göreceğiz.

bu bölümde ayrıca incelenecektir. 93 . Bellek elemanlarının çıkışında yeni bir durumu gözleyebilmek için ∆ tb < ∆ ts olmalıdır. Birincisi bir RC devresiyle keskin darbeler (spike) elde etmektir. Oysa istenen her bir saat darbesi için. üçüncüsü ise kenar tetiklemeli bellek elemanlarıdır. ∆ ts süresi minimuma inecek ve ∆ ts < ∆ tb +∆ tc eşitsizliği her zaman sağlanacaktır.14 Senkron ardışıl devrede saat darbe uzunluğu Senkron ardışıl devrelerde saat darbe uzunluğu ( ∆ ts ). kenar tetiklemeli yapmak uygun olur. yalnızca bir durum değişikliğinin olasıdır. ∆ ts > ∆ tb +∆ tc olursa ise bellek elemanları 1 saat darbesi zaman aralığında iki veya daha fazla çalışmış olur (Şekil 6. Son ikisini ayrı ayrı inceleyeceğiz. bir örnek olarak. Senkron ardışıl devrelerde karşılaşılan bir başka tetikleme sorunu da. bellek elemanları gecikmesinden ( ∆ tb ) daha fazla. Kenar tetiklemeli bellek elemanları kullanıldığında bu sorunla karşılaşılmaz. Bellek elemanlarının saat darbelerinin kenarlarında tetiklenmesi.14). Saat darbelerinin kenarında tetiklenen bellek elemanların bulunduğu ardışıl devrelerin daha hızlı çalıştığı söylenemez. birden fazla durum değişkeninin aynı anda değer değiştirmesidir. Tetikleme darbenin bir kenarında olacağından. bellek ( ∆ tb ) ve kombinezonsal devredeki gecikmesi ( ∆ tc ) toplamından ( ∆ tb +∆ tc ) daha küçük olmalıdır. Bu bağıntının sağlanması için senkron bellek elemanlarını. üç farklı biçimde yapılabilir. Devrenin çalışma hızına tesir eden saat darbesinin 1 olma süresi değil. belli bir giriş altında. Bellek elemanları. ikincisi ana ve bağımlı (master slave) . saat darbelerinin frekansıdır. yeni bir tetikleme oluncaya kadar (yeni bir darbe kenarına kadar) çalışmazlar.∆ts ∆ ts > ∆ tb +∆ tc ∆tc ∆tb ∆ts ∆tc bir saat darbesi süresinde 2 durum değişmesi bir saat darbesi süresinde 1 durum değişmesi ∆ ts < ∆ tb +∆ tc Şekil 6. Nedeni istenmeyen durum oluştuğunda tetikleme işleminin tamamlanmış olmasıdır. Bellek elemanın çıkışının gecikmelerindeki farklılıklar dolayısıyla devre istenmeyen durumlardan geçebilir. Yani ∆ tb < ∆ ts < ∆ tb +∆ tc olmalıdır. Kenar tetiklemeli D belek elemanı için ∆ tb < ∆ ts ilişkisi. Örneğin iki durum değişkenli bir makinede 01 durumundan 10 durumuna geçerken arada 00 (veya 11) istenmeyen durumundan geçilebilir.

saat darbesinin yükselen ve düşen kenarlarında. girişlerine bağlı olarak. Yukarıda SR bellek elemanı için incelediğimiz ana-bağımlı yapı. çünkü SR için girişler birbirinden farklı ise tanım gereğince Y=S dir. eşik üstü saat geriliminin 1 algılandığı deger Anabelleğin çalışmadığı. O nedenle ana-bağımlı JK bellek elemanı için çözüm olacak bir devre Şekil 6. Y' çıkışlarında birlikte görülecektir. SR tanımına uygun çıkışları verir.15 de verilmiştir. tanım uyarınca SR girişlerine göre ana bellek elemanın çıkışları oluşur . Birinci bellek elemanına aa. tümleyen kapısı nedeniyle bağımlı bellek elemanının saat girişinde negatif darbe oluşturur. bağımlı belleğin çalışmadığı zamanı gösterir Şekil 6.bağımlı bellek elemanının saat girişindeki pozitif saat darbesi.15). Girişteki saat darbesi 1 den 0 a düşerken ve 0 olduğunda (şekildeki kalın çizgi) ana bellek çalışmaz. Örneğin D bellek elemanının çıkışlarını bir SR bellek elemanı girişlerine bağlayarak ana-bağımlı bir D bellek elemanı elde edilebilir. Bağımlı bellek çalışır çünkü bağımlı bellek girişindeki darbe 0 dan 1 e yükselir ve 1 değerini alır (şekildeki kalın çizgi). belli bir eşik geriliminin altında 0. Ancak JK için benzer işlem yapılamaz çünkü J = K = 1 girişi için saatin 1 olduğu sürece ana bellek elemanı çevirime girer.12). girişler için SR bellek elemanı tanımına uygun çıkışları vermektedir. Q' olduğundan tanım gereğince Y = Q ve Y' = Q' olur. SR nin ana-bağımlı yapısı Şekil 6. ikincisine ise bağımlı bellek elemanları denir. girişteki saat darbesinin yükselen kenarında. Bağımlı bellek girişi Q. bağımlı belleğin çalıştığı zamanı gösterir Anabelleğin çalıştığı. Bu çıkış bağımlı bellek elemanın girişinde kalır çünkü ikinci bellek elemanı çalışmamaktadır. Yani ana-bağımlı bellek elemanı saat darbesinin düşen kenarında. Saat darbesinin düşen kenarında ise ikinci bellek elemanın girişleri aynen Y.16 te verilmiştir. S Ana bellek S R Q Q Bağımlı bellek S R y y Y Y' R CLK 1 1 0 0 Eşik gerilimi:: eşik altı saat geriliminin 0.Ana-bağımlı (Master slave) bellek elemanı: Ana-bağımlı bellek elemanları. Bu durumda saat darbeleri negatif darbeler olarak düşünülmelidir (Şekil 6. saat girişlerini. Ana. Buna göre girişteki saat darbesi 0 dan 1 e geçtiğinde ve 1 olduğunda (şekilde ince çizgi) bağımlı bellek elemanı çalışmaz. Ana-bağımlı bellek elemanının saat darbesinin yükselen kenarında çalışmasını saat girişine ilave bir tümleyen kapısı bağlayarak sağlamak mümkündür. ardarda bağlı iki bellek elemanı ve bir tümleyen kapısından oluşur.15 Ana-bağımlı (master-slave) SR bellek elemanı Bellek elemanları. diğer tip bellek elemanları için de benzer biçimde gerçekleştirilir. üstünde ise 1 olarak algılanırlar (Şekil 6. Şimdi ana-bağımlı bellek devresinin çalışmasını düşündüğümüzde. Ana bellek elemanı ise çalışır. Bu devrenin saat darbesinin 94 . çünkü bağımlı bellekteki saat girişi (şekilde ince çizgi) 0 olmuştur. düşen kenarda ana bellek elemanı yükselen kenarda ise bağımlı bellek elemanı ve dolayısıyla SR ana-bağımlı bellek elemanı çalışacaktır.

17 Kenar tetiklemeli gecikme bellek elemanın lojik devresi Şimdi devrenin analizini yapalım. ondan sonra aynı eşik değere aynı yönden (yükselen veya düşen) ikinci defa gelene kadar bellek elemanları. Aynı bellek elemanları darbenin yükselen kenarında ise. girişlere karşılık vermezler. ikinci seviyedeki temel belleğin girişinin. Saat darbesinin seviyesi belli bir eşik değerini aşarken bellek elemanı çalışır .16 Saat darbesinin düşen kenarında tetiklenen JK bellek elemanı Kenar tetiklemeli bellek elemanları: Belek elemanlarının saat darbelerinin geçişlerinde çalışmasını sağlayan üçüncü alternatif. 1 2 s* 5 y(Y) CLK 3 6 y ' (Y') R* İkinci seviye temel bellek elemanı D 4 Birinci seviye temel bellek elemanları Şekil 6. kenar tetiklemeli bellek elemanlarıdır. Saat darbesi 0 iken D = 0 ve D = 1 girişleri için birinci seviyedeki temel bellek elemanlarının çıkışları şekil 6. Bu devrede temel bellek elemanı (ikinci seviye) girişlerine birer temel bellek elemanı (birinci seviye) bağlanmıştır. Birinci seviyedeki temel bellek elemanları. 95 . Darbe kenarı ile tetiklenen gecikme bellek elemanına ilişkin lojik devre Şekil 6.18 a ve b de verilmiştir. çıkışına aktarılmasını sağlar. S* y (Y) J S* K Saat(CLK) y ' (Y ' ) R* R* Şekil 6.17 te verilmiştir. ikinci seviyedeki temel belleğin durumunu koruyucu girişleri (11) sağlar. darbenin düşen kenarında. çalışmazlar.düşen kenarında tetiklenen bir JK bellek elemanı olarak çalıştığını S*R* tanımından yararlanarak gösteriniz. ikinci seviyedeki (çıkıştaki) temel bellek elemanı gösterilmemiştir.

diğer kapı çıkışları ise eski değerlerini koruyacaktır. ama diğer kapıların çıkışları değişmeyecektir. D=0 analizi Şekil 6.18 b deki devrenin 0 olan saat girişi. Benzer biçimde Şekil 6. Sonuç olarak. Yani saat darbesinin yükselen kenarında giriş çıkışa aktarılmaktadır. S*R* = 01 girişi için çıkıştaki temel belek elemanı çıkışı. 3 kapısının çıkışı 1 olacak.18 a ve b). CLK=0. saat darbesinin yükselen kenarında.18 d de saat 96 .1 0 1 1 2 1 s* CLK=0 2 1 s* CLK=0 3 1 R* 3 1 R* 4 D=0 1 D=1 4 0 b.17 te verilen kenar tetiklemeli bellek elemanı. 1 kapısı D yi gösterir (Şekil 6. CLK=1. D=1 analizi c. D bellek elemanın tanımına uygun çıkışlar verir.18 c görülen değerler gözlenir. 4 kapısı D ' yi gösterirken. D=0 analizi d saat b a 1 b 1 0 1 2 1 s* 2 0 s* CLK=1 3 CLK=1 0 R* 3 1 R* 4 D=0 1 D=1 4 0 d. R* = 0 olduğundan. 1 kılındığında.18 a da saat darbesi 0 dan 1 e çıkarıldığında. CLK=0. Üç kapısının çıkışı 0 olacak. S*R* = 11 olduğundan. çıkıştaki temel bellek elemanı .18 c de saat darbesi 1 den 0 a düştüğünde. Şekil 6. D = 0 olan girişe eşit olacaktır.18 d deki değerler gözlenir. Şekil 6. Şekil 6.18 Darbe kenarı tetiklemeli gecikme bellek elemanı lojik devresinin analizi Saat = 0 iken D girişi ne olursa olsun S* = R* = 1 dir. S*R* = 10 girişi için çıkıştaki temel belek elemanı çıkışı. D=1 olan girişe eşit olacaktır. CLK=1. Şekil 6. Buda çıkıştaki ikinci seviye temel bellek elemanın durumunu değiştirmemesi yani çalışmaması demektir . diğer kapı çıkışları ise eski değerlerini koruyacaktır. R* = 1 olduğundan. D=1 analizi c saat a a. Şekil 6. Bu sefer 2 kapısının çıkışı 0 olacak. Şekil 6.18 a daki değerler gözlenir. Benzer biçimde Şekil 6.

17 te verilen kenar tetiklemeli bellek elemanı. bu algılama gerçekleşmez( Bakınız Şekil 6. D = 0 girişinin. Şekil 6. 97 .17 teki devrede Y=0 olması. saat darbesinin yükselen kenarda tetiklenen bir D bellek elemanınıdır. Tutma süresi içinde D =1 yapılırsa. tetikleme eşiğinden sonra en az tutma süresi kadar. Yani şekil 6. çıkıştaki temel bellek elemanı çalışmayacak yani durumu değişmeyecektir. 3 kapı çıkışı (R*) nin 1 den 0 a geçme süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir. çalışma koşullarını daha detaylı olarak analiz edelim. 2 kapısının çıkışı 1 olacak.darbesi 1 den 0 a düştüğünde. Şekil 6. girişte tutulması zorunludur. en az oturma süresi kadar bir zaman için.19) Yukarıda D=0 girişi için saat darbesinin yükselen kenarındaki durumu inceledik.17 de verilen devre. Bu süre D = 0 girişi için 1 kapı çıkışının 0 da kalma süresidir ve ancak o zaman saat 0 dan 1 e geçerken D = 0 girişi algılanabilir. Sonuç olarak.19).17 c). saat darbesi tetikleme eşiğini aştıktan sonra da. değişmemelidir. S*R* = 11 olduğundan. S* = 1 ve R* = 0 olur (Şekil 6. tetikleme eşiğinden önce. tutma süresi (holding time) denen zaman aralığında . girişte tutulması gerekir.18 a daki devrede D = 0 iken saat darbesini 1’e çıkarırsak. 4 ve 1 kapılarının çıkışları değişmezken. Bir başka deyişle D = 0 girişinin D bellek elemanı tarafından algılanması isteniyorsa . bu algılama gerçekleşmez (Bakınız Şekil 6. Yani oturma ve tutma süreleri toplam süresince D=1 değeri değişmemelidir. yani çıkışın D girişine eşit olması ve saat darbesinin yükselen kenarında tetiklenmesi demektir. diğer kapı çıkışları ise eski değerlerini koruyacaktır. Oturma zamanı 4 ve 1 kapılarındaki toplam gecikme kadardır. Saat darbesi 0 dan 1 e yükselirken belli bir süre önce. ki ona oturma zamanı (set up time) denir. saat gerilimi Tetikleme eşiği zaman Oturma zamanı Tutma zamanı Girişin değişmemesi gereken zaman aralığı Şekil 6. benzer biçimde. (Bakınız Şekil 6. D=1 girişinde de zamanlama koşulları aynıdır. D = 0 girişinin girişte tutulması gerekir. D girişinin değişmemesi gerekir. Buda Şekil 6.19 Yükselen kenarda tetikleyen darbenin değişimi ve giriş sınırlaması D girişi. Şimdi de saat darbesinin yükselme süresinde. saat darbesinin düşen kenarında çalışmayacaktır. Sonuç olarak D=0 girişinin. Bir başka deyişle D bellek elemanı tarafından D = 0 girişinin algılanması isteniyorsa. Oturma süresi içinde D = 1 yapılırsa. Bu tutma süresi.18 b daki değerler gözlenir.19). Şekil 6. D bellek elemanı tarafından algılanabilmesi için en az oturma +tutma zamanı kadar bir zaman aralığında.

Clear ve Preset girişlerinde bir yuvarlak varsa. O nedenle başlangıç durumunu 0 a getiren bir Clear ile. 0 veya 1 den herhangi birine getirebilmemiz gerekir. Normal olarak bu tüm devreler 5 veya 10 voltluk (VCC) doğru gerilimle beslenirler.20 da verilmiştir. Bir başka değişle bellek elemanlarının başlangıç durumunu. Clear ve preset girişli olan bellek elemanları olduğu gibi yalnızca clear veya yalnızca preset girişleri olan bellek elemanları da piyasada bulunabilir. iki tanesini bir arada bulunduran. başlangıçta istenildiği gibi seçilebilmesi demektir. Yardımcı girişleri de içeren bir JK bellek elemanı tümleşik devresinin şematik gösterilimi ve tanım tablosu Şekil 6.Burada yalnızca D belek elemanın kenar tetiklemeli lojik devresi verilmiş ve analiz edilmiştir. bağımsız durum değişkeni (y) nin.6 Tüm devre olarak bellek elemanları yardımcı girişleri 0 Bir ardışıl devrenin başlangıç durumunun (D ) istenildiği gibi seçilebilmesi gerekir. Bu girişler asenkron olarak çalışırlar. başlangıç durumunu 1 e getiren bir preset yardımcı girişlerine gereksinim vardır.20 Belek elemanlarının çeşitli girişleri ve bir JK tümleştirilmiş devresi 98 . Diğer bellek elemanları için de benzer biçimde çalışan devreleri vardır ve genellikle kataloglarda verilir. Bellek elemanları. y y' clear preset CLK 1 16 Ka J K Q Q Preset 2 15 Ya 14 Y 13 to 12 Jb 11 Y J Girişler clear preset CLK CLK K J K Clear 3 Ja 4 0 0 1 1 1 1 1 0 1 0 1 1 1 1 x x x ↑ ↑ ↑ ↑ x x x 0 0 1 1 x x x 0 1 0 1 Çıkışlar y y’ kararsız 0 1 1 0 y y’ 0 1 1 0 y’ y Besleme5 CLK 6 Preset 7 Clear 8 J K Q Q 10 Y 16 Kb Şekil 6.20 da verilmiştir. yani saat ve giriş değişkenlerinden bağımsız olarak başlangıç durumunu 0 veya 1 e getirirler. bu girişlerin 0 olması halinde. bu girişlerin 1 olması halinde. clear ve preset işlevinin yerine getirilir. 6. yukarıya doğru bir ok ise yükselen kenarda tetiklenen bir bellek elemanını gösterir. Saat darbesinde aşağıya doğru bir ok düşen kenarda tetiklenen bir bellek elemanını. küçük ölçekli (SSI) tümleşik devreler olarak satılırlar. Bir 7476 JK tümleştirilmiş devresindeki bağlantılar ve uçların ne oldukları Şekil 6. Buda her bir bellek elemanına karşı düşen. clear ve preset işlevleri yerine getirilir. Clear ve Preset girişlerinde bir yuvarlak yoksa.

7. elemanlar ve bağlantılar belli iken. Görüldüğü gibi çıkış yalnızca bir durum değişkenin fonksiyonudur. bir sonraki durum ve çıkış fonksiyonlarının bağımsız değişkenler (giriş ve şimdiki durum değişkenleri) cinsinden bulunmasıdır. Üç farklı yöntemin kullanılması. bu ve bundan sonraki bölümlerde yalnızca saatli (senkron) ardışıl devreler üzerinde duracağız.1 Saatli ardışıl devrelerin analizi Bilindiği gibi analiz. giriş değişkenine doğrudan bağlı değildir. analizin amacına bağlı olarak birinin diğerinden daha çabuk sonuç verebilmesidir. Bu üç yöntemden birinden diğerine kolayca geçilebilir. yani Moore makinesidir. durum diyagramı veya durum tablosu yöntemleri daha kolay sonuca götüreceğinden tercih edilir. Üç analiz yöntemini inceleyeceğiz. bir lojik devrenin bilgisayar simulasyonu açısından. Diğer taraftan belli bir giriş dizisi için çıkış dizisinin ne olduğu isteniyorsa. öyle ki her biri daha önce verdiğimiz bir modele ilişkin olacak.2 Örnek bir Moore makinesi analizi Daha önce tanımladığı gibi Moore makinesinde çıkışlar yalnızca durum değişkenlerinin fonksiyonudur. Bu yöntemleri Moore ve Mealy makineleri üzerinde birer örnekle inceleyelim. Örneğin bir sonraki durum ve çıkış fonksiyonları ile analiz yöntemi. Birinci yöntem. daha önce tanıtılan durum tablosu ve durum diyagramına dayandırılan yöntemlerdir. 7. diğerlerine göre daha uygundur.1 de verilmiştir. matematiksel model olarak tanıtılan.1 Analizi için örnek olarak seçilmiş bir Moore makinesi 99 . Tek giriş ve tek çıkışlı bir Moore makinesi örneği Şekil 7. x CLK Moore Makinası J 1 K1 J2 K 2 z x CLK y 1 y1 y z 2 y2 Şekil 7. iki ve üçüncü yöntemler. girişlere karşı düşen çıkışların ne olduğunu bulmaktır. Bir başka deyişle devrenin girişlere cevabını belirlemektir.BÖLÜM 7 ARDIŞIL DEVRELERİN ANALİZİ Bundan önceki bölümde ardışıl devrelerin senkron(saatli) ve asenkron olarak sınıflandırıldığını gördük.

Y1(x = 1. saat darbesinin düşen kenarından önce x = 0. Z = { z = y2}. 2. y2= 0 ) = 1. y1= 0. Diğer taraftan birinci bellek elemanına ilişkin girişler J1 = x K1 = x y'2 dir. Olabilecek durumlar: 00 (Y1 = 0. Örneğimizdeki Moore makinesinin matematiksel modeli M = { G = {0. saat darbesi için bir sonraki durum).1. 2. Y2 = 1) olmak üzere dört tanedir. birinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu. y2= 1 ) =1. saat darbesinin düşen kenarından önce x = 1. z =1 dır. Y2 = x' y1y2 + xy'1y2 + x y'2 }. çıkışta 110 dizisi gözlenecektir. Birinci bellek elemanın tanım bağıntısı Y1 = y1K'1 + y'1J1 dır. Bunları birinci bellek elemanının yukarıdaki tanım bağıntısında yerine korsak. z =1 dır. bir sonraki durum = 11. y1= 1. bağımsız giriş ve durum değişkenleri cinsinden ifade etmiş oluruz.saat darbesinin düşen kenarından sonra: x = 1. Y2(x = 1.1} . Y2 = 1). y1= 1. y2= 1) = 0.01. Y1 = y1 (x y'2 )' + y'1 (x) = y1 (x'+ y2) + y'1 x Y1(x. D = {00. z=0 dır.1}. y1 = 1.10. Y2(x =1. saat darbesi için bir sonraki durum). J2 = x K2 = x⊕ y'1 = x' y'1 + x y1 Y2 = y2 (x⊕ y'1)' + y'2x Y2 (x. Y = {Y1 = y1 x' + y1y2 + y'1 x . bir sonraki durum = 11. 1.y2 ) = y1 x' + y1y2 + y'1 x Benzer biçimde ikinci bellek elemanına ilişkin bir sonraki durum fonksiyonunu da Y2= y2K'2 + y'2J2 dır. 01 (Y1 = 0. saat darbesi düşen kenarından önce: x = 1. y1.saat darbesinin düşen kenarından sonra: x=0.saat darbesinin düşen kenarından sonra: x = 1. y2= 0 ) = 1. 3. Buna göre x =101 dizisine karşılık. 3. D ={ bağımsız seçilebilen 00.y1=1.y2=1 ) = 1. y2 )= x' y1y2 + xy'1y2 + x y'2 biçiminde buluruz.11 den biridir}} dir. 11 (Y1 = 1.10. z = 0 dır. y2 = 1) = 1.1. y1= 0. 10 (Y1 = 1. Bu matematiksel modelden 0 yararlanarak D = 00 başlangıç durumunda x = 101 giriş dizisi için devrenin analizini yapalım. şimdiki durum =11 (1. z = 1 dir. Y2 = 0 ).11}. Y2 = 0 ). y2=0) . Görüldüğü gibi iki bellek elemanı olduğu için iki bir sonraki durum fonksiyonu vardır. Y1(x = 1. Ç = { 0.01. Y1(x=0. JK nın tanım bağıntısından yararlanarak bulabiliriz. Y2(x = 0. 0 100 . z = 1 dır. Birinci JK bellek elemanına ilişkin bir sonraki durum fonksiyonunu. şimdiki durum ( D0) = 00 (y1= 0. 1. şimdiki durum =11 (2. y1 .1 Matematiksel model ve analiz Şekilden görüldüğü gibi Z= y2 dir. bir sonraki durum =10.

gerekli olan doğru minterimleri uygun yerlere koyarak durum tablosunu bulabiliriz. Giriş değişkeni de bir tane olduğundan. yan yana durum tablosuna şekilde görüldüğü gibi taşınırlar. bir sonraki durum ve çıkış fonksiyonlarını tabloya taşıyarak elde edebiliriz. durum diyagramından bulalım. iki farklı giriş yani iki sütun vardır. Bu belli satıra karşı gelen farklı sütunlar için giriş değişkenleri değişse bile Moore makinesi çıkışına etki etmezler. elemanlarında da bir sonraki durum ve çıkışların bulunduğu bir matristir.7.2. z Şekil 7. Y1 fonksiyonundaki birinci terim y1x'. daha önce bulduğumuz. taşıyacağımız fonksiyonların her bir çarpımlar teriminin kaçıncı mertebeden bir küp oluşturduğuna bakıp.2 Durum tablosu ve analiz Durum tablosu satırlarında şimdiki durumlar. Çıkış fonksiyonu direkt olarak y2 ye eşit olduğundan hemen yazılabilir. y2 değişkenini eleyen birinci mertebeden bir alt küp oluşturur ve üçüncü ile dördüncü satırlarla birinci sütunun kesiştikleri yerlerde birer doğru mintermi içerir. sonra birleştirebiliriz (Şekil 7. Buna göre Moore makinesi örneğimizdeki durum tablosunu.2 Örnek Moore makinesine ilişkin durum tablosunun çıkarılışı Şimdi x = 101 giriş dizisine karşılık çıkış dizisini . Tabloyu Karnaugh diyagramı biçimde oluşturduğumuzdan. bütün girişleri de benzer biçimde sütunlara Şekil 7. olabilecek bütün durumlar dört tanedir yani dört satır vardır. daha kolay görülsün diye Y2Y1 fonksiyonlarını önce ayrı ayrı düşünüp. Doğru olmayan minterimler 0 alınarak. Karnaugh diyagramı sırasında almak kolaylıklar sağlar. durum tablosunda belli bir satıra karşı gelen satırların hepsinde çıkışlar aynıdır. satırından görüldüğü gibi 00 durumunda 101 . Diğer çarpımlar terimleri için aynı işlem tekrarlanarak Y1 ve Y2 ayrı ayrı bulunabilir. sütunlarında bütün olabilecek girişler. Durum değişkeni sayısı iki olduğundan. Örnek olarak Y1 fonksiyonunu tabloya taşıyalım. Satır ve sütunlardaki durum ve girişleri. 00 başlangıç durumunda.2 deki gibi yerleştirelim. Bu amaçla. Önce bütün durumları Karnaugh diyagramındaki sıralanışa uygun olarak satırlara .2). bulduğumuz Y1 ve Y2 fonksiyonları. Moore makinesinin çıkışları yalnızca durum değişkenlerinin fonksiyonu olduğundan. Durum tablosunun 1.2 deki gibi ayrı bir sütunda gösterilirler. Bu nedenle Moore makinesinin çıkışları Şekil 7. Nedeni belli satır için durum değişkenleri değişmez dolayısıyla Moore makinesinin çıkışı değişmez. x y1y2 00 01 11 10 0 0 0 1 1 1 1 1 1 0 x y1y2 00 01 11 10 x 0 0 0 1 0 1 1 1 0 1 0 00 01 11 10 00 00 11 10 1 11 11 10 01 z 0 1 1 0 Y1 Y2 Y1Y2.

sütunundan görüldüğü gibi. 7. O halde çıkış dizisi 110 dır. (Tablodaki 3. Durum 00 0 Çıkış 01 1 1 1 0 Giriş 0 0 10 03 1 11 11.4 Zaman diyagramı (Timing diagram) Analog devrelerde girişler ve çıkışlar zamana bağlı birer fonksiyondur.2. tablodaki 3. 7. incelediğimiz örneğe ilişkin durum diyagramı Şekil 7.3 Örnek Moore makinesine ilişkin durum diyagramı Şimdi 00 başlangıç durumu ve x = 101 giriş dizisi için örnek Moore makinesinin analizini yapalım. Çıkış ise 0 dır. yönlendirilmiş topolojik elemanlarla belirtilir. Önce her bir durum için. yani dizinin zamana göre soldan sağa sıralandığını varsayalım. Birden fazla giriş için bir sonraki durum aynıysa.3 de verilmiştir. 3. bu girişlere ilişkin oklar bazen birleştirilerek te gösterilir.3 teki durum diyagramında gözlenecek çıkışların üzerine kaçıncı saat darbesinden sonra gözleneceği yazılmıştır. Sonra her bir durum için. 11 dir. giriş sayısı kadar okun çıkması kontrol edilebilir. yani çıkışlar yalnızca durum değişkenlerinin fonksiyonu olduğundan. bir sonraki durum 10 olur. saat darbesinin düşen kenarında bir sonraki durum. girişten bağımsız. bir sonraki durum ve çıkış fonksiyonların zamana göre değişimini gösteren diyagramlara zaman diyagramı (timing diagram) denir. Lojik devrelerde. 2. Bu durumda.saat darbesinin düşen kenarında.). Şekil 7. çıkış ise 1 dir. bir sonraki durum ve çıkış değişmez. Eksiklik olmaması için. incelediğimiz makine Moore makinesi olduğundan. 1. satır 1. Sayısal sistemlerde ise giriş ve çıkışlar zamana bağlı olarak birer dizi oluşturmaktadırlar. Giriş dizisinin ilk elemanının 0 olduğunu. satır . çıkış 1 dir. giriş dizisi de 010101 olsun. 0 dır.3 Durum diyagramı ve analiz Durum tablosu bulunduktan sonra. satır ve 2. Bellek elemanları saat darbesinin negatif kenarında tetiklendiği için durum değişiklikleri yalnızca bu düşen kenarda olabilecektir. Moore makinesinde çıkışlar yalnız durum değişkenlerine bağlı olduğu için çıkışlar durumlara ilişkin çember düğümün içine yazılır. durum diyagramına geçiş kolaydır. giriş dizisi ve başlangıç durumu verildiğinde. satır 2.) Şimdiki 11 durumunda giriş 1 iken. sütun.2 Şekil 7. sütun. İncelemekte olduğumuz Moore makinesi içib Başlangıç durumu 00.2. Yani çıkış dizisi z = 110 dır. saat darbesinin düşen kenarında. satır . satır.çıkış. 11 durumunda giriş 0 iken. Tablodaki 3. bütün girişler altında gidilen yeni durum . birer çember biçiminde daire çizilir. tablonun 1. Tablodaki 4. her bir durumdan. çıkışlar da yalnızca saat darbelerinin düşen kenarında 102 . Bir sonraki durum 11 (Tablodaki 3. Şimdiki 00 durumunda giriş 1 iken.

görülmektedir. Mealy makinesinde çıkış fonksiyonları.3 Örnek bir Mealy makinesi analizi Mealy makinesinin analizi de Moore Makinesi analizi gibidir. Bulunan değerler. Çünkü bellek elemanları kenar tetiklemelidir ve makine Moore makinesidir.4 teki gibi tamamlanır. O nedenle. saat darbeleriyle değişen durum değişkenlerinden etkilendiği gibi. yani y1y2=00 dır. ikinci saat darbesi için giriş 1 dir.değişecektir. Yeni durum Y1Y2=00. Şekil 7. Bir kombinezonsal devrenin çıkışı olan bu fonksiyonlar. saat darbesi için şimdiki durumdur. Matematiksel modeli (Bir sonraki durum fonksiyonları ve çıkış fonksiyonlarını) kullanarak ta. durum diyagramı veya tablosundan yararlanılarak bulunur. Mealy makinesinde bundan sonraki bölümde göreceğimiz gibi böyle olmamaktadır. Durum tablosundan. 7. Görüldüğü gibi giriş değişkeninin aldığı değer. durum tablosu veya diyagramından yararlandık. etkilenirler. Birinci saat darbesi için yapılan işlemler ikinci ve daha sonraki saat darbeleri için tekrarlanarak zaman diyagramı Şekil 7. x CLK t y1(Y1) t z = y2(Y2) t t Şekil 7. bir sonraki durum ve çıkış. saat darbesi için bir sonraki durum (i+1). saat darbelerinin dışında değişen giriş değişkenlerinden de. Önce şimdiki durum ve giriş altında. yerleştirilir. Bir sonraki durumun Y1Y2= 00 olduğu. (i).4 Örnek Moore makinesine ilişkin bir zaman diyagramı Zaman diyagramının çiziminde.4 teki zaman diyagramında. yalnızca durum değişkenleri değil fakat giriş değişkenlerine de bağlıdır. bir sonraki durum değişkenlerine ve çıkışa etkimez. iki saat darbesinin düşen kenarları arasında değişse bile. O nedenle çıkışta hatalı çıkış diye adlandırılan istenmeyen çıkışlar 103 . Bu işlem her saat darbesi için tekrarlanarak zaman diyagramı çizilir. Örneğimizde birinci saat darbesinin düşen kenarından hemen önceki durum (başlangıç durumu) y1y2= 00. ikinci saat darbesi için şimdiki durum. ard arda iki saat darbesinin düşen kenarları arasındaki zaman aralığına. birinci ve ikinci saat darbelerinin düşen kenarları arasına Y1 ve Y2 değişkenleri 0 genlikli olarak çizilmişlerdir. giriş ise 0 dır. aynı sonuca varabilirdik ama daha zor olurdu.

Çıkış fonksiyonu. 0 11. Bir sonraki durum fonksiyonlarına ilişkin zaman diyagramları. x CLK y2 D Mealy makinası z x y1 CLK y 1 y 1 x x y '1 x' z J2 K2 y 2 x' y2 Şekil 7. zaman diyagramlarını inceleyerek hatalı çıkışları görelim.6 Örnek Mealy makinesinin analizi için durum tablo ve diyagramı Şekil 7. verilmiştir.6 da örnek Mealy makinesinin durum tablo ve diyagramı.5 Analizi için örnek olarak seçilmiş bir Mealy makinesi Bir sonraki durum fonksiyonları ve çıkış fonksiyonu Y1 = D = (x+y1). giriş değişkeninin değişmesiyle de değişebilir.5 de verilen bir Mealy makinesi örneğinde bir sonraki durum fonksiyonları ve çıkış fonksiyonunun. durum değişkeninin değiştiği saat darbelerinin düşen kenarları dışında. 1 Y1Y2. 1 00. O nedenle çıkış fonksiyonuna 104 . Moore makinesinde anlatılan biçimiyle bulunarak. x y1y2 00 01 11 10 0 01. 1 10. Şimdi durum tablosu ve diyagramından yararlanarak zaman diyagramlarını çıkaralım.görülebilir.y2 Y2 = y2K'2 + y'2J2 = y2 (x' ) '+ y'2(x ⊕ y1' ) = y2 x + y'2 x y1 + y'2 x' y'1 = x y2 + x y1 + x' y'1 y'2 Z = x' y2 + x y1 dır. 0 1/0 0/0 00 0/1 0/0 1/1 1/1 01. 0 00. saat darbesinin düşen kenarında değişecektir ve Moore makinesinde olduğu gibi çizilebilir. 1 10 0/1 11 1/0 01 1 00. Şimdi Şekil 7. 0 11. z Şekil 7.

etkisini sürdürerek çıkışı değiştirebilir.7 da verilmiştir. kritik bir zaman aralığıdır. sanki yeni gidilen durumda eski giriş uygulanmış gibi olur. x t CLK 1 2 1 3 4 5 6 7 t y1(Y1) t y2(Y2) t z t hatalı 1 zararsız hatalı çıkış hatalı 0 zararsız hatalı çıkış kritik zman aralıkları Şekil 7.ilişkin zaman diyagramını çizerken. Önce durum değişkenlerine ilişkin zaman diyagramları Moore makinesinde olduğu gibi kolayca çizilebilir. Çıkış fonksiyonları için saat darbesinin düşen kenarı ile girişin değiştiği zaman aralığı. saat darbesinin düşen kenarı (durumların değişebileceği an) ve giriş değişkeninin değiştiği anları ayrı ayrı incelemek gerekmektedir.6 da görüldüğü gibi. Şekil 7. birinci saat darbesine ilişkin giriş. Bu istenmeyen bir durumdur.7 Örnek Mealy makinesine ilişkin bir zaman diyagramı ve hatalı çıkışlar Şimdi çıkış fonksiyonuna ilişkin zaman diyagramını adım adım detaylı olarak inceleyelim. çünkü her bir giriş için 1 saat darbesi uygulanmalı ve yeni gidilen durumda ( saat darbesinin düşen kenarından hemen sonra) yeni giriş ideal olarak hemen uygulanmalıdır. Çünkü bu kritik zaman aralığında yeni gelinen durumda. Örnek Mealy makinesinin durum ve çıkış (kritik zaman aralığı da göz önüne alınarak) değişkenlerine ilişkin zaman diyagramları Şekil 7. Bu sağlanamadığından. 00 başlangıç durumu ve 0 girişi için. durum diyagramı veya tablosundan 105 .

çıkış 0 dır. 106 . nedenini düşününüz. 1. 5. Bu nedenle 0101010 giriş dizisine ilişkin çıkış dizisi 0011100 dır. 6. Kritik zaman aralığında çıkışın aldığı değer. Kritik zaman aralığında.görüldüğü gibi. yani zararsız bir hatalı çıkış olacaktı. saat darbesinden sonra 01 durumu ve 1 girişi altında 0 değerindedir ama kritik zaman aralığında kısa bir süre 1 değerini almıştır. Bu durumda D bellek elemanının çıkışında yalnızca doğru çıkışlar gözlenir. girişin saat darbesinin düşen kenarından sonra değişmesidir. 3. Benzer akıl yürütme aynen diğer saat darbeleri içinde tekrarlanarak şekil 7. saat darbesinden sonraki kritik zaman aralığına ilişkin hatalı çıkış 1 iken. saat darbelerinden sonraki hatalı çıkışlar 0 dır. bu zaman aralığının dışında alınan değerlerden birini alsaydı farkına varılmayacak. Kritik zaman aralığından sonra 01 durumu devam ederken giriş değişip 1 olduğundan çıkış 0 olmuştur. Genel olarak doğru çıkışlar saat darbelerinden hemen önceki çıkışlardır. Hatalı çıkışlar ancak Mealy makinesinde gözlenebilir. Görüldüğü gibi 2.6 daki zaman diyagramı bulunur. Z çıkışında yalnızca doğru çıkışların gözlenmesi isteniyorsa. Bu istenmeyen hatalı bir çıkıştır çünkü eski ve yeni durumlarda 0 çıkışını vermesi gereken makine kısa bir süre içinde olsa 1 çıkışı vermiştir. Bu olayın nedeni. yeni durum 01 ve eski giriş 0 halen devam ettiği için çıkış 1 dir. 00 durumu ve 0 girişi altında 0 olan çıkış. ve 4. saat darbelerinden sonraki kritik zaman aralıklarındaki hatalı çıkışlar zararsızdır. Z çıkışın bir D bellek elemanın girişine bağlanır ve D bellek elemanın saati de devrenin saatinden beslenir.

durum tablosu veya diyagramı çıkarılır. istenen işlevi yerine getirebilmesi için. yani elemanlar ve aralarındaki bağlantıların. Kodlama sonucu bir sonraki durum ve çıkış fonksiyonları. Durum değişkenlerinin sayısının minimumlaştırılması. dolaylı olarak . makinenin belleğinde tutması gereken bilgilerdir diye düşünülebilir. Şekil 6. kombinezonsal devreye ilişkin bağımsız değişkenlerin sayısının azalmasıdır. 3. fakat birinin diğerlerine göre üstünlükleri olabildiğinden ideal genel bir yöntem verilememiştir. Seçilen durumların ne anlama geldikleri saptanmalıdır. Bu adıma kadar bellek elemanlarının sayısı ve her bir bellek elemanına ilişkin bir sonraki 107 . Durumların seçimi bazen kolay bazen ise zor olabilir. Durum indirgeme kuralları geliştirilmiştir ve ayrı bir başlık altında incelenecektir. birbirinden farklı 2r sayıda kodlanabilir 4. Genel olarak durumlar. Durumlar seçildikten sonra sözle tanımlamaya uygun olarak durum tablosu ve diyagramı çizilir. Seçilen durumların kodlanması (state assignment): Durumlar birinci ve ikinci adımlarda sözle tanımlanmışlardı. r ≥ log2 µ olan en küçük tam sayıdır. Bu notların kapsamı içinde basit bir iki yöntem ayrı bir bölümde incelenecektir. 2. Farklı yöntemler geliştirilmiştir.2 de bir ardışıl devrenin genel yapısının ne olduğu verilmişti. uygun durum seçimleri yaparak. durum değişkenlerinin sayısını belirler. Bu genel yapıdan görüldüğü gibi. Bu keyfi değerler de. sentezde bellek elemanlarının sayısını saptayıp. bunların indirgenmesi (state reduction) yapılır. Durum sayısının azalması.BÖLÜM 8 ARDIŞIL DEVRELERİN SENTEZİ Sentez bilindiği gibi girişleri ve çıkışları sözel olarak tanımlanan bir makinenin yaptığı işi yapan devrenin. Durum sayısını. Bu nedenle durum tablosunda eşdeğer durumlar varsa. Durum değişkeni sayısı aynı zamanda bellek elemanları sayısıdır. sezgisel olarak yapılır. Birinci adımda durumları sezgisel olarak saptadığımızdan. 8.1 Sentez yönteminin genel adımları Sentez yönteminin 6 genel adımı aşağıda veriliştir. bulunmasıdır. Kullanılmayan durumlarda. gereğinden fazla durum seçmiş olabiliriz. Bu bölümde önce ardışıl devrelerin sentezinde tutulacak yola ilişkin adımları sonra bu adımların uygulamasını çeşitli örnekler üzerinde göreceğiz. durum değişkenlerinin ve dolayısıyla bellek elemanlarının sayısının ve kapı elemanlarının giriş yelpazesinin azalmasına yol açabilir . durum tablosunda belirlenirler. gerçekleştireceğimiz fonksiyonların aldığı değerler keyfi olacaktır. kombinezonsal devreyi oluşturursak ardışıl devreyi gerçekleyebiliriz. Bu adım için tutulacak yolun bir yöntemi yoktur. Farklı durumların sayısı µ ve farklı durum değişkenleri sayısı da r ise r. 1. (r) durum değişkeniyle belirlenen bir durum. Durum indirgemesi sonucu durum değişkeni sayısı azalmasa bile kullanılmayacak durumlar ortaya çıkacaktır. istenen makinenin sözle tanımlamasından (word description). bağımsız değişkenler olan giriş ve durum değişkenlerinin fonksiyonu olarak. "Durumlara hangi kodlar verilirse gerçekleştirilecek kombinezonsal devre daha basit olur problemine" bu adımda cevap verilir. kombinezonsal devrenin basitleşmesini mümkün kılar.

) biçiminde ifade edebiliriz. Çünkü durumun 0 dan 0 a geçişini sağlamak için S = 0 olması zorunludur. Yani tanım ve ters tanım bağıntıları uyumludur. belleğin şimdiki ve bir sonraki durum değerleri belli iken.2 deki genel yapıda görüldüğü gibi kombinezonsal devrenin çıkışlarının bir kısmı bellek elemanlarının giriş fonksiyonlarıdır. belli girişler ve şimdiki durum değişkenleri için ne olduğu belirlenmiş oldu. girişlerin hiçbir zaman 11 olmadığı görülür. Benzer biçimde diğer geçişlerde saptanarak Şekil 8. Gecikme bellek elemanın ters tanım bağıntısı: Tanım bağıntısında y = 0 iken Y = 0 olması için girişin zorunlu olarak 0 olması gerektiği hemen görülür. SR bellek elemanına benzer biçimde.1 c deki ters tanım tablosu bulunur.durum değerinin. bunlara ilişkin giriş değerleri ise bir altlarındaki karelerde gösterilmiştir.1 d de görüldüğü gibi.1. Bu fonksiyonlar saptandığında kombinezonsal devrenin bir kısmı gerçekleştirilebilecektir. R = K (keyfi.1 b de görülen ters tanım bağıntısı bulunur.a da gösterilmiştir. Kombinezonsal devrenin diğer kısmı.8. D gecikme elemanın ters tanım bağıntısı T T y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 0 10 1 Saat T Y = T y' + T ' y b. R ise 0 da 1 de olabilir yani K dir. bellek girişlerinin. bu elemanın tanım bağıntısından görüldüğü gibi iki alternatif giriş vardır: S = 0 R = 0. D D y y y (Y) y (Y') y 0 1 0 0 1 1 1 0 00 0 yY 01 1 11 1 10 0 Saat D Y=D a. SR bellek elemanın ters tanım bağıntısı: y = 0 dan Y = 0 a geçebilmek için. Bellek elemanlarının giriş fonksiyonlarını saptayabilmek için seçilecek bellek elemanlarının ters tanım (excitation functions) bağıntılarından yararlanılır. Bu ters tanım tablosundan. Sonuç Şekil 8. y = 1 iken Y = 0 ve y = 1 iken Y=1 olması için girişin sırasıyla 1. hatırlanacağı gibi SR bellek elemanının tanımını verirken 11 girişlerinin hiçbir zaman uygulanılmayacağı varsayılmıştı. tanım bağıntılarından yararlanarak teker teker çıkaralım. JK bele elemanının ters tanım bağıntısı da bulunabilir. JK bellek elemanın ters tanım bağıntısı: Şekil. çıkış fonksiyonlarıdır.0 ve 1 olması gerektiği görülür. T tetikleme elemanın ters tanım bağıntısı 108 . S = 0 R = 1. Ters tanım tablosunun sütunlarına önce y sonra Y değerleri yazılmış. Benzer biçimde y = 0 iken Y = 1. Tetikleme bellek elemanın ters tanım bağıntısı: Gecikme bellek elemanında yapılanlar burada da tekrarlanarak Şekil 8. Şekil 6. alması gereken değerleridir. Bellek elemanlarının ters tanım bağıntıları: Bellek elemanlarının ters tanım bağıntıları. Şimdi her bir bellek elemanına ilişkin ters tanım bağıntılarını. Bu iki girişi S = 0.

5. bağımsız giriş ve durum değişkenlerinin fonksiyonu olarak bulunur. SR bellek elemanının ters tanım bağıntısı JK 00 y 0 1 0 1 01 0 0 11 1 0 10 1 1 J y y y (Y) y (Y') 00 0K yY 01 11 1K JK K0 10 K1 Saat K Y = J y' + K' y d. Durumlar iki tane olup elde 0 ve 1 i göstermektedir. bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu gösterilmiştir.1 de verilen seri toplayıcı için. 109 . 6. Bu minimal fonksiyonlara karşı gelen devre Ardışıl devrenin kombinezonsal kısmını oluşturur. Bu bellek elemanının ters tanım bağıntısından SR giriş fonksiyonlarının doğruluk tablosu Şekil 8.2 daki gibi bulunur. bir durum değişkeni yeterlidir (log22=1). Çıkış fonksiyonları da. Seri toplayıcı: Şekil 6. Şekil 8. indirgeyerek. durum tablosundaki durum değişkeninin y ve Y değerleri ve bellek ters tanım bağıntısından yararlanarak. bir durum değişkeni olduğuna göre bir bellek elemanı yeterlidir. Şimdi artık S.2 b ve Şekil 6. çeşitli örneklere uygulamasını görelim.3 deki gibi gerçekleyebiliriz. ardışıl devreyi Şekil 8. durum tablosu veya durum diyagramından yararlanarak. durum tablosunda oluşturulmuştu. Bellek elemanlarının giriş fonksiyonlarının doğruluk tablosu da. Bellek elemanı olarak SR elemanını seçelim. Seçilen bellek elemanlarıyla bellek kısmı gerçekleştirilerek ardışıl devrenin sentezi tamamlanır. Bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları minimalleştirilir.2 de.S y y y (Y) y' (Y') SR 00 y 0 1 0 1 01 0 0 11 k k 10 1 1 00 0K yY 01 11 10 SR K0 10 01 Saat R Y = S + R' y c. durum tablosu ve diyagramı sırasıyla Şekil 6.3 b de çıkarılmıştı. JK bellek elemanının ters tanım bağıntısı Şekil 8.1 Bellek elemanlarına ilişkin ters tanım bağıntıları Üçüncü adımda bir sonraki durum fonksiyonlarının doğruluk tablosu. R ve Z fonksiyonlarını. Karnaugh diyagramlarına taşıyıp. Sentez işleminin ilk üç adımı daha önce yapıldığından dördüncü adımdan başlayacağız. Şimdi adım adım anlattığımız sentez işleminin. durum tablosundan. bulunur.

Bu işi yapacak 8 durumlu bir ardışıl devre düşünelim öyle ki S0. sekizinci darbe ile başlangıç durumu olan 0 a dönen bir sayıcı. varsayalım ki indirgeme işlemini yaptık ve eşdeğer durumlar yok. Durum indirgemesi Durum indirgemesini bundan sonraki anlatacağız. S4. 6. 4. S2. S5. Girişine gelen darbeleri iki tabanında sayar. durumları sırasıyla makinenin 8. x1x2 00 y 01 11 1 10 x1x2 00 y 01 k 11 10 k x1x2 00 y 01 1 11 10 1 0 1 k 0 k 1 k=1 1 0 1 1 k=1 1 z = y ⊕ x 1 ⊕ x2 z S = x1x2 x1 x2 R = x'1x'2 CLK R S y y Şekil 8. O halde sekiz durum olduğuna göre 110 . 2. 1. 5. Bir sonraki durum fonksiyonlarının aynı zamanda çıkış fonksiyonları olarak alıp. S6 S7.Sözle tanım : Tek girişli ve üç çıkışlı bir makinedir. Buna göre makineye ilişkin durum tablo ve diyagramı şekil 8.01 / 1 11 / 0 01 / 0 x1 11 / 1 x2 0 0 1 1 0 0 1 1 y 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 1 Z 0 1 1 0 1 0 0 1 S 0 0 0 K 0 K 1 K R K 1 K 0 K 0 0 0 00 / 0 elde 0 elde 1 10 / 1 00 / 1 10 / 0 0 0 0 0 1 1 1 1 Şekil 8. modulo 8 ileri sayıcı. bir Moore makinesi oluşturabiliriz. bellek girişlerine ve çıkışa ilişkin fonksiyonların doğruluk tablosu. Seri toplayıcı için.3 Bellek elemanı giriş fonksiyonları. Giriş darbeleri saat darbeleri olabileceği gibi.2 Modulo 8 ileri sayıcı x girişine gelen darbeleri iki tabanında sayan. S1. girişine gelen darbelerle daha önce belirlenen durumlardan geçen devrelerdir. ayrı bir giriş te olabilir. 2. indirgenmiş ifadeleri ve seri toplayıcının lojik devresi Genel olarak Sayıcılar. 3. Sayıcının bir özel hali de saymayı iki tabanında yapanlardır. 1. Her 8 darbeden sonra 0 başlangıç durumuna geçer. 8. S3.4 deki gibi bulunur. 7 darbe almış olduğunu göstersinler.2. tasarlayalım. çıkış fonksiyonları.

durum diyagramı veya tablosu ile tetikleme elemanının ters tanım bağıntılarından yararlanarak. x 0 0 0 0 0 0 0 0 y1 0 0 0 0 1 1 1 1 y2 0 0 1 1 0 0 1 1 y3 0 1 0 1 0 1 0 1 Y1 0 0 0 0 1 1 1 1 Y2 0 0 1 1 0 0 1 1 111 Y3 0 1 0 1 0 1 0 1 T1 0 0 0 0 0 0 0 0 T2 0 0 0 0 0 0 0 0 T3 0 0 0 0 0 0 0 0 . S4. 100. S1. en az ağırlıklı bit te (LSB) y3 olsun. S6 S7. Kodlanmış durum tablosu Şekil 8. MSB (en çok ağırlıklı bit) bit y1. Durum kodlaması Sekiz durumu S0.4 te verilmiştir. 6.Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının bulunması ve indirgenmesi Tetikleme bellek elemanlarının giriş fonksiyonları ve makinenin çıkış fonksiyonları.üç durum değişkenine ve dolayısıyla üç bellek elemanına gereksinim vardır. belek elemanı giriş fonksiyonu. Ters tanım bağıntıları kullanılırken. Bu biçimde kodlama bellek elemanları çıkışlarının. 111 biçiminde kodlayalım. 001. 5. sırasıyla 000. S5. aynı zamanda sayıcının çıkışları olmasını sağlar. T belek elemanlarının giriş fonksiyonlarının Karnaugh diyagramında indirgenmiş ifadeleri. Şekil 8.5 te verilmiştir. 010. 101. x=0 S0 y3 y2 y3 0 S7 S1 1 S2 0 s3 011 s4 100 s5 101 s6 110 s7 111 s3 011 s4 100 s5 101 s6 110 s7 111 s4 100 s5 101 s6 110 s7 111 s0 000 s0 000 s1 001 s2 010 x CLK x=0 s0 000 s1 001 s2 010 x=1 s1 001 s2 010 s3 011 1 0 x =1 1 0 S6 1 0 S5 1 S4 0 1 S3 1 0 Şekil 8.4 Modulo 8 ileri sayıcının durum diyagramı ve tablosu 4. y ve Y indislerinin aynı olmasına dikkat edilmelidir.011. S2. S3. 110.5 deki gibi elde edilir. Bellek elemanı olarak ta tetikleme elemanını seçelim. Şekil 8.

1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 1 1 1 1 0

0 1 1 0 0 1 1 0

1 0 1 0 1 0 1 0

0 0 0 1 0 0 0 1

0 1 0 1 0 1 0 1

1 1 1 1 1 1 1 1

xy1 y2y3 00 00 01 11 10

01

11

10

y2y3 00 01

00

01

11

10

y2y3 00 01 11 10

00

01

11 1 1 1 1

10 1 1 1 1

1 1

1 1

1

1

11 10

T1 = xy2y3

T2 = xy3

T2 = x

Şekil 8.5 Bellek elemanları giriş fonksiyonlarının indirgenmiş ifadeleri 6.Lojik devrenin gerçekleştirilmesi Son adımda bulduğumuz indirgenmiş fonksiyonlarla, modulo 8 ileri sayıcı devreyi, Şekil 6 2 de verilen genel ardışıl devre yapısında, Şekil 8.6 a daki gibi çizebiliriz.
x CLK
T 3

y y

y3 y3 y2 y2 y1

1 CLK

T 3

y y

y3 y3 y2 y2 y1

T 2

y y

T 2

y y

T 1

y y

y1

T 1

y y

y1

Şekil 8.6 Modulo 8 sayıcıya ilişkin lojik devreler Yukarıda incelediğimiz sayıcı x girişine gelen darbeleri değil de doğrudan saat girişine gelen darbeleri sayabilirdi. O zaman x girişleri kaybolacak ve bir sonraki durum fonksiyonlarında ki bağımsız değişken sayısı bir azalmış olacaktı. Bu durum da bulunacak devre Şekil 8.6 b de verilmiştir. 8.3 Özel bir sayıcı devresi Saat girişine gelen, saat darbeleriyle 0, 2, 4, 7 ve tekrar 0, 2.. sayan bir sayıcı tasarlayalım. Böyle bir makineyi iki biçimde düşünebiliriz. Birincisi üç durum değişkenli 8 112

durumlu ve çıkışları durum değişkenleri olan makinedir. ikincisi iki durum değişkenli dört durumlu ayrıca üç çıkışı olan bir makinedir. ilk makineye ilişkin durum tablosu Şekil 8.7 deki gibidir. JK bellek elemanlarıyla gerçekleştirme yapmak istersek; bu bellek elemanlarının ters tanım bağıntılarından yararlanarak bulunan bellek elemanları giriş fonksiyonları da Şekil 8.7 de verilmiştir. Görüldüğü gibi 0, 2, 4, 7 durumlarının dışındaki 1, 3, 5, 6 durumlarına makine hiç gelmemektedir. O halde hiç gelinmeyen durumlara ilişkin bir sonraki durum fonksiyonlarının aldığı değerler ve dolayısıyla bellek elemanları giriş fonksiyonlarının aldığı değerler keyfidir, 0 veya 1 seçilebilir. Bulunan fonksiyonların indirgemesi ve bunlara karşı düşen devre şekil 8.7 de verilmiştir. Görülüyor ki çıkışlar doğrudan bellek elemanlarının çıkışları olarak alınmıştır. Örneğimizde kullanılmayan durumlar için bir sonraki durumlar ve çıkışlar keyfi alındı. Bu durum ile genelde de karşılaşılabilir. Eğer gerekli olan durum değişkeni sayısı n, durum n n sayısı m ise 2 < m koşulu altında (2 - m) durum için bir sonraki durum ve çıkışlar keyfi alınır. Örneğin m = 6 durumlu bir makine gerçeklemek için, n = 3 durum değişkenine 3 gereksinim vardır, o halde (2 - 6 ) = 2 durum için bir sonraki durum ve çıkış fonksiyonları keyfi alınmalıdır. y1 0 0 1 1 0 0 1 1 y2 0 1 0 1 0 1 0 1 y3 0 0 0 1 1 1 1 0 Y1 0 1 1 0 k k k k Y2 1 0 1 0 k k k k Y3 0 0 1 0 k k k k J1 0 1 k k k k k k K1 k k 0 1 k k k k J2 1 k 1 k k k k k K2 k 1 k 1 k k k k J3 0 0 1 k k k k k K3 k k k 1 k k k k

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

0 k

1 k

k k

k k

0 1

1 k

k k

k k

1 k

0 1

0 k

0 k

k k
J3 = y1

1 k

J1 = y2

J2 = 1

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

y1y2 y3 00 01 11 10

0 1

k k

k k

k 1

0 k

0 1

k k

1 k

k 1

k k

0 1

k k

k k

k 1

k k

K1 = y2

K2 = 1

K3 = 1

113

J

1 1 2 2 3

y y y y y y

y1

K J

CLK

y2 y3

1

K J

K3

Şekil 8.7 (0-2-4-7) sayan bir sayıcının Moore makinesi olarak gerçekleştirilmesi Yukarıdaki örnekte (0-2-4-7) sayan sayıcıyı, bellek elemanı sayısını minimum tutarak ta gerçekleştirebiliriz. Bu makinenin, bir önceki durumunu (çıkışı) hatırlaması, yeni saat darbesi ile de istenen çıkışı vermesi yeter. Durumları A durumu (kodu 00):: Daha önceki saat girişi ile (111) çıkışının görüldüğü durum B durumu (kodu 01):: Daha önceki saat girişi ile (000) çıkışının görüldüğü durum C durumu (kodu 10):: Daha önceki saat girişi ile (010) çıkışının görüldüğü durum D durumu (kodu 11):: Daha önceki saat girişi ile (100) çıkışının görüldüğü durum biçiminde tanımlarsak, dört durumlu (iki durum değişkenli) dolayısıyla iki bellek elemanlı, istediğimiz sayıcı gerçekleştirilebilir. Oysa aynı sayıcı için yukarıda üç bellek elemanı kullanmıştık. Tanımladığımız durumlar için durum diyagramı, tablosu, ters tanım bağıntısından yararlanarak JK bellek elemanlarının giriş fonksiyonları ve bunlara karşı düşen devre aşağıdaki Şekil 8.8 de verilmiştir. y1 0 0 1 1 y2 0 1 0 1 Y1 0 1 1 0 Y2 1 0 1 0 Z1 0 0 1 1 Z1=y1 Z2 0 1 0 1 Z2=y2 Z3 0 0 0 1 Z3=y1y2 J1 0 1 k k J1=y2 K1 k k 0 1 K1=y2 J2 1 k 1 k J2=1 K2 k 1 k 1 K2=1

CLK=0 A=00 000

CLK=0 B=01 010

CLK=0 C=10 100

CLK=0 Z1 1 D=11 111
CLK

Z2 Z3

CLK=1

1 1
J1 K1

y1
y y y y

Z1 Z2

CLK
J2 K2

y2 Z3

Şekil 8.8 dört durumlu 0,2,4,7 sayan sayıcı 114

B de 0 gelirse. 1/0 A 0/0 B 0/0 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D 1/1 C Şekil 8. Durum diyagramı Şekil 8. B de 1 girişi gelirse son iki giriş 01 olacağından C durumuna geçer. son 4 girişine gelen işarete göre. Durumları A = 00. C = 11.4 Dizi detektörü Tek girişli tek çıkışlı bir makinedir. Diyagramdan yararlanarak bağımsız değişkenler. A başlangıç durumu. C makineye 01 gelmiş durumu ve D makineye 010 gelmiş durumu olsun. Dizi detektörü için durum diyagramı. gecikme elemanını seçelim. aksi halde 0 verir. örneğin 010101 girişi için çıkış 000101 dir. çünkü son gelen 0 dır.10. D = 10 biçiminde kodlayalım. Bellek elemanı olarak.8. C de 1 gelirse dizi bozulacağından A başlangıcına.9.8. Makine A dayken 0 geldiğinde B ye geçer. Makinenin çıkışı. 0 geldiğinde ise son üç giriş 010 olacağından D ye gider. Makine 4 durumlu olduğuna göre iki durum değişkeni vardır. belirlenmektedir (Şekil. son gelen iki giriş 01 olduğundan C durumuna gider.11). Buna göre A durumunda makineye 1 gelirse makine yine A ya dönmelidir. Makine D durumundayken 0 gelirse son gelen 0 olduğundan B ye. makine durumunu korur. Dört durumlu bir durum diyagramı düşünelim. B = 01. x 0 0 0 0 1 y1 0 0 1 1 0 y2 0 1 0 1 0 Y1 0 0 0 1 0 115 Y2 1 1 1 0 0 Z 0 0 0 0 0 .8.10 da verildiği gibidir. Girişine 0101 (0 ilk gelen ) dizisi geldiğince çıkışında 1. B makineye 0 gelmiş durumu. 1 geldiğinde ise 1 çıkışı verip. Dizi detektörü.9). bağımlı bir sonraki durum değişkenleri ve çıkış fonksiyonunu doğruluk tablosu biçiminde verebiliriz (Şekil 8. Çünkü makinenin diziyi tanıması için girişine önce 0 gelmelidir. t 101010 X Dizi Detektörü t 101000 Z Şekil. Yani iç içe girmiş diziler de değerlendirilmektedir.

Gecikme elemanın bir sonraki durum fonksiyonu giriş fonksiyonuna eşit olduğundan D1 = Y1 ve D2 = Y2 dir Bu fonksiyonlara ilişkin Karnaugh diyagramları. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Şekil 8. üç-girişli üç VE. iki-girişli üç VE. iki-girişli iki VE.1 1 1 0 1 1 1 0 1 1 1 0 1 1 0 0 1 0 Şekil 8. Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının doğruluk tablosu. üç-girişli bir VE.12 Dizi detektörü için bir sonraki durum ve çıkış fonksiyonlarının Karnaugh diyagramları. Örneğin 010101 girişi için 000101 çıkışı elde edileceğine göre birinci 116 . üç-girişli iki VEYA kapısı yerine. y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 y1y2 x 00 01 11 10 0 1 1 1 1 0 1 1 1 1 1 1 0 1 Z = x y1 y'2 1 D1 =Y1 = x 'y1 y2+x y'1 y2+x y1 y'2 x' y1 y2 x y'1 y2 x y1 y'2 CLK x' y'1 D2 =Y2 = x 'y' 1 +y'1 y2+ y1 y'2 D1 D y y Z D2 y1 y'2 y'1 y2 D y y Şekil 8. indirgenmiş fonksiyonlar ve dizi detektörünün lojik devresi Yukarıda incelediğimiz dizi detektöründe gözlemlediğimiz diziler birbirinin içine girebilmektedir. iki -girişli iki VEYA kapısıyla gerçekleştirilebileceğinin tartışınız.11. iki-girişli bir AYRICALI VEYA.12 de verilmiştir. D1 ve D2 fonksiyonları birlikte düşünüldüğünde.

Bu dizi detektörü bir Mealy makinesidir. Görüldüğü gibi bu yeni dizi detektörü için D durumunda. Girişine gelen belli uzunluktaki dizileri. 1/0 A 0/0 B 0/0 1/1 1/0 0/0 1/0 A: Başlangıç durumu B: 0 gelmiş durumu C: 01 gelmiş durumu D: 010 gelmiş durumu 0/0 D C Şekil 8. düşününüz. O zamanda gereksiz olan durum için bir sonraki durum ve dolayısıyla bellek elemanları giriş fonksiyonları k alınabilecekti. istenenin hangisine uyduğu göz önünde tutulmalıdır. Yani makine bir diziyi detekte ettikten sonra başlangıç durumuna dönüp yeni bir dizi detekte etmeye başlayabilirdi.13 te verilmiştir.gözlemlenen dizinin son iki elemanı ikinci gözlemlenen dizinin ilk iki elemanı olmaktadır. Acaba gereksiz olan durumu da kullanarak. birbirinin içine girmeyen ayrı ayrı paketler olarak algılayan dizi detektörü de olabilirdi. 117 . 1 girişi altında makine C durumuna gideceği yerde A durumuna dönmekte ve 1 çıkışı vermektedir.13 Birbirinin içine girişmeyen 0101 dizilerini detekte eden bir makineye ilişkin durum diyagramı Üç uzunluklu bir dizi detektörü tasarlasaydık. Dizi detektörü sentezi yapılırken. O nedenle çıkışta ilk 1 gözlemledikten sonra 0 ve tekrar 1 gözlemlenmektedir. Bu durumda örnek makinede giriş 0101 0101 ise çıkışta 0001 0001 veya giriş 0101 0110 0101 ise çıkışta 0001 0000 0001 gözlenecekti. bir Moore makinesi olarak nasıl gerçekleştirebiliriz. ikinci anlattığımız dizi detektörüne ilişkin durum diyagramı Şekil 8. istediğimiz üç uzunluklu diziyi detekte eden makineyi. üç durum fakat iki durum değişkeni gerekecekti.

Eşdeğer durumlar elendiğinde beş durumlu bir eşdeğer makine bulunur. Ayrıca çıkış fonksiyonları da söz konusu eşdeğer durumlar için keyfi değer olacaktır.2 de tanıtılan Ç kümesinin 118 . Ama üç eşdeğer durum için bir sonraki durum keyfi olacağından. ardışıl devre sentezinin ağırlıklı bir adımıdır. Z ve Z* dizileri. X herhangi bir uzunluktaki giriş dizisi . kombinezonsal kısmın daha basitleşmesine neden olabilir. Durum indirgemesi. eşdeğer durumlarda bellek elemanları giriş fonksiyonlarının keyfi değer alması demektir. bu makinenin gerçekleştirilmesinde iki yararı olabilir: 1. X . Eşdeğer durum elendiğinde makine dört durumlu olur ve iki durum değişkeni gerektirir. değişmez. Önce eşdeğer durum tanımı verip sonra bu durumların bulunması için yöntemler verelim. Yukarıda sözü edilen faydalardan dolayı durum indirgemesi dediğimiz eşdeğer durumların saptanması ve elenmesi. durum değişkenlerinin sayısının ve dolayısıyla bellek elemanı sayısının azalmasına neden olabilir. bir sonraki durumlar ve çıkışlar keyfi olur. Örneğin üç durum değişkeni (dolayısıyla üç bellek elemanı) gerektiren beş durumlu bir makinede. Bu dersin kapsamı içinde basit fakat sınırlı bir yöntem üzerinde durulacaktır. O nedenle çeşitli karmaşıklık tanımları için çeşitli yöntemler verilmiştir. Durum kodlaması problemi ise bizi Boole fonksiyonlarının karmaşıklığının tanımına götürür. 2. Bütün gereksinimleri karşılayabilecek Boole fonksiyonları karmaşıklığı tanımlanamamıştır. Eşdeğer durum tanımı: Birbirinin aynı veya farklı N ve N* gibi iki ardışıl devre ve bunlara ilişkin A ve B durumlarını düşünelim (Şekil 9. Z ve Z* da sırasıyla A durumundaki N ve B durumundaki N* makinelerinin X giriş dizisine karşı düşen çıkış olsun. Bu makine üç bellek elemanı yerine iki bellek elemanı ile gerçekleştirilebilir. bir eşdeğer durum olsun.2 de tanıtılan G kümesinin elemanlarından oluşan dizidir. Durum değişkeni sayısı ve dolayısıyla bellek elemanı sayısı üçtür. Bellek elemanları giriş fonksiyonlarının ve çıkış fonksiyonlarının gerçekleştirilmesine karşı düşen ardışıl devrenin kombinezonsal kısmı. bellek elemanları giriş fonksiyonları da bu eşdeğer durumlar için keyfi değerler alacaktır. Şimdi bu problemlerin çözüm yollarının arayacağız. keyfi değerlerin istenildiği gibi seçilebilmesi dolayısıyla basitleşecektir.1).Bölüm 5. Durum indirgemesi problemi iyi tanımlanmış ve yöntemleri geliştirilmiştir. Bölüm 5. 1. Buda makinenin gerçekleştirilmesinde.1 Durum indirgemesi (state reduction) Bir ardışıl makinede eşdeğer durumların saptanıp elenmesinin. Ayrıca eşdeğer durumlar için çıkış fonksiyonlarının keyfi değer alması da benzer biçimde makinenin kombinezonsal devre kısmının basitleşmesine katkıda bulunur. Örneğin üç durum değişkeni gerektiren sekiz durumlu bir makinede üç durum eşdeğer olsun. Bu eşdeğer durumlara ilişkin bir sonraki durumların keyfi olması.BÖLÜM 9 ARDIŞIL DURUM KODLAMASI DEVRELERDE DURUM İNDİRGENMESİ VE Sentez bölümünde sentezin adımlarını incelerken detayına inmeden iki temel problemden söz etmiştik. Durum indirgemesi sonucunda durum değişkeni azalmasa bile eşdeğer durum sayısı kadar durum için.

X) ≡ g (B.10) i=1. X) = f* (B. N Makinesi A durumu X N* Makinesi B durumu Z* Z Şekil 9.01) = fi (B. iki çıkışlı ve sekiz durumlu bir makine örneği için yazarak anlaşılmasının kolaylaştıralım. X] bulunur . X) bağıntıları vardır . X) ve g (B. X) hem de g (A. sonsuz giriş dizisi için deneme yapıp çıkışları gözlemeyi gerektirir. X). X).00) = fi (B. (g) ler bir sonraki durumu simgelemektedir.10) = fi (B. f ve f* birer çıkış fonksiyon grubunu gösterirler ve aynı makineye ilişkin iseler f = f* dır.11) = g (B.00) i=1. B ye eşdeğerse f (A. O nedenle tanımı uygulayarak eşdeğer durumları bulmak pratik olarak mümkün değildir. A. A nın B ye eşdeğerliği tanım bağıntısından Y herhangi bir uzunlukta giriş dizisi olmak üzere f (A. X] = f [g( B. Y) = f (B.1 Eşdeğer durumların belirlenmesi Teorem: Aynı bir ardışıl devreye ilişkin A ve B durumlarının eşdeğer olması için gerek ve yeter koşul. X ) Z* = f* (B. Bu tanıma uygun olarak iki durumun eşdeğerliğini göstermek.2 fi (A. X) ≡ g (B.01) = g (B.11) i=1. (2) bağıntısını verir. Yani Z = f (A.11) Tanıt: Önce gerek koşul kanıtlayalım.2 g (A. X) = f (B. Buna göre A ve B durumlarına ilişkin bütün 1 uzunluklu X giriş dizileri için hem bir uzunluklu Z çıkışları f (A. Y) dır. 119 . Bu bağıntı Y = X özel hali için (1) bağıntısını verir. Öte yandan Y dizisi önce X sonra X olarak seçilirse f [g( A.00) = g (B. buda g (A.01) i=1.2 g (A. fi (A.10) = g (B. bir uzunluklu bütün X girişleri için çıkışların aynı olması ve bir sonraki durumların eşdeğer olmasıdır. Gerek ve yeter koşulları iki girişli. Aşağıdaki teorem eşdeğer durumların bulunmasına ilişkin yöntemlerin temelini oluşturur.01) fi (A.elemanlarından oluşan dizidir. X) olmalıdır.10) fi (A. X) in eşdeğerlik tanım bağıntısıdır. X ) dizileri aynıdır.00) g (A. Olabilecek bütün X giriş dizileri için Z ve Z* dizileri aynı ise A ve B durumları eşdeğerdir denir.11) = fi (B.2 g (A. X) (1) (2) g (A.

Şimdi (1) ve (2) bağıntıları varken A ≡ B yani f (A, Y ) = f (B, Y) olduğunu gösterelim. (2) bağıntısı f [g( A, X), X] = f [g( B, X), X] dır. (1) bağıntısıyla birlikte düşünüldüğünde Y nin önce X sonra X den oluştuğu varsayılırsa f (A, Y ) = f (B, Y) bulunur. 9.1.1 Eşleştirme tablosu ile durum indirgemesi yöntemi Eşleştirme tablosuyla durum indirgeme yöntemini, Şekil 9.2 de durum tablosunu verilen Mealy makinesi örneği üzerinden, adım adım inceleyelim. 1. Durumları ikişer ikişer eşleştirmemize yardımcı olacak Şekil 9.3 deki tablo çizilir. Satırlarında a durumu dışında bütün durumlar, sütunlarında ise g durumu dışında bütün durumlar vardır. Bulduğumuz tabloda bir satır ile sütunun kesiştiği kare için, satıra ilişkin durum P sütuna ilişkin durum Q olmak üzere, aşağıdaki işlemleri yapalım. i. bir uzunluklu en az bir giriş için, P ve Q durumları farklı çıkışlar veriyorsa, ilgili kareye X işareti koyalım. Bu işaretin anlamı; P ve Q nun, teoremin birinci koşulu nedeniyle, eşdeğer olamayacağıdır. Örneğimizde birinci satır ve sütunun kesiştiği kareye X konmuştur çünkü a ve b durumları x = 1 girişi için sırasıyla 0 ve 1 farklı çıkışlarını vermektedir. ii. Bir uzunluklu bütün girişler için P ve Q durumları, aynı çıkışları ve aynı bir sonraki durumları veriyorsa ilgili kareye √ koyalım. Anlamı teorem gereğince P ve Q durumlarının eşdeğer olduğudur. Örneğimizde dördüncü satır ile birinci sütunun kesiştiği kareye √ konmuştur. Çünkü ilgili a ve e durumları x = 0 girişi için aynı a durumuna, x = 1 için ise aynı b durumuna gitmektedir. iii. Bir uzunluklu herhangi bir giriş için aynı çıkışı veren (PQ) durum çiftinin, gittiği bir sonraki durum çiftindeki durumlar farklı ise, PQ karesine gidilen durum çifti yazılır. işlem bütün 1 uzunluklu girişler için tekrarlanır. Amaç teoremin iki koşulunun sağlanmasıdır. Bunun anlamı teorem gereğince, PQ durum çiftinin eşdeğer olması için gidilen bir sonraki durum çiftinin eşdeğer olması gerektiğidir. Örneğimizde üçüncü satır ile birinci sütunun kesiştiği kareye (ag) ve (bf) konmuştur. Çünkü ilgili durumlar a ve d x = 0 girişi için aynı 0 çıkışı ve (ag) bir sonraki durumlarını, x =1 girişi için ise aynı 0 çıkışını ve (bf) bir sonraki durumlarını vermektedir. Tablodaki bütün kareleri yukarıdaki kurallara göre dolduralım (Şekil 9.3).
b a b c d e f g x=0 a, 0 d, 0 e, 0 g, 0 a, 0 d, 0 d, 0 x=1 b, 0 e, 1 b, 1 f, 0 b, 0 g, 1 f, 1 c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb

gf d e f

Şekil 9.2 Durum indirgemesi uygulanacak tablo ve eşleştirme tablosu ilk adımı 120

2. Bu adımda Şekil 9.2 de bir durum çiftinin eşdeğer olması için, eşdeğer olması gereken durumların bulunduğu kareler incelenir. Örneğin üçüncü satır ve birinci sütunun kesiştiği kare ye ilişkin a ve d durumlarının eşdeğer olması için ag ve bf durumlarının eşdeğer olması gerekir ve yeter. Bakalım öylemi? a ve g, kesiştiği karede X olduğundan, eşdeğer değildir. O halde a ve d de eşdeğer olamaz, a ve d nin kesiştiği kareye X konulmalıdır (Şekil 9.3). ag ve bf nin incelenmesi sonucunda bunların kendi aralarında eşdeğer olduğunu görseydik, a ve d nin de eşdeğer olduğunu söyleyebilecek ve √ ile işaretleyecektik. Bu işleme bütün kareler X veya √ ile işaretlene kadar devam edilir. Örneğimizde ae ve fg durum çiftlerinin eşdeğer olduğu Şekil 9.3 görülmektedir. 3. Şekil 9.2 te verilen durum tablosunda, a ya eşdeğer e durumunun bulunduğu satır ve f ye eşdeğer g durumunun bulunduğu satırlar atılarak, eşdeğer makineye ilişkin durum tablosu bulunur. Satır atıldıktan sonra bulunan yeni tabloda g görülen yere f, e görülen yere a yazarak, durum indirgemesi yapılmış makinenin durum tablosuna geçilebilir (Şekil 9.3).
b c d e f g a eg ef b ed bg ed bf c ag bf ga bf de eb a b c d f x=0 a, 0 d, 0 a, 0 f, 0 d, 0 x=1 b, 0 a, 1 b, 1 f, 0 f, 0

d

e

f

Şekil 9.3 Örnek durum tablosu için eşleştirme yöntemiyle varılan tablo ve buna karşı düşen indirgenmiş durum tablosu Şimdide bir Moore makinesine ilişkin durum indirgeme örneği yapalım. Şekil 9.4 de örnek Moore makinesi ve eşleştirme tablosu verilmiştir. Eşleştirme tablosundaki X ikinci ve daha sonraki adımlarda elde edilen eşdeğer olmayan durum çiftlerini göstermektedir. Görüldüğü gibi (ad) ve (ce) çiftleri birbirlerinin eşdeğer olmalarını gerektirmektedirler. Eşdeğer olamadıkları kanıtlanamayan bu durum çiftleri eşdeğer olmak zorundadır. Bu sonuca göre indirgenmiş durum diyagramı Şekil 9.4 da verilmiştir.

121

b a b c d e f g x=0 d f e a c f b x=1 c g d e a b a z 0 0 1 0 1 1 0 c d e f g

df eg x=0 a f c f b x=1 c g a b a z 0 0 1 0 1

c e

af eg ad ef db ad bf c cf ab ab ae d

a b c f g

bd ac a

bf ag b

e

f

Şekil 9.4 Bir Moore makinesine ilişkin durum indirgeme örneği 9.1.2 Eşdeğer durum sınıfları ile durum indirgemesi yöntemi Durum indirgemesi için kullandığımız eşleştirme tablosu yönteminden başka eşdeğer durum sınıfları yöntemi vardır. Bu yöntem, giriş dizisi uzunluklarına bağlı olarak, ayırt edilemeyen durumları aynı sınıfa ve ayırt edilebilen durumları da ayrı sınıflara toplamaya dayanır. Son örneğimizde bu yöntemi açıklayalım. Hiç bir giriş dizisi uygulanmadığında, durumları birbirinden ayırt edemeyiz. Onun için hepsini bir S0 sınıfın içine koyalım , S0 = {(abcdefg). } Şekil 9.4 teki durum tablosundan, (abdg) durumlarının, bir uzunluklu girişler altında, çıkışı gözleyerek, birbirlerinden ayırt edilemeyeceğini söyleyebiliriz. Çünkü hepsi aynı 0 çıkışını verirler. Benzer biçimde (cef) durumlarını da, bir uzunluklu bir giriş dizisiyle birbirinden ayırt edemeyiz. Çünkü her biri için çıkış 1 dir. (abdg) ve (cef) bir uzunluklu girişler için eşdeğer durum sınıflarıdır. Biri (abdg) diğeri (cef) sınıflarından olan durum çiftlerinin 1 uzunluklu giriş dizisiyle ayırt edilebileceklerini söyleyebiliriz çünkü 1 uzunluklu giriş için birinci sınıf 0, ikinci sınıf ise 1 çıkışı verir. Buna göre bir bölmeleme yapabiliriz S1= {(cef) (abdg) }. Şimdi (cef) sınıfını düşünelim x = 0 girişi altında cef (c→ e, e→ c, f→ f gider) ye ; x = 1 girişi altında ise dab (c→ d, e→ a, f→ b) ye gitmektedir. Bir sonraki durumlar (ecf) ve (dab) aynı eşdeğer sınıfındadır, yani iki uzunluklu girişler içinde cef durumları ayırt edilemez. (abdg) sınıfı x=0 girişi altında dfab (a→ d, b→ f, d→ a, g→ b) ye gitmektedir. Burada (b) nin gittiği (f) in bulunduğu sınıf ile (adg) nin gittiği (dab) bulunduğu sınıflar farklıdır. Yani iki giriş uzunluklu bir dizi x = 0 (veya 1) uygulanıp z = 0 gözlendikten sonra x = 0 uygulandığında z = 0 gözleniyorsa makine (adg) durumlarından birindedir, z = 1 gözleniyorsa (b) durumundadır. O halde iki uzunluklu bir dizi (00 veya 10)ile (b) (adg) den ayırt edilebilir, farklı sınıflarda olması gerekir. Diğer taraftan x =1 girişi için abdg cgea (a→ c, b→ g, d→ e, g→ a= ya gitmektedir, yani bir kısmı bir sınıfa diğer kısmı diğer sınıfa gitmektedir. a ve d , c ve e ye; b ve g, g ve a ya gittikleri için (ad) ve (bg) durumları iki giriş uzunluğunda bir dizi (01 veya 11) ile ayırt edilebilirler. O halde (abdg) sınıfı iki defa bölünerek, S2= {(cef) (ad) (b)(g)} bölmelemesini elde edilir. Bu bölmeleme şu anlama gelmektedir: (cef) (ad) (b) ve (g) sınıflarının kendi içlerindeki durumlar birbirlerinden iki uzunluklu girişler tarafından ayırt edilemezler. Fakat biri bir sınıftan diğeri diğer bir sınıftan olmak üzere oluşturulan durum çiftleri, iki uzunluklu giriş dizileriyle ayırt edilebilirler. 122

5 da verilmiştir. (ad) x = 0 ve x = 1 girişleri altında aynı sınıf içindeki durumlara gittiğinden üç giriş dizisiyle ayırt edilemezler. f. k = 0 veya 1 i gösterir) dizisini uygulamak gerekir. ard arda gelen S eşdeğer sınıflar kümeleri eşit olduğunda. b dir. S3 = S4 olduğundan. Açıkladığımız bölmeleme adımlarına ilişkin bir tablo Şekil 9. a. S0 ={(a b c d e f g )} z= 0 0 1 0 1 1 0 S1 = {( c e f ) (a b d g )} S1 = {( c e f ) (a b d g )} x=0 ( e c f ) (d. (b) x=1 ( d a b) (g) (c e) (a) S3 = {(c e) (f) (b) (a d) (g)} x=0 (e c) (f) (f) (d a). bir sonraki durumlar ise d. sondan başa doğru bulabiliriz. Bunun için s2 de 1 uygulamak gerekir. Örneğin (c) yi (f) den ayırt etmek için 1kk ( önce gelen giriş 1. Belli bir giriş altında farklı sınıflara giden bir sınıfın.5 Örnek makinenin durum indirgemesinin eşdeğer durum sınıfları yöntemindeki bölmeleme adımları Farklı sınıflarda bulunan durumları ayırt edebilmek için uygulanacak giriş dizisini. S3 te c ve f ayrı sınıflardadır. f→ b gitmektedir (b)ve (ad) farklı sınıflarda olduğundan (cef) sınıfı (ce) ve (f) olarak bölmelenir. Bizim örneğimizde S3 = {(ce) (f) (ad) (b) (g)} bölmelemesi. Yani bu sınıflar üç giriş dizisiyle ayırt edilebilirler. Buda gösteriyor ki (ce) ve (ad) durum çiftleri olabilecek bütün giriş uzunlukları için birbirinden ayırt edilemezler. son varılan bölmelemedir.Örneğin (a) ya 10 (önce 1) veya 11 uygulandığında çıkış 01(önce 0) dir oysa (b) ye aynı 10 veya 11 girişleri uygulandığında çıkış 00 dır. (b) x=1 (d a) (b) (g) (c e) (a) S3 = S4 Şekil 9. b ) x=1 ( d a b) (c g e a ) S2 = {( c e f ) (b) (a d) (g)} S2 = {( c e f ) (b) (a d) (g)} x=0 ( e c f ) (f) (d a). nasıl bölmelenmesi gerektiğini göstermek için o sınıftaki durumlar koyu veya italik yazılarak farklandırılmıştır. Bölmeleme işlemi. Bunları ayırt etmek için S1 de x = 0 veya 1 uygulamak gerek. yanı eşdeğerdirler. durdurulur.f) veya (eg) yi ayırt etmek 123 . Buna göre S3 = {(ce) (f) (ad) (b)(g) } bölmelemesi elde edilir. e→ a. Üçüncü adımda x = 1 girişi altında (cef) sınıfı sırasıyla c→ d. bir sonraki durumlar (a. Eşleştirme tablosuyla da bu sonuca varmıştık.

Önce durum sayısı belli iken. Genel tanımın verilemeyişi. seçilebilecek farklı kodlar sayısı hızla artacağından başka çözümler aranmalıdır. farklı kodlar için elde edilecek fonksiyonların (bir sonraki durum ve çıkış fonksiyonları) karmaşıklığının karşılaştırılması problemine dönüşür. Bu incelemenin sonucu görülecek ki 4 duruma kadar seçebileceğimiz farklı kodlar sayısı 3 dür. 01. Şekil 9. dolayısıyla bellek elemanları giriş fonksiyonları ve çıkış fonksiyonları gerçeklemesi.2 Durum kodlaması (state assignment) Ardışıl devre sentezinin durum indirgemesinden sonraki adımı.1 Kod sayısı ve eşdeğer durum kodları (µ) durumlu bir makine için r ≥ log2 µ bağıntısını sağlayan en küçük tam sayı r (aynı zamanda durum değişkeni sayısı) olmak üzere 2 farklı kod vardır. durum f b f giriş 1 0(1) 1(0) çıkış 1 0 1 durum c d a giriş 1 0(1) 1(0) çıkış 1 0 0 Şekil 9. olabildiğince basit yani düşük maliyetli olsun. O nedenle farklı yöntemler uygulayıp sonuçları karşılaştırarak seçim yapmak gerekmektedir. Genel olarak göstermek mümkündür ki durum sayısı m olan bir makine için en fazla m1 bölmeleme adımıyla sonuç bölmelemeye varılır. bu problemin tek bir çözümünün olmaması demektir. bellek elemanının giriş fonksiyonu karmaşıklığına yansımasının da saptanması gerekmektedir. Durum kodlaması problemi. (µ) duruma verebileceğimiz kodların sayısı da 2r! / (2r -µ)! dür. Üç duruma vereceğimiz 4! / (4-3)! = 24 farklı durum kodu Şekil 9.için ise S0 da herhangi bir girişi uygulamak yeter. Genel olarak bunu bellek elemanları ters tanım bağıntılarından göstermek mümkündür. 9. durum kodlamasıdır. farklı tanımlar verilmiş ve bunlara ilişkin farklı yöntemler geliştirilmiştir. Her zaman geçerli olan bir karmaşıklık tanımı verilemediğinden. O nedenle bu üç koda ilişkin gerçekleştirmelerin hepsinin yapılıp. O halde Boole fonksiyonlarının karmaşıklığı tanımı yapılmalıdır. Bunun içinde bir sonraki durum fonksiyonlarındaki 1 lerin. verilebilecek farklı kod sayısının ne olduğunu. Durum sayısı 4 ten fazla olduğunda.11) tür. sonuçlar karşılaştırılarak. bir sonraki durum fonksiyonu karmaşıklığının.6 Örnek makinenin c ve f durumlarının ayırt etmek için uygulanması gereken giriş dizisinin bulunması Burada eşdeğer durum sınıfları yöntemi Moore makinesi üzerinde incelendi. 9.10. olabildiğince komşu olmasını sağlayacak kodun seçilme yöntemi verilecektir.2. uygulanacak giriş dizisini özetlemektedir. en uygun durum kodlaması seçilebilir. Durumları öyle kodlayalım ki bir sonraki durum fonksiyonları. Örneğin µ = 3 durumlu makine için r 2 = 2 ve kod sayısı 2 =4 (00. Bu işleme durum kodlaması diyoruz. 124 r . bunlar arasında hangilerinin gerçekleştirme açısından eşdeğer olduklarını inceleyeceğiz.6deki tablo. Mealy makinesi içinde tutulacak yöntem aynıdır. Ayrıca seçilen bellek elemanın tipine göre.6 da verilmiştir.

6 Üç durumlu makinenin durum kodlamasına ilişkin olabilecek 24 alternatif durum kodu Görüldüğü gibi her bir durum kodlaması iki sütundan oluşuyor. giriş fonksiyonlarında görülecek değişiklikler aşağıdaki gibidir. Y' yer değiştirir (sonuçta ilave bir maliyet gelmez) iii. D bellek elemanı için giriş fonksiyonun tümleyenin alınması gerektiğinden ilave bir tümleyen kapısı gelir ve Y. i. oysa gerçekleştirme bakımından bunlar eşdeğerdir. ayrı bir durum kodu gibi görünür. i. iii. Y' çıkışları yer değiştirir (sonuçta ilave bir maliyet gelmez) ii. Örneğin 1 kodunda sütunlar yer değiştirirse 3 kodu bulunur. Tabloda bir koda ilişkin sütunların yer değiştirmesiyle bulunan yeni durum kodu. yalnızca bellek elemanları yer değiştirdiği görülecektir (y1↔y2. T bellek elemanı için yalnızca Y. ii T için bir değişiklik yoktur. (yi) lerdeki değişiklikler dışında. Yani gerçekleştirmede. birinci sütun bir bellek elemanına diğeri de diğer bellek elemanına ilişkindir. Bu sonuca nasıl varıldığını görmek için bellek elemanlarının ters tanım bağıntılarındaki simetriye bakalım.y1y2 1 2 3 4 5 6 7 .7 Bellek elemanlarının ters tanım bağıntılarının tümleyen kodlar için karşılaştırılması Şimdi daha önce gerçekleştirdiğimiz dizi detektörü örneği üzerinde. A kodu y→ Y 0→ 0 1→ 1 0→ 1 1→ 0 TümleyenA kodu y'→ Y' 1→ 1 0→ 0 1→ 0 0→ 1 A kodu JK 0K K0 1K K1 Tümleyen A kodu JK K0 0K K1 1K A kodu SR 0K K0 10 01 Tümleyen A kodu SR K0 0K 01 10 A kodu T 0 0 1 1 Tümleyen A kodu T 0 0 1 1 A kodu D 0 1 1 0 Tümleyen A kodu D 1 0 0 1 Şekil 9. JK ve SR için giriş fonksiyonlarının aldıkları değerlerin yer değiştirmiştir. 19 20 21 22 23 24 a 00 00 00 00 00 00 01 11 11 11 11 11 11 b 01 01 10 10 11 11 00 00 00 01 01 10 10 c 10 11 01 11 01 10 10 01 10 00 10 00 01 Şekil 9. Yani gerçekleştirmede (J) ile (K) ve (R) ile (S) yer değiştirecektir. Y' çıkışları yer değiştirir. Bir A durum kodu ile tümleyen A kodu verildiğinde. (II) durum kodlaması (I) kodlamasındaki sütunların yer 125 . Şekil 9. şimdiki ve bir sonraki durumlardaki değişiklikler ilk iki satırda görülmektedir. SR.. D için ise giriş fonksiyonunun aldığı değer diğerindekinin tümleyenidir.7 de. eşdeğer olan durum kodlamalarını görelim (Şekil 9..8). Y1↔Y2 ). Bu iki kod için yapılan gerçekleştirmelerde. JK bellek elemanları için giriş fonksiyonları ve Y. Bu kodlara karşı düşen gerçekleştirilmelerde her bir bellek elemanı için aşağıdaki farklılıklar saptanır. Yani gerçeklemede aynı giriş fonksiyonu bulunacaktır. Diğer satırlarda ise bu iki koda ilişkin giriş fonksiyonlarını alacağı değerler görülmektedir. bir tümleyen kapısı ilave etmek gerekir. Bir koddaki değişkenlerden biri. bir başka kodun değişkeninin tümleyeni biçiminde olsun. O nedenle bu kod çiftinden biri atılabilir.

Yani kod sütunlarının yer değiştirmesi belek elemanlarının adlarının değişmesidir.0 11 11 00 C D.1 Şekil 9. birbirinde farklı durum kodlaması sayısı 3 tür. D bellek elemanı girişinin ise tümleyenin alınmasına denk olmaktadır. Ji ⇔ Ki Di ⇔ D'i Şekil 9. Bir başka deyişle bellek elemanları giriş fonksiyonlarında ve çıkış fonksiyonlarında 1 ⇔ 2 indis dönüşümü yapılır. (II) ve (III) durum kodları için JK bellek ve D bellek elemanlarının giriş fonksiyonları ve çıkış fonksiyonları.8 Dizi detektörünün kodlanmasındaki eşdeğer kodlara örnek (I). gerçekleştirilecek devre üzerinde etkin olan. görülür ki 3 veya 4 durumlu makineler için.0 10 01 01 D B.10) Üç durum için kod Durumla r A B C D I 00 01 10 II 00 01 11 III 00 11 01 Dört durum için kod I II III 00 01 10 11 00 01 11 10 00 11 01 10 Şekil 9.10 Üç ve dört durumlu bir makine için verilebilecek farklı durum kodlamaları 126 .9 Eşdeğer kodların.(Şekil 9.0 A. Durum Durum Durum Şimdik x=0 x=1 odu (I) odu (II) odu (III) durum 00 00 11 A B. Devrede ise bellek elemanlarının indisleri değiştirilir.değişiminden. (I) durum kodu için (II) durum kodu için (III) durum kodu için J1=x y2 J1=x' + y2 J1=x' y2+x y'2 K1=x'' y'2+x y2 K1=y2 K1=x y'2 J2=x' + y1 J2=x y1 J2=y'1 K2=y1 K2=x' y'1+x y1 K2=x' + y'1 D1=x' y1y2+x y'1y2+x D1=x' y'2+y'1y2+y1y'2 D1=x y'1y'2+x' y1+x' y1y'2 y2+y1y2 D2=x' y'1+y'1y2+y1y'2 D2=x' y1y2+x y'1y2+x y1y'2 D2=x y'1y'2+y1y2 Z=x y1y'2 Z=x y'1y2 Z=x y'1y2 Dönüşüm: 1 ⇔ 2 Dönüşüm: yi ⇔ y'i.0 C.0 A. aşağıda Şekil 9. gerçekleştirilecek fonksiyonlara etkisi Yukarıda açıkladığımız gibi birbirine eşdeğer durum kodları elendiğinde.0 C.9 da verildiği gibidir. (III) kodlaması da (I) kodlamasındaki sütunların tümleyeninden elde edilmiştir.0 01 10 10 B B. Dizi detektörünün durum tablosu ve üç durum kodu Şekil 9.8 de verilmiştir. Kod sütunlarının tümleyenlerinin alınması JK bellek elemanlarının girişlerinin yer değiştirmesine.

birer 1. 2. mertebeden birer alt küp oluşacaktır. 1. bir sonraki durum fonksiyonlarının hepsinde. Kodlama işlemini.5 1010 Şekil 9.11 deki tabloda görüldüğü gibi. 000 a komşudur ama 010 e komşu değildir. . mertebeden 1 ve/veya 0 alt küpleri elde edilir. pratik değildir. Örneğin 001. bundan sonraki bölümde incelenecektir. Benzer biçimde komşu girişler de tanımlanabilir.2 Durum kodlaması Yöntemin hedefi kodlama ile bir sonraki durum fonksiyonlarında. Bu amaçla durum sayısı 7-8 civarında olan ardışıl devrelere için bir yöntem. bu iki koda komşu kod denir. yalnızca bir değişkende fark ediyorsa. Belli bir giriş altında. O nedenle her bir kodlama için devreleri gerçekleyip karşılaştırma yapmak. Belli bir giriş altında öyle 4 durum varsa ki bir sonraki durumları aynı. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır. en uygunu seçilebilir.11 Durum sayısına bağlı olarak seçilebilecek. 16 4 5. aynı bir sonraki duruma giden durum çiftlerine komşu kodlar verelim. ACEG durumlarına komşu kodlar verirsek bir sonraki durum fonksiyonlarının k hepsinde.2. aşağıdaki kurallara göre adım adım yapabiliriz. Ayrıca bu dersin kapsamı içine alınmayan ve Boole fonksiyonunun karmaşıklık tanımına bağlı olarak geliştirilmiş genel yöntemler vardır.2 deki durum tablosunda ACEG durumlarının hepsi x = 0 girişi altında B durumuna gitmektedir. Şekil 9. durum kodlaması sayısı hızla artmaktadır. dolayısıyla bellek elemanları giriş fonksiyonlarında. farklı durum kodlaması sayısını gösteren tablo 9.Dört duruma kadar verilebilecek eşdeğer durum kodu üç tane olduğundan. Dört durumdan daha fazla durumlu ardışıl devrelerde. Bu demektir ki bir sonraki duruma hangi kod verilirse verilsin. Durum durum eşdeğer sayısı eğişkeni lmayan sayısı kodlar 2 1 1 3 2 3 4 2 3 5 3 140 6 3 420 7 3 840 8 3 840 9 4 10810800 . komşu doğru (yanlış) minterimleri maksimize etmektir. Benzer biçimde 2 lık alt küpler oluşturma kuralları saptanabilir. 2. . İki duruma verilen kod. 127 . onu temsil eden bir sonraki durum fonksiyonlarının hepsinde. o zaman bu 4 durumdan her biri en az diğer ikisi ile komşu kodlandırılarak. her bir kodlama için elde edilecek devreler karşılaştırılarak. Örneğin Şekil 9. Durum kodlamasını öyle yapalım ki bellek elemanlarının giriş fonksiyonlarına ilişkin 1(0) ler karnaugh diyagramında mümkün olduğunca komşu karelere gelsin.

O nedenle durum kodlamasına 1. Bu demektir ki söz konusu durum çiftini temsil eden bir sonraki durum fonksiyonlarının. x=1 girişi için (ABCDEF) grubundaki durumlar ikişer ikişer komşu kodlandırılabilir.(BF). tercih edilmelidir. Bir durumun komşu girişler için gittiği bir sonraki durum çiftine. (D. Ayrıca tekrarlanan kümeler tercih edilmelidir bizim örneğimiz de (EG).(AE). (ACEG) ve (ABDF) kümelerinin diğer kümelerle ortaklığı aynı olduğundan rasgele bir tanesi (ACEG) yi seçelim. E. Bu küp Z çıkış fonksiyonunda da .(CE).B. x = 0 için (D.D.F). komşu kodlar Şekil 9. G).C). (B. Söz konusu komşu kodlu durum çifti . Y1.D. (AD) çifti 1. x = 1 için (A. 3.F) .B.D). (E.(BD). Bu küme Şekil 9.10). mertebeden küp görülür. x = 0 ve x = 1 komşu girişleri için (B. Bu halde iki tane bir sonraki durum fonksiyonu dışındaki bütün bir sonraki durum fonksiyonlarında.(AG).E). kurala ilişkin kümelerden başlamakta yarar vardır.(DF)].Y2. Komşu kodların verilmesini. bir durumun gittiği dört durum. Yukarıdaki adımlardan anlaşıldığı gibi. çıkış fonksiyonu için uygulanmasıdır.Y2. en iyi Karnaugh diyagramı üzerinde yapabiliriz. (A. 2*(B.(EG)].G) [veya (AC).Y3 bir sonraki durum fonksiyonlarının her birinde birer tane 1.G) grubundaki durumlar . görünecektir.F) [veya (AB).F).2. (CF) çifti ise 2.11.(AF). 2. kuralı sağladığından Y1. Belli bir giriş altında aynı çıkışı veren durumlara birbirinin komşusu kodlar verilmelidir.G) ikişer defa komşu kodlanması istenen durum çiftleridir. adımdaki işlemin.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1.E.12 teki Karnaugh diyagramındaki gibi komşu kodlanırsa Y1.01.(AD). 2*(C. B.12 te verilen örnek durum tablosu üzerinde inceleyelim Komşu kodlar verilmesi gereken durum kümeleri her bir adım için aşağıdaki gibidir: 1. 3. mertebeden alt küp görülür.E. mertebeden alt küp görülür. Mertebeden bir alt küp olarak komşu kodlanması mümkün değildir. D. Artık (ABDF) kümesindeki durumların 2. (A. komşu girişler için de aynı çıkışı veriyorsa. 1.F). kuralda iki defa görülen (DF) çiftine. Kuralların getirdikleri yararlar küçükten büyük numaralıya doğru azalmaktadır. 3.C. 128 .Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. mertebeden 1 ve/veya 0 alt küpü kesinlikle vardır. komşu kodlar verilir. x = 0 girişi için (A. F). kendi aralarında ikişer ikişer komşu olacak biçimde kodlanabilirler.mertebeden alt küp görülür.12 teki gibi verilsin. kurala ilişkin kümeden dolayı. kuralı 2 defa sağladığından Y2. bir sonraki durum fonksiyonu yerine. (C.G) durum çiftleri komşu kodlandırılabilir.12 verilen kodlamanın seçimini adım adım inceleyelim.G) durumları komşu kodlandırılabilir.Y2. birisi dışında. Komşu kod verilmesi gereken durumlar sayısı 4 veya 8 elemanlı kümeler oluşturuyorsa bunların iki ve üçüncü mertebeden küpler oluşturacak şekilde kodlanması indirgeme işlemine daha fazla katkıda bulunur Bizim örneğimizde bu özellikte iki küme vardır: (A. Şekil 9.Y3 bir sonraki durum fonksiyonlarının her birinde birer 2. 2. Bu adım 1. C. hepsinde 1. mertebeden birer 1 ve/veya 0 alt küpü kesinlikle oluşur.(CG). yöntem belli koşulları sağlayan durumlara komşu kodlar verilmesine dayanmaktadır. Şimdi yöntemi Şekil 9. (DF) nin Karnaugh diyagramındaki yerleşiminden (AD) ve(CF) komşulukları da sağlanmış olur.C. (B. (C. ikişer ikişer komşu dört giriş için ( örneğin 00.

B 110 F. kuralı iki defa sağladığından Y2.F 101 F.Y3 bir sonraki durum fonksiyonlarının her birinde ikişer tane 1. Diğer taraftan (BD) çifti 1. 0 F. 0 x=1 C. 0 D.B 110 E.Y2. (BG) komşuluğu 2. 0 F.Geriye B nin kodlanması kalmaktadır.G 110 100 001 010 y1y2 y3y4 00 00 1 01 11 10 1 1 1 ACEG 01 1 1 11 0 0 10 0 0 0 y3y4 y1y2 FC 00 1 1 1 1 01 0 0 11 0 0 10 0 1 1 y1y2 y3y4 00 00 01 11 10 0 0 0 0 ACEG 01 1 1 11 1 1 10 1 1 0 00 01 11 10 1 DF 0 BD 0 EG AD 0 0 DF BD 1 AD EG 0 1 DF BD 0 AD EG ACEG Y1 Y2 Y3 Şekil 9. 0 B.C A. B Şekil 9.2 te bütün sonuçlar gösterilmiştir.D B.C 001 C.B B. mertebeden birer alt küp görülür.F D. 0 C.12 Durum kodlaması örneği 129 . 0 E. mertebeden alt küp görülür.Y3 bir sonraki durum fonksiyonlarının her birinde 1.E 011 E. 1 y2y3 00 01 11 10 0 A C E G 1 D F B A B C D E F G y1 y2 y3 = 0 0 0 = 1 10 = 0 0 1 = 1 0 0 = 0 1 1 = 1 0 1 = 0 1 0 xy1 y2y3 00 00 01 11 10 01 11 10 A. Şekil 9. 1 B.2 te verildiği gibi kodlansın. 0 G. 0 B. kuralı sağladığından Y1. y1 x=0 A B C D E F G B.G 010 G. 0 G. 0 C.C 110 101 001 001 C.B D. 0 C.C G.

Rastgele erişimli bellekler . Örneğin dört bitlik bir bilgiyi. paralel yüklemeli bir yazmaçta bir saat darbesiyle. y1 D y y D y2 y y D y3 y y D y4 y y CLK I1 I2 I3 I1 Şekil 10. Buna rağmen sayıcılar ayrı bir grup olarak incelenecektir. Ardışıl MSI devreler üç ana grupta toplanabilirler: Yazmaçlar (Registers) sayıcılar (Counters) ve rastgele erişimli bellek. SAYICILAR. Sayısal sistemlerde sistemin bir ana saati (master clock) vardır ve bütün bellek elemanlarının saat girişine bağlıdır. 10. Burada sözünü edeceğimiz bellek elemanları bilgisayar tasarımında ve ardışıl devre tasarımında yaygın bir biçimde kullanılırlar. seri toplayıcıda ise ancak dört saat darbesiyle yüklemek mümkündür. Şekil 10. Sayıcıları. bir saat darbesiyle giriş bilgisinin çıkışa aktarılmasıdır.1 Yazmaçlar En basit bir yazmaç devresi Şekil 10. Bunlara okuyan ve yazan bellek elemanları da (read-write memory) denir. kapı elemanlarıyla durum geçişleri sağlanan bir yazmaç gibi düşünmek mümkündür. Saat girişi geldiğinde girişteki dört bitlik bir bilgi belleğe yazılmış olur ve bir sonraki saat darbesi gelene kadar bu bilgi saklanır. Yazmaçlarda kullanılan bellek elemanları genellikle kenar tetiklemelidirler.1 Paralel yüklemeli yazmaçlar Paralel yükleme. Bu nedenle ayrı bir kontrol girişi (load) kullanılır. BELLEKLER MSI (Medium Scale Intgrated) devreler birinci bölümde gördüğümüz kombinezonsal oldukları gibi ardışıl da olabilirler. her biri birer bitlik bilgi tutan bellek elemanları ile bilginin işlenmesini denetleyen kapı elemanlarından oluşur.1. Yazmaçlar. hem bellekteki bilginin okunmasını (read) hem de belleğe bir bilginin yazılmasını (write) sağlarlar.RAM (Random Access Memory) ler. RAM ler (Random Access Memory) Bu elamanları ayrı ayrı inceleyeceğiz. dört bitlik bir paralel yüklemeli 130 . RS bellek elemanlı.1 de görüldüğü gibi yalnızca dört D tipi bellek elemanlarından oluşur.2 de load girişli.1 Dört bitlik basit bir yazmaç devresi 10. Sayıcılar ard arda gelen saat darbeleriyle daha önce belirlenmiş durumlara sırasıyla geçen ardışıl devrelerdir. Ardışıl MSI devrelerde yalnız bellek elemanları olabildiği gibi bellek ve kapı elemanları da olabilir.BÖLÜM 10 YAZMAÇLAR. Oysa bazen belli bellek elemanlarının belli zamanlarda çalıştırılması gereksinimi doğar.

I2 I3 I4 Y1 Y2 Y3 Y4 clear Load Saat I1 0 x x x x X x 0 0 0 0 1 0 x x x X x y1 y2 y3 y4 I1 I2 I3 I4 I1 I2 I3 I4 1 1 ↓ Şekil 10. Clear 1 ve load 0 iken çıkış durumunu korumaktadır. çıkış yelpazesi (fanout)ni arttırmak içindir. Load girişi saat darbe girişi ile VE lendirilip bellek elemanlarının saat girişlerine bağlanabilirdi. load girişi gibi. çıkışı sıfırlamaktadır. Tümleyen elemanı. bir buffer kapısından bellek elemanlarının girişine bağlıdır Giriş 0 olduğunda (bellek elemanlarının girişinde ki küçük yuvarlak bunu göstermek içindir) yazmaçta 0000 bilgisi oluşur. Load I1 S R Q Q y1 I2 S R Q Q y2 I3 S R Q Q y3 I4 S R Q Q y4 Saat Clear Şekil 10. hem gerekli çıkış yelpazesini (fanout) arttırır hem de saat darbesinin düşen kenarında tetiklemeyi sağlar. Clear ve Load 1 iken saat 131 . Bu işlem bütün VE kapılarının çıkışlarını dolayısıyla SR bellek elemanlarının girişlerini 00 yapar.3 Paralel yüklemeli yazmaçnın doğruluk tablosu Clear girişi. Sayısal sistemlerde saat girişlerinin doğrudan bellek girişlerine bağlanması uygundur.yazmacın lojik devresi verilmiştir. 3 te doğruluk tablosu verilen paralel yüklemeli yazmacın çalışmasının inceleyelim. tümleyen almayan girişi çıkışı ile aynı olan (noninverting buffer) kapı. SR bellek elemanı tanımı uyarınca da saat darbesi gelse bile çıkışlar değişmez. çünkü aksi halde alt sistemlerin birbiriyle senkron çalışamama sorunu çıkabilir. Load girişindeki. diğer bütün girişlerden bağımsız olarak. Şimdi Şekil 10. Yani bu kapı 8 VE kapısının girişine yeterli akımı sağlar.2 Paralel yüklemeli RS bellek elemanlı yazmaçnın lojik devresi Clear girişi. Saat girişi bir tümleyen elemanı üzerinden bellek elemanlarına bağlanmıştır.

Yazmacın çıkışları. Kombinezonsal kısım.5 te verilmiştir.. Yukarıda incelediğimiz paralel yüklemeli yazmaç SR bellek elemanlarıyla gerçekleştirilmiştir.y1r 2 Kombinezonsal devre çıkış değişkenleri giriş değişkenleri Şekil 10. Diğer çıkışlar ardışıl devrenin çıkışlarıdır. Paralel yüklemeli yazmaçlarla ardışıl devre tasarımı:Paralel yüklemeli yazmaçların iyi bir uygulaması ardışıl devre sentezidir. böyle bir yazmaç ile 16 durumlu bir ardışıl devre gerçeklenebilir..4 Paralel yüklemeli yazmaçlı ardışıl devrenin genel yapısı Beşinci bölümdeki dizi detektörünün yazmaç ile gerçekleştirilmesi Şekil 10. kapı elemanlarından oluşturulabileceği gibi ROM larla da gerçekleştirilebilir.Y1r y11. diğer bellek elemanlarıyla da paralel yüklemeli yazmaç gerçekleştirmek mümkündür.. saat darbesi öncesi için şimdiki durum değişkenlerine. Bir MSI yazmaç devresinde 4 bellek elemanının düşünürsek. Bellek parçası yerine yazmaçlar kullanarak ta sentez Şekil 10...4 te görüldüğü gibi de yapılabilir. Diğer girişler ise ardışıl devrenin bağımsız girişleridir. saat darbesi sonrası için bir sonraki durum değişkenlerine karşı gelir ve kombinezonsal devre girişine bağlanmıştır. Bütün bellek elemanlarının girişleri Si =Ii ve Ri =I' i bu durumda SR bellek elemanı tanımı gereğince çıkışları Si = Ii dir. Daha önce gördüğümüz gibi ardışıl devreler bellek ve kombinezonsal olmak üzere iki parçadan oluşuyordu.. 132 . bağımlı bir sonraki durum değişkenlerine karşı gelmektedir ve bir geri besleme ile yazmacın girişlerine bağlanmıştır.darbesinin düşen kenarında ise paralel yükleme işlemi olur. Kombinezonsal devrenin bir kısım çıkışları. Çeşitli firmaların kataloglarında paralel yüklemeli yazmaçların hem lojik devreleri hem de doğruluk tabloları verilmiştir. bir sonraki durum değişkenleri Paralel yüklemeli yazmaç şimdiki (bir sonraki) durum değişkenleri 1 y01.y0r Y11.

çıkışları girişlerine kaskad bağlı D tipi bellek elemanlarından oluşur (Şekil 10.y1 y2 YAZMAÇ Y1 Z CLK X Y2 Şekil 10. 16. kelime zamanı (word time) .6). 8. Yazmacın saat darbelerini kontrol eden ikinci bir giriş. Kelimeler 4.1. kullanılabilir.5 Dizi detektörünün paralel yüklemeli yazmaç ile gerçekleştirilmesi 10. Örneğin dört bitlik bir kelime uzunluğu olan yazmacın kapasitesi dört bit yani bir kelimedir. Seri bilgi kelime (word) denilen ard arda bit gruplarından oluşur. En basit bir ötelemeli yazmaç. Load girişi yazmacın bit kapasitesi kadar bir zaman aralığında çalışmasını sağlar. Bu devrede her bir saat darbesi geldiğinde bilgi soldan sağa doğru ötelenir. 32 bit uzunluklarında olabilirler. Her seferinde bir kelimelik bilginin ötelenmesi isteniyorsa load girişinin 1 olma uzunluğu. load girişi.6). bir bit öteye kaydıran ve seri girişinden de bir bitlik bilgiyi içine alabilen yazmaçlara ötelemeli yazmaçlar denir. seri giriş D1 seri çıkış y y D1 y y D1 y y D1 y y saat load c saat kelime zamanı load c 133 .2 Ötelemeli yazmaçlar içerisindeki bilgiyi her saat darbesi geldiğinde. Bunun için saat darbeleri ile load girişi VE elemanı üzerinden saat girişine bağlanır. dört saat darbesini kapsayacak kadar olmalıdır (Şekil 10.

Yazmaçlar sağa sola kaydırma ve paralel yükleme kontrol girişleriyle çok amaçlı olarak kullanılabilirler.saat darbesi 3. Çift yönlü seri ve paralel yüklemeli ötelemeli kaydediciler Bundan önce söz ettiğimiz yazmaçlarda bütün kontrol girişleri birlikte yoktu.6 Ötelemeli kaydedici Bir kelime zamanında saat darbeleri ve giriş çıkışlarda gözlenen işaretler Şekil 10.7 Kaydırmalı ve paralel yüklemeli yazmaç lojik devresi Yazmacın s0. s1 girişleriyle kontrol edilen dört çalışma modu vardır: s0s1 = 00 ise çıkışta hiçbir değişiklik olmaz. genellikle seri gönderilir. Paralel veya ikisinin de olduğu biçimlerde işlenebilir.saat darbesi 4. Şekil 10. Bilgisayarlarda bilgi seri. paralel işlemede her bir saat darbesiyle bir kelimelik bilgi işlenir. Uzağa bilginin gönderilmesinde ise bilgi. Örneğin verinin seriden paralele veya paralelden seriye dönüştürülmesi mümkündür.başlangıç 1.saat darbesi serigiriş 0 1 0 1 0 D1 1 0 1 0 1 D2 0 1 0 1 0 D3 1 0 1 0 1 D4 0 1 0 1 0 Şekil 10.saat darbesi 2. s0s1 = 01 ise çıkış sağa ötelenir ve sağa öteleme girişindeki bit A4 te görülürken A1 deki bit kaybolur. Şimdi inceleyeceğimiz de ise sağa. transmisyon ortamının maliyetini azaltmak için. Seri işlemede her bir saat darbesiyle bir bit işlenirken.7 de dört farklı çalışma modu olan 74194 tipi bir yazmacın lojik devresi verilmiştir. 134 . Genellikle bilgisayarlarda paralel işleme söz konusudur.6 da verilmiştir. sola öteleme ve paralel yükleme kontrol girişleri olacak. paralel çıkışlar A1 A2 A3 A4 y y y D D D clr clk s1 s0 4X1 mux 3210 4X1 mux 33 2 1 0 210 4X1 mux 3210 4X1 mux 3210 3210 D y sağa kayma seri giriş I1 I2 I3 I4 sola kayma seri giriş paralel girişler Şekil 10.

yeni bir dört saat darbelik sürede. s0s1 = 11 ise paralel girişler çıkışta görülür. Bu durumda çıkışın yazıldığı A yazmacının. Bu arada B yazmacına üçüncü bir sayı girilmiş olsun. Çıkıştaki toplam sayıyı da kullandığımız A yazmaçsına seri olarak kaydedelim. ikinci bitler ile birinci bitlerin eldesinin toplamı olur ve A yazmacının seri girişine gelir. Nihayet MUX'ların 3 girişlerine paralel girişler bağlanmıştır. A ve B sayılarının ikinci ağırlıklı bitleri ise seri toplayıcının girişlerine de gelir. 135 . sola ötelemeyi sağlamak için bağlanmıştır. MUX'ların 2 girişlerine ise bir sağdaki bellek elemanlarının çıkışları. En az ağırlıklı bitlerden gelen elde ise SR bellek elemanının çıkışı y de olacaktır. Böylece z çıkışı. Lojik devre Şekil 10. Yazmaçlar öteleme modunda iken.8 de verilmiştir. A yazmacında elde edilebilir. yani 00 modunda çıkışlar değişmez.s0s1 = 10 ise çıkış sola ötelenir ve sola öteleme girişindeki bit A1 de görülürken A4 teki bit kaybolur. A ve B Yazmaçlarına toplanacak sayılar paralel girilebilir. Bu halde A + B nin üçüncü sayı ile toplamı. saat darbesi geldiğinde. daha önce gördüğümüz (Şekil 7. Toplanacak sayılar dört kelime uzunluklu olsun ve birer yazmaçta tutulsunlar. seri giriş sağa kaydırma modu Yazmaç A saat A paralel girişler seri giriş Z B Yazmaç B paralel girişler y y S R Şekil 10. Bir uygulama olarak yazmaçları. SR belek elemanının başlangıç durumu 0 olsun A ve B sayılarının en az ağırlıklı bitlerinin toplamı z çıkışında ve dolayısıyla A yazmacının seri girişinde görülecektir. Böyle bir yazmaçta seri girişlere gelecek 4 bitlik kelimeler dört saat darbesiyle çıkışta paralel olarak görülürler veya çıkıştaki 4 bitlik paralel veri üç saat darbesiyle A1 veya A4 ten seri olarak alınabilir. Bu dört çalışma modunu 4X1 lik MUX ların kontrol girişleriyle sağlamak mümkündür. Bu işlem dört saat darbesi boyunca devam ettiğinde A ve B sayılarının toplamı A yazmacında görülür. sağa ötelemeyi sağlamak üzere bağlanmıştır. MUX'ların 0 girişleri bağlı oldukları bellek elemanlarının girişlerine bağlıdır.7) seri toplayıcının giriş ve çıkış verisini toplamada kullanalım.8 Kaydedicili seri toplayıcı Paralel yükleme modunda toplayacağımız dört bitlik A ve B sayılarının A ve B yazmaçlarına yüklediğimizi varsayalım. öyle ki saat darbesi geldiğin de bu paralel girişler çıkışta görülürler. en az ağırlıklı bitlerin toplamı A yazmaçının en sol bitine girer. MUX'ların 1 girişlerine bir soldaki bellek elemanlarının çıkışları. üzerindeki toplanacak sayı silinmiş olur.

ikinci saat darbesinin düşen kenarında ise A1 çıkışı J = K = 1 olduğundan1→ 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 0→ 1 e geçer. ikili kodlu onlu BCD sayıcılarda ise sayıcı iki tabanında 0 dan 9 a kadar iki tabanında her bir saat darbesi geldiğinde sayma yapar. A4 y y J K A3 1 1 y y J K A2 1 1 y y J K A1 1 1 y y J K 1 sayma darbeleri 1 Şekil 10. ikili asenkron sayıcılarda ise T ve JK tipi bellek elemanları vardır.9 da verilmiştir. A1A2A3A4= 0100 olup on tabanındaki 4 dür. Bütün bellek elemanlarının girişleri 1 (Eğer JK kullanılıyorsa J=1. T bellek elemanı kullanılıyorsa T=1) de tutulur. Bu yapı üçüncü ve dördüncü bellek elemanlarında tekrarlanır. 9 dan sonra 0 a dönüşür. Bu geçiş ikinci bellek elemanına etki etmez. saat işaretinin düşen kenarında tetiklemenin olduğunu gösterir. K=1. Sayma işlemi yaptıran darbeler en az ağırlıklı biti temsil eden bellek elemanının girişine bağlanmıştır. çünkü 1 → 0 geçişi gereklidir. Örneğin 16 sayıcısı.2. Üçüncü bellek elemanı etkilenir ve A3 çıkışı 0→ 1 e geçer. Dördüncü sayma saat darbesinin düşen kenarında iki ve üçüncü bellek elemanları etkilenir çünkü A1 çıkışı J = K = 1 olduğundan1 → 0 e geçerken ikinci bellek elemanı tetiklenir ve A2 çıkışı 1→ 0 e geçer. Asenkron sayıcılarda birinci bellek elemanı hariç diğer bellek elemanlarının saat girişleri diğer bellek elemanlarının çıkışlarından beslenir. Birinci bellek elemanının çıkışı ikinci bellek elemanının saat girişine girer. Bu iki türü hem asenkron hem de senkron sayıcılarda göreceğiz.2 Sayıcılar (Counters) MSI sayıcılar iki ana grupta toplanabilir: asenkron sayıcılar (ripple counters) ve senkron sayıcılar. Bilindiği gibi bu girişler altında JK ve T bellek elemanları bulundukları durumların zıtlarına dönüşürler (toggle).1 İkili Asenkron Sayıcılar (Binary ripple counter) Genellikle Bir MSI sayıcı içinde dört bellek elemanı bulunur. Üçüncü saat darbesinin düşen kenarında A1 çıkışı 0→ 1 e geçer. Asenkron sayıcılarda bellek elemanlarının durum değişimi diğer bellek elemanlarının durum değişimiyle ancak mümkün olur. Sayma biçimi olarak sayıcılar ikili (binary) ve onlu (binary coded decimal BCD) olarak iki türlüdür. Üçüncü bellek elemanı etkilenmemiştir. ardarda saat darbeleriyle yapılır. Senkron sayıcılarda bütün bellek elemanlarının durum değişimi aynı anda olur.9 Asenkron ikili bir sayıcı devresi Başlangıç durumunda A1 A2 A3 A4 çıkışlarının hepsi 0 olsun. Bundan dolayı A2 A3 A4 çıkışları değişmez.10. A1A2A3A4= 0010 olup on tabanındaki 2 dir. ikili asenkron bir MSI sayıcının lojik devresi Şekil 10. zaten iki tabanında saymada böyle olmaktadır. Birinci bellek elemanının saat girişine gelen darbenin düşen kenarında J = K = 1 olduğundan A1 çıkışı 0→ 1 e geçer. ikili sayıcılarda sayma iki tabanındadır ve durum sayısı kadar sayma işlemi. A1A2A3A4 = 136 . Bu işleme devam edildiğinde görülür ki bir bellek elemanın 0→ 1 geçişi. Senkron sayıcılarda ise sayıcıdaki bütün bellek elemanlarının saat girişleri aynı bir saat kaynağından doğrudan beslenir. Saat girişlerindeki yuvarlak çember. ikinci üçüncü ve dördüncü belek elemanları etkilenmez. A1A2A3A4= 0011 olup on tabanındaki 3 dür. 16 durumlu olup 0 dan 15 e kadar sayar sonra tekrar 0 a gelir. ancak kendinden önceki bellek elemanlarının tümünün 1 olması halinde mümkündür. 10.

3.2 İkili kodlanmış onlu asenkron sayıcı (BCD binary coded decimal ripple counter) Asenkron sayıcıların sentezi için adım adım takip edilebilecek genelleştirilmiş bir yöntem yoktur. J = K = 1 olduğundan.2. ii.10 ikili kodlamalı decimal asenkron sayıcı Şekil 10. Senkron sayıcılarda ise daha önce adım adım verdiğimiz ardışıl devre sentezi yöntemi kullanılabilir.10 da durum diyagramı verilen ikili kodlamalı onlu asenkron sayıcının lojik devresi ve zaman diyagramı sırasıyla Şekil 10.10 da verilmiştir. sayma darbesinin düşen kenarında A1A2A3A4= 0000 olur. iii. 10. ilgili lojik devreleri analiz ederek. ikili kodlanmış asenkron sayıcının önce lojik devresini vereceğiz sonra istenen işi yapıp yapmadığını analiz edeceğiz. Asenkron sayıcılar sezgisel olarak sentezi yapıldığından. ikili kodlanmış asenkron sayıcının durum diyagramı Şekil 10. Çıkışları Q lardan almak fakat 2. A4 çıkışı. Bu üç yolu. bellek elemanlarının saat girişlerini bir önceki bellek elemanlarının Q' çıkışlarından beslemek. saymanın daha büyük sayılara devam ettirilmesini sağlar.Yükselen kenarda tetiklenen bellek elemanları kullanmak.11 ve Şekil 10. deneyebilirsiniz.ve 4.11 ikili kodlanmış decimal asenkron sayıcının lojik devresi 137 . yeterli olur. Yukarıda anlattığımız sayıcının geriye sayması isteniyorsa i. Bellek elemanlarının tümleyen çıkışlarını sayıcı çıkışı almak.1111 yani 15 olduktan sonra 16.12 de verilmiştir. A4 y y J4 K4 A3 y 1 y J3 K3 A2 1 1 y y J2 K2 A1 y 1 y J1 K1 1 sayma darbeleri 1 Şekil 10. 1→ 0 e geçerken bir sonraki MSI sayıcının birinci bellek elemanını tetikleyerek. 0000 1001 0001 1000 0010 0111 0011 0110 0100 0101 Şekil 10.

En az ağırlıklı sayıcıya 10 darbe geldiğinde bir sonraki dijitin en az ağırlıklı biti 1 olur.. ∆t3. ∆t2.saat A1 J2 ∆t1 1 2 3 4 5 6 7 8 9 10 11 0 1 0 1 0 1 0 1 0 1 ∆t1 0 1 1 0 0 ∆t1+∆t2 ∆t1+∆t4 1 1 0 0 1 1 0 0 0 0 A2 0 A3 0 0 0 ∆t1+∆t2+∆t3 1 1 1 1 0 0 0 0 J4 0 A4 0 A'4 1 2 3 0 0 0 ∆t1+∆t2+∆tm 0 4 0 5 0 6 0 7 1 8 1 9 0 0 0 ∆t1+∆t2 Şekil 10. A3 deki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆t3 dir. 138 . Saat darbesinin düşen kenarına göre A4 ün tetiklenme anı ∆t1. ve 4. Saat darbesinin düşen kenarına göre A1 deki değişimin gecikmesi ∆t1 dir..12 de görüldüğü gibi 9 dan sonra 0 olarak sayma yapılmaktadır. Saat darbesinin düşen kenarına göre A2 ün tetiklenme anı ∆t1.13 te Üç tane kaskad bağlı sayıcı ile 000 dan 999 e kadar saymak mümkün olur . VE kapısının giriş çıkış gecikmesi ise ∆tm olsun. bellek elemanlarının çıkışları arasındaki gecikme sırasıyla ∆t1. Buna göre Şekil 10. Saat darbesinin düşen kenarına göre J2 deki değişimin gecikmesi ∆t1+ ∆t4 dir. 2. ilk iki sayıcı 99 gösterirken 100 cü darbe geldiğinde de üçüncü sayıcının en az ağırlıklı biti 1 olur ve böyle devam ederek 999 a kadar sayma mümkün olur. ∆t4 olsun. Şekil 10. 3. Yukarıda anlatılan sayıcılar yan yana kaskad bağlanarak daha yüksek dijitlere kadar sayma işlemi yapılabilir. A2 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir.12 ikili kodlanmış decimal asenkron sayıcının zaman diyagramı Saat darbelerinin düşen kenarları ile 1. A4 deki değişimin gecikmesi ise ∆t1+ ∆t2 dir. Saat darbesinin düşen kenarına göre J4 teki değişimin gecikmesi ise ∆t1+ ∆t2 + ∆tm dır. Saat darbesinin düşen kenarına göre A3 ün tetiklenme anı ∆t1+ ∆t2.

dijit BCD sayıcı 2. bir önceki bellek elemanlarının Q çıkışları yerine Q' çıkışlarıyla beslenir. A2. JK bellek elemanları yerine. Aynı devre VEYA kapı çıkışlarını.14 te görüldüğü gibi hücresel yapıda sentez kolayca yapılabilir. dijit BCD sayıcı 1. Geriye saymada bellek elemanlarını girişlerindeki VE kapıları. Örneğin 0100 durumunda olan sayıcının geriye sayması halinde A3. Geriye sayıcıda bir bellek elemanının durum değiştirmesi. Saat girişi yükselen veya düşen kenarın her hangi birinde tetiklenebilir. mümkündür. bütün bellek elemanlarının saat girişlerine aynı anda gelirler.2. Aksi halde bu bellek elemanının girişi T=0 olacağından durumunu değiştirmez. Yani geriye sayma yapılmaktadır. Hem ileri hem de geri sayma işlemini yapan bir senkron sayıcı lojik devresi Şekil 10. Sayma enable 0 iken T=0 olacağından sayma işlemi saat darbeleri gelse bile yapılmaz. konum değiştirmesi esasına dayanmaktadır. A4 y y y y y T y A3 A2 A1 T y T y T clk bir sonraki sayıcı sayma enable Şekil 10. dijit sayma darbeleri Şekil 10. ileri ve geri sayma girişleri 139 .13 Kaskad bağlı üç dijit li bir sayıcı 10. asenkron sayıcılarda olduğu gibi düşen kenarda tetiklenme zorunluluğu yoktur. kendinden önceki bellek elemanlarının hepsi 1 iken. Bu nedenle sentezi klasik ardışıl devre sentezi gibi yapılabilir. kendinden önceki bütün bellek elemanlarının 0 olması esasına dayanmaktadır. Bu özelliği kullanarak Şekil 10. ikili sayıcılarda sayma her hangi bir bellek elemanının.14 ikili senkron sayıcının lojik devresi ileri sayıcı gibi geriye sayan sayıcıların yapısı birbirine benzerdir.15 te verilmiştir. Sayma enable 1 iken bir bellek elemanın durum değiştirmesi. ancak kendinden önceki bellek elemanların 1 durumunda olması VE kapılarıyla sağlandığında. T bellek elemanlarının girişlerine bağlayarak ta gerçekleştirilebilir. öyle ki VE kapıları çıkışları J ve K girişlerine bağlansın. A1 bellek elemanlarının durum değiştirmesi gerekir ki buda 0011 sonucunu verir.3 İkili senkron sayıcılar Senkron sayıcılarda saat darbeleri. Bellek elemanı olarak her ne kadar T seçilmişse de JK bellek elemanlarıyla da aynı devre gerçekleştirilebilir. Bilindiği gibi JK bellek elemanın 00 ve 11 girişleri için davranışı T bellek elemanının 0 ve 1 girişleri için olan davranışıyla aynıdır.A4 A3 A2 A1 A4 A3 A2 A1 A4 A3 A2 A1 BCD sayıcı 3.

load (yükleme).15 ileri geri sayabilen senkron sayıcı lojik devresi 10. Uygulamada kullanılan MSI senkron sayıcıların. daha önce gördüğümüz ardışıl devre sentezi yöntemiyle kolayca yapılabilir. clear ve saat olmak üzere dört kontrol. Kontrol girişlerine göre devrenin davranışına ilişkin doğruluk tablosu aşağıdaki gibidir: Clear saat load sayma çıkış 0 X X X hepsi 0 1 X 0 0 değişiklik yok 1 1 X paralel yükleme ↓ 1 0 1 sayma ↓ 140 İleri sayma .17 de verilmiştir. ve bir bitlik elde çıkışı olan 74161 benzeri bir senkron sayıcı devresi Şekil 10.birlikte 0 ise sayıcı durumunu korur. dört bitlik sayı çıkışı.0 ise sayıcı ileri sayar.1 ise sayıcı geriye sayar.4 Paralel yüklemeli ikili senkron sayıcılar ikili kodlanmış desimal senkron sayıcıların lojik devreleri. Sayma. paralel yükleme özelliğiyle. Bu nedenle burada ayrıca incelenmeyecektir.2. dört bitlik paralel giriş. istenen sayıdan başlayarak istenen sayıya kadar saymaları kolayca gerçeklenebilir. girişler sırasıyla 0. İleri ve geri sayma girişleri sırasıyla 1. A4 A3 A2 A1 y y y J y y y K y K K J J K J y CLK Geri sayma Bir sonraki sayıcı Şekil 10.

çıkış dört bitte de 0 dır. Şekil 10. Örneğin modulo N sayıcılar yani 0 dan N-1 e kadar sayan. çünkü bellek elemanlarının JK girişleri 00 olmuştur. Şekil 10.17 a da 0-7 sayan sayıcıda 7 den sonra 0 a 141 . alternatif 0-7. J = A. Daha da genelleştirilerek. Dört bitlik bir Modulo 16 sayıcı 0 dan 15 e kadar sayar 16. Clear ve load 1 iken saat darbesinin yükselen kenarında.16 Paralel yüklemeli senkron sayıcının lojik devresi Yukarıda lojik diyagramı verilen MIS sayıcı ile istenen sırada sayma işlemi yapmak mümkündür.17 da sırasıyla 0-7. yani paralel girişler aynen çıkışta görülecektir. darbe geldiğinde 0 a dönüp yeni gelecek darbelerle saymaya devam eder. bellek elemanlarının JK girişleri 11 olacak yani sayma yapılacaktır. K = A' olduğundan. Enable Load I1 J K Q Q A1 I2 J K Q Q A2 J K Q Q A3 I4 J K Q Q A4 Clear Saat Bir sonraki sayıcı Şekil 10. Load ve sayma 0 ise çıkışta hiçbir değişme gözlenmez. 8-15 ve 3-10 sayan modulo-8 sayıcıların lojik devreleri verilmiştir. çıkışlarda A olacak . N inci darbe geldiğinde ise tekrar 0 konumuna dönen sayıcılar tasarlanabilir.Clear 0 iken diğer kontrol girişleri ve paralel girişler ne olursa olsun. darbe ile başlangıç sayısına dönen modulo-N sayıcılar da tasarlanabilir. Clear 1ve load 0 ve sayma 1 iken. istenen bir sayıdan başlayarak N-1 darbe ile sayma işleri yapıp N.

Bu birimler ana saatin ürettiği darbelerin belli zaman aralıklarında belli alt devrelerde etkin olmasını sağlarlar. son varılan sayı dört bit için maksimum olan 15 olduğundan.17 d deki 3-10 sayıcıda 10 dan 3 e geçiş. paralel girişler üzerinden sağlanmıştır. Şekil 10. elde çıkışının load girişine bağlanması ve 8 in paralel yüklenmesiyle sağlanmıştır.17 Çeşitli Modulo sayıcıların senkron sayıcılarla gerçekleştirilmesi Yukarıda incelediğimiz senkron sayıcı genel olarak ardışıl devre sentezinde de bir alternatif olarak kullanılabilir. Sayısal sistemlerdeki alt devrelerin veya elemanlarının çalışma aralıklarını kontrol eden kontrol birimleri vardır. Böylece bir işleve ilişkin işlemler. bir kelime uzunluğunca çalışmayı sağlayan darbeler olabilirler. zamanlama dizileri üreten devreler Zaman dizileri özellikle seri çalışan sayısal sistemlerde. Şekil 10. çıkışta varılması istenen sayı 8 ulaşıldığında.17 c deki 8-15 sayıcıda 15 ten 0 a geçiş. A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 a) 0-7 sayıcı Load Sayma=1 Load= 0 CLK Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 Clear b) Alternatif 0-7 sayıcı A4 A3 A2 A1 A4 A3 A2 A1 Sayma=1 Clear=1 CLK 1 Senkron paralel yüklmeli sayıcı I 4 I3 I2 I1 0 0 0 Elde Sayma=1 Clear=1 Senkron paralel yüklmeli sayıcı I4 I3 I2 I1 0 0 1 1 d) 3-10 sayıcı Load Load CLK c) 8-15 sayıcı Şekil 10. Paralel yüklemeli ikili kodlanmış onlu 0-9 sayan incelediğimiz sayıcılarla tasarlayabilirsiniz. load girişi uyarılarak 3 başlangıcının paralel yüklenmesiyle sağlanmıştır. Ayrıca sayısal sistemlerde genel olarak görülen zaman dizileri vardır.3 Sayıcıların uygulaması olarak.17 b de ise aynı sayıcının 7 den 0 a dönüşü clear girişi ile paralel yükleme kullanılmaksızın sağlanmıştır. Şekil 10. Kontrol 142 . Ard arda gelen durumlar ise sayma komutu ile sağlanabilir. belli sırada belli alt devrelerin çalışmasıyla tamamlanmış olur. Öyle ki ard arda gelmeyen durumlar paralel girişlerde oluşturulacak bir sonraki durum fonksiyonları ve load girişleriyle sağlanabilir. 10.dönüş load girişiyle.

S = 0 olduğundan bellek çıkışı 0 olacak.3. saat darbesine kadar S = R = 0 olacağından bellek elemanın çıkışı 1 de kalır. 1000 durumlarından biri olsun. bellek elemanın çıkışı 1 olur ve sayıcı uyarılır sayma işlemi başlar.19 da verilen yazmaçlı veya sayıcılı devreler kullanılabilir. Ama her iki sistemde de yapılacak işleme bağlı olarak alt sistemlerin çalışmasını kontrol eden zaman işaretlerine (timing signal) gereksinim vardır. Bu amaçla Şekil 10. saat darbesi geldiğinde sayıcı 111 olacağından R = 1 olur. son bit seri 143 . bir sayıcı. Başlama işareti Saat S R Q Q Kelime zamanıdarbesi Sayıcı Sayma 1 2 3 4 saat 5 6 7 8 S Başlama işareti R VE kapısı çıkışı Kelime zamanı Q Bellek elemanı çıkışı Şekil 10. Şekil 10.3. Önce seri çalışan sistemlere ilişkin kelime-zamanı darbesini üreten devreyi inceleyeceğiz.1 Kelime-zamanı darbesinin üretilmesi Kelime zamanının ne olduğunu ötelemeli yazmaçları da tanıtmıştık. ilgili zaman diyagramları şeklin altında verilmiştir.18 Seri çalışan sayısal sistemlerde 8 bitlik kelime zamanlı darbe üretimi 10. 8. 8. Sonra seri veya paralel çalışan sistemlerde.biriminin işlevini yerine getirebilmesi için yazmaçlar veya sayıcılar kullanılabilir. 0010. Kelime zaman uzunluklu bir darbenin oluşturulabilmesi için bir başlama işareti geldikten sonra otomatik olarak üretilebilmeli . sözünü ettiğimiz kontrol işlevinin yapılması için gerekli olan zaman dizilerini üreten devreleri inceleyeceğiz. Çünkü her saat darbesi bir kelimelik bilgiyi aynı anda işleyecektir.18 de 8 bitlik kelime uzunluklu bir darbe üreten devrenin. Başlangıçta sayıcı 000. Her bir saat darbesi geldiğinde yazmaçtaki bilgi bir sağa öteleneceği yerde. Bellek elemanının çıkışı 8 saat darbelik süre içinde 1 olarak istenen kelime zamanını verir.2 Sayısal sistemlerde zaman işaretleri Paralel çalışan sistemlerde seri sistemlerde olduğu gibi kelime zamanı devresi üretmek gibi bir sorun olmaz. 10. Yazmaç devrenin başlangıç durumu 0001. sayma duracaktır. bir belek elemanı ve bir VE kapısı kullanılarak nasıl gerçekleştirildiği gösterilmiştir. 0100. R girişi 0 ve başlama işareti 1 iken ilk saat darbesi geldiğinde.

Bu çözümde 0000 durumu hiç gözlenmeyecektir.19 4 bitlik zaman dizileri üreten devreler ve zaman diyagramları 144 .girişe bağlı olduğundan bu işlem dairesel (ring counter) olarak devam edecektir. biri dışında 0 olur. yalnızca bir çıkışında 1 diğer çıkışlarında 0 verir. sayıcıdaki sayıya bağlı olarak. iki bitlik bir sayıcı ve 2X4 lük bir kod çözücü (dekoder) ile de gerçekleyebiliriz. ancak ek devrelerle bu sağlanabilir. Yazmacın çıkışları. Kod çözücü. Dört bitlik bir yazmacı kullanarak gerçekleştirdiğimiz bu devrenin işlevini. Yazmacın her bir çıkışının bir alt devreyi kontrol ettiğini düşündüğümüzde. Çıkışlar A2 A3 A4 Yazıcı A1 Seri giriş 4 lü Yazıcılı zaman işaretiüreticisi A1 Çıkışlar A2 A3 A4 2x4 dekoder Sayma 2-bitlik sayıcı 4 lü Yazıcılı zaman işaretiüreticisi Saat A1 A2 A3 A4 4 lü zaman işareti Şekil 10. Her iki devreye ilişkin çıkışların zaman diyagramları şekilde gösterilmiştir. görülür ki bir alt devre çalışırken diğerleri çalışmayacaktır.

Bu sayıcıyı bildiğimiz sentez yöntemi ile de gerçekleştirebilirdik.20 de bir Johnson sayıcı devresi verilmiştir. çıkışları da zaman işaretleri olan kombinezonsal devreler düşünülerek gerçekleştirilebilir. Yukarıda verilen iki devrenin eleman gereksinimlerini genel olarak şöyle özetleyebiliriz: n 1. iki kısımdan oluşmaktadır: sayıcı ve bu sayıcıdan zaman işareti üreten kod çözücü.3 Johnson sayıcılar ve 8 li zaman işareti üreteçleri Şekil 10.3.20 Johnson sayıcı devresi ile 8 bitlik kelime-zaman darbesi üretilmesi Çıkışta ki kod çözücü. 8 VE kapısının çıkışlarından yalnız 1 tanesi 1 iken diğer hepsi 0 dır. bitin tümleyen çıkışı seri girişe bağlanmıştır. n-bitlik bir sayıcı ile nx2 lik bir kod çözücüye ( n girişli 2 tane VE kapısı) gereksinim vardır. Diğer bellek elemanlarının çıkışları bir sonrakine bağlıdır. Başlangıç ve ardarda gelen sekiz darbenin ilk üçünde A4 çıkışı 0 diğer dördünde ise 1 dir. ilk yazmaçlı devreden farklı olarak burada başlangıç durumu 0000 alınmış ve 4. 145 . 2 bitlik bir ötelemeli yazmaç n n 2.2 alt devre için kontrol girişleri ( zaman işaretleri) üretmek istensin. Sayıcı çıkışları öyledir ki ardarda gelen saat darbeleri sonucunda elde edilen çıkışlarda yalnızca bir değişken değişmekte diğerleri değişmemektedir. Kontrol edilecek alt devre sayısı arttığında karmaşıklık hızla artmaktadır. O nedenle 8 alt devreyi ayrı ayrı kontrol etmek mümkündür. sayıcı çıkışı bağımsız girişler. Bu nedenle daha az elemanla bu işlevi yerine getirebilecek Johnson sayıcılar kullanılır. Bellek çıkışları A'1A'4 D n saat Dizi sayısı 1 2 3 4 5 6 7 8 0000 1000 1100 1110 1111 0111 0011 0001 A1 Q Q A1A'2 A2A'3 A3A'4 A1A4 A'1A2 D Q Q A2 D Q Q A3 D Q Q A4 A'2A3 A'3A4 Şekil 10. 10.

21 de verildiği gibi üç girişli bir çıkışlı bir ardışıl devredir. Burada önce bir hücre tanıtacağız. seç girişlerine bağlanmıştır. Giriş belleğe yazılacak veya bellekten okunacak bir bitlik veridir. Q+ bir sonraki durumu. sayıcıyla yapılsaydı 3 bellek elemanı ve üç girişli 8 VE kapısı gerekecekti.4 Bellek birimi Bir sisteme ilişkin bellek birimi. ikili hücre (binary cell): Şekil 10. Bu ikili hücreye için giriş çıkış ilişkisi aşağıdaki tabloda özetlenmiştir.Görüldüğü gibi Johnson sayıcıda 4 bellek ve iki-girişli8 VE kapısıyla yapılan zamanlama devresi. yazmaç ile yapılsaydı 8 bellek elemanı. bellek birimini inceleyeceğiz. Seç ise bu ikili hücredeki bir bitlik veriye ilişkin. Oku /yaz girişi (0) ile Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. Okuma yapılırken ise Q belleğindeki bir bitlik bilgi çıkışa aktarılır. Uygulamada kullanılan bellek birimleri 8 den 64 bite kadar çeşitli kelime uzunlukları olan binlerce veriyi saklayabilme özelliğine sahiptirler. Biz burada ardışıl olan. Yazma yapılırken girişteki bir bitlik bilgi belleğe. üç bitlik bir kelime oluşturan üç ikili hücrenin. Seç 0 1 1 Oku / yaz x 0 (yaz) 1(oku) Seç Seç S Q Q Giriş x I I Q+ q I Q Çıkış 0 0 Q Giriş R Çıkış Giriş BC Oku/yaz Oku/yaz BC(Binary cell) İkili hücre Şekil 10. Oku-yaz aldığı 0 veya 1 değerine göre belekten okumamı yoksa belleğe yazmamı yapılacağını belirler. bir işlem yapılıp yapılmayacağını belirler.22 de dört farklı adreste. I ise girişteki veriyi göstermektedir. rastgele erişimli bellek.21 Bir ikili hücrenin lojik devresi ve blok diyagramı Şekil 10. 146 . oku-yaz (read-write) ve seç (select) tir. disk veya ardışıl devre olarak oluşturulabilirler. sonra göstereceğiz ki bu hücrelerin uygun bağlanmasıyla istenilen kapasitede bellek birimleri oluşturulabilir. üç bitlik dört kelime bulunduran bir bellek birimi verilmiştir. belli uzunluktaki (kelime uzunluğu) verinin belli adreslere (belli yazmaçlara) kaydedilmesi veya daha önce kaydedilmiş verinin okunması işlevini görürler. Girişler giriş (input). Bellek elemanları mağnetik core. Q şimdiki durumu. RAM (Random Access Memory) . Bu çıkış. Q ya aktarılır. 10. okuma yazmalı bellek (Read write memory). 2X4 lük kod çözücü girişindeki iki değişkenin aldığı değere göre yalnızca bir çıkışı 1 olur.

Burada her bir adresinde üç bitlik veri bulunan dört adresli bir bellek birimi incelendi. Uygulamada kullanılan bellek birimleri. 16. 32. çıkış verisi olarak dışarı aktarılır. genellikle binlerce adresi olan ve her bir adresinde 8. Aynı akıl yürütme ile istenilen adres ve kelime uzunluklu bellek birimleri oluşturulabilir.o kelimeyi oluşturan ikili hücrelere giriş verisi aktarılır. Oku/Yaz girişi (1) ile ise Kod çözücünün hangi çıkışındaki kelime uyarılmışsa. 64 kelime uzunluklu veri olabilen. o kelimeyi oluşturan ikili hücrelerdeki veri.22 MSI bellek biriminin lojik devresi 147 . Veri Girişi Kelime 0 BC BC BC Kelime 1 Adres girişi 2x4 DEKODER BC BC BC Kelime 2 BC BC BC Kelime 3 Bellek aktif BC BC BC Oku / yaz Veri Çıkışı Şekil 10. MSI elemanlardır.

1979.H.: ‘Electronic Logic systems’. D. 1980. McGraw-Hill. Prentice-Hall. ‘Dgital Logic and Computer Design’. Boğaziçi Üniversitesi. Prentice-Hall. 2000 ‘Switching Theory’. ‘Digital Hardware Design’. : 'Digital Design' Prentice Hall. McGraw-Hill. Stefanopulos. ‘Fundemantals of Logic Design’. 148 . Sankur B. Prentice-Hall ‘Sayısal Tasarım’.: Lee S. ‘An Engineering Approach to Digital Design’. Deschams J. 1994 ‘Switching and Automata Theory’ 1974. P. 1994.: Fletcher W.... ‘Introduction to Switching Circuit Theory’. Dietmeyer.: Kohavi Z. 1994. 'Contemporary Logic Design' Benjamin/Cummings. Thayse A. 1986. 1971.: Pertman J.EKLER EK 1 Kaynakça Almaini A. Prentice-Hall.: Roth C. West Publishing.: Imlementation.:‘Bilgisayar ve Mantık Devreleri’.: ‘Logic Desgn of Digital Systems’. ‘Modern Switching Theory and Digital Design’. D. 1987.: 1970. Givone. Mano M.: Mano M. Wakerly J.: 1980. 1968. MEB Yayınları. John Wiley.: Wood. McGraw-Hill. Allyn and Bacon.: 1978.F. Y. ‘Digital Systems with Algorirtm Davio M. 1990. Katz R.

Doç. yol 1 dakika süreyle Güney dönüşümlü olarak kuzeygüney ve doğu-batı doğrultusunda araç trafiğine açık tutulacaktır. x b. X=1 X=0 00 X=1 olduğunda kırmızı Kuzey Z1 Kontrol yanacak. z X CLK 2.EK 2 Örnek Sınav Soruları Elektronik ve Haberleşme Bölümü Devreler ve Sistemler Anabilimdalı Lojik Devreler Vize Sınavı 1. a. Dr. Kontrol devresinin sözle tanımı aşağıda verilmiştir. X=0 01 X=0 10 Aşağıdaki şekilde görülen bir giriş ve iki çıkışlı kontrol devresine ilişkin durum diyagramı çiziniz. a.5 saattir. Yayalardan bir talep c. c. Yayalardan bir talep geldiğinde ( x girişi 1) . Ertuğrul Eriş 6 Aralık 1996 Aşağıda verilen bir giriş ve bir çıkışlı ardışıl devrenin analizi için matematiksel modeli çıkarınız. Yayalar karşıdan karşıya geçmek istediklerinde x Trafik girişi 1 olacak. Süre:1. yol 1 dakika süreyle yaya trafiğine açık tutulacaktır. Puanlar 1) 35 2)35 3)30 Başarılar dilerim. istemediklerinde ise 0 Yaya butonu Doğu Batı olacak. gelmedikçe ( x girişi 0). Kitap ve notlara bakılmaz. 149 . (00) başlanğıç durumunda 101010101 giriş dizisi için çıkış dizisini durum diyağramında çıkışları numaranlandırarak veriniz. Bu durumda bütün trafik lambaları kırmızı yanmalıdır (z1=z2 =1). Trafik lambaları ilgili olduğu z çıkış değişkeni 1 3. Saat işaretinin periyodunun 1 dakika olduğunu varsayınız. 0 olduğunda devresi Z2 ise yeşil yanacaktır. d. D3 y3 D2 y2 D1 y1 Durum diyagramı yandaa verilen ardışıl devreyi D tipi bellek elemanları kullanarak gerçekleyiniz. Bu işlem yaya butonu ile sağlanacaktır. b. Durum diyağramını çıkarınınz.

1 011 B. b) X1=7.1 a) Durum tablosu yukarıda verilen üç girişli seri toplama devresini D tipi bellek elemanları kullanarak gerçekleyiniz.1 C. ve S nin zaman diyagramlarını çiziniz. B=01. Senkron Ardışıl devre sentezinin adımlarını yazınız.1 C. biçiminde sayan bir sayıcıyı JK bellek elemanları kullanarak a) İki bellek elemanıyla gerçekleyiniz. 2)40.1 101 B. C=10 alınız.Devreler ve Sistemler Anabilim dalı Doç.1 B.1 B.1 B.1 C.0 B.0 B. X1 X2 X3 saat Y1y2 A B C x1x2x3 000 A. BAŞARILAR DİLERİM.Ertuğrul Eriş 23 Ocak 1997 Lojik Devreler Final Sınavı 1.. X3=15 sayılarının toplamına ilişkin saat X1.0 A. 3)20. 3. Durum kodlamasını A=00. 1-7-4-5-1.1 Üç girişli Seri Toplama devresi S 110 B. X2..0 C.1 B.0 B. c) Sonuçları karşılaştırınız.0 B.Dr.y2. y1. 2. X3. X2=14. Başlangıç durumunu 00 seçiniz. Süre 2 saattir.. Durum tablosu 5 li Karnaugh diyagramına uygun biçimde verilmiştir.0 B. Puanlar 1)40 .0 100 A.1 C.0 B. Durum indirgemesi yapılmadan gerçekleştirilen devre çalışır mı? Neden? Durum indirgemesi yapmamakla kaybımız neler olabilir? Neden? Rastgele Durum kodlaması yapılarak gerçekleştirilen devre çalışır mı? Neden? Rastgele durum kodlaması yaptığımızda kaybımız ne olabilir? Neden? Kitap ve notlara bakılmaz.0 010 A.0 001 A. a) b) c) d) e) f) Gördüğünüz MSI ardışıl devreleri yazınız. b) Üç bellek elemanıyla gerçekleyiniz.0 111 B. 150 .

26. f = x1 ( x2 + x3 ) ( x2 + x4 + x5 ) a) fonksiyonu 1 tane 16x1 lik mux ile gerçekleyiniz.18. 2)40.2.5 saattir. A1.7.6.1998 Elektronik ve Haberleşme Mühendisliği Devreler ve Sistemler Anabilim Dalı Doç.10. 1 Ai = Bi xi 0 Ai ≠ Bi Ai xi 1 Ai > Bi yi Karşılaştırma yi 0 Ai ≤ Bi devresi zi Bi 1 Ai < Bi zi 0 Ai ≥ Bi Süre:1.30 fonksiyonuna ilişkin çarpımlar toplamı biçimindeki bütün minimal fonksiyonları bulunuz. 3)30 .28. Kitap ve notlara bakılmaz. 2. BAŞARILAR DİLERİM 151 . Ertuğrul Eriş Lojik Devre Temelleri Final Sınavı 1.a) f = ∑ 0.6.5. B1 en çok ağırlıklı 4 er biti temsil etmek üzere 12 bitlik iki sayı A=A1A2A3 ve B=B1B2B3 olsun.11.11.4.19.24.3.15.13. b) bu fonksiyonu 8x1 lik bir mux ın enable girişini de kullanarak gerçekleyebilir misiniz? Neden? Nasıl? c) Aynı fonksiyonu kaçlık bir dekoderle gerçekleyebilirsiniz? Neden? Nasıl? 3. b) Bulduğunuz minimal fonksiyonlardan birini iki seviyeli gerçekleyiniz c) f = ∑ 1.13 fonksiyonuna ilişkin bir minimal fonksiyon bulunuz d) Bulduğunuz minimal fonksiyonu yalnızca TVE kapılarıyla gerçekleyiniz.23.Dr. Puanlar: 1)30.4.15 + ∑k 2.21. Bu iki sayıyı aşağıda verilen karşılaştırma devresinden 3 tane kullanarak gerçekleyiniz.22.5.6.19.29.

2. gerekiyorsa kotlama yaparak. x y2 y3 x' y1 y3 saat T1 y1 y1 T2 y2 y2 x z x y1 y2 y3 T3 y3 y3 c) Yukarıda verilen ardışıl devre daha az sayıda bellek elemanı ile gerçeklenebilir mi? durum indirgemesi yaparak gösteriniz? d) a daki sonuca göre. Süre 2 saattir. 2)40 BAŞARILAR DİLERİM. Durum diyagramı verilen senkron ardışıl devreyi 01 00 10 01 10 10 01/00 A 00/11 01/10 11/00 C 00 11 00 10/01 B 11/00 x1 x2 Ardışıl devre z1 z2 d) Durum kotlaması yaparak .Devreler ve Sistemler Anabilim dalı Doç.Dr. aynı devreyi D bellek elemanları kullanarak gerçekleyiniz. 26 Mart 1999 152 .Ertuğrul Eriş 29 Ocak 1999 Lojik Devreler Final Sınavı 1. e) Verilen devre ile bulduğunuz devreyi karşılaştırınız. Zararlı zararsız çıkışları gösteriniz. e) X1= 001011 X2= 001011 Giriş dizisi için çıkış dizisinin zaman diyagramını çiziniz. Kitap ve notlara bakılmaz. Puanlar 1)60 . JK bellek elemanları ile gerçekleyiniz.

4. 2) 30 puan.b} kümesinin alt kümelerinden oluşan S = {0. A= {a}.b) = 1 olmak üzere kaç tane Boole fonksiyonu vardır? Neden? Bu fonksiyonları veriniz. A. f1= x’1x’3x4 + x2x3x4 . B} olsun. 4)35 puan Süre 2 saattir. f(1.0) = 0. b.b}.Ertuğrul Eriş Lojik Devre Temelleri Vize 1 sınavı a. 1) 15 puan.0) = a.5.2. f(0. f1 =Σ 1. tümleyen küme birli işlemi. B = {b}. f3= x’1x4 olduğuna göre f1 ⊕ f2 = f3 bağıntısını sağlayan f2 fonksiyon(larını) nunu bulunuz. 1} Boole cebrinde tanımlanan dört değişkenli fonksiyon f(0000)= f(0001)= f(0100)= f(0110)= f(1000)= f(1011)= f(1111)=1 diğer tanım kümesi elemanları için ise 0 olsun Bu fonksiyonun 1. f(0. Boole cebri aksiyomlarını yazınız . Bu işlemler ve kümeler teorisinin aksiyomları bir Boole cebri oluştursun. f2=Σ 2. Tip kanonik açınımını yazınız? Doğru ve yanlış maxterimleri belirtiniz. 0 = φ.6 ve f4=Σ 1.4. S = {0.1) = b.Doç. 3) 20 puan. S kümesi P = {a. Başarılar ve iyi bayramlar dilerim. Tip kanonik açınımını yazınız? Doğru ve yanlış minterimleri belirtiniz. 153 .4 . f(0.6 olduğuna göre f1 + f2 f3 = f4 bağıntısını sağlayan f3 fonksiyonlarının sayısı kaçtır? Neden? 1 tanesini veriniz.5.Dr. Bu kümeler arasında kümeler teorisinin birleşim ve kesişim ikili işlemleri ile. Bu fonksiyonun 2. 1. Kitap ve notlara bakılmaz. Boole cebrini tanımlayınız. 1 = {a. 3 tane Boole olmayan fonksiyon örneği veriniz.

0 B. bellek elemanları giriş fonksiyonlarına keyfiler gelir mi? Gelirse nedenini de açıklayarak yazınız. belirtiniz. x1x2 00 01 10 A E. Ertuğrul Eriş Lojik Devreler Final Sınavı 1. 0 F. 1 D. X2 girişi ile z çıkışı arasındaki ilişki dört temel aritmetik işlemden hangisidir. Aşağıdaki durum tablosu için durum indirgemesi yapınız. 0 B. indirgenmiş durum tablosunu çiziniz. C=10 ve D=11 alınız. 1 B. Durum kodlaması için A=00. 0 B. 0 D. Süre 1. 0 F. 1 C B. Dr. 2. 3. 1 C. 154 . 0 C. 3)20 BAŞARILAR DİLERİM. 0 D. Kitap ve notlara bakılmaz. 0 A. B=01. 1 E A.Devreler ve Sistemler Anabilim dalı Prof.5 saattir. 1 E. 0 B D. (00) başlangıç durumu için 0101010 giriş dizisi için çıkış dizisi ve bir sonraki durumlar için zaman diyagramlarını veriniz. Durum tablosunu veriniz Durum diyagramını veriniz. 1 D C. 1 F C. 1 A. 0 A=00 başlangıç durumunda x1= 011110 x2= 010010 Giriş dizisi için çıkış dizisini. durum tablosunda çıkışları numaralandırarak. 1 B. 1 C. 0 D D. 1 E. a. 1 A. yazınız. 0 E. 1 C. Puanlar 1)40 . 1 B C. Aşağıda verilen ardışıl devre için y1 x saat 4 Şubat 2000 x y2 D y1 y1 x saat z JK 00 01 11 10 y 0 0 0 1 1 1 1 0 0 1 z y'1 x x' J K y2 y2 x' Matematiksel modeli veriniz. 1 C B. 0 B. Bu indirgemenin dışında. x1x2 00 01 11 10 A D. 1 D. hatalı çıkışları da gösteriniz. 0 A. 0 F. Aşağıda durum tablosu verilen ardışıl devreyi D tipi bellek elemanı kullanarak gerçekleyiniz. 2)40. 1 Bu indirgemenin senteze getireceği yararlar var ise nedenini de açıklayarak belirtiniz.

13.11.2000 F=Σ 0.Vize Sınavı ikili işlemi (S2-S) aşağıdaki gibi tanımlanmıştır: A B A B 0 0 1 0 1 0 1 0 1 1 1 1 Aşağıdaki ifadelerin doğru olup olmadığını kanıtlayınız. (35P) F‘e ilişkin toplamlar çarpımı şeklindeki minimal fonksiyon(ları) tablo yöntemi ile bulunuz. Bir minimal fonksiyonu TVEYA (NOR) kapıları kullanarak iki seviyeli erçekleyiniz.11.9.10. Dr. Süre. 1 saat 15 dakikadır.8. BAŞARILAR DİLERİM 155 . Kitap ve notlara bakılmaz.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof. A B=B A (30P) 1) 24. Bir minimal fonksiyonu iki seviyeli biçimde gerçekleyiniz.15 olmak üzere. Ertuğrul ERİŞ Lojik Devreler 1.1. (35P) F‘e ilişkin çarpımlar toplamı şeklindeki minimal fonksiyon(ları) karnaugh öntemi ile bulunuz. (1 A) (A 0) = 1 A B = 1 ise (A + C) (B + C) = 1 dir.7.14.

1 saat 15 dakikadır. ne gibi değişiklikler olurdu? Açıklayınız. Bu devrede hatalı çıkışlar gözlenebilir mi? Nedenleriyle açıklayınız. Durumlara aşağıdaki gibi kodlar verilmesi halinde oluşacak devreyi JK bellek elemanları kullanarak minimum elemanla gerçekleyiniz. h=111 Durum indirgemesi yapmamız bir fayda sağladı mı? Devreyi durum indirgemesi yapmadan gerçekleseydik. a = 010 .Vize Sınavı 5. zararlı hatalı çıkış var mıdır.(50 Puan) Aşağıdaki devrenin analizini yaparak durum tablosunu oluşturunuz. Süre. çıkışların ve durum değişkenlerinin alacağı değerleri zaman diyagramı üzerinde gösteriniz.1. c=110 . f=011 . Ertuğrul ERİŞ Lojik Devreler 2. BAŞARILAR DİLERİM 156 . Devreye 00 başlangıç durumunda aşağıdaki girişlerin uygulanması halinde. Kitap ve notlara bakılmaz. Varsa alfabetik olarak daha sonra gelen durumları indirgeyerek indirgenmiş durum tablosunu oluşturunuz.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof. Dr. e=001 . S z1 D z2 a b 00 b d 01 c h 01 d g 00 e a 10 f b 00 g e 01 h g 00 SD:sonraki durum JK y 0 1 yY 00 01 11 10 JK 0k 1k k0 k1 00 01 11 10 0 0 1 1 1 0 0 1 2. Durum diyagramını çiziniz. b=100 . d=101 .2001 1. g=000 . durum diyagramını çiziniz (MUX’un ağırlıksız seçim ucu a’dır). açıklayınız.(50 Puan) Verilen durum tablosunda eşdeğer durumlar olup olmadığını inceleyiniz.

Cevap verme hakkına sahip olan yarışmacının lambası yandıktan sonra. yok : 0) Yarışmacı devresine ait durum diyagramını çiziniz. Süre. Basılmadığında :0) Komşu Giriş (KG): Herhangi bir düğmeye basıldığı bilgisinin iletildiği giriş.01 E. Sistem herbir yarışmacı için aynı olan birimlerin (yarışmacı devresi) yandaki şekildeki gibi kaskad bağlanması ile oluşturulur. Dr.10 x=1 C.11 F.10 E. i.00 D.11 G.11 E. 0/00 A 1/11 0/01 1/10 0/01 C 0/10 1/00 D 1/10 B Durum kodları: A : 00 B : 11 C : 01 D : 10 2.00 H. Yarışmacının cevap verme hakkı olduğunu gösteren çıkış.(40 Puan) Yanda durum tablosu verilen ardışıl makinada eşdeğer durumları indirgeyiniz Durum kodlaması yapınız.01 C. Lamba (L): i.(40 Puan) Aşağıda durum diyagramı verilen devreyi JK tipi bellek elemanları ile gerçekleyiniz. Ertuğrul ERİŞ Lojik Devreler Final Sınavı 1. BAŞARILAR DİLERİM 157 .00 A. Kitap ve notlara bakılmaz. 2 saattir.YTÜ Elektronik ve Haberleşme Mühendisliği Bölümü Prof.11 A.birim (yarışmacı devresi) için . (Yanıt verme hakkı var:1 .2. bu yarışmacı da dahil hiçbirinin uygulayacağı giriş durumu değiştirmeyecektir.11 B.(20 Puan) Bilgi yarışmalarında. Komşu Çıkış (KÇ): Herhangi bir düğmeye basıldığı bilgisinin iletildiği çıkış. 2. Düğme (D): i. NOT: Yukarıdaki sistem yapısı dışında herhangi bir sistem yapısı da tasarlayabilirsiniz.10 F. yarışmacının kullandığı giriş (düğmeye basıldığında :1 . sorulan soruya sadece düğmesine ilk basanın cevap vermesine olanak tanıyacak bir sistem tasarlanacaktır.2001 A B C D E F G H x=0 B.10 JK ters tanım bağıntısı: yY 00 01 11 10 jk 0k 1k k0 k1 3.01 H.01 C.

2 asenkron sayıcılar. 7 LSI. 22 ileri bakmalı paralel toplayıcı. 91 Look ahead carry). 1 ikili hücre. 32 komşu kareler. 86 binary cell. 44 ASCII. 6 kuvvet kümesi. 77 Erasable PROM. 19 Bütün işlemler. 32 ardışıl (sequential) devreler. 21 birleşim. 52 Makterim. 84 durumların kodlanması. 36 Master slave. 26 Don't care functions. 81 ardışıl makinalar. 19 Boole fonksiyonunun uzunluğu:. 39 Minimal bütün işlemler. 2 Ana-bağımlı. 14 durağan (statik) bellek eleman. 1 kodlayıcı. 5 kardinalite. 14 devingen (dinamik) bellek eleman. 136 Ç.ıkış yelpazesi (Fan out). 69 değer kümesi. 56 kodlama(düğümleme). 77 erasable ROM. 37 indirgenemeyen fonksiyon. 72 EPROM. 77 EBCDIC. 146 ikili kodlanmış onlu toplayıcılar. 16 Ayrıcalı-VEYA kapısı. 52 konumsal sayı dizgeleri. 84 Durum tablosu. 28 alphanumeric (abece sayısal). 21 Çevre. 86 Fonksiyon. 18 Kısmen belirlenmiş fonksiyonlar. 31 mantık devresine ilişkin graf (çizge). 37 Gerilim mantığı. 12 Fonksiyonel bağıntı (functional relation). 4 Devingen bellek elemanl. mertebeden alt küp. 18 latch. 37 çevrim ( cycling). 19 Boole olmayan fonksiyon. 41 asal bileşenler tablosu. 64 cebrine iki değerli Boole cebri. 66 ileri beslemeli bir mantık devresi. 95 kesişim. 66 ikili mantık. 64 ikili (bit). 63 158 . 7 MSI. 12 full adder. 18 birleştirme işlemi. 25 analiz. 22 Moore makinesi. 25 Doğruluk tablosu. 63 LSI(Large Scale Integrated Circuits). 146 Birim eleman. 31 Gray kod. 89 kapı. 17 Decoders. 28 Giriş yelpazesi (Fan in). 72 Dağılma (distributive). 98 Consensus teoremi.abece. 13 flip flop. 31 çarpımlar terimleri toplamı. 66 LSB(Least Significan Bit). 13 Geri beslemeli mantık devresi. 56 dual. 81 ardışıl mantık. 14 darbe modu. 25 Doğru ye yanlış makterimler. 136 Asenkron makinalar. 82 Minimal (indirgenmiş) fonksiyon. 84 Geçişlilik (transitive) özellik. 40 JK bellek elemanı. 107 EAROM. 12 Değişken. 4 Durum diyagramı. 12 Kenar tetiklemeli bellek elemanları. 77 enable. 82 Mealy makinesi. 81 Asal bileşen (prime implicant). 59 fundemenlal mode. 5 Kombinezonsal devre. 64 carry propagation. 14 Boole fonksiyonu. 12 BCD (Binary Coded Decimal). 35 carry generate. 5 ardışıl devreler. 3 hızlı elde (look ahead carry). 94 Matematiksel model. 40 indirgenme. 14 birinci tip kanonik açınım. 35 Minterim. 40 irredundant. 85 associative. 41 Kartezyen çarpım:. 18 Karnaugh diyagramı. 2 Electronically alterable ROM. 1 Bağıntı (Relation). 85 Geçiş tablosu. 32 m. 77 elektronik olarak silinebilen ROM. 1 ikinci tip kanonik açınımı. 77 EPROM. 30 Ayrık zamanlı (discrete) işaret. 42 Boole Cebri. 77 Eşdeger durum. 94 Anahtar fonksiyonları. 72 kombinezonsal (combinational) devreler. 25 Clear. 85 De Morgan teoremi. 4 Doğru ve yanlış minterimler. 1 Akım mantığı. 118 Eşdeğer kuvvet (ıdempotent). 17 Counters). 92 Çoğullayıcı. 2 bellek. 72 encoder). 15 Eşdeğerlik bağıntısı (equivalence relation). 107 irreducible. 82 MSB(Most Significant Bit). 23 Mantık devresi:.

77 Simetri özelliği. 85 Qulne Mc. 98 PROM. 14 Yol. 63 Saatli SR bellek elemanı. 86 SSI elemanlar. 5 VEYA kapısı. 91 pozitif kenar. 88 Sabit (değişmez). 30 Üreysel (generic) değişken. 107 strobe. 88 Temel mod. 13 Yarı toplayıcı. 41 tam toplayıcı. 4 Paralel yüklemeli ikili senkron sayıcılar. 41 paralel iletim. 42 temel bellek elemanları. 5 VLSI(Very Large Scale Integrated Circuits). 77 pulse mode. 77 silinebilir PROM.Cluskey yöntemi. 85 sentez işlemi. 4 seven segment display. 12 Temel asal bileşen (Essential prime implicant). 30 TÜVE kapısı. 12 önermeler cebri. 14 sayamak (digit). 32 word description. 84 tümleştirilmiş devre. 72 Sürekli işaretl. 107 state reduction. 13 siliebilen ROM. 1 sözle tanımlama. 140 permütasyonları (devşirim). 72 negatif kenar. 1 Sayısal (digital) işaret. 41 ripple counters. 91 Negatif mantık. 6 tablo yöntemi. 28 Örten (cover) fonksiyon. 85 temel satır. 30 VEYA(OR) kapısı. 1 T tetikleme bellek elemanı. 22 transition table). 28 negative edge. 75 ROM (Read Only Memory).MSI (Medium Scale Integrated Circuits). 33 seri iletim. 90 taban (radix). 29 VE(AND) kapısı. 136 ROM. 107 Yansıma (refleksive). 63 positive edge. 107 SR bellek elemanı. 12 tanım kümesi(domen). 16 159 . 66 Yer değiştirme (comutative). 28 preset. 91 Pozitif mantık. 60 Tamamen belirlenmiş bağıntı (Completely specified relation). 32 mux. 45 ters tanım bağıntıları. 1 Senkron makinalar. 18 PLA (Programmable Lojik Array). 5 TÜMLEYEN kapısı. 15 VE kapısı. 66 Sıra bağıntısı (order relation). 31 state assignment. 31 Tümleyen kapısı. 30 TÜVEYA kapısı. 91 n-lik işlem (n-ary operation). 108 toplamlar terimleri çarpımı. 59 yazmaç (register). 59 Tam toplayıcı. 5 yedi bölümlü gösterici. 37 Yutma teoremi. 13 sistem.

: ‘Logic Desgn of Digital Systems’. MEB Yayınları. Wakerly J. ‘Dgital Logic and Computer Design’. John Wiley. 1986. McGraw-Hill. D.KAYNAKÇA Almaini A. P. Prentice-Hall. with Algorirtm Davio M. 1979. Deschams J. McGraw-Hill.: Roth C. 1968. Boğaziçi Üniversitesi. 1994 ‘Switching and Automata Theory’ 1974. ‘Digital Hardware Design’. ‘Introduction to Switching Circuit Theory’.:‘Bilgisayar ve Mantık Devreleri’.: Givone. ‘Modern Switching Theory and Digital Design’.F.: Mano M. D. ‘Sayısal Tasarım’. 1980. McGraw-Hill.: Kohavi Z. Prentice-Hall. Allyn and Bacon.: Katz R. Sankur B.: Lee S. Prentice-Hall 1978.: ‘Digital Systems Imlementation.. Stefanopulos. 1980. . : 'Digital Design' Prentice Hall. 1990.H.: Fletcher W.: ‘Electronic Logic systems’. Y. Wood.: Mano M. 2000 ‘Switching Theory’. ‘Fundemantals of Logic Design’. ‘An Engineering Approach to Degital Design’. West Publishing. Dietmeyer. 1994.. 1987.. 1970. 1994. 1971.: Pertman J. Thayse A. 'Contemporary Logic Design' Benjamin/Cummings. Prentice-Hall.

Sign up to vote on this title
UsefulNot useful