Angela Oprisor Circuite Electronice

nvmntul profesional i tehnic n domeniul TIC
Proiect cofinanat din Fondul Social European n cadrul POS DRU 2007-2013
Beneficiar Centrul Naional de Dezvoltare a nvmntului Profesional i Tehnic
str. Spiru Haret nr. 10-12, sector 1, Bucureti-010176, tel. 021-3111162, fax. 021-3125498, vet@tvet.ro
CIRCUITE ELECTRONICE
Material de predare partea II
Domeniul: Informatic
Calificarea: Tehnician infrastructur reele de telecomunicaii
Nivel 3 avansat
2009
AUTOR:
ANGELA OPRIOR profesor grad didactic I
COORDONATOR:
FLORIN IORDACHE inginer telecomunicaii
CONSULTAN:
IOANA CRSTEA expert CNDIPT
ZOICA VLDU expert CNDIPT
ANGELA POPESCU expert CNDIPT
DANA STROIE expert CNDIPT
Acest material a fost elaborat n cadrul proiectului nvmntul profesional i tehnic n

domeniul TIC, proiect cofinanat din Fondul Social European n cadrul POS DRU 20072013
Cuprins
I. Introducere ................................................................................................................................... 4
II. Documente necesare pentru activitatea de predare..................................................................... 6
III. Resurse ...................................................................................................................................... 7
Tema 7. SISTEME DE NUMERAIE ........................................................................................... 7
Fia Sisteme de numeraie .......................................................................................................... 7
TEMA 8. PORTI LOGICE ........................................................................................................... 10
Fia 8.1. Tipuri de pori logice. Parametrii porilor logice ....................................................... 10
TEMA 8. PORTI LOGICE ........................................................................................................... 13
Fia 8.2. Familii de circuite logice TTL i CMOS ................................................................... 13
prob oral, prob practic .................................................... Error! Bookmark not defined.
TEMA 9. CODIFICATOARE / DECODIFICATOARE .............................................................. 20
Fia 9.1. Codificatoare ............................................................................................................. 20
TEMA 9. CODIFICATOARE / DECODIFICATOARE .............................................................. 23
Fia 9.2. Decodificatoare ........................................................................................................... 23
TEMA 10. MULTIPLEXOARE / DEMULTIPLEXOARE ......................................................... 28
Fia 10.1. Multiplexoare (MUX)............................................................................................... 28
TEMA 10. MULTIPLEXOARE / DEMULTIPLEXOARE ......................................................... 31
Fia 10.2.Demultiplexoare (DMUX) ........................................................................................ 31
TEMA 11. CIRCUITE BASCULANTE BISTABILE ................................................................. 34
Fia 11.1.Circuite basculante bistabile RS ................................................................................ 34
TEMA 11. CIRCUITE BASCULANTE BISTABILE ................................................................. 39
Fia 11.2.Circuite basculante bistabile JK ................................................................................ 39
TEMA 12. NUMRTOARE ..................................................................................................... 42
Fia 12.1. Numrtoare asincrone ............................................................................................. 42
TEMA 12. NUMRTOARE ..................................................................................................... 48
Fia 12.2. Numrtoare sincrone ............................................................................................... 48
TEMA 13. REGISTRE ................................................................................................................. 52
Fia 13.1. Registre cu nscriere serie ........................................................................................ 52
TEMA 13. REGISTRE ................................................................................................................. 56
Fia 13.2. Registre cu nscriere paralel .................................................................................... 56
TEMA 14. MEMORII ................................................................................................................... 60
Fia 14.1. Memorii Noiuni generale ..................................................................................... 60
TEMA 14. MEMORII ................................................................................................................... 63
Fia 14.2. Memorii ROM. Memorii RAM ................................................................................ 63
TEMA 15. Microprocesoare ......................................................................................................... 68
Fia 15.1. Arhitectura microprocesorului .................................................................................. 68
TEMA 15. Microprocesoare ......................................................................................................... 74
Fia 15.2. Microprocesorul Z80 ................................................................................................ 74
IV. Fia rezumat ............................................................................................................................ 77
V. Bibliografie ............................................................................................................................... 79
I. Introducere
Materialele de predare reprezint o resurs suport pentru activitatea de predare,
instrumente auxiliare care includ un mesaj sau o informaie didactic.
Prezentul material de predare, se adreseaz cadrelor didactice care predau n cadrul
colilor postliceale, domeniul Informatic, calificarea Tehnician infrastructur reele
de telecomunicaii
El a fost elaborat pentru modulul Circuite electronice, ce se desfoar n 121 ore, n
urmtoarea structur:
Teorie 53 ore
Laborator tehnologic 52 ore
Instruire practic 16 ore
Teme
Tema 7
Sisteme de
numeraie
Tema 8
Pori logice
Tema 9
Codificatoare.
Decodificatoare
Tema 10
Multiplexoare.
Demultiplexoare
Tema 11
Circuite
basculante
bistabile
Tema 12
Numratoare
Tema 13
Registre
Tema 14
Memorii
Tema 15
Microprocesoare
Fise suport
Competene/Rezultate
ale nvrii
Fia Sisteme de numeraie
C1
Fisa 8.1. Tipuri de pori logice. Parametrii

porilor logice integrate
Fisa 8.2. Familii de circuite logice TTL i
CMOS
C1, C2, C3, C4
Fisa 9.1. Codificatoare

Fisa 9.2. Decodificatoare
C1, C2, C3, C4
Fia 10.1. Multiplexoare

Fia 10.2. Demultiplexoare
C1, C2, C3, C4
Fia 11.1. Circuite basculante bistabile

RS
Fia 11.2. Circuite basculante bistabile JK
C1, C2, C3, C4
Fia 12.1. Numrtoare asincrone

Fia 12.2. Numrtoare sincrone
C1, C2, C3, C4
Fia 13.1.Registre cu nscriere serie

Fia 13.2. Registre cu nscriere paralel
Fia 14.1. Memorii Noiuni generale
Fia 14.2. Memorii ROM. Memorii RAM
Fia 15.1. Arhitectura microprocesorului
Fia 15.2. Microprocesorul Z80
C1, C2, C3, C4

C1, C2, C3, C4
C1, C2, C3, C4
Competena C1 - Identific dispozitive i circuite electronice analogice i digitale

utilizate n realizarea echipamentelor de telecomunicaii
Competena C2 - Interpreteaz parametrii ce caracterizeaz funcionarea circuitelor
electronice din echipamentele de telecomunicaii
Competena C3 - Citete scheme cu circuite electronice din echipamentele de
telecomunicaii
Competena C4 - Depaneaz subansamble electronice din echipamentele de
telecomunicaii
Absolvenii nivelului 3 avansat, coal postliceal, calificarea Tehnician echipamente de

calcul, vor fi capabili s ndeplineasc sarcini cu caracter tehnic de montaj, punere n
funciune, ntreinere, exploatare i reparare a echipamentelor de calcul.
II. Documente necesare pentru activitatea de predare

Pentru predarea coninuturilor abordate n cadrul materialului de predare cadrul
didactic are obligaia de a studia urmtoarele documente:
Standardul de Pregtire Profesional pentru calificarea Tehnician echipamente

de calcul, nivelul 3 avansat www.tvet.ro, seciunea SPP sau www.edu.ro ,
seciunea nvmnt preuniversitar
Curriculum pentru calificarea Tehnician echipamente de calcul, nivelul 3 avansat

www.tvet.ro, seciunea Curriculum sau www.edu.ro , seciunea nvmnt
preuniversitar
III. Resurse
Tema 7. SISTEME DE NUMERAIE
Fia Sisteme de numeraie
Un sistem de numeraie este un ansamblu de reguli de reprezentare a
numerelor cu ajutorul unor simboluri.
Baza sistemului reprezint numrul de simboluri foflosite pentru scrierea
numerelor n sistemul respectiv.
7.1. Sistemul zecimal

Sistemul zecimal sau sistemul n baza 10 folosete 10 simboluri: cifrele de la 0 la 9.
Un numr este reprezentat n sistemul zecimal ca suma puterilor succesive ale lui 10
multiplicate cu cifre de la 0 la 9.
Exemplu:
5093(10) = 5 103 + 0 102 + 9 101 + 3 100
7.2. Sistemul binar

Sistemul binar sau sistemul n baza 2 folosete 2 simboluri: cifrele 0 i 1.
Un numr este reprezentat n sistemul zecimal ca suma puterilor succesive ale lui 2
multiplicate cu 0 sau 1.
Exemplu:
110101(2) = 1 25 + 1 24 + 0 23 + 1 22 + 0 21 + 1 20
Simbolurile sistemului binar (0 i 1) se numesc cifre binare, n englez binary digit.
De aici vine noiunea bit.
Reprezentarea informaiei n sistemul binar face uoar prelucrarea ei cu ajutorul
circuitelor electronice asociind dou poteniale distincte celor dou valori logice. Cele
dou stri distincte sunt, n logica pozitiv, nivelul ridicat de tensiune cruia i
corespunde semnalul logic 1 i nivelul sczut cruia i corespunde semnalul logic 0 (n
logica negativ nivelului ridicat de tensiune i corespunde semnalul logic 0, iar nivelului
sczut semnalul logic 1).
7.3. Sistemul hexazecimal

Sistemul hexazecimal sau sistemul n baza 16 folosete 16 simboluri: cifrele de la 0 la
9 i literele A, B, C, D, E. Echivalentul literelor este: A = 10, B = 11,.................., F = 15.
Un numr n baza 16 este reprezentat ca suma puterilor succesive ale lui 16
multiplicate cu simbolurile sistemului.
Exemplu:
7AD(16) = 7 162 + A 161 + D 160
7.4. Codul BCD

Codul BCD, numit i codul 8421 permitea scrierea cifrelor de la 0 la 9 n sistemul binar
utiliznd pentru fiecare cifr un ansamblu de 4 cifre binare (bii).
Cifra
0
1
2
3
4
5
6
7
8
9
Cod BCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
Ponderile cifrelor din codul BCD, de

la stnga la dreapta, corespund
puterilor 23, 22, 21, 20, adic 8, 4, 2, 1.
7.5. Conversia zecimal binar, zecimal BCD, binar hexazecimal

Conversia zecimal binar se realizeaz reprezentnd numrul zecimal ca o sum
de puteri succesive ale lui 2, multiplicate cu 1 sau 0, dup caz.
Exemplu:
53 = 32 + 16 + 4 + 1 = 1 25 + 1 24 + 0 23 + 1 22 + 0 21 + 1 20
Prin urmare 53(10) = 110101(2)
Conversia zecimal BCD se realizeaz reprezentnd fiecare cifr a numrului
zecimal printr-o secven de 4 bii.
Exemplu:
7395(10) = 0111 0011 1001 0101(BCD)
Conversia binar hexazecimal se face grupnd cifrele numrului binar cte patru,
de la dreapta la stnga i completnd cu zerouri n stnga dac este necesar (fiecare
cifr i liter a sistemului hexazecimal se reprezint printr-o secven de patru bii).
Exemplu:
101101(2) = 0010 1101(2) = 2 D(16)
SUGESTII METODOLOGICE
UNDE?
-
n sala de clasa
CUM?
-
Expunere, explicaie - frontal

Exerciii de conversie a numerelor dintr-un sistem de numeraie n altul
individual sau n pereche
MODALITI DE EVALUARE
-
prob oral, prob scris
TEMA 8. PORI LOGICE

Fia 8.1. Tipuri de pori logice. Parametrii porilor logice
Porile logice sunt circuite logice combinaionale care realizeaz funciile logice
elementare.
Porile logice sunt circuite cu mai multe intrri i o singur ieire, mrimea de
ieire reprezentnd o funcie logic de mrimile de intare.
1. Poarta SAU (OR)

Simbol
Funcia logic
y=a+b
Tabelul de adevar
a
0
0
1
1
b
0
1
0
1
y
0
1
1
1
2. Poarta I (AND)
Simbol
Funcia logic
y=ab
Tabelul de adevar
a
0
0
1
1
b
0
1
0
1
y
0
0
0
1
3. Poarta NU (NOT)
Simbol
Funcia logic
y= a
Tabelul de adevar
a y
0 1
1 0
4. Poarta SAU - NU (NOR)

Simbol
Funcia logic
y = a+b
Tabelul de adevar
a
0
0
1
1
b
0
1
0
1
y
1
0
0
0
5. Poarta I - NU (NAND)
Simbol
Funcia logic
Tabelul de adevar
a
0
0
1
1
y =ab
6. Poarta SAU - EXCLUSIV (XOR)

Simbol
Functia logic
b
0
1
0
1
y
1
1
1
0
Tabelul de adevar
y=a b =
a b+ a b
a
0
0
1
1
b
0
1
0
1
y
0
1
1
0
SUGESTIE METODOLOGIC
Se recomand exerciii de ntocmire a tabelelor de adevr pentru pori logice cu 3 sau
4 intrri.
Parametrii porilor logice

Notaii folosite:
I intrare (input)
O ieire (output)
Lucrnd n logica pozitiv, n care celui mai sczut nivel de tensiune i este atribuit 0
logic, iar celui mai ridicat nivel de tensiune 1 logic, se noteaz:
L low level (0)
H high level (1)
Principalii parametri ai porilor logice sunt:
Tensiunea de alimentare
Nivelurile logice de tensiune

-
VIL tensiune de intrare n starea 0
VIH tensiune de intrare n starea 1
VOL tensiune de ieire n starea 0
VOH tensiune de ieire n starea 1
Valorle limit ale curenilor

-
IIL curent de intrare n starea 0
IIH curent de intrare n starea 1
IOL curent de ieire n starea 0
IOH - curent de ieire n starea 1
FAN OUT reprezint numrul maxim de intrri care pot fi conectate simultan
la ieirea unei pori.
FAN IN reprezint numrul maxim de ieiri care pot fi conectate simultan la o

intrare.
Puterea disipat pe poart reprezint puterea absorbit de poart de la sursa

de alimentare
Timpul de propagare prin poart reprezint timpul de ntrziere la propagarea

informaiei cnd ieirea porii comut dintr-o stare n alta.
Marginea de zgomot reprezint diferena dintre valorile tensiunilor garantate

pentru strile logice ale unui circuit care comand i valorile tensiunilor permise
ale unui circuit de acelai tip comandat.
Pentru a asigura interconectarea corect a circuitelor logice ntr-un sistem
trebuie s se ia n considerare curentul de ieire al circuitului logic de comand i

suma curenilor de intrare corespunztoare circuitelor logice comandate.
UNDE?
-
n sala de clas sau n laboratorul de electronic
CUM?
-
Expunere, explicaie frontal

Descoperire dirijat individual
Analiza circuitelor cu pori logice pe grupe
Prezentare Power Point tipurile de pori logice
-
TEMA 8. PORI LOGICE

Fia 8.2. Familii de circuite logice TTL i CMOS
Circuitul integrat este un circuit electronic realizat cu
mare densitate de
componente (tranzistoare, diode, rezistoare, condensatoare, bobine) de dimensiuni

microscopice pe un substrat comun.
Circuitele integrate monolitice sunt acele circuite integrate la care toate
elementele componente i interconexiunile lor sunt realizate pe o pastil miniatural de
siliciu numit cip. Acest ansamblu a fost standardizat i a cptat forme de capsule cu
diferite dimensiuni i numr de terminale.
Numrul componentelor unui circuit integrat a crescut de la cteva zeci la zeci de

mii i chiar sute de mii n cazul microprocesoarelor.
Circuitele integrate digitale se mpart n dou mari categorii:
Circuite integrate bipolare realizate cu tranzistoare bipolare. Acestea se

caracterizeaz prin vitez mare de lucru i grad de integrare mai redus.
Circuite integrate unipolare realizate cu tranzistoare unipolare de tip MOS.

Acestea se caracterizeaz prin vitez de lucru mai mic i grad de integrare
ridicat.
1. Familia TTL
Familia TTL (Transistor Transistor - Logic) este una din cele mai rspndite familii de
circuite integrate digitale n tehnologia bipolar.
Familia TTL cuprinde urmtoarele subfamilii:
TTL standard
Schottky TTL (S)
Low Power Schottky TTL (LS)
High Speed TTL (H)
Poarta fundamental cu care se poate genera orice funcie logic n familia TTL este
poarta I NU (NAND)
Funcia logic este realizat cu ajutorul tranzistorului multiemitor T1.

Tipuri reprezentative de pori logice integrate n tehnologia TTL
Seria TTL 74
Tipul circuitului
7432
patru pori SAU cu dou intrri
7408
patru pori I cu dou intrri
7411
trei pori I cu trei intrri
7421
dou pori I cu patru intrri
7404
ase inversoare
7402
patru pori SAU NU cu dou intrri
7427
trei pori SAU NU cu trei intrri
7425
dou pori SAU NU cu patru intrri
7400
patru pori I NU cu dou intrri
7410
trei pori I NU cu trei intrri
7420
dou pori I NU cu patru intrri
7430
O poart I NU cu opt intrri
7486
patru pori SAU EXCLUSIV cu dou intrri
Exemple de pori logice integrate TTL

14
VCC
13
12
11
10
4B
4A
4Y
3B
3A
3Y
14
VCC
13
12
11
10
2D
2C
NC
2B
2A
2Y
1Y
GND
7432
7421
1A
1B
1Y
2A
2B
2Y
GND
Notaii folosite:
1A
1
1B
NC
1C
1D
VCC tensiune de alimentare (+5V)

GND (ground) masa
A, B intrri;
Y ieire;
NC - neconectat
n cazul porilor TTL, pentru a se obine o imunitate la zgomot mai bun i timpi
de propagare mai buni, intrrile neutilizate se menin n starea 1 logic/ 0 logic prin
conectarea lor n una din urmtoarele variante:
-
la VCC (printr-o rezisten de 1 k)
la o surs independent de 2,4 3,5 V
la intrrile utilizate care ndeplinesc aceeai funcie
la ieirea unei pori care furnizeaz permanent 1 logic/ 0 logic

La circuitele TTL o intrare lsat n gol se consider ca fiind n 1 logic!
2. Familia CMOS
Familia CMOS (Complemantary Metal Oxid - Semiconductor) s-a impus ca o familie
dominant pentru familiile de circuite integrate unipolare.
Circuitele CMOS au parametrii cei mai apropiai de cei ai unei familii de circuite logice
ideale, care ar trebui s aib: consum de putere zero n regim static, marginea de
zgomot mare, vitez de lucru mare, cost de producie mic.
Poarta fundamental cu care se poate genera orice funcie logic n familia CMOS este
poarta NU (inversor).
Inversorul CMOS este format din dou tranzistoare : unul NMOS (T1) i unul PMOS
(T2). De aici rezult denumirea de MOS complementar, adic CMOS.
Intrarea este conectat la terminalele celor dou pori ale tranzistoarelor, iar ieirea la
terminalele drenelor.
Tipuri reprezentative de pori logice integrate n tehnologia CMOS

Seria CMOS 4000
Tipul circuitului
MMC 4071
patru pori SAU cu dou intrri
MMC 4075
trei pori SAU cu trei intrri
MMC 4072
dou pori SAU cu patru intrri
MMC4081
patru pori I cu dou intrri
MMC 4073
trei pori I cu trei intrri
MMC 4082
dou pori I cu patru intrri
MMC 4069
ase inversoare
MMC 4001
patru pori SAU NU cu dou intrri
MMC 4025
trei pori SAU NU cu trei intrri
MMC 4002
dou pori SAU NU cu patru intrri
MMC 4078
o poart SAU NU cu opt intrri
MMC 4011
patru pori I NU cu dou intrri
MMC 4023
trei pori I NU cu trei intrri
MMC 4012
dou pori I NU cu patru intrri
MMC 4068
O poart I NU cu opt intrri
MMC 4030
patru pori SAU EXCLUSIV cu dou intrri
Exemple de pori logice integrate CMOS

14
VDD
13
12
11
10
14
VDD
13
12
11
10
NC
VSS
MMC 4072
MMC 4075
C
VSS
J
1
J = A+B+C
K = D+E+F
L = G+H+I
Notaii folosite:
NC
J = A+B+C+D
K = E+F+G+H
VDD , VSS tensiuni de alimentare

NC - neconectat
n cazul porilor CMOS, intrrile neutilizate se vor conecta la VDD sau VSS pentru a
se evita apariia unor stri false la ieire. Spre deosebire de circuitel TTL, la CMOS nu
mai este valabil regula conform creia o intrare n gol se consider n 1 logic.
3. Analiza comparativ a parametrilor porilor logice TTL i CMOS
Tensiunea de alimentare
TTL
CMOS
VCC = 5V
VDD = 3 18 V
Nivelurile logice de tensiune

Tensiune
TTL
CMOS
VCC / VDD
5V
5V
VILmax
0,8 V
1,5 V
VIHmin
2V
3,5 V
VOLmax
O,4 V
0,01 V
VOHmin
2,4 V
4,99 V
Curent
TTL
CMOS
IIL
1,6 mA
0,1 A
IIH
40 A
0,1 A
IOL
16 mA
O,4 mA
IOH
400 A
0,4 mA
Valorile limit ale curenilor
Ali parametrii sunt prezentai n tabelul de mai jos.

Parametru
TTL
CMOS
FAN OUT
10
100
Puterea disipat
10mW/poart
O,1mW/poart
Timpul de propagare
ns
zeci de ns
Marginea de zgomot
0,4 V
1,5 V
Sugestie metodologic
Se va folosi metoda descoperirii dirijate pentru a deduce avantajele /
dezavantajele circuitelor CMOS fa de TTL.
4. Marcarea i codificarea circuitelor logice integrate

n Romnia se produc circuite logice integrate la intreprinderile IPRS Bneasa
(circuite TTL) i Microelectronica (circuite MOS).
Codul IPRS Bneasa

CDB
Prefixul IPRS
Bneasa
Pentru toate
circuitele logice
integrate prefixul
CDB
Nr. de serie al
circuitului
4xx sau 4xxx
420
Tipul seriei
Tipul capsulei
H = rapid (high
speed)
- = circuit standard
( vitez medie)
E = dual in line
(DIL) din plastic
P = plat din
ceramic
Gama
temperaturii de
lucru
- = - 55..... +70oC
M = - 55..... +125oC
Circuitele TTL romneti din seriile 4xx , 4xxx sunt echivalente cu circuite de
producie strin din seria 74.
Codul Microelectronica
M
Prefixul
Microelectronica
Tipul
tehnologiei
Pentru toate
circuitele logice
integrate prefixul M
MC = CMOS
MP = PMOS
MN = NMOS
MC
052
Seria circuitului
Tipul circuitului
4 = serie CMOS
4xxx sau 4xxxx
numr serie din 3

sau 4 cifre
1,2,.........14
alte serii CMOS,
PMOS, NMOS
Numr serie din 2

sau 3 cifre
Tipul capsulei i
gama temperaturii
de lucru
E = capsul din
plastic (-40...+85o C)
F = capsul ceramic
(-40......+85o C)
G = capsul ceramic
multistrat
(-55......+125o C)
H = capsul ceramic
frit seal
(-55......+125o C)
UNDE?
-
n laboratorul de electronic
CUM?
Expunere, explicaie, conversaie euristic frontal

Exerciii de identificare a porilor logice integrate dup aspect i marcaj
individual
- Lucrri de laborator pe grupe:
Realizarea montajelor cu pori logice integrate TTL i CMOS
Msurarea parametrilor porilor logice integrate TTL i CMOS (tensiuni,
cureni)
Interpretarea datelor de catalog
- Resurse materiale
- platforme cu circuite logice integrate TTL i CMOS, surse de alimentare
- multimetru digital
- cataloage de circuite logice integrate
Profesorul va stabili modul de desfurare a lucrrilor de laborator n funcie
de resursele materiale de care dispune.
-
-
prob oral, prob practic
TEMA 9. CODIFICATOARE / DECODIFICATOARE

Fia 9.1. Codificatoare
n multe aplicaii practice este necesar conversia datelor dintr-un sistem de
numeraie n altul, cel mai frecvent din sistemul zecimal n BCD i invers. Aceste
operaii sunt realizate de codificatoare i decodificatoare.
Codificatoarele sunt circuite logice combinaionale la care activarea unei intrri
conduce la apariia unui cuvnt de cod la ieire.
Codificatoarele zecimal BCD, care vor fi tratate n cele ce urmeaz, sunt
circuite la ale cror intrri se aplic datele n sistemul zecimal, iar la ieire apar datele n
codul BCD.
Simbol
Codificatorul zecimal BCD are 10
I0
I1
I2
I3
I4
I5
I6
I7
I8
I9
Codificator
zecimalBCD
intrri, pentru cifrele de la 0 la 9 i
4 ieiri pentru cei 4 bii ai codului
BCD.
Funcionare
La activarea unei intrri apare la ieire codul BCD al cifrei corespunztoare intrrii
activate (de exemplu la activarea intrrii I5 la ieire va aprea codul 0101 ).
Tabelul de adevr
I0
1
0
0
0
0
0
0
0
0
0
I1
0
1
0
0
0
0
0
0
0
0
I2
0
0
1
0
0
0
0
0
0
0
I3
0
0
0
1
0
0
0
0
0
0
I4
0
0
0
0
1
0
0
0
0
0
I5
0
0
0
0
0
1
0
0
0
0
I6
0
0
0
0
0
0
1
0
0
0
I7
0
0
0
0
0
0
0
1
0
0
I8
0
0
0
0
0
0
0
0
1
0
I9
0
0
0
0
0
0
0
0
0
1
D
0
0
0
0
0
0
0
0
1
1
C
0
0
0
0
1
1
1
1
0
0
B
0
0
1
1
0
0
1
1
0
0
A
0
1
0
1
0
1
0
1
0
1
Schema cu pori logice a codificatorului zecimal - BCD
Cele patru pori SAU pot s

genereze la ieiri zece combinaii
diferite, corespunztoare
reprezentrii n codul BCD a
cifrelor de la 0 la 9.
Se consider bitul D ca fiind bitul cel mai semnificativ (MSB) i intrrile active n 1
logic (logica pozitiv).
Acest circuit este un codificator de adres, deoarece el furnizeaz la ieire
adresa intrrii activate.
Dac se activeaz mai multe intrri simultan, adresa citit pe ieire va fi eronat. n
cazul n care nu se poate evita acest lucru, se folosesc codificatoare prioritare.
Acestea sunt astfel concepute, nct, la activarea simultan a mai multor intrri, la ieire
apare adresa intrrii cu prioritatea cea mai mare.
Exemple de codificatoare integrate
1.
16
15
14
13
12
11
10
VCC
NC
74147
4
B GND
74147 este un codificator zecimal BCD prioritar

0 9 intrri, active n 0
A, B, C, D ieiri, active n 0 (D este bitul cel mai semnificativ)
16
15
14
13
12
11
10
EO
GS
I4
I5
I6
I7
A0
2.
VCC
74148
I3
I2
I1
I0
EI
A2
A1 GND
74148 este un codificator prioritar de trei bii

I0 I7 intrri, active n 0
A0, A1, A2 ieiri, active n 1
Pentru validarea circuitului este prevzut intrarea EI (Enable In), i ea activ n 0.
Circuitul are o ieire suplimentar EO (Enable Out), activ n 0, care se utilizeaz la
conectarea n cascad a mai multor codificatoare.
Ieirea GS devine activ (n 0 logic) atunci cnd cel puin una dintre intrrile
codificatorului este activat.
De regul, intrrile codificatoarelor sunt active n 0, deoarece prin activarea unei
intrri (apsarea tastei respective de la claviatura sistemului numeric) aceasta este
pus la mas, deci capt valoarea 0 logic.
UNDE?
-
CUM?

Exerciii de identificare a codificatoarelor integrate dup aspect, marcaj
individual
Realizarea montajelor cu codificatoare integrate
Verificarea funcionrii codificatoarelor integrate
- Resurse materiale
- platforme cu circuite logice integrate, surse de alimentare
de resursele materiale de care dispune..
-
-
TEMA 9. CODIFICATOARE / DECODIFICATOARE

Fia 9.2. Decodificatoare
Decodificatorul este un circuit logic combinaional care servete la identificarea
unui cod de intrare prin activarea unei singure linii de ieire, corespunztoare acelui
cod.
Decodificatoarele sunt necesare n numeroase aplicaii cum sunt::
-
adresarea memoriilor
afiarea numeric
multiplexarea datelor
Din aceast categorie de circuite sunt prezentate n cele ce urmeaz dou exemple
semnificative: decodificatorul BCD zecimal i decodificatorul BCD 7 segmente.
9.2.1. Decodificatorul BCD - zecimal

Decodificatorul BCD zecimal este un decodificator care primete la intare datele
n codul
BCD i activeaz o singur linie de ieire, corespunztoare codului BCD
aplicat .
Simbol
Decodificatorul BCD zecimal are
D
C
B
A
Deodificator
BCDzecimal
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
Y8
Y9
4 intrri, pentru cei 4 bii ai codului

BCD i 10 ieiri pentru cifrele de la
0 la 9.
Funcionare
La aplicarea unui cod binar pe intrri circuitul va activa o singur linie de ieire (de
exemplu la aplicarea pe intrri a codului 0011 va fi activ doar ieirea Y3).
Pentru cele patru variabile de intrare sunt posibile 16 combinaii ( corespunztoare

reprezentrii n binar a numerelor 0 15). Doar 10 dintre ele sunt acceptate, i anume
cele cele corespunztoare cifrelor 0 9. Celelalte combinaii reprezint stri interzise.
Schema cu pori logice
Din cele 10 pori I de ieire doar

una va avea semnal i anume
poarta corespunztoare codului
binar aplicat la intrare.
De exemplu, la aplicarea pe intrri
a codului 0101, doar poarta 5 va
avea semnal (1 logic).
D
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
C
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Y0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Y1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Y2
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
Y3
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
0
Y4
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
0
Y5
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
0
Y6
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
0
Y7
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
Y8
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
Y9
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
Stri interzise
Tabelul de adevr
Se consider bitul D ca fiind bitul cel mai semnificativ (MSB) i intrrile active n 1 logic
(logica pozitiv).
n aplicaiile practice decodificatoarele se realizeaz sub form integrat. n mod uzual,

la ieire se folosesc pori I - NU, astfel c ieirile sunt active n 0 logic ( sunt inversate
fa de tabelul de adevr).
Se recomand
metoda descoperirii dirijate pentru ducerea funcionrii i
ntocmirea tabelului de adevr al decodificatorului pornind de la codificator.
9.2.1. Decodificatorul BCD 7 segmente

Decodificator BCD 7 segmente este un decodificator utilizat la comanda
dispozitivelor de afiare numeric realizate din 7 segmente luminoase (cu leduri, cristale
lichide, becuri).
Simbol
D
C
B
Decodificator
BCD
7 segmente
Decodificatorul BCD 7 segmente are 4
intrri, pentru cei 4 bii ai codului BCD i
7 ieiri pentru cele 7 segmente ale
dispozitivului de afiaj.
f
g
Dispozitiv de afiaj
cu 7 segmente
Tabelul de adevr
D
0
0
0
0
0
0
0
0
1
1
C
0
0
0
0
1
1
1
1
0
0
B
0
0
1
1
0
0
1
1
0
0
A
0
1
0
1
0
1
0
1
0
1
cifra
0
1
2
3
4
5
6
7
8
9
a
1
0
1
1
0
1
0
1
1
1
b
1
1
1
1
1
0
0
1
1
1
c
1
1
0
1
1
1
1
1
1
1
d
1
0
1
1
0
1
1
0
1
0
e
1
0
0
0
0
0
1
0
1
0
f
1
0
1
0
1
1
1
0
1
1
g
0
0
1
1
1
1
1
0
1
1
Conform tabelului de adevr, segmentele lumineaz atunci cnd funciile care le

comand au valoarea 1 logic. Bitul D este bitul cel mai semnificativ.
Exemple de decodificatoare integrate

16
15
14
13
12
11
10
VCC
6 GND
1.
7442
0
4
5
7442 este un decodificator BCD - zecimal

A, B, C, D intrri active n 1 (bitul cel mai semnificativ este D)
0 9 ieiri active n 0
16
2.
VDD
15
14
13
12
11
10
MMC 4028
4
VSS
MMC 4028 este un decodificator BCD zecimal

Poate fi utilizat i ca demultiplexor, considernd intrarea D intrare de date, activ n 0
logic.
16
15
14
13
12
11
10
GND
3.
VCC
7447
B
LT
RBO RBI
4
7447 este un decodificator BCD 7 segmente

a, b, c, d, e, f, g ieiri, active n 0.
Fiecare ieire controleaz un segment al afiajului. Segmentele sunt iluminate cnd
ieirile corespunztoare sunt n 0 logic.
Semnificaiile celorlalte terminale este urmtoarea:
LT (Lamp Test) intrare de control al funcionrii segmentelor afiajului.

Aducerea lui LT n 0 logic duce la iluminarea tuturor segmentelor (afiarea cifrei
8). Circuitul funcioneaz ca decodificator cnd LT este inactiv.
RB0 ieire de control al stingerii zerourilor nesemnificative (activ n 0)
RBI intrare de supracontrol al stingerii (activ n 0). La activarea RBI, toate

segmentele afiajului vor fi stinse, indiferent de semnalele aplicate pe celelalte
intrri.
UNDE?
-
CUM?

Exerciii de identificare a decodificatoarelor integrate dup aspect, marcaj
individual
Realizarea montajelor cu decodificatoare integrate
Verificarea funcionrii decodificatoarelor integrate
- Resurse materiale
de resursele materiale de care dispune..
-
- prob oral, prob practic
TEMA 10. MULTIPLEXOARE / DEMULTIPLEXOARE

Fia 10.1. Multiplexoare (MUX)
Multiplexoarele sunt circuite logice combinaionale care permit transferul datelor
de la una din intrri la ieirea unic. Selecia intrrii se face cu ajutorul unui cuvnt de
cod de selecie numit adres.
Numite i selectoare electronice, multiplexoarele se utilizeaz n tehnica
telecomunicaiilor pentru transmiterea unui numr mare de semnale binare pe un singur
canal precum i pentru conversia paralel serie a datelor.
n cazul general un DMUX are:
2n intrri de date
n intrri de adres
o ieire
Mai are o intrare suplimentar, numit intrare de validare E (Enable sau Strobe).
MUX cu 4 intrri
Pentru adresarea celor 4 intrri de date sunt necesari 2 bii de adres. Prin urmare
MUX cu 4 intrri are 4 intrri de date, 2 intrri de adres i o ieire.
Tabelul de adevr
Simbol
I0
I1
I2 I3
A0
A1
MUX
Y
E
1
0
0
0
0
0
0
0
A1
x
0
0
0
0
1
1
1
1
A0
x
0
0
1
1
0
0
1
1
I0
x
0
1
x
x
x
x
x
x
I1
x
x
x
0
1
x
x
x
x
I2
x
x
x
x
x
0
1
x
x
I3
x
x
x
x
x
x
x
0
1
Y
0
0
1
0
1
0
1
0
1
Funcionare
blocat
selectat I0
selectat I1
selectat I2
selectat I3
Intrarea Enable este activ pe zero, adic circuitul funcioneaz numai atunci cnd
E = 0.
Intrrile neselectate nu influeneaz starea la ieire (sunt indiferente), prin urmare

ele pot lua orice valoare ( notate x n tabel).
Se recomand
ntocmirea tabelului de adevr pentru multiplexoarele cu 2, 8, 16 intrri pe grupe
Exemple de MUX integrate

16
15
14
13
12
11
10
VCC
X4
X5
X6
X7
GND
1.
74151
X3
X2
X1
X0
74151 este un MUX cu 8 intrri

X0 X7 intrri de date, active n 1 logic.
A, B, C intrri de adres (selecie), active n 1 logic. Bitul D este cel mai semnificativ
S intrarea de validare (Strobe), activ n 0 logic
W ieire activ n 1 logic
24
23
22
21
20
19
18
17
16
15
14
13
X10
X11
X12
X13
X14
X15
2.
VCC
X8
X9
74150
X7
X6
X5
X4
X3
X2
X1
X0
10
11
74150 este un MUX cu 16 intrri

X0 X15 intrri de date active n 1 logic
A, B, C, D intrri de adres (selecie) active n 1 logic . Bitul D este MSB.
E intrarea de validare, activ n 0 logic
GND
12
UNDE?
-
CUM?

Exerciii de identificare a multiplexoarelor integrate dup aspect, marcaj
individual
Realizarea montajelor cu multiplexoare integrate
Verificarea funcionrii multiplexoarelor integrate
- Resurse materiale
-
-
TEMA 10. MULTIPLEXOARE / DEMULTIPLEXOARE

Fia 10.2. Demultiplexoare (DMUX)
Demultiplexoarele sunt circuite logice combinaionale care permit transferul
datelor de pe o intrare de date comun pe una din ieiri. Selecia ieirii se face cu
ajutorul unui cuvnt de cod de selecie numit adres.
Demultiplexorul este un fel de comutator electronic a crui principal utilizare
este la conversia serie paralel a datelor binare
n cazul general un DMUX are:
o intrare de date
n intrri de adres
2n ieiri
Multiplexorul are o intrare suplimentar, numit intrare de validare E (Enable sau

Strobe).
DMUX cu 4 ieiri
Circuitul permite transferul datelor de pe intrarea I pe una din cele 4 ieiri care pot fi
selectate cu 2 bii de adres. Prin urmare MUX cu 4 intrri are o intrare de date, 2 intrri
de adres i 4 ieiri.
Simbol
Tabelul de adevr
I (date)
A0
DMUX
A1
Y0 Y1 Y2 Y3
E
1
0
0
0
0
0
0
0
A1
x
0
0
0
0
1
1
1
1
A0
x
0
0
1
1
0
0
1
1
I
x
0
1
0
1
0
1
0
1
Y0
0
0
1
0
0
0
0
0
0
Y1
0
0
0
0
1
0
0
0
0
Y2 Y3
0 0
0 0
0 0
0 0
0 0
0 0
1 0
0 0
0 1
Funcionare
blocat
selectat Y0
selectat Y1
selectat Y2
selectat Y3
Intrarea Enable este activ n zero ( circuitul funcioneaz numai dac E = 0).
Spre deosebire de MUX, unde intrrile neselectate sunt indiferente, la DMUX
ieirile neselectate iau valoarea 0, indiferent de datele de intrare.
Se recomand
ntocmirea tabelului de adevr pentru demultiplexoarele cu 2 , 8, 16 intrri.
Exemple de DMUX integrate

24
1.
VCC
23
22
21
20
19
G1
G 2 15
74154
18
17
16
15
14
13
13
12
11
14
10
10 GND
11
12
74154 este un DMUX cu 16 ieiri

A, B, C, D intrri de adres (selecie), active n 1. Bitul D este MSB
G1, G2 intrri de validare (Strobe), active n 0.
Circuitul funcioneaz ca un decodificator: cnd ambele intrri de validare sunt n 0 logic
va activa ieirea corespunztoare codului binar prezent pe intrrile de adres. Dac cel
puin una din intrrile de validare este n 1 logic, toate ieirile vor fi inactive.
16
15
14
13
12
11
10
VCC
2C
2G
2Y3
2Y2
2Y1 2Y0
2.
74155
1C
1G
1Y3
1Y2
1Y1
6
1Y0 GND
7
74155 este un DMUX dublu, coninnd dou DMUX cu 4 ieiri.

1C, 2C intrri de date
A, B intrri de adres (selecie)
Y0 Y3 ieiri, active n 0
1G, 2G intrri de validare (Strobe), active n 0
UNDE?
-
CUM?

Exerciii de identificare a demultiplexoarelor integrate dup aspect, marcaj
individual
Realizarea montajelor cu demultiplexoare integrate
Verificarea funcionrii demultiplexoarelor integrate
- Resurse materiale
Profesorul va stabili modul de desfurare a de laborator n funcie de
resursele materiale de care dispune.
-
-

prob scris recapitularea CLC studiate
TEMA 11. CIRCUITE BASCULANTE BISTABILE

Fia 11.1.Circuite basculante bistabile RS
11.1.1. Circuite basculante bistabile Noiuni introductive
Circuitele basculante bistabile (CBB) sunt circuite logice secveniale caracterizate
prin 2 stri distincte, stabile. Trecerea de la o stare la alta (bascularea circuitului) se
face brusc, la aplicarea unei comenzi din exterior.
CBB se caracterizeaz prin faptul c au memorie, ceea ce nseamn c, din
examinarea semnalelor de ieire se poate deduce ultima comand primit de circuit.
Trecerea ntr-o anumit stare este determinat fie de semnalul care reprezint
informaia ce trebuie nscris n bistabil, fie de un semnal numit semnal de ceas (clock),
notat pe scheme cu CK sau T (tact).
Din punct de vedere al funcionrii lor CBB pot fi:
-
asincrone tranziiile la ieire se produc la momente de timp oarecare, n

funcie de semnalele aplicate pe intrari.
sincrone tranziiile la ieire se produc n funcie de semnalele aplicate pe

intrri dar la momente de timp bine determinate, marcate de semnalul de ceas.
CBB au numeroase utilizri, cum ar fi:realizarea numrtoarelor, a registrelor, a
memoriilor, a circuitelor generatoare de impulsuri.
11.1.2. Bistabilul RS asincron

CBB RS asincron este un circuit cu dou intrri de comand (intrri de date),
notate cu S (SET) i R (RESET) i dou ieiri complementare Q i Q .
Intrarea S se folosete pentru a nscrie informaia n circuit, adic pentru a aduce
circuitul n starea 1, iar intrarea R se folosete pentru a terge informaia din circuit,
adic pentru a aduce circuitul n starea 0.
Simbol
S
Tabelul de adevr
SR
00
01
10
11
Qn+1
Qn
0
1
?
Reprezentarea bistabilului RS asincron cu pori NOR i NAND
Funcionare
Adoptnd notaiile Qn = starea anterioar, Qn+1 = starea prezent se poate deduce
funcionarea circuitului:
- n lipsa unor comenzi pe intrri (S=R=0),starea circuitului nu se schimb (Qn+1=Qn );
spunem c circuitul memoreaz starea anterioar.
- la comanda S=0, R=1, circuitul terge informaia nmagazinat (Qn+1=0).
- la comanda S=1, R=0, circuitul nscrie informaia (Qn+1= 1).
- comanda S=R=1 (nscriere i tergere simultan) nu are sens din punct de vedere
logic; aceast comand trebuie evitat, deoarece ea duce la o stare de nedeterminare
la ieire.
Figura de mai jos prezint o diagram de semnale care ilustreaz funcionarea unui
bistabil RS asincron.
11.1.2. Bistabilul RS sincron

Bistabilul RS sincron se deosebete de cel asincron prin faptul c este comandat
de un semnal de tact (CK). n prezena tactului, funcionarea lui este similar cu cea a
bistabilului RS asincron.
Simbol
Diagrama de semnale
CK
Tranziiile la ieire se produc pe frontul cresctor (pozitiv) al semnalului de tact.

n practic cel mai mult sunt folosite CBB sincrone, care, datorit intrrii
suplimentare de tact (clock), face ca circuitul s poat funciona simultan (sincron) cu
toate celelalte dispozitive din sistem.
11.1.3. Bistabilul RS Master Slave (stpn sclav)

Din considerente de ordin practic, pentru a elimina oscilaiile care ar putea s apar la
ieire, se folosete configuraia Master Slave, alctuit din dou bistabile RS (stpn
i sclav) comandate n antifaz pe intrarea de tact.
11.1.4. Bistabilul D
Bistabilul de tip D (Delay) este un caz particular de bistabil RS sincron, obinut
prin comanda n antifaz pe intrrile da date. Circuitul prezint caracteristica principal
c pe toat durata semnalului de ceas (CK = 1), ieirea copiaz intrarea. n momentul
dispariiei semnalului de ceas (trecerea 1 0) bistabilul menine (memoreaz) starea
pe care o avea n acel moment.
Simbol
D
CK
R Q
Tabelul de adevr
D
0
0
1
1
Qn
0
1
0
1
Qn+1
0
0
1
1
Diagrama de semnale
Din diagrama de semnale se observ c semnalul de intrare este reprodus la ieire, dar cu o
ntrziere dat de semnalul de ceas. De aici vine denumirea bistabilului: D = Delay (ntrziere)
Exemple de bistabile RS integrate

14
13
12
11
10
CLR2
D2
T2
PR2
Q2
Q2
1.
VCC
7474
CLR1
1
D1
T1
PR1
Q1
Q 1 GND
6
Circuitul 7474 conine dou celule de tip D, cu ergere i setare

T1, T2 intrri de tact, active n 1 (comut pe frontul cresctor)
PR1, PR2 ( Preset) intrri de setare, active n 1 logic
CLR1, CLR2 intrri de tergere, active n 1 logic
16
2.
VDD
15
14
13
12
11
10
S4
R4
Q4
R3
S3
Q3
Q2
MMC 4044
Q1
NC
S1
R1
R2
S2
VSS
Circuitul MMC 4044 conine patru celule de dip RS cu pori NAND.

Ieirile bistabilelor sunt controlate de o intrare de validare E (Enable), activ n 1 logic.
Un nivel 0 logic la intrarea E inhib transmiterea strii bistabilelor la ieirile Q, rezultnd
o impedan mare, sau gol la ieirile Q. Aceast facilitate permite legarea ieirilor pe o
magistral comun de date.
UNDE?
-
CUM?

Exerciii de identificare a bistabilelor integrate dup aspect, marcaj individual
Lucrri de laborator pe grupe:
Realizarea montajelor cu CBB integrate
Verificarea funcionrii CBB integrate
- Resurse materiale
- generatoare de semnal
-
-
TEMA 11. CIRCUITE BASCULANTE BISTABILE

Fia 11.2. Circuite basculante bistabile JK
Circuitul basculant bistabil JK este un circuit cu dou intrri notate J i K i dou
ieiri complementare Q i Q .
Bistabilul JK, spre deosebire de bistabilul RS, nu prezint stare de nedeterminare
la ieire, oricare ar fi valorile aplicate pe intrri. Datorit acestui avantaj, este cel mai
rspndit tip de bistabil.
Simbol
J
Tabelul de adevr
CK
K
J
0
0
1
1
K
0
1
0
1
Qn+1
Qn
0
1
Qn
Reprezentarea bistabilului JK cu pori logice

Starea de nedeterminare la
ieire este eliminat de
introducerea reaciei
(semnalul de ieire este adus
la intrare).
Diagrama de semnale
Bistabilul JK funcioneaz asemntor
cu bistabilul RS (asociind J cu S i K cu
R), ns accept i comanda J = 1, K =
1. n acest caz starea la ieire va fi
inversul strii anterioare.
Bistabilul JK basculeaz pe frontul descresctor al semnalului de ceas.

Dac la bistabilul JK intrrile J i K sunt conectate mpreun se obine un bistabil de
tip T. Acesta are o singur intrare de date, T.
Funcionarea bistabilului T se deduce din cea a bistabilului JK.
Tabelul de adevr
J
0
0
1
1
K
0
1
0
1
Qn+1
Qn
0
1
echivalent cu
T
0
1
Cnd T = 1, bistabilul comut n

starea complementar
(inverseaz starea la ieire) la
fiecare trecere din 1 n 0 a
semnalului de tact.
Qn+1
Qn
Qn
Qn
Diagrama de semnale
Bistabilul T realizeaz divizarea cu 2 a frecvenei semnalului de tact (se observ pe

diagrama de semnale c frecvena semnalului de ieire Q este jumtate din frecvena
semnalului de tact). Acest proprietate face ca bistabilul T s fie foarte mult utilizat n
construcia numrtoarelor i a altor circuite la care este necesar divizarea frecvenei.
Exemple de bistabile JK integrate

1.
14
J1
13
12
11
10
Q1
Q1
GND
K2
Q2
Q2
VCC
T2
CLR2
J2
7473
T1
CLR1
K1
Circuitul 7473 conine dou celule de tip JK MS cu tergere

T1, T2 intrri de tact, active n 0 (comut pe frontul descresctor)
CLR1, CLR2 intrri de tergere, actve n 1 logic
16
15
14
13
12
VDD
Q1
Q1
CK1
R1
11
10
K1
J1
S1
2.
MMC 4027
Q2
Q2
CK2
3
R2
J2
K2
S2
VSS
Circuitul MMC 4027 conine dou celule de tip JK MS cu tergere i setare

CLK1, CLK2 intrri de tact, active n 1 (comut pe frontul cresctor)
UNDE?
-
CUM?

Exerciii de identificare a bistabileler integrate dup aspect, marcaj individual
Realizarea montajelor cu CBB integrate
Verificarea funcionrii CBB integrate
- Resurse materiale
-
-
TEMA 12. NUMRTOARE

Fia 12.1. Numrtoare asincrone
Numrtoarele sunt circuite logice secveniale capabile s numere impulsurile
aplicate la intrarea lor.
Numrtoarele sunt realizate cu circuite basculante bistabile (cellule de numrare).
Caracteristica principal a unui numrtor este capacitatea de numrare, adic numrul
maxim de stri distincte ale numrtorului (Nmax)
Nmax 2n
(n este numrul celulelor numrtorului)
CLASIFICARE:
1. Dup modul de aplicare a impulsurilor de comand:
Numrtoare asincrone la care intrarea de tact a fiecrui bistabil este

conectat la ieirea bistabilului anterior
Numrtoare sincrone la careintrrile de tact ale tuturor bistabilelor sunt

conectate mpreun
2. Dup modul n care i modific coninutul:
Numrtoare directe i cresc coninutul cu cte o unitate la fiecare impuls

aplicat la intrare (numr n sens cresctor)
Numrtoare inverse i scad coninutul cu cte o unitate la fiecare impuls

aplicat la intrare (numr n sens descresctor)
Numrtoare reversibile numr n sens cresctor sau descresctor n

funcie de o comand aplicat din exterior.
Numrtoare asincrone
Numrtoarele asincrone se caracterizeaz prin faptul c semnalul de tact se
aplic la intrarea primului bistabil, semnalul de la ieirea primului bistabil se aplic la
intrarea de tact al celui de-al doilea .a.m.d.
La numrtoarele asincrone celulele de bistabil basculeaz pe rnd, rezultnd un
timp de comutaie mare datorit timpului de propagare a semnalului de comand prin
celulele numrtorului.
12.1.1. Numrtor binar asincron direct

Numrtoarele binare asincrone se realizeaz cu bistabile de tip T. Capacitatea lor de
numrare este 2n , unde n este numrul bistabilelor.
n continuare este prezentat un numrtor binar asincron realizat cu 4 bistabile. Acesta
are o capacitate de numrare de 24 = 16 impulsuri deci este un numrtor modulo 16.
Schema numrtorului binar asincron direct
Evoluia strilor
Tact
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
QD QC QB Q A
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
Ieirile numrtorului sunt QD , QC , QB , QA (QD este bitul

cel mai semnificativ).
Funcionarea numrtorului este urmtoarea:
Presupunem c nainte de nceperea numrrii toate
celulele au ieirea Q n 0 logic, deci starea numrtorului
este 0000. La aplicarea primului impuls de tact, celula A i
inverseaz starea, deci trece n 1, celelalte celule
rmnnd n 0. La cel de-al doilea impuls, celula A trece
din 1 n 0, ceea ce face ca celula B s basculeze i ea din
0 n 1 etc. Astfel, la cel de-al 15-lea impuls de tact starea
numrtorului va fi 1111, dup care ciclul se reiac din
0000. Prin urmare numrtorul are 16 stri distincte.
Numrtorul modulo 16 numr de la 0000 la 1111 ceea ce n sistemul zecimal

nseamn c numr de la 0 la 15.
n continuare este prezentat diagrama cu evoluia n timp a strii ieirilor (diagrama de
semnale).
Diagrama de semnale
Din diagrama de semnale se observ c numrtorul este totodat i un divizor de

frecven. Bistabilul A divide cu 2 frecvena semnalului de tact, bistabilul B cu 4,
bistabilul D cu 8, bistabilul D cu 16.
Se recomand metoda descoperirii dirijate pentru realizarea schemelor i a
diagramelor de semnale pentru numrtoare asincrone de 2 i 3 bii.
12.1.2. Numrtor binar asincron invers
Schema numrtorului invers se deosebete de a numrtorului direct prin faptul c
legtura de la o celul la alta se face de pe ieirea negat. Citirea coninutului
numrtorului se face de pe ieirile directe ale bistabilelor.
Schema numrtorului binar asincron invers
Numrtorul din figura de mai sus are o capacitate de numrare de 16 impulsuri.

Primul impuls de tact aplicat la intrare basculeaz toate celulele n starea 1, deci
coninutul numrtorului va fi 1111. La fiecare impuls de tact coninutul descrete cu o
unitate, astfel c dup 16 impulsuri starea numrtorului va fi 0000.
Numrtorul realizeaz un ciclu de numrare invers
15 14 13 1211 10 9 8 7 6 5 4 3 21 0
12.1.3. Numrtor decadic asincron

Numrtorul decadic este acel numrtor care are 10 stri distincte, deci are o
capacitate de numrare de 10 impulsuri. Se mai numete numrtor zecimal sau

numrtor modulo 10.
Numrtorul decadic este alctuit din 4 bistabile, ns prin conexiuni suplimentare se
elimin 6 din cele 16 stri ale numrtorului ( 10<24 )
Schema numrtorului decadic asincron
Analiznd schema se poate deduce:
JA = KA = 1;
JB = Q D,
KB = 1;
JC = KC = 1;
JD = QB QC,
KD = 1
Evoluia strilor
Tact
0
1
2
3
4
5
6
7
8
9
10
QD QC QB Q A
0 0 0 0
0 0 0 1
0 0 1 0
0 0 1 1
0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
0 0 0 0
Numrtorul funcioneaz la fel cu cel binar asincron

pn la impulsul al noulea, cnd starea circuitului
este 1001. La cel de-al 10-lea impuls de tact, datorit
modului de interconectare a celor patru bistabile,
starea circuitului nu va fi 1010 ci 0000, deci circuitul are
10 stri distincte (6 stri au fost eliminate).
Exemple de numrtoare asincrone integrate

14
1.
Ai
13
12
11
10
NC
QA
QD
GND
QB
QC
7493
Bi
R01
R02
NC
VCC
NC
NC
7493 este un numrtor binar asincron de 4 bii. Este alctuit din 4 bistabile JK MS
astfel interconectae, nct s permit realizarea divizrii cu 2 i cu 8.
Ai, Bi intrrile de numrare ale bistabilelor A, B
QA, QB, QC, QD ieirile numrtorului.
R01 i R02 (intrri de tergere) inhib intrrile de numrare i aduc simultan ieirile
celor patru bistabile n starea 0 ( numrarea este posibil doar dac cel puin o intarre
de tergere este n starea 0).
Ieirea QA nu este conectat intern la bistabilul urmtor, prin urmare numrtorul poate
funciona n dou moduri distincte:
-
ca numrtor de patru bii ieirea QA trebuie conectat extern la intrarea

bistabilului B, iar impulsurile de numrare sunt aplicate pe intrarea bistabilului A.
ca numrtor de trei bii impulsurile de numrare sunt aplicate pe intrarea

bistabilului B, iar la ieirile QB , QC , QD se obin divizri cu 2, 4, 8.
De asemenea numrtorul poate fi utilizat ca numrtor decadic. Pentru aceasta se

leag ieirea B la R01 i ieirea D la R02. Astfel la apariia strii 1010 ambele intrri de
tergere trec n 1 logic i aduc instantaneu numrtorul n starea 0000.
14
2.
Ai
13
12
11
10
NC
QA
QD
GND
QB
QC
7490
Bi
R01
R02
NC
VCC
S1
S2
7490 este un numrtor decadic asincron.

Ai, Bi intrrile de numrare ale bistabilelor A, B
QA, QB, QC, QD ieirile numrtorului
R01 , R02 intrri de tergere, active n 1.
S1, S2 intrri de setare (poziionare n starea 1001), active n 1.
UNDE?
-
CUM?

Exerciii de identificare a numrtoarelor asincrone integrate dup aspect,
marcaj individual
Realizarea montajelor cu numrtoare asincrone integrate
Verificarea funcionrii numrtoarelor asincrone integrate
- Resurse materiale
- platforme cu circuite logice integrate, surse da alimentare
-
-
TEMA 12. NUMRTOARE

Fia 12.2. Numrtoare sincrone
Numrtoarele sincrone se caracterizeaz prin faptul c semnalul de tact se
aplic tuturor bistabilelor simultan, prin urmare bistabilele care ndeplinesc condiiile de
basculare ndeplinite basculeaz toate odat.
Viteza de numrare a numrtoarelor sincrone este mult mai mare dect a celor
asincrone. Timpul de propagare la numrtoarele sincrone este egal cu cel al unui
bistabil, pe cnd la numrtoarele asincrone este egal cu suma timpilor de propagare al
tuturor bistabilelor. Schema este ns mai complicat dect a numrtoarelor asincrone.
Numrtor binar sincron modulo 16
Numrtorul este alctuit din 4 bistabile de tip JK, avnd aplicate pe intrri urmtoarele
valori:
JA = KA = 1;
JB = KB = QA ;
JC = KC = QA QB ;
JD = KD = QA QB QC
Funcionarea numrtorului este urmtoarea:

Bistabilul A, avnd ambele intrri n 1 logic, basculeaz la fiecare impuls de tact
aplicat la intrare (la trecerea din 1 n 0).
Bistabilul B, avnd intrrile J i K conectate la ieirea bistabilului A, basculeaz la
fiecare trecere a bistabilului A din 1 n 0.
Bistabilul C basculeaz atunci cnd bistabilele A i B i trec simultan din 1 n 0
Bistabilul D basculeaz atunci cnd bistabilele A, B i C trec simultan din 1 n 0
Rezult diagrama de semnale identic cu cea a numrtorului binar asincron.
Diagrama de semnale
Exemple de numrtoare sincrone integrate

16
1.
VCC
15
14
13
12
11
10
RC0
QA
QB
QC
QD
ENT
LD
74160
CLR
CK
ENP GND
7
74160 este un numrtor binar sincron direct, cu tergere asincron i prescriere

sincron.
A, B, C, D intrrile pe care apar datele care trebuie introduse (ncrcate) n numrtor
ENP, ENT intrri de validare, active n 1. Cnd acestea sunt n 0 logic, funcionarea
numrtorului nu este posibil
CLR (Clear) intrare de tergere, activ n 0. tergerea este asincron, deci
numrtorul este adus n starea 0000 dendat ce se aplic 0 logic pe intrarea CLR.
LD (Load) intrare de ncrcare (prescriere), activ n 0. Prescrierea este sincron,
deci ieirile vor lua valorile prescrise pe intrrile A, B, C, D doar dup aplicarea unui
impuls de tact.
RC0 ieire care semnalizeaz atingerea numrului maxim (1111). Se utilizeaz atunci
cnd se leag mai multe numrtoare n cascad n vederea extinderii capacitii de
numrare.
16
2.
VCC
15
14
13
12
11
10
CL
BR
CR
LD
74193
B
QB
QA
CD
CU
QC
QD GND
7
74193 este un numrtor binar sincron reversibil presetabil

A, B, C, D intrrile pe care apar datele care trebuie introduse (ncrcate) n numrtor
CU (Clock Up) intrare de tact pentru numrarea n sens cresctor (nainte)
CD (Clock Down) intrare de tact pentru numrarea n sens descresctor (napoi)
LD (Load) intrare de ncrcare , activ n 0. Permite ncrcarea n numrtor a datelor
prezente pe intrrile A, B, C, D. Meninerea LD n 0 inhib numrarea.
CL (Clear) intrare de tergere, activ n 1. Activarea CL aduce toate bistabilele
numrtorului n starea 0.
CR (Carry) ieire activ n 0, care semnalizeaz atingerea numrului maxim (1111) la
numrarea nainte.
BR (Borrow) - ieire activ n 0, care semnalizeaz atingerea numrului minim (0000)
la numrarea napoi.
Ieirile CR i BR sunt utilizate la conectarea mai multor numrtoare n cascad n
vederea extinderii capacitii de numrare. n acest scop se leag ieirile CR, respectiv
BR la intrrile CU respectiv CD ale numrtorului urmtor.
Numrtorul 74192 este un numrtor decadic sincron reversibil, avnd configuraia
identic cu a numrtorului 74193.
16
3.
VDD
15
14
13
12
11
10
J1 Reset
BR
CR
PE
J3
J4
MMC 40193
J2
Q2
Q1
CD
CU
Q3
Q4
VSS
MMC 40193 este un numrtor binar sincron reversibil, realizat n tehnologia CMOS.
Funcioneaz identic cu numrtorul 74193.
PE (Preset Enable) intrare de control, activ n 0
J1, J2, J3, J4 intrri paralele
PE avnd aceeai semnificaie ca LD i J1, J2, J3, J4 ca A, B, C, D ale numrtorului
74193.
UNDE?
-
CUM?

Exerciii de identificare a numrtoarelor sincrone integrate dup aspect, marcaj
individual
Realizarea montajelor cu numrtoare sincrone integrate
Verificarea funcionrii numrtoarelor sincrone integrate
- Resurse materiale
-
-
TEMA 13. REGISTRE

Fia 13.1. Registre cu nscriere serie
Registrele sunt circuite logice folosite n construcia calculatoarelor pentru
memorarea temporar i prelucrarea datelor binare. Ele pot fi considerate memorii
rapide de mici dimensiuni.
Registrele sunt realizate cu circuite basculante bistabile (celule de memorie). Un
bistabil poate memora un bit, deci un registru format din n bistabile va avea o capacitate
de n bii.
Registrele se mpart n:
-
registre statice informaia se menine n registru i la oprirea aciunii de

comand
registre dinamice informaia se menine n registru numai dac este

mprosptat cu o caden oarecare
La registre se definesc urmtoarele operaii:
nscrierea introducerea datelor n registru
citirea extragerea datelor din registru
tergerea aducerea tuturor celulelor registrului n starea 0
nscrierea/ citirea se pot face n dou moduri:

-
serie informaia este introdus/extras secvenial, cifr cu cifr n celulele

registrului, la fiecare impuls de tact coninutul registruluideplasndu-se cu o
poziie
paralel cifrele binare sunt introduse/extrase simultan n toate celulele registrului
Dup modul de nscriere/ citire se disting patru tipuri de registre:

registru cu nscriere serie i citire serie
registru cu nscriere serie i citire paralel
registru cu nscriere paralel i citire serie
registru cu nscriere serie i citire paralel
Registrele sunt utilizate n general ca registre de memorie, registre de deplasare,
generatoare de secvene. Ele sunt componente importante ale calculatoarelor i ale
automatelor secveniale.
13.1.1. Registru cu nscriere serie i citire serie (SS)

Acest tip de registru are o intrare pentru nscrierea serie i o ieire pentru citirea
serie a datelor binare.
Registru serie serie de 4 bii
Registrul este format din 4 bistabile de tip Di are o capacitate de memorie de 4 bii.
Funcionare:
Notm cu a, b, c, d, cei 4 bii care urmeaz s fie introdui n registru.
La primul impuls de tact bitul d este nscris n celula A, la cel de-al doilea impuls de tact
bitul d se deplaseaz n celula B, iar n celula A este nscris bitul c .a.m.d. Astfel, pe
durata a 4 impulsuri de tact cei 4 bii sunt nscrii n registru. Aplicnd n continuare 4
impulsuri de ceas, cei 4 bii se vor regsi la ieire, tot prin deplasri succesive.
Ritmul de deplasare a informaiei este stabilit de frecvena semnalului de tact.
Impuls
de tact
QA
QB
QC
QD
ieire
c, d
b, c, d
a, b, c, d
Registrul cu nscriere serie i citire serie se mai numete i registru de deplasare.
Citirea serie este distructiv pentru registru, adic informaia coninut n registru se
terge.
Registrul de deplasare la care ieirea ultimei celule este conectat la intrarea
primei celule se numete registru de recirculare sau registru de deplasare n inel.
Se recomand reactualizarea cunotinelor legate de funcionarea bistabilului D.
13.1.2. Registru cu nscriere serie i citire paralel (SP)

Acest tip de registru are o intare pentru nscrierea serie a cifrelor binare i n ieiri
pentru citirea paralel.
Registrul permite nscrierea unui cuvnt binar de n bii pe durata a n impulsuri de tact i
citirea simultan a celor n bii pe durata unui singur impuls de tact.
Registru serie paralel de 4 bii
Funcionare
Notm cu a, b, c, d, cei 4 bii care urmeaz s fie introdui n registru.
Informaia este ntrodus n registru bit cu bit, prin deplasarea spre dreapta a
coninutului pe durata a 4 impulsuri de tact (la fel ca la registrul serie serie).
Cnd registrul a fost complet ncrcat se d comand de citire i prin cele patru pori I
de ieire, cele 4 cifre binare sunt extrase simultan din registru.
Utilizarea registrului pentru o nou informaie se face numai dup aducerea tuturor
celulelor n starea 0.
Funcionarea registrului este ilustrat n tabelul urmtor:
Impuls
de tact
QA
QB
QC
QD
Citirea paralel nu este distructiv pentru registru, adic nu se terge informaia

coninut n registru.
UNDE?
-
n sala de clas sau laboratorul de electronic
CUM?
-

nvare prin descoperire
Prezentare Power Point tipurile de registre
TEMA 13. REGISTRE

Fia 13.2. Registre cu nscriere paralel
13.2.1. Registru cu nscriere paralel i citire serie (PS)
Acest tip de registru are n intrri pentru nscrierea paralel a cifrelor binare i o ieire
pentru citirea serie.
Registru paralel serie de 4 bii
Pentru nscrierea paralel se d comand de nscriere i cele 4 cifre sunt introduse

simultan n celulele registrului prin porile I de intare, la primul impuls de tact.
Citirea se face cifr cu cifr pe durata a 4 impulsuri de tact.
Impuls
de tact
QA
QB
QC
QD
ieire
c, d
b, c, d
a, b, c, d
13.2.1. Registru cu nscriere paralel i citire paralel

Acest tip de registru are n intrri pentru nscrierea paralel a cifrelor binare i n ieiri
pentru citirea paralel.
Pentru nscrierea paralel se d comand de nscriere i cele 4 cifre sunt introduse

simultan n celulele registrului prin porile I de intare, la primul impuls de tact.
Odat nscris, informaia poate rmne n registru orict de mult timp.
Pentru extragerea informaiei memorate n registru se d comand de citire care
activeaz porile I de ieire astfel nct pe durata unui singur impuls de tact cele 4 cifre
sunt extrase din registru.
Exemple de registre integrate

14
1.
VCC
13
12
11
10
QA
QB
QC
QD
CK1
CK2
7495
SI
MC
GND
Registrul 7495 este un registru de deplasare stnga/ dreapta de 4 bii cu nscriere

paralel.
QA, QB, QC, QD ieirile registrului
A, B, C, D intrri
CK1 tact de deplasare dreapta
CK2 tact de deplasare stnga/ nscriere paralel
SI (Serial Input) intrare serie, activ n 1.

MC (Mod Control) intrare pentru nscrierea paralel, activ n 1.
Cnd intrarea MC este n 0, la comanda CK1 se realizeaz operaia de deplasarea
dreapta. Informaia este introdus prin intrarea SI, intrrile A, B, C, D i CK2 fiind
inhibate. Cnd MC se afl n 1 logic, deplasarea dreapta este inhibat i, la comanda
CK2, registrul se ncarc cu informaia de pe intrrile A, B, C, D (nscriere paralel).
Registrul poate realiza i deplasarea spre stnga. n acest scop, terminalul D este
utilizat ca intrare serie i se realizeaz conexiunile:QD la C, QC la B, QB la A i MC la 0
logic. Deplasarea stnga are loc la comanda CK2.
2.
16
15
14
13
12
11
10
VDD
Q0
Q1
Q2
Q3
CK
S1
S0
MMC 40194
Reset DR
1
D0
D1
D2
D3
ST
VSS
Registrul MMC 40194 este un registru de deplasare universal de 4 bii, cu posibilitate

de deplasare stnga/ dreapta i nscriere paralel.
D0, D1, D2, D3 intrri paralel
Q0, Q, Q2, Q3 ieiri paralel
RESET intrare de tergere, activ n 0. Activarea ei aduce toate ieirile n starea 0,
indiferent de informaia prezent pe intrri
DR deplasare dreapta
ST deplasare stnga
S0, S1 intrri de control, active n 1. Activarea S0 permite deplasarea dreapta, iar
activarea S1 permite deplasarea stnga. Prin activarea simultan a S0, S1, registrul
efectueaz nscrierea paralel a datelor de pe intrrile D0, D1, D2, D3.
UNDE?
-
CUM?

Exerciii de identificare a registrelor integrate dup aspect, marcaj individual
Realizarea montajelor cu registre integrate
Verificarea funcionrii registrelor integrate
- Resurse materiale
-
-

Prob scris Recapitularea CLS studiate
TEMA 14. MEMORII

Fia 14.1. Memorii Noiuni generale
Memoriile sunt circuite logice care permit stocarea datelor binare. Datele sub
form binar sunt nmagazinate n celulele memoriei, numite locaii (n fiecare locaie
este stocat un bit).
Celulele memoriei sunt formate din elemente cu dou stri stabile (circuite basculante
bistabile). Exist memorii construite att n tehnologia bipolar (TTL) ct i n tehnologia
unipolar (MOS).
Fiecare celul (locaie) de memorie este identificat printr-o adres care rmne
neschimbat chiar dac se modific coninutul memoriei.
Complexitatea operaiilor efectuate de un calculator precum i viteza lui de lucru depind
n cea mai mare msur de caracteristicile memoriei sale (capacitate, vitez,
organizare).
Pentru nscrierea n memorie, informaia este introdus mai nti n registrul de date
(informaii), iar adresa locaiei unde va fi stocat informaia se introduce n registrul de
adrese. Transferul informaiei n locaia respectiv are loc n urma aplicrii comenzii de
nscriere a datelor.
Pentru citirea informaiei trebuie specificat mai nti adresa locaiei de memorie, cu
ajutorul registrului de adrese. Informaia este transmis din memorie n registrul de
informaii, n vederea citirii, n urma aplicrii comenzii de citire a datelor.
Pentru ca recunoaterea locaiei s fie posibil, att la scriere ct i la citire, coninutul
registrului de adrese se decodific cu ajutorul unui decodificator de adrese.
Conexiunile informaionale ale unei memorii
Clasificarea memoriilor
1. Dup amplasarea i rolul n sistemul de calcul:
memorii interne fac parte din ansamblul constructiv al calculatorului (se

caracterizeaz prin capacitate mic i vitez de operare foarte mare)
memorii externe situate n afara calculatorului propriu zis (se caracterizeaz

prin capacitate foarte mare i vitez de operare redus)
2. Dup modul de nregistrare i transfer al datelor:
memorii seriale nregistrarea i transferul datelor se face bit cu bit
memorii paralele toi biii sunt nregistrai i transferai simultan
3. Dup modul de funcionare:
memorii statice menin informaia atta timp ct sunt alimentate
memorii dinamice chiar cnd sunt alimentate menin informaia un timp scurt
(1 2 ms); coninutul lor trebuie mprosptat periodic
4. Dup posibilitatea modificrii coninutului:
memorii numai citete (Read Only Memory = ROM) coninutul este nscris de
productor, el nu poate fi modificat
memorii citete scrie (Read Write Memory = RWM sau Random Acces Memory
= RAM)
5. Dup permanena nregistrrii:
memorii nevolatile pstreaz informaia nregistrat i dup ntreruperea

tensiunii de alimentare (nu au nevoie de energie pentru pstrarea informaiei)
memorii volatile la ntreruperea tensiunii de alimentare pierd informaia

memorat
Caracteristicile memoriilor
A. Geometria sau modul de organizare a memoriei reprezint lungimea unui cuvnt
i numrul de cuvinte memorate ;
B. Capacitatea
memoriei reprezint numrul total de bii ce pot fi memorai; se
exprim n general in kilobii sau kilooctei (1kb = 210 b = 1024 b).

C. Timpul de acces la memorie reprezint timpul necesar pentru citirea sau scrierea
unor informaii in memorie ( 30 60 ns la memoriile TTL i 100 500 ns la memoriile
CMOS).
D. Puterea consumat se raporteaz la un bit i este egal cu raportul dintre puterea

total consumat de circuit i capacitatea acestuia (1mW/bit la memoriile TTL i 0,01
mW/bit la memoriile CMOS).
UNDE?
-
n sala de clasa
CUM?
-

Descoperire dirijat
-
TEMA 14. MEMORII

Fia 14.2. Memorii ROM. Memorii RAM
14.2.1. Memorii ROM
Memoriile ROM (Read Only Memory) sunt circuite de memorie al cror coninut
este nscris la fabricare i nu poate fi modificat de utilizator (se mai numete memorie
fix, memorie permanent).
n general memoriile ROM se utilizeaz pentru a stoca BIOS ul unui calculator (Basic
Input Output System).
Memoriile ROM sunt memorii nevolatile, adic nu i pierd coninutul la
ntreruperea tensiunii de alimentare.
O celul de memorie este alctuit dintru-un circuit basculant bistabil i poate memora
un bit. Cea mai mic unitate logic adresabil a memoriei este format din 8 bii i
poart denumirea de byte. Acesta ofer posibilitatea obinerii a 28 = 256 combinaii.
Celulele de memorie sunt organizate sub forma unei matrici cu X rnduri i Y coloane.
Schema bloc a memoriei ROM
Organizarea memoriei sub form de

matrice permite un numr de intrri
de adresare mai mic dect numrul
informaiilor memorate.
Numrul intrrilor de adresare poate
fi micorat prin adresarea n cod
binar i utilizarea decodificatoarelor.
Pentru
identificarea si accesarea celulelor de memorie, acestea
dispun de o
adres unic pentru fiecare celul n parte. Identificarea celulei de memorie se face
prin transmiterea adresei acesteia prin magistrala de adrese de ctre decodificatorul
adrese (format din decodificatoare pentru linii i pentru coloane).
Tipuri de memorii ROM

memorii PROM (Programabile ROM), memorii ROM programabile, care
permit o singur rescriere de programe. Dupa nscriere informaia nu mai
poate fi ters
memorii PROM (Programabile ROM), memorii ROM programabile, care
permit o singur rescriere de programe. Dupa nscriere informaia nu mai
poate fi ters
memorii EPROM (Programabile Electric PROM), care pot fi terse i
reprogramate din nou de mai multe ori, utiliznd tehnici electronice
speciale
14.2.2. Memorii RAM

Memoriile RAM (Random Acces Memory = memoriii ce acces aleator) sunt
memorii cu citire i scriere. Coninutul lor poate fi modificat ori de cte ori este necesar.
n practic memoria RAM este memoria de lucru a calculatorului. Ea este util pentru
prelucrarea temporar a datelor, dup care este necesar ca datele s fie stocate
(salvate) pe un suport ce nu depinde de alimentarea cu energie a calculatorului.
Memoria RAM este o memorie volatil, adic i pierde informaia la ntreruperea
tensiunii de alimentare.
n funcie de circuitele din care sunt implementate memoriile RAM acestea se clasific
n: memorii statice (SRAM) i memorii dinamice (DRAM). La rndul su memoriile
DRAM se mpart n:
1. memorii FPM (Fast Page Mode) caracteristica acestui tip de memorie o
reprezint facilitatea de a lucra cu pagini de memorie.
2. memorii EDO (extended Data Out) funcioneaz la fel ca i memoriile FPM
dar accesul la datele din celulele de memorie este mai rapid cu 10 15 % fa de FPM
3. memorii SDRAM (Syncronous DRAM) un astfel de tip de memorie reprezint
un modul DRAM ce lucreaz n mod sincron cu procesorul (prin construcie, la origini
memoriile DRAM convenionale funcionau n mod asincron)
4. memorii DDR SDRAM ( Double Date Rate SDRAM) este o versiune tehnic
imbuntit a SDRAM ce permite accesarea memoriei de doua ori ntr-un ciclu. De
aceea memoria DDR este mult mai rapid dect memoria SDRAM standard. Dei
memoria DDR este o versiune de SDRAM, cele dou nu sunt compatibile. Un sistem
poate utiliza doar unul dintre cele doua tipuri de memorie.
5. memoriile VRAM (Video RAM) este o memorie rapid folosit n special
pentru plcile video
6. memorii SGRAM (Syncronuos Graphics RAM) este un SDRAM adaptat
cerinelor foarte mari din domeniul graficii 3D
Memoriile RAM se realizeaz att n tehnologia bipolar ct i n tehnologia MOS.
Celulele de memorie bipolare sunt de tip static, iar cele de tip MOS pot fie statice sau
dinamice.
Memoriile MOS dinamice au urmtoarele avantaje fa de cele statice:
putere consumat n repaos (cnd nu se fac operaii de scriere i citire) mult
mai mic.
numrul de tranzistoare pe celula de memorie este mai mic; astfel se pot
realiza memorii cu capacitate mare la un pre de cost sczut.
Memoriile RAM n tehnologia MOS sunt mai rspndite dect cele bipolare datorit
faptului c sunt mai ieftine, mai uor de realizat, ocup un volum de 5-6 ori mai mic
dect cele bipolarei au un consum de putere mult mai mic. Viteza lor de lucru este
ns mai mic dect a celor bipolare.
Schema bloc a memoriei RAM
R/W read/write = citire/scriere

CS (chip select) deselecteaz memoria
Do, D1.., Dk cuvnt format din k bii
Exemple de memorii integrate

14
1.
13
12
11
S 0 GND W0
4X
W1
S1
3X
2X
1X
VCC
14
10
4Y
7481
1Y
2Y
3Y
13
12
11
10
A3
I4
D4
I3
D3
7481 este o memorie RAM de 16 bii.

W0 , W1 - scrie 0, scrie 1
S 0 , S1 - citete 0, citete 1
16
15
VCC
A1
2.
CE
A0
1
A2
7489
D1
WE I1
I2
D2 GND
7
7489 este o memorie RAM de 64 (16 4) bii.

I1 I4 intrri de date
D1 - D4 ieiri (pentru citire)
CE (Chip Enable) intrare de validare, activ n 0
WE (Write Enable) validarea scrierii, activ n 0
Pentru WE = 0 are loc nscrierea n memorie a datelor de la intrrile I1 I4
Pentru WE = 1 are loc citirea datelor D1 - D4
Memoria inverseaz datele la citire.
Mod
CE
WE
Intrri
Ieiri
Citete
date memorate
Scrie 0
Scrie 1
Neactivat
UNDE?
-
in laboratorul tehnologic
CUM?
-

Descoperire dirijat
Lucrri practice da laborator
-
TEMA 15. Microprocesoare

Fia 15.1. Arhitectura microprocesorului
De la nceputul anilor 70 s-a resimit nevoia unor dispozitive programabile, care s

poat executa sarcini definite de ctre proiectant prin intermediul unui program stocat n
memorie, sub forma unor secvene de instruciuni.
Un prim pas a fost fcut de ctre firma INTEL prin realizarea, n anul 1971, a unei uniti
centrale de calculator n form integrat (I 8080). Acesta a fost circuitul cheie a noii
direcii n electronic microprocesorul.
Microproprocesorul este unitatea central de prelucrare a informaiei unui
calculator, care coordoneaz sistemul i care, fizic, se prezint sub forma unui circuit
electronic foarte complex (cip), amplasat pe placa de baz a calculatorului.
Microprocesorul este un circuit LSI (Large Scale Integration) programabil, care
poate ndeplini un mare numr de funcii diferite cum ar fi: interpretarea, prelucrarea i
controlul datelor, executarea/supervizarea transferurilor de informaii.
Datorit microprocesorului a devenit posibil realizarea microcalculatoarelor,
adaptabile la orice tip de prelucrare de informaii i cu o gam extrem de larg de
aplicaii.
Schema bloc general a unui microcalculator
U.C.P. unitatea central de prelucrare (microprocesorul)

I/O interfa de intrare/ieire
Microprocesorul nu este un calculator, ci numai o parte a sa. Pe lng microprocesor
calculatorul mai are nevoie de circuite de memorie i circuite de interfa.
Sistemele cu microprocesor necesit existena unei memorii, iar procesarea se face la

nivel de cuvnt. Fiecare microprocesor este caracterizat de lungimea cuvntului de
informaie, exprimat n bii. Aceasta determin dimensiunea registrelor interne i
capacitatea magistralelor.
Uzual, lungimea cuvntului unui microprocesor este de 8 bii, dar exist i
microprocesoare cu lungimea cuvntului de 16 sau chiar 32 bii. Fiecare locaie a
memoriei este adresat de un cuvnt de n bii, deci pot fi selectate n total 2n locaii de
memorie.
15.1.1. Arhitectura intern a microprocesorului
Arhitectura intern a microprocesorului este prezentat n schema bloc:
Principalele blocuri componente ale microprocesorului sunt: unitatea aritmetico logic

(UAL), blocul de control i grupul de registre. Aceste pri componente sunt conectate
ntre ele prin intermediul magistralelor (BUS) de date i de adresare.
UNITATEA ARITMETICO LOGIC (UAL)
Este circuitul din structura microprocesorului care realizeaz operaii aritmetice i
logice. O component a UAL este un registru special numit registru acumulator, care
pstreaz iniial unul dintre operanzi iar n final rezultatul operaiei.Tipul i cantitatea
funciilor pe care le poate ndeplini UAL variaz de la un microprocesor la altul; totui

exist un numr de operaii de baz pe care le poate executa orice tip de UAL:
-
adunare
scdere
I logic
SAU logic
SAU EXCLUSIV
complement
deplasare spre stnga bit cu bit
deplasare spre dreapta bit cu bit
incrementare
decrementare
GRUPUL DE REGISTRE
Orice tip de microprocesor are n structura sa 6 registre cu funciuni specifice:
1. Registrul acumulator
Acumulatorul este cel mai important registru al microprocesorului n privina gestionrii
datelor. Oricare operaie aritmetic sau logic ce implic dou cuvinte de date necesit
stocarea unuia din acestea n acumulator. De asemenea rezultatul operaiei este stocat
tot n acumulator.
O alt operaie care utilizeaz foarte mult acumulatorul este transferul de date
controlat de ctre un program. Data ce urmeaz a fi transferat trebuie mai nti citit
de la surs i depus n acumulator, ca mai trziu s fie transferat de aici ctre
destinaie.
Microprocesorul mai permite i unele operaii care se efectueaz direct asupra
acumulatorului, cum ar fi resetarea acestuia, deplasarea bit cu bit la stnga sau la
dreapta a coninutului su, calcularea complementului i altele. Acumulatorul este cel
mai versatil dintre regitrii microprocesorului.
Acumulatorul opereaz cu aceleai lungimi ale cuvintelor de date ca i microprocesorul.
Cu alte cuvinte un microprocesor de 8 bii va avea un acumulator de 8 bii. Exist i
microprocesoare dotate cu doi regitri acumulator, dar utilizarea lor este limitat prin
faptul c instruciunile folosesc ori unul, ori cellalt acumulator.
2. Registrul adreselor de memorie
De fiecare dat cnd microprocesorul lucreaz cu memoria, registrul adreselor de
memorie conine un numr (o adres), care identific locaia de memorie cu care
lucreaz microprocesorul.
Ieirea acestui registru se numete bus de adrese de memorie i se utilizeaz la
identificarea unei celule de memorie sau a unui port de intrare / ieire.
Registrul adreselor de memorie este utilizat de fiecare dat cnd se execut un
transfer de date care implic memoria sau o operaie de ncrcare a unei instruciuni.
Ca i numrtorul de program, acest registru trebuie s fie capabil s adreseze toate

locaiile din memorie. De obicei un microprocesor de 8 bii are un registru de adrese de
memorie de 16 bii, care poate fi compus din doi regitri de cte 8 bii, fiecare avnd
propria conexiune la busul intern de date al microprocesorului n acest caz cei doi
regitri se numesc byte-ul H (high) i byte-ul L(low) al registrului de adrese de memorie.
3. Registrul de instruciuni
Registrul de instruciuni este un exemplu tipic de registru dedicat unei funcii speciale;
de fapt el conine codul instruciunii curente, care este executat de ctre
microprocesor. Importana acestui registru const n faptul c ieirea sa comand
circuitul de decodificare a instruciunilor i logica de comand a microprocesorului.
Registrul de instruciuni nu poate dect s primeasc date de pe busul intern de date,
dar nu le poate transmite.
n timpul funcionrii decodificatorul de instruciuni nu citete direct instruciunile din
memorie, ci gsete o copie a acestora n registrul de instruciuni.
Lungimea acestui registru variaz de la un microprocesor la altul, dar de obicei are
aceeai lungime ca i cuvntul de date; n unele cazuri registrul de instruciuni are doar
o lungime de 3 sau 4 bii.
4. Contorul de program
Un program este o secven de instruciuni stocat n memoria microprocesorului. Rolul
acestui registru este de a urmri executarea acestora, prin memorarea instruciunii
curente i a adresei instruciunii urmtoare.
Registrul contor de program trebuie s fie capabil s adreseze toate locaiile de
memorie care pot conine codul instruciunilor.
naintea executrii unui program trebuie s se depun adresa primei instruciuni de
executat n contorul de program. n cursul executrii programului microprocesorul
incrementeaz automat coninutul acestui registru .
Atunci cnd se execut o instruciune, acest registru indic deja adresa locaiei care
conine urmtoarea instruciune i nu pe cea actual.
5. Registrul de stare
Acesta se utilizeaz la stocarea rezultatelor unor teste speciale efectuate pe durata
executrii programului. Coninutul registrului de stare este modificat direct de ctre
UAL i coninutul su poate fi trimis prin busul intern de date.
Exist instruciuni care determin microprocesorul s ia o decizie n funcie de valoarea
luat de biii registrului de stare. ntr-adevr, dac n cursul executrii unui program
depunem o anumit adres n contorul de program, microprocesorul va executa o serie
de instruciuni ncepnd de la acea adres, cu alte cuvinte l determinm s sar la o

adres diferit. Dac facem n aa fel, nct acest salt s se produc numai n cazul n
care biii de stare ndeplinesc o anumit condiie, microprocesorul va face un salt
condiionat, numai n cazul ndeplinirii condiiilor date.
Lungimea registrului de stare depinde de microprocesor, n funcie de ci bii ai
registrului se utilizeaz. Oricum, biii neutilizai sunt forai de obicei n starea logic
permanent 1.
6. Regitrii temporari de date ai UAL
Necesitatea regitrilor temporari de date rezid n faptul c UAL nu posed o memorie
proprie. De aceea, atunci cnd se depune o dat pe busul intern de date, aceasta
trebuie memorat cumva, pentru a putea sta la dispoziia UAL cnd aceasta va avea
nevoie de ea. Fiecare registru temporar de date are un numr suficient de bii pentru a
putea memora un cuvnt de date ntreg.
UNITATEA DE COMAND I CONTROL (UCC)
Este blocul funcional cel mai complex al microprocesorului i are rolul de a genera
secvena
semnalelor
necesare
pentru
executarea
fiecrei
operaii
de
ctre
microprocesor.
UCC genereaz att semnalele de comand necesare sincronizrii operaiilor interne
ale microprocesorului, ct i a schimburilor de informaii dintre acesta i memorie,
respectiv circuitele de interfa. Comunicarea cu exteriorul se face pe magistrala (bus)
de comenzi.
n general UCC este implementat prin tehnica microprogramrii,
care const n
memorarea semnalelor de comand ntr-o memorie de tip ROM.

MAGISTRALELE MICROPROCESORULUI
Cunoscute i sub denumirea de magistrale de comunicaie sau BUS-uri, acestea
reprezint trasee informaionale prin care circul unidirecional sau bidirecional
informaii ntre diferite componente ale calculatorului. Magistralele de comunicaie, n
funcie de amplasarea lor, pot fi:
Interne asigur schimul de informaii ntre contorul de programe, decodorul de

funciuni, regitrii, etc. Viteza de furnizare a informaiilor este aceeai cu cea a
microprocesorului;
Externe se gsesc sub forma de trasee electrice gravate pe placa de baz. Se

pot identifica mai multe magistrale externe, i anume:
1. Magistrala procesor permite transportul de informaii ntre procesor, memoria

intern i memoria cache.
2. Magistrala de intrri/ieiri numit i magistrala sistem sau principal, fiind o
extensie a magistralei procesor, ce permite vehicularea informaiilor pentru facilitarea
schimburilor de date ntre unitatea central i perifericele instalate.
n cadrul magistralei procesor se identific urmtoarele tipuri de magistrale:
Magistrala de comenzi reprezentat de traseul bidirecional prin care circul
ordine ce provin de la microprocesor, semnale de sincronizare cu memoria
intern, semnale ale cesului intern;
Magistrala de adrese este folosit n tranzaciile procesorului cu memoria
printr-un traseu unidirecional prin care circul de fapt adresele de memorie unde
vor fi localizate instruciunile unui program aflat n curs de execuie;
Magistrala de date reprezint un ansamblu de 16, 32, 64 de ci de
comunicaie paralele prin care se transmit datele care merg sau se ntorc de la
microprocesor. Face practic legtura ntre microprocesor i memoria intern. Prin
aceast magistral circul:
-
instruciuni cutate n memorie
date care provin de la o unitate intern
date intermediare destinate s rmn n memorie
date care pleac spre o unitate de ieire
UNDE?
-
in sala de clasa sau laborator
CUM?
-

Descoperire dirijat , problematizare
-
TEMA 15. Microprocesoare

Fia 15.2. Microprocesorul Z80
Z80 este un microprocesor de 8 bii produs de firma Zilog ncepnd cu anul 1976.
Dispune de o magistral de 16 bii, capabil s adreseze 64 kb de memorie.
Z80 este un circuit cu 40 pini. Frecvena de tact este de 2,5 MHz, aceasta crescnd la
variantele ulterioare Z80A (4 MHz), Z80B (6 MHz), Z80H (8MHz) i altele, pn la 25
MHz.
Schema bloc a microprocesorului Z80
Configuraia microprocesorului Z80
Semnalele prin care microprocesorul Z80 comunic cu exteriorul pot fi grupate pe

urmtoarele categorii:
1. Date
Transferul de date D0 D7 ntre microprocesor, memorie i dispozitivele de intrare/
ieire are loc pe magistrala de date, care este bidirecional.
Bitul D7 este bitul cel mai semnificativ.
2. Adrese
Cele 16 linii de adres permit adresarea a 64 kb de memorie RAM.
Magistrala de adrese este unidirecional: circulaia adreselor se face de la
microprocesor la circuitele de memorie i la dispozitivele de intrare/ ieire.
Bitul A15 este bitul cel mai semnificativ.
3. Semnale de comand
M1 ciclul main apare de fiecare dat cnd microprocesorul citete din

memorie codul unei instruciuni. Este un semnal activ n 0.
MREQ (Memory Request = cerere de acces la memorie) i RD (Read) sunt

semnale prin care este citit codul din memorie
MREQ se activeaz cnd microprocesorul dorete s acceseze memoria, fie pentru

citirea, fie pentru nscrierea ei. Este un semnal activ n 0.
RD se activeaz cnd microprocesorul execut citirea unui octet din memorie sau
de la un dispozitiv de intrare. Este un semnal activ n 0.
WR (Write = scrie) este activat cnd microprocesorul dorete s scrie un

octet n memorie sau ntr-un dispozitiv de ieire. Este activ n 0.
IORQ (Input/ Output Reqest = cerere de acces la dispozitivele de intrare/

ieire) este nsoit de unul dintre semnalele RD sau WR, mpreun cu care
determin timpul de acces la dispozitivul de intrare/ ieire. Este activ n 0.
RFSH (Refresh = remprosptare) este activat atunci cnd pe liniile A0 A15

s-a depus coninutul registrului de adrese. Este un semnal activ n 0 i este
generat de ciclul de remprosptare a memoriilor dinamice.
HALT (oprete) semnal prin care microprocesorul anun sistemul c este

oprit. Este activ n 0.
4. Semnale de stare
WAIT (ateapt) semnal emis de celula de memorie sau dispozitivul I/O apelat,
prin care acesta semnalizeaz microprocesorului faptul c lucreaz prea repede
fa de viteza de rulare a elementului apelat. Este activ n 0.
INT (ntrerupere) semnal prin care se solicit microprocesorului s abandoneze

programul i s rezolve o situaie nou aprut. Cererile de ntrerupere sosite pe
linia INT pot fi neglijate prin inhibarea sistemului de ntreruperi.
NMI (Non Mascable Interrupt = ntrerupere nemascabil) cererile sosite pe

acest linie vor fi obligatoriu deservite, indiferent de importana programului aflat
n curs de execuie.
5. Semnale de acces la magistrale
BUSRQ (Bus Request = cerere de magistral) semnal prin care se

suspend microprocesorul. Dispozitivul care suspend microprocesorul va
prelua comanda magistralelor microcalculatorului (de exemplu se poate
realiza un sistem cu dou microprocesoare diferite din care doar unul s fie
activ). Este activ n 0.
BUSAK (Bus Aknowledge = acceptarea cererii de magistral) semnal prin

care microprocesorul confirm acceptarea unei cereri de cedare a
magistralei. Este activ n 0.
UNDE?
-
in laboratorul de informatic
CUM?

Lucrri practice de laborator pe grupe de 2-3 elevi
Resurse materiale
- calculatoare
- simulator de Z80
-
IV. Fia rezumat

Numele elevului: _________________________
Numele profesorului: _________________________
Competene
care trebuie
dobndite
Identific
dispozitive
i
circuite electronice
analogice
i
digitale utilizate n
realizarea
echipamentelor de
telecomunicaii
Activiti efectuate i
comentarii
Data
activitatii
Bine
Activitate 1
Activitate2
Interpreteaz
parametrii
ce
caracterizeaz
funcionarea
circuitelor
electronice
din
echipamentele de
telecomunicaii
Citete scheme cu
circuite electronice
din echipamentele
de telecomunicaii
Depaneaz
subansamble
electronice
din
echipamentele de
telecomunicaii
Comentarii
Prioriti de dezvoltare
Competene care urmeaz s fie

dobndite (pentru fia urmtoare)
Resurse necesare
Evaluare
SatisRefacere
fctor
Competene care trebuie dobndite

Aceast fi de nregistrare este fcut pentru a evalua, n mod separat, evoluia
legat de diferite competene. Acest lucru nseamn specificarea competenelor tehnice
generale i competenelor pentru abiliti cheie, care trebuie dezvoltate i evaluate.
Profesorul poate utiliza fiele de lucru prezentate n auxiliar i/sau poate elabora alte
lucrri n conformitate cu criteriile de performan ale competenei vizate i de
specializarea clasei.
Activiti efectuate i comentarii

Aici ar trebui s se poat nregistra tipurile de activiti efectuate de elev,
materialele utilizate i orice alte comentarii suplimentare care ar putea fi relevante
pentru planificare sau feed-back.
Prioriti pentru dezvoltare

Partea inferioar a fiei este conceput pentru a meniona activitile pe care
elevul trebuie s le efectueze n perioada urmtoare ca parte a viitoarelor module.
Aceste informaii ar trebui s permit profesorilor implicai s pregteasc elevul pentru
ceea ce va urma.
Competenele care urmeaz s fie dobndite

n aceast csu, profesorii trebuie s nscrie competenele care urmeaz a fi
dobndite. Acest lucru poate implica continuarea lucrului pentru aceleai competene
sau identificarea altora care trebuie avute in vedere.
Resurse necesare
Aici se pot nscrie orice fel de resurse speciale solicitate:manuale tehnice, reete,
seturi de instruciuni i orice fel de fie de lucru care ar putea reprezenta o surs de
informare suplimentar pentru un elev care nu a dobndit competenele cerute.
Not: acest format de fi este un instrument detaliat de nregistrare a progresului

elevilor. Pentru fiecare elev se pot realiza mai multe astfel de fie pe durata
derulrii modulului, aceasta permind evaluarea precis a evoluiei elevului, n
acelai timp furniznd informaii relevante pentru analiz.
V. Bibliografie
1. Sztojanov, Istvan. (1987). De la poarta TTL la microprocesor, Bucureti: Editura
Tehnic
2. Toace, Gheorghe. (2005). Electronic digital, Bucureti: Editura Tehnic
3. Trifu, Adriana. (2000). Electronic digital, Bucureti: Editura Economic
Preuniversitaria
4. http://ro.wikipedia.org/wiki/Z80 ( 10.05.2009)

Angela Oprisor Circuite Electronice

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

Angela Oprisor Circuite Electronice

Uploaded by

Copyright:

Available Formats

nvmntul profesional i tehnic n domeniul TIC

Acest material a fost elaborat n cadrul proiectului nvmntul profesional i tehnic n

Fia Sisteme de numeraie

Fisa 8.1. Tipuri de pori logice. Parametrii

C1, C2, C3, C4

Fisa 9.1. Codificatoare

C1, C2, C3, C4

Fia 10.1. Multiplexoare

C1, C2, C3, C4

Fia 11.1. Circuite basculante bistabile

C1, C2, C3, C4

Fia 12.1. Numrtoare asincrone

C1, C2, C3, C4

Fia 13.1.Registre cu nscriere serie

C1, C2, C3, C4

Competena C1 - Identific dispozitive i circuite electronice analogice i digitale

Absolvenii nivelului 3 avansat, coal postliceal, calificarea Tehnician echipamente de

II. Documente necesare pentru activitatea de predare

Standardul de Pregtire Profesional pentru calificarea Tehnician echipamente

Curriculum pentru calificarea Tehnician echipamente de calcul, nivelul 3 avansat

7.1. Sistemul zecimal

7.2. Sistemul binar

7.3. Sistemul hexazecimal

7.4. Codul BCD

Ponderile cifrelor din codul BCD, de

7.5. Conversia zecimal binar, zecimal BCD, binar hexazecimal

Expunere, explicaie - frontal

prob oral, prob scris

TEMA 8. PORI LOGICE

1. Poarta SAU (OR)

4. Poarta SAU - NU (NOR)

6. Poarta SAU - EXCLUSIV (XOR)

Parametrii porilor logice

H high level (1)

Principalii parametri ai porilor logice sunt:

Nivelurile logice de tensiune

VIL tensiune de intrare n starea 0

VIH tensiune de intrare n starea 1

VOL tensiune de ieire n starea 0

VOH tensiune de ieire n starea 1

Valorle limit ale curenilor

IIL curent de intrare n starea 0

IIH curent de intrare n starea 1

IOL curent de ieire n starea 0

IOH - curent de ieire n starea 1

FAN IN reprezint numrul maxim de ieiri care pot fi conectate simultan la o

Puterea disipat pe poart reprezint puterea absorbit de poart de la sursa

Timpul de propagare prin poart reprezint timpul de ntrziere la propagarea

Marginea de zgomot reprezint diferena dintre valorile tensiunilor garantate

trebuie s se ia n considerare curentul de ieire al circuitului logic de comand i

n sala de clas sau n laboratorul de electronic

Expunere, explicaie frontal

prob oral, prob scris

TEMA 8. PORI LOGICE

componente (tranzistoare, diode, rezistoare, condensatoare, bobine) de dimensiuni

Numrul componentelor unui circuit integrat a crescut de la cteva zeci la zeci de

Circuite integrate bipolare realizate cu tranzistoare bipolare. Acestea se

Circuite integrate unipolare realizate cu tranzistoare unipolare de tip MOS.

Funcia logic este realizat cu ajutorul tranzistorului multiemitor T1.

patru pori SAU cu dou intrri

patru pori I cu dou intrri

trei pori I cu trei intrri

dou pori I cu patru intrri

patru pori SAU NU cu dou intrri