1

ĐSTANBUL ÜNĐVERSĐTESĐ
ELEKTRĐK – ELEKTRONĐK MÜHENDĐSLĐĞĐ
ELEKTRONĐK DEVRELER-II
LABORATUVARI
DENEY-2
“Đslemsel Kuvvetlendirici”
2
DENEY-2 ĐSLEMSEL KUVVETLENDĐRĐCĐ
ÖN HAZIRLIK
1. TL081 ve OP07C islemsel kuvvetlendiricilerin kataloğunu inceleyerek asağıdaki
parametrelerini kıyaslayınız, bacak bağlantılarını gösteren semayı çizerek deney
e getiriniz.
Maksimum besleme gerilimi, giris kutuplama akımı, kayıklık (offset) gerilimi, su
kunet
(quiscent) akımı, kazanç bant genisliği, giris empedansı, değisim hızı vs.
2. Bir ĐK’ devresinde kazanç bant genisliği çarpımının (GBWP) sabit olması olgus
unu
açıklayınız.
3. Ortak kip zayıflatma oranı (CMRR) nedir? Deneye gelmeden önce, verilen katalo
g
bilgilerinden bu büyüklüğün değerini bulunuz.
4. Her iki girisine aynı isaretin uygulandığı fark kuvvetlendiricisinin çıkıs is
aretinin ne olacağını,
CMRR ’i göz önüne alarak tartısınız.
5. Değisim hızı (Slew Rate) nedir? Deneye gelmeden önce kullanacağınız ĐK’ nin d
eğisim hızını
bulunuz.
6. Bir kuvvetlendiricinin üst kesim frekansı ile girisine uygulanan ideal darbey
e cevabının
yükselme zamanı arasındaki iliski nedir?
7. Bir toplama ve eviren kuvvetlendirici kullanarak iki isaretin farkını alacak
bir fark
kuvvetlendiricisi tasarlayınız.
8. (15) ifadesini çıkarınız.
9. Girisine asağıdaki verilen isaret uygulanan entegratörün çıkısındaki isaretin
zaman üzerinden
değisimini çiziniz. Bu isaret sabit bir A değeri olsaydı çıkıs ne olurdu?
10. Kutuplama akımları ve kayıklık (offset) gerilimini bir entegratör devresinde
etkisinin ne
olacağını tartısınız.
11. Tüm büyüklüklerin tanımın öğrendiğinizden emin olunuz.
12. A(t)=3.sin(200t) isaretinden B(t)=10 – 5.cos(200t) isaretini elde edilmesini
sağlayan devreyi
islemsel kuvvetlendiricilerle tasarlayınız.
3
ĐSLEMSEL KUVVETLENDĐRĐCĐ
Đslemsel kuvvetlendirici (ĐK olarak kısaltılacaktır) alısılagelmis kuvvetlendiri
cilerden farklı olarak, iki
girisi ve bir çıkısı olan elemanlardır. ĐK sembolü ve ilgili büyüklükler Sekil-1
’de verilmisse de burada,
ileride de pek çok kere yapılacağı gibi, besleme gerilimleri gösterilmemistir. “
+” ile isaretlenmis olan
ve Up giris geriliminin uygulandığı girisi evirmeyen (faz döndürmeyen) ve Un ger
iliminin uygulandığı
“–“ ile isaretlenmis girisi ise eviren (faz döndüren) giris olarak isimlendirili
r. Uo, ĐK’nın çıkısıdır. Bir
ĐK’nın içyapısı Sekil-2’de gösterildiği gibidir.
Rn, Rp girislerle toprak arasındaki dirençleri; Cn, Cp ise
kapasiteleri göstermektedir. Rd ve Cd ise girisler arasındaki
direnç ve kapasitedir. Ro, kuvvetlendiricinin çıkıs direnci, KOL
ise frekansa da bağlı olan açık çevrim kazancıdır. (OL: Open
Loop)
Asağıdaki özelliklere sahip ĐK, “ideal
ĐK” olarak tanımlanır.
1. Rn, Rp, Rd
Cn, Cp, Cd
Ro
2. KoL>>1
Bu varsayımlarla;
.........(1)
esitliği geçerlidir. Pek çok tümlesik ĐK, birçok uygulamada ideal varsayımlara y
aklasırlar.
Asağıda ĐK’ları tanımlayan temel parametreler verilmistir.
Açık Çevrim Kazancı (Open Loop Gain)
Daha önce tanımlanmıs olan KOL, Sekil-3’te
gösterildiği gibi frekansa bağlıdır. ĐK’ nın alt
kesim frekansı 0 Hz’dir, dolayısıyla DC isaretleri
de kuvvetlendirir. KOL0 ile gösterilen alçak frekans
kazancı 106 mertebesindedir. f2 üst kesim frekansı
ise, sıradan ĐK’larda sadece birkaç Hz’dir. Bode
diyagramının f2’nin üzerinde eğimi 20 dB/dek’tir
ve genellikle f3 gibi ikinci bir kutbu daha vardır.
Bu kutbu göz önüne almadan, ĐK’ nin kazancı;
4
(2)
Küçük Đsaret Birim Kazanç Bant Genisliği (Small Signal Unit Gain Bandwidth)
Kazancın 0 dB’e düstüğü frekanstır ve Sekil-3’te f c ile gösterilmistir. Bode di
yagramından görüldüğü
gibi
fc = KOL0.f2 (3)
Bağıntısı geçerlidir. (Dikkat: KOL0 dB cinsinden değil, oran olarak alınmalıdır)
. Bu büyüklük, kazanç
bant genisliği olarak da isimlendirilir.
Giris Dengesizlik (Kayıklık) Gerilimi (Input Offset Voltage)
ĐK’ nın her iki girisi toprak potansiyeline bağlandığında Uid=0 olmasına rağmen
çıkıs gerilimi 0
olmayabilir. ĐK’nın giris katında kullanılan transistör veya FET’lerin es olmama
sından kaynaklanan
bu hata, giris dengesizlik gerilimi yardımıyla ĐK’nın analizine
katılabilir. Sekil-4’te gösterildiği gibi U0I giris dengesizlik gerilimini
gösteren bir DC gerilim kaynağı ĐK’nın girislerinden birine bağlanır.
UoI’nin yönü ve değeri, aynı tipten ĐK’larda bile elemandan elemana
farklılık gösterir.
Giris Kutuplama Akımı (Input Bias Current):
Gerçek bir ĐK’da Rn, Rp ve Rd giris dirençleri sonsuz büyük
olmadığından, çok küçük de olsa girislerinden giris kutuplama akımı
denilen bir akım akar. Sekil-5’te
gösterilen bu akımların değeri elemandan elemana ve ayrıca
sıcaklıkla değisir. FET girisli ĐK’larda bu akım, transistör girislilere
göre daha azdır. Birçok uygulamada giris kutuplama akımlarından
çok bunların farkı önemlidir ki bu fark giris dengesizlik akımı (Input
Offset Current) olarak da bilinir.
Maksimum Çıkıs Gerilimi (UOmax, UOmin)
Hem pozitif hem negatif gerilim kaynağından beslenen (ki buna simetrik besleme d
e denir) ĐK’larda
çıkıs gerilimi hem pozitif hem de negatif değerler alabilir. Çıkıs gerilimi her
iki yönde de sınırlıdır ve
belli değerlerde doymaya girer. Klasik ĐK’larda besleme gerilimi 15 V olup, çık
ıs geriliminin en
büyük değeri besleme geriliminin bir volt kadar altındadır.
Maksimum Güç Gerilimi
Girislerden biri ile toprak arasına, ĐK tahrip olmaksızın uygulanabilecek en büy
ük gerilimi tanımlar.
Bu nedenle deneyde girislere izin verilenden daha büyük bir gerilim uygulanmamas
ına özen
göstermelisiniz.
5
Maksimum Fark Giris Gerilimi
ĐK ‘nın girisleri arasına ĐK tahrip olmaksızın uygulanmasına izin verilen en büy
ük gerilimdir.
Ortak Kip Giris Gerilimi (Common Mode Input Voltage)
Her iki girise uygulanan gerilimlerin ortalama değeridir. Bu gerilimi Ucm ile gö
sterirsek;
(4)
Genel olarak Un ve Up zıt fazda olduklarından Ucm=0’dır. Đdeal bir ĐK sadece (Up
-Un) farkını
kuvvetlendirirse de gerçek ĐK ‘ larda ortak kip giris gerilimi de istenmeyen bir
Uocm çıkıs gerilimine
neden olur. ĐK ‘ların ortak kip giris gerilimi ne derece bastırıldıkları (zayıfl
atıldıkları) kalitesinin bir
ölçütüdür. Bu ölçütü niceliksel olarak ifade edebilmek amacıyla ortak kip zayıfl
atma (bastırma) oranı
(CMRR: Common Mode Rejection Ratio) diye adlandırılan
(5)
Parametreleri tanımlanmıstır ki, burada Ucm ortak kip giris gerilimi, ise çıkıst
a aynı Uocm
gerilimini üretecek olan ve girislerden birine uygulanan fark gerilimidir.(bakın
ız sekil-6)
CMRR çok büyük bir sayı olduğundan, hemen hemen her zaman bunun yerine
(6)
Uyarınca tanımlanmıs olan dB cinsinden ortak kip zayıflatması kullanılır.
Değisim Hızı (Slew Rate, S)
Bir ĐK ‘nın girisine uygulanan isaret ne kadar hızlı değisirse değissin, çıkıs i
saretinin değisim hızı
sınırlıdır. Bu olguyu, yüksek frekanslarda kazancın azalmasına bağlamak yanlıs y
orumdur. Zira
kazancın üst kesim frekansı, tr yükselme zamanı olmak üzere;
(7)
esitliği uyarınca yükselme zamanını belirlerse de bu sadece küçük genlikli isare
tler için geçerlidir.
Kuvvetlendiricinin içindeki kapasiteleri dolduran veya bosaltan akımların sınırl
ı olması, çıkıs
geriliminin değisim hızını sınırlar. Bu büyüklük Sekil-7’de gösterildiği gibi ta
nımlanır.
6
Durulma Süresi (Settling Time, ts)
Girisine basamak fonksiyonu uygulanan ĐK’nın çıkıs geriliminin son değerinin bel
li bir yüzdesine es
genlikteki bir aralıkta kalıncaya kadar geçen süre olarak tanımlanır. (Bkz. Seki
l-8). Dolayısıyla ts,
girisine bir basamak fonksiyonu uygulanan ĐK’da çıkısın son değerine, belirlenen
hata sınırları içinde,
erisinceye kadar beklenilmesi gereken süredir.
ĐSLEMSEL KUVVETLENDĐRĐCĐLĐ TEMEL DEVRELER
Eviren (Faz Döndüren) Kuvvetlendirici
Devre yanda verilmistir. Đ.K.’ nın ideal olduğu
varsayılırsa, giris direnci sonsuz olduğundan
id=0 (Đ.K giris akımı=0) ve dolayısıyla ii=iF
olacaktır. Diğer taraftan
Ug = Ri.ii – Uid (8)
Uid + RF.iF + Uo = 0 (9)
Çevre denklemleri, KOL→∞ (Açık çevrim
kazancı sonsuz) varsayımı ile Uo=KOL.Uid ve
Uid=Uo/KOL gerilimi sıfıra gideceğinden
(10)
(11)
Sekline dönüsür ki buradan kazanç
(12)
7
olarak bulunur. Eviren giris ile toprak arasında çok büyük bir direnç olmasına r
ağmen, Uid olması
nedeniyle, eviren giris hemen hemen toprak (sıfır) potansiyelindedir. Bu olgu, e
viren girisin görünürde
toprak potansiyelinde olduğu seklinde ifade edilir. Kuvvetlendiricinin giris dir
encinin Ri olduğunu da
siz gösteriniz.
(12) ifadesinden hareketle kazancı istediğimiz kadar büyük yapabileceğimizi düsü
nüyorsanız
yanılıyorsunuz. Bu ifade çıkarılırken KOL→∞ alınmıs olduğunu hatırlayınız. Bu va
rsayımdan vazgeçip
(2) ifadesi ile verilen kazancı kullanarak devrenin kazancını hesaplarsanız, RF/
Ri>>1 kosulu altında
(13)
Olduğunu görürsünüz. Bunu (2) ifadesi ile karsılastıracak olursanız Kv kazançlı
eviren
kuvvetlendiricinin üst kesim frekansının, ĐK ‘nın üst kesim frekansı olan f2’nin
KoLo/Kv katı olduğunu
bulursunuz. Eviren kuvvetlendiricinin Kv kazancı azaldığı oranda üst kesim freka
nsı büyür. f2’ ile
göstereceğimiz eviren kuvvetlendiricinin üst kesim frekansı ile kazancın çarpımı
(14)
olup bir sabittir. f2
’ devrenin, f2 ise ĐK ‘nın üst kesim frekansıdır. (Ya da bant genisliğidir.). Ka
zanç
bant genisliğinin sabit olgusu tüm ĐK devreleri için geçerlidir.
Büyük gerilim kazançları istendiğinde eviren
kuvvetlendiricinin giris direnci büyük yapılmaz,
zira RF’i 10 M’dan büyük yapmak pratik
değildir ve kazanç arttıkça Ri küçülür ki bu da
devrenin giris direncidir. Hem büyük kazançlara
hem de büyük giris dirençlerine olanak tanıyan bir
eviren kuvvetlendirici devresi Sekil-10’da
verilmistir. Bu devrenin kazancı

= = - + +
4
3
1
3
1
2 1
R
R
R
R
R
R
U
U
K
g
o
olup, R1 değerinden bağımsız olarak R3/R4 oranı ile ayarlanabilirken devrenin gi
ris direnci R1 olmaya
devam eder. R3, R2, R4 uygun seçilerek kazanç, R1’i küçük seçmeye gerek kalmamak
sızın büyük
yapılabilir.
Toplama Devresi
Sekil-11’de verilen bu devrede Uo
(16)
8
veya R1=R2=R3=R için
(17)
girislerine uygulanan gerilimlerin toplamının negatif isaretlisidir.
Evirmeyen Kuvvetlendirici
Yanda verilen devrenin kazancı
(18)
olup, görüldüğü gibi fazı çevirmez. RF=0 olmadığı sürece kazanç her
zaman 1’den büyüktür. Devrenin üstünlüğü giris direncinin çok büyük
olmasıdır.
Fark Kuvvetlendiricisi
Bu kuvvetlendiricinin çıkıs gerilimi
(19)
Olup R2=R4, R1=R3 kosulu sağlandığında;
( 2 1 )
1
2 U U
R
R
Uo = - -
(20)
Olur ki, görüldüğü gibi girislere uygulanan isaretin farklarını
kuvvetlendirmektedir.
Entegratör
Bu devrenin çıkıs gerilimi;
(21)
DĐKKAT!!
Eviren ve evirmeyen kuvvetlendirici yapısı için ve diğer ĐK’lı doğrusal kuvvetle
ndirici yapıları için
geribesleme direnci RF her zaman ĐK’nın “-“ ucuna bağlanmaktadır. Bu sekilde neg
atif geribesleme
sağlanarak kazanç belirli bir değere getirilmektedir. RF direnci “+” uca bağland
ığında pozitif geribesleme
olacağından ĐK doğrusal bir kuvvetlendirici olarak çalısmayacaktır. Eviren kuvve
tlendiricinin uçlarının
yer değistirilmesi onu evirmeyen hale getirmez. Dikkat edilirse iki devre için d
e yapı aynı olup; birinde
toprak bağlanan uca isaret uygulanmakta, diğerinde isaret uygulanan uç toprağa b
ağlanmaktadır.
( ) 1 2 3 U U U
R
R
U F
o = - + +
9
uyarınca giris geriliminin zaman üzerinden alınmıs integralidir ve 1/RC birden b
üyük olabilen bir
katsayıdır. Giris kutuplama akımları entegratörde bir hata geriliminin doğmasına
neden olur. Bunu
azaltmak için evirmeyen giris ile toprak arasına R’ye es bir direnç bağlanabilir
. Kutuplama akımlarının
dolayısıyla neden oldukları hatanın küçültülmesi amacıyla giris katlarında FET k
ullanılmıs ĐK’ ların
seçimi akıllıca olur.
Benzer sekilde giris dengesizlik gerilimi de bir hata kaynağıdır, zira bu gerili
m de entegre edilmektedir
ya da toplanmaktadır. s domeninde entegratörün kazancı
(22)
olduğundan s=0’da bir kutbu vardır. ĐK’ nın ve entegratörün Bode diyagramı Sekil
-15’te
gösterilmistir. Görüldüğü gibi ĐK’nın üst kesim frekansı f2’dir.
(23)
Frekansında (22) ifadesinden görüleceği gibi entegratörün kazancı 1 (dolayısıyla
0 dB)dir. Alçak
frekanslara gidildikçe kazanç artarsa da KOL0’a ulasıldığı frekansın altına inil
diğinde kazanç sabit kalır,
zira ĐK’ nın kazancı bunun üzerine çıkmaya izin vermez. fe’nin üzerindeki frekan
slarda ise
entegratörün kazancı 1’in altına düser ve fc üzerinde birden küçük bir değerde d
oymaya girer. Bunun
nedeni fc frekansında ĐK’ nın kazancı 1 olduğundan entegratör için çıkarılmıs ol
an (22) ifadesinin
geçerliliğini yitirmesidir. Aynı sekilde entegratörün faz diyagramı da verilmist
ir. Entegratör fazın 90o
olduğu aralıkta doğrulukla çalısmaktaysa da bunun dısında hata büyür. RC zaman s
abitini büyütmenin
Bode diyagramlarını sola doğru kaydırmak demek olduğuna dikkat ediniz.
Türev Alıcı
Sekil-11’de verilen devreden kolayca
(24)
Sekil 15
10
Olduğu gösterilebilir ki çıkıs gerilimi giris geriliminin türevi ile
orantılıdır. Burada detaylarına girmeden bu devrenin osilasyon
yapmaya eğilimli olduğunu ve bu devreyi kullanmanın iyi bir
çözüm olmadığını belirtelim. Fazladan iki eleman gerektiren ve
bu sayede kararlı olması garanti edilebilen bir türev alıcı Sekil-
17’de verilmistir. Devrenin kazancı;
(25)
olup genlik Bode diyagramı Sekil-18’de verilmistir. ve frekansları arasında devr
e
iyi bir türev alıcı olarak kullanılabilir.
Karsılastırıcı
ĐK’nın su ana kadar kapalı çevrimde çalıstırdık. Mantık devrelerinde karsılastır
ıcı olarak kullanılan
ĐK’lar doğrusal kuvvetlendirme sart olmadğından açık çevrimde çalıstırılabilir.
Yandaki devre için ;
Vo = KOL.(Vi-VREF)
esitliği geçerlidir. VCC pozitif besleme, VEE negatif besleme
kaynağıdır. (VCC=+15V, VEE = -15V gibi.) Çıkıstan girise
herhangi bir geribesleme olmadığından ve KOL açık çevrim
kazancı çok yüksek olduğundan (2.105 gibi) Vi-VREF değeri +10
mV olduğunda bile çıkıs gerilimi (2.105).(10.10-6) = +2 V
olacaktır ki bu durum açık çevrimde çalısan ĐK’ların gürültüye olan duyarlılığın
ı açıklar. Bu farkın
+10 mV olduğunu düsünürsek çıkıs gerilimi idealde +2000 V’a çıkmalıdır. Tabi bu
pratikte mümkün
değildir; zira ĐK, kendisini besleyen DC kaynak gerilimlerinin üzerinde bir değe
r veremez, hatta daha
önce söylediğimiz gibi çıkıs değeri besleme gerilimlerinin bir-iki volt asağısın
dadır.Devrenin
çalısmasına özetlersek;
Vi > VREF ise; Vo = VCC ve Vi < VREF ise; Vo = VEE olur.
Dolayısıyla açık çevrimde çalısan ĐK’nın çıkısı ya pozitif ya da negatif besleme
kaynağının değerini
alır. Giris uçlarının yerleri değistirilirse (“+” uç VREF, “-“ giris Vi olursa)
Vi > VREF ise; Vo = VEE ve Vi < VREF ise; Vo = VCC olacaktır.
11
DENEY
Deney-1:
Yanda verilen devreyi RF=10k Ri=1k ile kurunuz. Girise Ug 100
mV (tepe), f = 1kHz frekanslı sinusoidal bir gerilim uygulayarak
giris ve çıkıs gerilimlerini aynı anda görüntüleyerek çiziniz.
KANAL-1
VoltDiv
.....
KANAL-2
VoltDiv:......
TimeDiv:.....
Deney-2
Kaynağın frekansını Tablo 1’de verilen değerlere ayarlayarak her adım için Ug ve
Uo gerilimlerinin
tepe değerini ölçüp tabloya aktarınız. -3 dB noktası hangi frekanstır?
Tablo 1
Deney-3
RF=100k yaparak frekansı Tablo-2’de verilen değerlere ayarlayarak giris ve çıkıs
gerilimlerinin tepe
değerini ölçünüz. -3 dB noktası hangi frekanstır?
Frekans
(kHz)
Ug (V) Uo (V) |K| Frekans
(kHz)
Ug (V) Uo (V) |K|
1 340
10 360
100 380
150 400
200 450
250 500
300 600
320 700
12
Tablo 2
Deney-4
RF=100k, Ri=1k dirençleri için girise tepe değeri 100mV olan 1 kHz frekanslı kare
dalga
uygulayarak değisim hızını (Slew Rate) ölçünüz.
S = ........... V / ms
Deney-5
Ug= 2 V (tepe), f2=1 kHz ayarlayarak Uo, U1, U2
gerilimlerinin tepe değeri ölçünüz.
U1 = ........... V
U2 = ........... V
UO= ........... V
Sekil-20
Deney-6
R direncini kısa devre ve Ug=10V (tepe) yaptıktan sonra Uo geriliminin tepe değe
rini ölçünüz.
Uo = ........ V
Deney-7
a) Asağıdaki entegratör devresini kurduktan sonra girise
tepe değeri 1 V olan 1.6 kHz frekanslı sinusoidal bir gerilim
uygulayarak osiloskopta Ug ve Uo gerilimlerinin dalga
sekillerini aynı anda görüntüleyerek alt alta çiziniz.
Osiloskobu DC kipe alınız.
b) Daha sonra 100 nF’lık kondansatör uçlarına 100 k’lık
bir direnci paralel bağlayarak deneyi tekrarlayınız.
Frekans
(kHz)
Ug (V) Uo (V) K Frekans
(kHz)
Ug (V) Uo (V) K
1 50
10 60
20 70
30 80
40 90
13
Deney-7 (a) Deney-7 (b)
Deney-8
Girise sinüs yerine kare ve üçgen dalga uygulayarak deneyi tekrarlayınız.
14
Deney-9
a) Yandaki türev alıcı devreyi kurunuz. Devrenin girisine 1
kHz frekanslı 1V genlikli kare dalga uygulayıp Uo çıkıs
isaretinin ve giris isaretini alt alta çiziniz. Çıkıstaki
darbelerin genisliğini ölçünüz.
b) R2=100  yaparak deneyi tekrarlayınız.
Deney-9 (a) Deney-9 (b)
Deney-10
R2=1k yaparak girise tepe değeri 1 V olan üçgen dalga gerilim uygulayarak giris v
e çıkıs
gerilimlerini alt alta çiziniz.
15
SORULAR
DENEY-1: Ölçüm sonuçlarınızı hesaplayarak bulduğunuz sonuçlarla karsılastırınız.
DENEY-2 ve DENEY-3: Her iki RF değeri için aynı kâğıda genlik ve Bode diyagramın
ı çiziniz. Kazanç
bant genisliği çarpımının sabit kaldığını gösteriniz. Bulduğunuz kazanç bant gen
isliğini kullandığınız
ĐK’ nin katalogunda verilmis olan birim kazanç bant genisliği ile karsılastırını
z.
DENEY-4: RF=10 k değisim hızını ölçülerinizden yararlanarak bulunuz. Değisim hızı
kazanca bağlı
mı? Sonuçlarınızı katalogda verilen değerlerle karsılastırınız.
DENEY-5: Deney sonuçlarınızı hesap sonuçları ile karsılastırınız.
DENEY-6: Deney sonuçlarınızı katalog bilgilerinden yararlanarak beklenen sonuçla
rla karsılastırınız.
DENEY-7: C2’ye paralel bağlanmıs olan direncin etkisini tartısınız. Çıkıs isaret
inin genliğini
hesapladığınız değerle karsılastırınız.
DENEY-8: Deney sonuçlarını veriniz ve yorumlayınız.
DENEY-9: Devrenin genlik ve faz Bode diyagramlarını çiziniz. Devre entegratör ol
arak hangi
frekansa kadar çalısabilir. Deneyde ölçtüğünüz darbe genisliği ile köse frekansı
arasında bir iliski var
mı?
DENEY-10: Deney sonuçlarını veriniz ve yorumlayınız.