La familia UC1842/3/4/5 circuitos integrados de control proporciona las caractersticas necesarias para poner en prctica fuera de lnea o de CC a CC de frecuencia fija los actuales planes de modo de control con un recuento de un mnimo de partes externas. Circuitos internos implementados incluyen bloqueo de bajo voltaje con intensidad de arranque a menos de 1 mA, una precisin de referencia ajustado para la exactitud en la entrada del amplificador de error, la lgica para
asegurar trabado operacin, un comparador PWM que
tambin proporciona un control de lmite de corriente, y un etapa de salida ttem pole diseado para fuente o sumidero de pico de gran intensidad. La etapa de salida, propicio para la conduccin de Canal N MOSFETs, es baja en el estado de apagado. Las diferencias entre los miembros de esta familia son el bloqueo de bajo voltaje los umbrales mximo y rangos de ciclo de trabajo. El UC1842 y UC1844 han UVLO umbrales de 16V (a) y 10 V (fuera), ideal para off-line aplicaciones. Los umbrales correspondientes al UC1843 y UC1845 son 8.4V y 7.6V. El UC1842 y UC1843 puede operar con ciclos de trabajo cercana al 100%. Una banda de cero a 50% se obtiene por el UC1844 y UC1845 por la adicin de un flip-flop interno alternar los espacios en blanco que la salida de cada ciclo de reloj de otros.