LUCRAREA NR.

3
POARTA LOGIC TTL STANDARD
Scopul lucrrii const n cunoaterea funcionrii porii TTL standard i n nsuirea
metodelor de msurare a principalilor parametrii statici i dinamici ai acesteia.
1. Circuitele logice din familia TTL au ca schem de baz poarta I-NU cu dou intrri
reprezentat n fig. 24.1.

Circuitul integrat I-NU este caracterizat prin folosirea unui tranzistor multiemitor la
intrare (tranzistorul T1) cu diode de limitare a reflexiilor (DA, DB) i a unui etaj de tip stlp
totemic (tranzistoarele T3, T4) capabil s asigure curent de ieire n ambele sensuri, tranzistorul
T2 avnd funcia de separator de faz pentru comanda stlpului totemic.
Funcionarea electric a porii TTL standard poate fi rezumat n felul urmtor:
-cnd la ambele intrri, A i B, se aplic o tensiune mare (nivel logic "1"), jonciunile
baz-emitor ale tranzistorului multiemitor sunt blocate, iar tranzistoarele T2 i T4 conduc la
saturaie datorit curentului furnizat de sursa de alimentare Vcc prin rezistena R1 i prin
jonciunea colector baz a tranzistorului T1. Tranzistorul T3 este blocat deoarece baza lui se afl
la un potenial mai mic dect potenialul emitorului su, datorit decalajului de tensiune introdus
de dioda D. Rezult c tensiunea de ieire este tensiunea de saturaie a tranzistorului T4, deci
foarte mic, asigurnd nivel logic "0" la ieire, VoL.
-cnd tensiunea la cel puin o intrare este sczut (nivel logic"0"), jonciunea emitor-baz
se deschide i, datorit saturrii tranzistorului T1, tranzistorul T2 se blocheaz datorit scderii
potenialului bazei lui faz de mas. Blocarea lui atrage dup sine blocarea tranzistorului T4 i
deschiderea tranzistorului T3 n regiunea activ normala sau n saturaie, n funcie de sarcina
conectat. Ca urmare, tensiunea de ieire va avea o valoare mare, adic nivel logic 1, VoH.
2. Parametrii statici ai porii logice TTL standard pot fi pui n eviden prin msurarea
caracteristicilor statice.
2.1 Caracteristica de transfer, vo(vi) este reprezentat n fig. 24.2.a, iar schema folosit
pentru msurare n fig. 24.2.b.

Mrimile caracteristice, precizate n fig. 24.2.a, se deduc cu relaiile:





Marginile de zgomot statice vor fi, conform graficului din fig. 24.2.a:


Caracteristica de transfer i parametrii dedui din aceasta sunt dependeni de sarcin, de
temperatur i de tensiunea de alimentare.
2.2 Carcateristica de intrare, i
i
(vi) este reprezentat n fig. 24.3.a i schema folosit
pentru msurare n fig. 24.3.b.

Curentul de intrare, pentru v
i
= 0, va fi:

Curentul de intrare n starea logic "1" la intrare pentru vi = viH va avea mai multe
componente:
-curentul tranzistorului T1 ce funcioneaz n regiunea activ invers:

-curentul tranzistoarelor laterale formate din emitorul ce constituie intrarea n discuie (n
caliate de colector) i emitoarele tranzistorului multiemitor ce se pot gsi la tensiuni sczute
corespunztoare nivelului logic "0" (ca emitoare), baza fiind baza tranzistorului multiemitor, T1.

-curentul rezidual al diodelor de limitare a reflexiilor (DA, i DB), dac exist, de obicei,
este neglijabil;

2.3 Caracteristicile de ieire, pentru cele dou stri ale circuitului sunt reprezentate n fig.
24.4.a (pentru starea logic` "1" la ieire) i b (pentru starea logic` "0" la ieire), iar n fig. 24.4.c
este desenat schema utilizat pentru msurare.

n cazul n care la cel puin una din intrri se aplic nivel logic 0, se obine
caracteristica din fig. 24.4.a, tranzistorul T4 fiind blocat. Schimabarea pantei caracteristicii de
ieire (adic intrarea tranzistorului T3 n saturaie) se produce pentru curentul:

Curentul de scurt-circuit este dat de relaia:

Blocarea tranzistorului T3 se produce pentru tensiunea:

n cazul n care la toate intrrile porii se aplic nivel logic "1", se obine caracteristica
din fig. 24.4.b. curentul maxim ce se poate obine, prin scoaterea din saturaie a tranzistorului T4,
este:

Curentul maxim ce poate fi absorbit la ieire este dat de tensiunea de ieire ce nu trebuie
s depeasc VoLmax = 0,4 V.
2.4 Curenii absorbii de la sursa de alimentare n cele dou stri sunt:


n cazul n care ambele tranzistoare din etajul de ieire, T3 i T4, sunt n conducie la
saturaie apare un vrf de curent pe alimentare a crui valoare se calculeaz cu relaia:

3. Din punct de vedere dinamic, trecerea de la o stare cu nivel logic "0" la ieire la starea
cu nivel logic "1" este favorizat` de faptul c, pn la blocarea lui, tranzistorul T2 menine un
potenial de circa 1,4 V pe baza lui, ceea ce asigur funcionarea tranzistorului T1 n regiunea
activ normal . Ca urmare, curentul de colector al acestui tranzistor constituie curentul de baz
invers pentru tranzistorul T2, care va avea un timp de comutare invers foarte mic. Timpul de
stocare al tranzistorului T4 are o valoare mare, fiind determinat, printre altele, de rezistena R4
conectat ntre baza lui i mas.
La comutarea invers, tranzistorul T3 se blocheaz repede ca urmare a comenzii puternice
din colectorul tranzistorului T2.
Parametrii dinamici ai porii TTL standard sunt definii ca n fig. 24.5, n care este
reprezentat rspunsul unui circuit de tipul celui din fig. 24.1 la un impuls de intrare obinut de la
un circuit identic, impuls reprezentat i el n fig. 24.5.

-timpul de propagare (t
d+
, t
d-
), respectiv timpul de propagare mediu : t
d
= 0,5(t
d+
+ t
d-
);
-duratele fronturilor impulsurilor de la ie]ire (t
f+
, t
f-
);
-produsul putere disipat-timp de propagare.

DESFURAREA LUCRRII

1. Se fac msurtori asupra unei porii TTL standard de tipul CDB 400, a crei schem
este reprezentat n fig. 24.1. Valorile tipice ale rezistenelor sunt: R
1
= 4 k; R
2
= 1,6 k;R
3
=
130 ; R
4
= 1 k.
Conexiunile la pini sunt date n anex. Msurtorile se fac cu poarta n gol (N = 0) i cu
poarta ncrcat cu o sarcin echivalent cu N = 10 pori TTL de acelai tip, realizat cu cu
circuitul din fig. 24.6. Din punct de vedere dinamic, n paralel cu capacitatea de sarcin, CS,
apare i capacitatea de intrare a osciloscopului, fiind recomandat utilizarea unei sonde divizoare
de impulsuri la intrare. Tensiunea de alimentare este Vcc = 5 V.
2. Se detrmin caracteristica de transfer a circuitului, vo = vo(vi) cu 0 vi 5 V pentru
N=0 i pentru N=10; cealalt intrare a porii TTL este cuplat la "1" (+5 V). Se pun n eviden
nivelele logice msurate, VoL i VoH.
Nivelele logice VoL i VoH se msoar cu un voltmetru numeric pentru 8 pori (de pe dou
circuit integrate CDB 400) cu N = 0 i N = 10, punnd n eviden dispersia valorilor msurate.
Schema de msurare este prezentat n fig. 24.2.b, iar valorile msurate pentru
caracteristica de transfer se vor compara cu valorile obinute din relaiile (24.1) (24.5). Pentru
mrimile caracteristice tranzistoarelor, ce intervin n relaiile amintite, se vor lua valori tipice
pentru un tranzistor de comutaie din anex.
Se vor determina marginile de zgomot statice ale circuitului.
3. Se traseaz caracteristica de intrare ii(vi) conform schemei de msur din fig. 24.3.b,
pentru N = 0 i N = 10. Cealalt intrare a porii va fi cuplat la Vcc. Se msoar curentul de
intrare n starea logic` "0" (cu cealalt` intrare la"1"), IiL, cu schema din fig. 24.3.b, cu vi = 0, fr
voltmetru conectat la intrare, pentru 8 pori, punnd n eviden dispersia parametrului msurat.
Se msoar, pentru o poart, curentul de intrare n starea logic "1", IiH, conectnd
cealalt intrare succesiv n aer (rezult IiH' i se deduce i al tranzistorului T1), n paralel cu
intrarea msurat (rezult IiH" = 2 IiH') i la mas (rezult IiH'" i se deduce 1 al tranzistorului
lateral format de cele dou emitoare ale tranzistorului multiemitor T1 i de baza acestuia). Se vor
folosii relaiile aproximative:

Se vor efectua msurtori pe pori de fabricaie diferit pentru a pune n eviden
dispersia foarte mare a factorilor de curent i i 1.
4. Se traseaz caracteristicile de ieire n starea "0" i n starea "1", stri precizate prin
realizarea combinaiilor corespunztoare la intrrile porii. Se va folosi circuitul din fig. 24.4.c.
n starea logic "0" se va lua 0 vo 2,5 V, iar n starea logic "1" se va lua 0 vo 5 V.
Se va deduce factorul de curent al tranzistorului T4(4) din caracteristica de ieire trasat
pentru starea logic` "0", din relaia (24.13), precum i IoLmax, curentul maxim ce poate fi absorbit
la ieire dac vo < VoLmax = 0,4 V.
n starea logic "1", se msoar curentul de scurt circuit, Iosc, pentru mai multe pori,
evideniind dispersia de fabricaie a parametrului.
5. Se msoar curenii de alimentare, IccH i IccL; pentru aceasta, se msoar curenii
absorbii de la sursa de alimentare pentru cele patru pori de pe un circuit integrat CDB 400
aduse n aceeai stare logic la ieire.
Rezultatele se compar cu valorile obinute cu relaiile (24.14) i (24.15). Se traseaz
caracteristica de alimentare Icc(vi) pentru o poart integrat TTL de tipul CDB 430 (poart I-
NU cu 8 intrri); tensiunea variabil se aplic pe toate cele 8 intrri ale porii, legate mpreun, i
se regleaz ntre 0 i 5 V; i invers.
6. Se msoar influena tensiunii de alimentare asupra parametrilor statici ai porii TTL.
Se vor msura VoL iVoH, precum i curenii IiL i Iosc pentru Vcc = 4,75 V i Vcc = 5,25 V, pentru
o singur poart dintr-un circuit integrat CDB 400.
7. Se msoar timpii de propagare (timpul mediu de propagare al porii) prin dou
metode i se compar rezultatele:
a) se conecteaz 7 pori n bucl nchis formnd un oscilator ca n fig. 24.7.a. Va rezulta
, rezultatul corespunznd unei pori TTL ncrcat cu o poart TTL;
b) se conecteaz 7 pori n cascad ca n fig. 24.7.b i se vizualizeaz pe un osciloscop cu
dou canale formele de und n punctele A i B ale schemei, msurnd ntrzierile pe cele dou
fronturi, la circa 1,5 V ( = VP); rezult:

8. Se conecteaz la dou din pori i sarcini simulate ca n fig. 24.6 i se repet
msurtorile; din noile valori ale timpului de propagare mediu se deduce, calitativ i cantitativ
contribuia sarcinii asupra timpului de propagare al porii. Se va lua C
S
= 68 pF.
9. Se msoar fronturile t
f +
i t
f-
la ieirea unei pori TTL standard comandate ca n fig.
24.7.c, ncrcate numai cu osciloscopul i apoi cu N = 10 (CS = 68 pF). La intrare se aplic
impulsuri de la un generator de impulsuri cu caracteristici adecvate: frecven de civa MHz i
factorul de umplere circa 0,5.
La ieirea porii TTL testate, nencrcate, se conecteaz o capacitate C = 10 nF i se
msoar t
f+
i t
f-
, punndu-se n eviden diferena fa de valorile msurate cu circuitul nencrcat
i diferena ntre cele dou fronturi.

10. Se msoar cu osciloscopul (numai componenta alternativ) tensiunea de alimentare,
la pinul circuitului integrat n urmtoarele cazuri:
- cu schema staionar (fr mpulsuri aplicate);
- cu impulsuri aplicate simultan pe toate intrrile porilor circuitului integrat testat;
- cu o sarcin capacitiv mare (C = 10 nF) pe ieirea unei pori comandate n impulsuri.
Se va introduce un grup capacitiv de deplasare (Co' = 10 F i Co" = 50 nF neinductiv)
ntre pinii de alimentare ai circuitului integrat i se vor vizualiza aceleai forme de und
11. Se aplic impulsuri pe o intrare a unei pori TTL i se vizualizeaz formele de und
de pe cealalt intrare lsat n gol.
12. Se experimenteaz circuitul din fig. 24.8 ce reprezint o poart TTL cu stlp totemic
realizat cu elemente de circuit discrete. Tranzistoarele folosite (T1, T4BC108, T2, T32N2222)
sunt astfel alese nct, prin msurtori de regim dinamic, s se pun n eviden uor influena
elementelor schemei asupra performanelor circuitului. Valorile elementelor sunt: R1 = 3,9 k;
R2 = 1,6 k; R3 = 130 ; R4 = 1 k; R4' = 1 k; R0 = 10 .
Curentul absorbit de la sursa de alimentare se msoar la bornele rezistenei R0. La
intrare, comanda se poate face printr-o rezistena Rg = 5,1 k cuplat direct n baza tranzistorului
T2 sau prin intermediul unui tranzistor T1 ce simuleaz tranzistorul multiemitor al circuitului
integrat. Tensiunea de alimentare este Vcc = 5 V.

13. Se aplic impulsuri pozitive cu amplitudinea 5 V, de frecven circa 500 kHz i cu
factor de umplere 0,5. Se vizualizeaz formele de und la ieire i pe baza, emitorul i colectorul
tranzistorului T2. Se justific, pe baza funcionrii circuitului, diferite etape ale procesului de
comutare. Se vizualizeaz (pe AC) i forma de und la bornele rezistenei R0, msurnd valoarea
curentului de alimentare pe durata timpului de stocare al tranzistorului T4. Se vor explica
diferenele mari dintre t
f+
i t
f-
precum i forma de und din colectorul tranzistorului T2.
14. Se nlocuiete rezistena Rg cu circuitul format de tranzistorul T1; se msoar, din
nou, formele de und, urmrindu-se, n special, modificarea timpului de stocare al tranzistorului
T2.

15. Pentru ambele variante ale circuitului de intrare, se constat influena rezistenei R4
asupra timpului de stocare al tranzistorului T4 (deci i asupra duratei impulsului de curent de
alimentare) conectnd rezistena R4' n paralel cu R4.
16. Se scurtcircuiteaz rezistena R3 i se constat influena ei asupra timpilor de
comutare i asupra amplitudinii impulsului de curent de alimentare.
17. Se introduce capacitatea C
0
de filtraj dup rezistena R
0
i, cu osciloscopul, se constat
influena ei asupra formei de und a tensiunii de alimentare nemijlocit a circuitului logic (fr
cderea de tensiune de pe rezistena de msurare, R
0
)

ANEXA
Circuitul integrat CDB 400 E
Este un circuit integrat logic, de tip TTL, produs de IPRS Bneasa. Conine 4 pori I-NU cu dou intrri
ncorporate ntr-o capsul de tip To 116 (plastic 14). Semnificaia i conexiunile terminalelor de acces
din exteriorul capsulei sunt prezentate mai jos.

1 2 5 3 4 6 7
14 13 10 12 11 9 8

1
>
intrri
2
3

ieire corespunztoare pentru intrrile 1 - 2
4
>
intrri
5
6

ieire corespunztoare pentru intrrile 4 - 5
7

GND, NULL(mas)
8

ieire corespunztoare pentru intrrile 9 - 10
9
>
intrri
10
11

ieire corespunztoare pentru intrrile 12 - 13
12
>
intrri
13
14

Vcc (alimentare + 5 V)
.