PROGRAMA DE INGENIERIA ELECTRÓNICA

ING: WILLER FERNEY MONTES

Practica Final de Laboratorio

Diseño e Implementación de un Frecuencímetro digital utilizando el PLL
4046
John Alexander Arevalo Gómez cod:
Carlos Fernando reyes Tamayo cod:
Harol Esquivel cod:

RESUMEN

En este informe se resume el diseño, simulación e implementación de un frecuencímetro digital

utilizando el pll 4046. El pll 4046 será utilizado como un conversor de frecuencia a voltaje, para la
digitalización de la señal se utilizara un micro controlador PIC 16F877 el cual se encargara de
realizar la conversión del voltaje de análogo a digital, el posterior procesamiento de los datos y
finalmente la visualización en una pantalla LCD.

INTRODUCCION

Un PLL es un dispositivo electrónico que consta principalmente de tres partes (ver figura 1):

La primera parte se conoce como un comparador de fase, este comparador emite una señal de
error cuando las dos señales de entrada no se encuentran en fase. Aunque, la salida se relacione
con diferencia de fases entre las señales también se puede encontrar una relación directa con la
frecuencia, es por esta razón que la señal de salida del comparador de fase puede ser interpretada
como una señal de error que indica cuando las señales de entrada no tienen la misma frecuencia.
Generalmente este sistema es implementado por un una compuerta XOR en su forma más
sencilla, existen otros circuitos más complicados que involucran elementos digitales de memoria
tales como Flip-Flops.

La segunda parte es un filtro pasa bajos. Debido a la naturaleza digital de la señal de error (salida
del comparador de fase) este debe ser convertida a una versión más suavizada que conserve aun
la información del error emitida por el comparador, esta versión suavizada será luego introducida a
la tercera etapa del sistema la cual es conformada por un VCO. El objetivo de este filtro pasa bajos
es por lo tanto eliminar las rápidas variaciones de la señal de entrada y conservar en el caso ideal
solamente la componente DC de esta. Sin embargo, aunque el uso de este filtro parece traer
muchas ventajas, también trae ciertos inconvenientes, el principal es que limita lo que se conoce
como el rango de captura de la señal, esto sucede debido a que grandes cambios en frecuencia
producen una respuesta lenta en la señal de salida del filtro por lo tanto retardan la acción del vco
provocando su desenganche. Es importante tener en cuenta a la hora de diseñar cual es el rango
de captura requerido para la aplicación, si se desea tener el mayor rango de captura (el cual es
igual al rango de enganche) se deberá prescindir del uso de este tipo de filtro, las consecuencias
de esto será una mayor inestabilidad del sistema.

La tercer parte del sistema es un VCO. Este oscilador emite una señal de salida cuadrada, cuya
frecuencia tiene una relación directamente proporcional con el voltaje de entrada. La salida de esta
señal es enviada al comparador de fase cerrando así el lazo del PLL. Este oscilador se puede
programar de forma que trabajen el rango de frecuencias requerido mediante el ajuste de un
capacitor y dos resistencias externas. Idealmente el rango mínimo esta dado por un nivel DC, sin
embargo, en la practica la frecuencia más baja de trabajo del PLL está alrededor de 1KHz. El rango
máximo esta dado por las limitaciones físicas de cada PLL en el caso del PLL4046 es de 800KHZ
aproximadamente.
En este trabajo se planteara el diseño de un frecuencímetro digital, este utilizara un PLL para
convertir la frecuencia de la señal de entrada en un valor de voltaje DC que sea proporcional a la
frecuencia de esta señal. La señal dc se tomara como el valor del voltaje de entrada del VCO. Las
especificaciones del rango de captura, el rango de enganche, las frecuencias de trabajo y el diseño
del filtro serán expuestas, así mismo como simulaciones y resultados prácticos.

DISENO DEL SISTEMA.

Para el sistema se deben diseñar dos partes, la primera parte es el PLL y la segunda parte es la
conversión análoga digital y visualización en una pantalla LCD.

Diseño de la primera parte. Conversor Frecuencia voltaje.

Para el diseño de esta aparte se deben tener en cuenta las siguientes especificaciones:

• Rango de captura igual al rango de enganche (lo cual indica que no se utilizara un filtro en
el PLL).
• Rango de enganche de aproximadamente 0Hz – 256KHz.

Para el diseño del circuito conversór con PLL lo que se requiere es simplemente encontrar los
valores de las resistencias R1, R2 y el condensador C1 (Referirse a la figura 2). Estos elementos
permiten ajustar el rango de trabajo del VCO, se supone el VCO lineal en este rango.

`
De acuerdo con el datasheet del PLL, el cálculo de estos elementos se realiza de la siguiente
forma:

• Debido a que se desea trabajar con la frecuencia mínima del VCO se utilizara un valor de
R2 igual a infinito, lo que indica que se dejara este pin al aire.

• Se escoge trabajar con la salida del comparador de fase 1, es decir la que utiliza la
compuerta exor como comparador de fase. Esto se hace debido a que presenta una mejor
inmunidad a ruido de entrada. Al trabajar con esta salida la relación entre la frecuencia
central de trabajo del VCO, el voltaje de alimentación del PLL y la relación entre la
resistencia R1 y C1. Para mayor información revisar el anexo I.

R1 = 10KHz
Vdd = 5V
C1 = 100pF

Debido a que se desea tener el mayor rango de captura posible, nos e utilizara filtro, lo que
conduce a que la señal de error que se medirá será variable en el tiempo y no el nivel DC deseado.
Para solucionar este problema se utilizo un buffer, este buffer permite no perturbar la señal de
salida del comparador de fase, debido a su alta impedancia de entrada y Permite que esta señal
sea manipulada en fases posteriores. A la salida del buffer se utilizo un filtro pasa bajos con una
frecuencia de corte de 1Hz. Los valores de resistencia y condensador fueron calculados utilizando
la relación de la frecuencia de corte de una red RC pasa bajos sencillos.

F = 1/(2*pi*R*C)
De aquí:

C = 22uF
R = 7.5K

Una vez se tiene este filtro, se obtiene una señal Dc que varia proporcionalmente con la
frecuencia. El diseño final s encuentra en la figura 3. Las simulaciones se pueden observar en la
figura 4.

Figura 3

Figura 4.

Una vez este voltaje es obtenido es ingresado a un PIC donde la señal es convertida a digital y una
ecuación que relaciona el voltaje con la frecuencia de la señal de entradas implementada, el
resultado de esta operación es luego visualizado en una pantalla LCD.

Idealmente el voltaje DC obtenido debe seguir la siguiente relación:

V = (5/256K)*F

Donde F es la frecuencia de la señal de entrada y V es el voltaje de entrad del VCO, en este caso
V es el voltaje Dc medido a la salida del filtro.

Sin embargo debido a que el diseño no funciono de la forma esperada, se procedió a realizar una
tabla con mediciones reales de voltaje y frecuencia. Los resultados obtenidos así como al ecuación
de ajuste se observa en la figura 5.
 Figura 5.

Como se puede observar, aunque se supone que el dispositivo trabaja de forma lineal en el rango
de enganche, en la práctica se presentaron ciertas no linealidades, estas traen como consecuencia
un error en la estimación de la frecuencia de la señal de entrada.

RESULTADOS PRACTICOS

En la practica la frecuencia estimada presento un error con la frecuencia real de la señal de

entrada, el porcentaje de erro es de aproximadamente 10% con las frecuencias altas.

Este porcentaje de error se debe a las no linealidades que se presentaron prácticamente.

Por otra parte hay que tener en cuenta que debido a las limitaciones del conversor análogo digital
del PIC, solamente es posible visualizar 256 diferentes valores de frecuencias, los que representa
una gran limitación del sistema, para corregir esto se puede utilizar un conversor análogo digital
con una mayor resolución (mas bits).
Luego de las correcciones realizadas, el circuito final implementado se puede observar en la
figura 6.

Figura 6

CONCLUSIONES

Aunque el PLL s supone posee una alta linealidad en su rango de enganche, en l practica se
presentan ciertas no linealidades, fuente de este comportamiento puede darse debido a la
configuración utilizada que no hacía uso del filtro, esto genera que la entrada al VCO sea una señal
variable lo que hace que está presente oscilaciones y por ende no linealidades.

Se poseen ciertas limitaciones debido a la parte digital, la mayor de ella influye en el límite de
frecuencias que se pueden medir, esta limitación es incluida debido al tamaño finito de bits utilizado
en la conversión análogo digita. Esa conversión obliga al sistema a tomar solamente 256 valores
posibles de la señal de entrada (salida del filtro) la cual varía de 0 a 5 voltios. Esto hace que
ciertos voltaje sean invisible sal conversor, por lo tanto los valores de frecuencia correspondientes
a estos voltajes no serán medidos. Para corregir esto se debe utilizar un conversor análogo digital
que utilice más bits.

Los PLL debido a sus características pueden ser utilizados como dispositivo converso es de
frecuencia en voltaje, sin embargo su diseño es un tanto empírico y poco intuitivo, lo que genera
que sean dispositivos un tanto ajenos para el diseñador.