UNIVERSIDAD CATLICA DE SANTA MARA

FACULTAD DE CIENCIAS E INGENIERAS FSICAS Y FORMALES PROGRAMA PROFESIONAL DE INGENIERA MECNICA, MECNICA ELCTRICA Y MECATRNICA

EXAMEN DE JURADO DE CIRCUITOS ELECTRNICOS II DOCENTE: ING. RONALD COAGUILA PRESENTADO POR: JOSE MONTOYA

AREQUIPA PERU 2013

DISEO DE UN CRONMETRO DIGITAL MEDIANTE COMPUERTAS TTL FLIP FLOP JK I. INTRODUCCIN: La electrnica digital, es la base de la mayora de sistemas muy complejos que encontramos en la actualidad y que estn en casi la mayora de artefactos elctricos y electrnicos que encontramos en nuestro cotidiano vivir. Es por tanto importante a nivel de pregrado conocer, manipular, disear sistemas digitales de la forma ms bsico, de modo que pueda ser comprendidos los principios para luego poder con base emprender sistemas ms complejos y ser capaces de entenderlos y tener la capacidad de disear en base a conocimientos bien establecidos y planteados. Es por esa razn que el presente trabajo trata el diseo, y diseo esquemtico electrnico de un cronmetro digital con el uso de compuertas digitales TTL, como son flip flops, compuertas AND, OR, ETC. Y el muy conocido TIMER 555

IMAGEN CRONMETRO

El cronometro es un dispositivo digital muy til, ya que con l podemos medir fracciones de tiempo de manera muy precisa lo cual es muy til para ser implementado en algunos dispositivos de la electrnica digital.

II.

PROCEDIMIENTO: A continuacin se explicara con detalle la construccin y la realizacin del diseo de un cronometro digital utilizando contadores 7493 que contienen flips flops internos, y displays de diecisis segmentos, para mostrar en pantalla el tiempo transcurrido. En este caso, se utiliz para el diseo de dicho cronometro, los conocidos diagramas de estado; ya que por medio de ellos se puede determinar de forma grfica, en qu estado se encuentra el dispositivo, basndose en el estado actual y otras entradas del mismo. Estos diagramas se forman con crculos y lneas, en donde los crculos representan el estado del circuito secuencial y cada uno de ellos contiene un nmero que permite identificar el estado en el que se encuentra. Las lneas indican las transiciones entre estados y se marcan con dos nmeros separados por un slash (/), estos dos nmeros corresponden a la entrada y salida presentes antes de la transicin. Para la realizacin de estos diagramas de estado, tuvo que tomarse en cuenta las caractersticas del contador, ya que este presenta internamente unos flips flops de tipo J-K y analizar las tablas de estados de dichos flips flops para realizar el diseo. Tambin se tuvo que tener presente la cantidad de estados a los cuales se quera llegar. Para este cronometro tambin se dise un sistema de reseteo que se refleja en cada uno de los contadores con el numero 1 o 5 V, en el diseo tambin se incluyeron 4 diodos, con el fin de evitar que se produjeran cortocircuitos entre todos los circuitos de reseteo, ya que si esto ocurriera se resetearan todos los contadores cada vez que uno de ellos se reseteara. En seguida, se mostraran dichas tablas de estado para entender como fue realizado el diseo as como tambin se explicara a detalle cmo se realiz el montaje del cronometro diseado.

DIAGRAMA DE ESTADOS Y TABLAS DE ESTADO: Para explicar el funcionamiento de cmo actan los contadores, mostramos los diagramas de estado, para nueve, que son las unidades que cuentan de 0 a 9, y el contador que va de 0 a 5 que es para la parte del contador del cronmetro que no llega a 60, pues reinician en este punto, tanto minutos como segundos.

Diagrama de estados para contador que reinicia en 9

Diagrama de estados para contador que reinicia en 5

TABLA DE ESTADOS PARA EL CONTADOR QUE LLEGA A 9: En este caso vemos que nuestro contador llega al nmero binario 1001 que es 9 en sistema decimal y al recibir una entrada de ALTO, 1 digital, regresa nuevamente al estado 0000 que es 0. A continuacin se muestra su respectiva tabla de flip flop JK internos.

TABLA DE ESTADOS PARA EL CONTADOR QUE LLEGA A 5: Para este caso de contador que llega hasta 5, nuestro nmero mayor es 0101 = 5 decimal, que al recibir, anlogamente a nuestro contador anterior, un 1 digital, regresa al estado inicial 0000 = 0. Debajo la respectiva tabla de flip flop JK.

III.

IMPLEMENTACIN Y ESQUEMTICO DEL SISTEMA: Se procedi armar un Oscilador Astable de 60Hz con un integrado 555 para as generar el tren de pulsos necesario para nuestro cronometro. Este tren de pulsos de 1 pulso cada segundo pasa por un switch normalmente cerrado que al presionar nos parara el circuito entero, este tren de pulsos llega a la entrada de nuestro primer contador de 4 bits 7493. La salida va a un decodificador 7447 y este a una de las entradas de un display 16 segmentos nodo comn, este contador dispone de dos compuertas AND cuyas entradas son el bit 2 y el 8 del contador, una compuerta es para generar el resteo del mismo despus de marcar el numero 9 (que representaran 9 segundos) y la otra para junto al mismo reseteo generar una entrada al siguiente contador. Este otro contador de igual manera posee sus salidas a un decodificador y luego a las otras entradas del mismo display 16 segmentos para as completar nuestro display segundero , tambin posee dos compuertas AND cuyas entradas esta vez son los bit 2 y 4, una resetea este contador al llegar a 6 (lo que sera equivalente a 59 segundos) y la otra va a la entrada de otro contador cuya funcin ser contar los minutos, este contador tambin posee su respectiva salidas a un decodificador y luego a una de las entradas de un display 16 segmentos. De igual manera que los anteriores posee dos compuertas AND cuyas entradas son el bit 2 y el 8 del contador (lo que representara 9 min), una para generar el reseteo del mismo y la otra para generar una entrada al siguiente contador el cual completa nuestro minutero con su salida a su respectivo decodificador y luego completando nuestro display minutero. Este contador dispone tambin de una compuerta AND con entradas en 2 y 4 bits respectivamente para as resetear el contador cuando haya transcurrido 1 hora lo que es igual a 60 min. Se procedi tambin al montaje de un circuito reseteador del cronometro entero, este consta de una entrada de 5v lo que equivaldra a un 1 digitalmente hablando, el cual pasa por un pulsador normalmente abierto que nos servir para presionar cada vez que deseemos resetear el cronometro, esta entrada llega a los reset de cada contador, para evitar un corto entre los reset de todos los contadores se dispuso de una serie de diodos para que as solo hubiera el corto cuando se activara nuestro circuito reseteador.

ESQUEMTICO DEL CIRCUITO:

IV. -

CONCLUSIONES El hecho de usar displays de 16 segmentos con sus respectivos codificadores, aunque son ms difciles de conseguir, nos ayudan a simplificar el diseo del esquemtico del circuito. Podemos ver cmo es posible pasar de un concepto terico como el diagrama de estados, ayudados con las tablas de flip flop que pueden ser de distintos tipos, a una implementacin electrnica que es capaz de funcionar. Vemos que la implementacin de estos circuitos, nos abren la mente a poder disear en base a cambio de estados, por memorias de 1 bit (flip flop), una serie de distintos dispositivos electrnicos que se basen en este funcionamiento, sin necesidad de recurrir a los ms complejos y costosos pics. Es una herramienta altamente didctiva el desarrollo de este tipo de sistemas. Es notable que el hecho de conocer estas herramientas digitales, puede darnos una solucin econmica a la hora de necesitar un sistema digital bsico basado en cambios de estados. Es importante para los estudiantes de diferentes reas de ingeniera el poder desarrollar este tipo de proyectos.