TTL Aplicaciones y Problemas

Familias Lgicas
Introduccin a los Sistemas Lgicos y Digitales 2008
Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008
Familias Lgicas
Las Familias Lgicas son tecnologas que permiten implementar las funciones tanto lgicas como matemticas en el sistema binario. CLASIFICACIN: Dependiendo de la tecnologa empleada: BIPOLAR Lgica TTL (Transistor-Transistor Logic). Lgica ECL (Emitter-Coupled Logic). CML (Current Mode Logic) Lgica CMOS (Complemmentary Metal-Oxide Semiconductor). LVDS (Low Voltage Differential Signaling)
MOS
BIPOLAR-MOS Lgica BiCMOS. OTRAS Lgica GaAs (Galio-Arsnico), etc.. Lgica elctrica (relays, llaves, etc.). Lgica neumtica. Lgica ptica.ETC
NOTA: Aqu se tratarn los primeros 3 grupos. Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008
Familias Lgicas
FAMILIA LGICA IDEAL
Velocidad de respuesta infinita (retardos nulos)
A A B B
Consumo de energa nulo
Vcc I=0 mA
A
0V
Esto requiere que el dispositivo no consuma corriente de la fuente de alimentacin. Adems impone otra condicin y es que si hay una carga conectada a la salida del mismo la misma debe ser infinita para no pedirle corriente al circuito.
Familias Lgicas
FAMILIA LGICA IDEAL
Inmunidad al ruido del 50% de la tensin de alimentacin

VB Vcc
Vcc/2 VA 0 Vcc/2 Vcc VA
Mientras la seal de entrada no supere los Vcc/2 Volts el inversor sigue reconociendo el 0 a su entrada. Lo mismo sucede para el 1. De esta manera se tiene un Mrgen de ruido de Vcc/2 50% para cada nivel lgico. Es el mrgen mximo que se puede obtener.
NOTA: Aqu no se considera el concepto de Schmitt Trigger que se plantear luego.
Familias Lgicas
Capacidad de carga infinita:
FAMILIA LGICA IDEAL La tensin de salida no vara con la carga. Z0 = 0 + ZL = CL , RL 0V Vo 0V ZL = CL , RL 0V
Impedancia de entrada infinita: La impedancia de entrada al ser
A
+ Vg 0V Zin =
infinita no consume corriente de la fuente a la cual est conectada.
Familias Lgicas
EVOLUCIN DE LAS TECNOLOGAS DE SEMICONDUCTORES DIGITALES
ECL
comenzando
en crecimiento
madura
declina
obsoleta
Familias Lgicas +V A B
+V 1 -V 0
LGICA DIODO (DL)
C=A+B A B -V
+V
+V 1 -V 0
C=AB
S = (A + B) B
Esta lgica no permite cascadas de compuertas ni puede resolver negaciones. Necesita fuente partida (+V y V)
-V
Aqu cuando A = B = 0 y C = 1 La tensin en S = 0 Volts si las R son iguales.
Familias Lgicas
LGICA DIODO-TRANSISTOR (DTL)
+V
A B
+V 1 -V 0 Inversor
C=A+B
-V -V
Esta lgica permite realizar negaciones implementa cualquier funcin. Como hay ganancia de tensin permite cascada de compuertas. Problemas serios por tener un mrgen de ruido pequeo y retardos elevados. Adems requiere fuente partida. PRXIMO PASO LGICA TRANSISTOR-TRANSISTOR (TTL)
Familias Lgicas
FAMILIA TTL
Lgica TTL
Evolucin serie 74, serie 74L, serie 74S (Schottky), serie 74LS (Schottky de bajo consumo), serie 74ALS, 74F, versiones de baja tensin de alimentacin.
Familias Lgicas
FAMILIA TTL
Este tipo de configuracin permite: >Trabajar con fuente simple (+5V). >Consumir poca corriente a la entrada (alta impedancia de entrada). >Problemas con retardos ya que Rc debe ser pequea y eso implica gran consumo. Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008
Familias Lgicas
FAMILIA TTL
El diodo evita que se sature T2 junto con T3 (T2 debe estar cortado cuando en ViH. Con la inclusin de D, se necesitaran 0,6V adicionales para hacer conducir a T2.
Familias Lgicas
FAMILIA TTL
Transistor multiemisor
Familias Lgicas
FAMILIA TTL
???
Si se unen salidas TTL y por ejemplo la salida de la compuerta A est en H y la de B en L, circulara una I muy grande que puede daar a los transistores.
R externa
Salidas con transistores con colector abierto
Familias Lgicas
Funcin de transferencia idealizada de un inversor TTL
FAMILIA TTL Funcin de transferencia tpica de un inversor con rangos de funcionamiento garantizados por el fabricante Zona de trabajo
Familias Lgicas
Efecto de incrementar la carga a una compuerta
FAMILIA TTL
La tensin en nivel L de la salida ir creciendo a medida que aumenta la corriente de carga. Lo contrario pasa en el nivel H. El resultado es una degradacin del mrgen de ruido.
Familias Lgicas
FAMILIA TTL
Familias Lgicas
Mrgen de ruido en nivel alto y bajo
FAMILIA TTL
Salida de compuerta 1
Entrada de compuerta 2
Familias Lgicas
Lgica de tercer estado (tri-state)
FAMILIA TTL
Su funcin es de gran utilidad en los circuitos de interconexin entre un microprocesador con perifricos ya que estos ltimos deben compartir el mismo bus de datos del micro y slo uno debe estar activo en un dado momento.
Familias Lgicas
FAMILIA TTL
Tecnologa TTL basada en el empleo de transistores Schottky
Mejora la velocidad de respuesta al evitar la saturacin profunda de los transistores.
Familias Lgicas
Circuito de un inversor TTL serie 74 LS
FAMILIA TTL
Familias Lgicas
Familia TTL serie 74LS Caractersticas Generales
FAMILIA TTL
Familias Lgicas
FAMILIA TTL
Familia TTL serie 74LS Retardo de propagacin vs. Capacidad de carga
Familias Lgicas
Familia TTL serie 74LS
FAMILIA TTL
Familias Lgicas
FAMILIA TTL
Familias Lgicas
FAMILIA TTL
CONTADORES BCD Y BINARIO
Familias Lgicas
FAMILIA TTL
NAND de 2 entradas ALS
NAND de 2 entradas FAST
Familias Lgicas
Tabla de comparacin entre subfamilias TTL
FAMILIA TTL
Familias Lgicas
Tabla de comparacin entre subfamilias TTL
FAMILIA TTL
La serie FAST (74F)es la subfamilia ms rpida TTL pero tambin de mas consumo. Le sigue la ALS (74ALS) y luego por ltimo la LS (74LS). La mas popular y econmica que todava sigue consiguindose con facilidad a precio bajo es la LS.
Familias Lgicas
FAMILIA CMOS
Lgica CMOS
Evolucin: Serie 4000, serie 4000UB-4000B, Serie 74C, serie 74HC-74HCT, serie 74AC-74ACT, Serie 74AHC-74AHCT, etc.. Versiones de baja tensin de alimentacin.
Familias Lgicas
FAMILIA CMOS
Lgica CMOS
Serie 4000
Es la mas antigua de CMOS. Sus mayores ventajas son: Extremado bajo consumo. Alta inmunidad al ruido. Alto Fan-out. Rango de tensiones de alimentacin amplio (3 V a 18V). Principal desventaja: Velocidad. En la actualidad viene en dos versiones: 4xxxUB y 4xxxB. La primera, UB (unbuffered) es mas rpida pero con poca capacidad de corriente de salida. La segunda, B (buffered) es mas lenta pero tiene mayor corriente para alimentar cargas TTL ya que posee un driver a la salida (generalmente un inversor) con lo cual hay que negar dos veces y eso hace mas lento al circuito.
Familias Lgicas
Circuito de un inversor CMOS
FAMILIA CMOS
Familias Lgicas
Circuito de un inversor CMOS
FAMILIA CMOS
Respuesta idealizada
Familias Lgicas
FAMILIA CMOS FUNCIN DE TRANSFERENCIA REAL DE HOJAS DE DATOS DE ALGUNAS COMPUERTAS CMOS SERIE 4000 para 3 niveles de tensin de alimentacin Vdd: 5, 10 y 15 V y con temperatura ambiente estable en 25C.
Qu funciones lgicas puede representar este tipo de respuesta ??
Familias Lgicas
Mrgen de ruido en CMOS
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
Mrgenes de ruido en CMOS standard para 5 volts de alimentacin Salida de una compuerta Entrada de otra compuerta
Mrgenes de ruido alto y bajo
Familias Lgicas
Estructuras simples de compuertas CMOS (caso NAND)
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
Estructuras simples de compuertas CMOS (caso NOR y tercer estado)
Familias Lgicas
FAMILIA CMOS Ciertas funciones se pueden implementar con un solo bloque de retardos . En TTL exigira 3 niveles de compuertas !!!!!
Familias Lgicas
FAMILIA CMOS
Familias Lgicas
Estructura Pass-gate (compuerta de paso)
FAMILIA CMOS
Familias Lgicas
Funcionamiento de compuerta tipo pass-gate
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS MUX basado en compuertas pass-gate
Familias Lgicas
OR-EXCL basada en pass-gate
FAMILIA CMOS Dado el muy bajo consumo se tiene la posibilidad de colgar compuertas alimentadas de otras. Esto permite por ejemplo hacer una Or-Exclusiva.
Familias Lgicas
FAMILIA CMOS Implementacin de un FF tipo D disparado por flanco ascendente. Tiene una configuracin tipo master-salve, es decir, dos bloques idnticos que se activan con niveles de tensin diferentes de CLK.
Cmo se puede hacer uno que sea sensible al otro flanco..??
Familias Lgicas Dos posibilidades para lograr compuertas con tercer estado (tri-state)
FAMILIA CMOS
Familias Lgicas
Serie MC14001UB (unbuffered)
FAMILIA CMOS
baja capacidad de corriente
Familias Lgicas
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
4 x NOR2 NAND2
Familias Lgicas
Serie MC14001UB (buffered)
FAMILIA CMOS alta capacidad de corriente
Familias Lgicas
Serie MC14001B (buffered)
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
OR3 NOR3
OR2 NOR2
Familias Lgicas
FAMILIA CMOS
AND3 NAND3
AND2 NAND2
Familias Lgicas
FAMILIA CMOS
Compuerta pass-gate
Familias Lgicas
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
Lgica CMOS
Serie 74XX
Es la mas nueva y actual de CMOS. Sus mayores ventajas son: Bajo consumo respecto a las versiones de TTL LPS (Low Power Schottky). Mayor inmunidad al ruido. Rango de tensiones de alimentacin medio (3 V a 6 V). Velocidad comparable a TTL LS (depende de las versiones). En la actualidad tenemos varias versiones: 74HC y 74AC (compatibles con CMOS con rango reducido de Vcc). 74HCT y 74ACT (compatibles con TTL en 5 Volts) Versiones de baja tensin (74AHC, 74LCX, 74LVX, 74ALCX, etc.)
NOTA: Las denominaciones cambian dependiendo del fabricante. Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008
Familias Lgicas
74AHC74/AHCT74
FAMILIA CMOS
FLIP-FLOP TIPO D sensible a flanco ascendente con entradas de set y reset
Familias Lgicas
74AHC74/AHCT74
FAMILIA CMOS
Hay anchos mnimos de pulso que se deben respetar
74AHC74/AHCT74 Familias Lgicas Diagramas de tiempo: Salidas vs. reloj
Familias Lgicas
74AHC74/AHCT74
FAMILIA CMOS
Diagramas de tiempo: Salidas vs. entradas asincrnicas
Familias Lgicas P = (J Q) + (K + Q)
74HC/HCT107
FAMILIA CMOS
FLIP-FLOP JK disparado por flanco descendente con reset
Si J = K => P = (J Q) + (J + Q) = (J + Q) (J + Q) = J (Funciona como "D") Si J = K => P = (J Q) + (J + Q) = (J + Q) (J + Q) = J Q (Funciona como "T")

Familias Lgicas
74HC/HCT107
FAMILIA CMOS
Familias Lgicas
74HC/HCT107
FAMILIA CMOS
Familias Lgicas
FAMILIA CMOS
Comparacin de velocidad vs. tesnsin de alimentacin (Vdd)
Familias Lgicas
FAMILIA CMOS
Funcin de transferencia compuertas Schmitt-Trigger
Normal
Schmitt Trigger
Permite mayor inmunidad al ruido al existir una histresis ( VH).
Familias Lgicas
Funcin de transferencia series HC y HCT
FAMILIA CMOS
HCT es una versin CMOS que compatibiliza los niveles de tensiones de entrada como TTL, lo que permite conectar a una salida TTL una entrada CMOS 74HCT de igual tensin de alimentacin. Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008
Familias Lgicas
Rangos de Vdd en subfamilias CMOS
FAMILIA CMOS
Familias Lgicas
Comparacin de tecnologas en 3,3 V
Familias Lgicas
Comparacin de tecnologas en 2,5 V y 1,8 V
Familias Lgicas
Rango de tensiones de operacin
Familias Lgicas
Tecnologa ECL
FAMILIA ECL
Tecnologa ECL Ventaja: Velocidad y mrgen de ruido Desventaja: Fuente negativa de tensin (-5.2V) y elevado Consumo. Tecnologa PECL Ventaja: Fuente positiva (desplazada a +5V). Mantiene caractersticas de ECL (swing de 800mV) Tecnologa LVPECL Ventaja: Fuente de +3.3V. Reduce consumo de potencia.
Familias Lgicas
Tecnologa ECL Compuerta OR-NOR en ECL
FAMILIA ECL
Familias Lgicas
Tecnologa ECL Compuerta AND-NAND en ECL
FAMILIA ECL
Familias Lgicas
FAMILIA ECL
Ejemplo de compuerta OR-NOR de 4 entradas ECL serie 10K
Familias Lgicas
Funcin de transferencia general de ECL
FAMILIA ECL
MECL10K
MECL10H
Familias Lgicas
Mrgenes de ruido para MECL10K/10H
FAMILIA ECL
Familias Lgicas
FAMILIA ECL
Formas de onda tpicas encontradas en seales de alta velocidad
Familias Lgicas
Compuerta AND-NAND ECL modelos MC10EP/100EP
FAMILIA ECL
Puede funcionar como PECL...!

Familias Lgicas
FAMILIA ECL
Familias Lgicas
FAMILIA ECL
Familias Lgicas
FAMILIA ECL
Familias Lgicas
FAMILIA ECL
Familias Lgicas
Flip-Flop tipo D ECL modelos MC10EP/100EP
FAMILIA ECL
Familias Lgicas
Flip-Flop tipo D ECL modelos MC10EP/100EP
FAMILIA ECL
FAMILIA ECL Familias Lgicas Contador binario sincrnico ECL MC10EP016/100EP016
Familias Lgicas
Tecnologa ECL
Etapa de salida LVPECL
FAMILIA ECL
Salida diferencial seguidor por emisor trabajando en zona activa. Permite tiempos de switching muy bajos a costa de un consumo permanente de corriente tpico de 14 mA por las resistencias de Terminacin de 50 ohms. Impedancia de los seguidores es muy baja (4-5 ohms) por lo que hay que tener cuidado cuando se trabaj con lneas de transmisin por Posibles desadaptaciones.
Familias Lgicas
Tecnologa ECL
Etapa de entrada LVPECL
FAMILIA ECL
Entrada diferencial de alta impedancia. Se requiere levantar la tensin de las entradas con resistencias de pull-up a una tensin de Vcc - 1,3 V a fin de proveer una tensin de modo comn de 2,0 V (para el caso en que Vcc sea de +3,3V).
Familias Lgicas
Tecnologa ECL
FAMILIA ECL
Especificaciones LVPECL de Tensiones de entrada y salida
Familias Lgicas
Terminacin en dispositivos PECL-LVPECL
FAMILIA ECL
Familias Lgicas
Desacople de DC en dispositivos PECL-LVPECL
FAMILIA ECL
Familias Lgicas
Tecnologa BiCMOS (Bipolar - CMOS) Familia ABT
FAMILIA BICMOS
Entrada CMOS para bajo consumo. D1 y Q1 sirven para disminuir la tensin de conmutacin entre estados. El circuito tiene una realimentacin para generar histresis y as aumentar el mrgen de ruido.
Familias Lgicas
Tecnologa BiCMOS Familia ABT
FAMILIA BICMOS
Salida bipolar para disminuir el swing de tensin entre VOH y VOL. Mayor capacidad de corriente de carga.
Familias Lgicas
FAMILIA BICMOS
Familias Lgicas
FAMILIA BICMOS
Funcin de transferencia
Grfico de comparacin entre Familias lgicas Icc vs. Frec.
Familias Lgicas
FAMILIA BICMOS
Tiempos de retardo promedio del rden de algunos [ns]
Familias Lgicas
Tecnologa BiCMOS
FAMILIA BICMOS
Ejemplo 74ABT16244A: 16 buffer no inversor con tri-state
Familias Lgicas
Comparacin de tecnologas en 5 V
FAMILIA CMOS Familias Lgicas Comparaciones entre familias LS-TTL y CMOS de alta velocidad
Corriente mxima de salida
Rango de tensiones de alimentacin
Mrgenes de ruido
Familias Lgicas Comparaciones entre familias LS-TTL y CMOS de alta velocidad

Consumo interno por compuerta Ejemplo de retardos para un decodificador del tipo 74XX138 Curva general de velocidad vs potencia
NOTA: En estas curvas la sigla FACT corresponde a una lnea comercial de CMOS de alta velocidad como la ACT.
Familias Lgicas
Familias Lgicas
Familias Lgicas
Familias Lgicas
Familias Lgicas
Familias Lgicas
Familias Lgicas
Familias Lgicas
Familias Lgicas
Familias Lgicas
Familias Lgicas
Familias Lgicas Bibliografa: Apuntes de teora:

Familias Lgicas. S. Noriega.
Libros:
Sistemas Digitales. R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall. Diseo Digital. M. Morris Mano. Ed. Prentice Hall. 3ra edicin. Diseo de Sistemas Digitales. John Vyemura. Ed. Thomson. Diseo Lgico. Antonio Ruiz, Alberto Espinosa. Ed. McGraw-Hill. Digital Design:Principles & Practices. John Wakerly. Ed. Prentice Hall. Diseo Digital. Alan Marcovitz. Ed. McGraw-Hill. Electrnica Digital. James Bignell, R. Donovan. Ed. CECSA. Tcnicas Digitales con Circuitos Integrados. M. Ginzburg. Fundamentos de Diseo Lgico y Computadoras. M. Mano, C. Kime. Ed. Prentice Hall. Teora de conmutacin y Diseo lgico. F. Hill, G. Peterson. Ed. Limusa
Familias Lgicas Bibliografa (continuacin): Notas de aplicacin y manuales:

Nota de aplicacin AN-104 de Micrel (www.micrel.com). Hojas de datos del HFBR-5903A: 5988-8033EN (www.agilent.com). Nota de aplicacin scba008b de Texas Instruments (www.ti.com). Nota de aplicacin AN-138 de Altera (www.altera.com). Nota de aplicacin "ssapexlvds" de lnea APEX (Altera). Nota de aplicacin LVDS Owner manual de National (www.national.com). Hojas de datos del DS90LV031A de National. Hojas de datos del DS90LV032A de National. Reportes tecnolgicos de IBM (www.ibm.com ). Notas de aplicacin y hojas de datos sobre ECL (www.onsemi.com). Nota de aplicacin "AN1058" de Maxim (www.maxim-ic.com). Nota de aplicacin "Comparison of CML and LVDS for High-speed serial links" de Cypress (www.cypress.com). Nota de aplicacin "Virtex-E LVPECL receivers in multi-drop applications" de Xilinx (www.xilinx.com). Hojas de datos de FPGA serie Virtex-E de Xilinx. Hojas de datos de FPGA serie Stratix de Altera. Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

TTL Aplicaciones y Problemas

Uploaded by

Document Information

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

TTL Aplicaciones y Problemas

Uploaded by

Copyright:

Available Formats

Familias Lgicas

Introduccin a los Sistemas Lgicos y Digitales 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

FAMILIA LGICA IDEAL

Velocidad de respuesta infinita (retardos nulos)

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

FAMILIA LGICA IDEAL

Inmunidad al ruido del 50% de la tensin de alimentacin

Vcc/2 VA 0 Vcc/2 Vcc VA

NOTA: Aqu no se considera el concepto de Schmitt Trigger que se plantear luego.

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

FAMILIA LGICA IDEAL La tensin de salida no vara con la carga. Z0 = 0 + ZL = CL , RL 0V Vo 0V ZL = CL , RL 0V

Impedancia de entrada infinita: La impedancia de entrada al ser

infinita no consume corriente de la fuente a la cual est conectada.

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

LGICA DIODO (DL)

Aqu cuando A = B = 0 y C = 1 La tensin en S = 0 Volts si las R son iguales.

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

LGICA DIODO-TRANSISTOR (DTL)

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Salidas con transistores con colector abierto

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Tecnologa TTL basada en el empleo de transistores Schottky

Mejora la velocidad de respuesta al evitar la saturacin profunda de los transistores.

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Familia TTL serie 74LS Retardo de propagacin vs. Capacidad de carga

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Familia TTL serie 74LS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Familia TTL serie 74LS

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Familia TTL serie 74LS

CONTADORES BCD Y BINARIO

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

NAND de 2 entradas ALS

NAND de 2 entradas FAST

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Qu funciones lgicas puede representar este tipo de respuesta ??

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Mrgenes de ruido alto y bajo

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008

Estructuras simples de compuertas CMOS (caso NOR y tercer estado)

Sergio Noriega Introduccin a los Sistemas Lgicos y Digitales - 2008