SUMADOR BCD En esta parte del circuito ingresamos las unidades de los 5 4 5 4 A0 S0 A0 S0 SU0 3 1 3 1 A1 S1 A1 S1 SU1 dos nmeros a que

van a ser 14 13 14 13 A2 S2 A2 S2 SU2 12 10 12 10 A3 S3 A3 S3 SU3 sumados al integrado 74LS283 6 6 B0 B0 2 2 B1 B1 que es un sumador el cual nos 15 15 B2 GND B2 11 11 B3 B3 va a sumar bit a bit para 7 9 7 9 C0 C4 C0 C4 darnos las primeras cuatro 74LS283 74LS283 respuestas de la suma, cabe U23:A U23:B 74LS08 74LS08 recalcar que la suma que se est realizando es BCD por lo tanto solo tenemos hasta el nmero nueve en cdigo binario (1001); en caso de que exista acarreo final en esta U24:A U24:B 74LS32 74LS32 suma esto quiere decir que el numero que nos da como resultado es que se excedi de nueve y hay que sumar seis en nmero binario (0110) para U24:A U24:B 74LS32 74LS32 esto realizamos un comparador para que si hay acarreo final los nmeros de la respuesta se sumen seis como se muestra en la figura y corregir el resultado.
U18 U19
2 1 5 3 2 1 6 4 5 3

A0 A1 A2 A3 B0 B1 B2 B3 GND

U20
A4 A5 A6 A7 B4 B5 B6 B7 5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 5 3 14 12 6 2 15 11 7

U21
A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 SU4 SU5 SU6 SU7

GND

U23:C
74LS08

U23:D
74LS08 PROPERTY=VALUE

U24:C
74LS32

U24:D
74LS32 CARRY

U22
8 11
5 3 14 12 6 2 15 11 7 A0 A1 A2 A3 B0 B1 B2 B3 C0 74LS283 C4 9 S0 S1 S2 S3 4 1 13 10 SU8 SU9 SU10 SU11

Para la siguiente parte de la suma vamos a tomar el mismo procedimiento que en la primera parte con la diferencia que el acarreo final de que el acarreo final de la primera parte de la suma vamos a conectar con el acarreo inicial del sumador de las decenas esto nos va a funcionar si hay acarreo final en el primer sumador, al igual que el primer resultado si existe acarreo final se le va a sumar seis (0110) y nos va a dar las decenas de la respuesta final de la suma y el acarreo final de esta ultima

10

13 11

10

13

12
GND

12

parte va a ser centenas de la suma en caso que exista.

74LS85

10 12 13 15 9 11 14 1 2 3 4

A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B

QA<B QA=B QA>B

7 6 5

10 12 13 15 9 11 14 1 2 3 4

A0 A1 A2 A3 B0 B1 B2 B3 A<B A=B A>B 74LS85

QA<B QA=B QA>B

7 6 5

U25
RES0 SU0 RES1 SU1 RES2 SU2 RES3 SU3 SA=SB GND 2 3 5 6 11 10 14 13 1 15 1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12 DI0 DI1 DI2 DI3 RES4 SU4 RES5 SU5 RES6 SU6 RES7 SU7 SA=SB GND 2 3 5 6 11 10 14 13 1 15

U26
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12 DI4 DI5 DI6 DI7 GND SU8 GND SU9 GND SU10 GND SU11 SA=SB GND 2 3 5 6 11 10 14 13 1 15

U27
1A 1B 2A 2B 3A 3B 4A 4B A/B E 74LS157 1Y 2Y 3Y 4Y 4 7 9 12 DI8 DI9 DI10 DI11

En esta parte del circuito ingresamos todas las salidas del restador (R0, R1,, R7) y sumador (S0, S1,, S8) a un integrado 74LS157 que consta de 4 multiplexores (2/1) el cual el selector de los multiplexores estn conectados a los signos de los nmeros por ejemplo si los signos son iguales el MUX nos da el paso de las repuestas de la suma caso contrario pasara las respuestas de la resta que van a pasar a los decodificadores que se explica a continuacin.