BLEMSEL DEVRELER (COMBNATIONAL)

ARTMETK NTELER
Toplama, karma,arpma ve blme gibi aritmetik ilemleri yapan saysal devrelere aritmetik devreler ad verilir. Saysal sistemlerde temel aritmetik ilemler toplama ve karma ilemidir. arpma ilemi tekrarlanan toplama, blme ilemi ise tekrarlanan karma ilemi ile tanmlanr.

TOPLAYICI DEVRELER (ADDERS)

Saysal devreler iin toplama ilemini gerekletiren devrelere toplayclar (adders) ad verilir. Aada Binary (ikilik) saylarn toplamna ilikin temel kurallar verilmitir.

0 0 1 1

+ + + +

Elde(Carry) 0= 0 1= 0 0= 0 1= 1

Sonu(Sum) 0 1 1 0

Not: Toplama ilemi sonunda oluan eldenin ilem sonucunun en yksek deerlikli basama olduu unutulmamaldr. YARIM TOPLAYICI (HALF ADDER)
Bir bitlik iki veriyi toplayan devrelere yarm toplayc (half adder) ad verilir. Bir yarm toplaycn birer bitlik iki veri girii iin iki giri, toplam ve oluan eldenin gsterimi iin iki tane k vardr. Aada bir yarm toplaycnn tasarm anlatlmtr. Bir bitlik iki veri B ve A diye adlandrrsak tasarlanacak devrenin iki binary saynn toplanmas ilemini gerekletirmesi istenir. Toplama ileminin gsterimi iin sonu (Sum -S ) ve elde (Carry C) olmak zere iki tane k olmas gerekir.

TAM TOPLAYICI (FULL ADDER)

kinci temel tr toplayc devrelere tam toplayc (full adder) ad verilir. bitlik verilerin toplanmas ilemini gerekletiren devrelerdir. Devrenin toplama ilemi iin giri, sonucun gsterimi iin iki tane k vardr. Girilerden ikisi toplama ilemini yaplaca iki veriyi gsterirken dier giri dk deerlikli basamaktan oluan elde girii iindir. Aada bir tam toplaycnn doruluk tablosu verilmitir.

SORU: Yarm toplayc ile tam toplayc arasndaki fark nedir? Yarm toplaycnn elde girii yoktur. Tam toplaycnn elde girii vardr ve ok sayda bitin toplamnda kullanlabilir.

PARALEL TOPLAYICILAR (PARALLEL ADDERS)

Bir n-bitlik paralel toplayc n tane tam toplaycnn birbirine paralel balanmas ile elde edilebilinir. Her bir tam toplaycnn elde k (Cout) daha yksek deerli toplaycnn elde giriine balanr. Bylece dk deerlikli basamaklarn toplamndan oluan elde (Cout) bir sonraki toplam yaplacak basamaklara etki edebilecektir.

Cin3 A3 + Cout B3 S3

Cin2 A2 B2 S2

Cin1 A1 B1 S1

Cin Ao Bo S0

Toplamlara ait k ifadeleri: So= Cin+ Ao+B0 S2= Cin2+ A2+B2 S1= Cin1+ A1+B1 S3= Cin3+ A3+B3

KARILATIRICILAR( COMPARATORS)
Karlatrma ilemi giriindeki saysal bilgilerden birinin dierine gre byk, kk veya eit olma durumlarnn belirlenmesidir. En temel karlatrc devreleri zel-Veya (Xor) kaplardr. Bir zel-Veya kapsnn girileri farkl iken k Lojik-1,girileri ayn iken k Lojik-0dr.

rnek:
Bir bitlik A ve B verilerini karlatran bu karlatrma sonunda A>B, gsteren devreyi tasarlaynz. Devreye ait doruluk tablosu aadaki gibi olacaktr. A=B, A<B durumlarn

ENCODER (KODLAYICILAR)
Kodlayc devre (encoder circuit ) kod zc devrenin tersi ilemi yapar. Bu devreler, decimal veya bilinen klasik ekillerdeki bilgileri saysal devrelerin ilem yapabilecei ekle dntrrler. Bir kodlaycnn (encoder) 2n (yada daha az) giri hatt ve n sayda k hatt retir.

DECMAL-BCD ENCODER
Decimal BCD encoder giriindeki decimal bilgiyi kodlayarak BCD kod karln drt kta gsterir. Aada 10x4 encoder lojik sembol ve doruluk tablosu verilmitir.

klar Lojik ifade doruluk tablosundan yazmak istersek; A3 = D8 + D9 A2 = D4 + D5 + D6 + D7 A1 = D2 + D3 + D6 + D7 A0 = D1 + D3 + D5 + D7 + D9 Aada Decimal-BCD Encoder in Lojik diyagram verilmitir.

KOD ZCLER(DECODERS)

Saysal sistemlerde bilgiler ikilik kodlarla tanmlanrlar. n bitlik bir ikilik kod ile 2 n kadar farkl durum tanmlanabilir. Bir kod zc, n giri hattndan gelen ikilik bilgileri maximum 2n kadar farkl k hattna dntren birleik bir devredir. Bir kod zcnn n kadar girii varsa 2n kadar k vardr. Kullanlmayan veya dikkate alnmaz durumlar varsa kod zc k 2n den az olacaktr.

K GRL KOD ZC
ki bitlik bir kod zcnn 2 girii 4 k vardr. Byle bir devre iin girilerin durumuna bal olarak sadece tek bir k doru olacaktr. Aada 2x4 Kod zcnn doruluk tablosu ,Lojik diyagram ve sembol verilmitir.

K BTLK KOD ZC

GRL KOD ZC
bitlik kod zcde(decoder) giriin kodu zlerek sekiz k retir. Her k bu giri deikenine ait bir minimum terimle tanmlanr. Girilerin durumuna bal olarak sadece tek bir k dorudur.

 BTLK KOD ZC

YETK GRL KOD ZCLER

Kod zclerin tamam olmasada byk bir blm bir veya birden ok yetki (enable) girii ierir. Kod zc (decoder) sadece yetkilendiinde (enable giriine gelen Lojik-1 veya Lojik-0 ) kod zme ilemini gerekletirir. Dier btn durumlarda kod zc (decoder) klar Lojik-1 veya Lojik-0 olur. Not: Yetkilendirme, allan decoder zelliine gre Lojik-1 veya Lojik-0 da olabilir.

BCD DECMAL KOD ZC

BCD kodu 0 9 arasndaki Decimal(Onluk) saylarn 4-Bitlik Binary(kilik) karlklarnn yazlmas ile tanmlanm bir kodlamadr. Bu durumda tasarlanacak kod zcnn 4 giri hatt olmas, BCD kodu 0-9 arasndaki Decimal(Onluk) saylar arasnda tanml olduundan 10 k hattnn olmas gerekmektedir. Geri kalan durumlar dont care (dikkate alnmaz durumlar) olarak tanmlanacaktr.

BCD SEVEN SEGMENT KOD ZC

Yedi ayr Ledin uygun balanmas ile 0-9 arasndaki saylar grntleyebiliriz. Bu ilemi yapan devre elemanna yedi paral gsterge(seven segment display) ad verilir. Display led balantlarna gre ortak anot veya ortak katotlu olabilir.

7 Segment Display

Ortak anotlu display

Ortak katotlu display

Aada Ortak Katotlu Display iin BCD- Seven Segment Decoder doruluk tablosu verilmitir.

MULTPLEXERS (DATA SELECTORS-OULLAYICILAR-VER SECLER)

oullama ok saydaki bilginin,daha az sayda kanal veya hat zerinden iletilmesi anlamna gelir. Saysal oullayc, birok giri hattnn birisinden gelen ikilik bilgileri seen ve tekbir k hattna ynlendiren birleik bir devredir. Belli bir giriin seilmesi bir dizi seme hatt ile kontrol edilir. Bir n oullayc iin 2 sayda giri hatt varsa hangi giriin seileceini belirleyen n kadar seme hatt vardr. rnein 4 giri varsa en az iki seme ucu gerekir. Buna en iyi rnek bir stdyodaki kameralarn hangisinin grntsnn izleyiciye gnderileceini belirleyen devrelerdir. ok sayda kamerann hangisini grntsnn yanstlaca multiplexer devreleriyle belirlenir. ok sayda girii tek k vardr. ka hangi giri bilgisinin gnderilecei seme ularyla belirlenir.

Baz durumlarda kod zclerde olduu gibi Multiplexler iinde almay kontrol eden bir yetkilendirme (enable) girii bulunabilir.

DEMULTIPLEXLER (BLG DAITICILAR-DATA DISTRIBUTORS)

Demultiplexer (Bilgi Datc) tek bir hattan bilgi alan ve bu bilgiyi olas 2n sayda k hattndan birisi zerinden ileten bir devredir. Belli bir k hattnn eimi n kadar k hattnn durumlar tarafndan kontrol edilir. Tek girii ok sayda k vardr. Giriteki bilginin hangi ka yansyaca seme ularyla belirlenir.

Aada iki seme hatt ve drt k hatt olan bir DEMUX un doruluk tablosu ve lojik sembol verilmektedir.

MULTVBRATRLER
Saysal devrelerde tetikleme sinyali olarak kullanlan kare,dikdrtgen sinyali reten devrelere multivibratr (osilatr) ad verilir. Multivibratrler grupta incelenirler. I. Tek kararl (Monostable) multivibratrler, II. Kararsz (Astable) multivibratrler, III. ift kararl (Bistable) multivibratrler.

MONOSTABLE (TEK KARARLI) MULTVBRATRLER

Monostable multivibratrler girilerine uygulanan iarete bal olarak sadece tek bir darbe eklinde k iareti verirler. kiaretinin sresi, dardan balanacak olan zamanlama (diren ve kondansatr) elemanlarnn deerlerine baldr.

Yandaki ekilde transistrl monostable multivibratr devresini grlmektedir. Balangta R1 direnci zerinden beyz polarmas alan T1 transistr iletimde,T2 transistr kesimdedir. Bu srada C kondansatr arj olacaktr. Tetikleme giriinden pozitif bir tetikleme sinyali verildii anda T2 transistr iletime geecek, C kondansatr R1 ve T2 transistr zerinden dearj olacak ve beyz polarmas alamayan T1 transistr kesime gidecektir. Bir sonraki tetikleme sinyaline kadar bu durum srecektir.

KARARSIZ (ASTABLE) MULTVBRATRLER:

Bir dier tr multivibrator devresi astable (kararsz) multivibrator adn alr. alma gerilimi uyguland andan itibaren zamanlama elemanlarnn belirledii srelerde durum deitiren devrelerdir. Astable multivibrator zamanlama devrelerinde tetikleme sinyali amal bir kare dalga osilatr olarak kullanlrlar.

ekilde transistorl astable multivibrator devresi grlmektedir. Devrede birbirine simetrik bal iki npn transistr vardr. Devredeki elemanlar T1=T2, C1=C2, Rc1=Rc2 ve R1=R2 seilse bile, gerilim uyguland zaman transistorlerden biri iletimde dieri kesimde olacaktr. Enerji verildiinde T1 transistrnn kesim ve T2 transistrnn iletimde olduunu kabul edelim. Bu anda C1 kondansatr dearj ve C2 arj olmu durumdadr. Bundan sonra C1 kondansatr RC1 direnci zerinden arja, C2 kondansatr R2 direnci zerinden dearja balayacaktr. Bir sre sonra C2 kondansatr T1 transistrn iletime sokacak ekilde dearj , C1 kondansatr T2 transistrn kesime gtrecek ekilde arj olacaktr. T1 transistr doyuma, T2 transistr kesime gidecektir. Bu andan sonra C1 kondansatr R1 direnci zerinden dearja ve C2 kondansatr RC2 direnci zerinden arja balayacaktr. Bir sre sonra C1 kondansatr T2 transistrn doyuma gtrecek ekilde dearj , C2 kondansatr T1 transistrn iletime sokacak ekilde arj olacaktr. Transistorlerin iletimde olma sreleri kondansatrlerin dearj srelerine baldr. Yani T1 transistr R2-C2 , T2 transistr R1-C1 zamanlama elemanlarnn belirledii srelerde kesimde ve doyumda olacaktr.

FT KARARLI (BSTABLE) MULTVBRATRLER

Dardan bir tetikleme sinyali gelmedii mddete durumlarn koruyan devrelere ift kararl (bistable) multivibrator ad verilir. Dardan uygulanan her tetikleme sinyalinde devre konum deitirecektir. ekil transistrl bistable multivibrator devresini gstermektedir. Devrede birbirine simetrik bal iki npn transistr vardr. Devredeki elemanlar T1=T2, Rc1=Rc2,R1=R2 ve R3=R4 seilse bile , g uyguland zaman transistorlerden biri iletimde dieri kesimde olacaktr. Devrenin almasn aklamak iin g verildii anda T1 transistrnn doyumda, T2 transistrnn kesimde olduunu kabul edelim. Budurumda Q=1 ve Q = 0 durumu klarda grlecektir. Devreye bir tetikleme sinyali gelmedii mddete transistorler bu durumlarn koruyacaktr. Devrenin konumunu deitirmek iin S1 anahtarna basp T1 transistrnn beyzine negatif bir tetikleme sinyali verilirse (ekil 7.15 b), bu durumda T1 transistr kesime,T2 transistr doyuma geecektir. Bu durumda klar Q=0 ve Q =1 olacaktr. Bir sonraki tetikleme sinyaline kadar klar bu durumlarn koruyacaktr. Devrenin konumunu deitirmek iin S2 anahtarna baslrsa, T2 transistrnn beyzine negatif tetikleme sinyali uygulanr. Bu durumda T2 transistr kesime,T1 transistr doyuma gideceinden klar konum deitirecek, Q=1 ve Q = 0 olacaktr. Devrenin durumunu deitirecek olan tetikleme girii o an doyumda olan transistorn beyzine bal olan giritir. ift kararl multivibratr devreleri Flip-Flop olarak adlandrlr. Ve sayc devreleri,kaydedici devreleri, bellek devreleri gibi uygulama alanlarnda sklkla kullanlrlar.

FLP-FLOPLAR:
Girilerine uygulanan sinyal ile klar iki kararl olan elektronik elemanlardr. Girilerine uygulanan sinyal deitirilmedii srece k durumunu korurlar ve bir bitlik bilgiyi saklarlar. Giri sinyaline gre k lojik-1 veya lojik-0 olur. Balca Flip-Flop eitleri unlardr: 1-) RS FF 2-) JK FF 3-) D FF 4-) T FF 1-) RS FF: R (Reset=sfrla) ve S (Set=kur) olmak zere iki girie sahiptir. Q ve k vardr. olmak zere iki

*
RS FF un doruluk tablosu RS FF un lojik diyagram

* stenmeyen durum (S ve R girilerinin ayn anda 1 olmas istenmez. k kararsz olur.)

TETKLEMEL RS FF: Temel bir FF devresinin giriine kap eklemek suretiyle FF un knn harici bir saat darbesi (clock pulse- CK) ile girilerin deiimine tepki vermesi salanabilir. Flip-Floplarn bu anlk deiimine tetiklenme ad verilir. Ve bu deiimi salayan duruma ise flip-flopun tetiklenmesi denir. Buradaki CK (Clock) girii tetikleme sinyalini gireceimiz yerdir. Bu giriten kare dalga uygulanr. Flip-flobun klarnn deiebilmesi iin bu kare dalgaya ihtiya vardr. R ve S girileri deimi olsalar dahi kare dalgann palsi gelmeden k konum deitirmez. R ve S deitiinde flip flop klarn deitirmek iin hazr bekler.

JK FF:

RS FFlerde R=1 ve S=1 olduunda belirsizlik durumu oluur ve bu girilerin kullanlmamas gerekebilir. te bu durumu yok etmek iin RS FF gelitirilerek JK, D ve T flip floplar bulunmutur. Bu flip floplarda belirsizlik durumu yoktur.

D FF: Tek girii vardr. D (Data) tipi flip flop, bilgi kaydetmede kullanlan bir flip flopdur ve genellikle
kaydedici devrelerinde kullanlr. D tipi flip flop, JK tipi flip floba bir DEL kaps eklenip girileri birletirilerek elde edilir. D tipi flip flopda giri ne ise, her gelen tetikleme palsi ile k o olur.

T FF: T

flip flop, JK flip flobun giri ular ksa devre edilerek tek girili hale getirilmi eklidir. O yzden T FF entegresi yerine, JK FF entegresi alnp girileri ksa devre edilerek T FF entegresi yaplabilir. Zaten piyasada T flip flop yerine, JK flip flop kullanlmaktadr.

NOT: FF larn lojik kap edeer devreleri, doruluk tablolar ve gei tablolar ezberlenmeyecek. Snav kadnda gerekli bilgiler verilecektir.

FF GE TABLOLARI

Tasarm yaparken FF gei tablolarndan yararlanlr.

FF LARIN TETKLENMES:

Bilindii gibi tetiklemeli FF larda sadece girilerin deimesi kn deimesi iin yeterli deildir. Clock palsinin de gelmesi gerekir.

PRESET-CLEAR GRL FF LAR:

Preset=n kurma ve clear=temizle anlamndadr. n kurma, st seviye kurma anlamndadr. Daha nce set (kurma) ileminin ne demek olduunu RS FFleri incelerken grmtk. Kurma, k 1 yapma anlamna gelmekteydi. PR girii de k 1 yapan giritir. Dierinden fark daha st bir yetkiye sahip olmasdr. CLR girii ise, ayn reset giriinde olduu gibi, k temizleyen yani 0 yapan giritir.

Burada preset ve clear girilerindeki yuvarlak semboller bu girilerin lojik 0 ile aktif hale geldiini gsterir. Yani clear giriini 0 yaparsak giriler ne olursa olsun k 0; preset giriini 0 yaparsak giriler ne olursa olsun k 1 olur.

rnek: Aada giri ve clock sinyalleri verilen FF larn k sinyallerini iziniz.

(COUNTERS) SAYICILAR
Giri darbelerine bal olarak belirli bir durum dizisini tekrarlayan devrelere sayc (counters) ad verilir. Geni bir uygulama alan bulan sayc devreleri zamanlama (frekans blme vb.) ve kontrol (kodlama, bilgi depolama vb.) devrelerinde kullanlmaktadr. Genel olarak sayc devrelerini aadaki gibi snflandrabiliriz. a- Tetikleme sinyalinin uygulanmasna gre I. Asenkron Sayclar II. Senkron Sayclar b- Sayma ynne gre I. Yukar leri Sayclar (Up Counters) II. Aa Geri Sayclar (Down Counters) III. Yukar / Aa Sayclar (Up / Down Conters ) c- Elde edilen saynn kodlanmasna gre I. kilik Sayc (Binary Counter) II. BCD Sayc (BCD Counter) III. Onluk Sayc (Decimal Counter) Bir saycnn tekrar yapmadan alabildii durum saysna veya sayabildii say miktarna o saycnn mod u ad verilir. rnein Mod-13 sayc tekrar yapmadan on deiik durum alabilir. Yani Mod13 sayc 0-12 aras saylar sayacak ve tekrar 0a dnecektir.

ASENKRON SAYICILAR (ASYNCHROUNS COUNTERS)

Bu tip sayclarda flip-floplarn tetikleme sinyali bir nceki flip-flop klarndan alnr. Asenkron sayclarda FF lar ayn zamanda konum deitirmez. Genellikle T FF vey JK FF kullanlr.

1-Asenkron Yukar Sayclar (Asynchrouns Up Counters):

Asenkron yukar sayc tasarlarken; En dk deerlikli bite ait FF ilk srada yer alr. Bu FF a dardan clock sinyali uygulanr. k Q klarndan alnr. Sinyaller izilirken de en stte clock sinyali yer alr. Bundan sonra en dk deerli bitten balayarak srasyla FF klarna ait sinyaller izilir. 1-Flip-Flop pozitif kenar tetiklemeli ise en dk deerlikli biti tayan Flip-Flop hari dier btn Flip-Floplarn tetikleme sinyali bir nceki Flip-Flopun Q kndan alnr. 2-Flip-Flop den kenar tetiklemeli ise en dk deerlikli biti tayan Flip-Flop hari dier btn Flip-Flop larn tetikleme sinyali bir nceki Flip-Flop un Q kndan alnr.

rnek:Negatif kenar tetiklemeli JK FF la 2 bitlik asenkron yukar sayc tasarlaynz. ki bitlik sayc en fazla (11)2=(3)10 a kadar sayar. ki FF kullanlacaktr. FF lar negatif kenar tetiklemeli olduu iin ilk FF hari dierlerinin clock girii bir nceki FF un Q kndan alnr. JK FF un doruluk tablosuna bakldnda J ve K girilerine ayn anda lojik 1 uygulanrsa k Q olur. Yani FF k her clock palsi geldiinde konum deitirecektir.

Clock palsinin uyguland bit en deersiz bittir. Sralama en nemsiz bitten en nemli bite doru yaplr. 0.Clock palsi uygulandnda FF0 konum deitirir. FF1 etkilenmez. Yani J0=1 ve K0=1 olduunda Q0 konum deitirerek 0 dan 1e geer. 1.clock palsi uygulandnda FF0 yine konum deitirir, Q0 1 den 0 a geer. FF1 e de clock palsi geldiinden FF1 de konum deitirir. Q1 konum deitirerek 0 dan 1e geer. 2. clock palsi uygulandnda FF0 konum deitirir, FF1 etkilenmez. 3. clock palsi uygulandnda FF0 konum deitirerek Q0 0 dan 1e geer. FF1 e gelen clock palsi negatif kenar tetiklemesi olmadndan FF1 konum deitirmez, Q1 1 olarak kalr.

rnek: JK FF larla 4 bitlik asenkron ileri sayc doruluk tablosu, devresi ve k dalga ekilleri?

nce 4 bitlik ileri saycnn doruluk tablosunu hazrlyoruz. klarmz Q 3, Q2, Q1, Q0 olur. lk FF a clock palsi dardan uygulanr. Dierlerine ise clock palsi bir nceki FF un Q kndan alnr. (FF negatif kenar tetiklemeli olduundan) klar ise Q kndan alnr.

2-Asenkron Geri Sayclar (Asynchrouns Down Counters):

Asenkron aa sayc tasarlarken; I-Flip-Flop ykselen kenar tetiklemeli ise en dk deerlikli biti tayan Flip-Flop hari dier btn Flip-Flop larn tetikleme sinyali bir nceki Flip-Flopun Q kndan alnr. II- Flip-Flop den kenar tetiklemeli ise en dk deerlikli biti tayan Flip-Flop hari dier btn Flip-Flop larn tetikleme sinyali bir nceki Flip-Flop un kndan alnr.

rnek: ki bitlik asenkron geri sayc, doruluk tablosu ve dalga ekilleri.

0.Clock palsi uygulandnda FF0 ve FF1 konum deitirir. nk FF0 konum deitirerek Q0 0 dan 1e geerken 0 1 den 0 a geer. Bu srada negatif tetikleme palsi oluacandan FF1 tetiklenir. 1.clock palsi uygulandnda FF0 yine konum deitirir, Q0 1 den 0 a geer. FF0 n deillenmi k ise 0 dan 1e geeceinden negatif kenar tetikleme palsi olumaz ve FF1 konum deitirmez. 2. clock palsi uygulandnda FF0 konum deitirerek 0 dan 1e geer. FF0 n deillenmi k ise 1 den 0a geeceinden negatif kenar tetikleme palsi oluur ve FF1 konum deitirir. 3. clock palsi uygulandnda FF0 yine konum deitirir. FF1 etkilenmez.

MODLU (RESETLEMEL) ASENKRON LER VE GER SAYICILAR:

Clock palsi sadece ilk FF a uygulanan, her birinin k bir sonraki FF un clock giriine balanan ve klarndan silme veya sfrlama ucuna geri besleme yaplarak sayma says snrlanan sayclardr. Modun hangi deerde olmas isteniyorsa bu saynn Binary (ikilik) karl alnr. Sayc kndaki bit arlklar dikkate alnarak uygun klar (lojik-1) bir VEDEL (NAND) kapsna girilir. Kap k sayc devresinin silme ularna uygulanr. Aadaki ekildeki devre MOD 10 olarak ayarlanmtr. 10 un ikilik karl 1010 olduuna gre Q0=0, Q1=1, Q2=0 ve Q3=1 olur. Q3 ve Q1 ayn anda bir olduunda sayc 10 u saymadan sfrlanr. (0,1,2,3,4,5,6,7,8,9) sayar ve baa dner.

SENKRON SAYICILAR (SYNCHROUNS COUNTERS)

Clock girileri birletirilerek ayn anda tetiklenen, sayma sras tasarma bal olarak deiebilen sayclara denir. Tetikleme sinyalinin btn Flip-Floplarn CLK girilerine uygulanmas andan Asenkron sayclardan farkllk gsterir. Senkron saycnn tasarm iin ilem basamaklar: 1- FF larn alaca k deerleri tablo eklinde dzenlenir. 2- Her bir kn clock palsinden sonra alaca yeni deer, Q+ olarak tabloya kaydedilir. 3- Tasarmda kullanlacak FF a ait gei tablolarndan her bir kn clock palsinden sonra alaca deere gre gei tablosu dzenlenir. 4- Gei tablosundaki her bir giri Karnaugh haritasna aktarlr ve k ifadesi yazlr. 5- k ifadelerine gre devre emas izilir.

rnek:ki bitlik senkron ileri saycnn JK FF kullanlarak tasarm ZM:1- FF larn alaca k deerleri tablo halinde dzenlenir.

2- Her bir kn clock palsinden sonra alaca yeni deer Q+ olarak tabloya kaydedilir. Q1 in clocktan sonra alaca deer Q1+, Q0 in clocktan sonra alaca deer Q0+ olarak alnmtr. Buna gre Q1+ yazlrken Q1 stununda Q1 in hemen altndaki deer Q1+ olarak yazlr. 3- JK FF a ait gei tablosundan her bir kn clock palsinden sonra alaca deere gre gei tablosu dzenlenir.

Q1 stununda 0 n altnda 0 olduundan 0. Satrda Q1+ 0 olur. JK FF gei tablosunda 0 dan 0 a geite J=0 ve K=X olduu grlr. (X: 0 veya 1 olmas fark etmez demektir.) 1.Satrda 0 olan Q1 altnda 1 olduundan Q1+ 1. Satra 1 olarak yazlr. 0 dan 1 e geite J=1 ve K=X olduu grlr. 2. satrdaki 1 olan Q1 altnda 1 olduundan 1 olduundan Q1+ 2. Satra 1 olarak yazlr. 1 dan 1 e geite J=X ve K=0 olduu grlr. 3.satrdaki 0 olan Q1 devamnda baa dnecei iin ilk satrda 0 olduundan Q1+ 3. Satra 0 olarak yazlr. 0 dan 0 e geite J=0 ve K=X olduu grlr. Q0+ stunuda ayn yntemle doldurulur. 4- Gei tablosundaki her bir giri Karnaugh haritasna aktarlr ve k ifadeleri yazlr.

5-k ifadelerine gre devre emas izilir.

rnek: bitlik senkron ileri saycnn JK FF kullanlarak tasarm FF larn alaca k deerleri tablo eklinde dzenlenir.

Senkron geriye sayc da ayn ekilde tasarlanr.

STENEN SIRAYA GRE SAYAN SENKRON SAYICININ TASARLANMASI:

Tablodaki sraya gre k verecek saycy JK FF kullanarak tasarlayn.

ZM:

Yandaki tablodaki sraya gre k verecek saycy T FF kullanarak tasarlaynz

ZM: Karnaugh Haritalarnda 0,1 ve X dnda bo kalan yerler B ile doldurulabilir. B, tpk X gibi 0 veya 1 olarak alnabilir.

RNEK: Bir retim bandnda 3 ayr motor almaktadr. nce tek tek srasyla 2. Motor, 1. Motor ve 0. Motor alyor. Devamnda btn motorlar duruyor. Sonra btn motorlar alyor. Tekrar ilk pozisyondan dngye giriyor. Bu devreyi JK FF kullanarak tasarlaynz.

CLK

KAYDEDCLER (REGSTERS):
Saysal bilgileri geici bir sre saklayan devrelere kaydediciler ( Registers) ad verilir. Bilginin saklanmas iin kaydedicilerde her bir bitlik bilgi iin bir adet flip-flop kullanlmaktadr. Bilginin ilenmesi tetikleme sinyali (Clock pulse) ile senkron olarak yaplr. Kaydediciler besleme olduu srece bilgiyi tutar, besleme kesildiinde ise bilgiyi kaybederler. kilik say bitleri (veriler) kaydedilirken, iki yntem kullanlr. Bunlardan ilki, saylar flip flop sisteminin giriine tek tek her saat sinyali ile kaydetmek. Bu ilem iin sekiz bitlik sayy kaydetmek iin 8 saat sinyali kullanlr. Bu ileme seri veri girii denir. Bir dier yntemde 8 flip flopun giriine bilgilerin tamamn hazrlayp tek saat sinyali ile kaydetmektir. Bu ilemede paralel veri girii denir. Bilgi giri-kna gre I. Seri giri- Seri kl kaydedici (Serial in- Serial out-SISO) II. Seri giri- Paralel kl kaydedici (Serial in- Parallel out- SIPO) III. paralel giri- Seri kl kaydedici (Parallel in- Serial out-PISO) IV. Paralel giri- Paralel kl kaydedici (Parallel in- Parallel out-PIPO) olarak snflandrlrlar.

I.Seri Giri Seri k Kaydediciler Seri giri seri k kaydediciler, bilgiyi tek bir giriten kaydedip tek bir ktan okuduumuz devrelerdir. Bu kaydedicilere bilgi kaydrlarak kaydedilir ve ayn ekilde kaydrlarak okunur.

Kaydetme ilemine ncelikle en kk basamaktan balanr. Bir sonraki basamak kaydedildii anda bir nceki bilgi saa kaydrlr. rnein 1010 bilgisinin kaydedilmesi blok diyagram olarak gsterilmitir. Kaydetme ilemine ncelikle en kk basamaktan balanr. Bir sonraki basamak kaydedildii anda bir nceki bilgi saa kaydrlr. Drt bitlik bilgi 4 saat sinyali ile kayt edilir. Kayt edilen bilginin okunmas ilemi de ayn ekilde kaydrlarak ve drt saat sinyali ile gerekleir.

II. Seri Giri-Paralel k Kaydediciler Kaydran kaydedicilerin ikinci tipi olan seri giri-paralel k kaydedicide giriler ayn ekilde seri olarak tek tek yaplr. Ancak seri giri-seri k kaydedicide farkl olarak giri olutuun da klar ayn anda elde edilir. Ayrca bu kaydedicide dierinden farkl olarak CLR girii de vardr ve tm flip floplara paralel baldr. Seri giri-Seri k kaydediciden tek fark tm klardan darya bilgi k olmasdr. Bu sayede bilgi okunmas daha hzl olacaktr. Seri olarak yklenen bilgi flip-flop klarndan paralel olarak grndnden bilginin okunmas iin tetikleme sinyaline ihtiya yoktur.

III. Paralel Giri-Seri k Kaydediciler Kaydran kaydedicilerin nc tipi olan; paralel giri-seri k kaydedicide giriler bir defada tm flip floplarn giriine uygulanr ve saat darbesinden sonra kaydedilir. k ise en son flip flop kndan alnr. Bilginin ktan grlebilmesi her bir bit iin bir tetikleme sinyalinin uygulanmas ile salanr.

IV. Paralel Giri-Paralel k Kaydediciler Paralel girii-paralel k kaydedicide giriler bir defada tm flip floplarn giriine uygulanr ve bir Clk sinyali ile beraber kaydedilir. Ayn anda paralel olan kta da grlr.

SAYISAL-ANALOG (DAC) ANALOG-SAYISAL(ADC)

Gerilim, akm, diren, frekans, yol, hz, zaman, kuvvet gibi byklkler Analog byklklerdir. Bu byklkler ilk aamada bir transduser ( alglayc, sensr) yardm ile elektriksel bykle evrilirler. Daha sonra analog elektronik kontrol dzenleri ile deerlendirerek analog gstergeler (ibreli gstergeler) ile llm olurlar. Gnmzde analog gstergeler, fazla yer kaplamalar, maliyetlerinin fazla oluu, okuma hatalarna ve glklerine sebep olmalar sebebiyle yerlerini yava yava dijital (saysal) gstergelere brakmaktadr. Gemite tamamen analog gstergelerle donatlm bir makine kontrol panosu, gnmzde dijital gstergelerle donatlarak hem maliyeti azaltlm, hem de hacmi kltlmtr. Okuma kolayl getirmesi de ayr bir stnlktr.

Yine bir makine kontrol dzeninde bulunan birok analog bykln bir bilgisayar tarafndan denetlenmesi, verim ve gvenilirlik asndan ok daha yararl olacaktr. Dijital gstergeler ve bilgisayarlar iin saysal bilgilere ihtiya vardr.

Dijital / Analog eviriciler

1 ve 0 gibi saysal giri bilgilerinin, akm veya gerilim olarak ktan elde edilmesine dijitalden analoga evirme ve bu evirme ilemini yapan devrelere de dijital analog eviriciler denir.

CLK

DACnin giriine uygulanan dijital bilgi

DACnin analog klar

Analog / Dijital eviriciler

Basn, scaklk gibi fiziksel deiimi veya akm, gerilim gibi analog elektrik sinyalini, 1 ve 0 gibi dijital bilgilere dntrme ilemine analogdan dijitale evirme ilemini yapan devrelere de analog dijital eviriciler denir. Prensip olarak A/D evirici, giriindeki analog bilgiyi knda ikilik bilgiye dntrr. Bir analog iaret dijital iarete evrilirken belirli aralklarla rnekleme yaplr. Her bir gerilim aral iin dijital bir deer karl vardr. Her nokta iin ayr bir deer karl olmaz. Bu nedenle oluacak hatalar nlemek olduka zordur. A/D eviricilerin en nemli zellikleri: znrlk, doruluk ve evrim sresidir. znrlk: evrici knn giri deerine verdii tepkiye znrlk denir. Doruluk: Girie gre ktan elde edilmesi beklenen teorik kla, elde edilen kn karlatrlmasna doruluk denir. Gerek analog deer ile bu sinyale karlk gelen dijital ifadesi arasndaki hatay gsterir. En kk deerlikli bitin yarsna kadar olan + hatalar kabul edilebilir. evrim Sresi: Girie gre kn beklenen durumu alma sresidir. OPAMPLI kalatrc devreler A/D evirici olarak kullanlr.